Fitter report for adc_det_project
Mon Jan 28 23:15:40 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Jan 28 23:15:40 2019       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; adc_det_project                             ;
; Top-level Entity Name              ; adc_det_project                             ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 851 / 6,272 ( 14 % )                        ;
;     Total combinational functions  ; 849 / 6,272 ( 14 % )                        ;
;     Dedicated logic registers      ; 119 / 6,272 ( 2 % )                         ;
; Total registers                    ; 119                                         ;
; Total pins                         ; 18 / 92 ( 20 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 3.17        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  50.0%      ;
;     Processors 5-6         ;  33.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; lcd_rs       ; Missing drive strength and slew rate ;
; lcd_en       ; Missing drive strength and slew rate ;
; lcd_rw       ; Missing drive strength and slew rate ;
; lcd_data[0]  ; Missing drive strength and slew rate ;
; lcd_data[1]  ; Missing drive strength and slew rate ;
; lcd_data[2]  ; Missing drive strength and slew rate ;
; lcd_data[3]  ; Missing drive strength and slew rate ;
; lcd_data[4]  ; Missing drive strength and slew rate ;
; lcd_data[5]  ; Missing drive strength and slew rate ;
; lcd_data[6]  ; Missing drive strength and slew rate ;
; lcd_data[7]  ; Missing drive strength and slew rate ;
; tlc1543_clk  ; Missing drive strength and slew rate ;
; tlc1543_cs_n ; Missing drive strength and slew rate ;
; tlc1543_addr ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1016 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1016 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1006    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/project/FPGA/Quartus/mult_tlc1543_50k/output_files/adc_det_project.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 851 / 6,272 ( 14 % ) ;
;     -- Combinational with no register       ; 732                  ;
;     -- Register only                        ; 2                    ;
;     -- Combinational with a register        ; 117                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 235                  ;
;     -- 3 input functions                    ; 201                  ;
;     -- <=2 input functions                  ; 413                  ;
;     -- Register only                        ; 2                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 584                  ;
;     -- arithmetic mode                      ; 265                  ;
;                                             ;                      ;
; Total registers*                            ; 119 / 6,684 ( 2 % )  ;
;     -- Dedicated logic registers            ; 119 / 6,272 ( 2 % )  ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 65 / 392 ( 17 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 18 / 92 ( 20 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 10 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 1% / 2%         ;
; Maximum fan-out                             ; 119                  ;
; Highest non-global fan-out                  ; 34                   ;
; Total fan-out                               ; 2764                 ;
; Average fan-out                             ; 2.72                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 851 / 6272 ( 14 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 732                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;     -- Combinational with a register        ; 117                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 235                 ; 0                              ;
;     -- 3 input functions                    ; 201                 ; 0                              ;
;     -- <=2 input functions                  ; 413                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 584                 ; 0                              ;
;     -- arithmetic mode                      ; 265                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 119                 ; 0                              ;
;     -- Dedicated logic registers            ; 119 / 6272 ( 2 % )  ; 0 / 6272 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 65 / 392 ( 17 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 18                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2759                ; 5                              ;
;     -- Registered Connections               ; 563                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 4                   ; 0                              ;
;     -- Output Ports                         ; 14                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk          ; 23    ; 1        ; 0            ; 11           ; 7            ; 119                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst          ; 25    ; 2        ; 0            ; 11           ; 21           ; 119                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; tlc1543_data ; 73    ; 5        ; 34           ; 2            ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; tlc1543_eoc  ; 83    ; 5        ; 34           ; 9            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; lcd_data[0]  ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[1]  ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[2]  ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[3]  ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[4]  ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[5]  ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[6]  ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[7]  ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_en       ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs       ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rw       ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tlc1543_addr ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tlc1543_clk  ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tlc1543_cs_n ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; lcd_rw                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )    ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 1 / 14 ( 7 % )    ; 2.5V          ; --           ;
; 5        ; 4 / 13 ( 31 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )    ; 2.5V          ; --           ;
; 8        ; 5 / 12 ( 42 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; lcd_data[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; lcd_data[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; lcd_data[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; lcd_data[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; lcd_data[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; lcd_data[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; tlc1543_cs_n                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; tlc1543_data                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; tlc1543_addr                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; tlc1543_clk                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; tlc1543_eoc                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; lcd_rw                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; lcd_rs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; lcd_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; lcd_en                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; lcd_data[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                              ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
; |adc_det_project                       ; 851 (0)     ; 119 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 18   ; 0            ; 732 (0)      ; 2 (0)             ; 117 (0)          ; |adc_det_project                                                                                                 ;              ;
;    |lcd1602:lcd1602|                   ; 136 (136)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 1 (1)             ; 51 (51)          ; |adc_det_project|lcd1602:lcd1602                                                                                 ;              ;
;    |lpm_divide:Div0|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div0                                                                                 ;              ;
;       |lpm_divide_9km:auto_generated|  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div0|lpm_divide_9km:auto_generated                                                   ;              ;
;          |sign_div_unsign_1nh:divider| ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div0|lpm_divide_9km:auto_generated|sign_div_unsign_1nh:divider                       ;              ;
;             |alt_u_div_m9f:divider|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div0|lpm_divide_9km:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider ;              ;
;    |lpm_divide:Div1|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Div1                                                                                 ;              ;
;       |lpm_divide_vim:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Div1|lpm_divide_vim:auto_generated                                                   ;              ;
;          |sign_div_unsign_nlh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;             |alt_u_div_27f:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 1 (1)            ; |adc_det_project|lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider ;              ;
;    |lpm_divide:Div2|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div2                                                                                 ;              ;
;       |lpm_divide_ihm:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div2|lpm_divide_ihm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_84f:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ;              ;
;    |lpm_divide:Div3|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div3                                                                                 ;              ;
;       |lpm_divide_9km:auto_generated|  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div3|lpm_divide_9km:auto_generated                                                   ;              ;
;          |sign_div_unsign_1nh:divider| ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div3|lpm_divide_9km:auto_generated|sign_div_unsign_1nh:divider                       ;              ;
;             |alt_u_div_m9f:divider|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div3|lpm_divide_9km:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider ;              ;
;    |lpm_divide:Div4|                   ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Div4                                                                                 ;              ;
;       |lpm_divide_vim:auto_generated|  ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Div4|lpm_divide_vim:auto_generated                                                   ;              ;
;          |sign_div_unsign_nlh:divider| ; 72 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;             |alt_u_div_27f:divider|    ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 1 (1)            ; |adc_det_project|lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider ;              ;
;    |lpm_divide:Div5|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div5                                                                                 ;              ;
;       |lpm_divide_ihm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div5|lpm_divide_ihm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_84f:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ;              ;
;    |lpm_divide:Mod0|                   ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 6 (0)            ; |adc_det_project|lpm_divide:Mod0                                                                                 ;              ;
;       |lpm_divide_ccm:auto_generated|  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 6 (0)            ; |adc_det_project|lpm_divide:Mod0|lpm_divide_ccm:auto_generated                                                   ;              ;
;          |sign_div_unsign_1nh:divider| ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 6 (0)            ; |adc_det_project|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                       ;              ;
;             |alt_u_div_m9f:divider|    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 6 (6)            ; |adc_det_project|lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider ;              ;
;    |lpm_divide:Mod2|                   ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Mod2                                                                                 ;              ;
;       |lpm_divide_2bm:auto_generated|  ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Mod2|lpm_divide_2bm:auto_generated                                                   ;              ;
;          |sign_div_unsign_nlh:divider| ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 0 (0)             ; 1 (0)            ; |adc_det_project|lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;             |alt_u_div_27f:divider|    ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 1 (1)            ; |adc_det_project|lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider ;              ;
;    |lpm_divide:Mod3|                   ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Mod3                                                                                 ;              ;
;       |lpm_divide_vam:auto_generated|  ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Mod3|lpm_divide_vam:auto_generated                                                   ;              ;
;          |sign_div_unsign_klh:divider| ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider                       ;              ;
;             |alt_u_div_s6f:divider|    ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider ;              ;
;    |lpm_divide:Mod4|                   ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 7 (0)            ; |adc_det_project|lpm_divide:Mod4                                                                                 ;              ;
;       |lpm_divide_ccm:auto_generated|  ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 7 (0)            ; |adc_det_project|lpm_divide:Mod4|lpm_divide_ccm:auto_generated                                                   ;              ;
;          |sign_div_unsign_1nh:divider| ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 7 (0)            ; |adc_det_project|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider                       ;              ;
;             |alt_u_div_m9f:divider|    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 7 (7)            ; |adc_det_project|lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider ;              ;
;    |lpm_divide:Mod6|                   ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 2 (0)            ; |adc_det_project|lpm_divide:Mod6                                                                                 ;              ;
;       |lpm_divide_2bm:auto_generated|  ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 2 (0)            ; |adc_det_project|lpm_divide:Mod6|lpm_divide_2bm:auto_generated                                                   ;              ;
;          |sign_div_unsign_nlh:divider| ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 2 (0)            ; |adc_det_project|lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;             |alt_u_div_27f:divider|    ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 2 (2)            ; |adc_det_project|lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider ;              ;
;    |lpm_divide:Mod7|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Mod7                                                                                 ;              ;
;       |lpm_divide_vam:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Mod7|lpm_divide_vam:auto_generated                                                   ;              ;
;          |sign_div_unsign_klh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider                       ;              ;
;             |alt_u_div_s6f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |adc_det_project|lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider ;              ;
;    |tlc1543_top:tlc1543_top|           ; 100 (25)    ; 69 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (2)       ; 1 (0)             ; 68 (23)          ; |adc_det_project|tlc1543_top:tlc1543_top                                                                         ;              ;
;       |tlc1543:tlc1543|                ; 75 (75)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 45 (45)          ; |adc_det_project|tlc1543_top:tlc1543_top|tlc1543:tlc1543                                                         ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; lcd_rs       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_en       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rw       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tlc1543_clk  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tlc1543_cs_n ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tlc1543_addr ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; tlc1543_eoc  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; tlc1543_data ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; clk                                                                   ;                   ;         ;
; rst                                                                   ;                   ;         ;
; tlc1543_eoc                                                           ;                   ;         ;
;      - tlc1543_top:tlc1543_top|adc_data_out_ch2[9]~0                  ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|adc_data_out_ch1[9]~0                  ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok~0       ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543_ch_sw~0                        ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg~feeder ; 0                 ; 6       ;
; tlc1543_data                                                          ;                   ;         ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]~0      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]~1      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]~2      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]~3      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]~4      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]~5      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]~6      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]~7      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]~8      ; 0                 ; 6       ;
;      - tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]~9      ; 0                 ; 6       ;
+-----------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                    ;
+-------------------------------------------------------------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                        ; Location          ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                         ; PIN_23            ; 119     ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; lcd1602:lcd1602|lcd_clk_en                                  ; FF_X23_Y9_N5      ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lcd1602:lcd1602|lcd_data[0]~4                               ; LCCOMB_X23_Y12_N4 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lcd1602:lcd1602|state1[6]                                   ; FF_X23_Y12_N15    ; 23      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rst                                                         ; PIN_25            ; 119     ; Async. clear            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]~0               ; LCCOMB_X26_Y6_N4  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]~0               ; LCCOMB_X26_Y6_N10 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal1~1            ; LCCOMB_X23_Y6_N26 ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|LessThan1~1         ; LCCOMB_X22_Y9_N8  ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]~36 ; LCCOMB_X25_Y6_N12 ; 16      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------+-------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_23   ; 119     ; 2                                    ; Global Clock         ; GCLK2            ; --                        ;
; rst  ; PIN_25   ; 119     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; lcd1602:lcd1602|state1[5]                                                                                                   ; 34      ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~14 ; 33      ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~14 ; 32      ;
; lcd1602:lcd1602|state1[2]                                                                                                   ; 31      ;
; lcd1602:lcd1602|state1[1]                                                                                                   ; 27      ;
; lcd1602:lcd1602|state1[3]                                                                                                   ; 25      ;
; lcd1602:lcd1602|state1[6]                                                                                                   ; 23      ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[8]~12  ; 21      ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[7]~10  ; 21      ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[8]~12  ; 21      ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[7]~10  ; 21      ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[8]~12  ; 20      ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[8]~12  ; 20      ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[7]~10  ; 20      ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[8]~12  ; 19      ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[7]~10  ; 19      ;
; lcd1602:lcd1602|state1[4]                                                                                                   ; 19      ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal1~1                                                                            ; 18      ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[8]~12  ; 18      ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[8]~12  ; 18      ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[8]~12  ; 18      ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|LessThan1~1                                                                         ; 16      ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]~36                                                                 ; 16      ;
; lcd1602:lcd1602|state1[0]                                                                                                   ; 13      ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[8]~12  ; 13      ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[8]~12  ; 13      ;
; lcd1602:lcd1602|lcd_clk_en                                                                                                  ; 12      ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8   ; 12      ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6   ; 12      ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8   ; 11      ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6   ; 11      ;
; tlc1543_data~input                                                                                                          ; 10      ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]~0                                                                               ; 10      ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]~0                                                                               ; 10      ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[4]                                                                                 ; 10      ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]                                                                    ; 10      ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[5]~8   ; 10      ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[5]~8   ; 10      ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[5]~8   ; 10      ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[5]~8   ; 10      ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[4]~6   ; 10      ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[5]~8   ; 10      ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[5]~8   ; 10      ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[5]~8   ; 10      ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[5]~8   ; 10      ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[4]~6   ; 10      ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[2]                                                                                 ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[3]                                                                                 ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[4]                                                                                 ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[5]                                                                                 ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[6]                                                                                 ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[2]                                                                                 ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[3]                                                                                 ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[5]                                                                                 ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[6]                                                                                 ; 9       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8   ; 9       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8   ; 9       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[7]                                                                                 ; 8       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[8]                                                                                 ; 8       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[7]                                                                                 ; 8       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[8]                                                                                 ; 8       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[5]~8   ; 8       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[5]~8   ; 8       ;
; lcd1602:lcd1602|Equal0~10                                                                                                   ; 7       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[1]                                                                                 ; 7       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[9]                                                                                 ; 7       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[1]                                                                                 ; 7       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[9]                                                                                 ; 7       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]                                                                    ; 7       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]                                                                    ; 7       ;
; lcd1602:lcd1602|lcd_data[0]~4                                                                                               ; 6       ;
; lcd1602:lcd1602|lcd_data[1]~0                                                                                               ; 6       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]                                                                    ; 6       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]                                                                    ; 6       ;
; tlc1543_eoc~input                                                                                                           ; 5       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal4~0                                                                            ; 5       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal2~4                                                                            ; 5       ;
; tlc1543_top:tlc1543_top|tlc1543_ch_sw                                                                                       ; 4       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_reg                                                                     ; 4       ;
; lcd1602:lcd1602|WideOr18~0                                                                                                  ; 4       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal3~0                                                                            ; 4       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal2~0                                                                            ; 4       ;
; lcd1602:lcd1602|lcd_data[1]~2                                                                                               ; 4       ;
; lcd1602:lcd1602|lcd_data[1]~1                                                                                               ; 4       ;
; lcd1602:lcd1602|Selector9~4                                                                                                 ; 4       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]                                                                     ; 4       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]                                                                     ; 4       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[4]~2   ; 4       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok                                                                      ; 3       ;
; lcd1602:lcd1602|Selector6~0                                                                                                 ; 3       ;
; lcd1602:lcd1602|WideOr1~9                                                                                                   ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]                                                                     ; 3       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]                                                                     ; 3       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[5]~8   ; 3       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[5]~8   ; 3       ;
; lpm_divide:Div3|lpm_divide_9km:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~14 ; 3       ;
; lpm_divide:Div0|lpm_divide_9km:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[10]~14 ; 3       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[9]~12  ; 3       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[8]~10  ; 3       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[7]~8   ; 3       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[6]~6   ; 3       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[5]~4   ; 3       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[4]~2   ; 3       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[3]~0   ; 3       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[9]~12  ; 3       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[8]~10  ; 3       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[7]~8   ; 3       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[6]~6   ; 3       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[5]~4   ; 3       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|add_sub_9_result_int[3]~0   ; 3       ;
; lcd1602:lcd1602|WideNor0~1                                                                                                  ; 2       ;
; lcd1602:lcd1602|WideOr1~10                                                                                                  ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[42]~106            ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[37]~105            ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[32]~104            ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[27]~103            ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[22]~102            ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[42]~103            ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[37]~102            ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[32]~101            ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[27]~100            ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[22]~99             ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[73]~157            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~156            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~155            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~154            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~153            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~152            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~151            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~150            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~124            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~123            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~122            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~121            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~120            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~119            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~124            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~123            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~122            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~121            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~120            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~119            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[73]~163            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~162            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~161            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~160            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~159            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~158            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~157            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~156            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~155            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~154            ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~43             ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[74]~148            ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~42             ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~41             ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~39             ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[75]~147            ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~38             ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~37             ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[76]~146            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[77]~145            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[78]~144            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~143            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~142            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~141            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~140            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~138            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~137            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~136            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~135            ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~134            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~112            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~111            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~110            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~109            ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~108            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~112            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~111            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~110            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~109            ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~108            ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~45             ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~44             ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~43             ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~41             ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~40             ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[75]~152            ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~39             ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~38             ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[76]~151            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[77]~150            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[78]~149            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~148            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~147            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~146            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~144            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~143            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~142            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~141            ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~140            ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal7~0                                                                            ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal6~0                                                                            ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal5~0                                                                            ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal11~0                                                                           ; 2       ;
; lcd1602:lcd1602|cnt[1]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[2]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[0]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[3]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[5]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[6]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[4]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[7]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[14]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[15]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[8]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[9]                                                                                                      ; 2       ;
; lcd1602:lcd1602|cnt[11]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[10]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[12]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[13]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[16]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[17]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[18]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[19]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[20]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[21]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[22]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[23]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[24]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[25]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[26]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[27]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[28]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[29]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[30]                                                                                                     ; 2       ;
; lcd1602:lcd1602|cnt[31]                                                                                                     ; 2       ;
; lcd1602:lcd1602|WideOr10~0                                                                                                  ; 2       ;
; lcd1602:lcd1602|Selector4~2                                                                                                 ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal0~4                                                                            ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal2~6                                                                            ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal0~2                                                                            ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|LessThan0~1                                                                         ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal1~0                                                                            ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal0~1                                                                            ; 2       ;
; lcd1602:lcd1602|Selector3~0                                                                                                 ; 2       ;
; lcd1602:lcd1602|Selector9~16                                                                                                ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[41]~93             ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[41]~92             ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[42]~91             ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[41]~93             ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[41]~92             ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[42]~91             ; 2       ;
; lcd1602:lcd1602|Selector5~0                                                                                                 ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~15             ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~14             ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~13             ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~12             ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~11             ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~10             ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~9              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~8              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[96]~7              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[96]~6              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[97]~5              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[97]~4              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[98]~3              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[98]~2              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[99]~1              ; 2       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[99]~0              ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[74]~136            ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~31             ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~15             ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[92]~14             ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~131            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~13             ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[93]~12             ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~125            ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~9              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[95]~8              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[96]~7              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[96]~6              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[97]~5              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[97]~4              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[98]~3              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[98]~2              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[99]~1              ; 2       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[99]~0              ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_addr                                                                        ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk                                                                         ; 2       ;
; lcd1602:lcd1602|lcd_data[7]                                                                                                 ; 2       ;
; lcd1602:lcd1602|lcd_data[6]                                                                                                 ; 2       ;
; lcd1602:lcd1602|lcd_en                                                                                                      ; 2       ;
; lcd1602:lcd1602|lcd_rs                                                                                                      ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15]                                                                   ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14]                                                                   ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13]                                                                   ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12]                                                                   ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11]                                                                   ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10]                                                                   ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]                                                                    ; 2       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]                                                                     ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[1]~14  ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[0]~16  ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[0]~10  ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[0]~8   ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[6]~8   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[5]~6   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[4]~4   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[3]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[2]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[1]~14  ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[0]~16  ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[5]~6   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[4]~4   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[3]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[2]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[1]~14  ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[0]~14  ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[5]~6   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~4   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[3]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[2]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[1]~12  ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[5]~6   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~4   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[3]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[2]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[8]~12  ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[0]~16  ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[1]~14  ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[0]~14  ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[5]~6   ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~4   ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[3]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[2]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[1]~12  ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[5]~6   ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~4   ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[3]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[2]~0   ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[0]~16  ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[1]~14  ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[0]~14  ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[5]~6   ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~4   ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[3]~2   ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[2]~0   ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[1]~12  ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[5]~6   ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~4   ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[3]~2   ; 2       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[2]~0   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[1]~14  ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[0]~14  ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[6]~8   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[5]~6   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[4]~4   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[3]~2   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_9_result_int[2]~0   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[0]~14  ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[5]~6   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[4]~4   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[3]~2   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_8_result_int[2]~0   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[0]~12  ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[5]~6   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[4]~4   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[3]~2   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_7_result_int[2]~0   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[5]~6   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[4]~4   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[3]~2   ; 2       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|add_sub_6_result_int[2]~0   ; 2       ;
; tlc1543_top:tlc1543_top|tlc_channel_sw[1]~feeder                                                                            ; 1       ;
; tlc1543_top:tlc1543_top|tlc_channel_sw[3]~0                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector0~13                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector0~12                                                                                                ; 1       ;
; lcd1602:lcd1602|WideNor0~0                                                                                                  ; 1       ;
; lcd1602:lcd1602|Selector0~7                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector0~5                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector0~4                                                                                                 ; 1       ;
; lcd1602:lcd1602|WideOr1~3                                                                                                   ; 1       ;
; lcd1602:lcd1602|Equal1~1                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal1~0                                                                                                    ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[23]~101            ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[23]~98             ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~149            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~125            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~118            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~125            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~118            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~153            ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[43]~100            ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[38]~99             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[33]~98             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[28]~97             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[43]~97             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[38]~96             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[33]~95             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[28]~94             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~47             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~46             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~45             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~44             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~40             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~36             ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~139            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~133            ; 1       ;
; lcd1602:lcd1602|Selector9~17                                                                                                ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~117            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~116            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~115            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~114            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~113            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~107            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~117            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~116            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~115            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~114            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~113            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~107            ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~49             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~48             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~47             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~46             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~42             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~37             ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~145            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~139            ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[1]~9                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[2]~8                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[3]~7                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[4]~6                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[5]~5                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[6]~4                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[7]~3                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[8]~2                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[9]~1                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543_ch_sw~0                                                                                     ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|adc_data_out[0]~0                                                                   ; 1       ;
; lcd1602:lcd1602|cnt~5                                                                                                       ; 1       ;
; lcd1602:lcd1602|cnt~4                                                                                                       ; 1       ;
; lcd1602:lcd1602|cnt~3                                                                                                       ; 1       ;
; lcd1602:lcd1602|cnt~2                                                                                                       ; 1       ;
; lcd1602:lcd1602|cnt~1                                                                                                       ; 1       ;
; lcd1602:lcd1602|cnt~0                                                                                                       ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|LessThan1~0                                                                         ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_eoc_ok~0                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~9                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~8                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~7                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~6                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~5                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~4                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~3                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~2                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~1                                                                                                    ; 1       ;
; lcd1602:lcd1602|Equal0~0                                                                                                    ; 1       ;
; lcd1602:lcd1602|WideOr4~1                                                                                                   ; 1       ;
; lcd1602:lcd1602|WideOr4~0                                                                                                   ; 1       ;
; lcd1602:lcd1602|WideOr20~1                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr20~0                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr18~2                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr18~1                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr12~0                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr14~0                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr10~3                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr10~2                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr10~1                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr16~2                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr16~1                                                                                                  ; 1       ;
; lcd1602:lcd1602|WideOr16~0                                                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Selector0~4                                                                         ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Selector0~3                                                                         ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Selector0~2                                                                         ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Selector0~1                                                                         ; 1       ;
; tlc1543_top:tlc1543_top|tlc_channel_sw[3]                                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal0~3                                                                            ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal2~5                                                                            ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Selector0~0                                                                         ; 1       ;
; tlc1543_top:tlc1543_top|tlc_channel_sw[1]                                                                                   ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal2~3                                                                            ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal2~2                                                                            ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal2~1                                                                            ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc1543_clk~0                                                                       ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|LessThan0~0                                                                         ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|Equal0~0                                                                            ; 1       ;
; lcd1602:lcd1602|Selector2~1                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector2~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector3~2                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector3~1                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector4~1                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector4~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector5~1                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~9                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~8                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~7                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~6                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~5                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~4                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~3                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~2                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector6~1                                                                                                 ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[48]~96             ; 1       ;
; lcd1602:lcd1602|Selector7~6                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector7~5                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector7~4                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector7~3                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector7~2                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector7~1                                                                                                 ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[47]~95             ; 1       ;
; lcd1602:lcd1602|Selector7~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector8~7                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector8~6                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector8~5                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector8~4                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector8~3                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector8~2                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector8~1                                                                                                 ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[46]~94             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[43]~90             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[40]~89             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[40]~88             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[35]~87             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[35]~86             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[36]~85             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[36]~84             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[37]~83             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[38]~82             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[30]~81             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[30]~80             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[31]~79             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[31]~78             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[32]~77             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[33]~76             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[25]~75             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[25]~74             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[26]~73             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[26]~72             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[27]~71             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[28]~70             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[20]~69             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[20]~68             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[21]~67             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[21]~66             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[22]~65             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[23]~64             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[15]~63             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[15]~62             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[16]~61             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[16]~60             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[17]~59             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[17]~58             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[18]~57             ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[18]~56             ; 1       ;
; lcd1602:lcd1602|Selector8~0                                                                                                 ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[43]~90             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[40]~89             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[40]~88             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[35]~87             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[35]~86             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[36]~85             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[36]~84             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[37]~83             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[38]~82             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[30]~81             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[30]~80             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[31]~79             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[31]~78             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[32]~77             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[33]~76             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[25]~75             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[25]~74             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[26]~73             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[26]~72             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[27]~71             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[28]~70             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[20]~69             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[20]~68             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[21]~67             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[21]~66             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[22]~65             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[23]~64             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[15]~63             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[15]~62             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[16]~61             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[16]~60             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[17]~59             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[17]~58             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[18]~57             ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|StageOut[18]~56             ; 1       ;
; lcd1602:lcd1602|lcd_data[0]~3                                                                                               ; 1       ;
; lcd1602:lcd1602|Selector9~15                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector9~14                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector9~13                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector9~12                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector9~11                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector9~10                                                                                                ; 1       ;
; lcd1602:lcd1602|Selector9~9                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector9~8                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector9~7                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector9~6                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector9~5                                                                                                 ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~35             ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[73]~132            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~131            ; 1       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~17             ; 1       ;
; lpm_divide:Mod0|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~16             ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~130            ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~34             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~33             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~32             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~31             ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[74]~129            ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~30             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~29             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~28             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~27             ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[75]~128            ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~26             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~25             ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~24             ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[76]~127            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[77]~126            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[78]~125            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~124            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~123            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~122            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~121            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~120            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~119            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~118            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~117            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~116            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~115            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~114            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~113            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~112            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~111            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~110            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~109            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~108            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~107            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~106            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~105            ; 1       ;
; lpm_divide:Mod2|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~104            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~106            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~105            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~104            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~103            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~102            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~101            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~100            ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~99             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~98             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~97             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~96             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~95             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~94             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~93             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~92             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~91             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~90             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~89             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~88             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~87             ; 1       ;
; lpm_divide:Div4|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~86             ; 1       ;
; lcd1602:lcd1602|Selector9~3                                                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch1[0]                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector9~2                                                                                                 ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[65]~106            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~105            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[56]~104            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~103            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~102            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~101            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~100            ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~99             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[57]~98             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[48]~97             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~96             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~95             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~94             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~93             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~92             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[49]~91             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~90             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~89             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~88             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~87             ; 1       ;
; lpm_divide:Div1|lpm_divide_vim:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~86             ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~138            ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~17             ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[91]~16             ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[64]~137            ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~36             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~35             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~34             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~33             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~32             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~30             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~29             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~28             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~27             ; 1       ;
; lpm_divide:Div5|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~26             ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[76]~135            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[77]~134            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[78]~133            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[66]~132            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[67]~130            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[68]~129            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[69]~128            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[70]~127            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[58]~126            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[59]~124            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[60]~123            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[61]~122            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[62]~121            ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~11             ; 1       ;
; lpm_divide:Mod4|lpm_divide_ccm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider|StageOut[94]~10             ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[50]~120            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[51]~119            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[52]~118            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[53]~117            ; 1       ;
; lpm_divide:Mod6|lpm_divide_2bm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_27f:divider|StageOut[54]~116            ; 1       ;
; tlc1543_top:tlc1543_top|adc_data_out_ch2[0]                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector1~0                                                                                                 ; 1       ;
; lcd1602:lcd1602|Selector0~11                                                                                                ; 1       ;
; lcd1602:lcd1602|lcd_data[3]                                                                                                 ; 1       ;
; lcd1602:lcd1602|lcd_data[2]                                                                                                 ; 1       ;
; lcd1602:lcd1602|lcd_data[1]                                                                                                 ; 1       ;
; lcd1602:lcd1602|lcd_data[0]                                                                                                 ; 1       ;
; lcd1602:lcd1602|Add0~62                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~61                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~60                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~59                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~58                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~57                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~56                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~55                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~54                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~53                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~52                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~51                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~50                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~49                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~48                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~47                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~46                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~45                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~44                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~43                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~42                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~41                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~40                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~39                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~38                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~37                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~36                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~35                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~34                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~33                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~32                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~31                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~30                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~29                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~28                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~27                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~26                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~25                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~24                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~23                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~22                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~21                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~20                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~19                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~18                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~17                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~16                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~15                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~14                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~13                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~12                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~11                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~10                                                                                                     ; 1       ;
; lcd1602:lcd1602|Add0~9                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~8                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~7                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~6                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~5                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~4                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~3                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~2                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~1                                                                                                      ; 1       ;
; lcd1602:lcd1602|Add0~0                                                                                                      ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[15]~46                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14]~45                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[14]~44                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13]~43                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[13]~42                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12]~41                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[12]~40                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11]~39                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[11]~38                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10]~37                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[10]~36                                                                ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]~35                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[9]~34                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]~33                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[8]~32                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]~31                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[7]~30                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]~29                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[6]~28                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]~27                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[5]~26                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]~25                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[4]~24                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]~23                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[3]~22                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]~21                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[2]~20                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]~19                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[1]~18                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]~17                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_ctrl[0]~16                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[15]~47                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]~46                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[14]~45                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]~44                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[13]~43                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]~42                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[12]~41                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]~40                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[11]~39                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]~38                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[10]~37                                                                 ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]~35                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[9]~34                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]~33                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[8]~32                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]~31                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[7]~30                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]~29                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[6]~28                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]~27                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[5]~26                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]~25                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[4]~24                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]~23                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[3]~22                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]~21                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[2]~20                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]~19                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[1]~18                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]~17                                                                  ; 1       ;
; tlc1543_top:tlc1543_top|tlc1543:tlc1543|tlc_time_cnt[0]~16                                                                  ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[4]~7   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[3]~5   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[3]~4   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[2]~3   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[2]~2   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[1]~1   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[1]~0   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[4]~7   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[3]~5   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[3]~4   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[2]~3   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[2]~2   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[1]~1   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[1]~0   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[4]~7   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[3]~5   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[3]~4   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[2]~3   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[1]~1   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[4]~7   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[3]~5   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[3]~4   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[2]~3   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[1]~1   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[4]~7   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[3]~5   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[3]~4   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[2]~3   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[1]~1   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[4]~7   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[3]~5   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[3]~4   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[2]~3   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[1]~1   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[3]~5   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[3]~4   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[2]~3   ; 1       ;
; lpm_divide:Mod3|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[1]~1   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[4]~7   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[3]~5   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[3]~4   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[2]~3   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[2]~2   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[1]~1   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_9_result_int[1]~0   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[4]~7   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[3]~5   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[3]~4   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[2]~3   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[2]~2   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[1]~1   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_8_result_int[1]~0   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[4]~7   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[3]~5   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[3]~4   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[2]~3   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_7_result_int[1]~1   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[4]~7   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[3]~5   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[3]~4   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[2]~3   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_6_result_int[1]~1   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[4]~7   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[3]~5   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[3]~4   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[2]~3   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_5_result_int[1]~1   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[4]~7   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[3]~5   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[3]~4   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[2]~3   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_4_result_int[1]~1   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[3]~5   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[3]~4   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[2]~3   ; 1       ;
; lpm_divide:Mod7|lpm_divide_vam:auto_generated|sign_div_unsign_klh:divider|alt_u_div_s6f:divider|add_sub_3_result_int[1]~1   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[5]~8   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[4]~7   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~5   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~3   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~1   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[0]~10  ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[4]~7   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~5   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~4   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~3   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~2   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~1   ; 1       ;
; lpm_divide:Div2|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~0   ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 830 / 32,401 ( 3 % )   ;
; C16 interconnects           ; 6 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 314 / 21,816 ( 1 % )   ;
; Direct links                ; 303 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 487 / 10,320 ( 5 % )   ;
; R24 interconnects           ; 16 / 1,289 ( 1 % )     ;
; R4 interconnects            ; 337 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.09) ; Number of LABs  (Total = 65) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 42                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.91) ; Number of LABs  (Total = 65) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.00) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 1                            ;
; 3                                            ; 4                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 23                           ;
; 16                                           ; 2                            ;
; 17                                           ; 4                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.98) ; Number of LABs  (Total = 65) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 3                            ;
; 3                                               ; 4                            ;
; 4                                               ; 3                            ;
; 5                                               ; 4                            ;
; 6                                               ; 4                            ;
; 7                                               ; 7                            ;
; 8                                               ; 4                            ;
; 9                                               ; 5                            ;
; 10                                              ; 3                            ;
; 11                                              ; 7                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 3                            ;
; 16                                              ; 4                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.32) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 4                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 4                            ;
; 11                                           ; 6                            ;
; 12                                           ; 2                            ;
; 13                                           ; 4                            ;
; 14                                           ; 4                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 18        ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 18        ; 18        ; 0            ; 14           ; 0            ; 0            ; 4            ; 0            ; 14           ; 4            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 0         ; 0         ; 18           ; 4            ; 18           ; 18           ; 14           ; 18           ; 4            ; 14           ; 18           ; 18           ; 18           ; 4            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; lcd_rs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_en             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rw             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tlc1543_clk        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tlc1543_cs_n       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tlc1543_addr       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tlc1543_eoc        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tlc1543_data       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "adc_det_project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'adc_det_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst~input (placed in PIN 25 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.61 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file D:/project/FPGA/Quartus/mult_tlc1543_50k/output_files/adc_det_project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1386 megabytes
    Info: Processing ended: Mon Jan 28 23:15:40 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/project/FPGA/Quartus/mult_tlc1543_50k/output_files/adc_det_project.fit.smsg.


