TimeQuest Timing Analyzer report for Debug
Sun Nov 16 15:57:05 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Hold: 'Clock10'
 14. Slow Model Minimum Pulse Width: 'Clock10'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'Clock10'
 25. Fast Model Hold: 'Clock10'
 26. Fast Model Minimum Pulse Width: 'Clock10'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Debug                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sun Nov 16 15:57:04 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock10    ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 207.9 MHz ; 207.9 MHz       ; Clock10    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 95.190 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.445 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 48.889 ; 0.000               ;
+---------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                                                               ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 95.190 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.846      ;
; 95.449 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.586      ;
; 95.496 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.542      ;
; 95.529 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.506      ;
; 95.573 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.463      ;
; 95.579 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.459      ;
; 95.588 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.450      ;
; 95.589 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.449      ;
; 95.609 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.426      ;
; 95.619 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.419      ;
; 95.639 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1]                    ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.399      ;
; 95.663 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.373      ;
; 95.689 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.346      ;
; 95.739 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.299      ;
; 95.742 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2]                    ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.297      ;
; 95.750 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.288      ;
; 95.752 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.286      ;
; 95.755 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.282      ;
; 95.769 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.266      ;
; 95.817 ; ClkDivider:clkdi|counter[14]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.830     ; 3.391      ;
; 95.833 ; ClkDivider:clkdi|counter[11]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.830     ; 3.375      ;
; 95.835 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.202      ;
; 95.838 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.199      ;
; 95.847 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.190      ;
; 95.849 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.186      ;
; 95.858 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.180      ;
; 95.878 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.159      ;
; 95.879 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.159      ;
; 95.915 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.122      ;
; 95.918 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.119      ;
; 95.924 ; ClkDivider:clkdi|counter[8]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.114      ;
; 95.927 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.110      ;
; 95.929 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.106      ;
; 95.940 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.830     ; 3.268      ;
; 95.941 ; ClkDivider:clkdi|counter[22]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.829     ; 3.268      ;
; 95.949 ; ClkDivider:clkdi|counter[12]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.830     ; 3.259      ;
; 95.957 ; ClkDivider:clkdi|counter[19]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.829     ; 3.252      ;
; 95.958 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.079      ;
; 95.962 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.076      ;
; 95.962 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.830     ; 3.246      ;
; 95.966 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1]                    ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.071      ;
; 95.969 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.069      ;
; 95.971 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.067      ;
; 95.995 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.042      ;
; 95.998 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.039      ;
; 95.998 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.039      ;
; 96.000 ; ClkDivider:clkdi|counter[31]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.829     ; 3.209      ;
; 96.002 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.036      ;
; 96.007 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.030      ;
; 96.009 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[24]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 4.026      ;
; 96.009 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.028      ;
; 96.028 ; ClkDivider:clkdi|counter[23]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.829     ; 3.181      ;
; 96.038 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.999      ;
; 96.042 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.996      ;
; 96.052 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.986      ;
; 96.052 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.985      ;
; 96.061 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.977      ;
; 96.061 ; ClkDivider:clkdi|counter[29]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.829     ; 3.148      ;
; 96.075 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.962      ;
; 96.078 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.959      ;
; 96.078 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.959      ;
; 96.083 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.830     ; 3.125      ;
; 96.087 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.950      ;
; 96.089 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.948      ;
; 96.090 ; ClkDivider:clkdi|counter[30]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.829     ; 3.119      ;
; 96.092 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.946      ;
; 96.106 ; ClkDivider:clkdi|counter[10]                                  ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.932      ;
; 96.117 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.920      ;
; 96.118 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.919      ;
; 96.122 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.916      ;
; 96.133 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.905      ;
; 96.133 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                    ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.905      ;
; 96.133 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.905      ;
; 96.146 ; ClkDivider:clkdi|counter[15]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.830     ; 3.062      ;
; 96.154 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                    ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.884      ;
; 96.155 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.882      ;
; 96.156 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                    ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.882      ;
; 96.158 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.879      ;
; 96.158 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.879      ;
; 96.167 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.870      ;
; 96.169 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.868      ;
; 96.181 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                    ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 3.858      ;
; 96.183 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[23]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 3.852      ;
; 96.183 ; ClkDivider:clkdi|counter[8]                                   ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.854      ;
; 96.197 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.840      ;
; 96.198 ; ClkDivider:clkdi|counter[3]                                   ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.839      ;
; 96.212 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.826      ;
; 96.216 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[13]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 3.820      ;
; 96.223 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.815      ;
; 96.229 ; ClkDivider:clkdi|counter[9]                                   ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.809      ;
; 96.235 ; ClkDivider:clkdi|counter[8]                                   ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.830     ; 2.973      ;
; 96.235 ; ClkDivider:clkdi|counter[1]                                   ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.802      ;
; 96.238 ; ClkDivider:clkdi|counter[4]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.799      ;
; 96.238 ; ClkDivider:clkdi|counter[2]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.799      ;
; 96.241 ; ClkDivider:clkdi|counter[6]                                   ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.797      ;
; 96.247 ; ClkDivider:clkdi|counter[5]                                   ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.790      ;
; 96.249 ; ClkDivider:clkdi|counter[7]                                   ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.788      ;
; 96.263 ; ClkDivider:clkdi|counter[0]                                   ; ClkDivider:clkdi|counter[22]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 3.772      ;
; 96.263 ; ClkDivider:clkdi|counter[8]                                   ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.774      ;
; 96.267 ; ClkDivider:clkdi|counter[26]                                  ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.829     ; 2.942      ;
+--------+---------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ClkDivider:clkdi|clkReg                                                ; ClkDivider:clkdi|clkReg                                                ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; ClkDivider:clkdi|counter[31]                                           ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.972 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[15]                                           ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[14]                                           ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[16]                                           ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ClkDivider:clkdi|counter[9]                                            ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[29]                                           ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[30]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 1.007 ; ClkDivider:clkdi|counter[12]                                           ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[19]                                           ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; ClkDivider:clkdi|counter[6]                                            ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[22]                                           ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ClkDivider:clkdi|counter[28]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.057 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[1]                ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.343      ;
; 1.167 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                                ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 1.452      ;
; 1.289 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[3]                ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.575      ;
; 1.301 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[0]                ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.587      ;
; 1.306 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[2]                ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.592      ;
; 1.404 ; ClkDivider:clkdi|counter[14]                                           ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.409 ; ClkDivider:clkdi|counter[30]                                           ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ClkDivider:clkdi|counter[29]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.444 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; ClkDivider:clkdi|counter[19]                                           ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; ClkDivider:clkdi|counter[22]                                           ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.731      ;
; 1.448 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ClkDivider:clkdi|counter[28]                                           ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.484 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; ClkDivider:clkdi|counter[9]                                            ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; ClkDivider:clkdi|counter[29]                                           ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.775      ;
; 1.505 ; ClkDivider:clkdi|counter[15]                                           ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 1.790      ;
; 1.505 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.791      ;
; 1.520 ; ClkDivider:clkdi|counter[12]                                           ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.806      ;
; 1.528 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ClkDivider:clkdi|counter[28]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.815      ;
; 1.564 ; ClkDivider:clkdi|counter[16]                                           ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.566 ; ClkDivider:clkdi|counter[14]                                           ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 1.851      ;
; 1.567 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; ClkDivider:clkdi|counter[9]                                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.855      ;
; 1.585 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.871      ;
; 1.600 ; ClkDivider:clkdi|counter[12]                                           ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.886      ;
; 1.604 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.890      ;
; 1.604 ; ClkDivider:clkdi|counter[19]                                           ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.890      ;
; 1.608 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; ClkDivider:clkdi|counter[28]                                           ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; ClkDivider:clkdi|counter[13]                                           ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.895      ;
; 1.611 ; ClkDivider:clkdi|counter[10]                                           ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.897      ;
; 1.619 ; ClkDivider:clkdi|counter[22]                                           ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.905      ;
; 1.633 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[4]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                                ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.919      ;
; 1.633 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 1.917      ;
; 1.633 ; ClkDivider:clkdi|counter[8]                                            ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.919      ;
; 1.635 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.921      ;
; 1.644 ; ClkDivider:clkdi|counter[16]                                           ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.649 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.935      ;
; 1.665 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.951      ;
; 1.684 ; ClkDivider:clkdi|counter[19]                                           ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.970      ;
; 1.688 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.975      ;
; 1.689 ; ClkDivider:clkdi|counter[13]                                           ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.975      ;
; 1.691 ; ClkDivider:clkdi|counter[10]                                           ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.977      ;
; 1.699 ; ClkDivider:clkdi|counter[22]                                           ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.985      ;
; 1.699 ; ClkDivider:clkdi|counter[6]                                            ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.985      ;
; 1.713 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 1.997      ;
; 1.718 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[7]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                                ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.004      ;
; 1.724 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.010      ;
; 1.727 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; ClkDivider:clkdi|counter[9]                                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.014      ;
; 1.738 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.024      ;
; 1.745 ; ClkDivider:clkdi|counter[15]                                           ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 2.030      ;
; 1.745 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.031      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.264 ; 7.264 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.189 ; 7.189 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.133 ; 7.133 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 7.208 ; 7.208 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 7.264 ; 7.264 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 3.834 ; 3.834 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 3.834 ; 3.834 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 2.464 ; 2.464 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 2.422 ; 2.422 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 2.476 ; 2.476 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -6.885 ; -6.885 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -6.941 ; -6.941 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -6.885 ; -6.885 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -6.960 ; -6.960 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -7.016 ; -7.016 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -2.107 ; -2.107 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -2.107 ; -2.107 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -2.216 ; -2.216 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -2.174 ; -2.174 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -2.228 ; -2.228 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 9.612  ; 9.612  ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.566  ; 9.566  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.612  ; 9.612  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 9.001  ; 9.001  ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.600  ; 9.600  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 8.851  ; 8.851  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.174  ; 9.174  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.598  ; 9.598  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 10.084 ; 10.084 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.084 ; 10.084 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 9.575  ; 9.575  ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.548  ; 9.548  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 8.982  ; 8.982  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 9.579  ; 9.579  ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 9.586  ; 9.586  ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.586  ; 9.586  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 10.119 ; 10.119 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.703  ; 9.703  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 9.752  ; 9.752  ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.775  ; 9.775  ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 9.236  ; 9.236  ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.105 ; 10.105 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 9.746  ; 9.746  ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.119 ; 10.119 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 9.955  ; 9.955  ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.754  ; 9.754  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 9.951  ; 9.951  ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 9.955  ; 9.955  ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.183  ; 9.183  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 9.234  ; 9.234  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.422  ; 9.422  ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 9.789  ; 9.789  ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 9.434  ; 9.434  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.595  ; 8.595  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.409  ; 8.409  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.608  ; 8.608  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 9.136  ; 9.136  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.995  ; 8.995  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.720  ; 8.720  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 9.434  ; 9.434  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 9.204  ; 9.204  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 10.025 ; 10.025 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.782  ; 8.782  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.530  ; 8.530  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.550  ; 9.550  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 9.268  ; 9.268  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 10.025 ; 10.025 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 9.006  ; 9.006  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 9.763  ; 9.763  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.937  ; 8.937  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.544  ; 9.544  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.507  ; 8.507  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 8.458  ; 8.458  ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 8.940  ; 8.940  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 8.987  ; 8.987  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 8.611  ; 8.611  ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.208  ; 9.208  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 8.458  ; 8.458  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 8.785  ; 8.785  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.210  ; 9.210  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 8.592  ; 8.592  ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 8.969  ; 8.969  ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 9.190  ; 9.190  ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.158  ; 9.158  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 8.592  ; 8.592  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 9.195  ; 9.195  ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 9.200  ; 9.200  ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.201  ; 9.201  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 9.073  ; 9.073  ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.519  ; 9.519  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 9.512  ; 9.512  ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.536  ; 9.536  ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 9.073  ; 9.073  ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 9.868  ; 9.868  ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 9.506  ; 9.506  ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 9.893  ; 9.893  ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 8.574  ; 8.574  ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 8.906  ; 8.906  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 9.480  ; 9.480  ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 9.488  ; 9.488  ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 8.574  ; 8.574  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 8.619  ; 8.619  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 8.958  ; 8.958  ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 9.310  ; 9.310  ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.409  ; 8.409  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.595  ; 8.595  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.409  ; 8.409  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.608  ; 8.608  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 9.136  ; 9.136  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.995  ; 8.995  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.720  ; 8.720  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 9.434  ; 9.434  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 9.204  ; 9.204  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 8.507  ; 8.507  ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.782  ; 8.782  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.530  ; 8.530  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.550  ; 9.550  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 9.268  ; 9.268  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 10.025 ; 10.025 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 9.006  ; 9.006  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 9.763  ; 9.763  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.937  ; 8.937  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.544  ; 9.544  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.507  ; 8.507  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 97.942 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 49.000 ; 0.000               ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                                            ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 97.942 ; ClkDivider:clkdi|counter[14]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.331      ;
; 97.959 ; ClkDivider:clkdi|counter[11]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.314      ;
; 97.988 ; ClkDivider:clkdi|counter[22]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.287      ;
; 98.013 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.260      ;
; 98.020 ; ClkDivider:clkdi|counter[31]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.255      ;
; 98.022 ; ClkDivider:clkdi|counter[29]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.253      ;
; 98.025 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.248      ;
; 98.027 ; ClkDivider:clkdi|counter[19]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.248      ;
; 98.035 ; ClkDivider:clkdi|counter[12]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.238      ;
; 98.038 ; ClkDivider:clkdi|counter[30]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.237      ;
; 98.053 ; ClkDivider:clkdi|counter[23]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.222      ;
; 98.057 ; ClkDivider:clkdi|counter[15]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.216      ;
; 98.058 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.972      ;
; 98.080 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.949      ;
; 98.092 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.181      ;
; 98.114 ; ClkDivider:clkdi|counter[4]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.159      ;
; 98.115 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.914      ;
; 98.120 ; ClkDivider:clkdi|counter[26]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.155      ;
; 98.126 ; ClkDivider:clkdi|counter[8]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.758     ; 1.148      ;
; 98.146 ; ClkDivider:clkdi|counter[6]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.127      ;
; 98.150 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.879      ;
; 98.153 ; ClkDivider:clkdi|counter[28]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.122      ;
; 98.163 ; ClkDivider:clkdi|counter[16]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.112      ;
; 98.165 ; ClkDivider:clkdi|counter[7]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.758     ; 1.109      ;
; 98.174 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.857      ;
; 98.182 ; ClkDivider:clkdi|counter[9]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.759     ; 1.091      ;
; 98.185 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.844      ;
; 98.188 ; ClkDivider:clkdi|counter[10]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.758     ; 1.086      ;
; 98.196 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.834      ;
; 98.198 ; ClkDivider:clkdi|counter[20]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.077      ;
; 98.210 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.821      ;
; 98.215 ; ClkDivider:clkdi|counter[25]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 1.060      ;
; 98.217 ; ClkDivider:clkdi|counter[18]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.758     ; 1.057      ;
; 98.220 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.809      ;
; 98.230 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.760     ; 1.042      ;
; 98.231 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.799      ;
; 98.232 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.800      ;
; 98.232 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.799      ;
; 98.232 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.798      ;
; 98.235 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.795      ;
; 98.236 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.758     ; 1.038      ;
; 98.238 ; ClkDivider:clkdi|counter[17]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.758     ; 1.036      ;
; 98.251 ; ClkDivider:clkdi|counter[13]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.758     ; 1.023      ;
; 98.254 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.777      ;
; 98.254 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.776      ;
; 98.255 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.774      ;
; 98.262 ; ClkDivider:clkdi|counter[21]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.758     ; 1.012      ;
; 98.266 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.764      ;
; 98.267 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.763      ;
; 98.276 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.754      ;
; 98.280 ; ClkDivider:clkdi|counter[4]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.751      ;
; 98.288 ; ClkDivider:clkdi|counter[24]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 0.987      ;
; 98.289 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.742      ;
; 98.289 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.741      ;
; 98.290 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.739      ;
; 98.301 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.729      ;
; 98.302 ; ClkDivider:clkdi|counter[4]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.728      ;
; 98.302 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.728      ;
; 98.311 ; ClkDivider:clkdi|counter[7]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.721      ;
; 98.324 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.707      ;
; 98.324 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.706      ;
; 98.325 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[24]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.704      ;
; 98.332 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.700      ;
; 98.333 ; ClkDivider:clkdi|counter[7]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.698      ;
; 98.336 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.694      ;
; 98.337 ; ClkDivider:clkdi|counter[6]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.694      ;
; 98.337 ; ClkDivider:clkdi|counter[4]                ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.693      ;
; 98.337 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.693      ;
; 98.338 ; ClkDivider:clkdi|counter[27]               ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.757     ; 0.937      ;
; 98.342 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.690      ;
; 98.351 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.680      ;
; 98.359 ; ClkDivider:clkdi|counter[6]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.671      ;
; 98.359 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.672      ;
; 98.359 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.671      ;
; 98.368 ; ClkDivider:clkdi|counter[7]                ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.663      ;
; 98.371 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.659      ;
; 98.372 ; ClkDivider:clkdi|counter[4]                ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.658      ;
; 98.372 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.658      ;
; 98.387 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.644      ;
; 98.392 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.639      ;
; 98.394 ; ClkDivider:clkdi|counter[6]                ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.636      ;
; 98.394 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.637      ;
; 98.394 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.636      ;
; 98.398 ; ClkDivider:clkdi|counter[8]                ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.634      ;
; 98.402 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2] ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 1.631      ;
; 98.403 ; ClkDivider:clkdi|counter[7]                ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.628      ;
; 98.406 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.624      ;
; 98.407 ; ClkDivider:clkdi|counter[4]                ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.623      ;
; 98.407 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.623      ;
; 98.408 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.624      ;
; 98.409 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.623      ;
; 98.409 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.622      ;
; 98.419 ; ClkDivider:clkdi|counter[0]                ; ClkDivider:clkdi|counter[23]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.610      ;
; 98.420 ; ClkDivider:clkdi|counter[8]                ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.611      ;
; 98.428 ; ClkDivider:clkdi|counter[2]                ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.603      ;
; 98.429 ; ClkDivider:clkdi|counter[6]                ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.601      ;
; 98.429 ; ClkDivider:clkdi|counter[5]                ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.602      ;
; 98.429 ; ClkDivider:clkdi|counter[3]                ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.601      ;
; 98.438 ; ClkDivider:clkdi|counter[7]                ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.593      ;
; 98.441 ; ClkDivider:clkdi|counter[1]                ; ClkDivider:clkdi|counter[24]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.589      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ClkDivider:clkdi|clkReg                                                ; ClkDivider:clkdi|clkReg                                                ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ClkDivider:clkdi|counter[31]                                           ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.305 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                                ; Clock10      ; Clock10     ; 0.000        ; 1.795      ; 2.252      ;
; 0.323 ; SW[3]                                                                  ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[3]                ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.271      ;
; 0.349 ; SW[2]                                                                  ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[2]                ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.297      ;
; 0.358 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[15]                                           ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[14]                                           ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[16]                                           ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                                ; Clock10      ; Clock10     ; 0.000        ; 1.797      ; 2.307      ;
; 0.358 ; SW[0]                                                                  ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[0]                ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.306      ;
; 0.359 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ClkDivider:clkdi|counter[9]                                            ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ClkDivider:clkdi|counter[29]                                           ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[30]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.367 ; ClkDivider:clkdi|counter[12]                                           ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[6]                                            ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[19]                                           ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[22]                                           ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                                ; Clock10      ; Clock10     ; 0.000        ; 1.795      ; 2.318      ;
; 0.371 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                                ; Clock10      ; Clock10     ; 0.000        ; 1.795      ; 2.318      ;
; 0.371 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                                ; Clock10      ; Clock10     ; 0.000        ; 1.795      ; 2.318      ;
; 0.372 ; ClkDivider:clkdi|counter[28]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; SW[1]                                                                  ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[1]                ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.327      ;
; 0.401 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                                ; Clock10      ; Clock10     ; 0.000        ; 1.797      ; 2.350      ;
; 0.403 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                                ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.345      ;
; 0.404 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[9]                             ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.346      ;
; 0.408 ; SW[0]                                                                  ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.356      ;
; 0.409 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                                ; Clock10      ; Clock10     ; 0.000        ; 1.797      ; 2.358      ;
; 0.409 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                                ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.351      ;
; 0.409 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                                ; Clock10      ; Clock10     ; 0.000        ; 1.797      ; 2.358      ;
; 0.410 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[8]                             ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.352      ;
; 0.431 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[5]                             ; Clock10      ; Clock10     ; 0.000        ; 1.797      ; 2.380      ;
; 0.434 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[5]                             ; Clock10      ; Clock10     ; 0.000        ; 1.797      ; 2.383      ;
; 0.448 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2]                             ; Clock10      ; Clock10     ; 0.000        ; 1.795      ; 2.395      ;
; 0.448 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[6]                             ; Clock10      ; Clock10     ; 0.000        ; 1.797      ; 2.397      ;
; 0.448 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                             ; Clock10      ; Clock10     ; 0.000        ; 1.795      ; 2.395      ;
; 0.449 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[6]                             ; Clock10      ; Clock10     ; 0.000        ; 1.797      ; 2.398      ;
; 0.463 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[1]                ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.615      ;
; 0.466 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3]                             ; Clock10      ; Clock10     ; 0.000        ; 1.795      ; 2.413      ;
; 0.473 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                                ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 0.624      ;
; 0.474 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                               ; Clock10      ; Clock10     ; 0.000        ; 1.790      ; 2.416      ;
; 0.476 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                               ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.417      ;
; 0.479 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                               ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.420      ;
; 0.482 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                               ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.423      ;
; 0.488 ; SW[0]                                                                  ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.436      ;
; 0.495 ; SW[0]                                                                  ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.443      ;
; 0.496 ; ClkDivider:clkdi|counter[14]                                           ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                               ; Clock10      ; Clock10     ; 0.000        ; 1.789      ; 2.439      ;
; 0.498 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; ClkDivider:clkdi|counter[30]                                           ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; ClkDivider:clkdi|counter[29]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; SW[0]                                                                  ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.449      ;
; 0.509 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ClkDivider:clkdi|counter[19]                                           ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ClkDivider:clkdi|counter[22]                                           ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ClkDivider:clkdi|counter[28]                                           ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                             ; Clock10      ; Clock10     ; 0.000        ; 1.795      ; 2.463      ;
; 0.531 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; ClkDivider:clkdi|counter[9]                                            ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ClkDivider:clkdi|counter[29]                                           ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; SW[0]                                                                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                               ; Clock10      ; Clock10     ; 0.000        ; 1.791      ; 2.480      ;
; 0.540 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1]                             ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.488      ;
; 0.542 ; ClkDivider:clkdi|counter[12]                                           ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; ClkDivider:clkdi|counter[15]                                           ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 0.695      ;
; 0.546 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[3]                ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; ClkDivider:clkdi|counter[28]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; SW[0]                                                                  ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1]                             ; Clock10      ; Clock10     ; 0.000        ; 1.796      ; 2.498      ;
; 0.551 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.703      ;
; 0.555 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[0]                ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[2]                ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.709      ;
; 0.566 ; ClkDivider:clkdi|counter[16]                                           ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; ClkDivider:clkdi|counter[9]                                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.720      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 3.200 ; 3.200 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 3.184 ; 3.184 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 3.170 ; 3.170 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 3.189 ; 3.189 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 3.200 ; 3.200 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 1.073 ; 1.073 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 1.073 ; 1.073 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 0.499 ; 0.499 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 0.469 ; 0.469 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 0.443 ; 0.443 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -3.050 ; -3.050 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -3.064 ; -3.064 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -3.050 ; -3.050 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -3.069 ; -3.069 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -3.080 ; -3.080 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.305 ; -0.305 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.305 ; -0.305 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.379 ; -0.379 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.349 ; -0.349 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.323 ; -0.323 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.764 ; 4.764 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.732 ; 4.732 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.764 ; 4.764 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.564 ; 4.564 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.762 ; 4.762 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.531 ; 4.531 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.659 ; 4.659 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.760 ; 4.760 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.951 ; 4.951 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.951 ; 4.951 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.742 ; 4.742 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.719 ; 4.719 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.551 ; 4.551 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 4.756 ; 4.756 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.767 ; 4.767 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.764 ; 4.764 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.973 ; 4.973 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.814 ; 4.814 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.821 ; 4.821 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.856 ; 4.856 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.652 ; 4.652 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.963 ; 4.963 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.827 ; 4.827 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.973 ; 4.973 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.938 ; 4.938 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.796 ; 4.796 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.938 ; 4.938 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.932 ; 4.932 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.563 ; 4.563 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.601 ; 4.601 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.657 ; 4.657 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.813 ; 4.813 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.863 ; 4.863 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.432 ; 4.432 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.438 ; 4.438 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.618 ; 4.618 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.608 ; 4.608 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.515 ; 4.515 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.863 ; 4.863 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.672 ; 4.672 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 5.005 ; 5.005 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.470 ; 4.470 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.387 ; 4.387 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.761 ; 4.761 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.701 ; 4.701 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 5.005 ; 5.005 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.619 ; 4.619 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.980 ; 4.980 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.642 ; 4.642 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.847 ; 4.847 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.429 ; 4.429 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.404 ; 4.404 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.532 ; 4.532 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.573 ; 4.573 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.439 ; 4.439 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.628 ; 4.628 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.404 ; 4.404 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.535 ; 4.535 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.637 ; 4.637 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.421 ; 4.421 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.570 ; 4.570 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.608 ; 4.608 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.589 ; 4.589 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.421 ; 4.421 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 4.619 ; 4.619 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.630 ; 4.630 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.632 ; 4.632 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.596 ; 4.596 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.710 ; 4.710 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.703 ; 4.703 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.739 ; 4.739 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.596 ; 4.596 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.847 ; 4.847 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.710 ; 4.710 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.869 ; 4.869 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.523 ; 4.523 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.777 ; 4.777 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.780 ; 4.780 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.405 ; 4.405 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.507 ; 4.507 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.649 ; 4.649 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.432 ; 4.432 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.438 ; 4.438 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.618 ; 4.618 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.608 ; 4.608 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.515 ; 4.515 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.863 ; 4.863 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.672 ; 4.672 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.387 ; 4.387 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.470 ; 4.470 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.387 ; 4.387 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.761 ; 4.761 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.701 ; 4.701 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 5.005 ; 5.005 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.619 ; 4.619 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.980 ; 4.980 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.642 ; 4.642 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.847 ; 4.847 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.429 ; 4.429 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 95.190 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
;  Clock10         ; 95.190 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.264 ; 7.264 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.189 ; 7.189 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.133 ; 7.133 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 7.208 ; 7.208 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 7.264 ; 7.264 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 3.834 ; 3.834 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 3.834 ; 3.834 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 2.464 ; 2.464 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 2.422 ; 2.422 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 2.476 ; 2.476 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -3.050 ; -3.050 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -3.064 ; -3.064 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -3.050 ; -3.050 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -3.069 ; -3.069 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -3.080 ; -3.080 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.305 ; -0.305 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.305 ; -0.305 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.379 ; -0.379 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.349 ; -0.349 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.323 ; -0.323 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 9.612  ; 9.612  ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.566  ; 9.566  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.612  ; 9.612  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 9.001  ; 9.001  ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.600  ; 9.600  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 8.851  ; 8.851  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.174  ; 9.174  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.598  ; 9.598  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 10.084 ; 10.084 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.084 ; 10.084 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 9.575  ; 9.575  ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.548  ; 9.548  ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 8.982  ; 8.982  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 9.579  ; 9.579  ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 9.586  ; 9.586  ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.586  ; 9.586  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 10.119 ; 10.119 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.703  ; 9.703  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 9.752  ; 9.752  ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.775  ; 9.775  ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 9.236  ; 9.236  ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.105 ; 10.105 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 9.746  ; 9.746  ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.119 ; 10.119 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 9.955  ; 9.955  ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.754  ; 9.754  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 9.951  ; 9.951  ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 9.955  ; 9.955  ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.183  ; 9.183  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 9.234  ; 9.234  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.422  ; 9.422  ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 9.789  ; 9.789  ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 9.434  ; 9.434  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.595  ; 8.595  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.409  ; 8.409  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.608  ; 8.608  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 9.136  ; 9.136  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.995  ; 8.995  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.720  ; 8.720  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 9.434  ; 9.434  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 9.204  ; 9.204  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 10.025 ; 10.025 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 8.782  ; 8.782  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.530  ; 8.530  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 9.550  ; 9.550  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 9.268  ; 9.268  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 10.025 ; 10.025 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 9.006  ; 9.006  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 9.763  ; 9.763  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.937  ; 8.937  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 9.544  ; 9.544  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.507  ; 8.507  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.404 ; 4.404 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.532 ; 4.532 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.573 ; 4.573 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.439 ; 4.439 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.628 ; 4.628 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.404 ; 4.404 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.535 ; 4.535 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.637 ; 4.637 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.421 ; 4.421 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.570 ; 4.570 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.608 ; 4.608 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.589 ; 4.589 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.421 ; 4.421 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 4.619 ; 4.619 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.630 ; 4.630 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.632 ; 4.632 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.596 ; 4.596 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.710 ; 4.710 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.703 ; 4.703 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.739 ; 4.739 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.596 ; 4.596 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.847 ; 4.847 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.710 ; 4.710 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.869 ; 4.869 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.523 ; 4.523 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.777 ; 4.777 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.780 ; 4.780 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.405 ; 4.405 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.507 ; 4.507 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.649 ; 4.649 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.432 ; 4.432 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.378 ; 4.378 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.438 ; 4.438 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.618 ; 4.618 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.608 ; 4.608 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.515 ; 4.515 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.863 ; 4.863 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.672 ; 4.672 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.387 ; 4.387 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.470 ; 4.470 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.387 ; 4.387 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.761 ; 4.761 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.701 ; 4.701 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 5.005 ; 5.005 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.619 ; 4.619 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.980 ; 4.980 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.642 ; 4.642 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.847 ; 4.847 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.429 ; 4.429 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 1177     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 1177     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 16 15:57:01 2014
Info: Command: quartus_sta Project4 -c Debug
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 95.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    95.190         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 48.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.889         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 95.190
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 95.190 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|counter[0]
    Info (332115): To Node      : ClkDivider:clkdi|counter[21]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.864      2.864  R        clock network delay
    Info (332115):      3.141      0.277     uTco  ClkDivider:clkdi|counter[0]
    Info (332115):      3.141      0.000 RR  CELL  clkdi|counter[0]|regout
    Info (332115):      3.732      0.591 RR    IC  clkdi|Add0~0|datab
    Info (332115):      4.227      0.495 RR  CELL  clkdi|Add0~0|cout
    Info (332115):      4.227      0.000 RR    IC  clkdi|Add0~2|cin
    Info (332115):      4.307      0.080 RF  CELL  clkdi|Add0~2|cout
    Info (332115):      4.307      0.000 FF    IC  clkdi|Add0~4|cin
    Info (332115):      4.387      0.080 FR  CELL  clkdi|Add0~4|cout
    Info (332115):      4.387      0.000 RR    IC  clkdi|Add0~6|cin
    Info (332115):      4.467      0.080 RF  CELL  clkdi|Add0~6|cout
    Info (332115):      4.467      0.000 FF    IC  clkdi|Add0~8|cin
    Info (332115):      4.547      0.080 FR  CELL  clkdi|Add0~8|cout
    Info (332115):      4.547      0.000 RR    IC  clkdi|Add0~10|cin
    Info (332115):      4.627      0.080 RF  CELL  clkdi|Add0~10|cout
    Info (332115):      4.627      0.000 FF    IC  clkdi|Add0~12|cin
    Info (332115):      4.707      0.080 FR  CELL  clkdi|Add0~12|cout
    Info (332115):      4.707      0.000 RR    IC  clkdi|Add0~14|cin
    Info (332115):      4.881      0.174 RF  CELL  clkdi|Add0~14|cout
    Info (332115):      4.881      0.000 FF    IC  clkdi|Add0~16|cin
    Info (332115):      4.961      0.080 FR  CELL  clkdi|Add0~16|cout
    Info (332115):      4.961      0.000 RR    IC  clkdi|Add0~18|cin
    Info (332115):      5.041      0.080 RF  CELL  clkdi|Add0~18|cout
    Info (332115):      5.041      0.000 FF    IC  clkdi|Add0~20|cin
    Info (332115):      5.121      0.080 FR  CELL  clkdi|Add0~20|cout
    Info (332115):      5.121      0.000 RR    IC  clkdi|Add0~22|cin
    Info (332115):      5.201      0.080 RF  CELL  clkdi|Add0~22|cout
    Info (332115):      5.201      0.000 FF    IC  clkdi|Add0~24|cin
    Info (332115):      5.281      0.080 FR  CELL  clkdi|Add0~24|cout
    Info (332115):      5.281      0.000 RR    IC  clkdi|Add0~26|cin
    Info (332115):      5.361      0.080 RF  CELL  clkdi|Add0~26|cout
    Info (332115):      5.361      0.000 FF    IC  clkdi|Add0~28|cin
    Info (332115):      5.441      0.080 FR  CELL  clkdi|Add0~28|cout
    Info (332115):      5.441      0.000 RR    IC  clkdi|Add0~30|cin
    Info (332115):      5.602      0.161 RF  CELL  clkdi|Add0~30|cout
    Info (332115):      5.602      0.000 FF    IC  clkdi|Add0~32|cin
    Info (332115):      5.682      0.080 FR  CELL  clkdi|Add0~32|cout
    Info (332115):      5.682      0.000 RR    IC  clkdi|Add0~34|cin
    Info (332115):      5.762      0.080 RF  CELL  clkdi|Add0~34|cout
    Info (332115):      5.762      0.000 FF    IC  clkdi|Add0~36|cin
    Info (332115):      5.842      0.080 FR  CELL  clkdi|Add0~36|cout
    Info (332115):      5.842      0.000 RR    IC  clkdi|Add0~38|cin
    Info (332115):      5.922      0.080 RF  CELL  clkdi|Add0~38|cout
    Info (332115):      5.922      0.000 FF    IC  clkdi|Add0~40|cin
    Info (332115):      6.002      0.080 FR  CELL  clkdi|Add0~40|cout
    Info (332115):      6.002      0.000 RR    IC  clkdi|Add0~42|cin
    Info (332115):      6.460      0.458 RR  CELL  clkdi|Add0~42|combout
    Info (332115):      7.292      0.832 RR    IC  clkdi|counter~8|datac
    Info (332115):      7.614      0.322 RR  CELL  clkdi|counter~8|combout
    Info (332115):      7.614      0.000 RR    IC  clkdi|counter[21]|datain
    Info (332115):      7.710      0.096 RR  CELL  ClkDivider:clkdi|counter[21]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.862      2.862  R        clock network delay
    Info (332115):    102.900      0.038     uTsu  ClkDivider:clkdi|counter[21]
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.710
    Info (332115): Data Required Time :   102.900
    Info (332115): Slack              :    95.190 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|clkReg
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.032      2.032  R        clock network delay
    Info (332115):      2.309      0.277     uTco  ClkDivider:clkdi|clkReg
    Info (332115):      2.309      0.000 RR  CELL  clkdi|clkReg|regout
    Info (332115):      2.309      0.000 RR    IC  clkdi|clkReg~0|datac
    Info (332115):      2.667      0.358 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      2.667      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      2.763      0.096 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.032      2.032  R        clock network delay
    Info (332115):      2.318      0.286      uTh  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.763
    Info (332115): Data Required Time :     2.318
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.889
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.889 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      1.430      0.404 RR    IC  clkdi|clkReg|clk
    Info (332113):      2.032      0.602 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     51.430      0.404 FF    IC  clkdi|clkReg|clk
    Info (332113):     52.032      0.602 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.889
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 97.942
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    97.942         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 49.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.000         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 97.942
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 97.942 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|counter[14]
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.796      1.796  R        clock network delay
    Info (332115):      1.937      0.141     uTco  ClkDivider:clkdi|counter[14]
    Info (332115):      1.937      0.000 FF  CELL  clkdi|counter[14]|regout
    Info (332115):      2.278      0.341 FF    IC  clkdi|Equal0~3|dataa
    Info (332115):      2.458      0.180 FR  CELL  clkdi|Equal0~3|combout
    Info (332115):      2.576      0.118 RR    IC  clkdi|Equal0~4|dataa
    Info (332115):      2.763      0.187 RR  CELL  clkdi|Equal0~4|combout
    Info (332115):      2.910      0.147 RR    IC  clkdi|clkReg~0|datab
    Info (332115):      3.085      0.175 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      3.085      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      3.127      0.042 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.037      1.037  R        clock network delay
    Info (332115):    101.069      0.032     uTsu  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.127
    Info (332115): Data Required Time :   101.069
    Info (332115): Slack              :    97.942 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|clkReg
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.037      1.037  R        clock network delay
    Info (332115):      1.178      0.141     uTco  ClkDivider:clkdi|clkReg
    Info (332115):      1.178      0.000 RR  CELL  clkdi|clkReg|regout
    Info (332115):      1.178      0.000 RR    IC  clkdi|clkReg~0|datac
    Info (332115):      1.362      0.184 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      1.362      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      1.404      0.042 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.037      1.037  R        clock network delay
    Info (332115):      1.189      0.152      uTh  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.404
    Info (332115): Data Required Time :     1.189
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.000 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      0.715      0.144 RR    IC  clkdi|clkReg|clk
    Info (332113):      1.037      0.322 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     50.715      0.144 FF    IC  clkdi|clkReg|clk
    Info (332113):     51.037      0.322 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 432 megabytes
    Info: Processing ended: Sun Nov 16 15:57:05 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


