CSR_READ_4,FUNC_0
CSR_WRITE_4,FUNC_1
EINVAL,VAR_0
ENODEV,VAR_1
IFCAP_RXCSUM,VAR_2
IFCAP_TXCSUM,VAR_3
PCIM_CMD_MWIEN,VAR_4
TI_CLRBIT,FUNC_2
TI_CPUSTATE_HALT,VAR_5
TI_CPUSTATE_ROMFAIL,VAR_6
TI_CPU_CTL_B,VAR_7
TI_CPU_STATE,VAR_8
TI_DMA_STATE_THRESH_8W,VAR_9
TI_EV_CODE_LINK_DOWN,VAR_10
TI_GCR_DMA_READCFG,VAR_11
TI_GCR_DMA_WRITECFG,VAR_12
TI_GCR_OPMODE,VAR_13
TI_HWREV_TIGON,VAR_14
TI_HWREV_TIGON_II,VAR_15
TI_MCR_SRAM_SYNCHRONOUS,VAR_16
TI_MHC_BIGENDIAN_INIT,VAR_17
TI_MHC_CHIP_REV_MASK,VAR_18
TI_MHC_LITTLEENDIAN_INIT,VAR_19
TI_MISC_CONF,VAR_20
TI_MISC_HOST_CTL,VAR_21
TI_MISC_LOCAL_CTL,VAR_22
TI_MLC_SRAM_BANK_512K,VAR_23
TI_OPMODE_1_DMA_ACTIVE,VAR_24
TI_OPMODE_BYTESWAP_BD,VAR_25
TI_OPMODE_BYTESWAP_DATA,VAR_26
TI_OPMODE_DONT_FRAG_JUMBO,VAR_27
TI_OPMODE_FATAL_ENB,VAR_28
TI_OPMODE_JUMBO_HDRSPLIT,VAR_29
TI_OPMODE_WARN_ENB,VAR_30
TI_OPMODE_WORDSWAP_BD,VAR_31
TI_PCISTATE_MINDMA,VAR_32
TI_PCISTATE_READ_MAXDMA,VAR_33
TI_PCISTATE_USE_MEM_RD_MULT,VAR_34
TI_PCISTATE_WRITE_MAXDMA,VAR_35
TI_PCI_BIST,VAR_36
TI_PCI_CMDSTAT,VAR_37
TI_PCI_READ_CMD,VAR_38
TI_PCI_STATE,VAR_39
TI_PCI_WRITE_CMD,VAR_40
TI_SETBIT,FUNC_3
bootverbose,VAR_41
device_printf,FUNC_4
ti_64bitslot_war,FUNC_5
ti_chipinit,FUNC_6
sc,VAR_42
cacheline,VAR_43
pci_writemax,VAR_44
hdrsplit,VAR_45
