Analysis & Synthesis report for skeleton
Mon Apr 22 02:59:55 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Analysis & Synthesis IP Cores Summary
 11. Registers Removed During Synthesis
 12. General Register Statistics
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Source assignments for vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated
 15. Source assignments for vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_pjc1:auto_generated
 16. Source assignments for vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated
 17. Source assignments for vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component|altsyncram_o2d1:auto_generated
 18. Source assignments for vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated
 19. Source assignments for vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component|altsyncram_pic1:auto_generated
 20. Source assignments for vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component|altsyncram_bnc1:auto_generated
 21. Source assignments for vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component|altsyncram_3nc1:auto_generated
 22. Source assignments for vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component|altsyncram_sfc1:auto_generated
 23. Source assignments for vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component|altsyncram_kgc1:auto_generated
 24. Source assignments for vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component|altsyncram_rqc1:auto_generated
 25. Source assignments for vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component|altsyncram_prc1:auto_generated
 26. Source assignments for vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component|altsyncram_lrc1:auto_generated
 27. Source assignments for vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated
 28. Source assignments for vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated
 29. Source assignments for vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated
 30. Source assignments for vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated
 31. Source assignments for vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated
 32. Source assignments for vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated
 33. Source assignments for vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated
 34. Source assignments for vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component|altsyncram_9ec1:auto_generated
 35. Source assignments for vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated
 36. Source assignments for vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component|altsyncram_fkc1:auto_generated
 37. Source assignments for vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated
 38. Source assignments for vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component|altsyncram_4ec1:auto_generated
 39. Source assignments for vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated
 40. Source assignments for imem:my_imem|altsyncram:altsyncram_component|altsyncram_2m81:auto_generated
 41. Source assignments for dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated
 42. Parameter Settings for User Entity Instance: VGA_Audio_PLL:p1|altpll:altpll_component
 43. Parameter Settings for User Entity Instance: vga_controller:vga_ins|video_sync_generator:LTM_ins
 44. Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component
 45. Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component
 46. Parameter Settings for User Entity Instance: vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component
 47. Parameter Settings for User Entity Instance: vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component
 48. Parameter Settings for User Entity Instance: vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component
 49. Parameter Settings for User Entity Instance: vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component
 50. Parameter Settings for User Entity Instance: vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component
 51. Parameter Settings for User Entity Instance: vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component
 52. Parameter Settings for User Entity Instance: vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component
 53. Parameter Settings for User Entity Instance: vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component
 54. Parameter Settings for User Entity Instance: vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component
 55. Parameter Settings for User Entity Instance: vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component
 56. Parameter Settings for User Entity Instance: vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component
 57. Parameter Settings for User Entity Instance: vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component
 58. Parameter Settings for User Entity Instance: vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component
 59. Parameter Settings for User Entity Instance: vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component
 60. Parameter Settings for User Entity Instance: vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component
 61. Parameter Settings for User Entity Instance: vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component
 62. Parameter Settings for User Entity Instance: vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component
 63. Parameter Settings for User Entity Instance: vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component
 64. Parameter Settings for User Entity Instance: vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component
 65. Parameter Settings for User Entity Instance: vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component
 66. Parameter Settings for User Entity Instance: vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component
 67. Parameter Settings for User Entity Instance: vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component
 68. Parameter Settings for User Entity Instance: vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component
 69. Parameter Settings for User Entity Instance: vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component
 70. Parameter Settings for User Entity Instance: imem:my_imem|altsyncram:altsyncram_component
 71. Parameter Settings for User Entity Instance: dmem:my_dmem|altsyncram:altsyncram_component
 72. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|calcCord:trs|lpm_divide:Div0
 73. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|calcCord:trs|lpm_divide:Mod0
 74. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0
 75. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0
 76. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:comb_471|lpm_mult:Mult0
 77. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0
 78. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0
 79. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0
 80. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0
 81. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0
 82. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0
 83. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0
 84. altpll Parameter Settings by Entity Instance
 85. altsyncram Parameter Settings by Entity Instance
 86. lpm_mult Parameter Settings by Entity Instance
 87. Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:w_mux"
 88. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:mw_dt_reg"
 89. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:mw_o_reg"
 90. Port Connectivity Checks: "processor_processor:my_processor|z_reg_27:mw_ctrl_reg"
 91. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:mw_op_reg"
 92. Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:mw_pc_reg"
 93. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:xm_b_reg"
 94. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:xm_o_reg"
 95. Port Connectivity Checks: "processor_processor:my_processor|z_reg_27:xm_ctrl_reg"
 96. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:xm_op_reg"
 97. Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:xm_pc_reg"
 98. Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:z_add_im_pc"
 99. Port Connectivity Checks: "processor_processor:my_processor|z_dflipflop:div_error"
100. Port Connectivity Checks: "processor_processor:my_processor|z_dflipflop:dffe"
101. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:div_res"
102. Port Connectivity Checks: "processor_processor:my_processor|z_dflipflop:shiftreg_1"
103. Port Connectivity Checks: "processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:dffe"
104. Port Connectivity Checks: "processor_processor:my_processor|z_shiftreg_32:ddelay"
105. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|z_reg_64:regs"
106. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|z_dflipflop:shiftreg_1"
107. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1"
108. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0"
109. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[3].my_cla_adder1"
110. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[3].my_cla_adder0"
111. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[2].my_cla_adder1"
112. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[2].my_cla_adder0"
113. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[1].my_cla_adder1"
114. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[1].my_cla_adder0"
115. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:my_cla_adder0"
116. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg"
117. Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div"
118. Port Connectivity Checks: "processor_processor:my_processor|x_mult_shiftreg:mdelay|z_dflipflop:dffe2"
119. Port Connectivity Checks: "processor_processor:my_processor|x_mult_shiftreg:mdelay|z_dflipflop:dffe"
120. Port Connectivity Checks: "processor_processor:my_processor|x_mult_shiftreg:mdelay"
121. Port Connectivity Checks: "processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder2"
122. Port Connectivity Checks: "processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1"
123. Port Connectivity Checks: "processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder"
124. Port Connectivity Checks: "processor_processor:my_processor|x_mult:my_mult|adder_full:fa0"
125. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:op_B_hold"
126. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:op_A_hold"
127. Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|z_mux_8:op_select"
128. Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[3].my_cla_adder1"
129. Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[3].my_cla_adder0"
130. Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[2].my_cla_adder1"
131. Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[2].my_cla_adder0"
132. Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[1].my_cla_adder1"
133. Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[1].my_cla_adder0"
134. Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu"
135. Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:x_alu_mux"
136. Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:x_b_mux"
137. Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:x_a_mux"
138. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:dx_b_reg"
139. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:dx_a_reg"
140. Port Connectivity Checks: "processor_processor:my_processor|z_reg_27:dx_ctrl_reg"
141. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:dx_op_reg"
142. Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:dx_pc_hold"
143. Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:dx_pc_reg"
144. Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:d_mux"
145. Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:fd_inst_reg"
146. Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:fd_pc_reg"
147. Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[3].my_cla_adder1"
148. Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[3].my_cla_adder0"
149. Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[2].my_cla_adder1"
150. Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[2].my_cla_adder0"
151. Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[1].my_cla_adder1"
152. Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[1].my_cla_adder0"
153. Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder"
154. Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:pc_reg"
155. Port Connectivity Checks: "processor_processor:my_processor|z_equals_5:st1"
156. Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:bp_mux2"
157. Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:bp_mux1"
158. Port Connectivity Checks: "processor_processor:my_processor"
159. Port Connectivity Checks: "regfile:my_regfile|d_reg_32:register0"
160. Port Connectivity Checks: "regfile:my_regfile|d_reg_32:myReg"
161. Port Connectivity Checks: "regfile:my_regfile|z_decoder_32:decoder0|z_decoder_2:d0"
162. Port Connectivity Checks: "regfile:my_regfile|z_decoder_32:decoder0"
163. Port Connectivity Checks: "regfile:my_regfile"
164. Port Connectivity Checks: "imem:my_imem"
165. Port Connectivity Checks: "vga_controller:vga_ins|life_index:life_i"
166. Port Connectivity Checks: "vga_controller:vga_ins|life_data:life_d"
167. Port Connectivity Checks: "vga_controller:vga_ins|flame_index:flame_i"
168. Port Connectivity Checks: "vga_controller:vga_ins|flame_data:flame_d"
169. Port Connectivity Checks: "vga_controller:vga_ins|hit_index:hit_i"
170. Port Connectivity Checks: "vga_controller:vga_ins|hit_data:hit_d"
171. Port Connectivity Checks: "vga_controller:vga_ins|one_index:one_i"
172. Port Connectivity Checks: "vga_controller:vga_ins|one_data:one_d"
173. Port Connectivity Checks: "vga_controller:vga_ins|inst_index:inst_i"
174. Port Connectivity Checks: "vga_controller:vga_ins|inst_data:inst_d"
175. Port Connectivity Checks: "vga_controller:vga_ins|over_index:over_i"
176. Port Connectivity Checks: "vga_controller:vga_ins|over_data:over_d"
177. Port Connectivity Checks: "vga_controller:vga_ins|welcome_index:welcome_i"
178. Port Connectivity Checks: "vga_controller:vga_ins|welcome_data:welcome_d"
179. Port Connectivity Checks: "vga_controller:vga_ins|yelnote_data:yel_d"
180. Port Connectivity Checks: "vga_controller:vga_ins|img_index:img_index_inst"
181. Port Connectivity Checks: "vga_controller:vga_ins|img_data:img_data_inst"
182. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:comb_471"
183. Port Connectivity Checks: "vga_controller:vga_ins|mux_16:hitness"
184. Port Connectivity Checks: "vga_controller:vga_ins|mux_16:existence"
185. Port Connectivity Checks: "vga_controller:vga_ins|mux_16:choose_address"
186. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off26"
187. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off25"
188. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off24"
189. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off23"
190. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off22"
191. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off21"
192. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off16"
193. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off15"
194. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off14"
195. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off13"
196. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off12"
197. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off11"
198. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off_ball"
199. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off_pr"
200. Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off_pl"
201. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2y_hit"
202. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2g_hit"
203. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2r_hit"
204. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1y_hit"
205. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1g_hit"
206. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1r_hit"
207. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n6"
208. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n5"
209. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n4"
210. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n3"
211. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n2"
212. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n1"
213. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n6"
214. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n5"
215. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n4"
216. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n3"
217. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n2"
218. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n1"
219. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_ball"
220. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_paddleR"
221. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_paddleL"
222. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2l3o"
223. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2l2o"
224. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2l1o"
225. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1l3o"
226. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1l2o"
227. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1l1o"
228. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_onp"
229. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_wel"
230. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_ins"
231. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_enp"
232. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_log"
233. Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_header"
234. Port Connectivity Checks: "vga_controller:vga_ins|mux_16:choose_color"
235. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n6c"
236. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n5c"
237. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n4c"
238. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n3c"
239. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n2c"
240. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n1c"
241. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n6y"
242. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n5y"
243. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n4y"
244. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n3y"
245. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n2y"
246. Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n1y"
247. Port Connectivity Checks: "VGA_Audio_PLL:p1"
248. Port Connectivity Checks: "lcd:mylcd"
249. Post-Synthesis Netlist Statistics for Top Partition
250. Elapsed Time Per Partition
251. Analysis & Synthesis Messages
252. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Apr 22 02:59:54 2019       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; skeleton                                    ;
; Top-level Entity Name              ; skeleton                                    ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 9,447                                       ;
;     Total combinational functions  ; 8,241                                       ;
;     Dedicated logic registers      ; 1,733                                       ;
; Total registers                    ; 1733                                        ;
; Total pins                         ; 211                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,171,537                                   ;
; Embedded Multiplier 9-bit elements ; 2                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; skeleton           ; skeleton           ;
; Family name                                                                ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                              ; Enable             ; Enable             ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; Power Optimization During Synthesis                                        ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                     ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                                       ; Library ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------------+---------+
; img/life_index.v                 ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_index.v                ;         ;
; img/life_data.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.v                 ;         ;
; img/welcome_index.v              ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_index.v             ;         ;
; img/welcome_data.v               ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.v              ;         ;
; img/over_index.v                 ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_index.v                ;         ;
; img/over_data.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.v                 ;         ;
; img/one_index.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_index.v                 ;         ;
; img/one_data.v                   ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.v                  ;         ;
; img/inst_index.v                 ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_index.v                ;         ;
; img/inst_data.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.v                 ;         ;
; img/hit_index.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_index.v                 ;         ;
; img/hit_data.v                   ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.v                  ;         ;
; img/paddle_index.v               ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_index.v              ;         ;
; img/paddle_data.v                ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.v               ;         ;
; img/logo_index.v                 ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_index.v                ;         ;
; img/logo_data.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.v                 ;         ;
; img/flame_index.v                ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_index.v               ;         ;
; img/flame_data.v                 ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.v                ;         ;
; img/ball_index.v                 ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_index.v                ;         ;
; img/ball_data.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.v                 ;         ;
; img/string_index.v               ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_index.v              ;         ;
; img/string_data.v                ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_data.v               ;         ;
; processor/z_sign_extend_17_32.v  ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_sign_extend_17_32.v ;         ;
; processor/z_shiftreg_32.v        ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_shiftreg_32.v       ;         ;
; processor/z_reg_64.v             ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_64.v            ;         ;
; processor/z_reg_32.v             ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_32.v            ;         ;
; processor/z_reg_27.v             ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_27.v            ;         ;
; processor/z_reg_12.v             ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_12.v            ;         ;
; processor/z_pmux_3.v             ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v            ;         ;
; processor/z_neq0_32.v            ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_neq0_32.v           ;         ;
; processor/z_mux_8.v              ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_mux_8.v             ;         ;
; processor/z_mux_4.v              ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_mux_4.v             ;         ;
; processor/z_equals_5.v           ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_equals_5.v          ;         ;
; processor/z_dflipflop.v          ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v         ;         ;
; processor/z_decoder_32.v         ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_32.v        ;         ;
; processor/z_decoder_16.v         ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_16.v        ;         ;
; processor/z_decoder_4.v          ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_4.v         ;         ;
; processor/z_decoder_2.v          ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_2.v         ;         ;
; processor/z_adder_select_4x8.v   ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_adder_select_4x8.v  ;         ;
; processor/z_adder_cl_8x1.v       ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_adder_cl_8x1.v      ;         ;
; processor/x_rshift.v             ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_rshift.v            ;         ;
; processor/x_negator.v            ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_negator.v           ;         ;
; processor/x_mult_shiftreg.v      ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_mult_shiftreg.v     ;         ;
; processor/x_mult.v               ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_mult.v              ;         ;
; processor/x_lshift.v             ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_lshift.v            ;         ;
; processor/x_div_subtractor.v     ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div_subtractor.v    ;         ;
; processor/x_div_partial.v        ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div_partial.v       ;         ;
; processor/x_div_lshift.v         ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div_lshift.v        ;         ;
; processor/x_div.v                ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div.v               ;         ;
; processor/x_comparator.v         ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_comparator.v        ;         ;
; processor/x_alu.v                ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_alu.v               ;         ;
; processor/x_adder_select_4x8.v   ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_adder_select_4x8.v  ;         ;
; processor/x_adder_cl_8x1.v       ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_adder_cl_8x1.v      ;         ;
; processor/regfile.v              ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/regfile.v             ;         ;
; processor/processor.v            ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v           ;         ;
; processor/d_reg_32.v             ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/d_reg_32.v            ;         ;
; processor/d_dffe_ref.v           ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/d_dffe_ref.v          ;         ;
; processor/adder_half.v           ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/adder_half.v          ;         ;
; processor/adder_full.v           ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/processor/adder_full.v          ;         ;
; imem.mif                         ; yes             ; User Memory Initialization File        ; C:/Users/gc124/Desktop/350final/project/guitarpong/imem.mif                        ;         ;
; dmem.mif                         ; yes             ; User Memory Initialization File        ; C:/Users/gc124/Desktop/350final/project/guitarpong/dmem.mif                        ;         ;
; VGA_Audio_PLL.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/VGA_Audio_PLL.v                 ;         ;
; Reset_Delay.v                    ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/Reset_Delay.v                   ;         ;
; skeleton.v                       ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v                      ;         ;
; lcd.sv                           ; yes             ; User SystemVerilog HDL File            ; C:/Users/gc124/Desktop/350final/project/guitarpong/lcd.sv                          ;         ;
; imem.v                           ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/imem.v                          ;         ;
; dmem.v                           ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/dmem.v                          ;         ;
; vga_controller.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v                ;         ;
; video_sync_generator.v           ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/video_sync_generator.v          ;         ;
; img_index.v                      ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img_index.v                     ;         ;
; img_data.v                       ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img_data.v                      ;         ;
; lab7_img_data.mif                ; yes             ; User Memory Initialization File        ; C:/Users/gc124/Desktop/350final/project/guitarpong/lab7_img_data.mif               ;         ;
; lab7_img_index.mif               ; yes             ; User Memory Initialization File        ; C:/Users/gc124/Desktop/350final/project/guitarpong/lab7_img_index.mif              ;         ;
; z_pmux_3_12.v                    ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/z_pmux_3_12.v                   ;         ;
; img/yelnote_index.v              ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_index.v             ;         ;
; img/yelnote_data.v               ; yes             ; User Wizard-Generated File             ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_data.v              ;         ;
; mux_16.v                         ; yes             ; User Verilog HDL File                  ; C:/Users/gc124/Desktop/350final/project/guitarpong/mux_16.v                        ;         ;
; altpll.tdf                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf                  ;         ;
; aglobal171.inc                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/aglobal171.inc              ;         ;
; stratix_pll.inc                  ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratix_pll.inc             ;         ;
; stratixii_pll.inc                ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratixii_pll.inc           ;         ;
; cycloneii_pll.inc                ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/cycloneii_pll.inc           ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf              ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratix_ram_block.inc       ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mux.inc                 ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_decode.inc              ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/a_rdenreg.inc               ;         ;
; altrom.inc                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altrom.inc                  ;         ;
; altram.inc                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altram.inc                  ;         ;
; altdpram.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altdpram.inc                ;         ;
; db/altsyncram_ekc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf          ;         ;
; db/decode_aaa.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/decode_aaa.tdf               ;         ;
; db/mux_1pb.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_1pb.tdf                  ;         ;
; db/altsyncram_pjc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pjc1.tdf          ;         ;
; db/altsyncram_25d1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_25d1.tdf          ;         ;
; img/guitartop_data.mif           ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/guitartop_data.mif          ;         ;
; db/decode_m8a.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/decode_m8a.tdf               ;         ;
; db/mux_8nb.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_8nb.tdf                  ;         ;
; db/altsyncram_o2d1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_o2d1.tdf          ;         ;
; img/guitartop_index.mif          ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/guitartop_index.mif         ;         ;
; db/altsyncram_qjc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_qjc1.tdf          ;         ;
; img/logo_data.mif                ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.mif               ;         ;
; db/decode_u9a.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/decode_u9a.tdf               ;         ;
; db/mux_iob.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_iob.tdf                  ;         ;
; db/altsyncram_pic1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pic1.tdf          ;         ;
; img/logo_index.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_index.mif              ;         ;
; db/altsyncram_bnc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_bnc1.tdf          ;         ;
; img/paddle_data.mif              ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.mif             ;         ;
; db/altsyncram_3nc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3nc1.tdf          ;         ;
; img/paddle_index.mif             ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_index.mif            ;         ;
; db/altsyncram_sfc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_sfc1.tdf          ;         ;
; img/ball_data.mif                ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.mif               ;         ;
; db/altsyncram_kgc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_kgc1.tdf          ;         ;
; img/ball_index.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_index.mif              ;         ;
; db/altsyncram_rqc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rqc1.tdf          ;         ;
; img/yelnote_data.mif             ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_data.mif            ;         ;
; db/altsyncram_prc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_prc1.tdf          ;         ;
; img/yelnote_index.mif            ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_index.mif           ;         ;
; db/altsyncram_lrc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lrc1.tdf          ;         ;
; img/welcome_data.mif             ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.mif            ;         ;
; db/altsyncram_5rc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf          ;         ;
; img/welcome_index.mif            ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_index.mif           ;         ;
; db/altsyncram_3kc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf          ;         ;
; img/over_data.mif                ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.mif               ;         ;
; db/mux_gob.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_gob.tdf                  ;         ;
; db/altsyncram_lhc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf          ;         ;
; img/over_index.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_index.mif              ;         ;
; db/altsyncram_hjc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf          ;         ;
; img/inst_data.mif                ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.mif               ;         ;
; db/decode_c8a.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/decode_c8a.tdf               ;         ;
; db/mux_umb.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_umb.tdf                  ;         ;
; db/altsyncram_nhc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf          ;         ;
; img/inst_index.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_index.mif              ;         ;
; db/altsyncram_gec1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_gec1.tdf          ;         ;
; img/one_data.mif                 ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.mif                ;         ;
; db/altsyncram_rdc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf          ;         ;
; img/one_index.mif                ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_index.mif               ;         ;
; db/altsyncram_9ec1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_9ec1.tdf          ;         ;
; img/hit_data.mif                 ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.mif                ;         ;
; db/altsyncram_pdc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf          ;         ;
; img/hit_index.mif                ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_index.mif               ;         ;
; db/altsyncram_fkc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_fkc1.tdf          ;         ;
; img/flame_data.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.mif              ;         ;
; db/altsyncram_elc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf          ;         ;
; img/flame_index.mif              ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_index.mif             ;         ;
; db/altsyncram_4ec1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_4ec1.tdf          ;         ;
; img/life_data.mif                ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.mif               ;         ;
; db/altsyncram_lgc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf          ;         ;
; img/life_index.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_index.mif              ;         ;
; db/altsyncram_2m81.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_2m81.tdf          ;         ;
; db/altsyncram_8vc1.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_8vc1.tdf          ;         ;
; lpm_divide.tdf                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_divide.tdf              ;         ;
; abs_divider.inc                  ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/abs_divider.inc             ;         ;
; sign_div_unsign.inc              ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sign_div_unsign.inc         ;         ;
; db/lpm_divide_ikm.tdf            ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/lpm_divide_ikm.tdf           ;         ;
; db/sign_div_unsign_anh.tdf       ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/sign_div_unsign_anh.tdf      ;         ;
; db/alt_u_div_8af.tdf             ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/alt_u_div_8af.tdf            ;         ;
; db/add_sub_7pc.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/add_sub_7pc.tdf              ;         ;
; db/add_sub_8pc.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/add_sub_8pc.tdf              ;         ;
; db/lpm_divide_lcm.tdf            ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/lpm_divide_lcm.tdf           ;         ;
; lpm_mult.tdf                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf                ;         ;
; lpm_add_sub.inc                  ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_add_sub.inc             ;         ;
; multcore.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.inc                ;         ;
; bypassff.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/bypassff.inc                ;         ;
; altshift.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altshift.inc                ;         ;
; multcore.tdf                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf                ;         ;
; csa_add.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/csa_add.inc                 ;         ;
; mpar_add.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.inc                ;         ;
; muleabz.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/muleabz.inc                 ;         ;
; mul_lfrg.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mul_lfrg.inc                ;         ;
; mul_boothc.inc                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mul_boothc.inc              ;         ;
; alt_ded_mult.inc                 ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_ded_mult.inc            ;         ;
; alt_ded_mult_y.inc               ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_ded_mult_y.inc          ;         ;
; dffpipe.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/dffpipe.inc                 ;         ;
; mpar_add.tdf                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf                ;         ;
; lpm_add_sub.tdf                  ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_add_sub.tdf             ;         ;
; addcore.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/addcore.inc                 ;         ;
; look_add.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/look_add.inc                ;         ;
; alt_stratix_add_sub.inc          ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_stratix_add_sub.inc     ;         ;
; db/add_sub_ngh.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/add_sub_ngh.tdf              ;         ;
; db/add_sub_rgh.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/add_sub_rgh.tdf              ;         ;
; altshift.tdf                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altshift.tdf                ;         ;
; db/mult_gft.tdf                  ; yes             ; Auto-Generated Megafunction            ; C:/Users/gc124/Desktop/350final/project/guitarpong/db/mult_gft.tdf                 ;         ;
+----------------------------------+-----------------+----------------------------------------+------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                  ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 9,447          ;
;                                             ;                ;
; Total combinational functions               ; 8241           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 4760           ;
;     -- 3 input functions                    ; 1863           ;
;     -- <=2 input functions                  ; 1618           ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 7102           ;
;     -- arithmetic mode                      ; 1139           ;
;                                             ;                ;
; Total registers                             ; 1733           ;
;     -- Dedicated logic registers            ; 1733           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 211            ;
; Total memory bits                           ; 1171537        ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 2              ;
;                                             ;                ;
; Total PLLs                                  ; 1              ;
;     -- PLLs                                 ; 1              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1653           ;
; Total fan-out                               ; 36479          ;
; Average fan-out                             ; 3.40           ;
+---------------------------------------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                             ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                             ; Entity Name          ; Library Name ;
+--------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |skeleton                                              ; 8241 (0)            ; 1733 (0)                  ; 1171537     ; 2            ; 0       ; 1         ; 211  ; 0            ; |skeleton                                                                                                                                                                       ; skeleton             ; work         ;
;    |Reset_Delay:r0|                                    ; 27 (27)             ; 21 (21)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|Reset_Delay:r0                                                                                                                                                        ; Reset_Delay          ; work         ;
;    |VGA_Audio_PLL:p1|                                  ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|VGA_Audio_PLL:p1                                                                                                                                                      ; VGA_Audio_PLL        ; work         ;
;       |altpll:altpll_component|                        ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|VGA_Audio_PLL:p1|altpll:altpll_component                                                                                                                              ; altpll               ; work         ;
;    |dmem:my_dmem|                                      ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem                                                                                                                                                          ; dmem                 ; work         ;
;       |altsyncram:altsyncram_component|                ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem|altsyncram:altsyncram_component                                                                                                                          ; altsyncram           ; work         ;
;          |altsyncram_8vc1:auto_generated|              ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated                                                                                           ; altsyncram_8vc1      ; work         ;
;    |imem:my_imem|                                      ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem                                                                                                                                                          ; imem                 ; work         ;
;       |altsyncram:altsyncram_component|                ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem|altsyncram:altsyncram_component                                                                                                                          ; altsyncram           ; work         ;
;          |altsyncram_2m81:auto_generated|              ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem|altsyncram:altsyncram_component|altsyncram_2m81:auto_generated                                                                                           ; altsyncram_2m81      ; work         ;
;    |processor_processor:my_processor|                  ; 5219 (580)          ; 602 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor                                                                                                                                      ; processor_processor  ; work         ;
;       |x_alu:my_alu|                                   ; 377 (1)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu                                                                                                                         ; x_alu                ; work         ;
;          |x_adder_select_4x8:adder|                    ; 93 (35)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder                                                                                                ; x_adder_select_4x8   ; work         ;
;             |x_adder_cl_8x1:loop1[1].my_cla_adder0|    ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[1].my_cla_adder0                                                          ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:loop1[1].my_cla_adder1|    ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[1].my_cla_adder1                                                          ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:loop1[2].my_cla_adder0|    ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[2].my_cla_adder0                                                          ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:loop1[2].my_cla_adder1|    ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[2].my_cla_adder1                                                          ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:loop1[3].my_cla_adder0|    ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[3].my_cla_adder0                                                          ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:loop1[3].my_cla_adder1|    ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[3].my_cla_adder1                                                          ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:my_cla_adder0|             ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:my_cla_adder0                                                                   ; x_adder_cl_8x1       ; work         ;
;          |x_comparator:my_comparator|                  ; 22 (22)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_comparator:my_comparator                                                                                              ; x_comparator         ; work         ;
;          |x_lshift:my_lshift|                          ; 110 (110)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_lshift:my_lshift                                                                                                      ; x_lshift             ; work         ;
;          |x_rshift:my_rshift|                          ; 113 (113)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|x_rshift:my_rshift                                                                                                      ; x_rshift             ; work         ;
;          |z_mux_8:op_select|                           ; 38 (12)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|z_mux_8:op_select                                                                                                       ; z_mux_8              ; work         ;
;             |z_mux_4:second_1|                         ; 26 (26)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_alu:my_alu|z_mux_8:op_select|z_mux_4:second_1                                                                                      ; z_mux_4              ; work         ;
;       |x_div:my_div|                                   ; 309 (82)            ; 127 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div                                                                                                                         ; x_div                ; work         ;
;          |x_div_partial:partial_div|                   ; 116 (56)            ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div                                                                                               ; x_div_partial        ; work         ;
;             |x_div_subtractor:my_adder|                ; 60 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div|x_div_subtractor:my_adder                                                                     ; x_div_subtractor     ; work         ;
;                |x_adder_cl_8x1:loop2[1].my_cla_adder0| ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div|x_div_subtractor:my_adder|x_adder_cl_8x1:loop2[1].my_cla_adder0                               ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[1].my_cla_adder1| ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div|x_div_subtractor:my_adder|x_adder_cl_8x1:loop2[1].my_cla_adder1                               ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[2].my_cla_adder0| ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div|x_div_subtractor:my_adder|x_adder_cl_8x1:loop2[2].my_cla_adder0                               ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[2].my_cla_adder1| ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div|x_div_subtractor:my_adder|x_adder_cl_8x1:loop2[2].my_cla_adder1                               ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[3].my_cla_adder0| ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div|x_div_subtractor:my_adder|x_adder_cl_8x1:loop2[3].my_cla_adder0                               ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[3].my_cla_adder1| ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div|x_div_subtractor:my_adder|x_adder_cl_8x1:loop2[3].my_cla_adder1                               ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:my_cla_adder0|          ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div|x_div_subtractor:my_adder|x_adder_cl_8x1:my_cla_adder0                                        ; x_adder_cl_8x1       ; work         ;
;          |x_negator:n0|                                ; 29 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n0                                                                                                            ; x_negator            ; work         ;
;             |x_div_subtractor:neg|                     ; 29 (2)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg                                                                                       ; x_div_subtractor     ; work         ;
;                |x_adder_cl_8x1:loop2[1].my_cla_adder1| ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[1].my_cla_adder1                                                 ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[2].my_cla_adder1| ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[2].my_cla_adder1                                                 ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[3].my_cla_adder1| ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[3].my_cla_adder1                                                 ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:my_cla_adder0|          ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:my_cla_adder0                                                          ; x_adder_cl_8x1       ; work         ;
;          |x_negator:n1|                                ; 28 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n1                                                                                                            ; x_negator            ; work         ;
;             |x_div_subtractor:neg|                     ; 28 (1)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n1|x_div_subtractor:neg                                                                                       ; x_div_subtractor     ; work         ;
;                |x_adder_cl_8x1:loop2[1].my_cla_adder1| ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n1|x_div_subtractor:neg|x_adder_cl_8x1:loop2[1].my_cla_adder1                                                 ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[2].my_cla_adder1| ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n1|x_div_subtractor:neg|x_adder_cl_8x1:loop2[2].my_cla_adder1                                                 ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:loop2[3].my_cla_adder1| ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n1|x_div_subtractor:neg|x_adder_cl_8x1:loop2[3].my_cla_adder1                                                 ; x_adder_cl_8x1       ; work         ;
;                |x_adder_cl_8x1:my_cla_adder0|          ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|x_negator:n1|x_div_subtractor:neg|x_adder_cl_8x1:my_cla_adder0                                                          ; x_adder_cl_8x1       ; work         ;
;          |z_reg_32:neg_hold0|                          ; 27 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0                                                                                                      ; z_reg_32             ; work         ;
;             |z_dflipflop:loop1[0].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[0].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[10].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[10].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[11].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[11].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[12].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[12].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[13].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[13].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[14].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[14].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[15].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[15].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[16].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[16].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[17].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[17].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[18].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[18].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[19].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[19].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[1].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[1].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[20].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[20].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[21].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[21].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[22].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[22].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[23].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[23].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[24].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[24].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[25].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[25].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[26].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[26].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[27].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[27].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[28].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[28].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[29].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[29].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[2].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[2].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[30].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[30].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[31].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[31].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[3].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[3].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[4].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[4].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[5].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[5].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[6].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[6].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[7].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[7].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[8].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[8].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[9].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[9].dffe                                                                            ; z_dflipflop          ; work         ;
;          |z_reg_32:neg_hold1|                          ; 27 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1                                                                                                      ; z_reg_32             ; work         ;
;             |z_dflipflop:loop1[0].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[0].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[10].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[10].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[11].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[11].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[12].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[12].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[13].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[13].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[14].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[14].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[15].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[15].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[16].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[16].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[17].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[17].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[18].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[18].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[19].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[19].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[1].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[1].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[20].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[20].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[21].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[21].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[22].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[22].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[23].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[23].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[24].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[24].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[25].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[25].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[26].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[26].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[27].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[27].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[28].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[28].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[29].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[29].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[2].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[2].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[30].dffe|               ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[30].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[31].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[31].dffe                                                                           ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[3].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[3].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[4].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[4].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[5].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[5].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[6].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[6].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[7].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[7].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[8].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[8].dffe                                                                            ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[9].dffe|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[9].dffe                                                                            ; z_dflipflop          ; work         ;
;          |z_reg_64:regs|                               ; 0 (0)               ; 63 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs                                                                                                           ; z_reg_64             ; work         ;
;             |z_dflipflop:loop1[10].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[10].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[11].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[11].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[12].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[12].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[13].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[13].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[14].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[14].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[15].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[15].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[16].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[16].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[17].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[17].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[18].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[18].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[19].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[19].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[1].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[1].dffe                                                                                 ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[20].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[20].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[21].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[21].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[22].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[22].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[23].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[23].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[24].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[24].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[25].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[25].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[26].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[26].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[27].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[27].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[28].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[28].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[29].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[29].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[2].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[2].dffe                                                                                 ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[30].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[30].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[31].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[31].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[32].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[32].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[33].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[33].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[34].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[34].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[35].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[35].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[36].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[36].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[37].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[37].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[38].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[38].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[39].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[39].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[3].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[3].dffe                                                                                 ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[40].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[40].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[41].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[41].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[42].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[42].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[43].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[43].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[44].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[44].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[45].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[45].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[46].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[46].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[47].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[47].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[48].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[48].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[49].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[49].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[4].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[4].dffe                                                                                 ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[50].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[50].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[51].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[51].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[52].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[52].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[53].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[53].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[54].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[54].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[55].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[55].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[56].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[56].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[57].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[57].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[58].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[58].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[59].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[59].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[5].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[5].dffe                                                                                 ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[60].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[60].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[61].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[61].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[62].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[62].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[63].dffe|               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[63].dffe                                                                                ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[6].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[6].dffe                                                                                 ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[7].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[7].dffe                                                                                 ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[8].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[8].dffe                                                                                 ; z_dflipflop          ; work         ;
;             |z_dflipflop:loop1[9].dffe|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[9].dffe                                                                                 ; z_dflipflop          ; work         ;
;       |x_mult:my_mult|                                 ; 2939 (715)          ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult                                                                                                                       ; x_mult               ; work         ;
;          |adder_full:fa0|                              ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa0                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa100|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa100                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa101|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa101                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa102|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa102                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa103|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa103                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa104|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa104                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa105|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa105                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa106|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa106                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa107|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa107                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa108|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa108                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa109|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa109                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa10|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa10                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa110|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa110                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa111|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa111                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa112|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa112                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa113|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa113                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa114|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa114                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa115|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa115                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa116|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa116                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa117|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa117                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa118|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa118                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa119|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa119                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa11|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa11                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa120|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa120                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa121|                            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa121                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa122|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa122                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa123|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa123                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa124|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa124                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa125|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa125                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa126|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa126                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa127|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa127                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa128|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa128                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa129|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa129                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa12|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa12                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa130|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa130                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa131|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa131                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa132|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa132                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa133|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa133                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa134|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa134                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa135|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa135                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa136|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa136                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa137|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa137                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa138|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa138                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa139|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa139                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa13|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa13                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa140|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa140                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa141|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa141                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa142|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa142                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa143|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa143                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa144|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa144                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa145|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa145                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa146|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa146                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa147|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa147                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa148|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa148                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa149|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa149                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa14|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa14                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa150|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa150                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa151|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa151                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa152|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa152                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa153|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa153                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa154|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa154                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa155|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa155                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa156|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa156                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa157|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa157                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa158|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa158                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa159|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa159                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa15|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa15                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa160|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa160                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa161|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa161                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa162|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa162                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa163|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa163                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa164|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa164                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa165|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa165                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa166|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa166                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa167|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa167                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa168|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa168                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa169|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa169                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa16|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa16                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa170|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa170                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa171|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa171                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa172|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa172                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa173|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa173                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa174|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa174                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa175|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa175                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa176|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa176                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa177|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa177                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa178|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa178                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa179|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa179                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa17|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa17                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa180|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa180                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa181|                            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa181                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa182|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa182                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa183|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa183                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa184|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa184                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa185|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa185                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa186|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa186                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa187|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa187                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa188|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa188                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa189|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa189                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa18|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa18                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa190|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa190                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa191|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa191                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa192|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa192                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa193|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa193                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa194|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa194                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa195|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa195                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa196|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa196                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa197|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa197                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa198|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa198                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa199|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa199                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa19|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa19                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa1|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa1                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa200|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa200                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa201|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa201                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa202|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa202                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa203|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa203                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa204|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa204                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa205|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa205                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa206|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa206                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa207|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa207                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa208|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa208                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa209|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa209                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa20|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa20                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa210|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa210                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa211|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa211                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa212|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa212                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa213|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa213                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa214|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa214                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa215|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa215                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa216|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa216                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa217|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa217                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa218|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa218                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa219|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa219                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa21|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa21                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa220|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa220                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa221|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa221                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa222|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa222                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa223|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa223                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa224|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa224                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa225|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa225                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa226|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa226                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa227|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa227                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa228|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa228                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa229|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa229                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa22|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa22                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa230|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa230                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa231|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa231                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa232|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa232                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa233|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa233                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa234|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa234                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa235|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa235                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa236|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa236                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa237|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa237                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa238|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa238                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa239|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa239                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa23|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa23                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa240|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa240                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa241|                            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa241                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa242|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa242                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa243|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa243                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa244|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa244                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa245|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa245                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa246|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa246                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa247|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa247                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa248|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa248                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa249|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa249                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa24|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa24                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa250|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa250                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa251|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa251                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa252|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa252                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa253|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa253                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa254|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa254                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa255|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa255                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa256|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa256                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa257|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa257                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa258|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa258                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa259|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa259                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa25|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa25                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa260|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa260                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa261|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa261                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa262|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa262                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa263|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa263                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa264|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa264                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa265|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa265                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa266|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa266                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa267|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa267                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa268|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa268                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa269|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa269                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa26|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa26                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa270|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa270                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa271|                            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa271                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa272|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa272                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa273|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa273                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa274|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa274                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa275|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa275                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa276|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa276                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa277|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa277                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa278|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa278                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa279|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa279                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa27|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa27                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa280|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa280                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa281|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa281                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa282|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa282                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa283|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa283                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa284|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa284                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa285|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa285                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa286|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa286                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa287|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa287                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa288|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa288                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa289|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa289                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa28|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa28                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa290|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa290                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa291|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa291                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa292|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa292                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa293|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa293                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa294|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa294                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa295|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa295                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa296|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa296                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa297|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa297                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa298|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa298                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa299|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa299                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa29|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa29                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa2|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa2                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa300|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa300                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa301|                            ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa301                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa302|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa302                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa303|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa303                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa304|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa304                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa305|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa305                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa306|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa306                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa307|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa307                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa308|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa308                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa309|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa309                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa30|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa30                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa310|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa310                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa311|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa311                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa312|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa312                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa313|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa313                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa314|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa314                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa315|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa315                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa316|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa316                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa317|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa317                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa318|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa318                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa319|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa319                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa31|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa31                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa320|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa320                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa321|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa321                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa322|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa322                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa323|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa323                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa324|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa324                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa325|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa325                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa326|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa326                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa327|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa327                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa328|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa328                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa329|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa329                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa32|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa32                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa330|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa330                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa331|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa331                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa332|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa332                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa333|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa333                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa334|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa334                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa335|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa335                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa336|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa336                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa337|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa337                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa338|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa338                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa339|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa339                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa33|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa33                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa340|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa340                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa341|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa341                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa342|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa342                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa343|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa343                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa344|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa344                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa345|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa345                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa346|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa346                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa347|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa347                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa348|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa348                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa349|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa349                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa34|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa34                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa350|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa350                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa351|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa351                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa352|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa352                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa353|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa353                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa354|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa354                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa355|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa355                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa356|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa356                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa357|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa357                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa358|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa358                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa359|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa359                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa35|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa35                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa360|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa360                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa361|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa361                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa362|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa362                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa363|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa363                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa364|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa364                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa365|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa365                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa366|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa366                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa367|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa367                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa368|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa368                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa369|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa369                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa36|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa36                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa370|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa370                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa371|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa371                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa372|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa372                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa373|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa373                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa374|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa374                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa375|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa375                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa376|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa376                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa377|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa377                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa378|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa378                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa379|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa379                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa37|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa37                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa380|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa380                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa381|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa381                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa382|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa382                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa383|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa383                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa384|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa384                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa385|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa385                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa386|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa386                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa387|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa387                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa388|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa388                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa389|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa389                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa38|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa38                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa390|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa390                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa391|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa391                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa392|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa392                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa393|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa393                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa394|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa394                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa395|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa395                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa396|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa396                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa397|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa397                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa398|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa398                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa399|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa399                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa39|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa39                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa3|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa3                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa400|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa400                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa401|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa401                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa402|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa402                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa403|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa403                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa404|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa404                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa405|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa405                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa406|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa406                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa407|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa407                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa408|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa408                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa409|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa409                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa40|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa40                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa410|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa410                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa411|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa411                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa412|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa412                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa413|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa413                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa414|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa414                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa415|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa415                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa416|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa416                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa417|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa417                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa418|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa418                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa419|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa419                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa41|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa41                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa420|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa420                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa421|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa421                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa422|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa422                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa423|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa423                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa424|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa424                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa425|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa425                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa426|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa426                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa427|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa427                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa428|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa428                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa429|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa429                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa42|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa42                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa430|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa430                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa431|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa431                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa432|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa432                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa433|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa433                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa434|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa434                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa435|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa435                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa436|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa436                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa437|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa437                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa438|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa438                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa439|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa439                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa43|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa43                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa440|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa440                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa441|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa441                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa442|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa442                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa443|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa443                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa444|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa444                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa445|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa445                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa446|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa446                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa447|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa447                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa448|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa448                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa449|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa449                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa44|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa44                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa450|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa450                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa451|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa451                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa452|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa452                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa453|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa453                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa454|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa454                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa455|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa455                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa456|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa456                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa457|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa457                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa458|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa458                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa459|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa459                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa45|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa45                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa460|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa460                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa461|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa461                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa462|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa462                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa463|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa463                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa464|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa464                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa465|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa465                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa466|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa466                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa467|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa467                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa468|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa468                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa469|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa469                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa46|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa46                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa470|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa470                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa471|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa471                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa472|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa472                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa473|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa473                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa474|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa474                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa475|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa475                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa476|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa476                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa477|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa477                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa478|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa478                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa479|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa479                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa47|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa47                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa480|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa480                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa481|                            ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa481                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa482|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa482                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa483|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa483                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa484|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa484                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa485|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa485                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa486|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa486                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa487|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa487                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa488|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa488                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa489|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa489                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa48|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa48                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa490|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa490                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa491|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa491                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa492|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa492                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa493|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa493                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa494|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa494                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa495|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa495                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa496|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa496                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa497|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa497                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa498|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa498                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa499|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa499                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa49|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa49                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa4|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa4                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa500|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa500                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa501|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa501                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa502|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa502                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa503|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa503                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa504|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa504                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa505|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa505                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa506|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa506                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa507|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa507                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa508|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa508                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa509|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa509                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa50|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa50                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa510|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa510                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa511|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa511                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa512|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa512                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa513|                            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa513                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa514|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa514                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa515|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa515                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa516|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa516                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa517|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa517                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa518|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa518                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa519|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa519                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa51|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa51                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa520|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa520                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa521|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa521                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa522|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa522                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa523|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa523                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa524|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa524                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa525|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa525                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa526|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa526                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa527|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa527                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa528|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa528                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa529|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa529                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa52|                             ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa52                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa530|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa530                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa531|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa531                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa532|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa532                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa533|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa533                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa534|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa534                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa535|                            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa535                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa536|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa536                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa537|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa537                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa538|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa538                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa539|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa539                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa53|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa53                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa540|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa540                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa541|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa541                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa542|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa542                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa543|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa543                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa544|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa544                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa545|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa545                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa546|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa546                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa547|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa547                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa548|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa548                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa549|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa549                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa54|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa54                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa550|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa550                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa551|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa551                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa552|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa552                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa553|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa553                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa554|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa554                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa555|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa555                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa556|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa556                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa557|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa557                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa558|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa558                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa559|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa559                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa55|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa55                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa560|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa560                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa561|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa561                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa562|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa562                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa563|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa563                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa564|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa564                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa565|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa565                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa566|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa566                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa567|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa567                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa568|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa568                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa569|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa569                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa56|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa56                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa570|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa570                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa571|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa571                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa572|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa572                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa573|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa573                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa574|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa574                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa575|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa575                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa576|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa576                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa577|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa577                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa578|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa578                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa579|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa579                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa57|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa57                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa580|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa580                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa581|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa581                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa582|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa582                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa583|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa583                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa584|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa584                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa585|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa585                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa586|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa586                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa587|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa587                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa588|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa588                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa589|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa589                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa58|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa58                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa590|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa590                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa591|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa591                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa592|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa592                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa593|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa593                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa594|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa594                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa595|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa595                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa596|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa596                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa597|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa597                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa598|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa598                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa599|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa599                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa59|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa59                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa5|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa5                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa600|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa600                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa601|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa601                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa602|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa602                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa603|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa603                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa604|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa604                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa605|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa605                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa606|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa606                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa607|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa607                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa608|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa608                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa609|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa609                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa60|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa60                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa610|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa610                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa611|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa611                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa612|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa612                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa613|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa613                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa614|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa614                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa615|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa615                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa616|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa616                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa617|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa617                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa618|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa618                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa619|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa619                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa61|                             ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa61                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa620|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa620                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa621|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa621                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa622|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa622                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa623|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa623                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa624|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa624                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa625|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa625                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa626|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa626                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa627|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa627                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa628|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa628                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa629|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa629                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa62|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa62                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa630|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa630                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa631|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa631                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa632|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa632                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa633|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa633                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa634|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa634                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa635|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa635                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa636|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa636                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa637|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa637                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa638|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa638                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa639|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa639                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa63|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa63                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa640|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa640                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa641|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa641                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa642|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa642                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa643|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa643                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa644|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa644                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa645|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa645                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa646|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa646                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa647|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa647                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa648|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa648                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa649|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa649                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa64|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa64                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa650|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa650                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa651|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa651                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa652|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa652                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa653|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa653                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa654|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa654                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa655|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa655                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa656|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa656                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa657|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa657                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa658|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa658                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa659|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa659                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa65|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa65                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa660|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa660                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa661|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa661                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa662|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa662                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa663|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa663                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa664|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa664                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa665|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa665                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa666|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa666                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa667|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa667                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa668|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa668                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa669|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa669                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa66|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa66                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa670|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa670                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa671|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa671                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa672|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa672                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa673|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa673                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa674|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa674                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa675|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa675                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa676|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa676                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa677|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa677                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa678|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa678                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa679|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa679                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa67|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa67                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa680|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa680                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa681|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa681                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa682|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa682                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa683|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa683                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa684|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa684                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa685|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa685                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa686|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa686                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa687|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa687                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa688|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa688                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa689|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa689                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa68|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa68                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa690|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa690                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa691|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa691                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa692|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa692                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa693|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa693                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa694|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa694                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa695|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa695                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa696|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa696                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa697|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa697                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa698|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa698                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa699|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa699                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa69|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa69                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa6|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa6                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa700|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa700                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa701|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa701                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa702|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa702                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa703|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa703                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa704|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa704                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa705|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa705                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa706|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa706                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa707|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa707                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa708|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa708                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa709|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa709                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa70|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa70                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa710|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa710                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa711|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa711                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa712|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa712                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa713|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa713                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa714|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa714                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa715|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa715                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa716|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa716                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa717|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa717                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa718|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa718                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa719|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa719                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa71|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa71                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa720|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa720                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa721|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa721                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa722|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa722                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa723|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa723                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa724|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa724                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa725|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa725                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa726|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa726                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa727|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa727                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa728|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa728                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa729|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa729                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa72|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa72                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa730|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa730                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa731|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa731                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa732|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa732                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa733|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa733                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa734|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa734                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa735|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa735                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa736|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa736                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa737|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa737                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa738|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa738                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa739|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa739                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa73|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa73                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa740|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa740                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa741|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa741                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa742|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa742                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa743|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa743                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa744|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa744                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa745|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa745                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa746|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa746                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa747|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa747                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa748|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa748                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa749|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa749                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa74|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa74                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa750|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa750                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa751|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa751                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa752|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa752                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa753|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa753                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa754|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa754                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa755|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa755                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa756|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa756                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa757|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa757                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa758|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa758                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa759|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa759                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa75|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa75                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa760|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa760                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa761|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa761                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa762|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa762                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa763|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa763                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa764|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa764                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa765|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa765                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa766|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa766                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa767|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa767                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa768|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa768                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa769|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa769                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa76|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa76                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa770|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa770                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa771|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa771                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa772|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa772                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa773|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa773                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa774|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa774                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa775|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa775                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa776|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa776                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa777|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa777                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa778|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa778                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa779|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa779                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa77|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa77                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa780|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa780                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa781|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa781                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa782|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa782                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa783|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa783                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa784|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa784                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa785|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa785                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa786|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa786                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa787|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa787                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa788|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa788                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa789|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa789                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa78|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa78                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa790|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa790                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa791|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa791                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa792|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa792                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa793|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa793                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa794|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa794                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa795|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa795                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa796|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa796                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa797|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa797                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa798|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa798                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa799|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa799                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa79|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa79                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa7|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa7                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa800|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa800                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa801|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa801                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa802|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa802                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa803|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa803                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa804|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa804                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa805|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa805                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa806|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa806                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa807|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa807                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa808|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa808                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa809|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa809                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa80|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa80                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa810|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa810                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa811|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa811                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa812|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa812                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa813|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa813                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa814|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa814                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa815|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa815                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa816|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa816                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa817|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa817                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa818|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa818                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa819|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa819                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa81|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa81                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa820|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa820                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa821|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa821                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa822|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa822                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa823|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa823                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa824|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa824                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa825|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa825                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa826|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa826                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa827|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa827                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa828|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa828                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa829|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa829                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa82|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa82                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa830|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa830                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa831|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa831                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa832|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa832                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa833|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa833                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa834|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa834                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa835|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa835                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa836|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa836                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa837|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa837                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa838|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa838                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa839|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa839                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa83|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa83                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa840|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa840                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa841|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa841                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa842|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa842                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa843|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa843                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa844|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa844                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa845|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa845                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa846|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa846                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa847|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa847                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa848|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa848                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa849|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa849                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa84|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa84                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa850|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa850                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa851|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa851                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa852|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa852                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa853|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa853                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa854|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa854                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa855|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa855                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa856|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa856                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa857|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa857                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa858|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa858                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa859|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa859                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa85|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa85                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa860|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa860                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa861|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa861                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa862|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa862                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa863|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa863                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa864|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa864                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa865|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa865                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa866|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa866                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa867|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa867                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa868|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa868                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa869|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa869                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa86|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa86                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa870|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa870                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa871|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa871                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa872|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa872                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa873|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa873                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa874|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa874                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa875|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa875                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa876|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa876                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa877|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa877                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa878|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa878                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa879|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa879                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa87|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa87                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa880|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa880                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa881|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa881                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa882|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa882                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa883|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa883                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa884|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa884                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa885|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa885                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa886|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa886                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa887|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa887                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa888|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa888                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa889|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa889                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa88|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa88                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa890|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa890                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa891|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa891                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa892|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa892                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa893|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa893                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa894|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa894                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa895|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa895                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa896|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa896                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa897|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa897                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa898|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa898                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa899|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa899                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa89|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa89                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa8|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa8                                                                                                        ; adder_full           ; work         ;
;          |adder_full:fa900|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa900                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa901|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa901                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa902|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa902                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa903|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa903                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa904|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa904                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa905|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa905                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa906|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa906                                                                                                      ; adder_full           ; work         ;
;          |adder_full:fa90|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa90                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa91|                             ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa91                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa92|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa92                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa93|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa93                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa94|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa94                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa95|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa95                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa96|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa96                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa97|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa97                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa98|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa98                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa99|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa99                                                                                                       ; adder_full           ; work         ;
;          |adder_full:fa9|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_full:fa9                                                                                                        ; adder_full           ; work         ;
;          |adder_half:ha0|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha0                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha100|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha100                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha101|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha101                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha102|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha102                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha103|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha103                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha104|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha104                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha107|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha107                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha10|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha10                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha110|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha110                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha111|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha111                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha112|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha112                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha113|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha113                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha114|                            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha114                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha115|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha115                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha116|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha116                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha117|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha117                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha118|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha118                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha11|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha11                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha125|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha125                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha126|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha126                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha127|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha127                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha128|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha128                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha129|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha129                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha12|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha12                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha131|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha131                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha132|                            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha132                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha133|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha133                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha134|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha134                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha135|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha135                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha136|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha136                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha137|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha137                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha138|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha138                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha13|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha13                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha140|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha140                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha141|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha141                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha142|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha142                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha143|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha143                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha144|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha144                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha145|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha145                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha146|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha146                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha147|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha147                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha148|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha148                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha149|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha149                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha14|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha14                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha150|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha150                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha151|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha151                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha152|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha152                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha153|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha153                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha154|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha154                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha155|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha155                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha156|                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha156                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha158|                            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha158                                                                                                      ; adder_half           ; work         ;
;          |adder_half:ha15|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha15                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha16|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha16                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha17|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha17                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha18|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha18                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha1|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha1                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha20|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha20                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha21|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha21                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha22|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha22                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha23|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha23                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha24|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha24                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha25|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha25                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha26|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha26                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha27|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha27                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha29|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha29                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha2|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha2                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha30|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha30                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha31|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha31                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha33|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha33                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha34|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha34                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha35|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha35                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha36|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha36                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha37|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha37                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha38|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha38                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha3|                              ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha3                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha41|                             ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha41                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha42|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha42                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha43|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha43                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha44|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha44                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha45|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha45                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha46|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha46                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha47|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha47                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha49|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha49                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha4|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha4                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha50|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha50                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha51|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha51                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha52|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha52                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha53|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha53                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha54|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha54                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha56|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha56                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha58|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha58                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha59|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha59                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha5|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha5                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha61|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha61                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha62|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha62                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha63|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha63                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha64|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha64                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha65|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha65                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha66|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha66                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha67|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha67                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha68|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha68                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha69|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha69                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha6|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha6                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha70|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha70                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha71|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha71                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha72|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha72                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha73|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha73                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha74|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha74                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha75|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha75                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha76|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha76                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha77|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha77                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha78|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha78                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha79|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha79                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha7|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha7                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha82|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha82                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha83|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha83                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha85|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha85                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha86|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha86                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha87|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha87                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha88|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha88                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha89|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha89                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha8|                              ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha8                                                                                                        ; adder_half           ; work         ;
;          |adder_half:ha90|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha90                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha91|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha91                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha92|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha92                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha93|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha93                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha94|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha94                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha95|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha95                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha96|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha96                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha97|                             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha97                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha98|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha98                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha99|                             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha99                                                                                                       ; adder_half           ; work         ;
;          |adder_half:ha9|                              ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|adder_half:ha9                                                                                                        ; adder_half           ; work         ;
;          |z_adder_select_4x8:my_adder1|                ; 97 (1)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1                                                                                          ; z_adder_select_4x8   ; work         ;
;             |z_adder_cl_8x1:loop1[1].my_cla_adder0|    ; 19 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1|z_adder_cl_8x1:loop1[1].my_cla_adder0                                                    ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[1].my_cla_adder1|    ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1|z_adder_cl_8x1:loop1[1].my_cla_adder1                                                    ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[2].my_cla_adder0|    ; 22 (22)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1|z_adder_cl_8x1:loop1[2].my_cla_adder0                                                    ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[2].my_cla_adder1|    ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1|z_adder_cl_8x1:loop1[2].my_cla_adder1                                                    ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[3].my_cla_adder0|    ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1|z_adder_cl_8x1:loop1[3].my_cla_adder0                                                    ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[3].my_cla_adder1|    ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1|z_adder_cl_8x1:loop1[3].my_cla_adder1                                                    ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:my_cla_adder0|             ; 19 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1|z_adder_cl_8x1:my_cla_adder0                                                             ; z_adder_cl_8x1       ; work         ;
;          |z_adder_select_4x8:my_adder2|                ; 10 (1)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder2                                                                                          ; z_adder_select_4x8   ; work         ;
;             |z_adder_cl_8x1:my_cla_adder0|             ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder2|z_adder_cl_8x1:my_cla_adder0                                                             ; z_adder_cl_8x1       ; work         ;
;          |z_adder_select_4x8:my_adder|                 ; 80 (21)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder                                                                                           ; z_adder_select_4x8   ; work         ;
;             |z_adder_cl_8x1:loop1[1].my_cla_adder0|    ; 12 (12)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder|z_adder_cl_8x1:loop1[1].my_cla_adder0                                                     ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[2].my_cla_adder0|    ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder|z_adder_cl_8x1:loop1[2].my_cla_adder0                                                     ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[2].my_cla_adder1|    ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder|z_adder_cl_8x1:loop1[2].my_cla_adder1                                                     ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[3].my_cla_adder0|    ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder|z_adder_cl_8x1:loop1[3].my_cla_adder0                                                     ; z_adder_cl_8x1       ; work         ;
;             |z_adder_cl_8x1:loop1[3].my_cla_adder1|    ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder|z_adder_cl_8x1:loop1[3].my_cla_adder1                                                     ; z_adder_cl_8x1       ; work         ;
;       |x_mult_shiftreg:mdelay|                         ; 0 (0)               ; 2 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult_shiftreg:mdelay                                                                                                               ; x_mult_shiftreg      ; work         ;
;          |z_dflipflop:dffe2|                           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult_shiftreg:mdelay|z_dflipflop:dffe2                                                                                             ; z_dflipflop          ; work         ;
;          |z_dflipflop:dffe|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_mult_shiftreg:mdelay|z_dflipflop:dffe                                                                                              ; z_dflipflop          ; work         ;
;       |x_negator:n2|                                   ; 15 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_negator:n2                                                                                                                         ; x_negator            ; work         ;
;          |x_div_subtractor:neg|                        ; 15 (2)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_negator:n2|x_div_subtractor:neg                                                                                                    ; x_div_subtractor     ; work         ;
;             |x_adder_cl_8x1:loop2[1].my_cla_adder1|    ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_negator:n2|x_div_subtractor:neg|x_adder_cl_8x1:loop2[1].my_cla_adder1                                                              ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:loop2[2].my_cla_adder1|    ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_negator:n2|x_div_subtractor:neg|x_adder_cl_8x1:loop2[2].my_cla_adder1                                                              ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:loop2[3].my_cla_adder1|    ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_negator:n2|x_div_subtractor:neg|x_adder_cl_8x1:loop2[3].my_cla_adder1                                                              ; x_adder_cl_8x1       ; work         ;
;             |x_adder_cl_8x1:my_cla_adder0|             ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|x_negator:n2|x_div_subtractor:neg|x_adder_cl_8x1:my_cla_adder0                                                                       ; x_adder_cl_8x1       ; work         ;
;       |z_adder_select_4x8:pc_adder|                    ; 16 (4)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_adder_select_4x8:pc_adder                                                                                                          ; z_adder_select_4x8   ; work         ;
;          |z_adder_cl_8x1:loop1[1].my_cla_adder1|       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[1].my_cla_adder1                                                                    ; z_adder_cl_8x1       ; work         ;
;          |z_adder_cl_8x1:my_cla_adder0|                ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:my_cla_adder0                                                                             ; z_adder_cl_8x1       ; work         ;
;       |z_adder_select_4x8:z_add_im_pc|                 ; 20 (1)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_adder_select_4x8:z_add_im_pc                                                                                                       ; z_adder_select_4x8   ; work         ;
;          |z_adder_cl_8x1:loop1[1].my_cla_adder0|       ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_adder_select_4x8:z_add_im_pc|z_adder_cl_8x1:loop1[1].my_cla_adder0                                                                 ; z_adder_cl_8x1       ; work         ;
;          |z_adder_cl_8x1:loop1[1].my_cla_adder1|       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_adder_select_4x8:z_add_im_pc|z_adder_cl_8x1:loop1[1].my_cla_adder1                                                                 ; z_adder_cl_8x1       ; work         ;
;          |z_adder_cl_8x1:my_cla_adder0|                ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_adder_select_4x8:z_add_im_pc|z_adder_cl_8x1:my_cla_adder0                                                                          ; z_adder_cl_8x1       ; work         ;
;       |z_decoder_32:d_op_decode|                       ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_decoder_32:d_op_decode                                                                                                             ; z_decoder_32         ; work         ;
;          |z_decoder_16:d1|                             ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_decoder_32:d_op_decode|z_decoder_16:d1                                                                                             ; z_decoder_16         ; work         ;
;             |z_decoder_4:d2|                           ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_decoder_32:d_op_decode|z_decoder_16:d1|z_decoder_4:d2                                                                              ; z_decoder_4          ; work         ;
;                |z_decoder_2:d0|                        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_decoder_32:d_op_decode|z_decoder_16:d1|z_decoder_4:d2|z_decoder_2:d0                                                               ; z_decoder_2          ; work         ;
;          |z_decoder_16:d2|                             ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_decoder_32:d_op_decode|z_decoder_16:d2                                                                                             ; z_decoder_16         ; work         ;
;             |z_decoder_4:d2|                           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_decoder_32:d_op_decode|z_decoder_16:d2|z_decoder_4:d2                                                                              ; z_decoder_4          ; work         ;
;                |z_decoder_2:d2|                        ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_decoder_32:d_op_decode|z_decoder_16:d2|z_decoder_4:d2|z_decoder_2:d2                                                               ; z_decoder_2          ; work         ;
;       |z_dflipflop:dffe|                               ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_dflipflop:dffe                                                                                                                     ; z_dflipflop          ; work         ;
;       |z_dflipflop:div_error|                          ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_dflipflop:div_error                                                                                                                ; z_dflipflop          ; work         ;
;       |z_dflipflop:shiftreg_1|                         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_dflipflop:shiftreg_1                                                                                                               ; z_dflipflop          ; work         ;
;       |z_equals_5:zeq4|                                ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_equals_5:zeq4                                                                                                                      ; z_equals_5           ; work         ;
;       |z_equals_5:zeq5|                                ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_equals_5:zeq5                                                                                                                      ; z_equals_5           ; work         ;
;       |z_equals_5:zeq6|                                ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_equals_5:zeq6                                                                                                                      ; z_equals_5           ; work         ;
;       |z_equals_5:zeq7|                                ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_equals_5:zeq7                                                                                                                      ; z_equals_5           ; work         ;
;       |z_equals_5:zeq8|                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_equals_5:zeq8                                                                                                                      ; z_equals_5           ; work         ;
;       |z_equals_5:zeq9|                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_equals_5:zeq9                                                                                                                      ; z_equals_5           ; work         ;
;       |z_neq0_32:neq|                                  ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_neq0_32:neq                                                                                                                        ; z_neq0_32            ; work         ;
;       |z_pmux_3:bp_mux1|                               ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_pmux_3:bp_mux1                                                                                                                     ; z_pmux_3             ; work         ;
;       |z_pmux_3:d_mux|                                 ; 758 (758)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_pmux_3:d_mux                                                                                                                       ; z_pmux_3             ; work         ;
;       |z_pmux_3:w_mux|                                 ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_pmux_3:w_mux                                                                                                                       ; z_pmux_3             ; work         ;
;       |z_pmux_3:x_a_mux|                               ; 43 (43)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_pmux_3:x_a_mux                                                                                                                     ; z_pmux_3             ; work         ;
;       |z_pmux_3:x_alu_mux|                             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_pmux_3:x_alu_mux                                                                                                                   ; z_pmux_3             ; work         ;
;       |z_pmux_3:x_b_mux|                               ; 65 (65)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_pmux_3:x_b_mux                                                                                                                     ; z_pmux_3             ; work         ;
;       |z_reg_12:dx_pc_reg|                             ; 0 (0)               ; 12 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg                                                                                                                   ; z_reg_12             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[10].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[11].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[1].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[2].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[4].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[6].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:dx_pc_reg|z_dflipflop:loop1[9].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_12:fd_pc_reg|                             ; 0 (0)               ; 12 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg                                                                                                                   ; z_reg_12             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[10].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[11].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[1].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[2].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[4].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[6].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:fd_pc_reg|z_dflipflop:loop1[9].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_12:mw_pc_reg|                             ; 0 (0)               ; 12 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg                                                                                                                   ; z_reg_12             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[10].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[11].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[1].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[2].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[4].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[6].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:mw_pc_reg|z_dflipflop:loop1[9].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_12:pc_reg|                                ; 3 (0)               ; 12 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg                                                                                                                      ; z_reg_12             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[0].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[10].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[11].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[1].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[2].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[3].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[4].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[5].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[6].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[7].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[8].dffe                                                                                            ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[9].dffe                                                                                            ; z_dflipflop          ; work         ;
;       |z_reg_12:xm_pc_reg|                             ; 0 (0)               ; 12 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg                                                                                                                   ; z_reg_12             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[10].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[11].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[1].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[2].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[4].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[6].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[9].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_27:dx_ctrl_reg|                           ; 0 (0)               ; 27 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg                                                                                                                 ; z_reg_27             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[0].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[10].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[11].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[12].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[13].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[14].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[15].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[16].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[17].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[18].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[19].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[1].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[20].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[21].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[22].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[23].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[24].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[25].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[26].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[2].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[3].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[4].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[5].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[6].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[7].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[8].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:dx_ctrl_reg|z_dflipflop:loop1[9].dffe                                                                                       ; z_dflipflop          ; work         ;
;       |z_reg_27:mw_ctrl_reg|                           ; 0 (0)               ; 5 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:mw_ctrl_reg                                                                                                                 ; z_reg_27             ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:mw_ctrl_reg|z_dflipflop:loop1[22].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:mw_ctrl_reg|z_dflipflop:loop1[23].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:mw_ctrl_reg|z_dflipflop:loop1[24].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:mw_ctrl_reg|z_dflipflop:loop1[25].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:mw_ctrl_reg|z_dflipflop:loop1[26].dffe                                                                                      ; z_dflipflop          ; work         ;
;       |z_reg_27:xm_ctrl_reg|                           ; 0 (0)               ; 5 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:xm_ctrl_reg                                                                                                                 ; z_reg_27             ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:xm_ctrl_reg|z_dflipflop:loop1[22].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:xm_ctrl_reg|z_dflipflop:loop1[23].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:xm_ctrl_reg|z_dflipflop:loop1[24].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:xm_ctrl_reg|z_dflipflop:loop1[25].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_27:xm_ctrl_reg|z_dflipflop:loop1[26].dffe                                                                                      ; z_dflipflop          ; work         ;
;       |z_reg_32:div_res|                               ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res                                                                                                                     ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[0].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[10].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[11].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[12].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[13].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[14].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[15].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[16].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[17].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[18].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[19].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[1].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[20].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[21].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[22].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[23].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[24].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[25].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[26].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[27].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[28].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[29].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[2].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[30].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[31].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[3].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[4].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[5].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[6].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[7].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[8].dffe                                                                                           ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:div_res|z_dflipflop:loop1[9].dffe                                                                                           ; z_dflipflop          ; work         ;
;       |z_reg_32:dx_a_reg|                              ; 9 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg                                                                                                                    ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[0].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[10].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[11].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[12].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[13].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[14].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[15].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[16].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[17].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[18].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[19].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[1].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[20].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[21].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[22].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[23].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[24].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[25].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[26].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[27].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[28].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[29].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[2].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[30].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 4 (4)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[31].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 5 (5)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[3].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[4].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[5].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[6].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[7].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[8].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[9].dffe                                                                                          ; z_dflipflop          ; work         ;
;       |z_reg_32:dx_b_reg|                              ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg                                                                                                                    ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[0].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[10].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[11].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[12].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[13].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[14].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[15].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[16].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[17].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[18].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[19].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[1].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[20].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[21].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[22].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[23].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[24].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[25].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[26].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[27].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[28].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[29].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[2].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[30].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[31].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[3].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[4].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[5].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[6].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[7].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[8].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_b_reg|z_dflipflop:loop1[9].dffe                                                                                          ; z_dflipflop          ; work         ;
;       |z_reg_32:dx_op_reg|                             ; 0 (0)               ; 9 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg                                                                                                                   ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[21].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[22].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[2].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[6].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:dx_op_reg|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_32:fd_inst_reg|                           ; 2 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg                                                                                                                 ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[0].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[10].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[11].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[12].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[13].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[14].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[15].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[16].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[17].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[18].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[19].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[1].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[20].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[21].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[22].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[23].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[24].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[25].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[26].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[27].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[28].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[29].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[2].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[30].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[31].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[3].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[4].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[5].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[6].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[7].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[8].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:fd_inst_reg|z_dflipflop:loop1[9].dffe                                                                                       ; z_dflipflop          ; work         ;
;       |z_reg_32:mw_dt_reg|                             ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg                                                                                                                   ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[10].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[11].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[12].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[13].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[14].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[15].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[16].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[17].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[18].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[19].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[1].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[20].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[21].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[22].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[23].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[24].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[25].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[26].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[27].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[28].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[29].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[2].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[30].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[31].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[4].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[6].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_dt_reg|z_dflipflop:loop1[9].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_32:mw_o_reg|                              ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg                                                                                                                    ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[0].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[10].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[11].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[12].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[13].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[14].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[15].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[16].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[17].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[18].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[19].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[1].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[20].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[21].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[22].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[23].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[24].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[25].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[26].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[27].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[28].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[29].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[2].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[30].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[31].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[3].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[4].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[5].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[6].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[7].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[8].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_o_reg|z_dflipflop:loop1[9].dffe                                                                                          ; z_dflipflop          ; work         ;
;       |z_reg_32:mw_op_reg|                             ; 0 (0)               ; 5 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_op_reg                                                                                                                   ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_op_reg|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_op_reg|z_dflipflop:loop1[21].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_op_reg|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_op_reg|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:mw_op_reg|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_32:op_A_hold|                             ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold                                                                                                                   ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[10].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[11].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[12].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[13].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[14].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[15].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[16].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[17].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[18].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[19].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[1].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[20].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[21].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[22].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[23].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[24].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[25].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[26].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[27].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[28].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[29].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[2].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[30].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[31].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[4].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[6].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_A_hold|z_dflipflop:loop1[9].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_32:op_B_hold|                             ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold                                                                                                                   ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[10].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[11].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[12].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[13].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[14].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[15].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[16].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[17].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[18].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[19].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[1].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[20].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[21].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[22].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[23].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[24].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[25].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[26].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[27].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[28].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[29].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[2].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[30].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[31].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[4].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[6].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:op_B_hold|z_dflipflop:loop1[9].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_reg_32:xm_b_reg|                              ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg                                                                                                                    ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[0].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[10].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[11].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[12].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[13].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[14].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[15].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[16].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[17].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[18].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[19].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[1].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[20].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[21].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[22].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[23].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[24].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[25].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[26].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[27].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[28].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[29].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[2].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[30].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[31].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[3].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[4].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[5].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[6].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[7].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[8].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_b_reg|z_dflipflop:loop1[9].dffe                                                                                          ; z_dflipflop          ; work         ;
;       |z_reg_32:xm_o_reg|                              ; 47 (0)              ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg                                                                                                                    ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[0].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 8 (8)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[10].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[11].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[12].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[13].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[14].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[15].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[16].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[17].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[18].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[19].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[1].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 8 (8)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[20].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[21].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[22].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[23].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[24].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[25].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[26].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 6 (6)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[27].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[28].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[29].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[2].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[30].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[31].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[3].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[4].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 8 (8)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[5].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[6].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[7].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[8].dffe                                                                                          ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[9].dffe                                                                                          ; z_dflipflop          ; work         ;
;       |z_reg_32:xm_op_reg|                             ; 0 (0)               ; 6 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_op_reg                                                                                                                   ; z_reg_32             ; work         ;
;          |z_dflipflop:loop1[0].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_op_reg|z_dflipflop:loop1[0].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_op_reg|z_dflipflop:loop1[21].dffe                                                                                        ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_op_reg|z_dflipflop:loop1[3].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_op_reg|z_dflipflop:loop1[5].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_op_reg|z_dflipflop:loop1[7].dffe                                                                                         ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_reg_32:xm_op_reg|z_dflipflop:loop1[8].dffe                                                                                         ; z_dflipflop          ; work         ;
;       |z_shiftreg_32:ddelay|                           ; 0 (0)               ; 33 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay                                                                                                                 ; z_shiftreg_32        ; work         ;
;          |z_dflipflop:dffe|                            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:dffe                                                                                                ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[10].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[10].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[11].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[11].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[12].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[12].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[13].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[13].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[14].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[14].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[15].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[15].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[16].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[16].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[17].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[17].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[18].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[18].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[19].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[19].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[1].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[1].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[20].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[20].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[21].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[21].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[22].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[22].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[23].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[23].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[24].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[24].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[25].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[25].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[26].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[26].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[27].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[27].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[28].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[28].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[29].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[29].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[2].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[2].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[30].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[30].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[31].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[31].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[32].dffe|                  ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[32].dffe                                                                                      ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[3].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[3].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[4].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[4].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[5].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[5].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[6].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[6].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[7].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[7].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[8].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[8].dffe                                                                                       ; z_dflipflop          ; work         ;
;          |z_dflipflop:loop1[9].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:loop1[9].dffe                                                                                       ; z_dflipflop          ; work         ;
;    |regfile:my_regfile|                                ; 691 (687)           ; 964 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile                                                                                                                                                    ; regfile              ; work         ;
;       |d_reg_32:loop1[10].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[10].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[11].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[11].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[12].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[12].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[13].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[13].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[14].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[14].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[15].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[15].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[16].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[16].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[17].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[17].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[18].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[18].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[19].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[19].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[1].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[1].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[20].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[20].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[21].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[21].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[22].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[22].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[23].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[23].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[24].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[24].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[25].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[25].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[26].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[26].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[27].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[27].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[28].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[28].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[2].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[2].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[3].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[3].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[4].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[4].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[5].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[5].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[6].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[6].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[7].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[7].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[8].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[8].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop1[9].myReg|                        ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg                                                                                                                            ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[0].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[10].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[11].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[12].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[13].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[14].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[15].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[16].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[17].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[18].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[19].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[1].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[20].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[21].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[22].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[23].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[24].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[25].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[26].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[27].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[28].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[29].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[2].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[30].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[31].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[3].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[4].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[5].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[6].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[7].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[8].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop1[9].myReg|d_dffe_ref:loop1[9].dffe                                                                                                   ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop2[30].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[30].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:loop2[31].myReg|                       ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg                                                                                                                           ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[0].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[10].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[10].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[11].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[11].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[12].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[12].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[13].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[13].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[14].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[14].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[15].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[15].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[16].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[16].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[17].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[17].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[18].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[18].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[19].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[19].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[1].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[20].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[20].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[21].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[21].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[22].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[22].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[23].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[23].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[24].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[24].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[25].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[25].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[26].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[26].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[27].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[27].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[28].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[28].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[29].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[29].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[2].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[30].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[30].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[31].dffe|                   ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[31].dffe                                                                                                 ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[3].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[4].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[4].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[5].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[5].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[6].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[6].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[7].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[7].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[8].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[8].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[9].dffe|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:loop2[31].myReg|d_dffe_ref:loop1[9].dffe                                                                                                  ; d_dffe_ref           ; work         ;
;       |d_reg_32:myReg|                                 ; 4 (0)               ; 4 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:myReg                                                                                                                                     ; d_reg_32             ; work         ;
;          |d_dffe_ref:loop1[0].dffe|                    ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[0].dffe                                                                                                            ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[1].dffe|                    ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[1].dffe                                                                                                            ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[2].dffe|                    ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[2].dffe                                                                                                            ; d_dffe_ref           ; work         ;
;          |d_dffe_ref:loop1[3].dffe|                    ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[3].dffe                                                                                                            ; d_dffe_ref           ; work         ;
;    |vga_controller:vga_ins|                            ; 2304 (435)          ; 146 (112)                 ; 909393      ; 2            ; 0       ; 1         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins                                                                                                                                                ; vga_controller       ; work         ;
;       |address_offset:comb_471|                        ; 45 (45)             ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:comb_471                                                                                                                        ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:comb_471|lpm_mult:Mult0                                                                                                         ; lpm_mult             ; work         ;
;             |mult_gft:auto_generated|                  ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:comb_471|lpm_mult:Mult0|mult_gft:auto_generated                                                                                 ; mult_gft             ; work         ;
;       |address_offset:off11|                           ; 23 (23)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off11                                                                                                                           ; address_offset       ; work         ;
;       |address_offset:off12|                           ; 23 (23)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off12                                                                                                                           ; address_offset       ; work         ;
;       |address_offset:off13|                           ; 23 (23)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off13                                                                                                                           ; address_offset       ; work         ;
;       |address_offset:off14|                           ; 23 (23)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off14                                                                                                                           ; address_offset       ; work         ;
;       |address_offset:off15|                           ; 23 (23)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off15                                                                                                                           ; address_offset       ; work         ;
;       |address_offset:off16|                           ; 23 (23)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off16                                                                                                                           ; address_offset       ; work         ;
;       |address_offset:off21|                           ; 56 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21                                                                                                                           ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 23 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0                                                                                                            ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 23 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0|multcore:mult_core                                                                                         ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                         ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                    ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                         ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                    ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                               ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated    ; add_sub_rgh          ; work         ;
;       |address_offset:off22|                           ; 56 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22                                                                                                                           ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 23 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0                                                                                                            ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 23 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0|multcore:mult_core                                                                                         ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                         ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                    ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                         ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                    ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                               ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated    ; add_sub_rgh          ; work         ;
;       |address_offset:off23|                           ; 56 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23                                                                                                                           ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 23 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0                                                                                                            ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 23 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0|multcore:mult_core                                                                                         ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                         ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                    ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                         ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                    ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                               ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated    ; add_sub_rgh          ; work         ;
;       |address_offset:off24|                           ; 56 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24                                                                                                                           ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 23 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0                                                                                                            ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 23 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0|multcore:mult_core                                                                                         ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                         ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                    ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                         ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                    ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                               ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated    ; add_sub_rgh          ; work         ;
;       |address_offset:off25|                           ; 56 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25                                                                                                                           ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 23 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0                                                                                                            ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 23 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0|multcore:mult_core                                                                                         ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                         ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                    ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                         ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                    ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                               ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated    ; add_sub_rgh          ; work         ;
;       |address_offset:off26|                           ; 56 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26                                                                                                                           ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 23 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0                                                                                                            ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 23 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0|multcore:mult_core                                                                                         ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                         ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                    ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                         ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                    ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                               ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated    ; add_sub_rgh          ; work         ;
;       |address_offset:off_ball|                        ; 49 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball                                                                                                                        ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 17 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0                                                                                                         ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 17 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                      ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated ; add_sub_rgh          ; work         ;
;       |address_offset:off_pl|                          ; 64 (39)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl                                                                                                                          ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 25 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0                                                                                                           ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 25 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0|multcore:mult_core                                                                                        ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                        ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                   ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                        ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                   ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                              ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated   ; add_sub_rgh          ; work         ;
;       |address_offset:off_pr|                          ; 75 (50)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr                                                                                                                          ; address_offset       ; work         ;
;          |lpm_mult:Mult0|                              ; 25 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0                                                                                                           ; lpm_mult             ; work         ;
;             |multcore:mult_core|                       ; 25 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core                                                                                        ; multcore             ; work         ;
;                |mpar_add:padder|                       ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                        ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                   ; lpm_add_sub          ; work         ;
;                      |add_sub_ngh:auto_generated|      ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                        ; add_sub_ngh          ; work         ;
;                   |mpar_add:sub_par_add|               ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                   ; mpar_add             ; work         ;
;                      |lpm_add_sub:adder[0]|            ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                              ; lpm_add_sub          ; work         ;
;                         |add_sub_rgh:auto_generated|   ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated   ; add_sub_rgh          ; work         ;
;       |ball_data:ball_d|                               ; 0 (0)               ; 0 (0)                     ; 2028        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|ball_data:ball_d                                                                                                                               ; ball_data            ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 2028        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component                                                                                               ; altsyncram           ; work         ;
;             |altsyncram_sfc1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 2028        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component|altsyncram_sfc1:auto_generated                                                                ; altsyncram_sfc1      ; work         ;
;       |ball_index:ball_i|                              ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|ball_index:ball_i                                                                                                                              ; ball_index           ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component                                                                                              ; altsyncram           ; work         ;
;             |altsyncram_kgc1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component|altsyncram_kgc1:auto_generated                                                               ; altsyncram_kgc1      ; work         ;
;       |calcCord:trs|                                   ; 376 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs                                                                                                                                   ; calcCord             ; work         ;
;          |lpm_divide:Div0|                             ; 181 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs|lpm_divide:Div0                                                                                                                   ; lpm_divide           ; work         ;
;             |lpm_divide_ikm:auto_generated|            ; 181 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs|lpm_divide:Div0|lpm_divide_ikm:auto_generated                                                                                     ; lpm_divide_ikm       ; work         ;
;                |sign_div_unsign_anh:divider|           ; 181 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider                                                         ; sign_div_unsign_anh  ; work         ;
;                   |alt_u_div_8af:divider|              ; 181 (181)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs|lpm_divide:Div0|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider                                   ; alt_u_div_8af        ; work         ;
;          |lpm_divide:Mod0|                             ; 195 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs|lpm_divide:Mod0                                                                                                                   ; lpm_divide           ; work         ;
;             |lpm_divide_lcm:auto_generated|            ; 195 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs|lpm_divide:Mod0|lpm_divide_lcm:auto_generated                                                                                     ; lpm_divide_lcm       ; work         ;
;                |sign_div_unsign_anh:divider|           ; 195 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs|lpm_divide:Mod0|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider                                                         ; sign_div_unsign_anh  ; work         ;
;                   |alt_u_div_8af:divider|              ; 195 (195)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|calcCord:trs|lpm_divide:Mod0|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider                                   ; alt_u_div_8af        ; work         ;
;       |color_object:color_ball|                        ; 25 (25)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_ball                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_header|                      ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_header                                                                                                                      ; color_object         ; work         ;
;       |color_object:color_log|                         ; 27 (27)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_log                                                                                                                         ; color_object         ; work         ;
;       |color_object:color_p1l1o|                       ; 24 (24)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1l1o                                                                                                                       ; color_object         ; work         ;
;       |color_object:color_p1l2o|                       ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1l2o                                                                                                                       ; color_object         ; work         ;
;       |color_object:color_p1l3o|                       ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1l3o                                                                                                                       ; color_object         ; work         ;
;       |color_object:color_p1n1|                        ; 35 (35)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1n1                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p1n2|                        ; 33 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1n2                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p1n3|                        ; 33 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1n3                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p1n4|                        ; 33 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1n4                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p1n5|                        ; 35 (35)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1n5                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p1n6|                        ; 33 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p1n6                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p2l1o|                       ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p2l1o                                                                                                                       ; color_object         ; work         ;
;       |color_object:color_p2l2o|                       ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p2l2o                                                                                                                       ; color_object         ; work         ;
;       |color_object:color_p2n1|                        ; 19 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p2n1                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p2n2|                        ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p2n2                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p2n3|                        ; 17 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p2n3                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p2n4|                        ; 17 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p2n4                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p2n5|                        ; 19 (19)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p2n5                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_p2n6|                        ; 17 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_p2n6                                                                                                                        ; color_object         ; work         ;
;       |color_object:color_paddleL|                     ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_paddleL                                                                                                                     ; color_object         ; work         ;
;       |color_object:color_paddleR|                     ; 26 (26)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|color_object:color_paddleR                                                                                                                     ; color_object         ; work         ;
;       |img_data:img_data_inst|                         ; 57 (0)              ; 2 (0)                     ; 307200      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst                                                                                                                         ; img_data             ; work         ;
;          |altsyncram:altsyncram_component|             ; 57 (0)              ; 2 (0)                     ; 307200      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component                                                                                         ; altsyncram           ; work         ;
;             |altsyncram_ekc1:auto_generated|           ; 57 (0)              ; 2 (2)                     ; 307200      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated                                                          ; altsyncram_ekc1      ; work         ;
;                |decode_aaa:rden_decode|                ; 43 (43)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|decode_aaa:rden_decode                                   ; decode_aaa           ; work         ;
;                |mux_1pb:mux2|                          ; 14 (14)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|mux_1pb:mux2                                             ; mux_1pb              ; work         ;
;       |img_index:img_index_inst|                       ; 0 (0)               ; 0 (0)                     ; 96          ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst                                                                                                                       ; img_index            ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 96          ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component                                                                                       ; altsyncram           ; work         ;
;             |altsyncram_pjc1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 96          ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_pjc1:auto_generated                                                        ; altsyncram_pjc1      ; work         ;
;       |logo_data:logo_d|                               ; 50 (0)              ; 4 (0)                     ; 375750      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|logo_data:logo_d                                                                                                                               ; logo_data            ; work         ;
;          |altsyncram:altsyncram_component|             ; 50 (0)              ; 4 (0)                     ; 375750      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component                                                                                               ; altsyncram           ; work         ;
;             |altsyncram_qjc1:auto_generated|           ; 50 (0)              ; 4 (4)                     ; 375750      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated                                                                ; altsyncram_qjc1      ; work         ;
;                |decode_u9a:rden_decode|                ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated|decode_u9a:rden_decode                                         ; decode_u9a           ; work         ;
;                |mux_iob:mux2|                          ; 40 (40)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated|mux_iob:mux2                                                   ; mux_iob              ; work         ;
;       |logo_index:logo_i|                              ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|logo_index:logo_i                                                                                                                              ; logo_index           ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component                                                                                              ; altsyncram           ; work         ;
;             |altsyncram_pic1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 768         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component|altsyncram_pic1:auto_generated                                                               ; altsyncram_pic1      ; work         ;
;       |mux_16:choose_address|                          ; 80 (80)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|mux_16:choose_address                                                                                                                          ; mux_16               ; work         ;
;       |mux_16:existence|                               ; 16 (16)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|mux_16:existence                                                                                                                               ; mux_16               ; work         ;
;       |mux_16:hitness|                                 ; 11 (11)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|mux_16:hitness                                                                                                                                 ; mux_16               ; work         ;
;       |paddle_data:paddle_d|                           ; 0 (0)               ; 0 (0)                     ; 3300        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|paddle_data:paddle_d                                                                                                                           ; paddle_data          ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 3300        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component                                                                                           ; altsyncram           ; work         ;
;             |altsyncram_bnc1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 3300        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component|altsyncram_bnc1:auto_generated                                                            ; altsyncram_bnc1      ; work         ;
;       |paddle_index:paddle_i|                          ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|paddle_index:paddle_i                                                                                                                          ; paddle_index         ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component                                                                                          ; altsyncram           ; work         ;
;             |altsyncram_3nc1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component|altsyncram_3nc1:auto_generated                                                           ; altsyncram_3nc1      ; work         ;
;       |string_data:string_d|                           ; 30 (0)              ; 4 (0)                     ; 216960      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|string_data:string_d                                                                                                                           ; string_data          ; work         ;
;          |altsyncram:altsyncram_component|             ; 30 (0)              ; 4 (0)                     ; 216960      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component                                                                                           ; altsyncram           ; work         ;
;             |altsyncram_25d1:auto_generated|           ; 30 (0)              ; 4 (4)                     ; 216960      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated                                                            ; altsyncram_25d1      ; work         ;
;                |decode_m8a:rden_decode|                ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|decode_m8a:rden_decode                                     ; decode_m8a           ; work         ;
;                |mux_8nb:mux2|                          ; 21 (21)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|mux_8nb:mux2                                               ; mux_8nb              ; work         ;
;       |string_index:string_i|                          ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|string_index:string_i                                                                                                                          ; string_index         ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component                                                                                          ; altsyncram           ; work         ;
;             |altsyncram_o2d1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component|altsyncram_o2d1:auto_generated                                                           ; altsyncram_o2d1      ; work         ;
;       |video_sync_generator:LTM_ins|                   ; 44 (44)             ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|video_sync_generator:LTM_ins                                                                                                                   ; video_sync_generator ; work         ;
;       |yelnote_data:yel_d|                             ; 0 (0)               ; 0 (0)                     ; 2523        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|yelnote_data:yel_d                                                                                                                             ; yelnote_data         ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 2523        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component                                                                                             ; altsyncram           ; work         ;
;             |altsyncram_rqc1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 2523        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component|altsyncram_rqc1:auto_generated                                                              ; altsyncram_rqc1      ; work         ;
;       |yelnote_index:yel_i|                            ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|yelnote_index:yel_i                                                                                                                            ; yelnote_index        ; work         ;
;          |altsyncram:altsyncram_component|             ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component                                                                                            ; altsyncram           ; work         ;
;             |altsyncram_prc1:auto_generated|           ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component|altsyncram_prc1:auto_generated                                                             ; altsyncram_prc1      ; work         ;
;       |z_pmux_3_12:n1y|                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|z_pmux_3_12:n1y                                                                                                                                ; z_pmux_3_12          ; work         ;
;       |z_pmux_3_12:n2y|                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|z_pmux_3_12:n2y                                                                                                                                ; z_pmux_3_12          ; work         ;
;       |z_pmux_3_12:n3y|                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|z_pmux_3_12:n3y                                                                                                                                ; z_pmux_3_12          ; work         ;
;       |z_pmux_3_12:n4y|                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|z_pmux_3_12:n4y                                                                                                                                ; z_pmux_3_12          ; work         ;
;       |z_pmux_3_12:n5y|                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|z_pmux_3_12:n5y                                                                                                                                ; z_pmux_3_12          ; work         ;
;       |z_pmux_3_12:n6y|                                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|z_pmux_3_12:n6y                                                                                                                                ; z_pmux_3_12          ; work         ;
+--------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+-------------------------+
; Name                                                                                                                      ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                     ;
+---------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+-------------------------+
; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Single Port ; 4096         ; 32           ; --           ; --           ; 131072  ; dmem.mif                ;
; imem:my_imem|altsyncram:altsyncram_component|altsyncram_2m81:auto_generated|ALTSYNCRAM                                    ; AUTO ; ROM         ; 4096         ; 32           ; --           ; --           ; 131072  ; imem.mif                ;
; vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component|altsyncram_sfc1:auto_generated|ALTSYNCRAM         ; M9K  ; ROM         ; 676          ; 3            ; --           ; --           ; 2028    ; img/ball_data.mif       ;
; vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component|altsyncram_kgc1:auto_generated|ALTSYNCRAM        ; M9K  ; ROM         ; 8            ; 24           ; --           ; --           ; 192     ; img/ball_index.mif      ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ALTSYNCRAM   ; M9K  ; ROM         ; 307200       ; 8            ; --           ; --           ; 2457600 ; lab7_img_data.mif       ;
; vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_pjc1:auto_generated|ALTSYNCRAM ; M9K  ; ROM         ; 256          ; 24           ; --           ; --           ; 6144    ; lab7_img_index.mif      ;
; vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated|ALTSYNCRAM         ; M9K  ; ROM         ; 75150        ; 5            ; --           ; --           ; 375750  ; img/logo_data.mif       ;
; vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component|altsyncram_pic1:auto_generated|ALTSYNCRAM        ; M9K  ; ROM         ; 32           ; 24           ; --           ; --           ; 768     ; img/logo_index.mif      ;
; vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component|altsyncram_bnc1:auto_generated|ALTSYNCRAM     ; M9K  ; ROM         ; 1100         ; 3            ; --           ; --           ; 3300    ; img/paddle_data.mif     ;
; vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component|altsyncram_3nc1:auto_generated|ALTSYNCRAM    ; M9K  ; ROM         ; 8            ; 24           ; --           ; --           ; 192     ; img/paddle_index.mif    ;
; vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|ALTSYNCRAM     ; M9K  ; ROM         ; 72320        ; 3            ; --           ; --           ; 216960  ; img/guitartop_data.mif  ;
; vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component|altsyncram_o2d1:auto_generated|ALTSYNCRAM    ; M9K  ; ROM         ; 8            ; 24           ; --           ; --           ; 192     ; img/guitartop_index.mif ;
; vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component|altsyncram_rqc1:auto_generated|ALTSYNCRAM       ; M9K  ; ROM         ; 841          ; 3            ; --           ; --           ; 2523    ; img/yelnote_data.mif    ;
; vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component|altsyncram_prc1:auto_generated|ALTSYNCRAM      ; M9K  ; ROM         ; 8            ; 24           ; --           ; --           ; 192     ; img/yelnote_index.mif   ;
+---------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+-------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 1           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 2           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+----------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                    ;
+--------+--------------+---------+--------------+--------------+------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance        ; IP Include File ;
+--------+--------------+---------+--------------+--------------+------------------------+-----------------+
; Altera ; RAM: 1-PORT  ; 13.1    ; N/A          ; N/A          ; |skeleton|dmem:my_dmem ; dmem.v          ;
; Altera ; ROM: 1-PORT  ; 13.1    ; N/A          ; N/A          ; |skeleton|imem:my_imem ; imem.v          ;
+--------+--------------+---------+--------------+--------------+------------------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                 ; Reason for Removal                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[31].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[30].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[29].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[28].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[27].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[26].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[25].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[24].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[23].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[22].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[21].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[20].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[19].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[18].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[17].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[16].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[15].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[14].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[13].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[12].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[11].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[10].dffe|q                                                             ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[9].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[8].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[7].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[6].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[5].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[4].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[3].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[2].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[1].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:register0|d_dffe_ref:loop1[0].dffe|q                                                              ; Stuck at GND due to stuck port clock_enable                                                                                             ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[31].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[30].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[29].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[28].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[27].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[26].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[25].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[24].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[23].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[22].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[21].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[20].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[19].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[18].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[17].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[16].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[15].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[14].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[13].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[12].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[11].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[10].dffe|q                                                                 ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[9].dffe|q                                                                  ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[8].dffe|q                                                                  ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[7].dffe|q                                                                  ; Stuck at GND due to stuck port data_in                                                                                                  ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[6].dffe|q                                                                  ; Stuck at GND due to stuck port data_in                                                                                                  ;
; vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|address_reg_a[0]       ; Lost fanout                                                                                                                             ;
; vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|address_reg_a[0..3]    ; Lost fanout                                                                                                                             ;
; processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[0].dffe|q                                       ; Stuck at GND due to stuck port data_in                                                                                                  ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[11].dffe|q                                             ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[11].dffe|q                                            ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[10].dffe|q                                             ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[10].dffe|q                                            ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[9].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[9].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[8].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[8].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[7].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[7].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[6].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[6].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[5].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[5].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[4].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[4].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[3].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[3].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[2].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[2].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[1].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[1].dffe|q                                             ;
; processor_processor:my_processor|z_reg_12:dx_pc_hold|z_dflipflop:loop1[0].dffe|q                                              ; Merged with processor_processor:my_processor|z_reg_12:xm_pc_reg|z_dflipflop:loop1[0].dffe|q                                             ;
; processor_processor:my_processor|x_div:my_div|z_dflipflop:shiftreg_1|q                                                        ; Merged with processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:dffe|q                                                    ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|address_reg_a[3] ; Merged with vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|address_reg_a[3] ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|address_reg_a[2] ; Merged with vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|address_reg_a[2] ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|address_reg_a[1] ; Merged with vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|address_reg_a[1] ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|address_reg_a[0] ; Merged with vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|address_reg_a[0] ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[4].dffe|q                                                                  ; Merged with regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[3].dffe|q                                                                ;
; regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[5].dffe|q                                                                  ; Merged with regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[3].dffe|q                                                                ;
; Total Number of Removed Registers = 83                                                                                        ;                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1733  ;
; Number of registers using Synchronous Clear  ; 35    ;
; Number of registers using Synchronous Load   ; 94    ;
; Number of registers using Asynchronous Clear ; 40    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1305  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------+
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_27:xm_ctrl_reg|z_dflipflop:loop1[25].dffe|q            ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[48].dffe|q      ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[54].dffe|q      ;
; 3:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_64:regs|z_dflipflop:loop1[58].dffe|q      ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[14].dffe|q ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[21].dffe|q ;
; 3:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0|z_dflipflop:loop1[27].dffe|q ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[13].dffe|q ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[20].dffe|q ;
; 3:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1|z_dflipflop:loop1[25].dffe|q ;
; 4:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[2].dffe|q                  ;
; 6:1                ; 24 bits   ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; Yes        ; |skeleton|vga_controller:vga_ins|bgr_data[3]                                                            ;
; 32:1               ; 26 bits   ; 546 LEs       ; 520 LEs              ; 26 LEs                 ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[31].dffe|q               ;
; 32:1               ; 6 bits    ; 126 LEs       ; 126 LEs              ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_32:dx_a_reg|z_dflipflop:loop1[3].dffe|q                ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[9].dffe|q                  ;
; 14:1               ; 4 bits    ; 36 LEs        ; 32 LEs               ; 4 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[5].dffe|q                ;
; 15:1               ; 7 bits    ; 70 LEs        ; 56 LEs               ; 14 LEs                 ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[10].dffe|q               ;
; 16:1               ; 7 bits    ; 70 LEs        ; 70 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[20].dffe|q               ;
; 17:1               ; 3 bits    ; 33 LEs        ; 30 LEs               ; 3 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[27].dffe|q               ;
; 18:1               ; 2 bits    ; 24 LEs        ; 22 LEs               ; 2 LEs                  ; Yes        ; |skeleton|processor_processor:my_processor|z_reg_32:xm_o_reg|z_dflipflop:loop1[28].dffe|q               ;
; 3:1                ; 20 bits   ; 40 LEs        ; 40 LEs               ; 0 LEs                  ; No         ; |skeleton|processor_processor:my_processor|data_writeReg[20]                                            ;
; 3:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |skeleton|processor_processor:my_processor|data_writeReg[0]                                             ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |skeleton|processor_processor:my_processor|z_pmux_3:w_mux|out[3]                                        ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |skeleton|processor_processor:my_processor|z_pmux_3:bp_mux1|out[4]                                      ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |skeleton|processor_processor:my_processor|z_pmux_3:x_b_mux|out[22]                                     ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |skeleton|processor_processor:my_processor|z_pmux_3:x_alu_mux|out[1]                                    ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |skeleton|processor_processor:my_processor|z_pmux_3:x_a_mux|out[11]                                     ;
; 4:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |skeleton|processor_processor:my_processor|x_mult:my_mult|up_sum[14]                                    ;
; 4:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |skeleton|processor_processor:my_processor|x_mult:my_mult|up_sum[22]                                    ;
; 4:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |skeleton|processor_processor:my_processor|x_mult:my_mult|up_sum[30]                                    ;
; 12:1               ; 11 bits   ; 88 LEs        ; 88 LEs               ; 0 LEs                  ; No         ; |skeleton|vga_controller:vga_ins|mux_16:hitness|out[0]                                                  ;
; 514:1              ; 26 bits   ; 8892 LEs      ; 546 LEs              ; 8346 LEs               ; No         ; |skeleton|processor_processor:my_processor|z_pmux_3:d_mux|out[17]                                       ;
; 514:1              ; 3 bits    ; 1026 LEs      ; 66 LEs               ; 960 LEs                ; No         ; |skeleton|processor_processor:my_processor|z_pmux_3:d_mux|out[2]                                        ;
; 13:1               ; 2 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |skeleton|vga_controller:vga_ins|colored_note[0]                                                        ;
; 34:1               ; 3 bits    ; 66 LEs        ; 66 LEs               ; 0 LEs                  ; No         ; |skeleton|processor_processor:my_processor|z_pmux_3:d_mux|out[3]                                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                    ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                     ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_pjc1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                  ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                   ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component|altsyncram_o2d1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                   ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                    ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component|altsyncram_pic1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component|altsyncram_bnc1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                  ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                   ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component|altsyncram_3nc1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                   ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                    ;
+---------------------------------+--------------------+------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component|altsyncram_sfc1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component|altsyncram_kgc1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component|altsyncram_rqc1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                 ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component|altsyncram_prc1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component|altsyncram_lrc1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                    ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                     ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                     ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                      ;
+---------------------------------+--------------------+------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component|altsyncram_9ec1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                             ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                              ;
+---------------------------------+--------------------+------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component|altsyncram_fkc1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                 ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                 ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                  ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component|altsyncram_4ec1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                               ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                ;
+---------------------------------+--------------------+------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Source assignments for imem:my_imem|altsyncram:altsyncram_component|altsyncram_2m81:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------+
; Assignment                      ; Value              ; From ; To                                   ;
+---------------------------------+--------------------+------+--------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                    ;
+---------------------------------+--------------------+------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Source assignments for dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------+
; Assignment                      ; Value              ; From ; To                                   ;
+---------------------------------+--------------------+------+--------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                    ;
+---------------------------------+--------------------+------+--------------------------------------+


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: VGA_Audio_PLL:p1|altpll:altpll_component ;
+-------------------------------+-------------------+-----------------------------------+
; Parameter Name                ; Value             ; Type                              ;
+-------------------------------+-------------------+-----------------------------------+
; OPERATION_MODE                ; NORMAL            ; Untyped                           ;
; PLL_TYPE                      ; AUTO              ; Untyped                           ;
; LPM_HINT                      ; UNUSED            ; Untyped                           ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped                           ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped                           ;
; SCAN_CHAIN                    ; LONG              ; Untyped                           ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped                           ;
; INCLK0_INPUT_FREQUENCY        ; 20000             ; Signed Integer                    ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped                           ;
; GATE_LOCK_SIGNAL              ; NO                ; Untyped                           ;
; GATE_LOCK_COUNTER             ; 0                 ; Untyped                           ;
; LOCK_HIGH                     ; 1                 ; Untyped                           ;
; LOCK_LOW                      ; 1                 ; Untyped                           ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Untyped                           ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Untyped                           ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped                           ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped                           ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped                           ;
; SKIP_VCO                      ; OFF               ; Untyped                           ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped                           ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped                           ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped                           ;
; BANDWIDTH                     ; 0                 ; Untyped                           ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped                           ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped                           ;
; DOWN_SPREAD                   ; 0                 ; Untyped                           ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped                           ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped                           ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK4_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK2_MULTIPLY_BY              ; 1                 ; Signed Integer                    ;
; CLK1_MULTIPLY_BY              ; 181               ; Signed Integer                    ;
; CLK0_MULTIPLY_BY              ; 1                 ; Signed Integer                    ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK2_DIVIDE_BY                ; 2                 ; Signed Integer                    ;
; CLK1_DIVIDE_BY                ; 500               ; Signed Integer                    ;
; CLK0_DIVIDE_BY                ; 2                 ; Signed Integer                    ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK2_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK1_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK0_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; LOCK_WINDOW_UI                ;  0.05             ; Untyped                           ;
; LOCK_WINDOW_UI_BITS           ; UNUSED            ; Untyped                           ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED            ; Untyped                           ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED            ; Untyped                           ;
; DPA_MULTIPLY_BY               ; 0                 ; Untyped                           ;
; DPA_DIVIDE_BY                 ; 1                 ; Untyped                           ;
; DPA_DIVIDER                   ; 0                 ; Untyped                           ;
; EXTCLK3_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK2_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK1_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK0_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK3_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK2_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK1_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK0_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK3_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK2_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK1_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK0_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK3_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK2_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK1_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK0_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK3_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK2_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK1_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK0_DUTY_CYCLE            ; 50                ; Untyped                           ;
; VCO_MULTIPLY_BY               ; 0                 ; Untyped                           ;
; VCO_DIVIDE_BY                 ; 0                 ; Untyped                           ;
; SCLKOUT0_PHASE_SHIFT          ; 0                 ; Untyped                           ;
; SCLKOUT1_PHASE_SHIFT          ; 0                 ; Untyped                           ;
; VCO_MIN                       ; 0                 ; Untyped                           ;
; VCO_MAX                       ; 0                 ; Untyped                           ;
; VCO_CENTER                    ; 0                 ; Untyped                           ;
; PFD_MIN                       ; 0                 ; Untyped                           ;
; PFD_MAX                       ; 0                 ; Untyped                           ;
; M_INITIAL                     ; 0                 ; Untyped                           ;
; M                             ; 0                 ; Untyped                           ;
; N                             ; 1                 ; Untyped                           ;
; M2                            ; 1                 ; Untyped                           ;
; N2                            ; 1                 ; Untyped                           ;
; SS                            ; 1                 ; Untyped                           ;
; C0_HIGH                       ; 0                 ; Untyped                           ;
; C1_HIGH                       ; 0                 ; Untyped                           ;
; C2_HIGH                       ; 0                 ; Untyped                           ;
; C3_HIGH                       ; 0                 ; Untyped                           ;
; C4_HIGH                       ; 0                 ; Untyped                           ;
; C5_HIGH                       ; 0                 ; Untyped                           ;
; C6_HIGH                       ; 0                 ; Untyped                           ;
; C7_HIGH                       ; 0                 ; Untyped                           ;
; C8_HIGH                       ; 0                 ; Untyped                           ;
; C9_HIGH                       ; 0                 ; Untyped                           ;
; C0_LOW                        ; 0                 ; Untyped                           ;
; C1_LOW                        ; 0                 ; Untyped                           ;
; C2_LOW                        ; 0                 ; Untyped                           ;
; C3_LOW                        ; 0                 ; Untyped                           ;
; C4_LOW                        ; 0                 ; Untyped                           ;
; C5_LOW                        ; 0                 ; Untyped                           ;
; C6_LOW                        ; 0                 ; Untyped                           ;
; C7_LOW                        ; 0                 ; Untyped                           ;
; C8_LOW                        ; 0                 ; Untyped                           ;
; C9_LOW                        ; 0                 ; Untyped                           ;
; C0_INITIAL                    ; 0                 ; Untyped                           ;
; C1_INITIAL                    ; 0                 ; Untyped                           ;
; C2_INITIAL                    ; 0                 ; Untyped                           ;
; C3_INITIAL                    ; 0                 ; Untyped                           ;
; C4_INITIAL                    ; 0                 ; Untyped                           ;
; C5_INITIAL                    ; 0                 ; Untyped                           ;
; C6_INITIAL                    ; 0                 ; Untyped                           ;
; C7_INITIAL                    ; 0                 ; Untyped                           ;
; C8_INITIAL                    ; 0                 ; Untyped                           ;
; C9_INITIAL                    ; 0                 ; Untyped                           ;
; C0_MODE                       ; BYPASS            ; Untyped                           ;
; C1_MODE                       ; BYPASS            ; Untyped                           ;
; C2_MODE                       ; BYPASS            ; Untyped                           ;
; C3_MODE                       ; BYPASS            ; Untyped                           ;
; C4_MODE                       ; BYPASS            ; Untyped                           ;
; C5_MODE                       ; BYPASS            ; Untyped                           ;
; C6_MODE                       ; BYPASS            ; Untyped                           ;
; C7_MODE                       ; BYPASS            ; Untyped                           ;
; C8_MODE                       ; BYPASS            ; Untyped                           ;
; C9_MODE                       ; BYPASS            ; Untyped                           ;
; C0_PH                         ; 0                 ; Untyped                           ;
; C1_PH                         ; 0                 ; Untyped                           ;
; C2_PH                         ; 0                 ; Untyped                           ;
; C3_PH                         ; 0                 ; Untyped                           ;
; C4_PH                         ; 0                 ; Untyped                           ;
; C5_PH                         ; 0                 ; Untyped                           ;
; C6_PH                         ; 0                 ; Untyped                           ;
; C7_PH                         ; 0                 ; Untyped                           ;
; C8_PH                         ; 0                 ; Untyped                           ;
; C9_PH                         ; 0                 ; Untyped                           ;
; L0_HIGH                       ; 1                 ; Untyped                           ;
; L1_HIGH                       ; 1                 ; Untyped                           ;
; G0_HIGH                       ; 1                 ; Untyped                           ;
; G1_HIGH                       ; 1                 ; Untyped                           ;
; G2_HIGH                       ; 1                 ; Untyped                           ;
; G3_HIGH                       ; 1                 ; Untyped                           ;
; E0_HIGH                       ; 1                 ; Untyped                           ;
; E1_HIGH                       ; 1                 ; Untyped                           ;
; E2_HIGH                       ; 1                 ; Untyped                           ;
; E3_HIGH                       ; 1                 ; Untyped                           ;
; L0_LOW                        ; 1                 ; Untyped                           ;
; L1_LOW                        ; 1                 ; Untyped                           ;
; G0_LOW                        ; 1                 ; Untyped                           ;
; G1_LOW                        ; 1                 ; Untyped                           ;
; G2_LOW                        ; 1                 ; Untyped                           ;
; G3_LOW                        ; 1                 ; Untyped                           ;
; E0_LOW                        ; 1                 ; Untyped                           ;
; E1_LOW                        ; 1                 ; Untyped                           ;
; E2_LOW                        ; 1                 ; Untyped                           ;
; E3_LOW                        ; 1                 ; Untyped                           ;
; L0_INITIAL                    ; 1                 ; Untyped                           ;
; L1_INITIAL                    ; 1                 ; Untyped                           ;
; G0_INITIAL                    ; 1                 ; Untyped                           ;
; G1_INITIAL                    ; 1                 ; Untyped                           ;
; G2_INITIAL                    ; 1                 ; Untyped                           ;
; G3_INITIAL                    ; 1                 ; Untyped                           ;
; E0_INITIAL                    ; 1                 ; Untyped                           ;
; E1_INITIAL                    ; 1                 ; Untyped                           ;
; E2_INITIAL                    ; 1                 ; Untyped                           ;
; E3_INITIAL                    ; 1                 ; Untyped                           ;
; L0_MODE                       ; BYPASS            ; Untyped                           ;
; L1_MODE                       ; BYPASS            ; Untyped                           ;
; G0_MODE                       ; BYPASS            ; Untyped                           ;
; G1_MODE                       ; BYPASS            ; Untyped                           ;
; G2_MODE                       ; BYPASS            ; Untyped                           ;
; G3_MODE                       ; BYPASS            ; Untyped                           ;
; E0_MODE                       ; BYPASS            ; Untyped                           ;
; E1_MODE                       ; BYPASS            ; Untyped                           ;
; E2_MODE                       ; BYPASS            ; Untyped                           ;
; E3_MODE                       ; BYPASS            ; Untyped                           ;
; L0_PH                         ; 0                 ; Untyped                           ;
; L1_PH                         ; 0                 ; Untyped                           ;
; G0_PH                         ; 0                 ; Untyped                           ;
; G1_PH                         ; 0                 ; Untyped                           ;
; G2_PH                         ; 0                 ; Untyped                           ;
; G3_PH                         ; 0                 ; Untyped                           ;
; E0_PH                         ; 0                 ; Untyped                           ;
; E1_PH                         ; 0                 ; Untyped                           ;
; E2_PH                         ; 0                 ; Untyped                           ;
; E3_PH                         ; 0                 ; Untyped                           ;
; M_PH                          ; 0                 ; Untyped                           ;
; C1_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C2_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C3_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C4_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C5_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C6_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C7_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C8_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C9_USE_CASC_IN                ; OFF               ; Untyped                           ;
; CLK0_COUNTER                  ; G0                ; Untyped                           ;
; CLK1_COUNTER                  ; G0                ; Untyped                           ;
; CLK2_COUNTER                  ; G0                ; Untyped                           ;
; CLK3_COUNTER                  ; G0                ; Untyped                           ;
; CLK4_COUNTER                  ; G0                ; Untyped                           ;
; CLK5_COUNTER                  ; G0                ; Untyped                           ;
; CLK6_COUNTER                  ; E0                ; Untyped                           ;
; CLK7_COUNTER                  ; E1                ; Untyped                           ;
; CLK8_COUNTER                  ; E2                ; Untyped                           ;
; CLK9_COUNTER                  ; E3                ; Untyped                           ;
; L0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; L1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G2_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G3_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E2_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E3_TIME_DELAY                 ; 0                 ; Untyped                           ;
; M_TIME_DELAY                  ; 0                 ; Untyped                           ;
; N_TIME_DELAY                  ; 0                 ; Untyped                           ;
; EXTCLK3_COUNTER               ; E3                ; Untyped                           ;
; EXTCLK2_COUNTER               ; E2                ; Untyped                           ;
; EXTCLK1_COUNTER               ; E1                ; Untyped                           ;
; EXTCLK0_COUNTER               ; E0                ; Untyped                           ;
; ENABLE0_COUNTER               ; L0                ; Untyped                           ;
; ENABLE1_COUNTER               ; L0                ; Untyped                           ;
; CHARGE_PUMP_CURRENT           ; 2                 ; Untyped                           ;
; LOOP_FILTER_R                 ;  1.000000         ; Untyped                           ;
; LOOP_FILTER_C                 ; 5                 ; Untyped                           ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999              ; Untyped                           ;
; LOOP_FILTER_R_BITS            ; 9999              ; Untyped                           ;
; LOOP_FILTER_C_BITS            ; 9999              ; Untyped                           ;
; VCO_POST_SCALE                ; 0                 ; Untyped                           ;
; CLK2_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; CLK1_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; CLK0_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II        ; Untyped                           ;
; PORT_CLKENA0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA2                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA3                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA4                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA5                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLK0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK2                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK3                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKBAD0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKBAD1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK0                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK1                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK2                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK3                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK4                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK5                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK6                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK7                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK8                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK9                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDATA                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDATAOUT              ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDONE                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKLOSS                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_INCLK1                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_INCLK0                   ; PORT_USED         ; Untyped                           ;
; PORT_FBIN                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_PLLENA                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKSWITCH                ; PORT_UNUSED       ; Untyped                           ;
; PORT_ARESET                   ; PORT_USED         ; Untyped                           ;
; PORT_PFDENA                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANCLK                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANACLR                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANREAD                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANWRITE                ; PORT_UNUSED       ; Untyped                           ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_LOCKED                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED       ; Untyped                           ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_PHASEDONE                ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASESTEP                ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANCLKENA               ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED       ; Untyped                           ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY ; Untyped                           ;
; M_TEST_SOURCE                 ; 5                 ; Untyped                           ;
; C0_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C1_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C2_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C3_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C4_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C5_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C6_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C7_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C8_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C9_TEST_SOURCE                ; 5                 ; Untyped                           ;
; CBXI_PARAMETER                ; NOTHING           ; Untyped                           ;
; VCO_FREQUENCY_CONTROL         ; AUTO              ; Untyped                           ;
; VCO_PHASE_SHIFT_STEP          ; 0                 ; Untyped                           ;
; WIDTH_CLOCK                   ; 6                 ; Untyped                           ;
; WIDTH_PHASECOUNTERSELECT      ; 4                 ; Untyped                           ;
; USING_FBMIMICBIDIR_PORT       ; OFF               ; Untyped                           ;
; DEVICE_FAMILY                 ; Cyclone IV E      ; Untyped                           ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED            ; Untyped                           ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF               ; Untyped                           ;
; AUTO_CARRY_CHAINS             ; ON                ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS          ; OFF               ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS           ; ON                ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS        ; OFF               ; IGNORE_CASCADE                    ;
+-------------------------------+-------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|video_sync_generator:LTM_ins ;
+----------------+-------+-------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                    ;
+----------------+-------+-------------------------------------------------------------------------+
; hori_line      ; 800   ; Signed Integer                                                          ;
; hori_back      ; 144   ; Signed Integer                                                          ;
; hori_front     ; 16    ; Signed Integer                                                          ;
; vert_line      ; 525   ; Signed Integer                                                          ;
; vert_back      ; 34    ; Signed Integer                                                          ;
; vert_front     ; 11    ; Signed Integer                                                          ;
; H_sync_cycle   ; 96    ; Signed Integer                                                          ;
; V_sync_cycle   ; 2     ; Signed Integer                                                          ;
+----------------+-------+-------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                           ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                        ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                 ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                        ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                        ;
; WIDTH_A                            ; 8                    ; Signed Integer                                                 ;
; WIDTHAD_A                          ; 19                   ; Signed Integer                                                 ;
; NUMWORDS_A                         ; 307200               ; Signed Integer                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                        ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                        ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WIDTH_B                            ; 1                    ; Untyped                                                        ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                        ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                        ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                        ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                        ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                        ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                        ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                        ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; INIT_FILE                          ; lab7_img_data.mif    ; Untyped                                                        ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                        ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                        ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                        ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                        ;
; CBXI_PARAMETER                     ; altsyncram_ekc1      ; Untyped                                                        ;
+------------------------------------+----------------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                             ;
+------------------------------------+----------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                          ;
; WIDTH_A                            ; 24                   ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 8                    ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 256                  ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                          ;
; WIDTH_B                            ; 1                    ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                          ;
; INIT_FILE                          ; lab7_img_index.mif   ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_pjc1      ; Untyped                                                          ;
+------------------------------------+----------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component ;
+------------------------------------+------------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                  ; Type                                                       ;
+------------------------------------+------------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                      ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                     ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                    ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                     ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                    ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                      ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                    ; Untyped                                                    ;
; WIDTH_A                            ; 3                      ; Signed Integer                                             ;
; WIDTHAD_A                          ; 17                     ; Signed Integer                                             ;
; NUMWORDS_A                         ; 72320                  ; Signed Integer                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED           ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                   ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                   ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                   ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                   ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                   ; Untyped                                                    ;
; WIDTH_B                            ; 1                      ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                      ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                      ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1                 ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                 ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1                 ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1                 ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED           ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1                 ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                   ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                   ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                   ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                   ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                   ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                   ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                      ; Signed Integer                                             ;
; WIDTH_BYTEENA_B                    ; 1                      ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; M9K                    ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                      ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE              ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ   ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ   ; Untyped                                                    ;
; INIT_FILE                          ; img/guitartop_data.mif ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A                 ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                      ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                 ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                 ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                 ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                 ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN        ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN        ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                  ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                  ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                      ; Untyped                                                    ;
; DEVICE_FAMILY                      ; Cyclone IV E           ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_25d1        ; Untyped                                                    ;
+------------------------------------+------------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component ;
+------------------------------------+-------------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                   ; Type                                                       ;
+------------------------------------+-------------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                       ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                      ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                     ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                      ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                     ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                       ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                     ; Untyped                                                    ;
; WIDTH_A                            ; 24                      ; Signed Integer                                             ;
; WIDTHAD_A                          ; 3                       ; Signed Integer                                             ;
; NUMWORDS_A                         ; 8                       ; Signed Integer                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED            ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                    ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                    ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                    ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                    ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                    ; Untyped                                                    ;
; WIDTH_B                            ; 1                       ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                       ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                       ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1                  ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                  ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1                  ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1                  ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED            ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1                  ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                    ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                    ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                    ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                    ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                    ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                       ; Signed Integer                                             ;
; WIDTH_BYTEENA_B                    ; 1                       ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; M9K                     ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                       ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE               ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ    ; Untyped                                                    ;
; INIT_FILE                          ; img/guitartop_index.mif ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A                  ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                       ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                  ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                  ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                  ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                  ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN         ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN         ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                   ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                   ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                       ; Untyped                                                    ;
; DEVICE_FAMILY                      ; Cyclone IV E            ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_o2d1         ; Untyped                                                    ;
+------------------------------------+-------------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                     ;
+------------------------------------+----------------------+----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                  ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                               ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                             ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                             ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                           ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                  ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                  ;
; WIDTH_A                            ; 5                    ; Signed Integer                                           ;
; WIDTHAD_A                          ; 17                   ; Signed Integer                                           ;
; NUMWORDS_A                         ; 75150                ; Signed Integer                                           ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                  ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                  ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WIDTH_B                            ; 1                    ; Untyped                                                  ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                  ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                  ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                  ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                  ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                  ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                  ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                           ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                  ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                  ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; INIT_FILE                          ; img/logo_data.mif    ; Untyped                                                  ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                  ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                  ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                  ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                  ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                  ;
; CBXI_PARAMETER                     ; altsyncram_qjc1      ; Untyped                                                  ;
+------------------------------------+----------------------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                      ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                   ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                              ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                            ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                   ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                   ;
; WIDTH_A                            ; 24                   ; Signed Integer                                            ;
; WIDTHAD_A                          ; 5                    ; Signed Integer                                            ;
; NUMWORDS_A                         ; 32                   ; Signed Integer                                            ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                   ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                   ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WIDTH_B                            ; 1                    ; Untyped                                                   ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                   ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                   ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                   ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                   ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                   ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                            ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                   ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                   ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; INIT_FILE                          ; img/logo_index.mif   ; Untyped                                                   ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                   ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                   ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                   ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                   ;
; CBXI_PARAMETER                     ; altsyncram_pic1      ; Untyped                                                   ;
+------------------------------------+----------------------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+--------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                         ;
+------------------------------------+----------------------+--------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                      ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                   ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                 ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                 ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                               ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                      ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                      ;
; WIDTH_A                            ; 3                    ; Signed Integer                                               ;
; WIDTHAD_A                          ; 11                   ; Signed Integer                                               ;
; NUMWORDS_A                         ; 1100                 ; Signed Integer                                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                      ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                      ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                      ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                      ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                      ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                      ;
; WIDTH_B                            ; 1                    ; Untyped                                                      ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                      ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                      ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                      ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                      ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                      ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                      ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                      ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                      ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                      ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                      ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                      ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                      ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                      ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                      ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                      ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                      ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                      ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                      ;
; INIT_FILE                          ; img/paddle_data.mif  ; Untyped                                                      ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                      ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                      ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                      ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                      ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                      ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                      ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                      ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                      ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                      ;
; CBXI_PARAMETER                     ; altsyncram_bnc1      ; Untyped                                                      ;
+------------------------------------+----------------------+--------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+---------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                          ;
+------------------------------------+----------------------+---------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                       ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                       ;
; WIDTH_A                            ; 24                   ; Signed Integer                                                ;
; WIDTHAD_A                          ; 3                    ; Signed Integer                                                ;
; NUMWORDS_A                         ; 8                    ; Signed Integer                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                       ;
; WIDTH_B                            ; 1                    ; Untyped                                                       ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                       ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                       ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                       ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                       ;
; INIT_FILE                          ; img/paddle_index.mif ; Untyped                                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                       ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                       ;
; CBXI_PARAMETER                     ; altsyncram_3nc1      ; Untyped                                                       ;
+------------------------------------+----------------------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                     ;
+------------------------------------+----------------------+----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                  ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                               ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                             ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                             ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                           ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                  ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                  ;
; WIDTH_A                            ; 3                    ; Signed Integer                                           ;
; WIDTHAD_A                          ; 10                   ; Signed Integer                                           ;
; NUMWORDS_A                         ; 676                  ; Signed Integer                                           ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                  ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                  ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WIDTH_B                            ; 1                    ; Untyped                                                  ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                  ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                  ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                  ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                  ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                  ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                  ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                           ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                  ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                  ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; INIT_FILE                          ; img/ball_data.mif    ; Untyped                                                  ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                  ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                  ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                  ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                  ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                  ;
; CBXI_PARAMETER                     ; altsyncram_sfc1      ; Untyped                                                  ;
+------------------------------------+----------------------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                      ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                   ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                              ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                            ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                   ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                   ;
; WIDTH_A                            ; 24                   ; Signed Integer                                            ;
; WIDTHAD_A                          ; 3                    ; Signed Integer                                            ;
; NUMWORDS_A                         ; 8                    ; Signed Integer                                            ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                   ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                   ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WIDTH_B                            ; 1                    ; Untyped                                                   ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                   ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                   ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                   ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                   ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                   ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                            ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                   ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                   ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; INIT_FILE                          ; img/ball_index.mif   ; Untyped                                                   ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                   ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                   ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                   ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                   ;
; CBXI_PARAMETER                     ; altsyncram_kgc1      ; Untyped                                                   ;
+------------------------------------+----------------------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                       ;
+------------------------------------+----------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                    ;
; WIDTH_A                            ; 3                    ; Signed Integer                                             ;
; WIDTHAD_A                          ; 10                   ; Signed Integer                                             ;
; NUMWORDS_A                         ; 841                  ; Signed Integer                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WIDTH_B                            ; 1                    ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; INIT_FILE                          ; img/yelnote_data.mif ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                    ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_rqc1      ; Untyped                                                    ;
+------------------------------------+----------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component ;
+------------------------------------+-----------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                 ; Type                                                       ;
+------------------------------------+-----------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                     ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                    ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                   ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                    ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                   ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                     ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                   ; Untyped                                                    ;
; WIDTH_A                            ; 24                    ; Signed Integer                                             ;
; WIDTHAD_A                          ; 3                     ; Signed Integer                                             ;
; NUMWORDS_A                         ; 8                     ; Signed Integer                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED          ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                  ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                  ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                  ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                  ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                  ; Untyped                                                    ;
; WIDTH_B                            ; 1                     ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                     ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                     ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1                ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1                ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1                ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED          ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1                ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                  ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                  ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                  ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                  ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                  ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                  ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                     ; Signed Integer                                             ;
; WIDTH_BYTEENA_B                    ; 1                     ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; M9K                   ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                     ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE             ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ  ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ  ; Untyped                                                    ;
; INIT_FILE                          ; img/yelnote_index.mif ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A                ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                     ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN       ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN       ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                 ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                 ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                     ; Untyped                                                    ;
; DEVICE_FAMILY                      ; Cyclone IV E          ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_prc1       ; Untyped                                                    ;
+------------------------------------+-----------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                           ;
+------------------------------------+----------------------+----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                        ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                 ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                        ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                        ;
; WIDTH_A                            ; 3                    ; Signed Integer                                                 ;
; WIDTHAD_A                          ; 13                   ; Signed Integer                                                 ;
; NUMWORDS_A                         ; 8000                 ; Signed Integer                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                        ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                        ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                        ;
; WIDTH_B                            ; 1                    ; Untyped                                                        ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                        ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                        ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                        ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                        ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                        ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                        ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                        ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                        ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                        ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                        ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                        ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                        ;
; INIT_FILE                          ; img/welcome_data.mif ; Untyped                                                        ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                        ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                        ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                        ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                        ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                        ;
; CBXI_PARAMETER                     ; altsyncram_lrc1      ; Untyped                                                        ;
+------------------------------------+----------------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component ;
+------------------------------------+-----------------------+----------------------------------------------------------------+
; Parameter Name                     ; Value                 ; Type                                                           ;
+------------------------------------+-----------------------+----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                     ; Untyped                                                        ;
; AUTO_CARRY_CHAINS                  ; ON                    ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS               ; OFF                   ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                ; ON                    ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                   ; IGNORE_CASCADE                                                 ;
; WIDTH_BYTEENA                      ; 1                     ; Untyped                                                        ;
; OPERATION_MODE                     ; ROM                   ; Untyped                                                        ;
; WIDTH_A                            ; 24                    ; Signed Integer                                                 ;
; WIDTHAD_A                          ; 3                     ; Signed Integer                                                 ;
; NUMWORDS_A                         ; 8                     ; Signed Integer                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED          ; Untyped                                                        ;
; ADDRESS_ACLR_A                     ; NONE                  ; Untyped                                                        ;
; OUTDATA_ACLR_A                     ; NONE                  ; Untyped                                                        ;
; WRCONTROL_ACLR_A                   ; NONE                  ; Untyped                                                        ;
; INDATA_ACLR_A                      ; NONE                  ; Untyped                                                        ;
; BYTEENA_ACLR_A                     ; NONE                  ; Untyped                                                        ;
; WIDTH_B                            ; 1                     ; Untyped                                                        ;
; WIDTHAD_B                          ; 1                     ; Untyped                                                        ;
; NUMWORDS_B                         ; 1                     ; Untyped                                                        ;
; INDATA_REG_B                       ; CLOCK1                ; Untyped                                                        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                ; Untyped                                                        ;
; RDCONTROL_REG_B                    ; CLOCK1                ; Untyped                                                        ;
; ADDRESS_REG_B                      ; CLOCK1                ; Untyped                                                        ;
; OUTDATA_REG_B                      ; UNREGISTERED          ; Untyped                                                        ;
; BYTEENA_REG_B                      ; CLOCK1                ; Untyped                                                        ;
; INDATA_ACLR_B                      ; NONE                  ; Untyped                                                        ;
; WRCONTROL_ACLR_B                   ; NONE                  ; Untyped                                                        ;
; ADDRESS_ACLR_B                     ; NONE                  ; Untyped                                                        ;
; OUTDATA_ACLR_B                     ; NONE                  ; Untyped                                                        ;
; RDCONTROL_ACLR_B                   ; NONE                  ; Untyped                                                        ;
; BYTEENA_ACLR_B                     ; NONE                  ; Untyped                                                        ;
; WIDTH_BYTEENA_A                    ; 1                     ; Signed Integer                                                 ;
; WIDTH_BYTEENA_B                    ; 1                     ; Untyped                                                        ;
; RAM_BLOCK_TYPE                     ; M9K                   ; Untyped                                                        ;
; BYTE_SIZE                          ; 8                     ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE             ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ  ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ  ; Untyped                                                        ;
; INIT_FILE                          ; img/welcome_index.mif ; Untyped                                                        ;
; INIT_FILE_LAYOUT                   ; PORT_A                ; Untyped                                                        ;
; MAXIMUM_DEPTH                      ; 0                     ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN       ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN       ; Untyped                                                        ;
; ENABLE_ECC                         ; FALSE                 ; Untyped                                                        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                 ; Untyped                                                        ;
; WIDTH_ECCSTATUS                    ; 3                     ; Untyped                                                        ;
; DEVICE_FAMILY                      ; Cyclone IV E          ; Untyped                                                        ;
; CBXI_PARAMETER                     ; altsyncram_5rc1       ; Untyped                                                        ;
+------------------------------------+-----------------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                     ;
+------------------------------------+----------------------+----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                  ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                               ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                             ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                             ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                           ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                  ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                  ;
; WIDTH_A                            ; 3                    ; Signed Integer                                           ;
; WIDTHAD_A                          ; 17                   ; Signed Integer                                           ;
; NUMWORDS_A                         ; 75150                ; Signed Integer                                           ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                  ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                  ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WIDTH_B                            ; 1                    ; Untyped                                                  ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                  ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                  ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                  ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                  ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                  ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                  ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                           ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                  ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                  ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; INIT_FILE                          ; img/over_data.mif    ; Untyped                                                  ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                  ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                  ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                  ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                  ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                  ;
; CBXI_PARAMETER                     ; altsyncram_3kc1      ; Untyped                                                  ;
+------------------------------------+----------------------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                      ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                   ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                              ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                            ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                   ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                   ;
; WIDTH_A                            ; 24                   ; Signed Integer                                            ;
; WIDTHAD_A                          ; 3                    ; Signed Integer                                            ;
; NUMWORDS_A                         ; 8                    ; Signed Integer                                            ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                   ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                   ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WIDTH_B                            ; 1                    ; Untyped                                                   ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                   ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                   ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                   ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                   ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                   ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                            ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                   ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                   ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; INIT_FILE                          ; img/over_index.mif   ; Untyped                                                   ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                   ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                   ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                   ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                   ;
; CBXI_PARAMETER                     ; altsyncram_lhc1      ; Untyped                                                   ;
+------------------------------------+----------------------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                     ;
+------------------------------------+----------------------+----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                  ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                               ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                             ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                             ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                           ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                  ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                  ;
; WIDTH_A                            ; 3                    ; Signed Integer                                           ;
; WIDTHAD_A                          ; 14                   ; Signed Integer                                           ;
; NUMWORDS_A                         ; 10000                ; Signed Integer                                           ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                  ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                  ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WIDTH_B                            ; 1                    ; Untyped                                                  ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                  ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                  ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                  ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                  ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                  ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                  ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                           ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                  ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                  ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; INIT_FILE                          ; img/inst_data.mif    ; Untyped                                                  ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                  ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                  ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                  ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                  ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                  ;
; CBXI_PARAMETER                     ; altsyncram_hjc1      ; Untyped                                                  ;
+------------------------------------+----------------------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                      ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                   ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                              ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                            ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                   ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                   ;
; WIDTH_A                            ; 24                   ; Signed Integer                                            ;
; WIDTHAD_A                          ; 3                    ; Signed Integer                                            ;
; NUMWORDS_A                         ; 8                    ; Signed Integer                                            ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                   ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                   ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WIDTH_B                            ; 1                    ; Untyped                                                   ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                   ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                   ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                   ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                   ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                   ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                            ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                   ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                   ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; INIT_FILE                          ; img/inst_index.mif   ; Untyped                                                   ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                   ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                   ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                   ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                   ;
; CBXI_PARAMETER                     ; altsyncram_nhc1      ; Untyped                                                   ;
+------------------------------------+----------------------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                ;
; WIDTH_A                            ; 3                    ; Signed Integer                                         ;
; WIDTHAD_A                          ; 11                   ; Signed Integer                                         ;
; NUMWORDS_A                         ; 1248                 ; Signed Integer                                         ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                         ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; img/one_data.mif     ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_gec1      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+---------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                    ;
+------------------------------------+----------------------+---------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                 ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                              ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                            ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                            ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                          ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                 ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                 ;
; WIDTH_A                            ; 24                   ; Signed Integer                                          ;
; WIDTHAD_A                          ; 3                    ; Signed Integer                                          ;
; NUMWORDS_A                         ; 8                    ; Signed Integer                                          ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                 ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                 ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WIDTH_B                            ; 1                    ; Untyped                                                 ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                 ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                 ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                 ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                 ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                 ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                 ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                          ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                 ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                 ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; INIT_FILE                          ; img/one_index.mif    ; Untyped                                                 ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                 ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                 ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                 ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                 ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                 ;
; CBXI_PARAMETER                     ; altsyncram_rdc1      ; Untyped                                                 ;
+------------------------------------+----------------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                ;
; WIDTH_A                            ; 2                    ; Signed Integer                                         ;
; WIDTHAD_A                          ; 11                   ; Signed Integer                                         ;
; NUMWORDS_A                         ; 1122                 ; Signed Integer                                         ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                         ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; img/hit_data.mif     ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_9ec1      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+---------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                    ;
+------------------------------------+----------------------+---------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                 ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                              ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                            ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                            ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                          ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                 ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                 ;
; WIDTH_A                            ; 24                   ; Signed Integer                                          ;
; WIDTHAD_A                          ; 2                    ; Signed Integer                                          ;
; NUMWORDS_A                         ; 4                    ; Signed Integer                                          ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                 ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                 ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WIDTH_B                            ; 1                    ; Untyped                                                 ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                 ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                 ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                 ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                 ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                 ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                 ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                          ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                 ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                 ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; INIT_FILE                          ; img/hit_index.mif    ; Untyped                                                 ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                 ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                 ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                 ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                 ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                 ;
; CBXI_PARAMETER                     ; altsyncram_pdc1      ; Untyped                                                 ;
+------------------------------------+----------------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                       ;
+------------------------------------+----------------------+------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                    ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                    ;
; WIDTH_A                            ; 4                    ; Signed Integer                                             ;
; WIDTHAD_A                          ; 11                   ; Signed Integer                                             ;
; NUMWORDS_A                         ; 1521                 ; Signed Integer                                             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                    ;
; WIDTH_B                            ; 1                    ; Untyped                                                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                    ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                    ;
; INIT_FILE                          ; img/flame_data.mif   ; Untyped                                                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                    ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                    ;
; CBXI_PARAMETER                     ; altsyncram_fkc1      ; Untyped                                                    ;
+------------------------------------+----------------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                        ;
+------------------------------------+----------------------+-------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                     ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                              ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                     ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                     ;
; WIDTH_A                            ; 24                   ; Signed Integer                                              ;
; WIDTHAD_A                          ; 4                    ; Signed Integer                                              ;
; NUMWORDS_A                         ; 16                   ; Signed Integer                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                     ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                     ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                     ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                     ;
; WIDTH_B                            ; 1                    ; Untyped                                                     ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                     ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                     ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                     ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                     ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                     ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                     ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                     ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                     ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                     ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                     ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                     ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                     ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                     ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                     ;
; INIT_FILE                          ; img/flame_index.mif  ; Untyped                                                     ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                     ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                     ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                     ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                     ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                     ;
; CBXI_PARAMETER                     ; altsyncram_elc1      ; Untyped                                                     ;
+------------------------------------+----------------------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                     ;
+------------------------------------+----------------------+----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                  ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                               ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                             ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                             ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                           ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                  ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                  ;
; WIDTH_A                            ; 2                    ; Signed Integer                                           ;
; WIDTHAD_A                          ; 7                    ; Signed Integer                                           ;
; NUMWORDS_A                         ; 100                  ; Signed Integer                                           ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                  ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                  ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                  ;
; WIDTH_B                            ; 1                    ; Untyped                                                  ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                  ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                  ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                  ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                  ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                  ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                  ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                  ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                  ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                  ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                  ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                           ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                  ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                  ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                  ;
; INIT_FILE                          ; img/life_data.mif    ; Untyped                                                  ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                  ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                  ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                  ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                  ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                  ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                  ;
; CBXI_PARAMETER                     ; altsyncram_4ec1      ; Untyped                                                  ;
+------------------------------------+----------------------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                      ;
+------------------------------------+----------------------+-----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                   ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                              ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                            ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                   ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                                   ;
; WIDTH_A                            ; 24                   ; Signed Integer                                            ;
; WIDTHAD_A                          ; 2                    ; Signed Integer                                            ;
; NUMWORDS_A                         ; 4                    ; Signed Integer                                            ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                   ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                   ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                   ;
; WIDTH_B                            ; 1                    ; Untyped                                                   ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                   ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                   ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                   ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                   ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                   ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                   ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                   ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                   ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                   ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                            ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                   ;
; RAM_BLOCK_TYPE                     ; M9K                  ; Untyped                                                   ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                   ;
; INIT_FILE                          ; img/life_index.mif   ; Untyped                                                   ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                   ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                   ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                   ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                   ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                                   ;
; CBXI_PARAMETER                     ; altsyncram_lgc1      ; Untyped                                                   ;
+------------------------------------+----------------------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: imem:my_imem|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------+
; Parameter Name                     ; Value                ; Type                          ;
+------------------------------------+----------------------+-------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                       ;
; OPERATION_MODE                     ; ROM                  ; Untyped                       ;
; WIDTH_A                            ; 32                   ; Signed Integer                ;
; WIDTHAD_A                          ; 12                   ; Signed Integer                ;
; NUMWORDS_A                         ; 4096                 ; Signed Integer                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WIDTH_B                            ; 1                    ; Untyped                       ;
; WIDTHAD_B                          ; 1                    ; Untyped                       ;
; NUMWORDS_B                         ; 1                    ; Untyped                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                       ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; INIT_FILE                          ; imem.mif             ; Untyped                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                       ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                       ;
; CBXI_PARAMETER                     ; altsyncram_2m81      ; Untyped                       ;
+------------------------------------+----------------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dmem:my_dmem|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------+
; Parameter Name                     ; Value                ; Type                          ;
+------------------------------------+----------------------+-------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                       ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                       ;
; WIDTH_A                            ; 32                   ; Signed Integer                ;
; WIDTHAD_A                          ; 12                   ; Signed Integer                ;
; NUMWORDS_A                         ; 4096                 ; Signed Integer                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WIDTH_B                            ; 1                    ; Untyped                       ;
; WIDTHAD_B                          ; 1                    ; Untyped                       ;
; NUMWORDS_B                         ; 1                    ; Untyped                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                       ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; INIT_FILE                          ; dmem.mif             ; Untyped                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                       ;
; CBXI_PARAMETER                     ; altsyncram_8vc1      ; Untyped                       ;
+------------------------------------+----------------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|calcCord:trs|lpm_divide:Div0 ;
+------------------------+----------------+------------------------------------------------------------+
; Parameter Name         ; Value          ; Type                                                       ;
+------------------------+----------------+------------------------------------------------------------+
; LPM_WIDTHN             ; 19             ; Untyped                                                    ;
; LPM_WIDTHD             ; 10             ; Untyped                                                    ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                                    ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                                    ;
; LPM_PIPELINE           ; 0              ; Untyped                                                    ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                                    ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                                    ;
; CBXI_PARAMETER         ; lpm_divide_ikm ; Untyped                                                    ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                                    ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                                    ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                             ;
+------------------------+----------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|calcCord:trs|lpm_divide:Mod0 ;
+------------------------+----------------+------------------------------------------------------------+
; Parameter Name         ; Value          ; Type                                                       ;
+------------------------+----------------+------------------------------------------------------------+
; LPM_WIDTHN             ; 19             ; Untyped                                                    ;
; LPM_WIDTHD             ; 10             ; Untyped                                                    ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                                    ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                                    ;
; LPM_PIPELINE           ; 0              ; Untyped                                                    ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                                    ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                                    ;
; CBXI_PARAMETER         ; lpm_divide_lcm ; Untyped                                                    ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                                    ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                                    ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                             ;
+------------------------+----------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                         ;
+------------------------------------------------+--------------+----------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                               ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                      ;
; LPM_WIDTHB                                     ; 11           ; Untyped                                      ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                      ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                      ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                      ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                      ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                      ;
; LATENCY                                        ; 0            ; Untyped                                      ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                      ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                      ;
; USE_EAB                                        ; OFF          ; Untyped                                      ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                      ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                      ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                      ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                      ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                      ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                      ;
+------------------------------------------------+--------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+----------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                         ;
+------------------------------------------------+--------------+----------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                               ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                      ;
; LPM_WIDTHB                                     ; 11           ; Untyped                                      ;
; LPM_WIDTHP                                     ; 21           ; Untyped                                      ;
; LPM_WIDTHR                                     ; 21           ; Untyped                                      ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                      ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                      ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                      ;
; LATENCY                                        ; 0            ; Untyped                                      ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                      ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                      ;
; USE_EAB                                        ; OFF          ; Untyped                                      ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                      ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                      ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                      ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                          ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                      ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                      ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                      ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                      ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                      ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                      ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                      ;
+------------------------------------------------+--------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:comb_471|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                           ;
+------------------------------------------------+--------------+------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                 ;
; LPM_WIDTHA                                     ; 9            ; Untyped                                        ;
; LPM_WIDTHB                                     ; 17           ; Untyped                                        ;
; LPM_WIDTHP                                     ; 26           ; Untyped                                        ;
; LPM_WIDTHR                                     ; 26           ; Untyped                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                        ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                        ;
; LATENCY                                        ; 0            ; Untyped                                        ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                        ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                        ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                        ;
; CBXI_PARAMETER                                 ; mult_gft     ; Untyped                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                        ;
+------------------------------------------------+--------------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+------------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                           ;
+------------------------------------------------+--------------+------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                   ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                                 ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                        ;
; LPM_WIDTHB                                     ; 10           ; Untyped                                        ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                        ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                        ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                        ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                        ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                        ;
; LATENCY                                        ; 0            ; Untyped                                        ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                        ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                        ;
; USE_EAB                                        ; OFF          ; Untyped                                        ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                        ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                        ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                        ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                        ;
+------------------------------------------------+--------------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+---------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                        ;
+------------------------------------------------+--------------+---------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                              ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHB                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                     ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                     ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                     ;
; LATENCY                                        ; 0            ; Untyped                                     ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                     ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                     ;
; USE_EAB                                        ; OFF          ; Untyped                                     ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                     ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                     ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                     ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                     ;
+------------------------------------------------+--------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+---------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                        ;
+------------------------------------------------+--------------+---------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                              ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHB                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                     ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                     ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                     ;
; LATENCY                                        ; 0            ; Untyped                                     ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                     ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                     ;
; USE_EAB                                        ; OFF          ; Untyped                                     ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                     ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                     ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                     ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                     ;
+------------------------------------------------+--------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+---------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                        ;
+------------------------------------------------+--------------+---------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                              ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHB                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                     ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                     ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                     ;
; LATENCY                                        ; 0            ; Untyped                                     ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                     ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                     ;
; USE_EAB                                        ; OFF          ; Untyped                                     ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                     ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                     ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                     ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                     ;
+------------------------------------------------+--------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+---------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                        ;
+------------------------------------------------+--------------+---------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                              ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHB                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                     ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                     ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                     ;
; LATENCY                                        ; 0            ; Untyped                                     ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                     ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                     ;
; USE_EAB                                        ; OFF          ; Untyped                                     ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                     ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                     ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                     ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                     ;
+------------------------------------------------+--------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+---------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                        ;
+------------------------------------------------+--------------+---------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                              ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHB                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                     ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                     ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                     ;
; LATENCY                                        ; 0            ; Untyped                                     ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                     ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                     ;
; USE_EAB                                        ; OFF          ; Untyped                                     ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                     ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                     ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                     ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                     ;
+------------------------------------------------+--------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+---------------------------------------------+
; Parameter Name                                 ; Value        ; Type                                        ;
+------------------------------------------------+--------------+---------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY                                  ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY                                ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE                                ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE                              ;
; LPM_WIDTHA                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHB                                     ; 10           ; Untyped                                     ;
; LPM_WIDTHP                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHR                                     ; 20           ; Untyped                                     ;
; LPM_WIDTHS                                     ; 1            ; Untyped                                     ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                                     ;
; LPM_PIPELINE                                   ; 0            ; Untyped                                     ;
; LATENCY                                        ; 0            ; Untyped                                     ;
; INPUT_A_IS_CONSTANT                            ; YES          ; Untyped                                     ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                                     ;
; USE_EAB                                        ; OFF          ; Untyped                                     ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                                     ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                                     ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                                     ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K                         ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                                     ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                                     ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                                     ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                                     ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                                     ;
+------------------------------------------------+--------------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                             ;
+-------------------------------+------------------------------------------+
; Name                          ; Value                                    ;
+-------------------------------+------------------------------------------+
; Number of entity instances    ; 1                                        ;
; Entity Instance               ; VGA_Audio_PLL:p1|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                   ;
;     -- PLL_TYPE               ; AUTO                                     ;
;     -- PRIMARY_CLOCK          ; INCLK0                                   ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                    ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                        ;
;     -- VCO_MULTIPLY_BY        ; 0                                        ;
;     -- VCO_DIVIDE_BY          ; 0                                        ;
+-------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                            ;
+-------------------------------------------+---------------------------------------------------------------------------------+
; Name                                      ; Value                                                                           ;
+-------------------------------------------+---------------------------------------------------------------------------------+
; Number of entity instances                ; 28                                                                              ;
; Entity Instance                           ; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 8                                                                               ;
;     -- NUMWORDS_A                         ; 307200                                                                          ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 256                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component     ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 3                                                                               ;
;     -- NUMWORDS_A                         ; 72320                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component    ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 8                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component         ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 5                                                                               ;
;     -- NUMWORDS_A                         ; 75150                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component        ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 32                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component     ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 3                                                                               ;
;     -- NUMWORDS_A                         ; 1100                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component    ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 8                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component         ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 3                                                                               ;
;     -- NUMWORDS_A                         ; 676                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component        ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 8                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component       ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 3                                                                               ;
;     -- NUMWORDS_A                         ; 841                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component      ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 8                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 3                                                                               ;
;     -- NUMWORDS_A                         ; 8000                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component  ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 8                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component         ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 3                                                                               ;
;     -- NUMWORDS_A                         ; 75150                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component        ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 8                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component         ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 3                                                                               ;
;     -- NUMWORDS_A                         ; 10000                                                                           ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component        ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 8                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component           ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 3                                                                               ;
;     -- NUMWORDS_A                         ; 1248                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component          ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 8                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component           ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 2                                                                               ;
;     -- NUMWORDS_A                         ; 1122                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component          ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 4                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component       ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 4                                                                               ;
;     -- NUMWORDS_A                         ; 1521                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component      ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 16                                                                              ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component         ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 2                                                                               ;
;     -- NUMWORDS_A                         ; 100                                                                             ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component        ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 24                                                                              ;
;     -- NUMWORDS_A                         ; 4                                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; imem:my_imem|altsyncram:altsyncram_component                                    ;
;     -- OPERATION_MODE                     ; ROM                                                                             ;
;     -- WIDTH_A                            ; 32                                                                              ;
;     -- NUMWORDS_A                         ; 4096                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
; Entity Instance                           ; dmem:my_dmem|altsyncram:altsyncram_component                                    ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                     ;
;     -- WIDTH_A                            ; 32                                                                              ;
;     -- NUMWORDS_A                         ; 4096                                                                            ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                    ;
;     -- WIDTH_B                            ; 1                                                                               ;
;     -- NUMWORDS_B                         ; 1                                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                          ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                    ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                            ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                       ;
+-------------------------------------------+---------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                                        ;
+---------------------------------------+---------------------------------------------------------------+
; Name                                  ; Value                                                         ;
+---------------------------------------+---------------------------------------------------------------+
; Number of entity instances            ; 10                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0   ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 11                                                            ;
;     -- LPM_WIDTHP                     ; 21                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off_pl|lpm_mult:Mult0   ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 11                                                            ;
;     -- LPM_WIDTHP                     ; 21                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:comb_471|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 9                                                             ;
;     -- LPM_WIDTHB                     ; 17                                                            ;
;     -- LPM_WIDTHP                     ; 26                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 10                                                            ;
;     -- LPM_WIDTHP                     ; 20                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0    ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 10                                                            ;
;     -- LPM_WIDTHP                     ; 20                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off24|lpm_mult:Mult0    ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 10                                                            ;
;     -- LPM_WIDTHP                     ; 20                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off26|lpm_mult:Mult0    ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 10                                                            ;
;     -- LPM_WIDTHP                     ; 20                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off23|lpm_mult:Mult0    ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 10                                                            ;
;     -- LPM_WIDTHP                     ; 20                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off21|lpm_mult:Mult0    ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 10                                                            ;
;     -- LPM_WIDTHP                     ; 20                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
; Entity Instance                       ; vga_controller:vga_ins|address_offset:off22|lpm_mult:Mult0    ;
;     -- LPM_WIDTHA                     ; 10                                                            ;
;     -- LPM_WIDTHB                     ; 10                                                            ;
;     -- LPM_WIDTHP                     ; 20                                                            ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                      ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                           ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                            ;
;     -- USE_EAB                        ; OFF                                                           ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                          ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                            ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                            ;
+---------------------------------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:w_mux"                                                                                                   ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                       ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; in0       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in0[31..5]" will be connected to GND. ;
; in1       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in1[31..5]" will be connected to GND. ;
; in1       ; Input  ; Info     ; Stuck at VCC                                                                                                                                  ;
; in2       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in2[31..5]" will be connected to GND. ;
; in2[4..1] ; Input  ; Info     ; Stuck at VCC                                                                                                                                  ;
; in2[27]   ; Input  ; Info     ; Stuck at GND                                                                                                                                  ;
; out       ; Output ; Warning  ; Output or bidir port (32 bits) is wider than the port expression (5 bits) it drives; bit(s) "out[31..5]" have no fanouts                      ;
; sel2      ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND.  ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:mw_dt_reg" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:mw_o_reg" ;
+------+-------+----------+------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                              ;
+------+-------+----------+------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                         ;
; prn  ; Input ; Info     ; Stuck at VCC                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                         ;
+------+-------+----------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_27:mw_ctrl_reg"                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; clrn     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; prn      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ena      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; q[21..0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:mw_op_reg"                                     ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; clrn      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; prn       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ena       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; q[31..22] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; q[20..9]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; q[7..6]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; q[2..1]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; q[4]      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:mw_pc_reg" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:xm_b_reg" ;
+------+-------+----------+------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                              ;
+------+-------+----------+------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                         ;
; prn  ; Input ; Info     ; Stuck at VCC                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                         ;
+------+-------+----------+------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:xm_o_reg" ;
+------+-------+----------+------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                              ;
+------+-------+----------+------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                         ;
; prn  ; Input ; Info     ; Stuck at VCC                                         ;
; ena  ; Input ; Info     ; Stuck at VCC                                         ;
+------+-------+----------+------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_27:xm_ctrl_reg" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                            ;
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:xm_op_reg" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:xm_pc_reg" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:z_add_im_pc"                                                                               ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                                                       ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; a     ; Input  ; Warning  ; Input port expression (12 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "a[31..12]" will be connected to GND. ;
; c_in  ; Input  ; Info     ; Stuck at GND                                                                                                                                  ;
; sum   ; Output ; Warning  ; Output or bidir port (32 bits) is wider than the port expression (12 bits) it drives; bit(s) "sum[31..12]" have no fanouts                    ;
; c_out ; Output ; Info     ; Explicitly unconnected                                                                                                                        ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_dflipflop:div_error" ;
+------+-------+----------+----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                  ;
+------+-------+----------+----------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                             ;
; prn  ; Input ; Info     ; Stuck at VCC                                             ;
+------+-------+----------+----------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_dflipflop:dffe" ;
+------+-------+----------+-----------------------------------------------------+
; Port ; Type  ; Severity ; Details                                             ;
+------+-------+----------+-----------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                        ;
; prn  ; Input ; Info     ; Stuck at VCC                                        ;
+------+-------+----------+-----------------------------------------------------+


+-------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:div_res" ;
+------+-------+----------+-----------------------------------------------------+
; Port ; Type  ; Severity ; Details                                             ;
+------+-------+----------+-----------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                        ;
; prn  ; Input ; Info     ; Stuck at VCC                                        ;
+------+-------+----------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_dflipflop:shiftreg_1" ;
+------+-------+----------+-----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                   ;
+------+-------+----------+-----------------------------------------------------------+
; ena  ; Input ; Info     ; Stuck at VCC                                              ;
; clrn ; Input ; Info     ; Stuck at VCC                                              ;
; prn  ; Input ; Info     ; Stuck at VCC                                              ;
+------+-------+----------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_shiftreg_32:ddelay|z_dflipflop:dffe" ;
+------+-------+----------+--------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                  ;
+------+-------+----------+--------------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                             ;
+------+-------+----------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_shiftreg_32:ddelay" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                            ;
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|z_reg_64:regs" ;
+------+-------+----------+---------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                       ;
+------+-------+----------+---------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                  ;
; prn  ; Input ; Info     ; Stuck at VCC                                                  ;
; ena  ; Input ; Info     ; Stuck at VCC                                                  ;
+------+-------+----------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|z_dflipflop:shiftreg_1" ;
+------+-------+----------+------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                ;
+------+-------+----------+------------------------------------------------------------------------+
; ena  ; Input ; Info     ; Stuck at VCC                                                           ;
; clrn ; Input ; Info     ; Stuck at VCC                                                           ;
; prn  ; Input ; Info     ; Stuck at VCC                                                           ;
+------+-------+----------+------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold1" ;
+------+-------+----------+--------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                            ;
+------+-------+----------+--------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                       ;
; prn  ; Input ; Info     ; Stuck at VCC                                                       ;
+------+-------+----------+--------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|z_reg_32:neg_hold0" ;
+------+-------+----------+--------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                            ;
+------+-------+----------+--------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                       ;
; prn  ; Input ; Info     ; Stuck at VCC                                                       ;
+------+-------+----------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[3].my_cla_adder1" ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                               ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+
; c_in  ; Input  ; Info     ; Stuck at VCC                                                                                                          ;
; c_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                   ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[3].my_cla_adder0" ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                               ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+
; c_in  ; Input  ; Info     ; Stuck at GND                                                                                                          ;
; c_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                   ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[2].my_cla_adder1" ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                 ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                                                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[2].my_cla_adder0" ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                 ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at GND                                                                                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[1].my_cla_adder1" ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                 ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                                                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:loop2[1].my_cla_adder0" ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                 ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at GND                                                                                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg|x_adder_cl_8x1:my_cla_adder0" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg" ;
+------+-------+----------+-----------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                           ;
+------+-------+----------+-----------------------------------------------------------------------------------+
; a    ; Input ; Info     ; Stuck at GND                                                                      ;
+------+-------+----------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_div:my_div"                                                                ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                  ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; start_div ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_mult_shiftreg:mdelay|z_dflipflop:dffe2" ;
+------+-------+----------+-----------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                     ;
+------+-------+----------+-----------------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                                ;
+------+-------+----------+-----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_mult_shiftreg:mdelay|z_dflipflop:dffe" ;
+------+-------+----------+----------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                    ;
+------+-------+----------+----------------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                               ;
+------+-------+----------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_mult_shiftreg:mdelay" ;
+------+-------+----------+-----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                   ;
+------+-------+----------+-----------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                              ;
; prn  ; Input ; Info     ; Stuck at VCC                                              ;
; ena  ; Input ; Info     ; Stuck at VCC                                              ;
+------+-------+----------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder2" ;
+-------+--------+----------+------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                      ;
+-------+--------+----------+------------------------------------------------------------------------------+
; c_in  ; Input  ; Info     ; Stuck at VCC                                                                 ;
; c_out ; Output ; Info     ; Explicitly unconnected                                                       ;
+-------+--------+----------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder1" ;
+-------+--------+----------+------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                      ;
+-------+--------+----------+------------------------------------------------------------------------------+
; c_in  ; Input  ; Info     ; Stuck at GND                                                                 ;
; c_out ; Output ; Info     ; Explicitly unconnected                                                       ;
+-------+--------+----------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_mult:my_mult|z_adder_select_4x8:my_adder" ;
+---------+-------+----------+----------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                    ;
+---------+-------+----------+----------------------------------------------------------------------------+
; b[8..0] ; Input ; Info     ; Stuck at GND                                                               ;
; c_in    ; Input ; Info     ; Stuck at GND                                                               ;
+---------+-------+----------+----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_mult:my_mult|adder_full:fa0" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:op_B_hold" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:op_A_hold" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|z_mux_8:op_select"                                                                                                                  ;
+--------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                                                          ;
+--------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; select ; Input ; Warning  ; Input port expression (5 bits) is wider than the input port (3 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; in6    ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in6[31..1]" will be connected to GND.                                    ;
; in6    ; Input ; Info     ; Stuck at GND                                                                                                                                                                     ;
; in7    ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in7[31..1]" will be connected to GND.                                    ;
; in7    ; Input ; Info     ; Stuck at GND                                                                                                                                                                     ;
+--------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[3].my_cla_adder1" ;
+-------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                      ;
+-------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; c_in  ; Input  ; Info     ; Stuck at VCC                                                                                                 ;
; c_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                          ;
+-------+--------+----------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[3].my_cla_adder0" ;
+-------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                      ;
+-------+--------+----------+--------------------------------------------------------------------------------------------------------------+
; c_in  ; Input  ; Info     ; Stuck at GND                                                                                                 ;
; c_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                          ;
+-------+--------+----------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[2].my_cla_adder1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[2].my_cla_adder0" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[1].my_cla_adder1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:loop1[1].my_cla_adder0" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|x_alu:my_alu"                                                                                                ;
+--------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port   ; Type  ; Severity ; Details                                                                                                                                      ;
+--------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; ALU_op ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+--------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:x_alu_mux"                                                                                               ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                       ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; in0       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in0[31..5]" will be connected to GND. ;
; in1       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in1[31..5]" will be connected to GND. ;
; in1       ; Input  ; Info     ; Stuck at GND                                                                                                                                  ;
; in2       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in2[31..5]" will be connected to GND. ;
; in2[4..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                  ;
; in2[27]   ; Input  ; Info     ; Stuck at VCC                                                                                                                                  ;
; out       ; Output ; Warning  ; Output or bidir port (32 bits) is wider than the port expression (5 bits) it drives; bit(s) "out[31..5]" have no fanouts                      ;
; sel2      ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND.  ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:x_b_mux"                                                                                          ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; sel2 ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:x_a_mux"                                                                                          ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; sel2 ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:dx_b_reg" ;
+------+-------+----------+------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                              ;
+------+-------+----------+------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                         ;
; prn  ; Input ; Info     ; Stuck at VCC                                         ;
+------+-------+----------+------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:dx_a_reg" ;
+------+-------+----------+------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                              ;
+------+-------+----------+------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                         ;
; prn  ; Input ; Info     ; Stuck at VCC                                         ;
+------+-------+----------+------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_27:dx_ctrl_reg" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                            ;
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:dx_op_reg" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:dx_pc_hold" ;
+------+-------+----------+--------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                ;
+------+-------+----------+--------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                           ;
; prn  ; Input ; Info     ; Stuck at VCC                                           ;
; ena  ; Input ; Info     ; Stuck at VCC                                           ;
+------+-------+----------+--------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:dx_pc_reg" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:d_mux"                                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; sel2 ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_32:fd_inst_reg" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                            ;
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:fd_pc_reg" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                          ;
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[3].my_cla_adder1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[3].my_cla_adder0" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at GND                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[2].my_cla_adder1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[2].my_cla_adder0" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at GND                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[1].my_cla_adder1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at VCC                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:loop1[1].my_cla_adder0" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                              ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+
; c_in ; Input ; Info     ; Stuck at GND                                                                                         ;
+------+-------+----------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_adder_select_4x8:pc_adder"                                                                                  ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                                                       ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; a     ; Input  ; Warning  ; Input port expression (12 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "a[31..12]" will be connected to GND. ;
; b     ; Input  ; Info     ; Stuck at GND                                                                                                                                  ;
; sum   ; Output ; Warning  ; Output or bidir port (32 bits) is wider than the port expression (12 bits) it drives; bit(s) "sum[31..12]" have no fanouts                    ;
; c_out ; Output ; Info     ; Explicitly unconnected                                                                                                                        ;
+-------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_reg_12:pc_reg" ;
+------+-------+----------+----------------------------------------------------+
; Port ; Type  ; Severity ; Details                                            ;
+------+-------+----------+----------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                       ;
; ena  ; Input ; Info     ; Stuck at VCC                                       ;
+------+-------+----------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_equals_5:st1"                                    ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; out  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:bp_mux2"                                                                                                 ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                       ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; in0       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in0[31..5]" will be connected to GND. ;
; in1       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in1[31..5]" will be connected to GND. ;
; in1       ; Input  ; Info     ; Stuck at VCC                                                                                                                                  ;
; in2       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in2[31..5]" will be connected to GND. ;
; in2[4..1] ; Input  ; Info     ; Stuck at VCC                                                                                                                                  ;
; in2[27]   ; Input  ; Info     ; Stuck at GND                                                                                                                                  ;
; out       ; Output ; Warning  ; Output or bidir port (32 bits) is wider than the port expression (5 bits) it drives; bit(s) "out[31..5]" have no fanouts                      ;
; sel2      ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND.  ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor|z_pmux_3:bp_mux1"                                                                                                 ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                       ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; in0       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in0[31..5]" will be connected to GND. ;
; in1       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in1[31..5]" will be connected to GND. ;
; in1       ; Input  ; Info     ; Stuck at VCC                                                                                                                                  ;
; in2       ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in2[31..5]" will be connected to GND. ;
; in2[4..1] ; Input  ; Info     ; Stuck at VCC                                                                                                                                  ;
; in2[27]   ; Input  ; Info     ; Stuck at GND                                                                                                                                  ;
; out       ; Output ; Warning  ; Output or bidir port (32 bits) is wider than the port expression (5 bits) it drives; bit(s) "out[31..5]" have no fanouts                      ;
; sel2      ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND.  ;
+-----------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor_processor:my_processor"                                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; pc   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|d_reg_32:register0" ;
+------+-------+----------+-----------------------------------------+
; Port ; Type  ; Severity ; Details                                 ;
+------+-------+----------+-----------------------------------------+
; d    ; Input ; Info     ; Stuck at GND                            ;
; en   ; Input ; Info     ; Stuck at GND                            ;
+------+-------+----------+-----------------------------------------+


+---------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|d_reg_32:myReg" ;
+------+-------+----------+-------------------------------------+
; Port ; Type  ; Severity ; Details                             ;
+------+-------+----------+-------------------------------------+
; en   ; Input ; Info     ; Stuck at VCC                        ;
+------+-------+----------+-------------------------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|z_decoder_32:decoder0|z_decoder_2:d0" ;
+------+-------+----------+-----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                   ;
+------+-------+----------+-----------------------------------------------------------+
; en   ; Input ; Info     ; Stuck at VCC                                              ;
+------+-------+----------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|z_decoder_32:decoder0"                                              ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; out[29] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; out[0]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile"           ;
+------------------------+-------+----------+--------------+
; Port                   ; Type  ; Severity ; Details      ;
+------------------------+-------+----------+--------------+
; ctrl_reset             ; Input ; Info     ; Stuck at GND ;
; external_inputs[31..6] ; Input ; Info     ; Stuck at GND ;
+------------------------+-------+----------+--------------+


+------------------------------------------+
; Port Connectivity Checks: "imem:my_imem" ;
+-------+-------+----------+---------------+
; Port  ; Type  ; Severity ; Details       ;
+-------+-------+----------+---------------+
; clken ; Input ; Info     ; Stuck at VCC  ;
+-------+-------+----------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|life_index:life_i"                                           ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|life_data:life_d"                                                                                                            ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                           ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "address[18..1]" will be connected to GND. ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|flame_index:flame_i"                                         ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|flame_data:flame_d"                                                                                                          ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                           ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "address[18..1]" will be connected to GND. ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|hit_index:hit_i"                                                                                ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------+
; q    ; Output ; Warning  ; Output or bidir port (24 bits) is wider than the port expression (1 bits) it drives; bit(s) "q[23..1]" have no fanouts ;
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                    ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|hit_data:hit_d"                                                                                                              ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                           ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "address[18..1]" will be connected to GND. ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|one_index:one_i"                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|one_data:one_d"                                                                                                              ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                           ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "address[18..1]" will be connected to GND. ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|inst_index:inst_i"                                           ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|inst_data:inst_d"                                                                                                            ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                           ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "address[18..1]" will be connected to GND. ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|over_index:over_i"                                           ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|over_data:over_d"                                                                                                            ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                           ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "address[18..1]" will be connected to GND. ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|welcome_index:welcome_i"                                     ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; q    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|welcome_data:welcome_d"                                                                                                      ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                           ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "address[18..1]" will be connected to GND. ;
+---------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|yelnote_data:yel_d"                                                                                                                                           ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (10 bits) it drives.  The 9 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|img_index:img_index_inst" ;
+---------------+-------+----------+------------------------------------------+
; Port          ; Type  ; Severity ; Details                                  ;
+---------------+-------+----------+------------------------------------------+
; address[7..2] ; Input ; Info     ; Stuck at GND                             ;
+---------------+-------+----------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|img_data:img_data_inst"                                                                       ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                              ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------------------+
; q    ; Output ; Warning  ; Output or bidir port (8 bits) is wider than the port expression (1 bits) it drives; bit(s) "q[7..1]" have no fanouts ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:comb_471"                                                                                                          ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..12]" will be connected to GND. ;
; x_pos[4..3]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; x_pos[11..8] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; x_pos[6..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; x_pos[2..1]  ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; x_pos[14]    ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; x_pos[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; y_pos        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..12]" will be connected to GND. ;
; y_pos[5..3]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; y_pos[11..8] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; y_pos[2..0]  ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; y_pos[14]    ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; y_pos[13]    ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w            ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[3..1]      ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..9]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[5..4]      ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[15]        ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[14]        ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[13]        ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[7]         ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|mux_16:hitness"                                                                                                         ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                        ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; in0  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in0[18..1]" will be connected to GND.  ;
; in1  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in1[18..1]" will be connected to GND.  ;
; in2  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in2[18..1]" will be connected to GND.  ;
; in3  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in3[18..1]" will be connected to GND.  ;
; in4  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in4[18..1]" will be connected to GND.  ;
; in5  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in5[18..1]" will be connected to GND.  ;
; in6  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in6[18..1]" will be connected to GND.  ;
; in7  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in7[18..1]" will be connected to GND.  ;
; in8  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in8[18..1]" will be connected to GND.  ;
; in9  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in9[18..1]" will be connected to GND.  ;
; in10 ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in10[18..1]" will be connected to GND. ;
; in11 ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in11[18..1]" will be connected to GND. ;
; out  ; Output ; Warning  ; Output or bidir port (19 bits) is wider than the port expression (1 bits) it drives; bit(s) "out[18..1]" have no fanouts                       ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|mux_16:existence"                                                                                                       ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                        ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; in0  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in0[18..1]" will be connected to GND.  ;
; in1  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in1[18..1]" will be connected to GND.  ;
; in2  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in2[18..1]" will be connected to GND.  ;
; in3  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in3[18..1]" will be connected to GND.  ;
; in4  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in4[18..1]" will be connected to GND.  ;
; in5  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in5[18..1]" will be connected to GND.  ;
; in6  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in6[18..1]" will be connected to GND.  ;
; in7  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in7[18..1]" will be connected to GND.  ;
; in8  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in8[18..1]" will be connected to GND.  ;
; in9  ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in9[18..1]" will be connected to GND.  ;
; in10 ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in10[18..1]" will be connected to GND. ;
; in11 ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in11[18..1]" will be connected to GND. ;
; out  ; Output ; Warning  ; Output or bidir port (19 bits) is wider than the port expression (1 bits) it drives; bit(s) "out[18..1]" have no fanouts                       ;
+------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|mux_16:choose_address"                                              ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; out[18..10] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off26"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off25"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off24"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off23"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off22"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off21"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off16"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off15"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off14"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off13"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off12"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off11"                                                                                                         ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off_ball"                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[4..3]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[9]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[8]     ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[7]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off_pr"                                                                                                        ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[1..0]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..4] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[10]    ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[9]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|address_offset:off_pl"                                                                                                        ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                                                                                                                           ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; x_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "x_pos[18..11]" will be connected to GND. ;
; y_pos    ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "y_pos[18..11]" will be connected to GND. ;
; w        ; Input ; Warning  ; Input port expression (12 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "w[18..12]" will be connected to GND.     ;
; w[1..0]  ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[11..4] ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
; w[10]    ; Input ; Info     ; Stuck at VCC                                                                                                                                      ;
; w[9]     ; Input ; Info     ; Stuck at GND                                                                                                                                      ;
+----------+-------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2y_hit"                                               ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[11..10]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[8..7]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[5..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[2..1]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[9]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[6]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[3]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[0]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[1..0]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..7]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[5..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[6]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[3]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[2]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[11..6]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[4..2]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[1]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[0]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[4..1]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[5]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2g_hit"                                               ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[11..10]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[8..7]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[5..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[2..1]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[9]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[6]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[3]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[0]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[5..4]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..6]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[3..2]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[1]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[0]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[11..6]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[4..2]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[1]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[0]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[4..1]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[5]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2r_hit"                                               ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[11..10]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[8..7]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[5..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[2..1]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[9]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[6]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[3]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[0]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[4..3]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..5]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[2..1]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[0]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[11..6]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[4..2]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[1]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[0]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[4..1]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[5]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1y_hit"                                               ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[5..4]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[11..6]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[3..2]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[1]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[0]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[1..0]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..7]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[5..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[6]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[3]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[2]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[11..6]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[4..2]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[1]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[0]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[4..1]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[5]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1g_hit"                                               ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[5..4]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[11..6]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[3..2]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[1]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[0]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[5..4]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..6]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[3..2]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[1]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[0]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[11..6]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[4..2]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[1]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[0]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[4..1]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[5]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1r_hit"                                               ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[5..4]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[11..6]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[3..2]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[1]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[0]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[4..3]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..5]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[2..1]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[0]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[11..6]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[4..2]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[1]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[0]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[4..1]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[5]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n6"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n5"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n4"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n3"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n2"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2n1"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n6"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n5"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n4"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n3"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n2"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1n1"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..2]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[4..2]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_ball"                                                                                                                  ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[4..3]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..5]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[4..3]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..5] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_paddleR"                                                                                                               ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[1..0]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..4]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[3]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[6..5]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..7] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[4..3]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1..0]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_paddleL"                                                                                                               ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type  ; Severity ; Details                                                                                                                                              ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; obj_xpos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_xpos[11..11]" will be connected to GND. ;
; obj_ypos          ; Input ; Warning  ; Input port expression (11 bits) is smaller than the input port (12 bits) it drives.  Extra input bit(s) "obj_ypos[11..11]" will be connected to GND. ;
; obj_width[1..0]   ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[11..4]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_width[3]      ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[6..5]  ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
; obj_length[11..7] ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[4..3]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[1..0]  ; Input ; Info     ; Stuck at GND                                                                                                                                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at VCC                                                                                                                                         ;
+-------------------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2l3o" ;
+-------------------+-------+----------+--------------------------------------+
; Port              ; Type  ; Severity ; Details                              ;
+-------------------+-------+----------+--------------------------------------+
; obj_xpos[5..4]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[11..10]  ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[8..6]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[3..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[9]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[8..6]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[3..2]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[11..9]   ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[5..4]    ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_width[11..4]  ; Input ; Info     ; Stuck at GND                         ;
; obj_width[3]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at GND                         ;
; obj_length[11..4] ; Input ; Info     ; Stuck at GND                         ;
; obj_length[3]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at GND                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at GND                         ;
+-------------------+-------+----------+--------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2l2o" ;
+-------------------+-------+----------+--------------------------------------+
; Port              ; Type  ; Severity ; Details                              ;
+-------------------+-------+----------+--------------------------------------+
; obj_xpos[11..10]  ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[8..7]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[5..3]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[9]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[6]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[2]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[8..6]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[3..2]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[11..9]   ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[5..4]    ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_width[11..4]  ; Input ; Info     ; Stuck at GND                         ;
; obj_width[3]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at GND                         ;
; obj_length[11..4] ; Input ; Info     ; Stuck at GND                         ;
; obj_length[3]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at GND                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at GND                         ;
+-------------------+-------+----------+--------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p2l1o" ;
+-------------------+-------+----------+--------------------------------------+
; Port              ; Type  ; Severity ; Details                              ;
+-------------------+-------+----------+--------------------------------------+
; obj_xpos[4..3]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[11..10]  ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[8..7]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[2..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[9]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[6]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[5]       ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[8..6]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[3..2]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[11..9]   ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[5..4]    ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_width[11..4]  ; Input ; Info     ; Stuck at GND                         ;
; obj_width[3]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at GND                         ;
; obj_length[11..4] ; Input ; Info     ; Stuck at GND                         ;
; obj_length[3]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at GND                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at GND                         ;
+-------------------+-------+----------+--------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1l3o" ;
+-------------------+-------+----------+--------------------------------------+
; Port              ; Type  ; Severity ; Details                              ;
+-------------------+-------+----------+--------------------------------------+
; obj_xpos[5..2]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[11..6]   ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[8..6]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[3..2]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[11..9]   ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[5..4]    ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_width[11..4]  ; Input ; Info     ; Stuck at GND                         ;
; obj_width[3]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at GND                         ;
; obj_length[11..4] ; Input ; Info     ; Stuck at GND                         ;
; obj_length[3]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at GND                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at GND                         ;
+-------------------+-------+----------+--------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1l2o" ;
+-------------------+-------+----------+--------------------------------------+
; Port              ; Type  ; Severity ; Details                              ;
+-------------------+-------+----------+--------------------------------------+
; obj_xpos[11..6]   ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[2..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[5]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[4]       ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[3]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[8..6]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[3..2]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[11..9]   ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[5..4]    ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_width[11..4]  ; Input ; Info     ; Stuck at GND                         ;
; obj_width[3]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at GND                         ;
; obj_length[11..4] ; Input ; Info     ; Stuck at GND                         ;
; obj_length[3]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at GND                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at GND                         ;
+-------------------+-------+----------+--------------------------------------+


+-----------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_p1l1o" ;
+-------------------+-------+----------+--------------------------------------+
; Port              ; Type  ; Severity ; Details                              ;
+-------------------+-------+----------+--------------------------------------+
; obj_xpos[11..5]   ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[4]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_xpos[3]       ; Input ; Info     ; Stuck at GND                         ;
; obj_xpos[2]       ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[8..6]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[3..2]    ; Input ; Info     ; Stuck at VCC                         ;
; obj_ypos[11..9]   ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[5..4]    ; Input ; Info     ; Stuck at GND                         ;
; obj_ypos[1..0]    ; Input ; Info     ; Stuck at GND                         ;
; obj_width[11..4]  ; Input ; Info     ; Stuck at GND                         ;
; obj_width[3]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[2]      ; Input ; Info     ; Stuck at GND                         ;
; obj_width[1]      ; Input ; Info     ; Stuck at VCC                         ;
; obj_width[0]      ; Input ; Info     ; Stuck at GND                         ;
; obj_length[11..4] ; Input ; Info     ; Stuck at GND                         ;
; obj_length[3]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[2]     ; Input ; Info     ; Stuck at GND                         ;
; obj_length[1]     ; Input ; Info     ; Stuck at VCC                         ;
; obj_length[0]     ; Input ; Info     ; Stuck at GND                         ;
+-------------------+-------+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_onp"                                                   ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[7..6]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[11..8]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[5..4]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[2..0]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[3]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[3..2]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..9]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[7..6]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[1..0]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[8]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[5]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[4]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[4..3]   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[11..5]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[2..0]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[5..4]  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[1..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[3]     ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[2]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_wel"                                                   ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[7..6]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[4..2]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[11..8]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[1..0]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[5]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[6..2]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..7]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[1]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[0]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[7..6]   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[11..8]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5..4]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[2..0]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[3]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[2..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[5]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[4]     ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[3]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_ins"                                                   ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[7..6]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[4..2]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[11..8]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[1..0]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[5]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[8..7]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..9]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[4..3]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[1..0]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[6]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[5]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[2]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[7..6]   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[11..8]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5..4]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[2..0]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[3]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[5..4]  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[11..6] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[3..2]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[1]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[0]     ; Input  ; Info     ; Stuck at GND                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_enp"                                                   ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; obj_xpos[4..3]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[11..8]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[6..5]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[2..1]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_xpos[7]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_xpos[0]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[5..3]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[11..8]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[2..0]    ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_ypos[7]       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_ypos[6]       ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[3..1]   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[11..9]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[5..4]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[8]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[7]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_width[6]      ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_width[0]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[7..5]  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; obj_length[11..8] ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[4..1]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; obj_length[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; color_obj         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_log" ;
+-------------------+-------+----------+------------------------------------+
; Port              ; Type  ; Severity ; Details                            ;
+-------------------+-------+----------+------------------------------------+
; obj_xpos[4..3]    ; Input ; Info     ; Stuck at VCC                       ;
; obj_xpos[11..8]   ; Input ; Info     ; Stuck at GND                       ;
; obj_xpos[6..5]    ; Input ; Info     ; Stuck at GND                       ;
; obj_xpos[2..1]    ; Input ; Info     ; Stuck at GND                       ;
; obj_xpos[7]       ; Input ; Info     ; Stuck at VCC                       ;
; obj_xpos[0]       ; Input ; Info     ; Stuck at VCC                       ;
; obj_ypos[5..3]    ; Input ; Info     ; Stuck at VCC                       ;
; obj_ypos[11..8]   ; Input ; Info     ; Stuck at GND                       ;
; obj_ypos[2..0]    ; Input ; Info     ; Stuck at GND                       ;
; obj_ypos[7]       ; Input ; Info     ; Stuck at VCC                       ;
; obj_ypos[6]       ; Input ; Info     ; Stuck at GND                       ;
; obj_width[3..1]   ; Input ; Info     ; Stuck at VCC                       ;
; obj_width[11..9]  ; Input ; Info     ; Stuck at GND                       ;
; obj_width[5..4]   ; Input ; Info     ; Stuck at GND                       ;
; obj_width[8]      ; Input ; Info     ; Stuck at VCC                       ;
; obj_width[7]      ; Input ; Info     ; Stuck at GND                       ;
; obj_width[6]      ; Input ; Info     ; Stuck at VCC                       ;
; obj_width[0]      ; Input ; Info     ; Stuck at GND                       ;
; obj_length[7..5]  ; Input ; Info     ; Stuck at VCC                       ;
; obj_length[11..8] ; Input ; Info     ; Stuck at GND                       ;
; obj_length[4..1]  ; Input ; Info     ; Stuck at GND                       ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                       ;
+-------------------+-------+----------+------------------------------------+


+------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|color_object:color_header" ;
+-------------------+-------+----------+---------------------------------------+
; Port              ; Type  ; Severity ; Details                               ;
+-------------------+-------+----------+---------------------------------------+
; obj_xpos          ; Input ; Info     ; Stuck at GND                          ;
; obj_ypos          ; Input ; Info     ; Stuck at GND                          ;
; obj_width[11..10] ; Input ; Info     ; Stuck at GND                          ;
; obj_width[6..0]   ; Input ; Info     ; Stuck at GND                          ;
; obj_width[9]      ; Input ; Info     ; Stuck at VCC                          ;
; obj_width[8]      ; Input ; Info     ; Stuck at GND                          ;
; obj_width[7]      ; Input ; Info     ; Stuck at VCC                          ;
; obj_length[6..4]  ; Input ; Info     ; Stuck at VCC                          ;
; obj_length[11..7] ; Input ; Info     ; Stuck at GND                          ;
; obj_length[3..1]  ; Input ; Info     ; Stuck at GND                          ;
; obj_length[0]     ; Input ; Info     ; Stuck at VCC                          ;
+-------------------+-------+----------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|mux_16:choose_color"                                                                                                         ;
+-----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                        ;
+-----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+
; in0       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in0[18..8]" will be connected to GND.  ;
; in1       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in1[18..8]" will be connected to GND.  ;
; in2       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in2[18..8]" will be connected to GND.  ;
; in3       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in3[18..8]" will be connected to GND.  ;
; in4       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in4[18..8]" will be connected to GND.  ;
; in5       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in5[18..8]" will be connected to GND.  ;
; in6       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in6[18..8]" will be connected to GND.  ;
; in7       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in7[18..8]" will be connected to GND.  ;
; in8       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in8[18..8]" will be connected to GND.  ;
; in9       ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in9[18..8]" will be connected to GND.  ;
; in10      ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in10[18..8]" will be connected to GND. ;
; in11      ; Input  ; Warning  ; Input port expression (8 bits) is smaller than the input port (19 bits) it drives.  Extra input bit(s) "in11[18..8]" will be connected to GND. ;
; out       ; Output ; Warning  ; Output or bidir port (19 bits) is wider than the port expression (8 bits) it drives; bit(s) "out[18..8]" have no fanouts                       ;
; out[7..3] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                            ;
+-----------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n6c" ;
+-----------+-------+----------+------------------------------------+
; Port      ; Type  ; Severity ; Details                            ;
+-----------+-------+----------+------------------------------------+
; in0[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in0[2]    ; Input ; Info     ; Stuck at VCC                       ;
; in0[1]    ; Input ; Info     ; Stuck at GND                       ;
; in0[0]    ; Input ; Info     ; Stuck at VCC                       ;
; in1[2..1] ; Input ; Info     ; Stuck at VCC                       ;
; in1[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in1[0]    ; Input ; Info     ; Stuck at GND                       ;
; in2[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in2[1..0] ; Input ; Info     ; Stuck at GND                       ;
; in2[2]    ; Input ; Info     ; Stuck at VCC                       ;
+-----------+-------+----------+------------------------------------+


+-------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n5c" ;
+-----------+-------+----------+------------------------------------+
; Port      ; Type  ; Severity ; Details                            ;
+-----------+-------+----------+------------------------------------+
; in0[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in0[2]    ; Input ; Info     ; Stuck at VCC                       ;
; in0[1]    ; Input ; Info     ; Stuck at GND                       ;
; in0[0]    ; Input ; Info     ; Stuck at VCC                       ;
; in1[2..1] ; Input ; Info     ; Stuck at VCC                       ;
; in1[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in1[0]    ; Input ; Info     ; Stuck at GND                       ;
; in2[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in2[1..0] ; Input ; Info     ; Stuck at GND                       ;
; in2[2]    ; Input ; Info     ; Stuck at VCC                       ;
+-----------+-------+----------+------------------------------------+


+-------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n4c" ;
+-----------+-------+----------+------------------------------------+
; Port      ; Type  ; Severity ; Details                            ;
+-----------+-------+----------+------------------------------------+
; in0[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in0[2]    ; Input ; Info     ; Stuck at VCC                       ;
; in0[1]    ; Input ; Info     ; Stuck at GND                       ;
; in0[0]    ; Input ; Info     ; Stuck at VCC                       ;
; in1[2..1] ; Input ; Info     ; Stuck at VCC                       ;
; in1[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in1[0]    ; Input ; Info     ; Stuck at GND                       ;
; in2[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in2[1..0] ; Input ; Info     ; Stuck at GND                       ;
; in2[2]    ; Input ; Info     ; Stuck at VCC                       ;
+-----------+-------+----------+------------------------------------+


+-------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n3c" ;
+-----------+-------+----------+------------------------------------+
; Port      ; Type  ; Severity ; Details                            ;
+-----------+-------+----------+------------------------------------+
; in0[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in0[2]    ; Input ; Info     ; Stuck at VCC                       ;
; in0[1]    ; Input ; Info     ; Stuck at GND                       ;
; in0[0]    ; Input ; Info     ; Stuck at VCC                       ;
; in1[2..1] ; Input ; Info     ; Stuck at VCC                       ;
; in1[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in1[0]    ; Input ; Info     ; Stuck at GND                       ;
; in2[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in2[1..0] ; Input ; Info     ; Stuck at GND                       ;
; in2[2]    ; Input ; Info     ; Stuck at VCC                       ;
+-----------+-------+----------+------------------------------------+


+-------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n2c" ;
+-----------+-------+----------+------------------------------------+
; Port      ; Type  ; Severity ; Details                            ;
+-----------+-------+----------+------------------------------------+
; in0[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in0[2]    ; Input ; Info     ; Stuck at VCC                       ;
; in0[1]    ; Input ; Info     ; Stuck at GND                       ;
; in0[0]    ; Input ; Info     ; Stuck at VCC                       ;
; in1[2..1] ; Input ; Info     ; Stuck at VCC                       ;
; in1[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in1[0]    ; Input ; Info     ; Stuck at GND                       ;
; in2[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in2[1..0] ; Input ; Info     ; Stuck at GND                       ;
; in2[2]    ; Input ; Info     ; Stuck at VCC                       ;
+-----------+-------+----------+------------------------------------+


+-------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_8:n1c" ;
+-----------+-------+----------+------------------------------------+
; Port      ; Type  ; Severity ; Details                            ;
+-----------+-------+----------+------------------------------------+
; in0[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in0[2]    ; Input ; Info     ; Stuck at VCC                       ;
; in0[1]    ; Input ; Info     ; Stuck at GND                       ;
; in0[0]    ; Input ; Info     ; Stuck at VCC                       ;
; in1[2..1] ; Input ; Info     ; Stuck at VCC                       ;
; in1[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in1[0]    ; Input ; Info     ; Stuck at GND                       ;
; in2[7..3] ; Input ; Info     ; Stuck at GND                       ;
; in2[1..0] ; Input ; Info     ; Stuck at GND                       ;
; in2[2]    ; Input ; Info     ; Stuck at VCC                       ;
+-----------+-------+----------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n6y"                                                                                          ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                                    ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; in0[3..2]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in0[11..7] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[5..4]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[1..0]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[6]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[2..0]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[11..3] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[11..6] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[2..1]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[5]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[4]     ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[3]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; out        ; Output ; Warning  ; Output or bidir port (12 bits) is wider than the port expression (11 bits) it drives; bit(s) "out[11..11]" have no fanouts ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n5y"                                                                                          ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                                    ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; in0[3..2]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in0[11..7] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[5..4]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[1..0]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[6]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[2..0]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[11..3] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[11..6] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[2..1]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[5]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[4]     ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[3]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; out        ; Output ; Warning  ; Output or bidir port (12 bits) is wider than the port expression (11 bits) it drives; bit(s) "out[11..11]" have no fanouts ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n4y"                                                                                          ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                                    ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; in0[3..2]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in0[11..7] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[5..4]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[1..0]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[6]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[2..0]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[11..3] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[11..6] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[2..1]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[5]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[4]     ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[3]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; out        ; Output ; Warning  ; Output or bidir port (12 bits) is wider than the port expression (11 bits) it drives; bit(s) "out[11..11]" have no fanouts ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n3y"                                                                                          ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                                    ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; in0[3..2]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in0[11..7] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[5..4]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[1..0]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[6]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[2..0]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[11..3] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[11..6] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[2..1]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[5]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[4]     ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[3]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; out        ; Output ; Warning  ; Output or bidir port (12 bits) is wider than the port expression (11 bits) it drives; bit(s) "out[11..11]" have no fanouts ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n2y"                                                                                          ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                                    ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; in0[3..2]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in0[11..7] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[5..4]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[1..0]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[6]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[2..0]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[11..3] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[11..6] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[2..1]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[5]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[4]     ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[3]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; out        ; Output ; Warning  ; Output or bidir port (12 bits) is wider than the port expression (11 bits) it drives; bit(s) "out[11..11]" have no fanouts ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|z_pmux_3_12:n1y"                                                                                          ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                                                                    ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+
; in0[3..2]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in0[11..7] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[5..4]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[1..0]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in0[6]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[2..0]  ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in1[11..3] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[11..6] ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[2..1]  ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[5]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[4]     ; Input  ; Info     ; Stuck at GND                                                                                                               ;
; in2[3]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; in2[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                               ;
; out        ; Output ; Warning  ; Output or bidir port (12 bits) is wider than the port expression (11 bits) it drives; bit(s) "out[11..11]" have no fanouts ;
+------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "VGA_Audio_PLL:p1"                                                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; c0   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; c1   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "lcd:mylcd"                                                                                                                                        ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                                                      ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; reset     ; Input  ; Info     ; Stuck at VCC                                                                                                                                 ;
; write_en  ; Input  ; Info     ; Stuck at VCC                                                                                                                                 ;
; data      ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (8 bits) it drives.  Extra input bit(s) "data[7..1]" will be connected to GND. ;
; _lcd_data ; Output ; Warning  ; Output or bidir port (8 bits) is wider than the port expression (1 bits) it drives; bit(s) "_lcd_data[7..1]" have no fanouts                 ;
; _lcd_data ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                          ;
; _lcd_rw   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                          ;
; _lcd_en   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                          ;
; _lcd_rs   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                          ;
; _lcd_on   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                          ;
; _lcd_blon ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                          ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 211                         ;
; cycloneiii_ff         ; 1733                        ;
;     CLR               ; 11                          ;
;     CLR SCLR          ; 19                          ;
;     ENA               ; 1241                        ;
;     ENA CLR           ; 10                          ;
;     ENA SLD           ; 54                          ;
;     SCLR SLD          ; 16                          ;
;     SLD               ; 24                          ;
;     plain             ; 358                         ;
; cycloneiii_lcell_comb ; 8244                        ;
;     arith             ; 1139                        ;
;         1 data inputs ; 20                          ;
;         2 data inputs ; 386                         ;
;         3 data inputs ; 733                         ;
;     normal            ; 7105                        ;
;         0 data inputs ; 54                          ;
;         1 data inputs ; 38                          ;
;         2 data inputs ; 1123                        ;
;         3 data inputs ; 1130                        ;
;         4 data inputs ; 4760                        ;
; cycloneiii_mac_mult   ; 1                           ;
; cycloneiii_mac_out    ; 1                           ;
; cycloneiii_pll        ; 1                           ;
; cycloneiii_ram_block  ; 332                         ;
;                       ;                             ;
; Max LUT depth         ; 38.20                       ;
; Average LUT depth     ; 19.41                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:26     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Apr 22 02:59:02 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off skeleton -c skeleton
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file img/life_index.v
    Info (12023): Found entity 1: life_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/life_data.v
    Info (12023): Found entity 1: life_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/welcome_index.v
    Info (12023): Found entity 1: welcome_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/welcome_data.v
    Info (12023): Found entity 1: welcome_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/over_index.v
    Info (12023): Found entity 1: over_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/over_data.v
    Info (12023): Found entity 1: over_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/one_index.v
    Info (12023): Found entity 1: one_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/one_data.v
    Info (12023): Found entity 1: one_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/inst_index.v
    Info (12023): Found entity 1: inst_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/inst_data.v
    Info (12023): Found entity 1: inst_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/hit_index.v
    Info (12023): Found entity 1: hit_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/hit_data.v
    Info (12023): Found entity 1: hit_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/paddle_index.v
    Info (12023): Found entity 1: paddle_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/paddle_data.v
    Info (12023): Found entity 1: paddle_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/logo_index.v
    Info (12023): Found entity 1: logo_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/logo_data.v
    Info (12023): Found entity 1: logo_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/flame_index.v
    Info (12023): Found entity 1: flame_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/flame_data.v
    Info (12023): Found entity 1: flame_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/ball_index.v
    Info (12023): Found entity 1: ball_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/ball_data.v
    Info (12023): Found entity 1: ball_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file img/string_index.v
    Info (12023): Found entity 1: string_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/string_data.v
    Info (12023): Found entity 1: string_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file guitar_synth.v
    Info (12023): Found entity 1: guitar_synth File: C:/Users/gc124/Desktop/350final/project/guitarpong/guitar_synth.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/processor_imem.v
    Info (12023): Found entity 1: processor_imem File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor_imem.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file processor/processor_dmem.v
    Info (12023): Found entity 1: processor_dmem File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor_dmem.v Line: 40
Warning (12019): Can't analyze file -- file processor/imem.v is missing
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_sign_extend_17_32.v
    Info (12023): Found entity 1: z_sign_extend_17_32 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_sign_extend_17_32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_shiftreg_32.v
    Info (12023): Found entity 1: z_shiftreg_32 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_shiftreg_32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_reg_64.v
    Info (12023): Found entity 1: z_reg_64 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_64.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_reg_32.v
    Info (12023): Found entity 1: z_reg_32 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_reg_27.v
    Info (12023): Found entity 1: z_reg_27 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_27.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_reg_12.v
    Info (12023): Found entity 1: z_reg_12 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_12.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_pmux_3.v
    Info (12023): Found entity 1: z_pmux_3 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_neq0_32.v
    Info (12023): Found entity 1: z_neq0_32 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_neq0_32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_neq_12.v
    Info (12023): Found entity 1: z_neq_12 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_neq_12.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_mux_8.v
    Info (12023): Found entity 1: z_mux_8 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_mux_8.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_mux_4.v
    Info (12023): Found entity 1: z_mux_4 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_mux_4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_latch_assert.v
    Info (12023): Found entity 1: z_latch_assert File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_latch_assert.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_equals_5.v
    Info (12023): Found entity 1: z_equals_5 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_equals_5.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_dflipflop.v
    Info (12023): Found entity 1: z_dflipflop File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_decoder_32.v
    Info (12023): Found entity 1: z_decoder_32 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_decoder_16.v
    Info (12023): Found entity 1: z_decoder_16 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_16.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_decoder_4.v
    Info (12023): Found entity 1: z_decoder_4 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_4.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_decoder_2.v
    Info (12023): Found entity 1: z_decoder_2 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_2.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_branch_predictor.v
    Info (12023): Found entity 1: z_branch_predictor File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_branch_predictor.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_adder_select_4x8.v
    Info (12023): Found entity 1: z_adder_select_4x8 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_adder_select_4x8.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/z_adder_cl_8x1.v
    Info (12023): Found entity 1: z_adder_cl_8x1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_adder_cl_8x1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_rshift.v
    Info (12023): Found entity 1: x_rshift File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_rshift.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_negator.v
    Info (12023): Found entity 1: x_negator File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_negator.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_mult_shiftreg.v
    Info (12023): Found entity 1: x_mult_shiftreg File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_mult_shiftreg.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_mult.v
    Info (12023): Found entity 1: x_mult File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_mult.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_lshift.v
    Info (12023): Found entity 1: x_lshift File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_lshift.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_div_subtractor.v
    Info (12023): Found entity 1: x_div_subtractor File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div_subtractor.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_div_partial.v
    Info (12023): Found entity 1: x_div_partial File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div_partial.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_div_lshift.v
    Info (12023): Found entity 1: x_div_lshift File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div_lshift.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_div.v
    Info (12023): Found entity 1: x_div File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_comparator.v
    Info (12023): Found entity 1: x_comparator File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_comparator.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_alu.v
    Info (12023): Found entity 1: x_alu File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_alu.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_adder_select_4x8.v
    Info (12023): Found entity 1: x_adder_select_4x8 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_adder_select_4x8.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_adder_cl_8x1.v
    Info (12023): Found entity 1: x_adder_cl_8x1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_adder_cl_8x1.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/regfile.v
    Info (12023): Found entity 1: regfile File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/regfile.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/processor_skeleton.v
    Info (12023): Found entity 1: processor_skeleton File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor_skeleton.v Line: 12
Warning (10238): Verilog Module Declaration warning at processor.v(76): ignored anonymous port(s) indicated by duplicate or dangling comma(s) in the port list for module "processor_processor" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 76
Info (12021): Found 1 design units, including 1 entities, in source file processor/processor.v
    Info (12023): Found entity 1: processor_processor File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 51
Warning (12019): Can't analyze file -- file processor/dmem.v is missing
Info (12021): Found 1 design units, including 1 entities, in source file processor/d_reg_32.v
    Info (12023): Found entity 1: d_reg_32 File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/d_reg_32.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/d_dffe_ref.v
    Info (12023): Found entity 1: d_dffe_ref File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/d_dffe_ref.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/adder_half.v
    Info (12023): Found entity 1: adder_half File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/adder_half.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/adder_full.v
    Info (12023): Found entity 1: adder_full File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/adder_full.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file vga_audio_pll.v
    Info (12023): Found entity 1: VGA_Audio_PLL File: C:/Users/gc124/Desktop/350final/project/guitarpong/VGA_Audio_PLL.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file reset_delay.v
    Info (12023): Found entity 1: Reset_Delay File: C:/Users/gc124/Desktop/350final/project/guitarpong/Reset_Delay.v Line: 1
Info (12021): Found 2 design units, including 2 entities, in source file skeleton.v
    Info (12023): Found entity 1: skeleton File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 1
    Info (12023): Found entity 2: clock_divider File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 184
Warning (12019): Can't analyze file -- file PS2_Interface.v is missing
Warning (12019): Can't analyze file -- file PS2_Controller.v is missing
Info (12021): Found 1 design units, including 1 entities, in source file processor.v
    Info (12023): Found entity 1: processor File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file pll.v
    Info (12023): Found entity 1: pll File: C:/Users/gc124/Desktop/350final/project/guitarpong/pll.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file lcd.sv
    Info (12023): Found entity 1: lcd File: C:/Users/gc124/Desktop/350final/project/guitarpong/lcd.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file imem.v
    Info (12023): Found entity 1: imem File: C:/Users/gc124/Desktop/350final/project/guitarpong/imem.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file hexadecimal_to_seven_segment.v
    Info (12023): Found entity 1: Hexadecimal_To_Seven_Segment File: C:/Users/gc124/Desktop/350final/project/guitarpong/Hexadecimal_To_Seven_Segment.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file dmem.v
    Info (12023): Found entity 1: dmem File: C:/Users/gc124/Desktop/350final/project/guitarpong/dmem.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file altera_up_ps2_data_in.v
    Info (12023): Found entity 1: Altera_UP_PS2_Data_In File: C:/Users/gc124/Desktop/350final/project/guitarpong/Altera_UP_PS2_Data_In.v Line: 10
Info (12021): Found 1 design units, including 1 entities, in source file altera_up_ps2_command_out.v
    Info (12023): Found entity 1: Altera_UP_PS2_Command_Out File: C:/Users/gc124/Desktop/350final/project/guitarpong/Altera_UP_PS2_Command_Out.v Line: 10
Warning (10261): Verilog HDL Event Control warning at vga_controller.v(572): Event Control contains a complex event expression File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 572
Info (12021): Found 4 design units, including 4 entities, in source file vga_controller.v
    Info (12023): Found entity 1: vga_controller File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 1
    Info (12023): Found entity 2: color_object File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 601
    Info (12023): Found entity 3: address_offset File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 612
    Info (12023): Found entity 4: calcCord File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 620
Info (12021): Found 1 design units, including 1 entities, in source file video_sync_generator.v
    Info (12023): Found entity 1: video_sync_generator File: C:/Users/gc124/Desktop/350final/project/guitarpong/video_sync_generator.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file img_index.v
    Info (12023): Found entity 1: img_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img_data.v
    Info (12023): Found entity 1: img_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img_data.v Line: 39
Info (12021): Found 2 design units, including 2 entities, in source file z_pmux_3_12.v
    Info (12023): Found entity 1: z_pmux_3_12 File: C:/Users/gc124/Desktop/350final/project/guitarpong/z_pmux_3_12.v Line: 1
    Info (12023): Found entity 2: z_pmux_3_8 File: C:/Users/gc124/Desktop/350final/project/guitarpong/z_pmux_3_12.v Line: 13
Info (12021): Found 1 design units, including 1 entities, in source file img/yelnote_index.v
    Info (12023): Found entity 1: yelnote_index File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file img/yelnote_data.v
    Info (12023): Found entity 1: yelnote_data File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file mux_16.v
    Info (12023): Found entity 1: mux_16 File: C:/Users/gc124/Desktop/350final/project/guitarpong/mux_16.v Line: 1
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(28): created implicit net for "resetn" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(28): created implicit net for "ps2_out" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(28): created implicit net for "lcd_data" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(28): created implicit net for "lcd_rw" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(28): created implicit net for "lcd_en" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(28): created implicit net for "lcd_rs" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(28): created implicit net for "lcd_on" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(28): created implicit net for "lcd_blon" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(81): created implicit net for "DLY_RST" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 81
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(82): created implicit net for "VGA_CTRL_CLK" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 82
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(82): created implicit net for "AUD_CTRL_CLK" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 82
Warning (10236): Verilog HDL Implicit Net warning at processor.v(29): created implicit net for "debug_data" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor.v Line: 29
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(418): created implicit net for "background_index" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 418
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(489): created implicit net for "addr_welcome" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 489
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(501): created implicit net for "addr_over" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 501
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(513): created implicit net for "addr_inst" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 513
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(525): created implicit net for "addr_one" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 525
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(537): created implicit net for "addr_hit" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 537
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(545): created implicit net for "hit_img" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 545
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(549): created implicit net for "addr_flame" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 549
Warning (10236): Verilog HDL Implicit Net warning at vga_controller.v(560): created implicit net for "addr_life" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 560
Critical Warning (10846): Verilog HDL Instantiation warning at vga_controller.v(296): instance has no name File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 296
Info (12127): Elaborating entity "skeleton" for the top level hierarchy
Warning (10030): Net "resetn" at skeleton.v(28) has no driver or initial value, using a default initial value '0' File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Warning (10034): Output port "VGA_SYNC" at skeleton.v(47) has no driver File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 47
Info (12128): Elaborating entity "lcd" for hierarchy "lcd:mylcd" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 28
Info (12128): Elaborating entity "Reset_Delay" for hierarchy "Reset_Delay:r0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 81
Warning (10230): Verilog HDL assignment warning at Reset_Delay.v(10): truncated value with size 32 to match size of target (20) File: C:/Users/gc124/Desktop/350final/project/guitarpong/Reset_Delay.v Line: 10
Info (12128): Elaborating entity "VGA_Audio_PLL" for hierarchy "VGA_Audio_PLL:p1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 82
Info (12128): Elaborating entity "altpll" for hierarchy "VGA_Audio_PLL:p1|altpll:altpll_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/VGA_Audio_PLL.v Line: 107
Info (12130): Elaborated megafunction instantiation "VGA_Audio_PLL:p1|altpll:altpll_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/VGA_Audio_PLL.v Line: 107
Info (12133): Instantiated megafunction "VGA_Audio_PLL:p1|altpll:altpll_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/VGA_Audio_PLL.v Line: 107
    Info (12134): Parameter "clk0_divide_by" = "2"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "500"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "181"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "2"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
Info (12128): Elaborating entity "vga_controller" for hierarchy "vga_controller:vga_ins" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 94
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(36): object "b_width" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 36
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(36): object "b_height" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 36
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(44): object "pR_width" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 44
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(44): object "pR_height" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 44
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(46): object "pR_ypos" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 46
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(48): object "pL_ypos" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 48
Warning (10230): Verilog HDL assignment warning at vga_controller.v(385): truncated value with size 32 to match size of target (19) File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 385
Warning (10230): Verilog HDL assignment warning at vga_controller.v(402): truncated value with size 20 to match size of target (1) File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 402
Info (12128): Elaborating entity "z_pmux_3_12" for hierarchy "vga_controller:vga_ins|z_pmux_3_12:n1y" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 89
Info (12128): Elaborating entity "z_pmux_3_8" for hierarchy "vga_controller:vga_ins|z_pmux_3_8:n1c" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 102
Info (12128): Elaborating entity "mux_16" for hierarchy "vga_controller:vga_ins|mux_16:choose_color" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 117
Info (12128): Elaborating entity "calcCord" for hierarchy "vga_controller:vga_ins|calcCord:trs" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 125
Warning (10230): Verilog HDL assignment warning at vga_controller.v(623): truncated value with size 19 to match size of target (12) File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 623
Warning (10230): Verilog HDL assignment warning at vga_controller.v(624): truncated value with size 19 to match size of target (12) File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 624
Info (12128): Elaborating entity "color_object" for hierarchy "vga_controller:vga_ins|color_object:color_header" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 142
Info (12128): Elaborating entity "address_offset" for hierarchy "vga_controller:vga_ins|address_offset:off_pl" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 215
Info (12128): Elaborating entity "video_sync_generator" for hierarchy "vga_controller:vga_ins|video_sync_generator:LTM_ins" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 395
Warning (10230): Verilog HDL assignment warning at video_sync_generator.v(77): truncated value with size 32 to match size of target (10) File: C:/Users/gc124/Desktop/350final/project/guitarpong/video_sync_generator.v Line: 77
Warning (10230): Verilog HDL assignment warning at video_sync_generator.v(80): truncated value with size 32 to match size of target (11) File: C:/Users/gc124/Desktop/350final/project/guitarpong/video_sync_generator.v Line: 80
Info (12128): Elaborating entity "img_data" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 419
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "lab7_img_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "307200"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_ekc1.tdf
    Info (12023): Found entity 1: altsyncram_ekc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_ekc1" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_aaa.tdf
    Info (12023): Found entity 1: decode_aaa File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/decode_aaa.tdf Line: 22
Info (12128): Elaborating entity "decode_aaa" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|decode_aaa:rden_decode" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_1pb.tdf
    Info (12023): Found entity 1: mux_1pb File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_1pb.tdf Line: 22
Info (12128): Elaborating entity "mux_1pb" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|mux_1pb:mux2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 40
Info (12128): Elaborating entity "img_index" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 425
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "lab7_img_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_pjc1.tdf
    Info (12023): Found entity 1: altsyncram_pjc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pjc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_pjc1" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_pjc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "string_data" for hierarchy "vga_controller:vga_ins|string_data:string_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 432
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/guitartop_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "72320"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "17"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_25d1.tdf
    Info (12023): Found entity 1: altsyncram_25d1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_25d1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_25d1" for hierarchy "vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_m8a.tdf
    Info (12023): Found entity 1: decode_m8a File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/decode_m8a.tdf Line: 22
Info (12128): Elaborating entity "decode_m8a" for hierarchy "vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|decode_m8a:rden_decode" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_25d1.tdf Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_8nb.tdf
    Info (12023): Found entity 1: mux_8nb File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_8nb.tdf Line: 22
Info (12128): Elaborating entity "mux_8nb" for hierarchy "vga_controller:vga_ins|string_data:string_d|altsyncram:altsyncram_component|altsyncram_25d1:auto_generated|mux_8nb:mux2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_25d1.tdf Line: 40
Info (12128): Elaborating entity "string_index" for hierarchy "vga_controller:vga_ins|string_index:string_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 438
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/guitartop_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_o2d1.tdf
    Info (12023): Found entity 1: altsyncram_o2d1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_o2d1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_o2d1" for hierarchy "vga_controller:vga_ins|string_index:string_i|altsyncram:altsyncram_component|altsyncram_o2d1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "logo_data" for hierarchy "vga_controller:vga_ins|logo_data:logo_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 444
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/logo_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "75150"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "17"
    Info (12134): Parameter "width_a" = "5"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_qjc1.tdf
    Info (12023): Found entity 1: altsyncram_qjc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_qjc1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_qjc1" for hierarchy "vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_u9a.tdf
    Info (12023): Found entity 1: decode_u9a File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/decode_u9a.tdf Line: 22
Info (12128): Elaborating entity "decode_u9a" for hierarchy "vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated|decode_u9a:rden_decode" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_qjc1.tdf Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_iob.tdf
    Info (12023): Found entity 1: mux_iob File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_iob.tdf Line: 22
Info (12128): Elaborating entity "mux_iob" for hierarchy "vga_controller:vga_ins|logo_data:logo_d|altsyncram:altsyncram_component|altsyncram_qjc1:auto_generated|mux_iob:mux2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_qjc1.tdf Line: 40
Info (12128): Elaborating entity "logo_index" for hierarchy "vga_controller:vga_ins|logo_index:logo_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 450
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/logo_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "32"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "5"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_pic1.tdf
    Info (12023): Found entity 1: altsyncram_pic1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pic1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_pic1" for hierarchy "vga_controller:vga_ins|logo_index:logo_i|altsyncram:altsyncram_component|altsyncram_pic1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "paddle_data" for hierarchy "vga_controller:vga_ins|paddle_data:paddle_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 456
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/paddle_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1100"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "11"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_bnc1.tdf
    Info (12023): Found entity 1: altsyncram_bnc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_bnc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_bnc1" for hierarchy "vga_controller:vga_ins|paddle_data:paddle_d|altsyncram:altsyncram_component|altsyncram_bnc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "paddle_index" for hierarchy "vga_controller:vga_ins|paddle_index:paddle_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 462
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/paddle_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_3nc1.tdf
    Info (12023): Found entity 1: altsyncram_3nc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3nc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_3nc1" for hierarchy "vga_controller:vga_ins|paddle_index:paddle_i|altsyncram:altsyncram_component|altsyncram_3nc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "ball_data" for hierarchy "vga_controller:vga_ins|ball_data:ball_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 468
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/ball_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "676"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "10"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_sfc1.tdf
    Info (12023): Found entity 1: altsyncram_sfc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_sfc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_sfc1" for hierarchy "vga_controller:vga_ins|ball_data:ball_d|altsyncram:altsyncram_component|altsyncram_sfc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "ball_index" for hierarchy "vga_controller:vga_ins|ball_index:ball_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 474
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/ball_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_kgc1.tdf
    Info (12023): Found entity 1: altsyncram_kgc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_kgc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_kgc1" for hierarchy "vga_controller:vga_ins|ball_index:ball_i|altsyncram:altsyncram_component|altsyncram_kgc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "yelnote_data" for hierarchy "vga_controller:vga_ins|yelnote_data:yel_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 480
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/yelnote_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "841"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "10"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_rqc1.tdf
    Info (12023): Found entity 1: altsyncram_rqc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rqc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_rqc1" for hierarchy "vga_controller:vga_ins|yelnote_data:yel_d|altsyncram:altsyncram_component|altsyncram_rqc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "yelnote_index" for hierarchy "vga_controller:vga_ins|yelnote_index:yel_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 486
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/yelnote_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/yelnote_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_prc1.tdf
    Info (12023): Found entity 1: altsyncram_prc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_prc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_prc1" for hierarchy "vga_controller:vga_ins|yelnote_index:yel_i|altsyncram:altsyncram_component|altsyncram_prc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "welcome_data" for hierarchy "vga_controller:vga_ins|welcome_data:welcome_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 492
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/welcome_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8000"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "13"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_lrc1.tdf
    Info (12023): Found entity 1: altsyncram_lrc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lrc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_lrc1" for hierarchy "vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component|altsyncram_lrc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "welcome_index" for hierarchy "vga_controller:vga_ins|welcome_index:welcome_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 498
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/welcome_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_5rc1.tdf
    Info (12023): Found entity 1: altsyncram_5rc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_5rc1" for hierarchy "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "over_data" for hierarchy "vga_controller:vga_ins|over_data:over_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 504
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/over_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "75150"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "17"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_3kc1.tdf
    Info (12023): Found entity 1: altsyncram_3kc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_3kc1" for hierarchy "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_gob.tdf
    Info (12023): Found entity 1: mux_gob File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_gob.tdf Line: 22
Info (12128): Elaborating entity "mux_gob" for hierarchy "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|mux_gob:mux2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 40
Info (12128): Elaborating entity "over_index" for hierarchy "vga_controller:vga_ins|over_index:over_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 510
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/over_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_lhc1.tdf
    Info (12023): Found entity 1: altsyncram_lhc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_lhc1" for hierarchy "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "inst_data" for hierarchy "vga_controller:vga_ins|inst_data:inst_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 516
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/inst_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "10000"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "14"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_hjc1.tdf
    Info (12023): Found entity 1: altsyncram_hjc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_hjc1" for hierarchy "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_c8a.tdf
    Info (12023): Found entity 1: decode_c8a File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/decode_c8a.tdf Line: 22
Info (12128): Elaborating entity "decode_c8a" for hierarchy "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|decode_c8a:rden_decode" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_umb.tdf
    Info (12023): Found entity 1: mux_umb File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/mux_umb.tdf Line: 22
Info (12128): Elaborating entity "mux_umb" for hierarchy "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|mux_umb:mux2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 40
Info (12128): Elaborating entity "inst_index" for hierarchy "vga_controller:vga_ins|inst_index:inst_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 522
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/inst_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_nhc1.tdf
    Info (12023): Found entity 1: altsyncram_nhc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_nhc1" for hierarchy "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "one_data" for hierarchy "vga_controller:vga_ins|one_data:one_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 528
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/one_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1248"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "11"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_gec1.tdf
    Info (12023): Found entity 1: altsyncram_gec1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_gec1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_gec1" for hierarchy "vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "one_index" for hierarchy "vga_controller:vga_ins|one_index:one_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 534
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/one_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_rdc1.tdf
    Info (12023): Found entity 1: altsyncram_rdc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_rdc1" for hierarchy "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "hit_data" for hierarchy "vga_controller:vga_ins|hit_data:hit_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 540
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/hit_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1122"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "11"
    Info (12134): Parameter "width_a" = "2"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_9ec1.tdf
    Info (12023): Found entity 1: altsyncram_9ec1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_9ec1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_9ec1" for hierarchy "vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component|altsyncram_9ec1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "hit_index" for hierarchy "vga_controller:vga_ins|hit_index:hit_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 546
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/hit_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "2"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_pdc1.tdf
    Info (12023): Found entity 1: altsyncram_pdc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_pdc1" for hierarchy "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "flame_data" for hierarchy "vga_controller:vga_ins|flame_data:flame_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 552
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/flame_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "1521"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "11"
    Info (12134): Parameter "width_a" = "4"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_fkc1.tdf
    Info (12023): Found entity 1: altsyncram_fkc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_fkc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_fkc1" for hierarchy "vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component|altsyncram_fkc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "flame_index" for hierarchy "vga_controller:vga_ins|flame_index:flame_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 558
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/flame_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "16"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "4"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_elc1.tdf
    Info (12023): Found entity 1: altsyncram_elc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_elc1" for hierarchy "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "life_data" for hierarchy "vga_controller:vga_ins|life_data:life_d" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 563
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/life_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "100"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "7"
    Info (12134): Parameter "width_a" = "2"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_4ec1.tdf
    Info (12023): Found entity 1: altsyncram_4ec1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_4ec1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_4ec1" for hierarchy "vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component|altsyncram_4ec1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "life_index" for hierarchy "vga_controller:vga_ins|life_index:life_i" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 569
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "img/life_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "2"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_lgc1.tdf
    Info (12023): Found entity 1: altsyncram_lgc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_lgc1" for hierarchy "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "imem" for hierarchy "imem:my_imem" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 107
Info (12128): Elaborating entity "altsyncram" for hierarchy "imem:my_imem|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/imem.v Line: 84
Info (12130): Elaborated megafunction instantiation "imem:my_imem|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/imem.v Line: 84
Info (12133): Instantiated megafunction "imem:my_imem|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/imem.v Line: 84
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "imem.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4096"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "widthad_a" = "12"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_2m81.tdf
    Info (12023): Found entity 1: altsyncram_2m81 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_2m81.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_2m81" for hierarchy "imem:my_imem|altsyncram:altsyncram_component|altsyncram_2m81:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Warning (287013): Variable or input pin "clocken0" is defined but never used. File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_2m81.tdf Line: 31
Info (12128): Elaborating entity "dmem" for hierarchy "dmem:my_dmem" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 122
Info (12128): Elaborating entity "altsyncram" for hierarchy "dmem:my_dmem|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/dmem.v Line: 85
Info (12130): Elaborated megafunction instantiation "dmem:my_dmem|altsyncram:altsyncram_component" File: C:/Users/gc124/Desktop/350final/project/guitarpong/dmem.v Line: 85
Info (12133): Instantiated megafunction "dmem:my_dmem|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/dmem.v Line: 85
    Info (12134): Parameter "clock_enable_input_a" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "dmem.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4096"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "widthad_a" = "12"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_8vc1.tdf
    Info (12023): Found entity 1: altsyncram_8vc1 File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_8vc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_8vc1" for hierarchy "dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_8vc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "regfile" for hierarchy "regfile:my_regfile" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 146
Info (12128): Elaborating entity "z_decoder_32" for hierarchy "regfile:my_regfile|z_decoder_32:decoder0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/regfile.v Line: 33
Info (12128): Elaborating entity "z_decoder_2" for hierarchy "regfile:my_regfile|z_decoder_32:decoder0|z_decoder_2:d0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_32.v Line: 7
Info (12128): Elaborating entity "z_decoder_16" for hierarchy "regfile:my_regfile|z_decoder_32:decoder0|z_decoder_16:d1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_32.v Line: 9
Info (12128): Elaborating entity "z_decoder_4" for hierarchy "regfile:my_regfile|z_decoder_32:decoder0|z_decoder_16:d1|z_decoder_4:d0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_decoder_16.v Line: 7
Info (12128): Elaborating entity "d_reg_32" for hierarchy "regfile:my_regfile|d_reg_32:myReg" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/regfile.v Line: 41
Info (12128): Elaborating entity "d_dffe_ref" for hierarchy "regfile:my_regfile|d_reg_32:myReg|d_dffe_ref:loop1[0].dffe" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/d_reg_32.v Line: 13
Info (12128): Elaborating entity "processor_processor" for hierarchy "processor_processor:my_processor" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 175
Warning (10036): Verilog HDL or VHDL warning at processor.v(178): object "bp_ALU_op" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 178
Warning (10036): Verilog HDL or VHDL warning at processor.v(349): object "alu_resultRDY" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 349
Warning (10036): Verilog HDL or VHDL warning at processor.v(356): object "mult_a_in" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 356
Warning (10036): Verilog HDL or VHDL warning at processor.v(356): object "mult_b_in" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 356
Warning (10036): Verilog HDL or VHDL warning at processor.v(497): object "w_pc_in" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 497
Info (12128): Elaborating entity "z_pmux_3" for hierarchy "processor_processor:my_processor|z_pmux_3:bp_mux1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 130
Info (12128): Elaborating entity "z_equals_5" for hierarchy "processor_processor:my_processor|z_equals_5:zeq1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 137
Info (12128): Elaborating entity "z_reg_12" for hierarchy "processor_processor:my_processor|z_reg_12:pc_reg" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 203
Info (12128): Elaborating entity "z_dflipflop" for hierarchy "processor_processor:my_processor|z_reg_12:pc_reg|z_dflipflop:loop1[0].dffe" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_reg_12.v Line: 13
Warning (10036): Verilog HDL or VHDL warning at z_dflipflop.v(4): object "pr" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 4
Info (12128): Elaborating entity "z_adder_select_4x8" for hierarchy "processor_processor:my_processor|z_adder_select_4x8:pc_adder" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 219
Info (12128): Elaborating entity "z_adder_cl_8x1" for hierarchy "processor_processor:my_processor|z_adder_select_4x8:pc_adder|z_adder_cl_8x1:my_cla_adder0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_adder_select_4x8.v Line: 15
Info (12128): Elaborating entity "z_reg_32" for hierarchy "processor_processor:my_processor|z_reg_32:fd_inst_reg" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 244
Info (12128): Elaborating entity "z_neq0_32" for hierarchy "processor_processor:my_processor|z_neq0_32:neq" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 268
Info (12128): Elaborating entity "z_reg_27" for hierarchy "processor_processor:my_processor|z_reg_27:dx_ctrl_reg" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 312
Info (12128): Elaborating entity "z_sign_extend_17_32" for hierarchy "processor_processor:my_processor|z_sign_extend_17_32:im_SE" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 336
Info (12128): Elaborating entity "x_alu" for hierarchy "processor_processor:my_processor|x_alu:my_alu" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 348
Info (12128): Elaborating entity "x_adder_select_4x8" for hierarchy "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_alu.v Line: 26
Info (12128): Elaborating entity "x_adder_cl_8x1" for hierarchy "processor_processor:my_processor|x_alu:my_alu|x_adder_select_4x8:adder|x_adder_cl_8x1:my_cla_adder0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_adder_select_4x8.v Line: 16
Info (12128): Elaborating entity "x_comparator" for hierarchy "processor_processor:my_processor|x_alu:my_alu|x_comparator:my_comparator" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_alu.v Line: 29
Info (12128): Elaborating entity "x_lshift" for hierarchy "processor_processor:my_processor|x_alu:my_alu|x_lshift:my_lshift" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_alu.v Line: 31
Info (12128): Elaborating entity "x_rshift" for hierarchy "processor_processor:my_processor|x_alu:my_alu|x_rshift:my_rshift" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_alu.v Line: 32
Info (12128): Elaborating entity "z_mux_8" for hierarchy "processor_processor:my_processor|x_alu:my_alu|z_mux_8:op_select" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_alu.v Line: 37
Info (12128): Elaborating entity "z_mux_4" for hierarchy "processor_processor:my_processor|x_alu:my_alu|z_mux_8:op_select|z_mux_4:second_1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_mux_8.v Line: 12
Info (12128): Elaborating entity "x_mult" for hierarchy "processor_processor:my_processor|x_mult:my_mult" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 362
Info (12128): Elaborating entity "adder_full" for hierarchy "processor_processor:my_processor|x_mult:my_mult|adder_full:fa0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_mult.v Line: 1044
Info (12128): Elaborating entity "adder_half" for hierarchy "processor_processor:my_processor|x_mult:my_mult|adder_half:ha0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_mult.v Line: 1075
Info (12128): Elaborating entity "x_mult_shiftreg" for hierarchy "processor_processor:my_processor|x_mult_shiftreg:mdelay" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 363
Info (12128): Elaborating entity "x_div" for hierarchy "processor_processor:my_processor|x_div:my_div" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 374
Info (12128): Elaborating entity "x_negator" for hierarchy "processor_processor:my_processor|x_div:my_div|x_negator:n0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div.v Line: 12
Info (12128): Elaborating entity "x_div_subtractor" for hierarchy "processor_processor:my_processor|x_div:my_div|x_negator:n0|x_div_subtractor:neg" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_negator.v Line: 5
Warning (10036): Verilog HDL or VHDL warning at x_div_subtractor.v(8): object "c_in" assigned a value but never read File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div_subtractor.v Line: 8
Info (12128): Elaborating entity "z_reg_64" for hierarchy "processor_processor:my_processor|x_div:my_div|z_reg_64:regs" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div.v Line: 31
Info (12128): Elaborating entity "x_div_partial" for hierarchy "processor_processor:my_processor|x_div:my_div|x_div_partial:partial_div" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div.v Line: 33
Info (12128): Elaborating entity "x_div_lshift" for hierarchy "processor_processor:my_processor|x_div:my_div|x_div_lshift:lshift" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/x_div.v Line: 34
Info (12128): Elaborating entity "z_shiftreg_32" for hierarchy "processor_processor:my_processor|z_shiftreg_32:ddelay" File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 375
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 2.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 7.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 2.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 2.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/life_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 4.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 11.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 4.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 4.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/flame_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 2.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 11.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 2.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 2.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/hit_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 11.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/one_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 14.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/inst_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 17.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/over_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 13.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/welcome_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 10.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/ball_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 11.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/paddle_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 5.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 17.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 5.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 5.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/logo_data.v Line: 81
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_index.v Line: 82
Warning (12020): Port "address_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 19. The formal width of the signal in the module is 17.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/gc124/Desktop/350final/project/guitarpong/img/string_data.v Line: 81
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following RAM node(s):
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[3]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[4]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[5]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[6]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[7]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 181
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[8]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 202
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[9]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 223
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[10]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 244
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[11]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 265
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[12]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 286
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[13]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 307
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[14]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 328
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[15]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 349
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[16]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 370
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[17]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 391
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[18]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 412
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[19]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 433
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[20]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 454
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[21]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 475
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[22]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 496
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_index:life_i|altsyncram:altsyncram_component|altsyncram_lgc1:auto_generated|q_a[23]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lgc1.tdf Line: 517
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component|altsyncram_4ec1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_4ec1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|life_data:life_d|altsyncram:altsyncram_component|altsyncram_4ec1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_4ec1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[3]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[4]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[5]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[6]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[7]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 181
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[8]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 202
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[9]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 223
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[10]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 244
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[11]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 265
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[12]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 286
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[13]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 307
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[14]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 328
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[15]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 349
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[16]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 370
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[17]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 391
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[18]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 412
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[19]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 433
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[20]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 454
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[21]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 475
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[22]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 496
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_index:flame_i|altsyncram:altsyncram_component|altsyncram_elc1:auto_generated|q_a[23]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_elc1.tdf Line: 517
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component|altsyncram_fkc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_fkc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component|altsyncram_fkc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_fkc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component|altsyncram_fkc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_fkc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|flame_data:flame_d|altsyncram:altsyncram_component|altsyncram_fkc1:auto_generated|q_a[3]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_fkc1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[3]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[4]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[5]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[6]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[7]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 181
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[8]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 202
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[9]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 223
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[10]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 244
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[11]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 265
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[12]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 286
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[13]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 307
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[14]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 328
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[15]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 349
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[16]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 370
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[17]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 391
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[18]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 412
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[19]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 433
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[20]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 454
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[21]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 475
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[22]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 496
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_index:hit_i|altsyncram:altsyncram_component|altsyncram_pdc1:auto_generated|q_a[23]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pdc1.tdf Line: 517
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component|altsyncram_9ec1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_9ec1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|hit_data:hit_d|altsyncram:altsyncram_component|altsyncram_9ec1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_9ec1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[3]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[4]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[5]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[6]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[7]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 181
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[8]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 202
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[9]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 223
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[10]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 244
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[11]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 265
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[12]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 286
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[13]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 307
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[14]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 328
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[15]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 349
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[16]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 370
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[17]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 391
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[18]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 412
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[19]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 433
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[20]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 454
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[21]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 475
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[22]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 496
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_index:one_i|altsyncram:altsyncram_component|altsyncram_rdc1:auto_generated|q_a[23]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_rdc1.tdf Line: 517
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_gec1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_gec1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|one_data:one_d|altsyncram:altsyncram_component|altsyncram_gec1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_gec1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[3]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[4]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[5]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[6]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[7]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 181
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[8]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 202
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[9]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 223
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[10]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 244
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[11]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 265
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[12]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 286
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[13]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 307
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[14]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 328
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[15]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 349
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[16]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 370
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[17]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 391
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[18]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 412
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[19]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 433
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[20]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 454
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[21]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 475
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[22]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 496
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_index:inst_i|altsyncram:altsyncram_component|altsyncram_nhc1:auto_generated|q_a[23]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_nhc1.tdf Line: 517
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 41
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 62
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 83
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a3" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 104
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a4" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 125
        Warning (14320): Synthesized away node "vga_controller:vga_ins|inst_data:inst_d|altsyncram:altsyncram_component|altsyncram_hjc1:auto_generated|ram_block1a5" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_hjc1.tdf Line: 146
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[3]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[4]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[5]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[6]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[7]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 181
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[8]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 202
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[9]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 223
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[10]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 244
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[11]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 265
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[12]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 286
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[13]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 307
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[14]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 328
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[15]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 349
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[16]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 370
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[17]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 391
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[18]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 412
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[19]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 433
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[20]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 454
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[21]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 475
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[22]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 496
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_index:over_i|altsyncram:altsyncram_component|altsyncram_lhc1:auto_generated|q_a[23]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lhc1.tdf Line: 517
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 41
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 62
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 83
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a3" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 104
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a4" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 125
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a5" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 146
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a6" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 167
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a7" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 188
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a8" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 209
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a9" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 230
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a10" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 251
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a11" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 272
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a12" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 293
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a13" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 314
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a14" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 335
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a15" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 356
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a16" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 377
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a17" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 398
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a18" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 419
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a19" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 440
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a20" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 461
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a21" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 482
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a22" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 503
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a23" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 524
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a24" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 545
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a25" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 566
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a26" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 587
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a27" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 608
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a28" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 629
        Warning (14320): Synthesized away node "vga_controller:vga_ins|over_data:over_d|altsyncram:altsyncram_component|altsyncram_3kc1:auto_generated|ram_block1a29" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_3kc1.tdf Line: 650
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[3]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 97
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[4]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 118
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[5]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 139
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[6]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 160
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[7]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 181
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[8]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 202
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[9]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 223
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[10]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 244
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[11]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 265
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[12]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 286
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[13]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 307
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[14]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 328
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[15]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 349
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[16]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 370
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[17]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 391
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[18]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 412
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[19]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 433
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[20]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 454
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[21]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 475
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[22]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 496
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_index:welcome_i|altsyncram:altsyncram_component|altsyncram_5rc1:auto_generated|q_a[23]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_5rc1.tdf Line: 517
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component|altsyncram_lrc1:auto_generated|q_a[0]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lrc1.tdf Line: 34
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component|altsyncram_lrc1:auto_generated|q_a[1]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lrc1.tdf Line: 55
        Warning (14320): Synthesized away node "vga_controller:vga_ins|welcome_data:welcome_d|altsyncram:altsyncram_component|altsyncram_lrc1:auto_generated|q_a[2]" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_lrc1.tdf Line: 76
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 62
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 83
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a3" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 104
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a4" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 125
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a5" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 146
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a6" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 167
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a7" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 188
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a9" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 230
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a10" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 251
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a11" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 272
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a12" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 293
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a13" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 314
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a14" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 335
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a15" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 356
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a17" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 398
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a18" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 419
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a19" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 440
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a20" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 461
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a21" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 482
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a22" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 503
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a23" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 524
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a25" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 566
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a26" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 587
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a27" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 608
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a28" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 629
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a29" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 650
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a30" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 671
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a31" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 692
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a33" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 734
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a34" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 755
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a35" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 776
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a36" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 797
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a37" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 818
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a38" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 839
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a39" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 860
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a41" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 902
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a42" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 923
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a43" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 944
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a44" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 965
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a45" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 986
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a46" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1007
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a47" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1028
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a49" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1070
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a50" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1091
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a51" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1112
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a52" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1133
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a53" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1154
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a54" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1175
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a55" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1196
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a57" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1238
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a58" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1259
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a59" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1280
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a60" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1301
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a61" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1322
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a62" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1343
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a63" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1364
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a65" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1406
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a66" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1427
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a67" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1448
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a68" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1469
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a69" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1490
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a70" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1511
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a71" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1532
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a73" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1574
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a74" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1595
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a75" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1616
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a76" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1637
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a77" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1658
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a78" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1679
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a79" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1700
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a81" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1742
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a82" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1763
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a83" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1784
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a84" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1805
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a85" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1826
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a86" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1847
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a87" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1868
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a89" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1910
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a90" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1931
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a91" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1952
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a92" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1973
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a93" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 1994
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a94" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2015
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a95" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2036
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a97" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2078
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a98" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2099
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a99" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2120
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a100" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2141
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a101" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2162
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a102" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2183
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a103" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2204
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a105" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2246
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a106" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2267
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a107" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2288
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a108" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2309
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a109" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2330
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a110" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2351
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a111" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2372
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a113" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2414
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a114" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2435
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a115" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2456
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a116" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2477
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a117" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2498
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a118" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2519
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a119" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2540
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a121" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2582
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a122" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2603
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a123" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2624
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a124" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2645
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a125" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2666
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a126" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2687
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a127" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2708
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a129" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2750
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a130" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2771
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a131" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2792
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a132" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2813
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a133" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2834
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a134" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2855
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a135" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2876
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a137" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2918
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a138" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2939
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a139" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2960
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a140" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 2981
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a141" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3002
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a142" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3023
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a143" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3044
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a145" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3086
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a146" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3107
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a147" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3128
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a148" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3149
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a149" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3170
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a150" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3191
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a151" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3212
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a153" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3254
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a154" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3275
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a155" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3296
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a156" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3317
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a157" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3338
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a158" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3359
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a159" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3380
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a161" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3422
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a162" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3443
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a163" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3464
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a164" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3485
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a165" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3506
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a166" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3527
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a167" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3548
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a169" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3590
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a170" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3611
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a171" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3632
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a172" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3653
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a173" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3674
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a174" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3695
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a175" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3716
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a177" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3758
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a178" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3779
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a179" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3800
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a180" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3821
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a181" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3842
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a182" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3863
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a183" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3884
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a185" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3926
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a186" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3947
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a187" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3968
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a188" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 3989
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a189" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4010
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a190" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4031
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a191" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4052
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a193" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4094
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a194" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4115
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a195" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4136
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a196" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4157
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a197" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4178
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a198" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4199
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a199" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4220
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a201" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4262
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a202" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4283
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a203" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4304
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a204" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4325
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a205" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4346
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a206" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4367
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a207" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4388
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a209" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4430
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a210" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4451
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a211" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4472
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a212" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4493
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a213" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4514
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a214" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4535
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a215" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4556
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a217" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4598
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a218" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4619
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a219" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4640
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a220" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4661
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a221" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4682
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a222" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4703
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a223" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4724
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a225" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4766
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a226" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4787
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a227" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4808
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a228" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4829
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a229" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4850
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a230" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4871
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a231" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4892
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a233" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4934
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a234" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4955
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a235" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4976
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a236" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 4997
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a237" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5018
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a238" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5039
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a239" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5060
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a241" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5102
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a242" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5123
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a243" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5144
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a244" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5165
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a245" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5186
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a246" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5207
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a247" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5228
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a249" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5270
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a250" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5291
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a251" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5312
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a252" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5333
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a253" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5354
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a254" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5375
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a255" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5396
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a257" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5438
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a258" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5459
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a259" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5480
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a260" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5501
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a261" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5522
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a262" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5543
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a263" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5564
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a265" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5606
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a266" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5627
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a267" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5648
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a268" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5669
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a269" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5690
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a270" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5711
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a271" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5732
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a273" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5774
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a274" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5795
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a275" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5816
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a276" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5837
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a277" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5858
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a278" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5879
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a279" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5900
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a281" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5942
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a282" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5963
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a283" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 5984
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a284" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6005
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a285" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6026
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a286" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6047
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a287" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6068
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a289" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6110
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a290" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6131
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a291" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6152
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a292" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6173
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a293" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6194
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a294" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6215
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a295" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6236
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a297" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6278
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a298" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6299
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a299" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6320
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a300" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6341
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a301" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6362
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a302" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6383
        Warning (14320): Synthesized away node "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_ekc1:auto_generated|ram_block1a303" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_ekc1.tdf Line: 6404
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[31]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[30]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[29]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[28]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[27]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[26]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[25]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[24]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[23]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[22]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[21]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[20]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[19]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[18]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[17]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[16]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[15]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[14]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[13]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[12]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[11]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[10]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[9]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[8]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[7]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[6]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[5]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[4]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[3]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[2]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[1]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "processor_processor:my_processor|x_o_out_ex[0]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/processor.v Line: 116
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[31]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[30]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[29]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[28]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[27]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[26]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[25]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[24]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[23]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[22]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[21]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[20]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[19]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[18]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[17]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[16]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[15]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[14]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[13]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[12]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[11]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[10]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[9]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[8]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[7]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[6]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[5]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[4]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[3]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[2]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[1]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[0]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_dflipflop.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[31]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[30]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[29]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[28]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[27]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[26]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[25]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[24]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[23]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[22]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[21]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[20]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[19]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[18]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[17]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[16]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[15]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[14]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[13]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[12]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[11]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[10]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[9]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[8]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[7]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[6]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[5]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[4]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[3]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[2]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[1]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[0]" into a selector File: C:/Users/gc124/Desktop/350final/project/guitarpong/processor/z_pmux_3.v Line: 6
Info (278001): Inferred 12 megafunctions from design logic
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|calcCord:trs|Div0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 624
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|calcCord:trs|Mod0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 623
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off_pr|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off_pl|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:comb_471|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off_ball|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off25|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off24|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off26|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off23|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off21|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|address_offset:off22|Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|calcCord:trs|lpm_divide:Div0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 624
Info (12133): Instantiated megafunction "vga_controller:vga_ins|calcCord:trs|lpm_divide:Div0" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 624
    Info (12134): Parameter "LPM_WIDTHN" = "19"
    Info (12134): Parameter "LPM_WIDTHD" = "10"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_ikm.tdf
    Info (12023): Found entity 1: lpm_divide_ikm File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/lpm_divide_ikm.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_anh.tdf
    Info (12023): Found entity 1: sign_div_unsign_anh File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/sign_div_unsign_anh.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_8af.tdf
    Info (12023): Found entity 1: alt_u_div_8af File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/alt_u_div_8af.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_7pc.tdf
    Info (12023): Found entity 1: add_sub_7pc File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/add_sub_7pc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_8pc.tdf
    Info (12023): Found entity 1: add_sub_8pc File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/add_sub_8pc.tdf Line: 22
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|calcCord:trs|lpm_divide:Mod0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 623
Info (12133): Instantiated megafunction "vga_controller:vga_ins|calcCord:trs|lpm_divide:Mod0" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 623
    Info (12134): Parameter "LPM_WIDTHN" = "19"
    Info (12134): Parameter "LPM_WIDTHD" = "10"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_lcm.tdf
    Info (12023): Found entity 1: lpm_divide_lcm File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/lpm_divide_lcm.tdf Line: 24
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
Info (12133): Instantiated megafunction "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (12134): Parameter "LPM_WIDTHA" = "10"
    Info (12134): Parameter "LPM_WIDTHB" = "11"
    Info (12134): Parameter "LPM_WIDTHP" = "21"
    Info (12134): Parameter "LPM_WIDTHR" = "21"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 308
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf Line: 228
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 78
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_ngh.tdf
    Info (12023): Found entity 1: add_sub_ngh File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/add_sub_ngh.tdf Line: 22
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 138
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 78
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_rgh.tdf
    Info (12023): Found entity 1: add_sub_rgh File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/add_sub_rgh.tdf Line: 22
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_pr|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 351
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:comb_471|lpm_mult:Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
Info (12133): Instantiated megafunction "vga_controller:vga_ins|address_offset:comb_471|lpm_mult:Mult0" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (12134): Parameter "LPM_WIDTHA" = "9"
    Info (12134): Parameter "LPM_WIDTHB" = "17"
    Info (12134): Parameter "LPM_WIDTHP" = "26"
    Info (12134): Parameter "LPM_WIDTHR" = "26"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_gft.tdf
    Info (12023): Found entity 1: mult_gft File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/mult_gft.tdf Line: 28
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
Info (12133): Instantiated megafunction "vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (12134): Parameter "LPM_WIDTHA" = "10"
    Info (12134): Parameter "LPM_WIDTHB" = "10"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 308
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf Line: 228
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "vga_controller:vga_ins|address_offset:off_ball|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 351
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
Info (12133): Instantiated megafunction "vga_controller:vga_ins|address_offset:off25|lpm_mult:Mult0" with the following parameter: File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
    Info (12134): Parameter "LPM_WIDTHA" = "10"
    Info (12134): Parameter "LPM_WIDTHB" = "10"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Warning (12241): 63 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "VGA_SYNC" is stuck at GND File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 47
Info (286030): Timing-Driven Synthesis is running
Info (17049): 5 registers lost all their fanouts during netlist optimizations.
Info (17036): Removed 6 MSB VCC or GND address nodes from RAM block "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_pjc1:auto_generated|ALTSYNCRAM" File: C:/Users/gc124/Desktop/350final/project/guitarpong/db/altsyncram_pjc1.tdf Line: 31
Info (17016): Found the following redundant logic cells in design
    Info (17048): Logic cell "vga_controller:vga_ins|address_offset:off_ball|Add5~0" File: C:/Users/gc124/Desktop/350final/project/guitarpong/vga_controller.v Line: 616
Info (144001): Generated suppressed messages file C:/Users/gc124/Desktop/350final/project/guitarpong/output_files/skeleton.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (15897): PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" has parameter compensate_clock set to clock0 but port CLK[0] is not connected File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 920
Warning (15899): PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" has parameters clk0_multiply_by and clk0_divide_by specified but port CLK[0] is not connected File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 920
Warning (21074): Design contains 8 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "p1b1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 54
    Warning (15610): No output dependent on input pin "p1b2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 54
    Warning (15610): No output dependent on input pin "p1b3" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 54
    Warning (15610): No output dependent on input pin "p1ls" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 54
    Warning (15610): No output dependent on input pin "p2b1" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 54
    Warning (15610): No output dependent on input pin "p2b2" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 54
    Warning (15610): No output dependent on input pin "p2b3" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 54
    Warning (15610): No output dependent on input pin "p2ls" File: C:/Users/gc124/Desktop/350final/project/guitarpong/skeleton.v Line: 54
Info (21057): Implemented 10205 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 13 input pins
    Info (21059): Implemented 198 output pins
    Info (21061): Implemented 9659 logic cells
    Info (21064): Implemented 332 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 2 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 693 warnings
    Info: Peak virtual memory: 4969 megabytes
    Info: Processing ended: Mon Apr 22 02:59:55 2019
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:01:03


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/gc124/Desktop/350final/project/guitarpong/output_files/skeleton.map.smsg.


