
/*
	Grupo:			5CV3
	Proyecto:		ALU
	Archivo:			ALU.v
	Equipo:			Equipo 2
	Integrantes:	Alcaraz Cuevas Victor Hugo
						Montoya Morales Luis Antonio
						Navarrete Becerril Sharon Anette
						Quintana Romero Roberto
						Urdaneta Villalobos Paul Alejandro

	Descripcion:	SRL bit por bit
*/



module srl_con_for (
    input a_i, // Valor de entrada
	 input [2:0] addrb_i,
	 
    output reg valor_salida // Valor de salida después del recorrido lógico a la derecha
	 
);

wire	[31:0] B;             // Valor binario que determina la cantidad de recorrido

reg valor_resultado;

	memoria_b memb(
		.addr_i		(addrb_i),
		.operador_o	(B)
	);

always @(*) 
begin
    valor_resultado = a_i; // Inicializar valor_resultado con a_i
    for (integer i = 0; i < B; i = i + 1) 
		 begin
			  if (i < B) 
				  begin
						valor_salida = valor_resultado; // Para i = 0, salida = valor_resultado
						valor_resultado = 0; // Reiniciar valor_resultado a 0
				  end 
			  else 
				  begin
						valor_salida = valor_resultado; // Para otros valores de i, salida = valor_resultado
						valor_resultado = a_i; // Asignar a_i a valor_resultado
				  end
		  end
end

endmodule