<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Fernando Gehm Moraes)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a href="http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4782943Z2&amp;idiomaExibicao=2" class="btn-br">English</a><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=2509301929350826" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	
		
		
		<li><a href="#FormacaoComplementar">Formação complementar</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#RevisorPeriodico">Revisor de periódico</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	
		
		
		<a id="ancora-menu-projetos" href="#ProjetosPesquisa" class="acessibilidade separador"><span></span>Projetos</a>
		
	<script type='text/javascript'>menu.iniciar("projetos");</script>
		
		
		<div id="menu-projetos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ProjetosPesquisa">Projetos de pesquisa</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("potencialInovacao");</script>
		
		
		<a id="ancora-menu-potencialInovacao" href="#PotencialInovacao" class="acessibilidade separador"><span></span>Inovação</a>
		
	
		
		
		<div id="menu-potencialInovacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#PatentePI">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorRegistradoPI">Programa de computador registrado</a></li>
		
	
		
		
		<li><a href="#CultivarProtegidaPI">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistradaPI">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrialRegistradoPI">Desenho industrial registrado</a></li>
		
	
		
		
		<li><a href="#MarcaRegistradaPI">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegradoRegistradaPI">Topografia de circuito integrado registrada</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorSemRegistroPI">Programa de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosPI">Produtos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicasPI">Processos ou técnicas</a></li>
		
	
		
		
		<li><a href="#ProjetosPesquisaPI">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetoDesenvolvimentoTecnologicoPI">Projeto de desenvolvimento tecnológico</a></li>
		
	
		
		
		<li><a href="#ProjetoExtensaoPI">Projeto de extensão</a></li>
		
	
		
		
		<li><a href="#OutrosProjetosPI">Outros projetos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventos">Organização de eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("citacoes");</script>
		
		
		<a id="ancora-menu-citacoes" href="#Citacoes" class="acessibilidade separador"><span></span>Citações</a>
		
	
		
		
		<div id="menu-citacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Citacoes">Citações no ISI</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SciELO</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SCOPUS</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações em outras bases bibliográficas</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4782943Z2&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4782943Z2"><div class="infpessoa">
<h2 class="nome">Fernando Gehm Moraes<br>
<br>
<span align="center" style="font-weight: bold" class="texto">Bolsista de Produtividade em Pesquisa do CNPq - N&iacute;vel 1C - CA ME - Microeletr&ocirc;nica</span>
</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/2509301929350826</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 27/08/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">Fernando Moraes received the Electrical Engineering, and M.Sc. degrees from the Universidade Federal do Rio Grande do Sul (UFRGS), Porto Alegre, Brazil, in 1987 and 1990, respectively. In 1994 he received the Ph.D. degree from the Laboratoire d´Informatique, Robotique et Microélectronique de Montpellier (LIRMM), France. The thesis (defended in 1994) received the distinction "Très Honorable avec Félicitations du Jury". Another prestigious award is the Best Conceptual Design in the DATE Conference (2005), which is the Europe premier conference in microelectronics design automation. He is currently at PUCRS, where he has been an Associate Professor from 1996 to 2002, and Full Professor since 2002. He joined the Université de Montpellier as Invited Professor in 1998, 1999, 2000, 2017 (1 to 3 months each period). He has authored and co-authored 36 peer-refereed journal articles in the field of VLSI design, comprising the development of networks-on-chip (NoCs) and telecommunication circuits. One of these articles, HERMES: an Infrastructure for Low Area Overhead Packet-switching Networks on Chip, is cited by more than 700 other papers. He has also authored and co-authored more than 230 conference papers on these topics. He has co-advised 4 MSc, advised 25 MsC, advised 11 Ph.D. and co-advised 3 Ph.D. works. Mr. Moraes is a member of the program committee of the Symposium on Integrated Circuits and Systems Design (SBCCI), the Latin American Test Workshop (LATW), the IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Networks-on-Chip (NoCs), System-on-Chip Symposium (SoC). During the period 2001-2006, Mr. Moraes was responsible for the Computer Engineering Course at PUCRS (Brazil). From 2008-2010 he was responsible for the Computer Science Graduate Program at PUCRS. His primary research interests include Microelectronics, FPGAs, reconfigurable architectures, security, NoCs, and MPSoCs (multiprocessor system on chip). SBC (Sociedade Brasileira de Computação), SBMICRO and IEEE Senior Member [July 2019].<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Fernando Gehm Moraes</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">MORAES, Fernando Gehm;MORAES, FERNANDO GEHM;MORAES, FERNANDO;MORAES, FERNANDO G.;MORAES, F.</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Endereço Profissional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pontifícia Universidade Católica do Rio Grande do Sul, Faculdade de Informática, Departamento de Fundamentos da Computação. <br class="clear" />AV. IPIRANGA, 6681 - PREDIO 32<br class="clear" />Partenon<br class="clear" />90619900 - Porto Alegre, RS - Brasil<br class="clear" />Telefone: (51) 33538717<br class="clear" />Fax: (51) 33203621<br class="clear" />URL da Homepage: <a target="blank" href="http://www.inf.pucrs.br/moraes">http://www.inf.pucrs.br/moraes</a></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1991 - 1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em ELECTRONIQUE, OPTRONIQUE ET SYSTEME<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso=D"></span>. <br class="clear" />Université Montpellier 2 - Sciences et Techniques, UM2, França.
		
	<br class="clear" />Título: Synthese Topologique de Macro-Cellules en Technologie CMOS, Ano de obtenção: 1994. <br class="clear" />Orientador: Michel Robert. <br class="clear" />Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. <br class="clear" />Palavras-chave: Sintese Automatica do Layout de CIs; CAD para Microeletronica; Microeletronica.<br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" />Setores de atividade: Industria Eletro-Eletrônica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1988 - 1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Computação<span class="ajaxCAPES" data-param="&codigoCurso=42001013004P4&nivelCurso=M"></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: TRAGO - Gerador de Leiaute para o projeto TRANCA,Ano de Obtenção: 1990.<br class="clear" />Orientador: Ricardo Augusto da Luz Reis.<br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: Sintese Automatica do Layout de CIs; CAD para Microeletronica.<br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" />Setores de atividade: Industria Eletro-Eletrônica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1983 - 1987</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<div class="layout-cell layout-cell-12 data-cell"></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoComplementar">
<h1>Forma&ccedil;&atilde;o Complementar</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">OFICINA MOODLE - 28a edição - EAD.  (Carga horária: 20h). <br class="clear" />Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"> Extensão universitária em Capacitação Docente na Pucrs Vivências e Visão de.  (Carga horária: 9h). <br class="clear" />Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"> Extensão universitária em Capacitação Docente Em Educação à Distância 30ª Ed.  (Carga horária: 40h). <br class="clear" />Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">V Curso de Qualidade Cursos de Grad. Compututação.  (Carga horária: 18h). <br class="clear" />Universidade Estadual de Campinas, UNICAMP, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul, FAPERGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Comitê de Assessoramento, Enquadramento Funcional: Coordenador do CA de Ciências da Computação</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - 2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Comitê Assessor - Mat., Est. e Computação</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Comitê Assessor, Enquadramento Funcional: Comitê Assessor - Mat., Est. e Computação</div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1996 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Celetista formal, Enquadramento Funcional: Professor titular, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informatica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão Científica da FACIN.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2016 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informatica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão Coordenadora do Pós-Graduação em Ciência da Computação (PPGCC).</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2002 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Microeletrônica (4456C-04)<br class="clear" />Laboratório de Organização de Computadores (46184-02)<br class="clear" />Organização de Computadores (46131-04)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Faculdade de Informatica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Sistemas reconfiguráveis (FPGAs)'>Sistemas reconfiguráveis (FPGAs)</a><br class="clear" /><a href='#LP_NoCs - redes intra-chip'>NoCs - redes intra-chip</a><br class="clear" /><a href='#LP_MPSoCs - Sistemas Multiprocessados em Chip'>MPSoCs - Sistemas Multiprocessados em Chip</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/1996 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Faculdade de Informatica, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Computadores II (46124-04)<br class="clear" />Laboratório de Organização de Computadores (46184-02)<br class="clear" />Organização de Computadores (46131-04)<br class="clear" />Tópicos Especiais em Sistemas Digitais I (46264-04) - inativa<br class="clear" />Trabalho de Conclusão I (46274-06)<br class="clear" />Trabalho de Conclusão II (46275-06)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/2011 - 03/2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informatica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comisssão Coordenadora do PPGCC.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/2008 - 08/2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informatica, Programa de Pós graduação em Ciência da Computação (PPGCC). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador de Programa.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>01/2008 - 11/2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informatica, Programa de Pós graduação em Ciência da Computação (PPGCC). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão Coordenadora do PPGCC.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>01/2002 - 08/2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Engenharia / Engenharia de Computação, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador de Curso.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/1998 - 02/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informatica, Programa de Pós graduação em Ciência da Computação (PPGCC). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão Coordenadora do PPGCC.</div>
</div><br class="clear" /><div class="inst_back">
<b>Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista, Enquadramento Funcional: Bolsista PQ I C</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Comitê de Assessoramento, Enquadramento Funcional: CA - Microeletrônica</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista, Enquadramento Funcional: Bolsista PQ I D, Carga horária: 20</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Produtividade em Pesquisa, Enquadramento Funcional: Bolsista PQ II, Carga horária: 20</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Produtividade em Pesquisa, Enquadramento Funcional: Bolsista PQ II-C, Carga horária: 20</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - 1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Recém-doutor, Enquadramento Funcional: Bolsista Recém-doutor, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1987 - 1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Iniciação Científica, Enquadramento Funcional: Bolsista IC, Carga horária: 20</div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Université Montpellier 2 - Sciences et Techniques, UM2, França.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Projeto de Pesquisa, Carga horária: 0</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor Visitante, Enquadramento Funcional: Maître de Conférence</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor Visitante, Enquadramento Funcional: Maître de Conférence</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997 - 1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor Visitante, Enquadramento Funcional: Maître de Conférence</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1999 - 12/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, ELECTRONIQUE, OPTRONIQUE ET SYSTEME, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />DEA Microeletrônica<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/1998 - 2/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, ELECTRONIQUE, OPTRONIQUE ET SYSTEME, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />DEA Microeletrônica<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1997 - 2/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, ELECTRONIQUE, OPTRONIQUE ET SYSTEME, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />DEA Microeletrônica<br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - 1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista recém-doutor, Enquadramento Funcional: Bolsista, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1995 - 8/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Pró-Reitoria de Pesquisa e Pós-Graduação, Curso de Pós-Graduação em Ciência da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_CAD para Microeletrônica'>CAD para Microeletrônica</a><br class="clear" /><a href='#LP_Sintese de Layout de CIs'>Sintese de Layout de CIs</a><br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_CAD para Microeletr&ocirc;nica'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CAD para Microeletrônica</div>
</div><a name='LP_Sintese de Layout de CIs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sintese de Layout de CIs</div>
</div><a name='LP_Sistemas reconfigur&aacute;veis (FPGAs)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas reconfiguráveis (FPGAs)</div>
</div><a name='LP_NoCs - redes intra-chip'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">NoCs - redes intra-chip</div>
</div><a name='LP_MPSoCs - Sistemas Multiprocessados em Chip'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">MPSoCs - Sistemas Multiprocessados em Chip</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolvimento de técnicas de projeto para sistemas com múltiplos processadores em um único circuito integrado.. <br class="clear" />Palavras-chave: MPSoC - Multi-Processsor SoC; Qualidade de Serviço - QoS; Mapping; Arquiteturas de Memória; DFS - Dynamic Frequency Scaling; NOC - Redes Intra-chip. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosPesquisa">
<h1>Projetos de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_Protocolo para Admiss&atilde;o e Execu&ccedil;&atilde;o de Aplica&ccedil;&otilde;es com Requisitos de Seguran&ccedil;a em MPSoCs (PQG)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Protocolo para Admissão e Execução de Aplicações com Requisitos de Segurança em MPSoCs (PQG)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: A motivação para esta pesquisa é o desenvolvimento de uma solução integrada para prover QoSS para aplicações críticas, considerando a reconfiguração do sistema para suportar a execução da(s) aplicação(ões) crítica(s) concomitantemente com aplicações não críticas. A originalidade da pesquisa reside no método proposto, reserva e isolação de recursos do MPSoC em uma região segura, sem a utilização de criptografia para os dados da aplicação nem a utilização de firewalls para controle de acesso aos processadores, além da utilização de retoteamento dinâmico de tráfego do MPSoC afim do mesmo não cruzar regiões seguras.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (1)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.</div>
</div><a name='PP_T&eacute;cnicas de Toler&acirc;ncia a Falhas, Gerenciamento Energ&eacute;tico, e Seguran&ccedil;a para o Projeto de MPSoCs (PQ)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Técnicas de Tolerância a Falhas, Gerenciamento Energético, e Segurança para o Projeto de MPSoCs (PQ)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O presente projeto de pesquisa possui 3 objetivos estratégico relacionados ao projeto de MPSoCs: (i) tolerância a falhas; (ii) gerenciamento energético; (iii) segurança.

Tolerância a falhas pode ser definida como a propriedade que permite que um sistema continue a operar mesmo na presença de falhas em algum dos seus componentes, garantindo a este confiabilidade. Confiabilidade e tolerância a falhas são requisitos importantes para o presente e para o futuro dos MPSoCs. Um MPSoCs confiável provê esquemas de detecção e recuperação de falhas, tanto de fabricação quanto às devidas ao tempo de uso do sistema, para incrementar não apenas a confiabilidade e robustez, mas também a vida útil do sistema. Na medida em que é detectada a falha em algum componente os mecanismos de recuperação deverão prover alterações no ambiente. Em termos de comunicação, através do isolamento do canal ou mesmo do roteador em falha, há a necessidade de alterações do mecanismo de roteamento. Em termos de computação, como por exemplo a identificação da falha em um PE, há a necessidade de migração ou reenvio da tarefa para um processador sem falhas. Tolerância a falhas em MPSoCs foi um tema de pesquisa iniciado na vigência do projeto anterior, e contempla o primeiro objetivo estratégico deste projeto de pesquisa.

O consumo de energia é uma característica fundamental para sistemas embarcados. Técnicas que visam fornecer algum grau de adaptabilidade em relação a redução de consumo de energia, utilizam principalmente o controle dinâmico de frequência e voltagem (DVFS) [GOO10]. O objetivo da técnica de DVFS é reduzir a energia consumida alterando a frequência de operação e a voltagem do PE, de acordo com estado das aplicações executando no PE. Um monitoramento constante é empregado e alimenta heurísticas de adaptação de frequência e voltagem. Considerando que a comunicação apresenta também um gasto de energia, outras técnicas podem auxiliar na redução do consumo de energia. O gerenciamento energético em tempo de execução compreende o segundo objetivo estratégico do presente projeto de pesquisa.

O conceito de QoSS (do inglês Quality-of-Security-Service) foi proposto por [IRV01] como uma técnica que adiciona a segurança como uma dimensão de QoS para os sistemas de redes de computadores. Mais recentemente a área de Qualidade de Serviço de Segurança emergiu como uma área de interesse na pesquisa de MPSoCs. Desde então têm sido aplicados esforços para prover mecanismos de segurança (autenticação, confidencialidade, integridade, por exemplo) em MPSoCs. Tais mecanismos são providos através de módulos de segurança implementados em hardware com o objetivo de prevenir e mitigar ataques a memórias, ataques do tipo DoS (Denial-of-Service), ataques a canais de comunicação, intrusão de software malicioso, estouro de buffers, inserção de falhas, entre outros [GRA14], [COP13], [ISA13]. Técnicas de segurança em MPSoCs compreendem o terceiro objetivo estratégico do presente projeto de pesquisa.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (1) Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_TESTADOR PARA TR&Aacute;FEGO ETHERNET 40GbE'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">TESTADOR PARA TRÁFEGO ETHERNET 40GbE<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo do presente Termo Aditivo é proporcionar a formação de recursos humanos e a pesquisa na área de testes de redes Ethernet 40 Gigabit e de sistemas digitais em FPGA. Dado que não existem soluções padronizadas para o teste de tais redes no contexto atual, é necessário empreender um conjunto de atividades de pesquisa original no assunto. Em acordo com esta situação, o projeto visa desenvolver hardware e software capaz de avaliar uma rede de comunicação de dados em alta velocidade através de um sistema digital desenvolvido em FPGA, motivado pelo crescimento da demanda do mercado por comunicações de banda-larga e a complexidade inerente de testar e gerenciar redes Ethernet.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / CALAZANS, NEY LAERT VILAR - Integrante.<br class="clear" />Financiador(es): Teracom Telemática - Cooperação.</div>
</div><a name='PP_Toler&acirc;ncia a Falhas na Gest&atilde;o de Recursos em MPSoCs com Ger&ecirc;ncia Distribu&iacute;da (PDJ)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016 - 2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Tolerância a Falhas na Gestão de Recursos em MPSoCs com Gerência Distribuída (PDJ)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Com o crescente aumento de número de transistores em um único circuito integrado, tornou-se possível desenvolver sistemas completos em um único chip. O que permite este aumento é a redução no tamanho dos transistores. Apesar de aumentar a capacidade de integração de um chip, consumindo uma quantidade de potência aceitável em dispositivos móveis, nodos tecnológicos mais avançados são mais suscetíveis a diversos tipos de falhas em um circuito.
O projeto proposto tem por objetivo estratégico desenvolver uma plataforma MPSoC com gerência distribuída com foco na tolerância a falhas na gestão de recursos. Com isso espera-se aumentar o tempo de vida de sistemas computacionais complexos, como smartphones, tablets e outros equipamentos portáteis com dezenas de processadores em um curto espaço de tempo e de forma mais precisa.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / Eduardo Wachter - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 3</div>
</div><a name='PP_GER&Ecirc;NCIA DISTRIBU&Iacute;DA DE RECURSOS EM MPSOCS BASEADOS EM NOCS (CNPQ UNIVERSAL)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">GERÊNCIA DISTRIBUÍDA DE RECURSOS EM MPSOCS BASEADOS EM NOCS (CNPQ UNIVERSAL)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Due to the growing need for parallel processing in embedded systems and advances in sub-micron technologies, the integration of a complete system in a chip has become technically feasible, resulting in the emergence of SoCs (System-on-Chip). Current trends point to MPSoCs (Multiprocessor SoCs) with hundreds of Processing Elements (PEs). The Intel SCC and Tilera TILE-Gx are examples from the industry, with 48 and 100 PEs respectively. Both architectures have a large number of PEs that are interconnected via a network on chip (NoC). Systems with thousands of PEs per chip are a technological perspective, which should become reality within a decade. Thus, scalability issue is real and has significant research relevance. Current MPSoC architectures have a centralized control architecture for system management. The architecture with centralized control has a single PE responsible for resource management functions, interface with external systems, mapping and migration heuristics, DVFS, etc. In MPSoCs with a large number of PEs, the centralized approach becomes a bottleneck, since only the manager PE is responsible to control the entire MPSoC, answer to service requests from all PEs and maintain a map of the location of tasks, which may become unfeasible due to the amount of PEs. This leads the concept of a distributed control architecture that consists of clustering the MPSoC in regions in which a PE of each region will serve as the local manager. The objective of this research project is to propose policies for distributed control in large MPSoCs, implementing techniques for distributed task mapping and migration, support for distributed monitoring, and support to quality of service (QoS) .. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (2)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Confiabilidade em Arquiteturas MPSoCs Baseadas em NoCs (PQG FAPERGS)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Confiabilidade em Arquiteturas MPSoCs Baseadas em NoCs (PQG FAPERGS)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Os circuitos integrados (CIs) estão tornando-se cada vez mais complexos, implicando em uma redução de confiabilidade dos mesmos. A combinação de maior integração, menor tensão de alimentação e maior frequência aumenta a incidência de falhas permanentes e transientes nos CIs, ameaçando a robustez dos futuros sistemas computacionais. Isto não se aplica somente a sistemas críticos, mas também à eletrônica de consumo. Desta forma, é necessária a aplicação de técnicas de tolerância a falhas para manter o serviço desejado funcionando adequadamente mesmo na presença de falhas. O objetivo deste projeto é propor técnicas de tolerância a falhas para MPSoCs. Especificamente, propõe-se criar uma infraestrutura para o desenvolvimento de sistemas MPSoCs confiáveis, com ênfase no protocolo de comunicação tolerante a falhas. O trabalho a ser realizado está dividido em três macro-atividades: (1) detecção de erros permanentes no nível da rede intra-chip; (2) protocolo de comunicação tolerante a falhas; (3) tolerância a falhas no nível de aplicação. Ao final do presente projeto os resultados esperados incluem: (1) protocolo de comunicação entre tarefas tolerante a falhas; (2) proposição de um mecanismo para detecção de PE sem falha a ser utilizado em caso de falha em algum elemento de processamento.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.</div>
</div><a name='PP_CONTROLE DISTRIBU&Iacute;DO EM MPSOCS BASEADOS EM NOCS (Produtividade PQ)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CONTROLE DISTRIBUÍDO EM MPSOCS BASEADOS EM NOCS (Produtividade PQ)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (2) Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Sistemas Multiprocessados Integrados: Sincroniza&ccedil;&atilde;o, Confiabilidade e Adaptabilidade (CAPES-COFECUB)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas Multiprocessados Integrados: Sincronização, Confiabilidade e Adaptabilidade (CAPES-COFECUB)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto CAPES-COFECUB 708/11. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (4)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / Marcelo Soares Lubaszewski - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Fernanda Gusmão de Lima Kastensmidt - Integrante / Ney Laert Vilar Calazans - Integrante / Gilles Sassatelli - Integrante / Pascal Benoit - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.</div>
</div><a name='PP_T&eacute;cnicas de Redu&ccedil;&atilde;o de Energia Consumida em Sistemas Multi-Processados em Chip  (FAPERGS Pesquisador Ga&uacute;cho)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Técnicas de Redução de Energia Consumida em Sistemas Multi-Processados em Chip  (FAPERGS Pesquisador Gaúcho)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: FAPERGS Pesquisador Gaúcho - processo 1008149. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.</div>
</div><a name='PP_TA FACIN-TERACOM - Emula&ccedil;&atilde;o de circuitos digitais em FPGA'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">TA FACIN-TERACOM - Emulação de circuitos digitais em FPGA<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Cooperação Universidade - Empresa. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante.<br class="clear" />Financiador(es): Teracom Telemática Ltda - Auxílio
										financeiro.</div>
</div><a name='PP_TA FACIN-PARKS - Estudo e desenvolvimento do protocolo LACP (Link Aggregation Control Protocol),'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">TA FACIN-PARKS - Estudo e desenvolvimento do protocolo LACP (Link Aggregation Control Protocol),<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Cooperação Universidade - Empresa. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante.<br class="clear" />Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio
										financeiro.</div>
</div><a name='PP_Desenvolvimento de Aplica&ccedil;&atilde;o de Reconhecimento Autom&aacute;tico de Placas de Ve&iacute;culos em um Sistema Embarcado com M&uacute;ltiplos Processadores (Edital PIBIC/CNPq - 2011-2012)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Aplicação de Reconhecimento Automático de Placas de Veículos em um Sistema Embarcado com Múltiplos Processadores (Edital PIBIC/CNPq - 2011-2012)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / Alexandre de Morais Amory - Integrante / Edson Moreno - Integrante / Afonso Sales - Integrante / Ricardo M. Czekster - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Infra-Estrutura para Projeto de MPSoCs: Redes Intra-Chip, Auto-Adaptabilidade e Qualidade de Servi&ccedil;o (CNPq PQ 301599/2009-2)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Infra-Estrutura para Projeto de MPSoCs: Redes Intra-Chip, Auto-Adaptabilidade e Qualidade de Serviço (CNPq PQ 301599/2009-2)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Em andamento; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Infra-Estrutura para Projeto de MPSoCs: Aloca&ccedil;&atilde;o de Tarefas, Qualidade de Servi&ccedil;o e Reconfigura&ccedil;&atilde;o (CNPQ UNIVERSAL 2007 - 471134/2007-4)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Infra-Estrutura para Projeto de MPSoCs: Alocação de Tarefas, Qualidade de Serviço e Reconfiguração (CNPQ UNIVERSAL 2007 - 471134/2007-4)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / César Augusto Missio Marcon - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Infra-Estrutura para Projeto de MPSoCs: Redes Intra-Chip, Aloca&ccedil;&atilde;o de Tarefas e Qualidade de Servi&ccedil;o (CNPq PQ 300774/2006-0)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Infra-Estrutura para Projeto de MPSoCs: Redes Intra-Chip, Alocação de Tarefas e Qualidade de Serviço (CNPq PQ 300774/2006-0)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_FINEP X10GIGA - Transponder OTN 10.7Gbps'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">FINEP X10GIGA - Transponder OTN 10.7Gbps<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / Ney Laert Vilar Calazans - Integrante / Daniel Pigatto - Integrante.<br class="clear" />Financiador(es): Financiadora de Estudos e Projetos - Auxílio
										financeiro.</div>
</div><a name='PP_FINEP TETHA - CIRCUITO PARA TRANSPORTE DE DADOS ETHERNET/IP SOBRE REDES DE ALTA VELOCIDADE PDH/SDH'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">FINEP TETHA - CIRCUITO PARA TRANSPORTE DE DADOS ETHERNET/IP SOBRE REDES DE ALTA VELOCIDADE PDH/SDH<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Integrante / Ney Laert Vilar Calazans - Coordenador / Daniel Pigatto - Integrante.<br class="clear" />Financiador(es): Financiadora de Estudos e Projetos - Auxílio
										financeiro.</div>
</div><a name='PP_CAPES/COFECUB 495/05 - Utiliza&ccedil;&atilde;o de Redes Intra-Chip em SoCs: Projeto, Reconfigura&ccedil;&atilde;o e Teste'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CAPES/COFECUB 495/05 - Utilização de Redes Intra-Chip em SoCs: Projeto, Reconfiguração e Teste<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / Marcelo Soares Lubaszewski - Integrante / Ricardo Augusto da Luz Reis - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Altamiro Amadeu Susin - Integrante / Ney Laert Vilar Calazans - Integrante / Sérgio Bampi - Integrante / Pascal Nouet - Integrante / Michel Renovell - Integrante / Pascal Benoit - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.</div>
</div><a name='PP_Desenvolvimento de m&eacute;todos de projeto e prototipa&ccedil;&atilde;o de sistemas computacionais'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de métodos de projeto e prototipação de sistemas computacionais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_RICHA - Redes de Interconex&atilde;o Intra-Chip em Hardware'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">RICHA - Redes de Interconexão Intra-Chip em Hardware<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Library Free Integrated Circuit Design for Submicron Technologies (KIT 96106 - Financiado pela CEE)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Library Free Integrated Circuit Design for Submicron Technologies (KIT 96106 - Financiado pela CEE)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Fernando Gehm Moraes - Coordenador / Michel Robert - Integrante / Daniel Auvergne - Integrante / Lionel Torres - Integrante / Alain Guyot - Integrante / Phillipe Coll - Integrante / Jordi Carrabina - Integrante.<br class="clear" />Financiador(es): Université Montpellier 2 - Sciences et Techniques - Cooperação.<br class="clear" />Número de produções C, T & A: 10 / Número de orientações: 3</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorPeriodico">
<h1>Revisor de peri&oacute;dico</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: International Journal of Reconfigurable Computing</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Electronics Letters</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: ACM Transactions on Embedded Computing Systems</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: JICS. Journal of Integrated Circuits and Systems</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Microprocessors and Microsystems</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Syste</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: I.E.E.E. Transactions on Computers (Print)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Analog Integrated Circuits and Signal Processing</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Computers & Electrical Engineering</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: MICROELECTRONICS JOURNAL</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Journal of Circuits, Systems, and Computers</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Journal of Low Power Electronics (Print)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Journal of Systems Architecture</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: ACM Transactions on Design Automation of Electronic Systems</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Very Large Scale Integration (VLSI) Systems</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: ACM Transactions on Architecture and Code Optimization</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Razoavelmente, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Pouco, Lê Bem, Escreve Pouco. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Francês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prêmio ASSESPRO-RS para o melhor TCC (Utilização do Protocolo Ethernet para a Interface de Comunicação em Sistemas Digitais Embarcados em FPGAs), ASSESPRO-RS. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prêmio ASSESPRO-RS para o melhor TCC (Comunicação de Alto Desempenho em Dispositivos FPGAs Através de Interfaces Ópticas), ASSESPRO-RS. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prêmio ASSESPRO-RS para o melhor TCC (Development of MPSoCs Management Systems in Modern FPGAs), ASSESPRO-RS. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prêmio ASSESPRO-RS para o melhor TCC (Desenvolvimento de Uma Interface de Comunicação Segura Utilizando o Padrão MACsec ), ASSESPRO-RS. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CEITEC Master Thesis Award (LATW) - Title: Runtime Adaptive QoS Management In NoC-Based MPSoCs, UFC / IEEE / TTTC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">IEEE Senior Member, IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award - Early Estimation of Wire Length for Dedicated Test Access Mechanisms in Networks-on-Chip Based SoCs, 22th Symposium on Integrated Circuits and Systems Design. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award - "Congestion-aware Task Mapping in Heterogenous MPSoCs", International Symposium on System-on-Chip 2008 (SOC 2008). </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Menção Honrosa 2008 - TESES (Autor: Alexandre de Morais Amory), CAPES. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prêmio ASSESPRO-RS para o melhor TCC (Desenvolvimento de um Ambiente de Execução de Aplicações Embarcadas para a Plataforma Multiprocessada HeMPs), ASSESPRO. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award - "A High Abstraction, High Accuracy Power Estimation Model for Networks-on-Chip", 22nd Symposium on Integrated Circuits and Systems Design. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Conceptual Design in the DATE´2005 Designers Forum, European Community, Europractice. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">II Xilinx Student Contest - First Place (SBCCI'05), Xilinx Inc.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">I Xilinx Student Contest - First Place (SBCCI'04), Xilinx Inc.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outstanding paper in its subject area in the SBCCI 2002, SBC - SBMICRO. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Menção Honrosa - II Jornada de Iniciação Científica da PUCRS, PUC-RS - Pró-Reitoria de Pesquisa e Pós-Graduação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Menção Honrosa - I Jornada de Iniciação Científica da PUCRS, PUC-RS - Pró-Reitoria de Pesquisa e Pós-Graduação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Menção Tres Honorable avec Felicitations du Jury, na defesa de tese, Laboratório LIRMM. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a><div class="cita-artigos"> <b>Citações</b> </div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">Web of Science<a href="http://www.researcherid.com/rid/F-7488-2012" target='_blank' ><img src="/buscatextual/images/curriculo/researcherID.gif"/></a></div><div class="trab">Total de trabalhos:129</div><div class="cita">Total de citações:934</div><div class="fator">Fator H:15</div><div class="detalhes"><a href="http://www.researcherid.com/rid/F-7488-2012" target='_blank' >Moraes, Fernando G</a>&nbsp;&nbsp;Data:&nbsp;17/08/2019</div></div></div></div></div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">SCOPUS</div><div class="trab">Total de trabalhos:219</div><div class="cita">Total de citações:2367</div><div class="detalhes">http://www.scopus.com/authid/detail.url?authorId=7005891217&nbsp;&nbsp;Data:&nbsp;17/08/2019</div></div></div></div></div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">Outras</div><div class="trab">Total de trabalhos:303</div><div class="cita">Total de citações:4728</div><div class="detalhes">http://scholar.google.com/citations?user=XNjum_8AAAAJ&   -   H-INDEX:34&nbsp;&nbsp;Data:&nbsp;17/08/2019</div></div></div></div></div><br class="clear"><div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RUARO, Marcelo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3328755" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; JANTSCH, Axel ; <b>MORAES, Fernando Gehm</b> . Self-Adaptive QoS Management of Computation and Communication Resources in Many-Core SoCs. ACM Transactions on Embedded Computing Systems<sup><img id='15399087_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15399087' /></sup>, v. 18, p. 1-21, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/3328755&issn=15399087&volume=18&issue=&paginaInicial=1&titulo=Self-Adaptive QoS Management of Computation and Communication Resources in Many-Core SoCs&sequencial=1&nomePeriodico=ACM Transactions on Embedded Computing Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARTINS, ANDRÉ LUÍS DEL MESTRE</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.sysarc.2019.05.006" target="_blank"></a>MARTINS, ANDRÉ LUÍS DEL MESTRE ; GARIBOTTI, Rafael ; DUTT, NIKIL ; <b>MORAES, FERNANDO GEHM</b> . The Power Impact of Hardware and Software Actuators on Self-Adaptable Many-core Systems. JOURNAL OF SYSTEMS ARCHITECTURE<sup><img id='13837621_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13837621' /></sup>, v. 97, p. 42-53, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.sysarc.2019.05.006&issn=13837621&volume=97&issue=&paginaInicial=42&titulo=The Power Impact of Hardware and Software Actuators on Self-Adaptable Many-core Systems&sequencial=2&nomePeriodico=JOURNAL OF SYSTEMS ARCHITECTURE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARTINS, ANDRÉ LUÍS DEL MESTRE</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.sysarc.2019.01.006" target="_blank"></a>MARTINS, ANDRÉ LUÍS DEL MESTRE ; DA SILVA, ALZEMIRO HENRIQUE LUCAS ; RAHMANI, AMIR M. ; DUTT, NIKIL ; <b>MORAES, FERNANDO GEHM</b> . Hierarchical adaptive Multi-objective resource management for many-core systems. JOURNAL OF SYSTEMS ARCHITECTURE<sup><img id='13837621_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13837621' /></sup>, v. 97, p. 416-427, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.sysarc.2019.01.006&issn=13837621&volume=97&issue=&paginaInicial=416&titulo=Hierarchical adaptive Multi-objective resource management for many-core systems&sequencial=3&nomePeriodico=JOURNAL OF SYSTEMS ARCHITECTURE" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RUARO, Marcelo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10617-019-09223-4" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; CAIMI, LUCIANO L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; <b>MORAES, FERNANDO G.</b> . Memphis: a framework for heterogeneous many-core SoCs generation and validation. DESIGN AUTOMATION FOR EMBEDDED SYSTEMS<sup><img id='09295585_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09295585' /></sup>, v. 99, p. 1, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10617-019-09223-4&issn=09295585&volume=99&issue=&paginaInicial=1&titulo=Memphis: a framework for heterogeneous many-core SoCs generation and validation&sequencial=4&nomePeriodico=DESIGN AUTOMATION FOR EMBEDDED SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARTINS, André</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1166/jolpe.2017.1502" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8570090119222585" target="_blank">MARTINS, André</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; SANTANA, Anderson ; <b>MORAES, Fernando Gehm</b> . Distributed Runtime Energy Management for Many-Core Systems Running Real-Time Applications. JOURNAL OF LOW POWER ELECTRONICS (PRINT)<sup><img id='15461998_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15461998' /></sup>, v. 13, p. 402-418, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1166/jolpe.2017.1502&issn=15461998&volume=13&issue=&paginaInicial=402&titulo=Distributed Runtime Energy Management for Many-Core Systems Running Real-Time Applications&sequencial=5&nomePeriodico=JOURNAL OF LOW POWER ELECTRONICS (PRINT)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>WACHTER, Eduardo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.mejo.2017.08.010" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; CAIMI, Luciano ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; MUNHOZ, Daniel ; <b>MORAES, FERNANDO GEHM</b> . BrNoC : A broadcast NoC for control messages in many-core systems. MICROELECTRONICS JOURNAL<sup><img id='00262692_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262692' /></sup>, v. 68, p. 69-77, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.mejo.2017.08.010&issn=00262692&volume=68&issue=&paginaInicial=69&titulo=BrNoC : A broadcast NoC for control messages in many-core systems&sequencial=6&nomePeriodico=MICROELECTRONICS JOURNAL" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CASTILHOS, Guilherme</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.sysarc.2016.01.005" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <b>MORAES, FERNANDO GEHM</b> . Hierarchical Energy Monitoring for Task Mapping in Many-core Systems. Journal of Systems Architecture<sup><img id='13837621_7' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13837621' /></sup>, v. 63, p. 80-92, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.sysarc.2016.01.005&issn=13837621&volume=63&issue=&paginaInicial=80&titulo=Hierarchical Energy Monitoring for Task Mapping in Many-core Systems&sequencial=7&nomePeriodico=Journal of Systems Architecture" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DUENHA, Liana</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1002/cpe.4034" target="_blank"></a>DUENHA, Liana ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; <b>MORAES, FERNANDO GEHM</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo</a> . Exploiting performance, dynamic power and energy scaling in full-system simulators. Concurrency and Computation<sup><img id='15320626_8' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15320626' /></sup>, v. 99, p. 1, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1002/cpe.4034&issn=15320626&volume=99&issue=&paginaInicial=1&titulo=Exploiting performance, dynamic power and energy scaling in full-system simulators&sequencial=8&nomePeriodico=Concurrency and Computation" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>HECK, GUILHERME</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-016-0827-9" target="_blank"></a>HECK, GUILHERME ; HECK, LEANDRO S. ; MOREIRA, MATHEUS T. ; <b>MORAES, FERNANDO G.</b> ; CALAZANS, NEY L. V. . A new local clock generator for globally asynchronous locally synchronous MPSoCs. Analog Integrated Circuits and Signal Processing (Dordrecht. Online)<sup><img id='15731979_9' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15731979' /></sup>, v. 89, p. 631-640, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-016-0827-9&issn=15731979&volume=89&issue=&paginaInicial=631&titulo=A new local clock generator for globally asynchronous locally synchronous MPSoCs&sequencial=9&nomePeriodico=Analog Integrated Circuits and Signal Processing (Dordrecht. Online)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DUENHA, Liana</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.jpdc.2016.03.009" target="_blank"></a>DUENHA, Liana ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; SANTIAGO, Thiago ; <b>MORAES, FERNANDO</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo</a> . MPSoCBench: A benchmark for high-level evaluation of multiprocessor system-on-chip tools and methodologies. Journal of Parallel and Distributed Computing (Print)<sup><img id='07437315_10' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07437315' /></sup>, v. 95, p. 138-157, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.jpdc.2016.03.009&issn=07437315&volume=95&issue=&paginaInicial=138&titulo=MPSoCBench: A benchmark for high-level evaluation of multiprocessor system-on-chip tools and methodologies&sequencial=10&nomePeriodico=Journal of Parallel and Distributed Computing (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>WACHTER, Eduardo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tetc.2016.2593640" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; BARRETO, Francisco ; AMORY, ALEXANDRE ; <b>MORAES, FERNANDO</b> . A Hierarchical and Distributed Fault Tolerant Proposal for NoC-based MPSoCs. IEEE Transactions on Emerging Topics in Computing<sup><img id='21686750_11' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='21686750' /></sup>, v. 6, p. 1-1, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tetc.2016.2593640&issn=21686750&volume=6&issue=&paginaInicial=1&titulo=A Hierarchical and Distributed Fault Tolerant Proposal for NoC-based MPSoCs&sequencial=11&nomePeriodico=IEEE Transactions on Emerging Topics in Computing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RUARO, Marcelo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TVLSI.2014.2331135" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b>MORAES, FERNANDO GEHM</b> . Runtime Adaptive Circuit Switching and Flow Priority in NoC-Based MPSoCs. IEEE Transactions on Very Large Scale Integration (VLSI) Systems<sup><img id='15579999_12' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15579999' /></sup>, v. 23, p. 1077-1088, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TVLSI.2014.2331135&issn=15579999&volume=23&issue=&paginaInicial=1077&titulo=Runtime Adaptive Circuit Switching and Flow Priority in NoC-Based MPSoCs&sequencial=12&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, MATHEUS TREVISAN</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsii.2015.2407198" target="_blank"></a>MOREIRA, MATHEUS TREVISAN ; ARENDT, MICHEL ; <b>MORAES, FERNANDO GEHM</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a> . Static Differential NCL Gates: Toward Low Power. IEEE Transactions on Circuits and Systems. II, Express Briefs<sup><img id='15497747_13' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15497747' /></sup>, v. 62, p. 563-567, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsii.2015.2407198&issn=15497747&volume=62&issue=&paginaInicial=563&titulo=Static Differential NCL Gates: Toward Low Power&sequencial=13&nomePeriodico=IEEE Transactions on Circuits and Systems. II, Express Briefs" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARARA, Everton Alceu</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tc.2012.123" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Differentiated Communication Services for NoC-Based MPSoCs. IEEE Transactions on Computers (Print)<sup><img id='00189340_14' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189340' /></sup>, v. 63, p. 595-608, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tc.2012.123&issn=00189340&volume=63&issue=&paginaInicial=595&titulo=Differentiated Communication Services for NoC-Based MPSoCs&sequencial=14&nomePeriodico=IEEE Transactions on Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, MATHEUS TREVISAN</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1166/jolpe.2014.1332" target="_blank"></a>MOREIRA, MATHEUS TREVISAN ; TROJAN, Guilherme ; <b>MORAES, FERNANDO GEHM</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a> . Spatially Distributed Dual-Spacer Null Convention Logic Design. Journal of Low Power Electronics (Print)<sup><img id='15461998_15' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15461998' /></sup>, v. 10, p. 313-320, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1166/jolpe.2014.1332&issn=15461998&volume=10&issue=&paginaInicial=313&titulo=Spatially Distributed Dual-Spacer Null Convention Logic Design&sequencial=15&nomePeriodico=Journal of Low Power Electronics (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MORENO, Edson</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.sysarc.2014.10.002" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3062669390076623" target="_blank">WEBBER, THAIS</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <b>MORAES, FERNANDO</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . MoNoC: A Monitored Network on Chip with Path Adaptation Mechanism. Journal of Systems Architecture<sup><img id='13837621_16' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13837621' /></sup>, v. 60, p. 783-795, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.sysarc.2014.10.002&issn=13837621&volume=60&issue=&paginaInicial=783&titulo=MoNoC: A Monitored Network on Chip with Path Adaptation Mechanism&sequencial=16&nomePeriodico=Journal of Systems Architecture" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, MATHEUS TREVISAN</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TVLSI.2013.2276538" target="_blank"></a>MOREIRA, MATHEUS TREVISAN ; <b>MORAES, FERNANDO GEHM</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a> . Beware the Dynamic C-Element. IEEE Transactions on Very Large Scale Integration (VLSI) Systems<sup><img id='15579999_17' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15579999' /></sup>, v. 22, p. 1644-1647, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TVLSI.2013.2276538&issn=15579999&volume=22&issue=&paginaInicial=1644&titulo=Beware the Dynamic C-Element&sequencial=17&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>OST, Luciano</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2442116.2442125" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9199515912588639" target="_blank">ALMEIDA, Gabriel Marchesan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; SASSATELLI, Gilles ; BENOIT, Pascal ; GLESNER, Manfred ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Power-Aware Dynamic Mapping Heuristics for NoC-Based MPSoCs Using a Unified Model-Based Approach. ACM Transactions on Embedded Computing Systems<sup><img id='15399087_18' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15399087' /></sup>, v. 12, p. TECS1203-75, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2442116.2442125&issn=15399087&volume=12&issue=&paginaInicial=TECS1203-75&titulo=Power-Aware Dynamic Mapping Heuristics for NoC-Based MPSoCs Using a Unified Model-Based Approach&sequencial=18&nomePeriodico=ACM Transactions on Embedded Computing Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>OST, Luciano</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2362374.2362381" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; VARYANI, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9199515912588639" target="_blank">ALMEIDA, Gabriel Marchesan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; SASSATELLI, Gilles . Enabling Adaptive Techniques in Heterogeneous MPSoCs Based on Virtualization. ACM T RECONFIG TECHN<sup><img id='19367406_19' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='19367406' /></sup>, v. 5, p. 17:1-17:11, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2362374.2362381&issn=19367406&volume=5&issue=&paginaInicial=17:1&titulo=Enabling Adaptive Techniques in Heterogeneous MPSoCs Based on Virtualization&sequencial=19&nomePeriodico=ACM T RECONFIG TECHN" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CHAVES, Tales</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8194226734694030" target="_blank">CHAVES, Tales</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Distributed Shared Memory for NoC-based MPSoCs. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_20' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 7, p. 47-60, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=7&issue=&paginaInicial=47&titulo=Distributed Shared Memory for NoC-based MPSoCs&sequencial=20&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARCON, César</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.jpdc.2010.10.002" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> . CAFES: A Framework for Intrachip Application Modeling and Communication Architecture Design. Journal of Parallel and Distributed Computing (Print)<sup><img id='07437315_21' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07437315' /></sup>, v. 71, p. 714-728, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.jpdc.2010.10.002&issn=07437315&volume=71&issue=&paginaInicial=714&titulo=CAFES: A Framework for Intrachip Application Modeling and Communication Architecture Design&sequencial=21&nomePeriodico=Journal of Parallel and Distributed Computing (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AMORY, Alexandre de Morais</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.jpdc.2010.09.008" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A New Test Scheduling Algorithm Based on Networks-on-Chip as Test Access Mechanisms. Journal of Parallel and Distributed Computing (Print)<sup><img id='07437315_22' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07437315' /></sup>, v. 71, p. 675-686, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.jpdc.2010.09.008&issn=07437315&volume=71&issue=&paginaInicial=675&titulo=A New Test Scheduling Algorithm Based on Networks-on-Chip as Test Access Mechanisms&sequencial=22&nomePeriodico=Journal of Parallel and Distributed Computing (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>OST, Luciano</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2010.116" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; MAATTA, Sanna ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Exploring NoC-Based MPSoC Design Space with Power Estimation Models. IEEE Design & Test of Computers (Print)<sup><img id='07407475_23' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, v. 28, p. 16-29, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2010.116&issn=07407475&volume=28&issue=&paginaInicial=16&titulo=Exploring NoC-Based MPSoC Design Space with Power Estimation Models&sequencial=23&nomePeriodico=IEEE Design & Test of Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SOARES, Rafael</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2011.69" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; TORRES, Lionel ; MAURINE, P. . A Robust Architectural Approach for Cryptographic Algorithms using GALS Pipelines. IEEE Design & Test of Computers (Print)<sup><img id='07407475_24' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, v. 28, p. 62-71, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2011.69&issn=07407475&volume=28&issue=&paginaInicial=62&titulo=A Robust Architectural Approach for Cryptographic Algorithms using GALS Pipelines&sequencial=24&nomePeriodico=IEEE Design & Test of Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARVALHO, Ewerson</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2010.106" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Dynamic Task Mapping for MPSoCs. IEEE Design & Test of Computers (Print)<sup><img id='07407475_25' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, v. 27, p. 26-35, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2010.106&issn=07407475&volume=27&issue=&paginaInicial=26&titulo=Dynamic Task Mapping for MPSoCs&sequencial=25&nomePeriodico=IEEE Design & Test of Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MAATTA, Sanna</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.4018/jertcs.2010103005" target="_blank"></a>MAATTA, Sanna ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; GLESNER, Manfred ; NURMI, Jari ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Joint Validation of Application Models and Multi-Abstraction Network-on-Chip Platforms. International Journal of Embedded and Real-Time Communication Systems<sup><img id='19473176_26' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='19473176' /></sup>, v. 1, p. 86-101, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.4018/jertcs.2010103005&issn=19473176&volume=1&issue=&paginaInicial=86&titulo=Joint Validation of Application Models and Multi-Abstraction Network-on-Chip Platforms&sequencial=26&nomePeriodico=International Journal of Embedded and Real-Time Communication Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LOMME, V.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2009</span>LOMME, V. ; DEHBAOUI, A. ; MAURINE, P. ; TORRES, Lionel ; ROBERT, Michel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Secure Triple Track Logic Robustness Against Differential Power and Electromagnetic Analyses. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_27' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 4, p. 20-28, 2009. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=4&issue=&paginaInicial=20&titulo=Secure Triple Track Logic Robustness Against Differential Power and Electromagnetic Analyses&sequencial=27&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TEDESCO, Leonel Pablo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Buffer Sizing for Multimedia Flows in Packet-Switching NoCs. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_28' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 3, p. 46-56, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=3&issue=&paginaInicial=46&titulo=Buffer Sizing for Multimedia Flows in Packet-Switching NoCs&sequencial=28&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARARA, Everton Alceu</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A New Router Architecture for High-Performance Intrachip Networks. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_29' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 3, p. 23-31, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=3&issue=&paginaInicial=23&titulo=A New Router Architecture for High-Performance Intrachip Networks&sequencial=29&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARCON, César</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1049/iet-cdt:20070111" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Comparison of network-on-chip mapping algorithms targeting low energy consumption. IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006. Cont. ISSN 1751-861X IET Computers & Digital Techniques (Online))<sup><img id='13597027_30' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13597027' /></sup>, v. 2, p. 471-482, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1049/iet-cdt:20070111&issn=13597027&volume=2&issue=&paginaInicial=471&titulo=Comparison of network-on-chip mapping algorithms targeting low energy consumption&sequencial=30&nomePeriodico=IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006. Cont. ISSN 1751-861X IET Computers & Digital Techniques (Online))" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AMORY, Alexandre de Morais</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1049/iet-cdt:20060152" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; GOSSEN, Kess ; MARINISSEN, Erik ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Wrapper Design for the Reuse of a Bus, Network-on-Chip, or Other Functional Interconnect as Test Access Mechanism. IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006. Cont. ISSN 1751-861X IET Computers & Digital Techniques (Online))<sup><img id='13597027_31' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13597027' /></sup>, v. 1, p. 197-206, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1049/iet-cdt:20060152&issn=13597027&volume=1&issue=&paginaInicial=197&titulo=Wrapper Design for the Reuse of a Bus, Network-on-Chip, or Other Functional Interconnect as Test Access Mechanism&sequencial=31&nomePeriodico=IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006. Cont. ISSN 1751-861X IET Computers & Digital Techniques (Online))" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARCON, César</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2005</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Design and Prototyping of an SDH-E1 Mapper Soft-Core. Revista da Sociedade Brasileira de Telecomunicações<sup><img id='0102986X_32' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='0102986X' /></sup>, Campinas, v. 20, n.2, p. 74-82, 2005. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=0102986X&volume=20&issue=&paginaInicial=74&titulo=Design and Prototyping of an SDH-E1 Mapper Soft-Core&sequencial=32&nomePeriodico=Revista da Sociedade Brasileira de Telecomunicações" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MORAES, Fernando Gehm;MORAES, FERNANDO GEHM;MORAES, FERNANDO;MORAES, FERNANDO G.;MORAES, F.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.vlsi.2004.03.003" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> . HERMES: an Infrastructure for Low Area Overhead Packet-switching Networks on Chip. Integration (Amsterdam)<sup><img id='01679260_33' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01679260' /></sup>, Amsterdam, v. 38, n.1, p. 69-93, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.vlsi.2004.03.003&issn=01679260&volume=38&issue=&paginaInicial=69&titulo=HERMES: an Infrastructure for Low Area Overhead Packet-switching Networks on Chip&sequencial=33&nomePeriodico=Integration (Amsterdam)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PALMA, José Carlos Sant'anna</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Core Communication Interface for FPGAs. JICS. Journal of Integrated Circuits and Systems<sup><img id='18071953_34' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, Porto Alegre, v. 1, n.1, p. 44-51, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=1&issue=&paginaInicial=44&titulo=Core Communication Interface for FPGAs&sequencial=34&nomePeriodico=JICS. Journal of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CAPPELATTI, Ewerton Artur</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4303068428190248" target="_blank">CAPPELATTI, Ewerton Artur</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> . Barramento de alto desempenho para interação software/hardware. Revista Tecnologia e Tendências<sup><img id='1679169X_35' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='1679169X' /></sup>, Novo Hamburgo, v. 3, n.1, p. 7-18, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=1679169X&volume=3&issue=&paginaInicial=7&titulo=Barramento de alto desempenho para interação software/hardware&sequencial=35&nomePeriodico=Revista Tecnologia e Tendências" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MORAES, Fernando Gehm;MORAES, FERNANDO GEHM;MORAES, FERNANDO;MORAES, FERNANDO G.;MORAES, F.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2003</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1049/ip-com:20030589" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; BLAUTH, Vitor Hugo . Design and Prototyping of an E1 Drop_Insert Soft Core. IEE Proceedings. Communications (Cessou em 2006. Cont. ISSN 1751-8628 IET Communications (Print))<sup><img id='13502425_36' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13502425' /></sup>, Londres, v. 150, n.4, p. 239-243, 2003. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1049/ip-com:20030589&issn=13502425&volume=150&issue=&paginaInicial=239&titulo=Design and Prototyping of an E1 Drop_Insert Soft Core&sequencial=36&nomePeriodico=IEE Proceedings. Communications (Cessou em 2006. Cont. ISSN 1751-8628 IET Communications (Print))" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CALAZANS, Ney</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/13.925805" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Integrating the teaching of computer organization and architecture with digital hardware design early in undergraduate courses. IEEE Transactions on Education<sup><img id='00189359_37' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189359' /></sup>, Piscataway, v. 44, n.2, p. 109-119, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/13.925805&issn=00189359&volume=44&issue=&paginaInicial=109&titulo=Integrating the teaching of computer organization and architecture with digital hardware design early in undergraduate courses&sequencial=37&nomePeriodico=IEEE Transactions on Education" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CALAZANS, Ney</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8011993139414737" target="_blank">TOROK, Delfim</a> ; ANDREOLI, Andrey . Projeto para Prototipação de um IP Soft Core MAC Ethernet. Revista de Informática Teórica e Aplicada<sup><img id='01034308_38' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, Porto Alegre, v. 8, n.1, p. 23-41, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=8&issue=&paginaInicial=23&titulo=Projeto para Prototipação de um IP Soft Core MAC Ethernet&sequencial=38&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIS, André</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1995</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; ROBERT, Michel ; AUVERGNE, Daniel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Extensive use of CMOS Complex Gates with Terminal Suppressed BDDs. Journal of the Brazilian Computer Society<sup><img id='01046500_39' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01046500' /></sup>, São Paulo, v. 2, n.2, p. 63-75, 1995. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01046500&volume=2&issue=&paginaInicial=63&titulo=Extensive use of CMOS Complex Gates with Terminal Suppressed BDDs&sequencial=39&nomePeriodico=Journal of the Brazilian Computer Society" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIS, André</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1990</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Projeto de um Circuito Integrado para Modem de Banda Base. Revista IPESI Eletro -Eletronica, Sao Paulo, v. 10, n.175, p. 43-46, 1990. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=&volume=10&issue=&paginaInicial=43&titulo=Projeto de um Circuito Integrado para Modem de Banda Base&sequencial=40&nomePeriodico=Revista IPESI Eletro -Eletronica" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="LivrosCapitulos"></a>Livros publicados/organizados ou edições</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Testing Chips with Mesh-Based Network-on-Chip. Koln: Lambert Academic Publishing, 2009. v. 1. 166p . </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="CapitulosLivrosPublicados"></a>Capítulos de livros publicados</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7440082672087018" target="_blank">LUCAS, Alzemiro Henrique</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Crosstalk Fault Tolerant NoC: Design and Evaluation. In: Jurgen Becker; Marcelo Johann; Ricardo Reis. (Org.). VLSI-SoC: Technologies for Systems Integration. 1ed.Heidelberg: Springer, 2011, v. 1, p. 81-93. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael Augusto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable Systems. In: ih-Sheng Shen (National Chung Cheng University, Taiwan); Pao-Ann Hsiung (National Chung Cheng University, Taiwan). (Org.). Dynamic Reconfigurable Network-on-Chip Design: Innovations for Computational Processing and Communication. Hershey, PA: IGI Global, 2010, v. 1, p. 1-27. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . QoS in Networks-on-Chip - Beyond Priority and Circuit Switching Techniques. In: Ricardo Reis, Vincent Mooney, Paul Hasler. (Org.). VLSI-SoC: Advanced Topics on Systems on a Chip. 1ed.New York: Springer, 2009, v. 291, p. 109-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: Ricardo Reis, Adam Osseiran, Hans-Joerg Pfleiderer. (Org.). VLSI-SoC from Systems to Silicon. Dordrecht: Springer, 2007, v. 1, p. 179-194. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; TECHER, Jean-denis ; TORRES, Lionel ; ROBERT, Michel ; CATHEBRAS, G. ; SASSATELLI, Gilles ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Current Mask Generation: an Analog Circuit to Thwart DPA Attacks. In: Ricardo Reis, Adam Osseiran, Hans-Joerg Pfleiderer. (Org.). VLSI-SoC from Systems to Silicon. Dordrecht: Springer, 2007, v. , p. 317-330. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Software-Based Test for Non-Programmable Cores in Bus-Based System-on-Chip Architectures. In: Glesner, M.; Reis, R.; Indrusiak, L.; Mooney, V.; Eveking, H. (Org.). VLSI-SOC: From Systems to Chips. 1ed.New York: Springer, 2006, v. 200, p. 165-179. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Redes Intra-chip: Projeto da Rede Hermes. In: Ricardo Reis; Sandro Sawicki; Rafael Santos. (Org.). Advanced Topics on Microelectronics. 1ed.Porto Alegre: Doravante Publishers, 2006, v. 1, p. 121-144. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> . Dynamic and Partial Reconfiguration in FPGAs SoCs: Requirements, Tools and a Case Study. In: Patrick Lyshght; Wolfgang Rosenstiel. (Org.). New Algorithms, Architectures and Applications for Reconfigurable Computing. Dordrecht: Springer, 2005, v. 1, p. 157-170. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Geração Automática de Leiaute. In: Antonio García Rozo; Ricardo da Luz Reis. (Org.). Sistemas Digitales - Metodologías de diseño VLSI. 1ed.Bogotá: Ediciones Uniandes, 2003, v. 1, p. 67-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; FERREIRA, Everton ; LIEDKE, Daniel . Implementação eficiente de uma arquitetura load/store em VHDL. In: Edward David Moreno Ordonez; Jorge Luiz e Silva. (Org.). Computação Reconfigurável - Experiências e Perspectivas. Maríla: Fundação de Ensino Eurípedes Soares da Rocha, 2000, v. , p. 2-13. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; QUINTANS, Katherine ; NEUWALD, Felipe . Accelerating Sorting Through the Use of Reconfigurable Hardware. In: Edward David Moreno Ordonez; Jorge Luiz e Silva. (Org.). Computação Reconfigurável - Experiências e Perspectivas. Marília: Fundação de Ensino Eurípedes Soares da Rocha, 2000, v. , p. 30-35. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5738153832159932" target="_blank">MOLZ, Rolf Fredi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6272042260483411" target="_blank">ENGEL, Paulo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; TORRES, Lionel ; ROBERT, Michel . Estudo da viabilidade de implementação de um sistema de localização e reconhecimento de objetos com uso de RNAs implementadas em FPGA. In: Edward David Moreno Ordonez; Jorge Luiz e Silva. (Org.). Computação Reconfigurável - Experiências e Perspectivas. Marília: Fundação de Ensino Eurípedes Soares da Rocha, 2000, v. , p. 226-235. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Anatomia de uma Ferramenta de Síntese Automática de Leiaute. In: Ricardo Reis. (Org.). Concepção de Circuitos Integrados. 1ed.Porto Alegre: sagra Luzzatto, 2000, v. , p. 187-232. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Projeto Físico Automático Utilizando a Ferramenta TROPIC. In: Ricardo Augusto da Luz Reis. (Org.). Sistemas Digitales. : , 2000, v. , p. 233-279. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; ROBERT, Michel ; AUVERGNE, Daniel . A Virtual CMOS Library Approach for Fast Layout Synthesis. In: Luis Miguel Silveira; Srinivas Devadas; Ricardo Reis. (Org.). VLSI: Systems on a Chip. Lisbon: Kluwer Academic Publishers, 1999, v. , p. 415-426. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a> . An Efficient Layout Style For Three-Metal CMOSMacro-Cells. In: Ricardo Reis; Luc Claesen. (Org.). VLSI: Integrated Systems on Silicon. London: Chapman & Hall, 1997, v. , p. 415-426. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROBERT, Michel ; TORRES, Lionel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; AUVERGNE, Daniel . Performance Comparison of Logic Blocks Units Implemented In FPGA's Families. In: Gabriele Saucier. (Org.). Logic and Architecture Synthesis - State of the art and novel approaches. Grenoble - França: Chapman & Hall, 1995, v. , p. 124-135. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2019.8667590" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; CAIMI, LUCIANO L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; <b>MORAES, FERNANDO G.</b> . A Framework for Heterogeneous Many-core SoCs Generation. In: 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits & Systems (LASCAS). Piscataway: IEEE, 2019. v. 1. p. 89-92. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CAIMI, Luciano ; <b>MORAES, Fernando Gehm</b> . Security in Many-Core SoCs Leveraged by Opaque Secure Zones. In: ISVLSI, 2019, Miami. IEEE Computer Society Annual Symposium on VLSI. Piscataway: IEEE, 2019. v. 1. p. 471-476. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">KOROL, Guilherme ; <b>MORAES, Fernando Gehm</b> . A FPGA Parameterizable Multi-Layer Architecture for CNNs. In: SBCCI, 2019, São Paulo. Symposium on Integrated Circuits and Systems Design, 2019. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7440082672087018" target="_blank">LUCAS, Alzemiro Henrique</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8570090119222585" target="_blank">MARTINS, André</a> ; <b>MORAES, Fernando Gehm</b> . Fine-grain Temperature Monitoring for Many-Core Systems. In: SBCCI, 2019, São Paulo. Symposium on Integrated Circuits and Systems Design, 2019. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MOREIRA, Luiz Carlos ; FONTEBASSO NETO, José ; OLIVEIRA, Walter Silva ; FERAUCHE, Thiago ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK,Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b>MORAES, Fernando Gehm</b> . An IR-UWB Pulse Generator using PAM Modulation with Adaptive PSD in 130nm CMOS Process. In: SBCCI, 2019, São Paulo. Symposium on Integrated Circuits and Systems Design, 2019. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SANTANA, Anderson ; MEDINA, Henrique ; FIORENTIN, Kevin ; <b>MORAES, Fernando Gehm</b> . Lightweight Security Mechanisms for MPSoCs. In: SBCCI, 2019, São Paulo. Symposium on Integrated Circuits and Systems Design, 2019. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; VELLOSO, Nedison ; JANTSCH, Axel ; <b>MORAES, FERNANDO GEHM</b> . Distributed SDN Architecture for NoC-based Many-core SoCs. In: International Symposium on Networks-on-Chip, 2019, Nova York. NOCS, 2019. v. 1. p. 1-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2018.8399914" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, Bruno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2968290183090212" target="_blank">REUSCH, Rafael</a> ; MEDINA, Henrique ; <b>MORAES, FERNANDO</b> . Evaluating the cost to cipher the NoC communication. In: 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2018.8399904" target="_blank"></a>CAIMI, LUCIANO L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <b>MORAES, FERNANDO G.</b> . Runtime creation of continuous secure zones in many-core systems for secure applications. In: 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2018.8351830" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; MEDINA, HENRIQUE MARTINS ; AMORY, ALEXANDRE M. ; <b>MORAES, FERNANDO GEHM</b> . Software-Defined Networking Architecture for NoC-based Many-Cores. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2018.8351515" target="_blank"></a>JURACY, LEONARDO R. ; MOREIRA, MATHEUS T. ; KUENTZER, FELIPE A. ; <b>MORAES, FERNANDO G.</b> ; AMORY, ALEXANDRE M. . An LSSD Compliant Scan Cell for Flip-Flops. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2018.8351391" target="_blank"></a>BORTOLON, FELIPE T. ; ABICH, Geancarlo ; BAMPI, SERGIO ; REIS, RICARDO ; <b>MORAES, FERNANDO</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> . Exploring the Impact of Soft Errors on NoC-based Multiprocessor Systems. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2018.8533228" target="_blank"></a>WEBER, IACANA I. ; <b>MORAES, FERNANDO GEHM</b> ; DE OLIVEIRA, LEONARDO L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, EVERTON A.</a> . Exploring Asynchronous End-to-End Communication Through a Synchronous NoC. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2018.8533249" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; CAIMI, LUCIANO L. ; DA SILVA, MARCELO H. ; <b>MORAES, FERNANDO GEHM</b> . Fault-Tolerance at the Management Level in Many-Core Systems. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2018.8533238" target="_blank"></a>OLIVEIRA, BRUNO S. ; MEDINA, Henrique ; SANTANA, Anderson ; <b>MORAES, Fernando Gehm</b> . Secure Environment Architecture for MPSoCs. In: SBCCI, 2018, Bento Gonçalves. Symposium on Integrated Circuits and Systems Design, 2018. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2018.8618021" target="_blank"></a>CAIMI, LUCIANO L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; <b>MORAES, FERNANDO G.</b> . Secure Admission of Applications in Many-cores. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. v. 1. p. 761-764. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2018.8618003" target="_blank"></a>HAMERSKI, JEAN CARLO ; DOMINGUES, ANDERSON R.P. ; <b>MORAES, FERNANDO G.</b> ; AMORY, ALEXANDRE . Evaluating Serialization for a Publish-Subscribe Based Middleware for MPSoCs. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. v. 1. p. 773-776. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2018.8617840" target="_blank"></a>MARCHESAN, GREGORY C. ; WEIRICH, NELSON R. ; CULAU, EDUARDO C. ; WEBER, IACANA IANISKI ; <b>MORAES, FERNANDO GEHM</b> ; CARARA, EVERTON ; DE OLIVEIRA, LEONARDO LONDERO . Exploring RSA Performance up to 4096-bit for Fast Security Processing on a Flexible Instruction Set Architecture Processor. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. v. 1. p. 757-760. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2017.8050947" target="_blank"></a>MARTINS, ANDRE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; SANTANA, Anderson ; <b>MORAES, FERNANDO G.</b> . Runtime energy management under real-time constraints in MPSoCs. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. v. 1. p. 1-2592. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2017.8050257" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <b>MORAES, FERNANDO G.</b> . Demystifying the cost of task migration in distributed memory many-core systems. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. v. 1. p. 1-151. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2017.8050256" target="_blank"></a>CAIMI, Luciano ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; MUNHOZ, Daniel ; <b>MORAES, FERNANDO GEHM</b> . Activation of Secure Zones in Many-Core Systems with Dynamic Rerouting. In: IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. ISCAS, 2017. v. 1. p. 144-147. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3109984.3109998" target="_blank"></a>BORTOLON, FELIPE T. ; <b>MORAES, FERNANDO G.</b> ; MOREIRA, MATHEUS T. ; BAMPI, SERGIO . Estimation methods for static noise margins in CMOS subthreshold logic circuits. In: the 30th Symposium, 2017, Fortaleza. Proceedings of the 30th Symposium on Integrated Circuits and Systems Design Chip on the Sands - SBCCI &apos;17. New York: ACM Press, 2017. v. 1. p. 90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3109984.3110015" target="_blank"></a>CAIMI, LUCIANO L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; MUNHOZ, Daniel ; <b>MORAES, FERNANDO G.</b> . Secure admission and execution of applications in many-core systems. In: the 30th Symposium, 2017, Fortaleza. Proceedings of the 30th Symposium on Integrated Circuits and Systems Design Chip on the Sands - SBCCI &apos;17. New York: ACM Press, 2017. v. 1. p. 65. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3109984.3109997" target="_blank"></a>BORTOLON, FELIPE T. ; <b>MORAES, FERNANDO G.</b> . Hardware and software infrastructure to implement many-core systems in modern FPGAs. In: the 30th Symposium, 2017, Fortaleza. Proceedings of the 30th Symposium on Integrated Circuits and Systems Design Chip on the Sands - SBCCI &apos;17. New York: ACM Press, 2017. v. 1. p. 79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2017.74" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; MEDINA, HENRIQUE MARTINS ; <b>MORAES, FERNANDO GEHM</b> . SDN-Based Circuit-Switching for Many-Cores. In: 2017 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2017, Bochum. 2017 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2017. v. 1. p. 385-390. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2017.8226080" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; CAIMI, LUCIANO L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <b>MORAES, FERNANDO G.</b> . System management recovery protocol for MPSoCs. In: 2017 30th IEEE International SystemonChip Conference (SOCC), 2017, Munich. 2017 30th IEEE International System-on-Chip Conference (SOCC), 2017. v. 1. p. 367-374. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2017.8292042" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1919912901166999" target="_blank">JURACY, Leonardo</a> ; LAZZAROTTO, Felipe ; PIGATTO, Daniel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a> ; <b>MORAES, Fernando Gehm</b> . XGT4: an Industrial Grade, Open Source Tester for Multi-Gigabit Networks. In: IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS, 2017. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2016.7527462" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; LAZZAROTTO, FELIPE B. ; MARCON, CESAR A. ; <b>MORAES, FERNANDO G.</b> . DMNI: A specialized network interface for NoC-based MPSoCs. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montréal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016. v. 1. p. 1202-1205. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2016.7483367" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; BARRETO, Francisco ; FOCHI, VINICUIS ; AMORY, ALEXANDRE M. ; <b>MORAES, FERNANDO G.</b> . A layered approach for fault tolerant NoC-based MPSoCs  Special session: Dependable MPSoCs. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS), 2016. v. 1. p. 189-194. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2016.7841283" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; INDRUSIAK, LEANDRO S. ; <b>MORAES, FERNANDO G.</b> . Mapping of real-time applications on a packet switching NoC-based MPSoC. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. v. 1. p. 640-643. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2016.7841212" target="_blank"></a>MARTINS, ANDRE L. M. ; SANT'ANA, ANDERSON C. ; <b>MORAES, FERNANDO G.</b> . Runtime energy management for many-core systems. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. v. 1. p. 380-383. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2016.7841277" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; CHAMORRA, Henrique ; RUBIN, Felipe ; AMORY, ALEXANDRE ; <b>MORAES, FERNANDO G.</b> . A data extraction and debugging framework for large-scale MPSoCs. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. v. 1. p. 616-619. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2016.7841301" target="_blank"></a>ABICH, G. ; MANDELLI, M. G. ; ROSA, F. R. ; <b>MORAES, F.</b> ; OST, L. ; REIS, R. . Extending FreeRTOS to support dynamic and distributed mapping in multiprocessor systems. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. v. 1. p. 712-715. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2016.7841216" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; DUENHA, Liana ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo</a> ; <b>MORAES, FERNANDO G.</b> . Scalability evaluation in many-core systems due to the memory organization. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. v. 1. p. 396-399. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2016.7724040" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> ; <b>MORAES, FERNANDO GEHM</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> . A lightweight software-based runtime temperature monitoring model for multiprocessor embedded systems. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2902961.2903027" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <b>MORAES, FERNANDO GEHM</b> . Dynamic Real-Time Scheduler for Large-Scale MPSoCs. In: the 26th edition, 2016, Boston. Proceedings of the 26th edition on Great Lakes Symposium on VLSI - GLSVLSI &apos;16, 2016. v. 1. p. 341-356. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2016.7539125" target="_blank"></a>FERREIRA, JOAO M. ; SILVEIRA, Jarbas ; SILVEIRA, Jardel ; CATALDO, Rodrigo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3062669390076623" target="_blank">WEBBER, THAIS</a> ; <b>MORAES, FERNANDO G.</b> ; MARCON, CESAR . Efficient traffic balancing for NoC routing latency minimization. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montréal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016. v. 1. p. 2599-2602. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isqed.2015.7085457" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; SASSATELLI, Gilles ; <b>MORAES, FERNANDO</b> . Trading-off system load and communication in mapping heuristics for improving NoC-based MPSoCs reliability. In: 2015 16th International Symposium on Quality Electronic Design (ISQED), 2015, Santa Clara. Sixteenth International Symposium on Quality Electronic Design, 2015. v. 1. p. 392-396. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2015.7168660" target="_blank"></a>BARRETO, FRANCISCO F. S. ; AMORY, ALEXANDRE M. ; <b>MORAES, FERNANDO G.</b> . Fault recovery protocol for distributed memory MPSoCs. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015. v. 1. p. 421-424. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2015.7168947" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; VENTROUX, Nicolas ; <b>MORAES, FERNANDO G.</b> . A context saving fault tolerant approach for a shared memory many-core architecture. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015. v. 1. p. 1570-1573. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2015.7168945" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2438180808391791" target="_blank">FOCHI, Vinicius</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2683790959665139" target="_blank">ERICHSEN, Augusto</a> ; AMORY, ALEXANDRE M. ; <b>MORAES, FERNANDO G.</b> . An integrated method for implementing online fault detection in NoC-based MPSoCs. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015. v. 1. p. 1562-1565. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DUENHA, Liana ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; SANTIAGO, Thiago ; <b>MORAES, Fernando Gehm</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo</a> . Exploração de Desempenho, Consumo Dinâmico e Eficiência Energética em MPSoC. In: Simpósio em Sistemas Computacionais (WSCAD-SSC), 2015, Florianópolis. WSCAD, 2015. v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2015.7440311" target="_blank"></a>SILVA, DOUGLAS R. G. ; <b>MORAES, FERNANDO G.</b> . Differentiation of MPSoCs message classes using multiple NoCs. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015. v. 1. p. 312-315. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2015.7440312" target="_blank"></a>FERNANDES, Ramon ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, Bruno</a> ; SEPULVEDA, JOHANNA ; MARCON, CESAR ; <b>MORAES, FERNANDO G.</b> . A non-intrusive and reconfigurable access control to secure NoCs. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015. v. 1. p. 316-319. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2015.7440310" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; <b>MORAES, FERNANDO G.</b> . A hierarchical LST-based task scheduler for NoC-based MPSoCs with slack-time monitoring support. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015. v. 1. p. 308-311. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2015.7440402" target="_blank"></a>MARTINS, ANDRE L. M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <b>MORAES, FERNANDO G.</b> . Hierarchical energy monitoring for many-core systems. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015. v. 1. p. 657-660. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2015.7440313" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <b>MORAES, FERNANDO G.</b> . A platform-based design framework to boost many-core software development. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015. p. 320-323. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2015.7250444" target="_blank"></a>HECK, GUILHERME ; HECK, LEANDRO S. ; MOREIRA, MATHEUS T. ; <b>MORAES, FERNANDO G.</b> ; CALAZANS, NEY L. V. . A digitally controlled oscillator for fine-grained local clock generators in MPSoCs. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2015. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2800986.2800992" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> ; SASSATELLI, Gilles ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <b>MORAES, FERNANDO G.</b> . A Distributed Energy-aware Task Mapping to Achieve Thermal Balancing and Improve Reliability of Many-core Systems. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;15, 2015. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2015.7250461" target="_blank"></a>GIBILUKA, Matheus ; MOREIRA, MATHEUS TREVISAN ; <b>MORAES, FERNANDO GEHM</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a> . BAT-Hermes: A transition-signaling bundled-data NoC router. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2015. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2800986.2800999" target="_blank"></a>GUAZZELLI, RICARDO A. ; <b>MORAES, FERNANDO G.</b> ; CALAZANS, NEY L. V. ; MOREIRA, MATHEUS T. . SDDS-NCL Design. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;15, 2015. v. ACM. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2683790959665139" target="_blank">ERICHSEN, Augusto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <b>MORAES, FERNANDO GEHM</b> . Rede Paralela Dedicada a Serviços para Tolerância a Falhas em MPSoCs baseados em NoC. In: Workshop Iberchip (IBERCHIP), 2014, Santiago. IBERCHIP, 2014. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2014.7050013" target="_blank"></a>MARTINS, ANDRE L. M. ; SILVA, DOUGLAS R. G. ; CASTILHOS, GUILHERME M. ; MONTEIRO, THIAGO M. ; <b>MORAES, FERNANDO G.</b> . A method for NoC-based MPSoC energy consumption estimation. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014. v. 1. p. 427-430. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2014.7050014" target="_blank"></a>SILVA, DOUGLAS R. G. ; OLIVEIRA, BRUNO S. ; <b>MORAES, FERNANDO G.</b> . Effects of the NoC architecture in the performance of NoC-based MPSoCs. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014. v. 1. p. 431-434. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2660540.2660986" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2683790959665139" target="_blank">ERICHSEN, Augusto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1919912901166999" target="_blank">JURACY, Leonardo</a> ; AMORY, ALEXANDRE ; <b>MORAES, FERNANDO G.</b> . A Fast Runtime Fault Recovery Approach for NoC-Based MPSoCS for Performance Constrained Applications. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;14, 2014. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isqed.2014.6783353" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2683790959665139" target="_blank">ERICHSEN, Augusto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4807683017500782" target="_blank">MONTEIRO, Thiago</a> ; <b>MORAES, FERNANDO</b> . A framework for MPSoC generation and distributed applications evaluation. In: 2014 15th International Symposium on Quality Electronic Design (ISQED), 2014, Santa Clara. Fifteenth International Symposium on Quality Electronic Design, 2014. v. 1. p. 408-411. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2014.6865547" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3062669390076623" target="_blank">WEBBER, THAIS</a> ; MARCON, CESAR ; <b>MORAES, FERNANDO</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . A monitored NoC with runtime path adaptation. In: 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne VIC. 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014. v. 1. p. 1965-1965. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/patmos.2014.6951893" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3830884317409268" target="_blank">ROSA, Felipe</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; RAUPP, THIAGO ; <b>MORAES, FERNANDO</b> ; REIS, RICARDO . Fast energy evaluation of embedded applications for many-core systems. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isqed.2014.6783316" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2683790959665139" target="_blank">ERICHSEN, Augusto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1919912901166999" target="_blank">JURACY, Leonardo</a> ; AMORY, ALEXANDRE ; <b>MORAES, FERNANDO</b> . Runtime fault recovery protocol for NoC-based MPSoCs. In: 2014 15th International Symposium on Quality Electronic Design (ISQED), 2014, Santa Clara. Fifteenth International Symposium on Quality Electronic Design, 2014. v. 1. p. 132-139. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2660540.2661011" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, EVERTON A.</a> ; <b>MORAES, FERNANDO G.</b> . Runtime QoS Support for MPSoC. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;14, 2014. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2014.6865688" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, EVERTON A.</a> ; <b>MORAES, FERNANDO G.</b> . Tool-set for NoC-based MPSoC debugging ? A protocol view perspective. In: 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne VIC. 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014. v. 1. p. 2531-2534. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.7873/date.2013.324" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2683790959665139" target="_blank">ERICHSEN, Augusto</a> ; AMORY, ALEXANDRE ; <b>MORAES, FERNANDO</b> . Topology-Agnostic Fault-Tolerant NoC Routing Method. In: Design Automation and Test in Europe, 2013, Grenoble. Design, Automation &amp; Test in Europe Conference &amp; Exhibition (DATE), 2013, 2013. v. 1. p. 1595-1600. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2013.6654615" target="_blank"></a>AMORY, ALEXANDRE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <b>MORAES, FERNANDO</b> ; LUBASZEWSKI, MARCELO S. . Determining the test sources/sinks for NoC TAMs. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013. v. 1. p. 8-13. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2013.6654651" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; <b>MORAES, FERNANDO</b> . Distributed resource management in NoC-based MPSoCs with dynamic cluster sizes. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013. v. 1. p. 153-158. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/dft.2013.6653608" target="_blank"></a>MOREIRA, MATHEUS T. ; OLIVEIRA, BRUNO S. ; <b>MORAES, FERNANDO G.</b> ; CALAZANS, NEY L. V. . Charge sharing aware NCL gates design. In: 2013 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2013, New York City. 2013 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2013. v. 1. p. 212-217. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/issoc.2013.6675278" target="_blank"></a>AMORY, ALEXANDRE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b>MORAES, FERNANDO</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; LUBASZEWSKI, MARCELO S. . Evaluating the scalability of test buses. In: 2013 International Symposium on SystemonChip (SoC), 2013, Tampere. 2013 International Symposium on System on Chip (SoC), 2013. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/issoc.2013.6675274" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, EVERTON A.</a> ; <b>MORAES, FERNANDO G.</b> . Adaptive QoS techniques for NoC-based MPSoCs. In: 2013 International Symposium on SystemonChip (SoC), 2013, Tampere. 2013 International Symposium on System on Chip (SoC), 2013. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2013.6815460" target="_blank"></a>MANDELLI, MARCELO G. ; DA ROSA, FELIPE R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; SASSATELLI, Gilles ; <b>MORAES, FERNANDO G.</b> . Multi-level MPSoC modeling for reducing software development cycle. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013. v. 1. p. 489-492. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/issoc.2013.6675275" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, GUILHERME</a> ; <b>MORAES, FERNANDO G.</b> . Achieving QoS in NoC-based MPSoCs through Dynamic Frequency Scaling. In: 2013 International Symposium on SystemonChip (SoC), 2013, Tampere. 2013 International Symposium on System on Chip (SoC), 2013. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SPL.2012.6211781" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK,Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, Ricardo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael</a> . HardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping. In: SPL, 2012, Bento Gonçalves. VIII Southern Programmable Logic Conference, 2012. v. 1. p. 15-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SPL.2012.6211767" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7222531925393292" target="_blank">LUCAS, Carlo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . An Open-source Framework for Heterogeneous MPSoC Generation. In: SPL, 2012, Bento Gonçalves. VIII Southern Programmable Logic Conference, 2012. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2012.6272114" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> . Proposal and Evaluation of a Task Migration Protocol for NoC-based MPSoCs. In: ISCAS, 2012, Seoul. IEEE International Symposium on Circuits and Systems, 2012. v. 1. p. 644-647. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2012.6187530" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, Bruno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Impact of C-Elements in Asynchronous Circuits. In: ISQED, 2012, Santa Clara, USA. International Symposium on Quality Electronic Design, 2012. v. 1. p. 438-444. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2012.6344429" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8504056689782376" target="_blank">ROSA, Thiago Raupp da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4483343924412915" target="_blank">LARREA, Vivian</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Power Consumption Reduction in MPSoCs through DFS. In: SBCCI, 2012, Brasília. Symposium on Integrated Circuits and Systems Design. New York: IEEE Xplore Digital Library, 2012. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2012.6398333" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . MAZENOC: Novel Approach for Fault-Tolerant NoC Routing. In: SOCC, 2012, Niagara Falls. IEEE International SOC Conference. New York: IEEE, 2012. v. 1. p. 364-369. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISSoC.2012.6376357" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; GLESNER, Manfred . Comparative Analysis of Dynamic Task Mapping Heuristics in Heterogeneous NoC-based MPSoCs. In: SOC, 2012, Tampere. International Symposium on System-on-Chip, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2012.6380687" target="_blank"></a>PETRY, Carlos ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> . A Spectrum of MPSoC Models for Design and Verification Spaces Exploration. In: RSP, 2012, Tampere. IEEE International Symposium on Rapid System Prototyping, 2012. v. 1. p. 30-35. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463688" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8918320689728511" target="_blank">RUARO, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9011311377118663" target="_blank">MADALOZZO, Guilherme</a> . Evaluation of Adaptive Management Techniques in NoC-Based MPSoCs. In: ICECS, 2012, Sevilha. IEEE International Conference on Electronics, Circuits, and Systems. New York: IEEE Xplore Digital Library, 2012. v. 1. p. 548-551. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463689" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Enhancing Performance of MPSoCs through Distributed Resource Management. In: ICECS, 2012, Sevilha. IEEE International Conference on Electronics, Circuits, and Systems. New York: IEEE Xplore Digital Library, 2012. v. 1. p. 544-547. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463758" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7222531925393292" target="_blank">LUCAS, Carlo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5556474412287127" target="_blank">CORREA, Dairan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374186623192903" target="_blank">CARDOSO, Douglas</a> ; MAGNAGUAGNO, Maurício ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, Guilherme</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . A Generic FPGA Emulation Framework. In: ICECS, 2012, Sevilha. IEEE International Conference on Electronics, Circuits, and Systems. New York: IEEE Xplore Digital Library, 2012. v. 1. p. 233-236. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>81. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2011.5763071" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9199515912588639" target="_blank">ALMEIDA, Gabriel Marchesan</a> ; SASSATELLI, Gilles ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Achieving Composability in NoC-Based MPSoCs Through QoS Management at Software Level. In: DATE, 2011, Grenoble. Design, Automation & Test in Europe, 2011. v. 1. p. 417-422. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>82. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2011.5937859" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9199515912588639" target="_blank">ALMEIDA, Gabriel Marchesan</a> ; BUSSEUIL, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; HERBERT, N. ; VARYANI, S. ; SASSATELLI, Gilles ; BENOIT, Pascal ; TORRES, Lionel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Predictive Dynamic Frequency Scaling for Multi-Processor Systems-on-Chip. In: ISCAS, 2011, Rio de Janeiro. IEEE International Symposium on Circuits and Systems, 2011. v. 1. p. 1500-1503. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>83. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2011.5937903" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9885034130704749" target="_blank">ROSA, Thiago Gouvea da</a> ; MEDEIROS, Guilherme ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Energy-Aware Dynamic Task Mapping for NoC-based MPSoCs. In: ISCAS, 2011, Rio de Janeiro. IEEE International Symposium on Circuits and Systems, 2011. p. 1676-1679. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>84. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ReCoSoC.2011.5981498" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9815747049939973" target="_blank">BIAZI, Adelcio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . HeMPS-S: A Homogeneous NoC-Based MPSoCs Framework Prototyped in FPGAs. In: RECOSOC, 2011, Montpellier. International Workshop on Reconfigurable Communication-centric Systems-on-Chip, 2011. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>85. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ReCoSoC.2011.5981492" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8194226734694030" target="_blank">CHAVES, Tales</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Exploiting Multicast Messages in Cache-Coherence Protocols for NoC-based MPSoCs. In: RECOSOC, 2011, Montpellier. International Workshop on Reconfigurable Communication-centric Systems-on-Chip, 2011. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>86. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ReCoSoC.2011.5981517" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9199515912588639" target="_blank">ALMEIDA, Gabriel Marchesan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, Eduardo</a> ; VARYANI, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; SASSATELLI, Gilles ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Exploring Heterogeneous NoC-based MPSoCs: from FPGA to High-Level Modeling. In: RECOSOC, 2011, Montpellier. International Workshop on Reconfigurable Communication-centric Systems-on-Chip, 2011. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>87. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020920" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Multi-Task Dynamic Mapping onto NoC-based MPSoCs. In: SBCCI, 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design. New York: ACM, 2011. v. 1. p. 191-196. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>88. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020923" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8504056689782376" target="_blank">ROSA, Thiago Raupp da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374186623192903" target="_blank">CARDOSO, Douglas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs. In: SBCCI, 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design. New York: ACM, 2011. v. 1. p. 203-208. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>89. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020925" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8194226734694030" target="_blank">CHAVES, Tales</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Energy-efficient Cache Coherence Protocol for NoC-based MPSoCs. In: SBCCI, 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design. New York: ACM, 2011. v. 1. p. 215-220. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>90. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020894" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Early Estimation of Wire Length for Dedicated Test Access Mechanisms in Networks-on-Chip based SoCs. In: SBCCI, 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design. New York: ACM, 2011. v. 1. p. 73-78. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>91. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020919" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9199515912588639" target="_blank">ALMEIDA, Gabriel Marchesan</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; GLESNER, Manfred ; SASSATELLI, Gilles ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Exploring Dynamic Mapping Impact on NoC-based MPSoCs Performance Using a Model- based Framework. In: SBCCI, 2011, João Pessoa. Symposium on Integrated Circuits and Systems Design. New York: ACM, 2011. v. 1. p. 185-190. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>92. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2011.5929995" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Arbitration and Routing Impact on NoC Design. In: RSP, 2011, Karlsruhe. IEEE International Symposium on Rapid System Prototyping, 2011. v. 1. p. 193-198. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>93. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2011.5929991" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> . Task Mapping on NoC-Based MPSoCs with Faulty Tiles: Evaluating the Energy Consumption and the Application Execution Time. In: RSP, 2011, Karlsruhe. IEEE International Symposium on Rapid System Prototyping, 2011. v. 1. p. 164-170. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>94. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2011.6122210" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, Bruno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, Julian</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Adapting a C-Element Design Flow for Low Power. In: ICECS, 2011, Beirute. IEEE International Conference on Electronics, Circuits, and Systems, 2011. v. 1. p. 45-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>95. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DSD.2011.72" target="_blank"></a>PROLONGE, R. ; CLERMIDY, Fabien ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Dynamic Flow Reconfiguration Strategy to Avoid Communication Hot-Spots. In: DSD, 2011, Oulu (Finland). Euromicro Conference on Digital System Design, 2011. v. 1. p. 519-524. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>96. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8194226734694030" target="_blank">CHAVES, Tales</a> ; PETRY, Carlos ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Hierarquia de Memória em MPSoC Baseado em NoC: Implementação e Avaliação. In: IBERCHIP, 2010, Foz de Iguaçu. Iberchip Workshop, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>97. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MOREIRA, Odair ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Implementação e Avaliação de um MPSoC Homogêneo Interconectado por NoC. In: IBERCHIP, 2010, Foz de Iguaçu. Iberchip Workshop, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>98. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; RODRIGUES, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; GLESNER, Manfred . Instruction Set Simulator for MPSoCs based on NoCs and MIPS Processors. In: ReCoSoC, 2010, Karlsruhe. Reconfigurable Communication-centric Systems on Chip, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>99. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/INDIN.2010.5549443" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; MAATTA, Sanna ; NURMI, Jari ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; GLESNER, Manfred . Evaluating the impact of communication latency on applications running over on-chip multiprocessing platforms: a layered approach. In: IEEE INDIN, 2010, Osaka. IEEE International Conference on Industrial Informatics, 2010. v. 1. p. 148-153. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>100. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/FPL.2010.53" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; FISCHER, Peter ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; GLESNER, Manfred . Improving QoS of Multi-Layer Networks-On-Chip with Partial and Dynamic Reconfiguration of Routers. In: FPL, 2010, Milão. International Conference on Field-Programmable Logic and Applications. Los Alamitos: IEEE CPS, 2010. v. 1. p. 229-233. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>101. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1854153.1854178" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9885034130704749" target="_blank">ROSA, Thiago Gouvea da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Implementation and Evaluation of a Congestion Aware Routing Algorithm for Networks-on-Chip. In: SBCCI, 2010, São Paulo. Symposium on Integrated Circuits and Systems Design. New York: ACM, 2010. v. 1. p. 91-96. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>102. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1854153.1854174" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9199515912588639" target="_blank">ALMEIDA, Gabriel Marchesan</a> ; VARYANI, S. ; BUSSEUIL, R. ; SASSATELLI, Gilles ; TORRES, Lionel ; BENOIT, Pascal ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Evaluating the Impact of Task Migration in Multi-Processor Systems-on-Chip. In: SBCCI, 2010, São Paulo. Symposium on Integrated Circuits and Systems Design. New York: ACM, 2010. v. 1. p. 73-78. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>103. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2010.5784676" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, Julian</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Hermes-AA A 65nm Asynchronous NoC Router with Adaptive Routing. In: SOCC, 2010, Las Vegas. IEEE International SoC Conference, 2010. v. 1. p. 493-498. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>104. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, Julian</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Hermes-A ? An Asynchronous NoC Router with Distributed Routing. In: PATMOS, 2010, Grenoble. International Workshop on Power and Timing Modeling, Optimization and Simulation, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>105. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISSOC.2010.5625541" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9885034130704749" target="_blank">ROSA, Thiago Gouvea da</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A message-level monitoring protocol for QoS flows in NoCs. In: SOC, 2010, Tampere. International Symposium on System-on-Chip, 2010. v. 1. p. 84-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>106. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISSOC.2010.5625554" target="_blank"></a>MAATTA, Sanna ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; NURMI, Jari . A Case Study of Hierarchically Heterogeneous Application Modelling Using UML and Ptolemy II. In: SOC, 2010, Tampere. International Symposium on System-on-Chip, 2010. v. 1. p. 68-71. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>107. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2010.5724621" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; MAATTA, Sanna ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9131118431418928" target="_blank">MANDELLI, Marcelo</a> ; NURMI, Jari ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Model-based Design Flow for NoC-based MPSoCs. In: ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits, and Systems, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>108. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MAATTA, Sanna ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; NURMI, Jari . Model Based Approach to Heterogeneous Application Modelling for on-Chip Multicore Platforms. In: ACES-MB, 2010, Oslo. 3rd International Workshop on Model Based Architecting and Construction of Embedded Systems, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>109. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2009.5118013" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; OLIVEIRA, Roberto ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . HeMPS - A Framework for NoC-Based MPSoC Generation. In: ISCAS, 2009, Taipei. IEEE International Symposium on Circuits and Systems, 2009. v. 1. p. 1345-1348. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>110. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1601896.1601936" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2486661464139271" target="_blank">REINBRECHT, Cezar</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8504056689782376" target="_blank">ROSA, Thiago Raupp da</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A High Abstraction, High Accuracy Power Estimation Model for Networks-on-Chip. In: SBCCI, 2009, Natal. 22nd Symposium on Integrated Circuits and Systems Design. New York: ACM, 2009. v. 1. p. 193-198. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>111. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1601896.1601926" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; CLERMIDY, Fabien ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Path-Load Based Adaptive Routing Algorithm for Networks-on-Chip. In: SBCCI, 2009, Natal. 22nd Symposium on Integrated Circuits and Systems Design. New York: ACM, 2009. v. 1. p. 141-146. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>112. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2009.6041333" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Investigating Runtime Task Mapping for NoC-based Multiprocessor SoCs. In: VLSI-SoC, 2009, Florianópolis. 17th IFIP/IEEE International Conference on Very Large Scale Integration, 2009. v. 1. p. 71-76. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>113. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2009.6041343" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Managing QoS Flows at Task Level in NoC-Based MPSoCs. In: VLSI-SoC, 2009, Florianópolis. 17th IFIP/IEEE International Conference on Very Large Scale Integration, 2009. v. 1. p. 133-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>114. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2009.6041340" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7440082672087018" target="_blank">LUCAS, Alzemiro Henrique</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Crosstalk fault tolerant NoC - design and evaluation. In: VLSI-SoC, 2009, Florianópolis. 17th IFIP/IEEE International Conference on Very Large Scale Integration, 2009. v. 1. p. 115-120. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>115. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2009.5335654" target="_blank"></a>MAATTA, Sanna ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; GLESNER, Manfred ; NURMI, Jari ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Characterizing Embedded Applications using a UML Profile. In: SoC, 2009, Tampere. International Symposium on System-on-Chip, 2009. v. 1. p. 172-175. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>116. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2009.5335672" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Evaluation of Static and Dynamic Task Mapping Algorithms in NoC-Based MPSoCs. In: SoC, 2009, Tampere. International Symposium on System-on-Chip, 2009. v. 1. p. 87-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>117. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1629435.1629451" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; CLERMIDY, Fabien ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A monitoring and adaptive routing mechanism for QoS traffic on mesh NoC architectures. In: CODES+ISSS, 2009, Grenoble. International Conference on Hardware-Software Codesign and System Synthesis. New York: ACM, 2009. v. 1. p. 109-117. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>118. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ReConFig.2009.26" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1668951985712332" target="_blank">RODOLFO, Taciano Ares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Floating Point Hardware for Embedded Processors in FPGAs: Design Space Exploration for Performance and Area. In: International Conference on ReConFigurable Computing and FPGAs, 2009, Cancun. Reconfig´09, 2009. p. 24-29. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>119. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ReConFig.2009.27" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3611048005452708" target="_blank">FERLINI, Frederico</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9069954242151661" target="_blank">Oliveira, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A 10 Gbps OTN Framer Implementation Targeting FPGA Devices. In: RECONFIG, 2009, Cancun. International Conference on ReConFigurable Computing and FPGAs, 2009. p. 30-35. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>120. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2008.18" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Deadlock-Free Multicast Routing Algorithm for Wormhole-Switched Mesh Networks-on-Chip. In: ISVLSI, 2008, Montpellier. IEEE Computer Society Annual Symposium on VLSI. Piscataway, USA: IEEE Computer Society, 2008. v. 1. p. 341-346. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>121. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1404371.1404422" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; PIGATTO, Daniel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . MOTIM ? an Industrial Application Using NOCs. In: SBCCI, 2008, Gramado. 21th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2008. v. 1. p. 182-187. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>122. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1404371.1404420" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; GLESNER, Manfred ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; MAATTA, Sanna ; NURMI, Jari . A Simplified Executable Model to Evaluate Latency and Throughput of Networks-on-Chip. In: SBCCI, 2008, Gramado. 21th Symposium on Integrated Circuits and Systems Design. New York: ACM, 2008. v. 1. p. 170-175. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>123. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISSOC.2008.4694878" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Congestion-aware Task Mapping in Heterogeneous MPSoCs. In: SoC, 2008, Tampere. International Symposium on System-on-Chip, 2008. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>124. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SIES.2008.4577689" target="_blank"></a>MAATTA, Sanna ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; NURMI, Jari ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Validation of executable application models mapped onto network-on-chip platforms. In: ndustrial Embedded Systems, 2008, La Grande Motte. SIES, 2008. v. 1. p. 118-125. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>125. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2007.378471" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Evaluation of Algorithms for Low Energy Mapping onto NoCs. In: ISCAS, 2007, New Orleans. IEEE International Symposium on Circuits and Systems, 2007. p. 389-392. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>126. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; TORRES, Lionel ; ROBERT, Michel . Uma Arquitetura Dinamicamente Reconfigurável para Criptografia Robusta contra Ataques por Canais Colaterais. In: REC, 2007, Lisboa. II Jornadas sobre Sistemas Reconfiguráveis. Lisboa: IST Press, 2007. v. 1. p. 45-53. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>127. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IPDPS.2007.370380" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; BADRIGNANS, Benoît ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Cryptographic Coarse Grain Reconfigurable Architecture Robust Against DPA. In: RAW, 2007, Long Beach. 14th Reconfigurable Architectures Workshop. Piscataway: IEEE, 2007. v. 1. p. 170-175. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>128. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/vts.2007.26" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3611048005452708" target="_blank">FERLINI, Frederico</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . DfT for the Reuse of Networks-on-Chip as Test Access Mechanism. In: VTS, 2007, Berkeley. 25th IEEE VLSI Test Symposium, 2007. v. 1. p. 435-440. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>129. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2007.58" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; ORTIZ, Alberto Garcia ; GLESNER, Manfred ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Inserting Data Encoding Techniques into NoC-Based Systems. In: ISVLSI, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI. Piscataway, USA: IEEE Computer Society, 2007. v. 1. p. 299-304. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>130. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2007.26" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Heuristics for Dynamic Task Mapping in NoC-based Heterogeneous MPSoCs. In: RSP, 2007, Porto Alegre. IEEE/IFIP International Workshop on Rapid System Prototyping. Los Alamiitos: IEEE, 2007. v. 1. p. 34-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>131. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1284480.1284513" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Buffer Sizing for QoS Flows in Wormhole Packet Switching NoCs. In: SBCCI, 2007, Rio de Janeiro. 20th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2007. p. 99-104. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>132. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1284480.1284515" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Router Architecture for High-Performance NoCs. In: SBCCI, 2007, Rio de Janeiro. 20th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2007. v. 1. p. 111-116. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>133. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2007.35" target="_blank"></a>CARUSO, Luiz Carlos Mieres ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; SCHIMITT, Hugo Webber ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . SPP-NIDS - A Sea of Processors Platform for Network Intrusion Detection Systems. In: RSP, 2007, Porto Algre. IEEE/IFIP International Workshop on Rapid System Prototyping. Los Alamiitos: IEEE, 2007. v. 1. p. 27-33. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>134. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2007.4402487" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Rate-based Scheduling Police for QoS Flows in Networks on Chip. In: IFIP VLSI-SoC, 2007, Atlanta. IFIP International Conference on Very Large Scale Integration, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>135. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael Augusto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable System. In: ReCoSoC, 2007, Montpellier. Reconfigurable Communication-centric Systems-on-Chip Workshop, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>136. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2007.4511163" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; GLESNER, Manfred . Reducing the Power Consumption in Networks-on-Chip Through Data Coding Schemes. In: ICECS, 2007, Marrakech. 14th IEEE International Conference on Electronics, Circuits and Systems, 2007. v. 1. p. 1007-1010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>137. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCD.2007.4601950" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, Julian</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . SCAFFI: An intrachip FPGA asynchronous interface based on hard macros. In: ICCD, 2007, Lake Tahoe. 25th IEEE International Conference on Computer Design. Los Alamitos: IEEE, 2007. v. 1. p. 541-546. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>138. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ets.2006.48" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; GOSSEN, Kess ; MARINISSEN, Erik ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Wrapper Design for the Reuse of Networks-on-Chip as Test Access Mechanism. In: ETS, 2006, Southampton. 11th IEEE European Test Symposium, 2006. v. 1. p. 213-218. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>139. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/fpl.2006.311329" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael Augusto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Reconfigurable Systems Enabled by a Network-on-Chip. In: FPL, 2006, Madri. 16TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS. Piscataway: IEEE, 2006. v. 1. p. 857-860. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>140. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/fpl.2006.311335" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; BADRIGNANS, Benoît ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Leak Resistant Architecture Against Side Channel Attacks. In: 16TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS, 2006, Madrid. FPL 2006. Piscataway: IEEE, 2006. v. 1. p. 881-884. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>141. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1150343.1150364" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; GIACOMET, Leonardo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Application Driven Traffic Modeling for NoCs. In: SBCCI, 2006, Ouro Preto. 19th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2006. v. 1. p. 62-67. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>142. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1150343.1150360" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael Augusto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Infrastructure for Dynamic Reconfigurable Systems: Choices and Trade-offs. In: SBCCI, 2006, Ouro Preto. 19th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2006. v. 1. p. 44-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>143. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/11847083" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; ORTIZ, Alberto Garcia ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; GLESNER, Manfred ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Adaptive Coding in Networks-on-Chip: Transition Activity Reduction versus Power Overhead of the Codec Circuitry. In: PATMOS, 2006, Montpellier. Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation. Heidelberg: Springer Berlin, 2006. v. 1. p. 603-613. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>144. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/issoc.2006.322005" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; BADRIGNANS, Benoît ; TORRES, Lionel ; SASSATELLI, Gilles ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Leak Resistant SoC to Counteract Side Channel Attacks. In: SoC, 2006, Tampere. International Symposium on System-on-Chip. Piscataway: IEEE, 2006. v. 1. p. 24-27. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>145. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/issoc.2006.321981" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Evaluation of Current QoS Mechanisms in Networks on Chip. In: SoC, 2006, Tampere. International Symposium on System-on-Chip. Piscataway: IEEE, 2006. v. 1. p. 115-118. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>146. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/date.2005.149" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; REIS, Igor Maicá ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> . Exploring NoC Mapping Strategies: An Energy and Timing Aware Technique. In: DATE, 2005, Munique. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXHIBITION. Piscataway: IEEE Computer Society, 2005. v. 1. p. 502-507. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>147. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/date.2005.218" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . MultiNoC: A Multiprocessing System Enabled by a Network on Chip. In: DATE, 2005, Munique. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXHIBITION. Piscataway: IEEE Computer Society, 2005. v. 1. p. 234-239. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>148. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/aspdac.2005.1466128" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . MAIA - A Framework for Networks on Chip Generation and Verification. In: ASP-DAC, 2005, Beijing. ASIA SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 2005. v. 1. p. 18-21. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>149. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> . Design, Validation and Prototyping of the EMS SDH STM-1 Mapper Soft-core. In: LATW, 2005, Salvador. 6th IEEE Latin-American Test Workshop, 2005. v. 1. p. 313-318. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>150. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Processadores Reconfiguráveis: Estado da Arte. In: IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP, 2005. v. 1. p. 110-113. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>151. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CARUSO, Luiz Carlos Mieres ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; SCHIMITT, Hugo Webber ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Arquitetura Mar de Processadores para Detecção de Intrusão em Redes. In: IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP, 2005. v. 1. p. 247-250. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>152. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1081081.1081128" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Virtual Channels in Networks on Chip: Implementation and Evaluation on Hermes NoC. In: SBCCI, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2005. v. 1. p. 178-183. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>153. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1081081.1081131" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> . Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation. In: SBCCI, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2005. v. 1. p. 196-201. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>154. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1081081.1081129" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; GARIBOTTI, Diego ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Traffic Generation and Performance Evaluation for Mesh-based NoCs. In: SBCCI, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2005. v. 1. p. 184-189. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>155. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1081081.1081114" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; TECHER, Jean-denis ; TORRES, Lionel ; SASSATELLI, Gilles ; CAMBOM, Gaston ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Current Mask Generation: A transistor level security against DPA attacks. In: SBCCI, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design. New York: ACM Press, 2005. v. 1. p. 115-120. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>156. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: IFIP VLSI-SOC, 2005, Perth. 13th IFIP International Conference on Very Large Scale Integration, 2005. v. 1. p. 391-396. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>157. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SASSATELLI, Gilles ; RISO, Séverine ; TORRES, Lionel ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Packet-switching Network-On-Chip features exploration and characterization. In: IFIP VLSI-SOC, 2005, Perth. 13th IFIP International Conference on Very Large Scale Integration, 2005. v. 1. p. 403-408. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>158. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; TECHER, Jean-denis ; TORRES, Lionel ; ROBERT, Michel ; CAMBOM, Gaston ; SASSATELLI, Gilles ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Current Mask Generation: an analogical circuit to thwart DPA attack. In: IFIP VLSI-SOC, 2005, Perth. 13th IFIP International Conference on Very Large Scale Integration, 2005. v. 1. p. 539-544. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>159. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TEST.2005.1584020" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, Érika Fernandes</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Scalable Test Strategy for Network-on-Chip Routers. In: ITC, 2005, Austin. IEEE International Test Conference, 2005. v. 1. p. 591-599. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>160. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SASSATELLI, Gilles ; RISO, Séverine ; TORRES, Lionel ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Mesh-based Network On Chip characterization: A GALS approach. In: DCIS, 2005, Lisboa. XX Conference on Design of Circuits and Integrated Systems, 2005. v. 1. p. 10-15. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>161. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . NOCGEN - Uma Ferramenta para Geração de Redes Intra-Chip Baseada na Infra-Estrutura HERMES. In: IBERCHIP, 2004, Cartagena. X Workshop IBERCHIP, 2004. v. 1. p. 210-216. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>162. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4400984023117232" target="_blank">MOLLER, Frederico Bartz</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Controle de Configurações em Sistemas Dinâmica e Parcialmente Reconfiguráveis. In: IBERCHIP, 2004, Cartagena. X Workshop IBERCHIP, 2004. v. 1. p. 435-445. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>163. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7268985490666435" target="_blank">CAMOZZATO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4720059024671210" target="_blank">RIES, Luís Henrique</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Reconfiguração Parcial e Dinâmica para Núcleos de Propriedade Intelectual com Interfaces de Comunicação Padronizadas. In: IBERCHIP, 2004, Cartagena. X Workshop IBERCHIP, 2004. v. 1. p. 446-456. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>164. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> . Applying Memory Test Algorithms to Embedded System. In: LATW, 2004, Cartagena. 5th Latin-American Test Workshop, 2004. v. 1. p. 43-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>165. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Programmable Logic BIST Controller for IP Cores. In: LATW, 2004, Cartagena. 5th Latin-American Test Workshop, 2004. v. 1. p. 104-111. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>166. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SASSATELLI, Gilles ; TORRES, Lionel ; RISO, Séverine ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Réseau d'Interconnexion pour les Systèmes sur Puce : le Réseau HERMES. In: SCS, 2004, Monastir. Congres International de Signaux, Circuits et Systemes, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>167. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . PADReH - A Framework for the Design and Implementation of Dynamically and Partially Reconfigurable Systems. In: SBCCI, 2004, Ipojuca. 17TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. New York: ACM Press, 2004. v. 1. p. 10-15. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>168. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1016568.1016602" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, Érika Fernandes</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Reducing test time with processor reuse in network-on-chip based systems. In: SBCCI, 2004, Ipojuca. 17TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN. New York: ACM, 2004. v. 1. p. 111-116. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>169. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> . Reconfiguration Control for Dynamically Reconfigurable Systems. In: DCIS, 2004, Bordeaux. XIX Conference on Design of Circuits and Integrated Systems, 2004. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>170. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> . Software-Based Test Integration in a SoC Design Flow. In: LATW, 2003, Natal. 4th IEEE Latin-American Test Workshop, 2003. v. 1. p. 169-174. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>171. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IPDPS.2003.1213326" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Remote and Partial Reconfiguration of FPGAs: Tools and Trends. In: RAW, 2003, Nice. 10th Reconfigurable Architectures Workshop, 2003. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>172. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1929225348911990" target="_blank">CÔRREA, E.</a> ; CARDOSO, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; BAMPI, Sérgio . Exploiting reconfigurability for low-power control of embedded processors. In: ISCAS, 2003, Bangkok. IEEE International Symposium on Circuits and Systems, 2003. v. 5. p. 421-424. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>173. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Desenvolvimento de um Sistema Multiprocessado para Dispositivos FPGAs. In: IBERCHIP, 2003, Havana. IX Workshop IBERCHIP, 2003. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>174. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HENTSCHKE, Renato ; FIORENTIN, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Comparação de Posicionamento Simulated Annealing e Quadratura no Gerador Automático de Macro-Células TROPIC. In: IBERCHIP, 2003, Havana. IX Workshop IBERCHIP, 2003. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>175. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6571128170736637" target="_blank">FERREIRA, Sandro Binsfeld</a> ; HAFFNER, Felipe ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9579859673529534" target="_blank">PEREIRA, Luís Fernando Alves</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Design and Prototyping of Direct Torque Control of Induction Motors in FPGAs. In: SBCCI, 2003, São Paulo. 16th Symposium on Integrated Circuits and System Design. Los Alamitos: IEEE Computer Society, 2003. v. 1. p. 105-110. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>176. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2603160265623606" target="_blank">ROSA, Vitor</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> . From VHDL Register Transfer Level to SystemC Transaction Level Modeling: a Comparative Case Study. In: SBCCI, 2003, São Paulo. 16th Symposium on Integrated Circuits and System Design. Los Alamitos: IEEE Computer Society, 2003. v. 1. p. 355-360. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>177. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Software-Based Test for Non-Programmable Cores in Bus-Based System-on-Chip Architectures. In: IFIP VLSI-SOC, 2003, Darmstadt. International Conference on Very Large Scale Integration, 2003. v. 1. p. 174-179. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>178. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping. In: IFIP VLSI-SOC, 2003, Darmstadt. International Conference on Very Large Scale Integration, 2003. v. 1. p. 318-323. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>179. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; TORRES, Lionel ; ROBERT, Michel ; SASSATELLI, Gilles ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Are coarse grain reconfigurable architectures suitable for cryptography?. In: IFIP VLSI-SOC, 2003, Darmstadt. International Conference on Very Large Scale Integration, 2003. v. 1. p. 276-281. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>180. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6571128170736637" target="_blank">FERREIRA, Sandro Binsfeld</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4885005663776751" target="_blank">HAFFNER, José Felipe</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9579859673529534" target="_blank">PEREIRA, Luís Fernando Alves</a> . Torque Control with Stator Ripple Frequency Imposed by Dithering. In: COBEP, 2003, Fortaleza. 7th Brazilian Power Electronics Conference, 2003. v. 1. p. 10-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>181. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Desenvolvimento de um Ambiente de Co-Simulação Distribuído e Heterogêneo. In: IBERCHIP, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>182. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4720059024671210" target="_blank">RIES, Luís Henrique</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> . Modelagem e Descrição de Sistemas Computacionais - Um Estudo de Caso de Comparação das Linguagens VHDL e SDL. In: IBERCHIP, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>183. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Interface de Comunicação de Cores em FPGAs. In: IBERCHIP, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>184. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/fie.2002.1157907" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a> ; POUCHET, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; GOUGH, M. . An Adaptable Educational Platform for Engineering and IT Laboratory Based Courses. In: FIE, 2002, Boston. 2002 FRONTIERS IN EDUCATION CONFERENCE, 2002. v. 1. p. T1D22-T1D27. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>185. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/fie.2002.1157947" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> . Teaching Computer Organization and Architecture with Hands-on Experience. In: FIE, 2002, Boston. 2002 FRONTIERS IN EDUCATION CONFERENCE, 2002. v. 1. p. T2F15-T2F20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>186. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2002.1137646" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> . A Heterogeneous and Distributed Co-Simulation Environment. In: SBCCI, 2002, Porto Alegre. 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM. Los Alamitos: IEEE Computer Society, 2002. v. 1. p. 115-120. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>187. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Requirements, Primitives and Models for Systems Specification. In: SBCCI, 2002, Porto Alegre. XV SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM. Los Alamitos: IEEE Computer Society, 2002. v. 1. p. 323-328. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>188. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2002.1137656" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Core Communication Interface for FPGAs. In: SBCCI, 2002, Porto Alegre. XV SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM. Los Alamitos: IEEE Computer Society, 2002. v. 1. p. 183-188. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>189. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4315350764773182" target="_blank">ZORZO, Avelino</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Deriving Different Computer Science Curricula from a Common Core of Disciplines. In: ICTEM, 2002, Florianópolis. Informatics Curricula, Teaching Methods and Best Practice, 2002. v. 1. p. 43-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>190. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4720059024671210" target="_blank">RIES, Luís Henrique</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Prototyping of Embedded Digital Systems from SDL Language: a Case Study. In: HLDVT, 2002, Nice. IEEE International Workshop on High Level Design Validation and Test. Madison: Omnipress, 2002. v. 1. p. 133-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>191. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4303068428190248" target="_blank">CAPPELATTI, Ewerton Artur</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> . Barramento de Alto Desempenho para Interação Software/Hardware. In: IBERCHIP, 2001, Montevidéu. VII Workshop IBERCHIP, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>192. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8011993139414737" target="_blank">TOROK, Delfim</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; ANDREOLI, Andrey . Projeto, Implementação e Validação de um IP Soft Core Ethernet sobre Dispositivos Reconfiguráveis. In: IBERCHIP, 2001, Montevidéu. VII Workshop Iberchip, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>193. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; PETRINI JÚNIOR, J. . Sistema Integrado e Multiplataforma para Controle Remoto de Residências. In: IBERCHIP, 2001, Montevidéu. VII Workshop IBERCHIP, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>194. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> . Um Ambiente de Compilação e Simulação para Processadores Embarcados Parametrizáveis. In: IBERCHIP, 2001, Montevidéu. VII Workshop Iberchip, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>195. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Reconfiguração Parcial e Remota de Cores FPGAs. In: IBERCHIP, 2001, Montevidéu. VII Workshop Iberchip, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>196. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2001.953001" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a> ; PETRINI JÚNIOR, J. . Using the CAN Protocol and Reconfigurable Computing Technology for Web-Based Smart House Automation. In: SBCCI, 2001, Pirenópolis. XIV SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM. Los Alamitos: IEEE, 2001. v. 1. p. 38-43. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>197. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2001.953010" target="_blank"></a>MARTINS, João Batista ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Interconnection Length Estimation at Logic-Level. In: SBCCI, 2001, Pirenópolis. XIV SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM. Los Alamitos: IEEE, 2001. v. 1. p. 98-102. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>198. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Ambiente de Desenvolvimento de Processador Embarcado para Aplicações de Codesign. In: SCR, 2001, Belo Horizonte. SEMINÁRIO DE COMPUTAÇÃO RECONFIGURÁVEL, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>199. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; BLAUTH, Vitor Hugo ; VALIATI, Ronaldo ; MANFROI, Édson . Effective Industry-Academia Cooperation in Telecom: a Method, a Case Study and Some Initial Results. In: SBrT, 2001, Fortaleza. XIX SIMPÓSIO BRASILEIRO DE TELECOMUNICAÇÕES, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>200. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Métodos para Desenvolvimento e Distribuição de IP Cores. In: SCR, 2001, Belo Horizonte. SEMINÁRIO DE COMPUTAÇÃO RECONFIGURÁVEL, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>201. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a> ; POUCHET, M. ; STIPIDIS, Elias ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; EINSFELDT, A. . RECKON - A reconfigurable prototyping kit for engineering and IT laboratory based courses. In: SCR, 2001, Belo Horizonte. SEMINÁRIO DE COMPUTAÇÃO RECONFIGURÁVEL, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>202. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Reconfiguração Parcial e Remota de Dispositivos FPGA da Família Virtex. In: SCR, 2001, Belo Horizonte. SEMINÁRIO DE COMPUTAÇÃO RECONFIGURÁVEL, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>203. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5738153832159932" target="_blank">MOLZ, Rolf Fredi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6272042260483411" target="_blank">ENGEL, Paulo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; TORRES, Lionel . Codesign of Fully Parallel Neural Network for a Classification Problem. In: SCI, 2000, Orlando. 4th World Multiconference on Systemics, Cybernetics and Informatics, 2000. v. VI. p. 128-133. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>204. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; VELASCO, Josep . Deterministic versus Non-Deterministic Placement Algorithms for Automatic Layout Synthesis Tools. In: DCIS, 2000, Montpellier. XV Conference on Design of Circuits and Integrated Systems, 2000. p. 752-756. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>205. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5738153832159932" target="_blank">MOLZ, Rolf Fredi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6272042260483411" target="_blank">ENGEL, Paulo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; TORRES, Lionel ; ROBERT, Michel . A Fast Prototyping Neural Network Model for Image Classification. In: DCIS, 2000, Montpellier. XV Conference on Design of Circuits and Integrated Systems, 2000. p. 836-841. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>206. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; ROBERT, Michel ; AUVERGNE, Daniel ; AZEMARD, Nadine . A Physical Synthesis Design Flow Based on Virtual Components. In: DCIS, 2000, Montpellier. XV Conference on Design of Circuits and Integrated Systems, 2000. p. 740-745. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>207. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERREIRA, Fábio ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . LASCA - Interconnect Parasitic Extraction Tool for Deep-Submicron IC Design. In: SBCCI, 2000, Manaus. XIII SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos: IEEE Computer Society, 2000. p. 327-332. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>208. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5738153832159932" target="_blank">MOLZ, Rolf Fredi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6272042260483411" target="_blank">ENGEL, Paulo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; TORRES, Lionel ; ROBERT, Michel . Design of a Classification System for Rectangular Shapes Using a Co-Design Environment. In: SBCCI, 2000, Manaus. XIII SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos: IEEE Computer Society, 2000. p. 281-286. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>209. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2000.876020" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, João</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . WTROPIC: a WWW-based Macro-Cell Generator. In: SBCCI, 2000, Manaus. XIII SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos: IEEE Computer Society, 2000. p. 133-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>210. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MWSCAS.2000.951418" target="_blank"></a>FERREIRA, Fábio ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Fast Interconnect Parasitic Extraction in Deep Submicron Using Bin-Based Algorithm. In: MWSCAS, 2000, Michigan. 43nd Midwest Symposium on Circuits and Systems, 2000. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>211. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARTINS, João Batista ; FERREIRA, Fábio ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Power Estimation at Logic-Level Considering Interconnection Capacitances. In: SBMICRO, 2000, Manaus. XV International Conference on Microelectronics and Packaging, 2000. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>212. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5738153832159932" target="_blank">MOLZ, Rolf Fredi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6272042260483411" target="_blank">ENGEL, Paulo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Uso de um Ambiente Codesign para a Implementação de Redes Neurais. In: IV CBRN, 1999, São José dos Campos. IV Congresso Brasileiro de Redes Neurais, 1999. p. 13-18. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>213. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; SILVA, Felipe Rocha ; BARRIOS, Maurício . Cleo-LIRMM: um experimento de implementação de processadores dedicados em plataformas de prototipação de sistemas embarcado. In: IBERCHIP, 1999, Lima. V Workshop Iberchip, 1999. p. 81-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>214. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARQUES, Paulo Cesar ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . PMAZE: Modelagem e roteamento para FPGAs. In: IBERCHIP, 1999, Lima. V Workshop Iberchip, 1999. p. 70-80. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>215. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2006.42" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . VLSI Hardware Design by Computer Science Students: How early can they start? How far can they go?. In: FIE'99, 1999, Porto Rico. 1999 Frontiers in Education Conference, 1999. p. c6-12-c6-17. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>216. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; TORRES, Lionel ; ROBERT, Michel ; AUVERGNE, Daniel . Estimation of Layout Densities for CMOS Digital Circuits. In: PATMOS'98, 1998, Lyngby. International Workshop on Power and Timing Modeling, Optimization and Simulation, 1998. p. 61-70. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>217. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; TORRES, Lionel ; ROBERT, Michel ; AUVERGNE, Daniel . Evaluation of Transistor Densities for Submicronic CMOS Technologies. In: SBMICRO, 1998, Curitiba. XIII International Conference on Microelectronics and Packing, 1998. p. 123-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>218. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.1998.715443" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a> ; PINTO, Ana ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . An Improved Path Enumeration Method Which Considers Different Fall and Rise Gate Delays. In: SBCCI, 1998, Buzios. XI Brazilian Symposium on Integrated Circuit Design. Los Alamitos: IEEE Computer Society, 1998. p. 208-211. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>219. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, Marcus</a> ; GONCALVES, P. ; LIMA, A. ; MIGLIORIN, G. ; NARDI, Giovani ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> . Ambiente Agata de Projeto Versao Beta 2.0. In: IBERCHIP, 1997, Mexico. III Workshop Iberchip, 1997. p. 459-503. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>220. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MAHLMANN, L. G. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . TENTOS for Windows. In: IBERCHIP, 1997, Mexico. III Workshop Iberchip, 1997. p. 513-522. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>221. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; VARGAS, Fabian . Hardsoft: Plataforma Reconfigurável Para Caracterização Sob Radiação de Componentes Eletrônicos Empregados Em Satélite. In: VII SCTF, 1997, Campina Grande. VII Simposio de Computadores Tolerantes a Falhas, 1997. p. 139-152. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>222. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.1996.542149" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; TORRES, Lionel ; ROBERT, Michel ; AUVERGNE, Daniel . Pre-Layout Performance Prediction For Automatic Macro-Cellsynthesis. In: ISCAS, 1996, Atlanta. International Symposium on Circuits and Systems, 1996. p. 814-817. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>223. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, Marcus</a> ; BENONI, P. ; MIGLIORIN, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> . An Environment To Design Digital Circuits Based On The Brazilian Gate-Array. In: IBERCHIP, 1996, Sao Paulo. II Workshop Iberchip, 1996. p. 198-205. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>224. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. A New Layout Style For High-Performance Circuits. In: SBCCI, 1996, Recife. IX Simpósio Brasileiro de Concepção de Circuitos Integrados, 1996. p. 153-163. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>225. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a> ; ROBERT, Michel ; AUVERGNE, Daniel . Library Free Implementation of CMOS Digital Asics. In: SICD, 1995, Zaragoza. X System and Integrated Circuit Design Congress, 1995. p. 191-196. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>226. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, Marcus</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . A Comparison Between Random Logic Layout Design Methodologies. In: SBMICRO, 1995, Canela. X Congresso da Sociedade Brasileira de Microeletrônica, 1995. p. 1-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>227. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a> ; ROBERT, Michel ; AUVERGNE, Daniel . Towards Optimal Use of CMOS Complex Gates in Automatic Layout Synthesis. In: SBMICRO, 1995, Canela. X Congresso da Sociedade Brasileira de Microeletrônica, 1995. p. 11-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>228. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; TORRES, Lionel ; ROBERT, Michel ; AUVERGNE, Daniel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Performance Prediction For Automatic Layout Synthesis. In: SBMICRO, 1995, Canela. X Congresso da Sociedade Brasileira de Microeletrônica, 1995. p. 89-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>229. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROBERT, Michel ; TORRES, Lionel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; AUVERGNE, Daniel . Influence of Logic Block Layout Architecture on FPGA Performance. In: FPL, 1994, Praga. 4th International Workshop on FPGA, 1994. p. 34-44. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>230. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; ROBERT, Michel ; AUVERGNE, Daniel . Power Efficient Layout Methodology. In: IV Int. Design Automation Workshop - RUSSIAN WOKSHOP, 1994, Moscou, 1994. p. 45-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>231. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; ROBERT, Michel ; AUVERGNE, Daniel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . An Efficient Layout Synthesis Approach For CMOS Random Logic Circuits. In: SBMICRO, 1994, Rio de Janeiro. IX Congresso da Sociedade Brasileira de Microeletrônico, 1994. p. 48-57. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>232. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; AZEMARD, Nadine ; ROBERT, Michel ; AUVERGNE, Daniel . Flexible Macrocell Layout Generator. In: 4th ACM/SIGDA Physical Design Workshop, 1993, Los Angeles (USA). 4th ACM/SIGDA Physical Design Workshop, 1993. p. 105-116. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>233. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; AZEMARD, Nadine ; ROBERT, Michel ; AUVERGNE, Daniel . Tool Box For Performance Driven Macrocell Layout Generator. In: EUROCHIP, 1993, Toledo. EUROCHIP 93, 1993. p. 56-61. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>234. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; ROBERT, Michel ; CATHEBRAS, G. ; AUVERGNE, Daniel . A Transparent Macrocell Layout Methodology. In: PATMOS, 1993, La Grande Motte. 3th International Workshop on Power, Timing Modeling and Optimization. Bruchsal: IT Press Verlag, 1993. p. 42-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>235. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . TENTOS - Gerenciador de Software Para Microeletrônica. In: SBCCI, 1991, Jaguariúna (SP). VI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1991. p. 68-79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>236. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Ferramenta para Sintese Automatica de Módulos em Logica Aleatória. In: SBMICRO, 1990, Campinas. V Simpósio Brasileiro de Microeletrônica, 1990. p. 12-21. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>237. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; PEREIRA, Carlos Eduardo ; MARCHIORO, G. . Esqueleto - Editor de Esquemas Eletricos. In: SBMICRO, 1990, Campinas. V Simpósio Brasileiro de Microeletrônica, 1990. p. 03-11. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>238. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a> ; VARGAS, Fabian ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Teste, Depuracao e Resultados de um Circuito Codec para Modens. In: SBMICRO, 1990, Campinas. V Simpósio Brasileiro de Microeletrônica, 1990. p. 266-273. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>239. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, Dante</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7396818382676736" target="_blank">OSÓRIO, Fernando</a> . Esqueleto - Editor de Esquemas Elétricos. In: CLEI, 1990, Assunción (Paraguai). 16th Conferencia Latinoamericano de Informatica, 1990. p. 589-597. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>240. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Extralo - Extrator Lógico. In: SBCCI, 1990, Ouro Preto. V Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990. p. 167-176. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>241. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Avaliação da Ferramenta TRAGO. In: SBCCI, 1990, Ouro Preto. V Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990. p. 197-205. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>242. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Sintese Automatica de Celulas Utilizando Estrategia Gate Matrix. In: SBMICRO, 1989, PORTO ALEGRE. IV Simpósio Brasileiro de Microeletrônica, 1989. p. 227-238. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>243. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Modem - Desenvolvimento de um ASIC para Modens Banda Base. In: SBMICRO, 1989, PORTO ALEGRE. IV Simpósio Brasileiro de Microeletrônica, 1989. p. 617-626. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>244. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Sintese Automatica de Memorias Ram Utilizando Layout Simbolico. In: SBCCI, 1989, RIO DE JANEIRO. IV SBCCI, 1989. p. 143-153. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>245. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; GOMES, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Biblioteca de Standard-Cells do Projeto Tranca. In: SBMICRO, 1988, SAO PAULO. III Simpósio Brasileiro de Microeletrônica, 1988. p. 331-341. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos expandidos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2011.5763304" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> . Evaluating Energy Consumption of Homogeneous MPSoCs using Spare Tiles. In: DATE, 2011, Grenoble. Design, Automation & Test in Europe, 2011. v. 1. p. 1164-1167. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2010.5784697" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Flow Oriented Routing for NoCs. In: SOCC, 2010, Las Vegas. IEEE International SoC Conference, 2010. v. 1. p. 367-370. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2486661464139271" target="_blank">REINBRECHT, Cezar</a> ; SCARTEZZINI, Gerson ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8504056689782376" target="_blank">ROSA, Thiago Raupp da</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . HeMPS Station: an environment to evaluate distributed applications in NoC-based MPSoCs. In: SIM, 2009, Pelotas. 24th South Symposium on Microelectronics, 2009. v. 1. p. 161-164. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2008.17" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2486661464139271" target="_blank">REINBRECHT, Cezar</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8504056689782376" target="_blank">ROSA, Thiago Raupp da</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . NoC Power Estimation at the RTL Abstraction Level. In: ISVLSI, 2008, Montpellier. IEEE Computer Society Annual Symposium on VLSI. Piscataway, USA: IEEE Computer Society, 2008. v. 1. p. 475-478. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; GLESNER, Manfred . Applying UML Interactions and Actor-oriented Simulation to the Design Space Exploration of Network-on-Chip Interconnects. In: ISVLSI, 2008, Montpellier. IEEE Computer Society Annual Symposium on VLSI. Piscataway, USA: IEEE Computer Society, 2008. v. 1. p. 491-494. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2007.12" target="_blank"></a>SASSATELLI, Gilles ; SAINT-JEAN , Nicolas ; WOSZEZENKI, Cristiane ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael Augusto</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Architectural Issues in Homogeneous NoC-Based MPSoC. In: RSP, 2007, Porto Alegre. IEEE/IFIP International Workshop on Rapid System Prototyping. Los Alamiitos: IEEE, 2007. v. 1. p. 139-142. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2007.17" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Communication Models in Networks-on-Chip. In: RSP, 2007, Porto Alegre. IEEE/IFIP International Workshop on Rapid System Prototyping. Los Alamiitos: IEEE, 2007. v. 1. p. 57-60. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2006.42" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; ORTIZ, Alberto Garcia ; GLESNER, Manfred ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Evaluating the Impact of Data Encoding Techniques on the Power Consumption in Networks-on-Chip. In: ISVLSI, 2006, Karlsruhe. IEEE Symposium on Emerging VLSI Technologies and Architectures, 2006. v. 1. p. 426-427. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/date.2005.304" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> . Test Time Reduction Reusing Multiple Processors in a Network-on-Chip Based Architecture. In: DATE, 2005, Munique. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXHIBITION. Piscataway: IEEE Computer Society, 2005. v. 1. p. 62-63. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Canais Virtuais em Redes Intra-Chip - Implementação na rede HERMES. In: IBERCHIP, 2005, Salvador. XI Workshop IBERCHIP, 2005. v. 1. p. 320-321. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, Érika Fernandes</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Cost-Effective Test Flow for Homogeneous Network-on-Chip: a Case Study.. In: ETS, 2005, Tallinn. IEEE European Test Symposium, 2005. v. 1. p. 10-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7268985490666435" target="_blank">CAMOZZATO, Daniel</a> . FiPRe: An Implementation Model to Enable Self-Reconfigurable Applications. In: FPL, 2004, Antuérpia. INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS. Berlin: Springer-Verlag, 2004. v. 1. p. 1042-1046. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2003.1253763" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Development of a Tool-Set for Remote and Partial Reconfiguration of FPGAs. In: DATE, 2003, Munique. Design, Automation and Test in Europe, 2003. v. 1. p. 1122-1123. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/NOCS.2009.5071452" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9660787984906489" target="_blank">GUINDANI, Guilherme Montez</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2486661464139271" target="_blank">REINBRECHT, Cezar</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8504056689782376" target="_blank">ROSA, Thiago Raupp da</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Increasing NoC Power Estimation Accuracy through a Rate-Based Model. In: 3rd ACM/IEEE International Symposium on Networks-on-Chip, 2009, San Diego. NOCS. Piscataway: IEEE, 2009. v. 1. p. 89-89. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2007.70" target="_blank"></a>BASTOS, Erico ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; PIGATTO, Daniel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . MOTIM - A Scalable Architecture for Ethernet Switches. In: ISVLSI, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI. Piscataway, USA: IEEE Computer Society, 2007. v. 1. p. 451-452. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2007.32" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Congestion-Aware Task Mapping in NoC-based MPSoCs with Dynamic Workload. In: ISVLSI, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI. Piscataway, USA: IEEE Computer Society, 2007. v. 1. p. 459-460. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/fccm.2007.56" target="_blank"></a>SASSATELLI, Gilles ; SAINT-JEAN , Nicolas ; BENOIT, Pascal ; TORRES, Lionel ; ROBERT, Michel ; WOSZEZENKI, Cristiane ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael Augusto</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Run-time mapping and communication strategies for Homogeneous NoC-Based MPSoCs. In: FCCM, 2007, Napa. Field-Programmable Custom Computing Machines, 2007. v. 1. p. 295-296. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GARGIA, Diego ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> . A CAD Tool for the Integration on Hardware IP Blocks. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. p. 55-58. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2603160265623606" target="_blank">ROSA, Vitor</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> . A Comparison of Different Levels of Abstraction Using VHDL and SystemC. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. p. 86-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7268985490666435" target="_blank">CAMOZZATO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Generic Model of Embedded System to Enable Dynamic Self-Reconfigurable Applications. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. p. 98-104. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4400984023117232" target="_blank">MOLLER, Frederico Bartz</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Controlling Configurations on Dynamic Reconfigurable Systems. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. p. 114-119. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Routing Algorithms on Mesh Based NoCs. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. p. 134-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BONATO, Lee Vanderlei ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5738153832159932" target="_blank">MOLZ, Rolf Fredi</a> ; FURTADO, João Carlos ; FERRÃO, Marcos Flores ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Design of a fingerprint system using a hardware/software environment. In: FPGA, 2003, Monterey. international symposium on Field Programmable Gate Arrays. New York: ACM Press, 2003. v. 1. p. 240-240. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BONATO, Lee Vanderlei ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5738153832159932" target="_blank">MOLZ, Rolf Fredi</a> ; FURTADO, João Carlos ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Propose of a Hardware Implementation for Fingerprint Systems. In: FPL, 2003, Lisboa. International Conference on Field Programmable Logic and Applications, 2003. v. 1. p. 1158-1161. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a> . Software-Based Test for Non-Programmable Cores in Bus-Based System-on-Chip Architectures. In: SIM, 2003, Novo Hamburgo. 18th South Symposium on Microelectronics, 2003. v. 1. p. 153-162. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Networks on Chip: Architecture and Prototyping. In: SIM, 2003, Novo Hamburgo. 18th South Symposium on Microelectronics, 2003. v. 1. p. 163-168. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; TORRES, Lionel ; ROBERT, Michel ; SASSATELLI, Gilles ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A coarse grain reconfigurable architecture to compute modular product. In: SIM, 2003, Novo Hamburgo. 18th South Symposium on Microelectronics, 2003. v. 1. p. 9-16. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . NOCs: State-of-the-Art in Local Research Centers. In: SIM, 2003, Novo Hamburgo. 18th South Symposium on Microelectronics, 2003. v. 1. p. 173-176. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Tool-Set for Remote and Partial Reconfiguration. In: SIM, 2002, Gramado. 17th South Symposium on Microelectronics, 2002. v. 1. p. 127-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . A Heterogeneous and Distributed Co-Simulation Environment. In: SIM, 2002, Gramado. 17th South Symposium on Microelectronics, 2002. v. 1. p. 131-135. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, José Carlos Sant'anna</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Core Communication Interface for FPGAs. In: SIM, 2002, Gramado. 17th South Symposium on Microelectronics, 2002. v. 1. p. 140-143. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4720059024671210" target="_blank">RIES, Luís Henrique</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Modeling of Embedded Digital Systems from SDL Language: A Case Study. In: SIM, 2002, Gramado. 17th South Symposium on Microelectronics, 2002. v. 1. p. 144-148. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5738153832159932" target="_blank">MOLZ, Rolf Fredi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6272042260483411" target="_blank">ENGEL, Paulo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; TORRES, Lionel ; ROBERT, Michel . System Prototyping Dedicated to Neural Network Real-Time Image Processing. In: FPGA, 2001, Monterey. 9th ACM International Symposium on FPGAs, 2001. v. 1. p. 229-229. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERREIRA, Fábio ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Extracting Capacitance and Resistance of the Interconnections in Deep Submicron IC Design. In: SIM, 2000, Torres. 15th South Symposium on Microelectronics, 2000. p. 59-62. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, João</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . WTROPIC: A Macro-Cell Generator on Internet. In: SIM, 2000, Torres. 15th South Symposium on Microelectronics, 2000. p. 39-46. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; ROBERT, Michel ; AUVERGNE, Daniel . A Virtual CMOS Library Approach for Fast Prototyping. In: 14th SIM, 1999, Pelotas. South Symposium on Microelectronics, 1999. v. 1. p. 67-75. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, Rodrigo S. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Ferramenta de Posicionamento no Fluxo de Projeto para FPGAs. In: X Salão de Iniciação Científica da UFRGS, 1998, Porto Alegre. X Salão de Iniciação Científica da UFRGS, 1998. p. 68-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, Felipe Rocha ; BARRIOS, Maurício ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Protocolo de Comunicação DSP-FPGA. In: X Salão de Iniciação Científica da UFRGS, 1998, Porto Alegre. X Salão de Iniciação Científica da UFRGS, 1998. p. 68-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; TORRES, Lionel ; ROBERT, Michel ; AUVERGNE, Daniel . Evaluation of Transistor Densities for Submicronic CMOS Technologies. In: 13th SIM, 1998, Porto Alegre. South Symposium on Microelectronics, 1998. v. 1. p. 143-151. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; MARQUES, Paulo Cesar ; MACHADO, Wagner ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . PMAZE: A CAD Tool to Route FPGAs Devices. In: Porto Alegre, 1998, 13th SIM. South Symposium on Microelectronics, 1998. v. 1. p. 43-50. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MACHADO, Wagner ; SILVA, Rodrigo S. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Configuração de FPGAs Utilizando VHDL & Handel-C: uma Visão Comparativa. In: I Jornada de Iniciação Científica da PUCRS, 1998, Porto Alegre, 1998. v. 1. p. 32-32. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MACHADO, Wagner ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Roteamento para Dispositivos FPGA. In: X Salão de Iniciação Científica da UFRGS, 1998, Porto Alegre. X Salão de Iniciação Científica da UFRGS, 1998. p. 69-69. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . An Efficient Layout Style for Three-Metal Macro-Cells and Two-Metal Macro-Cells Comparison. In: 12th SIM, 1997, Porto Alegre. South Symposium on Microelectronics, 1997. v. 1. p. 49-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARTINS, João Batista ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Low Power Techniques and Power Estimation in Flip-Flops: A Review. In: SIM, 1996, Porto Alegre. 11th South Symposium on Microelectronics, 1996. v. 1. p. 79-82. </div>
</div>
<br class="clear">
<a name="ProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Produção técnica</b>
</div>
<div class="cita-artigos">
<b><a name="SoftwareSemPatente"></a>Programas de computador sem registro</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. TROPIC3. 2000. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. TROPIC2. 1995. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosTecnicos"></a>Trabalhos técnicos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> . MPSoC-H - Implementação e Avaliação de Sistema MPSoC Utilizando a Rede Hermes. 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Evaluation of Routing Algorithms in Mesh Based NoCs. 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a> . HERMES: an Insfrastructure for Low Area Overhead Packet-switching Networks on Chip. 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> ; IDE, Alessandro Noriaki ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1668951985712332" target="_blank">RODOLFO, Taciano Ares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b> . Tutorial e Diretivas para Captura de Projeto, Validação e Prototipação de Módulos de Harware Descritos em SystemC. 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; FERREIRA, Everton ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a> . Implementação de uma Arquitetura Load/Store em um Ambiente de Prototipação. 2000. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="DemaisTrabalhos"></a>Demais trabalhos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. MPSoCs e Sistemas Embarcados. 2010 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Circuitos Programáveis (FPGAs). 2006 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI'2006 (refereee). 2006 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Sistemas Dinamicamente Reconfiguráveis com Comunicação Via Redes Intra-Chip. 2006 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. FPL'2006 (refereee). 2006 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Cooperação Brasil-França em microeletrônica e a formação de Recursos Humanos. 2005 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI 2005 (referee). 2005 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. VIII Simpósio de Informática e III Mostra Regional de Software Acadêmico. 2004 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI'2004 (referee). 2004 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. FPL - International Conference on Field Programmable Logic and Applications. 2004 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. HERMES: uma infra-estrutura para geração de redes intra-chip. 2004 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Projetos de Sistemas Integrados em um Único Circuito Integrado: o Problema de Interconexão. 2004 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI. 2003 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. FPL - International Conference on Field Programmable Logic and Applications. 2003 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Projeto Automático de Leiaute. 2003 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Engenharia de Computação e Visões Institucionais. 2003 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Síntese Automática de Layout (Curso Básico da IV Escola de Microeletrônica). 2002 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Tecnologia de Microeletrônica- Metodologias de Concepção. 2002 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI. 2002 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBMicro. 2002 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. FPL - International Conference on Field Programmable Logic and Applications. 2002 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. DAC - Design Automation Conference (IEEE). 2002 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Anatomia de uma Ferramenta de Síntese Automática de Layout. 2001 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI. 2001 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBMicro. 2001 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. FPL - International Conference on Field Programmable Logic and Applications. 2001 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. DAC - Design Automation Conference (IEEE). 2001 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> . Tendências em Reconfiguração dinâmica de FPGAs. 2001 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Co-Design e System-on-Chip. 2000 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Curso Básico de Síntese Automática de Layout. 2000 (Palestra proferida) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI. 2000 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. DAC - Design Automation Conference (IEEE). 2000 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI. 1999 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. DAC - Design Automation Conference (IEEE). 1999 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. SBCCI. 1998 (Referee em Congresso) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. Síntese Automática de Layout de Circuitos Integrados. 1997 (Palestra proferida) . </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a>; RUTZIG, Mateus Beck; <b>MORAES, Fernando Gehm</b>.  Participação em banca de Iaçanã Ianiski Weber. Exploração de Comunicação Fim-a-fim Assíncrona Através de mma NoC Síncrona. 2019. Dissertação (Mestrado em Ciência da Computação) - Universidade Federal de Santa Maria. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBAS, Renato; <b>MORAES, Fernando Gehm</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>.  Participação em banca de Marcos Luiggi Lemos Sartori. PULSAR: Towards a Synthesis Flow for QDI Circuits. 2019. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, Érika Fernandes</a>; FREITAS, Edison; <b>MORAES, FERNANDO GEHM</b>.  Participação em banca de Érico de Morais Nunes. Uma plataforma para agentes em hardware utilizando reconfiguração parcial. 2018. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MORAES, FERNANDO GEHM</b>; VARGAS, Fabian; GOMES, Danielo; SILVEIRA, Jarbas; FREITAS JUNIOR, Walter.  Participação em banca de Felipe Gaspar Alan e Silva. Um Código Extensível para Correção de Multiple Bit Upsets em Memórias. 2018. Dissertação (Mestrado em Engenharia de Teleinformática) - Universidade Federal do Ceará. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a>; CASTRO, Márcio; MEINHARDT, Cristina; <b>MORAES, Fernando Gehm</b>.  Participação em banca de Tiago Augusto Fontana. Avaliação Quantitativa do Impacto da Organização dos Dados na Execução de Programas: Estudos de Caso no Contexto da Síntese Física. 2018. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SEPULVEDA, J.; <b>MORAES, FERNANDO GEHM</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>.  Participação em banca de Rodrigo Cadore Cataldo. Design and Exploration of 3D MPSoCs with on-Chip Cache Support. 2016. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a>; <b>MORAES, Fernando Gehm</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a>.  Participação em banca de Matheus Gibiluka. Analysis of Voltage Scaling Effects in the Design of Resilient Circuits. 2016. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MORAES, FERNANDO GEHM</b>; POSSER, Gracielle; BUTZEN, Paulo; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Mateus Paiva Fogaça. A New Quadratic Formulation for Incremental Timing-Driven Placement. 2016. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a>.  Participação em banca de Francisco Favorino da Silva Barreto. Tolerância a Falhas em Elementos de Processamento de MPSoCs. 2015. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; RIGO, Sandro; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de William Schneider. Avaliação Sistemática de Redes Intrachip. 2014. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; SANTOS, Thais; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>.  Participação em banca de Yan Ghidini de Souza. 3D Network on Chip Architectural Exploration. 2014. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; RIBAS, Renato; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Leandro Sehnem Heck. Modelagem e Projeto de um Gerador de Relógio Local Baseado em DCO para MPSoCs GALS. 2013. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Eduardo de Brum Antunes. Particionamento e Mapeamento de MPSoCs Homogêneos Baseados em NoCs. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERNANDES, Luiz Gustavo; RIGHI, Rodrigo; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Fernando Furlan Rui. Uma Avaliação Comparativa de Sistemas de Memória Transacional de Software e seus Benchmarks. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>.  Participação em banca de Matheus Trevisan Moreira. Contributions to the Design and Prototyping of GALS and Asynchronous Systems. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a>; LETTNIN, Djones; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Frederico Ferlini. PLAESER ? Plataforma de emulação de soft errors visando a análise experimental de técnicas de tolerância a falhas: uma prototipação rápida utilizando FPGAS. 2012. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; LIMA FILHO, Jader A.; RIBAS, Renato; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Guilherme Heck. Um MPSoC GALS Baseado em Rede Intrachip com Geração Local de Relógio. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Rafael Bottoli Schemmer. Proposta de uma Infraestrutura de Geração e Avaliação para Redes Intrachip Hermes-G. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; WAGNER, Flávio Rech; BAMPI, Sérgio; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Desenvolvimento e avaliação de redes-em-chip hierárquicas e. Desenvolvimento e avaliação de redes-em-chip hierárquicas e reconfiguráveis para MPSoCs. 2012. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; CASTRO, Fernando; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Everton Luís Berz. Predição do Funcionamento de Sistemas RFID Aplicados a Crachás Inteligentes. 2011. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>.  Participação em banca de Taciano Ares Rodolfo. Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs. 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; VARGAS, Fabian; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Luciano Rigelo Azevedo. Aspectos de Confiabilidade na Implementação da Unidade de Telecomando e Telemetria para Plataformas Orbitais. 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; O. SOUZA; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Adilson Arthur Mohr. PMEMD_HW: Simulação pro Dinâmica Molecular Usando Hardware Reconfigurável. 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, L.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, Érika Fernandes</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>.  Participação em banca de José Rodrigo Furlanetto de Azambuja. Análise de Técnicas de Tolerância a Falhas Baseadas em Software para a Proteção de Microprocessadores. 2010. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9888386354516064" target="_blank">ZEFERINO, César Albenes</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Daniel Pereira Volpato. Gerenciamento Explícito de Memória Auxiliar a partir de Arquivos-Objeto para Melhoria da Eficiência Energética de Sistemas Embarcados. 2010. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Carlos Alberto Petry. Modelagem Abstrata para Hardware de MPSoC. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a>; WAGNER, Flávio Rech; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Alexandra da Costa Pinto de Aguiar. Modelo de balanceamento de carga através de migração de tarefas em MPSoC´s de tempo real. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Jerônimo Cunha Bezerra. Verificação e Prototipação de Redes Intrachip: o estudo de caso Hermes-TB. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; BAMPI, Sérgio; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, João</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Julian José Hilgemberg Pontes. Projeto e Prototipação de Interfaces e Redes Intrachip Não-Síncronas em FPGAs. 2008. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9888386354516064" target="_blank">ZEFERINO, César Albenes</a>.  Participação em banca de Arthur Pereira Frantz. Designing Fault Tolerant NoCs To Improve Reliability on SoCs. 2007. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Carlos Adail Scherer Junior. Redes Intrachip com Topologia Toro e Modo de Chaveamento Wormhole: Projeto, Geração e Avaliação. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Carlos Roberto Moratelli. Técnicas para o Projeto de Hardware Criptográfico Tolerante a Falhas. 2007. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Silva, Jorge Luiz; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; Wolf, Denis Fernando.  Participação em banca de Joelmir José Lopes. Estudos e Avaliações de Compiladores para Arquiteturas Reconfiguráveis. 2007. Dissertação (Mestrado em Instituto de Ciências Matemáticas e de Computação) - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a>; RIBAS, Renato.  Participação em banca de Adriel Mota Ziesemer Junior. Geração Automática de Partes Operativas de Circuitos VLSI. 2007. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>.  Participação em banca de Rosana Perazzolo Disconzi. Modelagem e Validação de Redes Intrachip Através de Síntese Comportamental. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; STRUM, Marius.  Participação em banca de Rafael Iankowski Soares. Infra-Estrutura e Implementação de Controle de Configurações em Software para Hardware Reconfigurável. 2006. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; FRÖHLICH, Antonio.  Participação em banca de Melissa Schwanz Vetromille. Co-Projeto de Sistemas Operacionais: Implementação Hardware/Software a Aplicações de Tempo Real. 2006. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a>.  Participação em banca de Érico Numes Ferreira Bastos. Mercury: Uma Rede Intra-Chip com Topologia Toro 2D e Roteamento Adaptativo. 2006. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; RITT, Edelweis Garcez; WAGNER, Flávio Rech; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, Érika Fernandes</a>.  Participação em banca de Marcelo de Souza Moraes. STEP: Planejamento, Geração e Seleção de Auto-teste On-Line para Processadores Embarcados. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BEDREGAL, Benjamín René; SILVA, Ivan Saraiva; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; SANTIAGO, Regivan Hugo Nunes.  Participação em banca de Camila de Araújo. Modelagem de Arquiteturas Reconfiguráveis com Espaços de Chu. 2006. Dissertação (Mestrado em Pós Graduação Em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; WIRTH, Gilson; BRETAS, Arturo; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>.  Participação em banca de Carlos ivan Togni. Moldel Order Reduction Methods for High-Speed Interconnects. 2006. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; BAMPI, Sérgio; MARTINS, João Batista.  Participação em banca de Cristiano Lopes dos Santos. Verificação e Otimização de Atraso durante a Síntese Física de Circuitos Integrados CMOS. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>.  Participação em banca de Eduardo Wenzel Brião. Reconfiguração Parcial e Dinâmica para Núcleos de Propriedade Intelectual. 2004. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9579859673529534" target="_blank">PEREIRA, Luís Fernando Alves</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; PEREIRA, Luís Alberto; CARDOZO, Eleri.  Participação em banca de André Gustavo Scolari Conceição. Desenvolvimento de um Ambiente Integrado em Tempo Real para Validação e Implementação de Algoritmos de Localização, Navegação e Controle de um Robô Móvel Autônomo. 2004. Dissertação (Mestrado em Engenharia Elétrica) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a>; CHAU, Wang Jiang.  Participação em banca de Edson Ifarraguirre Moreno. Modelagem e Validação de Redes Intrachip no Nível de Transação. 2004. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; BAMPI, Sérgio; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>.  Participação em banca de Ewerson Luiz de Souza Carvalho. Controlador de Configurações para Sistemas de Hardware Reconfigurável. 2004. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, Sérgio; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; WAGNER, Flávio Rech; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>.  Participação em banca de Marcos Rafael Boschetti. Mecanismos de Reconfiguração Dinâmica Aplicados ao Projeto de Imagens Reconfigurável. 2004. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; COMBA, João Luiz Duhl; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a>.  Participação em banca de Felipe de Souza Marques. Um Algoritmo Formal para Remoção de Redundâncias. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; ROCHOL, Jurgen.  Participação em banca de Sheila Moreira Souza. Camadas de Adaptação ATM para Transferência de Dados e Voz. 2003. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a>.  Participação em banca de Cristiano Lazzari. Geracao Automática de Leiautes de Circuitos CMOS Estáticos Visando Dimimuição de Atraso e Consumo. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a>; SILVA, Ivan Saraiva.  Participação em banca de Alex Rocha Prado. Identificando e Removendo Falhas de Colagem não Testáveis com o Uso de Vertex Precedent BDDs. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; JOÃO NETO.  Participação em banca de Roberto Schonhofen Ribeiro. Implementação do Protocolo TCP/IP para Sistemas de Instrumentação. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>.  Participação em banca de Renato Fernandes Hentschke. Algoritmos para o Posicionamento de Células Folha em Circuitos VLSI. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7115792628126490" target="_blank">SANTOS, L. C. V.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3145198954829457" target="_blank">DOTTI, Fernando</a>; SIVEIRA, J. G..  Participação em banca de Delfim Luiz Torok. Projeto Visando a Prototipação do Protocolo de Acesso ao Meio em Redes Ethernet. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSE, César de; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; COSTA, Celso; NAVAUX, Philippe.  Participação em banca de Cristiano Bastos Sangoi. Gerência Distribuída de Processadores em Máquinas Agregadas. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; NOIJE, W. A. M. V..  Participação em banca de Fernanda Gusmão de Lima. Projeto com Matrizes de Células Lógicas Programáveis. 1999. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6272042260483411" target="_blank">ENGEL, Paulo</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, Dante</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; NAVAUX, Philippe.  Participação em banca de Rolf Fredi Molz. Proposta de Implementação de Hardware Dedicado de Redes Neurais Competitivas com Técnicas de Circuitos Integrados Analógicos. 1998. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>; WAGNER, Tiaraju.  Participação em banca de Marcus Kindel. Síntese Automática de Células CMOS. 1997. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; WAGNER, Flávio Rech; ANIDO, M. L.; WAGNER, Tiaraju.  Participação em banca de Luiz Gustavo Galves Mahlmann. O Sistema TENTOS for Windows - Um Gerenciador de Ferramentas para Microeletrônica. 1996. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WAGNER, Tiaraju; GEYER, Cláudio; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; ROCHOL, Jurgen; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>.  Participação em banca de Oscar Pedro Agurto Hoyos. Comutador de Dados Digitais para TDM Determinístico E1. 1996. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WAGNER, Tiaraju; GEYER, Cláudio; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; MARCA, J. R. B.; ROCHOL, Jurgen.  Participação em banca de Gustavo Weymar Kaiser. Funções de Multiplexação E1. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; BARICHELLO, L. B.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; BAMPI, Sérgio.  Participação em banca de Roger Pierre Fabris Hoefel. Estudo de Técnicas para Cancelamento de Ecos na Transmissão de Dados pela Rede Telefônica Pública Comutada: Aplicação em Modens V.32. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Teses de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; ROSA, Vagner Santos da; <b>MORAES, FERNANDO GEHM</b>.  Participação em banca de Leonardo Bandeira Soares. A Simulation-Based Framework focused on Energy-efficient Approximate Hardware Accelerators Design. 2018. Tese (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MORAES, Fernando Gehm</b>.  Participação em banca de Prashant Prabhakar Dabholkar. A Null Convention Logic Based Platform for High Speed Low Energy IP Packet Forwarding. 2018. Tese (Doutorado em Schol of Graduate Research)  - Royal Melbourne Institute of Technology University. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DIGUET, Jean-Philippe; GRANADO, Bertrand; LE-QUERE, Patrick; BENOIT, Pascal; TORRES, Lionel; <b>MORAES, FERNANDO GEHM</b>.  Participação em banca de Rémy Druyer. Réseau sur puce sécurisé pour applications cryptographiques sur FPGA. 2017. Tese (Doutorado em Systèmes Automatiques et Micro-Electroniques (SYAM))  - Université de Montpellier. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VIVET, Pascal; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, José Luiz</a>; <b>MORAES, Fernando Gehm</b>; BEEREL, Peter; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a>.  Participação em banca de Matheus Trevisan Moreira. Asynchronous Circuits: Innovations in Components, Cell Libraries and Design Templates. 2016. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SANTOS, Luiz Cláudio Vilar dos; <b>MORAES, Fernando Gehm</b>; BAMPI, Sérgio; CAMPONOGARA, Eduardo; WILKE, Gustavo; CASTRO, Márcio.  Participação em banca de Vinícius dos Santos Livramento. Timing Optimization during the Phisical Synthesis of Cell-Based VLSI Circuits. 2016. Tese (Doutorado em Doutorado em Engenharia de Produção & Sistemas - PPGEPS/UFSC)  - Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBAS, Renato; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a>; <b>MORAES, Fernando Gehm</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a>; ROSA JUNIOR, L. S..  Participação em banca de Vinícius Dal Bem. &#65532;SAT-based Environment for Logical Capacity Evaluation of Via- Configurable Block Templates. 2015. Tese (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MORAES, Fernando Gehm</b>; BALDASSIN, Alexandro; ARAUJO, G. C. S.; WANNER, Lucas; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo</a>.  Participação em banca de Liana Dessandre Duenha Garanhani. MPSoCBench: a Benchmark for High-Level Evaluation of Multiprocessor System-on-Chip Tools and Methodologies. 2015. Tese (Doutorado em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a>; <b>MORAES, Fernando Gehm</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>.  Participação em banca de Anelise Lemke Kologeski. Uso de Monitoramento de Tráfego para Tolerar Múltiplas Falhas em Redes Intra-Chip 3D. 2015. Tese (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; HENTSCHKE, Renato; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Adriel Mota Ziesemer Junior. Síntese Automática do Leiaute de Redes de Transistores. 2014. Tese (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROUSSEAU, Frederic; FRESSE, Virginie; LEDRU, Yves; BOURENNANE, El-bey; AKIL, Mohamed; HOCHAPFEL, Érik; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Junyan Tan. Exploration d'Architectures Génériques sur FPGA pour des Algorithmes d?Imagerie Multispectrale. 2012. Tese (Doutorado em Département Informatique Image)  - Université Jean Monnet Saint-Etienne. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; VIVET, Pascal; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Julian José Hilgemberg Pontes. Soft Error Mitigation in Asynchronous Networks on Chip. 2012. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CHAU, Wang Jiang; GONZALEZ, J. A. Q.; MIDORIKAWA, E. T.; RUGGIERO, Wilson; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Gustavo Adolfo Patiño Alvarez. Caracterização Analítica de Carga de Trabalho Baseada em Cenários de Aplicações Multimídia. 2012. Tese (Doutorado em Doutorado em Engenharia Elétrica)  - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; HEBRARD, Luc; BOURIDANE, Ahmed; DIOU, Camille; MONTEIRO, Fabrice.  Participação em banca de Mohsin Amin. Conception d?une Architecture Journalisée Tolérante aux Fautes pour un processeur à Pile de Données. 2011. Tese (Doutorado em Informatique)  - Université Paul Verlaine-Metz. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STRUM, Marius; AMAZONAS, José Roberto; RUGGIERO, Wilson; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9888386354516064" target="_blank">ZEFERINO, César Albenes</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Martha Johanna Sepúlveda Flórez. Projeto de estruturas de comunicação intrachip baseada em NoC que implementam serviços de QoS e segurança. 2011. Tese (Doutorado em Doutorado em Engenharia Elétrica)  - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BOURIDANE, Ahmed; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; BOBDA, Christophe; BOURENNANE, El-bey; DANDACHE, Abbas; TANOUGAST, Camel.  Participação em banca de Kevin CHENG. Reconfigurable Self-Organised Systems: Study, Integration and Analysis. 2011. Tese (Doutorado em Electronique et Sciences de l'Informatique)  - Université Paul Verlaine-Metz. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SASSATELLI, Gilles; JEGO, Christophe; PAINDAVOINE, M.; HUEBNER, Michael; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; BENOIT, Pascal; ROBERT, Michel.  Participação em banca de Gabriel Marchesan Almeida. Architectures Multi-Processeurs Adaptatives: Principes, Méthodes et Outils. 2011. Tese (Doutorado em Information, Structures et Systèmes)  - Université Montpellier II (LIRMM). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PILLEMENT, Sébastien; PETROT, Frederic; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; DIGUET, Jean-Philippe; MULLER, Fabrice; CHILLET, Daniel; DEMINGY, Didier.  Participação em banca de Ludovic Devaux. Flexible Interconnection Networks for Dynamically Reconfigurable Architectures. 2011. Tese (Doutorado em Ecole doctorale MATISSE)  - Université de Rennes I. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; SILVA, Ivan Saraiva; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Edson Ifarraguirre Moreno. Mapeamento e Adaptação de Rotas de Comunicação em Redes em Chip. 2010. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">COSTA, José Camargo da; RUIZ, Linnyer Beatrys; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>; Llanos, Carlos Humberto; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Gilmar Silva Beserra. Modelagem em Alto Nível se Sistemas em Chip Mistos para Aplicações de Redes de Sensores Sem Fio. 2010. Tese (Doutorado em Engenharia Elétrica)  - Universidade de Brasília. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>.  Participação em banca de Rafael Iankowski Soares. Arquiteturas GALS Pipeline para Criptografia Robusta a Ataques DPA e DEMA. 2010. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NAVAUX, Philippe; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2046981671187343" target="_blank">AZEVEDO, Rodolfo</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de HENRIQUE COTA DE FREITAS. Arquitetura de NoC Programável Baseada em Múltiplos Clusters de Cores para Suporte a Padrões de Comunicação Coletiva. 2009. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROBERT, Michel; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; GOGNIAT, G.; PAINDAVOINE, M.; CLERMIDY, Fabien; SASSATELLI, Gilles; BENOIT, Pascal.  Participação em banca de Nicolas SAINT-JEAN. Etude et conception de systèmes multiprocesseurs auto-adaptatifs pour les systèmes embarqués. 2008. Tese (Doutorado em Systèmes Automatiques et Microélectroniques)  - LIRMM-Université Montpellier II. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; BAMPI, Sérgio; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>.  Participação em banca de César Augusto Missio Marcon. Modelos para o Mapeamento de Aplicações em Infra-Estruturas de Comunicação Intrachip. 2006. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROBERT, Michel; TORRES, Lionel; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; Demigny, D.; Fischer, V.; Bajard, J.; SASSATELLI, Gilles.  Participação em banca de Daniel Gomes Mesquita. Architectures reconfigurables et cryptographie : une analyse de robustesse et contremesures face aux attaques par canaux cachés. 2006. Tese (Doutorado em Systèmes Automatiques et Microélectroniques)  - LIRMM-Université Montpellier II. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; MELCHER, Elmar; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; SILVEIRA, L. M.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>.  Participação em banca de João Baptista dos Santos Martins. Estimativa de Capacitânicas e Consumo de Potência em Circuitos Combinacionais CMOS no Nível Lógico. 2001. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>; SONG, S. W..  Participação em banca de Marcelo de Oliveira Johann. Novos Algoritmos para Roteamento de Circuitos VLSI. 2001. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Qualificações de Doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, SERGIO; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; ROSA, Vagner Santos da; <b>MORAES, Fernando Gehm</b>.  Participação em banca de Leandro Mateus Giacomini Rocha. Exploring Power-Accuracy Trade-off for Energy-Efficient Hardware Accelerators for Deep Learning Applications. 2019. Exame de qualificação (Doutorando em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MORAES, Fernando Gehm</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a>.  Participação em banca de Paulo Henrique Vancin. Achieving Self Adaptation in MPSoC Using Control Methods. 2019. Exame de qualificação (Doutorando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, Vagner; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <b>MORAES, FERNANDO GEHM</b>.  Participação em banca de Leonardo Bandeira Soares. A Simulation-Based Framework focused on Energy-efficient Approximate Hardware Accelerators Design for Error-Tolerant Applications. 2017. Exame de qualificação (Doutorando em PGMICRO)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PORTO, Marcelo; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4154193480401462" target="_blank">REIS, André</a>; <b>MORAES, Fernando Gehm</b>; BAMPI, Sérgio.  Participação em banca de Felipe Martin Sampaio. Energy-Efficient Memory Architectures for Parallel Video Coding on Embedded Manycore Systems. 2017. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MORAES, Fernando Gehm</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; ROESLER, Valter.  Participação em banca de Cezar Rodolfo Wedig Reinbrecht. Projeto da arquitetura de sistemas multi-processados. 2015. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a>; BEEREL, Peter; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Matheus Trevisan Moreira. An Exploration of Asynchronous Circuits Templates and their Applications. 2014. Exame de qualificação (Doutorando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; BALEN, Tiago; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Anelise Lemke Kologeski. Análise de Rendimento para TSVs e Tolerância a Falhas em Circuitos 3D. 2013. Exame de qualificação (Doutorando em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DIÓGENES, Cecílio; TORRES, F. S.; LOUREIRO, A. A. F.; COELHO, C. J. N.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Vanderley Pereira da Silva. Roteadores Assíncronos para Noc Assíncronas. 2013. Exame de qualificação (Doutorando em Engenharia Elétrica)  - Universidade Federal de Minas Gerais. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIGO, Sandro; ARAUJO, G. C. S.; BORIN, Edson; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Maxiwell Salvador Garcia. Metodologias para Simulações Arquiteturais Rápidas Utilizando a ADL ArchC. 2013. Exame de qualificação (Doutorando em Doutorado em Ciência da Computação - UNICAMP)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Lima</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Adriel Mota Ziesemer Junior. Síntese Automática de Redes de Transistores. 2012. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">COSTA, José Camargo da; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>; ROMARIZ, Alexandre; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Gilmar Silva Beserra. Modelagem, Projeto e Simulação de Sistemas em Chip Reconfiguráveis. 2008. Exame de qualificação (Doutorando em Engenharia Elétrica)  - Universidade de Brasília. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Tiago Roberto Balem. Efeitos da Radiação em Dispositivos Analógicos Programáveis (FPAAS) e Técnicas de Proteção. 2008. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9888386354516064" target="_blank">ZEFERINO, César Albenes</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; WAGNER, Flávio Rech.  Participação em banca de César Augusto Missio Marcon. Mapeamento de Aplicações em Infra-estruturas de Comunicação Intrachip. 2005. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; WAGNER, Flávio Rech.  Participação em banca de Márcio Eduardo Kreutz. Proposta de um Método para a Otimização de Plataformas Arquiteturais. 2004. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; BAMPI, Sérgio.  Participação em banca de Marcelo de Oliveira Johann. Estrutura de Roteamento em Circuitos VLSI. 1997. Exame de qualificação (Doutorando em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalhos de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a>; <b>MORAES, Fernando Gehm</b>.  Participação em banca de Tiago Prytula.Projeto e Implementação de Células em Bibliotecas para Circuitos Assíncronos.
							2018. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; JOHANN Fo., Sérgio; <b>MORAES, Fernando Gehm</b>.  Participação em banca de Marcos Luiggi Lemos Sartori.ARV: Towards an Asynchronous Implementation of the RISC-V Architecture.
							2017. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a>; <b>MORAES, Fernando Gehm</b>.  Participação em banca de Walter Lau Neto.Etimativa de Artraso de Fios em Tecnologia CMOS.
							2016. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MORAES, Fernando Gehm</b>; MORAES, Marlon; MOREIRA, MATHEUS TREVISAN; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a>.  Participação em banca de Leonardo Rezende Juracy.Projeto de uma Célula Latch Testável.
							2015. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MORAES, Fernando Gehm</b>; MORAES, Marlon; MOREIRA, MATHEUS TREVISAN; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a>.  Participação em banca de Carlos Henrique Menezes Oliveira.Ascend-freepdk45: Projeto e Implementação de uma Biblioteca de Células Aberta para Circuitos Assíncronos.
							2015. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY LAERT VILAR</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Guilherme Espindola Medeiros.Evolução da Ferramenta Lichen de Caracterização de Células para Projeto de Circuitos Assíncronos.
							2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, Ricardo Pezzuol</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, Luciano</a>.  Participação em banca de Felipe Rocha da Rosa.Fast and Accurate Evaluation of Embedded Applications for Many-Core Systems.
							2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre de Morais</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Matheus Gibiluka.Design and Implementation of an Asynchronous NoC Router Using a Transition-Signaling Bundled-Data Protocol.
							2013. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>.  Participação em banca de Geraldo Scarparo Pohlmann.Particionamento de Tarefas em MPSoCs Heterogêneos Baseados em NoCs.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Lucas Bondan; Rodrigo Celso Gobbi; Vinícius Morais Fochi.O Protocolo de Agregação de Enlaces LACP: um Simulador e o Protocolo de Marcação de Pacotes.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a>.  Participação em banca de Bruno Fin Ferreira; Ismael Luis Heinen.HNPlus ? A Network on Chip Prototyping Platform with a Generic Traffic Generation Scheme.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Augusto Lange; Vinicius P. Bohrer; Vinícius Santos da Silva.Adaptando Sistemas para Operar com Redes Intrachip: o estudo de caso do decodificador M-JPEG/HERMES.
							2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; TERROSO, Anderson.  Participação em banca de Matheus Trevisan Moreira.Design and Implementation of a Standard Cell Library for Building Asynchronous ASICs.
							2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>.  Participação em banca de Roberto Port de Oliveira.Desenvolvimento do Protocolo IGMP para Switches Ethernet.
							2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBAS, Renato; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>.  Participação em banca de Gabriel Oshiro Zardo.Configuração de Network on Chip para Aplicações de Tratamento de Imagens.
							2008. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; PINHO, Márcio S..  Participação em banca de Celso Marasca Soccol, Giovani Zucolotto.Implementação do GNU Chess em uma PlataformaMulti processada com Arquitetura de Comunicação baseada em Rede IntraChip.
							2006. Trabalho de Conclusão de Curso (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>.  Participação em banca de Guilherme Montez Guindani, Hugo Artur Weber Schmitt.PrimeSec: Sistema de Detecção de Intrusão em Redes de Computadores sobre uma Plataforma Multiprocessad.
							2006. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TERROSO, Anderson; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Daniel Camozzato, Igor Maicá Reis, Roberto Reiner Uhry.Plataforma de Desenvolvimento Linux para Sistemas Embarcados.
							2006. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TODT, Eduardo; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Rodrigo Wustro Wertonge, Thiago Wustro Wertonge.Sistema para Reconhecimento de Impressões Digitais.
							2006. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>.  Participação em banca de Aristeu Gil Alves Júnior, Luís Vitório Cargnini.CV2E - Criptografia de Voz com Equações Elípticas.
							2003. Trabalho de Conclusão de Curso (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSE, César de; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; BENSO, Ana.  Participação em banca de Guilherme Grillo Martins; Marcus Köbel.Direct Message Passing Interface: implementação de um subconjunto de funções da interface MPI utilizando.
							2003. Trabalho de Conclusão de Curso (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>.  Participação em banca de Alonso Licks, Juliando Stedile, Sandro Cotliarenki.e-Thor - Sistema Operacional para Processadores Embarcados.
							2002. Trabalho de Conclusão de Curso (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César</a>.  Participação em banca de Marcelo Sarmento.Arquiteturas Auto-Reconfiguráveis em Sistemas Digitais.
							2000. Trabalho de Conclusão de Curso (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>.  Participação em banca de André Duque Madeira.Coloração de Grafos: Teoria e Aplicações à Sintese VLSI..
							1998. Trabalho de Conclusão de Curso (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>.  Participação em banca de Aguinaldo Fagundes Jr., Gustavo Luiz Cruz Borges.C2I - Controlador de Infusão Intravenosa: uma implementação distribuída e de baixo custo do sistema ICVS.
							1997. Trabalho de Conclusão de Curso (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, Ney</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo</a>.  Participação em banca de Guilherme Saueressig.MEMCE: um Algoritmo de Minimização de Estados para o Ambiente Asstuce.
							1996. Trabalho de Conclusão de Curso (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Outros tipos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>. 
						Participação em banca de Edgard de Faria Corrêa.
							Implicações dos Requisitos de Aplicações de Tempo Real em Sistemas Embarcados baseados em Redes em Chip.
							2006. Outra participação,
							Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, Marcelo Soares</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>; WAGNER, Flávio Rech; PORTO, Ingrid Jansch; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, Érika Fernandes</a>. 
						Participação em banca de Margrit Reni Krug.
							Aumentando a Testabilidade do Hardware com Auxilio de Técnicas de Teste de Software em Alto Nivel de Abstração.
							2005. Outra participação,
							Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear"><br class="clear" /></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ISVLSI. Security in Many-Core SoCs Leveraged by Opaque Secure Zones. 2019. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. Fine-Grain Temperature Monitoring for Many-Core Systems. 2019. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ISCAS. Software-Defined Networking Architecture for NoC-based Many-Cores. 2018. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LASCAS. Runtime Creation of Continuous Secure Zones in Many-Core Systems for Secure Applications. 2018. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. Secure Environment Architecture for MPSoCs. 2018. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Symposium on Circuits and Systems (ISCAS). Activation of Secure Zones in Many-core Systems with Dynamic Rerouting. 2017. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Symposium on Integrated Circuits and Systems Design (SBCCI). Secure Admission and Execution of Applications in Many-core Systems. 2017. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ACM Great Lakes Symposium on VLSI (GLSVLSI). Dynamic Real-Time Scheduler for Large-Scale MPSoCs. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics: Circuits and Systems (ICECS). A Data Extraction and Debugging Framework for Large-Scale MPSoCs. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Symposium on Circuits and Systems (ISCAS). DMNI: A Specialized Network Interface for NoC-based MPSoCs. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Symposium on Integrated Circuits and Systems Design (SBCCI). A Lightweight Software-based Runtime Temperature Monitoring Model for Multiprocessor Embedded Systems. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics: Circuits and Systems (ICECS). Differentiation of MPSoCs Message Classes Using Multiple NoCs. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Symposium on Circuits and Systems (ISCAS). A Context Saving Fault Tolerant Approach for a Shared Memory Many-Core Architecture. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Symposium on Integrated Circuits and Systems Design (SBCCI). A Distributed Energy-aware Task Mapping to Achieve Thermal Balancing and Improve Reliability of Many-core Systems. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2014 15th International Symposium on Quality Electronic Design (ISQED). Runtime Fault Recovery Protocol for NoC-based MPSoCs. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics: Circuits and Systems (ICECS). A Method for NoC-based MPSoC Energy Consumption Estimation. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Symposium on Quality Electronic Design (ISQED). Trading-off System Load and Communication in Mapping Heuristics for Improving NoC-Based MPSoCs Reliability. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Symposium on Integrated Circuits and Systems Design (SBCCI). A Fast Runtime Fault Recovery Approach for NOC-Based MPSOCS for Performance Constrained Applications. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design, Automation and Test in Europe Conference and Exhibition (DATE). Topology-Agnostic Fault-Tolerant NoC Routing Method. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOC. Adaptive QoS Techniques for NoC-Based MPSoCs. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ISCAS. Proposal and Evaluation of a Task Migration Protocol for NoC-based MPSoCs. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. Power Consumption Reduction in MPSoCs through DFS. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOCC. MAZENOC: Novel Approach for Fault-Tolerant NoC Routing. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DATE. Achieving Composability in NoC-Based MPSoCs Through QoS Management at Software Level. 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ICECS. Adapting a C-Element Design Flow for Low Power. 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ISCAS. Energy-Aware Dynamic Task Mapping for NoC-based MPSoCs. 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. Estimation of Wire Length for Dedicated Test Access Mechanisms in Networks-on-Chip based SoCs. 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">4th ACM/IEEE International Symposium on Networks-on-Chip. 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. Implementation and Evaluation of a Congestion Aware Routing Algorithm for Networks-on-Chip. 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOCC. Hermes-AA A 65nm Asynchronous NoC Router with Adaptive Routing. 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">3rd ACM/IEEE International Symposium on Networks-on-Chip.Increasing NoC Power Estimation Accuracy through a Rate-Based Model.
							2009. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. A High Abstraction, High Accuracy Power Estimation Model for Networks-on-Chip. 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ISVLSI. Deadlock-Free Multicast Routing Algorithm for Wormhole-Switched Mesh Networks-on-Chip. 2008. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. . MOTIM an Industrial Application Using NOCs; A Simplified Executable Model to Evaluate Latency and Throughput of Networks-on-Chip. 2008. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ISVLSI. Inserting Data Encoding Techniques into NoC-Based Systems. 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ReCoSoC. Keynote 2- Networks-on-chips: The communication challenge for future SoC platforms. 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RSP. Architectural Issues in Homogeneous NoC-Based MPSoC. 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. SBCCI. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOC - International Symposium on System-on-Chip. Evaluation of Current QoS Mechanisms in Networks on Chip. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DATE. DATE. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LATW. Validation and Prototyping of the EMS SDH STM-1 Mapper Soft-core. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. Virtual Channels in Networks on Chip: Implementation and Evaluation on Hermes NoC. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Desafios da Microeletrônica: o Papel do CEITEC. 2004. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FPL. FiPRe: An Implementation Model to Enable Self-Reconfigurable Applications. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. Reducing Test Time With Processor Reuse in NoC-Based Systems. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SIM.Routing Algorithms on Mesh Based NoCs. 2004. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DATE. Development of a Tool-Set for Remote and Partial Reconfiguration of FPGAs. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP VLSI-SOC. A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. From VHDL Register Transfer Level to SystemC Transaction Level Modeling: a Comparative Case Study. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IV EMICRO.IV Escola de Microeletrônica da SBC - Sul. 2002. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. XV SBCCI. 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VII Workshop IBERCHIP. VIII Workshop IBERCHIP. 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP International Conference on Very Large Scale Integration. IFIP VLSI-SOC 2001. 2001. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">III Escola de Microeletrônica.III EMICRO. 2001. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Internationall Workshop on IP-Based SoC Design.IP-Based SoC Design.
							2001. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI. Interconnection Length Estimation at Logic-Level. 2001. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SEMINÁRIO DE COMPUTAÇÃO RECONFIGURÁVEL.SCR'2001.
							2001. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VII Workshop IBERCHIP. VII Workshop IBERCHIP. 2001. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CORE 2000.CORE 2000 - Workshop de Computação Reconfigurável.
							2000. (Simpósio). 
					</div>
</div>
<br class="clear">
</div>
<a name="OrganizacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a></b>. EMicro/SIM 2010 - XII Escola de Microeletrônica da SBC - Sul e 25º Simpósio Sul de Microeletrônica. 2010. (Congresso). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacaoemandamento"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões em andamento</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Tadeu Marchese. Segurança em many-cores.
						Início: 2018.
						Dissertação (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Iaçanã Weber. Dark Silicon Effects (titulo Inicial).
						Início: 2019. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7440082672087018'><img src='images/curriculo/logolattes.gif' /></a>Alzemiro Henrique Lucas da Silva. Gerenciamento de Energia e Temperatura para MPSoCs Visando Ganho de Desempenho na Era do Dark Silicon.
						Início: 2017. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6075153530058358'><img src='images/curriculo/logolattes.gif' /></a>Luciano Caimi. Segurança em MPSoCs (tema inicial).
						Início: 2015. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Supervisão de pós-doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Ruaro.
						Início: 2018. Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Kevin Fiorentin. Segurança em many-cores. Início: 2018. Iniciação científica (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Holgado da Silva. Tolerância a Falhas na Gestão de Recursos em MPSoCs com Gerência Distribuída. Início: 2018. Iniciação científica (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Henrique Martins Medina. Admissão e Execução de Aplicações com Requisitos de Segurança em MPSoCs. Início: 2018. Iniciação científica (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9266395991595220'><img src='images/curriculo/logolattes.gif' /></a>Anderson Camargo Santana. Vulnerabilidades de Segurança e Contramedidas em Plataformas MPSoC.
							2019.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Todeschini Bortolon. Static Noise Margin Analysis for CMOS Logic Cells in Near-Threshold.
							2018.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Coorientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7497500233357458'><img src='images/curriculo/logolattes.gif' /></a>Douglas Roberto Guarani da Silva. Improving QoS by Employing Multiple Physical NoCs on MPSoCs.
							2016.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2438180808391791'><img src='images/curriculo/logolattes.gif' /></a>Vinicius Fochi. Técnicas de Tolerância a Falhas Aplicadas a Redes Intra-Chip.
							2015.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8918320689728511'><img src='images/curriculo/logolattes.gif' /></a>Marcelo Ruaro. Runtime Adaptive Qos Management in NoC-Based MPSoCs.
							2014.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9011311377118663'><img src='images/curriculo/logolattes.gif' /></a>Guilherme Afonso Madalozzo. Controle Adaptativo para Atendimento a Requisitos de Aplicações em MPSoCs.
							2013.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8117771745804141'><img src='images/curriculo/logolattes.gif' /></a>Guilherme Machado Castilhos. Gerência Distribuída de Recursos em MPSoCs ? Mapeamento e Migração de Tarefas.
							2013.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8194226734694030'><img src='images/curriculo/logolattes.gif' /></a>Tales Marchesan Chaves. Distributed Memory Organization with Support for Data Migration for NoC-based MPSoCs.
							2012.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Raupp da Rosa. Reduction of Energy Consumption in MPSoCs Through a Dynamic Frequency Scaling Technique.
							2012.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2684038634280390'><img src='images/curriculo/logolattes.gif' /></a>Eduardo Weber Wachter. Integração de Novos Processadores em Arquiteturas MPSoC: um estudo de caso.
							2011.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9131118431418928'><img src='images/curriculo/logolattes.gif' /></a>Marcelo Grandi Mandelli. Mapeamento Dinâmico de Aplicações Multitarefa para MPSoCs Homogêneos.
							2011.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7440082672087018'><img src='images/curriculo/logolattes.gif' /></a>Alzemiro Henrique Lucas da Silva. Implementação e Avaliação de Métodos para Confiabilidade de Redes Intra-Chip.
							2010.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2220042857299882'><img src='images/curriculo/logolattes.gif' /></a>Samuel dos Santos Marczak. Monitoramento de Desempenho em plataformas MPSoC baseadas em NoC.
							2010.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6458374580022048'><img src='images/curriculo/logolattes.gif' /></a>Odair Moreira. Implementação e Avaliação de Desempenho de um MPSoC Homogêneo Interconectado por NoC.
							2009.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9660787984906489'><img src='images/curriculo/logolattes.gif' /></a>Guilherme Montez Guindani. Estimativa e Redução da Dissipação de Potência em Redes Intra-Chip com Chaveamento por Pacotes.
							2009.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4818062789310854'><img src='images/curriculo/logolattes.gif' /></a>Everton Alceu Carara. Estratégias para Otimização de Desempenho em Redes Intra-Chip.
							2008. 0 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1152409542701700'><img src='images/curriculo/logolattes.gif' /></a>Cristiane Raquel Woszezenki. MPSOC: Uma Arquitetura de Comunicação e Alocação Dinâmica de Tarefas.
							2007. 0 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7822927936432169'><img src='images/curriculo/logolattes.gif' /></a>Aline Vieira de Mello. Qualidade de Serviço em Redes Intra-chip: Implementação e Avaliação sobre a Rede HERMES.
							2007.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3360256061614315'><img src='images/curriculo/logolattes.gif' /></a>Luiz Carlos Mieres Caruso. Proposta de Arquitetura para NIDS Acelerado por Hardware.
							2005. 103 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5552533281733013'><img src='images/curriculo/logolattes.gif' /></a>Leandro Heleno Möller. Sistemas Dinamicamente Reconfiguráveis com Comunicação via Redes Intra-Chip.
							2005. 161 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonel Pablo Tedesco. Uma Proposta para Geração de Tráfego e Avaliação de Desempenho para NoCs.
							2005. 120 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0739491045482770'><img src='images/curriculo/logolattes.gif' /></a>Luciano Ost. Redes Intra-Chip Parametrizáveis com Interface Padrão para Síntese em Hardware.
							2004. 116 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sandro Binsfeld Ferreira. Estudo e Avaliação do Desempenho de Estratégias de Controle Direto do Torque em Máquinas de Indução.
							2004. 125 f.
						
					Dissertação  (Mestrado em Engenharia Elétrica)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Coorientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2609000874577720'><img src='images/curriculo/logolattes.gif' /></a>Alexandre de Morais Amory. Integração de Técnicas de Teste Baseado em Software no Fluxo de Projeto de SOCs.
							2003. 117 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Paulo Cesar Furlanetto Marques. Algortimos de Roteamento Maze para Dispositivos Programáveis para FPGAs.
							2002. 72 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">José Carlos Sant'anna Palma. Métodos de Desenvolvimento e Distribuição de IP Cores.
							2002. 108 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João Leonardo Fragoso. WTROPIC: Um Gerador Automatico de Macro Celulas CMOS Acessivel via WWW.
							2001. 89 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ewerton Artur Cappelatti. Implementação do Padrão de Barramento PCI para Interação Hardware/Software em Dispositivos Reconfiguráveis.
							2001. 94 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7241769467508026'><img src='images/curriculo/logolattes.gif' /></a>Daniel Mesquita. Contribuições para Reconfiguração Parcial, Remota e Dinâmica de FPGAs.
							2001. 123 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fabio Klein Ferreira. Extracao de Elementos Parasitas em Circuitos CMOS Submicronicos.
							2000. 89 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2438180808391791'><img src='images/curriculo/logolattes.gif' /></a>Vinicius Fochi.
						Fault-tolerance at tthe Management Level in Many-core Systems.
							2019. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8570090119222585'><img src='images/curriculo/logolattes.gif' /></a>André Luís Del Mestre Martins.
						Multi-objective Resource Management For Many-core Systems.
							2018. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8918320689728511'><img src='images/curriculo/logolattes.gif' /></a>Marcelo Ruaro.
						Self-adaptive Qos At Communication and Computations Levels for Many-core System-on-Chip.
							2018. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9011311377118663'><img src='images/curriculo/logolattes.gif' /></a>Guilherme Afonso Madalozzo.
						Adequação de Modelos Arquiteturais para Aplicações Tempo Real em Sistemas Many-Core.
							2017. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8117771745804141'><img src='images/curriculo/logolattes.gif' /></a>Guilherme Machado Castilhos.
						Gerenciamento Térmico e Energético em MPSoCs.
							2017. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9131118431418928'><img src='images/curriculo/logolattes.gif' /></a>Marcelo Grandi Mandelli.
						Exploration of Runtime Distributed Mapping Techniques For Emerging Large Scale MPSoCs.
							2015. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2684038634280390'><img src='images/curriculo/logolattes.gif' /></a>Eduardo Weber Wächter.
						Layered Approach for Runtime Fault Recovery in Noc-Based MPSoCs.
							2015. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9660787984906489'><img src='images/curriculo/logolattes.gif' /></a>Guilherme Montez Guindani.
						Mecanismo de Controle de QoS Através de DFS em MPSoCs.
							2014. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4818062789310854'><img src='images/curriculo/logolattes.gif' /></a>Everton Alceu Carara.
						Serviços de Comunicação Diferenciados em Sistemas Multiprocessados em Chip Baseados em Redes Intra-Chip.
							2011. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2520175088634553'><img src='images/curriculo/logolattes.gif' /></a>Leonel Pablo Tedesco.
						Monitoração e Roteamento Adaptativo para Fluxos QoS em NoCs.
							2010. 0 f. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0739491045482770'><img src='images/curriculo/logolattes.gif' /></a>Luciano Copello Ost.
						Abstract Models of NoC-based MPSoCs for Design Space Exploration.
							2010. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ewerson Luiz de Souza Carvalho.
						Mapeamento Dinâmico de Tarefas em MPSoCs Heterogêneos baseados em NoC.
							2009. 0 f. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">José Carlos Sant'anna Palma.
						Reduzindo o Consumo de Potência em Networks-on-Chip através de Esquemas de Codificação de Dados.
							2007. 0 f. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Alexandre de Morais Amory.
						Test Logic and Scheduling for Testing Mesh-Based Best-Effort Networks-on-Chip.
							2007. 0 f. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rolf Fredi Molz.
						Uma Metodologia para o Desenvolvimento de Aplicações de Visão Computacional Utilizando um Projeto Conjunto de Hardware e Software.
							2001. 80 f. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Supervisão de pós-doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Eduardo Weber Wächter.
							2017. Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Fernando Gehm Moraes. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Monografia de conclusão de curso de aperfeiçoamento/especialização</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2158664752455893'><img src='images/curriculo/logolattes.gif' /></a>Bruno Scherer Oliveira.
							Segurança em MPSoCs.
							2018.
							Monografia. (Aperfeiçoamento/Especialização em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Tanauan Cardoso da Cunha.
							Módulos de Hardware para Transmissão e Recepção de Quadros Ethernet a 40 Gbps.
							2019.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme dos Santos Korol.
							Proposta de Implementação em FPGAs de Redes Neurais Convolucionais.
							2018.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cristovam Lage da Silva.
							Desenvolvimento de um módulo de criptografia leve para FPGA utilizando o algoritmo Simon and Speck.
							2018.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Augusto Martins Moraes.
							Utilização do Protocolo Ethernet para a Interface de Comunicação em Sistemas Digitais Embarcados em FPGAs.
							2017.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Tadeu Marchese.
							Integração de um Módulo de Compressão de Dados em um SoC Zynq-7000.
							2017.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Bortolini Lazzarotto.
							Desenvolvimento de Uma Interface de Comunicação Segura Utilizando o Padrão MACsec.
							2016.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Augusto Gosmann Erichsen e Thiago Mânica Monteiro.
							Desenvolvimento de Interface PCIe para Comunicação com MPSoCs em FPGAs.
							2016.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Todeschini Bortolon.
							Development of MPSoCs Management Systems in Modern FPGAs.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ernani Vinicius Thum.
							Comunicação de Alto Desempenho em Dispositivos FPGAs Através de Interfaces Ópticas.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Melo Linck.
							An Analysis of the Fabrication, Characterization and Application of Academically Developed Solar Cells.
							2014.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ricardo Aquino Guazzelli.
							Voltage Scaling Effects on NCL Cells: Analysis and Characterization.
							2014.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Éverton Soares da Cunha.
							Desenvolvimento de Sistemas Embarcados utilizando Plataformas FPGA com Dispositivos ARM.
							2014.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno Scherer Oliveira e Douglas Roberto Guarani da Silva.
							Effects of NoC Architectural Parameters on MPSoC Performance.
							2013.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sérgio Damo de Lemos  e  Luís Felipe Auad Guedes.
							Contribuições ao Desenvolvimento de Sistemas Digitais com Reconfiguração Parcial Dinâmica.
							2012.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jeferson Santiago da Silva.
							Infraestrutura para Controle de Projetos em FPGAs Através do Protocolo Ethernet.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Diego Cezar Molina.
							Estudo e implementação do protocolo de controle de agregação de enlaces (LACP).
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Adélcio Biazi; Douglas Maciel Cardoso.
							Comunicação entre Emuladores em FPGAs e Redes Ethernet.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Douglas Maldaner Zanchin; Matheus dos Santos Oleiro.
							Desenvolvimento de um Webservice para Monitoramento Remoto de Sistemas Digitais Implementados em FPGA.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Castilho; Leonardo Giacomet;Thomas Grechi.
							Emulação de Sistemas Digitais Síncronos em Dispositivos FPGAs.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cezar Reinbrecht; Gerson Scartezzini; Thiago Raupp da Rosa.
							Desenvolvimento de um Ambiente de Execução de Aplicações Embarcadas para a Plataforma Multiprocessada HEMPS.
							2009.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Igor Kramer Pinotti.
							Desenvolvimento do Protocolo RSTP - Rapid Spanning Tree Protocol.
							2009.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Frederico Ferlini, Jeferson Camargo de Oliveira.
							Desenvolvimento de Módulos de Hardware para Extração e Inserção de Carga Útil 10 Gigabit Ethernet em Quadros OTN.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Fraga Garibotti; Antonio A. de Alecrim Jr..
							Memória Cache em uma Plataforma Multiprocessada.
							2007.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Alzemiro Henrique Lucas da Silva; Taciano Ares Rodolfo.
							Implementação de uma arquitetura Reed-Solomon para uso em Redes OTN 10.7 Gbps.
							2007.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Roberto Germani Paiva; Samuel dos Santos Marczak.
							Desenvolvimento de Módulos de Hardware para Recepção e Transmissão de Quadros OTN.
							2007.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Montez Guindani;  Hugo Artur Weber Schmit.
							PrimeSec: Sistema de Detecção de Intrusão em Redes de Computadores sobre uma Plataforma Multiprocessada.
							2006.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Everton Alceu Carara.
							Uma Exploração Arquitetural de Redes Intra-chip com Topologia Malha e Modo de Chaveamento Wormhole.
							2004.
							Trabalho de Conclusão de Curso. (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Aline Vieira de Mello, Leandro Heleno Möller.
							Arquitetura Multiprocessada em SoCs: Estudo de diferentes topologias de conexão (Autores: ALINE MELLO e LEANDRO MOLLER).
							2003. 110 f.
							Trabalho de Conclusão de Curso. (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Adriano S. Rosa, Carlos E. Dutra Brum, Leonardo dos S. Silva.
							Compilador Configurável para Processadores Embarcados.
							2001. 120 f.
							Trabalho de Conclusão de Curso. (Graduação em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Alexandre de Morais Amory, Juracy Petrini.
							Sistema Integrado e Multiplataforma para Controle Remoto de Residências.
							2000. 150 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Schild Reusch.
							Execução de Aplicações com Requisitos de Segurança em MPSoCs.
							2018.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RAFAEL SOUZA DA SILVA.
							Eficiência Energética em MPSoC através do Monitoramento Distribuído de Temperatura.
							2017.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Correa Munhoz.
							Qualidade de Serviço de Segurança em Arquiteturas MPSoC baseadas em NOCs.
							2017.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ANDERSON CAMARGO SANT'ANA.
							Tolerância a Falhas na Gestão de Recursos em MPSoCs com Gerência Distribuída.
							2017.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Pfeifer Rubin.
							Gerência de Energia em MPSoCs com Gerência Distribuída.
							2016.
							Iniciação Científica - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FELIPE BORTOLINI LAZZAROTTO.
							TÉCNICAS DE TOLERÂNCIA A FALHAS APLICADAS A REDES INTRA-CHIP.
							2015.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA/PUCRS. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bernardo Koefender.
							Exploração de Espaço de Projeto para MPSoCs Adequando APIs e Aplicações.
							2015.
							Iniciação Científica - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Correa Munhoz.
							Adequação de Modelos Arquiteturais e Interfaces de Programação para MPSoCs.
							2015.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Todeschini Bortolon.
							Estimativa de Desempenho e Consumo de Energia de MPSoCs Usando Modelagem no Nível Transacional.
							2015.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DANIEL CENTENO EINLOFT.
							Gerência Distribuída de Recursos em MPSoCs Baseados em NoCs.
							2014.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA/PUCRS. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">THIAGO MÂNICA MONTEIRO.
							PROPOSTA DE NOC DEDICADA PARA O CONTROLE DE MPSOCS.
							2014.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LUCAS PUGENS FERNANDES.
							SUPORTE AO CONTROLE DISTRIBUÍDO EM MPSOCS BASEADOS EM NOCS.
							2014.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA/PUCRS. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">EVERTON SOARES DA CUNHA.
							Arquitetura de Controle Distribuído para MPSoCs.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA/PUCRS. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BRUNO DEXHEIMER CARNEIRO.
							SUPORTE AO CONTROLE DISTRIBUÍDO EM MPSOCS BASEADOS EM NOCS.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA/PUCRS. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Mânica Monteiro.
							MPSOC, NoC, Mapeamento de Tarefas, Migração de Tarefas.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Augusto Gosmann Erichsen.
							DESENVOLVIMENTO DE TÉCNICAS DE CONFIABILIDADE PARA ARQUITETURA MPSOCS BASEADAS EM NOCS.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Douglas Maciel Cardoso.
							Sistemas Multi-Processados em Chip Heterogêneos.
							2010.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA/PUCRS. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Adelcio Biazi.
							Redução do Consumo de Energia em MPSoCs através de DFS e Migração de Tarefas.
							2010.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Gouvea da Rosa.
							Sistemas Multi-Processados em Chip Heterogêneos.
							2009.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Nelson Pelisoli Filho.
							Redes Intra-Chip: Geração de Tráfego, Otimização da Arquitetura e Atendimento a Requisitos de QoS.
							2009.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cezar Reinbrecht.
							Heurísticas para Mapeamento Dinâmico de Tarefas em MPSoCs Heterogêneos baseados em NoC.
							2008.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Espindola Medeiros.
							Redes Intra-Chip: Geração de Tráfego, Otimização da Arquitetura e Atendimento a Requisitos de QoS.
							2008.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Giacomet.
							INTEGRAÇÃO DE NÚCLEOS IP VIA REDES INTRA-CHIP.
							2006. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Frederico Ferlini.
							Redes Intra-Chip: Geração de Tráfego, Avaliação e Otimização de Desempenho.
							2006. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Plauto de Abreu Neto.
							Heurísticas para Mapeamento Dinâmico de Tarefas em MPSoCs Heterogêneos baseados em NoC.
							2006.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Raupp da Rosa.
							Avaliação de Consumo de Potência em MPSoCs baseados em Redes Intra-Chip.
							2006.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Everton Alceu Carara.
							Desenvolvimento de métodos de projeto e prototipação de sistemas digitais (projeto CNPq -550 847/02-2).
							2005. 0 f.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ismael Augusto Grehs.
							ReSoC - Redes de Interconexão Intra-Chip em Hardware Reconfiguráveis.
							2005. 0 f.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Aline Vieira de Mello.
							Desenvolvimento de ferramentas para processadores embarcados.
							2004. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leandro Heleno Möller.
							Desenvolvimento de ferramentas para reconfiguração parcial dinâmica.
							2004. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Camozzato.
							Integração de técnicas de teste no projeto de SOCs.
							2004. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Wustro Wertonge.
							RICHA - Redes de Interconexão Intra-Chip em Hardware.
							2004. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Karine de Pinho Peralta.
							BRAZIL-IP.
							2004. 0 f.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Giovani Zucolotto.
							BRAZIL-IP.
							2004. 0 f.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pedro Antônio Madeira dos Campos Velho.
							Arquiteturas Reconfiguráveis para Telecomunicações (FAPERGS 00/50069.0).
							2003. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leandro Augusto de Oliveira.
							Desenvolvimento de métodos de projeto e prototipação de sistemas digitais (CNPq - AI - 522939/96-1).
							2002. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Andrey Reginato dos Santos.
							Implementação de Processadores Dedicados para Aplicações Embarcadas (Projeto FAPERGS 00/50069.0).
							2001. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Andrei Oliveira da Silva.
							Utilização de Dispositivos Programáveis tipo FPGAs para implementação de Arquiteturas Reconfiguráveis (Projeto FAPERGS 96/50369.5).
							2000.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Eduardo Dutra Brum.
							Desenvolvimento de métodos de projeto e prototipação de sistemas digitais (Projeto CNPq 522 939/96-1).
							2000. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Santa Maria Pillati.
							Utilização de Dispositivos Programáveis tipo FPGAs para implementação de Arquiteturas Reconfiguráveis (FAPERGS 96/50369.4).
							2000. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Everton Hofler Ferreira.
							Utilização de Dispositivos Programáveis tipo FPGAs para implementação de Arquiteturas Reconfiguráveis (Projeto FAPERGS 96/50369.5 e CNPq 522939/96-1).
							1999. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sabrina Berbigiere.
							Desenvolvimento de métodos de projeto e prototipação de sistemas digitais (CNPq - AI - 522939/96-1).
							1999. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ricardo Rosa Angrizani.
							Síntese Automática do Layout de Circuitos Integrados para Alto Desempenho Elétrico (FAPERGS 96/50369.4 e CNPq 522939/96-1).
							1999. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Wagner Fontes dos Reis Machado.
							Síntese Automática do Layout de Circuitos Integrados para Alto Desempenho Elétrico em Tecnologias Submicrônicas (CNPq - AI - 522939/96-1).
							1998. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rodrigo Santana da Silva.
							Síntese Automática do Layout de Circuitos Integrados para Alto Desempenho Elétrico (FAPERGS 96/50369.4 e CNPq 522939/96-1).
							1998. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Rocha da Silva.
							Desenvolvimento de métodos de projeto e prototipação de sistemas digitais (CNPq - AI - 522939/96-1).
							1998. 0 f.
							Iniciação Científica. (Graduando em Faculdade de Informatica)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mauricio S Barrios.
							Desenvolvimento de métodos de projeto e prototipação de sistemas digitais (CNPq - AI - 522939/96-1).
							1998. 0 f.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Fernando Gehm Moraes.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PotencialInovacao">
<h1>Inova&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProjetosPesquisaPI"></a><br class="clear" /><div class="inst_back">
<b>Projetos de pesquisa</b>
</div>
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 04/09/2019 &agrave;s 2:02:25</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=2509301929350826" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
