<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:38.1438</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7021190</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 셀의 스트링을 포함하는 메모리 어레이 및 메모리 셀의 스트링을 포함하는 메모리 어레이를 형성하는 데 사용되는 방법</inventionTitle><inventionTitleEng>MEMORY ARRAYS COMPRISING STRINGS OF MEMORY CELLS AND METHODS USED IN FORMING A MEMORY ARRAY COMPRISING STRINGS OF MEMORY CELLS</inventionTitleEng><openDate>2024.07.23</openDate><openNumber>10-2024-0113933</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.06.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 셀의 스트링을 구비하는 메모리 어레이는 전도체 계층 바로 위에 교번 배치된 절연성 계층과 전도성 계층을 가진 수직 스택을 개별적으로 구비하는 측면 이격된 메모리 블록을 포함한다. 메모리 셀의 스트링은 절연성 계층과 전도성 계층을 통해 연장되는 채널 재료 스트링(channel-material strings)을 포함한다. 채널 재료 스트링은 전도체 계층의 전도체 재료와 직접 전기적으로 결합한다. 관통 어레이 비아(TAV: through-array-via) 영역은 절연성 계층과 전도성 계층을 통해 전도체 계층으로 개별적으로 연장되는 TAV를 포함한다. 개별 TAV는 바로 위에 있고 하부 부분과 결합된 상부 부분을 포함한다. 개별 TAV는 상부 부분과 하부 부분이 결합되는 수직 단면에 적어도 하나의 외부 조그(jog) 표면을 포함한다. 하부 부분은 상부 및 하부 부분이 결합되는 상부 부분보다 수직 단면이 더 넓다. 방법을 포함한 다른 실시예가 개시된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.06.08</internationOpenDate><internationOpenNumber>WO2023101753</internationOpenNumber><internationalApplicationDate>2022.09.29</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/045166</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 셀의 스트링을 구비하는 메모리 어레이로서: 전도체 계층 바로 위에 교번 배치된 절연성 계층과 전도성 계층을 가진 수직 스택을 개별적으로 구비하는 측면 이격된 메모리 블록 - 메모리 셀의 스트링은 절연성 계층과 전도성 계층을 통해 연장되는 채널 재료 스트링을 구비하고, 상기 채널 재료 스트링은 전도체 계층의 전도체 재료와 직접 전기적으로 결합함 -; 및 절연성 계층과 전도성 계층을 통해 전도체 계층으로 개별적으로 연장되는 TAV를 구비하는 관통 어레이 비아(TAV) 영역 - 개별 TAV는 바로 위에 있고 하부 부분과 결합되는 상부 부분을 구비하고, 상기 개별 TAV는 상부 부분 및 하부 부분이 결합되는 수직 단면에서 적어도 하나의 외부 조그 표면을 구비하고, 상기 하부 부분은 상부 부분과 하부 부분이 결합되는 상부 부분보다 더 넓은 수직 단면임 -;을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 외부 조그 표면이 전도체 계층의 상단 위에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 외부 조그 표면이 전도체 계층의 상단에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 외부 조그 표면이 전도체 계층의 상단 아래 그리고 전도체 계층 내에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 외부 조그 표면이 수직 단면에서 수평인 부분을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 개별 TAV의 수직 단면에서 2개의 외부 조그 표면을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 2개의 외부 조그 표면이 개별적으로 수직 단면에서 수평인 부분을 구비하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 2개의 외부 조그 표면이 전도체 계층의 상단 위에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상기 2개의 외부 조그 표면이 전도체 계층의 상단에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 상기 2개의 외부 조그 표면이 전도체 계층의 상단 아래 그리고 전도체 계층 내에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 상부 및 하부 조그 표면이 개별적으로 수평인 부분을 구비하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 부분은 정확히 수평인, 메모리 어레이.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 채널-재료 스트링은, 상기 전도성 계층의 최하부에 있고 그리고 복수의 상기 채널 재료 스트링의 측벽에 직접 맞닿아 있는 전도성 재료에 의해 전도체 계층의 전도체 재료와 직접 전기적으로 결합되는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, NAND를 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>15. 메모리 셀의 스트링을 구비하는 메모리 어레이로서: 전도체 계층 바로 위에 교번 배치된 절연성 계층과 전도성 계층을 가진 수직 스택을 개별적으로 구비하는 측면 이격된 메모리 블록 - 메모리 셀의 스트링은 절연성 계층과 전도성 계층을 통해 연장되는 채널 재료 스트링을 구비하고, 상기 채널 재료 스트링은 전도체 계층의 전도체 재료와 직접 전기적으로 결합함 -; 및 절연성 계층과 전도성 계층을 통해 전도체 계층으로 개별적으로 연장되는 TAV 구조를 구비하는 관통 어레이 비아(TAV) 영역 - 개별 TAV 구조는 바로 위에 있고 하부 부분과 결합되는 상부 부분을 구비하고, 상기 개별 TAV 구조는 방사상 외부 절연성 라이닝과 상기 절연성 라이닝의 방사상 내향 전도성 코어를 구비하며, 상기 절연성 라이닝은 하부 부분의 전도성 상단 표면과 직접적으로 맞닿아 있음 -;을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 하부 부분의 전도성 상단 표면에 직접적으로 맞닿아 있는 절연성 라이닝의 어느 부분도 개별 TAV 구조에서 하부 부분의 전도성 재료를 제외하고는 있지 않은, 메모리 어레이.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 하부 부분의 전도성 상단 표면에 직접적으로 맞닿아 있는 절연성 라이닝의 어느 부분도 전도체 계층에 있지 않은, 메모리 어레이.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 하부 부분의 전도성 상단 표면에 직접적으로 맞닿아 있는 절연성 라이닝의 어느 부분도 개별 TAV 구조에서 하부 부분의 전도성 재료를 제외하고는 있지 않고; 그리고 상기 하부 부분의 전도성 상단 표면에 직접적으로 맞닿아 있는 절연성 라이닝의 어느 부분도 전도체 계층에 있지 않은, 메모리 어레이.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 하부 부분의 전도성 상단 표면에 직접적으로 맞닿아 있는 절연성 라이닝은 전도체 계층으로 하향하여 연장되는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 하부 부분의 전도성 상단 표면에 직접적으로 맞닿아 있는 절연성 라이닝의 어느 부분도 개별 TAV 구조에서 상기 하부 부분의 전도성 재료를 제외하고는 있지 않은, 메모리 어레이.</claim></claimInfo><claimInfo><claim>21. 제15항에 있어서, 상기 개별 TAV 구조의 하부 부분의 전도성 재료가, 상부와 하부 부분이 결합되는 상부 부분의 전도성 코어의 전도성 재료보다 수직 단면에서 더 넓은, 메모리 어레이.</claim></claimInfo><claimInfo><claim>22. 메모리 셀의 스트링을 구비하는 메모리 어레이로서: 전도체 계층 바로 위에 교번 배치된 절연성 계층과 전도성 계층을 가진 수직 스택을 개별적으로 구비하는 측면 이격된 메모리 블록 - 메모리 셀의 스트링은 절연성 계층과 전도성 계층을 통해 연장되는 채널 재료 스트링을 구비하고, 상기 채널 재료 스트링은 전도체 계층의 전도체 재료와 직접 전기적으로 결합함 -; 및 절연성 계층과 전도성 계층을 통해 전도체 계층으로 개별적으로 연장되는 TAV 구조를 구비하는 관통 어레이 비아(TAV) 영역 - 개별 TAV 구조는 바로 위에 있고 하부 부분과 결합되는 상부 부분을 구비하고, 상기 개별 TAV 구조는 방사상 외부 절연성 라이닝과 상부 부분에 상기 절연성 라이닝의 방사상 내향 전도성 코어를 구비하며, 하향 연장되는 상부 부분에 있는 절연성 라이닝의 어느 부분도 개별 TAV 구조에서 하부 부분의 전도성 재료를 제외하고는 있지 않음 -;을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>23. 메모리 셀의 스트링을 구비하는 메모리 어레이로서: 전도체 계층 바로 위에 교번 배치된 절연성 계층과 전도성 계층을 가진 수직 스택을 개별적으로 구비하는 측면 이격된 메모리 블록 - 메모리 셀의 스트링은 절연성 계층과 전도성 계층을 통해 연장되는 채널-재료 스트링을 구비하고, 상기 채널 재료 스트링은 전도체 계층의 전도체 재료와 직접 전기적으로 결합함 -; 및 절연성 계층과 전도성 계층을 통해 전도체 계층으로 개별적으로 연장되는 TAV 구조를 구비하는 관통 어레이 비아(TAV) 영역 - 개별 TAV 구조는:  바로 위에 있고 하부 부분과 결합되는 상부 부분;  상부 부분에 방사상 외부 절연성 라이닝 및 절연성 라이닝의 방사상 내향 전도성 코어; 및  상부 및 하부 부분이 결합되는 수직 단면에서 적어도 하나의 외부 조그 표면을 구비하도록 상부 부분에 전도성 코어의 전도성 재료보다 수직 단면에서 더 넓게 있는 하부 부분의 전도성 재료 - 상기 절연성 라이닝은 전도성 재료의 외부 조그 표면에 직접적으로 맞닿아 있음 -;를 구비함 -; 을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 외부 조그 표면은 전도체 계층의 상단 위에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>25. 제23항에 있어서, 상기 외부 조그 표면은 전도체 계층의 상단에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>26. 제23항에 있어서, 상기 외부 조그 표면은 전도체 계층의 상단 아래 및 전도체 계층 내에 있는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>27. 제23항에 있어서, 상기 외부 조그 표면은 수직 단면에서 수평인 부분을 구비하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>28. 제23항에 있어서, 개별 TAV의 수직 단면에서 2개의 외부 조그 표면을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>29. 제23항에 있어서, 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 개별 TAV 구조에서 하부 부분의 전도성 재료를 제외하고는 있지 않은, 메모리 어레이.</claim></claimInfo><claimInfo><claim>30. 제23항에 있어서, 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 전도체 계층에 있지 않은, 메모리 어레이.</claim></claimInfo><claimInfo><claim>31. 제23항에 있어서, 상기 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 개별 TAV 구조에서 상기 하부 부분의 전도성 재료를 제외하고 있지 않고; 그리고 상기 상부 부분에 있는 절연 라이닝의 어느 부분도 하향 연장하여 절연체 계층에 있지 않은, 메모리 어레이.</claim></claimInfo><claimInfo><claim>32. 제23항에 있어서, 상기 절연성 라이닝은 전도체 계층으로 하향 연장되는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>33. 제23항에 있어서, 상기 채널 재료 스트링은, 전도성 계층의 최하부에 있고 복수의 채널 재료 스트링의 측벽에 직접적으로 맞닿아 있는 전도성 재료에 의해 상기 전도체 계층의 전도체 재료와 직접 전기적으로 결합되는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>34. 제23항에 있어서, 상기 상부 및 하부 조그 표면은 개별적으로 수평인 부분을 구비하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서, 상기 부분은 정확히 수평인, 메모리 어레이.</claim></claimInfo><claimInfo><claim>36. 메모리 셀의 스트링을 구비하는 메모리 어레이를 형성하는 데 사용되는 방법으로: 기판 상에 전도체 재료를 구비하는 전도체 계층을 형성하고; 전도체 계층 바로 위에 수직으로 교번 배치된 제1 계층 및 제2 계층을 구비하는 스택의 하부 부분을 형성하고 - 상기 스택은 측면 이격된 메모리 블록 영역 및 관통 어레이 비아(TAV) 영역을 구비함 -; TAV 영역에서 스택의 하부 부분에 TAV의 하부 부분을 형성하고; 스택의 상부 부분의 수직으로 교번 배치된 제1 계층 및 제2 계층을 스택의 하부 부분 바로 위 및 TAV의 하부 부분 바로 위에 형성하고, 스택의 상부 부분의 제1 계층 및 제2 계층을 통해 메모리 블록 영역의 스택의 하부 부분으로 연장되는 채널 재료 스트링을 형성하고; 개별적으로 TAV의 개별 하부 부분까지 연장되는 스택의 상부 부분에 TAV 개구부를 형성하고; 및 개별 TAV의 하부 부분에 직접적으로 맞닿는 개별 TAV 개구부에 개별 TAV의 상부 부분을 형성하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서, 개별 TAV의 상부 및 하부 부분이 결합되는 수직 단면에서 적어도 하나의 외부 조그 표면을 구비하도록 개별 TAV를 형성하고, 개별 TAV의 하부 부분은 개별 TAV의 상부 및 하부 부분이 결합되는 개별 TAV의 상부 부분보다 수직 단면에서 더 넓고, 개별 TAV의 상부 및 하부 부분이 결합되는 개별 TAV의 상부 부분보다 수직 단면에서 개별 TAV의 하부 부분이 더 넓게 형성하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>38. 제37항에 있어서, 상기 외부 조그 표면은 전도체 계층의 상단 위에 있는, 방법.</claim></claimInfo><claimInfo><claim>39. 제37항에 있어서, 상기 외부 조그 표면은 전도체 계층의 상단에 있는, 방법.</claim></claimInfo><claimInfo><claim>40. 제37항에 있어서, 상기 외부 조그 표면은 전도체 계층의 상단 아래 및 전도체 계층 내에 있는, 방법.</claim></claimInfo><claimInfo><claim>41. 제37항에 있어서, 상기 외부 조그 표면은 수직 단면에서 수평인 부분을 구비하는, 방법.</claim></claimInfo><claimInfo><claim>42. 제37항에 있어서, 개별 TAV의 수직 단면에 2개의 외부 조그 표면을 형성하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>43. 제36항에 있어서, 절연 계층과 전도성 계층을 통해 전도체 계층으로 개별적으로 연장되는 TAV 구조를 구비하도록 TAV를 형성하고, 개별 TAV 구조는 바로 위에 있고 하부 부분과 결합하는 상부 부분을 구비하고, 상기 개별 TAV 구조는 방사상 외부 절연 라이닝과 상부 부분에 절연성 라이닝의 방사상 내향하는 전도성 코어를 구비하고, 상기 절연성 라이닝은 개별 TAV의 하부 부분의 전도성 상단 표면에 직접적으로 맞닿아 있는, 방법.</claim></claimInfo><claimInfo><claim>44. 제43항에 있어서, 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 개별 TAV 구조에 하부 부분의 전도성 재료를 제외하고는 있지 않은, 방법.</claim></claimInfo><claimInfo><claim>45. 제43항에 있어서, 상기 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 전도체 계층에 있지 않은, 방법.</claim></claimInfo><claimInfo><claim>46. 제43항에 있어서, 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 개별 TAV 구조에서 하부 부분의 전도성 재료를 제외하고는 있지 않고; 그리고 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 전도체 계층에 있지 않은, 방법.</claim></claimInfo><claimInfo><claim>47. 제43항에 있어서, 상부 부분에 있는 절연성 라이닝은 전도체 계층으로 하향 연장되는, 방법.</claim></claimInfo><claimInfo><claim>48. 제47항에 있어서, 상기 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 개별 TAV 구조의 하부 부분의 전도성 재료를 제외하고는 있지 않은, 방법.</claim></claimInfo><claimInfo><claim>49. 제36항에 있어서, 절연성 계층 및 전도성 계층을 통해 전도체 계층까지 개별적으로 연장하는 TAV 구조를 구비하도록 TAV를 형성하고, 개별 TAV 구조가, 바로 위에 있고 하부 부분과 결합하는 상부 부분을 구비하고, 개별 TAV 구조가 방사상 외부 절연성 라이닝과 상부 부분에 절연성 라이닝의 방사상 내향 전도성 코어를 구비하고, 상부 부분에 있는 절연성 라이닝의 어느 부분도 하향 연장하여 개별 TAV 구조에 하부 부분의 전도성 재료를 제외하고는 있지 않은, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****,...</address><code> </code><country> </country><engName>LOMELI, Nancy, M.</engName><name>로멜리, 낸시, 엠.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****,...</address><code> </code><country> </country><engName>VENIGALLA, Rajasekhar</engName><name>베니갈라, 라자세카</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.11.30</priorityApplicationDate><priorityApplicationNumber>17/537,990</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.06.25</receiptDate><receiptNumber>1-1-2024-0686662-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.07.02</receiptDate><receiptNumber>1-1-2024-0715826-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.07.02</receiptDate><receiptNumber>1-5-2024-0108130-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.05</receiptDate><receiptNumber>1-1-2025-1022620-93</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247021190.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939465cbbe48a568b24be62132405de6d9de7bc860b791477b26a71f418903988fa8d8df08c3ce606b4200b6a594894151bd3001d004258676</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2169eaa09e432f1d5d50417d564fef95a07b1f1833f10a99a3ebd48cca1f927491249a0469c7340007d68eecb44a8884bc7f0520b2697af0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>