Als Zielarchitektur für diese Arbeit wird das Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Board verwendet. Es besitzt einen \ac{MPSoC} mit einer rekonfigurierbaren Einheit und mehreren Prozessoren.
\\
Als rekonfigurierbare Einheit ist ein Zynq UltraScale XCZU9EG-2FFVB1156 FPGA mit 600 logischen Einheiten, 32.1 Mb Speicher, 2.520 \acp{DSP} und 328 I/O Pins vorhanden. Dem FPGA stehen 512 MB DDR4 \ac{RAM} bei 1200 MHz / 2400 Mbps zur Verfügung.
\\
Es befinden sich ein Cortex-A53 64-bit Vierkernprozessor mit jeweils 32 KB L1 Cache und 1 MB L2 Cache auf dem MPSoC, so wie eine Mali-400 MP2 \ac{GPU} mit 64 KB L2 Cache und zwei Cortex-R5 \acp{RPU}. Den Prozessoren stehen 4 GB DDR4 \ac{RAM} zur Verfügung.
\cite{zcu102ug}
