Fitter report for datapath
Fri May 07 00:04:38 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri May 07 00:04:38 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; datapath                                        ;
; Top-level Entity Name              ; datapath                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5F256C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 538 / 4,608 ( 12 % )                            ;
;     Total combinational functions  ; 522 / 4,608 ( 11 % )                            ;
;     Dedicated logic registers      ; 250 / 4,608 ( 5 % )                             ;
; Total registers                    ; 250                                             ;
; Total pins                         ; 98 / 158 ( 62 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 8,192 / 119,808 ( 7 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5F256C6                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 908 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 908 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 905     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/jarna/OneDrive/Área de Trabalho/microgeral/datapath/output_files/datapath.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 538 / 4,608 ( 12 % )    ;
;     -- Combinational with no register       ; 288                     ;
;     -- Register only                        ; 16                      ;
;     -- Combinational with a register        ; 234                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 203                     ;
;     -- 3 input functions                    ; 72                      ;
;     -- <=2 input functions                  ; 247                     ;
;     -- Register only                        ; 16                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 469                     ;
;     -- arithmetic mode                      ; 53                      ;
;                                             ;                         ;
; Total registers*                            ; 250 / 5,058 ( 5 % )     ;
;     -- Dedicated logic registers            ; 250 / 4,608 ( 5 % )     ;
;     -- I/O registers                        ; 0 / 450 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 39 / 288 ( 14 % )       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 98 / 158 ( 62 % )       ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )          ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 2 / 26 ( 8 % )          ;
; Total block memory bits                     ; 8,192 / 119,808 ( 7 % ) ;
; Total block memory implementation bits      ; 9,216 / 119,808 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 2 / 8 ( 25 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%            ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 5%            ;
; Maximum fan-out                             ; 252                     ;
; Highest non-global fan-out                  ; 34                      ;
; Total fan-out                               ; 2372                    ;
; Average fan-out                             ; 2.66                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 538 / 4608 ( 12 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 288                 ; 0                              ;
;     -- Register only                        ; 16                  ; 0                              ;
;     -- Combinational with a register        ; 234                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 203                 ; 0                              ;
;     -- 3 input functions                    ; 72                  ; 0                              ;
;     -- <=2 input functions                  ; 247                 ; 0                              ;
;     -- Register only                        ; 16                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 469                 ; 0                              ;
;     -- arithmetic mode                      ; 53                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 250                 ; 0                              ;
;     -- Dedicated logic registers            ; 250 / 4608 ( 5 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 39 / 288 ( 14 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 98                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 8192                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M4K                                         ; 2 / 26 ( 7 % )      ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 2 / 10 ( 20 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2372                ; 0                              ;
;     -- Registered Connections               ; 746                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 64                  ; 0                              ;
;     -- Output Ports                         ; 34                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; MD_addr[0]     ; N16   ; 3        ; 28           ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MD_addr[1]     ; R13   ; 4        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MD_addr[2]     ; L12   ; 4        ; 24           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MD_addr[3]     ; T14   ; 4        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MD_addr[4]     ; M15   ; 3        ; 28           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MD_addr[5]     ; N15   ; 3        ; 28           ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MD_addr[6]     ; P14   ; 3        ; 28           ; 3            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; MD_addr[7]     ; T13   ; 4        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clock          ; H2    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[0]       ; P13   ; 4        ; 21           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[10]      ; P12   ; 4        ; 21           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[11]      ; K10   ; 4        ; 19           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[12]      ; K11   ; 4        ; 19           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[13]      ; L11   ; 4        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[14]      ; E14   ; 3        ; 28           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[15]      ; E16   ; 3        ; 28           ; 12           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[1]       ; N11   ; 4        ; 19           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[2]       ; M11   ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[3]       ; N12   ; 3        ; 28           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[4]       ; P15   ; 3        ; 28           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[5]       ; L10   ; 4        ; 17           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[6]       ; R12   ; 4        ; 21           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[7]       ; J2    ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[8]       ; J1    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_RE[9]       ; R14   ; 4        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; incrementar_PC ; D13   ; 3        ; 28           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_MEM         ; M16   ; 3        ; 28           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_PC          ; F15   ; 3        ; 28           ; 9            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_RE          ; J12   ; 3        ; 28           ; 8            ; 0           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_RI          ; G15   ; 3        ; 28           ; 9            ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_RP          ; G16   ; 3        ; 28           ; 9            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_RS          ; B7    ; 2        ; 12           ; 14           ; 2           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_r0          ; B13   ; 2        ; 24           ; 14           ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_r1          ; H11   ; 3        ; 28           ; 10           ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_r2          ; F16   ; 3        ; 28           ; 10           ; 3           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_r3          ; A11   ; 2        ; 21           ; 14           ; 2           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_r4          ; G10   ; 2        ; 19           ; 14           ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_r5          ; B10   ; 2        ; 17           ; 14           ; 0           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ld_r6          ; T11   ; 4        ; 14           ; 0            ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_PC       ; H1    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_RE       ; M12   ; 3        ; 28           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_RI       ; C13   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_RP       ; B14   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_RS       ; G7    ; 2        ; 7            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_r0       ; C12   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_r1       ; L15   ; 3        ; 28           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_r2       ; A13   ; 2        ; 24           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_r3       ; T10   ; 4        ; 19           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_r4       ; P11   ; 4        ; 17           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_r5       ; A10   ; 2        ; 17           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_r6       ; L9    ; 4        ; 17           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_ULA[0]     ; A7    ; 2        ; 12           ; 14           ; 1           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_ULA[1]     ; D8    ; 2        ; 9            ; 14           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_ULA[2]     ; C5    ; 2        ; 5            ; 14           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux2_1     ; A14   ; 2        ; 26           ; 14           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux5_1[0]  ; J11   ; 3        ; 28           ; 10           ; 2           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux5_1[1]  ; H12   ; 3        ; 28           ; 8            ; 1           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux5_1[2]  ; K16   ; 3        ; 28           ; 6            ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux7_1[0]  ; B9    ; 2        ; 14           ; 14           ; 3           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux7_1[1]  ; D11   ; 2        ; 14           ; 14           ; 0           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux7_1[2]  ; G11   ; 2        ; 19           ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux7_2[0]  ; A12   ; 2        ; 21           ; 14           ; 1           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux7_2[1]  ; B12   ; 2        ; 21           ; 14           ; 0           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sel_mux7_2[2]  ; C11   ; 2        ; 19           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; RIout[0]          ; G13   ; 3        ; 28           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[10]         ; B11   ; 2        ; 24           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[11]         ; R10   ; 4        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[12]         ; P16   ; 3        ; 28           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[13]         ; M14   ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[14]         ; T12   ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[15]         ; D14   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[1]          ; D16   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[2]          ; D15   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[3]          ; G12   ; 3        ; 28           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[4]          ; K15   ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[5]          ; H13   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[6]          ; L16   ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[7]          ; L14   ; 3        ; 28           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[8]          ; C14   ; 3        ; 28           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RIout[9]          ; N13   ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_comparador[0] ; R9    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_comparador[1] ; T9    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[0]          ; D6    ; 2        ; 5            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[10]         ; G6    ; 2        ; 7            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[11]         ; F9    ; 2        ; 17           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[12]         ; A9    ; 2        ; 14           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[13]         ; D10   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[14]         ; A8    ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[15]         ; B6    ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[1]          ; F8    ; 2        ; 9            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[2]          ; C6    ; 2        ; 5            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[3]          ; C4    ; 2        ; 5            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[4]          ; A6    ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[5]          ; B4    ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[6]          ; A5    ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[7]          ; F7    ; 2        ; 9            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[8]          ; F3    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[9]          ; F10   ; 2        ; 17           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 35 ( 20 % )  ; 3.3V          ; --           ;
; 2        ; 37 / 43 ( 86 % ) ; 3.3V          ; --           ;
; 3        ; 35 / 39 ( 90 % ) ; 3.3V          ; --           ;
; 4        ; 22 / 41 ( 54 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 163        ; 2        ; saida[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 155        ; 2        ; saida[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 149        ; 2        ; sel_ULA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 148        ; 2        ; saida[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 146        ; 2        ; saida[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 141        ; 2        ; reset_r5                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 136        ; 2        ; ld_r3                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 135        ; 2        ; sel_mux7_2[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 132        ; 2        ; reset_r2                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 128        ; 2        ; sel_mux2_1                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 164        ; 2        ; saida[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 154        ; 2        ; saida[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 150        ; 2        ; ld_RS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 147        ; 2        ; sel_mux7_1[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 140        ; 2        ; ld_r5                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 133        ; 2        ; RIout[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 134        ; 2        ; sel_mux7_2[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 131        ; 2        ; ld_r0                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 127        ; 2        ; reset_RP                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 161        ; 2        ; saida[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 160        ; 2        ; sel_ULA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 159        ; 2        ; saida[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 137        ; 2        ; sel_mux7_2[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 130        ; 2        ; reset_r0                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 129        ; 2        ; reset_RI                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 3        ; RIout[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 158        ; 2        ; saida[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 153        ; 2        ; sel_ULA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 145        ; 2        ; saida[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 144        ; 2        ; sel_mux7_1[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 124        ; 3        ; incrementar_PC                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D14      ; 126        ; 3        ; RIout[15]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D15      ; 120        ; 3        ; RIout[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 121        ; 3        ; RIout[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 125        ; 3        ; in_RE[14]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E16      ; 122        ; 3        ; in_RE[15]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; saida[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 151        ; 2        ; saida[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 152        ; 2        ; saida[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 143        ; 2        ; saida[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 142        ; 2        ; saida[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ; 113        ; 3        ; ld_PC                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 114        ; 3        ; ld_r2                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 156        ; 2        ; saida[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G7       ; 157        ; 2        ; reset_RS                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 138        ; 2        ; ld_r4                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 139        ; 2        ; sel_mux7_1[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 117        ; 3        ; RIout[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G13      ; 118        ; 3        ; RIout[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 112        ; 3        ; ld_RI                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 111        ; 3        ; ld_RP                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 21         ; 1        ; reset_PC                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 20         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 116        ; 3        ; ld_r1                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H12      ; 109        ; 3        ; sel_mux5_1[1]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 119        ; 3        ; RIout[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 24         ; 1        ; in_RE[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 23         ; 1        ; in_RE[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 115        ; 3        ; sel_mux5_1[0]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 110        ; 3        ; ld_RE                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 71         ; 4        ; in_RE[11]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 70         ; 4        ; in_RE[12]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K12      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 104        ; 3        ; RIout[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 103        ; 3        ; sel_mux5_1[2]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 66         ; 4        ; reset_r6                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 67         ; 4        ; in_RE[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 83         ; 4        ; in_RE[13]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ; 77         ; 4        ; MD_addr[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L13      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 96         ; 3        ; RIout[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 97         ; 3        ; reset_r1                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 98         ; 3        ; RIout[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 82         ; 4        ; in_RE[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ; 85         ; 3        ; reset_RE                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M13      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 95         ; 3        ; RIout[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 93         ; 3        ; MD_addr[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 94         ; 3        ; ld_MEM                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N9       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 72         ; 4        ; in_RE[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 84         ; 3        ; in_RE[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N13      ; 86         ; 3        ; RIout[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N14      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 91         ; 3        ; MD_addr[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 92         ; 3        ; MD_addr[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 65         ; 4        ; reset_r4                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 73         ; 4        ; in_RE[10]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 74         ; 4        ; in_RE[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 88         ; 3        ; MD_addr[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 89         ; 3        ; in_RE[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 90         ; 3        ; RIout[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 60         ; 4        ; out_comparador[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 68         ; 4        ; RIout[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 76         ; 4        ; in_RE[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 79         ; 4        ; MD_addr[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 81         ; 4        ; in_RE[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 59         ; 4        ; out_comparador[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 69         ; 4        ; reset_r3                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 63         ; 4        ; ld_r6                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 75         ; 4        ; RIout[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 78         ; 4        ; MD_addr[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 80         ; 4        ; MD_addr[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |datapath                                 ; 538 (0)     ; 250 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 98   ; 0            ; 288 (0)      ; 16 (0)            ; 234 (0)          ; |datapath                                                                                                  ; work         ;
;    |MemoriadeDados:memoriaDados|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|MemoriadeDados:memoriaDados                                                                      ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|MemoriadeDados:memoriaDados|altsyncram:altsyncram_component                                      ; work         ;
;          |altsyncram_vsa1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated       ; work         ;
;    |PC:contadordeprograma|                ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |datapath|PC:contadordeprograma                                                                            ; work         ;
;    |ULA:alu|                              ; 116 (116)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 16 (16)          ; |datapath|ULA:alu                                                                                          ; work         ;
;    |comparador:compare|                   ; 46 (46)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 2 (2)            ; |datapath|comparador:compare                                                                               ; work         ;
;    |memoriaDePrograma:memoriaPrograma|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|memoriaDePrograma:memoriaPrograma                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_6091:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated ; work         ;
;    |multi2:mux3|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |datapath|multi2:mux3                                                                                      ; work         ;
;    |multi5:mux1|                          ; 48 (48)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 16 (16)           ; 0 (0)            ; |datapath|multi5:mux1                                                                                      ; work         ;
;    |multi7:mux7_registers1|               ; 66 (66)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 16 (16)          ; |datapath|multi7:mux7_registers1                                                                           ; work         ;
;    |multi7:mux7_registers2|               ; 66 (66)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 17 (17)          ; |datapath|multi7:mux7_registers2                                                                           ; work         ;
;    |pilhareg:Rp|                          ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |datapath|pilhareg:Rp                                                                                      ; work         ;
;    |registrador16bits:RSaida|             ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:RSaida                                                                         ; work         ;
;    |registrador16bits:inRegister|         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:inRegister                                                                     ; work         ;
;    |registrador16bits:r0|                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:r0                                                                             ; work         ;
;    |registrador16bits:r1|                 ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:r1                                                                             ; work         ;
;    |registrador16bits:r2|                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:r2                                                                             ; work         ;
;    |registrador16bits:r3|                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:r3                                                                             ; work         ;
;    |registrador16bits:r4|                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:r4                                                                             ; work         ;
;    |registrador16bits:r5|                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:r5                                                                             ; work         ;
;    |registrador16bits:r6|                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:r6                                                                             ; work         ;
;    |registrador16bits:regInstrucao|       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |datapath|registrador16bits:regInstrucao                                                                   ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; RIout[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[10]         ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[11]         ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[12]         ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[13]         ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[14]         ; Output   ; --            ; --            ; --                    ; --  ;
; RIout[15]         ; Output   ; --            ; --            ; --                    ; --  ;
; saida[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; saida[10]         ; Output   ; --            ; --            ; --                    ; --  ;
; saida[11]         ; Output   ; --            ; --            ; --                    ; --  ;
; saida[12]         ; Output   ; --            ; --            ; --                    ; --  ;
; saida[13]         ; Output   ; --            ; --            ; --                    ; --  ;
; saida[14]         ; Output   ; --            ; --            ; --                    ; --  ;
; saida[15]         ; Output   ; --            ; --            ; --                    ; --  ;
; out_comparador[0] ; Output   ; --            ; --            ; --                    ; --  ;
; out_comparador[1] ; Output   ; --            ; --            ; --                    ; --  ;
; ld_RI             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clock             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset_RI          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ld_RS             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; reset_RS          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_mux7_2[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_mux7_2[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_mux7_2[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_mux7_1[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_mux7_1[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_mux7_1[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; reset_PC          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ld_PC             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; incrementar_PC    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ld_r5             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; reset_r5          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ld_r2             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; reset_r2          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ld_r1             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; reset_r1          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ld_r0             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; reset_r0          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ld_r3             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; reset_r3          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ld_r4             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; reset_r4          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ld_r6             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; reset_r6          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_mux2_1        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_mux5_1[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sel_mux5_1[0]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sel_mux5_1[2]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ld_RP             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; reset_RP          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[0]          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ld_RE             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; reset_RE          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ld_MEM            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MD_addr[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MD_addr[1]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MD_addr[2]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MD_addr[3]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MD_addr[4]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MD_addr[5]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MD_addr[6]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MD_addr[7]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_ULA[0]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_ULA[2]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_ULA[1]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[1]          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[2]          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[3]          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in_RE[4]          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in_RE[5]          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[6]          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[7]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in_RE[8]          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in_RE[9]          ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[10]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[11]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[12]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[13]         ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_RE[14]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; in_RE[15]         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ld_RI                                                                                                          ;                   ;         ;
;      - registrador16bits:regInstrucao|saida[0]~0                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[3]~1                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[1]~2                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[2]~3                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[3]~4                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[4]~5                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[5]~6                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[6]~7                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[7]~8                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[8]~9                                                               ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[9]~10                                                              ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[10]~11                                                             ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[11]~12                                                             ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[12]~13                                                             ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[13]~14                                                             ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[14]~15                                                             ; 1                 ; 6       ;
;      - registrador16bits:regInstrucao|saida[15]~16                                                             ; 1                 ; 6       ;
; clock                                                                                                          ;                   ;         ;
; reset_RI                                                                                                       ;                   ;         ;
;      - registrador16bits:regInstrucao|saida[3]~1                                                               ; 0                 ; 6       ;
; ld_RS                                                                                                          ;                   ;         ;
;      - registrador16bits:RSaida|saida[0]~0                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[9]~1                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[1]~2                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[2]~3                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[3]~4                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[4]~5                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[5]~6                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[6]~7                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[7]~8                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[8]~9                                                                     ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[9]~10                                                                    ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[10]~11                                                                   ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[11]~12                                                                   ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[12]~13                                                                   ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[13]~14                                                                   ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[14]~15                                                                   ; 1                 ; 6       ;
;      - registrador16bits:RSaida|saida[15]~16                                                                   ; 1                 ; 6       ;
; reset_RS                                                                                                       ;                   ;         ;
;      - registrador16bits:RSaida|saida[9]~1                                                                     ; 1                 ; 6       ;
; sel_mux7_2[2]                                                                                                  ;                   ;         ;
;      - multi7:mux7_registers2|saidamux7[4]~0                                                                   ; 1                 ; 6       ;
;      - multi7:mux7_registers2|saidamux7[4]~1                                                                   ; 1                 ; 6       ;
; sel_mux7_2[0]                                                                                                  ;                   ;         ;
;      - multi7:mux7_registers2|saidamux7[4]~0                                                                   ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux15~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux14~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux14~1                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux13~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux12~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux12~1                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux11~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux10~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux10~1                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux9~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux8~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux8~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux7~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux6~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux6~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux5~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux4~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux4~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux3~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux2~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux2~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux1~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux0~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers2|Mux0~1                                                                           ; 1                 ; 6       ;
; sel_mux7_2[1]                                                                                                  ;                   ;         ;
;      - multi7:mux7_registers2|saidamux7[4]~0                                                                   ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux15~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux15~1                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|saidamux7[4]~1                                                                   ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux14~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux13~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux13~1                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux12~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux11~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux11~1                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux10~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux9~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux9~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux8~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux7~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux7~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux6~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux5~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux5~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux4~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux3~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux3~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux2~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux1~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux1~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers2|Mux0~0                                                                           ; 0                 ; 6       ;
; sel_mux7_1[2]                                                                                                  ;                   ;         ;
;      - multi7:mux7_registers1|saidamux7[1]~0                                                                   ; 0                 ; 6       ;
;      - multi7:mux7_registers1|saidamux7[1]~1                                                                   ; 0                 ; 6       ;
; sel_mux7_1[0]                                                                                                  ;                   ;         ;
;      - multi7:mux7_registers1|saidamux7[1]~0                                                                   ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux14~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux15~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux15~1                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux12~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux13~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux13~1                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux10~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux11~0                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux11~1                                                                          ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux8~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux9~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux9~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux6~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux7~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux7~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux4~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux5~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux5~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux2~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux3~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux3~1                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux0~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux1~0                                                                           ; 0                 ; 6       ;
;      - multi7:mux7_registers1|Mux1~1                                                                           ; 0                 ; 6       ;
; sel_mux7_1[1]                                                                                                  ;                   ;         ;
;      - multi7:mux7_registers1|saidamux7[1]~0                                                                   ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux14~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux14~1                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|saidamux7[1]~1                                                                   ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux15~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux12~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux12~1                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux13~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux10~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux10~1                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux11~0                                                                          ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux8~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux8~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux9~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux6~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux6~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux7~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux4~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux4~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux5~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux2~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux2~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux3~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux0~0                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux0~1                                                                           ; 1                 ; 6       ;
;      - multi7:mux7_registers1|Mux1~0                                                                           ; 1                 ; 6       ;
; reset_PC                                                                                                       ;                   ;         ;
; ld_PC                                                                                                          ;                   ;         ;
;      - PC:contadordeprograma|PC_out[0]                                                                         ; 1                 ; 6       ;
;      - PC:contadordeprograma|PC_out[1]                                                                         ; 1                 ; 6       ;
;      - PC:contadordeprograma|PC_out[2]                                                                         ; 1                 ; 6       ;
;      - PC:contadordeprograma|PC_out[3]                                                                         ; 1                 ; 6       ;
;      - PC:contadordeprograma|PC_out[4]                                                                         ; 1                 ; 6       ;
;      - PC:contadordeprograma|PC_out[5]                                                                         ; 1                 ; 6       ;
;      - PC:contadordeprograma|PC_out[6]                                                                         ; 1                 ; 6       ;
;      - PC:contadordeprograma|PC_out[7]                                                                         ; 1                 ; 6       ;
;      - PC:contadordeprograma|process_0~0                                                                       ; 1                 ; 6       ;
; incrementar_PC                                                                                                 ;                   ;         ;
;      - PC:contadordeprograma|process_0~0                                                                       ; 0                 ; 6       ;
; ld_r5                                                                                                          ;                   ;         ;
;      - registrador16bits:r5|saida[0]~0                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[8]~1                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[1]~2                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[2]~3                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[3]~4                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[4]~5                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[5]~6                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[6]~7                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[7]~8                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[8]~9                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[9]~10                                                                        ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[10]~11                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[11]~12                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[12]~13                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[13]~14                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[14]~15                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r5|saida[15]~16                                                                       ; 0                 ; 6       ;
; reset_r5                                                                                                       ;                   ;         ;
;      - registrador16bits:r5|saida[8]~1                                                                         ; 0                 ; 6       ;
; ld_r2                                                                                                          ;                   ;         ;
;      - registrador16bits:r2|saida[0]~0                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[2]~1                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[1]~2                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[2]~3                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[3]~4                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[4]~5                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[5]~6                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[6]~7                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[7]~8                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[8]~9                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[9]~10                                                                        ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[10]~11                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[11]~12                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[12]~13                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[13]~14                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[14]~15                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r2|saida[15]~16                                                                       ; 1                 ; 6       ;
; reset_r2                                                                                                       ;                   ;         ;
;      - registrador16bits:r2|saida[2]~1                                                                         ; 1                 ; 6       ;
; ld_r1                                                                                                          ;                   ;         ;
;      - registrador16bits:r1|saida[0]~0                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[13]~1                                                                        ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[1]~2                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[2]~3                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[3]~4                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[4]~5                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[5]~6                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[6]~7                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[7]~8                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[8]~9                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[9]~10                                                                        ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[10]~11                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[11]~12                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[12]~13                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[13]~14                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[14]~15                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r1|saida[15]~16                                                                       ; 1                 ; 6       ;
; reset_r1                                                                                                       ;                   ;         ;
;      - registrador16bits:r1|saida[13]~1                                                                        ; 0                 ; 6       ;
; ld_r0                                                                                                          ;                   ;         ;
;      - registrador16bits:r0|saida[0]~0                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[9]~1                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[1]~2                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[2]~3                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[3]~4                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[4]~5                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[5]~6                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[6]~7                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[7]~8                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[8]~9                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[9]~10                                                                        ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[10]~11                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[11]~12                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[12]~13                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[13]~14                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[14]~15                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r0|saida[15]~16                                                                       ; 0                 ; 6       ;
; reset_r0                                                                                                       ;                   ;         ;
;      - registrador16bits:r0|saida[9]~1                                                                         ; 0                 ; 6       ;
; ld_r3                                                                                                          ;                   ;         ;
;      - registrador16bits:r3|saida[0]~0                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[5]~1                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[1]~2                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[2]~3                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[3]~4                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[4]~5                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[5]~6                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[6]~7                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[7]~8                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[8]~9                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[9]~10                                                                        ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[10]~11                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[11]~12                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[12]~13                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[13]~14                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[14]~15                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r3|saida[15]~16                                                                       ; 0                 ; 6       ;
; reset_r3                                                                                                       ;                   ;         ;
;      - registrador16bits:r3|saida[5]~1                                                                         ; 0                 ; 6       ;
; ld_r4                                                                                                          ;                   ;         ;
;      - registrador16bits:r4|saida[0]~0                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[4]~1                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[1]~2                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[2]~3                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[3]~4                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[4]~5                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[5]~6                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[6]~7                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[7]~8                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[8]~9                                                                         ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[9]~10                                                                        ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[10]~11                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[11]~12                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[12]~13                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[13]~14                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[14]~15                                                                       ; 1                 ; 6       ;
;      - registrador16bits:r4|saida[15]~16                                                                       ; 1                 ; 6       ;
; reset_r4                                                                                                       ;                   ;         ;
;      - registrador16bits:r4|saida[4]~1                                                                         ; 0                 ; 6       ;
; ld_r6                                                                                                          ;                   ;         ;
;      - registrador16bits:r6|saida[0]~0                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[14]~1                                                                        ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[1]~2                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[2]~3                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[3]~4                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[4]~5                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[5]~6                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[6]~7                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[7]~8                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[8]~9                                                                         ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[9]~10                                                                        ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[10]~11                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[11]~12                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[12]~13                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[13]~14                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[14]~15                                                                       ; 0                 ; 6       ;
;      - registrador16bits:r6|saida[15]~16                                                                       ; 0                 ; 6       ;
; reset_r6                                                                                                       ;                   ;         ;
;      - registrador16bits:r6|saida[14]~1                                                                        ; 1                 ; 6       ;
; sel_mux2_1                                                                                                     ;                   ;         ;
;      - multi2:mux3|saida~0                                                                                     ; 0                 ; 6       ;
;      - multi2:mux3|saida~1                                                                                     ; 0                 ; 6       ;
;      - multi2:mux3|saida~2                                                                                     ; 0                 ; 6       ;
;      - multi2:mux3|saida~3                                                                                     ; 0                 ; 6       ;
;      - multi2:mux3|saida~4                                                                                     ; 0                 ; 6       ;
;      - multi2:mux3|saida~5                                                                                     ; 0                 ; 6       ;
;      - multi2:mux3|saida~6                                                                                     ; 0                 ; 6       ;
;      - multi2:mux3|saida~7                                                                                     ; 0                 ; 6       ;
; sel_mux5_1[1]                                                                                                  ;                   ;         ;
;      - multi5:mux1|Mux15~0                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux15~1                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux14~0                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux13~0                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux13~1                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux12~0                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux11~0                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux11~1                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux10~0                                                                                     ; 1                 ; 6       ;
;      - multi5:mux1|Mux9~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux9~1                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux8~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux7~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux7~1                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux6~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux5~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux5~1                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux4~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux3~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux3~1                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux2~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux1~0                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux1~1                                                                                      ; 1                 ; 6       ;
;      - multi5:mux1|Mux0~0                                                                                      ; 1                 ; 6       ;
; sel_mux5_1[0]                                                                                                  ;                   ;         ;
;      - multi5:mux1|Mux15~0                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux14~0                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux14~1                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux13~0                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux12~0                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux12~1                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux11~0                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux10~0                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux10~1                                                                                     ; 0                 ; 6       ;
;      - multi5:mux1|Mux9~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux8~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux8~1                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux7~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux6~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux6~1                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux5~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux4~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux4~1                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux3~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux2~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux2~1                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux1~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux0~0                                                                                      ; 0                 ; 6       ;
;      - multi5:mux1|Mux0~1                                                                                      ; 0                 ; 6       ;
; sel_mux5_1[2]                                                                                                  ;                   ;         ;
;      - multi5:mux1|saida[0]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[1]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[2]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[3]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[4]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[5]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[6]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[7]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[8]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[9]                                                                                    ; 1                 ; 6       ;
;      - multi5:mux1|saida[10]                                                                                   ; 1                 ; 6       ;
;      - multi5:mux1|saida[11]                                                                                   ; 1                 ; 6       ;
;      - multi5:mux1|saida[12]                                                                                   ; 1                 ; 6       ;
;      - multi5:mux1|saida[13]                                                                                   ; 1                 ; 6       ;
;      - multi5:mux1|saida[14]                                                                                   ; 1                 ; 6       ;
;      - multi5:mux1|saida[15]                                                                                   ; 1                 ; 6       ;
; ld_RP                                                                                                          ;                   ;         ;
;      - pilhareg:Rp|saida[0]~0                                                                                  ; 0                 ; 6       ;
;      - pilhareg:Rp|saida[0]~1                                                                                  ; 0                 ; 6       ;
;      - pilhareg:Rp|saida[1]~2                                                                                  ; 0                 ; 6       ;
;      - pilhareg:Rp|saida[2]~3                                                                                  ; 0                 ; 6       ;
;      - pilhareg:Rp|saida[3]~4                                                                                  ; 0                 ; 6       ;
;      - pilhareg:Rp|saida[4]~5                                                                                  ; 0                 ; 6       ;
;      - pilhareg:Rp|saida[5]~6                                                                                  ; 0                 ; 6       ;
;      - pilhareg:Rp|saida[6]~7                                                                                  ; 0                 ; 6       ;
;      - pilhareg:Rp|saida[7]~8                                                                                  ; 0                 ; 6       ;
; reset_RP                                                                                                       ;                   ;         ;
;      - pilhareg:Rp|saida[0]~1                                                                                  ; 0                 ; 6       ;
; in_RE[0]                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[0]~0                                                                 ; 0                 ; 6       ;
; ld_RE                                                                                                          ;                   ;         ;
;      - registrador16bits:inRegister|saida[0]~0                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[0]~1                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[1]~2                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[2]~3                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[3]~4                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[4]~5                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[5]~6                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[6]~7                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[7]~8                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[8]~9                                                                 ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[9]~10                                                                ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[10]~11                                                               ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[11]~12                                                               ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[12]~13                                                               ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[13]~14                                                               ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[14]~15                                                               ; 0                 ; 6       ;
;      - registrador16bits:inRegister|saida[15]~16                                                               ; 0                 ; 6       ;
; reset_RE                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[0]~1                                                                 ; 0                 ; 6       ;
; ld_MEM                                                                                                         ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; MD_addr[0]                                                                                                     ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; MD_addr[1]                                                                                                     ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; MD_addr[2]                                                                                                     ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; MD_addr[3]                                                                                                     ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; MD_addr[4]                                                                                                     ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; MD_addr[5]                                                                                                     ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; MD_addr[6]                                                                                                     ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; MD_addr[7]                                                                                                     ;                   ;         ;
;      - MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; sel_ULA[0]                                                                                                     ;                   ;         ;
;      - ULA:alu|Add0~2                                                                                          ; 1                 ; 6       ;
;      - ULA:alu|saida[0]~0                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[1]~1                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[2]~2                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[3]~3                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[4]~4                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[5]~5                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[6]~6                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[7]~7                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[8]~8                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[9]~9                                                                                      ; 1                 ; 6       ;
;      - ULA:alu|saida[10]~10                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[11]~11                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[12]~12                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[13]~13                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[14]~14                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[15]~15                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[10]~18                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|Add0~0                                                                                          ; 1                 ; 6       ;
;      - ULA:alu|Add0~5                                                                                          ; 1                 ; 6       ;
;      - ULA:alu|Add0~8                                                                                          ; 1                 ; 6       ;
;      - ULA:alu|Add0~11                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~14                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~17                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~20                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~23                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~26                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~29                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~32                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~35                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~38                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~41                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~44                                                                                         ; 1                 ; 6       ;
;      - ULA:alu|Add0~47                                                                                         ; 1                 ; 6       ;
; sel_ULA[2]                                                                                                     ;                   ;         ;
;      - ULA:alu|saida[10]~18                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[10]~19                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[10]~20                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|Mux0~3                                                                                          ; 1                 ; 6       ;
; sel_ULA[1]                                                                                                     ;                   ;         ;
;      - ULA:alu|saida[10]~18                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[10]~19                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|saida[10]~20                                                                                    ; 1                 ; 6       ;
;      - ULA:alu|Mux0~3                                                                                          ; 1                 ; 6       ;
; in_RE[1]                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[1]~2                                                                 ; 1                 ; 6       ;
; in_RE[2]                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[2]~3                                                                 ; 0                 ; 6       ;
; in_RE[3]                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[3]~4                                                                 ; 0                 ; 6       ;
; in_RE[4]                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[4]~5                                                                 ; 0                 ; 6       ;
; in_RE[5]                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[5]~6                                                                 ; 0                 ; 6       ;
; in_RE[6]                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[6]~7                                                                 ; 1                 ; 6       ;
; in_RE[7]                                                                                                       ;                   ;         ;
; in_RE[8]                                                                                                       ;                   ;         ;
; in_RE[9]                                                                                                       ;                   ;         ;
;      - registrador16bits:inRegister|saida[9]~10                                                                ; 1                 ; 6       ;
; in_RE[10]                                                                                                      ;                   ;         ;
;      - registrador16bits:inRegister|saida[10]~11                                                               ; 1                 ; 6       ;
; in_RE[11]                                                                                                      ;                   ;         ;
;      - registrador16bits:inRegister|saida[11]~12                                                               ; 0                 ; 6       ;
; in_RE[12]                                                                                                      ;                   ;         ;
;      - registrador16bits:inRegister|saida[12]~13                                                               ; 0                 ; 6       ;
; in_RE[13]                                                                                                      ;                   ;         ;
;      - registrador16bits:inRegister|saida[13]~14                                                               ; 1                 ; 6       ;
; in_RE[14]                                                                                                      ;                   ;         ;
;      - registrador16bits:inRegister|saida[14]~15                                                               ; 1                 ; 6       ;
; in_RE[15]                                                                                                      ;                   ;         ;
;      - registrador16bits:inRegister|saida[15]~16                                                               ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; PC:contadordeprograma|process_0~0         ; LCCOMB_X25_Y9_N4   ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ULA:alu|saida[10]~20                      ; LCCOMB_X13_Y11_N26 ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clock                                     ; PIN_H2             ; 252     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ld_MEM                                    ; PIN_M16            ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; ld_PC                                     ; PIN_F15            ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pilhareg:Rp|saida[0]~1                    ; LCCOMB_X25_Y9_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:RSaida|saida[9]~1       ; LCCOMB_X12_Y11_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:inRegister|saida[0]~1   ; LCCOMB_X25_Y8_N2   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:r0|saida[9]~1           ; LCCOMB_X20_Y10_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:r1|saida[13]~1          ; LCCOMB_X21_Y9_N0   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:r2|saida[2]~1           ; LCCOMB_X24_Y10_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:r3|saida[5]~1           ; LCCOMB_X19_Y8_N20  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:r4|saida[4]~1           ; LCCOMB_X18_Y8_N10  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:r5|saida[8]~1           ; LCCOMB_X17_Y11_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:r6|saida[14]~1          ; LCCOMB_X17_Y8_N0   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registrador16bits:regInstrucao|saida[3]~1 ; LCCOMB_X25_Y9_N28  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset_PC                                  ; PIN_H1             ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sel_mux5_1[2]                             ; PIN_K16            ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; clock    ; PIN_H2   ; 252     ; Global Clock         ; GCLK2            ; --                        ;
; reset_PC ; PIN_H1   ; 8       ; Global Clock         ; GCLK1            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; sel_ULA[0]                                                                                               ; 34      ;
; ULA:alu|saida[10]~19                                                                                     ; 29      ;
; sel_mux7_1[1]                                                                                            ; 26      ;
; sel_mux7_2[1]                                                                                            ; 26      ;
; sel_mux7_1[0]                                                                                            ; 25      ;
; sel_mux7_2[0]                                                                                            ; 25      ;
; sel_mux5_1[0]                                                                                            ; 24      ;
; sel_mux5_1[1]                                                                                            ; 24      ;
; multi7:mux7_registers1|saidamux7[1]~1                                                                    ; 24      ;
; multi7:mux7_registers1|saidamux7[1]~0                                                                    ; 24      ;
; multi7:mux7_registers2|saidamux7[4]~1                                                                    ; 24      ;
; multi7:mux7_registers2|saidamux7[4]~0                                                                    ; 24      ;
; ULA:alu|saida[10]~18                                                                                     ; 23      ;
; ld_RE                                                                                                    ; 17      ;
; ld_r6                                                                                                    ; 17      ;
; ld_r4                                                                                                    ; 17      ;
; ld_r3                                                                                                    ; 17      ;
; ld_r0                                                                                                    ; 17      ;
; ld_r1                                                                                                    ; 17      ;
; ld_r2                                                                                                    ; 17      ;
; ld_r5                                                                                                    ; 17      ;
; ld_RS                                                                                                    ; 17      ;
; ld_RI                                                                                                    ; 17      ;
; sel_mux5_1[2]                                                                                            ; 16      ;
; ULA:alu|saida[10]~20                                                                                     ; 16      ;
; registrador16bits:inRegister|saida[0]~1                                                                  ; 16      ;
; registrador16bits:r6|saida[14]~1                                                                         ; 16      ;
; registrador16bits:r4|saida[4]~1                                                                          ; 16      ;
; registrador16bits:r3|saida[5]~1                                                                          ; 16      ;
; registrador16bits:r0|saida[9]~1                                                                          ; 16      ;
; registrador16bits:r1|saida[13]~1                                                                         ; 16      ;
; registrador16bits:r2|saida[2]~1                                                                          ; 16      ;
; registrador16bits:r5|saida[8]~1                                                                          ; 16      ;
; registrador16bits:RSaida|saida[9]~1                                                                      ; 16      ;
; registrador16bits:regInstrucao|saida[3]~1                                                                ; 16      ;
; ld_RP                                                                                                    ; 9       ;
; ld_PC                                                                                                    ; 9       ;
; multi7:mux7_registers1|saidamux7[14]                                                                     ; 9       ;
; multi7:mux7_registers1|saidamux7[15]                                                                     ; 9       ;
; multi7:mux7_registers1|saidamux7[12]                                                                     ; 9       ;
; multi7:mux7_registers1|saidamux7[13]                                                                     ; 9       ;
; multi7:mux7_registers1|saidamux7[10]                                                                     ; 9       ;
; multi7:mux7_registers1|saidamux7[11]                                                                     ; 9       ;
; multi7:mux7_registers1|saidamux7[8]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[9]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[6]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[7]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[4]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[5]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[2]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[3]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[0]                                                                      ; 9       ;
; multi7:mux7_registers1|saidamux7[1]                                                                      ; 9       ;
; multi7:mux7_registers2|saidamux7[15]                                                                     ; 9       ;
; multi7:mux7_registers2|saidamux7[13]                                                                     ; 9       ;
; multi7:mux7_registers2|saidamux7[11]                                                                     ; 9       ;
; multi7:mux7_registers2|saidamux7[9]                                                                      ; 9       ;
; multi7:mux7_registers2|saidamux7[7]                                                                      ; 9       ;
; multi7:mux7_registers2|saidamux7[5]                                                                      ; 9       ;
; multi7:mux7_registers2|saidamux7[3]                                                                      ; 9       ;
; multi7:mux7_registers2|saidamux7[1]                                                                      ; 9       ;
; sel_mux2_1                                                                                               ; 8       ;
; pilhareg:Rp|saida[0]~1                                                                                   ; 8       ;
; PC:contadordeprograma|process_0~0                                                                        ; 8       ;
; multi7:mux7_registers2|saidamux7[14]                                                                     ; 8       ;
; multi7:mux7_registers2|saidamux7[12]                                                                     ; 8       ;
; multi7:mux7_registers2|saidamux7[10]                                                                     ; 8       ;
; multi7:mux7_registers2|saidamux7[8]                                                                      ; 8       ;
; multi7:mux7_registers2|saidamux7[6]                                                                      ; 8       ;
; multi7:mux7_registers2|saidamux7[4]                                                                      ; 8       ;
; multi7:mux7_registers2|saidamux7[2]                                                                      ; 8       ;
; multi7:mux7_registers2|saidamux7[0]                                                                      ; 8       ;
; multi5:mux1|saida[15]                                                                                    ; 7       ;
; multi5:mux1|saida[14]                                                                                    ; 7       ;
; multi5:mux1|saida[13]                                                                                    ; 7       ;
; multi5:mux1|saida[12]                                                                                    ; 7       ;
; multi5:mux1|saida[11]                                                                                    ; 7       ;
; multi5:mux1|saida[10]                                                                                    ; 7       ;
; multi5:mux1|saida[9]                                                                                     ; 7       ;
; multi5:mux1|saida[8]                                                                                     ; 7       ;
; multi5:mux1|saida[7]                                                                                     ; 7       ;
; multi5:mux1|saida[6]                                                                                     ; 7       ;
; multi5:mux1|saida[5]                                                                                     ; 7       ;
; multi5:mux1|saida[4]                                                                                     ; 7       ;
; multi5:mux1|saida[3]                                                                                     ; 7       ;
; multi5:mux1|saida[2]                                                                                     ; 7       ;
; multi5:mux1|saida[1]                                                                                     ; 7       ;
; multi5:mux1|saida[0]                                                                                     ; 7       ;
; sel_ULA[1]                                                                                               ; 4       ;
; sel_ULA[2]                                                                                               ; 4       ;
; registrador16bits:regInstrucao|saida[7]                                                                  ; 3       ;
; registrador16bits:regInstrucao|saida[6]                                                                  ; 3       ;
; registrador16bits:regInstrucao|saida[5]                                                                  ; 3       ;
; registrador16bits:regInstrucao|saida[4]                                                                  ; 3       ;
; registrador16bits:regInstrucao|saida[3]                                                                  ; 3       ;
; registrador16bits:regInstrucao|saida[2]                                                                  ; 3       ;
; registrador16bits:regInstrucao|saida[1]                                                                  ; 3       ;
; registrador16bits:regInstrucao|saida[0]                                                                  ; 3       ;
; PC:contadordeprograma|PC_out[7]                                                                          ; 3       ;
; PC:contadordeprograma|PC_out[6]                                                                          ; 3       ;
; PC:contadordeprograma|PC_out[5]                                                                          ; 3       ;
; PC:contadordeprograma|PC_out[4]                                                                          ; 3       ;
; PC:contadordeprograma|PC_out[3]                                                                          ; 3       ;
; PC:contadordeprograma|PC_out[2]                                                                          ; 3       ;
; PC:contadordeprograma|PC_out[1]                                                                          ; 3       ;
; PC:contadordeprograma|PC_out[0]                                                                          ; 3       ;
; sel_mux7_1[2]                                                                                            ; 2       ;
; sel_mux7_2[2]                                                                                            ; 2       ;
; registrador16bits:r6|saida[15]                                                                           ; 2       ;
; registrador16bits:r4|saida[15]                                                                           ; 2       ;
; registrador16bits:r5|saida[15]                                                                           ; 2       ;
; registrador16bits:r3|saida[15]                                                                           ; 2       ;
; registrador16bits:r0|saida[15]                                                                           ; 2       ;
; registrador16bits:r2|saida[15]                                                                           ; 2       ;
; registrador16bits:r1|saida[15]                                                                           ; 2       ;
; registrador16bits:r6|saida[14]                                                                           ; 2       ;
; registrador16bits:r4|saida[14]                                                                           ; 2       ;
; registrador16bits:r3|saida[14]                                                                           ; 2       ;
; registrador16bits:r0|saida[14]                                                                           ; 2       ;
; registrador16bits:r1|saida[14]                                                                           ; 2       ;
; registrador16bits:r2|saida[14]                                                                           ; 2       ;
; registrador16bits:r5|saida[14]                                                                           ; 2       ;
; registrador16bits:r6|saida[13]                                                                           ; 2       ;
; registrador16bits:r4|saida[13]                                                                           ; 2       ;
; registrador16bits:r5|saida[13]                                                                           ; 2       ;
; registrador16bits:r3|saida[13]                                                                           ; 2       ;
; registrador16bits:r0|saida[13]                                                                           ; 2       ;
; registrador16bits:r2|saida[13]                                                                           ; 2       ;
; registrador16bits:r1|saida[13]                                                                           ; 2       ;
; registrador16bits:r6|saida[12]                                                                           ; 2       ;
; registrador16bits:r4|saida[12]                                                                           ; 2       ;
; registrador16bits:r3|saida[12]                                                                           ; 2       ;
; registrador16bits:r0|saida[12]                                                                           ; 2       ;
; registrador16bits:r1|saida[12]                                                                           ; 2       ;
; registrador16bits:r2|saida[12]                                                                           ; 2       ;
; registrador16bits:r5|saida[12]                                                                           ; 2       ;
; registrador16bits:r6|saida[11]                                                                           ; 2       ;
; registrador16bits:r4|saida[11]                                                                           ; 2       ;
; registrador16bits:r5|saida[11]                                                                           ; 2       ;
; registrador16bits:r3|saida[11]                                                                           ; 2       ;
; registrador16bits:r0|saida[11]                                                                           ; 2       ;
; registrador16bits:r2|saida[11]                                                                           ; 2       ;
; registrador16bits:r1|saida[11]                                                                           ; 2       ;
; registrador16bits:r6|saida[10]                                                                           ; 2       ;
; registrador16bits:r4|saida[10]                                                                           ; 2       ;
; registrador16bits:r3|saida[10]                                                                           ; 2       ;
; registrador16bits:r0|saida[10]                                                                           ; 2       ;
; registrador16bits:r1|saida[10]                                                                           ; 2       ;
; registrador16bits:r2|saida[10]                                                                           ; 2       ;
; registrador16bits:r5|saida[10]                                                                           ; 2       ;
; registrador16bits:r6|saida[9]                                                                            ; 2       ;
; registrador16bits:r4|saida[9]                                                                            ; 2       ;
; registrador16bits:r5|saida[9]                                                                            ; 2       ;
; registrador16bits:r3|saida[9]                                                                            ; 2       ;
; registrador16bits:r0|saida[9]                                                                            ; 2       ;
; registrador16bits:r2|saida[9]                                                                            ; 2       ;
; registrador16bits:r1|saida[9]                                                                            ; 2       ;
; registrador16bits:r6|saida[8]                                                                            ; 2       ;
; registrador16bits:r4|saida[8]                                                                            ; 2       ;
; registrador16bits:r3|saida[8]                                                                            ; 2       ;
; registrador16bits:r0|saida[8]                                                                            ; 2       ;
; registrador16bits:r1|saida[8]                                                                            ; 2       ;
; registrador16bits:r2|saida[8]                                                                            ; 2       ;
; registrador16bits:r5|saida[8]                                                                            ; 2       ;
; registrador16bits:r6|saida[7]                                                                            ; 2       ;
; registrador16bits:r4|saida[7]                                                                            ; 2       ;
; registrador16bits:r5|saida[7]                                                                            ; 2       ;
; registrador16bits:r3|saida[7]                                                                            ; 2       ;
; registrador16bits:r0|saida[7]                                                                            ; 2       ;
; registrador16bits:r2|saida[7]                                                                            ; 2       ;
; registrador16bits:r1|saida[7]                                                                            ; 2       ;
; registrador16bits:r6|saida[6]                                                                            ; 2       ;
; registrador16bits:r4|saida[6]                                                                            ; 2       ;
; registrador16bits:r3|saida[6]                                                                            ; 2       ;
; registrador16bits:r0|saida[6]                                                                            ; 2       ;
; registrador16bits:r1|saida[6]                                                                            ; 2       ;
; registrador16bits:r2|saida[6]                                                                            ; 2       ;
; registrador16bits:r5|saida[6]                                                                            ; 2       ;
; registrador16bits:r6|saida[5]                                                                            ; 2       ;
; registrador16bits:r4|saida[5]                                                                            ; 2       ;
; registrador16bits:r5|saida[5]                                                                            ; 2       ;
; registrador16bits:r3|saida[5]                                                                            ; 2       ;
; registrador16bits:r0|saida[5]                                                                            ; 2       ;
; registrador16bits:r2|saida[5]                                                                            ; 2       ;
; registrador16bits:r1|saida[5]                                                                            ; 2       ;
; registrador16bits:r6|saida[4]                                                                            ; 2       ;
; registrador16bits:r4|saida[4]                                                                            ; 2       ;
; registrador16bits:r3|saida[4]                                                                            ; 2       ;
; registrador16bits:r0|saida[4]                                                                            ; 2       ;
; registrador16bits:r1|saida[4]                                                                            ; 2       ;
; registrador16bits:r2|saida[4]                                                                            ; 2       ;
; registrador16bits:r5|saida[4]                                                                            ; 2       ;
; registrador16bits:r6|saida[3]                                                                            ; 2       ;
; registrador16bits:r4|saida[3]                                                                            ; 2       ;
; registrador16bits:r5|saida[3]                                                                            ; 2       ;
; registrador16bits:r3|saida[3]                                                                            ; 2       ;
; registrador16bits:r0|saida[3]                                                                            ; 2       ;
; registrador16bits:r2|saida[3]                                                                            ; 2       ;
; registrador16bits:r1|saida[3]                                                                            ; 2       ;
; registrador16bits:r6|saida[2]                                                                            ; 2       ;
; registrador16bits:r4|saida[2]                                                                            ; 2       ;
; registrador16bits:r3|saida[2]                                                                            ; 2       ;
; registrador16bits:r0|saida[2]                                                                            ; 2       ;
; registrador16bits:r1|saida[2]                                                                            ; 2       ;
; registrador16bits:r2|saida[2]                                                                            ; 2       ;
; registrador16bits:r5|saida[2]                                                                            ; 2       ;
; registrador16bits:r6|saida[1]                                                                            ; 2       ;
; registrador16bits:r4|saida[1]                                                                            ; 2       ;
; registrador16bits:r5|saida[1]                                                                            ; 2       ;
; registrador16bits:r3|saida[1]                                                                            ; 2       ;
; registrador16bits:r0|saida[1]                                                                            ; 2       ;
; registrador16bits:r2|saida[1]                                                                            ; 2       ;
; registrador16bits:r1|saida[1]                                                                            ; 2       ;
; registrador16bits:r6|saida[0]                                                                            ; 2       ;
; registrador16bits:r4|saida[0]                                                                            ; 2       ;
; registrador16bits:r3|saida[0]                                                                            ; 2       ;
; registrador16bits:r0|saida[0]                                                                            ; 2       ;
; registrador16bits:r1|saida[0]                                                                            ; 2       ;
; registrador16bits:r2|saida[0]                                                                            ; 2       ;
; registrador16bits:r5|saida[0]                                                                            ; 2       ;
; comparador:compare|Equal0~10                                                                             ; 2       ;
; comparador:compare|Equal0~9                                                                              ; 2       ;
; comparador:compare|Equal0~7                                                                              ; 2       ;
; comparador:compare|Equal0~6                                                                              ; 2       ;
; comparador:compare|Equal0~4                                                                              ; 2       ;
; registrador16bits:regInstrucao|saida[15]                                                                 ; 2       ;
; registrador16bits:regInstrucao|saida[14]                                                                 ; 2       ;
; registrador16bits:regInstrucao|saida[13]                                                                 ; 2       ;
; registrador16bits:regInstrucao|saida[12]                                                                 ; 2       ;
; registrador16bits:regInstrucao|saida[11]                                                                 ; 2       ;
; registrador16bits:regInstrucao|saida[10]                                                                 ; 2       ;
; registrador16bits:regInstrucao|saida[9]                                                                  ; 2       ;
; registrador16bits:regInstrucao|saida[8]                                                                  ; 2       ;
; comparador:compare|LessThan0~30                                                                          ; 2       ;
; in_RE[15]                                                                                                ; 1       ;
; in_RE[14]                                                                                                ; 1       ;
; in_RE[13]                                                                                                ; 1       ;
; in_RE[12]                                                                                                ; 1       ;
; in_RE[11]                                                                                                ; 1       ;
; in_RE[10]                                                                                                ; 1       ;
; in_RE[9]                                                                                                 ; 1       ;
; in_RE[8]                                                                                                 ; 1       ;
; in_RE[7]                                                                                                 ; 1       ;
; in_RE[6]                                                                                                 ; 1       ;
; in_RE[5]                                                                                                 ; 1       ;
; in_RE[4]                                                                                                 ; 1       ;
; in_RE[3]                                                                                                 ; 1       ;
; in_RE[2]                                                                                                 ; 1       ;
; in_RE[1]                                                                                                 ; 1       ;
; MD_addr[7]                                                                                               ; 1       ;
; MD_addr[6]                                                                                               ; 1       ;
; MD_addr[5]                                                                                               ; 1       ;
; MD_addr[4]                                                                                               ; 1       ;
; MD_addr[3]                                                                                               ; 1       ;
; MD_addr[2]                                                                                               ; 1       ;
; MD_addr[1]                                                                                               ; 1       ;
; MD_addr[0]                                                                                               ; 1       ;
; ld_MEM                                                                                                   ; 1       ;
; reset_RE                                                                                                 ; 1       ;
; in_RE[0]                                                                                                 ; 1       ;
; reset_RP                                                                                                 ; 1       ;
; reset_r6                                                                                                 ; 1       ;
; reset_r4                                                                                                 ; 1       ;
; reset_r3                                                                                                 ; 1       ;
; reset_r0                                                                                                 ; 1       ;
; reset_r1                                                                                                 ; 1       ;
; reset_r2                                                                                                 ; 1       ;
; reset_r5                                                                                                 ; 1       ;
; incrementar_PC                                                                                           ; 1       ;
; reset_RS                                                                                                 ; 1       ;
; reset_RI                                                                                                 ; 1       ;
; ULA:alu|Mux0~3                                                                                           ; 1       ;
; ULA:alu|Mux16~1                                                                                          ; 1       ;
; ULA:alu|Mux16~0                                                                                          ; 1       ;
; ULA:alu|Add0~47                                                                                          ; 1       ;
; ULA:alu|saida~50                                                                                         ; 1       ;
; ULA:alu|saida~49                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[15]~16                                                                ; 1       ;
; ULA:alu|Mux15~1                                                                                          ; 1       ;
; ULA:alu|Mux15~0                                                                                          ; 1       ;
; ULA:alu|Add0~44                                                                                          ; 1       ;
; ULA:alu|saida~48                                                                                         ; 1       ;
; ULA:alu|saida~47                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[14]~15                                                                ; 1       ;
; ULA:alu|Mux14~1                                                                                          ; 1       ;
; ULA:alu|Mux14~0                                                                                          ; 1       ;
; ULA:alu|Add0~41                                                                                          ; 1       ;
; ULA:alu|saida~46                                                                                         ; 1       ;
; ULA:alu|saida~45                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[13]~14                                                                ; 1       ;
; ULA:alu|Mux13~1                                                                                          ; 1       ;
; ULA:alu|Mux13~0                                                                                          ; 1       ;
; ULA:alu|Add0~38                                                                                          ; 1       ;
; ULA:alu|saida~44                                                                                         ; 1       ;
; ULA:alu|saida~43                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[12]~13                                                                ; 1       ;
; ULA:alu|Mux12~1                                                                                          ; 1       ;
; ULA:alu|Mux12~0                                                                                          ; 1       ;
; ULA:alu|Add0~35                                                                                          ; 1       ;
; ULA:alu|saida~42                                                                                         ; 1       ;
; ULA:alu|saida~41                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[11]~12                                                                ; 1       ;
; ULA:alu|Mux11~1                                                                                          ; 1       ;
; ULA:alu|Mux11~0                                                                                          ; 1       ;
; ULA:alu|Add0~32                                                                                          ; 1       ;
; ULA:alu|saida~40                                                                                         ; 1       ;
; ULA:alu|saida~39                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[10]~11                                                                ; 1       ;
; ULA:alu|Mux10~1                                                                                          ; 1       ;
; ULA:alu|Mux10~0                                                                                          ; 1       ;
; ULA:alu|Add0~29                                                                                          ; 1       ;
; ULA:alu|saida~38                                                                                         ; 1       ;
; ULA:alu|saida~37                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[9]~10                                                                 ; 1       ;
; ULA:alu|Mux9~1                                                                                           ; 1       ;
; ULA:alu|Mux9~0                                                                                           ; 1       ;
; ULA:alu|Add0~26                                                                                          ; 1       ;
; ULA:alu|saida~36                                                                                         ; 1       ;
; ULA:alu|saida~35                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[8]~9                                                                  ; 1       ;
; ULA:alu|Mux8~1                                                                                           ; 1       ;
; ULA:alu|Mux8~0                                                                                           ; 1       ;
; ULA:alu|Add0~23                                                                                          ; 1       ;
; ULA:alu|saida~34                                                                                         ; 1       ;
; ULA:alu|saida~33                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[7]~8                                                                  ; 1       ;
; ULA:alu|Mux7~1                                                                                           ; 1       ;
; ULA:alu|Mux7~0                                                                                           ; 1       ;
; ULA:alu|Add0~20                                                                                          ; 1       ;
; ULA:alu|saida~32                                                                                         ; 1       ;
; ULA:alu|saida~31                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[6]~7                                                                  ; 1       ;
; ULA:alu|Mux6~1                                                                                           ; 1       ;
; ULA:alu|Mux6~0                                                                                           ; 1       ;
; ULA:alu|Add0~17                                                                                          ; 1       ;
; ULA:alu|saida~30                                                                                         ; 1       ;
; ULA:alu|saida~29                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[5]~6                                                                  ; 1       ;
; ULA:alu|Mux5~1                                                                                           ; 1       ;
; ULA:alu|Mux5~0                                                                                           ; 1       ;
; ULA:alu|Add0~14                                                                                          ; 1       ;
; ULA:alu|saida~28                                                                                         ; 1       ;
; ULA:alu|saida~27                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[4]~5                                                                  ; 1       ;
; ULA:alu|Mux4~1                                                                                           ; 1       ;
; ULA:alu|Mux4~0                                                                                           ; 1       ;
; ULA:alu|Add0~11                                                                                          ; 1       ;
; ULA:alu|saida~26                                                                                         ; 1       ;
; ULA:alu|saida~25                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[3]~4                                                                  ; 1       ;
; ULA:alu|Mux3~1                                                                                           ; 1       ;
; ULA:alu|Mux3~0                                                                                           ; 1       ;
; ULA:alu|Add0~8                                                                                           ; 1       ;
; ULA:alu|saida~24                                                                                         ; 1       ;
; ULA:alu|saida~23                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[2]~3                                                                  ; 1       ;
; ULA:alu|Mux2~1                                                                                           ; 1       ;
; ULA:alu|Mux2~0                                                                                           ; 1       ;
; ULA:alu|Add0~5                                                                                           ; 1       ;
; ULA:alu|saida~22                                                                                         ; 1       ;
; ULA:alu|saida~21                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[1]~2                                                                  ; 1       ;
; ULA:alu|Mux0~2                                                                                           ; 1       ;
; ULA:alu|Add0~0                                                                                           ; 1       ;
; ULA:alu|saida~17                                                                                         ; 1       ;
; ULA:alu|saida~16                                                                                         ; 1       ;
; registrador16bits:inRegister|saida[0]~0                                                                  ; 1       ;
; pilhareg:Rp|saida[7]~8                                                                                   ; 1       ;
; pilhareg:Rp|saida[6]~7                                                                                   ; 1       ;
; pilhareg:Rp|saida[5]~6                                                                                   ; 1       ;
; pilhareg:Rp|saida[4]~5                                                                                   ; 1       ;
; pilhareg:Rp|saida[3]~4                                                                                   ; 1       ;
; pilhareg:Rp|saida[2]~3                                                                                   ; 1       ;
; pilhareg:Rp|saida[1]~2                                                                                   ; 1       ;
; pilhareg:Rp|saida[0]~0                                                                                   ; 1       ;
; multi5:mux1|Mux0~1                                                                                       ; 1       ;
; multi5:mux1|Mux0~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[15]                                                                   ; 1       ;
; multi5:mux1|Mux1~1                                                                                       ; 1       ;
; multi5:mux1|Mux1~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[14]                                                                   ; 1       ;
; multi5:mux1|Mux2~1                                                                                       ; 1       ;
; multi5:mux1|Mux2~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[13]                                                                   ; 1       ;
; multi5:mux1|Mux3~1                                                                                       ; 1       ;
; multi5:mux1|Mux3~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[12]                                                                   ; 1       ;
; multi5:mux1|Mux4~1                                                                                       ; 1       ;
; multi5:mux1|Mux4~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[11]                                                                   ; 1       ;
; multi5:mux1|Mux5~1                                                                                       ; 1       ;
; multi5:mux1|Mux5~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[10]                                                                   ; 1       ;
; multi5:mux1|Mux6~1                                                                                       ; 1       ;
; multi5:mux1|Mux6~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[9]                                                                    ; 1       ;
; multi5:mux1|Mux7~1                                                                                       ; 1       ;
; multi5:mux1|Mux7~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[8]                                                                    ; 1       ;
; multi5:mux1|Mux8~1                                                                                       ; 1       ;
; multi5:mux1|Mux8~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[7]                                                                    ; 1       ;
; multi5:mux1|Mux9~1                                                                                       ; 1       ;
; multi5:mux1|Mux9~0                                                                                       ; 1       ;
; registrador16bits:inRegister|saida[6]                                                                    ; 1       ;
; multi5:mux1|Mux10~1                                                                                      ; 1       ;
; multi5:mux1|Mux10~0                                                                                      ; 1       ;
; registrador16bits:inRegister|saida[5]                                                                    ; 1       ;
; multi5:mux1|Mux11~1                                                                                      ; 1       ;
; multi5:mux1|Mux11~0                                                                                      ; 1       ;
; registrador16bits:inRegister|saida[4]                                                                    ; 1       ;
; multi5:mux1|Mux12~1                                                                                      ; 1       ;
; multi5:mux1|Mux12~0                                                                                      ; 1       ;
; registrador16bits:inRegister|saida[3]                                                                    ; 1       ;
; multi5:mux1|Mux13~1                                                                                      ; 1       ;
; multi5:mux1|Mux13~0                                                                                      ; 1       ;
; registrador16bits:inRegister|saida[2]                                                                    ; 1       ;
; multi5:mux1|Mux14~1                                                                                      ; 1       ;
; multi5:mux1|Mux14~0                                                                                      ; 1       ;
; registrador16bits:inRegister|saida[1]                                                                    ; 1       ;
; multi5:mux1|Mux15~1                                                                                      ; 1       ;
; multi5:mux1|Mux15~0                                                                                      ; 1       ;
; registrador16bits:inRegister|saida[0]                                                                    ; 1       ;
; multi2:mux3|saida~7                                                                                      ; 1       ;
; pilhareg:Rp|saida[7]                                                                                     ; 1       ;
; multi2:mux3|saida~6                                                                                      ; 1       ;
; pilhareg:Rp|saida[6]                                                                                     ; 1       ;
; multi2:mux3|saida~5                                                                                      ; 1       ;
; pilhareg:Rp|saida[5]                                                                                     ; 1       ;
; multi2:mux3|saida~4                                                                                      ; 1       ;
; pilhareg:Rp|saida[4]                                                                                     ; 1       ;
; multi2:mux3|saida~3                                                                                      ; 1       ;
; pilhareg:Rp|saida[3]                                                                                     ; 1       ;
; multi2:mux3|saida~2                                                                                      ; 1       ;
; pilhareg:Rp|saida[2]                                                                                     ; 1       ;
; multi2:mux3|saida~1                                                                                      ; 1       ;
; pilhareg:Rp|saida[1]                                                                                     ; 1       ;
; multi2:mux3|saida~0                                                                                      ; 1       ;
; pilhareg:Rp|saida[0]                                                                                     ; 1       ;
; registrador16bits:r6|saida[15]~16                                                                        ; 1       ;
; registrador16bits:r4|saida[15]~16                                                                        ; 1       ;
; registrador16bits:r5|saida[15]~16                                                                        ; 1       ;
; registrador16bits:r3|saida[15]~16                                                                        ; 1       ;
; registrador16bits:r0|saida[15]~16                                                                        ; 1       ;
; registrador16bits:r2|saida[15]~16                                                                        ; 1       ;
; registrador16bits:r1|saida[15]~16                                                                        ; 1       ;
; registrador16bits:r6|saida[14]~15                                                                        ; 1       ;
; registrador16bits:r4|saida[14]~15                                                                        ; 1       ;
; registrador16bits:r3|saida[14]~15                                                                        ; 1       ;
; registrador16bits:r0|saida[14]~15                                                                        ; 1       ;
; registrador16bits:r1|saida[14]~15                                                                        ; 1       ;
; registrador16bits:r2|saida[14]~15                                                                        ; 1       ;
; registrador16bits:r5|saida[14]~15                                                                        ; 1       ;
; registrador16bits:r6|saida[13]~14                                                                        ; 1       ;
; registrador16bits:r4|saida[13]~14                                                                        ; 1       ;
; registrador16bits:r5|saida[13]~14                                                                        ; 1       ;
; registrador16bits:r3|saida[13]~14                                                                        ; 1       ;
; registrador16bits:r0|saida[13]~14                                                                        ; 1       ;
; registrador16bits:r2|saida[13]~14                                                                        ; 1       ;
; registrador16bits:r1|saida[13]~14                                                                        ; 1       ;
; registrador16bits:r6|saida[12]~13                                                                        ; 1       ;
; registrador16bits:r4|saida[12]~13                                                                        ; 1       ;
; registrador16bits:r3|saida[12]~13                                                                        ; 1       ;
; registrador16bits:r0|saida[12]~13                                                                        ; 1       ;
; registrador16bits:r1|saida[12]~13                                                                        ; 1       ;
; registrador16bits:r2|saida[12]~13                                                                        ; 1       ;
; registrador16bits:r5|saida[12]~13                                                                        ; 1       ;
; registrador16bits:r6|saida[11]~12                                                                        ; 1       ;
; registrador16bits:r4|saida[11]~12                                                                        ; 1       ;
; registrador16bits:r5|saida[11]~12                                                                        ; 1       ;
; registrador16bits:r3|saida[11]~12                                                                        ; 1       ;
; registrador16bits:r0|saida[11]~12                                                                        ; 1       ;
; registrador16bits:r2|saida[11]~12                                                                        ; 1       ;
; registrador16bits:r1|saida[11]~12                                                                        ; 1       ;
; registrador16bits:r6|saida[10]~11                                                                        ; 1       ;
; registrador16bits:r4|saida[10]~11                                                                        ; 1       ;
; registrador16bits:r3|saida[10]~11                                                                        ; 1       ;
; registrador16bits:r0|saida[10]~11                                                                        ; 1       ;
; registrador16bits:r1|saida[10]~11                                                                        ; 1       ;
; registrador16bits:r2|saida[10]~11                                                                        ; 1       ;
; registrador16bits:r5|saida[10]~11                                                                        ; 1       ;
; registrador16bits:r6|saida[9]~10                                                                         ; 1       ;
; registrador16bits:r4|saida[9]~10                                                                         ; 1       ;
; registrador16bits:r5|saida[9]~10                                                                         ; 1       ;
; registrador16bits:r3|saida[9]~10                                                                         ; 1       ;
; registrador16bits:r0|saida[9]~10                                                                         ; 1       ;
; registrador16bits:r2|saida[9]~10                                                                         ; 1       ;
; registrador16bits:r1|saida[9]~10                                                                         ; 1       ;
; registrador16bits:r6|saida[8]~9                                                                          ; 1       ;
; registrador16bits:r4|saida[8]~9                                                                          ; 1       ;
; registrador16bits:r3|saida[8]~9                                                                          ; 1       ;
; registrador16bits:r0|saida[8]~9                                                                          ; 1       ;
; registrador16bits:r1|saida[8]~9                                                                          ; 1       ;
; registrador16bits:r2|saida[8]~9                                                                          ; 1       ;
; registrador16bits:r5|saida[8]~9                                                                          ; 1       ;
; registrador16bits:r6|saida[7]~8                                                                          ; 1       ;
; registrador16bits:r4|saida[7]~8                                                                          ; 1       ;
; registrador16bits:r5|saida[7]~8                                                                          ; 1       ;
; registrador16bits:r3|saida[7]~8                                                                          ; 1       ;
; registrador16bits:r0|saida[7]~8                                                                          ; 1       ;
; registrador16bits:r2|saida[7]~8                                                                          ; 1       ;
; registrador16bits:r1|saida[7]~8                                                                          ; 1       ;
; registrador16bits:r6|saida[6]~7                                                                          ; 1       ;
; registrador16bits:r4|saida[6]~7                                                                          ; 1       ;
; registrador16bits:r3|saida[6]~7                                                                          ; 1       ;
; registrador16bits:r0|saida[6]~7                                                                          ; 1       ;
; registrador16bits:r1|saida[6]~7                                                                          ; 1       ;
; registrador16bits:r2|saida[6]~7                                                                          ; 1       ;
; registrador16bits:r5|saida[6]~7                                                                          ; 1       ;
; registrador16bits:r6|saida[5]~6                                                                          ; 1       ;
; registrador16bits:r4|saida[5]~6                                                                          ; 1       ;
; registrador16bits:r5|saida[5]~6                                                                          ; 1       ;
; registrador16bits:r3|saida[5]~6                                                                          ; 1       ;
; registrador16bits:r0|saida[5]~6                                                                          ; 1       ;
; registrador16bits:r2|saida[5]~6                                                                          ; 1       ;
; registrador16bits:r1|saida[5]~6                                                                          ; 1       ;
; registrador16bits:r6|saida[4]~5                                                                          ; 1       ;
; registrador16bits:r4|saida[4]~5                                                                          ; 1       ;
; registrador16bits:r3|saida[4]~5                                                                          ; 1       ;
; registrador16bits:r0|saida[4]~5                                                                          ; 1       ;
; registrador16bits:r1|saida[4]~5                                                                          ; 1       ;
; registrador16bits:r2|saida[4]~5                                                                          ; 1       ;
; registrador16bits:r5|saida[4]~5                                                                          ; 1       ;
; registrador16bits:r6|saida[3]~4                                                                          ; 1       ;
; registrador16bits:r4|saida[3]~4                                                                          ; 1       ;
; registrador16bits:r5|saida[3]~4                                                                          ; 1       ;
; registrador16bits:r3|saida[3]~4                                                                          ; 1       ;
; registrador16bits:r0|saida[3]~4                                                                          ; 1       ;
; registrador16bits:r2|saida[3]~4                                                                          ; 1       ;
; registrador16bits:r1|saida[3]~4                                                                          ; 1       ;
; registrador16bits:r6|saida[2]~3                                                                          ; 1       ;
; registrador16bits:r4|saida[2]~3                                                                          ; 1       ;
; registrador16bits:r3|saida[2]~3                                                                          ; 1       ;
; registrador16bits:r0|saida[2]~3                                                                          ; 1       ;
; registrador16bits:r1|saida[2]~3                                                                          ; 1       ;
; registrador16bits:r2|saida[2]~3                                                                          ; 1       ;
; registrador16bits:r5|saida[2]~3                                                                          ; 1       ;
; registrador16bits:r6|saida[1]~2                                                                          ; 1       ;
; registrador16bits:r4|saida[1]~2                                                                          ; 1       ;
; registrador16bits:r5|saida[1]~2                                                                          ; 1       ;
; registrador16bits:r3|saida[1]~2                                                                          ; 1       ;
; registrador16bits:r0|saida[1]~2                                                                          ; 1       ;
; registrador16bits:r2|saida[1]~2                                                                          ; 1       ;
; registrador16bits:r1|saida[1]~2                                                                          ; 1       ;
; registrador16bits:r6|saida[0]~0                                                                          ; 1       ;
; registrador16bits:r4|saida[0]~0                                                                          ; 1       ;
; registrador16bits:r3|saida[0]~0                                                                          ; 1       ;
; registrador16bits:r0|saida[0]~0                                                                          ; 1       ;
; registrador16bits:r1|saida[0]~0                                                                          ; 1       ;
; registrador16bits:r2|saida[0]~0                                                                          ; 1       ;
; registrador16bits:r5|saida[0]~0                                                                          ; 1       ;
; multi2:mux3|saida[7]                                                                                     ; 1       ;
; multi2:mux3|saida[6]                                                                                     ; 1       ;
; multi2:mux3|saida[5]                                                                                     ; 1       ;
; multi2:mux3|saida[4]                                                                                     ; 1       ;
; multi2:mux3|saida[3]                                                                                     ; 1       ;
; multi2:mux3|saida[2]                                                                                     ; 1       ;
; multi2:mux3|saida[1]                                                                                     ; 1       ;
; multi2:mux3|saida[0]                                                                                     ; 1       ;
; multi7:mux7_registers1|Mux1~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux1~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux1~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux1~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux0~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux0~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux0~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux0~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux3~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux3~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux3~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux3~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux2~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux2~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux2~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux2~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux5~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux5~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux5~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux5~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux4~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux4~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux4~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux4~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux7~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux7~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux7~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux7~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux6~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux6~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux6~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux6~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux9~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux9~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux9~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux9~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux8~3                                                                            ; 1       ;
; multi7:mux7_registers1|Mux8~2                                                                            ; 1       ;
; multi7:mux7_registers1|Mux8~1                                                                            ; 1       ;
; multi7:mux7_registers1|Mux8~0                                                                            ; 1       ;
; multi7:mux7_registers1|Mux11~3                                                                           ; 1       ;
; multi7:mux7_registers1|Mux11~2                                                                           ; 1       ;
; multi7:mux7_registers1|Mux11~1                                                                           ; 1       ;
; multi7:mux7_registers1|Mux11~0                                                                           ; 1       ;
; multi7:mux7_registers1|Mux10~3                                                                           ; 1       ;
; multi7:mux7_registers1|Mux10~2                                                                           ; 1       ;
; multi7:mux7_registers1|Mux10~1                                                                           ; 1       ;
; multi7:mux7_registers1|Mux10~0                                                                           ; 1       ;
; multi7:mux7_registers1|Mux13~3                                                                           ; 1       ;
; multi7:mux7_registers1|Mux13~2                                                                           ; 1       ;
; multi7:mux7_registers1|Mux13~1                                                                           ; 1       ;
; multi7:mux7_registers1|Mux13~0                                                                           ; 1       ;
; multi7:mux7_registers1|Mux12~3                                                                           ; 1       ;
; multi7:mux7_registers1|Mux12~2                                                                           ; 1       ;
; multi7:mux7_registers1|Mux12~1                                                                           ; 1       ;
; multi7:mux7_registers1|Mux12~0                                                                           ; 1       ;
; multi7:mux7_registers1|Mux15~3                                                                           ; 1       ;
; multi7:mux7_registers1|Mux15~2                                                                           ; 1       ;
; multi7:mux7_registers1|Mux15~1                                                                           ; 1       ;
; multi7:mux7_registers1|Mux15~0                                                                           ; 1       ;
; multi7:mux7_registers1|Mux14~3                                                                           ; 1       ;
; multi7:mux7_registers1|Mux14~2                                                                           ; 1       ;
; multi7:mux7_registers1|Mux14~1                                                                           ; 1       ;
; multi7:mux7_registers1|Mux14~0                                                                           ; 1       ;
; multi7:mux7_registers2|Mux0~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux0~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux0~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux0~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux1~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux1~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux1~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux1~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux2~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux2~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux2~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux2~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux3~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux3~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux3~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux3~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux4~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux4~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux4~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux4~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux5~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux5~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux5~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux5~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux6~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux6~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux6~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux6~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux7~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux7~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux7~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux7~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux8~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux8~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux8~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux8~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux9~3                                                                            ; 1       ;
; multi7:mux7_registers2|Mux9~2                                                                            ; 1       ;
; multi7:mux7_registers2|Mux9~1                                                                            ; 1       ;
; multi7:mux7_registers2|Mux9~0                                                                            ; 1       ;
; multi7:mux7_registers2|Mux10~3                                                                           ; 1       ;
; multi7:mux7_registers2|Mux10~2                                                                           ; 1       ;
; multi7:mux7_registers2|Mux10~1                                                                           ; 1       ;
; multi7:mux7_registers2|Mux10~0                                                                           ; 1       ;
; multi7:mux7_registers2|Mux11~3                                                                           ; 1       ;
; multi7:mux7_registers2|Mux11~2                                                                           ; 1       ;
; multi7:mux7_registers2|Mux11~1                                                                           ; 1       ;
; multi7:mux7_registers2|Mux11~0                                                                           ; 1       ;
; multi7:mux7_registers2|Mux12~3                                                                           ; 1       ;
; multi7:mux7_registers2|Mux12~2                                                                           ; 1       ;
; multi7:mux7_registers2|Mux12~1                                                                           ; 1       ;
; multi7:mux7_registers2|Mux12~0                                                                           ; 1       ;
; multi7:mux7_registers2|Mux13~3                                                                           ; 1       ;
; multi7:mux7_registers2|Mux13~2                                                                           ; 1       ;
; multi7:mux7_registers2|Mux13~1                                                                           ; 1       ;
; multi7:mux7_registers2|Mux13~0                                                                           ; 1       ;
; multi7:mux7_registers2|Mux14~3                                                                           ; 1       ;
; multi7:mux7_registers2|Mux14~2                                                                           ; 1       ;
; multi7:mux7_registers2|Mux14~1                                                                           ; 1       ;
; multi7:mux7_registers2|Mux14~0                                                                           ; 1       ;
; multi7:mux7_registers2|Mux15~3                                                                           ; 1       ;
; multi7:mux7_registers2|Mux15~2                                                                           ; 1       ;
; multi7:mux7_registers2|Mux15~1                                                                           ; 1       ;
; multi7:mux7_registers2|Mux15~0                                                                           ; 1       ;
; comparador:compare|saida~1                                                                               ; 1       ;
; comparador:compare|saida~0                                                                               ; 1       ;
; comparador:compare|Equal0~11                                                                             ; 1       ;
; comparador:compare|Equal0~8                                                                              ; 1       ;
; comparador:compare|Equal0~5                                                                              ; 1       ;
; comparador:compare|Equal0~3                                                                              ; 1       ;
; comparador:compare|Equal0~2                                                                              ; 1       ;
; comparador:compare|Equal0~1                                                                              ; 1       ;
; comparador:compare|Equal0~0                                                                              ; 1       ;
; registrador16bits:RSaida|saida[15]~16                                                                    ; 1       ;
; registrador16bits:RSaida|saida[14]~15                                                                    ; 1       ;
; registrador16bits:RSaida|saida[13]~14                                                                    ; 1       ;
; registrador16bits:RSaida|saida[12]~13                                                                    ; 1       ;
; registrador16bits:RSaida|saida[11]~12                                                                    ; 1       ;
; registrador16bits:RSaida|saida[10]~11                                                                    ; 1       ;
; registrador16bits:RSaida|saida[9]~10                                                                     ; 1       ;
; registrador16bits:RSaida|saida[8]~9                                                                      ; 1       ;
; registrador16bits:RSaida|saida[7]~8                                                                      ; 1       ;
; registrador16bits:RSaida|saida[6]~7                                                                      ; 1       ;
; registrador16bits:RSaida|saida[5]~6                                                                      ; 1       ;
; registrador16bits:RSaida|saida[4]~5                                                                      ; 1       ;
; registrador16bits:RSaida|saida[3]~4                                                                      ; 1       ;
; registrador16bits:RSaida|saida[2]~3                                                                      ; 1       ;
; registrador16bits:RSaida|saida[1]~2                                                                      ; 1       ;
; registrador16bits:RSaida|saida[0]~0                                                                      ; 1       ;
; registrador16bits:regInstrucao|saida[15]~16                                                              ; 1       ;
; registrador16bits:regInstrucao|saida[14]~15                                                              ; 1       ;
; registrador16bits:regInstrucao|saida[13]~14                                                              ; 1       ;
; registrador16bits:regInstrucao|saida[12]~13                                                              ; 1       ;
; registrador16bits:regInstrucao|saida[11]~12                                                              ; 1       ;
; registrador16bits:regInstrucao|saida[10]~11                                                              ; 1       ;
; registrador16bits:regInstrucao|saida[9]~10                                                               ; 1       ;
; registrador16bits:regInstrucao|saida[8]~9                                                                ; 1       ;
; registrador16bits:regInstrucao|saida[7]~8                                                                ; 1       ;
; registrador16bits:regInstrucao|saida[6]~7                                                                ; 1       ;
; registrador16bits:regInstrucao|saida[5]~6                                                                ; 1       ;
; registrador16bits:regInstrucao|saida[4]~5                                                                ; 1       ;
; registrador16bits:regInstrucao|saida[3]~4                                                                ; 1       ;
; registrador16bits:regInstrucao|saida[2]~3                                                                ; 1       ;
; registrador16bits:regInstrucao|saida[1]~2                                                                ; 1       ;
; registrador16bits:regInstrucao|saida[0]~0                                                                ; 1       ;
; comparador:compare|saida[1]                                                                              ; 1       ;
; comparador:compare|saida[0]                                                                              ; 1       ;
; registrador16bits:RSaida|saida[15]                                                                       ; 1       ;
; registrador16bits:RSaida|saida[14]                                                                       ; 1       ;
; registrador16bits:RSaida|saida[13]                                                                       ; 1       ;
; registrador16bits:RSaida|saida[12]                                                                       ; 1       ;
; registrador16bits:RSaida|saida[11]                                                                       ; 1       ;
; registrador16bits:RSaida|saida[10]                                                                       ; 1       ;
; registrador16bits:RSaida|saida[9]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[8]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[7]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[6]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[5]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[4]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[3]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[2]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[1]                                                                        ; 1       ;
; registrador16bits:RSaida|saida[0]                                                                        ; 1       ;
; ULA:alu|Add0~48                                                                                          ; 1       ;
; ULA:alu|saida[15]~15                                                                                     ; 1       ;
; ULA:alu|Add0~46                                                                                          ; 1       ;
; ULA:alu|Add0~45                                                                                          ; 1       ;
; ULA:alu|saida[14]~14                                                                                     ; 1       ;
; ULA:alu|Add0~43                                                                                          ; 1       ;
; ULA:alu|Add0~42                                                                                          ; 1       ;
; ULA:alu|saida[13]~13                                                                                     ; 1       ;
; ULA:alu|Add0~40                                                                                          ; 1       ;
; ULA:alu|Add0~39                                                                                          ; 1       ;
; ULA:alu|saida[12]~12                                                                                     ; 1       ;
; ULA:alu|Add0~37                                                                                          ; 1       ;
; ULA:alu|Add0~36                                                                                          ; 1       ;
; ULA:alu|saida[11]~11                                                                                     ; 1       ;
; ULA:alu|Add0~34                                                                                          ; 1       ;
; ULA:alu|Add0~33                                                                                          ; 1       ;
; ULA:alu|saida[10]~10                                                                                     ; 1       ;
; ULA:alu|Add0~31                                                                                          ; 1       ;
; ULA:alu|Add0~30                                                                                          ; 1       ;
; ULA:alu|saida[9]~9                                                                                       ; 1       ;
; ULA:alu|Add0~28                                                                                          ; 1       ;
; ULA:alu|Add0~27                                                                                          ; 1       ;
; ULA:alu|saida[8]~8                                                                                       ; 1       ;
; ULA:alu|Add0~25                                                                                          ; 1       ;
; ULA:alu|Add0~24                                                                                          ; 1       ;
; ULA:alu|saida[7]~7                                                                                       ; 1       ;
; ULA:alu|Add0~22                                                                                          ; 1       ;
; ULA:alu|Add0~21                                                                                          ; 1       ;
; ULA:alu|saida[6]~6                                                                                       ; 1       ;
; ULA:alu|Add0~19                                                                                          ; 1       ;
; ULA:alu|Add0~18                                                                                          ; 1       ;
; ULA:alu|saida[5]~5                                                                                       ; 1       ;
; ULA:alu|Add0~16                                                                                          ; 1       ;
; ULA:alu|Add0~15                                                                                          ; 1       ;
; ULA:alu|saida[4]~4                                                                                       ; 1       ;
; ULA:alu|Add0~13                                                                                          ; 1       ;
; ULA:alu|Add0~12                                                                                          ; 1       ;
; ULA:alu|saida[3]~3                                                                                       ; 1       ;
; ULA:alu|Add0~10                                                                                          ; 1       ;
; ULA:alu|Add0~9                                                                                           ; 1       ;
; ULA:alu|saida[2]~2                                                                                       ; 1       ;
; ULA:alu|Add0~7                                                                                           ; 1       ;
; ULA:alu|Add0~6                                                                                           ; 1       ;
; ULA:alu|saida[1]~1                                                                                       ; 1       ;
; ULA:alu|Add0~4                                                                                           ; 1       ;
; ULA:alu|Add0~3                                                                                           ; 1       ;
; ULA:alu|Add0~2                                                                                           ; 1       ;
; ULA:alu|saida[0]~0                                                                                       ; 1       ;
; ULA:alu|saida[15]~reg0                                                                                   ; 1       ;
; ULA:alu|saida[14]~reg0                                                                                   ; 1       ;
; ULA:alu|saida[13]~reg0                                                                                   ; 1       ;
; ULA:alu|saida[12]~reg0                                                                                   ; 1       ;
; ULA:alu|saida[11]~reg0                                                                                   ; 1       ;
; ULA:alu|saida[10]~reg0                                                                                   ; 1       ;
; ULA:alu|saida[9]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[8]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[7]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[6]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[5]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[4]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[3]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[2]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[1]~reg0                                                                                    ; 1       ;
; ULA:alu|saida[0]~reg0                                                                                    ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[9]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[10]       ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[11]       ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[12]       ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[13]       ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[14]       ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[15]       ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[1]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[2]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[3]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[4]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[5]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[6]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[7]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[8]        ; 1       ;
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|q_a[0]        ; 1       ;
; PC:contadordeprograma|PC_out[7]~22                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[6]~21                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[6]~20                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[5]~19                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[5]~18                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[4]~17                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[4]~16                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[3]~15                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[3]~14                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[2]~13                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[2]~12                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[1]~11                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[1]~10                                                                       ; 1       ;
; PC:contadordeprograma|PC_out[0]~9                                                                        ; 1       ;
; PC:contadordeprograma|PC_out[0]~8                                                                        ; 1       ;
; comparador:compare|LessThan0~29                                                                          ; 1       ;
; comparador:compare|LessThan0~27                                                                          ; 1       ;
; comparador:compare|LessThan0~25                                                                          ; 1       ;
; comparador:compare|LessThan0~23                                                                          ; 1       ;
; comparador:compare|LessThan0~21                                                                          ; 1       ;
; comparador:compare|LessThan0~19                                                                          ; 1       ;
; comparador:compare|LessThan0~17                                                                          ; 1       ;
; comparador:compare|LessThan0~15                                                                          ; 1       ;
; comparador:compare|LessThan0~13                                                                          ; 1       ;
; comparador:compare|LessThan0~11                                                                          ; 1       ;
; comparador:compare|LessThan0~9                                                                           ; 1       ;
; comparador:compare|LessThan0~7                                                                           ; 1       ;
; comparador:compare|LessThan0~5                                                                           ; 1       ;
; comparador:compare|LessThan0~3                                                                           ; 1       ;
; comparador:compare|LessThan0~1                                                                           ; 1       ;
; comparador:compare|LessThan1~30                                                                          ; 1       ;
; comparador:compare|LessThan1~29                                                                          ; 1       ;
; comparador:compare|LessThan1~27                                                                          ; 1       ;
; comparador:compare|LessThan1~25                                                                          ; 1       ;
; comparador:compare|LessThan1~23                                                                          ; 1       ;
; comparador:compare|LessThan1~21                                                                          ; 1       ;
; comparador:compare|LessThan1~19                                                                          ; 1       ;
; comparador:compare|LessThan1~17                                                                          ; 1       ;
; comparador:compare|LessThan1~15                                                                          ; 1       ;
; comparador:compare|LessThan1~13                                                                          ; 1       ;
; comparador:compare|LessThan1~11                                                                          ; 1       ;
; comparador:compare|LessThan1~9                                                                           ; 1       ;
; comparador:compare|LessThan1~7                                                                           ; 1       ;
; comparador:compare|LessThan1~5                                                                           ; 1       ;
; comparador:compare|LessThan1~3                                                                           ; 1       ;
; comparador:compare|LessThan1~1                                                                           ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[9]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[10] ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[11] ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[12] ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[13] ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[14] ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[15] ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[1]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[2]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[3]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[4]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[5]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[6]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[7]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[8]  ; 1       ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|q_a[0]  ; 1       ;
+----------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+------------+----------------------+-----------------+-----------------+
; Name                                                                                                        ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                   ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+------------+----------------------+-----------------+-----------------+
; MemoriadeDados:memoriaDados|altsyncram:altsyncram_component|altsyncram_vsa1:auto_generated|ALTSYNCRAM       ; AUTO ; Single Port ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; None                  ; M4K_X23_Y8 ; Don't care           ; Don't care      ; Don't care      ;
; memoriaDePrograma:memoriaPrograma|altsyncram:altsyncram_component|altsyncram_6091:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; memoriaDePrograma.mif ; M4K_X23_Y9 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 853 / 15,666 ( 5 % )   ;
; C16 interconnects           ; 10 / 812 ( 1 % )       ;
; C4 interconnects            ; 378 / 11,424 ( 3 % )   ;
; Direct links                ; 120 / 15,666 ( < 1 % ) ;
; Global clocks               ; 2 / 8 ( 25 % )         ;
; Local interconnects         ; 212 / 4,608 ( 5 % )    ;
; R24 interconnects           ; 15 / 652 ( 2 % )       ;
; R4 interconnects            ; 481 / 13,328 ( 4 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.79) ; Number of LABs  (Total = 39) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 7                            ;
; 16                                          ; 21                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.69) ; Number of LABs  (Total = 39) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 34                           ;
; 1 Clock enable                     ; 16                           ;
; 1 Sync. load                       ; 11                           ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.41) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 5                            ;
; 20                                           ; 1                            ;
; 21                                           ; 5                            ;
; 22                                           ; 1                            ;
; 23                                           ; 6                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.51) ; Number of LABs  (Total = 39) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 6                            ;
; 7                                               ; 1                            ;
; 8                                               ; 5                            ;
; 9                                               ; 3                            ;
; 10                                              ; 1                            ;
; 11                                              ; 4                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.21) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 5                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 3                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5F256C6 for design "datapath"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8F256C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location N14
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 98 pins of 98 total pins
    Info (169086): Pin RIout[0] not assigned to an exact location on the device
    Info (169086): Pin RIout[1] not assigned to an exact location on the device
    Info (169086): Pin RIout[2] not assigned to an exact location on the device
    Info (169086): Pin RIout[3] not assigned to an exact location on the device
    Info (169086): Pin RIout[4] not assigned to an exact location on the device
    Info (169086): Pin RIout[5] not assigned to an exact location on the device
    Info (169086): Pin RIout[6] not assigned to an exact location on the device
    Info (169086): Pin RIout[7] not assigned to an exact location on the device
    Info (169086): Pin RIout[8] not assigned to an exact location on the device
    Info (169086): Pin RIout[9] not assigned to an exact location on the device
    Info (169086): Pin RIout[10] not assigned to an exact location on the device
    Info (169086): Pin RIout[11] not assigned to an exact location on the device
    Info (169086): Pin RIout[12] not assigned to an exact location on the device
    Info (169086): Pin RIout[13] not assigned to an exact location on the device
    Info (169086): Pin RIout[14] not assigned to an exact location on the device
    Info (169086): Pin RIout[15] not assigned to an exact location on the device
    Info (169086): Pin saida[0] not assigned to an exact location on the device
    Info (169086): Pin saida[1] not assigned to an exact location on the device
    Info (169086): Pin saida[2] not assigned to an exact location on the device
    Info (169086): Pin saida[3] not assigned to an exact location on the device
    Info (169086): Pin saida[4] not assigned to an exact location on the device
    Info (169086): Pin saida[5] not assigned to an exact location on the device
    Info (169086): Pin saida[6] not assigned to an exact location on the device
    Info (169086): Pin saida[7] not assigned to an exact location on the device
    Info (169086): Pin saida[8] not assigned to an exact location on the device
    Info (169086): Pin saida[9] not assigned to an exact location on the device
    Info (169086): Pin saida[10] not assigned to an exact location on the device
    Info (169086): Pin saida[11] not assigned to an exact location on the device
    Info (169086): Pin saida[12] not assigned to an exact location on the device
    Info (169086): Pin saida[13] not assigned to an exact location on the device
    Info (169086): Pin saida[14] not assigned to an exact location on the device
    Info (169086): Pin saida[15] not assigned to an exact location on the device
    Info (169086): Pin out_comparador[0] not assigned to an exact location on the device
    Info (169086): Pin out_comparador[1] not assigned to an exact location on the device
    Info (169086): Pin ld_RI not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin reset_RI not assigned to an exact location on the device
    Info (169086): Pin ld_RS not assigned to an exact location on the device
    Info (169086): Pin reset_RS not assigned to an exact location on the device
    Info (169086): Pin sel_mux7_2[2] not assigned to an exact location on the device
    Info (169086): Pin sel_mux7_2[0] not assigned to an exact location on the device
    Info (169086): Pin sel_mux7_2[1] not assigned to an exact location on the device
    Info (169086): Pin sel_mux7_1[2] not assigned to an exact location on the device
    Info (169086): Pin sel_mux7_1[0] not assigned to an exact location on the device
    Info (169086): Pin sel_mux7_1[1] not assigned to an exact location on the device
    Info (169086): Pin reset_PC not assigned to an exact location on the device
    Info (169086): Pin ld_PC not assigned to an exact location on the device
    Info (169086): Pin incrementar_PC not assigned to an exact location on the device
    Info (169086): Pin ld_r5 not assigned to an exact location on the device
    Info (169086): Pin reset_r5 not assigned to an exact location on the device
    Info (169086): Pin ld_r2 not assigned to an exact location on the device
    Info (169086): Pin reset_r2 not assigned to an exact location on the device
    Info (169086): Pin ld_r1 not assigned to an exact location on the device
    Info (169086): Pin reset_r1 not assigned to an exact location on the device
    Info (169086): Pin ld_r0 not assigned to an exact location on the device
    Info (169086): Pin reset_r0 not assigned to an exact location on the device
    Info (169086): Pin ld_r3 not assigned to an exact location on the device
    Info (169086): Pin reset_r3 not assigned to an exact location on the device
    Info (169086): Pin ld_r4 not assigned to an exact location on the device
    Info (169086): Pin reset_r4 not assigned to an exact location on the device
    Info (169086): Pin ld_r6 not assigned to an exact location on the device
    Info (169086): Pin reset_r6 not assigned to an exact location on the device
    Info (169086): Pin sel_mux2_1 not assigned to an exact location on the device
    Info (169086): Pin sel_mux5_1[1] not assigned to an exact location on the device
    Info (169086): Pin sel_mux5_1[0] not assigned to an exact location on the device
    Info (169086): Pin sel_mux5_1[2] not assigned to an exact location on the device
    Info (169086): Pin ld_RP not assigned to an exact location on the device
    Info (169086): Pin reset_RP not assigned to an exact location on the device
    Info (169086): Pin in_RE[0] not assigned to an exact location on the device
    Info (169086): Pin ld_RE not assigned to an exact location on the device
    Info (169086): Pin reset_RE not assigned to an exact location on the device
    Info (169086): Pin ld_MEM not assigned to an exact location on the device
    Info (169086): Pin MD_addr[0] not assigned to an exact location on the device
    Info (169086): Pin MD_addr[1] not assigned to an exact location on the device
    Info (169086): Pin MD_addr[2] not assigned to an exact location on the device
    Info (169086): Pin MD_addr[3] not assigned to an exact location on the device
    Info (169086): Pin MD_addr[4] not assigned to an exact location on the device
    Info (169086): Pin MD_addr[5] not assigned to an exact location on the device
    Info (169086): Pin MD_addr[6] not assigned to an exact location on the device
    Info (169086): Pin MD_addr[7] not assigned to an exact location on the device
    Info (169086): Pin sel_ULA[0] not assigned to an exact location on the device
    Info (169086): Pin sel_ULA[2] not assigned to an exact location on the device
    Info (169086): Pin sel_ULA[1] not assigned to an exact location on the device
    Info (169086): Pin in_RE[1] not assigned to an exact location on the device
    Info (169086): Pin in_RE[2] not assigned to an exact location on the device
    Info (169086): Pin in_RE[3] not assigned to an exact location on the device
    Info (169086): Pin in_RE[4] not assigned to an exact location on the device
    Info (169086): Pin in_RE[5] not assigned to an exact location on the device
    Info (169086): Pin in_RE[6] not assigned to an exact location on the device
    Info (169086): Pin in_RE[7] not assigned to an exact location on the device
    Info (169086): Pin in_RE[8] not assigned to an exact location on the device
    Info (169086): Pin in_RE[9] not assigned to an exact location on the device
    Info (169086): Pin in_RE[10] not assigned to an exact location on the device
    Info (169086): Pin in_RE[11] not assigned to an exact location on the device
    Info (169086): Pin in_RE[12] not assigned to an exact location on the device
    Info (169086): Pin in_RE[13] not assigned to an exact location on the device
    Info (169086): Pin in_RE[14] not assigned to an exact location on the device
    Info (169086): Pin in_RE[15] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node reset_PC (placed in PIN H1 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 96 (unused VREF, 3.3V VCCIO, 62 input, 34 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.48 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 34 output pins without output pin load capacitance assignment
    Info (306007): Pin "RIout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RIout[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_comparador[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_comparador[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/jarna/OneDrive/Área de Trabalho/microgeral/datapath/output_files/datapath.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4801 megabytes
    Info: Processing ended: Fri May 07 00:04:38 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/jarna/OneDrive/Área de Trabalho/microgeral/datapath/output_files/datapath.fit.smsg.


