## 实验报告要求

&emsp;&emsp;务必按照指导书网站提供的报告模板认真撰写！

## 提交要求

&emsp;&emsp;提交时，首先新建"<font color=green>**学号_姓名_CPU设计与实践**</font>"文件夹，并在其中放入下列文件/文件夹：

``` C
- 学号_姓名_CPU设计与实践
    |- 学号_姓名.doc/pdf /* 0. 实验报告 */
    |- single_cycle     /* 1. 单周期CPU源码文件夹 */
    |   |- xxx.v            /* 单周期CPU的Verilog源文件 */
    |   |- ...
    |- pipeline         /* 2. 流水线CPU源码文件夹 */
        |- xxx.v            /* 流水线CPU的Verilog源文件 (需提交可运行Trace的版本) */
        |- ...
```

!!! Warning
    - 不论是单周期还是流水线，只需 **提交.v格式的源文件** ，**不需提交Vivado工程**；
    - 流水线CPU要求 **提交能够运行Trace测试的版本** 的.v源代码；
    - 作业系统 **只支持提交.zip格式** 的压缩包；  
    - 作业系统 **不支持提交大于100MB** 的文件。

&emsp;&emsp;然后，将"<font color=green>**学号_姓名_CPU设计与实践**</font>"文件夹压缩<font color=orange>**打包成.zip**</font>，提交到作业系统。

&emsp;&emsp;提交<font color=red>**Deadline**</font>：请自行登录作业系统查看截止时间。
