<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Ney Laert Vilar Calazans)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=3309342336039521" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#RevisorPeriodico">Revisor de periódico</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	
		
		
		<a id="ancora-menu-projetos" href="#ProjetosPesquisa" class="acessibilidade separador"><span></span>Projetos</a>
		
	<script type='text/javascript'>menu.iniciar("projetos");</script>
		
		
		<div id="menu-projetos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ProjetosPesquisa">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetosDesenvolvimento">Projetos de desenvolvimento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("patentes-registros");</script>
		
		
		<a id="ancora-menu-patentes-registros" href="#PatentesRegistros" class="acessibilidade separador"><span></span>Patentes e Registros</a>
		
	
		
		
		<div id="menu-patentes-registros" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Patente">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputador">Programa de computador</a></li>
		
	
		
		
		<li><a href="#CultivarProtegida">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistrada">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrial">Desenho industrial</a></li>
		
	
		
		
		<li><a href="#MarcaRegistrada">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegrado">Topografia de circuito integrado</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("potencialInovacao");</script>
		
		
		<a id="ancora-menu-potencialInovacao" href="#PotencialInovacao" class="acessibilidade separador"><span></span>Inovação</a>
		
	
		
		
		<div id="menu-potencialInovacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#PatentePI">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorRegistradoPI">Programa de computador registrado</a></li>
		
	
		
		
		<li><a href="#CultivarProtegidaPI">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistradaPI">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrialRegistradoPI">Desenho industrial registrado</a></li>
		
	
		
		
		<li><a href="#MarcaRegistradaPI">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegradoRegistradaPI">Topografia de circuito integrado registrada</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorSemRegistroPI">Programa de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosPI">Produtos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicasPI">Processos ou técnicas</a></li>
		
	
		
		
		<li><a href="#ProjetosPesquisaPI">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetoDesenvolvimentoTecnologicoPI">Projeto de desenvolvimento tecnológico</a></li>
		
	
		
		
		<li><a href="#ProjetoExtensaoPI">Projeto de extensão</a></li>
		
	
		
		
		<li><a href="#OutrosProjetosPI">Outros projetos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventos">Organização de eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("citacoes");</script>
		
		
		<a id="ancora-menu-citacoes" href="#Citacoes" class="acessibilidade separador"><span></span>Citações</a>
		
	
		
		
		<div id="menu-citacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Citacoes">Citações no ISI</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SciELO</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SCOPUS</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações em outras bases bibliográficas</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4781414E5&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4781414E5"><div class="infpessoa">
<h2 class="nome">Ney Laert Vilar Calazans<br>
<br>
<span align="center" style="font-weight: bold" class="texto">Bolsista de Produtividade em Pesquisa do CNPq - N&iacute;vel 1C</span>
</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/3309342336039521</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 22/08/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">Concluiu o doutorado em Sciences Appliquées, Groupe Electricité - Université Catholique de Louvain, Bélgica, em 1993. Possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (1985) e mestrado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (1988). Atualmente é Professor Titular da Pontifícia Universidade Católica do Rio Grande do Sul e detém Bolsa de Produtividade em Pesquisa Nível 1C do CNPq. Coordena o curso de Engenharia de Computação na Escola Politécnica da PUCRS desde 2016. Entre Agosto/2014 e Julho/2015 realizou estágio pós-doutoral sênior na University of Southern California (USC) em Los Angeles com bolsa financiada pela agência CAPES. Já publicou 26 artigos em periódicos especializados e mais de 160 trabalhos em anais de eventos e possui 1 patente depositada. Possui 6 capítulos de livro e 1 livro publicados. Orientou 5 teses de doutorado e 26 dissertações de mestrado. Co-orientou 1 tese de doutorado, além de ter orientado 16 trabalhos de conclusão de curso nas áreas de Ciência da Computação, Engenharia de Computação e Engenharia Elétrica, bem como mais de 50 trabalhos de iniciação científica. Recebeu 15 prêmios e/ou homenagens. Atuou em dezenas de projetos de pesquisa, coordenando mais da metade destes. Atua em Ciência da Computação, com ênfase em Hardware. Suas áreas de pesquisa incluem temas como: Microeletrônica, Sistemas Digitais Não-Síncronos, Comunicação Intra-chip, Sistemas Embarcados e Aplicações em áreas como Telecomunicações e Arquiteturas de Computadores. Atua como revisor de artigos submetidos a periódicos tais como o IEEE Design and Test of Computers, as IEEE Transactions on: Computers, Education, VLSI Circuits, Computer-Aided Design of Circuits and Systems, e Parallel and Distributed Systems; o Microelectronics Journal, o IEDT Electronics Letters e o Journal of Integrated Circuits and Systems. Também atua como revisor em múltiplas conferências de suas áreas de pesquisa fins.<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ney Laert Vilar Calazans</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CALAZANS, N. L. V.;Calazans, N.;Calazans, Ney;CALAZANS, NEY L. V.;LAERT VILAR CALAZANS, NEY;CALAZANS, NEY LAERT VILAR;CALAZANS, NEYL V.;VILAR CALAZANS, N. L.;VILAR CALAZANS, N.L.;CALAZANS, NEY L.V.</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Endereço Profissional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pontifícia Universidade Católica do Rio Grande do Sul, Faculdade de Informática, Departamento de Fundamentos da Computação. <br class="clear" />Av. Ipiranga, 6681. Prédio 32, Sala 718<br class="clear" />Partenon<br class="clear" />90619-900 - Porto Alegre, RS - Brasil<br class="clear" />Telefone: (51) 33203611<br class="clear" />Ramal: 8718<br class="clear" />Fax: (51) 33203621<br class="clear" />URL da Homepage: <a target="blank" href="http://www.inf.pucrs.br/~calazans">http://www.inf.pucrs.br/~calazans</a></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1989 - 1993</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em Sciences Appliquées Groupe Electricité<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso=D"></span>. <br class="clear" />Université Catholique de Louvain, UCL, Bélgica.
		
	<br class="clear" />Título: State Minimization and State Assignment of Finite State Machines: their relationship and their impact on the implementation, Ano de obtenção: 1993. <br class="clear" />Orientador: Anne Marie Anckaert Trullemans. <br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: Máquinas de Estados Finitas; Codificação de Estados; Minimização de Estados; Codificação Booleana Restrita; Sistemas Digitais; Projeto Automatizado. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos / Especialidade: Microeletrônica. <br class="clear" />Setores de atividade: Industria Eletro-Eletrônica; Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1985 - 1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Computação<span class="ajaxCAPES" data-param="&codigoCurso=42001013004P4&nivelCurso=M"></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: CIPREDI: Contribuição Inicial para um Método de Concepção de Circuitos Integrados Pré-difundidos,Ano de Obtenção: 1988.<br class="clear" />Orientador: <a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8385283959153698'><img src='images/curriculo/logolattes.gif' /></a>Dante Augusto Couto Barone.<br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: Microeletrônica; Sistemas Digitais; Circuitos Pré-Difundidos; Gate Arrays.<br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" />Setores de atividade: Industria Eletro-Eletrônica; Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1978 - 1985</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaPosDoutorado">
<h1>P&oacute;s-doutorado</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pós-Doutorado. <br class="clear" />University of Southern California, USC, Estados Unidos.
		
	<br class="clear" />Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Outros / Área: Microeletrônica. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Celetista, Enquadramento Funcional: Professor titular, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Promovido por merecimento a professor titular, em Outubro de 1999.</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1993 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Celetista, Enquadramento Funcional: Professor Adjunto, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1994 - 1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Produtividade em Pesquisa, Enquadramento Funcional: Bolsista II-C, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1986 - 1993</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Celetista, Enquadramento Funcional: Professor horista, Carga horária: 8</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Professor ativo de 08/1986 a 03/1989; Afastado para doutorado no exterior com vínculo e ônus, entre 04/1989 a 10/1993</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/2016 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Engenharia, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Curso de Engenharia de Computação.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1994 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Sistemas Digitais e Sistemas Embarcados'>Sistemas Digitais e Sistemas Embarcados</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6/2002 - 6/2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Engenharia, Departamento de Engenharia da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro do Colegiado do Curso de Engenharia da Computação.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6/1994 - 06/2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Trabalho Individual I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/2004 - 12/2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão Coordenadora do PPGCC.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/2004 - 06/2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro do Colegiado do Curso de Bacharelado em Ciência da Computação.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2002 - 12/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2000 - 07/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Sistemas Digitais e Arquitetura de Computadores<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2004 - 6/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Laboratório de Organização de Computadores<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1995 - 3/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Orientação de Dissertação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2003 - 12/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Introdução à Informática<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2003 - 12/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Laboratório de Organização de Computadores<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2002 - 12/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Circuitos Digitais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/2000 - 12/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Prototipação Rápida e Computação Reconfigurável<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6/2000 - 9/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Projeto de Sistemas VLSI<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2001 - 7/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos Especiais em Sistemas Digitais I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2001 - 2/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, Programa de Pós Graduação Em Ciência da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão Coordenadora do PPGCC.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2000 - 12/2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Laboratório de Organização de Computadores<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2000 - 12/2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Computadores I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2000 - 12/2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos Especiais em Sistemas Digitais II<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1994 - 12/2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Trabalho Individual II<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2000 - 7/2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2000 - 7/2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos Especiais em Sistemas Digitais I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1998 - 12/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores<br class="clear" />Laboratório de Organização de Computadores<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1997 - 12/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Síntese Automatizada e Prototipação de Sistemas VLSI<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1997 - 8/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura e Sistemas Paralelos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1999 - 7/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Extensão universitária , Faculdade de Informática, Departamento de Fundamentos da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade de extensão realizada<br class="clear" />Dispositivos Programáveis - Arquitetura e Projeto. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6/1997 - 8/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Programação Distribuída e Paralela<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1994 - 1/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Computadores (nivelamento)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1997 - 12/1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1996 - 9/1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, Mestrado Em Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador de Curso.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6/1997 - 8/1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Projeto VLSI<br class="clear" />Complexidade de Algoritmos e Otimização<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1994 - 12/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Microprogramação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/1996 - 8/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Ferramentas de Projeto Auxiliado por Computador<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1996 - 7/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, Departamento de Fundamentos da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão de Promoção de Professores.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1996 - 5/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Lógica e Teoria da Computação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1994 - 12/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, Mestrado Em Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão Coordenadora do Curso de Mestrado em Informática.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6/1995 - 9/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Sistemas de Computação II<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1994 - 5/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Informática Teórica<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1994 - 12/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, Centro de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Centro de Informática.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1994 - 7/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Programação de Sistemas (Curso de Especialização)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1994 - 5/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Sistemas de Engenharia<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1993 - 3/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Faculdade de Informática, Departamento de Fundamentos da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão de Implantação do Programa de Mestrado em Informática.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1986 - 12/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Informática, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores<br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>University of Southern California, USC, Estados Unidos.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista, Enquadramento Funcional: Pós-Doutorando Sênior, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágio Pós-Doutoral Sênior com bolsa da CAPES, processo BEX 2129/14-0.</div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Digitel S A Indústria Eletrônica, DIGITEL, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1985 - 1985</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor público ou celetista, Enquadramento Funcional: Engenheiro de Desenvolvimento, Carga horária: 30</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1984 - 1984</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Estagiário, Enquadramento Funcional: Estagiário de Pesquisa e Desenvolvimento, Carga horária: 20</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1985 - 9/1985</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Serviços técnicos especializados , Pesquisa e Desenvolvimento, Grupo de Videotexto. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Serviço realizado<br class="clear" />Desenvolvimento de Equipamento de Videotexto. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4/1984 - 12/1984</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágios , Pesquisa e Desenvolvimento, Grupo de Videotexto. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágio realizado<br class="clear" />Desenvolvimento de Equipamento de Videotexto. </div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1988 - 1989</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor público ou celetista, Enquadramento Funcional: Engenheiro Pesquisador, Carga horária: 40</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1985 - 1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Assistente de Pesquisa, Carga horária: 20</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1980 - 1984</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Bolsista de Iniciação Científica, Carga horária: 20</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1988 - 3/1989</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Serviços técnicos especializados , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Serviço realizado<br class="clear" />Projeto SID-Microeletrônica - Desenvolvimento de CAD para CIs. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1985 - 3/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Microeletrônica'>Microeletrônica</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1982 - 3/1984</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Microeletrônica'>Microeletrônica</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1980 - 3/1982</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Centro de Processamento de Dados, Núcleo de Atendimento Ao Usuário Nau. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Projeto NAVSAT Navegação por Satélite - Marinha do Brasil'>Projeto NAVSAT Navegação por Satélite - Marinha do Brasil</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul, FAPERGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Membro de Comitê Assessor, Carga horária: 1</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/1999 - 3/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Serviços técnicos especializados , Conselho Técnico Administrativo, Comitê de Matemática, Estatística e Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Serviço realizado<br class="clear" />Membro de Comitê Assessor. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_Sistemas Digitais e Sistemas Embarcados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas Digitais e Sistemas Embarcados</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolver métodos e técnicas de projeto de circuitos e sistemas integrados, implementar e validar tais sistemas e empregar os mesmos na construção de aplicações de áreas selecionadas. Aplicar técnicas específicas para projetar e construir sistemas embarcados em áreas selecionadas.. <br class="clear" />Grande área: Engenharias<br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicações. <br class="clear" />Palavras-chave: Sistemas Digitais; Sistemas Embarcados; Circuitos Assíncronos; Circuitos Digitais.</div>
</div><a name='LP_Microeletr&ocirc;nica'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Microeletrônica</div>
</div><a name='LP_Microeletr&ocirc;nica'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Microeletrônica</div>
</div><a name='LP_Projeto NAVSAT Navega&ccedil;&atilde;o por Sat&eacute;lite - Marinha do Brasil'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto NAVSAT Navegação por Satélite - Marinha do Brasil</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosPesquisa">
<h1>Projetos de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_AC&Aacute;CIA-3 ? Arquiteturas e Circuitos Ass&iacute;ncronos: Comunica&ccedil;&atilde;o, Infraestrutura e Aplica&ccedil;&otilde;es Fase 3 (Coopera&ccedil;&atilde;o e Internacionaliza&ccedil;&atilde;o)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACÁCIA-3 ? Arquiteturas e Circuitos Assíncronos: Comunicação, Infraestrutura e Aplicações Fase 3 (Cooperação e Internacionalização)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O contexto da pesquisa proposta nesta Fase 3 envolve seis alvos: (i) Continuidade do desenvolvimento da biblioteca ASCEnD de standard cells e as ferramentas de CAD a ela associadas, em colaboração com um subconjunto do grupo de pesquisa GME da UFRGS (Prof. Ricardo Reis e alguns de seus doutorandos e mestrandos); (ii) O refinamento do template lógico dual-spacer NCL, proposto no escopo deste projeto, com alguma colaboração com outro subconjunto do grupo de pesquisa GME da UFRGS, os Profs. Renato Ribas e André Reis e alguns de seus doutorandos e mestrandos; (iii) O desenvolvimento de métodos de projeto baseados no template lógico dual-spacer NCL, proposto no escopo deste projeto; (iv) A continuidade das análises de topologias de circuito adequadas para projeto assíncrono, com ênfase em tecnologias submicrônicas em fase de adoção ou ainda em desenvolvimento, e.g. 28nm FDSOI, e FinFETs em 15nm, 12nm, 10nm e abaixo disto. Objetiva-se o desenvolvimento de circuitos assíncronos baseados nos templates dual-spacer e Blade (este último em cooperação com a University of Southern California); (v) A abordagem do problema de interfaces entre sistemas assíncronos e sistemas síncronos, tendo em vista o uso de estilos quasi-delay insensitive e bundled-data, seja com uso de protocolos de comunicação assíncronos de 4 fases ou de 2 fases. (vi) O projeto de circuitos assíncronos de maior porte com uso dos templates mencionados anteriormente (dual-spacer NCL e Blade), incluindo microprocessadores embarcados, redes intrachip de médio e grande porte e sistemas embarcados multiprocessados que integrem módulos assíncronos completos, integrados por redes intrachip assíncronas.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (6)  / Doutorado: (4) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Alexandre Morais Amory - Integrante / Fernando Gehm Moraes - Integrante / Peter Anthony Beerel - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_TERACOM-PUCRS TA 2015/01'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">TERACOM-PUCRS TA 2015/01<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Fernando Gehm Moraes em 16/10/2016.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Cooperação PUCRS empresa para desenvolvimento de equipamento de teste de redes ópticas de alta velocidade.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Alexandre Morais Amory - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" /></div>
</div><a name='PP_NACIF-DG - Contribui&ccedil;&otilde;es a um Novo Arcabou&ccedil;o para Circuitos Ass&iacute;ncronos: Projeto e Gera&ccedil;&atilde;o Automatizada'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">NACIF-DG - Contribuições a um Novo Arcabouço para Circuitos Assíncronos: Projeto e Geração Automatizada<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Os objetivos deste pós-doutorado são: (1) Dominar o processo de projeto eletrônico em nanotecnologias recentes, tais como FDSOI 28nm e abaixo. Este objetivo pressupõe o domínio da complexidade inerente às nanotecnologias modernas, onde efeitos antes irrelevantes adquirem importância crescente. Neste conjunto de efeitos considera-se sensibilidade a variações de processo, tensão de alimentação e temperatura (process, voltage and temperature ou PVT), bem como as características de operação em tensões near- ou sub-threshold, de forma a otimizar o consumo de energia de circuitos desenvolvidos nestas tecnologias; (2) Capacitar-se para analisar projetos de circuitos digitais ao ponto de definir onde e quando empregar circuitos assíncronos baseados no template Blade será vantajoso; (3) Habilitar-se a propor uma microarquitetura eficiente para uso do template Blade em aplicações específicas; (4) Desenvolver um conjunto automatizado de métodos de projeto baseados no template Blade que permita a geração eficiente de circuitos baseados neste.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Especialização: (0)  / Mestrado acadêmico: (3)  / Mestrado profissional: (0)  / Doutorado: (4) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Peter Anthony Beerel - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Bolsa.<br class="clear" />Número de produções C, T & A: 4 / Número de orientações: 2</div>
</div><a name='PP_PARKS TA 01/2013'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">PARKS TA 01/2013<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo do presente Termo Aditivo é proporcionar a formação de recursos humanos e a pesquisa na área de testes de redes Ethernet 10 Gigabits e de sistemas digitais em FPGA. Dado que não existem soluções padronizadas para o teste de tais redes no contexto atual, é necessário empreender um conjunto de atividades de pesquisa original no assunto. Em acordo com esta situação, o projeto visa desenvolver hardware e software capaz de avaliar uma rede de comunicação de dados em alta velocidade através de um sistema digital desenvolvido em FPGA, motivado pelo crescimento da demanda do mercado por comunicações de banda-larga e a complexidade inerente de testar e gerenciar redes Ethernet.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (6) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Fernando Gehm Moraes - Integrante.<br class="clear" /></div>
</div><a name='PP_ACCUSER - Asynchronous Circuits for Ultra-Low-Power Design: Self-Learning and Robust'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACCUSER - Asynchronous Circuits for Ultra-Low-Power Design: Self-Learning and Robust<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Arcabouços de projeto assíncrono estão crescendo em relevância na comunida de pesquisa em projeto VLSI. A proposta e validação do novo arcabouço proposto neste projeto aumentará consideravelmente a visibilidade do grupo de pesquisa GAPH. A interação com pesquisadores do mais alto nível como os professores Peter Beerel e Melvin Breuer são uma oportunidade única para os estudantes e pesquisadores da PUCRS envolvidos.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (18)  / Especialização: (0)  / Mestrado acadêmico: (3)  / Mestrado profissional: (0)  / Doutorado: (4) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Alexandre Morais Amory - Integrante / Fernando Gehm Moraes - Integrante / Melvin Breuer - Integrante / Peter Anthony Beerel - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Outra.Número de orientações: 15</div>
</div><a name='PP_MRM - Sistemas Integrados Multiprocessados para Suporte a Realidade Aumentada em Dispositivos M&oacute;veis'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">MRM - Sistemas Integrados Multiprocessados para Suporte a Realidade Aumentada em Dispositivos Móveis<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O presente projeto de pesquisa endereça três dos múltiplos eixos de pesquisa necessários à manutenção do passo de evolução da sociedade da informação. Primeiro, pesquisa-se o processo de projeto e verificação de dispositivos eletrônicos complexos. Segundo, aborda-se o desenvolvimento de abstrações de uma certa classe, a de aplicações de realidade aumentada. Terceiro, investiga-se a usabilidade de produtos móveis dotados de sistemas integrados multiprocessados (em inglês, multiprocessor systems on chip ou MPSoCs) e executando aplicações de realidade virtual. Esta composição deriva da natureza dos grupos e linhas de pesquisa envolvidos.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Especialização: (0)  / Mestrado acadêmico: (9)  / Mestrado profissional: (0)  / Doutorado: (5) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / César Augusto Missio Marcon - Integrante / Fabiano Passuelo Hessel - Integrante / Guido Costa Souza de Araújo - Integrante / Sandro Rigo - Integrante / Marcio Sarroglia Pinho - Integrante / Milene Selbach Silveira - Integrante / Renata Vieira - Integrante / Rodolfo Jardim de Azevedo - Integrante / Alberto Barbosa Raposo - Integrante / Clarisse Sieckenius de Souza - Integrante / Hugo Fuks - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Outra.</div>
</div><a name='PP_AC&Aacute;CIA-2 ? Arquiteturas e Circuitos Ass&iacute;ncronos: Comunica&ccedil;&atilde;o, Infraestrutura e Aplica&ccedil;&otilde;es ? Fase 2'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACÁCIA-2 ? Arquiteturas e Circuitos Assíncronos: Comunicação, Infraestrutura e Aplicações ? Fase 2<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto tem como alvo a continuação dos trabalhos do projeto ACÁCIA na sua Fase 1. A primeira fase desenvolveu estudos de sistemas não-síncronos em geral e estudos de comunicação intrachip em particular. O mesmo projeto iniciou o desenvolvimento de uma infraestrutura fundamental para dar suporte a projeto de sistemas não-síncronos, e aplicou os conceitos apreendidos nas fases de estudo à resolução de alguns problemas práticos que exigem sistemas integrados complexos. O contexto da pesquisa proposta nesta sequência do projeto envolve: (i) sistemas digitais globalmente assíncronos e localmente síncronos (incluindo componentes puramente assíncronos); (ii) interfaces assíncronas de comunicação; (iii) bibliotecas de módulos para o projeto assíncrono; (iv) ferramentas de projeto e teste de sistemas assíncronos e/ou GALS; (v) projeto, verificação, prototipação e teste de sistemas não-síncronos complexos, com ênfase em circuitos VLSI do tipo Application Specific Integrated Circuits (ASICs).. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (5)  / Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 6 / Número de orientações: 7</div>
</div><a name='PP_ACEPipe - Estudo e Proposta de T&eacute;cnicas de Implementa&ccedil;&atilde;o de Circuitos Ass&iacute;ncronos do tipo Pipeline'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACEPipe - Estudo e Proposta de Técnicas de Implementação de Circuitos Assíncronos do tipo Pipeline<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto PIBIC-CNPq. Número de Processo:
Pipelines são classicamente construídos com registradores estáticos isolando blocos de lógica combinacional. Pipelines assíncronos usam uma abordagem similar, mas é comum que nestes latches estáticos feitos com C-elements substituam registradores. A vantagem é habilitar o controle de componentes por handshakes locais e não sinais globais, como em versões síncronas. Assim, a vazão do circuito depende do atraso médio entre blocos e não do atraso de pior caso. Em pipelines assíncronos, blocos combinacionais entre registradores podem ser implementados via diferentes abordagens, tal como uso de lógica Delay Insensitive Minterm Synthesis (DIMS) ou Pre-Charged Half Buffer (PCHB). Este projeto visa explorar a gama existente de abordagens para implementar blocos combinacionais em pipelines assíncronos e propor novas técnicas de implementação, mais adaptadas a tecnologias microeletrônicas no estado da arte.
Palavras-Chave: Circuitos Assíncronos, Pipelines, Tecnologias DSM.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Matheus Trevisan Moreira - Integrante / Carlos Henrique Menezes Oliveira - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_ACiDA ? T&eacute;cnicas de Automa&ccedil;&atilde;o para o Projeto de Circuitos Integrados Ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACiDA ? Técnicas de Automação para o Projeto de Circuitos Integrados Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto PIBITI-CNPq-PUCRS, Processo no. 

Este projeto de pesquisa propõe a definição de um fluxo de projeto de circuitos integrados assíncronos no estado da arte da tecnologia. O fluxo deverá partir de uma linguagem de descrição selecionada ao longo do projeto e servir à modelagem de circuitos assíncronos. A linguagem deve ser capaz de gerar um circuito que possa ser mapeado em componentes da biblioteca ASCEnD. Para tanto, utilizar-se-ão ferramentas de automação, que devem também ser geradas no decorrer do projeto. Diversas implementações de sistemas digitais serão desenvolvidas com uso do fluxo proposto, visando a validação do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado protótipo, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico.
Palavras-Chave: Circuitos Assíncronos, Projeto de ASICs.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Matheus Trevisan Moreira - Integrante / Ricardo Cademartori Porto - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Protocolos de Integra&ccedil;&atilde;o VoIP com Telefonia Convencional'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Protocolos de Integração VoIP com Telefonia Convencional<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Fernando Gehm Moraes em 02/09/2012.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto CONVÊNIO PARKS/PUCRS/ TA01/2012.
O presente projeto tem por objetivo a pesquisa e o desenvolvimento dos protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP (VoIP). Os conhecimentos necessários para este projeto incluem: (1) quadro de dados E1 2048 kbit/s; (2) conceitos de sistema de telefonia fixo comutado (STFC); (3) operação de PABXs de mercado (Centrais Digitais); (4) protocolo de sinalização R2/R2-MFC; (5) voz sobre IP (VoIP) e protocolo SIP; (6) software Asterisk (www.asterisk.org). A infraestrutura material para a condução do projeto requer um PABX de mercado (central digital com interface E1, ex.: Digistar, Intelbras); PCs com placa de interface E1; terminais telefônicos; conexão banda larga com a Internet; servidor SIP (externo). O resultado esperado é um software com código fonte seguindo recomendações básicas elaboradas pelo P&D da Parks, implementação em Linux com suporte ao kernel 2.6, e uso de HAL para facilidade de porte a outras plataformas de hardware. O software final deverá ser desenvolvido em linguagem de programação C. Ao final do projeto as entregas incluem: (1) demonstração de funcionamento; (2) código fonte da implementação; (3) código fonte de eventuais modificações necessárias em espaço de kernel do Linux; (4) documentação do software detalhando o seu funcionamento; (5) integração do software à pelo menos uma plataforma de hardware da Parks (a ser executado nas dependências da Parks); (6) processo de transferência de tecnologia, consistindo em treinamento de pessoal da Parks na operação e manutenção do software.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Mestrado acadêmico: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" /></div>
</div><a name='PP_Investiga&ccedil;&atilde;o Pr&aacute;tica de Algoritmos de Criptografia: Vers&otilde;es em software, hardware s&iacute;ncrono e hardware n&atilde;o-s&iacute;ncrono'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Investigação Prática de Algoritmos de Criptografia: Versões em software, hardware síncrono e hardware não-síncrono<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto BPA-PUCRS 2012.
O presente projeto tem por objetivo sistematizar a investigação de algoritmos de criptografia e sua produção na forma de software e/ou hardware específico. Algumas implementações de algoritmos de criptografia já produzidas de forma completa ou parcial pelo grupo de pesquisa do proponente (GAPH da FACIN) servirão de ponto de partida para o projeto. Este prevê a extensão destas, a implementação de novos algoritmos e uma extensa comparação dos compromissos de projeto e de uso das diferentes versões obtidas. A meta principal do projeto é desenvolver uma biblioteca de implementações de algoritmos de criptografia sob a forma de núcleos de propriedade intelectual (em hardware e/ou em software) capaz de dar suporte a uma extensa gama de aplicações e equipamentos. Como não existe um algoritmo de criptografia universalmente aceito e absolutamente seguro, diferentes produtos disponibilizam um ou mais algoritmos que podem ser selecionados ou configurados para cada equipamento ou aplicação.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (2)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Matheus Trevisan Moreira - Integrante / Guilherme Heck - Integrante / Bruno Dexheimer Carneiro - Integrante / Guilherme Trojan - Integrante.<br class="clear" />Financiador(es): Pontifícia Universidade Católica do Rio Grande do Sul - Bolsa.</div>
</div><a name='PP_ASGARD: Pesquisa e Desenvolvimento de Circuitos Ass&iacute;ncronos e Sistemas GALS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ASGARD: Pesquisa e Desenvolvimento de Circuitos Assíncronos e Sistemas GALS<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (4)  / Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.Número de orientações: 6</div>
</div><a name='PP_DICA - Estudo e Avalia&ccedil;&atilde;o do Emprego de C&oacute;digos Insens&iacute;veis a Atrasos em Circuitos Ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">DICA - Estudo e Avaliação do Emprego de Códigos Insensíveis a Atrasos em Circuitos Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto FAPERGS-PROBIC 2011. Número de Processo:.
Este trabalho propõe o domínio do processo de especificação de códigos DI para uso no projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado consiste em estudar tais códigos em abrangência e em profundidade. Para um conjunto selecionado de códigos DI voltados para um conjunto específico de aplicações alvo, criar-se-ão projetos de circuitos de base para a geração, detecção e decodificação de palavras de código DI. Realizar-se-á uma avaliação extensiva dos compromissos de desempenho associados a cada código estudado, envolvendo itens como a eficiência dos códigos selecionados, a área de circuito exigida pelos processos de geração, detecção e decodificação, a latência destes processos de manipulação de palavras de código e a potência associada ao uso dos códigos DI.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (2)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Ricardo Aquino Guazzelli - Integrante / Matheus Gibiluka - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 2 / Número de orientações: 1</div>
</div><a name='PP_Termo Aditivo PARKS/PUCRS/TA01/2011 - LACP'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Termo Aditivo PARKS/PUCRS/TA01/2011 - LACP<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto em questão consiste na pesquisa e no desenvolvimento, em linguagem C, do protocolo LACP (Link Aggregation Control Protocol), para ser utilizado nos produtos de rede da Parks SA Comunicações Digitais. Este protocolo, como o próprio nome descreve, tem por objetivo permitir a agregação de dois ou mais links físicos ethernet em um único link lógico. Através deste mecanismo, é possível aumentar a largura de banda total de uma conexão, bem como prover redundância (proteção) na eventualidade de falha de algum dos links físicos. O protocolo é definido na norma 802.3ad do IEEE e é principalmente utilizado em switches ethernet de média a grande capacidade. Não há uma especificação formal de sua implementação, o que justifica este trabalho de pesquisa.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (5) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Parks S A Comunicações Digitais - Auxílio
										financeiro.Número de orientações: 2</div>
</div><a name='PP_ASCEnD+ - Extens&atilde;o de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ASCEnD+ - Extensão de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto CNPq-PIBITI 2011 - Processo no:.
Este trabalho propõe o domínio do processo de projeto de componentes específicos para o projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado envolve usar um fluxo de projeto pré-estabelecido para estender a biblioteca ASCEnD para uma nova tecnologia, mais avançada que aquela empregada anteriormente, STMicroelectronics 65nm. Essa biblioteca consiste de um conjunto de células que habilitam o projeto mais eficiente de circuitos integrados assíncronos. Diversos projetos de sistemas digitais serão desenvolvidos com uso do Balsa, visando o aprendizado do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado protótipo, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (1)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Matheus Trevisan Moreira - Integrante / Carlos Henrique Menezes Oliveira - Integrante / Wagner Santos Siqueira Prates - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 3</div>
</div><a name='PP_Emula&ccedil;&atilde;o de Sistemas Digitais S&iacute;ncronos em FPGA'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Emulação de Sistemas Digitais Síncronos em FPGA<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Fernando Gehm Moraes em 02/09/2012.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Termo Aditivo TERACOM /PUCRS/ TA01/2011.
O objetivo do presente Termo Aditivo é prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA. O objetivo é desenvolver hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog. O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Teracom Telemática - Outra.</div>
</div><a name='PP_Gera&ccedil;&atilde;o Autom&aacute;tica de Redes Intrachip GALS no Ambiente ATLAS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Geração Automática de Redes Intrachip GALS no Ambiente ATLAS<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto BPA-PUCRS 2011
O presente projeto visa contribuir à evolução de ferramentas de automatização de projeto de redes intrachip. A partir de ATLAS, um ambiente já existente, propõe-se a integração de capacidade de geração automática de novas redes intrachip já propostas e validadas pelo grupo do Autor ao longo de alguns trabalhos de pesquisa anteriormente realizados. O trabalho proposto está vinculado a projeto anterior (2010), onde se identificaram as necessidades de desenvolvimento de software e se fez um estudo, seguido do projeto da estrutura de software a implementar.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Guilherme Heck - Integrante / Ricardo Aquino Guazzelli - Integrante / Raffael Bottoli Schemmer - Integrante.<br class="clear" />Financiador(es): Pontifícia Universidade Católica do Rio Grande do Sul - Bolsa.<br class="clear" />Número de produções C, T & A: 1 / Número de orientações: 1</div>
</div><a name='PP_SMI - Sistemas Multiprocessados Integrados: Sincroniza&ccedil;&atilde;o, Confiabilidade e Adaptabilidade - CAPES-COFECUB'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SMI - Sistemas Multiprocessados Integrados: Sincronização, Confiabilidade e Adaptabilidade - CAPES-COFECUB<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O presente projeto compreende três objetivos específicos: (i) o estabelecimento de uma	infra-estrutura de MPSoCs e sincronização; (ii) a investigação de mecanismos de detecção e correção de erros em dados que trafegam em NoCs; e (iii) a pesquisa sobre a auto-adaptabilidade de tarefas em MPSoCs.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (10) Doutorado: (8) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Marcelo Soares Lubaszewski - Integrante / Fernanda Lima Kastensmidt - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.Número de orientações: 3</div>
</div><a name='PP_Redu&ccedil;&atilde;o de Pot&ecirc;ncia em Sistemas Globalmente Ass&iacute;ncronos Localmente S&iacute;ncronos Baseados em NoCs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Redução de Potência em Sistemas Globalmente Assíncronos Localmente Síncronos Baseados em NoCs<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho propõe a investigação, proposta e avaliação de mecanismos de redução de potência em sistemas GALS que utilizam NoCs como infraestrutura de comunicação.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Julian José Hilgemberg Pontes - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 2 / Número de orientações: 3</div>
</div><a name='PP_Modelagem Abstrata de MPSoCs e Explora&ccedil;&atilde;o do Espa&ccedil;o de Solu&ccedil;&otilde;es de Projeto'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Modelagem Abstrata de MPSoCs e Exploração do Espaço de Soluções de Projeto<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto CNPq-PNM.
O presente projeto investiga o contexto de pesquisa e desenvolvimento de métodos e ferramentas para o projeto, verificação e implementação de MPSoCs com multiprocessamento homogêneo baseados em arquiteturas de comunicação intrachip do tipo NoC.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 1</div>
</div><a name='PP_BALSA-AID - Fluxo de Projeto de Circuitos Integrados Ass&iacute;ncronos usando o Arcabou&ccedil;o BALSA'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">BALSA-AID - Fluxo de Projeto de Circuitos Integrados Assíncronos usando o Arcabouço BALSA<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho propõe o domínio do processo de projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado envolve usar a ambiente Balsa de projeto de circuitos assíncronos. Trata-se de um ambiente elaborado pelo grupo de pesquisa em circuitos assíncronos da Universidade de Manchester (Inglaterra) ao longo de várias décadas, conforme detalhado no corpo do documento. Em um primeiro momento, diversos projetos de sistemas digitais serão desenvolvidos com uso do Balsa, visando o aprendizado do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico. Para efetivar a conexão entre as descrições de alto nível do ambiente BALSA e as bibliotecas de células necessárias a implementar o circuito integrado, empregar-se-á uma biblioteca de componentes específicos para o projeto de circuitos assíncronos, um trabalho já iniciado pelo grupo de pesquisa do proponente deste projeto. Esta biblioteca será integrada ao ambiente Balsa.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Julian José Hilgemberg Pontes - Integrante / Matheus Trevisan Moreira - Integrante / Bruno Scherer Oliveira - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 3 / Número de orientações: 1</div>
</div><a name='PP_ATLAS - Gera&ccedil;&atilde;o e Avalia&ccedil;&atilde;o de Redes Intrachip N&atilde;o-S&iacute;ncronas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ATLAS - Geração e Avaliação de Redes Intrachip Não-Síncronas<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto visa contribuir à evolução de ferramentas de automatização de projeto de redes intrachip. A partir de ATLAS, um ambiente já existente, propõe-se a integração de capacidade de projeto e verificação de novas redes intrachip já propostas e validadas pelo grupo do Autor ao longo de alguns trabalhos de pesquisa anteriormente realizados.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Ismael Luís Heinen - Integrante.<br class="clear" /></div>
</div><a name='PP_AC&Aacute;CIA - Arquiteturas e Circuitos Ass&iacute;ncronos: Comunica&ccedil;&atilde;o, Infra-estrutura e Aplica&ccedil;&otilde;es'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACÁCIA - Arquiteturas e Circuitos Assíncronos: Comunicação, Infra-estrutura e Aplicações<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho tem como alvo o estudo de sistemas não-síncronos em geral, o estudo de
comunicação intrachip em particular e a aplicação dos conceitos desenvolvidos à resolução de problemas práticos. O contexto da pesquisa proposta envolve, além de (i) sistemas digitais não-síncronos, (ii) a modelagem e implementação de SoCs multiprocessados (em inglês, Multiprocessor Systems on Chip ou MPSoCs) e (iii) projeto e desenvolvimento de aplicações de áreas específicas. Duração: de Março/2009 a Fevereiro/2012.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (5)  / Doutorado: (3) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 8 / Número de orientações: 11</div>
</div><a name='PP_Projeto FINEP X10GIGA - Transponder OTN 10.7Gbps'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto FINEP X10GIGA - Transponder OTN 10.7Gbps<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Com a crescente demanda por canais de comunicação de banda-larga, os provedores de serviço e as empresas desenvolvedoras de equipamentos precisam gerar soluções que suportem cada vez mais banda com um menor custo. Os enlaces de fibra ótica devem suportar taxas de 10Gbps ou superiores, e novas técnicas são necessárias para suprir esta expectativa e seu crescimento futuro. O projeto visa desenvolver um transponder capaz de transmitir sinais SDH e Gigabit Ethernet sobre redes do tipo Open Transport Network (OTN) com enlaces óticos de longas distâncias. O transponder será utilizado como um equipamento complementar ou integrado aos produtos da TERACOM, agregando funcionalidades que atualmente dependem da importação de equipamentos complementares. Através de um trabalho com múltiplas Instituições Científicas e Tecnológicas (ICTs), pretende-se desenvolver e dominar as tecnologias de: (1) Funções para transporte de sinais Gigabit Ethernet (GbE) e SDH sobre redes OTN, conforme recomendação G.709 do ITU-T e empregando tecnologia de FPGAs; (2) Transceptores óticos 10Gbps com amplificador de potência integrado; (3) Software embarcado para gerência de redes OTN. O valor total do projeto é de R$ 1.057.773,08. A FINEP aporta para este projeto o valor de R$ 717.773,08 (parcela inicial de R$ 537.880,00, e segunda parcela de 179.893,08), e a TERACOM R$ 340.000,00. Participam deste projeto a empresa TERACOM Telemática Ltda., a ICT executora, Pontifícia Universidade do Rio Grande do Sul PUCRS, coordenado pelo Professor Fernando Gehm Moraes, e as ICTs co-executoras: Instituto Atlântico (Fortaleza CE) e a Universidade Federal do Ceará UFC/DETI/LESC. A duração do projeto é de 24 meses.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (8)  / Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Guilherme Montez Guindani - Integrante / Carlos Alberto Petry - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Teracom Telemática - Auxílio
										financeiro / Financiadora de Estudos e Projetos - Auxílio
										financeiro.</div>
</div><a name='PP_Comunica&ccedil;&atilde;o Ass&iacute;ncrona Intrachip: Primitivas, Projeto, Prototipa&ccedil;&atilde;o e Implementa&ccedil;&atilde;o. Projeto de Bolsa IC financiada pela FAPERGS. Dura&ccedil;&atilde;o: de Ago/2007 a Jul/2009.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Comunicação Assíncrona Intrachip: Primitivas, Projeto, Prototipação e Implementação. Projeto de Bolsa IC financiada pela FAPERGS. Duração: de Ago/2007 a Jul/2009.<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto possui como objetivos estratégicos: (1) contribuir para a pesquisa em NOCs em geral. tais como a implementação de NoCs não-síncronas. (2) disponibilizar ao grupo de pesquisa GAPH um conjunto coerente de conhecimentos sobre o desenvolvimento de sistemas GALS e circuitos assíncronos em geral e sobre NoCS usando os princípios de tais sistemas em particular. (3) também, visa-se disponibilizar métodos e ferramentas que dêem suporte ao desenvolvimento de sistemas GALS, bem como um conjunto de quantificações que possam justificar o emprego destas abordagens.
Projeto vinculado a bolsa BIC da FAPERGS, prestando apoio a trabalhos de mestrado e doutorado em andamento.Duração de Ago/2007 a Jul/2009.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (1)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador.<br class="clear" /><br class="clear" />Número de produções C, T & A: 2 / Número de orientações: 4</div>
</div><a name='PP_Complementos do Projeto X10GIGA'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Complementos do Projeto X10GIGA<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Termo Aditivo TA01/2007 estabelecido dentro do dentro do Convênio celebrado entre a PUCRS e a TERACOM TELEMÁTICA Ltda em 24 de abril de 2002. Termo Aditivo coordenado por Ney Laert Vilar Calazans. Financiamento da TERACOM TELEMÁTICA Ltda de R$168.000,00. Duração de Jan/2007 a Dez/2008.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Jeferson Camargo de Oliveira - Integrante / Roberto Germani Paiva - Integrante / Frederico Ferlini - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Teracom Telemática - Auxílio
										financeiro.</div>
</div><a name='PP_Utiliza&ccedil;&atilde;o de Redes Intra-Chip em SoCs: Projeto, Reconfigura&ccedil;&atilde;o e Teste'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Utilização de Redes Intra-Chip em SoCs: Projeto, Reconfiguração e Teste<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Cooperação CAPES-COFECUB - Processo CAPES no. 495/06. O objetivo estratégico é estabelecer uma cooperação entre o CPGCC (PUCRS), PPGC (UFRGS) e o PPGEE (UFRGS) com o LIRMM da Universidade de Montpellier (França), no período 2006-2008. A finalidade desta cooperação é implantar um programa de pesquisa e de formação de recursos humanos no campo prioritário da Microeletrônica, mais particularmente no campo de projeto de sistemas computacionais complexos - SoCs. São quatro são os objetivos específicos a serem atingidos: (1) Estabelecimento de uma rede temática de grupos de pesquisa na área de reconfiguração e teste de SoCs interconectados por redes intra-chip (NoCs). Visa-se a pesquisa de técnicas para o atendimento à qualidade de serviço em NoCs, e satisfazer requisitos de tráfego típicos das atuais aplicações - alta vazão e paralelismo. No tema de reconfiguração o objetivo é prover mecanismos de reconfiguração de grão-grande, de forma a prover mecanismos de substituição de núcleos em tempo de execução, possibilitando reduzir a área em silício, e por conseqüência o seu custo. No tema de teste o objetivo é desenvolver técnicas de teste de sistemas embarcados, que tenham a conexão entre os seus núcleos feita por uma rede intra-chip. (2) Identificação de competências, recursos e talentos associados aos quatro grupos. (3) Troca de experiência, conhecimento e meios de apoio à formação, pesquisa e desenvolvimento na área, tais como material pedagógico, metodologias e ferramentas de software, relatórios técnicos, textos de apoio ao ensino em cursos de licenciatura e pós-graduação, etc. (4) Criação das condições de intercâmbio que possibilitem a realização conjunta de seminários, publicações em conferências ou revistas internacionais.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (4) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Fabiano Passuelo Hessel - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / Sergio Bampi - Integrante / Marcelo Soares Lubaszewski - Integrante / Michel Renovell - Integrante / Florence Azais - Integrante / Pascal Nouet - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Érika Fernandes Cota - Integrante / Gilles Sassatelli - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.</div>
</div><a name='PP_RICHA - Redes de Interconex&atilde;o Intra-Chip em Hardware'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">RICHA - Redes de Interconexão Intra-Chip em Hardware<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: CTINFO / Chamada 11/2002 - Programa de Pesquisa e Desenvolvimento para Capacitação de Pequenos Grupos Acadêmicos - PDPG - TI - Processo CNPq no. 55.0009/03-5
Os objetivos do projeto são: (i) pesquisar e desenvolver técnicas de projeto de núcleos de propriedade intelectual; (ii) pesquisar e desenvolver redes de conexão parametrizáveis para os núcleos.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Especialização: (0)  / Mestrado acadêmico: (2)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Aline Vieira de Mello - Integrante / Leandro Heleno Möller - Integrante / Vitor Moscon da Rosa - Integrante / Thiago Wustro Wertonge - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 6 / Número de orientações: 1</div>
</div><a name='PP_Brazil-IP - Cons&oacute;rcio para a Forma&ccedil;&atilde;o de Talentos Humanos na Concep&ccedil;&atilde;o e Projeto de Sistemas Digitais e Propriedade Intelectual (IP&acute;s)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Brazil-IP - Consórcio para a Formação de Talentos Humanos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual (IP´s)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto submetido originalmente à Chamada Conjunta SEPIN/MCT-FINEP-CNPq 1/2002. Número do Processo CNPq 552078/02-6. O principal objetivo deste projeto é o estabelecimento de uma metodologia bem definida para o projeto de núcleos de propriedade intelectual (IPs) e o aumento da divulgação para a comunidade acadêmica, sobretudo para estudantes de graduação e pós-graduação, dos temas do projeto. Estes incluem o projeto a validação, a síntese e a prototipação de IPs. Este esforço está sendo realizado no contexto de um consórcio que inclui 8 instituições brasileiras, com o suporte do MCT e do CNPq. Além de prover treinamento na tecnologia de IPs, o consórcio irá disponibilizar módulos IP, e a plataforma Fênix, voltada para servir de base à implementação de aplicações sem fio.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Especialização: (0)  / Mestrado acadêmico: (2)  / Mestrado profissional: (0)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Ricardo Pezzuol Jacobi - Integrante / Edna Natividade da Silva Barros - Coordenador / Manoel Eusébio de Lima - Integrante / Edson Ifarraguirre Moreno - Integrante / Luigi Carro - Integrante / Altamiro Amadeu Susin - Integrante / Wang Jiang Chau - Integrante / Taciano Ares Rodolfo - Integrante / Alessandro Noriaki Ide - Integrante / Guido Costa Souza de Araújo - Integrante / Elmar Uwe Kurt Melcher - Integrante / Diógenes Cecílio da Silva Jr - Integrante / Cristiano Coral Riva - Integrante / Giovani Zucolotto - Integrante / Karine de Pinho Peralta - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 28 / Número de orientações: 2</div>
</div><a name='PP_APSI - Ambiente de Projeto para Sistemas Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">APSI - Ambiente de Projeto para Sistemas Integrados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Edital 003/2001 PROADI - processo FAPERGS no. 
Os objetivos específicos deste projeto são:
1. Desenvolver uma arquitetura alvo e um modelo de representação de projeto que permita a concepção modular, escalar e flexível afim de permitir a síntese de sistemas multiprocessadores em um único chip.
2. Definir um fluxo de projeto que permita sintetizar uma sistema heterogêneo especificado no nível sistema e gerar uma arquitetura multiprocessador em um único o chip.
3. Definir e implementar um conjunto de métodos e ferramentas que realizem a metodologia proposta.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Fabiano Passuelo Hessel - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 4</div>
</div><a name='PP_Prototipa&ccedil;&atilde;o, Verifica&ccedil;&atilde;o e Teste de Sistemas Eletr&ocirc;nicos em Sil&iacute;cio'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prototipação, Verificação e Teste de Sistemas Eletrônicos em Silício<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Cooperação CAPES-COFECUB - Processo CAPES no. 337/01.
Quatro são os objetivos principais a serem atingidos por este projeto de cooperação:
1. Estabelecimento de uma rede temática de grupos de pesquisa na área de projeto, verificação e teste de sistemas eletrônicos em silício.
2. Identificação de competências, recursos e talentos associados aos quatro grupos de forma a evidenciar as possíveis sinergias da cooperação.
3. Troca de experiência, conhecimento e meios de apoio à formação, pesquisa e desenvolvimento na área científica acima definida, tais como material pedagógico, metodologias e ferramentas de software, relatórios técnicos, textos de apoio ao ensino em cursos de licenciatura e pós-graduação, etc.
4. Criação das condições de intercâmbio que possibilitem a realização conjunta de seminários, publicações em conferências ou revistas internacionais destinadas a facilitar a transferência de tecnologia para a indústria e serviços deste importante setor econômico.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Renato Perez Ribas - Integrante / Luigi Carro - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / Marcelo Soares Lubaszewski - Coordenador / Vladimir Castro Alves - Integrante / Federico Gálvez-Durand Besnard - Integrante / Michel Renovell - Integrante / Yves Bertrand - Integrante / Florence Azais - Integrante / Pascal Nouet - Integrante / Michel Robert - Integrante / Lionel Torres - Integrante / Christian Dufaza - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 7 / Número de orientações: 2</div>
</div><a name='PP_Prot&oacute;tipos de m&oacute;dulos de hardware para ATM - TA 003/01'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Protótipos de módulos de hardware para ATM - TA 003/01<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto em Cooperação com a Empresa PARKS S/A.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 3 / Número de orientações: 3</div>
</div><a name='PP_PRATA - Prototipa&ccedil;&atilde;o R&aacute;pida de Sistemas Digitais: M&eacute;todos, Ferramentas e Aplica&ccedil;&otilde;es'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">PRATA - Prototipação Rápida de Sistemas Digitais: Métodos, Ferramentas e Aplicações<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5.
Os objetivos específicos do projeto são: (i) desenvolver estudos de caso de implementação de sistemas computacionais embarcados (software e hardware, usando técnicas de projeto integrado destas entidades) para as produtos de telecomunicações, processamento gráfico e arquitetura de computadores, em função de convênios e projetos de pesquisa com parceiros acadêmicos e industriais do GAPH e da FACIN;(ii) avaliar quantitativamente a qualidade e o desempenho dos protótipos desenvolvidos em relação a implementações distintas dos mesmos sistemas, tais como implementações de software apenas e/ou implementações de hardware apenas; (iii) estabelecer a partir dos protótipos e de sua avaliação quantitativa uma metodologia de desenvolvimento de sistemas embarcados para áreas de aplicação específicas capaz de permitir metodicamente implementar e avaliar os ditos sistemas embarcados; (iv) desenvolver ferramentas de software de apoio ao projeto e prototipação de sistemas computacionais embarcados, ferramentas estas responsáveis por iniciar a automatização da metodologia desenvolvida.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Especialização: (0)  / Mestrado acadêmico: (6)  / Mestrado profissional: (0)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Guilherme Antônio Anzilago Tesser - Integrante / Juliano Cardoso Vacaro - Integrante / Taciano Ares Rodolfo - Integrante / Frederico Bartz Möller - Integrante / Daniel Borges - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 31 / Número de orientações: 11</div>
</div><a name='PP_Multiplexadores digitais de alta velocidade para equipamentos de comunica&ccedil;&atilde;o de dados - TA 001/00'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Multiplexadores digitais de alta velocidade para equipamentos de comunicação de dados - TA 001/00<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto em Cooperação com a Empresa PARKS S/A.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 1</div>
</div><a name='PP_Projeto SOMASIM - Um Simulador para Sistemas de Monitora&ccedil;&atilde;o e Controle de Transportes Coletivos Urbanos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto SOMASIM - Um Simulador para Sistemas de Monitoração e Controle de Transportes Coletivos Urbanos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto Multiinstitucional PADCT PUCRS/EPTC/PROCEMPA - Processo PADCT no. 03-CE-01/98-02/02-54.
O objetivo principal do projeto é o desenvolvimento de um simulador para sistemas de monitoração de tráfego de transportes coletivos, baseado sobretudo na experiência pregressa em curso na EPTC de Porto Alegre. Este simulador deve permitir o ensaio dos desdobramentos de alterações/ampliações no sistema atualmente empregado, visando a redução dos custos para que o mesmo evolua.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Paulo Henrique Lemelle Fernandes - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.Número de orientações: 1</div>
</div><a name='PP_ADC-SHRIMP - Avalia&ccedil;&atilde;o de Desempenho da Comunica&ccedil;&atilde;o Hospedeiro - Plataformas de H/S Codesign'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ADC-SHRIMP - Avaliação de Desempenho da Comunicação Hospedeiro - Plataformas de H/S Codesign<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Programa BIC - Processo FAPERGS no. 98/50970-6.
Os objetivos específicos deste projeto envolvem a avaliação de desempenho da comunicação entre o computador hospedeiro plataformas de prototipação, e são os seguintes: (i) obter modelos genéricos e/ou específicos para avaliar formalmente o desempenho de plataformas de prototipação reconfiguráveis; (ii) iIdentificar os gargalos de processamento na comunicação de plataformas de prototipação em geral e da plataforma SHRIMP-I em particular com o computador hospedeiro, a partir dos resultados da avaliação de desempenho; (iii) obter formas de melhorar o desempenho da plataforma SHRIMP-I a partir da identificação dos gargalos de processamento desta; (iv) identificar a viabilidade/inviabilidade de avaliar os diferentes subsistemas de uma plataforma de hardware/software reconfigurável, tais como processador, hierarquia de memória, conexão plataforma/hospedeiro, subsistema de E/S, a partir da experiência com a avaliação de desempenho realizada.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Carvalho Liedke - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.<br class="clear" />Número de produções C, T & A: 2 / Número de orientações: 3</div>
</div><a name='PP_SHRIMP-I - Implementa&ccedil;&atilde;o e Avalia&ccedil;&atilde;o de uma Plataforma de Prototipa&ccedil;&atilde;o R&aacute;pida para o Projeto Integrado de Software e Hardware'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SHRIMP-I - Implementação e Avaliação de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5.
Os objetivos específicos nesta classe de atividades são: (i) implementar uma plataforma de prototipação rápida d hardware denominada SHRIMP-I (UCP+memória+hardware dedicado); (ii) garantir que o módulo pode interagir física e logicamente com pelo menos um tipo de computador hospedeiro, tipicamente computadores pessoais e/ou estações de trabalho, através de uma conexão padrão de alto desempenho; (iii) demonstrar a validade da conexão do módulo a pelo menos um dispositivo externo de entrada e/ou saída, tal como câmeras ou vídeos RGB, interfaces de rede, ou processadores de áudio;(iv) mostrar que o módulo pode ser usado em conjunção com outros de igual natureza para implementar sistemas multiprocessados.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Paulo Henrique Lemelle Fernandes - Integrante / Marcos Stemmer - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Remuneração.<br class="clear" />Número de produções C, T & A: 5 / Número de orientações: 6</div>
</div><a name='PP_HARDPRO: Centro de Prototipa&ccedil;&atilde;o de Hardware para Sistemas Computacionais Dedicados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">HARDPRO: Centro de Prototipação de Hardware para Sistemas Computacionais Dedicados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Programa RHAE - Processo CNPq no. 610.251/94-5.
O principal objetivo deste projeto é a construção de um laboratório distribuído de prototipação de sistemas computacionais dedicados, onde serão colocados à disposição das comunidades industrial, de ensino e de pesquisa, diversos métodos de prototipação e teste de hardware de sistemas computacionais.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Flávio Rech Wagner - Integrante / Ricardo Pezzuol Jacobi - Integrante / Luigi Carro - Integrante / Ricardo Augusto da Luz Reis - Integrante / Altamiro Amadeu Susin - Integrante / João Baptista dos Santos Martins - Integrante / Sergio Bampi - Integrante / Fernando Rosa Nascimento - Integrante / Juergen Rochol - Integrante / Fabian Luis Vargas - Integrante / Carlos Eduardo Pereira - Integrante / Alexandre Junqueira - Integrante / Raul Ceretta Nunes - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Cooperação / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 5 / Número de orientações: 7</div>
</div><a name='PP_KROC-PC: compilador occam2 para computadores padr&atilde;o IBM-PC'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">KROC-PC: compilador occam2 para computadores padrão IBM-PC<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Programa PIBIC - Processo CNPq no. 105490/98-9.
O projeto tem como objetivos específicos: (i) realizar um estudo do ambiente KROC de desenvolvimento de software paralelo, de forma a melhor identificar os módulos que necessitam alteração; (ii) fortalecer os conhecimentos, das pessoas envolvidas, sobre as famílias de processadores envolvidos (transputer, Sparc, 80x86); (iii) realizar as devidas alterações no núcleo do KROC de forma a possibilitar sua execução em IBM-PC; (iv) realizar estudo aprofundado dos demais módulos do sistema, documentando o que é necessário realizar na continuidade do projeto; (v) adaptar o ambiente KROC para processadores DSP.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Eduardo Augusto Bezerra - Integrante / Felipe Barp Neuwald - Integrante / Giovani Ragazzon - Integrante / Sandro Augusto Cardoso - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.Número de orientações: 2</div>
</div><a name='PP_BOOLE - Codifica&ccedil;&atilde;o Booleana e FPGAs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1996 - 1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">BOOLE - Codificação Booleana e FPGAs<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto Integrado - Processo CNPq no. 520.091/96-5.
Este projeto visa desenvolver técnicas de codificação Booleana e aplicá-las à solução de problemas de síntese de sistemas digitais.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Eduardo Augusto Bezerra - Integrante / Waldir Walter Jr - Integrante / Cícero Zanoni - Integrante / Andrea Biazus Fagherazzi - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 5 / Número de orientações: 4</div>
</div><a name='PP_An&aacute;lise Comparativa de Desempenho de duas Abordagens ao Projeto de Colunas de Destila&ccedil;&atilde;o: s&iacute;ntese versus simula&ccedil;&atilde;o'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1996 - 1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Análise Comparativa de Desempenho de duas Abordagens ao Projeto de Colunas de Destilação: síntese versus simulação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto BIC FAPERGS - Processo no. 95/50506.4
O objetivo geral do projeto é avaliar o desempenho da abordagem de projeto de colunas de destilação baseadas em síntese versus a abordagem baseada em simulação.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Mára Lúcia Fernandes Carneiro - Integrante / Marco Antonio Ghidini - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.Número de orientações: 2</div>
</div><a name='PP_PISH: Projeto Integrado de Software/Hardware'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - 1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">PISH: Projeto Integrado de Software/Hardware<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Programa PROTEM-CC - Processo CNPq no. 680.074/94-5.
Os objetivos do projeto são: (i) explorar o espaço de projetos de sistemas compostos por hardware e software; (ii) propor técnicas de particionamento corretas por construção para sistemas compostos por software e hardware; (iii) garantir uma conexão entre etapas de projeto de altos níveis de abstração e níveis inferiores, em particular a prototipação de sistemas de hardware e software.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Especialização: (0)  / Mestrado acadêmico: (2)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Ricardo Pezzuol Jacobi - Integrante / Eduardo Augusto Bezerra - Integrante / Guilherme Saueressig - Integrante / Edna Natividade da Silva Barros - Coordenador / Fabiano Passuelo Hessel - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 3 / Número de orientações: 2</div>
</div><a name='PP_An&aacute;lise de Desempenho de M&eacute;todos Computacionais de Otimiza&ccedil;&atilde;o de Projeto de Processos Qu&iacute;micos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - 1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Análise de Desempenho de Métodos Computacionais de Otimização de Projeto de Processos Químicos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto BIC FAPERGS 
O objetivo deste projeto é avaliar o desempenho de métodos computacionais de otimização aplicados ao projeto de processos químicos.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (0)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Mára Lúcia Fernandes Carneiro - Integrante / Paulo Cesar Ramos da Silva - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Bolsa.<br class="clear" />Número de produções C, T & A: 1 / Número de orientações: 1</div>
</div><a name='PP_Estudo e Implementa&ccedil;&atilde;o de Ferramentas de S&iacute;ntese L&oacute;gica de FPGAs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1994 - 1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estudo e Implementação de Ferramentas de Síntese Lógica de FPGAs<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Programa RHAE - Processo CNPq no. 610.251/94-5.
Trata-se aqui de um projeto para desenvolver ferramentas de síntese automática ou semi-automática para FPGAs, visando atender a necessidades de otimização específicas para tais dispositivos.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (7)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / André Duque Madeira - Integrante / Luciano Barbosa Cardoso - Integrante / Luciano Soares Minuzzi - Integrante / Liliane Lisboa Paim - Integrante / Mauro Cristiano P da Silva - Integrante / Rodrigo da Silva Radaieski - Integrante / Rodrigo Rafael Villarreal Goulart - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 5 / Número de orientações: 2</div>
</div><a name='PP_S&iacute;ntese L&oacute;gica Seq&uuml;encial para FPGAs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1994 - 1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Síntese Lógica Seqüencial para FPGAs<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto Integrado - Processo CNPq no. 520.523/94-6.
Os objetivos específicos deste projeto compreendem: (i) estudar as características das mais difundidas famílias de FPGA existentes no mercado e sua evolução; (ii)Desenvolver ferramentas de síntese lógica seqüencial para FPGAs; tais ferramentas deverão considerar funções custo especificamente destinadas a medir o grau de otimização de uma personalização de FPGA; (iii) Implementar as ferramentas propostas no item anterior de forma portável e passíveis de serem integradas em sistemas de CAD para circuitos integrados VLSI disponíveis em ambientes acadêmico e industrial, notadamente em sistemas abertos e "frameworks".. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Especialização: (1)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Waldir Walter Jr - Integrante / Cícero Zanoni - Integrante / Andrea Biazus Fagherazzi - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Remuneração / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.<br class="clear" />Número de produções C, T & A: 2</div>
</div><a name='PP_O Problema de Codifica&ccedil;&atilde;o Booleana: m&eacute;todos e ferramentas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1994 - 1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">O Problema de Codificação Booleana: métodos e ferramentas<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Auxílio Recém Doutor (ARD) - Processo FAPERGS no. 94/1340.3
Os objetivos específicos do presente projeto compreendem: (i) identificar novas aplicações da teoria geral de codificação Booleana proposta na tese do autor; (ii) caso seja necessário, estender a teoria geral para acomodar tais aplicações; (iii) refinar as ferramentas e técnicas de codificação sugeridas na tese do autor;(iv) desenvolver novas técnicas e ferramentas para lidar com o problema geral de codificação Booleana em ramos diversos da Ciência da Computação; (v) validar as novas técnicas e ferramentas através da resolução de problemas práticos de codificação Booleana.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Especialização: (0)  / Mestrado acadêmico: (1)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 1</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosDesenvolvimento">
<h1>Projetos de desenvolvimento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_Integra&ccedil;&atilde;o entre telefonia convencional e telefonia IP-VoIP'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Integração entre telefonia convencional e telefonia IP-VoIP<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo do presente Termo Aditivo é pesquisar e desenvolver, protocolos e aplicações necessárias à implementação de um sistema de integração entre telefonia convencional e telefonia IP - VoIP (Voice over Internet Protocol). Como resultado, espera-se o desenvolvimento de um software em linguagem de programação C, com código fonte seguindo recomendações básicas elaboradas pela área de pesquisa e desenvolvimento da PARKS, com suporte ao kernel 2.6, e uso de HAL (Hardware Abstraction Layer) para facilidade de porte e outras plataformas de hardware.. <br class="clear" />Situação: Em andamento; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Mestrado acadêmico: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Parks S A Comunicações Digitais - Outra.</div>
</div><a name='PP_Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emula&ccedil;&atilde;o'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Termo Aditivo TERACOM/PUCRS/TA01/2011 - Emulação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O objetivo do presente Termo Aditivo é: (1) Prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA (Field Programmable Gate Array); (2) O desenvolvimento de hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog (VHSIC Hardware Description Language); (3) O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. <br class="clear" />Situação: Em andamento; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (5) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Teracom Telemática - Cooperação.</div>
</div><a name='PP_PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Inform&aacute;tica, dura&ccedil;&atilde;o de Nov/2009 a Mar/2011.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">PARKS/PUCRS/TA01/2009. Projeto com uso da Lei de Informática, duração de Nov/2009 a Mar/2011.<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Pesquisa de protocolos IGMP snooping e IGMP Proxy. O desenvolvimento de software dos protocolos em questão deve ser feito em uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) do switch ethernet, de forma que seja possível sua aplicação em plataformas que possuam outro tipo de switch Ethernet.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio
										financeiro.Número de orientações: 1</div>
</div><a name='PP_PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Inform&aacute;tica, dura&ccedil;&atilde;o de Nov/2008 a Fev/2010'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">PARKS/PUCRS/TA01/2008. Projeto com uso da Lei de Informática, duração de Nov/2008 a Fev/2010<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto visa a pesquisa e implementação de protocolos Spanning Tree Protocol (STP), Rapid Spanning Tree Protocol (RSTP) e Multiple Spanning Tree Protocol (MSTP). Visa-se trabalhar sobre uma plataforma Linux, em espaço de usuário, criando-se uma camada de abstração de acesso ao hardware (HAL) de switch Ethernet viabilizando sua aplicação em plataformas que possuam outro tipo de switch Ethernet. Duração: de Outubro/2008 a Setembo/2009.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (5)  / Especialização: (0)  / Mestrado acadêmico: (0)  / Mestrado profissional: (0)  / Doutorado: (0) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Integrante / César Augusto Missio Marcon - Integrante / Fernando Gehm Moraes - Coordenador.<br class="clear" />Financiador(es): Parks Comunicações Digitais - Matriz - Auxílio
										financeiro.</div>
</div><a name='PP_Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH - TETHA<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: TETHA é um esforço colaborativo entre a PUCRS (através do Grupo de Pesquisa GAPH) e a TERACOM Telemática Ltda., uma empresa brasileira que projeta, fabrica e comercializa equipamentos de telecomunicação. O principal objetivo do projeto é desenvolver núcleos de propriedade intelectual (em inglês, Intellectual Property cores ou IP cores) para apoiar a implementação de módulos de hardware para transportar tráfego IP (Internet Protocol) sobre redes de alta velocidade que empregam Ethernet nas camadas inferiores da pilha de protocolos de comunicação. Os IP cores desenvolvidos serão imediatamente usados em produtos TERACOM, aumentando a competitividade da empresa nos mercados interno e mundial. Os IP cores compreenderão módulos inicialmente prototipados em FPGAs, seguido de uma fase em que haverá a geração de um conjuntos de máscaras de leiaute de circuito integrado para fabricação de um ASIC. O projeto iniciou em Janeiro de 2006 e tem duração prevista até Junho de 2009.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (8)  / Mestrado acadêmico: (4) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Leandro Heleno Möller - Integrante / Taciano Ares Rodolfo - Integrante / Everton Alceu Carara - Integrante / Érico Nunes Ferreira Bastos - Integrante / Hugo Artur Weber Schmitt - Integrante / Guilherme Montez Guindani - Integrante / Alzemiro Henrique Lucas - Integrante / Samuel dos Santos Marczak - Integrante / Rafael Fraga Garibotti - Integrante / Eduardo Wächter - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Financiadora de Estudos e Projetos - Auxílio
										financeiro / Teracom Telemática - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 2</div>
</div><a name='PP_DATCOM - Centro de Pesquisas em Dispositivos e Aplica&ccedil;&otilde;es em Telecomunica&ccedil;&otilde;es PUCRS-PARKS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">DATCOM - Centro de Pesquisas em Dispositivos e Aplicações em Telecomunicações PUCRS-PARKS<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Cooperação Parks/FACIN: Termos aditivos Parks/FACIN/TA001/00, Parks/FACIN/TA001/01 e
Parks/FACIN/TA002/02.
Os objetivos gerais do presente projeto são:i) pesquisar e desenvolver protótipos de sistemas digitais de alta desempenho para equipamentos de comunicação de dados visando suportar aplicações com alta largura de banda, transmitindo dados e voz; (ii) subsidiar a formação de recursos humanos altamente qualificados a nível de pós-graduação stricto-sensu no âmbito do Programa de Pós-Graduação em Ciência da Computação da Faculdade de Informática (FACIN) da PUCRS, recursos estes a serem engajados no alcance do primeiro objetivo; (iii) equipar o laboratório do Grupo de Apoio ao Projeto de Hardware, doravante denominado GAPH, da Faculdade de Informática (FACIN) da PUCRS com recursos para projeto, prototipação e validação de sistemas digitais de alto desempenho e alta complexidade.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (3)  / Especialização: (0)  / Mestrado acadêmico: (4)  / Mestrado profissional: (0)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ney Laert Vilar Calazans - Coordenador / Daniel Mesquita - Integrante / César Augusto Missio Marcon - Integrante / Leonardo Dutra Castanheira - Integrante / Sheila Moreira Souza - Integrante / José Carlos Sant´Anna Palma - Integrante / Fernando Gehm Moraes - Integrante.<br class="clear" />Financiador(es): Parks S A Comunicações Digitais - Auxílio
										financeiro / Parks S A Comunicações Digitais - Bolsa.<br class="clear" />Número de produções C, T & A: 6 / Número de orientações: 3</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorPeriodico">
<h1>Revisor de peri&oacute;dico</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: ACM Transactions on Embedded Computing Systems</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Design and Test of Computers</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Syste</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Computers</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Education</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: JICS. Journal of Integrated Circuits and Systems</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Microelectronics Journal</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Electronics Letters (Online)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Transactions on Circuits and Systems. I, Regular Papers (Print)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: VLSI Design</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: ARABIAN JOURNAL FOR SCIENCE AND ENGINEERING</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: JICS. Journal of Integrated Circuits and Systems (Ed. Português)</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Eletrônica Industrial, Sistemas e Controles Eletrônicos/Especialidade: Microeletrônica. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Arquitetura de Sistemas de Computação. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações/Especialidade: Sistemas de Telecomunicações. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Francês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Finalist (ASYNC'19), IEEE Computer Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">4º Concurso de Teses e Dissertações SBMICRO-CEITEC 2016 - Melhor Tese na Categoria 2: Projeto, CAD e Teste de Circuitos Integrados, SBMICRO-CEITEC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Finalista no ACM Student Research Competition at ICCAD 2014 (SRC@ICCAD'14) (Advisor), ACM. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">IEEE Senior Member Elevation, IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ISVLSI'13 PhD Forum Best Paper Award (Advisor), IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ICECS 2012 PhD Competition Award (Orientador), IEEE Circuits and Systems Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Seleção dos Best Papers do SBCCI'10 (Co-Autor de artigo em cooperação PUCRS-LIRMM), SBC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Seleção dos Best Papers do SBCCI'07 (Co-Autor de dois dos artigos selecionados), SBC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Seleção dos Best Papers do SBCCI'08 (Co-Autor de artigo em cooperação PUCRS-LIRMM), SBC. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Seleção dos Best Papers do VLSI-SoC'07, IFIP. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Conceptual Design in the DATE´2005 Designers Forum, European Community Europractice. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">II Xilinx Student Contest - First Place, Xilinx Inc.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Seleção dos Best Papers do VLSI-SoC'05, IFIP. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">I Xilinx Student Contest - First Place, Xilinx Inc.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outstanding paper in its subject area in the SBCCI 2002, SBC - SBMICRO. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a><div class="cita-artigos"> <b>Citações</b> </div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">Web of Science<a href="http://www.researcherid.com/rid/A-5271-2013" target='_blank' ><img src="/buscatextual/images/curriculo/researcherID.gif"/></a></div><div class="trab">Total de trabalhos:57</div><div class="cita">Total de citações:322</div><div class="fator">Fator H:7</div><div class="detalhes"><a href="http://www.researcherid.com/rid/A-5271-2013" target='_blank' >Calazans, Ney LV</a>&nbsp;&nbsp;Data:&nbsp;17/02/2016</div></div></div></div></div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">SCOPUS<a href="http://www.scopus.com/authid/detail.url?authorId=6603322241" target='_blank' ><img src="/buscatextual/images/curriculo/scopus.png"/></a></div><div class="trab">Total de trabalhos:99</div><div class="cita">Total de citações:859</div><div class="detalhes"><a href="http://www.scopus.com/authid/detail.url?authorId=6603322241" target='_blank' >Calazans N*</a>&nbsp;&nbsp;Data:&nbsp;17/02/2016</div></div></div></div></div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">Outras</div><div class="trab">Total de trabalhos:215</div><div class="cita">Total de citações:2703</div><div class="detalhes">Calazans N*&nbsp;&nbsp;Data:&nbsp;17/02/2016</div></div></div></div></div><br class="clear"><div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, M. T.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCSI.2017.2772206" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; BEEREL, P. A. ; SARTORI, M. L. L. ; <b>CALAZANS, N. L. V.</b> . NCL Synthesis With Conventional EDA Tools: Technology Mapping and Optimization. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS<sup><img id='15498328_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, p. 1-13, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCSI.2017.2772206&issn=15498328&volume=&issue=&paginaInicial=1&titulo=NCL Synthesis With Conventional EDA Tools: Technology Mapping and Optimization&sequencial=1&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SINGHVI, AJAY</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2948067" target="_blank"></a>SINGHVI, AJAY ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; TADROS, RAMY N. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; BEEREL, PETER A. . A Fine-Grain, Uniform, Energy-Efficient Delay Element for 2-Phase Bundled-Data Circuits. ACM Journal on Emerging Technologies in Computing Systems<sup><img id='15504832_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15504832' /></sup>, v. 13, p. 1-23, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2948067&issn=15504832&volume=13&issue=&paginaInicial=1&titulo=A Fine-Grain, Uniform, Energy-Efficient Delay Element for 2-Phase Bundled-Data Circuits&sequencial=2&nomePeriodico=ACM Journal on Emerging Technologies in Computing Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>JOHANN FILHO, S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.micpro.2016.02.002" target="_blank"></a>JOHANN FILHO, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; HECK, L. S. ; <b>CALAZANS, N. L. V.</b> ; HESSEL, F. P. . A processor for IoT applications: An assessment of design space and trade-offs. Microprocessors and Microsystems<sup><img id='01419331_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01419331' /></sup>, v. 42, p. 156-164, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.micpro.2016.02.002&issn=01419331&volume=42&issue=&paginaInicial=156&titulo=A processor for IoT applications: An assessment of design space and trade-offs&sequencial=3&nomePeriodico=Microprocessors and Microsystems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TADROS, RAMY N.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCSII.2016.2536179" target="_blank"></a>TADROS, RAMY N. ; HUA, WEIZHE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; BEEREL, PETER A. . A Low Power, Low Area Error Detecting Latch for Resilient Architectures in 28nm FDSOI. IEEE Transactions on Circuits and Systems. II, Express Briefs<sup><img id='15497747_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15497747' /></sup>, v. 99, p. 1-1, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCSII.2016.2536179&issn=15497747&volume=99&issue=&paginaInicial=1&titulo=A Low Power, Low Area Error Detecting Latch for Resilient Architectures in 28nm FDSOI&sequencial=4&nomePeriodico=IEEE Transactions on Circuits and Systems. II, Express Briefs" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ZHANG, YANG</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCSI.2016.2561906" target="_blank"></a>ZHANG, YANG ; HECK, LEANDRO S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; ZAR, DAVID ; BREUER, MELVIN A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; BEEREL, PETER A. . Testable MUTEX Design. IEEE Transactions on Circuits and Systems. I, Regular Papers (Print)<sup><img id='15498328_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. PP, p. 1-12, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCSI.2016.2561906&issn=15498328&volume=PP&issue=&paginaInicial=1&titulo=Testable MUTEX Design&sequencial=5&nomePeriodico=IEEE Transactions on Circuits and Systems. I, Regular Papers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>HECK, GUILHERME</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-016-0827-9" target="_blank"></a>HECK, GUILHERME ; HECK, LEANDRO S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS T.</a> ; MORAES, Fernando G. ; <b>CALAZANS, NEY L. V.</b> . A new local clock generator for globally asynchronous locally synchronous MPSoCs. Analog Integrated Circuits and Signal Processing<sup><img id='09251030_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09251030' /></sup>, v. 89, p. 631-640, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-016-0827-9&issn=09251030&volume=89&issue=&paginaInicial=631&titulo=A new local clock generator for globally asynchronous locally synchronous MPSoCs&sequencial=6&nomePeriodico=Analog Integrated Circuits and Signal Processing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, MATHEUS TREVISAN</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsii.2015.2407198" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS TREVISAN</a> ; ARENDT, MICHEL ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> ; <b>CALAZANS, NEY LAERT VILAR</b> . Static Differential NCL Gates: Toward Low Power. IEEE Transactions on Circuits and Systems. II, Express Briefs<sup><img id='15497747_7' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15497747' /></sup>, v. 62, p. 563-567, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsii.2015.2407198&issn=15497747&volume=62&issue=&paginaInicial=563&titulo=Static Differential NCL Gates: Toward Low Power&sequencial=7&nomePeriodico=IEEE Transactions on Circuits and Systems. II, Express Briefs" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARARA, Everton Alceu</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tc.2012.123" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Differentiated Communication Services for NoC-Based MPSoCs. IEEE Transactions on Computers (Print)<sup><img id='00189340_8' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189340' /></sup>, v. 63, p. 595-608, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tc.2012.123&issn=00189340&volume=63&issue=&paginaInicial=595&titulo=Differentiated Communication Services for NoC-Based MPSoCs&sequencial=8&nomePeriodico=IEEE Transactions on Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PEREZ, TACIANO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.mejo.2013.11.001" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9867177425633530" target="_blank">PEREZ, TACIANO</a> ; <b>CALAZANS, NEY LAERT VILAR</b> ; DE ROSE, CÉSAR A.F. . System-level impacts of persistent main memory using a search engine. MICROELECTRONICS JOURNAL<sup><img id='00262692_9' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262692' /></sup>, v. 45, p. 211-216, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.mejo.2013.11.001&issn=00262692&volume=45&issue=&paginaInicial=211&titulo=System-level impacts of persistent main memory using a search engine&sequencial=9&nomePeriodico=MICROELECTRONICS JOURNAL" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, MATHEUS TREVISAN</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1166/jolpe.2014.1332" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS TREVISAN</a> ; TROJAN, GUILHERME ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> ; <b>CALAZANS, NEY LAERT VILAR</b> . Spatially Distributed Dual-Spacer Null Convention Logic Design. Journal of Low Power Electronics (Print)<sup><img id='15461998_10' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15461998' /></sup>, v. 10, p. 313-320, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1166/jolpe.2014.1332&issn=15461998&volume=10&issue=&paginaInicial=313&titulo=Spatially Distributed Dual-Spacer Null Convention Logic Design&sequencial=10&nomePeriodico=Journal of Low Power Electronics (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MORENO, Edson</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.sysarc.2014.10.002" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3062669390076623" target="_blank">WEBBER, THAIS</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">Marcon, César</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; <b>Calazans, Ney</b> . MoNoC: A monitored network on chip with path adaptation mechanism. Journal of Systems Architecture<sup><img id='13837621_11' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13837621' /></sup>, v. 60, p. 783-795, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.sysarc.2014.10.002&issn=13837621&volume=60&issue=&paginaInicial=783&titulo=MoNoC: A monitored network on chip with path adaptation mechanism&sequencial=11&nomePeriodico=Journal of Systems Architecture" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, MATHEUS TREVISAN</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TVLSI.2013.2276538" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS TREVISAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> ; <b>CALAZANS, NEY LAERT VILAR</b> . Beware the Dynamic C-Element. IEEE Transactions on Very Large Scale Integration (VLSI) Systems<sup><img id='15579999_12' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15579999' /></sup>, v. 22, p. 1644-1647, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TVLSI.2013.2276538&issn=15579999&volume=22&issue=&paginaInicial=1644&titulo=Beware the Dynamic C-Element&sequencial=12&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Marcon, César</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.jpdc.2010.10.002" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">Marcon, César</a> ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">Susin, Altamiro</a> . CAFES: A framework for intrachip application modeling and communication architecture design. Journal of Parallel and Distributed Computing (Print)<sup><img id='07437315_13' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07437315' /></sup>, v. 71, p. 714-728, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.jpdc.2010.10.002&issn=07437315&volume=71&issue=&paginaInicial=714&titulo=CAFES: A framework for intrachip application modeling and communication architecture design&sequencial=13&nomePeriodico=Journal of Parallel and Distributed Computing (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SOARES, Rafael Iankowski</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael Iankowski</a> ; <b>Calazans, Ney</b> ; LOMNE, V. ; DEHBAOUI, A. ; MAURINE, P. ; TORRES, Lionel . A GALS Pipeline DES Architecture to Increase Robustness against CPA and CEMA Attacks. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_14' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 6, p. 25-34, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=6&issue=&paginaInicial=25&titulo=A GALS Pipeline DES Architecture to Increase Robustness against CPA and CEMA Attacks&sequencial=14&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SOARES, Rafael</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2011.69" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> ; TORRES, Lionel ; MAURINE, P. . A Robust Architectural Approach for Cryptographic Algorithms using GALS Pipelines. IEEE Design & Test of Computers (Print)<sup><img id='07407475_15' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, v. 28, p. 62-71, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2011.69&issn=07407475&volume=28&issue=&paginaInicial=62&titulo=A Robust Architectural Approach for Cryptographic Algorithms using GALS Pipelines&sequencial=15&nomePeriodico=IEEE Design & Test of Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARVALHO, Ewerson Luiz de Souza</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2010.106" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Dynamic Task Mapping for MPSoCs. IEEE Design & Test of Computers (Print)<sup><img id='07407475_16' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, v. 27, p. 26-35, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2010.106&issn=07407475&volume=27&issue=&paginaInicial=26&titulo=Dynamic Task Mapping for MPSoCs&sequencial=16&nomePeriodico=IEEE Design & Test of Computers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LOMNE, V.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2009</span>LOMNE, V. ; DEHBAOUI, A. ; ORDAS, Thomas ; MAURINE, P. ; TORRES, Lionel ; ROBERT, Michel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael Iankowski</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Secure Triple Track Logic Robustness against Differential Power and Electromagnetic Analyses. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_17' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 4, p. 20-28, 2009. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=4&issue=&paginaInicial=20&titulo=Secure Triple Track Logic Robustness against Differential Power and Electromagnetic Analyses&sequencial=17&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TEDESCO, Leonel Pablo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Buffer Sizing for Multimedia Flows in Packet-Switching NoCs. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_18' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 3, p. 146-156, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=3&issue=&paginaInicial=146&titulo=Buffer Sizing for Multimedia Flows in Packet-Switching NoCs&sequencial=18&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARARA, Everton Alceu</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . A New Router Architecture for High-Performance Intrachip Networks. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_19' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 3, p. 123-131, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=3&issue=&paginaInicial=123&titulo=A New Router Architecture for High-Performance Intrachip Networks&sequencial=19&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARCON, César Augusto Missio</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1049/iet-cdt:20070111" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Comparison of network-on-chip mapping algorithms targeting low energy consumption. IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006. Cont. ISSN 1751-861X IET Computers & Digital Techniques (Online))<sup><img id='13597027_20' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13597027' /></sup>, v. 2, p. 471-482, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1049/iet-cdt:20070111&issn=13597027&volume=2&issue=&paginaInicial=471&titulo=Comparison of network-on-chip mapping algorithms targeting low energy consumption&sequencial=20&nomePeriodico=IEE Proceedings. Computers And Digital Techniques (Online) (Cessou em 2006. Cont. ISSN 1751-861X IET Computers & Digital Techniques (Online))" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARCON, César Augusto Missio</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2005</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Design and Prototyping of an SDH-E1 Mapper Soft-core. Revista da Sociedade Brasileira de Telecomunicações<sup><img id='0102986X_21' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='0102986X' /></sup>, Campinas, v. 20, n.2, p. 74-82, 2005. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=0102986X&volume=20&issue=&paginaInicial=74&titulo=Design and Prototyping of an SDH-E1 Mapper Soft-core&sequencial=21&nomePeriodico=Revista da Sociedade Brasileira de Telecomunicações" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PALMA, J. C. S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Core Communication Interface for FPGAs. JICS. Journal of Integrated Circuits and Systems<sup><img id='18071953_22' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, Porto Alegre, v. 1, n.1, p. 44-51, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=1&issue=&paginaInicial=44&titulo=Core Communication Interface for FPGAs&sequencial=22&nomePeriodico=JICS. Journal of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MORAES, F. G.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.vlsi.2004.03.003" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L. C.</a> . HERMES: an infrastructure for low area overhead packet-switching networks on chip. INTEGRATION-THE VLSI JOURNAL<sup><img id='01679260_23' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01679260' /></sup>, Amsterdam, v. 38, n.1, p. 69-93, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.vlsi.2004.03.003&issn=01679260&volume=38&issue=&paginaInicial=69&titulo=HERMES: an infrastructure for low area overhead packet-switching networks on chip&sequencial=23&nomePeriodico=INTEGRATION-THE VLSI JOURNAL" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CAPPELATTI, Ewerton Artur</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span>CAPPELATTI, Ewerton Artur ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> . Barramento de alto desempenho para interação software/hardware. Revista Tecnologia e Tendências<sup><img id='1679169X_24' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='1679169X' /></sup>, Novo Hamburgo - RS, v. 3, n.1, p. 7-18, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=1679169X&volume=3&issue=&paginaInicial=7&titulo=Barramento de alto desempenho para interação software/hardware&sequencial=24&nomePeriodico=Revista Tecnologia e Tendências" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MORAES, F. G.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2003</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1049/ip-com:20030589" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; BLAUTH, Vitor Hugo . Design and prototyping of an E1 Drop_Insert soft core. IEE Proceedings. Communications (Cessou em 2006. Cont. ISSN 1751-8628 IET Communications (Print))<sup><img id='13502425_25' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='13502425' /></sup>, Londres, v. 150, n.4, p. 239, 2003. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1049/ip-com:20030589&issn=13502425&volume=150&issue=&paginaInicial=239&titulo=Design and prototyping of an E1 Drop_Insert soft core&sequencial=25&nomePeriodico=IEE Proceedings. Communications (Cessou em 2006. Cont. ISSN 1751-8628 IET Communications (Print))" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CALAZANS, N. L. V.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/13.925805" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Integrating the teaching of computer organization and architecture with digital hardware design early in undergraduate courses. IEEE Transactions on Education<sup><img id='00189359_26' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189359' /></sup>, Piscataway, v. 44, n.2, p. 109-119, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/13.925805&issn=00189359&volume=44&issue=&paginaInicial=109&titulo=Integrating the teaching of computer organization and architecture with digital hardware design early in undergraduate courses&sequencial=26&nomePeriodico=IEEE Transactions on Education" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CALAZANS, N. L. V.;Calazans, N.;Calazans, Ney;CALAZANS, NEY L. V.;LAERT VILAR CALAZANS, NEY;CALAZANS, NEY LAERT VILAR;CALAZANS, NEYL V.;VILAR CALAZANS, N. L.;VILAR CALAZANS, N.L.;CALAZANS, NEY L.V.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8011993139414737" target="_blank">TOROK, D. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4740455185696101" target="_blank">ANDREOLI, A. V.</a> . Projeto para Prototipação de um IP Soft Core MAC Ethernet. Revista de Informática Teórica e Aplicada<sup><img id='01034308_27' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, Porto Alegre, v. 8, n.1, p. 23-41, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=8&issue=&paginaInicial=23&titulo=Projeto para Prototipação de um IP Soft Core MAC Ethernet&sequencial=27&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="LivrosCapitulos"></a>Livros publicados/organizados ou edições</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Projeto Lógico Automatizado de Sistemas Digitais Seqüenciais. 1. ed. Rio de Janeiro: Imprinta Gráfica e Editora Ltda - UFRJ, 1998. 342p . </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="CapitulosLivrosPublicados"></a>Capítulos de livros publicados</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable Systems. In: Jih-Sheng Shen and Pao-Ann Hsiung. (Org.). Dynamic Reconfigurable Network-on-chip Design: Innovation for Computational Processing and Communication. Hershey, PA: IGI Global, 2010, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Rate-based Scheduling Police for QoS Flows in Networks on Chip. In: Ricardo Reis, Vincent Mooney, Paul Hasler. (Org.). VLSI-SoC: Advanced Topics on Systems on a Chip. Dordrecht: Springer, 2009, v. 291, p. 109-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: Ricardo Augusto da Luz Reis, Adam Osseiran, Hans-Joerg Pfleiderer. (Org.). VLSI-SoC: From Systems to Silicon. Dordrecht: Springer, 2007, v. 240, p. 179-194. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> . Dynamic and Partial Reconfiguration in FPGA SoCs: requirements tools and a case study. In: Patrick Lysaght; Wolfgang Rosenstiel. (Org.). New Algorithms, Architectures and Applications for Reconfigurable Computing. Dordrecht: Springer, 2005, v. 1, p. 157-168. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; FERREIRA, Ewerton Hofler ; LIEDKE, D. C. . Implementação Eficiente de uma Arquitetura Load/Store em VHDL. In: Fundação de Ensino Eurípides S. da Rocha. (Org.). Reconfigurable Computing - Experiences and Perspectives. Marília, SP: , 2000, v. , p. 2-13. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; QUINTANS, K. B. ; NEUWALD, F. B. . Accelerating Sorting through the Use of Reconfigurable Hardware. In: Fundação de Ensino Eurípides S. da Rocha. (Org.). Reconfigurable Computing - Experiences and Perspectives. Marília, SP: , 2000, v. , p. 30-35. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2019.8667561" target="_blank"></a>WUERDIG, RODRIGO N. ; SARTORI, MARCOS L. L. ; <b>CALAZANS, NEY L. V.</b> . Asynchronous Quasi-Random Number Generator: Taking Advantage of PVT Variations. In: 2019 IEEE 10th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2019. p. 137-140. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SARTORI, M. L. L. ; WUERDIG, R. N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . Pulsar: Constraining QDI Circuits Cycle Time Using Traditional EDA Tools. In: 25th IEEE International Symposium on Asynchronous Circuits and Systems, 2019, Hirosaki. ASYNC´19. Los Alamitos: IEEE Computer Society, 2019. v. 1. p. 114-123. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MOREIRA, L. C. ; FONTEBASSO NETO, J. ; OLIVEIRA, W. S. ; FERAUCHE, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK, G.</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . An IR-UWB pulse generator using PAM modulation with adaptive PSD in 130nm CMOS process. In: 32nd Symposium on Integrated Circuits and Systems Design, 2019, São Paulo. SBCCI'19, 2019. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUAZZELLI, R. A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . A Comparison of Asynchronous QDI Templates Using Static Logic. In: IEEE Latin American Symposium on Circuits and Systems, 2017, Bariloche. LASCAS, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUAZZELLI, R. A. ; LAU NETO, W. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . Sleep Convention Logic Isochronic Fork: an Analysis. In: 30th Symposium on Integrated Circuits and Systems Design, 2017, Fortaleza. SBCCI`17, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JURACY, L. R. ; LAZZAROTTO, F. B. ; PIGATTO, D. V. ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . XGT4: an Industrial Grade, Open Source Tester for Multi-Gigabit Networks. In: IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS´17, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HECK, L. S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . Hardening C-elements Against Metastability. In: IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS'17, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SARTORI, M. L. L. ; <b>CALAZANS, N. L. V.</b> . Go Functional Model for a RISC-V Asynchronous Organization - ARV. In: IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS'17, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BORTOLON, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9125747685814652" target="_blank">GIBILUKA, M.</a> ; JOHANN FILHO, S. ; BAMPI, S. ; <b>CALAZANS, N. L. V.</b> ; HESSEL, F. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> . Design and Analysis of the HF-RISC Processor Targeting Voltage Scaling Applications. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizante. Proceedings of the 29th SBCCI 2016, 2016. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9125747685814652" target="_blank">GIBILUKA, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; LAU NETO, W. ; <b>CALAZANS, N. L. V.</b> . A Standard Cell Characterization Flow for Voltage Scaling Operation. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. Proceedings of the 29th SBCCI 2016, 2016. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8269969782563110" target="_blank">OLIVEIRA, C. H. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; GUAZZELLI, R. A. ; <b>CALAZANS, N. L. V.</b> . ASCEnD-FreePDK45: An Open Source StandardCell Library for Asynchronous Design. In: IEEE International Conference on Electronics: Circuits and Systems (ICECS), 2016, Mönaco. Proceedings of the 23rd ICECS 2016, 2016. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JOHANN FILHO, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> ; HESSEL, F. P. . The HF-RISC Processor: Performance Assessment. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2016, Florianópolis. Proceedings of the 7th LASCAS 2016, 2016. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TADROS, R. N. ; HUA, W. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9125747685814652" target="_blank">GIBILUKA, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> ; BEEREL, P. A. . Analysis and Design of Delay Lines for Dynamic Voltage Scaling Applications. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2016, Porto Alegre. Proceedings of the 22nd ASYNC 2016, 2016. p. 11-18. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BEEREL, P. A. ; <b>CALAZANS, N. L. V.</b> . A Path Towards Average-Case Silicon via Asynchronous Resilient Bundled-data Design. In: European Conference on Circuit Theory and Design (ECCTD), 2015, Trondheim. Proceedings of the 22nd ECCTD 2015, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK, G.</a> ; HECK, L. S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b>CALAZANS, N. L. V.</b> . A Digitally Controlled Oscillator for Fine-Grained Local Clock Generators in MPSoCs. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2015, Montevideo. Proceedings of the 6th LASCAS 2015, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK, G.</a> ; HECK, L. S. ; SINGHVI, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> ; BEEREL, P. A. . Analysis and Optimization of Programmable Delay Elements for 2-Phase Bundled-Data Circuits. In: International Conference on VLSI Design (VLSID), 2015, Bangalore. Proceedings of the 28th VLSID 2015, 2015. p. 321-326. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HAND, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; HUANG, H. ; CHEN, D. ; BUTZKE, F. ; LI, Z. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9125747685814652" target="_blank">GIBILUKA, M.</a> ; BREUER, M. ; <b>CALAZANS, N. L. V.</b> ; BEEREL, P. A. . Blade - A Timing Violation Resilient Asynchronous Template. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. Proceedings of the 21st ASYNC 2015, 2015. p. 21-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HAND, D. ; HUANG, H. ; CHENG, B. ; ZHANG, Y. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; BREUER, M. ; <b>CALAZANS, N. L. V.</b> ; BEEREL, P. A. . Performance Optimization and Analysis of Blade Designs Under Delay Variability. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. Proceedings of the 21st ASYNC 2015, 2015. p. 61-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9125747685814652" target="_blank">GIBILUKA, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . A Bundled-Data Asynchronous Circuit Synthesis Flow Using a Commercial EDA Framework. In: EUROMICRO Conference on Digital System Design (DSD), 2015, Funchal. Proceedings of the 18th DSD 2015, 2015. p. 79-86. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9125747685814652" target="_blank">GIBILUKA, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b>CALAZANS, N. L. V.</b> . BAT-Hermes: A Transition-Signaling Bundled-Data NoC Router. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2015, Montevideo. Proceedings of the 6th LASCAS 2015, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; HAND, D. ; BEEREL, P. A. ; <b>CALAZANS, N. L. V.</b> . TDTB Error Detecting Latches: Timing Violation Sensitivity Analysis and Optimization. In: IEEE International Symposium on Quality Electronic Design (ISQED), 2015, Santa Clara. Proceedings of the 16th ISQED 2015, 2015. p. 379-383. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; PONTES, J. J. H. ; <b>CALAZANS, N. L. V.</b> . Tradeoffs Between RTO and RTZ in WCHB QDI Asynchronous Design. In: IEEE International Symposium on Quality Electronic Design (ISQED), 2015, Santa Clara. Proceedings of the 15th ISQED 2014, 2014. p. 692-699. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUAZZELLI, R. A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> . SDDS-NCL Design: Analysis of Supply Voltage Scaling. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2015, Salvador. Proceedings of the 28th SBCCI 2015, 2015. p. 2-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SINGHVI, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; TADROS, R. N. ; <b>CALAZANS, N. L. V.</b> ; BEEREL, P. A. . A Fine-Grained, Uniform, Energy-Efficient Delay Element for FD-SOI Technologies. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. Proceedings of the ISVLSI 2015, 2015. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZHANG, Y. ; HECK, L. S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; ZAR, D. M. ; BREUER, M. ; <b>CALAZANS, N. L. V.</b> ; BEEREL, P. A. . Design and Analysis of Testable Mutual Exclusion Elements. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. Proceedings of the 21st ASYNC 2015, 2015. p. 124-131. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MORENO, E. I. ; SANTOS, T. C. W. ; MARCON, C. A. M. ; Moraes, F. G. ; <b>CALAZANS, N. L. V.</b> . A Monitored NoC with Runtime Path Adaptation. In: IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne. Proceedings of the 47th ISCAS 2014, 2014. p. 1965-1968. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUAZZELLI, R. A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . Schmitt Trigger on Output Inverters of NCL Gates for Soft Error Hardening: is it Enough?. In: IEEE Latin American Test Workshop (LATW), 2014, Fortaleza. Proceedings of the 15th LATW 2014, 2014. p. 1-5. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; ARENDT, M. E. ; GUAZZELLI, R. A. ; <b>CALAZANS, N. L. V.</b> . A New CMOS Topology for Low-Voltage Null Convention Logic Gates Design. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. Proceedings of the 20th ASYNC 2014, 2014. p. 93-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; ARENDT, M. E. ; ZIESEMER JR., A. ; REIS, R. A. L. ; <b>CALAZANS, N. L. V.</b> . Automated Synthesis of Cell Libraries for Asynchronous Circuits. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2014, Aracaju. Proceedings of the 27th SBCCI 2014, 2014. p. 183-188. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; GUAZZELLI, R. A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK, G.</a> ; <b>CALAZANS, N. L. V.</b> . Hardening QDI Circuits Against Transient Faults Using Delay-Insensitive Maxterm Synthesis. In: ACM Great Lakes Symposium on VLSI (GLSVLSI), 2014, Houston. Proceedings of the 24th GLSVLSI 2014, 2014. p. 3-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; SILVA, A. N. ; MARTINS, M. G. A. ; REIS, A. I. ; RIBAS, R. P. ; <b>CALAZANS, N. L. V.</b> . Semi-custom NCL Design with Commercial EDA Frameworks: Is it Possible?. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. Proceedings of the 20th ASYNC 2014, 2014. p. 53-60. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZIESEMER JR., A. ; REIS, R. A. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; ARENDT, M. E. ; <b>CALAZANS, N. L. V.</b> . Automatic Layout Synthesis with ASTRAN Applied to Asynchronous Cells. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2014, Santiago. Proceedings of the 5th LASCAS 2014, 2014. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1281060766144950" target="_blank">FERREIRA, B. F.</a> ; <b>CALAZANS, N. L. V.</b> . A Flexible Soft IP Core for Standard Implementations of Elliptic Curve Cryptography in Hardware. In: IEEE International Conference on Electronics: Circuits and Systems (ICECS), 2013, Dubai. Proceedings of the 20th ICECS 2013, 2013. p. 577-580. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, B. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b>CALAZANS, N. L. V.</b> . Charge Sharing Aware NCL Gates Design. In: IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT), 2013, New York. Proceedings of the DFTS 2013, 2013. p. 212-217. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; MAGALHAES, F. G. ; HESSEL, F. P. ; <b>CALAZANS, N. L. V.</b> . BaBaNoC: An Asynchronous Network-on-Chip Described in Balsa. In: International Workshop on Rapid System Prototyping (RSP), 2013, Montreal. Proceedings of the 24th RSP 2013, 2013. p. 37-43. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8269969782563110" target="_blank">OLIVEIRA, C. H. M.</a> ; PORTO, R. C. ; <b>CALAZANS, N. L. V.</b> . Design of NCL Gates with the ASCEnD Flow. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS (LASCAS), 2013, Cuzco. Proceedings of the 4th LASCAS 2013, 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . Design of Standard-Cell Libraries for Asynchronous Circuits with the ASCEnD Flow. In: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. Proceedings of the ISVLSI 2013, 2013. p. 1-2. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8269969782563110" target="_blank">OLIVEIRA, C. H. M.</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L. C.</a> . LiChEn: Automated Electrical Characterization of Asynchronous Standard Cell Libraries. In: EUROMICRO Conference on Digital System Design (DSD), 2013, Santander. Proceedings of the 16th DSD 2013, 2013. p. 933-940. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8269969782563110" target="_blank">OLIVEIRA, C. H. M.</a> ; PORTO, R. C. ; <b>CALAZANS, N. L. V.</b> . NCL+: Return-to-One Null Convention Logic. In: IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), 2013, Columbus. Proceedings of the 56th MWSCAS 2013, 2013. p. 836-839. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . Voltage Scaling on C-Elements: A Speed, Power and Energy Efficiency Analysis. In: International Conference on Computer Design (ICCD), 2013, Asheville. Proceedings of the 31st ICCD 2013, 2013. p. 329-334. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PONTES, J. J. H. ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6535739694167777" target="_blank">VIVET, P.</a> . H2A: A Hardened Asynchronous Network on Chip. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. Proceedings of the 26th SBCCI 2013, 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PONTES, J. J. H. ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6535739694167777" target="_blank">VIVET, P.</a> . Parity Check for m-of-n Delay Insensitive Codes. In: IEEE International On-Line Testing Symposium (IOLTS), 2013, Chania. Proceedings of the 19th IOLTS 2013, 2013. p. 157-162. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOUZA, Y. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; BRAHM, L. ; SANTOS, T. C. W. ; <b>CALAZANS, N. L. V.</b> ; MARCON, C. A. M. . Lasio 3D NoC Vertical Links Serialization: Evaluation of Latency and Buffer Occupancy. In: Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. Proceedings of the 26th SBCCI 2013, 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AMORY, A. M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; LAZZARI, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> . Evaluating the Scalability of Test Buses. In: International Symposium on System-on-Chip	 (SOC), 2013, Tampere. Proceedings of the 15th SOC 2013, 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2012.6176466" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, J.</a> ; <b>Calazans, N.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6535739694167777" target="_blank">VIVET, P.</a> . An accurate Single Event Effect digital design flow for reliable system level design. In: 2012 Design, Automation & Test in Europe Conference & Exhibition (DATE 2012), 2012, Dresden. 2012 Design, Automation & Test in Europe Conference & Exhibition (DATE). v. 1. p. 224-229. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2012.6187478" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9867177425633530" target="_blank">PEREZ, TACIANO</a> ; <b>CALAZANS, NEY LAERT VILAR</b> ; DE ROSE, CESAR A. F. . A preliminary study on system-level impact of persistent main memory. In: 2012 13th International Symposium on Quality Electronic Design (ISQED), 2012, Santa Clara. Thirteenth International Symposium on Quality Electronic Design (ISQED). v. 1. p. 84-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2012.6187530" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, BRUNO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; <b>Calazans, Ney</b> . Impact of C-elements in asynchronous circuits. In: 2012 13th International Symposium on Quality Electronic Design (ISQED), 2012, Santa Clara. Thirteenth International Symposium on Quality Electronic Design (ISQED). v. 1. p. 437-444. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SPL.2012.6211781" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F.</a> ; <b>Calazans, N.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, R.</a> . HardNoC: A platform to validate networks on chip through FPGA prototyping. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic. v. 1. p. 1-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ASYNC.2012.26" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, JULIAN</a> ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6535739694167777" target="_blank">VIVET, PASCAL</a> . Adding Temporal Redundancy to Delay Insensitive Codes to Mitigate Single Event Effects. In: 2012 18th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC), 2012, Kgs. Lyngby. 2012 IEEE 18th International Symposium on Asynchronous Circuits and Systems. v. 1. p. 142-149. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2012.6344429" target="_blank"></a>DA ROSA, THIAGO RAUPP ; LARREA, VIVIAN ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> . Power consumption reduction in MPSoCs through DFS. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2012.6344444" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS T.</a> ; GUAZZELLI, RICARDO A. ; <b>CALAZANS, NEY L. V.</b> . Return-to-one protocol for reducing static power in C-elements of QDI circuits employing m-of-n codes. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2012.6380687" target="_blank"></a>PETRY, CARLOS A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2684038634280390" target="_blank">WACHTER, EDUARDO W.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">DE CASTILHOS, GUILHERME M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO G.</a> ; <b>CALAZANS, NEY L. V.</b> . A spectrum of MPSoC models for design space exploration and its use. In: 2012 23rd IEEE International Symposium on Rapid System Prototyping (RSP), 2012, Tampere. 2012 23rd IEEE International Symposium on Rapid System Prototyping (RSP). v. 1. p. 30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463637" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS T.</a> ; GUAZZELLI, RICARDO A. ; <b>CALAZANS, NEY L. V.</b> . Return-to-One DIMS logic on 4-phase m-of-n asynchronous circuits. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). v. 1. p. 669-672. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463758" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7222531925393292" target="_blank">LUCAS, CARLO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5556474412287127" target="_blank">CORREA, DAIRAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374186623192903" target="_blank">CARDOSO, DOUGLAS</a> ; MAGNAGUAGNO, MAURICIO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8117771745804141" target="_blank">CASTILHOS, GUILHERME</a> ; <b>Calazans, Ney</b> . A generic FPGA emulation framework. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). v. 1. p. 233-236. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463680" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS T.</a> ; <b>CALAZANS, NEY L. V.</b> . Electrical characterization of a C-Element with LiChEn. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). v. 1. p. 583-585. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2011.5985935" target="_blank"></a>BENFICA, JULIANO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1671188702483112" target="_blank">POEHLS, LETICIA BOLZANI</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9050311050537919" target="_blank">VARGAS, FABIAN</a> ; LIPOVETZKY, JOSE ; LUTENBERG, ARIEL ; GARCIA, SEBASTIAN E. ; GATTI, EDMUNDO ; HERNANDEZ, FERNANDO ; <b>CALAZANS, NEY L. V.</b> . Configurable platform for IC combined tests of total-ionizing dose radiation and electromagnetic immunity. In: 2011 12th Latin American Test Workshop LATW, 2011, Beach of Porto de Galinhas. 2011 12th Latin American Test Workshop (LATW). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2011.5929995" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, EDSON I.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, CESAR A. M.</a> ; <b>CALAZANS, NEYL V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO G.</a> . Arbitration and routing impact on NoC design. In: 2011 22nd IEEE International Symposium on Rapid System Prototyping (RSP), 2011, Karlsruhe. 2011 22nd IEEE International Symposium on Rapid System Prototyping. p. 193. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020923" target="_blank"></a>ROSA, THIAGO RAUPP DA ; GUINDANI, GUILHERME ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374186623192903" target="_blank">CARDOSO, DOUGLAS</a> ; <b>CALAZANS, NEY LAERT VILAR</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> . A self-adaptable distributed DFS scheme for NoC-based MPSoCs. In: the 24th symposium, 2011, Jo&amp;#227;o Pessoa. Proceedings of the 24th symposium on Integrated circuits and systems design - SBCCI &apos;11. New York: ACM Press. v. 1. p. 203-208. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2011.6085103" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, BRUNO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, JULIAN</a> ; <b>Calazans, Ney</b> . A 65nm standard cell set and flow dedicated to automated asynchronous circuits design. In: 2011 IEEE 24th International SOC Conference (SOCC), 2011, Taipei. 2011 IEEE International SOC Conference. v. 1. p. 99-104. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2011.6122210" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, BRUNO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, JULIAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; <b>Calazans, Ney</b> . Adapting a C-element design flow for low power. In: 2011 18th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2011), 2011, Beirut. 2011 18th IEEE International Conference on Electronics, Circuits, and Systems. v. 1. p. 45-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/radecs.2011.6131354" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0207917332721514" target="_blank">BENFICA, J.</a> ; BOLZANI POEHLS, L. M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9050311050537919" target="_blank">VARGAS, F.</a> ; LIPOVETZKY, J. ; LUTENBERG, A. ; GARCIA, S. E. ; GATTI, E. ; HERNANDEZ, F. ; <b>CALAZANS, N. L. V.</b> . Evaluating the use of a platform for combined tests of total ionizing dose radiation and Electromagnetic immunity. In: 2011 12th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2011, Sevilla. 2011 12th European Conference on Radiation and Its Effects on Components and Systems, 2011. p. 473. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1854153.1854183" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael Iankowski</a> ; <b>CALAZANS, NEY LAERT VILAR</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6535739694167777" target="_blank">LOMNÉ, VICTOR</a> ; DEHBAOUI, AMINE ; Maurine, Philippe ; TORRES, Lionel . A GALS pipeline DES architecture to increase robustness against DPA and DEMA attacks. In: the 23rd symposium, 2010, S&amp;#227;o Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design - SBCCI &apos;10. New York: ACM Press. v. 1. p. 115-120. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1854153.1854178" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; ROSA, THIAGO ; CLERMIDY, FABIEN ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> . Implementation and evaluation of a congestion aware routing algorithm for networks-on-chip. In: the 23rd symposium, 2010, S&amp;#227;o Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design - SBCCI &apos;10. New York: ACM Press. v. 1. p. 91-96. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, Julian José Hilgemberg</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b>CALAZANS, N. L. V.</b> . Hermes-A - An Asynchronous NoC Router with Distributed Routing. In: International Workshop on Power and Timing Modeling, Optimization and Simulation, 2010, Grenoble. PATMOS 2010. Heidelberg: Springer, LNCS 6448, 2010. p. 150-159. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2010.5784676" target="_blank"></a>PONTES, JULIAN J. H. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO G.</a> ; <b>CALAZANS, NEY L. V.</b> . Hermes-AA: A 65nm asynchronous NoC router with adaptive routing. In: 2010 IEEE International SOC Conference (SOCC), 2010, Las Vegas. 23rd IEEE International SOC Conference. v. 1. p. 493-498. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2009.5090744" target="_blank"></a>LOMNE, V. ; MAURINE, P. ; TORRES, L. ; ROBERT, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, R.</a> ; <b>Calazans, N.</b> . Evaluation on FPGA of triple rail logic robustness against DPA and DEMA. In: 2009 Design, Automation &amp; Test in Europe Conference &amp; Exhibition (DATE&apos;09), 2009, Nice. 2009 Design, Automation &amp; Test in Europe Conference &amp; Exhibition. v. 1. p. 634-639. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2009.5118013" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, EVERTON A.</a> ; DE OLIVEIRA, ROBERTO P. ; <b>CALAZANS, NEY L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO G.</a> . HeMPS - a framework for NoC-based MPSoC generation. In: 2009 IEEE International Symposium on Circuits and Systems ISCAS 2009, 2009, Taipei. 2009 IEEE International Symposium on Circuits and Systems. p. 1345. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2009.6041333" target="_blank"></a>CARVALHO, EWERSON ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> . Investigating runtime task mapping for NoC-based multiprocessor SoCs. In: 2009 17th IFIP International Conference on Very Large Scale Integration (VLSISoC), 2009, Florianopolis. 2009 17th IFIP International Conference on Very Large Scale Integration (VLSI-SoC). p. 71. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2009.6041343" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, EVERTON</a> ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> . Managing QoS flows at task level in NoC-based MPSoCs. In: 2009 17th IFIP International Conference on Very Large Scale Integration (VLSISoC), 2009, Florianopolis. 2009 17th IFIP International Conference on Very Large Scale Integration (VLSI-SoC). p. 133. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ReConFig.2009.26" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1668951985712332" target="_blank">RODOLFO, Taciano Ares</a> ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Floating Point Hardware for Embedded Processors in FPGAs: Design Space Exploration for Performance and Area. In: International Conference on ReConFigurable Computing and FPGAs, 2009, Cancun. Reconfig´09. Los Alamitos, CA: IEEE Computer Society, 2009. v. 1. p. 24-29. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ReConFig.2009.27" target="_blank"></a>GUINDANI, G. M. ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . A 10 Gbps OTN Framer Implementation Targeting FPGA Devices. In: International Conference on ReConFigurable Computing and FPGAs, 2009, Cancun. Reconfig´09. Los Alamitos, CA: IEEE Computer Society, 2009. v. 1. p. 30-35. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2009.5335672" target="_blank"></a>CARVALHO, EWERSON ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, CESAR</a> ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> . Evaluation of static and dynamic task mapping algorithms in NoC-based MPSoCs. In: 2009 International Symposium on SystemonChip SOC, 2009, Tampere. 2009 International Symposium on System-on-Chip. v. 1. p. 087-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2008.90" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, JULIAN</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, MATHEUS</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">Soares, Rafael</a> ; <b>Calazans, Ney</b> . Hermes-GLP: A GALS Network on Chip Router with Power Control Techniques. In: <![CDATA[2008 IEEE Computer Society Annual Symposium on VLSI]]>, 2008, Montpellier. <![CDATA[2008 IEEE Computer Society Annual Symposium on VLSI]]>. v. 1. p. 347-352. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2008.29" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a> ; POPOVICI, K. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; JERRAYA, A. A. . Integrating Abstract NoC Models within MPSoC Design. In: 18th Annual IEEE/IFIP International Symposium on Rapid Systems Prototyping, 2008, Monterrey. RSP 2008, 2008. p. 65-71. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1404371.1404422" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; PIGATTO, D. V. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . MOTIM ? an Industrial Application Using NOCs. In: 21st Symposium on Integrated Circuits and Systems, 2008, Gramado. SBCCI 2008. New York: ACM, 2008. v. 1. p. 182-187. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1404371.1404425" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael Iankowski</a> ; LOMNE, V. ; TORRES, Lionel ; MAURINE, P. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; ROBERT, Michel . Prototyping a Triple Track Logic Robustness against DPA. In: 21st Symposium on Integrated Circuits and Systems, 2008, Gramado. SBCCI 2008. Ney York: ACM, 2008. v. 1. p. 193-198. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ReConFig.2008.75" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6535739694167777" target="_blank">LOMNÉ, VICTOR</a> ; ORDAS, Thomas ; Maurine, Philippe ; TORRES, Lionel ; ROBERT, Michel ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">Soares, Rafael</a> ; <b>Calazans, Ney</b> . Triple Rail Logic Robustness against DPA. In: 2008 International Conference on Reconfigurable Computing and FPGAs (ReConFig), 2008, Cancun. 2008 International Conference on Reconfigurable Computing and FPGAs. v. 1. p. 415-420. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2007.26" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Heuristics for Dynamic Task Mapping in NoC-based Heterogeneous MPSoCs. In: 18th IEEE/IFIP International Workshop on Rapid System Prototyping, 2007, Porto Alegre. RSP 2007. Los Alamitos, California: IEEE Computer Society Conference Publishing Services, 2007. v. 1. p. 34-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2007.35" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3360256061614315" target="_blank">CARUSO, Luís Carlos Mieres</a> ; GUINDANI, G. M. ; SCHMITT, Hugo Artur Weber ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . SPP-NIDS - A Sea of Processors Platform for Network Intrusion Detection Systems. In: 18th IEEE/IFIP International Workshop on Rapid System Prototyping, 2007, Porto Alegre. RSP2007. Los Alamitos, California: IEEE Computer Society Conference Publishing Services, 2007. p. 27-33. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1284480.1284513" target="_blank"></a>TEDESCO, LEONEL ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; <b>Calazans, Ney</b> . Buffer sizing for QoS flows in wormhole packet switching NoCs. In: the 20th annual conference, 2007, Copacabana. Proceedings of the 20th annual conference on Integrated circuits and systems design - SBCCI &apos;07. New York: ACM Press. v. 1. p. 99-104. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>81. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2007.378471" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Evaluation of Algorithms for Low Energy Mapping onto NoCs. In: 20th Symposium on Integrated Circuits and Systems, 2007, New Orleans. ISCAS 2007, 2007. v. 1. p. 389-392. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>82. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2007.4402487" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Rate-based Scheduling Policy for QoS Flows in Networks on Chip. In: 15th Annual IFIP International Conference on Very Large Scale Integration, 2007, Atlanta. IFIP VLSI-SOC 2007, 2007. v. 1. p. 140-145. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>83. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Router Architecture for High-Performance NoCs. In: 20th Symposium on Integrated Circuits and Systems, 2007, Rio de Janeiro. SBCCI 2007. New York: ACM Press, 2007. v. 1. p. 111-116. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>84. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCD.2007.4601950" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, Julian José Hilgemberg</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael Iankowski</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . SCAFFI: An intrachip FPGA asynchronous interface based on hard macros. In: XXV IEEE International Conference on Computer Design, 2007, Lake Tahoe. ICCD´07. Los Alamitos: IEEE, 2007. v. 1. p. 541-546. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>85. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael Iankowski</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . A NoC-based Infrastructure to Enable Dynamic Self Reconfigurable Systems. In: Reconfigurable Communication-centric SoCs, 2007, Montpellier. ReCoSoC´07, 2007. p. 23-30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>86. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/FPL.2006.311329" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Reconfigurable Systems Enabled by a Network-on-Chip. In: 16th International Conference on Field Programmable Logic and Applications, 2006, Madri. FPL 2006. Piscataway, NJ: IEEE, 2006. p. 857-860. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>87. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1150343.1150364" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; GIACOMET, Leonardo Luigi ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Application Driven Traffic Modeling for NoCs. In: 19th Symposium on Integrated Circuits and Systems Design - SBCCI 2006, 2006, Ouro Preto. 19th SBCCI. New York: ACM, 2006. p. 62-67. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>88. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1150343.1150360" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael Iankowski</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2169635373901010" target="_blank">GREHS, Ismael</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Infrastructure for Dynamic Reconfigurable Systems: Choices and Trade-offs. In: 19th Symposium on Integrated Circuits and Systems Design - SBCCI 2006, 2006, Ouro Preto. 19th SBCCI. New York: ACM, 2006. p. 44-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>89. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISSOC.2006.321981" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Evaluation of Current Mechanisms Employed to Provide QoS in Networks on Chip. In: International Symposium on System-on-Chip, 2006, Tampere. ISSoC´2006. Piscataway: IEEE, 2006. v. 1. p. 115-118. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>90. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ASPDAC.2005.1466128" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F.</a> ; <b>Calazans, N.</b> . MAIA - a framework for networks on chip generation and verification. In: ASPDAC 2005. Asia and South Pacific Design Automation Conference 2005, 2005, Shanghai. Proceedings of the ASP-DAC 2005. Asia and South Pacific Design Automation Conference, 2005.. v. 1. p. 49-52. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>91. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/date.2005.149" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; REIS, Igor Maicá ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano Passuelo</a> . Exploring NoC Mapping Strategies: An Energy and Timing Aware Technique. In: Design, Automation and Test in Europe Conference and Exhibition, 2005, Munique. DATE 05. Piscataway: IEEE Computer Society, 2005. v. 1. p. 502-507. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>92. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2005.218" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . MultiNoC: A Multiprocessing System Enabled by a Network on Chip. In: Design, Automation and Test in Europe Conference and Exhibition, 2005, Munique. DATE 2005 Designers? Forum Proceedings, 2005. v. 1. p. 234-239. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>93. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> . Design, Validation and Prototyping of the EMS SDH STM-1 Mapper Soft-core. In: 6th IEEE Latin-American Test Workshop, 2005, Salvador. LATW 2005, 2005. v. 1. p. 313-318. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>94. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2005.1465973" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">KREUTZ, Márcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> . Energy and Latency Evaluation of NoC Topologies. In: 2005 IEEE Symposium on Circuits and Systems, 2005, Kobe. ISCAS 2005, 2005. v. 1. p. 5866-5869. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>95. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Processadores Reconfiguráveis: estado da arte. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 110-113. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>96. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2005.4286853" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Virtual Channels in Networks on Chip: Implementation and Evaluation on Hermes NoC. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York: ACM Press, 2005. v. 1. p. 178-183. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>97. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2005.4286856" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> . Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York: ACM, 2005. v. 1. p. 196-201. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>98. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2005.4286854" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2520175088634553" target="_blank">TEDESCO, Leonel Pablo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; GARIBOTTI, D. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Traffic Generation and Performance Evaluation for Mesh-based NoCs. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. 18th Symposium on Integrated Circuits and Systems Design - SBCCI 2005. New York: ACM Press, 2005. v. 1. p. 184-189. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>99. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2005.33" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">KREUTZ, Márcio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Models for Embedded Application Mapping onto NoCs: Timing Analysis. In: 16th IEEE International Workshop on Rapid System Prototyping, 2005, Montreal. RSP 2005, 2005. v. 1. p. 17-23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>100. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: 13th Annual IFIP International Conference on Very Large Scale Integration, 2005, Perth. IFIP VLSI-SOC 2005, 2005. v. 1. p. 391-396. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>101. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3360256061614315" target="_blank">CARUSO, Luís Carlos Mieres</a> ; GUINDANI, G. M. ; SCHMITT, Hugo Artur Weber ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Arquitetura Mar de Processadores para Detecção de Intrusão em Redes. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 247-250. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>102. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Applying Memory Test to Embedded Systems. In: 5th IEEE Latin-American Test Workshop, 2004, Cartagena. LATW 2004, 2004. v. 1. p. 43-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>103. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1668951985712332" target="_blank">RODOLFO, Taciano Ares</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Modelagem e Descrição de SOCs em Diferentes Níveis de Abstração. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 1-11. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>104. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4400984023117232" target="_blank">MÖLLER, Frederico Bartz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Controle de Configurações em Sistemas Dinâmica e Parcialmente Reconfiguráveis. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 435-445. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>105. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . NOCGEN - Uma Ferramenta para Geração de Redes Intra-Chip Baseada na Infra-Estrutura HERMES. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 210-216. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>106. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7268985490666435" target="_blank">CAMOZZATO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4720059024671210" target="_blank">RIES, Luís Henrique Leal</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Reconfiguração Parcial e Dinâmica para Núcleos de Propriedade Intelectual com Interfaces de Comunicação Padronizadas. In: X Workshop Iberchip, 2004, Cartagena. X Workshop Iberchip, 2004. v. 1. p. 30-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>107. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1016568.1016580" target="_blank"></a>CARVALHO, EWERSON ; <b>Calazans, Ney</b> ; BRI'O, EDUARDO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> . PaDReH. In: the 17th symposium, 2004, Pernambuco. Proceedings of the 17th symposium on Integrated circuits and system design - SBCCI &apos;04. New York: ACM Press. v. 1. p. 10-15. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>108. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> . Reconfiguration Control for Dynamically Reconfigurable Systems. In: XIX Conference on Design of Circuits and Integrated Systems, 2004, Bordeaux. DCIS´2004, 2004. v. 1. p. 405-410. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>109. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IPDPS.2003.1213326" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Remote and Partial Reconfiguration of FPGAs: Tools and Trends. In: 10th Reconfigurable Architectures Workshop, 2003, Nice. RAW´03, 2003. v. 1. p. 1-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>110. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2003.1232853" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2603160265623606" target="_blank">ROSA, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, E.</a> . From VHDL register transfer level to SystemC transaction level modeling: a comparative case study. In: 16th Symposium on Integrated Circuits and Systems Design. SBCCI 2003, 2003, Sao Paulo. 16th Symposium on Integrated Circuits and Systems Design, 2003. SBCCI 2003. Proceedings.. v. 1. p. 355-360. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>111. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping. In: IFIP International Conference on Very Large Scale Integration, 2003, Darmstadt. IFIP VLSI-SOC 2003, 2003. v. 1. p. 318-323. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>112. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Interface de Comunicação de Cores em FPGAS. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. p. 183-188. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>113. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4720059024671210" target="_blank">RIES, Luís Henrique Leal</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano Passuelo</a> . Modelagem e Descrição de Sistemas Computacionais - um estudo de caso de comparação das linguagens VHDL e SDL. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>114. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano Passuelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Desenvolvimento de um Ambiente de Co-simulação Distribuído e Heterogêneo. In: VIII Workshop Iberchip, 2002, Guadalajara. VIII Workshop Iberchip, 2002. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>115. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/FIE.2002.1157947" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> . Teaching Computer Organization and Architecture with Hands-on Experience. In: 2002 Frontiers in Education Conference, 2002, Boston. 2002 Frontiers in Education Conference, 2002. v. 1. p. T2F15-T2F20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>116. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/FIE.2002.1157907" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo Augusto</a> ; POUCHET, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; GOUGH, M. . An Adaptable Educational Platform for Engineering and IT Laboratory Based Courses. In: 2002 Frontiers in Education Conference, 2002, Boston. 2002 Frontiers in Education Conference, 2002. v. 1. p. T1D22-T1D27. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>117. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4315350764773182" target="_blank">ZORZO, A. F.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Deriving Different Computer Science Curricula from a Common Core of Disciplines. In: Informatics Curricula, Teaching Methods and best practice - ICTEM'2002, 2002, Florianópolis. Informatics Curricula, Teaching Methods and best practice - ICTEM'2002, 2002. v. 1. p. 43-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>118. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2002.1137678" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Requirements, Primitives and Models for Systems Specification. In: 15th Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 323-328. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>119. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2002.1137646" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano Passuelo</a> . A Heterogeneous and Distributed Co-Simulation Environment. In: 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 115-120. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>120. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2002.1137656" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Core communication interface for FPGAs. In: 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design - SBCCI 2002. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 183-188. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>121. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano Passuelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4720059024671210" target="_blank">RIES, Luís Henrique Leal</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Prototyping of Embedded Digital Systems from SDL Language: a Case Study. In: Seventh Annual IEEE International Workshop on High Level Design Validation and Test, 2002, Cannes. Seventh Annual IEEE International Workshop on High Level Design Validation and Test, 2002. v. 1. p. 133-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>122. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8011993139414737" target="_blank">TOROK, D. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4740455185696101" target="_blank">ANDREOLI, A. V.</a> . Projeto, Implementação e Validação de um IP Soft Core Ethernet sobre Dispositivos Reconfiguráveis. In: VII Workshop Iberchip, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>123. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Reconfiguração Parcial e Remota de Cores FPGAs. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>124. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> . Um Ambiente de Compilação e Simulação para Processadores Embarcados Parametrizáveis. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>125. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CAPPELATTI, Ewerton Artur ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9090227120805520" target="_blank">OLIVEIRA, Leandro Augusto de</a> . Barramento de Alto Desempenho para Interação Software/Hardware. In: VII WORKSHOP IBERCHIP IWS'2001, 2001, Montevidéu. VII WORKSHOP IBERCHIP IWS'2001, 2001. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>126. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2001.953001" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo Augusto</a> ; PETRINI JÚNIOR, J. . Using the CAN Protocol and Reconfigurable Computing Technology For Web-Based Smart House Automation. In: 14th Symposium on Integrated Circuits and Systems Design - SBCCI, 2001, Pirenópolis. 14th Symposium on Integrated Circuits and Systems Design - SBCCI, 2001. v. 1. p. 38-43. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>127. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo Augusto</a> ; POUCHET, M. ; STIPIDIS, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; EINSFELDT, A. . RECKON - A reconfigurable prototyping kit for engineering and IT laboratory based courses. In: Seminário de Computação Reconfigurável - SCR´2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR´2001, 2001. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>128. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Reconfiguração Parcial e Remota de Dispositivos Fpga da Família Virtex. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>129. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Ambiente de Desenvolvimento de Processador Embarcado para Aplicações de Codesign. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>130. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Métodos para Desenvolvimento e Distribuição de IP Cores. In: Seminário de Computação Reconfigurável - SCR'2001, 2001, Belo Horizonte. Seminário de Computação Reconfigurável - SCR'2001, 2001. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>131. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> ; BLAUTH, Vitor Hugo ; VALIATI, R. ; MANFROI, É. . Effective Industry-Academia Cooperation in Telecom: a Method, a Case Study and Some Initial Results. In: 19o. Simpósio Brasileiro de Telecomunicações, 2001, Fortaleza. 19o. Simpósio Brasileiro de Telecomunicações, 2001. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>132. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/FIE.1999.840441" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . VLSI Hardware Design by Computer Science Students: How early can they start? How far can they go?. In: 1999 Frontiers in Education Conference, 1999, San Juan. 1999 Frontiers in Education Conference, 1999. p. 13612-13617. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>133. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARQUES, P. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . PMAZE: Modelagem e roteamento para FPGAs. In: V Workshop IBERCHIP, 1999, Lima. V Workshop IBERCHIP. p. 70-80. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>134. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; SILVA, F. R. ; BARRIOS, M. . Cleo-LIRMM: um experimento de implementação de processadores dedicados em plataformas de prototipação de sistemas embarcados. In: V Workshop IBERCHIP, 1999, Lima. V Workshop IBERCHIP. p. 81-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>135. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9050311050537919" target="_blank">VARGAS, Fabian Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo Augusto</a> . HardSoft: plataforma reconfigurável para caracterização sob radiação de componentes eletrônicos empregados em satélites. In: VII Simpósio de Computadores Tolerantes a Falhas - SCTF, 1997, Campina Grande. p. 139-152. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>136. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; MADEIRA, A. D. . ASSTUCE - An exploratory environment for finite state machines. In: XXIII Conferencia Latinoamericana de Informática - CLEI, 1997, Valparaiso. v. 1. p. 117-126. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>137. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CARNEIRO, M. L. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Projeto automatizado de colunas de destilação baseado em otimização probabilística. In: XI Congresso Brasileiro de Engenharia Química - COBEQ, 1996, Rio de Janeiro, RJ. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>138. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9050311050537919" target="_blank">VARGAS, Fabian Luis</a> ; VELAZCO, R. ; AMARAL, J. N. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; RODRIGUES, A. . Radiation effects on electronics: the need for ground tests. In: Simpósio Brasileiro de Concepção de Circuitos Integrados - SBCCI, 1996, Recife. 9th SBCCI. p. 105-116. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>139. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Métodos e ferramentas para o projeto de sistemas digitais. In: III Escola Regional de Informática - ERI, 1995, Caxias do Sul, RS. p. 34-53. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>140. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Considering state minimization during state assignment. In: I Ibero American Microelectronics Conference - X Congress of the Brazilian Microelectronics Society, 1995, Canela, RS. p. 49-58. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>141. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCAD.1994.629899" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">VILAR CALAZANS, N.L.</a></b>. Boolean Constrained Encoding: A New Formulation And A Case Study. In: IEEE/ACM International Conference on ComputerAided Design, 1994, San Jose. IEEE/ACM International Conference on Computer-Aided Design. p. 702-706. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>142. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/EDAC.1992.205975" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; ZHANG, Q. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R. P.</a> ; YERNAUX, B. ; TRULLEMANS, A. M. . Advanced ordering and manipulation techniques for binary decision diagrams. In: European Design Automation Conference - EDAC, 1992, Bruxelas. European Design Automation Conference - EDAC. p. 452-457. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>143. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. State minimization and state assignment of finite state machines. their relationship and their impact on the implementation. In: IFIP International Workshop on Application-Oriented Synthesis, 1992, Dresden. IFIP International Workshop on Application-Oriented Synthesis, 1992. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>144. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/CICC.1991.164034" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R. P.</a> ; ZHANG, Q. ; TRULLEMANS, C. . Improving BDDs manipulation through incremental reduction and enhanced heuristics. In: Custom Integrated Circuits Conference - CICC´91, 1991, San Diego. Custom Integrated Circuits Conference, 1991. p. 1131-1135. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>145. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.1991.176226" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R. P.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; TRULLEMANS, C. . Incremental reduction of binary decision diagrams. In: International Symposium on Circuits and Systems - ISCAS'91, 1991, Cingapura. International Symposium on Circuits and Systems - ISCAS'91, 1991. p. 3174-3177. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>146. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8602960801642916" target="_blank">WEBER, T. S.</a> . Minimização lógica para circuitos combinacionais. In: IV Simpósio Brasileiro de Concepção de Circuitos Integrados - SBCCI, 1989, Rio de janeiro. p. 52-61. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>147. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; REY, L. F. ; WAGNER, F. R. . A logic simulator for an integrated environment of digital hardware design. In: III Congresso da Sociedade Brasileira de Microeletrônica - SBMICRO, 1988, São Paulo. p. 385-395. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>148. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Especificação do EDGAR - um editor de máscaras para circuitos integrados do tipo gate array. In: XIV Seminário Integrado de Software e Hardware - SEMISH, 1987, Salvador. p. 117-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>149. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; BARONE, D. A. C. . Proposta de uma nova célula de base para circuitos pré-difundidos na metodologia CIPREDI. In: II Congresso da Sociedade Brasileira de Microeletrônica - SBMICRO, 1987, São Paulo. p. 212-222. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>150. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; BIER, P. J. . Análise microfotográfica da arquitetura interna do controlador de ADM
 AMD9517. In: XI Seminário Integrado de Software e Hardware - SEMISH, 1984, Viçosa. p. 149-160. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos expandidos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . Quasi-Delay-Insensitive Return-to-One Design. In: Design, Automation and Test in Europe Conference and Exhibition (DATE), 2014, Dresden. Proceedings of the DATE 2014 PhD Forum, 2014. p. 1-2. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; ARENDT, M. E. ; ZIESEMER JR., A. ; REIS, RICARDO ; <b>CALAZANS, N. L. V.</b> . Automated Synthesis of Cell Libraries for Semi-Custom Asynchronous Design. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. Proceedings of the 20th ASYNC 2014, 2014. p. 49-50. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BUTZKE, F. ; MYERS, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> . QDI Logic for Signaling Data Validity in Bundled-Data Design: A Kogge-Stone Case Study. In: Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. Proceeedings of the 20th ASYNC 2014, 2014. p. 40-41. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZIESEMER JR., A. ; REIS, R. A. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; ARENDT, M. E. ; <b>CALAZANS, N. L. V.</b> . A Design Flow for Physical Synthesis of Digital Cells with ASTRAN. In: ACM Great Lakes Symposium on VLSI (GLSVLSI), 2014, Houston. Proceedings of the 24th GLSVLSI 2014, 2014. p. 245-246. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6819197962067492" target="_blank">HECK, G.</a> ; HECK, L. S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; Calazans, N.L.V. . A Fine-Grain Local Clock Generator Architecture to Enable Dynamic Frequency Scaling in MPSoCs. In: South Microelectronics School (EMicro), 2013, Porto Alegre. Proceedings of the EMicro - SIM 2013, 2013. p. 4p. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8269969782563110" target="_blank">OLIVEIRA, C. H. M.</a> ; Calazans, N.L.V. . ASCEnD: A Standard Cell Library for Semi-Custom Asynchronous Design. In: South Microelectronics School (EMicro), 2013, Porto Alegre. EMICRO/SIM'13, 2013. p. 4p.. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOUZA, Y. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; SANTOS, T. C. W. ; <b>CALAZANS, N. L. V.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a> . TSV Multiplexing: A 3D NoC Occupancy Analysis. In: W5 3D Integration - Applications, Technology, Architecture, Design, Automation, and Test, 2013, Grenoble. W5´13, 2013. p. 1-3. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2008.17" target="_blank"></a>GUINDANI, GUILHERME ; REINBRECHT, CEZAR ; RAUPP, THIAGO ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> . NoC Power Estimation at the RTL Abstraction Level. In: <![CDATA[2008 IEEE Computer Society Annual Symposium on VLSI]]>, 2008, Montpellier. <![CDATA[2008 IEEE Computer Society Annual Symposium on VLSI]]>. v. 1. p. 475-478. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2007.70" target="_blank"></a>BASTOS, ERICO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, EVERTON</a> ; PIGATTO, DANIEL ; <b>Calazans, Ney</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> . MOTIM - A Scalable Architecture for Ethernet Switches. In: <![CDATA[IEEE Computer Society Annual Symposium on VLSI (ISVLSI '07)]]>, 2007, Porto Alegre. <![CDATA[IEEE Computer Society Annual Symposium on VLSI (ISVLSI '07)]]>. p. 451-452. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2007.32" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Congestion-Aware Task Mapping in NoC-based MPSoCs with Dynamic Workload. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre. ISVLSI 2007. Los Alamitos, California: IEEE Computer Society Conference Publishing Services, 2007. p. 459-460. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7268985490666435" target="_blank">CAMOZZATO, Daniel</a> . FiPRe: An Implementation Model to Enable Self-Reconfigurable Applications. In: FPL - The International Conference on Field Programmable Logic and Applications, 2004, Antuérpia. FPL'04. Berlin: Springer-Verlag, 2004. v. 1. p. 1042-1046. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano Passuelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2603160265623606" target="_blank">ROSA, Vitor Moscon da</a> . A Comparison of Different Levels of Abstraction using VHDL and SystemC. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics. v. 1. p. 86-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7268985490666435" target="_blank">CAMOZZATO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . A generic Model of Embedded System to Enable Dynamic Self-Reconfigurable Applications. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 98-104. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4400984023117232" target="_blank">MÖLLER, Frederico Bartz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Controlling Configurations on Dynamic Reconfigurable Systems. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 114-119. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Routing Algorithms on Mesh Based NoCs. In: SIM, 2004, São Miguel das Missões. 19th South Symposium on Microelectronics, 2004. v. 1. p. 134-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2003.1253763" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Development of a Tool-Set for Remote and Partial Reconfiguration of FPGAs. In: Design, Automation and Test in Europe Conference and Exhibition - DATE´03, 2003, München. DATE´03, 2003. v. 1. p. 1122-1123. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SARTIN, M. A. ; Calazans, N.L.V. ; SOUZA, O. N. . Investigando o Perfil em Aplicações de Simulação por Dinâmica Molecular. In: III ERI-MT 2012 ? Escola Regional de Informática do SBC, 2012. III ERI-MT 2012, 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Canais Virtuais em Redes Intra-chip - Implementação na Rede Hermes. In: XI Workshop Iberchip, 2005, Salvador. XI Iberchip, 2005. v. 1. p. 320-321. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="ApresentacoesTrabalho"></a>Apresentações de Trabalho</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">VILAR CALAZANS, N. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; KUENTZER, F. A. . Asynchronous Circuit Design & Test ? A Tutorial. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<a name="ProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Produção técnica</b>
</div>
<div class="cita-artigos">
<b><a name="SoftwareSemPatente"></a>Programas de computador sem registro</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Atlas - An Environment for NoC Generation and Evaluation. 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; MADEIRA, A. D. . Asstuce - An exploratory environment for finite state machines. 1996. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosTecnicos"></a>Trabalhos técnicos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; PIGATTO, D. V. . Complementos do Projeto X10GIGA. 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Comunicação Assíncrona Intrachip: Primitivas, Projeto, Prototipação e Implementação. 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; TODT, E. ; PIGATTO, D. V. . X10GIGA: Transponder OTN 10.7 Gbps. 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BASTOS, Érico Nunes Ferreira ; SOCCOL, Celso ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Projeto e Implementação da Arquitetura de Comunicação MERCURY: uma rede intra-chip com topologia toro, filas centrais compartilhadas e modo de chaveamento virtual-cut-through. 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; PIGATTO, D. V. . TETHA: Circuito para Transporte de Dados Ethernet/IP sobre Redes de Alta Velocidade PDH/SDH. 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Evaluation of Routing Algorithms in Mesh Based NoCs. 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0355512066015364" target="_blank">CARVALHO, Ewerson Luiz de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4400984023117232" target="_blank">MÖLLER, Frederico Bartz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Design Frameworks and Configuration Controllers for Dynamic And Partial Reconfiguration. 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7843577596064861" target="_blank">BRIÃO, Eduardo Wenzel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Tutoriais Sobre Reconfiguração Parcial e Dinâmica usando o Fluxo do Projeto Modular sobre a Plataforma Insight V2MB1000. 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7822927936432169" target="_blank">MELLO, Aline Vieira de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L. C.</a> . HERMES: an Insfrastructure for Low Area Overhead Packet-switching Networks on Chip. 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; IDE, Alessandro Noriaki ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1668951985712332" target="_blank">RODOLFO, Taciano Ares</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> . Tutorial e Diretivas para Captura de Projeto, Validação e Prototipação de Módulos de Hardware Descritos em SystemC. 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5552533281733013" target="_blank">MÖLLER, Leandro Heleno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Ferramentas de Configuração Parcial, Remota e Dinâmica de FPGAs Virtex. 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Projeto Integrado de software e hardware para aplicações específicas. 2000. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. SHRIMP-I - Uma plataforma de prototipação rápida reconfigurável de sistemas digitais. 2000. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; FERREIRA, Ewerton Hofler ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> . Implementação de uma arquitetura load/store em um ambiente de prototipação. 2000. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. ADC-SHRIMP - Avaliação do Desempenho da Comunicação Hospedeiro - Plataformas de H/S Codesign. 1999. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; FERNANDES, P. H. L. ; STEMMER, M. . SHRIMP I - Implementação e Avaliação de Desempenho de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware. 1998. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. KROC-DSP: Compilador occam2 para processador de sinais. 1998. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WAGNER, F. R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9050311050537919" target="_blank">VARGAS, Fabian Luis</a> . HardPro: Centro de Prototipação de Hardware para Sistemas Computacionais Dedicados. 1997. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. KROC-PC: Compilador occam2 para computadores padrão IBM-PC. 1997. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. BOOLE - Codificação Booleana e FPGAs. 1996. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Síntese Lógica Seqüencial para FPGAs. 1994. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BARROS, E. N. S. ; CORREIA, M. B. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8602960801642916" target="_blank">WEBER, T. S.</a> ; SAMPAIO, A. ; QUEIROZ, J. ; SANTOS, L. C. V. ; LIMA, M. E. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R. P.</a> . PISH: Projeto Integrado de Software e Hardware. 1994. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. O problema da codificação Booleana: métodos e ferramentas. 1994. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; LIMA, V. L. S. ; OLIVEIRA, F. M. ; BECKER, K. . Estudo e implementação de ferramentas de síntese lógica para FPGAs. 1994. </div>
</div>
<br class="clear">
<a name="DemaisProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Demais tipos de produção técnica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Circuitos Não-Síncronos. 2011. (Curso de curta duração ministrado/Outra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, Ney</a></b>. SystemC: Uma Linguagem para Modelagem Abstrata, Modelagem Concreta e Apoio à Validação de Sistemas Digitais Embarcados. 2009. (Curso de curta duração ministrado/Outra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. Tecnologias Modernas para Projeto e Implementação de SoCs. 2003. (Curso de curta duração ministrado/Outra). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PatentesRegistros">
<h1>Patentes e registros</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Patente"></a><br class="clear" /><div class="inst_back">
<b>Patente</b>
</div><br/><div class='status-patente'>A Confirmação do status de um pedido de patentes poderá ser solicitada à Diretoria de Patentes (DIRPA) por meio de uma Certidão de atos relativos aos processos</div><div style='clear:both'></div><a name="patente"></a>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span title="Clique aqui para visualizar as informações da patente no site do INPI" class="ajaxINPI tooltip" data-param="codigoRegistro=BR1020180023063&idCNPq=3309342336039521&sequencial=561">&nbsp;</span>GUAZZELLI, R. A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> ; LAU NETO, W. . Circuito Digital Assíncrono e Método de Transferência e Processamento de Dados em Circuito Digital Assíncrono. 
						2018, 
						Brasil. <br>
                Patente:
                Privilégio de Inovação.
            Número do registro: BR1020180023063, título: "Circuito Digital Assíncrono e Método de Transferência e Processamento de Dados em Circuito Digital Assíncrono" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.          
        Depósito: 02/02/2018</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SALAZAR, A. F. T.; D'AMORE, R.; OLIVEIRA, D. L.; CUNHA, W. C.; Calazans, N.L.V..  Participação em banca de Kledermon Garcia. Síntese Comportamental de Circuitos Assíncronos Otimizados. 2015. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Instituto Tecnológico de Aeronáutica. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7939385198461157" target="_blank">SOARES, Rafael Iankowski</a>; ZATT, B.; MATTOS, J. C. B.; <b>CALAZANS, N. L. V.</b>.  Participação em banca de Luciano Ludwig Loder. Proposta de um &#64258;uxo de ataque DPA para avaliar a vulnerabilidade de arquiteturas criptográ&#64257;cas protegidas por aleatorização de processamento. 2014. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AZEVEDO, R. J.; <b>CALAZANS, N. L. V.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a>.  Participação em banca de Marcelo Ruaro. Runtime Adaptive QoS Management in NoC-Based MPSoCs. 2014. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ARAÚJO, Guido Costa Souza de; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; AZEVEDO, R. J..  Participação em banca de Flávia de Oliveira Santos. MediaBox: Uma Plataforma baseada em NoCs para Aplicações Multimídia. 2013. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Guilherme Afonso Madalozzo. Controle Adaptativo para Atendimento a Requisitos de Aplicações em MPSoCs. 2013. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Thiago Raupp da Rosa. Reduction of Energy Consumption in MPSOCS Through a Dynamic Frequency Scaling Technique. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6703453792017497" target="_blank">ROSE, C. A. F.</a>; AZEVEDO, R. J.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Taciano Dreckmann Perez. Evaluation of System-Level Impacts of a Persistent Main Memory Architecture. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Eduardo Wächter. Integração de Novos Processadores em Arquiteturas MPSoC: Um estudo de caso. 2011. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REIS, A. I.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a>.  Participação em banca de Samuel Nascimento Pagliarini. Veasy: um Conjunto de Ferramentas Direcionado aos Desafios da Verificação Funcional. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; MARTINS, J. B. S.; BAGGIO, J. E..  Participação em banca de Guilherme Perin. Arquiteturas de Criptografia de Chave Pública: Análise de desempenho e robustez. 2011. Dissertação (Mestrado em Informática) - Universidade Federal de Santa Maria. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Samuel dos Santos Marczak. Implementação de uma Infraestrutura de Monitoramento para Avaliação de Plataformas MPSoC Baseada em NoC. 2010. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Guilherme Montez Guindani. Estimativa e Redução da Dissipação de Potência em Redes Intra-Chip com Chaveamento por Pacotes. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Odair Moreira. Implementação e Avaliação de Desempenho de um MPSoC Homogêneo Interconectado por NoC. 2009. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZEFERINO, Cesar Albenes; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Everton Alceu Carara. Estratégias para Otimização de Desempenho em Redes Intra-chip. 2008. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4315350764773182" target="_blank">ZORZO, A. F.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Cristiane Raquel Woszezenki. Alocação de Tarefas e Comunicação entre Tarefas em MPSoCs. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Carlos Adail Scherer Junior. Redes Intrachip com Topologia Toro e Modo de Chaveamento Wormhole: projeto, geração e avaliação. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Rosana Perazzolo Disconzi. Modelagem e Validação de Redes Intrachip Através de Síntese Comportamental. 2007. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano Passuelo</a>; FRÖLICH, Antonio Augusto Medeiros; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Melissa Schwanz Vetromille. Co-projeto de Sistemas Operacionais: Implementação Hardware/Software de Funcionalidade para Suporte a Aplicações de Tempo real. 2006. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CASTRO, Helano de Sousa; CORTEZ, Paulo Cesar; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Jarbas Ariel Nunes da Silveira. Gerenciamento SNMP com Autenticação Remota: aplicações em UPSs. 2006. Dissertação (Mestrado em Engenharia de Teleinformática) - Universidade Federal do Ceará. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo Augusto</a>; CÉSAR NETTO, João.  Participação em banca de Luís Carlos Mieres Caruso. Proposta de Arquitetura para NIDS Acelerado por Hardware. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; TORRES, Lionel; ZEFERINO, Cesar Albenes; DOTTI, Fernando Luís; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Leonel Pablo Tedesco. Uma Proposta de Geração de Tráfego e Avaliação de Desempenho para NoCs. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; TORRES, Lionel; HORTA, Edson Lemos; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo Augusto</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Leandro Heleno Möller. Sistemas Dinamicamente Reconfiguráveis com Comunicação Via Redes Intra-chip. 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL, Fabiano Passuelo</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; CHAU, Wang Jiang.  Participação em banca de Luciano Copello Ost. Redes Intrachip com Interface Padrão para Síntese em Hardware. 2004. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9050311050537919" target="_blank">VARGAS, Fabian Luis</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Alexandre de Morais Amory. Integração e Avaliação de Técnicas de Teste Baseado em Software no Fluxo de Projeto de SOCs. 2003. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de José Carlos Sant Anna Palma. Métodos de Distribuição e Conexão de IP Cores para Dispositivos Programáveis FPGA. 2002. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; MARTINS, J. B. S.; JOHANN, M.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Paulo César Furlanetto Marques. Algoritmo de Roteamento Maze para Dispositivos Programáveis FPGA. 2002. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6703453792017497" target="_blank">ROSE, C. A. F.</a>; AZEVEDO, D. F. G.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; RIBAS, R. P..  Participação em banca de Ewerton Artur Cappelatti. Implementação do Padrão de Barramento PCI para Interação Hardware/Software em Dispositivos Reconfiguráveis. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Daniel Gomes Mesquita. Contribuições para Reconfiguração Parcial e Remota de FPGAs. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BARROS, E. N. S.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Marcus Vinicius Duarte dos Santos. Sistema de Infusão Intravenosa: Um Estudo de Caso de Software/Hardware Codesign. 1997. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Pernambuco. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WAGNER, F. R.; GOLENDZINER, L. G.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8602960801642916" target="_blank">WEBER, T. S.</a>.  Participação em banca de Sandro Neves Soares. Sistema Gerenciador de Documentação de Projeto. 1996. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; WAGNER, F. R.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R. P.</a>.  Participação em banca de Carlos Antônio Alba Pinto. Sistema de Geração de Microcontroladores para Aplicações Específicas. 1996. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8602960801642916" target="_blank">WEBER, T. S.</a>; WAGNER, F. R.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; WEBER, R. F..  Participação em banca de Fabiano Passuelo Hessel. Descrição e Síntese de Concorrência em VHDL. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WAGNER, F. R.; PORTO, I. E. S. J.; GOLENDZINER, L. G.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8602960801642916" target="_blank">WEBER, T. S.</a>.  Participação em banca de Gleiber Fernandes Royes. Um Gerenciador Automático para o Projeto de Sistemas Digitais. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BARONE, D. A. C.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8602960801642916" target="_blank">WEBER, T. S.</a>; WAGNER, T. V..  Participação em banca de Eduardo do Valle Simões. FLECHA - Uma Matriz FPGA para a Prototipação Rápida de Circuitos Integrados. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Teses de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARCON, C. A. M.; AGOSTINI, L. V.; PAGLIARI, C. L.; ASSUNCAO, P. A. A.; <b>CALAZANS, N. L. V.</b>.  Participação em banca de Gustavo Freitas Sanchez. Exploration of Algorithms and Implementations for Efficient 3D-HEVC Depth Map Encoding. 2019. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AZEVEDO, R. J.; RUTZIG, M. B.; <b>CALAZANS, NEY LAERT VILAR</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a>.  Participação em banca de Marcelo Ruaro. Self-Adaptive QoS at Communication and Computation Levels for Many-Core System-on-Chip. 2018. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4818062789310854" target="_blank">CARARA, Everton Alceu</a>; BAMPI, S.; <b>CALAZANS, NEY LAERT VILAR</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a>.  Participação em banca de André Luís Del Mestre Martins. Multi-Objective Resource Management for Many-Core Systems. 2018. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; ROBERT, Michel; STRUM, Marius; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Everton Alceu Carara. Serviços de Comunicação Diferenciados em Sistemas Multiprocessados em Chip Baseados em Redes Intra-Chip. 2011. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIGO, S.; ARAÚJO, Guido Costa Souza de; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; SANTOS, L. C. V.; CENTODUCATTE, P. C..  Participação em banca de Bruno de Carvalho Albertini. Metodologias de Suporte a Verificação e Análise de Modelos de Plataformas em Alto Nível de Abstração. 2011. Tese (Doutorado em Ciência da Computação)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; CLERMIDY, F.; ZEFERINO, Cesar Albenes; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Leonel Pablo Tedesco. Monitoração e Roteamento Adaptativo para Fluxos QoS em NoCs. 2010. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NURMI, J.; BRISOLARA, L.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Luciano Copello Ost. Abstract Models of NoC-based MPSoCs for Design Space Exploration. 2010. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Ewerson Luiz de Souza Carvalho. Mapeamento Dinâmico de Tarefas em MPSoCs Heterogêneos Baseados em NoC. 2009. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; COSTA, E. A. C.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de José Carlos Sant'Anna Palma. Reduzindo o Consumo de Potência em Redes Intra-Chip através de esquemas de Codificação de Dados. 2007. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STRUM, Marius; RANZINI, Edith; AMAZONAS, José Roberto de Almeida; LIMA, M. E.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Duarte Lopes de Oliveira. Miriã: Uma Ferramenta para a Síntese de Controladores Assíncronos Multi-Rajada. 2004. Tese (Doutorado em Engenharia Elétrica)  - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, S.; MONTEIRO, J. C. A. P.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Eduardo Antonio César da Costa. Operadores Aritméticos de Baixo Consumo para Arquiteturas de Circuitos de Circuitos DSP. 2002. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TORRES, Lionel; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Rolf Fredi Molz. Uma Metodologia para o Desenvolvimento de Aplicações de Visão Computacional Utilizando Projeto Conjunto de Hardware e Software. 2001. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Qualificações de Doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REIS, R. A. L.; NAZAR, G. L.; <b>CALAZANS, N. L. V.</b>; SUSIN, A. A..  Participação em banca de Cezar R. W. Reinbrecht. Protection of Side-channel Attacks in MPSoCs through NoC Traffic Management. 2016. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, Alexandre Morais</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a>; <b>CALAZANS, N. L. V.</b>.  Participação em banca de Eduardo Weber Wächter. Layered Approach for Run-Time Fault Recovery in NoC-based MPSoCs. 2014. Exame de qualificação (Doutorando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BEEREL, P. A.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b>CALAZANS, N. L. V.</b>.  Participação em banca de Matheus Trevisan Moreira. An Exploration of Asynchronous Circuits Templates and their Applications. 2014. Exame de qualificação (Doutorando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Everton Alceu Carara. Serviços de Comunicação Diferenciados em Sistemas Multiprocessados em Chip Baseados em Redes Intra-Chip. 2011. Exame de qualificação (Doutorando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R. P.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>.  Participação em banca de Luciano Copello Ost. Contribuição às Técnicas de Otimização de Desempenho em MPSoCs. 2009. Exame de qualificação (Doutorando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Edson Ifarraguirre Moreno. Controle da Degradação da Comunicação em Redes Intrachip. 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; WAGNER, F. R.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Ewerson Luiz de Souza Carvalho. Mapeamento Dinâmico de Tarefas am MPSoCs Heterogêneos baseados em NoC. 2007. Exame de qualificação (Doutorando em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; ZEFERINO, Cesar Albenes; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de José Carlos Sant´Anna Palma. Impacto de Técnicas de Codificação de Dados sobre o Consumo de Potência em Networks-on-Chip. 2006. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WAGNER, F. R.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>.  Participação em banca de Sandro Neves Soares. T&D-Bench+ - Um ambiente de modelagem e simulação de processadores. 2003. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, S.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; MONTEIRO, J. C. A. P.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>.  Participação em banca de Eduardo Antonio César da Costa. Exploração Arquitetural para a Redução do Consumo de Potência em Circuitos Lógicos. 2001. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ENGEL, P. M.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Rolf Fredi Molz. Proposta de um Sistema Configurável para o Desenvolvimento de Aplicações de Visão Computacional em Tempo Real. 2000. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6766389440522985" target="_blank">SUSIN, Altamiro Amadeu</a>; WAGNER, F. R.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8602960801642916" target="_blank">WEBER, T. S.</a>.  Participação em banca de Luigi Carro. Ambiente e Algoritmos para o Desenvolvimento de Sistemas Computacionais. 1994. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalhos de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b>CALAZANS, N. L. V.</b>; POEHLS, L. B..  Participação em banca de Ricardo Aquino Guazzelli.Voltage Scaling Effects On NCL Cells: Analysis and Characterization.
							2014. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b>CALAZANS, N. L. V.</b>.  Participação em banca de Douglas Roberto Guarani da Silva & Bruno Scherer Oliveira.Effects of NoC Architectural Parameters in MPSoC Performance.
							2013. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>CALAZANS, N. L. V.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Sérgio Damo de Lemos & Luís Felipe Auad Guedes.Contribuições ao Desenvolvimento de Sistemas Digitais com Reconfiguração Parcial Dinâmica.
							2012. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Bruno Fin Ferreira e Ismael Luís Heinen.HNPlus - A Network on Chip Prototyping Platform with a Generic Traffic Generation Scheme.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">POEHLS, L. B.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Jeferson Santiago da Silva.Infraestrutura para Controle de Projetos em FPGAs Através do Protocolo Ethernet.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia elétrica)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>.  Participação em banca de Adelcio Biazi e Douglas Maciel Cardoso.Comunicação entre Emuladores em FPGAs e Redes Ethernet.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Diego Cezar Molina.Estudo e Implementação do Protocolo de Controle de Agregação de Enlaces (LACP).
							2011. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AGUIAR, A.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Ivan Junior dos Santos Quadros e Yan Ghidini de Souza.Projeto, Validação e Avaliação de Uma Arquitetura de Rede Intrachip 3D.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>.  Participação em banca de Lucas Bondan & Rodrigo Celso Gobbi & Vinicius Morais Fochi.O Protocolo de Agregação de Enlaces LACP: Um Simulador e o Protocolo de Marcação de Pacotes.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a>.  Participação em banca de Douglas Maldaner Zanchin & Matheus dos Santos Oleiro.Desenvolvimento de um Webservice para Monitoramento Remoto de Sistemas Digitais Implementados em FPGA.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Giuliano Bruno Martins Guarese.Arquitetura Híbrida de Comunicação para Ambientes de Automação Industrial: Protocolos IEEE 802.15.4 e Modbus RTU sobre RS485.
							2011. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Guilherme Machado de Castilhos, Leonardo Luigi Simões Pires.Emulação de Sistemas Digitais Síncronos em Dispositivos FPGAs.
							2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; TERROSO, A..  Participação em banca de Matheus Trevisan Moreira.Design and Implementation of a Standard Cell Library for Building Asynchronous ASICs.
							2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Roberto Port de Oliveira.Desenvolvimento do Protocolo IGMP para Switches Ethernet.
							2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; POEHLS, L. B.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4717801972607133" target="_blank">MORENO, Edson Ifarraguirre</a>.  Participação em banca de Valter Toffolo.Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos.
							2010. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>.  Participação em banca de Guilherme Montez Guindani & Hugo Arthur Weber Schmitt.PrimeSec: Sistema de Detecção de Intrusão em Redes de Computadores sobre uma Plataforma Multiprocessada.
							2006. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>.  Participação em banca de Everton Alceu Carara.Arquiteturas para Roteadores de Redes Intra-chip.
							2004. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4315350764773182" target="_blank">ZORZO, A. F.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Adriano S. R. Roza/Carlos E. D. Brum/Leonardo S. Silva.Compilador Configurável para Processadores Embarcados.
							2001. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, César Augusto Missio</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Alexandre Amory/Juracy Petrini Jr..Sistema Integrado e Multiplataforma para Controle Remoto de Residências.
							2000. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo Augusto</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Aguinaldo Fagundes Jr., Gustavo L. C. Borges.C2I - Controlador de Infusão Intravenosa: Uma Implementação Distribuída de Baixo Custo deo Sistema IVICS.
							1998. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9385929088657818" target="_blank">BEZERRA, Eduardo Augusto</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Cleverson Borges Sutil, Paulo Ricardo Lopes.Protótipo de um Terminal de Decodificação de Código de Barras para Utilização em Ambiente de Redes.
							1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TODT, E.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Daniel Antonio Callegari.Sistema Experimental Fuzzy Logic: Carregador Rápido de Baterias NiCd.
							1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OLIVEIRA, J. B.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Eduardo V. Zago, Gustavo E. Baptista, Ivan Santa Maria Filho.Manipulador Simbólico de Expressões Algébricas - Simplificação e Cálculo de Gradientes.
							1997. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BECKER, B. F.; NAVAUX, P. O. A.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>.  Participação em banca de Rafael Ramos dos Santos.Projeto de um Sistema de Entrada e Saída para uma Arquitetura Matricial.
							1994. Trabalho de Conclusão de Curso (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear"><br class="clear" /><a name="ParticipacaoBancasComissoes"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de comissões julgadoras</b>
</div>
<div class="cita-artigos">
<b>Professor titular</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GALUP MONTORO, C.; PIMENTA, T. C.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. UFABC - Banca do Concurso de provas e títulos para provimento de cargo efetivo de Professor Titular da carreira de Magistério Superior da UFABC, EDITAL 12/2010, Área de Microeletrônica. 2010. Universidade Federal do ABC. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Concurso público</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, S.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R. P.</a>; <b>CALAZANS, N. L. V.</b>. UFRGS - Banca do Concurso de provas e títulos para provimento de cargo efetivo de Professor Adjunto A da carreira de Magistério Superior da UFRGS, Departamento de Informática Aplicada, Instituto de Informática.
							2016. Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FABRIS, E. E.; SILVA, I. S.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. UFRGS - Banca do Concurso de provas e títulos para provimento de cargo efetivo de Professor Adjunto da carreira de Magistério Superior da UFRGS, EDITAL 01/2011, Área de Eletrônica Analógica e Digital e Teoria de Circuitos Elétricos.
							2011. Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FAINA, L. F.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7241769467508026" target="_blank">MESQUITA, Daniel</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>. UFU - Concurso para provimento de um cargo na categoria de Professor Adjunto 40h/DE.
							2010. Universidade Federal de Uberlândia. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; FERNANDEZ, F. J. R.; MALDONADO, J. C.; NAVAUX, P. O. A.; ZUFFO, J. A.. USP-São Carlos - Concurso para provimento de um cargo na categoria de Professor Doutor.
							2008. Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Outras participações</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHUCK JÚNIOR, Adalberto; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; LAGES, Walter Fetter. UFRGS - Comissão de avaliação da defesa da produção intelectual do Prof. Alberto Bastos do Canto Filho.
							2006.
							Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ANDRADE, Gilberto Keller de; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; GIRAFFA, Lúcia Martins. PUCRS - Comissão responsável pela organização e condução do processo de promoção de professores da Faculdade de Informática da PUCRS.
							2003.
							Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">21st IEEE International Symposium on Asynchronous Circuits and Systems.Blade ? A Timing Violation Resilient Asynchronous Template.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Symposium on Quality Electronic Design.TDTB Error Detecting Latches: Timing Violation Sensitivity Analysis and Optimization.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2014 20th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC).Semi-custom NCL Design with Commercial EDA Frameworks: Is it Possible?.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2014 IEEE International Symposium on Circuits and Systems (ISCAS).A Monitored NoC with Runtime Path Adaptation.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">16th IEEE Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems.Charge Sharing Aware NCL Gates Design.
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">31st IEEE International Conference on Computer Design. Voltage Scaling on C-Elements: A Speed, Power and Energy Efficiency Analysis. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Midwest Symposium on Circuits and Systems.NCL+: Return-to-One Null Convention Logic.
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">18th IEEE International Symposium on Asynchronous Circuits and Systems.Adding Temporal Redundancy to Delay Insensitive Codes to Mitigate Single Event Effects.
							2012. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">6th ACM/IEEE International Symposium on Networks-on-Chip.
							2012. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics, Circuits, and Systems. A Generic FPGA Emulation Framework. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VIII Southern Programmable Logic Conference. VIII Southern Programmable Logic Conference. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">24th IEEE International SoC Conference.A 65nm Standard Cell Set and Flow Dedicated to Automated Asynchronous Circuits Design. 2011. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">EMICRO 2011 - 13th. Microelectronics School.EMICRO 2011. 2011. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Symposium on Integrated Circuits and Systems Design.A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs.
							2011. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Workshop Interno do INCT-SEC. 2011. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">23rd Symposium on Integrated Circuits and Systems Design.Implementation and Evaluation of a Congestion Aware Routing Algorithm for Networks-on-Chip.
							2010. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design, Automation and Test in Europe. Evaluation on FPGA of Triple Rail Logic Robustness against DPA and DEMA. 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Conference on ReConFigurable Computing and FPGAs.Floating Point Hardware for Embedded Processors in FPGAs: Design Space Exploration for Performance and Area.
							2009. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">21st Symposium on Integrated Circuits and Systems Design.
							2008. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">20th Symposium on Integrated Circuits and Systems.Evaluation of Algorithms for Low Energy Mapping onto NoCs.
							2007. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XXV IEEE International Conference on Computer Design. SCAFFI: An intrachip FPGA asynchronous interface based on hard macros. 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">16th International Conference on Field Programmable Logic and Applications. Reconfigurable Systems Enabled by a Network-on-Chip. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">18th Symposium on Integrated Circuits and Systems Design.Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation.
							2005. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design, Automation and Test in Europe Conference and Exhibition. Exploring NoC Mapping Strategies: An Energy and Timing Aware Technique. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">17th Symposium on Integrated Circuits and Systems Design.PaDReH - A Framework for the Design and Implementation of Dynamically and Partially Reconfigurable Systems.
							2004. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">16th Symposium on Integrated Circuits and Systems Design.From VHDL Register Transfer Level to SystemC Transaction Level Modeling: a comparative case study.
							2003. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">15th Symposium on Integrated Circuits and Systems Design.
							2002. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">14th Symposium on Integrated Circuits and Systems Design.
							2001. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">19o. Simpósio Brasileiro de Telecomunicações.19o. Simpósio Brasileiro de Telecomunicações.
							2001. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VII Workshop Iberchip.Projeto, Implementação e Validação de um IP Soft Core Ethernet sobre Dispositivos Reconfiguráveis. 2001. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">1999 Frontiers in Education Conference. VLSI Hardware Design by Computer Science Students: How early can they start? How far can they go?. 1999. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">V Workshop Iberchip.Cleo-LIRMM: um experimento de implementação de processadores dedicados em plataformas de prototipação de sistemas embarcados. 1999. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XXIII Conferencia Latinoamericana de Informática - CLEI. ASSTUCE - An exploratory environment for finite state machines. 1997. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Conference on Computer-Aided Design. Boolean constrained encoding: a new formulation and a case study. 1994. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">European Design Automation Conference - EDAC. Advanced ordering and manipulation techniques for binary decision diagrams. 1992. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP International Workshop on Application-Oriented Synthesis.State minimization and state assignment of finite state machines. their relationship and their impact on the implementation. 1992. (Oficina). 
					</div>
</div>
<br class="clear">
</div>
<a name="OrganizacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N.L.V.</a>; BEEREL, P. A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, Julian José Hilgemberg</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando Gehm</a> ; DRAPER, D. . 22nd IEEE International Symposium on Asynchronous Circuits and Systems - 2016. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; HÜBNER, M. . 25th Symposium on Integrated Circuits and Systems Design - SBCCI 2012. (Program co-Chairs). 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N. L. V.</a></b>; HUERTAS, J. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, Ricardo Augusto da Luz</a> . 15th Symposium on Integrated Circuits and Systems Design - SBCCI2002 (Program co-Chairs). 2002. (Congresso). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacaoemandamento"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões em andamento</b>
</div>
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6944698188663079'><img src='images/curriculo/logolattes.gif' /></a>Marcos Luiggi Lemos Sartori. Design Capture, Synthesis and Verification of QDI Circuits.
						Início: 2019. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Taciano Ares Rodolfo. Design of Asynchronous Circuits for Operation in Subthreshold Regime.
						Início: 2019. Tese (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6944698188663079'><img src='images/curriculo/logolattes.gif' /></a>Marcos Luiggi Lemos Sartori. PULSAR: Towards a Synthesis flow for QDI Circuits.
							2019.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3101303155299978'><img src='images/curriculo/logolattes.gif' /></a>Ricardo Aquino Guazzelli. QDI Asynchronous Design and Voltage Scaling.
							2017.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9125747685814652'><img src='images/curriculo/logolattes.gif' /></a>Matheus Gibiluka. Analysis of Voltage Scaling Effects in the Design of Resilient Circuits.
							2016.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">William Schneider. Avaliação Sistemática de Redes Intrachip.
							2014.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Parks S/A Comunicações Digitais. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1281060766144950'><img src='images/curriculo/logolattes.gif' /></a>Bruno Fin Ferreira. Elliptic Curve Cryptography in Hardware fro Secure Systems: A Multi-Use Reconfigurable Soft IP.
							2014.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1378016604782810'><img src='images/curriculo/logolattes.gif' /></a>Leandro Sehnem Heck. Modelagem e Projeto de um Gerador de Relógio Local Baseado em DCO para MPSoCs GALS.
							2013.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4102268960038395'><img src='images/curriculo/logolattes.gif' /></a>Raffael Bottoli Schemmer. Proposta de uma Infraestrutura de Geração e Avaliação de Redes Intrachip Hermes-G.
							2012.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6819197962067492'><img src='images/curriculo/logolattes.gif' /></a>Guilherme Heck. Um MPSoC GALS Baseado em Rede Intrachip com Geração Local de Relógio.
							2012.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3487439989692887'><img src='images/curriculo/logolattes.gif' /></a>Matheus Trevisan Moreira. Contributions to the Design and Prototyping of GALS and Asynchronous Systems.
							2012.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4305557967830299'><img src='images/curriculo/logolattes.gif' /></a>Adilson Arthur Mohr. PMEMD-HW: Simulação por Dinâmica Molecular Usando Hardware Reconfigurável.
							2010.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1668951985712332'><img src='images/curriculo/logolattes.gif' /></a>Taciano Ares Rodolfo. Uma Exploração do Espaço de Projeto de Processadores com Hardware de Ponto Flutuante em FPGAs.
							2010.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9368774267155523'><img src='images/curriculo/logolattes.gif' /></a>Jeronimo Cunha Bezerra. Verificação e Prototipação de Redes Intrachip: O estudo de caso Hermes-TB.
							2009.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7738373302691883'><img src='images/curriculo/logolattes.gif' /></a>Maicon Aparecido Sartin. Uma API de Comunicação para Aceleração por Hardware de Simuladores Moleculares.
							2009.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Fundação de Amparo à Pesquisa do Estado de Mato Grosso. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8329491894395422'><img src='images/curriculo/logolattes.gif' /></a>Carlos Alberto Petry. Modelagem Abstrata para Hardware de MPSoC.
							2009.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3818048135936919'><img src='images/curriculo/logolattes.gif' /></a>Julian José Hilgemberg Pontes. Projeto e Prototipação de Interfaces e Redes Intrachip Não-Síncronas em FPGAs.
							2008. 0 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0394844201144745'><img src='images/curriculo/logolattes.gif' /></a>Carlos Adail Scherer Junior. Redes Intrachip com Topologia Toro e Modo de Chaveamento Wormhole: Projeto, Geração e Avaliação.
							2007. 0 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rosana Perazzolo Disconzi. Modelagem e Validação de Redes Intrachip Através de Síntese Comportamental.
							2007. 0 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5099557868383664'><img src='images/curriculo/logolattes.gif' /></a>Érico Nunes Ferreira Bastos. Mercury: Uma Rede Intra-chip com Topologia Toro 2D e Roteamento Adaptativo.
							2006. 148 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7939385198461157'><img src='images/curriculo/logolattes.gif' /></a>Rafael Iankowski Soares. Infra-estrutura e Implementação de Controle de Configurações em Software para Hardware Reconfigurável.
							2005. 126 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7843577596064861'><img src='images/curriculo/logolattes.gif' /></a>Eduardo Wenzel Brião. Reconfiguração Parcial e Dinâmica para Núcleos de Propriedade Intelectual.
							2004. 134 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Edson Ifarraguirre Moreno. Modelagem, Descrição e Validação de Redes Intra-chip no Nível de Transação.
							2004. 111 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0355512066015364'><img src='images/curriculo/logolattes.gif' /></a>Ewerson Luiz de Souza Carvalho. RSCM - Controlador de Configurações para Sistemas de Hardware Reconfigurável.
							2004. 150 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sheila Moreira Souza. Camadas de Adaptação ATM para Transferência de Dados e Voz.
							2003. 151 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Dutra Castanheira. Geração de Tráfego Genérica com Aplicação em Redes ATM.
							2003. 138 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8011993139414737'><img src='images/curriculo/logolattes.gif' /></a>Delfim Luiz Torok. Projeto Visando a Prototipação do Protocolo de Acesso ao Meio em Redes Ethernet.
							2001. 134 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mára Lúcia Fernandes Carneiro. Síntese Automatizada de Colunas de Destilação: uma abordagem alternativa ao processo de projeto.
							1996. 108 f.
						
					Dissertação  (Mestrado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, . Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6819197962067492'><img src='images/curriculo/logolattes.gif' /></a>Guilherme Heck.
						The Impact of Voltage Scaling over Delay Elements with Focus on Post-Silicon Tests.
							2018. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3487439989692887'><img src='images/curriculo/logolattes.gif' /></a>Matheus Trevisan Moreira.
						Asynchronous Circuits: Innovations in Components, Cell Libraries and Design Templates.
							2016. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3818048135936919'><img src='images/curriculo/logolattes.gif' /></a>Julian José Hilgemberg Pontes.
						Soft Error Mitigation in Asynchronous Networks on Chip.
							2012. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4717801972607133'><img src='images/curriculo/logolattes.gif' /></a>Edson Ifarraguirre Moreno.
						Mapeamento e Adaptação de Rotas de Comunicação em Redes em Chip.
							2010. 0 f. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7939385198461157'><img src='images/curriculo/logolattes.gif' /></a>Rafael Iankowski Soares.
						Arquiteturas GALS Pipeline para Criptografia Robusta a Ataques DPA e DEMA.
							2010. 0 f. Tese
					 (Doutorado em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">César Augusto Missio Marcon.
						Modelos para o Mapeamento de Aplicações em Infra-estruturas de Comunicação Intrachip.
							2005. 176 f. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, . Coorientador: Ney Laert Vilar Calazans. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Henrique Menezes Oliveira.
							ASCEnD-FreePDK45: Projeto e Implementação de Uma Biblioteca de Células Aberta para Circuitos Assíncronos.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Espindola Medeiros.
							Evolução da Ferramenta LiChEn de Caracterização de Células para Projeto de Circuitos Assíncronos.
							2014.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Matheus Gibiluka.
							Design and Implementation of an Asynchronous NoC Router Using a Transition-Signaling Bundled-Data Protocol.
							2013.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno Fin Ferreira e Ismael Luís Heinen.
							HNPlus ? A Network on Chip Prototyping Platform with a Generic Traffic Generation Scheme.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lucas Bondan, Rodrigo Celso Gobbi e Vinícius Morais Fochi.
							O PROTOCOLO DE AGREGAÇÃO DE ENLACES LACP: Um Simulador e o Protocolo de Marcação de Pacotes.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Karion Guerra e Luciano de Andrade Corrêa.
							Sistema Embarcado de Tempo Real para Análise de Vibrações.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lucas Bondan & Rodrigo Gobbi & Vinicius Fochi.
							O Protocolo de Agregação de Enlaces LACP: Um Simulador e o Protocolo de Marcação de Pacotes.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Augusto Lange, Vinicius P. Bohrer e Vinícius S. da Silva.
							Adaptando Sistemas para Operar com Redes Intrachip: Decodificador M-JPEG/HERMES.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Roberto Port de Oliveira.
							Desenvolvimento do Protocolo IGMP para Switches Ethernet.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Valter Toffolo.
							Gerador de Relógio com Escalonamento Dinâmico de Frequência para Sistemas Globalmente Assíncronos e Localmente Síncronos.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Matheus Trevisan Moreira.
							Design and Implementation of a Standard Cell Library for Building Asynchronous ASICs.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Celso Marasca Soccol & Giovani Zucolotto.
							Implementação do GNU Chess em uma Plataforma Multiprocessada com Arquitetura de Comunicação baseada em Rede Intrachip.
							2006.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Sarmento.
							Arquiteturas Auto-reconfiguráveis em Sistemas Digitais.
							2001. 97 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">André Duque Madeira.
							Coloração de Grafos: teoria a aplicações à síntese VLSI.
							1998. 129 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luciano Barbosa Cardoso.
							COFECO: Conjunto de Ferramentas para o Projeto Integrado de Software e Hardware.
							1997. 47 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fábio Clever Vencato.
							Xasstuce: Uma Interface Gráfico-Textual para o Ambiente Exploratório de Máquinas de Estados Finitas Asstuce.
							1996. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Saueressig.
							MEMCE: Um Algoritmo de Minimização de Estados para o Ambiente Asstuce.
							1996. 133 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rodrigo Nogueira Wuerdig.
							ASCEnD-DFM: Estudo de Efeitos Elétricos e de Fabricação em Células da Biblioteca ASCEnD.
							2016.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gabriel de Castro Costa.
							CACT - Caracterização e Análise de Células e Circuitos Não Síncronos em Níveis Reduzidos de Tensão de Alimentação.
							2016.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Bittencourt dos Santos.
							DeCCA28: Desenvolvimento de Circuitos Criptográficos Assíncronos usando a Tecnologia FDSOI de 28nm.
							2015.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Giovane Vidor Lemos.
							DeCCA28: Desenvolvimento de Circuitos Criptográficos Assíncronos usando a Tecnologia FDSOI de 28nm.
							2015.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Espindola Medeiros.
							SAGAS - Avaliação e Projeto de Sincronizadores para Sistemas e Circuitos Assíncronos e/ou GALS.
							2014.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Araray Atagore Indio Velho.
							ASCEnD-R ? Projeto de Circuitos Integrados Robustos Utilizando a Biblioteca ASCEnD.
							2014.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lucas Santos Copetti.
							LATRA - Linhas de Atraso Reconfiguráveis para Circuitos Assíncronos.
							2014.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA-PUCRS. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Henrique Menezes Oliveira.
							CiA-BiCo: Avaliação Uso de Bibliotecas Convencionais para o Projeto de Circuitos Assíncronos.
							2014.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Trojan.
							BACA - Benchmarks para Avaliar Circuitos Assíncronos.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA-PUCRS. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ricardo Aquino Guazzelli.
							ACEPipe - Estudo e Proposta de Técnicas de Implementação de Circuitos Assíncronos do tipo Pipeline.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gelmar Luiz da Costa.
							ACiDA - Técnicas de Automação para o Projeto de Circuitos Integrados Assíncronos.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Michel Evandro Arendt.
							ASCEnD-R - Projeto de Circuitos Integrados Robustos Utilizando a Biblioteca ASCEnD.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Matheus Gibiluka.
							SAGAS - Avaliação e Projeto de Sincronizadores para Sistemas e Circuitos Assíncronos e/ou GALS.
							2013.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Henrique Menezes Oliveira.
							ASCEnD+ - Extensão de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Assíncronos.
							2012.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Trojan.
							Investigação Prática de Algoritmos de Criptografia: Versões em software, hardware síncrono e hardware não-síncrono.
							2012.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							BPA-PUCRS. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Henrique Menezes Oliveira.
							ACiDA ? Técnicas de Automação para o Projeto de Circuitos Integrados Assíncronos.
							2012.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ricardo Cademartori Porto.
							ACEPipe - Estudo e Proposta de Técnicas de Implementação de Circuitos Assíncronos do tipo Pipeline.
							2012.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ricardo Aquino Guazzelli.
							Geração Automática de Redes Intrachip GALS no Ambiente ATLAS.
							2011.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Matheus Gibiluka.
							DICA - Estudo e Avaliação do Emprego de Códigos Insensíveis a Atrasos em Circuitos Assíncronos.
							2011.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Wagner Santos Siqueira Prates.
							Porte da Biblioteca ASCEnD de Componentes Assíncronos para Diferentes Tecnologias.
							2011.
							Iniciação Científica. (Graduando em Engenharia elétrica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno Scherer Oliveira.
							BALSA-AID - Fluxo de Projeto de Circuitos Integrados Assíncronos usando o Arcabouço BALSA.
							2010.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ismael Luís Heinen.
							ATLAS - Geração e Avaliação de Redes Intrachip Não-Síncronas.
							2010.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Rafael Batista Santos.
							Circuitos Assíncronos para comunicação Intrachip.
							2009.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marco Túlio Gonçalves Martins.
							Inserção de NoCs Não-Síncronas no Ambiente ATLAS.
							2008.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Matheus Trevisan Moreira.
							Projeto de Sistemas Digitais utilizando a Metodologia GALS.
							2007.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gerson Scartezzini.
							Integração do Fluxo de Projeto de Redes com Topologia Toro no Arcabouço Atlas.
							2006.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">William Losina Brandão.
							Implementação da Rede Intra-chip Hermes em Circuito Integrado e Integração à Plataforma Fênix.
							2005.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Celso Marasca Soccol.
							Implementação de "wrappers" de comunicação entre IPs e a rede intrachip Hermes.
							2005.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Giovani Zucolotto.
							Um ambiente de verificação para uma NoC 3x3 e testes da NoC.
							2005.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Rauter Herescu.
							Suporte ao desenvolvimento da NoC Hermes: cossimulação e certificação de interfaces OCP-IP.
							2005.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Taciano Ares Rodolfo.
							Captura de Projeto, Validação e Prototipação de Módulos de Hardware Descritos em SystemC.
							2004.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Frederico Bartz Möller.
							Design Frameworks and Configuration Controllers for Dynamic and Partial Reconfiguration.
							2004.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Karine de Pinho Peralta.
							Integração da ferramenta NoCGen ao ambiente Maia de redes intrachip.
							2004.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rodrigo Wustro Wertonge.
							Projeto, prototipação e implementação de redes de comunicação intra-chip para a plataforma Fênix.
							2004.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Borges.
							Administração de recursos computacionais do laboratório GAPH.
							2002.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luís Henrique Leal Ries.
							Projeto de Sistemas deTelecomunicação - Especificação, Validação e Prototipação.
							2001. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luís Henrique Leal Ries.
							SDL - Uma Linguagem de Especificação de Sistemas.
							2001. 35 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Antônio Anzilago Tesser.
							Prototipação de um IP Soft Core MAC Ethernet.
							2001. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Juliano Cardoso Vacaro.
							Prototipação de um IP Soft Core MAC Ethernet.
							2001. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Katherine Beserra Quintans.
							A implementação de algoritmos de classificação em hardware: o estudo de caso quicksort.
							2000. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Patrick Renan Bernardes Maestri.
							Implementação e Comparação de Processadores em Hardware Reconfigurável.
							2000. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Carvalho Liedke.
							Ferramentas de apoio ao desenvolvimento de software básico para processadores hipotéticos.
							1999. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Katherine Beserra Quintans.
							SHRIMP-I - Implementação e Avaliação de Desempenho de uma Plataforma de Prototipação Rápida para o Projeto Integrado de Software e Hardware.
							1999. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Carvalho Liedke.
							Implementação da Arquitetura Cleópatra na Plataforma de Prototipação XS40 - XStend.
							1999. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Giovani Ragazzon.
							KROC-DSP: compilador occam2 para processador de sinais.
							1999. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Barp Neuwald.
							KROC-DSP: compilador occam2 para processador de sinais.
							1999. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Giovani Ragazzon.
							KROC-DSP: compilador occam2 para processador de sinais.
							1998.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luciano Soares Minuzzi.
							Implementação de Circuitos Digitais Assíncronos sobre FPGAs.
							1997. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">André Duque Madeira.
							Decomposição Funcional de ISFSMs para Implementação sobre FPGAs.
							1997. 1 f.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sandro Augusto Cardoso.
							KROC-PC: compilador occam2 para computadores padrão IBM-PC.
							1997.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marco Antonio Ghidini.
							Análise Comparativa de Desempenho de duas Abordagens ao Projeto de Colunas de Destilação: síntese versus simulação.
							1996. 1 f.
							Iniciação Científica. (Graduando em Engenharia Química)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cícero Zanoni.
							Síntese Lógica Seqüencial para FPGAs.
							1995.
							Iniciação Científica. (Graduando em Engenharia elétrica)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Andréa Biazus Fagherazzi.
							Sintese Lógica Seqüencial com BDDs.
							1995.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luciano Soares Minuzzi.
							Occam, o simulador Spoc e o compilador Kroc.
							1995.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luciano Barbosa Cardoso.
							Extensão do Programa Asstuce para um Codificador Booleano Geral e Implementação de Circuitos Protótipos.
							1995.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Liliane Lisboa Paim.
							Integração de Ferramentas em Frameworks e Desenvolvimento de Interface Gráfica para o Programa Asstuce.
							1995.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mauro Cristiano Pinheiro da Silva.
							Desenvolvimento de Interface Gráfica para o Programa Asstuce.
							1995.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rodrigo Rafael Villarreal Goulart.
							Desenvolvimento, Aperfeiçoamento e Comparação de Ferramentas de Projeto Sequencial Lógico para FPGAs.
							1995.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rodrigo da Silva Radaieski.
							Ferramentas de Projeto Sequencial Lógico para FPGAs.
							1995.
							Iniciação Científica. (Graduando em Bacharelado Em Informática)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Paulo Cesar Ramos da Silva.
							Análise de Desempenho de Métodos Computacionais de Otimização no Projeto de Processo Químicos.
							1994. 1 f.
							Iniciação Científica. (Graduando em Engenharia Química)  - Pontifícia Universidade Católica do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Ney Laert Vilar Calazans.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PotencialInovacao">
<h1>Inova&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="PatentePI"></a><br class="clear" /><div class="inst_back">
<b>Patente</b>
</div>
<a name="patente"></a>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span title="Clique aqui para visualizar as informações da patente no site do INPI" class="ajaxINPI tooltip" data-param="codigoRegistro=BR1020180023063&idCNPq=3309342336039521&sequencial=561">&nbsp;</span>GUAZZELLI, R. A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a> ; <b>CALAZANS, N. L. V.</b> ; LAU NETO, W. . Circuito Digital Assíncrono e Método de Transferência e Processamento de Dados em Circuito Digital Assíncrono. 
						2018, 
						Brasil. <br>
                Patente:
                Privilégio de Inovação.
            Número do registro: BR1020180023063, título: "Circuito Digital Assíncrono e Método de Transferência e Processamento de Dados em Circuito Digital Assíncrono" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.          
        Depósito: 02/02/2018</div>
</div>
<br class="clear">
<a name="ProjetosPesquisaPI"></a><br class="clear" /><div class="inst_back">
<b>Projetos de pesquisa</b>
</div>
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 04/09/2019 &agrave;s 22:04:56</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=3309342336039521" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
