## 주의사항
1. **devider를 꼭 써야되지 않으면 digital logic 설계에서 잘 쓰지 않는다.**
    - 곱셈과 나눗셈은 리소스 소모가 크고 합성이 불가능한 경우가 있음

2. Z : High-Impedence state
    - pull-up 저항 : HIGH[1]로 읽힘
        - 풀업 저항은 디지털 입력 핀이 외부 회로로부터 아무 신호도 안 받을 때, 플로팅되는 걸 막고 **항상 안정적으로 VCC(논리 1) 쪽에 붙어 있도록 만들어 주는 “약한 연결 통로(저항)”**
    - pull-down 저항 : LOW[0]로 읽힘
    - 아무것도 없음 : 출력하는 주체가 없음 → 아무도 전압을 내지 않음

3. Overflow
- Arthimetic / Shift / Concatenation → Overflow 유발
- 결과를 정확히 출력하기 위해서 더 많은 Bit 사용 → 돈이 많이 들음
    - 덧셈 8bit + 8bit → 9bit 사용
    - 곱셈 8bit * 8bit → 16bit 사용
- 연산 로직 평균 200, 가끔 엄청 높은 값이 나옴
    - 255로 Saturation 시켜서 지장이 없다면 로직 Size가 작은 쪽으로 선택
- Allow Overflow : 0 → 255 → 0
    - 의도적으로 Overflow를 허용

4. Logic Size는 돈.

5. 부호 표현은 통일하자!

6. 조합논리에서 else가 없다면 latch가 발생
    - 논리와 다른 결과를 발생
    - Latch : 신호를 저장하거나 유지하려는 의도가 없음에도 특정 조건에서 신호가 유지됨
        - 오류, 디버깅 어려움, 클럭 신호 없이 항상 활성화 → 불필요한 전력 소비.
        - 클럭 신호에 제어되지 않음 → 입력 신호에 즉시 변화 → 타이밍 분석 어려움 → 메타 안정성 문제 발생, 글리치 발생
    - 메타안정성 : 입력 신호가 setup time이나 hold time 규칙을 위반하면, 플립플롭이 순간적으로 어떤 값(0/1)으로 결정되지 못하고 중간 전압 상태에 머무르는 경우
        - 회로 전체가 예측 불가능한 동작을 하게 만드는 현상.
    - 순차 논리는 Latch 발생 X

7. Always 블록 안에서는 Assign 안됨
    - always : 절차 문법
    - assign : 연결 문법

-----------------------------------------------------------------------------------------------
## Run Synthesis
- FPGA 합성 → LUT, FF 등 FPGA 자원에 매핑
- ASIC 합성 → Standard cell로 매핑된 Gate-level Netlist 생성, 이후 P&R 거쳐서 진짜 칩(실리콘)으로 제조
-----------------------------------------------------------------------------------------------
## Pipeline
- 데이터 출력이 다음 단계의 입력으로 이어지는 연결구조
- 각 단계의 입출력을 중계하기 위해 버퍼가 사용될 수 있다.
-----------------------------------------------------------------------------------------------
## Perfomance Metrix for Circuits 
- Circuit Latency : 처음 입력이 들어간 후 출력이 나올 때까지 시간
- Circuit Througput : 새로운 출력이 나갈 수 있는 비율, 조합회로에서는 1/L
    - [모듈 1, 2 병렬]의 출력이 모듈 3의 입력
        - 모듈 1 (25 지연) ↓
            - 모듈 3 (20 지연) 
        - 모듈 2 (20 지연) ↑
    - 25 지연 + 20 지연 ----------> **Latency 2 cycle**
    --------------------------------------------
    - clk period 25 -----> **Throyghput 1 cycle**
----------------------------------------------------------