Timing Analyzer report for lab2
Sat Oct 25 19:17:23 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; lab2                                                   ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 388.35 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.575 ; -45.356            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -50.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.575 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.064     ; 2.506      ;
; -1.575 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.064     ; 2.506      ;
; -1.575 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.506      ;
; -1.552 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.064     ; 2.483      ;
; -1.552 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.064     ; 2.483      ;
; -1.552 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.483      ;
; -1.509 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.441      ;
; -1.509 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.441      ;
; -1.509 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.441      ;
; -1.429 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.064     ; 2.360      ;
; -1.429 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.064     ; 2.360      ;
; -1.429 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.360      ;
; -1.401 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.333      ;
; -1.401 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.333      ;
; -1.381 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.313      ;
; -1.381 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.313      ;
; -1.381 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.313      ;
; -1.345 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.276      ;
; -1.342 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.273      ;
; -1.331 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.064     ; 2.262      ;
; -1.331 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.064     ; 2.262      ;
; -1.331 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.262      ;
; -1.322 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.253      ;
; -1.319 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.250      ;
; -1.304 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.236      ;
; -1.247 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.179      ;
; -1.247 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.179      ;
; -1.247 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.179      ;
; -1.199 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.130      ;
; -1.196 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.127      ;
; -1.174 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.106      ;
; -1.174 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.106      ;
; -1.170 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.102      ;
; -1.170 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.102      ;
; -1.170 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.102      ;
; -1.153 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.084      ;
; -1.130 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.061      ;
; -1.126 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.063      ;
; -1.126 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.058     ; 2.063      ;
; -1.124 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.056      ;
; -1.123 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.055      ;
; -1.122 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.054      ;
; -1.121 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.053      ;
; -1.101 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.032      ;
; -1.098 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.064     ; 2.029      ;
; -1.087 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.063     ; 2.019      ;
; -1.076 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.008      ;
; -1.074 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 1.000        ; 0.254      ; 2.323      ;
; -1.074 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.006      ;
; -1.073 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.063     ; 2.005      ;
; -1.072 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 1.000        ; 0.254      ; 2.321      ;
; -1.072 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.004      ;
; -1.069 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.063     ; 2.001      ;
; -1.066 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.998      ;
; -1.066 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.998      ;
; -1.066 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 1.998      ;
; -1.065 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.997      ;
; -1.064 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.996      ;
; -1.063 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.995      ;
; -1.059 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 1.991      ;
; -1.059 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.063     ; 1.991      ;
; -1.059 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.991      ;
; -1.054 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.985      ;
; -1.051 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.064     ; 1.982      ;
; -1.051 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 1.000        ; 0.254      ; 2.300      ;
; -1.049 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 1.000        ; 0.254      ; 2.298      ;
; -1.047 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.979      ;
; -1.046 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.978      ;
; -1.044 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.976      ;
; -1.043 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.975      ;
; -1.042 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.974      ;
; -1.041 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.973      ;
; -1.030 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.962      ;
; -1.025 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.063     ; 1.957      ;
; -1.007 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.064     ; 1.938      ;
; -0.995 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.927      ;
; -0.992 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.064     ; 1.923      ;
; -0.990 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.064     ; 1.921      ;
; -0.990 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.922      ;
; -0.988 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.064     ; 1.919      ;
; -0.983 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.063     ; 1.915      ;
; -0.981 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.913      ;
; -0.981 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.063     ; 1.913      ;
; -0.976 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.063     ; 1.908      ;
; -0.969 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.064     ; 1.900      ;
; -0.967 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.064     ; 1.898      ;
; -0.965 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.064     ; 1.896      ;
; -0.959 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.063     ; 1.891      ;
; -0.951 ; uart_baud_gen:baud_gen_inst|counter[8] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.426     ; 1.520      ;
; -0.950 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.882      ;
; -0.940 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.063     ; 1.872      ;
; -0.937 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.063     ; 1.869      ;
; -0.932 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[7]              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.861      ;
; -0.932 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[6]              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.861      ;
; -0.932 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[5]              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.861      ;
; -0.932 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[4]              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.861      ;
; -0.932 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[3]              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.861      ;
; -0.932 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[2]              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.861      ;
; -0.932 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[1]              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.861      ;
; -0.932 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[0]              ; clk          ; clk         ; 1.000        ; -0.066     ; 1.861      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; uart_rx:rx_inst|shift_reg[7]           ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:rx_inst|shift_reg[2]           ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|shift_reg[6]           ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|shift_reg[5]           ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|shift_reg[4]           ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|shift_reg[3]           ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|shift_reg[1]           ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|shift_reg[0]           ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_tx:tx_inst|shift_reg[0]           ; uart_tx:tx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.389 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.609      ;
; 0.502 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.722      ;
; 0.504 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.724      ;
; 0.513 ; uart_rx:rx_inst|shift_reg[0]           ; uart_rx:rx_inst|rx_reg[0]              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.731      ;
; 0.514 ; uart_rx:rx_inst|shift_reg[4]           ; uart_rx:rx_inst|rx_reg[4]              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.732      ;
; 0.530 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.750      ;
; 0.532 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.752      ;
; 0.550 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.551 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.557 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.568 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.788      ;
; 0.576 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.796      ;
; 0.577 ; uart_tx:tx_inst|shift_reg[0]           ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.797      ;
; 0.579 ; uart_baud_gen:baud_gen_inst|counter[7] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.579 ; uart_baud_gen:baud_gen_inst|counter[5] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.579 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.585 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.805      ;
; 0.605 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.825      ;
; 0.606 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.826      ;
; 0.606 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.826      ;
; 0.643 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.863      ;
; 0.648 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.868      ;
; 0.662 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.882      ;
; 0.688 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.908      ;
; 0.688 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.908      ;
; 0.692 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.395      ; 1.244      ;
; 0.693 ; uart_rx:rx_inst|shift_reg[2]           ; uart_rx:rx_inst|rx_reg[2]              ; clk          ; clk         ; 0.000        ; -0.257     ; 0.593      ;
; 0.694 ; uart_rx:rx_inst|shift_reg[7]           ; uart_rx:rx_inst|rx_reg[7]              ; clk          ; clk         ; 0.000        ; -0.257     ; 0.594      ;
; 0.702 ; uart_rx:rx_inst|shift_reg[1]           ; uart_rx:rx_inst|rx_reg[1]              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.919      ;
; 0.706 ; uart_rx:rx_inst|shift_reg[6]           ; uart_rx:rx_inst|rx_reg[6]              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.923      ;
; 0.706 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.395      ; 1.258      ;
; 0.708 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.928      ;
; 0.712 ; uart_rx:rx_inst|shift_reg[5]           ; uart_rx:rx_inst|rx_reg[5]              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.929      ;
; 0.726 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.063      ; 0.946      ;
; 0.736 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.395      ; 1.288      ;
; 0.741 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.962      ;
; 0.741 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.962      ;
; 0.741 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.962      ;
; 0.743 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.964      ;
; 0.745 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.965      ;
; 0.750 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|ready                  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.972      ;
; 0.758 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.978      ;
; 0.761 ; uart_tx:tx_inst|state.START_BIT        ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.981      ;
; 0.764 ; uart_tx:tx_inst|state.START_BIT        ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.984      ;
; 0.780 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.395      ; 1.332      ;
; 0.782 ; uart_baud_gen:baud_gen_inst|counter[7] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.365      ;
; 0.797 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.380      ;
; 0.809 ; uart_baud_gen:baud_gen_inst|counter[8] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.043      ;
; 0.810 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.395      ; 1.362      ;
; 0.815 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.395      ; 1.367      ;
; 0.819 ; uart_rx:rx_inst|shift_reg[3]           ; uart_rx:rx_inst|rx_reg[3]              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.036      ;
; 0.832 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.052      ;
; 0.845 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.065      ;
; 0.858 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.078      ;
; 0.866 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.086      ;
; 0.868 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.088      ;
; 0.870 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.090      ;
; 0.870 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.090      ;
; 0.888 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.471      ;
; 0.894 ; uart_baud_gen:baud_gen_inst|counter[5] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.477      ;
; 0.903 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.123      ;
; 0.907 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.127      ;
; 0.918 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.138      ;
; 0.919 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.139      ;
; 0.934 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.154      ;
; 0.942 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.162      ;
; 0.942 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.162      ;
; 0.943 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.526      ;
; 0.944 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.164      ;
; 0.947 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.167      ;
; 0.948 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.168      ;
; 0.950 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 1.170      ;
; 0.953 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.955 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.956 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.176      ;
; 0.956 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.176      ;
; 0.957 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.177      ;
; 0.961 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.181      ;
; 0.963 ; uart_baud_gen:baud_gen_inst|counter[5] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.183      ;
; 0.969 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.188      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 427.9 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.337 ; -35.781           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -50.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.337 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 2.275      ;
; -1.337 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.275      ;
; -1.337 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.275      ;
; -1.315 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 2.253      ;
; -1.315 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.253      ;
; -1.315 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.253      ;
; -1.265 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 2.203      ;
; -1.265 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.203      ;
; -1.265 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.203      ;
; -1.211 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.211 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.149      ;
; -1.162 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.056     ; 2.101      ;
; -1.162 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.056     ; 2.101      ;
; -1.157 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 2.095      ;
; -1.157 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.095      ;
; -1.157 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.095      ;
; -1.121 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 2.059      ;
; -1.121 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.059      ;
; -1.121 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.059      ;
; -1.101 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.039      ;
; -1.096 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.034      ;
; -1.079 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.017      ;
; -1.074 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.057     ; 2.012      ;
; -1.038 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.976      ;
; -1.033 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.971      ;
; -1.033 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 1.971      ;
; -1.033 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.971      ;
; -0.975 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.057     ; 1.913      ;
; -0.970 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.057     ; 1.908      ;
; -0.963 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.056     ; 1.902      ;
; -0.963 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.902      ;
; -0.953 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.891      ;
; -0.953 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 1.891      ;
; -0.953 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.891      ;
; -0.950 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.888      ;
; -0.928 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.866      ;
; -0.905 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.849      ;
; -0.905 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.051     ; 1.849      ;
; -0.903 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.841      ;
; -0.901 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.839      ;
; -0.900 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.838      ;
; -0.885 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.823      ;
; -0.885 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.057     ; 1.823      ;
; -0.880 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.057     ; 1.818      ;
; -0.878 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.816      ;
; -0.867 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.805      ;
; -0.865 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.803      ;
; -0.864 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.802      ;
; -0.862 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.800      ;
; -0.856 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.794      ;
; -0.855 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.794      ;
; -0.855 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.056     ; 1.794      ;
; -0.855 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.794      ;
; -0.853 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.791      ;
; -0.853 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.057     ; 1.791      ;
; -0.853 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.791      ;
; -0.852 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.791      ;
; -0.850 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.789      ;
; -0.849 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.788      ;
; -0.848 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 1.000        ; 0.237      ; 2.080      ;
; -0.847 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 1.000        ; 0.237      ; 2.079      ;
; -0.836 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.057     ; 1.774      ;
; -0.836 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.057     ; 1.774      ;
; -0.833 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.772      ;
; -0.831 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.057     ; 1.769      ;
; -0.831 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.057     ; 1.769      ;
; -0.830 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.769      ;
; -0.828 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.767      ;
; -0.827 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.056     ; 1.766      ;
; -0.826 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 1.000        ; 0.237      ; 2.058      ;
; -0.825 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 1.000        ; 0.237      ; 2.057      ;
; -0.824 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.765      ;
; -0.824 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.762      ;
; -0.799 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[2] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.737      ;
; -0.798 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.736      ;
; -0.795 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.733      ;
; -0.794 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.735      ;
; -0.793 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.731      ;
; -0.785 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.056     ; 1.724      ;
; -0.785 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.056     ; 1.724      ;
; -0.780 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.718      ;
; -0.776 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.714      ;
; -0.775 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.716      ;
; -0.774 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.057     ; 1.712      ;
; -0.773 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.711      ;
; -0.771 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.709      ;
; -0.770 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.708      ;
; -0.753 ; uart_baud_gen:baud_gen_inst|counter[8] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.394     ; 1.354      ;
; -0.746 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.684      ;
; -0.743 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.057     ; 1.681      ;
; -0.734 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[7]              ; clk          ; clk         ; 1.000        ; -0.059     ; 1.670      ;
; -0.734 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[6]              ; clk          ; clk         ; 1.000        ; -0.059     ; 1.670      ;
; -0.734 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[5]              ; clk          ; clk         ; 1.000        ; -0.059     ; 1.670      ;
; -0.734 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[4]              ; clk          ; clk         ; 1.000        ; -0.059     ; 1.670      ;
; -0.734 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[3]              ; clk          ; clk         ; 1.000        ; -0.059     ; 1.670      ;
; -0.734 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[2]              ; clk          ; clk         ; 1.000        ; -0.059     ; 1.670      ;
; -0.734 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[1]              ; clk          ; clk         ; 1.000        ; -0.059     ; 1.670      ;
; -0.734 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[0]              ; clk          ; clk         ; 1.000        ; -0.059     ; 1.670      ;
; -0.734 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.672      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; uart_rx:rx_inst|shift_reg[7]           ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_rx:rx_inst|shift_reg[2]           ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.310 ; uart_rx:rx_inst|shift_reg[4]           ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_rx:rx_inst|shift_reg[0]           ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; uart_rx:rx_inst|shift_reg[6]           ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:rx_inst|shift_reg[5]           ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:rx_inst|shift_reg[3]           ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:rx_inst|shift_reg[1]           ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_tx:tx_inst|shift_reg[0]           ; uart_tx:tx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.350 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.550      ;
; 0.451 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.651      ;
; 0.451 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.651      ;
; 0.474 ; uart_rx:rx_inst|shift_reg[0]           ; uart_rx:rx_inst|rx_reg[0]              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.672      ;
; 0.475 ; uart_rx:rx_inst|shift_reg[4]           ; uart_rx:rx_inst|rx_reg[4]              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.673      ;
; 0.476 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.677      ;
; 0.487 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.687      ;
; 0.495 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.696      ;
; 0.499 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.700      ;
; 0.500 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.701      ;
; 0.503 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.704      ;
; 0.509 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.710      ;
; 0.515 ; uart_tx:tx_inst|shift_reg[0]           ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.518 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.519 ; uart_baud_gen:baud_gen_inst|counter[5] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.720      ;
; 0.519 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.719      ;
; 0.520 ; uart_baud_gen:baud_gen_inst|counter[7] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.523 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.724      ;
; 0.543 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.743      ;
; 0.544 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.744      ;
; 0.546 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.746      ;
; 0.578 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.778      ;
; 0.584 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.784      ;
; 0.597 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.797      ;
; 0.623 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.362      ; 1.129      ;
; 0.625 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.825      ;
; 0.626 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.826      ;
; 0.634 ; uart_rx:rx_inst|shift_reg[2]           ; uart_rx:rx_inst|rx_reg[2]              ; clk          ; clk         ; 0.000        ; -0.240     ; 0.538      ;
; 0.635 ; uart_rx:rx_inst|shift_reg[7]           ; uart_rx:rx_inst|rx_reg[7]              ; clk          ; clk         ; 0.000        ; -0.240     ; 0.539      ;
; 0.637 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.362      ; 1.143      ;
; 0.642 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.842      ;
; 0.648 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.848      ;
; 0.650 ; uart_rx:rx_inst|shift_reg[6]           ; uart_rx:rx_inst|rx_reg[6]              ; clk          ; clk         ; 0.000        ; 0.053      ; 0.847      ;
; 0.650 ; uart_rx:rx_inst|shift_reg[1]           ; uart_rx:rx_inst|rx_reg[1]              ; clk          ; clk         ; 0.000        ; 0.053      ; 0.847      ;
; 0.659 ; uart_rx:rx_inst|shift_reg[5]           ; uart_rx:rx_inst|rx_reg[5]              ; clk          ; clk         ; 0.000        ; 0.053      ; 0.856      ;
; 0.664 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.362      ; 1.170      ;
; 0.676 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.876      ;
; 0.677 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.878      ;
; 0.677 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.878      ;
; 0.677 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.878      ;
; 0.679 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.057      ; 0.880      ;
; 0.680 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|ready                  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.882      ;
; 0.687 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.888      ;
; 0.695 ; uart_baud_gen:baud_gen_inst|counter[7] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.394      ; 1.233      ;
; 0.697 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.362      ; 1.203      ;
; 0.704 ; uart_tx:tx_inst|state.START_BIT        ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.904      ;
; 0.704 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.394      ; 1.242      ;
; 0.708 ; uart_tx:tx_inst|state.START_BIT        ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.908      ;
; 0.728 ; uart_baud_gen:baud_gen_inst|counter[8] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.942      ;
; 0.735 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.362      ; 1.241      ;
; 0.737 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.362      ; 1.243      ;
; 0.743 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.944      ;
; 0.749 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.950      ;
; 0.752 ; uart_rx:rx_inst|shift_reg[3]           ; uart_rx:rx_inst|rx_reg[3]              ; clk          ; clk         ; 0.000        ; 0.053      ; 0.949      ;
; 0.762 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[1] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.963      ;
; 0.767 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.968      ;
; 0.770 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.971      ;
; 0.777 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.978      ;
; 0.782 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.394      ; 1.320      ;
; 0.785 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.986      ;
; 0.790 ; uart_baud_gen:baud_gen_inst|counter[5] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.394      ; 1.328      ;
; 0.813 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.014      ;
; 0.816 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.016      ;
; 0.817 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.017      ;
; 0.832 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.032      ;
; 0.832 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.033      ;
; 0.833 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.034      ;
; 0.839 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.394      ; 1.377      ;
; 0.842 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.043      ;
; 0.845 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.046      ;
; 0.849 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.050      ;
; 0.850 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.853 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.053      ;
; 0.853 ; uart_baud_gen:baud_gen_inst|counter[5] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.054      ;
; 0.858 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.059      ;
; 0.859 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.059      ;
; 0.859 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.059      ;
; 0.865 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.065      ;
; 0.865 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.394      ; 1.403      ;
; 0.865 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.066      ;
; 0.866 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.057      ; 1.067      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.416 ; -5.703            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -52.997                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.416 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.365      ;
; -0.416 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.365      ;
; -0.416 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.365      ;
; -0.402 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.351      ;
; -0.402 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.351      ;
; -0.402 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.351      ;
; -0.391 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.341      ;
; -0.391 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.341      ;
; -0.391 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.341      ;
; -0.332 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.282      ;
; -0.332 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.282      ;
; -0.323 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.272      ;
; -0.323 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.272      ;
; -0.323 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.272      ;
; -0.313 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.262      ;
; -0.311 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.260      ;
; -0.311 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.261      ;
; -0.310 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.299 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.248      ;
; -0.297 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.246      ;
; -0.271 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.220      ;
; -0.271 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.220      ;
; -0.271 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.220      ;
; -0.241 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.191      ;
; -0.241 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.191      ;
; -0.241 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.191      ;
; -0.220 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.169      ;
; -0.218 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.167      ;
; -0.217 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.167      ;
; -0.205 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.032     ; 1.160      ;
; -0.205 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.032     ; 1.160      ;
; -0.199 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.149      ;
; -0.199 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.149      ;
; -0.189 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.139      ;
; -0.185 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.134      ;
; -0.179 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 1.000        ; 0.137      ; 1.303      ;
; -0.179 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 1.000        ; 0.137      ; 1.303      ;
; -0.175 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.125      ;
; -0.172 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.122      ;
; -0.171 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.120      ;
; -0.170 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.120      ;
; -0.168 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.166 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.115      ;
; -0.165 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 1.000        ; 0.137      ; 1.289      ;
; -0.165 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 1.000        ; 0.137      ; 1.289      ;
; -0.162 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.112      ;
; -0.160 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.110      ;
; -0.156 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.106      ;
; -0.155 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.104      ;
; -0.155 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.105      ;
; -0.153 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.102      ;
; -0.152 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.102      ;
; -0.151 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.101      ;
; -0.150 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.100      ;
; -0.148 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.098      ;
; -0.147 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.097      ;
; -0.145 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.095      ;
; -0.144 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.094      ;
; -0.142 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.092      ;
; -0.138 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.088      ;
; -0.137 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.087      ;
; -0.136 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.086      ;
; -0.134 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.084      ;
; -0.134 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.084      ;
; -0.134 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.084      ;
; -0.133 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.084      ;
; -0.129 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.080      ;
; -0.128 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.078      ;
; -0.126 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.077      ;
; -0.120 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.070      ;
; -0.118 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.068      ;
; -0.110 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.059      ;
; -0.110 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.059      ;
; -0.107 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.056      ;
; -0.104 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.054      ;
; -0.104 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.054      ;
; -0.096 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.096 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.045      ;
; -0.093 ; uart_baud_gen:baud_gen_inst|counter[8] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 1.000        ; -0.236     ; 0.844      ;
; -0.093 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.042      ;
; -0.092 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.041      ;
; -0.086 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 1.000        ; 0.137      ; 1.210      ;
; -0.086 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 1.000        ; 0.137      ; 1.210      ;
; -0.083 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.033      ;
; -0.082 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[7]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.082 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[6]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.082 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[5]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.082 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[4]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.082 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[3]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.082 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[2]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.082 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[1]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.082 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|rx_reg[0]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.030      ;
; -0.079 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.029      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; uart_rx:rx_inst|shift_reg[7]           ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; uart_rx:rx_inst|shift_reg[2]           ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|shift_reg[6]           ; uart_rx:rx_inst|shift_reg[6]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|shift_reg[5]           ; uart_rx:rx_inst|shift_reg[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|shift_reg[4]           ; uart_rx:rx_inst|shift_reg[4]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|shift_reg[3]           ; uart_rx:rx_inst|shift_reg[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|shift_reg[1]           ; uart_rx:rx_inst|shift_reg[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|shift_reg[0]           ; uart_rx:rx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|sample_cnt[1]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:tx_inst|shift_reg[0]           ; uart_tx:tx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.202 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.323      ;
; 0.263 ; uart_rx:rx_inst|shift_reg[4]           ; uart_rx:rx_inst|rx_reg[4]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.382      ;
; 0.264 ; uart_rx:rx_inst|shift_reg[0]           ; uart_rx:rx_inst|rx_reg[0]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.383      ;
; 0.269 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.277 ; uart_rx:rx_inst|state.START_BIT        ; uart_rx:rx_inst|state.DATA_BITS        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.288 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.409      ;
; 0.291 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.297 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.304 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.307 ; uart_tx:tx_inst|shift_reg[0]           ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; uart_baud_gen:baud_gen_inst|counter[7] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; uart_baud_gen:baud_gen_inst|counter[5] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; uart_tx:tx_inst|bit_cnt[0]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.325 ; uart_tx:tx_inst|bit_cnt[1]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.446      ;
; 0.329 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.450      ;
; 0.333 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|state.STOP_BIT         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.454      ;
; 0.341 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.353 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.358 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.479      ;
; 0.359 ; uart_tx:tx_inst|bit_cnt[2]             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.480      ;
; 0.361 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.218      ; 0.663      ;
; 0.362 ; uart_tx:tx_inst|state.DATA_BITS        ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.483      ;
; 0.367 ; uart_rx:rx_inst|shift_reg[1]           ; uart_rx:rx_inst|rx_reg[1]              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.485      ;
; 0.367 ; uart_rx:rx_inst|bit_cnt[1]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.218      ; 0.669      ;
; 0.368 ; uart_rx:rx_inst|shift_reg[6]           ; uart_rx:rx_inst|rx_reg[6]              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.486      ;
; 0.370 ; uart_rx:rx_inst|shift_reg[2]           ; uart_rx:rx_inst|rx_reg[2]              ; clk          ; clk         ; 0.000        ; -0.140     ; 0.314      ;
; 0.371 ; uart_rx:rx_inst|shift_reg[7]           ; uart_rx:rx_inst|rx_reg[7]              ; clk          ; clk         ; 0.000        ; -0.140     ; 0.315      ;
; 0.373 ; uart_rx:rx_inst|shift_reg[5]           ; uart_rx:rx_inst|rx_reg[5]              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.491      ;
; 0.373 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.382 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.218      ; 0.684      ;
; 0.389 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|ready                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.511      ;
; 0.391 ; uart_tx:tx_inst|state.START_BIT        ; uart_tx:tx_inst|state.DATA_BITS        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.512      ;
; 0.393 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[0]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.515      ;
; 0.393 ; uart_tx:tx_inst|state.START_BIT        ; uart_tx:tx_inst|tx_reg                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.514      ;
; 0.394 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.516      ;
; 0.394 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.516      ;
; 0.394 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.516      ;
; 0.394 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.515      ;
; 0.396 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.517      ;
; 0.399 ; uart_rx:rx_inst|state.STOP_BIT         ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.520      ;
; 0.412 ; uart_baud_gen:baud_gen_inst|counter[7] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.732      ;
; 0.415 ; uart_rx:rx_inst|bit_cnt[2]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.218      ; 0.717      ;
; 0.420 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|shift_reg[7]           ; clk          ; clk         ; 0.000        ; 0.218      ; 0.722      ;
; 0.420 ; uart_baud_gen:baud_gen_inst|counter[8] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.548      ;
; 0.425 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.745      ;
; 0.429 ; uart_rx:rx_inst|shift_reg[3]           ; uart_rx:rx_inst|rx_reg[3]              ; clk          ; clk         ; 0.000        ; 0.034      ; 0.547      ;
; 0.433 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|shift_reg[2]           ; clk          ; clk         ; 0.000        ; 0.218      ; 0.735      ;
; 0.446 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.455 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.463 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; uart_baud_gen:baud_gen_inst|counter[0] ; uart_baud_gen:baud_gen_inst|counter[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.469 ; uart_baud_gen:baud_gen_inst|counter[6] ; uart_baud_gen:baud_gen_inst|counter[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.473 ; uart_baud_gen:baud_gen_inst|counter[2] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.594      ;
; 0.477 ; uart_rx:rx_inst|bit_cnt[0]             ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.598      ;
; 0.477 ; uart_baud_gen:baud_gen_inst|counter[4] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.797      ;
; 0.478 ; uart_baud_gen:baud_gen_inst|counter[5] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.798      ;
; 0.486 ; uart_rx:rx_inst|state.IDLE             ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.607      ;
; 0.491 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.494 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.615      ;
; 0.496 ; uart_tx:tx_inst|state.STOP_BIT         ; uart_tx:tx_inst|shift_reg[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.617      ;
; 0.497 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.498 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; uart_tx:tx_inst|state.IDLE             ; uart_tx:tx_inst|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.500 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.621      ;
; 0.508 ; uart_rx:rx_inst|sample_cnt[3]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; uart_baud_gen:baud_gen_inst|counter[3] ; uart_baud_gen:baud_gen_inst|counter[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[8] ; clk          ; clk         ; 0.000        ; 0.236      ; 0.829      ;
; 0.512 ; uart_rx:rx_inst|state.DATA_BITS        ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; uart_baud_gen:baud_gen_inst|baud_tick  ; uart_rx:rx_inst|state.START_BIT        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.516 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; uart_rx:rx_inst|sample_cnt[0]          ; uart_rx:rx_inst|sample_cnt[3]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; uart_baud_gen:baud_gen_inst|counter[1] ; uart_baud_gen:baud_gen_inst|baud_tick  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.642      ;
; 0.520 ; uart_rx:rx_inst|sample_cnt[2]          ; uart_rx:rx_inst|sample_cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.575  ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.575  ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -45.356 ; 0.0   ; 0.0      ; 0.0     ; -52.997             ;
;  clk             ; -45.356 ; 0.000 ; N/A      ; N/A     ; -52.997             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_ready      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_start                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_ready      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 378      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 378      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rxd_in     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_start   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_ready    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; txd_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rxd_in     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_start   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_ready    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; txd_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Oct 25 19:17:16 2025
Info: Command: quartus_sta lab2 -c lab2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.575
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.575             -45.356 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.337             -35.781 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.416              -5.703 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.997 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Sat Oct 25 19:17:23 2025
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:02


