<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z007sclg400-1" LaunchTime="1736134280" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/my_UART_tx.dcp">
  <File Type="PA-TCL" Name="AXI_UART_TX_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="AXI_UART_TX_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="AXI_UART_TX_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="AXI_UART_TX_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="AXI_UART_TX_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="AXI_UART_TX_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="AXI_UART_TX_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="AXI_UART_TX_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="AXI_UART_TX_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Desktop/axi_slave_lite_final.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/user/Desktop/axi_slave_lite_final.v"/>
        <Attr Name="ImportTime" Val="1736130273"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/my_115200_timer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../my_UART_tx/my_UART_tx.srcs/sources_1/new/my_115200_timer.v"/>
        <Attr Name="ImportTime" Val="1731395194"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/my_mod10_cnt.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../my_UART_tx/my_UART_tx.srcs/sources_1/new/my_mod10_cnt.v"/>
        <Attr Name="ImportTime" Val="1731394043"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/my_shift_register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../my_UART_tx/my_UART_tx.srcs/sources_1/new/my_shift_register.v"/>
        <Attr Name="ImportTime" Val="1731982696"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/my_transmit_FSM.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../my_UART_tx/my_UART_tx.srcs/sources_1/new/my_transmit_FSM.v"/>
        <Attr Name="ImportTime" Val="1731393972"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/parity_gen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../my_UART_tx/my_UART_tx.srcs/sources_1/new/parity_gen.v"/>
        <Attr Name="ImportTime" Val="1731379306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/my_UART_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../my_UART_tx/my_UART_tx.srcs/sources_1/new/my_UART_tx.v"/>
        <Attr Name="ImportTime" Val="1731888902"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/AXI_UART_TX/AXI_UART_TX.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/AXI_UART_TX/hdl/AXI_UART_TX_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="AXI_UART_TX_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/AXI_UART_TX.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/AXI_UART_TX.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/my_UART_tx.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="AXI_UART_TX_myip_slave_lite_v1_0_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="AXI_UART_TX_auto_pc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="AXI_UART_TX_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="AXI_UART_TX_rst_ps7_0_50M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="AXI_UART_TX_my_UART_tx_0_0"/>
</GenRun>
