${XILINX_VIVADO}/data/verilog/src/glbl.v
${VERILOG_DIR}/add_i8_i8_i8.v
${VERILOG_DIR}/sub_i8_i8_i8.v
${VERILOG_DIR}/add_i8v4_i8v4_i8v4.v
${VERILOG_DIR}/sub_i8v4_i8v4_i8v4.v
${VERILOG_DIR}/add_mul_i8_i8_i8_i8.v
${VERILOG_DIR}/add_reg_mul_i8_i8_i8_b_i8.v
${TESTS_DIR}/test_add_i8_i8_i8.v
${TESTS_DIR}/test_sub_i8_i8_i8.v
${TESTS_DIR}/test_add_i8v4_i8v4_i8v4.v
${TESTS_DIR}/test_sub_i8v4_i8v4_i8v4.v
${TESTS_DIR}/test_add_mul_i8_i8_i8_i8.v
${TESTS_DIR}/test_add_reg_mul_i8_i8_i8_b_i8.v
${TESTS_DIR}/test_all.v