Classic Timing Analyzer report for top_de2
Wed Dec  4 14:35:10 2013
Quartus II Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Classic Timing Analyzer Deprecation
  3. Timing Analyzer Summary
  4. Timing Analyzer Settings
  5. Clock Settings Summary
  6. Parallel Compilation
  7. Clock Setup: 'clock_50mhz'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



---------------------------------------
; Classic Timing Analyzer Deprecation ;
---------------------------------------
Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                               ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------+-------------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                                       ; To                                                                                                  ; From Clock  ; To Clock    ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------+-------------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.793 ns                         ; piece_input[0]                             ; piece_lut:inst7|cur_rom_addr[4]                                                                     ; --          ; clock_50mhz ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.149 ns                        ; vga:inst3|vga_read:read_and_output|red_out ; vga_r[0]                                                                                            ; clock_50mhz ; --          ; 0            ;
; Worst-case th                ; N/A   ; None          ; 1.665 ns                         ; rst                                        ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; --          ; clock_50mhz ; 0            ;
; Clock Setup: 'clock_50mhz'   ; N/A   ; None          ; 131.54 MHz ( period = 7.602 ns ) ; de_piece:inst6|state.reset                 ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                            ;                                                                                                     ;             ;             ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------+-------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock_50mhz     ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock_50mhz'                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------+-------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                                                                ; To                                                                                                  ; From Clock  ; To Clock    ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------+-------------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 131.54 MHz ( period = 7.602 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 7.388 ns                ;
; N/A                                     ; 133.49 MHz ( period = 7.491 ns )                    ; piece_lut:inst7|mask[0]                                                                             ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 7.277 ns                ;
; N/A                                     ; 135.81 MHz ( period = 7.363 ns )                    ; vga:inst3|vga_np_check:np_check|in_np_state                                                         ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 7.149 ns                ;
; N/A                                     ; 136.74 MHz ( period = 7.313 ns )                    ; vga:inst3|vga_np_trans:np_translation|mem_addr_state[1]                                             ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 7.098 ns                ;
; N/A                                     ; 137.53 MHz ( period = 7.271 ns )                    ; piece_lut:inst7|mask[1]                                                                             ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 7.057 ns                ;
; N/A                                     ; 138.20 MHz ( period = 7.236 ns )                    ; vga:inst3|vga_np_trans:np_translation|mem_addr_state[0]                                             ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 7.021 ns                ;
; N/A                                     ; 140.19 MHz ( period = 7.133 ns )                    ; de_piece:inst6|cur_addr[1]                                                                          ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.919 ns                ;
; N/A                                     ; 141.30 MHz ( period = 7.077 ns )                    ; vga:inst3|vga_score_trans:score_translation|mem_addr_state[0]                                       ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.870 ns                ;
; N/A                                     ; 141.38 MHz ( period = 7.073 ns )                    ; de_piece:inst6|cur_addr[0]                                                                          ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.859 ns                ;
; N/A                                     ; 142.15 MHz ( period = 7.035 ns )                    ; vga:inst3|vga_field_trans:field_translation|mem_addr_state[1]                                       ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 142.17 MHz ( period = 7.034 ns )                    ; vga:inst3|vga_score_trans:score_translation|mem_addr_state[1]                                       ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.827 ns                ;
; N/A                                     ; 142.35 MHz ( period = 7.025 ns )                    ; vga:inst3|vga_score_check:score_check|in_score_state                                                ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.811 ns                ;
; N/A                                     ; 143.84 MHz ( period = 6.952 ns )                    ; vga:inst3|vga_field_trans:field_translation|mem_addr_state[0]                                       ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.737 ns                ;
; N/A                                     ; 159.74 MHz ( period = 6.260 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.043 ns                ;
; N/A                                     ; 161.13 MHz ( period = 6.206 ns )                    ; check_mask:inst5|empty_s                                                                            ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.000 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; controller:inst4|cur_state.reset                                                                    ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.994 ns                ;
; N/A                                     ; 161.29 MHz ( period = 6.200 ns )                    ; controller:inst4|cur_state.space_6                                                                  ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 6.004 ns                ;
; N/A                                     ; 163.85 MHz ( period = 6.103 ns )                    ; controller:inst4|cur_y_new[3]                                                                       ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.907 ns                ;
; N/A                                     ; 164.47 MHz ( period = 6.080 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 164.58 MHz ( period = 6.076 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.856 ns                ;
; N/A                                     ; 165.86 MHz ( period = 6.029 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.801 ns                ;
; N/A                                     ; 166.11 MHz ( period = 6.020 ns )                    ; controller:inst4|cur_state.init                                                                     ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.824 ns                ;
; N/A                                     ; 166.11 MHz ( period = 6.020 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.792 ns                ;
; N/A                                     ; 166.33 MHz ( period = 6.012 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 166.36 MHz ( period = 6.011 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.793 ns                ;
; N/A                                     ; 166.42 MHz ( period = 6.009 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.816 ns                ;
; N/A                                     ; 166.61 MHz ( period = 6.002 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.782 ns                ;
; N/A                                     ; 166.75 MHz ( period = 5.997 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.769 ns                ;
; N/A                                     ; 166.97 MHz ( period = 5.989 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.772 ns                ;
; N/A                                     ; 167.56 MHz ( period = 5.968 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.775 ns                ;
; N/A                                     ; 168.01 MHz ( period = 5.952 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.732 ns                ;
; N/A                                     ; 168.01 MHz ( period = 5.952 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.732 ns                ;
; N/A                                     ; 169.18 MHz ( period = 5.911 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.703 ns                ;
; N/A                                     ; 169.61 MHz ( period = 5.896 ns )                    ; controller:inst4|cur_y[3]                                                                           ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.699 ns                ;
; N/A                                     ; 169.98 MHz ( period = 5.883 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.675 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.601 ns                ;
; N/A                                     ; 171.82 MHz ( period = 5.820 ns )                    ; check_mask:inst5|empty_s                                                                            ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.614 ns                ;
; N/A                                     ; 172.00 MHz ( period = 5.814 ns )                    ; controller:inst4|cur_state.reset                                                                    ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.608 ns                ;
; N/A                                     ; 172.00 MHz ( period = 5.814 ns )                    ; controller:inst4|cur_state.space_6                                                                  ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 172.00 MHz ( period = 5.814 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.596 ns                ;
; N/A                                     ; 172.41 MHz ( period = 5.800 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.602 ns                ;
; N/A                                     ; 172.56 MHz ( period = 5.795 ns )                    ; vga:inst3|vga_np_trans:np_translation|mem_addr_state[4]                                             ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.580 ns                ;
; N/A                                     ; 172.59 MHz ( period = 5.794 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.578 ns                ;
; N/A                                     ; 172.65 MHz ( period = 5.792 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.571 ns                ;
; N/A                                     ; 173.19 MHz ( period = 5.774 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.536 ns                ;
; N/A                                     ; 173.43 MHz ( period = 5.766 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.546 ns                ;
; N/A                                     ; 173.52 MHz ( period = 5.763 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.565 ns                ;
; N/A                                     ; 173.55 MHz ( period = 5.762 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.542 ns                ;
; N/A                                     ; 173.82 MHz ( period = 5.753 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.535 ns                ;
; N/A                                     ; 174.34 MHz ( period = 5.736 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.531 ns                ;
; N/A                                     ; 174.49 MHz ( period = 5.731 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.517 ns                ;
; N/A                                     ; 174.58 MHz ( period = 5.728 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; 174.64 MHz ( period = 5.726 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.508 ns                ;
; N/A                                     ; 174.92 MHz ( period = 5.717 ns )                    ; controller:inst4|cur_y_new[3]                                                                       ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.521 ns                ;
; N/A                                     ; 175.19 MHz ( period = 5.708 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.486 ns                ;
; N/A                                     ; 175.22 MHz ( period = 5.707 ns )                    ; piece_lut:inst7|mask[4]                                                                             ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.487 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.481 ns                ;
; N/A                                     ; 175.38 MHz ( period = 5.702 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.464 ns                ;
; N/A                                     ; 175.56 MHz ( period = 5.696 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.488 ns                ;
; N/A                                     ; 176.15 MHz ( period = 5.677 ns )                    ; controller:inst4|cur_y_new[0]                                                                       ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.480 ns                ;
; N/A                                     ; 176.21 MHz ( period = 5.675 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.462 ns                ;
; N/A                                     ; 176.24 MHz ( period = 5.674 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.436 ns                ;
; N/A                                     ; 176.30 MHz ( period = 5.672 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 176.49 MHz ( period = 5.666 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.445 ns                ;
; N/A                                     ; 176.55 MHz ( period = 5.664 ns )                    ; controller:inst4|cur_y[2]                                                                           ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 176.90 MHz ( period = 5.653 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.437 ns                ;
; N/A                                     ; 177.02 MHz ( period = 5.649 ns )                    ; controller:inst4|cur_state.first_draw_1                                                             ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.452 ns                ;
; N/A                                     ; 177.34 MHz ( period = 5.639 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.426 ns                ;
; N/A                                     ; 177.49 MHz ( period = 5.634 ns )                    ; controller:inst4|cur_state.init                                                                     ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.438 ns                ;
; N/A                                     ; 177.59 MHz ( period = 5.631 ns )                    ; controller:inst4|cur_y[0]                                                                           ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 178.09 MHz ( period = 5.615 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.422 ns                ;
; N/A                                     ; 178.48 MHz ( period = 5.603 ns )                    ; controller:inst4|cur_y_new[2]                                                                       ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.406 ns                ;
; N/A                                     ; 178.51 MHz ( period = 5.602 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.395 ns                ;
; N/A                                     ; 179.15 MHz ( period = 5.582 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.361 ns                ;
; N/A                                     ; 179.28 MHz ( period = 5.578 ns )                    ; controller:inst4|cur_state.first_draw_1                                                             ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.381 ns                ;
; N/A                                     ; 179.28 MHz ( period = 5.578 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.385 ns                ;
; N/A                                     ; 179.44 MHz ( period = 5.573 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.343 ns                ;
; N/A                                     ; 179.69 MHz ( period = 5.565 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.343 ns                ;
; N/A                                     ; 180.05 MHz ( period = 5.554 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.337 ns                ;
; N/A                                     ; 180.21 MHz ( period = 5.549 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.328 ns                ;
; N/A                                     ; 180.38 MHz ( period = 5.544 ns )                    ; controller:inst4|cur_state.put_back_1                                                               ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.347 ns                ;
; N/A                                     ; 180.47 MHz ( period = 5.541 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.335 ns                ;
; N/A                                     ; 180.54 MHz ( period = 5.539 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.333 ns                ;
; N/A                                     ; 180.67 MHz ( period = 5.535 ns )                    ; de_piece:inst6|cur_addr[5]                                                                          ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.326 ns                ;
; N/A                                     ; 180.70 MHz ( period = 5.534 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.329 ns                ;
; N/A                                     ; 180.86 MHz ( period = 5.529 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.294 ns                ;
; N/A                                     ; 181.16 MHz ( period = 5.520 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.285 ns                ;
; N/A                                     ; 181.46 MHz ( period = 5.511 ns )                    ; controller:inst4|cur_y_new[1]                                                                       ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.314 ns                ;
; N/A                                     ; 181.49 MHz ( period = 5.510 ns )                    ; controller:inst4|cur_y[3]                                                                           ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.313 ns                ;
; N/A                                     ; 181.92 MHz ( period = 5.497 ns )                    ; controller:inst4|cur_state.collision_1                                                              ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.291 ns                ;
; N/A                                     ; 182.02 MHz ( period = 5.494 ns )                    ; vga:inst3|vga_field_trans:field_translation|mem_addr_state[4]                                       ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.279 ns                ;
; N/A                                     ; 182.15 MHz ( period = 5.490 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.283 ns                ;
; N/A                                     ; 182.32 MHz ( period = 5.485 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.277 ns                ;
; N/A                                     ; 182.72 MHz ( period = 5.473 ns )                    ; controller:inst4|cur_state.put_back_1                                                               ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.276 ns                ;
; N/A                                     ; 182.95 MHz ( period = 5.466 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.259 ns                ;
; N/A                                     ; 183.32 MHz ( period = 5.455 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.217 ns                ;
; N/A                                     ; 183.35 MHz ( period = 5.454 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.217 ns                ;
; N/A                                     ; 183.45 MHz ( period = 5.451 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.214 ns                ;
; N/A                                     ; 184.09 MHz ( period = 5.432 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.195 ns                ;
; N/A                                     ; 184.26 MHz ( period = 5.427 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.190 ns                ;
; N/A                                     ; 184.30 MHz ( period = 5.426 ns )                    ; controller:inst4|cur_state.collision_1                                                              ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.220 ns                ;
; N/A                                     ; 184.30 MHz ( period = 5.426 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.214 ns                ;
; N/A                                     ; 184.74 MHz ( period = 5.413 ns )                    ; de_piece:inst6|cur_addr[3]                                                                          ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.199 ns                ;
; N/A                                     ; 184.91 MHz ( period = 5.408 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.194 ns                ;
; N/A                                     ; 185.77 MHz ( period = 5.383 ns )                    ; controller:inst4|cur_state.first_draw_1                                                             ; piece_lut:inst7|cur_y_out[2]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 185.77 MHz ( period = 5.383 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.163 ns                ;
; N/A                                     ; 185.91 MHz ( period = 5.379 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.159 ns                ;
; N/A                                     ; 186.12 MHz ( period = 5.373 ns )                    ; controller:inst4|cur_state.first_draw_3                                                             ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.167 ns                ;
; N/A                                     ; 186.60 MHz ( period = 5.359 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.161 ns                ;
; N/A                                     ; 187.09 MHz ( period = 5.345 ns )                    ; vga:inst3|vga_field_trans:field_translation|mem_addr_state[2]                                       ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.130 ns                ;
; N/A                                     ; 187.13 MHz ( period = 5.344 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.130 ns                ;
; N/A                                     ; 187.55 MHz ( period = 5.332 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.104 ns                ;
; N/A                                     ; 187.76 MHz ( period = 5.326 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.096 ns                ;
; N/A                                     ; 187.86 MHz ( period = 5.323 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.095 ns                ;
; N/A                                     ; 187.90 MHz ( period = 5.322 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 188.04 MHz ( period = 5.318 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.088 ns                ;
; N/A                                     ; 188.18 MHz ( period = 5.314 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.096 ns                ;
; N/A                                     ; 188.25 MHz ( period = 5.312 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.077 ns                ;
; N/A                                     ; 188.29 MHz ( period = 5.311 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.091 ns                ;
; N/A                                     ; 188.36 MHz ( period = 5.309 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.089 ns                ;
; N/A                                     ; 188.43 MHz ( period = 5.307 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.077 ns                ;
; N/A                                     ; 188.50 MHz ( period = 5.305 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.085 ns                ;
; N/A                                     ; 188.61 MHz ( period = 5.302 ns )                    ; controller:inst4|cur_state.first_draw_3                                                             ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.096 ns                ;
; N/A                                     ; 188.64 MHz ( period = 5.301 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.094 ns                ;
; N/A                                     ; 188.64 MHz ( period = 5.301 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.094 ns                ;
; N/A                                     ; 188.68 MHz ( period = 5.300 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.072 ns                ;
; N/A                                     ; 188.71 MHz ( period = 5.299 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.077 ns                ;
; N/A                                     ; 188.71 MHz ( period = 5.299 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 188.89 MHz ( period = 5.294 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.089 ns                ;
; N/A                                     ; 189.00 MHz ( period = 5.291 ns )                    ; controller:inst4|cur_y_new[0]                                                                       ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.094 ns                ;
; N/A                                     ; 189.29 MHz ( period = 5.283 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.048 ns                ;
; N/A                                     ; 189.36 MHz ( period = 5.281 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 189.47 MHz ( period = 5.278 ns )                    ; controller:inst4|cur_y[2]                                                                           ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.081 ns                ;
; N/A                                     ; 189.47 MHz ( period = 5.278 ns )                    ; controller:inst4|cur_state.put_back_1                                                               ; piece_lut:inst7|cur_y_out[2]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.081 ns                ;
; N/A                                     ; 189.50 MHz ( period = 5.277 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.070 ns                ;
; N/A                                     ; 189.72 MHz ( period = 5.271 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.059 ns                ;
; N/A                                     ; 189.90 MHz ( period = 5.266 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.051 ns                ;
; N/A                                     ; 189.93 MHz ( period = 5.265 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.043 ns                ;
; N/A                                     ; 190.01 MHz ( period = 5.263 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.058 ns                ;
; N/A                                     ; 190.04 MHz ( period = 5.262 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.047 ns                ;
; N/A                                     ; 190.04 MHz ( period = 5.262 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.050 ns                ;
; N/A                                     ; 190.04 MHz ( period = 5.262 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.050 ns                ;
; N/A                                     ; 190.15 MHz ( period = 5.259 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.052 ns                ;
; N/A                                     ; 190.15 MHz ( period = 5.259 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.052 ns                ;
; N/A                                     ; 190.29 MHz ( period = 5.255 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.035 ns                ;
; N/A                                     ; 190.29 MHz ( period = 5.255 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.035 ns                ;
; N/A                                     ; 190.44 MHz ( period = 5.251 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.031 ns                ;
; N/A                                     ; 190.44 MHz ( period = 5.251 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.039 ns                ;
; N/A                                     ; 190.66 MHz ( period = 5.245 ns )                    ; controller:inst4|cur_y[0]                                                                           ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.048 ns                ;
; N/A                                     ; 190.73 MHz ( period = 5.243 ns )                    ; controller:inst4|cur_y_new[1]                                                                       ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.046 ns                ;
; N/A                                     ; 190.95 MHz ( period = 5.237 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.027 ns                ;
; N/A                                     ; 190.99 MHz ( period = 5.236 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.024 ns                ;
; N/A                                     ; 191.17 MHz ( period = 5.231 ns )                    ; controller:inst4|cur_state.collision_1                                                              ; piece_lut:inst7|cur_y_out[2]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.025 ns                ;
; N/A                                     ; 191.46 MHz ( period = 5.223 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.025 ns                ;
; N/A                                     ; 191.68 MHz ( period = 5.217 ns )                    ; controller:inst4|cur_y_new[2]                                                                       ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 5.020 ns                ;
; N/A                                     ; 191.75 MHz ( period = 5.215 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.992 ns                ;
; N/A                                     ; 192.09 MHz ( period = 5.206 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.983 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.991 ns                ;
; N/A                                     ; 192.31 MHz ( period = 5.200 ns )                    ; piece_lut:inst7|mask[2]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.971 ns                ;
; N/A                                     ; 192.34 MHz ( period = 5.199 ns )                    ; piece_lut:inst7|mask[2]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.970 ns                ;
; N/A                                     ; 192.34 MHz ( period = 5.199 ns )                    ; piece_lut:inst7|mask[2]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.970 ns                ;
; N/A                                     ; 192.42 MHz ( period = 5.197 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.987 ns                ;
; N/A                                     ; 192.42 MHz ( period = 5.197 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.984 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.977 ns                ;
; N/A                                     ; 192.75 MHz ( period = 5.188 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.973 ns                ;
; N/A                                     ; 192.83 MHz ( period = 5.186 ns )                    ; controller:inst4|cur_state.reset                                                                    ; piece_lut:inst7|cur_y_out[2]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.980 ns                ;
; N/A                                     ; 192.83 MHz ( period = 5.186 ns )                    ; controller:inst4|cur_state.space_6                                                                  ; piece_lut:inst7|cur_y_out[2]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.990 ns                ;
; N/A                                     ; 192.86 MHz ( period = 5.185 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.964 ns                ;
; N/A                                     ; 192.94 MHz ( period = 5.183 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.960 ns                ;
; N/A                                     ; 193.01 MHz ( period = 5.181 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.975 ns                ;
; N/A                                     ; 193.54 MHz ( period = 5.167 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.946 ns                ;
; N/A                                     ; 194.02 MHz ( period = 5.154 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.940 ns                ;
; N/A                                     ; 194.21 MHz ( period = 5.149 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.943 ns                ;
; N/A                                     ; 194.44 MHz ( period = 5.143 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.921 ns                ;
; N/A                                     ; 194.48 MHz ( period = 5.142 ns )                    ; de_piece:inst6|cur_addr[5]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.921 ns                ;
; N/A                                     ; 194.48 MHz ( period = 5.142 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.931 ns                ;
; N/A                                     ; 194.55 MHz ( period = 5.140 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.934 ns                ;
; N/A                                     ; 194.63 MHz ( period = 5.138 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.923 ns                ;
; N/A                                     ; 194.63 MHz ( period = 5.138 ns )                    ; de_piece:inst6|cur_addr[6]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.923 ns                ;
; N/A                                     ; 194.74 MHz ( period = 5.135 ns )                    ; de_piece:inst6|cur_addr[5]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.914 ns                ;
; N/A                                     ; 194.86 MHz ( period = 5.132 ns )                    ; piece_lut:inst7|mask[6]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.917 ns                ;
; N/A                                     ; 195.01 MHz ( period = 5.128 ns )                    ; piece_lut:inst7|mask[6]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.913 ns                ;
; N/A                                     ; 195.16 MHz ( period = 5.124 ns )                    ; de_piece:inst6|cur_addr[5]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.903 ns                ;
; N/A                                     ; 195.16 MHz ( period = 5.124 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.904 ns                ;
; N/A                                     ; 195.24 MHz ( period = 5.122 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.909 ns                ;
; N/A                                     ; 195.39 MHz ( period = 5.118 ns )                    ; piece_lut:inst7|mask[2]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.891 ns                ;
; N/A                                     ; 195.39 MHz ( period = 5.118 ns )                    ; piece_lut:inst7|mask[2]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.891 ns                ;
; N/A                                     ; 195.43 MHz ( period = 5.117 ns )                    ; piece_lut:inst7|mask[5]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.899 ns                ;
; N/A                                     ; 195.47 MHz ( period = 5.116 ns )                    ; piece_lut:inst7|mask[2]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.889 ns                ;
; N/A                                     ; 195.47 MHz ( period = 5.116 ns )                    ; piece_lut:inst7|mask[2]                                                                             ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.889 ns                ;
; N/A                                     ; 195.54 MHz ( period = 5.114 ns )                    ; de_piece:inst6|cur_addr[5]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.892 ns                ;
; N/A                                     ; 195.62 MHz ( period = 5.112 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.906 ns                ;
; N/A                                     ; 195.73 MHz ( period = 5.109 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.898 ns                ;
; N/A                                     ; 195.81 MHz ( period = 5.107 ns )                    ; controller:inst4|cur_state.first_draw_3                                                             ; piece_lut:inst7|cur_y_out[2]                                                                        ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.901 ns                ;
; N/A                                     ; 195.89 MHz ( period = 5.105 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; sr_if:inst2|do2                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.885 ns                ;
; N/A                                     ; 195.92 MHz ( period = 5.104 ns )                    ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; sr_if:inst2|do1                                                                                     ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.888 ns                ;
; N/A                                     ; 195.92 MHz ( period = 5.104 ns )                    ; de_piece:inst6|cur_addr[5]                                                                          ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.882 ns                ;
; N/A                                     ; 196.08 MHz ( period = 5.100 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.886 ns                ;
; N/A                                     ; 196.12 MHz ( period = 5.099 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.885 ns                ;
; N/A                                     ; 196.16 MHz ( period = 5.098 ns )                    ; de_piece:inst6|state.reset                                                                          ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ; clock_50mhz ; None                        ; None                      ; 4.884 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                                                                     ;                                                                                                     ;             ;             ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------+-------------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+-----------------------------------------------------------------------------------------------------+-------------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From           ; To                                                                                                  ; To Clock    ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+-----------------------------------------------------------------------------------------------------+-------------+
; N/A                                     ; None                                                ; 4.793 ns   ; piece_input[0] ; piece_lut:inst7|cur_rom_addr[4]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 4.659 ns   ; piece_input[2] ; piece_lut:inst7|cur_rom_addr[6]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 4.347 ns   ; piece_input[1] ; piece_lut:inst7|cur_rom_addr[5]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 3.659 ns   ; piece_input[0] ; controller:inst4|cur_lut_piece_type[0]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 3.501 ns   ; piece_input[1] ; controller:inst4|cur_lut_piece_type[1]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 3.484 ns   ; piece_input[2] ; controller:inst4|cur_lut_piece_type[2]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 3.180 ns   ; timer_2_debug  ; controller:inst4|cur_state.drop_overflow                                                            ; clock_50mhz ;
; N/A                                     ; None                                                ; 3.111 ns   ; piece_input[1] ; controller:inst4|cur_piece[1]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 2.958 ns   ; piece_input[0] ; controller:inst4|cur_piece[0]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 2.948 ns   ; timer_1_debug  ; controller:inst4|cur_state.key                                                                      ; clock_50mhz ;
; N/A                                     ; None                                                ; 2.944 ns   ; timer_1_debug  ; controller:inst4|cur_state.space_1                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 2.819 ns   ; piece_input[2] ; controller:inst4|cur_piece[2]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.511 ns   ; rst            ; piece_lut:inst7|state.reset                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.484 ns   ; rst            ; controller:inst4|cur_y_new[3]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.484 ns   ; rst            ; controller:inst4|cur_lut_y[3]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.484 ns   ; rst            ; controller:inst4|cur_check_start                                                                    ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.463 ns   ; rst            ; controller:inst4|cur_lut_x[0]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.463 ns   ; rst            ; controller:inst4|cur_x[0]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.463 ns   ; rst            ; controller:inst4|cur_y[3]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.463 ns   ; rst            ; controller:inst4|cur_y[1]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.463 ns   ; rst            ; controller:inst4|cur_y[0]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.463 ns   ; rst            ; controller:inst4|cur_y[2]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.442 ns   ; rst            ; piece_lut:inst7|cur_mask[1]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.442 ns   ; rst            ; piece_lut:inst7|cur_mask[0]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.442 ns   ; rst            ; piece_lut:inst7|cur_mask[2]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.442 ns   ; rst            ; piece_lut:inst7|cur_x_out[1]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.442 ns   ; rst            ; piece_lut:inst7|cur_x_out[0]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.442 ns   ; rst            ; piece_lut:inst7|cur_x_out[2]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.335 ns   ; rst            ; controller:inst4|cur_state.collision_4                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.335 ns   ; rst            ; check_mask:inst5|state.output                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.335 ns   ; rst            ; controller:inst4|cur_state.space_5                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.303 ns   ; rst            ; controller:inst4|cur_state.space_4                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.296 ns   ; rst            ; controller:inst4|cur_state.collision_3                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.281 ns   ; rst            ; controller:inst4|cur_state.put_back_1                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.275 ns   ; rst            ; controller:inst4|cur_state.move_down_1                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.274 ns   ; rst            ; controller:inst4|cur_state.first_draw_1                                                             ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.201 ns   ; rst            ; piece_lut:inst7|cur_rom_addr[0]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.201 ns   ; rst            ; piece_lut:inst7|cur_rom_addr[6]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.201 ns   ; rst            ; piece_lut:inst7|cur_rom_addr[1]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.201 ns   ; rst            ; piece_lut:inst7|cur_rom_addr[4]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.201 ns   ; rst            ; piece_lut:inst7|cur_rom_addr[5]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.201 ns   ; rst            ; check_mask:inst5|pixel[1]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.201 ns   ; rst            ; check_mask:inst5|pixel[0]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.192 ns   ; rst            ; controller:inst4|cur_draw_erase_draw                                                                ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.192 ns   ; rst            ; check_mask:inst5|empty_s                                                                            ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.192 ns   ; rst            ; controller:inst4|cur_lut_piece_type[2]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.192 ns   ; rst            ; controller:inst4|cur_lut_piece_type[0]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.192 ns   ; rst            ; controller:inst4|cur_lut_piece_type[1]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.192 ns   ; rst            ; controller:inst4|cur_piece[2]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.192 ns   ; rst            ; controller:inst4|cur_piece[0]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.192 ns   ; rst            ; controller:inst4|cur_piece[1]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_mask[6]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_mask[4]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_mask[3]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_mask[5]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_y_out[1]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_y_out[0]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_y_out[2]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_overflow                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.136 ns   ; rst            ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.080 ns   ; rst            ; controller:inst4|cur_state.space_6                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.079 ns   ; rst            ; controller:inst4|cur_state.collision_5                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.070 ns   ; rst            ; controller:inst4|cur_state.init                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.069 ns   ; rst            ; check_mask:inst5|state.rust                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.056 ns   ; rst            ; controller:inst4|cur_state.gen_piece_1                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.054 ns   ; rst            ; controller:inst4|cur_state.drop_overflow                                                            ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.053 ns   ; rst            ; controller:inst4|cur_state.space_1                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.053 ns   ; rst            ; controller:inst4|cur_state.collision_1                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.050 ns   ; rst            ; controller:inst4|cur_state.key                                                                      ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.047 ns   ; rst            ; controller:inst4|cur_state.lock_overflow                                                            ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; controller:inst4|cur_state.gen_piece_2                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.043 ns   ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.040 ns   ; rst            ; check_mask:inst5|state.startup                                                                      ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.033 ns   ; rst            ; piece_lut:inst7|state.cord_overflow                                                                 ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.006 ns   ; rst            ; piece_lut:inst7|state.output                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.006 ns   ; rst            ; check_mask:inst5|state.wait_for_lut                                                                 ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.045 ns  ; rst            ; piece_lut:inst7|cur_ready                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.045 ns  ; rst            ; piece_lut:inst7|cur_change                                                                          ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.045 ns  ; rst            ; piece_lut:inst7|new_change                                                                          ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.050 ns  ; rst            ; controller:inst4|cur_draw_erase_start                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.070 ns  ; rst            ; check_mask:inst5|state.check                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.071 ns  ; rst            ; piece_lut:inst7|state.wait_for_rom                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.071 ns  ; rst            ; piece_lut:inst7|state.calc_rom_addr_2                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.072 ns  ; rst            ; check_mask:inst5|state.wait_for_ram                                                                 ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.072 ns  ; rst            ; piece_lut:inst7|state.calc_rom_addr_1                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.073 ns  ; rst            ; piece_lut:inst7|state.cord_calc                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.088 ns  ; rst            ; controller:inst4|cur_state.reset                                                                    ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.193 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.193 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.193 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.193 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; controller:inst4|cur_state.put_back_4                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; controller:inst4|cur_state.space_2                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; controller:inst4|cur_state.move_down_4                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; controller:inst4|cur_state.first_draw_2                                                             ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; controller:inst4|cur_state.draw                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.201 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.204 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.204 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.204 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.204 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.254 ns  ; rst            ; controller:inst4|cur_state.put_back_3                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.254 ns  ; rst            ; controller:inst4|cur_state.move_down_3                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.326 ns  ; rst            ; controller:inst4|cur_state.reset_timers_b_2                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.327 ns  ; rst            ; controller:inst4|cur_state.space_3                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.327 ns  ; rst            ; controller:inst4|cur_state.first_draw_3                                                             ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.327 ns  ; rst            ; controller:inst4|cur_state.drop_timer_reset                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.330 ns  ; rst            ; controller:inst4|cur_state.lock_timer_start                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.335 ns  ; rst            ; controller:inst4|cur_state.reset_timers_b_1                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.435 ns  ; rst            ; controller:inst4|cur_lut_y[1]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.435 ns  ; rst            ; controller:inst4|cur_y_new[0]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.435 ns  ; rst            ; controller:inst4|cur_lut_y[0]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.435 ns  ; rst            ; controller:inst4|cur_lut_y[2]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.435 ns  ; rst            ; controller:inst4|cur_y_new[2]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.435 ns  ; rst            ; controller:inst4|cur_y_new[1]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.492 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.492 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.492 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.492 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.495 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.495 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.495 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.495 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.507 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.507 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.507 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.507 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.509 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.509 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.509 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.509 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.518 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.518 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.518 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.518 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.523 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.523 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.523 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.523 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.564 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.564 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.564 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.564 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.746 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.746 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.746 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.746 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.756 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.756 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.756 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.756 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.764 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.764 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.764 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.764 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.764 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.764 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.764 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.764 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.767 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.767 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.767 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.767 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.807 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.807 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.807 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.807 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.996 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.996 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.996 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.996 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.018 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.018 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.018 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.018 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.022 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.022 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.022 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.022 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.025 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.025 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.025 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.025 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.030 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.030 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.030 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.030 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.035 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; -1.035 ns  ; rst            ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                ;                                                                                                     ;             ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+-----------------------------------------------------------------------------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------+
; tco                                                                                                         ;
+-------+--------------+------------+-----------------------------------------------+-----------+-------------+
; Slack ; Required tco ; Actual tco ; From                                          ; To        ; From Clock  ;
+-------+--------------+------------+-----------------------------------------------+-----------+-------------+
; N/A   ; None         ; 10.149 ns  ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[0]  ; clock_50mhz ;
; N/A   ; None         ; 10.126 ns  ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[3]  ; clock_50mhz ;
; N/A   ; None         ; 10.126 ns  ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[4]  ; clock_50mhz ;
; N/A   ; None         ; 10.078 ns  ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[8]  ; clock_50mhz ;
; N/A   ; None         ; 10.078 ns  ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[9]  ; clock_50mhz ;
; N/A   ; None         ; 9.967 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[1]  ; clock_50mhz ;
; N/A   ; None         ; 9.967 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[2]  ; clock_50mhz ;
; N/A   ; None         ; 9.926 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[0]  ; clock_50mhz ;
; N/A   ; None         ; 9.926 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[1]  ; clock_50mhz ;
; N/A   ; None         ; 9.923 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[4]  ; clock_50mhz ;
; N/A   ; None         ; 9.923 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[5]  ; clock_50mhz ;
; N/A   ; None         ; 9.920 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[5]  ; clock_50mhz ;
; N/A   ; None         ; 9.916 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[2]  ; clock_50mhz ;
; N/A   ; None         ; 9.916 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[3]  ; clock_50mhz ;
; N/A   ; None         ; 9.907 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[7]  ; clock_50mhz ;
; N/A   ; None         ; 9.903 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[7]  ; clock_50mhz ;
; N/A   ; None         ; 9.898 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[8]  ; clock_50mhz ;
; N/A   ; None         ; 9.898 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[9]  ; clock_50mhz ;
; N/A   ; None         ; 9.897 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_r[6]  ; clock_50mhz ;
; N/A   ; None         ; 9.883 ns   ; vga:inst3|vga_read:read_and_output|red_out    ; vga_g[6]  ; clock_50mhz ;
; N/A   ; None         ; 9.557 ns   ; vga:inst3|vga_read:read_and_output|h_sync_out ; vga_hsync ; clock_50mhz ;
; N/A   ; None         ; 9.272 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[0]  ; clock_50mhz ;
; N/A   ; None         ; 9.272 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[1]  ; clock_50mhz ;
; N/A   ; None         ; 9.251 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[2]  ; clock_50mhz ;
; N/A   ; None         ; 9.241 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[3]  ; clock_50mhz ;
; N/A   ; None         ; 9.072 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[4]  ; clock_50mhz ;
; N/A   ; None         ; 9.062 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[5]  ; clock_50mhz ;
; N/A   ; None         ; 9.050 ns   ; gen6mhz:inst1|count[2]                        ; 6mhz_clk  ; clock_50mhz ;
; N/A   ; None         ; 9.040 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[6]  ; clock_50mhz ;
; N/A   ; None         ; 9.040 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[7]  ; clock_50mhz ;
; N/A   ; None         ; 9.033 ns   ; vga:inst3|vga_read:read_and_output|v_sync_out ; vga_vsync ; clock_50mhz ;
; N/A   ; None         ; 9.030 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[8]  ; clock_50mhz ;
; N/A   ; None         ; 9.030 ns   ; vga:inst3|vga_read:read_and_output|blue_out   ; vga_b[9]  ; clock_50mhz ;
; N/A   ; None         ; 8.176 ns   ; gen6mhz:inst1|count[2]                        ; vga_clk   ; clock_50mhz ;
+-------+--------------+------------+-----------------------------------------------+-----------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+-----------+------+-----------------------------------------------------------------------------------------------------+-------------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From ; To                                                                                                  ; To Clock    ;
+-----------------------------------------+-----------------------------------------------------+-----------+------+-----------------------------------------------------------------------------------------------------+-------------+
; N/A                                     ; None                                                ; 1.665 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.665 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.665 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.665 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.665 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.665 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.665 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.665 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.549 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.549 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.549 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.549 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.357 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.357 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.357 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.357 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.299 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.299 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.299 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.299 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.297 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.297 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.297 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.297 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.290 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.290 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.290 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.290 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.275 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.275 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.275 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.275 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.265 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.265 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.265 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.265 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.260 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.260 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.260 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.260 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.255 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.255 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.255 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.255 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.252 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.252 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.252 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.252 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.248 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.248 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.248 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.248 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.226 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.226 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.226 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.226 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.037 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.037 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.037 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 1.037 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.997 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.997 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.997 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.997 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.994 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.994 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.994 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.994 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.994 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.994 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.994 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.994 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.986 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.986 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.986 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.986 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:1:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.976 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.976 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.976 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.976 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.794 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.794 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.794 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.794 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.753 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.753 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.753 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.753 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:6:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.748 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.748 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.748 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.748 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.739 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.739 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.739 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.739 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:2:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.737 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.737 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.737 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.737 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.725 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.725 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.725 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.725 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.722 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.722 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.722 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.722 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.665 ns  ; rst  ; controller:inst4|cur_lut_y[1]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.665 ns  ; rst  ; controller:inst4|cur_y_new[0]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.665 ns  ; rst  ; controller:inst4|cur_lut_y[0]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.665 ns  ; rst  ; controller:inst4|cur_lut_y[2]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.665 ns  ; rst  ; controller:inst4|cur_y_new[2]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.665 ns  ; rst  ; controller:inst4|cur_y_new[1]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.565 ns  ; rst  ; controller:inst4|cur_state.reset_timers_b_1                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.560 ns  ; rst  ; controller:inst4|cur_state.lock_timer_start                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.557 ns  ; rst  ; controller:inst4|cur_state.space_3                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.557 ns  ; rst  ; controller:inst4|cur_state.first_draw_3                                                             ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.557 ns  ; rst  ; controller:inst4|cur_state.drop_timer_reset                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.556 ns  ; rst  ; controller:inst4|cur_state.reset_timers_b_2                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.484 ns  ; rst  ; controller:inst4|cur_state.put_back_3                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.484 ns  ; rst  ; controller:inst4|cur_state.move_down_3                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.434 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.434 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.434 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.434 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:7:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; controller:inst4|cur_state.put_back_4                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; controller:inst4|cur_state.space_2                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; controller:inst4|cur_state.move_down_4                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; controller:inst4|cur_state.first_draw_2                                                             ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; controller:inst4|cur_state.draw                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.431 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:2:tower_mod|bit4:\generate_bit4:5:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.423 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.423 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.423 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.423 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:0:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.318 ns  ; rst  ; controller:inst4|cur_state.reset                                                                    ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.303 ns  ; rst  ; piece_lut:inst7|state.cord_calc                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.302 ns  ; rst  ; check_mask:inst5|state.wait_for_ram                                                                 ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.302 ns  ; rst  ; piece_lut:inst7|state.calc_rom_addr_1                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.301 ns  ; rst  ; piece_lut:inst7|state.wait_for_rom                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.301 ns  ; rst  ; piece_lut:inst7|state.calc_rom_addr_2                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.300 ns  ; rst  ; check_mask:inst5|state.check                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.280 ns  ; rst  ; controller:inst4|cur_draw_erase_start                                                               ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.275 ns  ; rst  ; piece_lut:inst7|cur_ready                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.275 ns  ; rst  ; piece_lut:inst7|cur_change                                                                          ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.275 ns  ; rst  ; piece_lut:inst7|new_change                                                                          ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.224 ns  ; rst  ; piece_lut:inst7|state.output                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.224 ns  ; rst  ; check_mask:inst5|state.wait_for_lut                                                                 ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.197 ns  ; rst  ; piece_lut:inst7|state.cord_overflow                                                                 ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.190 ns  ; rst  ; check_mask:inst5|state.startup                                                                      ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; controller:inst4|cur_state.gen_piece_2                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_0|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_8|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_6|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.187 ns  ; rst  ; sr_if:inst2|sr_tower:\generate_tower:3:tower_mod|bit4:\generate_bit4:4:bit4_mod|dfr11:dfr11_7|Q_INT ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.183 ns  ; rst  ; controller:inst4|cur_state.lock_overflow                                                            ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.180 ns  ; rst  ; controller:inst4|cur_state.key                                                                      ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.177 ns  ; rst  ; controller:inst4|cur_state.space_1                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.177 ns  ; rst  ; controller:inst4|cur_state.collision_1                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.176 ns  ; rst  ; controller:inst4|cur_state.drop_overflow                                                            ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.174 ns  ; rst  ; controller:inst4|cur_state.gen_piece_1                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.161 ns  ; rst  ; check_mask:inst5|state.rust                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.160 ns  ; rst  ; controller:inst4|cur_state.init                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.151 ns  ; rst  ; controller:inst4|cur_state.collision_5                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.150 ns  ; rst  ; controller:inst4|cur_state.space_6                                                                  ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_mask[6]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_mask[4]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_mask[3]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_mask[5]                                                                         ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_y_out[3]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_y_out[1]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_y_out[0]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_y_out[2]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_overflow                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.094 ns  ; rst  ; piece_lut:inst7|cur_y_out[4]                                                                        ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.038 ns  ; rst  ; controller:inst4|cur_draw_erase_draw                                                                ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.038 ns  ; rst  ; check_mask:inst5|empty_s                                                                            ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.038 ns  ; rst  ; controller:inst4|cur_lut_piece_type[2]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.038 ns  ; rst  ; controller:inst4|cur_lut_piece_type[0]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.038 ns  ; rst  ; controller:inst4|cur_lut_piece_type[1]                                                              ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.038 ns  ; rst  ; controller:inst4|cur_piece[2]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.038 ns  ; rst  ; controller:inst4|cur_piece[0]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.038 ns  ; rst  ; controller:inst4|cur_piece[1]                                                                       ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.029 ns  ; rst  ; piece_lut:inst7|cur_rom_addr[0]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.029 ns  ; rst  ; piece_lut:inst7|cur_rom_addr[6]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.029 ns  ; rst  ; piece_lut:inst7|cur_rom_addr[1]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.029 ns  ; rst  ; piece_lut:inst7|cur_rom_addr[4]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.029 ns  ; rst  ; piece_lut:inst7|cur_rom_addr[5]                                                                     ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.029 ns  ; rst  ; check_mask:inst5|pixel[1]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; 0.029 ns  ; rst  ; check_mask:inst5|pixel[0]                                                                           ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.044 ns ; rst  ; controller:inst4|cur_state.first_draw_1                                                             ; clock_50mhz ;
; N/A                                     ; None                                                ; -0.045 ns ; rst  ; controller:inst4|cur_state.move_down_1                                                              ; clock_50mhz ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;      ;                                                                                                     ;             ;
+-----------------------------------------+-----------------------------------------------------+-----------+------+-----------------------------------------------------------------------------------------------------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Dec  4 14:35:07 2013
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off de2 -c top_de2 --timing_analysis_only
Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
Info: Parallel compilation is enabled and will use 8 of the 8 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock_50mhz" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "gen6mhz:inst1|count[2]" as buffer
Info: Clock "clock_50mhz" has Internal fmax of 131.54 MHz between source register "de_piece:inst6|state.reset" and destination register "sr_if:inst2|do1" (period= 7.602 ns)
    Info: + Longest register to register delay is 7.388 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X37_Y25_N27; Fanout = 36; REG Node = 'de_piece:inst6|state.reset'
        Info: 2: + IC(0.373 ns) + CELL(0.419 ns) = 0.792 ns; Loc. = LCCOMB_X37_Y25_N8; Fanout = 96; COMB Node = 'addr1~2'
        Info: 3: + IC(1.009 ns) + CELL(0.275 ns) = 2.076 ns; Loc. = LCCOMB_X36_Y24_N12; Fanout = 1; COMB Node = 'sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|mu210:mu210_12|Y~0'
        Info: 4: + IC(0.268 ns) + CELL(0.438 ns) = 2.782 ns; Loc. = LCCOMB_X36_Y24_N22; Fanout = 2; COMB Node = 'sr_if:inst2|sr_tower:\generate_tower:0:tower_mod|bit4:\generate_bit4:4:bit4_mod|mu210:mu210_12|Y~1'
        Info: 5: + IC(0.956 ns) + CELL(0.415 ns) = 4.153 ns; Loc. = LCCOMB_X40_Y25_N26; Fanout = 1; COMB Node = 'sr_if:inst2|mux5:mux5_do1|Mux0~22'
        Info: 6: + IC(0.252 ns) + CELL(0.420 ns) = 4.825 ns; Loc. = LCCOMB_X40_Y25_N28; Fanout = 1; COMB Node = 'sr_if:inst2|mux5:mux5_do1|Mux0~23'
        Info: 7: + IC(0.252 ns) + CELL(0.419 ns) = 5.496 ns; Loc. = LCCOMB_X40_Y25_N22; Fanout = 1; COMB Node = 'sr_if:inst2|mux5:mux5_do1|Mux0~32'
        Info: 8: + IC(0.696 ns) + CELL(0.438 ns) = 6.630 ns; Loc. = LCCOMB_X37_Y25_N4; Fanout = 1; COMB Node = 'sr_if:inst2|mux5:mux5_do1|Mux0~33'
        Info: 9: + IC(0.255 ns) + CELL(0.419 ns) = 7.304 ns; Loc. = LCCOMB_X37_Y25_N24; Fanout = 1; COMB Node = 'sr_if:inst2|mux5:mux5_do1|Mux0~46'
        Info: 10: + IC(0.000 ns) + CELL(0.084 ns) = 7.388 ns; Loc. = LCFF_X37_Y25_N25; Fanout = 5; REG Node = 'sr_if:inst2|do1'
        Info: Total cell delay = 3.327 ns ( 45.03 % )
        Info: Total interconnect delay = 4.061 ns ( 54.97 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clock_50mhz" to destination register is 4.288 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clock_50mhz'
            Info: 2: + IC(0.331 ns) + CELL(0.787 ns) = 2.117 ns; Loc. = LCFF_X1_Y18_N21; Fanout = 4; REG Node = 'gen6mhz:inst1|count[2]'
            Info: 3: + IC(0.633 ns) + CELL(0.000 ns) = 2.750 ns; Loc. = CLKCTRL_G1; Fanout = 350; COMB Node = 'gen6mhz:inst1|count[2]~clkctrl'
            Info: 4: + IC(1.001 ns) + CELL(0.537 ns) = 4.288 ns; Loc. = LCFF_X37_Y25_N25; Fanout = 5; REG Node = 'sr_if:inst2|do1'
            Info: Total cell delay = 2.323 ns ( 54.17 % )
            Info: Total interconnect delay = 1.965 ns ( 45.83 % )
        Info: - Longest clock path from clock "clock_50mhz" to source register is 4.288 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clock_50mhz'
            Info: 2: + IC(0.331 ns) + CELL(0.787 ns) = 2.117 ns; Loc. = LCFF_X1_Y18_N21; Fanout = 4; REG Node = 'gen6mhz:inst1|count[2]'
            Info: 3: + IC(0.633 ns) + CELL(0.000 ns) = 2.750 ns; Loc. = CLKCTRL_G1; Fanout = 350; COMB Node = 'gen6mhz:inst1|count[2]~clkctrl'
            Info: 4: + IC(1.001 ns) + CELL(0.537 ns) = 4.288 ns; Loc. = LCFF_X37_Y25_N27; Fanout = 36; REG Node = 'de_piece:inst6|state.reset'
            Info: Total cell delay = 2.323 ns ( 54.17 % )
            Info: Total interconnect delay = 1.965 ns ( 45.83 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "piece_lut:inst7|cur_rom_addr[4]" (data pin = "piece_input[0]", clock pin = "clock_50mhz") is 4.793 ns
    Info: + Longest pin to register delay is 9.139 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_U4; Fanout = 1; PIN Node = 'piece_input[0]'
        Info: 2: + IC(6.230 ns) + CELL(0.150 ns) = 7.212 ns; Loc. = LCCOMB_X30_Y26_N20; Fanout = 2; COMB Node = 'controller:inst4|Selector31~0'
        Info: 3: + IC(0.263 ns) + CELL(0.438 ns) = 7.913 ns; Loc. = LCCOMB_X30_Y26_N26; Fanout = 2; COMB Node = 'controller:inst4|Selector11~0'
        Info: 4: + IC(0.705 ns) + CELL(0.437 ns) = 9.055 ns; Loc. = LCCOMB_X30_Y25_N14; Fanout = 1; COMB Node = 'piece_lut:inst7|Selector15~0'
        Info: 5: + IC(0.000 ns) + CELL(0.084 ns) = 9.139 ns; Loc. = LCFF_X30_Y25_N15; Fanout = 2; REG Node = 'piece_lut:inst7|cur_rom_addr[4]'
        Info: Total cell delay = 1.941 ns ( 21.24 % )
        Info: Total interconnect delay = 7.198 ns ( 78.76 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clock_50mhz" to destination register is 4.310 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clock_50mhz'
        Info: 2: + IC(0.331 ns) + CELL(0.787 ns) = 2.117 ns; Loc. = LCFF_X1_Y18_N21; Fanout = 4; REG Node = 'gen6mhz:inst1|count[2]'
        Info: 3: + IC(0.633 ns) + CELL(0.000 ns) = 2.750 ns; Loc. = CLKCTRL_G1; Fanout = 350; COMB Node = 'gen6mhz:inst1|count[2]~clkctrl'
        Info: 4: + IC(1.023 ns) + CELL(0.537 ns) = 4.310 ns; Loc. = LCFF_X30_Y25_N15; Fanout = 2; REG Node = 'piece_lut:inst7|cur_rom_addr[4]'
        Info: Total cell delay = 2.323 ns ( 53.90 % )
        Info: Total interconnect delay = 1.987 ns ( 46.10 % )
Info: tco from clock "clock_50mhz" to destination pin "vga_r[0]" through register "vga:inst3|vga_read:read_and_output|red_out" is 10.149 ns
    Info: + Longest clock path from clock "clock_50mhz" to source register is 4.294 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clock_50mhz'
        Info: 2: + IC(0.331 ns) + CELL(0.787 ns) = 2.117 ns; Loc. = LCFF_X1_Y18_N21; Fanout = 4; REG Node = 'gen6mhz:inst1|count[2]'
        Info: 3: + IC(0.633 ns) + CELL(0.000 ns) = 2.750 ns; Loc. = CLKCTRL_G1; Fanout = 350; COMB Node = 'gen6mhz:inst1|count[2]~clkctrl'
        Info: 4: + IC(1.007 ns) + CELL(0.537 ns) = 4.294 ns; Loc. = LCFF_X40_Y29_N19; Fanout = 20; REG Node = 'vga:inst3|vga_read:read_and_output|red_out'
        Info: Total cell delay = 2.323 ns ( 54.10 % )
        Info: Total interconnect delay = 1.971 ns ( 45.90 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.605 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X40_Y29_N19; Fanout = 20; REG Node = 'vga:inst3|vga_read:read_and_output|red_out'
        Info: 2: + IC(2.807 ns) + CELL(2.798 ns) = 5.605 ns; Loc. = PIN_C8; Fanout = 0; PIN Node = 'vga_r[0]'
        Info: Total cell delay = 2.798 ns ( 49.92 % )
        Info: Total interconnect delay = 2.807 ns ( 50.08 % )
Info: th for register "sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT" (data pin = "rst", clock pin = "clock_50mhz") is 1.665 ns
    Info: + Longest clock path from clock "clock_50mhz" to destination register is 4.295 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clock_50mhz'
        Info: 2: + IC(0.331 ns) + CELL(0.787 ns) = 2.117 ns; Loc. = LCFF_X1_Y18_N21; Fanout = 4; REG Node = 'gen6mhz:inst1|count[2]'
        Info: 3: + IC(0.633 ns) + CELL(0.000 ns) = 2.750 ns; Loc. = CLKCTRL_G1; Fanout = 350; COMB Node = 'gen6mhz:inst1|count[2]~clkctrl'
        Info: 4: + IC(1.008 ns) + CELL(0.537 ns) = 4.295 ns; Loc. = LCFF_X42_Y25_N13; Fanout = 3; REG Node = 'sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT'
        Info: Total cell delay = 2.323 ns ( 54.09 % )
        Info: Total interconnect delay = 1.972 ns ( 45.91 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.896 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N25; Fanout = 223; PIN Node = 'rst'
        Info: 2: + IC(1.387 ns) + CELL(0.510 ns) = 2.896 ns; Loc. = LCFF_X42_Y25_N13; Fanout = 3; REG Node = 'sr_if:inst2|sr_tower:\generate_tower:1:tower_mod|bit4:\generate_bit4:3:bit4_mod|dfr11:dfr11_8|Q_INT'
        Info: Total cell delay = 1.509 ns ( 52.11 % )
        Info: Total interconnect delay = 1.387 ns ( 47.89 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Wed Dec  4 14:35:10 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:00


