Глава 9. Архитектура 
микроконтроллеров 
семейства Mega 
9.1. Введение 
Микроконтроллеры AVR семейства Mega являются 8-разрядными 
микроконтроллерами с RISC-архитектурой. Они имеют электрически 
стираемую память программ (FLASH) и данных (EEPROM), а также  
разнообразные периферийные устройства. Следует отметить, что  
микроконтроллеры семейства Mega имеют самый богатый набор  
периферийных устройств по сравнению с микроконтроллерами других семейств. 
Более того, состав этих устройств от модели к модели практически не 
меняется (меняются только их функциональные возможности). К  
устройствам, присутствующим не во всех моделях семейства, относятся 
АЦП, модуль двухпроводного интерфейса TWI (Two Wire Interface,  
аналог шины 12С), а также модуль интерфейса JTAG. 
Структурная схема микроконтроллеров семейства Mega приведена на 
Рис. 2.11. Заметим, что на этом рисунке изображена структурная схема 
наиболее совершенного на сегодняшний день представителя семейства, 
ATmegal28x. При рассмотрении других моделей, необходимо принимать 
во внимание присущие им ограничения, такие как наличие тех или иных 
периферийных устройств (см. Приложение 1) и использование  
контактов ввода/вывода этими устройствами (см. Табл. 2.2...2.11). 
9.2. Организация памяти 
В микроконтроллерах AVR семейства Mega реализована Гарвардская  
архитектура, в соответствии с которой разделены не только адресные  
пространства памяти программ и памяти данных, но также и шины доступа к 
ним. Способы адресации и доступа к этим областям памяти также  
различны. Такая структура позволяет центральному процессору работать  
одновременно как с памятью программ, так и с памятью данных, что существенно 
-148 - 
