/*
 * Copyright (c) 2026 GigaDevice Semiconductor Inc.
 *
 * SPDX-License-Identifier: Apache-2.0
 */

#ifndef ZEPHYR_INCLUDE_DT_BINDINGS_RESET_GD32H7XX_H_
#define ZEPHYR_INCLUDE_DT_BINDINGS_RESET_GD32H7XX_H_
#include "gd32-common.h"

/**
 * @name Register offsets
 * @{
 */
#define GD32_AHB1RST_OFFSET    0x10U
#define GD32_AHB2RST_OFFSET    0x14U
#define GD32_AHB3RST_OFFSET    0x18U
#define GD32_AHB4RST_OFFSET    0x1CU
#define GD32_APB1RST_OFFSET    0x20U
#define GD32_APB2RST_OFFSET    0x24U
#define GD32_APB3RST_OFFSET    0x28U
#define GD32_APB4RST_OFFSET    0x2CU
#define GD32_ADDAPB2RST_OFFSET 0xE0U

/** @} */

/**
 * @name Clock enable/disable definitions for peripherals
 * @{
 */

/* AHB1 peripherals */
#define GD32_RESET_ENET1  GD32_RESET_CONFIG(AHB1RST, 0U)
#define GD32_RESET_USBHS0 GD32_RESET_CONFIG(AHB1RST, 14U)
#define GD32_RESET_DMA0   GD32_RESET_CONFIG(AHB1RST, 21U)
#define GD32_RESET_DMA1   GD32_RESET_CONFIG(AHB1RST, 22U)
#define GD32_RESET_DMAMUX GD32_RESET_CONFIG(AHB1RST, 23U)
#define GD32_RESET_ENET0  GD32_RESET_CONFIG(AHB1RST, 25U)
#define GD32_RESET_USBHS1 GD32_RESET_CONFIG(AHB1RST, 29U)

/* AHB2 peripherals */
#define GD32_RESET_DCI   GD32_RESET_CONFIG(AHB2RST, 0U)
#define GD32_RESET_FAC   GD32_RESET_CONFIG(AHB2RST, 1U)
#define GD32_RESET_SDIO1 GD32_RESET_CONFIG(AHB2RST, 2U)
#define GD32_RESET_CAU   GD32_RESET_CONFIG(AHB2RST, 3U)
#define GD32_RESET_HAU   GD32_RESET_CONFIG(AHB2RST, 4U)
#define GD32_RESET_TRNG  GD32_RESET_CONFIG(AHB2RST, 6U)
#define GD32_RESET_TMU   GD32_RESET_CONFIG(AHB2RST, 7U)

/* AHB3 peripherals */
#define GD32_RESET_EXMC   GD32_RESET_CONFIG(AHB3RST, 0U)
#define GD32_RESET_IPA    GD32_RESET_CONFIG(AHB3RST, 1U)
#define GD32_RESET_SDIO0  GD32_RESET_CONFIG(AHB3RST, 2U)
#define GD32_RESET_MDMA   GD32_RESET_CONFIG(AHB3RST, 3U)
#define GD32_RESET_OSPIM  GD32_RESET_CONFIG(AHB3RST, 4U)
#define GD32_RESET_OSPI0  GD32_RESET_CONFIG(AHB3RST, 5U)
#define GD32_RESET_OSPI1  GD32_RESET_CONFIG(AHB3RST, 6U)
#define GD32_RESET_RTDEC0 GD32_RESET_CONFIG(AHB3RST, 8U)
#define GD32_RESET_RTDEC1 GD32_RESET_CONFIG(AHB3RST, 9U)

/* AHB4 peripherals */
#define GD32_RESET_GPIOA GD32_RESET_CONFIG(AHB4RST, 0U)
#define GD32_RESET_GPIOB GD32_RESET_CONFIG(AHB4RST, 1U)
#define GD32_RESET_GPIOC GD32_RESET_CONFIG(AHB4RST, 2U)
#define GD32_RESET_GPIOD GD32_RESET_CONFIG(AHB4RST, 3U)
#define GD32_RESET_GPIOE GD32_RESET_CONFIG(AHB4RST, 4U)
#define GD32_RESET_GPIOF GD32_RESET_CONFIG(AHB4RST, 5U)
#define GD32_RESET_GPIOG GD32_RESET_CONFIG(AHB4RST, 6U)
#define GD32_RESET_GPIOH GD32_RESET_CONFIG(AHB4RST, 7U)
#define GD32_RESET_GPIOJ GD32_RESET_CONFIG(AHB4RST, 8U)
#define GD32_RESET_GPIOK GD32_RESET_CONFIG(AHB4RST, 9U)
#define GD32_RESET_CRC   GD32_RESET_CONFIG(AHB4RST, 14U)
#define GD32_RESET_HWSEM GD32_RESET_CONFIG(AHB4RST, 15U)

/* APB1 peripherals */
#define GD32_RESET_TIMER1  GD32_RESET_CONFIG(APB1RST, 0U)
#define GD32_RESET_TIMER2  GD32_RESET_CONFIG(APB1RST, 1U)
#define GD32_RESET_TIMER3  GD32_RESET_CONFIG(APB1RST, 2U)
#define GD32_RESET_TIMER4  GD32_RESET_CONFIG(APB1RST, 3U)
#define GD32_RESET_TIMER5  GD32_RESET_CONFIG(APB1RST, 4U)
#define GD32_RESET_TIMER6  GD32_RESET_CONFIG(APB1RST, 5U)
#define GD32_RESET_TIMER22 GD32_RESET_CONFIG(APB1RST, 6U)
#define GD32_RESET_TIMER23 GD32_RESET_CONFIG(APB1RST, 7U)
#define GD32_RESET_TIMER30 GD32_RESET_CONFIG(APB1RST, 8U)
#define GD32_RESET_TIMER31 GD32_RESET_CONFIG(APB1RST, 9U)
#define GD32_RESET_TIMER50 GD32_RESET_CONFIG(APB1RST, 10U)
#define GD32_RESET_TIMER51 GD32_RESET_CONFIG(APB1RST, 11U)
#define GD32_RESET_RSPDIF  GD32_RESET_CONFIG(APB1RST, 13U)
#define GD32_RESET_SPI1    GD32_RESET_CONFIG(APB1RST, 14U)
#define GD32_RESET_SPI2    GD32_RESET_CONFIG(APB1RST, 15U)
#define GD32_RESET_MDIO    GD32_RESET_CONFIG(APB1RST, 16U)
#define GD32_RESET_USART1  GD32_RESET_CONFIG(APB1RST, 17U)
#define GD32_RESET_USART2  GD32_RESET_CONFIG(APB1RST, 18U)
#define GD32_RESET_UART3   GD32_RESET_CONFIG(APB1RST, 19U)
#define GD32_RESET_UART4   GD32_RESET_CONFIG(APB1RST, 20U)
#define GD32_RESET_I2C0    GD32_RESET_CONFIG(APB1RST, 21U)
#define GD32_RESET_I2C1    GD32_RESET_CONFIG(APB1RST, 22U)
#define GD32_RESET_I2C2    GD32_RESET_CONFIG(APB1RST, 23U)
#define GD32_RESET_I2C3    GD32_RESET_CONFIG(APB1RST, 24U)
#define GD32_RESET_CTC     GD32_RESET_CONFIG(APB1RST, 27U)
#define GD32_RESET_DACHOLD GD32_RESET_CONFIG(APB1RST, 28U)
#define GD32_RESET_DAC     GD32_RESET_CONFIG(APB1RST, 29U)
#define GD32_RESET_UART6   GD32_RESET_CONFIG(APB1RST, 30U)
#define GD32_RESET_UART7   GD32_RESET_CONFIG(APB1RST, 31U)

/* APB2 peripherals */
#define GD32_RESET_TIMER0  GD32_RESET_CONFIG(APB2RST, 0U)
#define GD32_RESET_TIMER7  GD32_RESET_CONFIG(APB2RST, 1U)
#define GD32_RESET_USART0  GD32_RESET_CONFIG(APB2RST, 4U)
#define GD32_RESET_USART5  GD32_RESET_CONFIG(APB2RST, 5U)
#define GD32_RESET_ADC0    GD32_RESET_CONFIG(APB2RST, 8U)
#define GD32_RESET_ADC1    GD32_RESET_CONFIG(APB2RST, 9U)
#define GD32_RESET_ADC2    GD32_RESET_CONFIG(APB2RST, 10U)
#define GD32_RESET_SPI0    GD32_RESET_CONFIG(APB2RST, 12U)
#define GD32_RESET_SPI3    GD32_RESET_CONFIG(APB2RST, 13U)
#define GD32_RESET_TIMER14 GD32_RESET_CONFIG(APB2RST, 16U)
#define GD32_RESET_TIMER15 GD32_RESET_CONFIG(APB2RST, 17U)
#define GD32_RESET_TIMER16 GD32_RESET_CONFIG(APB2RST, 18U)
#define GD32_RESET_HPDF    GD32_RESET_CONFIG(APB2RST, 19U)
#define GD32_RESET_SPI4    GD32_RESET_CONFIG(APB2RST, 20U)
#define GD32_RESET_SPI5    GD32_RESET_CONFIG(APB2RST, 21U)
#define GD32_RESET_SAI0    GD32_RESET_CONFIG(APB2RST, 22U)
#define GD32_RESET_SAI1    GD32_RESET_CONFIG(APB2RST, 23U)
#define GD32_RESET_SAI2    GD32_RESET_CONFIG(APB2RST, 24U)
#define GD32_RESET_TIMER40 GD32_RESET_CONFIG(APB2RST, 25U)
#define GD32_RESET_TIMER41 GD32_RESET_CONFIG(APB2RST, 26U)
#define GD32_RESET_TIMER42 GD32_RESET_CONFIG(APB2RST, 27U)
#define GD32_RESET_TIMER43 GD32_RESET_CONFIG(APB2RST, 28U)
#define GD32_RESET_TIMER44 GD32_RESET_CONFIG(APB2RST, 29U)
#define GD32_RESET_EDOUT   GD32_RESET_CONFIG(APB2RST, 30U)
#define GD32_RESET_TRIGSEL GD32_RESET_CONFIG(APB2RST, 31U)

/* APB3 peripherals */
#define GD32_RESET_TLI   GD32_RESET_CONFIG(APB3RST, 0U)
#define GD32_RESET_WWDGT GD32_RESET_CONFIG(APB3RST, 1U)

/* APB4 peripherals */
#define GD32_RESET_SYSCFG GD32_RESET_CONFIG(APB4RST, 0U)
#define GD32_RESET_CMP    GD32_RESET_CONFIG(APB4RST, 1U)
#define GD32_RESET_VREF   GD32_RESET_CONFIG(APB4RST, 2U)
#define GD32_RESET_LPDTS  GD32_RESET_CONFIG(APB4RST, 3U)
#define GD32_RESET_PMU    GD32_RESET_CONFIG(APB4RST, 4U)

/* APB2 additional peripherals */
#define GD32_RESET_CAN0 GD32_RESET_CONFIG(ADDAPB2RST, 0U)
#define GD32_RESET_CAN1 GD32_RESET_CONFIG(ADDAPB2RST, 1U)
#define GD32_RESET_CAN2 GD32_RESET_CONFIG(ADDAPB2RST, 2U)

/** @} */

#endif /* ZEPHYR_INCLUDE_DT_BINDINGS_RESET_GD32H7XX_H_ */
