//IP Functional Simulation Model
//VERSION_BEGIN 18.1 cbx_mgl 2018:09:12:13:10:36:SJ cbx_simgen 2018:09:12:13:04:24:SJ  VERSION_END
// synthesis VERILOG_INPUT_VERSION VERILOG_2001
// altera message_off 10463



// Copyright (C) 2018  Intel Corporation. All rights reserved.
// Your use of Intel Corporation's design tools, logic functions 
// and other software and tools, and its AMPP partner logic 
// functions, and any output files from any of the foregoing 
// (including device programming or simulation files), and any 
// associated documentation or information are expressly subject 
// to the terms and conditions of the Intel Program License 
// Subscription Agreement, the Intel Quartus Prime License Agreement,
// the Intel FPGA IP License Agreement, or other applicable license
// agreement, including, without limitation, that your use is for
// the sole purpose of programming logic devices manufactured by
// Intel and sold by Intel or its authorized distributors.  Please
// refer to the applicable agreement for further details.

// You may only use these simulation model output files for simulation
// purposes and expressly not for synthesis or any other purposes (in which
// event Intel disclaims all warranties of any kind).


//synopsys translate_off

//synthesis_resources = altpll 1 cycloneiv_hssi_calibration_block 1 cycloneiv_hssi_cmu 1 cycloneiv_hssi_rx_pcs 1 cycloneiv_hssi_rx_pma 1 cycloneiv_hssi_tx_pcs 1 cycloneiv_hssi_tx_pma 1 lut 2 
`timescale 1 ps / 1 ps
module  ethernet_sys_eth_tse_0_i_altgxb_0
	( 
	gxb_cal_blk_clk,
	gxb_pwrdn_in_to_pcs,
	pcs_pwrdn_out_from_pcs,
	pll_locked,
	reconfig_busy,
	reconfig_busy_to_pcs,
	reconfig_clk,
	reconfig_fromgxb,
	reconfig_togxb,
	ref_clk,
	rx_analogreset_sqcnr,
	rx_char_err_gx,
	rx_digitalreset_sqcnr_rx_clk,
	rx_disp_err,
	rx_frame,
	rx_freqlocked,
	rx_kchar,
	rx_patterndetect,
	rx_pcs_clk,
	rx_recovclkout,
	rx_rmfifodatadeleted,
	rx_rmfifodatainserted,
	rx_runlengthviolation,
	rx_runningdisp,
	rx_syncstatus,
	rxp,
	sd_loopback,
	tx_digitalreset_sqcnr_tx_clk,
	tx_frame,
	tx_kchar,
	tx_pcs_clk,
	txp) /* synthesis synthesis_clearbox=1 */;
	input   gxb_cal_blk_clk;
	output   gxb_pwrdn_in_to_pcs;
	input   pcs_pwrdn_out_from_pcs;
	output   pll_locked;
	input   reconfig_busy;
	output   reconfig_busy_to_pcs;
	input   reconfig_clk;
	output   [4:0]  reconfig_fromgxb;
	input   [3:0]  reconfig_togxb;
	input   ref_clk;
	input   rx_analogreset_sqcnr;
	output   rx_char_err_gx;
	input   rx_digitalreset_sqcnr_rx_clk;
	output   rx_disp_err;
	output   [7:0]  rx_frame;
	output   rx_freqlocked;
	output   rx_kchar;
	output   rx_patterndetect;
	output   rx_pcs_clk;
	output   rx_recovclkout;
	output   rx_rmfifodatadeleted;
	output   rx_rmfifodatainserted;
	output   rx_runlengthviolation;
	output   rx_runningdisp;
	output   rx_syncstatus;
	input   rxp;
	input   sd_loopback;
	input   tx_digitalreset_sqcnr_tx_clk;
	input   [7:0]  tx_frame;
	input   tx_kchar;
	output   tx_pcs_clk;
	output   txp;

	wire  [5:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_clk;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_fref;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_icdrclk;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_locked;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_calibration_block_cal_blk0_13382_nonusertocmu;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dpriodisableout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dprioout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_quadresetout;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxanalogresetout;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxcrupowerdown;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxdigitalresetout;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxibpowerdown;
	wire  [1599:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxpcsdprioout;
	wire  [1199:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxpmadprioout;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txanalogresetout;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdetectrxpowerdown;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdigitalresetout;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdividerpowerdown;
	wire  [3:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txobpowerdown;
	wire  [599:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txpcsdprioout;
	wire  [1199:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txpmadprioout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_cdrctrllocktorefclkout;
	wire  [1:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_ctrldetect;
	wire  [19:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_dataout;
	wire  [1:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_disperr;
	wire  [399:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_dprioout;
	wire  [1:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_errdetect;
	wire  [1:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_patterndetect;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rlv;
	wire  [1:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rmfifodatadeleted;
	wire  [1:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rmfifodatainserted;
	wire  [1:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_runningdisp;
	wire  [1:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_syncstatus;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_clockout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_diagnosticlpbkout;
	wire  [299:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_dprioout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_freqlocked;
	wire  [9:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_recoverdataout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_reverselpbkout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_signaldetect;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_clkout;
	wire  [9:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_dataout;
	wire  [149:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_dprioout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_txdetectrx;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_clockout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_dataout;
	wire  [299:0]   wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_dprioout;
	wire  wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_seriallpbkout;
	reg	ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_0_3952q;
	reg	ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_1_3951q;
	wire  s_wire_vcc;

	altpll   ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470
	( 
	.activeclock(),
	.areset(1'b0),
	.clk(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_clk),
	.clkbad(),
	.clkloss(),
	.enable0(),
	.enable1(),
	.extclk(),
	.fbout(),
	.fref(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_fref),
	.icdrclk(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_icdrclk),
	.inclk({1'b0, ref_clk}),
	.locked(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_locked),
	.phasedone(),
	.scandataout(),
	.scandone(),
	.sclkout0(),
	.sclkout1(),
	.vcooverrange(),
	.vcounderrange(),
	.clkena(),
	.clkswitch(),
	.configupdate(),
	.extclkena(),
	.fbin(),
	.pfdena(),
	.phasecounterselect(),
	.phasestep(),
	.phaseupdown(),
	.pllena(),
	.scanaclr(),
	.scanclk(),
	.scanclkena(),
	.scandata(),
	.scanread(),
	.scanwrite()
	);
	defparam
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.bandwidth = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.bandwidth_type = "HIGH",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c0_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c0_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c0_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c0_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c0_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c0_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c1_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c1_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c1_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c1_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c1_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c1_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c1_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c2_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c2_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c2_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c2_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c2_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c2_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c2_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c3_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c3_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c3_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c3_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c3_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c3_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c3_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c4_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c4_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c4_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c4_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c4_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c4_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c4_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c5_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c5_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c5_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c5_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c5_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c5_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c5_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c6_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c6_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c6_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c6_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c6_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c6_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c6_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c7_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c7_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c7_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c7_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c7_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c7_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c7_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c8_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c8_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c8_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c8_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c8_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c8_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c8_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c9_high = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c9_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c9_low = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c9_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c9_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c9_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.c9_use_casc_in = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.charge_pump_current = 2,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.charge_pump_current_bits = 9999,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_counter = "G0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_multiply_by = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_output_frequency = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk0_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_counter = "G0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_divide_by = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_multiply_by = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_output_frequency = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk1_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_counter = "G0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_divide_by = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_duty_cycle = 20,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_multiply_by = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_output_frequency = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk2_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk3_counter = "G0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk3_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk3_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk3_multiply_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk3_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk3_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk3_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk3_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk4_counter = "G0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk4_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk4_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk4_multiply_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk4_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk4_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk4_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk4_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk5_counter = "G0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk5_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk5_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk5_multiply_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk5_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk5_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk5_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk5_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk6_counter = "E0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk6_divide_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk6_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk6_multiply_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk6_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk6_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk6_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk7_counter = "E1",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk7_divide_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk7_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk7_multiply_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk7_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk7_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk7_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk8_counter = "E2",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk8_divide_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk8_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk8_multiply_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk8_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk8_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk8_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk9_counter = "E3",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk9_divide_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk9_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk9_multiply_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk9_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk9_use_even_counter_mode = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.clk9_use_even_counter_value = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.compensate_clock = "CLK0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.down_spread = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.dpa_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.dpa_divider = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.dpa_multiply_by = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e0_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e0_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e0_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e0_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e0_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e0_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e1_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e1_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e1_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e1_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e1_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e1_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e2_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e2_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e2_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e2_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e2_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e2_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e3_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e3_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e3_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e3_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e3_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.e3_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.enable0_counter = "L0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.enable1_counter = "L0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.enable_switch_over_counter = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk0_counter = "E0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk0_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk0_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk0_multiply_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk0_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk0_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk1_counter = "E1",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk1_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk1_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk1_multiply_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk1_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk1_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk2_counter = "E2",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk2_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk2_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk2_multiply_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk2_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk2_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk3_counter = "E3",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk3_divide_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk3_duty_cycle = 50,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk3_multiply_by = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk3_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.extclk3_time_delay = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.feedback_source = "EXTCLK0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g0_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g0_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g0_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g0_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g0_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g0_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g1_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g1_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g1_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g1_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g1_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g1_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g2_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g2_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g2_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g2_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g2_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g2_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g3_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g3_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g3_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g3_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g3_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.g3_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.gate_lock_counter = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.gate_lock_signal = "NO",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.inclk0_input_frequency = 8000,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.inclk1_input_frequency = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.intended_device_family = "CYCLONEIVGX",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.invalid_lock_multiplier = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l0_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l0_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l0_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l0_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l0_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l0_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l1_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l1_initial = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l1_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l1_mode = "BYPASS",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l1_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.l1_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.lock_high = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.lock_low = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.lock_window_ui = " 0.05",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.loop_filter_c = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.loop_filter_c_bits = 9999,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.loop_filter_r = " 1.000000",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.loop_filter_r_bits = 9999,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.m = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.m2 = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.m_initial = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.m_ph = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.m_test_source = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.m_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.n = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.n2 = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.n_time_delay = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.operation_mode = "no_compensation",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.pfd_max = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.pfd_min = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.pll_type = "AUTO",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_activeclock = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_areset = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk0 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk1 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk2 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk3 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk4 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk5 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk6 = "PORT_UNUSED",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk7 = "PORT_UNUSED",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk8 = "PORT_UNUSED",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clk9 = "PORT_UNUSED",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkbad0 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkbad1 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkena0 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkena1 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkena2 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkena3 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkena4 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkena5 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkloss = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_clkswitch = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_configupdate = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_enable0 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_enable1 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_extclk0 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_extclk1 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_extclk2 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_extclk3 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_extclkena0 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_extclkena1 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_extclkena2 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_extclkena3 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_fbin = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_fbout = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_inclk0 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_inclk1 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_locked = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_pfdena = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_phasecounterselect = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_phasedone = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_phasestep = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_phaseupdown = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_pllena = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_scanaclr = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_scanclk = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_scanclkena = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_scandata = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_scandataout = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_scandone = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_scanread = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_scanwrite = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_sclkout0 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_sclkout1 = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_vcooverrange = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.port_vcounderrange = "PORT_CONNECTIVITY",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.primary_clock = "INCLK0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.qualify_conf_done = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.scan_chain = "LONG",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.sclkout0_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.sclkout1_phase_shift = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.self_reset_on_gated_loss_lock = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.self_reset_on_loss_lock = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.sim_gate_lock_device_behavior = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.skip_vco = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.spread_frequency = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.ss = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.switch_over_counter = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.switch_over_on_gated_lock = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.switch_over_on_lossclk = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.switch_over_type = "AUTO",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.using_fbmimicbidir_port = "OFF",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.valid_lock_multiplier = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.vco_center = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.vco_divide_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.vco_frequency_control = "AUTO",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.vco_max = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.vco_min = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.vco_multiply_by = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.vco_phase_shift_step = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.vco_post_scale = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.width_clock = 6,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470.width_phasecounterselect = 4;
	cycloneiv_hssi_calibration_block   ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_calibration_block_cal_blk0_13382
	( 
	.calibrationstatus(),
	.clk(gxb_cal_blk_clk),
	.nonusertocmu(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_calibration_block_cal_blk0_13382_nonusertocmu),
	.powerdn(1'b0),
	.testctrl()
	);
	cycloneiv_hssi_cmu   ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384
	( 
	.adet({4{1'b0}}),
	.alignstatus(),
	.coreclkout(),
	.digitaltestout(),
	.dpclk(reconfig_clk),
	.dpriodisable(reconfig_togxb[1]),
	.dpriodisableout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dpriodisableout),
	.dprioin(reconfig_togxb[0]),
	.dprioload(reconfig_togxb[2]),
	.dpriooe(),
	.dprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dprioout),
	.enabledeskew(),
	.fiforesetrd(),
	.fixedclk({{3{1'b0}}, (reconfig_clk & ((~ ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_1_3951q) & (~ ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_0_3952q)))}),
	.nonuserfromcal(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_calibration_block_cal_blk0_13382_nonusertocmu),
	.quadreset(1'b0),
	.quadresetout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_quadresetout),
	.rdalign({4{1'b0}}),
	.rdenablesync(1'b0),
	.recovclk(1'b0),
	.refclkout(),
	.rxanalogreset({{3{1'b0}}, (rx_analogreset_sqcnr & (~ reconfig_togxb[3]))}),
	.rxanalogresetout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxanalogresetout),
	.rxcrupowerdown(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxcrupowerdown),
	.rxctrl({4{1'b0}}),
	.rxctrlout(),
	.rxdatain({32{1'b0}}),
	.rxdataout(),
	.rxdatavalid({4{1'b0}}),
	.rxdigitalreset({{3{1'b0}}, rx_digitalreset_sqcnr_rx_clk}),
	.rxdigitalresetout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxdigitalresetout),
	.rxibpowerdown(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxibpowerdown),
	.rxpcsdprioin({{1200{1'b0}}, wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_dprioout[399:0]}),
	.rxpcsdprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxpcsdprioout),
	.rxphfifox4byteselout(),
	.rxphfifox4rdenableout(),
	.rxphfifox4wrclkout(),
	.rxphfifox4wrenableout(),
	.rxpmadprioin({{900{1'b0}}, wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_dprioout[299:0]}),
	.rxpmadprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxpmadprioout),
	.rxpowerdown({4{1'b0}}),
	.rxrunningdisp({4{1'b0}}),
	.syncstatus({4{1'b0}}),
	.testout(),
	.txanalogresetout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txanalogresetout),
	.txctrl({4{1'b0}}),
	.txctrlout(),
	.txdatain({32{1'b0}}),
	.txdataout(),
	.txdetectrxpowerdown(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdetectrxpowerdown),
	.txdigitalreset({{3{1'b0}}, tx_digitalreset_sqcnr_tx_clk}),
	.txdigitalresetout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdigitalresetout),
	.txdividerpowerdown(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdividerpowerdown),
	.txobpowerdown(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txobpowerdown),
	.txpcsdprioin({{450{1'b0}}, wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_dprioout[149:0]}),
	.txpcsdprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txpcsdprioout),
	.txphfifox4byteselout(),
	.txphfifox4rdclkout(),
	.txphfifox4rdenableout(),
	.txphfifox4wrenableout(),
	.txpmadprioin({{900{1'b0}}, wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_dprioout[299:0]}),
	.txpmadprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txpmadprioout),
	.pmacramtest(),
	.refclkdig(),
	.rxcoreclk(),
	.rxphfifordenable(),
	.rxphfiforeset(),
	.rxphfifowrdisable(),
	.scanclk(),
	.scanmode(),
	.scanshift(),
	.testin(),
	.txclk(),
	.txcoreclk(),
	.txphfiforddisable(),
	.txphfiforeset(),
	.txphfifowrenable()
	);
	defparam
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.auto_spd_deassert_ph_fifo_rst_count = 8,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.auto_spd_phystatus_notify_count = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.devaddr = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.dprio_config_mode = 8'h01,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.in_xaui_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.lpm_type = "cycloneiv_hssi_cmu",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.portaddr = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.rx0_channel_bonding = "none",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.rx0_clk1_mux_select = "recovered clock",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.rx0_clk2_mux_select = "local reference clock",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.rx0_ph_fifo_reg_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.rx0_rd_clk_mux_select = "core clock",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.rx0_recovered_clk_mux_select = "recovered clock",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.rx0_reset_clock_output_during_digital_reset = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.rx0_use_double_data_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.tx0_channel_bonding = "none",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.tx0_rd_clk_mux_select = "central",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.tx0_reset_clock_output_during_digital_reset = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.tx0_use_double_data_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.tx0_wr_clk_mux_select = "core_clk",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.use_coreclk_out_post_divider = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384.use_deskew_fifo = "false";
	cycloneiv_hssi_rx_pcs   ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386
	( 
	.a1a2size(1'b0),
	.a1a2sizeout(),
	.a1detect(),
	.a2detect(),
	.adetectdeskew(),
	.alignstatus(1'b0),
	.alignstatussync(1'b0),
	.alignstatussyncout(),
	.bistdone(),
	.bisterr(),
	.bitslipboundaryselectout(),
	.byteorderalignstatus(),
	.cdrctrlearlyeios(),
	.cdrctrllocktorefcl(reconfig_togxb[3]),
	.cdrctrllocktorefclkout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_cdrctrllocktorefclkout),
	.clkout(),
	.coreclk(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_clkout),
	.coreclkout(),
	.ctrldetect(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_ctrldetect),
	.datain({wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_recoverdataout[9:0]}),
	.dataout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_dataout),
	.dataoutfull(),
	.digitalreset(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxdigitalresetout[0]),
	.disperr(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_disperr),
	.dpriodisable(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dpriodisableout),
	.dprioin({wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxpcsdprioout[399:0]}),
	.dprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_dprioout),
	.enabledeskew(1'b0),
	.enabyteord(1'b0),
	.enapatternalign(1'b0),
	.errdetect(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_errdetect),
	.fifordin(1'b0),
	.fifordout(),
	.fiforesetrd(1'b0),
	.hipdataout(),
	.hipdatavalid(),
	.hipelecidle(),
	.hipphydonestatus(),
	.hipstatus(),
	.invpol(1'b0),
	.k1detect(),
	.k2detect(),
	.localrefclk(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_clockout),
	.masterclk(1'b0),
	.parallelfdbk({20{1'b0}}),
	.patterndetect(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_patterndetect),
	.phfifooverflow(),
	.phfifordenable(1'b1),
	.phfifordenableout(),
	.phfiforeset(1'b0),
	.phfiforesetout(),
	.phfifounderflow(),
	.phfifowrdisable(1'b0),
	.phfifowrdisableout(),
	.pipebufferstat(),
	.pipedatavalid(),
	.pipeelecidle(),
	.pipephydonestatus(),
	.pipepowerdown({2{1'b0}}),
	.pipepowerstate({4{1'b0}}),
	.pipestatetransdoneout(),
	.pipestatus(),
	.prbscidenable(1'b0),
	.quadreset(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_quadresetout),
	.rdalign(),
	.recoveredclk(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_clockout),
	.revbitorderwa(1'b0),
	.revparallelfdbkdata(),
	.rlv(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rlv),
	.rmfifodatadeleted(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rmfifodatadeleted),
	.rmfifodatainserted(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rmfifodatainserted),
	.rmfifoempty(),
	.rmfifofull(),
	.rmfifordena(1'b0),
	.rmfiforeset(1'b0),
	.rmfifowrena(1'b0),
	.runningdisp(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_runningdisp),
	.rxdetectvalid(1'b0),
	.rxfound({2{1'b0}}),
	.signaldetect(),
	.signaldetected(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_signaldetect),
	.syncstatus(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_syncstatus),
	.syncstatusdeskew(),
	.xauidelcondmetout(),
	.xauififoovrout(),
	.xauiinsertincompleteout(),
	.xauilatencycompout(),
	.xgmctrldet(),
	.xgmctrlin(1'b0),
	.xgmdatain({8{1'b0}}),
	.xgmdataout(),
	.xgmdatavalid(),
	.xgmrunningdisp(),
	.bitslip(),
	.elecidleinfersel(),
	.grayelecidleinferselfromtx(),
	.hip8b10binvpolarity(),
	.hipelecidleinfersel(),
	.hippowerdown(),
	.phfifox4bytesel(),
	.phfifox4rdenable(),
	.phfifox4wrclk(),
	.phfifox4wrenable(),
	.pipe8b10binvpolarity(),
	.pipeenrevparallellpbkfromtx(),
	.pmatestbusin(),
	.powerdn(),
	.refclk(),
	.revbyteorderwa(),
	.wareset(),
	.xauidelcondmet(),
	.xauififoovr(),
	.xauiinsertincomplete(),
	.xauilatencycomp()
	);
	defparam
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.align_pattern = "1111100",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.align_pattern_length = 7,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.allow_align_polarity_inversion = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.allow_pipe_polarity_inversion = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.auto_spd_deassert_ph_fifo_rst_count = 8,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.auto_spd_phystatus_notify_count = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.bit_slip_enable = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.byte_order_mode = "none",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.byte_order_pad_pattern = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.byte_order_pattern = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.byte_order_pld_ctrl_enable = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.cdrctrl_bypass_ppm_detector_cycle = 1000,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.cdrctrl_enable = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.cdrctrl_mask_cycle = 800,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.cdrctrl_min_lock_to_ref_cycle = 63,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.cdrctrl_rxvalid_mask = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.channel_bonding = "none",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.channel_number = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.channel_width = 8,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.clk1_mux_select = "recovered clock",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.clk2_mux_select = "local reference clock",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.core_clock_0ppm = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.datapath_low_latency_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.datapath_protocol = "basic",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.dec_8b_10b_compatibility_mode = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.dec_8b_10b_mode = "normal",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.deskew_pattern = "0",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.disable_auto_idle_insertion = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.disable_running_disp_in_word_align = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.disallow_kchar_after_pattern_ordered_set = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.dprio_config_mode = 8'h01,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.elec_idle_infer_enable = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.elec_idle_num_com_detect = 3,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.enable_bit_reversal = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.enable_self_test_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.force_signal_detect_dig = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.hip_enable = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.infiniband_invalid_code = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.insert_pad_on_underflow = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.lpm_type = "cycloneiv_hssi_rx_pcs",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.num_align_code_groups_in_ordered_set = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.num_align_cons_good_data = 4,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.num_align_cons_pat = 3,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.num_align_loss_sync_error = 4,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.ph_fifo_low_latency_enable = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.ph_fifo_reg_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.protocol_hint = "gige",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_back_to_back = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_delete_threshold = 13,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_empty_threshold = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_fifo_mode = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_full_threshold = 20,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_insert_threshold = 11,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_ordered_set_based = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_pattern1 = "10100010010101111100",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_pattern2 = "10101011011010000011",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_pattern_size = 20,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_reset_enable = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_skip_set_based = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rate_match_start_threshold = 7,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rd_clk_mux_select = "core clock",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.recovered_clk_mux_select = "recovered clock",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.run_length = 5,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.run_length_enable = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rx_detect_bypass = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rx_phfifo_wait_cnt = 15,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.rxstatus_error_report_mode = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.self_test_mode = "incremental",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.use_alignment_state_machine = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.use_deskew_fifo = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.use_double_data_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386.use_parallel_loopback = "false";
	cycloneiv_hssi_rx_pma   ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388
	( 
	.analogtestbus(),
	.clockout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_clockout),
	.crupowerdn(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxcrupowerdown[0]),
	.datain(rxp),
	.datastrobeout(),
	.deserclock(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_icdrclk),
	.diagnosticlpbkout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_diagnosticlpbkout),
	.dpriodisable(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dpriodisableout),
	.dprioin({wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxpmadprioout[299:0]}),
	.dprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_dprioout),
	.freqlocked(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_freqlocked),
	.locktodata(1'b0),
	.locktoref(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_cdrctrllocktorefclkout),
	.locktorefout(),
	.powerdn(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxibpowerdown[0]),
	.ppmdetectrefclk(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_fref),
	.recoverdataout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_recoverdataout),
	.reverselpbkout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_reverselpbkout),
	.rxpmareset(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_rxanalogresetout[0]),
	.seriallpbkin(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_seriallpbkout),
	.signaldetect(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_signaldetect),
	.testbussel({1'b0, {2{1'b1}}, 1'b0}),
	.dpashift()
	);
	defparam
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.allow_serial_loopback = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.channel_number = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.common_mode = "0.82V",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.deserialization_factor = 10,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.dprio_config_mode = 8'h01,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.effective_data_rate = "1250.0 Mbps",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.enable_local_divider = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.enable_ltd = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.enable_ltr = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.enable_second_order_loop = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.eq_dc_gain = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.eq_setting = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.force_signal_detect = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.logical_channel_address = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.loop_1_digital_filter = 8,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.lpm_type = "cycloneiv_hssi_rx_pma",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.offset_cancellation = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.ppm_gen1_2_xcnt_en = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.ppm_post_eidle = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.ppmselect = 8,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.protocol_hint = "gige",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.signal_detect_hysteresis = 8,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.signal_detect_hysteresis_valid_threshold = 14,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.signal_detect_loss_threshold = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.termination = "OCT 100 Ohms",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388.use_external_termination = "false";
	cycloneiv_hssi_tx_pcs   ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390
	( 
	.clkout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_clkout),
	.coreclk(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_clkout),
	.coreclkout(),
	.ctrlenable({1'b0, tx_kchar}),
	.datain({{12{1'b0}}, tx_frame[7:0]}),
	.datainfull({22{1'b0}}),
	.dataout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_dataout),
	.detectrxloop(1'b0),
	.digitalreset(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdigitalresetout[0]),
	.dpriodisable(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dpriodisableout),
	.dprioin({wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txpcsdprioout[149:0]}),
	.dprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_dprioout),
	.enrevparallellpbk(1'b0),
	.forcedisp({2{1'b0}}),
	.forceelecidleout(),
	.grayelecidleinferselout(),
	.hiptxclkout(),
	.invpol(1'b0),
	.localrefclk(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_clockout),
	.parallelfdbkout(),
	.phfifooverflow(),
	.phfiforddisable(1'b0),
	.phfiforddisableout(),
	.phfiforeset(1'b0),
	.phfiforesetout(),
	.phfifounderflow(),
	.phfifowrenable(1'b1),
	.phfifowrenableout(),
	.pipeenrevparallellpbkout(),
	.pipepowerdownout(),
	.pipepowerstateout(),
	.pipestatetransdone(1'b0),
	.powerdn({2{1'b0}}),
	.quadreset(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_quadresetout),
	.rdenablesync(),
	.revparallelfdbk({20{1'b0}}),
	.txdetectrx(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_txdetectrx),
	.xgmctrlenable(),
	.xgmdataout(),
	.bitslipboundaryselect(),
	.dispval(),
	.elecidleinfersel(),
	.forceelecidle(),
	.hipdatain(),
	.hipdetectrxloop(),
	.hipelecidleinfersel(),
	.hipforceelecidle(),
	.hippowerdn(),
	.phfifox4bytesel(),
	.phfifox4rdclk(),
	.phfifox4rdenable(),
	.phfifox4wrenable(),
	.pipetxswing(),
	.prbscidenable(),
	.refclk(),
	.xgmctrl(),
	.xgmdatain()
	);
	defparam
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.allow_polarity_inversion = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.bitslip_enable = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.channel_bonding = "none",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.channel_number = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.channel_width = 8,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.core_clock_0ppm = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.datapath_low_latency_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.datapath_protocol = "basic",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.disable_ph_low_latency_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.disparity_mode = "none",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.dprio_config_mode = 8'h01,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.elec_idle_delay = 6,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.enable_bit_reversal = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.enable_idle_selection = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.enable_reverse_parallel_loopback = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.enable_self_test_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.enc_8b_10b_compatibility_mode = "true",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.enc_8b_10b_mode = "normal",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.hip_enable = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.lpm_type = "cycloneiv_hssi_tx_pcs",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.ph_fifo_reg_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.prbs_cid_pattern = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.protocol_hint = "gige",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.refclk_select = "local",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.self_test_mode = "incremental",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.use_double_data_mode = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390.wr_clk_mux_select = "core_clk";
	cycloneiv_hssi_tx_pma   ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392
	( 
	.cgbpowerdn(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdividerpowerdown[0]),
	.clockout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_clockout),
	.datain({wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_dataout[9:0]}),
	.dataout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_dataout),
	.detectrxpowerdown(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txdetectrxpowerdown[0]),
	.diagnosticlpbkin(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_diagnosticlpbkout),
	.dpriodisable(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dpriodisableout),
	.dprioin({wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txpmadprioout[299:0]}),
	.dprioout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_dprioout),
	.fastrefclk0in(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_clk[0]),
	.forceelecidle(1'b0),
	.powerdn(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txobpowerdown[0]),
	.refclk0in(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_clk[1]),
	.refclk0inpulse(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_clk[2]),
	.reverselpbkin(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_reverselpbkout),
	.rxdetecten(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_txdetectrx),
	.rxdetectvalidout(),
	.rxfoundout(),
	.seriallpbkout(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_seriallpbkout),
	.txpmareset(wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_txanalogresetout[0]),
	.rxdetectclk()
	);
	defparam
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.channel_number = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.common_mode = "0.65V",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.dprio_config_mode = 8'h01,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.effective_data_rate = "1250.0 Mbps",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.enable_diagnostic_loopback = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.enable_reverse_serial_loopback = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.logical_channel_address = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.lpm_type = "cycloneiv_hssi_tx_pma",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.preemp_tap_1 = 1,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.protocol_hint = "gige",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.rx_detect = 0,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.serialization_factor = 10,
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.slew_rate = "medium",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.termination = "OCT 100 Ohms",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.use_external_termination = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.use_rx_detect = "false",
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392.vod_selection = 1;
	initial
	begin
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_0_3952q = 0;
		ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_1_3951q = 0;
	end
	always @ ( negedge reconfig_clk)
	begin
		
		begin
			ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_0_3952q <= reconfig_togxb[3];
			ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_1_3951q <= ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_reconfig_togxb_busy_reg_0_3952q;
		end
	end
	assign
		gxb_pwrdn_in_to_pcs = 1'b0,
		pll_locked = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_altpll_pll0_13470_locked,
		reconfig_busy_to_pcs = reconfig_busy,
		reconfig_fromgxb = {{4{1'b0}}, wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_cmu_cent_unit0_13384_dprioout},
		rx_char_err_gx = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_errdetect[0],
		rx_disp_err = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_disperr[0],
		rx_frame = {wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_dataout[7:0]},
		rx_freqlocked = ((~ rx_analogreset_sqcnr) & wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_freqlocked),
		rx_kchar = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_ctrldetect[0],
		rx_patterndetect = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_patterndetect[0],
		rx_pcs_clk = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_clkout,
		rx_recovclkout = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pma_receive_pma0_13388_clockout,
		rx_rmfifodatadeleted = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rmfifodatadeleted[0],
		rx_rmfifodatainserted = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rmfifodatainserted[0],
		rx_runlengthviolation = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_rlv,
		rx_runningdisp = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_runningdisp[0],
		rx_syncstatus = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13386_syncstatus[0],
		s_wire_vcc = 1'b1,
		tx_pcs_clk = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13390_clkout,
		txp = wire_ethernet_sys_eth_tse_0_i_altgxb_0_altera_tse_altgxb_i_altgxb_0_altera_tse_gxb_gige_inst_the_altera_tse_gxb_gige_inst_altera_tse_altgx_civgx_gige_the_altera_tse_alt_gx_civgx_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_altera_tse_altgx_civgx_gige_alt_c3gxb_g308_component_cycloneiv_hssi_tx_pma_transmit_pma0_13392_dataout;
endmodule //ethernet_sys_eth_tse_0_i_altgxb_0
//synopsys translate_on
//VALID FILE
