<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Technologie grafických stanic firmy SGI</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Technologie grafických stanic a serverù firmy SGI</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V dne¹ní èásti seriálu o architekturách poèítaèù si popí¹eme dal¹í technologie navr¾ené firmou SGI. Jedná se zejména o architekturu NUMA (Non-Uniform Memory Access), technologii serverù Origin 200/2000 a takté¾ o procesory R10000, které byly pou¾ity v nìkolika typech grafických superpoèítaèù firmy SGI. Z pohledu majitelù osobních poèítaèù je zajímavá pøedev¹ím architektura NUMA, která se postupnì zaèíná objevovat i na platformì x86.</p>



<h2>Obsah</h2>

<p><a href="#k01">1. Technologie grafických stanic a serverù firmy SGI</a></p>
<p><a href="#k02">2. Architektury SMP a NUMA</a></p>
<p><a href="#k03">3. Princip architektury NUMA</a></p>
<p><a href="#k04">4. Servery Origin 200/2000</a></p>
<p><a href="#k05">5. Topologie uzlù pou¾itá u serverù Origin 200/2000</a></p>
<p><a href="#k06">6. Procesor R10000</a></p>
<p><a href="#k07">7. Obsah dal¹ího pokraèování seriálu</a></p>
<p><a href="#k08">8. Odkazy na Internetu</a></p>



<p><a name="k01"></a></p>
<h2>1. Technologie grafických stanic a serverù firmy SGI</h2>

<p>V&nbsp;pøedchozí èásti seriálu o architekturách poèítaèù jsme si popsali
jedno technologické øe¹ení vyvinuté firmou <i>SGI</i> (<i>Silicon Graphics
Inc.</i>) pro podporu rychlého zobrazování prostorových scén ulo¾ených
v&nbsp;hranièní reprezentaci (tìlesa ve scénách jsou tedy popsána svým povrchem
&ndash; hranicí mezi vnitøkem a vnìj¹kem tìlesa). Jednalo se o grafický
subsystém nazvaný <i>Stellar GS2000</i>, jeho¾ funkèní èásti (zejména vektorový
procesor, rasterizaèní jednotku a framebuffer) mù¾eme, i kdy¾ v&nbsp;ponìkud
inovované podobì, nalézt i v&nbsp;prakticky v¹ech moderních grafických
akcelerátorech. Dnes si popí¹eme dal¹í, z&nbsp;dne¹ního pohledu velmi dùle¾itou
technologii navr¾enou firmou <i>SGI</i> &ndash; jedná se o architekturu
<i>NUMA</i>, co¾ je zkratka z&nbsp;plného názvu <i>Non-Uniform Memory
Access</i>. Tímto názvem je naznaèeno, jakým zpùsobem je provedeno vzájemné
uspoøádání a propojení procesorù (popø.&nbsp;procesorových jader),
vyrovnávacích pamìtí a pamìti operaèní.</p>

<a href="http://i.iinfo.cz/images/620/pc9706.png"><img src="http://i.iinfo.cz/images/620/pc9706-prev.png" width="370" height="180" alt="pc9706" /></a>
<p><i>Obrázek 1: Blokový diagram grafického akcelerátoru Stellar
GS2000 popsaného v&nbsp;pøedchozí èásti tohoto seriálu.</i></p>



<p><a name="k02"></a></p>
<h2>2. Architektury SMP a NUMA</h2>

<p>Architektura <i>NUMA</i> byla firmou <i>SGI</i> navr¾ena za úèelem propojení
velkého mno¾ství procesorù, které mezi sebou musí urèitým zpùsobem komunikovat,
tj.&nbsp;sdílet data. Pøi pou¾ití malého mno¾ství procesorù (2 a¾ 8) je mo¾né
pou¾ít takzvaný symetrický multiprocessing &ndash; <i>SMP</i> (<i>Symmetric
Multiprocessing</i>), v&nbsp;nìm¾ existuje pouze jedna hlavní (operaèní) pamì»
a procesory k&nbsp;této pamìti pøistupují pøes vhodnou propojovací strukturu,
která obsahuje i arbitr. Na bázi <i>SMP</i> byly vystavìny i první
víceprocesorové osobní poèítaèe a jednodu¹¹í servery. V¾dy se v¹ak jednalo o
propojení dvojic, ètveøic procesorù a v&nbsp;maximální konfiguraci osmi
procesorù (to je v¹ak ji¾ velmi neefektivní øe¹ení). Blokové schéma
architektury <i>SMP</i> je naznaèeno na druhém obrázku.</p>

<img src="http://i.iinfo.cz/images/692/pc9802.png" width="478" height="411" alt="pc9802" />
<p><i>Obrázek 2: Blokové schéma architektury SMP. Ka¾dý procesor je propojen
s&nbsp;vlastní vyrovnávací pamìtí (která mù¾e být rozdìlena na vyrovnávací
pamì» urèenou pro data a vyrovnávací pamì» pro instrukce). Vyrovnávací pamìti
jsou napojeny na interní sbìrnici popø.&nbsp;pøepínací sí», která zaji¹»uje
øízení pøenosu dat mezi tìmito pamì»mi a pamìtí operaèní. Na pøepínací sí»
bývají takté¾ zapojeny nìkterá rychlá vstupnì/výstupní zaøízení (napøíklad
grafický akcelerátor) èi øadièe sbìrnic (PCI).</i></p>

<p>Architektura <i>SMP</i> je pomìrnì jednoduchá, proto je také snadná a
samozøejmì i levná její implementace. Potí¾e v¹ak nastávají pøi pøipojení
vìt¹ího mno¾ství procesorù. U¾ pøi ètyøech souèasnì bì¾ících procesorech se
ukazuje, ¾e propojovací struktura se stává úzkým hrdlem této architektury,
proto¾e i pøes mnohdy velikou kapacitu vyrovnávacích pamìtí (<i>cache</i>)
nastávají kolize pøi pøístupu do hlavní pamìti, kdy na sebe jednotlivé
procesory musí èekat (blí¾e viz <i>Amdahlùv zákon</i>, který mj.&nbsp;ukazuje,
do jaké míry mù¾e i malá sekvenènì provádìná èást programu zneefektivnit
pou¾ití vìt¹ího mno¾ství procesorù).</p>

<img src="http://i.iinfo.cz/images/122/pc9803.jpg" width="425" height="287" alt="pc9803" />
<p><i>Obrázek 3: Amdahlùv zákon vyjádøený graficky. S&nbsp;rostoucím poètem
procesorù (popø.&nbsp;procesorových jader) neroste výpoèetní výkon celého poèítaèe lineárnì,
proto¾e urèitou èást úlohy není mo¾né provádìt paralelnì (napøíklad se jedná o
vstup èi výstup dat, pøístup ke sdílenému prostøedku atd.). Pøi pou¾ití
architektury SMP v¹ak mù¾e snaha o soubì¾ný pøístup k&nbsp;operaèní pamìti
zpùsobit prùbìh naznaèený èervenou køivkou &ndash; pro velké mno¾ství procesorù
je nejvíce procesorového èasu &bdquo;promrháno&ldquo; arbitrá¾í spoleèné
sbìrnice.</i></p>



<p><a name="k03"></a></p>
<h2>3. Princip architektury NUMA</h2>

<p>Tuto pomìrnì vá¾nou nevýhodu symetrického multiprocesingu odstraòuje
architektura <i>NUMA</i>, v&nbsp;ní¾ se zavádí namísto jednoduché lineární
propojovací struktury slo¾itìj¹í topologie, jako je møí¾ka, krychle,
hyperkrychle, torus nebo hypertorus. V&nbsp;uzlech této topologické sítì se
nacházejí jednotlivé procesory (popø.&nbsp;procesorová jádra nebo jejich
dvojice &ndash; viz dal¹í kapitoly), operaèní pamì» a dal¹í zaøízení, mimo jiné
i grafický akcelerátor èi dokonce vìt¹í mno¾ství spolupracujících grafických
akcelerátorù. Ty jsou z&nbsp;tohoto hlediska zcela rovnocenné procesorùm, na
rozdíl od architektury PC. Nejdùle¾itìj¹í odli¹ností architektury <i>NUMA</i>
je v¹ak ji¾ zmínìné rozdìlení operaèní pamìti mezi jednotlivé uzly. Jedná se
vlastnì o zobecnìné schéma <i>DSM</i> (<i>Distributed Shared Memory</i> neboli
distribuovaná sdílená pamì»), které s&nbsp;sebou pøiná¹í nutnost rozdìlení
informací mezi jednotlivé èásti operaèní pamìti umístìné v&nbsp;jednotlivých
uzlech.</p>

<a href="http://i.iinfo.cz/images/157/pc9703.png"><img src="http://i.iinfo.cz/images/157/pc9703-prev.png" width="370" height="205" alt="pc9703" /></a>
<p><i>Obrázek 4: Architektura moderní pracovní stanice roz¹iøující
&bdquo;klasickou&ldquo; architekturu osobních poèítaèù, ve které se sice
nachází trojice CPU (èi výpoèetních jader) s&nbsp;vyrovnávacími pamì»mi první
úrovnì, ov¹em jak operaèní pamì», tak i vyrovnávací pamìti druhé úrovnì jsou
ji¾ pro v¹echny CPU spoleèné, co¾ tvùrce této architektury vedlo
k&nbsp;nutnosti vytvoøení velmi rychlých komunikaèních kanálù mezi CPU, North
Bridgem a operaèní pamìtí. Netøeba dodávat, ¾e ¹kálovatelnost tohoto øe¹ení je
pomìrnì malá, øádovì se jedná o jednotky CPU. Pov¹imnìte si, ¾e oproti druhému
obrázku, na nìm¾ je zobrazeno principiální schéma architektury SMP zde do¹lo
k&nbsp;jedné pomìrnì významné zmìnì &ndash; zatímco vyrovnávací pamì» první
úrovnì je pro ka¾dé výpoèetní jádro samostatná (a rozdìlená na datovou a
instrukèní cache), je vyrovnávací pamì» druhé úrovnì ji¾ spoleèná pro v¹echna
tøi jádra, stejnì jako blok operaèní pamìti.</i></p>

<p>Dùle¾ité je, ¾e urèitý blok pamìti se mù¾e v&nbsp;poèítaèi
s&nbsp;architekturou <i>NUMA</i> vyskytovat souèasnì ve více kopiích (ulo¾ených
v&nbsp;jednotlivých uzlech), pøièem¾ je pomocí komunikaèního protokolu
zaji¹»ována konzistence informací v&nbsp;jednotlivých blocích. Pokud nìkterý
z&nbsp;procesorù zapí¹e do tohoto bloku data, je zaji¹tìno, aby v&nbsp;pøípadì
potøeby existovala kopie tohoto bloku i v&nbsp;dal¹ích uzlech, ale pouze
v&nbsp;pøípadì, ¾e tento uzel data skuteènì potøebuje èíst (kopie se tedy
provádí a¾ v&nbsp;dobì, kdy je to nezbytnì nutné). Podobným zpùsobem je
zaji¹tìn i soubì¾ný zápis dat do jednoho bloku více procesory souèasnì, co¾ je
jedna z&nbsp;mála operací, pøi ní¾ na sebe procesory musí èekat (soubì¾né ètení
jednoho bloku více procesory nepøiná¹í ¾ádné problémy, co¾ mj.&nbsp;zahrnuje i
ètení jednotlivých instrukcí z&nbsp;kódových segmentù). Efektivita architektury
<i>NUMA</i> je tedy do znaèné míry závislá na algoritmu, který je pou¾it pro
distribuci a vzájemné synchronizaci obsahù jednotlivých pamì»ových blokù.</p>




<p><a name="k04"></a></p>
<h2>4. Servery Origin 200/2000</h2>

<p>Firma <i>SGI</i> pou¾ila architekturu <i>NUMA</i> u mnoha svých poèítaèù,
mj.&nbsp;také pøi návrhu serverù <i>Origin 200</i> a <i>Origin 2000</i>. U
tìchto strojù je pou¾ita mírná modifikace uzlù, ve kterých je namísto jediného
procesoru zapojena v¾dy dvojice procesorù &ndash; viz té¾ pátý obrázek. Ke
ka¾dému procesoru pøinále¾í i nìkolik vyrovnávacích pamìtí &ndash; instrukèní
vyrovnávací pamì» (na následujícím obrázku je oznaèena symbolem <i>I-c</i>,
který vznikl ze sousloví &bdquo;instruction cache&ldquo;), datová vyrovnávací
pamì» (na obrázku je oznaèena symbolem <i>D-c</i>, neboli &bdquo;data
cache&ldquo;) a èást sdílené pamìti (oznaèena symbolem <i>S-cache</i>).
V&nbsp;následujících kapitolách si øekneme, jaká topologie propojení uzlù je u
serverù <i>Origin 200/2000</i> pou¾ita a jaké významné vlastnosti tato
topologie pøiná¹í.</p>

<a href="http://i.iinfo.cz/images/492/pc9805.png"><img src="http://i.iinfo.cz/images/492/pc9805-prev.png" width="370" height="213" alt="pc9805" /></a>
<p><i>Obrázek 5: Struktura jednoho uzlu pou¾itého u serverù Origin 200/2000.
Ka¾dý uzel obsahuje hub zaji¹»ující komunikaci s&nbsp;okolními uzly (CrayLink)
i vybraným zaøízením (XIO) a dvojici procesorù, z&nbsp;nich¾ ka¾dý má
k&nbsp;dispozici instrukèní vyrovnávací pamì», datovou vyrovnávací pamì» a
sdílenou pamì» (pøesnìji.&nbsp;pamì»ový modul obsahující èást sdílené
pamìti).</i></p>



<p><a name="k05"></a></p>
<h2>5. Topologie uzlù pou¾itá u serverù Origin 200/2000</h2>

<p>U serverù <i>Origin 200/2000</i> se pro propojování jednotlivých uzlù
pou¾ívá topologie sítì zalo¾ená na hyperkrychli (<i>hypercube</i>).
Hyperkrychle vzniká zobecnìním plo¹ného ètverce èi prostorové krychle do obecnì
libovolného poètu dimenzí. Ve vrcholu plo¹ného ètverce se stýkají dvì hrany, ve
vrcholu tøírozmìrné krychle tøi hrany, ve vrcholu hyperkrychle ve ètyøech
dimenzích ètyøi hrany atd. Podle poètu uzlù je vhodnì zvolena dimenze
hyperkrychle (1 a¾ 7, praktický limit je roven pìti), která se v&nbsp;bì¾ných
pøípadech pohybuje od dvou uzlù do 128 uzlù. Tento poèet sice nepøedstavuje
teoretické maximum, ale s&nbsp;dal¹ím pøidáváním uzlù se pomìrnì znaèným
zpùsobem zvy¹uje poèet hran, které se stýkají v&nbsp;jednom vrcholu
hyperkrychle, èím¾ se také prodlu¾uje pøedávání dat mezi jednotlivými uzly
(slo¾ité routování dat, komplikované pøepínaèe atd.). Na ¹estém obrázku je
ukázána propojovací topologie hyperkrychle pro nìkolik základních konfigurací
serverù <i>Origin 200/2000</i>. Ka¾dý uzel na obrázku pøitom obsahuje dva
procesory (napøíklad typu <i>R10000</i> &ndash; viz následující dvì kapitoly)
se svými vyrovnávacími pamì»mi.</p>

<a href="http://i.iinfo.cz/images/295/pc9806.png"><img src="http://i.iinfo.cz/images/295/pc9806-prev.png" width="370" height="164" alt="pc9806" /></a>
<p><i>Obrázek 6: Propojovací topologie hyperkrychle pou¾ité u serverù Origin
200/2000.</i></p>

<p>Velkou pøedností pou¾ité propojovací topologie propojování výpoèetních uzlù
u serverù <i>Origin 200/2000</i>, je vysoká ¹kálovatelnost, která umo¾òuje
efektivní pou¾ití a¾ nìkolika set procesorù. Tyto procesory se mohou vyu¾ít
napøíklad pro vykreslování trojrozmìrných scén metodou <i>raytracingu</i>,
nebo» tato metoda je takøka ideálnì paralelizovatelná (samozøejmì a¾ na
rostoucí pamì»ovou slo¾itost). Dal¹í èasto pou¾ívanou mo¾ností je pøipojení
nìkolika grafických akcelerátorù pro urychlení vykreslování trojrozmìrné
grafiky v&nbsp;hranièní reprezentaci.</p>

<img src="http://i.iinfo.cz/images/29/pc9807.gif" width="250" height="250" alt="pc9807" />
<p><i>Obrázek 7: Ètyørozmìrná hyperkrychle obsahující 16 uzlù, která dovoluje
pøi jejím vyu¾ití v&nbsp;serverech Origin souèasnì provozovat a¾ 32 procesorù
(dva procesory v&nbsp;ka¾dém uzlu). Ka¾dý uzel sousedí pouze se ètyømi dal¹ími
uzly, tak¾e smìrovaèe nejsou pøíli¹ slo¾ité. Maximální cesta, kterou musí data
urazit pøi komunikaci, je rovna ètyøem &bdquo;skokùm&ldquo; (u tøídimenzionální
krychle jde o tøi skoky).</i></p>



<p><a name="k06"></a></p>
<h2>6. Procesor R10000</h2>

<p>V&nbsp;nìkterých superpoèítaèích firmy <i>SGI</i> se pro realizaci
jednotlivých výkonných uzlù pou¾ívaly procesory typu <i>R10000</i>, které byly
navr¾eny s&nbsp;ohledem na co nejvìt¹í výpoèetní výkon (zaji¹tìný mj.&nbsp;i
pou¾itím superskalární architektury, predikce skokù, vykonáváním instrukcí mimo
poøadí atd.). Tyto procesory nepracovaly v&nbsp;naprosté vìt¹inì konfigurací
samostatnì (jak tomu bylo donedávna u prakticky v¹ech osobních poèítaèù
vybavených mikroprocesory s&nbsp;jedním jádrem), ale zapojovaly se do vìt¹ích
celkù realizovaných pomocí topologie popsané v&nbsp;pøedchozích kapitolách
&ndash; vìt¹inou se jednalo o hyperkrychle o tøech a¾ pìti dimenzích, tak¾e
celkový poèet procesorù nainstalovaných do jednoho superpoèítaèe mohl dosahovat
pomìrnì vysokých hodnot (64 procesorù zdaleka nebylo neobvyklé èíslo). Pojïme
si nyní øíci, jakým zpùsobem bylo dosa¾eno pomìrnì vysokého výpoèetního výkonu
tìchto procesorù.</p>

<img src="http://i.iinfo.cz/images/139/pc9808.png" width="486" height="540" alt="pc9808" />
<p><i>Obrázek 8: Funkèní moduly procesoru R10000.</i></p>

<p>Procesor <i>R10000</i> neobsahuje pouze jedinou aritmeticko-logickou
jednotku, ale pìt vzájemnì nezávislých výpoèetních jednotek. Jedná se o
sèítaèku adres (její¾ pou¾ití je zøejmé &ndash; indexové adresování, adresa
zadaná pomocí báze a offsetu, adresování parametrù ulo¾ených na zásobník atd.),
ALU urèenou pro provádìní v¹ech aritmetických a logických operací s&nbsp;celými
èísly èi hodnotami reprezentovanými ve formátu pevné øádové èárky (<i>FX
&ndash; Fixed Point</i>), druhou ALU specializovanou pouze na sèítání a
násobení (celých èísel èi èísel s&nbsp;pevnì umístìnou øádovou èárkou) a
koneènì dvì jednotky urèené pro provádìní základních aritmetických operací
s&nbsp;èísly reprezentovanými ve formátu pohyblivé øádové èárky (<i>FP &ndash;
Floating Point</i>). Tyto dvì jednotky dokázaly provádìt operace sèítání,
násobení a výpoèet druhé odmocniny (tato operace je dùle¾itá v&nbsp;nìkterých
grafických algoritmech, napøíklad pøi výpoètech délek vektorù èi vzdáleností
bodù v&nbsp;plo¹e i prostoru).</p>

<img src="http://i.iinfo.cz/images/173/pc9809.jpg" width="468" height="505" alt="pc9809" />
<p><i>Obrázek 9: Takto vypadá procesor R10000 pøi pohledu mikroskopem.
Jednotlivé funkèní moduly (bloky) jsou obarveny.</i></p>

<p>Jedná se o procesor typu <i>RISC</i> zalo¾ený na známé a dodnes populární
architektuøe <i>MIPS</i>, co¾ mj.&nbsp;znamená, ¾e jeho instrukèní sada
obsahuje základní sadu instrukcí, které vìt¹inou pracují s&nbsp;hodnotami
ulo¾enými v&nbsp;pracovních registrech. Jedinou výjimkou jsou (kromì skokù a
nìkolika specializovaných instrukcí) instrukce typu <i>LOAD</i> a <i>STORE</i>,
které umo¾òují naèítat popø.&nbsp;ukládat hodnoty z a do operaèní pamìti.
Procesor má superskalární architekturu, co¾ znamená, ¾e v&nbsp;jednom cyklu
mù¾e (souèasnì) zpracovávat a¾ ètyøi instrukce. Procesor takté¾ obsahuje
jednotku pro výbìr instrukcí mimo poøadí (<i>out-of-order execution</i>), která
doká¾e zajistit pøerozdìlení instrukcí (ulo¾ených v&nbsp;instrukèních frontách
pøímo na procesoru) s&nbsp;ohledem na optimální vytí¾ení jednotlivých
výpoèetních jednotek. S&nbsp;jednotkou <i>out-of-order execution</i> souvisí
té¾ modul provádìjící mapování registrù, který se uplatní napøíklad ve chvíli,
kdy je by docházelo ke kolizím pøi ètení a zápisu do stejného registru (co¾ by
znamenalo, ¾e by se muselo èekat do dokonèení pøedcházející instrukce).</p>

<a href="http://i.iinfo.cz/images/565/pc9810.jpg"><img src="http://i.iinfo.cz/images/565/pc9810-prev.jpg" width="370" height="219" alt="pc9810" /></a>
<p><i>Obrázek 10: Na nìkterých sériích procesoru R10000 se pøi pohledu
mikroskopem objevila tato pìkná SPZka :-)</i></p>

<p>Navíc obsahoval procesor <i>R10000</i> dvoubitový prediktor skokù (viz
vysvìtlivka u obrázku èíslo 11) a spekulativní provádìní skokù, co¾ tvùrcùm
tohoto procesoru umo¾nilo implementovat pomìrnì dlouhé pipeline s&nbsp;velkým
poètem øezù ani¾ by èasto docházelo k&nbsp;nutnosti vyprázdnìní celé pipeline
v&nbsp;dùsledku toho, ¾e se kvùli provedení (èi naopak neprovedení) nìjakého
skoku zaèaly zpracovávat instrukce ve ¹patné programové vìtvi. Díky v¹em vý¹e
zmínìným technologiím bylo mo¾né ji¾ v&nbsp;roce 1994 vyrobit pomìrnì levný
procesor nabízející relativnì slu¹ný výpoèetní výkon 784 MIPS a 392 MFLOPS
s&nbsp;rychlostí pøenosu dat mezi mikroprocesorem a vyrovnávací pamìtí, která
dosahovala (pøi pøenosu celých blokù, nikoli jednotlivých slov) hodnot 1,2
GB/sec.</p>

<a href="http://i.iinfo.cz/images/515/pc9811.png"><img src="http://i.iinfo.cz/images/515/pc9811-prev.png" width="370" height="110" alt="pc9811" /></a>
<p><i>Obrázek 11: Pøechody mezi ètyømi stavy dvoubitového prediktoru skokù.
V&nbsp;závislosti na tom, zda je podmínìný skok na základì vyhodnocení podmínky
proveden (T - taken) èi neproveden (NT - not taken) mù¾e dvoubitový prediktor
skokù pøejít do jednoho ze svých ètyø vnitøních stavù, na jejich¾ základì se
procesor rozhoduje, která programová vìtev se zaène dopøedu zpracovávat. Pokud
se prediktor splete (tj.&nbsp;ve skuteènosti se má provést druhá vìtev ne¾ ta,
kterou pøedpovìdìl), ji¾ zpracované instrukce (a hodnoty registrù) se musí
zahodit a zaèít se zpracováváním správné vìtve, co¾ s&nbsp;sebou samozøejmì
nese zpo¾dìní v&nbsp;provádìní programu. Pokud se prediktor nachází
v&nbsp;prvních dvou stavech, zpracovává se ta vìtev programu, její¾ instrukce
jsou umístìny za pøíkazem skoku, u druhých dvou stavù naopak ty instrukce,
které se nachází na adrese, kam se (pravdìpodobnì) skok provede. Uvádí se, ¾e
pravdìpodobnost správného odhadu, zda se skok provede èi neprovede, pøekraèuje
u dvoubitového prediktoru hodnotu 90% (nìkteré zdroje uvádí dokonce úspì¹nost
správného odhadu 95% èi dokonce 97%).</i></p>



<p><a name="k07"></a></p>
<h2>7. Obsah dal¹ího pokraèování seriálu</h2>

<p>V&nbsp;následující èásti seriálu o architekturách poèítaèù si popí¹eme dal¹í
technologie navr¾ené a samozøejmì takté¾ realizované firmou <i>SGI</i>. Budeme
se zabývat pøedev¹ím popisem architektur <i>Onyx 2</i> (s&nbsp;velmi výkonným
grafickým subsystémem), <i>Onyx 3000</i> a v&nbsp;neposlední øadì také
architektury <i>Reality Engine</i>, Jedná se o jedny z&nbsp;nejvýznamnìj¹ích a
takté¾ nejvýkonnìj¹ích superpoèítaèù orientovaných na práci s&nbsp;grafikou,
které (ka¾dý ve své dobì) znamenaly naprostou ¹pièku mezi grafickými systémy.
Pro ilustraci mo¾ností tìchto strojù uvedu nìkolik èísel: grafický subsystém
architektury <i>Onyx 3000</i>, nabízené od roku 2002, dokázal vykreslit a¾ 300
milionù trojúhelníkù za sekundu a vyplnit 7,7 miliard pixelù/fragmentù za tuté¾
èasovou jednotku.</p>

<img src="http://i.iinfo.cz/images/282/pc9812.jpg" width="400" height="285" alt="pc9812" />
<p><i>Obrázek 12: Systém Silicon Graphics Onyx 2.</i></p>



<p><a name="k08"></a></p>
<h2>8. Odkazy na Internetu</h2>

<ol>

<li>Amdahl's law<br />
<a href="http://en.wikipedia.org/wiki/Amdahl%27s_law">http://en.wikipedia.org/wiki/Amdahl%27s_law</a>
</li>

<li>Hypercube<br />
<a href="http://en.wikipedia.org/wiki/Hypercube">http://en.wikipedia.org/wiki/Hypercube</a>
</li>

<li>R10000<br />
<a href="http://en.wikipedia.org/wiki/R10000">http://en.wikipedia.org/wiki/R10000</a>
</li>

<li>NUMA: Frequently Asked Questions<br />
<a href="http://lse.sourceforge.net/numa/faq/">http://lse.sourceforge.net/numa/faq/</a>
</li>

<li>NUMA (Numa Support in Linux)<br />
<a href="http://oss.sgi.com/projects/numa/">http://oss.sgi.com/projects/numa/</a>
</li>

<li>Symmetric multiprocessing<br />
<a href="http://en.wikipedia.org/wiki/Symmetric_multiprocessing">http://en.wikipedia.org/wiki/Symmetric_multiprocessing</a>
</li>

<li>Non-Uniform Memory Access<br />
<a href="http://en.wikipedia.org/wiki/Non-Uniform_Memory_Access">http://en.wikipedia.org/wiki/Non-Uniform_Memory_Access</a>
</li>

<li>Northbridge (computing)<br />
<a href="http://en.wikipedia.org/wiki/Northbridge_(computing)">http://en.wikipedia.org/wiki/Northbridge_(computing)</a>
</li>

<li>Southbridge (computing)<br />
<a href="http://en.wikipedia.org/wiki/Southbridge_(computing)">http://en.wikipedia.org/wiki/Southbridge_(computing)</a>
</li>

<li>Carrier sense multiple access with collision detection<br />
<a href="http://en.wikipedia.org/wiki/Carrier_sense_multiple_access_with_collision_detection">http://en.wikipedia.org/wiki/Carrier_sense_multiple_access_with_collision_detection</a>
</li>

<li>Intel i740<br />
<a href="http://en.wikipedia.org/wiki/Intel740">http://en.wikipedia.org/wiki/Intel740</a>
</li>

<li>Intel i740 Datasheet<br />
<a href="ftp://download.intel.com/support/graphics/intel740/29061902.pdf">ftp://download.intel.com/support/graphics/intel740/29061902.pdf</a>
</li>

<li>Intel740(TM) Graphics Accelerator P854 Hardware<br />
<a href="ftp://download.intel.com/support/graphics/intel740/29062202.pdf">ftp://download.intel.com/support/graphics/intel740/29062202.pdf</a>
</li>

<li>S3 Savage<br />
<a href="http://en.wikipedia.org/wiki/S3_Savage">http://en.wikipedia.org/wiki/S3_Savage</a>
</li>

<li>Savage (S3)<br />
<a href="http://www.economy-point.org/s/savage-s3.html">http://www.economy-point.org/s/savage-s3.html</a>
</li>

<li>3dfx Interactive<br />
<a href="http://en.wikipedia.org/wiki/3dfx_Voodoo_Graphics">http://en.wikipedia.org/wiki/3dfx_Voodoo_Graphics</a>
</li>

<li>Intel 860@cpu-collection<br />
<a href="http://www.cpu-collection.de/?l0=co&l1=Intel&l2=i860">http://www.cpu-collection.de/?l0=co&l1=Intel&l2=i860</a>
</li>

<li>S3 Graphics<br />
<a href="http://www.s3graphics.com/en/index.aspx">http://www.s3graphics.com/en/index.aspx</a>
</li>

<li>TSENG ET6000 Performance Page<br />
<a href="http://dani75.tripod.com/TSENG.htm">http://dani75.tripod.com/TSENG.htm</a>
</li>

<li>Tseng Labs Ships ET6000 Advanced Graphics Chip, Announces Additional Manufacturing Sources<br />
<a href="http://www.encyclopedia.com/doc/1G1-18088868.html">http://www.encyclopedia.com/doc/1G1-18088868.html</a>
</li>

<li>CyberMax chooses Tseng Labs' ET6000 Graphics and Video Controller for Max and ProMax Series PCs<br />
<a href="http://findarticles.com/p/articles/mi_m0EIN/is_1996_Oct_9/ai_18754932/">http://findarticles.com/p/articles/mi_m0EIN/is_1996_Oct_9/ai_18754932/</a>
</li>

<li>Intel i860<br />
<a href="http://en.wikipedia.org/wiki/Intel_860">http://en.wikipedia.org/wiki/Intel_860</a>
</li>

<li>Intel i860 64-Bit Microprocessor<br />
<a href="http://www.microprocessor.sscc.ru/i860.html">http://www.microprocessor.sscc.ru/i860.html</a>
</li>

<li>25 Microchips That Shook the World<br />
<a href="http://www.synbio.org.uk/scientific-computing-news/1351.html">http://www.synbio.org.uk/scientific-computing-news/1351.html</a>
</li>

<li>Sprite (computer graphics)<br />
<a href="http://en.wikipedia.org/wiki/Sprite_(computer_graphics)">http://en.wikipedia.org/wiki/Sprite_(computer_graphics)</a>
</li>

<li>Sprite (poèítaèová grafika)<br />
<a href="http://cs.wikipedia.org/wiki/Sprite_(poèítaèová_grafika)">http://cs.wikipedia.org/wiki/Sprite_(poèítaèová_grafika)</a>
</li>

<li>Wikipedia: Video Display Controller<br />
<a href="http://en.wikipedia.org/wiki/Video_Display_Controller">http://en.wikipedia.org/wiki/Video_Display_Controller</a>
</li>

<li>3dfx Voodoo1 PCI<br />
<a href="http://www.v3info.de/english/html/v1.shtml">http://www.v3info.de/english/html/v1.shtml</a>
</li>

<li>Glide 2.2 Programming Guide<br />
<a href="http://www.gamers.org/dEngine/xf3D/glide/glidepgm.htm">http://www.gamers.org/dEngine/xf3D/glide/glidepgm.htm</a>
</li>

<li>Glide API<br />
<a href="http://en.wikipedia.org/wiki/Glide_API">http://en.wikipedia.org/wiki/Glide_API</a>
</li>

<li>The MIPS R10000 Superscalar Microprocessor<br />
<a href="http://portal.acm.org/citation.cfm?id=623999">http://portal.acm.org/citation.cfm?id=623999</a>
</li>

</ol>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2010</small></p>
</body>
</html>

