<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:12.2312</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7026786</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>컴퓨팅 디바이스에서의 전력 전달 네트워크 잡음 절연</inventionTitle><inventionTitleEng>POWER DELIVERY NETWORK NOISE ISOLATION IN A COMPUTING DEVICE</inventionTitleEng><openDate>2024.10.02</openDate><openNumber>10-2024-0144203</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.08</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전력 전달 네트워크 (&quot;PDN&quot;) 절연을 위한 시스템은 배전층(104)이 루트 전도성 영역과 루트 전도성 영역으로부터 패닝 아웃하는 두 개 이상의 분기 전도성 영역(116A-116E)을 갖는 다층 인쇄 회로 기판(102)(&quot;PCB&quot;)을 포함할 수 있다. 각각의 분기 전도성 영역은 비전도성 영역(122)에 의해 다른 분기 전도성 영역들로부터 절연될 수 있다. 각각의 분기 전도성 영역은 적어도 하나의 전력 전달 연결(124A-124E)을 가질 수 있다. PCB에 장착되고 동일한 PDN을 공유하는 다양한 전자 회로들(128) 각각은 분기 전도성 영역들 중 하나로 단락될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.08.24</internationOpenDate><internationOpenNumber>WO2023158901</internationOpenNumber><internationalApplicationDate>2023.01.20</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/060997</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 전력 전달 네트워크 절연을 위한 시스템으로서,복수의 평면 층들을 포함하는 인쇄 회로 기판을 포함하고,상기 복수의 평면 층들 중 배전층은 루트 전도성 영역 및 상기 루트 전도성 영역으로부터 패닝 아웃하는 (fanning out) 복수의 분기 전도성 영역들을 포함하고,각각의 분기 전도성 영역은 비전도성 영역에 의해 다른 분기 전도성 영역들로부터 절연되고, 각각의 분기 전도성 영역은 복수의 전력 전달 연결들 중 적어도 하나를 갖는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,모든 분기 전도성 영역들은 상기 루트 전도성 영역과 전도적으로 결합되고 바로 인접한 전력 전달 영역 내에 있는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 배전 층은 비전도성 층에 형성된 금속 층으로 이루어지고, 각각의 비전도성 영역은 금속이 없는 채널을 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 복수의 전력 전달 연결들은 복수의 층간 비아들을 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 배전층은 상기 복수의 층들의 상부층과 상기 복수의 층들의 하부층 사이에 있고,상기 복수의 비아들은 상기 상부층 상의 대응하는 복수의 전력 패드들에 결합되는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 상부층 상에 장착된 집적 회로 패키지를 더 포함하고, 상기 집적 회로 패키지는 전력 패드에 결합된 전력 수신 연결을 갖는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 집적 회로 패키지는 복수의 서브 시스템들을 갖는 시스템 온 칩 (&quot;SoC&quot;) 을 포함하고,제1 서브 시스템의 전력 수신 연결은 상기 복수의 비아들 중 제1 비아에 결합되고, 제2 서브 시스템의 전력 수신 연결은 상기 비아들 중 제2 비아에 결합되는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 하부층 상에 장착되고 대응하는 복수의 상기 비아들에 결합된 복수의 디커플링 커패시터들을 더 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상부층 상에 장착된 전력 공급 회로를 더 포함하고,상기 전력 공급 회로는 상기 루트 전도성 영역에 결합된 전력 공급 출력을 갖는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 전력 공급 회로는 전력 관리 집적 회로를 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 인쇄 회로 기판은 휴대용 컴퓨팅 디바이스에 포함되는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>12. 전력 전달 네트워크 절연을 위한 시스템으로서,복수의 평면 층들을 포함하는 인쇄 회로 기판으로서, 상기 복수의 평면 층들 중 배전층은 루트 전도성 영역 및 상기 루트 전도성 영역에 결합된 복수의 분기 전도성 영역들을 포함하고, 각각의 분기 전도성 영역은 비전도성 영역에 의해 다른 분기 전도성 영역들로부터 절연되고, 각각의 분기 전도성 영역은 복수의 전력 전달 연결들 중 적어도 하나를 갖는, 상기 인쇄 회로 기판;상기 인쇄 회로 기판 상에 장착된 신호 어그레서 회로로서, 상기 신호 어그레서 회로는 상기 전력 전달 연결들 중 제1 전력 전달 연결에 결합된 제1 전력 수신 연결을 갖는, 상기 신호 어그레서 회로; 및상기 인쇄 회로 기판 상에 장착된 신호 빅팀 회로로서, 상기 신호 빅팀 회로는 상기 전력 전달 연결들 중 제2 전력 전달 연결에 결합된 제2 전력 수신 연결을 가지며, 상기 제1 전력 수신 연결로부터 상기 루트 전도성 영역을 통해 상기 제2 전력 수신 연결까지 최단 전도성 경로는 상기 비전도성 영역들 중 적어도 하나를 가로질러 상기 제1 전력 수신 연결로부터 상기 제2 전력 수신 연결까지 최단 직접 경로보다 긴, 상기 빅팀 회로를 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 신호 어그레서 회로 및 상기 신호 빅팀 회로는 시스템 온 칩 (&quot;SoC&quot;) 의 서브시스템들인, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 복수의 전력 전달 연결들은 복수의 층간 비아들을 포함하며;상기 배전층은 상기 복수의 층들의 상부층과 상기 복수의 층들의 하부층 사이에 있고, 상기 복수의 비아들은 상기 상부층의 표면 상의 대응하는 복수의 전력 패드들에 결합되고, 상기 제1 전력 수신 연결은 상기 복수의 전력 패드들 중 제1 전력 패드에 결합되고, 상기 제2 전력 수신 연결은 상기 전력 패드들 중 제2 전력 패드에 결합되는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 상부층 상에 장착된 전력 공급 회로를 더 포함하고,상기 전력 공급 회로는 전력 공급 출력과 상기 루트 전도성 영역 사이에 연속적으로 연장되는 금속 트레이스에 연결된 상기 전력 공급 출력을 갖는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 전력 공급 회로는 전력 관리 집적 회로를 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 하부층에 장착되고 대응하는 복수의 상기 비아들에 결합된 복수의 디커플링 커패시터들을 더 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서,상기 인쇄 회로 기판, 상기 신호 어그레서 회로, 및 상기 신호 빅팀 회로는 휴대용 컴퓨팅 디바이스에 포함되는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>19. 전력 전달 네트워크 절연을 위한 시스템으로서,복수의 평면 층들을 포함하는 인쇄 회로 기판으로서, 상기 복수의 평면 층들 중 배전층은 루트 전도성 영역 및 상기 루트 전도성 영역에 결합된 복수의 분기 전도성 영역들을 포함하고, 각각의 분기 전도성 영역은 비전도성 영역에 의해 다른 분기 전도성 영역들로부터 절연되고, 각각의 분기 전도성 영역은 복수의 전력 전달 연결들 중 적어도 하나를 갖는, 상기 인쇄 회로 기판;상기 복수의 층들 중 상부층에 장착되고 상기 루트 전도성 영역에 결합된 전력 출력을 갖는 전력 공급 회로; 및상기 상부층 상에 장착된 시스템 온 칩 (&quot;SoC&quot;) 으로서, 상기 SoC 는 복수의 서브시스템들을 갖고, 제1 서브시스템의 전력 수신 연결은 상기 복수의 전력 전달 연결들 중 제1 전력 전달 연결에 결합되고, 제2 서브시스템의 전력 수신 연결은 상기 복수의 전력 전달 연결들 중 제2 전력 전달 연결에 결합되는, 상기 SoC 를 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 복수의 전력 전달 연결들은 복수의 층간 비아들을 포함하고,상기 복수의 비아들은 상기 상부층 상의 대응하는 복수의 전력 패드들에 결합되고, 상기 제1 서브시스템의 전력 수신 연결은 상기 복수의 전력 패드들 중 제1 전력 패드에 결합되고, 상기 제2 서브시스템의 전력 수신 연결은 상기 복수의 전력 패드들 중 제2 전력 패드에 결합되는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 복수의 층들 중 하부층 상에 장착되고 대응하는 복수의 상기 비아들에 결합되는 복수의 디커플링 커패시터들을 더 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서,상기 인쇄 회로 기판, 상기 전력 공급 회로, 및 상기 SoC 는 휴대용 컴퓨팅 디바이스에 포함되는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>23. 전력 전달 네트워크 절연을 위한 시스템으로서인쇄 회로 기판 상의 전력 공급 회로로부터 전력을 수신하는 수단;상기 인쇄 회로 기판 상의 복수의 회로들에 상기 전력을 전달하는 수단; 및상기 복수의 회로들 중 다른 회로들에 전달되는 전력으로부터 상기 복수의 회로들 중 각각에 전달되는 전력으로부터 잡음을 절연하는 수단을 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 전력을 수신하는 수단은 상기 인쇄 회로 기판의 배전층 내의 금속의 루트 영역을 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,상기 전력을 전달하는 수단은 상기 루트 영역으로부터 패닝 아웃하는 상기 배전층 내의 상기 금속의 복수의 분기 영역들을 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,상기 잡음을 절연하는 수단은 상기 루트 영역으로 연장되는 상기 금속이 없는 채널들에 의해 분리된 상기 금속의 영역들을 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>27. 제25항에 있어서,상기 전력을 전달하는 수단은 복수의 층간 비아들을 더 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서,상기 인쇄 회로 기판 상에 장착된 시스템 온 칩 (&quot;SoC&quot;) 을 더 포함하며, 상기 SoC 는 상기 복수의 회로들을 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서,상기 SoC 및 상기 전력 공급 회로는 상기 인쇄 회로 기판의 상부층 상에 장착되고, 상기 배전층은 상기 인쇄 회로 기판의 상기 상부층과 하부층 사이에 있는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서,상기 하부층 상에 장착되고 대응하는 복수의 상기 비아들에 결합된 복수의 디커플링 커패시터들을 더 포함하는, 전력 전달 네트워크 절연을 위한 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>GONZALEZ, JASON</engName><name>곤잘레스 제이슨</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>XU, LILI</engName><name>쉬 리리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.02.16</priorityApplicationDate><priorityApplicationNumber>17/673,347</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.08</receiptDate><receiptNumber>1-1-2024-0866442-66</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.09.20</receiptDate><receiptNumber>1-5-2024-0151728-31</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247026786.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e54db4fefe572d9f0901da6aab434a103ad0a4b696f058968cedf543f2d0fdb88d39ac13cfd2929c2149e12dd00ec7f24053bfbeeb7e0b6e0</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf01b9c66b4f51952382ff28908ba9a730c2da1fbdc9f61d067c745db1fcb2eb948bc22ef9ae6fa11afec47d570dadfde4f9f404cb5e337dfb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>