TimeQuest Timing Analyzer report for UART_MULTI
Wed Mar 06 19:11:35 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART_MULTI                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 53.69 MHz ; 53.69 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -17.627 ; -1305.399     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.941 ; -371.457              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                             ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -17.627 ; x[18]     ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.627 ; x[18]     ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.688     ;
; -17.625 ; x[18]     ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.018      ; 18.683     ;
; -17.621 ; y[19]     ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.621 ; y[19]     ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 18.666     ;
; -17.619 ; y[19]     ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.002      ; 18.661     ;
; -17.613 ; x[19]     ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.613 ; x[19]     ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.674     ;
; -17.611 ; x[19]     ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.018      ; 18.669     ;
; -17.609 ; y[21]     ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.609 ; y[21]     ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.662     ;
; -17.607 ; y[21]     ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.010      ; 18.657     ;
; -17.600 ; y[1]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.600 ; y[1]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.656     ;
; -17.598 ; y[1]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.651     ;
; -17.593 ; x[21]     ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.593 ; x[21]     ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.654     ;
; -17.593 ; y[0]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.649     ;
; -17.591 ; x[21]     ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.018      ; 18.649     ;
; -17.591 ; y[0]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.644     ;
; -17.572 ; x[22]     ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.572 ; x[22]     ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.021      ; 18.633     ;
; -17.570 ; y[3]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; y[3]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.626     ;
; -17.570 ; x[22]     ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.018      ; 18.628     ;
; -17.568 ; y[3]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.013      ; 18.621     ;
; -17.563 ; y[2]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.016      ; 18.619     ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|dataIndex[0]     ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|dataIndex[1]     ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|dataIndex[2]     ; RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|state.s_dataBits ; RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[2]          ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[0]          ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[1]          ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[7]          ; RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[6]          ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[5]          ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[4]          ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[3]          ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|TX_ACTIVE        ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|dataIndex[0]     ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|dataIndex[1]     ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; seleccion[0]                         ; seleccion[0]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; seleccion[1]                         ; seleccion[1]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; seleccion[2]                         ; seleccion[2]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.748 ; contador[18]                         ; contador[18]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.054      ;
; 0.951 ; data_TX[3]                           ; TX:UART_TX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.256      ;
; 0.953 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.259      ;
; 1.041 ; data_TX[6]                           ; TX:UART_TX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.346      ;
; 1.044 ; TX:UART_TX_instance|clkCount[12]     ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.350      ;
; 1.045 ; data_TX[1]                           ; TX:UART_TX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.350      ;
; 1.046 ; data_TX[5]                           ; TX:UART_TX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.351      ;
; 1.104 ; TX:UART_TX_instance|clkCount[12]     ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.409      ;
; 1.122 ; data_TX[7]                           ; TX:UART_TX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.427      ;
; 1.171 ; contador[10]                         ; contador[10]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.477      ;
; 1.176 ; contador[4]                          ; contador[4]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.179 ; TX:UART_TX_instance|clkCount[1]      ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.485      ;
; 1.181 ; contador[2]                          ; contador[2]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; contador[6]                          ; contador[6]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; contador[8]                          ; contador[8]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; TX:UART_TX_instance|clkCount[4]      ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; TX:UART_TX_instance|clkCount[7]      ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; TX:UART_TX_instance|clkCount[9]      ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.186 ; TX:UART_TX_instance|clkCount[11]     ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.492      ;
; 1.193 ; data_TX[0]                           ; TX:UART_TX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.498      ;
; 1.195 ; data_TX[2]                           ; TX:UART_TX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.500      ;
; 1.196 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.502      ;
; 1.199 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.505      ;
; 1.203 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.509      ;
; 1.220 ; data_TX[4]                           ; TX:UART_TX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.525      ;
; 1.221 ; TX:UART_TX_instance|clkCount[8]      ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; TX:UART_TX_instance|clkCount[10]     ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; contador[15]                         ; contador[15]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; TX:UART_TX_instance|clkCount[3]      ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; TX:UART_TX_instance|clkCount[5]      ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; contador[1]                          ; contador[1]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; contador[3]                          ; contador[3]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; TX:UART_TX_instance|clkCount[6]      ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; contador[5]                          ; contador[5]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.237 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; seleccion[0]                         ; seleccion[1]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.545      ;
; 1.259 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.565      ;
; 1.261 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.567      ;
; 1.261 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.567      ;
; 1.286 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.590      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.349 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.656      ;
; 1.358 ; RX:UART_RX_instance|state.s_dataBits ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.664      ;
; 1.384 ; RX:UART_RX_instance|clkCount[12]     ; RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.690      ;
; 1.465 ; contador[14]                         ; contador[14]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.771      ;
; 1.467 ; TX:UART_TX_instance|clkCount[2]      ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.773      ;
; 1.469 ; contador[17]                         ; contador[17]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.775      ;
; 1.479 ; seleccion[1]                         ; seleccion[2]                         ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.784      ;
; 1.497 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.803      ;
; 1.497 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.803      ;
; 1.509 ; TX:UART_TX_instance|dataIndex[2]     ; TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.815      ;
; 1.527 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.833      ;
; 1.531 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.837      ;
; 1.531 ; TX:UART_TX_instance|dataIndex[2]     ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.837      ;
; 1.536 ; seleccion[0]                         ; seleccion[2]                         ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.841      ;
; 1.537 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.843      ;
; 1.538 ; contador[1]                          ; contador[7]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.844      ;
; 1.539 ; contador[1]                          ; contador[0]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.845      ;
; 1.543 ; contador[1]                          ; seleccion[2]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.849      ;
; 1.548 ; TX:UART_TX_instance|dataIndex[0]     ; TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.854      ;
; 1.588 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.892      ;
; 1.601 ; TX:UART_TX_instance|clkCount[0]      ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.907      ;
; 1.615 ; TX:UART_TX_instance|dataIndex[2]     ; TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.921      ;
; 1.655 ; contador[4]                          ; contador[5]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; RX:UART_RX_instance|data[2]          ; mem~38                               ; CLK          ; CLK         ; 0.000        ; 0.006      ; 1.968      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[9]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[9]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_dataBits ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_dataBits ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_idle     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_idle     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_startBit ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_startBit ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_stopBit  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_stopBit  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|TX_ACTIVE        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|TX_ACTIVE        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|TX_LINE          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|TX_LINE          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[9]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[9]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|data[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|data[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|data[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|data[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|data[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|data[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|data[3]          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; 5.782  ; 5.782  ; Rise       ; CLK             ;
; BTN2      ; CLK        ; 4.762  ; 4.762  ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; 4.219  ; 4.219  ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; 4.106  ; 4.106  ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; 3.758  ; 3.758  ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; 4.219  ; 4.219  ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; 4.147  ; 4.147  ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; 4.159  ; 4.159  ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; 4.145  ; 4.145  ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; 4.165  ; 4.165  ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; 4.168  ; 4.168  ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 6.832  ; 6.832  ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; 11.172 ; 11.172 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; 10.947 ; 10.947 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; 11.172 ; 11.172 ; Rise       ; CLK             ;
;  dir[2]   ; CLK        ; 8.080  ; 8.080  ; Rise       ; CLK             ;
; esc       ; CLK        ; 7.274  ; 7.274  ; Rise       ; CLK             ;
; lee       ; CLK        ; 8.093  ; 8.093  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -5.018 ; -5.018 ; Rise       ; CLK             ;
; BTN2      ; CLK        ; -4.406 ; -4.406 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; -3.492 ; -3.492 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; -3.840 ; -3.840 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; -3.492 ; -3.492 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; -3.953 ; -3.953 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; -3.881 ; -3.881 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; -3.893 ; -3.893 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; -3.879 ; -3.879 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; -3.899 ; -3.899 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; -3.902 ; -3.902 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -4.720 ; -4.720 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; -3.975 ; -3.975 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; -5.429 ; -5.429 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; -5.627 ; -5.627 ; Rise       ; CLK             ;
;  dir[2]   ; CLK        ; -3.975 ; -3.975 ; Rise       ; CLK             ;
; esc       ; CLK        ; -6.238 ; -6.238 ; Rise       ; CLK             ;
; lee       ; CLK        ; -5.948 ; -5.948 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; TX_LINE     ; CLK        ; 7.285  ; 7.285  ; Rise       ; CLK             ;
; display[*]  ; CLK        ; 9.624  ; 9.624  ; Rise       ; CLK             ;
;  display[0] ; CLK        ; 8.549  ; 8.549  ; Rise       ; CLK             ;
;  display[1] ; CLK        ; 8.549  ; 8.549  ; Rise       ; CLK             ;
;  display[2] ; CLK        ; 9.387  ; 9.387  ; Rise       ; CLK             ;
;  display[3] ; CLK        ; 9.060  ; 9.060  ; Rise       ; CLK             ;
;  display[4] ; CLK        ; 9.417  ; 9.417  ; Rise       ; CLK             ;
;  display[5] ; CLK        ; 9.567  ; 9.567  ; Rise       ; CLK             ;
;  display[6] ; CLK        ; 9.332  ; 9.332  ; Rise       ; CLK             ;
;  display[7] ; CLK        ; 9.624  ; 9.624  ; Rise       ; CLK             ;
; salida[*]   ; CLK        ; 13.636 ; 13.636 ; Rise       ; CLK             ;
;  salida[0]  ; CLK        ; 13.633 ; 13.633 ; Rise       ; CLK             ;
;  salida[1]  ; CLK        ; 13.350 ; 13.350 ; Rise       ; CLK             ;
;  salida[2]  ; CLK        ; 13.628 ; 13.628 ; Rise       ; CLK             ;
;  salida[3]  ; CLK        ; 13.615 ; 13.615 ; Rise       ; CLK             ;
;  salida[4]  ; CLK        ; 13.401 ; 13.401 ; Rise       ; CLK             ;
;  salida[5]  ; CLK        ; 13.631 ; 13.631 ; Rise       ; CLK             ;
;  salida[6]  ; CLK        ; 13.636 ; 13.636 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; TX_LINE     ; CLK        ; 7.285  ; 7.285  ; Rise       ; CLK             ;
; display[*]  ; CLK        ; 8.076  ; 8.076  ; Rise       ; CLK             ;
;  display[0] ; CLK        ; 8.080  ; 8.080  ; Rise       ; CLK             ;
;  display[1] ; CLK        ; 8.076  ; 8.076  ; Rise       ; CLK             ;
;  display[2] ; CLK        ; 8.930  ; 8.930  ; Rise       ; CLK             ;
;  display[3] ; CLK        ; 8.927  ; 8.927  ; Rise       ; CLK             ;
;  display[4] ; CLK        ; 8.906  ; 8.906  ; Rise       ; CLK             ;
;  display[5] ; CLK        ; 9.268  ; 9.268  ; Rise       ; CLK             ;
;  display[6] ; CLK        ; 8.916  ; 8.916  ; Rise       ; CLK             ;
;  display[7] ; CLK        ; 9.285  ; 9.285  ; Rise       ; CLK             ;
; salida[*]   ; CLK        ; 10.208 ; 10.208 ; Rise       ; CLK             ;
;  salida[0]  ; CLK        ; 10.493 ; 10.493 ; Rise       ; CLK             ;
;  salida[1]  ; CLK        ; 10.208 ; 10.208 ; Rise       ; CLK             ;
;  salida[2]  ; CLK        ; 10.487 ; 10.487 ; Rise       ; CLK             ;
;  salida[3]  ; CLK        ; 10.473 ; 10.473 ; Rise       ; CLK             ;
;  salida[4]  ; CLK        ; 10.255 ; 10.255 ; Rise       ; CLK             ;
;  salida[5]  ; CLK        ; 10.490 ; 10.490 ; Rise       ; CLK             ;
;  salida[6]  ; CLK        ; 10.495 ; 10.495 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -4.086 ; -239.043      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -250.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                            ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -4.086 ; y[1]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.086 ; y[1]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.132      ;
; -4.084 ; y[1]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.012      ; 5.128      ;
; -4.084 ; y[0]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.084 ; y[0]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.130      ;
; -4.082 ; y[0]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.012      ; 5.126      ;
; -4.048 ; y[2]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.048 ; y[2]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.094      ;
; -4.046 ; y[2]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.012      ; 5.090      ;
; -4.010 ; y[3]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.010 ; y[3]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.056      ;
; -4.008 ; y[3]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.012      ; 5.052      ;
; -4.005 ; y[4]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[4]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.005 ; y[5]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.014      ; 5.051      ;
; -4.003 ; y[4]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.012      ; 5.047      ;
; -4.003 ; y[5]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.012      ; 5.047      ;
; -3.987 ; y[1]      ; z[11]   ; CLK          ; CLK         ; 1.000        ; 0.015      ; 5.034      ;
; -3.985 ; x[0]      ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; x[0]      ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.009      ; 5.026      ;
; -3.985 ; y[0]      ; z[11]   ; CLK          ; CLK         ; 1.000        ; 0.015      ; 5.032      ;
; -3.983 ; x[0]      ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.007      ; 5.022      ;
; -3.980 ; x[18]     ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.980 ; x[18]     ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.031      ;
; -3.978 ; x[18]     ; z[21]   ; CLK          ; CLK         ; 1.000        ; 0.017      ; 5.027      ;
; -3.970 ; x[19]     ; z[4]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[8]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[0]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[5]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[9]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[1]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[6]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[2]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[7]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
; -3.970 ; x[19]     ; z[3]    ; CLK          ; CLK         ; 1.000        ; 0.019      ; 5.021      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|dataIndex[0]     ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|dataIndex[1]     ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|dataIndex[2]     ; RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|state.s_dataBits ; RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[2]          ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[0]          ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[1]          ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[7]          ; RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[6]          ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[5]          ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[4]          ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[3]          ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|TX_ACTIVE        ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|dataIndex[0]     ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|dataIndex[1]     ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; seleccion[0]                         ; seleccion[0]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; seleccion[1]                         ; seleccion[1]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; seleccion[2]                         ; seleccion[2]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; contador[18]                         ; contador[18]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.306 ; data_TX[3]                           ; TX:UART_TX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.458      ;
; 0.309 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.461      ;
; 0.319 ; data_TX[6]                           ; TX:UART_TX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.471      ;
; 0.321 ; data_TX[1]                           ; TX:UART_TX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; TX:UART_TX_instance|clkCount[12]     ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; data_TX[5]                           ; TX:UART_TX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.353 ; TX:UART_TX_instance|clkCount[12]     ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.505      ;
; 0.357 ; contador[10]                         ; contador[10]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; contador[2]                          ; contador[2]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; contador[4]                          ; contador[4]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; TX:UART_TX_instance|clkCount[1]      ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; TX:UART_TX_instance|clkCount[9]      ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; contador[6]                          ; contador[6]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; contador[8]                          ; contador[8]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; TX:UART_TX_instance|clkCount[4]      ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; TX:UART_TX_instance|clkCount[7]      ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; TX:UART_TX_instance|clkCount[11]     ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; TX:UART_TX_instance|clkCount[8]      ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TX:UART_TX_instance|clkCount[10]     ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; contador[15]                         ; contador[15]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; TX:UART_TX_instance|clkCount[3]      ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; TX:UART_TX_instance|clkCount[5]      ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; TX:UART_TX_instance|clkCount[6]      ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; seleccion[0]                         ; seleccion[1]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; contador[1]                          ; contador[1]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; contador[3]                          ; contador[3]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; contador[5]                          ; contador[5]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.532      ;
; 0.388 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.540      ;
; 0.390 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.542      ;
; 0.396 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.548      ;
; 0.400 ; data_TX[7]                           ; TX:UART_TX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.552      ;
; 0.403 ; data_TX[0]                           ; TX:UART_TX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.555      ;
; 0.405 ; data_TX[2]                           ; TX:UART_TX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.557      ;
; 0.419 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.563      ;
; 0.420 ; data_TX[4]                           ; TX:UART_TX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.572      ;
; 0.427 ; RX:UART_RX_instance|state.s_dataBits ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.579      ;
; 0.437 ; contador[14]                         ; contador[14]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; TX:UART_TX_instance|clkCount[2]      ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; RX:UART_RX_instance|clkCount[12]     ; RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; contador[17]                         ; contador[17]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.590      ;
; 0.443 ; seleccion[1]                         ; seleccion[2]                         ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.594      ;
; 0.449 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.601      ;
; 0.451 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.603      ;
; 0.456 ; seleccion[0]                         ; seleccion[2]                         ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.607      ;
; 0.467 ; TX:UART_TX_instance|dataIndex[0]     ; TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.619      ;
; 0.481 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.633      ;
; 0.483 ; contador[1]                          ; contador[7]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.635      ;
; 0.484 ; contador[1]                          ; contador[0]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; contador[1]                          ; seleccion[2]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.636      ;
; 0.487 ; TX:UART_TX_instance|dataIndex[2]     ; TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.639      ;
; 0.489 ; TX:UART_TX_instance|clkCount[0]      ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.641      ;
; 0.492 ; TX:UART_TX_instance|dataIndex[2]     ; TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.644      ;
; 0.495 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.639      ;
; 0.500 ; contador[2]                          ; contador[3]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; contador[4]                          ; contador[5]                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; TX:UART_TX_instance|clkCount[1]      ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; TX:UART_TX_instance|clkCount[9]      ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_dataBits ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_dataBits ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_startBit ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_startBit ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_stopBit  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|state.s_stopBit  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|TX_ACTIVE        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|TX_ACTIVE        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|TX_LINE          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|TX_LINE          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|clkCount[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|dataIndex[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|data[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|data[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|data[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|data[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|data[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; TX:UART_TX_instance|data[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; TX:UART_TX_instance|data[3]          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN       ; CLK        ; 2.550 ; 2.550 ; Rise       ; CLK             ;
; BTN2      ; CLK        ; 2.252 ; 2.252 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; 1.977 ; 1.977 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; 1.971 ; 1.971 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; 1.840 ; 1.840 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; 1.977 ; 1.977 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; 1.954 ; 1.954 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; 1.965 ; 1.965 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; 1.952 ; 1.952 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; 1.969 ; 1.969 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; 1.974 ; 1.974 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 2.772 ; 2.772 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; 4.252 ; 4.252 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; 4.244 ; 4.244 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; 4.252 ; 4.252 ; Rise       ; CLK             ;
;  dir[2]   ; CLK        ; 3.323 ; 3.323 ; Rise       ; CLK             ;
; esc       ; CLK        ; 2.982 ; 2.982 ; Rise       ; CLK             ;
; lee       ; CLK        ; 3.287 ; 3.287 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -2.162 ; -2.162 ; Rise       ; CLK             ;
; BTN2      ; CLK        ; -2.080 ; -2.080 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; -1.720 ; -1.720 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; -1.851 ; -1.851 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; -1.720 ; -1.720 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; -1.857 ; -1.857 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; -1.834 ; -1.834 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; -1.845 ; -1.845 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; -1.832 ; -1.832 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; -1.849 ; -1.849 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; -1.854 ; -1.854 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -2.095 ; -2.095 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; -1.850 ; -1.850 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; -2.381 ; -2.381 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; -2.526 ; -2.526 ; Rise       ; CLK             ;
;  dir[2]   ; CLK        ; -1.850 ; -1.850 ; Rise       ; CLK             ;
; esc       ; CLK        ; -2.618 ; -2.618 ; Rise       ; CLK             ;
; lee       ; CLK        ; -2.584 ; -2.584 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; TX_LINE     ; CLK        ; 3.472 ; 3.472 ; Rise       ; CLK             ;
; display[*]  ; CLK        ; 4.168 ; 4.168 ; Rise       ; CLK             ;
;  display[0] ; CLK        ; 3.773 ; 3.773 ; Rise       ; CLK             ;
;  display[1] ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
;  display[2] ; CLK        ; 4.087 ; 4.087 ; Rise       ; CLK             ;
;  display[3] ; CLK        ; 4.004 ; 4.004 ; Rise       ; CLK             ;
;  display[4] ; CLK        ; 4.087 ; 4.087 ; Rise       ; CLK             ;
;  display[5] ; CLK        ; 4.168 ; 4.168 ; Rise       ; CLK             ;
;  display[6] ; CLK        ; 4.099 ; 4.099 ; Rise       ; CLK             ;
;  display[7] ; CLK        ; 4.142 ; 4.142 ; Rise       ; CLK             ;
; salida[*]   ; CLK        ; 5.302 ; 5.302 ; Rise       ; CLK             ;
;  salida[0]  ; CLK        ; 5.260 ; 5.260 ; Rise       ; CLK             ;
;  salida[1]  ; CLK        ; 5.215 ; 5.215 ; Rise       ; CLK             ;
;  salida[2]  ; CLK        ; 5.300 ; 5.300 ; Rise       ; CLK             ;
;  salida[3]  ; CLK        ; 5.247 ; 5.247 ; Rise       ; CLK             ;
;  salida[4]  ; CLK        ; 5.240 ; 5.240 ; Rise       ; CLK             ;
;  salida[5]  ; CLK        ; 5.248 ; 5.248 ; Rise       ; CLK             ;
;  salida[6]  ; CLK        ; 5.302 ; 5.302 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; TX_LINE     ; CLK        ; 3.472 ; 3.472 ; Rise       ; CLK             ;
; display[*]  ; CLK        ; 3.616 ; 3.616 ; Rise       ; CLK             ;
;  display[0] ; CLK        ; 3.616 ; 3.616 ; Rise       ; CLK             ;
;  display[1] ; CLK        ; 3.619 ; 3.619 ; Rise       ; CLK             ;
;  display[2] ; CLK        ; 3.958 ; 3.958 ; Rise       ; CLK             ;
;  display[3] ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
;  display[4] ; CLK        ; 3.933 ; 3.933 ; Rise       ; CLK             ;
;  display[5] ; CLK        ; 4.047 ; 4.047 ; Rise       ; CLK             ;
;  display[6] ; CLK        ; 3.945 ; 3.945 ; Rise       ; CLK             ;
;  display[7] ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
; salida[*]   ; CLK        ; 4.313 ; 4.313 ; Rise       ; CLK             ;
;  salida[0]  ; CLK        ; 4.358 ; 4.358 ; Rise       ; CLK             ;
;  salida[1]  ; CLK        ; 4.313 ; 4.313 ; Rise       ; CLK             ;
;  salida[2]  ; CLK        ; 4.397 ; 4.397 ; Rise       ; CLK             ;
;  salida[3]  ; CLK        ; 4.349 ; 4.349 ; Rise       ; CLK             ;
;  salida[4]  ; CLK        ; 4.341 ; 4.341 ; Rise       ; CLK             ;
;  salida[5]  ; CLK        ; 4.350 ; 4.350 ; Rise       ; CLK             ;
;  salida[6]  ; CLK        ; 4.402 ; 4.402 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -17.627   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  CLK             ; -17.627   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -1305.399 ; 0.0   ; 0.0      ; 0.0     ; -371.457            ;
;  CLK             ; -1305.399 ; 0.000 ; N/A      ; N/A     ; -371.457            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; 5.782  ; 5.782  ; Rise       ; CLK             ;
; BTN2      ; CLK        ; 4.762  ; 4.762  ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; 4.219  ; 4.219  ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; 4.106  ; 4.106  ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; 3.758  ; 3.758  ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; 4.219  ; 4.219  ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; 4.147  ; 4.147  ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; 4.159  ; 4.159  ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; 4.145  ; 4.145  ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; 4.165  ; 4.165  ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; 4.168  ; 4.168  ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 6.832  ; 6.832  ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; 11.172 ; 11.172 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; 10.947 ; 10.947 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; 11.172 ; 11.172 ; Rise       ; CLK             ;
;  dir[2]   ; CLK        ; 8.080  ; 8.080  ; Rise       ; CLK             ;
; esc       ; CLK        ; 7.274  ; 7.274  ; Rise       ; CLK             ;
; lee       ; CLK        ; 8.093  ; 8.093  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -2.162 ; -2.162 ; Rise       ; CLK             ;
; BTN2      ; CLK        ; -2.080 ; -2.080 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; -1.720 ; -1.720 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; -1.851 ; -1.851 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; -1.720 ; -1.720 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; -1.857 ; -1.857 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; -1.834 ; -1.834 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; -1.845 ; -1.845 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; -1.832 ; -1.832 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; -1.849 ; -1.849 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; -1.854 ; -1.854 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -2.095 ; -2.095 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; -1.850 ; -1.850 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; -2.381 ; -2.381 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; -2.526 ; -2.526 ; Rise       ; CLK             ;
;  dir[2]   ; CLK        ; -1.850 ; -1.850 ; Rise       ; CLK             ;
; esc       ; CLK        ; -2.618 ; -2.618 ; Rise       ; CLK             ;
; lee       ; CLK        ; -2.584 ; -2.584 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; TX_LINE     ; CLK        ; 7.285  ; 7.285  ; Rise       ; CLK             ;
; display[*]  ; CLK        ; 9.624  ; 9.624  ; Rise       ; CLK             ;
;  display[0] ; CLK        ; 8.549  ; 8.549  ; Rise       ; CLK             ;
;  display[1] ; CLK        ; 8.549  ; 8.549  ; Rise       ; CLK             ;
;  display[2] ; CLK        ; 9.387  ; 9.387  ; Rise       ; CLK             ;
;  display[3] ; CLK        ; 9.060  ; 9.060  ; Rise       ; CLK             ;
;  display[4] ; CLK        ; 9.417  ; 9.417  ; Rise       ; CLK             ;
;  display[5] ; CLK        ; 9.567  ; 9.567  ; Rise       ; CLK             ;
;  display[6] ; CLK        ; 9.332  ; 9.332  ; Rise       ; CLK             ;
;  display[7] ; CLK        ; 9.624  ; 9.624  ; Rise       ; CLK             ;
; salida[*]   ; CLK        ; 13.636 ; 13.636 ; Rise       ; CLK             ;
;  salida[0]  ; CLK        ; 13.633 ; 13.633 ; Rise       ; CLK             ;
;  salida[1]  ; CLK        ; 13.350 ; 13.350 ; Rise       ; CLK             ;
;  salida[2]  ; CLK        ; 13.628 ; 13.628 ; Rise       ; CLK             ;
;  salida[3]  ; CLK        ; 13.615 ; 13.615 ; Rise       ; CLK             ;
;  salida[4]  ; CLK        ; 13.401 ; 13.401 ; Rise       ; CLK             ;
;  salida[5]  ; CLK        ; 13.631 ; 13.631 ; Rise       ; CLK             ;
;  salida[6]  ; CLK        ; 13.636 ; 13.636 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; TX_LINE     ; CLK        ; 3.472 ; 3.472 ; Rise       ; CLK             ;
; display[*]  ; CLK        ; 3.616 ; 3.616 ; Rise       ; CLK             ;
;  display[0] ; CLK        ; 3.616 ; 3.616 ; Rise       ; CLK             ;
;  display[1] ; CLK        ; 3.619 ; 3.619 ; Rise       ; CLK             ;
;  display[2] ; CLK        ; 3.958 ; 3.958 ; Rise       ; CLK             ;
;  display[3] ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
;  display[4] ; CLK        ; 3.933 ; 3.933 ; Rise       ; CLK             ;
;  display[5] ; CLK        ; 4.047 ; 4.047 ; Rise       ; CLK             ;
;  display[6] ; CLK        ; 3.945 ; 3.945 ; Rise       ; CLK             ;
;  display[7] ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
; salida[*]   ; CLK        ; 4.313 ; 4.313 ; Rise       ; CLK             ;
;  salida[0]  ; CLK        ; 4.358 ; 4.358 ; Rise       ; CLK             ;
;  salida[1]  ; CLK        ; 4.313 ; 4.313 ; Rise       ; CLK             ;
;  salida[2]  ; CLK        ; 4.397 ; 4.397 ; Rise       ; CLK             ;
;  salida[3]  ; CLK        ; 4.349 ; 4.349 ; Rise       ; CLK             ;
;  salida[4]  ; CLK        ; 4.341 ; 4.341 ; Rise       ; CLK             ;
;  salida[5]  ; CLK        ; 4.350 ; 4.350 ; Rise       ; CLK             ;
;  salida[6]  ; CLK        ; 4.402 ; 4.402 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1376572  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1376572  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 641   ; 641  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 270   ; 270  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Mar 06 19:11:31 2024
Info: Command: quartus_sta UART_MULTI -c UART_MULTI
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_MULTI.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.627     -1305.399 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -371.457 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.086
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.086      -239.043 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -250.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4550 megabytes
    Info: Processing ended: Wed Mar 06 19:11:35 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


