tms_version 5 [Tool:	VERILOG-XL	08.20.001-p]
verilog_options 

 -1 /h/nkurin0a/Domino_SPG.run1/testfixture.template 
-2 2 1 21 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 4 23 13 305 0 6 364 7 4 59 11 1 
-2 7 38 12 308 0 4 364 6 1 44 7 1 364 9 1 59 10 1 
-2 9 51 21 318 0 3 364 5 1 44 6 1 364 8 1 44 9 1 364 11 3 44 14 1 364 16 3 59 19 1 
-2 13 75 39 364 0 10 364 11 3 40 14 1 364 15 1 44 16 1 364 18 1 44 19 1 364 21 1 44 22 1 364 24 1 44 25 1 364 27 3 44 30 1 364 32 3 41 35 1 59 36 1 
-2 16 117 15 96 0 1 550 1 5 364 7 7 
-2 19 213 33 96 2 1 553 3 7 366 11 21
 -7 testfixture.verilog 
-2 8 107 8 297 0 7 
-2 9 115 7 270 0 5 
-2 11 123 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 12 136 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 13 149 15 364 3 3 61 7 1 363 9 1 362 10 2 363 12 1 59 13 1 
-2 14 164 15 364 3 3 61 7 1 363 9 1 362 10 2 363 12 1 59 13 1 
-2 16 180 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 17 199 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 18 216 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 19 233 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 20 252 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 21 271 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 22 290 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 23 307 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 24 324 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 25 343 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 26 362 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 27 381 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 28 398 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 29 415 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 30 434 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 31 453 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 32 472 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 33 489 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 34 506 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 35 525 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 36 544 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 37 563 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 38 580 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 39 597 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 40 616 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 41 635 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 42 654 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 43 671 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 44 688 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 45 707 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 46 726 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 47 745 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 48 762 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 49 779 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 50 798 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 51 817 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 52 836 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 53 853 17 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 54 870 19 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 55 889 19 35 3 1 363 4 2 364 7 3 61 11 1 363 13 1 362 14 2 363 16 1 59 17 1 
-2 56 908 16 35 3 1 363 4 2 365 7 7 59 14 1 
-2 58 925 4 280 0 3
 -8  
-2 20 246 7 96 0 1 552 1 5 
-2 22 254 16 96 0 1 550 1 5 364 7 8 
-2 28 385 17 96 0 1 550 1 5 364 7 9 
-2 33 519 11 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/xor3/functional/verilog.v 
-2 3 50 26 305 0 6 364 7 4 40 12 1 364 13 1 44 14 1 364 16 1 44 17 1 364 19 1 44 20 1 364 22 1 41 23 1 59 24 1 
-2 4 76 14 310 4 6 364 11 1 59 12 1 
-2 5 90 13 299 4 5 364 10 1 59 11 1 
-2 6 103 13 299 4 5 364 10 1 59 11 1 
-2 7 116 13 299 4 5 364 10 1 59 11 1 
-2 9 130 18 295 0 3 40 4 1 364 5 1 44 6 1 364 8 1 44 9 1 364 11 1 44 12 1 364 14 1 41 15 1 59 16 1 
-2 11 149 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand2/functional/verilog.v 
-2 3 45 24 305 0 6 364 7 5 40 13 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 41 21 1 59 22 1 
-2 4 69 14 310 4 6 364 11 1 59 12 1 
-2 5 83 13 299 4 5 364 10 1 59 11 1 
-2 6 96 13 299 4 5 364 10 1 59 11 1 
-2 8 110 18 295 0 4 40 5 1 364 7 1 44 8 1 364 10 1 44 11 1 364 13 1 41 15 1 59 16 1 
-2 10 129 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand3/functional/verilog.v 
-2 3 45 27 305 0 6 364 7 5 40 13 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 44 21 1 364 23 1 41 24 1 59 25 1 
-2 4 72 14 310 4 6 364 11 1 59 12 1 
-2 5 86 13 299 4 5 364 10 1 59 11 1 
-2 6 99 13 299 4 5 364 10 1 59 11 1 
-2 7 112 13 299 4 5 364 10 1 59 11 1 
-2 9 126 19 295 0 4 40 5 1 364 6 1 44 7 1 364 9 1 44 10 1 364 12 1 44 13 1 364 15 1 41 16 1 59 17 1 
-2 11 146 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/inv/functional/verilog.v 
-2 3 43 19 305 0 6 364 7 3 40 11 1 364 12 1 44 13 1 364 15 1 41 16 1 59 17 1 
-2 4 62 14 310 4 6 364 11 1 59 12 1 
-2 5 76 13 299 4 5 364 10 1 59 11 1 
-2 7 90 12 295 0 3 40 4 1 364 5 1 44 6 1 364 8 1 41 9 1 59 10 1 
-2 9 103 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nor2/functional/verilog.v 
-2 3 44 23 305 0 6 364 7 4 40 12 1 364 13 1 44 14 1 364 16 1 44 17 1 364 19 1 41 20 1 59 21 1 
-2 4 67 14 310 4 6 364 11 1 59 12 1 
-2 5 81 13 299 4 5 364 10 1 59 11 1 
-2 6 94 13 299 4 5 364 10 1 59 11 1 
-2 8 108 15 295 0 3 40 4 1 364 5 1 44 6 1 364 8 1 44 9 1 364 11 1 41 12 1 59 13 1 
-2 10 124 10 283 0 9
 -1 /h/nkurin0a/public_html/EE103/Adder/Domino_SPG/functional/verilog.v 
-2 3 54 20 96 0 1 525 1 9 363 11 1 522 12 2 47 14 1 363 15 2 523 17 2 
-2 5 75 44 305 0 6 364 7 10 40 18 1 364 20 1 44 21 1 364 23 1 44 24 1 364 26 1 44 27 1 364 29 1 44 30 1 364 32 3 44 35 1 364 37 3 41 41 1 59 42 1 
-2 7 120 13 299 2 5 364 8 3 59 11 1 
-2 8 133 12 310 2 6 364 9 1 59 10 1 
-2 9 145 13 299 2 5 364 8 3 59 11 1 
-2 10 158 12 310 2 6 364 9 1 59 10 1 
-2 11 170 11 299 2 5 364 8 1 59 9 1 
-2 12 181 11 299 2 5 364 8 1 59 9 1 
-2 14 193 11 308 2 4 364 7 2 59 9 1 
-2 15 204 11 308 2 4 364 7 2 59 9 1 
-2 16 215 13 308 2 4 364 7 4 59 11 1 
-2 17 228 21 308 2 4 364 7 10 59 17 1 
-2 18 249 14 308 2 4 364 7 5 59 12 1 
-2 19 263 14 308 2 4 364 7 5 59 12 1 
-2 20 277 14 308 2 4 364 7 5 59 12 1 
-2 21 291 14 308 2 4 364 7 5 59 12 1 
-2 22 305 14 308 2 4 364 7 5 59 12 1 
-2 24 320 23 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 4 44 16 1 364 17 3 41 20 1 59 21 1 
-2 25 343 19 295 2 3 35 6 1 363 7 1 364 9 2 40 11 1 364 12 2 44 14 1 364 15 1 41 16 1 59 17 1 
-2 27 363 33 295 2 3 364 6 2 40 8 1 364 9 10 44 19 1 364 21 3 44 24 1 364 26 1 44 27 1 364 29 1 41 30 1 59 31 1 
-2 28 396 50 295 2 4 35 7 1 40 8 1 367 9 5 44 14 1 367 15 5 41 20 1 364 22 2 40 24 1 364 25 5 44 30 1 364 32 10 44 42 1 364 44 3 41 47 1 59 48 1 
-2 29 446 34 295 2 3 35 6 1 40 7 1 367 8 5 44 13 1 367 14 5 41 19 1 364 21 2 40 23 1 364 24 1 44 25 1 364 26 5 41 31 1 59 32 1 
-2 31 481 26 295 2 3 364 6 2 40 8 1 364 9 5 44 14 1 364 15 3 44 18 1 364 19 1 44 20 1 364 21 2 41 23 1 59 24 1 
-2 32 507 26 295 2 3 364 6 2 40 8 1 364 9 5 44 14 1 364 15 4 44 19 1 364 20 1 44 21 1 364 22 1 41 23 1 59 24 1 
-2 33 533 31 295 2 2 364 5 3 40 8 1 364 9 5 44 14 1 364 15 5 44 20 1 364 21 5 41 26 1 59 27 1 
-2 34 564 43 295 2 4 35 7 1 40 8 1 367 9 5 44 14 1 367 15 5 41 20 1 364 22 2 40 24 1 364 25 5 44 30 1 364 31 5 44 36 1 364 37 3 41 40 1 59 41 1 
-2 35 607 34 295 2 3 35 6 1 40 7 1 367 8 5 44 13 1 367 14 5 41 19 1 364 21 2 40 23 1 364 24 1 44 25 1 364 26 5 41 31 1 59 32 1 
-2 37 642 10 283 0 9
 -1 ihnl/cds0/netlist 
-2 4 142 22 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 6 165 28 305 0 6 364 7 4 40 12 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 44 21 1 364 23 1 41 25 1 59 26 1 
-2 7 193 11 310 0 6 364 8 1 59 9 1 
-2 9 205 16 299 0 5 364 7 1 44 8 1 364 10 1 44 11 1 364 13 1 59 14 1 
-2 12 223 9 257 0 7 
-2 13 232 51 353 4 9 364 14 11 61 27 1 366 29 20 59 49 1 
-2 14 283 37 353 4 9 364 14 12 61 27 1 366 29 6 59 35 1 
-2 15 320 42 353 4 9 364 14 12 61 27 1 366 29 11 59 40 1 
-2 16 362 11 258 0 10 
-2 18 374 19 364 0 3 364 4 2 40 7 1 364 9 1 44 10 1 364 12 4 41 16 1 59 17 1 
-2 19 393 27 364 0 5 364 6 2 40 9 1 364 11 4 44 15 1 364 17 1 44 18 1 364 20 1 44 21 1 364 23 1 41 24 1 59 25 1 
-2 21 421 10 283 0 9
 -1 ihnl/cds1/netlist 
-2 4 142 22 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 6 165 25 305 0 6 364 7 4 40 12 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 41 22 1 59 23 1 
-2 7 190 11 310 0 6 364 8 1 59 9 1 
-2 9 202 13 299 0 5 364 7 1 44 8 1 364 10 1 59 11 1 
-2 12 217 9 257 0 7 
-2 13 226 51 353 4 9 364 14 11 61 27 1 366 29 20 59 49 1 
-2 14 277 37 353 4 9 364 14 12 61 27 1 366 29 6 59 35 1 
-2 15 314 42 353 4 9 364 14 12 61 27 1 366 29 11 59 40 1 
-2 16 356 11 258 0 10 
-2 18 368 24 364 0 5 364 6 2 40 9 1 364 11 4 44 15 1 364 17 1 44 18 1 364 20 1 41 21 1 59 22 1 
-2 19 392 19 364 0 3 364 4 2 40 7 1 364 9 1 44 10 1 364 12 4 41 16 1 59 17 1 
-2 21 412 10 283 0 9
 -3
test test 0 0 0 0 0 /h/nkurin0a/Domino_SPG.run1/testfixture.template
test.top Domino_SPG 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/Domino_SPG/functional/verilog.v
xor3 xor3 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/xor3/functional/verilog.v
nor2 nor2 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nor2/functional/verilog.v
and3 and3 NCSU_Digital_Parts and3 schematic 0 0 ihnl/cds0/netlist
and3.I1 inv 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/inv/functional/verilog.v
and3.I0 nand3 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand3/functional/verilog.v
and2 and2 NCSU_Digital_Parts and2 schematic 0 0 ihnl/cds1/netlist
and2.I1 nand2 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand2/functional/verilog.v
and2.I0 inv 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/inv/functional/verilog.v
 -4 -4
-5 -5
-6 test
G 22
P 22
CLK 33
Sub 33
top 95
A 33
B 33
-6 xor3
Y 20
Y 22
A 19
A 22
B 19
B 22
C 19
C 22
-6 nand2
Y 20
Y 22
A 19
A 22
B 19
B 22
-6 nand3
Y 20
Y 22
A 19
A 22
B 19
B 22
C 19
C 22
-6 inv
Y 20
Y 22
A 19
A 22
-6 nor2
Y 20
Y 22
A 19
A 22
B 19
B 22
-6 Domino_SPG
G 20
G 22
P 20
P 22
CLK 19
CLK 22
Sub 19
Sub 22
Sub_ 22
node1 22
node2 22
xor_normal 22
B_ 22
node3 22
a4 47
n4 53
n0 53
n1 53
x1 50
n3 53
a2 46
a3 46
no1 49
a1 47
A 19
A 22
B 19
B 22
A_ 22
node4 22
node5 22
-6 and3
Y 20
Y 22
CDS_LIBNAME 39
net7 22
I1 95
I0 95
A 19
A 22
B 19
B 22
C 19
C 22
CDS_CELLNAME 39
CDS_VIEWNAME 39
-6 and2
Y 20
Y 22
CDS_LIBNAME 39
I1 95
I0 95
A 19
A 22
B 19
B 22
CDS_CELLNAME 39
net9 22
CDS_VIEWNAME 39
