TimeQuest Timing Analyzer report for sram_example
Tue Oct 31 16:41:39 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll_inst|altpll_component|pll|clk[1]'
 12. Slow Model Setup: 'pll_inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'pll_inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'pll_inst|altpll_component|pll|clk[1]'
 15. Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'pll_inst|altpll_component|pll|clk[1]'
 32. Fast Model Setup: 'pll_inst|altpll_component|pll|clk[0]'
 33. Fast Model Hold: 'pll_inst|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'pll_inst|altpll_component|pll|clk[1]'
 35. Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; sram_example                                        ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C35F672C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+--------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+
; CLOCK_50                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                        ; { CLOCK_50 }                             ;
; pll_inst|altpll_component|pll|clk[0] ; Generated ; 7.500  ; 133.33 MHz ; 0.000  ; 3.750  ; 50.00      ; 3         ; 8           ;        ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|pll|inclk[0] ; { pll_inst|altpll_component|pll|clk[0] } ;
; pll_inst|altpll_component|pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ; 50.00      ; 1         ; 1           ;        ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|pll|inclk[0] ; { pll_inst|altpll_component|pll|clk[1] } ;
; pll_inst|altpll_component|pll|clk[2] ; Generated ; 7.500  ; 133.33 MHz ; -2.968 ; 0.782  ; 50.00      ; 3         ; 8           ; -142.5 ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|pll|inclk[0] ; { pll_inst|altpll_component|pll|clk[2] } ;
+--------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                    ;
+------------+-----------------+--------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note ;
+------------+-----------------+--------------------------------------+------+
; 159.21 MHz ; 159.21 MHz      ; pll_inst|altpll_component|pll|clk[1] ;      ;
; 227.43 MHz ; 227.43 MHz      ; pll_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; pll_inst|altpll_component|pll|clk[1] ; 0.466 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[0] ; 0.471 ; 0.000         ;
+--------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 2.750  ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 9.000  ; 0.000         ;
; CLOCK_50                             ; 10.000 ; 0.000         ;
+--------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                                      ;
+--------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[28]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[29]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[26]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[27]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[31]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[8]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[9]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[14]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[13]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.466  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[12]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 2.071      ;
; 0.719  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[3]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.013     ; 1.804      ;
; 0.719  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[2]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.013     ; 1.804      ;
; 0.719  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[7]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.013     ; 1.804      ;
; 0.719  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[6]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.013     ; 1.804      ;
; 0.719  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[17]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.013     ; 1.804      ;
; 0.719  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[19]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.013     ; 1.804      ;
; 0.719  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[22]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.013     ; 1.804      ;
; 0.719  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[23]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.013     ; 1.804      ;
; 0.727  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|cyc_i_r                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.027     ; 1.782      ;
; 0.732  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|state.READ_WAIT_ST      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.805      ;
; 0.871  ; sdram_controller:sdram_controller_inst|dat_o_r[25] ; sdram_rw:rw_inst|number[25]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.678      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[0]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[1]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[5]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[4]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[24]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[25]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[30]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[16]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[18]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[21]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[20]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[15]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[10]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.935  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[11]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.602      ;
; 0.945  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|state.WRITE_WAIT_ST     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.017     ; 1.574      ;
; 0.946  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.017     ; 1.573      ;
; 0.949  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|state.WAIT_READ_ACK_ST  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.017     ; 1.570      ;
; 1.114  ; sdram_controller:sdram_controller_inst|dat_o_r[15] ; sdram_rw:rw_inst|number[15]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.435      ;
; 1.118  ; sdram_controller:sdram_controller_inst|dat_o_r[27] ; sdram_rw:rw_inst|number[27]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.431      ;
; 1.120  ; sdram_controller:sdram_controller_inst|dat_o_r[13] ; sdram_rw:rw_inst|number[13]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.429      ;
; 1.120  ; sdram_controller:sdram_controller_inst|dat_o_r[12] ; sdram_rw:rw_inst|number[12]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.429      ;
; 1.123  ; sdram_controller:sdram_controller_inst|dat_o_r[8]  ; sdram_rw:rw_inst|number[8]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.426      ;
; 1.126  ; sdram_controller:sdram_controller_inst|dat_o_r[28] ; sdram_rw:rw_inst|number[28]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.423      ;
; 1.133  ; sdram_controller:sdram_controller_inst|dat_o_r[11] ; sdram_rw:rw_inst|number[11]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.416      ;
; 1.137  ; sdram_controller:sdram_controller_inst|dat_o_r[31] ; sdram_rw:rw_inst|number[31]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.412      ;
; 1.138  ; sdram_controller:sdram_controller_inst|dat_o_r[14] ; sdram_rw:rw_inst|number[14]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.411      ;
; 1.147  ; sdram_controller:sdram_controller_inst|dat_o_r[2]  ; sdram_rw:rw_inst|number[2]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.010     ; 1.379      ;
; 1.150  ; sdram_controller:sdram_controller_inst|dat_o_r[6]  ; sdram_rw:rw_inst|number[6]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.010     ; 1.376      ;
; 1.157  ; sdram_controller:sdram_controller_inst|dat_o_r[17] ; sdram_rw:rw_inst|number[17]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.010     ; 1.369      ;
; 1.157  ; sdram_controller:sdram_controller_inst|dat_o_r[19] ; sdram_rw:rw_inst|number[19]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.010     ; 1.369      ;
; 1.157  ; sdram_controller:sdram_controller_inst|dat_o_r[23] ; sdram_rw:rw_inst|number[23]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.010     ; 1.369      ;
; 1.165  ; sdram_controller:sdram_controller_inst|dat_o_r[21] ; sdram_rw:rw_inst|number[21]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 1.375      ;
; 1.174  ; sdram_controller:sdram_controller_inst|dat_o_r[16] ; sdram_rw:rw_inst|number[16]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 1.366      ;
; 1.175  ; sdram_controller:sdram_controller_inst|dat_o_r[18] ; sdram_rw:rw_inst|number[18]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 1.365      ;
; 1.177  ; sdram_controller:sdram_controller_inst|dat_o_r[4]  ; sdram_rw:rw_inst|number[4]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 1.363      ;
; 1.180  ; sdram_controller:sdram_controller_inst|dat_o_r[0]  ; sdram_rw:rw_inst|number[0]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 1.360      ;
; 1.183  ; sdram_controller:sdram_controller_inst|dat_o_r[5]  ; sdram_rw:rw_inst|number[5]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 1.357      ;
; 1.247  ; sdram_controller:sdram_controller_inst|dat_o_r[10] ; sdram_rw:rw_inst|number[10]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.302      ;
; 1.256  ; sdram_controller:sdram_controller_inst|dat_o_r[29] ; sdram_rw:rw_inst|number[29]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.293      ;
; 1.263  ; sdram_controller:sdram_controller_inst|dat_o_r[24] ; sdram_rw:rw_inst|number[24]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.286      ;
; 1.265  ; sdram_controller:sdram_controller_inst|dat_o_r[9]  ; sdram_rw:rw_inst|number[9]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.284      ;
; 1.275  ; sdram_controller:sdram_controller_inst|dat_o_r[30] ; sdram_rw:rw_inst|number[30]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.274      ;
; 1.276  ; sdram_controller:sdram_controller_inst|dat_o_r[26] ; sdram_rw:rw_inst|number[26]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 1.273      ;
; 1.277  ; sdram_controller:sdram_controller_inst|dat_o_r[1]  ; sdram_rw:rw_inst|number[1]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 1.263      ;
; 1.292  ; sdram_controller:sdram_controller_inst|dat_o_r[7]  ; sdram_rw:rw_inst|number[7]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.010     ; 1.234      ;
; 1.296  ; sdram_controller:sdram_controller_inst|dat_o_r[3]  ; sdram_rw:rw_inst|number[3]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.010     ; 1.230      ;
; 1.297  ; sdram_controller:sdram_controller_inst|dat_o_r[22] ; sdram_rw:rw_inst|number[22]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.010     ; 1.229      ;
; 1.315  ; sdram_controller:sdram_controller_inst|dat_o_r[20] ; sdram_rw:rw_inst|number[20]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 1.225      ;
; 13.719 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|addr_i_r[19]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 6.310      ;
; 13.719 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|addr_i_r[20]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 6.310      ;
; 13.719 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|addr_i_r[21]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 6.310      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[12]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[13]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[14]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[15]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[16]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[17]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[19]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[20]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[21]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[22]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[23]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.721 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[18]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.306      ;
; 13.764 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|addr_i_r[19]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 6.265      ;
; 13.764 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|addr_i_r[20]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 6.265      ;
; 13.764 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|addr_i_r[21]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 6.265      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[12]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[13]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[14]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[15]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[16]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[17]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[19]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[20]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[21]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[22]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[23]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.766 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[18]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 6.261      ;
; 13.953 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|mem_value[24]           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 6.094      ;
+--------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                            ;
+-------+-------------------------------+------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.471 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[12]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.010      ; 2.075      ;
; 0.496 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[21]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 2.036      ;
; 0.497 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[10] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 2.034      ;
; 0.497 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[3]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 2.034      ;
; 0.497 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[11] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 2.034      ;
; 0.497 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[14] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 2.034      ;
; 0.497 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[7]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 2.034      ;
; 0.712 ; sdram_rw:rw_inst|rw_cntr[11]  ; sdram_controller:sdram_controller_inst|address_r[12] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.819      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[8]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[1]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[9]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[2]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[4]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[12] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[5]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[13] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[6]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[15] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[16] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[17] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[18] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[19] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[20] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.729 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[21] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 1.805      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|we_i_r        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[17]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[1]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[22]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[6]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[5]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[4]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[20]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[24]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[8]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[9]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[25]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[28]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[11]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[15]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.732 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[31]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 1.804      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[3]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[19]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[2]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[18]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[16]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[0]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[23]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[7]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[29]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[13]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[26]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[10]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[27]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[30]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.737 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[14]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 1.798      ;
; 0.897 ; sdram_rw:rw_inst|rw_cntr[3]   ; sdram_controller:sdram_controller_inst|address_r[4]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.634      ;
; 0.904 ; sdram_rw:rw_inst|rw_cntr[7]   ; sdram_controller:sdram_controller_inst|address_r[8]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.627      ;
; 0.905 ; sdram_rw:rw_inst|rw_cntr[0]   ; sdram_controller:sdram_controller_inst|address_r[1]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.626      ;
; 0.908 ; sdram_rw:rw_inst|rw_cntr[5]   ; sdram_controller:sdram_controller_inst|address_r[6]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.623      ;
; 1.021 ; sdram_rw:rw_inst|rw_cntr[8]   ; sdram_controller:sdram_controller_inst|address_r[9]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.510      ;
; 1.022 ; sdram_rw:rw_inst|dat_i_r[21]  ; sdram_controller:sdram_controller_inst|dat_i_r[21]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.009     ; 1.505      ;
; 1.032 ; sdram_rw:rw_inst|rw_cntr[1]   ; sdram_controller:sdram_controller_inst|address_r[2]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.499      ;
; 1.033 ; sdram_rw:rw_inst|rw_cntr[10]  ; sdram_controller:sdram_controller_inst|address_r[11] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.008     ; 1.495      ;
; 1.104 ; sdram_rw:rw_inst|rw_cntr[12]  ; sdram_controller:sdram_controller_inst|address_r[13] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 1.436      ;
; 1.154 ; sdram_rw:rw_inst|dat_i_r[5]   ; sdram_controller:sdram_controller_inst|dat_i_r[5]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.377      ;
; 1.156 ; sdram_rw:rw_inst|dat_i_r[28]  ; sdram_controller:sdram_controller_inst|dat_i_r[28]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.375      ;
; 1.159 ; sdram_rw:rw_inst|rw_cntr[2]   ; sdram_controller:sdram_controller_inst|address_r[3]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.008     ; 1.369      ;
; 1.160 ; sdram_rw:rw_inst|dat_i_r[23]  ; sdram_controller:sdram_controller_inst|dat_i_r[23]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.373      ;
; 1.163 ; sdram_rw:rw_inst|dat_i_r[11]  ; sdram_controller:sdram_controller_inst|dat_i_r[11]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.368      ;
; 1.167 ; sdram_rw:rw_inst|dat_i_r[25]  ; sdram_controller:sdram_controller_inst|dat_i_r[25]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.364      ;
; 1.170 ; sdram_rw:rw_inst|dat_i_r[31]  ; sdram_controller:sdram_controller_inst|dat_i_r[31]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.361      ;
; 1.177 ; sdram_rw:rw_inst|rw_cntr[6]   ; sdram_controller:sdram_controller_inst|address_r[7]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.008     ; 1.351      ;
; 1.182 ; sdram_rw:rw_inst|rw_cntr[16]  ; sdram_controller:sdram_controller_inst|address_r[17] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 1.358      ;
; 1.185 ; sdram_rw:rw_inst|dat_i_r[13]  ; sdram_controller:sdram_controller_inst|dat_i_r[13]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.348      ;
; 1.186 ; sdram_rw:rw_inst|rw_cntr[4]   ; sdram_controller:sdram_controller_inst|address_r[5]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.345      ;
; 1.186 ; sdram_rw:rw_inst|rw_cntr[14]  ; sdram_controller:sdram_controller_inst|address_r[15] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 1.354      ;
; 1.195 ; sdram_rw:rw_inst|dat_i_r[19]  ; sdram_controller:sdram_controller_inst|dat_i_r[19]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.338      ;
; 1.196 ; sdram_rw:rw_inst|dat_i_r[18]  ; sdram_controller:sdram_controller_inst|dat_i_r[18]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.337      ;
; 1.197 ; sdram_rw:rw_inst|rw_cntr[17]  ; sdram_controller:sdram_controller_inst|address_r[18] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 1.343      ;
; 1.199 ; sdram_rw:rw_inst|dat_i_r[7]   ; sdram_controller:sdram_controller_inst|dat_i_r[7]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.334      ;
; 1.201 ; sdram_rw:rw_inst|dat_i_r[2]   ; sdram_controller:sdram_controller_inst|dat_i_r[2]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.332      ;
; 1.253 ; sdram_rw:rw_inst|rw_cntr[9]   ; sdram_controller:sdram_controller_inst|address_r[10] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.008     ; 1.275      ;
; 1.272 ; sdram_rw:rw_inst|we_i_r       ; sdram_controller:sdram_controller_inst|we_i_r        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.010     ; 1.254      ;
; 1.275 ; sdram_rw:rw_inst|dat_i_r[8]   ; sdram_controller:sdram_controller_inst|dat_i_r[8]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.256      ;
; 1.280 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|stb_i_r       ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.009      ; 1.265      ;
; 1.285 ; sdram_rw:rw_inst|dat_i_r[20]  ; sdram_controller:sdram_controller_inst|dat_i_r[20]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.246      ;
; 1.287 ; sdram_rw:rw_inst|dat_i_r[24]  ; sdram_controller:sdram_controller_inst|dat_i_r[24]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.244      ;
; 1.291 ; sdram_rw:rw_inst|dat_i_r[1]   ; sdram_controller:sdram_controller_inst|dat_i_r[1]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.240      ;
; 1.292 ; sdram_rw:rw_inst|dat_i_r[4]   ; sdram_controller:sdram_controller_inst|dat_i_r[4]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.239      ;
; 1.295 ; sdram_rw:rw_inst|dat_i_r[9]   ; sdram_controller:sdram_controller_inst|dat_i_r[9]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.236      ;
; 1.301 ; sdram_rw:rw_inst|dat_i_r[6]   ; sdram_controller:sdram_controller_inst|dat_i_r[6]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.230      ;
; 1.303 ; sdram_rw:rw_inst|addr_i_r[19] ; sdram_controller:sdram_controller_inst|address_r[19] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.002      ; 1.235      ;
; 1.310 ; sdram_rw:rw_inst|dat_i_r[30]  ; sdram_controller:sdram_controller_inst|dat_i_r[30]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.223      ;
; 1.315 ; sdram_rw:rw_inst|dat_i_r[15]  ; sdram_controller:sdram_controller_inst|dat_i_r[15]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.216      ;
; 1.318 ; sdram_rw:rw_inst|dat_i_r[0]   ; sdram_controller:sdram_controller_inst|dat_i_r[0]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.215      ;
; 1.320 ; sdram_rw:rw_inst|rw_cntr[15]  ; sdram_controller:sdram_controller_inst|address_r[16] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 1.220      ;
; 1.326 ; sdram_rw:rw_inst|dat_i_r[16]  ; sdram_controller:sdram_controller_inst|dat_i_r[16]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.207      ;
; 1.332 ; sdram_rw:rw_inst|dat_i_r[26]  ; sdram_controller:sdram_controller_inst|dat_i_r[26]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.201      ;
; 1.333 ; sdram_rw:rw_inst|dat_i_r[27]  ; sdram_controller:sdram_controller_inst|dat_i_r[27]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.200      ;
; 1.335 ; sdram_rw:rw_inst|dat_i_r[3]   ; sdram_controller:sdram_controller_inst|dat_i_r[3]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.003     ; 1.198      ;
+-------+-------------------------------+------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|init_pre_cntr[0]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[0]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|init_pre_cntr[1]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[1]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|init_pre_cntr[2]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[2]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|init_pre_cntr[3]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[3]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|trcd_cntr[0]                          ; sdram_controller:sdram_controller_inst|trcd_cntr[0]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|trcd_cntr[1]                          ; sdram_controller:sdram_controller_inst|trcd_cntr[1]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_PRE      ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_PRE      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|init_done                             ; sdram_controller:sdram_controller_inst|init_done                             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|trc_cntr[1]                           ; sdram_controller:sdram_controller_inst|trc_cntr[1]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|trc_cntr[2]                           ; sdram_controller:sdram_controller_inst|trc_cntr[2]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|do_refresh                            ; sdram_controller:sdram_controller_inst|do_refresh                            ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|stb_i_r                               ; sdram_controller:sdram_controller_inst|stb_i_r                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_controller:sdram_controller_inst|ack_o_r                               ; sdram_controller:sdram_controller_inst|ack_o_r                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.512 ; sdram_controller:sdram_controller_inst|current_state.READ3_ST                ; sdram_controller:sdram_controller_inst|current_state.READ4_ST                ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.521 ; sdram_controller:sdram_controller_inst|current_state.READ2_ST                ; sdram_controller:sdram_controller_inst|current_state.READ3_ST                ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; sdram_controller:sdram_controller_inst|dat_i_r[12]                           ; sdram_controller:sdram_controller_inst|dram_dq_r[12]                         ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.527 ; sdram_controller:sdram_controller_inst|current_state.WRITE1_ST               ; sdram_controller:sdram_controller_inst|current_state.WRITE_PRE_ST            ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[15]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[15]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.536 ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; sdram_controller:sdram_controller_inst|init_pre_cntr[0]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[1]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ; sdram_controller:sdram_controller_inst|init_done                             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.540 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; sdram_controller:sdram_controller_inst|init_pre_cntr[0]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[2]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.544 ; sdram_controller:sdram_controller_inst|trcd_cntr[2]                          ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.549 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ; sdram_controller:sdram_controller_inst|trcd_cntr[2]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.550 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ; sdram_controller:sdram_controller_inst|trcd_cntr[0]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.556 ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ; sdram_controller:sdram_controller_inst|current_state.REFRESH_ST              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.562 ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ; sdram_controller:sdram_controller_inst|dram_we_n_r                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.566 ; sdram_controller:sdram_controller_inst|stb_i_r                               ; sdram_controller:sdram_controller_inst|current_state.ACT_ST                  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.577 ; sdram_controller:sdram_controller_inst|current_state.REFRESH_ST              ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.843      ;
; 0.646 ; sdram_controller:sdram_controller_inst|dat_i_r[21]                           ; sdram_controller:sdram_controller_inst|dram_dq_r[5]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.659 ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.925      ;
; 0.659 ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.925      ;
; 0.694 ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; sdram_controller:sdram_controller_inst|current_state.READ1_ST                ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.960      ;
; 0.710 ; sdram_controller:sdram_controller_inst|address_r[19]                         ; sdram_controller:sdram_controller_inst|dram_addr_r[11]                       ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.975      ;
; 0.713 ; sdram_controller:sdram_controller_inst|address_r[20]                         ; sdram_controller:sdram_controller_inst|dram_bank_r[0]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.978      ;
; 0.715 ; sdram_controller:sdram_controller_inst|address_r[21]                         ; sdram_controller:sdram_controller_inst|dram_bank_r[1]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.980      ;
; 0.719 ; sdram_controller:sdram_controller_inst|address_r[8]                          ; sdram_controller:sdram_controller_inst|dram_addr_r[0]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.984      ;
; 0.720 ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.985      ;
; 0.721 ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; sdram_controller:sdram_controller_inst|trc_cntr[3]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.986      ;
; 0.721 ; sdram_controller:sdram_controller_inst|address_r[1]                          ; sdram_controller:sdram_controller_inst|dram_addr_r[1]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.986      ;
; 0.722 ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.987      ;
; 0.723 ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; sdram_controller:sdram_controller_inst|trc_cntr[1]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.988      ;
; 0.733 ; sdram_rw:rw_inst|rw_cntr[13]                                                 ; sdram_controller:sdram_controller_inst|address_r[14]                         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.000      ;
; 0.778 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[1]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[1]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.779 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[7]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[7]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[9]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[9]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[11]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[11]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[13]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[13]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.779 ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; sdram_controller:sdram_controller_inst|dram_cas_n_r                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.781 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[5]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[5]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.782 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[7]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[7]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.783 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[3]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[3]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[9]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[9]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[11]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[11]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.784 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[13]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[13]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.786 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[21]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[21]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.787 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[19]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[19]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.787 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[23]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[23]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.790 ; sdram_controller:sdram_controller_inst|init_done                             ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.790 ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; sdram_controller:sdram_controller_inst|trc_cntr[2]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.795 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[0]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[0]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[12]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[12]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; sdram_controller:sdram_controller_inst|current_state.WRITE_PRE_ST            ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; sdram_controller:sdram_controller_inst|dram_bank_r[0]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; sdram_controller:sdram_controller_inst|dram_bank_r[1]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; sdram_rw:rw_inst|dat_i_r[22]                                                 ; sdram_controller:sdram_controller_inst|dat_i_r[22]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.069      ;
; 0.806 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[2]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[2]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[4]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[4]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[14]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[14]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; sdram_controller:sdram_controller_inst|init_pre_cntr[1]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[2]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[0]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[0]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; sdram_controller:sdram_controller_inst|init_done                             ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[3]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[3]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[1]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[1]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[14]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[14]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[5]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[5]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[10]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[10]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[16]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[16]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; sdram_controller:sdram_controller_inst|trc_cntr[1]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[15]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[15]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; sdram_controller:sdram_controller_inst|current_state.ACT_ST                  ; sdram_controller:sdram_controller_inst|stb_i_r                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[17]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[17]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.826 ; sdram_controller:sdram_controller_inst|trc_cntr[1]                           ; sdram_controller:sdram_controller_inst|trc_cntr[2]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ; sdram_controller:sdram_controller_inst|dram_cas_n_r                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.830 ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ; sdram_controller:sdram_controller_inst|current_state.ACT_ST                  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.835 ; sdram_rw:rw_inst|dat_i_r[12]                                                 ; sdram_controller:sdram_controller_inst|dat_i_r[12]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[8]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[8]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[10]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[10]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[12]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[12]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                                      ;
+-------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST           ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_rw:rw_inst|state.WAIT_READ_ACK_ST            ; sdram_rw:rw_inst|state.WAIT_READ_ACK_ST  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_rw:rw_inst|cyc_i_r                           ; sdram_rw:rw_inst|cyc_i_r                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_rw:rw_inst|we_i_r                            ; sdram_rw:rw_inst|we_i_r                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_rw:rw_inst|red_led_r[0]                      ; sdram_rw:rw_inst|red_led_r[0]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_rw:rw_inst|state.DONE_ST                     ; sdram_rw:rw_inst|state.DONE_ST           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sdram_rw:rw_inst|green_led_r[0]                    ; sdram_rw:rw_inst|green_led_r[0]          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; sdram_rw:rw_inst|addr_i_r[21]                      ; sdram_rw:rw_inst|addr_i_r[21]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.787      ;
; 0.531 ; sdram_rw:rw_inst|red_led_r[0]                      ; sdram_rw:rw_inst|green_led_r[0]          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.540 ; sdram_rw:rw_inst|rw_cntr[23]                       ; sdram_rw:rw_inst|rw_cntr[23]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; sdram_rw:rw_inst|cntr[23]                          ; sdram_rw:rw_inst|cntr[23]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.806      ;
; 0.552 ; sdram_rw:rw_inst|state.WRITE_ST                    ; sdram_rw:rw_inst|we_i_r                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.690 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|state.WRITE_ST          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.956      ;
; 0.776 ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST           ; sdram_rw:rw_inst|state.WRITE_WAIT_ST     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.042      ;
; 0.778 ; sdram_rw:rw_inst|cntr[5]                           ; sdram_rw:rw_inst|cntr[5]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.044      ;
; 0.778 ; sdram_rw:rw_inst|cntr[7]                           ; sdram_rw:rw_inst|cntr[7]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.044      ;
; 0.782 ; sdram_rw:rw_inst|state.READ_ST                     ; sdram_rw:rw_inst|we_i_r                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.048      ;
; 0.783 ; sdram_rw:rw_inst|cntr[3]                           ; sdram_rw:rw_inst|cntr[3]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; sdram_rw:rw_inst|cntr[9]                           ; sdram_rw:rw_inst|cntr[9]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.049      ;
; 0.784 ; sdram_rw:rw_inst|cntr[13]                          ; sdram_rw:rw_inst|cntr[13]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.050      ;
; 0.787 ; sdram_rw:rw_inst|cntr[11]                          ; sdram_rw:rw_inst|cntr[11]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.053      ;
; 0.787 ; sdram_rw:rw_inst|cntr[21]                          ; sdram_rw:rw_inst|cntr[21]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.053      ;
; 0.788 ; sdram_rw:rw_inst|cntr[19]                          ; sdram_rw:rw_inst|cntr[19]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; sdram_rw:rw_inst|addr_i_r[19]                      ; sdram_rw:rw_inst|addr_i_r[19]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; sdram_rw:rw_inst|cntr[12]                          ; sdram_rw:rw_inst|cntr[12]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.803 ; sdram_rw:rw_inst|rw_cntr[12]                       ; sdram_rw:rw_inst|rw_cntr[12]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.069      ;
; 0.810 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[10]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; sdram_rw:rw_inst|rw_cntr[11]                       ; sdram_rw:rw_inst|rw_cntr[11]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; sdram_rw:rw_inst|cntr[0]                           ; sdram_rw:rw_inst|cntr[0]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; sdram_rw:rw_inst|cntr[10]                          ; sdram_rw:rw_inst|cntr[10]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; sdram_rw:rw_inst|rw_cntr[5]                        ; sdram_rw:rw_inst|rw_cntr[5]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; sdram_rw:rw_inst|rw_cntr[7]                        ; sdram_rw:rw_inst|rw_cntr[7]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; sdram_rw:rw_inst|rw_cntr[9]                        ; sdram_rw:rw_inst|rw_cntr[9]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; sdram_rw:rw_inst|cntr[14]                          ; sdram_rw:rw_inst|cntr[14]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; sdram_rw:rw_inst|state.READ_ST                     ; sdram_rw:rw_inst|state.WAIT_READ_ACK_ST  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; sdram_rw:rw_inst|rw_cntr[21]                       ; sdram_rw:rw_inst|rw_cntr[21]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; sdram_rw:rw_inst|cntr[16]                          ; sdram_rw:rw_inst|cntr[16]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; sdram_rw:rw_inst|rw_cntr[19]                       ; sdram_rw:rw_inst|rw_cntr[19]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; sdram_rw:rw_inst|rw_cntr[0]                        ; sdram_rw:rw_inst|rw_cntr[0]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; sdram_rw:rw_inst|rw_cntr[3]                        ; sdram_rw:rw_inst|rw_cntr[3]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; sdram_rw:rw_inst|cntr[1]                           ; sdram_rw:rw_inst|cntr[1]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; sdram_rw:rw_inst|rw_cntr[13]                       ; sdram_rw:rw_inst|rw_cntr[13]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.084      ;
; 0.820 ; sdram_rw:rw_inst|rw_cntr[14]                       ; sdram_rw:rw_inst|rw_cntr[14]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; sdram_rw:rw_inst|cntr[15]                          ; sdram_rw:rw_inst|cntr[15]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; sdram_rw:rw_inst|rw_cntr[16]                       ; sdram_rw:rw_inst|rw_cntr[16]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; sdram_rw:rw_inst|cntr[17]                          ; sdram_rw:rw_inst|cntr[17]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.827 ; sdram_rw:rw_inst|addr_i_r[20]                      ; sdram_rw:rw_inst|addr_i_r[20]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.093      ;
; 0.831 ; sdram_rw:rw_inst|state.DONE_ST                     ; sdram_rw:rw_inst|green_led_r[0]          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.834 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|state.START_READ_ST     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; sdram_rw:rw_inst|cntr[20]                          ; sdram_rw:rw_inst|cntr[20]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; sdram_rw:rw_inst|cntr[22]                          ; sdram_rw:rw_inst|cntr[22]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; sdram_rw:rw_inst|rw_cntr[20]                       ; sdram_rw:rw_inst|rw_cntr[20]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; sdram_rw:rw_inst|rw_cntr[22]                       ; sdram_rw:rw_inst|rw_cntr[22]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; sdram_rw:rw_inst|cntr[2]                           ; sdram_rw:rw_inst|cntr[2]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; sdram_rw:rw_inst|cntr[4]                           ; sdram_rw:rw_inst|cntr[4]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; sdram_rw:rw_inst|cntr[6]                           ; sdram_rw:rw_inst|cntr[6]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[8]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; sdram_rw:rw_inst|cntr[8]                           ; sdram_rw:rw_inst|cntr[8]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; sdram_rw:rw_inst|rw_cntr[18]                       ; sdram_rw:rw_inst|rw_cntr[18]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; sdram_rw:rw_inst|cntr[18]                          ; sdram_rw:rw_inst|cntr[18]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; sdram_rw:rw_inst|rw_cntr[4]                        ; sdram_rw:rw_inst|rw_cntr[4]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; sdram_rw:rw_inst|rw_cntr[6]                        ; sdram_rw:rw_inst|rw_cntr[6]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; sdram_rw:rw_inst|rw_cntr[1]                        ; sdram_rw:rw_inst|rw_cntr[1]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; sdram_rw:rw_inst|rw_cntr[2]                        ; sdram_rw:rw_inst|rw_cntr[2]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; sdram_rw:rw_inst|rw_cntr[15]                       ; sdram_rw:rw_inst|rw_cntr[15]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; sdram_rw:rw_inst|rw_cntr[17]                       ; sdram_rw:rw_inst|rw_cntr[17]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 0.865 ; sdram_rw:rw_inst|state.WRITE_ST                    ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.131      ;
; 0.955 ; sdram_controller:sdram_controller_inst|dat_o_r[20] ; sdram_rw:rw_inst|number[20]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.225      ;
; 0.965 ; sdram_rw:rw_inst|state.WRITE_ST                    ; sdram_rw:rw_inst|dat_i_r[12]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.231      ;
; 0.973 ; sdram_controller:sdram_controller_inst|dat_o_r[22] ; sdram_rw:rw_inst|number[22]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.229      ;
; 0.974 ; sdram_controller:sdram_controller_inst|dat_o_r[3]  ; sdram_rw:rw_inst|number[3]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.230      ;
; 0.978 ; sdram_controller:sdram_controller_inst|dat_o_r[7]  ; sdram_rw:rw_inst|number[7]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 1.234      ;
; 0.985 ; sdram_rw:rw_inst|mem_value[16]                     ; sdram_rw:rw_inst|dat_i_r[16]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 1.239      ;
; 0.993 ; sdram_controller:sdram_controller_inst|dat_o_r[1]  ; sdram_rw:rw_inst|number[1]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.263      ;
; 0.994 ; sdram_controller:sdram_controller_inst|dat_o_r[26] ; sdram_rw:rw_inst|number[26]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.273      ;
; 0.994 ; sdram_rw:rw_inst|mem_value[24]                     ; sdram_rw:rw_inst|dat_i_r[24]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 1.251      ;
; 0.995 ; sdram_controller:sdram_controller_inst|dat_o_r[30] ; sdram_rw:rw_inst|number[30]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.274      ;
; 1.005 ; sdram_controller:sdram_controller_inst|dat_o_r[9]  ; sdram_rw:rw_inst|number[9]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.284      ;
; 1.006 ; sdram_rw:rw_inst|mem_value[25]                     ; sdram_rw:rw_inst|dat_i_r[25]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 1.263      ;
; 1.007 ; sdram_controller:sdram_controller_inst|dat_o_r[24] ; sdram_rw:rw_inst|number[24]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.286      ;
; 1.013 ; sdram_rw:rw_inst|mem_value[21]                     ; sdram_rw:rw_inst|dat_i_r[21]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 1.270      ;
; 1.014 ; sdram_controller:sdram_controller_inst|dat_o_r[29] ; sdram_rw:rw_inst|number[29]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.293      ;
; 1.023 ; sdram_controller:sdram_controller_inst|dat_o_r[10] ; sdram_rw:rw_inst|number[10]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.302      ;
; 1.028 ; sdram_rw:rw_inst|mem_value[9]                      ; sdram_rw:rw_inst|dat_i_r[9]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 1.277      ;
; 1.031 ; sdram_rw:rw_inst|mem_value[4]                      ; sdram_rw:rw_inst|dat_i_r[4]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 1.280      ;
; 1.037 ; sdram_rw:rw_inst|mem_value[15]                     ; sdram_rw:rw_inst|dat_i_r[15]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 1.286      ;
; 1.049 ; sdram_rw:rw_inst|mem_value[5]                      ; sdram_rw:rw_inst|dat_i_r[5]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 1.298      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[12]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[13]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[14]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[15]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[16]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[17]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[19]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[20]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[21]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[22]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[23]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.083 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|cntr[18]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.350      ;
; 1.087 ; sdram_controller:sdram_controller_inst|dat_o_r[5]  ; sdram_rw:rw_inst|number[5]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.357      ;
+-------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------+
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|ack_o_r                               ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|ack_o_r                               ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[10]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[10]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[11]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[11]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[12]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[12]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[13]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[13]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[14]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[14]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[15]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[15]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[16]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[16]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[17]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[17]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[18]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[18]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[19]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[19]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[1]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[1]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[20]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[20]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[21]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[21]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[2]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[2]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[3]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[3]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[4]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[4]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[5]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[5]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[6]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[6]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[7]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[7]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[8]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[8]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[9]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[9]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_MODE_REG      ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_MODE_REG      ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_PRE      ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_PRE      ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.ACT_ST                  ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.ACT_ST                  ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ1_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ1_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ2_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ2_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ3_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ3_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ4_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ4_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ_PRE_ST             ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ_PRE_ST             ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.REFRESH_ST              ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.REFRESH_ST              ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE1_ST               ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE1_ST               ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE_PRE_ST            ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE_PRE_ST            ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[0]                            ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[0]                            ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[10]                           ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[10]                           ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[11]                           ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[11]                           ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[12]                           ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[12]                           ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[13]                           ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[13]                           ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[10]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[10]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[11]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[11]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[12]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[12]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[13]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[13]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[14]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[14]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[15]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[15]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[16]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[16]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[17]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[17]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[18]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[18]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[19]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[19]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[20]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[20]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[21]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[21]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[22]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[22]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[23]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[23]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[2]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[2]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[3]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[3]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[4]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[4]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[5]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[5]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[6]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[6]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[7]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[7]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[8]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[8]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[9]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[9]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cyc_i_r      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cyc_i_r      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[16]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[16]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[17]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[17]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[18]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[18]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[19]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[19]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[20]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[20]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[21]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[21]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[22]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[22]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[23]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[23]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[24]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[24]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[25]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[25]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[26]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[26]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[27]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[27]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[28]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[28]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[29]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[29]  ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-------+-------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 6.373 ; 6.373 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 6.204 ; 6.204 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 6.278 ; 6.278 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 6.182 ; 6.182 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 6.373 ; 6.373 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.273 ; 6.273 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.344 ; 6.344 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.203 ; 6.203 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.223 ; 6.223 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.973 ; 5.973 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.996 ; 5.996 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.988 ; 5.988 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.974 ; 5.974 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 6.098 ; 6.098 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 6.146 ; 6.146 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.997 ; 5.997 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 6.214 ; 6.214 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+--------------+------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; -5.743 ; -5.743 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -5.974 ; -5.974 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -6.046 ; -6.046 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -5.951 ; -5.951 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -6.140 ; -6.140 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -6.041 ; -6.041 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -6.114 ; -6.114 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -5.970 ; -5.970 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -5.993 ; -5.993 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -5.743 ; -5.743 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -5.765 ; -5.765 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -5.757 ; -5.757 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -5.744 ; -5.744 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -5.868 ; -5.868 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -5.913 ; -5.913 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -5.766 ; -5.766 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -5.984 ; -5.984 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 4.401  ; 4.401  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.087  ; 4.087  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 4.360  ; 4.360  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.068  ; 4.068  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.089  ; 4.089  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.126  ; 4.126  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.075  ; 4.075  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.072  ; 4.072  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.344  ; 4.344  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.108  ; 4.108  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.125  ; 4.125  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.128  ; 4.128  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.401  ; 4.401  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50   ; 4.762  ; 4.762  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50   ; 4.727  ; 4.727  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.742  ; 4.742  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.948  ; 4.948  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.356  ; 4.356  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 4.637  ; 4.637  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 4.449  ; 4.449  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 4.165  ; 4.165  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.373  ; 4.373  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.394  ; 4.394  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 4.468  ; 4.468  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 4.483  ; 4.483  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 4.200  ; 4.200  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 4.423  ; 4.423  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 4.948  ; 4.948  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 4.720  ; 4.720  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.744  ; 4.744  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.789  ; 4.789  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; LEDG[*]        ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  LEDG[1]       ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; LEDR           ; CLOCK_50   ; 4.661  ; 4.661  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.100 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.100 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 4.068  ; 4.068  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.087  ; 4.087  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 4.360  ; 4.360  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.068  ; 4.068  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.089  ; 4.089  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.126  ; 4.126  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.075  ; 4.075  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.072  ; 4.072  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.344  ; 4.344  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.108  ; 4.108  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.125  ; 4.125  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.128  ; 4.128  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.401  ; 4.401  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50   ; 4.762  ; 4.762  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50   ; 4.727  ; 4.727  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.742  ; 4.742  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.165  ; 4.165  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.356  ; 4.356  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 4.637  ; 4.637  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 4.449  ; 4.449  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 4.165  ; 4.165  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.373  ; 4.373  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.394  ; 4.394  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 4.468  ; 4.468  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 4.483  ; 4.483  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 4.200  ; 4.200  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 4.423  ; 4.423  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 4.948  ; 4.948  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 4.720  ; 4.720  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.744  ; 4.744  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.789  ; 4.789  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; LEDG[*]        ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  LEDG[1]       ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; LEDR           ; CLOCK_50   ; 4.661  ; 4.661  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.100 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.100 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                          ;
+--------------+------------+-------+------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-------+------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 4.660 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.955 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.985 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.985 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.950 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.950 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.950 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.950 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.690 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.660 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.690 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.690 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.686 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.686 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.696 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.696 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.739 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                  ;
+--------------+------------+-------+------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-------+------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 4.660 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.955 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.985 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.985 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.950 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.950 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.950 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.950 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.690 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.660 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.690 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.690 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.686 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.686 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.696 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.696 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.739 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                  ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 4.660     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.955     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.985     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.985     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.950     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.950     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.950     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.950     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.690     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.660     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.690     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.690     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.686     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.686     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.696     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.696     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.739     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                          ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 4.660     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.955     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.985     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.985     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.950     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.950     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.950     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.950     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.690     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.660     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.690     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.690     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.686     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.686     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.696     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.696     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.739     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; pll_inst|altpll_component|pll|clk[1] ; 1.490 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[0] ; 1.503 ; 0.000         ;
+--------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 2.750  ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 9.000  ; 0.000         ;
; CLOCK_50                             ; 10.000 ; 0.000         ;
+--------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                                      ;
+--------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[28]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[29]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[26]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[27]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[31]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[8]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[9]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[14]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[13]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.490  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[12]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 1.043      ;
; 1.597  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[3]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.015     ; 0.920      ;
; 1.597  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[2]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.015     ; 0.920      ;
; 1.597  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[7]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.015     ; 0.920      ;
; 1.597  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[6]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.015     ; 0.920      ;
; 1.597  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[17]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.015     ; 0.920      ;
; 1.597  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[19]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.015     ; 0.920      ;
; 1.597  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[22]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.015     ; 0.920      ;
; 1.597  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[23]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.015     ; 0.920      ;
; 1.652  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|cyc_i_r                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.027     ; 0.853      ;
; 1.670  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|state.READ_WAIT_ST      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.863      ;
; 1.700  ; sdram_controller:sdram_controller_inst|dat_o_r[25] ; sdram_rw:rw_inst|number[25]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.845      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[0]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[1]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[5]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[4]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[24]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[25]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[30]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[16]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[18]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[21]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[20]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[15]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[10]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.705  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|number[11]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.001      ; 0.828      ;
; 1.754  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|state.WRITE_WAIT_ST     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.016     ; 0.762      ;
; 1.756  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.016     ; 0.760      ;
; 1.760  ; sdram_controller:sdram_controller_inst|ack_o_r     ; sdram_rw:rw_inst|state.WAIT_READ_ACK_ST  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.016     ; 0.756      ;
; 1.823  ; sdram_controller:sdram_controller_inst|dat_o_r[15] ; sdram_rw:rw_inst|number[15]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.722      ;
; 1.828  ; sdram_controller:sdram_controller_inst|dat_o_r[14] ; sdram_rw:rw_inst|number[14]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.717      ;
; 1.829  ; sdram_controller:sdram_controller_inst|dat_o_r[27] ; sdram_rw:rw_inst|number[27]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.716      ;
; 1.829  ; sdram_controller:sdram_controller_inst|dat_o_r[13] ; sdram_rw:rw_inst|number[13]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.716      ;
; 1.831  ; sdram_controller:sdram_controller_inst|dat_o_r[28] ; sdram_rw:rw_inst|number[28]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.714      ;
; 1.831  ; sdram_controller:sdram_controller_inst|dat_o_r[12] ; sdram_rw:rw_inst|number[12]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.714      ;
; 1.832  ; sdram_controller:sdram_controller_inst|dat_o_r[2]  ; sdram_rw:rw_inst|number[2]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.012     ; 0.688      ;
; 1.832  ; sdram_controller:sdram_controller_inst|dat_o_r[8]  ; sdram_rw:rw_inst|number[8]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.713      ;
; 1.833  ; sdram_controller:sdram_controller_inst|dat_o_r[6]  ; sdram_rw:rw_inst|number[6]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.012     ; 0.687      ;
; 1.834  ; sdram_controller:sdram_controller_inst|dat_o_r[23] ; sdram_rw:rw_inst|number[23]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.012     ; 0.686      ;
; 1.835  ; sdram_controller:sdram_controller_inst|dat_o_r[17] ; sdram_rw:rw_inst|number[17]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.012     ; 0.685      ;
; 1.835  ; sdram_controller:sdram_controller_inst|dat_o_r[19] ; sdram_rw:rw_inst|number[19]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.012     ; 0.685      ;
; 1.839  ; sdram_controller:sdram_controller_inst|dat_o_r[11] ; sdram_rw:rw_inst|number[11]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.706      ;
; 1.840  ; sdram_controller:sdram_controller_inst|dat_o_r[31] ; sdram_rw:rw_inst|number[31]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.705      ;
; 1.847  ; sdram_controller:sdram_controller_inst|dat_o_r[21] ; sdram_rw:rw_inst|number[21]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 0.689      ;
; 1.854  ; sdram_controller:sdram_controller_inst|dat_o_r[16] ; sdram_rw:rw_inst|number[16]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 0.682      ;
; 1.854  ; sdram_controller:sdram_controller_inst|dat_o_r[18] ; sdram_rw:rw_inst|number[18]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 0.682      ;
; 1.858  ; sdram_controller:sdram_controller_inst|dat_o_r[0]  ; sdram_rw:rw_inst|number[0]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 0.678      ;
; 1.859  ; sdram_controller:sdram_controller_inst|dat_o_r[4]  ; sdram_rw:rw_inst|number[4]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 0.677      ;
; 1.861  ; sdram_controller:sdram_controller_inst|dat_o_r[5]  ; sdram_rw:rw_inst|number[5]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 0.675      ;
; 1.908  ; sdram_controller:sdram_controller_inst|dat_o_r[10] ; sdram_rw:rw_inst|number[10]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.637      ;
; 1.914  ; sdram_controller:sdram_controller_inst|dat_o_r[29] ; sdram_rw:rw_inst|number[29]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.631      ;
; 1.916  ; sdram_controller:sdram_controller_inst|dat_o_r[1]  ; sdram_rw:rw_inst|number[1]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 0.620      ;
; 1.919  ; sdram_controller:sdram_controller_inst|dat_o_r[7]  ; sdram_rw:rw_inst|number[7]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.012     ; 0.601      ;
; 1.919  ; sdram_controller:sdram_controller_inst|dat_o_r[24] ; sdram_rw:rw_inst|number[24]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.626      ;
; 1.920  ; sdram_controller:sdram_controller_inst|dat_o_r[9]  ; sdram_rw:rw_inst|number[9]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.625      ;
; 1.922  ; sdram_controller:sdram_controller_inst|dat_o_r[3]  ; sdram_rw:rw_inst|number[3]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.012     ; 0.598      ;
; 1.924  ; sdram_controller:sdram_controller_inst|dat_o_r[22] ; sdram_rw:rw_inst|number[22]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; -0.012     ; 0.596      ;
; 1.926  ; sdram_controller:sdram_controller_inst|dat_o_r[30] ; sdram_rw:rw_inst|number[30]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.619      ;
; 1.927  ; sdram_controller:sdram_controller_inst|dat_o_r[26] ; sdram_rw:rw_inst|number[26]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.013      ; 0.618      ;
; 1.943  ; sdram_controller:sdram_controller_inst|dat_o_r[20] ; sdram_rw:rw_inst|number[20]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 2.500        ; 0.004      ; 0.593      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[12]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[13]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[14]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[15]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[16]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[17]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[19]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[20]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[21]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[22]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[23]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.143 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[18]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.880      ;
; 17.145 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|addr_i_r[19]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 2.880      ;
; 17.145 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|addr_i_r[20]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 2.880      ;
; 17.145 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|addr_i_r[21]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 2.880      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[12]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[13]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[14]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[15]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[16]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[17]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[19]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[20]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[21]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[22]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[23]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.161 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[18]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 2.862      ;
; 17.163 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|addr_i_r[19]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 2.862      ;
; 17.163 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|addr_i_r[20]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 2.862      ;
; 17.163 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|addr_i_r[21]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 2.862      ;
; 17.250 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|mem_value[24]           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 2.793      ;
+--------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                            ;
+-------+-------------------------------+------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 1.503 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[10] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.024      ;
; 1.503 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[3]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.024      ;
; 1.503 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[11] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.024      ;
; 1.503 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[14] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.024      ;
; 1.503 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[7]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 1.024      ;
; 1.504 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[12]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.009      ; 1.037      ;
; 1.506 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[21]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 1.022      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[8]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[1]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[9]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[2]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[4]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[12] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[5]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[13] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[6]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[15] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[16] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[17] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[18] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[19] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[20] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.612 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|address_r[21] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.002     ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|we_i_r        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[3]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[19]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[2]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[18]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[16]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[0]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[17]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[1]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[23]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[7]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[22]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[6]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[5]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[4]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[20]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[24]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[8]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[9]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[25]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[28]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[29]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[13]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[26]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[10]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[11]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[27]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[30]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[14]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.001     ; 0.917      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[15]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.614 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|dat_i_r[31]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.000      ; 0.918      ;
; 1.665 ; sdram_rw:rw_inst|rw_cntr[11]  ; sdram_controller:sdram_controller_inst|address_r[12] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.862      ;
; 1.733 ; sdram_rw:rw_inst|rw_cntr[3]   ; sdram_controller:sdram_controller_inst|address_r[4]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.794      ;
; 1.737 ; sdram_rw:rw_inst|rw_cntr[0]   ; sdram_controller:sdram_controller_inst|address_r[1]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.790      ;
; 1.739 ; sdram_rw:rw_inst|rw_cntr[7]   ; sdram_controller:sdram_controller_inst|address_r[8]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.788      ;
; 1.739 ; sdram_rw:rw_inst|rw_cntr[5]   ; sdram_controller:sdram_controller_inst|address_r[6]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.788      ;
; 1.796 ; sdram_rw:rw_inst|dat_i_r[21]  ; sdram_controller:sdram_controller_inst|dat_i_r[21]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.009     ; 0.727      ;
; 1.811 ; sdram_rw:rw_inst|rw_cntr[8]   ; sdram_controller:sdram_controller_inst|address_r[9]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.716      ;
; 1.818 ; sdram_rw:rw_inst|rw_cntr[10]  ; sdram_controller:sdram_controller_inst|address_r[11] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.008     ; 0.706      ;
; 1.819 ; sdram_rw:rw_inst|rw_cntr[1]   ; sdram_controller:sdram_controller_inst|address_r[2]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.708      ;
; 1.831 ; sdram_rw:rw_inst|dat_i_r[23]  ; sdram_controller:sdram_controller_inst|dat_i_r[23]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.697      ;
; 1.838 ; sdram_rw:rw_inst|dat_i_r[5]   ; sdram_controller:sdram_controller_inst|dat_i_r[5]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.689      ;
; 1.840 ; sdram_rw:rw_inst|rw_cntr[6]   ; sdram_controller:sdram_controller_inst|address_r[7]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.008     ; 0.684      ;
; 1.841 ; sdram_rw:rw_inst|dat_i_r[28]  ; sdram_controller:sdram_controller_inst|dat_i_r[28]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.686      ;
; 1.841 ; sdram_rw:rw_inst|rw_cntr[2]   ; sdram_controller:sdram_controller_inst|address_r[3]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.008     ; 0.683      ;
; 1.844 ; sdram_rw:rw_inst|dat_i_r[11]  ; sdram_controller:sdram_controller_inst|dat_i_r[11]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.683      ;
; 1.847 ; sdram_rw:rw_inst|dat_i_r[25]  ; sdram_controller:sdram_controller_inst|dat_i_r[25]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.680      ;
; 1.849 ; sdram_rw:rw_inst|dat_i_r[31]  ; sdram_controller:sdram_controller_inst|dat_i_r[31]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.678      ;
; 1.857 ; sdram_rw:rw_inst|rw_cntr[12]  ; sdram_controller:sdram_controller_inst|address_r[13] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 0.679      ;
; 1.862 ; sdram_rw:rw_inst|dat_i_r[13]  ; sdram_controller:sdram_controller_inst|dat_i_r[13]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.666      ;
; 1.863 ; sdram_rw:rw_inst|rw_cntr[16]  ; sdram_controller:sdram_controller_inst|address_r[17] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 0.673      ;
; 1.864 ; sdram_rw:rw_inst|rw_cntr[4]   ; sdram_controller:sdram_controller_inst|address_r[5]  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.663      ;
; 1.866 ; sdram_rw:rw_inst|dat_i_r[19]  ; sdram_controller:sdram_controller_inst|dat_i_r[19]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.662      ;
; 1.866 ; sdram_rw:rw_inst|dat_i_r[18]  ; sdram_controller:sdram_controller_inst|dat_i_r[18]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.662      ;
; 1.867 ; sdram_rw:rw_inst|rw_cntr[14]  ; sdram_controller:sdram_controller_inst|address_r[15] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 0.669      ;
; 1.868 ; sdram_rw:rw_inst|dat_i_r[7]   ; sdram_controller:sdram_controller_inst|dat_i_r[7]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.660      ;
; 1.871 ; sdram_rw:rw_inst|dat_i_r[2]   ; sdram_controller:sdram_controller_inst|dat_i_r[2]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.657      ;
; 1.873 ; sdram_rw:rw_inst|rw_cntr[17]  ; sdram_controller:sdram_controller_inst|address_r[18] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 0.663      ;
; 1.904 ; sdram_rw:rw_inst|dat_i_r[20]  ; sdram_controller:sdram_controller_inst|dat_i_r[20]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.623      ;
; 1.908 ; sdram_rw:rw_inst|dat_i_r[4]   ; sdram_controller:sdram_controller_inst|dat_i_r[4]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.619      ;
; 1.914 ; sdram_rw:rw_inst|rw_cntr[9]   ; sdram_controller:sdram_controller_inst|address_r[10] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.008     ; 0.610      ;
; 1.916 ; sdram_rw:rw_inst|dat_i_r[8]   ; sdram_controller:sdram_controller_inst|dat_i_r[8]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.611      ;
; 1.922 ; sdram_rw:rw_inst|we_i_r       ; sdram_controller:sdram_controller_inst|we_i_r        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.011     ; 0.599      ;
; 1.922 ; sdram_rw:rw_inst|dat_i_r[24]  ; sdram_controller:sdram_controller_inst|dat_i_r[24]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.605      ;
; 1.924 ; sdram_rw:rw_inst|dat_i_r[1]   ; sdram_controller:sdram_controller_inst|dat_i_r[1]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.603      ;
; 1.928 ; sdram_rw:rw_inst|dat_i_r[9]   ; sdram_controller:sdram_controller_inst|dat_i_r[9]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.599      ;
; 1.932 ; sdram_rw:rw_inst|dat_i_r[6]   ; sdram_controller:sdram_controller_inst|dat_i_r[6]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.595      ;
; 1.936 ; sdram_rw:rw_inst|cyc_i_r      ; sdram_controller:sdram_controller_inst|stb_i_r       ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.008      ; 0.604      ;
; 1.939 ; sdram_rw:rw_inst|dat_i_r[15]  ; sdram_controller:sdram_controller_inst|dat_i_r[15]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.005     ; 0.588      ;
; 1.940 ; sdram_rw:rw_inst|dat_i_r[30]  ; sdram_controller:sdram_controller_inst|dat_i_r[30]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.588      ;
; 1.940 ; sdram_rw:rw_inst|addr_i_r[19] ; sdram_controller:sdram_controller_inst|address_r[19] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.002      ; 0.594      ;
; 1.942 ; sdram_rw:rw_inst|dat_i_r[0]   ; sdram_controller:sdram_controller_inst|dat_i_r[0]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.586      ;
; 1.947 ; sdram_rw:rw_inst|dat_i_r[16]  ; sdram_controller:sdram_controller_inst|dat_i_r[16]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.581      ;
; 1.950 ; sdram_rw:rw_inst|dat_i_r[26]  ; sdram_controller:sdram_controller_inst|dat_i_r[26]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.578      ;
; 1.950 ; sdram_rw:rw_inst|rw_cntr[15]  ; sdram_controller:sdram_controller_inst|address_r[16] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; 0.004      ; 0.586      ;
; 1.951 ; sdram_rw:rw_inst|dat_i_r[27]  ; sdram_controller:sdram_controller_inst|dat_i_r[27]   ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.577      ;
; 1.952 ; sdram_rw:rw_inst|dat_i_r[3]   ; sdram_controller:sdram_controller_inst|dat_i_r[3]    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 2.500        ; -0.004     ; 0.576      ;
+-------+-------------------------------+------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|init_pre_cntr[0]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[0]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|init_pre_cntr[1]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[1]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|init_pre_cntr[2]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[2]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|init_pre_cntr[3]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[3]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|trcd_cntr[0]                          ; sdram_controller:sdram_controller_inst|trcd_cntr[0]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|trcd_cntr[1]                          ; sdram_controller:sdram_controller_inst|trcd_cntr[1]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_PRE      ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_PRE      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|init_done                             ; sdram_controller:sdram_controller_inst|init_done                             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|trc_cntr[1]                           ; sdram_controller:sdram_controller_inst|trc_cntr[1]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|trc_cntr[2]                           ; sdram_controller:sdram_controller_inst|trc_cntr[2]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|do_refresh                            ; sdram_controller:sdram_controller_inst|do_refresh                            ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|stb_i_r                               ; sdram_controller:sdram_controller_inst|stb_i_r                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:sdram_controller_inst|ack_o_r                               ; sdram_controller:sdram_controller_inst|ack_o_r                               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; sdram_controller:sdram_controller_inst|current_state.READ3_ST                ; sdram_controller:sdram_controller_inst|current_state.READ4_ST                ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.240 ; sdram_controller:sdram_controller_inst|dat_i_r[12]                           ; sdram_controller:sdram_controller_inst|dram_dq_r[12]                         ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sdram_controller:sdram_controller_inst|current_state.READ2_ST                ; sdram_controller:sdram_controller_inst|current_state.READ3_ST                ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[15]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[15]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sdram_controller:sdram_controller_inst|current_state.WRITE1_ST               ; sdram_controller:sdram_controller_inst|current_state.WRITE_PRE_ST            ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; sdram_controller:sdram_controller_inst|init_pre_cntr[0]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[1]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ; sdram_controller:sdram_controller_inst|init_done                             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.252 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; sdram_controller:sdram_controller_inst|trcd_cntr[2]                          ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; sdram_controller:sdram_controller_inst|init_pre_cntr[0]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[2]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ; sdram_controller:sdram_controller_inst|trcd_cntr[2]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ; sdram_controller:sdram_controller_inst|trcd_cntr[0]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ; sdram_controller:sdram_controller_inst|current_state.REFRESH_ST              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ; sdram_controller:sdram_controller_inst|dram_we_n_r                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.266 ; sdram_controller:sdram_controller_inst|stb_i_r                               ; sdram_controller:sdram_controller_inst|current_state.ACT_ST                  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.418      ;
; 0.272 ; sdram_controller:sdram_controller_inst|current_state.REFRESH_ST              ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.424      ;
; 0.288 ; sdram_controller:sdram_controller_inst|dat_i_r[21]                           ; sdram_controller:sdram_controller_inst|dram_dq_r[5]                          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.440      ;
; 0.319 ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.471      ;
; 0.321 ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.473      ;
; 0.326 ; sdram_controller:sdram_controller_inst|address_r[19]                         ; sdram_controller:sdram_controller_inst|dram_addr_r[11]                       ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.477      ;
; 0.328 ; sdram_controller:sdram_controller_inst|address_r[20]                         ; sdram_controller:sdram_controller_inst|dram_bank_r[0]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.479      ;
; 0.328 ; sdram_controller:sdram_controller_inst|address_r[21]                         ; sdram_controller:sdram_controller_inst|dram_bank_r[1]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.479      ;
; 0.331 ; sdram_controller:sdram_controller_inst|address_r[8]                          ; sdram_controller:sdram_controller_inst|dram_addr_r[0]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.482      ;
; 0.332 ; sdram_controller:sdram_controller_inst|address_r[1]                          ; sdram_controller:sdram_controller_inst|dram_addr_r[1]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.483      ;
; 0.337 ; sdram_rw:rw_inst|rw_cntr[13]                                                 ; sdram_controller:sdram_controller_inst|address_r[14]                         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.490      ;
; 0.343 ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; sdram_controller:sdram_controller_inst|current_state.READ1_ST                ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.495      ;
; 0.345 ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; sdram_controller:sdram_controller_inst|trc_cntr[3]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.496      ;
; 0.346 ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.497      ;
; 0.347 ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.498      ;
; 0.348 ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; sdram_controller:sdram_controller_inst|trc_cntr[1]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.499      ;
; 0.355 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[0]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[0]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[1]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[1]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sdram_controller:sdram_controller_inst|current_state.WRITE_PRE_ST            ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[12]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[12]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[2]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[2]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[9]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[9]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[11]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[11]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[4]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[4]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[7]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[7]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[13]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[13]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[14]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[14]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[5]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[5]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[7]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[7]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[3]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[3]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[9]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[9]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[10]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[10]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[11]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[11]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[13]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[13]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[0]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[0]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[14]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[14]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[21]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[21]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[23]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[23]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sdram_controller:sdram_controller_inst|init_pre_cntr[1]                      ; sdram_controller:sdram_controller_inst|init_pre_cntr[2]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[16]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[16]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[19]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[19]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; sdram_controller:sdram_controller_inst|trc_cntr[0]                           ; sdram_controller:sdram_controller_inst|trc_cntr[2]                           ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; sdram_controller:sdram_controller_inst|init_done                             ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sdram_controller:sdram_controller_inst|init_done                             ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[3]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[3]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[8]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[8]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[10]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[10]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[5]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[5]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[6]                    ; sdram_controller:sdram_controller_inst|wait_200us_cntr[6]                    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sdram_controller:sdram_controller_inst|wait_200us_cntr[12]                   ; sdram_controller:sdram_controller_inst|wait_200us_cntr[12]                   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[1]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[1]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[2]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[2]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[20]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[20]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[22]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[22]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[24]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[24]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; sdram_controller:sdram_controller_inst|dram_bank_r[1]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[4]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[4]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[6]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[6]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[15]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[15]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ; sdram_controller:sdram_controller_inst|dram_bank_r[0]                        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[8]                      ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[8]                      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[17]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[17]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[18]                     ; sdram_controller:sdram_controller_inst|rfsh_int_cntr[18]                     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                                      ;
+-------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST           ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_rw:rw_inst|state.WAIT_READ_ACK_ST            ; sdram_rw:rw_inst|state.WAIT_READ_ACK_ST  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_rw:rw_inst|cyc_i_r                           ; sdram_rw:rw_inst|cyc_i_r                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_rw:rw_inst|we_i_r                            ; sdram_rw:rw_inst|we_i_r                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_rw:rw_inst|red_led_r[0]                      ; sdram_rw:rw_inst|red_led_r[0]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_rw:rw_inst|state.DONE_ST                     ; sdram_rw:rw_inst|state.DONE_ST           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_rw:rw_inst|green_led_r[0]                    ; sdram_rw:rw_inst|green_led_r[0]          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; sdram_rw:rw_inst|addr_i_r[21]                      ; sdram_rw:rw_inst|addr_i_r[21]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.390      ;
; 0.243 ; sdram_rw:rw_inst|red_led_r[0]                      ; sdram_rw:rw_inst|green_led_r[0]          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.250 ; sdram_rw:rw_inst|rw_cntr[23]                       ; sdram_rw:rw_inst|rw_cntr[23]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; sdram_rw:rw_inst|cntr[23]                          ; sdram_rw:rw_inst|cntr[23]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.256 ; sdram_rw:rw_inst|state.WRITE_ST                    ; sdram_rw:rw_inst|we_i_r                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.408      ;
; 0.309 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|state.WRITE_ST          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.461      ;
; 0.356 ; sdram_rw:rw_inst|addr_i_r[19]                      ; sdram_rw:rw_inst|addr_i_r[19]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; sdram_rw:rw_inst|cntr[12]                          ; sdram_rw:rw_inst|cntr[12]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; sdram_rw:rw_inst|rw_cntr[12]                       ; sdram_rw:rw_inst|rw_cntr[12]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.511      ;
; 0.362 ; sdram_rw:rw_inst|cntr[5]                           ; sdram_rw:rw_inst|cntr[5]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; sdram_rw:rw_inst|cntr[7]                           ; sdram_rw:rw_inst|cntr[7]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[10]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sdram_rw:rw_inst|rw_cntr[11]                       ; sdram_rw:rw_inst|rw_cntr[11]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sdram_rw:rw_inst|state.READ_ST                     ; sdram_rw:rw_inst|we_i_r                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sdram_rw:rw_inst|rw_cntr[5]                        ; sdram_rw:rw_inst|rw_cntr[5]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sdram_rw:rw_inst|rw_cntr[7]                        ; sdram_rw:rw_inst|rw_cntr[7]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sdram_rw:rw_inst|cntr[13]                          ; sdram_rw:rw_inst|cntr[13]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST           ; sdram_rw:rw_inst|state.WRITE_WAIT_ST     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sdram_rw:rw_inst|rw_cntr[9]                        ; sdram_rw:rw_inst|rw_cntr[9]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sdram_rw:rw_inst|cntr[0]                           ; sdram_rw:rw_inst|cntr[0]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sdram_rw:rw_inst|cntr[9]                           ; sdram_rw:rw_inst|cntr[9]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sdram_rw:rw_inst|cntr[10]                          ; sdram_rw:rw_inst|cntr[10]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sdram_rw:rw_inst|cntr[11]                          ; sdram_rw:rw_inst|cntr[11]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sdram_rw:rw_inst|cntr[3]                           ; sdram_rw:rw_inst|cntr[3]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; sdram_rw:rw_inst|addr_i_r[20]                      ; sdram_rw:rw_inst|addr_i_r[20]            ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; sdram_rw:rw_inst|rw_cntr[3]                        ; sdram_rw:rw_inst|rw_cntr[3]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sdram_rw:rw_inst|rw_cntr[13]                       ; sdram_rw:rw_inst|rw_cntr[13]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sdram_rw:rw_inst|rw_cntr[21]                       ; sdram_rw:rw_inst|rw_cntr[21]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sdram_rw:rw_inst|cntr[14]                          ; sdram_rw:rw_inst|cntr[14]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; sdram_rw:rw_inst|cntr[21]                          ; sdram_rw:rw_inst|cntr[21]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; sdram_rw:rw_inst|rw_cntr[0]                        ; sdram_rw:rw_inst|rw_cntr[0]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sdram_rw:rw_inst|rw_cntr[19]                       ; sdram_rw:rw_inst|rw_cntr[19]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sdram_rw:rw_inst|cntr[16]                          ; sdram_rw:rw_inst|cntr[16]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; sdram_rw:rw_inst|cntr[19]                          ; sdram_rw:rw_inst|cntr[19]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; sdram_rw:rw_inst|rw_cntr[14]                       ; sdram_rw:rw_inst|rw_cntr[14]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sdram_rw:rw_inst|rw_cntr[16]                       ; sdram_rw:rw_inst|rw_cntr[16]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; sdram_rw:rw_inst|state.DONE_ST                     ; sdram_rw:rw_inst|green_led_r[0]          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; sdram_rw:rw_inst|cntr[20]                          ; sdram_rw:rw_inst|cntr[20]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; sdram_rw:rw_inst|state.READ_ST                     ; sdram_rw:rw_inst|state.WAIT_READ_ACK_ST  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; sdram_rw:rw_inst|cntr[22]                          ; sdram_rw:rw_inst|cntr[22]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; sdram_rw:rw_inst|rw_cntr[20]                       ; sdram_rw:rw_inst|rw_cntr[20]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; sdram_rw:rw_inst|rw_cntr[8]                        ; sdram_rw:rw_inst|rw_cntr[8]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; sdram_rw:rw_inst|rw_cntr[22]                       ; sdram_rw:rw_inst|rw_cntr[22]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; sdram_rw:rw_inst|cntr[1]                           ; sdram_rw:rw_inst|cntr[1]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; sdram_rw:rw_inst|cntr[2]                           ; sdram_rw:rw_inst|cntr[2]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; sdram_rw:rw_inst|rw_cntr[4]                        ; sdram_rw:rw_inst|rw_cntr[4]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sdram_rw:rw_inst|cntr[4]                           ; sdram_rw:rw_inst|cntr[4]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sdram_rw:rw_inst|cntr[6]                           ; sdram_rw:rw_inst|cntr[6]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sdram_rw:rw_inst|cntr[15]                          ; sdram_rw:rw_inst|cntr[15]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; sdram_rw:rw_inst|rw_cntr[1]                        ; sdram_rw:rw_inst|rw_cntr[1]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sdram_rw:rw_inst|rw_cntr[2]                        ; sdram_rw:rw_inst|rw_cntr[2]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sdram_rw:rw_inst|rw_cntr[6]                        ; sdram_rw:rw_inst|rw_cntr[6]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sdram_rw:rw_inst|cntr[8]                           ; sdram_rw:rw_inst|cntr[8]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sdram_rw:rw_inst|cntr[17]                          ; sdram_rw:rw_inst|cntr[17]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sdram_rw:rw_inst|rw_cntr[18]                       ; sdram_rw:rw_inst|rw_cntr[18]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; sdram_rw:rw_inst|rw_cntr[15]                       ; sdram_rw:rw_inst|rw_cntr[15]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; sdram_rw:rw_inst|cntr[18]                          ; sdram_rw:rw_inst|cntr[18]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; sdram_rw:rw_inst|rw_cntr[17]                       ; sdram_rw:rw_inst|rw_cntr[17]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; sdram_rw:rw_inst|state.WRITE_WAIT_ST               ; sdram_rw:rw_inst|state.START_READ_ST     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.533      ;
; 0.396 ; sdram_rw:rw_inst|state.WRITE_ST                    ; sdram_rw:rw_inst|state.WAIT_WRITE_ACK_ST ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.548      ;
; 0.437 ; sdram_controller:sdram_controller_inst|dat_o_r[20] ; sdram_rw:rw_inst|number[20]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.593      ;
; 0.453 ; sdram_controller:sdram_controller_inst|dat_o_r[26] ; sdram_rw:rw_inst|number[26]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 0.618      ;
; 0.454 ; sdram_controller:sdram_controller_inst|dat_o_r[30] ; sdram_rw:rw_inst|number[30]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 0.619      ;
; 0.456 ; sdram_controller:sdram_controller_inst|dat_o_r[22] ; sdram_rw:rw_inst|number[22]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 0.596      ;
; 0.457 ; sdram_rw:rw_inst|mem_value[16]                     ; sdram_rw:rw_inst|dat_i_r[16]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 0.598      ;
; 0.458 ; sdram_controller:sdram_controller_inst|dat_o_r[3]  ; sdram_rw:rw_inst|number[3]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 0.598      ;
; 0.460 ; sdram_controller:sdram_controller_inst|dat_o_r[9]  ; sdram_rw:rw_inst|number[9]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 0.625      ;
; 0.460 ; sdram_rw:rw_inst|mem_value[25]                     ; sdram_rw:rw_inst|dat_i_r[25]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.603      ;
; 0.461 ; sdram_controller:sdram_controller_inst|dat_o_r[7]  ; sdram_rw:rw_inst|number[7]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.012     ; 0.601      ;
; 0.461 ; sdram_controller:sdram_controller_inst|dat_o_r[24] ; sdram_rw:rw_inst|number[24]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 0.626      ;
; 0.464 ; sdram_controller:sdram_controller_inst|dat_o_r[1]  ; sdram_rw:rw_inst|number[1]               ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.620      ;
; 0.466 ; sdram_controller:sdram_controller_inst|dat_o_r[29] ; sdram_rw:rw_inst|number[29]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 0.631      ;
; 0.468 ; sdram_rw:rw_inst|mem_value[24]                     ; sdram_rw:rw_inst|dat_i_r[24]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.611      ;
; 0.472 ; sdram_controller:sdram_controller_inst|dat_o_r[10] ; sdram_rw:rw_inst|number[10]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 0.637      ;
; 0.478 ; sdram_rw:rw_inst|mem_value[9]                      ; sdram_rw:rw_inst|dat_i_r[9]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 0.613      ;
; 0.481 ; sdram_rw:rw_inst|mem_value[4]                      ; sdram_rw:rw_inst|dat_i_r[4]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 0.616      ;
; 0.482 ; sdram_rw:rw_inst|mem_value[21]                     ; sdram_rw:rw_inst|dat_i_r[21]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.625      ;
; 0.484 ; sdram_rw:rw_inst|mem_value[15]                     ; sdram_rw:rw_inst|dat_i_r[15]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 0.619      ;
; 0.491 ; sdram_rw:rw_inst|mem_value[5]                      ; sdram_rw:rw_inst|dat_i_r[5]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.017     ; 0.626      ;
; 0.495 ; sdram_rw:rw_inst|cntr[12]                          ; sdram_rw:rw_inst|cntr[13]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; sdram_rw:rw_inst|rw_cntr[12]                       ; sdram_rw:rw_inst|rw_cntr[13]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.649      ;
; 0.500 ; sdram_rw:rw_inst|cntr[5]                           ; sdram_rw:rw_inst|cntr[6]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; sdram_rw:rw_inst|cntr[7]                           ; sdram_rw:rw_inst|cntr[8]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; sdram_rw:rw_inst|rw_cntr[10]                       ; sdram_rw:rw_inst|rw_cntr[11]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; sdram_rw:rw_inst|cntr[13]                          ; sdram_rw:rw_inst|cntr[14]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; sdram_rw:rw_inst|rw_cntr[7]                        ; sdram_rw:rw_inst|rw_cntr[8]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; sdram_rw:rw_inst|rw_cntr[5]                        ; sdram_rw:rw_inst|rw_cntr[6]              ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; sdram_rw:rw_inst|rw_cntr[9]                        ; sdram_rw:rw_inst|rw_cntr[10]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; sdram_rw:rw_inst|cntr[9]                           ; sdram_rw:rw_inst|cntr[10]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; sdram_rw:rw_inst|cntr[10]                          ; sdram_rw:rw_inst|cntr[11]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; sdram_rw:rw_inst|cntr[0]                           ; sdram_rw:rw_inst|cntr[1]                 ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; sdram_rw:rw_inst|rw_cntr[13]                       ; sdram_rw:rw_inst|rw_cntr[14]             ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; sdram_rw:rw_inst|cntr[21]                          ; sdram_rw:rw_inst|cntr[22]                ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------+------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------+
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|ack_o_r                               ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|ack_o_r                               ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[10]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[10]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[11]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[11]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[12]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[12]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[13]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[13]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[14]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[14]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[15]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[15]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[16]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[16]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[17]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[17]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[18]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[18]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[19]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[19]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[1]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[1]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[20]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[20]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[21]                         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[21]                         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[2]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[2]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[3]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[3]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[4]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[4]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[5]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[5]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[6]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[6]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[7]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[7]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[8]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[8]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[9]                          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|address_r[9]                          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_DONE_ST       ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_IDLE          ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_INIT_PRE      ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_MODE_REG      ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_MODE_REG      ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_200us    ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_MODE_REG ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_PRE      ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_init_state.INIT_WAIT_PRE      ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.ACT_ST                  ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.ACT_ST                  ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.IDLE_ST                 ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.PRE_ST                  ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ0_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ1_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ1_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ2_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ2_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ3_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ3_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ4_ST                ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ4_ST                ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ_PRE_ST             ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.READ_PRE_ST             ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.REFRESH_ST              ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.REFRESH_ST              ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.REFRESH_WAIT_ST         ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WAIT_ACT_ST             ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WAIT_PRE_ST             ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE0_ST               ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE1_ST               ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE1_ST               ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE_PRE_ST            ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|current_state.WRITE_PRE_ST            ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[0]                            ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[0]                            ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[10]                           ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[10]                           ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[11]                           ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[11]                           ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[12]                           ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[12]                           ;
; 2.750 ; 3.750        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[13]                           ;
; 2.750 ; 3.750        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; sdram_controller:sdram_controller_inst|dat_i_r[13]                           ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|addr_i_r[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[10]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[10]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[11]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[11]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[12]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[12]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[13]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[13]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[14]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[14]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[15]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[15]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[16]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[16]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[17]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[17]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[18]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[18]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[19]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[19]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[20]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[20]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[21]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[21]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[22]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[22]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[23]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[23]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[2]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[2]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[3]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[3]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[4]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[4]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[5]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[5]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[6]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[6]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[7]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[7]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[8]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[8]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[9]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cntr[9]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cyc_i_r      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|cyc_i_r      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[16]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[16]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[17]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[17]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[18]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[18]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[19]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[19]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[20]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[20]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[21]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[21]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[22]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[22]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[23]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[23]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[24]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[24]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[25]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[25]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[26]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[26]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[27]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[27]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[28]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[28]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[29]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; sdram_rw:rw_inst|dat_i_r[29]  ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-------+-------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.779 ; 3.779 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.663 ; 3.663 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.727 ; 3.727 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.661 ; 3.661 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.779 ; 3.779 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.732 ; 3.732 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.763 ; 3.763 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.672 ; 3.672 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.584 ; 3.584 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.609 ; 3.609 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.617 ; 3.617 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.588 ; 3.588 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.679 ; 3.679 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.702 ; 3.702 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.608 ; 3.608 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.677 ; 3.677 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+--------------+------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; -3.463 ; -3.463 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.543 ; -3.543 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.604 ; -3.604 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -3.540 ; -3.540 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.657 ; -3.657 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.611 ; -3.611 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.642 ; -3.642 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -3.549 ; -3.549 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.577 ; -3.577 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.463 ; -3.463 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.488 ; -3.488 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.496 ; -3.496 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.468 ; -3.468 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -3.559 ; -3.559 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.579 ; -3.579 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.488 ; -3.488 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.557 ; -3.557 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.165  ; 2.165  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.019  ; 2.019  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.144  ; 2.144  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.016  ; 2.016  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.017  ; 2.017  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.015  ; 2.015  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.129  ; 2.129  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.045  ; 2.045  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.053  ; 2.053  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.060  ; 2.060  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.165  ; 2.165  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50   ; 2.370  ; 2.370  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.349  ; 2.349  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.350  ; 2.350  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.440  ; 2.440  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.141  ; 2.141  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.290  ; 2.290  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.185  ; 2.185  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.204  ; 2.204  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.064  ; 2.064  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.157  ; 2.157  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.169  ; 2.169  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.228  ; 2.228  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.225  ; 2.225  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.099  ; 2.099  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.194  ; 2.194  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.440  ; 2.440  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.216  ; 2.216  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.197  ; 2.197  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.324  ; 2.324  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.347  ; 2.347  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.379  ; 2.379  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; LEDG[*]        ; CLOCK_50   ; 3.799  ; 3.799  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  LEDG[1]       ; CLOCK_50   ; 3.799  ; 3.799  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; LEDR           ; CLOCK_50   ; 2.375  ; 2.375  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.814 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.814 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.015  ; 2.015  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.019  ; 2.019  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.144  ; 2.144  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.016  ; 2.016  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.017  ; 2.017  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.015  ; 2.015  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.129  ; 2.129  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.045  ; 2.045  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.053  ; 2.053  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.060  ; 2.060  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.165  ; 2.165  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50   ; 2.370  ; 2.370  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.349  ; 2.349  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.350  ; 2.350  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.064  ; 2.064  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.141  ; 2.141  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.290  ; 2.290  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.185  ; 2.185  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.204  ; 2.204  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.064  ; 2.064  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.157  ; 2.157  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.169  ; 2.169  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.228  ; 2.228  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.225  ; 2.225  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.099  ; 2.099  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.194  ; 2.194  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.440  ; 2.440  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.216  ; 2.216  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.197  ; 2.197  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.324  ; 2.324  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.347  ; 2.347  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.379  ; 2.379  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; LEDG[*]        ; CLOCK_50   ; 3.799  ; 3.799  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  LEDG[1]       ; CLOCK_50   ; 3.799  ; 3.799  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; LEDR           ; CLOCK_50   ; 2.375  ; 2.375  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.814 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.814 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                          ;
+--------------+------------+-------+------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-------+------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.262 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.394 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.424 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.424 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.391 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.391 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.391 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.391 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.292 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.262 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.292 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.292 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.289 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.289 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.299 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.299 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.315 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                  ;
+--------------+------------+-------+------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-------+------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.262 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.394 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.424 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.424 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.391 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.391 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.391 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.391 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.292 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.262 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.292 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.292 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.289 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.289 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.299 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.299 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.315 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                  ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.262     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.394     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.424     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.424     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.391     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.391     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.391     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.391     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.292     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.262     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.292     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.292     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.289     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.289     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.299     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.299     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.315     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                          ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.262     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.394     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.424     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.424     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.391     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.391     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.391     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.391     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.292     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.262     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.292     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.292     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.289     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.289     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.299     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.299     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.315     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+---------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 0.466 ; 0.215 ; N/A      ; N/A     ; 2.750               ;
;  CLOCK_50                             ; N/A   ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  pll_inst|altpll_component|pll|clk[0] ; 0.471 ; 0.215 ; N/A      ; N/A     ; 2.750               ;
;  pll_inst|altpll_component|pll|clk[1] ; 0.466 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
; Design-wide TNS                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                             ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|pll|clk[1] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+--------------+------------+-------+-------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+--------------+------------+-------+-------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 6.373 ; 6.373 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 6.204 ; 6.204 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 6.278 ; 6.278 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 6.182 ; 6.182 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 6.373 ; 6.373 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 6.273 ; 6.273 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 6.344 ; 6.344 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 6.203 ; 6.203 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 6.223 ; 6.223 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.973 ; 5.973 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 5.996 ; 5.996 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 5.988 ; 5.988 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.974 ; 5.974 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 6.098 ; 6.098 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 6.146 ; 6.146 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.997 ; 5.997 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 6.214 ; 6.214 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+--------------+------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; -3.463 ; -3.463 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.543 ; -3.543 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.604 ; -3.604 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -3.540 ; -3.540 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.657 ; -3.657 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.611 ; -3.611 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.642 ; -3.642 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -3.549 ; -3.549 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.577 ; -3.577 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.463 ; -3.463 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.488 ; -3.488 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.496 ; -3.496 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.468 ; -3.468 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -3.559 ; -3.559 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.579 ; -3.579 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.488 ; -3.488 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.557 ; -3.557 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 4.401  ; 4.401  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.087  ; 4.087  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 4.360  ; 4.360  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.068  ; 4.068  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.089  ; 4.089  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.126  ; 4.126  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.075  ; 4.075  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.072  ; 4.072  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.344  ; 4.344  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.108  ; 4.108  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.125  ; 4.125  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.128  ; 4.128  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.401  ; 4.401  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50   ; 4.762  ; 4.762  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50   ; 4.727  ; 4.727  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.742  ; 4.742  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.948  ; 4.948  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.356  ; 4.356  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 4.637  ; 4.637  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 4.449  ; 4.449  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 4.165  ; 4.165  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.373  ; 4.373  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.394  ; 4.394  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 4.468  ; 4.468  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 4.483  ; 4.483  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 4.200  ; 4.200  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 4.410  ; 4.410  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 4.423  ; 4.423  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 4.948  ; 4.948  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 4.443  ; 4.443  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 4.720  ; 4.720  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.744  ; 4.744  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.789  ; 4.789  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; LEDG[*]        ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  LEDG[1]       ; CLOCK_50   ; 7.761  ; 7.761  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; LEDR           ; CLOCK_50   ; 4.661  ; 4.661  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.100 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.100 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.015  ; 2.015  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.019  ; 2.019  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.144  ; 2.144  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.016  ; 2.016  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.037  ; 2.037  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.017  ; 2.017  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.015  ; 2.015  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.129  ; 2.129  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.045  ; 2.045  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.053  ; 2.053  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.060  ; 2.060  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.165  ; 2.165  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50   ; 2.370  ; 2.370  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.349  ; 2.349  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.350  ; 2.350  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.064  ; 2.064  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.141  ; 2.141  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.290  ; 2.290  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.185  ; 2.185  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.204  ; 2.204  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.064  ; 2.064  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.157  ; 2.157  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.169  ; 2.169  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.228  ; 2.228  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.225  ; 2.225  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.099  ; 2.099  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.193  ; 2.193  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.194  ; 2.194  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.440  ; 2.440  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.216  ; 2.216  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.197  ; 2.197  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.324  ; 2.324  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.347  ; 2.347  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.379  ; 2.379  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; LEDG[*]        ; CLOCK_50   ; 3.799  ; 3.799  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  LEDG[1]       ; CLOCK_50   ; 3.799  ; 3.799  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; LEDR           ; CLOCK_50   ; 2.375  ; 2.375  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.814 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.814 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 1649     ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 109      ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 69       ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 5219     ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 1649     ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[0] ; 109      ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[1] ; 69       ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 5219     ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Tue Oct 31 16:41:37 2017
Info: Command: quartus_sta sram_example -c sram_example
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sram_example.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 8 -duty_cycle 50.00 -name {pll_inst|altpll_component|pll|clk[0]} {pll_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {pll_inst|altpll_component|pll|clk[1]} {pll_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 8 -phase -142.50 -duty_cycle 50.00 -name {pll_inst|altpll_component|pll|clk[2]} {pll_inst|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.466
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.466         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):     0.471         0.000 pll_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 pll_inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.750
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.750         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 1.490
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.490         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):     1.503         0.000 pll_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 pll_inst|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.750
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.750         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Tue Oct 31 16:41:39 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


