Fitter report for CPUdiseno
Fri May 12 17:51:13 2017
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Fri May 12 17:51:13 2017         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; CPUdiseno                                     ;
; Top-level Entity Name              ; cpu                                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 438 / 18,752 ( 2 % )                          ;
;     Total combinational functions  ; 344 / 18,752 ( 2 % )                          ;
;     Dedicated logic registers      ; 180 / 18,752 ( < 1 % )                        ;
; Total registers                    ; 180                                           ;
; Total pins                         ; 76 / 315 ( 24 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 606 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 606 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 603     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/alumno/DisenoProcesador/output_files/CPUdiseno.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 438 / 18,752 ( 2 % )   ;
;     -- Combinational with no register       ; 258                    ;
;     -- Register only                        ; 94                     ;
;     -- Combinational with a register        ; 86                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 291                    ;
;     -- 3 input functions                    ; 31                     ;
;     -- <=2 input functions                  ; 22                     ;
;     -- Register only                        ; 94                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 327                    ;
;     -- arithmetic mode                      ; 17                     ;
;                                             ;                        ;
; Total registers*                            ; 180 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 180 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 32 / 1,172 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 76 / 315 ( 24 % )      ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 7%           ;
; Maximum fan-out                             ; 171                    ;
; Highest non-global fan-out                  ; 41                     ;
; Total fan-out                               ; 2006                   ;
; Average fan-out                             ; 3.02                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 438 / 18752 ( 2 % )   ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 258                   ; 0                              ;
;     -- Register only                        ; 94                    ; 0                              ;
;     -- Combinational with a register        ; 86                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 291                   ; 0                              ;
;     -- 3 input functions                    ; 31                    ; 0                              ;
;     -- <=2 input functions                  ; 22                    ; 0                              ;
;     -- Register only                        ; 94                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 327                   ; 0                              ;
;     -- arithmetic mode                      ; 17                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 180                   ; 0                              ;
;     -- Dedicated logic registers            ; 180 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 32 / 1172 ( 3 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 76                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2006                  ; 0                              ;
;     -- Registered Connections               ; 458                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 34                    ; 0                              ;
;     -- Output Ports                         ; 42                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Pe0[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe0[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe0[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe0[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe0[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe0[5] ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe0[6] ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe0[7] ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe1[0] ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe1[1] ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe1[2] ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Pe1[3] ; V15   ; 7        ; 46           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe1[4] ; H11   ; 3        ; 20           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe1[5] ; AA4   ; 8        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe1[6] ; H8    ; 3        ; 7            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe1[7] ; U8    ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe2[0] ; G8    ; 3        ; 7            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe2[1] ; C18   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe2[2] ; R2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe2[3] ; A9    ; 3        ; 15           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe2[4] ; AB3   ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe2[5] ; P18   ; 6        ; 50           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe2[6] ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe2[7] ; AB4   ; 8        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe3[0] ; H13   ; 4        ; 37           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe3[1] ; G21   ; 5        ; 50           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe3[2] ; B17   ; 4        ; 37           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe3[3] ; K20   ; 5        ; 50           ; 17           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe3[4] ; D14   ; 4        ; 35           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe3[5] ; E14   ; 4        ; 35           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe3[6] ; J17   ; 5        ; 50           ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Pe3[7] ; F14   ; 4        ; 35           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk    ; D12   ; 3        ; 24           ; 27           ; 2           ; 10                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset  ; M1    ; 1        ; 0            ; 13           ; 2           ; 23                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; PC_out[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[1] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[2] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[3] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[4] ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[5] ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[6] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[7] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[8] ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC_out[9] ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps0[0]    ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps0[1]    ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps0[2]    ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps0[3]    ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps0[4]    ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps0[5]    ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps0[6]    ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps0[7]    ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps1[0]    ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps1[1]    ; H16   ; 5        ; 50           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps1[2]    ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps1[3]    ; E21   ; 5        ; 50           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps1[4]    ; J21   ; 5        ; 50           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps1[5]    ; F22   ; 5        ; 50           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps1[6]    ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps1[7]    ; J18   ; 5        ; 50           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps2[0]    ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps2[1]    ; K21   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps2[2]    ; H17   ; 5        ; 50           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps2[3]    ; H19   ; 5        ; 50           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps2[4]    ; J19   ; 5        ; 50           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps2[5]    ; F21   ; 5        ; 50           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps2[6]    ; L18   ; 5        ; 50           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps2[7]    ; K22   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps3[0]    ; M18   ; 6        ; 50           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps3[1]    ; G22   ; 5        ; 50           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps3[2]    ; L19   ; 5        ; 50           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps3[3]    ; H18   ; 5        ; 50           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps3[4]    ; J22   ; 5        ; 50           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps3[5]    ; J15   ; 5        ; 50           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps3[6]    ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ps3[7]    ; J20   ; 5        ; 50           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 41 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 5 / 43 ( 12 % )  ; 3.3V          ; --           ;
; 4        ; 6 / 40 ( 15 % )  ; 3.3V          ; --           ;
; 5        ; 23 / 39 ( 59 % ) ; 3.3V          ; --           ;
; 6        ; 30 / 36 ( 83 % ) ; 3.3V          ; --           ;
; 7        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 8        ; 6 / 43 ( 14 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; Pe2[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; Pe1[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; Pe2[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; Pe2[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; Pe2[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; Pe3[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; Pe2[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; Pe3[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; Pe3[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; ps1[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; Pe3[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; ps2[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 224        ; 5        ; ps1[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; Pe2[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; Pe3[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 222        ; 5        ; ps3[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; Pe1[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; Pe1[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; Pe3[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; ps1[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 226        ; 5        ; ps2[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 225        ; 5        ; ps3[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H19      ; 214        ; 5        ; ps2[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; ps3[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; Pe3[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 217        ; 5        ; ps1[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 216        ; 5        ; ps2[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 213        ; 5        ; ps3[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 211        ; 5        ; ps1[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 212        ; 5        ; ps3[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; Pe3[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 209        ; 5        ; ps2[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 210        ; 5        ; ps2[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; ps2[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 207        ; 5        ; ps3[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; Pe0[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; Pe0[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; Pe0[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; ps3[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; ps1[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; Pe0[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; ps2[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; ps1[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 200        ; 6        ; ps1[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; ps3[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; Pe2[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; Pe2[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; PC_out[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; PC_out[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; PC_out[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; PC_out[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; Pe1[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; Pe1[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; PC_out[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; Pe1[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; Pe1[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; Pe0[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; Pe0[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; PC_out[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; PC_out[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; ps0[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; ps0[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; Pe0[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; Pe1[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; PC_out[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; ps0[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; ps0[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; Pe0[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; ps0[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; ps0[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; PC_out[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; PC_out[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; ps0[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; ps0[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                     ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; Compilation Hierarchy Node     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                       ; Library Name ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; |cpu                           ; 438 (0)     ; 180 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 76   ; 0            ; 258 (0)      ; 94 (0)            ; 86 (0)           ; |cpu                                      ;              ;
;    |microc:camino|             ; 427 (0)     ; 180 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (0)      ; 94 (0)            ; 86 (0)           ; |cpu|microc:camino                        ;              ;
;       |alu:alu0|               ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |cpu|microc:camino|alu:alu0               ;              ;
;       |dec2_4:decodificador|   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |cpu|microc:camino|dec2_4:decodificador   ;              ;
;       |memprog:memory|         ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 1 (1)            ; |cpu|microc:camino|memprog:memory         ;              ;
;       |mux2:epe|               ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 6 (6)            ; |cpu|microc:camino|mux2:epe               ;              ;
;       |mux2:sps|               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cpu|microc:camino|mux2:sps               ;              ;
;       |regfile:banco|          ; 280 (280)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (152)    ; 70 (70)           ; 58 (58)          ; |cpu|microc:camino|regfile:banco          ;              ;
;       |registro:PC|            ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |cpu|microc:camino|registro:PC            ;              ;
;       |registro_jal:port_sal0| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |cpu|microc:camino|registro_jal:port_sal0 ;              ;
;       |registro_jal:port_sal1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cpu|microc:camino|registro_jal:port_sal1 ;              ;
;       |registro_jal:port_sal2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |cpu|microc:camino|registro_jal:port_sal2 ;              ;
;       |registro_jal:port_sal3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |cpu|microc:camino|registro_jal:port_sal3 ;              ;
;       |registro_jal:reg_jal|   ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cpu|microc:camino|registro_jal:reg_jal   ;              ;
;       |sum:sumadorPC|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cpu|microc:camino|sum:sumadorPC          ;              ;
;    |uc:uc0|                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |cpu|uc:uc0                               ;              ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Pe1[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe1[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe1[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe1[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe1[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe2[0]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe2[1]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe2[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Pe2[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe2[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe2[5]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Pe2[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe2[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ps0[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps0[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps0[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps0[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps0[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps0[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps0[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps0[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps1[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps1[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps1[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps1[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps1[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps1[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps1[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps1[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps2[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps2[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps2[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps2[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps2[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps2[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps2[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps2[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps3[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps3[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps3[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps3[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps3[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps3[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps3[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; ps3[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[7] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[8] ; Output   ; --            ; --            ; --                    ; --  ;
; PC_out[9] ; Output   ; --            ; --            ; --                    ; --  ;
; reset     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe3[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Pe1[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Pe0[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Pe3[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Pe1[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Pe0[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Pe3[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Pe1[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Pe0[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Pe3[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Pe0[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe3[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Pe0[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe3[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Pe0[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe3[6]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Pe0[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Pe3[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Pe0[7]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; Pe1[3]                                ;                   ;         ;
; Pe1[4]                                ;                   ;         ;
; Pe1[5]                                ;                   ;         ;
; Pe1[6]                                ;                   ;         ;
; Pe1[7]                                ;                   ;         ;
; Pe2[0]                                ;                   ;         ;
; Pe2[1]                                ;                   ;         ;
; Pe2[2]                                ;                   ;         ;
; Pe2[3]                                ;                   ;         ;
; Pe2[4]                                ;                   ;         ;
; Pe2[5]                                ;                   ;         ;
; Pe2[6]                                ;                   ;         ;
; Pe2[7]                                ;                   ;         ;
; reset                                 ;                   ;         ;
; clk                                   ;                   ;         ;
; Pe3[0]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[0]~4  ; 1                 ; 6       ;
; Pe1[0]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[0]~4  ; 1                 ; 6       ;
; Pe0[0]                                ;                   ;         ;
; Pe3[1]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[1]~7  ; 0                 ; 6       ;
; Pe1[1]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[1]~7  ; 0                 ; 6       ;
; Pe0[1]                                ;                   ;         ;
; Pe3[2]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[2]~10 ; 1                 ; 6       ;
; Pe1[2]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[2]~10 ; 0                 ; 6       ;
; Pe0[2]                                ;                   ;         ;
; Pe3[3]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[3]    ; 0                 ; 6       ;
; Pe0[3]                                ;                   ;         ;
; Pe3[4]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[4]    ; 0                 ; 6       ;
; Pe0[4]                                ;                   ;         ;
; Pe3[5]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[5]    ; 0                 ; 6       ;
; Pe0[5]                                ;                   ;         ;
; Pe3[6]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[6]    ; 0                 ; 6       ;
; Pe0[6]                                ;                   ;         ;
; Pe3[7]                                ;                   ;         ;
;      - microc:camino|mux2:epe|y[7]    ; 0                 ; 6       ;
; Pe0[7]                                ;                   ;         ;
+---------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                       ; PIN_D12            ; 10      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                       ; PIN_D12            ; 171     ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; microc:camino|dec2_4:decodificador|sal0~2 ; LCCOMB_X38_Y15_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|dec2_4:decodificador|sal1~1 ; LCCOMB_X38_Y15_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|dec2_4:decodificador|sal2~0 ; LCCOMB_X38_Y15_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|dec2_4:decodificador|sal3~0 ; LCCOMB_X38_Y15_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~219      ; LCCOMB_X38_Y20_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~221      ; LCCOMB_X38_Y20_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~223      ; LCCOMB_X35_Y20_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~225      ; LCCOMB_X34_Y19_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~227      ; LCCOMB_X34_Y19_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~229      ; LCCOMB_X38_Y20_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~231      ; LCCOMB_X38_Y20_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~233      ; LCCOMB_X35_Y20_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~235      ; LCCOMB_X34_Y19_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~237      ; LCCOMB_X35_Y20_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~239      ; LCCOMB_X34_Y19_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~241      ; LCCOMB_X38_Y20_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~243      ; LCCOMB_X35_Y20_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~245      ; LCCOMB_X35_Y20_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~247      ; LCCOMB_X38_Y20_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|regfile:banco|regb~249      ; LCCOMB_X35_Y20_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:camino|registro:PC|q[1]~13         ; LCCOMB_X34_Y19_N4  ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; reset                                     ; PIN_M1             ; 52      ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; uc:uc0|enable_jal~3                       ; LCCOMB_X38_Y15_N26 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_D12  ; 171     ; Global Clock         ; GCLK11           ; --                        ;
; reset ; PIN_M1   ; 52      ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; microc:camino|memprog:memory|mem~44       ; 41      ;
; microc:camino|memprog:memory|mem~45       ; 40      ;
; microc:camino|memprog:memory|mem~27       ; 36      ;
; microc:camino|memprog:memory|mem~46       ; 35      ;
; microc:camino|memprog:memory|mem~5        ; 35      ;
; microc:camino|memprog:memory|mem~14       ; 34      ;
; microc:camino|memprog:memory|mem~12       ; 34      ;
; microc:camino|memprog:memory|mem~10       ; 33      ;
; microc:camino|registro:PC|q[3]            ; 25      ;
; microc:camino|registro:PC|q[2]            ; 25      ;
; microc:camino|registro:PC|q[9]            ; 24      ;
; microc:camino|registro:PC|q[0]            ; 24      ;
; microc:camino|registro:PC|q[4]            ; 23      ;
; microc:camino|registro:PC|q[1]            ; 23      ;
; reset                                     ; 22      ;
; microc:camino|memprog:memory|mem~21       ; 22      ;
; microc:camino|memprog:memory|mem~42       ; 18      ;
; microc:camino|memprog:memory|mem~40       ; 18      ;
; microc:camino|memprog:memory|mem~38       ; 18      ;
; microc:camino|memprog:memory|mem~35       ; 18      ;
; microc:camino|mux2:epe|y[7]               ; 16      ;
; microc:camino|mux2:epe|y[6]               ; 16      ;
; microc:camino|mux2:epe|y[5]               ; 16      ;
; microc:camino|mux2:epe|y[4]               ; 16      ;
; microc:camino|mux2:epe|y[3]               ; 16      ;
; microc:camino|mux2:epe|y[2]~11            ; 16      ;
; microc:camino|mux2:epe|y[1]~8             ; 16      ;
; uc:uc0|WideOr0~0                          ; 16      ;
; microc:camino|mux2:epe|y[0]~5             ; 16      ;
; microc:camino|regfile:banco|Equal1~0      ; 16      ;
; microc:camino|memprog:memory|mem~19       ; 15      ;
; microc:camino|memprog:memory|mem~24       ; 13      ;
; microc:camino|memprog:memory|mem~2        ; 13      ;
; microc:camino|memprog:memory|mem~23       ; 11      ;
; uc:uc0|enable_jal~3                       ; 10      ;
; microc:camino|registro:PC|q[1]~13         ; 10      ;
; uc:uc0|s_jal~0                            ; 10      ;
; clk                                       ; 9       ;
; microc:camino|regfile:banco|regb~249      ; 8       ;
; microc:camino|regfile:banco|regb~247      ; 8       ;
; microc:camino|regfile:banco|regb~245      ; 8       ;
; microc:camino|regfile:banco|regb~243      ; 8       ;
; microc:camino|regfile:banco|regb~241      ; 8       ;
; microc:camino|regfile:banco|regb~239      ; 8       ;
; microc:camino|regfile:banco|regb~237      ; 8       ;
; microc:camino|regfile:banco|regb~235      ; 8       ;
; microc:camino|regfile:banco|regb~233      ; 8       ;
; microc:camino|regfile:banco|regb~231      ; 8       ;
; microc:camino|regfile:banco|regb~229      ; 8       ;
; microc:camino|regfile:banco|regb~227      ; 8       ;
; microc:camino|regfile:banco|regb~225      ; 8       ;
; microc:camino|regfile:banco|regb~223      ; 8       ;
; microc:camino|regfile:banco|regb~221      ; 8       ;
; microc:camino|regfile:banco|regb~219      ; 8       ;
; microc:camino|regfile:banco|Equal0~0      ; 8       ;
; uc:uc0|s_epe~1                            ; 8       ;
; microc:camino|dec2_4:decodificador|sal3~0 ; 8       ;
; microc:camino|dec2_4:decodificador|sal2~0 ; 8       ;
; microc:camino|dec2_4:decodificador|sal1~1 ; 8       ;
; microc:camino|dec2_4:decodificador|sal0~2 ; 8       ;
; uc:uc0|s_sps~0                            ; 8       ;
; microc:camino|memprog:memory|mem~8        ; 8       ;
; microc:camino|mux2:epe|y[5]~12            ; 6       ;
; microc:camino|mux2:epe|y[5]~13            ; 5       ;
; microc:camino|dec2_4:decodificador|sal0~3 ; 4       ;
; uc:uc0|s_inm~0                            ; 4       ;
; microc:camino|mux2:epe|y[0]~1             ; 4       ;
; microc:camino|mux2:epe|y[0]~0             ; 4       ;
; microc:camino|memprog:memory|mem~43       ; 4       ;
; microc:camino|mux2:sps|y[7]~7             ; 4       ;
; microc:camino|mux2:sps|y[6]~6             ; 4       ;
; microc:camino|mux2:sps|y[5]~5             ; 4       ;
; microc:camino|mux2:sps|y[4]~4             ; 4       ;
; microc:camino|mux2:sps|y[3]~3             ; 4       ;
; microc:camino|mux2:sps|y[2]~2             ; 4       ;
; microc:camino|mux2:sps|y[1]~1             ; 4       ;
; microc:camino|memprog:memory|mem~30       ; 4       ;
; microc:camino|mux2:sps|y[0]~0             ; 4       ;
; uc:uc0|s_epe~0                            ; 4       ;
; microc:camino|registro:PC|q[8]            ; 4       ;
; microc:camino|registro:PC|q[7]            ; 4       ;
; microc:camino|registro:PC|q[6]            ; 4       ;
; microc:camino|registro:PC|q[5]            ; 4       ;
; microc:camino|mux2:epe|y[0]~2             ; 3       ;
; microc:camino|dec2_4:decodificador|sal1~0 ; 3       ;
; microc:camino|memprog:memory|mem~36       ; 3       ;
; microc:camino|memprog:memory|mem~9        ; 3       ;
; uc:uc0|zer~4                              ; 2       ;
; microc:camino|alu:alu0|Add0~40            ; 2       ;
; microc:camino|regfile:banco|rd1[7]~7      ; 2       ;
; microc:camino|alu:alu0|Add0~37            ; 2       ;
; microc:camino|regfile:banco|rd1[6]~6      ; 2       ;
; microc:camino|alu:alu0|Add0~34            ; 2       ;
; microc:camino|regfile:banco|rd1[5]~5      ; 2       ;
; microc:camino|alu:alu0|Add0~31            ; 2       ;
; microc:camino|regfile:banco|rd1[4]~4      ; 2       ;
; microc:camino|alu:alu0|Add0~28            ; 2       ;
; microc:camino|regfile:banco|rd1[3]~3      ; 2       ;
; microc:camino|alu:alu0|Add0~25            ; 2       ;
; microc:camino|regfile:banco|rd1[2]~2      ; 2       ;
; microc:camino|alu:alu0|Add0~22            ; 2       ;
; microc:camino|regfile:banco|rd1[1]~1      ; 2       ;
; microc:camino|alu:alu0|Add0~18            ; 2       ;
; microc:camino|regfile:banco|rd1[0]~0      ; 2       ;
; microc:camino|regfile:banco|regb~207      ; 2       ;
; microc:camino|regfile:banco|regb~127      ; 2       ;
; microc:camino|regfile:banco|regb~31       ; 2       ;
; microc:camino|regfile:banco|regb~95       ; 2       ;
; microc:camino|regfile:banco|regb~63       ; 2       ;
; microc:camino|regfile:banco|regb~103      ; 2       ;
; microc:camino|regfile:banco|regb~7        ; 2       ;
; microc:camino|regfile:banco|regb~39       ; 2       ;
; microc:camino|regfile:banco|regb~71       ; 2       ;
; microc:camino|regfile:banco|regb~119      ; 2       ;
; microc:camino|regfile:banco|regb~23       ; 2       ;
; microc:camino|regfile:banco|regb~55       ; 2       ;
; microc:camino|regfile:banco|regb~87       ; 2       ;
; microc:camino|regfile:banco|regb~111      ; 2       ;
; microc:camino|regfile:banco|regb~15       ; 2       ;
; microc:camino|regfile:banco|regb~79       ; 2       ;
; microc:camino|regfile:banco|regb~47       ; 2       ;
; microc:camino|regfile:banco|regb~197      ; 2       ;
; microc:camino|regfile:banco|regb~126      ; 2       ;
; microc:camino|regfile:banco|regb~102      ; 2       ;
; microc:camino|regfile:banco|regb~110      ; 2       ;
; microc:camino|regfile:banco|regb~118      ; 2       ;
; microc:camino|regfile:banco|regb~30       ; 2       ;
; microc:camino|regfile:banco|regb~6        ; 2       ;
; microc:camino|regfile:banco|regb~22       ; 2       ;
; microc:camino|regfile:banco|regb~14       ; 2       ;
; microc:camino|regfile:banco|regb~94       ; 2       ;
; microc:camino|regfile:banco|regb~70       ; 2       ;
; microc:camino|regfile:banco|regb~86       ; 2       ;
; microc:camino|regfile:banco|regb~78       ; 2       ;
; microc:camino|regfile:banco|regb~62       ; 2       ;
; microc:camino|regfile:banco|regb~38       ; 2       ;
; microc:camino|regfile:banco|regb~46       ; 2       ;
; microc:camino|regfile:banco|regb~54       ; 2       ;
; microc:camino|regfile:banco|regb~187      ; 2       ;
; microc:camino|regfile:banco|regb~125      ; 2       ;
; microc:camino|regfile:banco|regb~29       ; 2       ;
; microc:camino|regfile:banco|regb~61       ; 2       ;
; microc:camino|regfile:banco|regb~93       ; 2       ;
; microc:camino|regfile:banco|regb~101      ; 2       ;
; microc:camino|regfile:banco|regb~5        ; 2       ;
; microc:camino|regfile:banco|regb~69       ; 2       ;
; microc:camino|regfile:banco|regb~37       ; 2       ;
; microc:camino|regfile:banco|regb~109      ; 2       ;
; microc:camino|regfile:banco|regb~13       ; 2       ;
; microc:camino|regfile:banco|regb~45       ; 2       ;
; microc:camino|regfile:banco|regb~77       ; 2       ;
; microc:camino|regfile:banco|regb~117      ; 2       ;
; microc:camino|regfile:banco|regb~21       ; 2       ;
; microc:camino|regfile:banco|regb~85       ; 2       ;
; microc:camino|regfile:banco|regb~53       ; 2       ;
; microc:camino|regfile:banco|regb~177      ; 2       ;
; microc:camino|regfile:banco|regb~124      ; 2       ;
; microc:camino|regfile:banco|regb~100      ; 2       ;
; microc:camino|regfile:banco|regb~116      ; 2       ;
; microc:camino|regfile:banco|regb~108      ; 2       ;
; microc:camino|regfile:banco|regb~28       ; 2       ;
; microc:camino|regfile:banco|regb~4        ; 2       ;
; microc:camino|regfile:banco|regb~12       ; 2       ;
; microc:camino|regfile:banco|regb~20       ; 2       ;
; microc:camino|regfile:banco|regb~60       ; 2       ;
; microc:camino|regfile:banco|regb~36       ; 2       ;
; microc:camino|regfile:banco|regb~52       ; 2       ;
; microc:camino|regfile:banco|regb~44       ; 2       ;
; microc:camino|regfile:banco|regb~92       ; 2       ;
; microc:camino|regfile:banco|regb~68       ; 2       ;
; microc:camino|regfile:banco|regb~76       ; 2       ;
; microc:camino|regfile:banco|regb~84       ; 2       ;
; microc:camino|regfile:banco|regb~167      ; 2       ;
; microc:camino|regfile:banco|regb~123      ; 2       ;
; microc:camino|regfile:banco|regb~27       ; 2       ;
; microc:camino|regfile:banco|regb~91       ; 2       ;
; microc:camino|regfile:banco|regb~59       ; 2       ;
; microc:camino|regfile:banco|regb~99       ; 2       ;
; microc:camino|regfile:banco|regb~3        ; 2       ;
; microc:camino|regfile:banco|regb~35       ; 2       ;
; microc:camino|regfile:banco|regb~67       ; 2       ;
; microc:camino|regfile:banco|regb~115      ; 2       ;
; microc:camino|regfile:banco|regb~19       ; 2       ;
; microc:camino|regfile:banco|regb~51       ; 2       ;
; microc:camino|regfile:banco|regb~83       ; 2       ;
; microc:camino|regfile:banco|regb~107      ; 2       ;
; microc:camino|regfile:banco|regb~11       ; 2       ;
; microc:camino|regfile:banco|regb~75       ; 2       ;
; microc:camino|regfile:banco|regb~43       ; 2       ;
; microc:camino|regfile:banco|regb~157      ; 2       ;
; microc:camino|regfile:banco|regb~122      ; 2       ;
; microc:camino|regfile:banco|regb~98       ; 2       ;
; microc:camino|regfile:banco|regb~106      ; 2       ;
; microc:camino|regfile:banco|regb~114      ; 2       ;
; microc:camino|regfile:banco|regb~26       ; 2       ;
; microc:camino|regfile:banco|regb~2        ; 2       ;
; microc:camino|regfile:banco|regb~18       ; 2       ;
; microc:camino|regfile:banco|regb~10       ; 2       ;
; microc:camino|regfile:banco|regb~90       ; 2       ;
; microc:camino|regfile:banco|regb~66       ; 2       ;
; microc:camino|regfile:banco|regb~82       ; 2       ;
; microc:camino|regfile:banco|regb~74       ; 2       ;
; microc:camino|regfile:banco|regb~58       ; 2       ;
; microc:camino|regfile:banco|regb~34       ; 2       ;
; microc:camino|regfile:banco|regb~42       ; 2       ;
; microc:camino|regfile:banco|regb~50       ; 2       ;
; microc:camino|regfile:banco|regb~147      ; 2       ;
; microc:camino|regfile:banco|regb~121      ; 2       ;
; microc:camino|regfile:banco|regb~25       ; 2       ;
; microc:camino|regfile:banco|regb~57       ; 2       ;
; microc:camino|regfile:banco|regb~89       ; 2       ;
; microc:camino|regfile:banco|regb~97       ; 2       ;
; microc:camino|regfile:banco|regb~1        ; 2       ;
; microc:camino|regfile:banco|regb~65       ; 2       ;
; microc:camino|regfile:banco|regb~33       ; 2       ;
; microc:camino|regfile:banco|regb~105      ; 2       ;
; microc:camino|regfile:banco|regb~9        ; 2       ;
; microc:camino|regfile:banco|regb~41       ; 2       ;
; microc:camino|regfile:banco|regb~73       ; 2       ;
; microc:camino|regfile:banco|regb~113      ; 2       ;
; microc:camino|regfile:banco|regb~17       ; 2       ;
; microc:camino|regfile:banco|regb~81       ; 2       ;
; microc:camino|regfile:banco|regb~49       ; 2       ;
; microc:camino|memprog:memory|mem~33       ; 2       ;
; microc:camino|memprog:memory|mem~32       ; 2       ;
; microc:camino|memprog:memory|mem~31       ; 2       ;
; uc:uc0|dec_enable~0                       ; 2       ;
; microc:camino|regfile:banco|regb~137      ; 2       ;
; microc:camino|regfile:banco|regb~120      ; 2       ;
; microc:camino|regfile:banco|regb~96       ; 2       ;
; microc:camino|regfile:banco|regb~112      ; 2       ;
; microc:camino|regfile:banco|regb~104      ; 2       ;
; microc:camino|regfile:banco|regb~8        ; 2       ;
; microc:camino|regfile:banco|regb~24       ; 2       ;
; microc:camino|regfile:banco|regb~0        ; 2       ;
; microc:camino|regfile:banco|regb~16       ; 2       ;
; microc:camino|regfile:banco|regb~56       ; 2       ;
; microc:camino|regfile:banco|regb~32       ; 2       ;
; microc:camino|regfile:banco|regb~48       ; 2       ;
; microc:camino|regfile:banco|regb~40       ; 2       ;
; microc:camino|regfile:banco|regb~88       ; 2       ;
; microc:camino|regfile:banco|regb~64       ; 2       ;
; microc:camino|regfile:banco|regb~72       ; 2       ;
; microc:camino|regfile:banco|regb~80       ; 2       ;
; Pe0[7]                                    ; 1       ;
; Pe3[7]                                    ; 1       ;
; Pe0[6]                                    ; 1       ;
; Pe3[6]                                    ; 1       ;
; Pe0[5]                                    ; 1       ;
; Pe3[5]                                    ; 1       ;
; Pe0[4]                                    ; 1       ;
; Pe3[4]                                    ; 1       ;
; Pe0[3]                                    ; 1       ;
; Pe3[3]                                    ; 1       ;
; Pe0[2]                                    ; 1       ;
; Pe1[2]                                    ; 1       ;
; Pe3[2]                                    ; 1       ;
; Pe0[1]                                    ; 1       ;
; Pe1[1]                                    ; 1       ;
; Pe3[1]                                    ; 1       ;
; Pe0[0]                                    ; 1       ;
; Pe1[0]                                    ; 1       ;
; Pe3[0]                                    ; 1       ;
; microc:camino|alu:alu0|Add0~46            ; 1       ;
; microc:camino|alu:alu0|Add0~45            ; 1       ;
; microc:camino|alu:alu0|Add0~44            ; 1       ;
; microc:camino|alu:alu0|Add0~43            ; 1       ;
; microc:camino|alu:alu0|Add0~42            ; 1       ;
; microc:camino|alu:alu0|Add0~41            ; 1       ;
; uc:uc0|zer~3                              ; 1       ;
; uc:uc0|zer~2                              ; 1       ;
; uc:uc0|enable_jal~2                       ; 1       ;
; microc:camino|mux2:epe|y[7]~18            ; 1       ;
; microc:camino|regfile:banco|regb~319      ; 1       ;
; microc:camino|regfile:banco|regb~318      ; 1       ;
; microc:camino|regfile:banco|regb~317      ; 1       ;
; microc:camino|regfile:banco|regb~316      ; 1       ;
; microc:camino|regfile:banco|regb~315      ; 1       ;
; microc:camino|regfile:banco|regb~314      ; 1       ;
; microc:camino|regfile:banco|regb~313      ; 1       ;
; microc:camino|regfile:banco|regb~312      ; 1       ;
; microc:camino|regfile:banco|regb~311      ; 1       ;
; microc:camino|regfile:banco|regb~310      ; 1       ;
; microc:camino|mux2:epe|y[6]~17            ; 1       ;
; microc:camino|regfile:banco|regb~309      ; 1       ;
; microc:camino|regfile:banco|regb~308      ; 1       ;
; microc:camino|regfile:banco|regb~307      ; 1       ;
; microc:camino|regfile:banco|regb~306      ; 1       ;
; microc:camino|regfile:banco|regb~305      ; 1       ;
; microc:camino|regfile:banco|regb~304      ; 1       ;
; microc:camino|regfile:banco|regb~303      ; 1       ;
; microc:camino|regfile:banco|regb~302      ; 1       ;
; microc:camino|regfile:banco|regb~301      ; 1       ;
; microc:camino|regfile:banco|regb~300      ; 1       ;
; microc:camino|mux2:epe|y[5]~16            ; 1       ;
; microc:camino|regfile:banco|regb~299      ; 1       ;
; microc:camino|regfile:banco|regb~298      ; 1       ;
; microc:camino|regfile:banco|regb~297      ; 1       ;
; microc:camino|regfile:banco|regb~296      ; 1       ;
; microc:camino|regfile:banco|regb~295      ; 1       ;
; microc:camino|regfile:banco|regb~294      ; 1       ;
; microc:camino|regfile:banco|regb~293      ; 1       ;
; microc:camino|regfile:banco|regb~292      ; 1       ;
; microc:camino|regfile:banco|regb~291      ; 1       ;
; microc:camino|regfile:banco|regb~290      ; 1       ;
; microc:camino|mux2:epe|y[4]~15            ; 1       ;
; microc:camino|regfile:banco|regb~289      ; 1       ;
; microc:camino|regfile:banco|regb~288      ; 1       ;
; microc:camino|regfile:banco|regb~287      ; 1       ;
; microc:camino|regfile:banco|regb~286      ; 1       ;
; microc:camino|regfile:banco|regb~285      ; 1       ;
; microc:camino|regfile:banco|regb~284      ; 1       ;
; microc:camino|regfile:banco|regb~283      ; 1       ;
; microc:camino|regfile:banco|regb~282      ; 1       ;
; microc:camino|regfile:banco|regb~281      ; 1       ;
; microc:camino|regfile:banco|regb~280      ; 1       ;
; microc:camino|mux2:epe|y[3]~14            ; 1       ;
; microc:camino|regfile:banco|regb~279      ; 1       ;
; microc:camino|regfile:banco|regb~278      ; 1       ;
; microc:camino|regfile:banco|regb~277      ; 1       ;
; microc:camino|regfile:banco|regb~276      ; 1       ;
; microc:camino|regfile:banco|regb~275      ; 1       ;
; microc:camino|regfile:banco|regb~274      ; 1       ;
; microc:camino|regfile:banco|regb~273      ; 1       ;
; microc:camino|regfile:banco|regb~272      ; 1       ;
; microc:camino|regfile:banco|regb~271      ; 1       ;
; microc:camino|regfile:banco|regb~270      ; 1       ;
; microc:camino|mux2:epe|y[2]~10            ; 1       ;
; microc:camino|mux2:epe|y[2]~9             ; 1       ;
; microc:camino|regfile:banco|regb~269      ; 1       ;
; microc:camino|regfile:banco|regb~268      ; 1       ;
; microc:camino|regfile:banco|regb~267      ; 1       ;
; microc:camino|regfile:banco|regb~266      ; 1       ;
; microc:camino|regfile:banco|regb~265      ; 1       ;
; microc:camino|regfile:banco|regb~264      ; 1       ;
; microc:camino|regfile:banco|regb~263      ; 1       ;
; microc:camino|regfile:banco|regb~262      ; 1       ;
; microc:camino|regfile:banco|regb~261      ; 1       ;
; microc:camino|regfile:banco|regb~260      ; 1       ;
; microc:camino|mux2:epe|y[1]~7             ; 1       ;
; microc:camino|mux2:epe|y[1]~6             ; 1       ;
; microc:camino|alu:alu0|Add0~19            ; 1       ;
; microc:camino|regfile:banco|regb~259      ; 1       ;
; microc:camino|regfile:banco|regb~258      ; 1       ;
; microc:camino|regfile:banco|regb~257      ; 1       ;
; microc:camino|regfile:banco|regb~256      ; 1       ;
; microc:camino|regfile:banco|regb~255      ; 1       ;
; microc:camino|regfile:banco|regb~254      ; 1       ;
; microc:camino|regfile:banco|regb~253      ; 1       ;
; microc:camino|regfile:banco|regb~252      ; 1       ;
; microc:camino|regfile:banco|regb~251      ; 1       ;
; microc:camino|regfile:banco|regb~250      ; 1       ;
; microc:camino|regfile:banco|regb~248      ; 1       ;
; microc:camino|regfile:banco|regb~246      ; 1       ;
; microc:camino|regfile:banco|regb~244      ; 1       ;
; microc:camino|regfile:banco|regb~242      ; 1       ;
; microc:camino|regfile:banco|regb~240      ; 1       ;
; microc:camino|regfile:banco|regb~238      ; 1       ;
; microc:camino|regfile:banco|regb~236      ; 1       ;
; microc:camino|regfile:banco|regb~234      ; 1       ;
; microc:camino|regfile:banco|regb~232      ; 1       ;
; microc:camino|regfile:banco|regb~230      ; 1       ;
; microc:camino|regfile:banco|regb~228      ; 1       ;
; microc:camino|regfile:banco|regb~226      ; 1       ;
; microc:camino|regfile:banco|regb~224      ; 1       ;
; microc:camino|regfile:banco|regb~222      ; 1       ;
; microc:camino|regfile:banco|regb~220      ; 1       ;
; microc:camino|regfile:banco|regb~218      ; 1       ;
; microc:camino|mux2:epe|y[0]~4             ; 1       ;
; microc:camino|mux2:epe|y[0]~3             ; 1       ;
; microc:camino|alu:alu0|Add0~13            ; 1       ;
; microc:camino|regfile:banco|regb~217      ; 1       ;
; microc:camino|regfile:banco|regb~216      ; 1       ;
; microc:camino|regfile:banco|regb~215      ; 1       ;
; microc:camino|regfile:banco|regb~214      ; 1       ;
; microc:camino|regfile:banco|regb~213      ; 1       ;
; microc:camino|regfile:banco|regb~212      ; 1       ;
; microc:camino|regfile:banco|regb~211      ; 1       ;
; microc:camino|regfile:banco|regb~210      ; 1       ;
; microc:camino|regfile:banco|regb~209      ; 1       ;
; microc:camino|regfile:banco|regb~208      ; 1       ;
; microc:camino|sum:sumadorPC|Add0~10       ; 1       ;
; microc:camino|registro_jal:reg_jal|q[9]   ; 1       ;
; microc:camino|sum:sumadorPC|Add0~9        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[8]   ; 1       ;
; microc:camino|sum:sumadorPC|Add0~8        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[7]   ; 1       ;
; microc:camino|sum:sumadorPC|Add0~7        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[6]   ; 1       ;
; microc:camino|sum:sumadorPC|Add0~6        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[5]   ; 1       ;
; microc:camino|sum:sumadorPC|Add0~5        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[4]   ; 1       ;
; microc:camino|sum:sumadorPC|Add0~4        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[3]   ; 1       ;
; microc:camino|sum:sumadorPC|Add0~3        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[2]   ; 1       ;
; microc:camino|sum:sumadorPC|Add0~2        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[1]   ; 1       ;
; microc:camino|registro:PC|q[1]~12         ; 1       ;
; microc:camino|sum:sumadorPC|Add0~1        ; 1       ;
; microc:camino|registro_jal:reg_jal|q[0]   ; 1       ;
; microc:camino|regfile:banco|regb~206      ; 1       ;
; microc:camino|regfile:banco|regb~205      ; 1       ;
; microc:camino|regfile:banco|regb~204      ; 1       ;
; microc:camino|regfile:banco|regb~203      ; 1       ;
; microc:camino|regfile:banco|regb~202      ; 1       ;
; microc:camino|regfile:banco|regb~201      ; 1       ;
; microc:camino|regfile:banco|regb~200      ; 1       ;
; microc:camino|regfile:banco|regb~199      ; 1       ;
; microc:camino|regfile:banco|regb~198      ; 1       ;
; microc:camino|memprog:memory|mem~41       ; 1       ;
; microc:camino|regfile:banco|regb~196      ; 1       ;
; microc:camino|regfile:banco|regb~195      ; 1       ;
; microc:camino|regfile:banco|regb~194      ; 1       ;
; microc:camino|regfile:banco|regb~193      ; 1       ;
; microc:camino|regfile:banco|regb~192      ; 1       ;
; microc:camino|regfile:banco|regb~191      ; 1       ;
; microc:camino|regfile:banco|regb~190      ; 1       ;
; microc:camino|regfile:banco|regb~189      ; 1       ;
; microc:camino|regfile:banco|regb~188      ; 1       ;
; microc:camino|memprog:memory|mem~39       ; 1       ;
; microc:camino|regfile:banco|regb~186      ; 1       ;
; microc:camino|regfile:banco|regb~185      ; 1       ;
; microc:camino|regfile:banco|regb~184      ; 1       ;
; microc:camino|regfile:banco|regb~183      ; 1       ;
; microc:camino|regfile:banco|regb~182      ; 1       ;
; microc:camino|regfile:banco|regb~181      ; 1       ;
; microc:camino|regfile:banco|regb~180      ; 1       ;
; microc:camino|regfile:banco|regb~179      ; 1       ;
; microc:camino|regfile:banco|regb~178      ; 1       ;
; microc:camino|memprog:memory|mem~37       ; 1       ;
; microc:camino|memprog:memory|mem~34       ; 1       ;
; microc:camino|regfile:banco|regb~176      ; 1       ;
; microc:camino|regfile:banco|regb~175      ; 1       ;
; microc:camino|regfile:banco|regb~174      ; 1       ;
; microc:camino|regfile:banco|regb~173      ; 1       ;
; microc:camino|regfile:banco|regb~172      ; 1       ;
; microc:camino|regfile:banco|regb~171      ; 1       ;
; microc:camino|regfile:banco|regb~170      ; 1       ;
; microc:camino|regfile:banco|regb~169      ; 1       ;
; microc:camino|regfile:banco|regb~168      ; 1       ;
; microc:camino|regfile:banco|regb~166      ; 1       ;
; microc:camino|regfile:banco|regb~165      ; 1       ;
; microc:camino|regfile:banco|regb~164      ; 1       ;
; microc:camino|regfile:banco|regb~163      ; 1       ;
; microc:camino|regfile:banco|regb~162      ; 1       ;
; microc:camino|regfile:banco|regb~161      ; 1       ;
; microc:camino|regfile:banco|regb~160      ; 1       ;
; microc:camino|regfile:banco|regb~159      ; 1       ;
; microc:camino|regfile:banco|regb~158      ; 1       ;
; microc:camino|regfile:banco|regb~156      ; 1       ;
; microc:camino|regfile:banco|regb~155      ; 1       ;
; microc:camino|regfile:banco|regb~154      ; 1       ;
; microc:camino|regfile:banco|regb~153      ; 1       ;
; microc:camino|regfile:banco|regb~152      ; 1       ;
; microc:camino|regfile:banco|regb~151      ; 1       ;
; microc:camino|regfile:banco|regb~150      ; 1       ;
; microc:camino|regfile:banco|regb~149      ; 1       ;
; microc:camino|regfile:banco|regb~148      ; 1       ;
; microc:camino|regfile:banco|regb~146      ; 1       ;
; microc:camino|regfile:banco|regb~145      ; 1       ;
; microc:camino|regfile:banco|regb~144      ; 1       ;
; microc:camino|regfile:banco|regb~143      ; 1       ;
; microc:camino|regfile:banco|regb~142      ; 1       ;
; microc:camino|regfile:banco|regb~141      ; 1       ;
; microc:camino|regfile:banco|regb~140      ; 1       ;
; microc:camino|regfile:banco|regb~139      ; 1       ;
; microc:camino|regfile:banco|regb~138      ; 1       ;
; microc:camino|memprog:memory|mem~29       ; 1       ;
; microc:camino|memprog:memory|mem~28       ; 1       ;
; microc:camino|memprog:memory|mem~26       ; 1       ;
; microc:camino|memprog:memory|mem~25       ; 1       ;
; microc:camino|memprog:memory|mem~22       ; 1       ;
; microc:camino|memprog:memory|mem~20       ; 1       ;
; microc:camino|memprog:memory|mem~18       ; 1       ;
; microc:camino|memprog:memory|mem~17       ; 1       ;
; microc:camino|memprog:memory|mem~16       ; 1       ;
; microc:camino|memprog:memory|mem~15       ; 1       ;
; microc:camino|regfile:banco|regb~136      ; 1       ;
; microc:camino|regfile:banco|regb~135      ; 1       ;
; microc:camino|regfile:banco|regb~134      ; 1       ;
; microc:camino|regfile:banco|regb~133      ; 1       ;
; microc:camino|regfile:banco|regb~132      ; 1       ;
; microc:camino|memprog:memory|mem~13       ; 1       ;
; microc:camino|regfile:banco|regb~131      ; 1       ;
; microc:camino|regfile:banco|regb~130      ; 1       ;
; microc:camino|memprog:memory|mem~11       ; 1       ;
; microc:camino|regfile:banco|regb~129      ; 1       ;
; microc:camino|regfile:banco|regb~128      ; 1       ;
; microc:camino|memprog:memory|mem~7        ; 1       ;
; microc:camino|memprog:memory|mem~6        ; 1       ;
; microc:camino|memprog:memory|mem~4        ; 1       ;
; microc:camino|memprog:memory|mem~3        ; 1       ;
; microc:camino|registro_jal:port_sal3|q[7] ; 1       ;
; microc:camino|registro_jal:port_sal3|q[6] ; 1       ;
; microc:camino|registro_jal:port_sal3|q[5] ; 1       ;
; microc:camino|registro_jal:port_sal3|q[4] ; 1       ;
; microc:camino|registro_jal:port_sal3|q[3] ; 1       ;
; microc:camino|registro_jal:port_sal3|q[2] ; 1       ;
; microc:camino|registro_jal:port_sal3|q[1] ; 1       ;
; microc:camino|registro_jal:port_sal3|q[0] ; 1       ;
; microc:camino|registro_jal:port_sal2|q[7] ; 1       ;
; microc:camino|registro_jal:port_sal2|q[6] ; 1       ;
; microc:camino|registro_jal:port_sal2|q[5] ; 1       ;
; microc:camino|registro_jal:port_sal2|q[4] ; 1       ;
; microc:camino|registro_jal:port_sal2|q[3] ; 1       ;
; microc:camino|registro_jal:port_sal2|q[2] ; 1       ;
; microc:camino|registro_jal:port_sal2|q[1] ; 1       ;
; microc:camino|registro_jal:port_sal2|q[0] ; 1       ;
; microc:camino|registro_jal:port_sal1|q[7] ; 1       ;
; microc:camino|registro_jal:port_sal1|q[6] ; 1       ;
; microc:camino|registro_jal:port_sal1|q[5] ; 1       ;
; microc:camino|registro_jal:port_sal1|q[4] ; 1       ;
; microc:camino|registro_jal:port_sal1|q[3] ; 1       ;
; microc:camino|registro_jal:port_sal1|q[2] ; 1       ;
; microc:camino|registro_jal:port_sal1|q[1] ; 1       ;
; microc:camino|registro_jal:port_sal1|q[0] ; 1       ;
; microc:camino|registro_jal:port_sal0|q[7] ; 1       ;
; microc:camino|registro_jal:port_sal0|q[6] ; 1       ;
; microc:camino|registro_jal:port_sal0|q[5] ; 1       ;
; microc:camino|registro_jal:port_sal0|q[4] ; 1       ;
; microc:camino|registro_jal:port_sal0|q[3] ; 1       ;
; microc:camino|registro_jal:port_sal0|q[2] ; 1       ;
; microc:camino|registro_jal:port_sal0|q[1] ; 1       ;
; microc:camino|registro_jal:port_sal0|q[0] ; 1       ;
; microc:camino|alu:alu0|Add0~38            ; 1       ;
; microc:camino|alu:alu0|Add0~36            ; 1       ;
; microc:camino|alu:alu0|Add0~35            ; 1       ;
; microc:camino|alu:alu0|Add0~33            ; 1       ;
; microc:camino|alu:alu0|Add0~32            ; 1       ;
; microc:camino|alu:alu0|Add0~30            ; 1       ;
; microc:camino|alu:alu0|Add0~29            ; 1       ;
; microc:camino|alu:alu0|Add0~27            ; 1       ;
; microc:camino|alu:alu0|Add0~26            ; 1       ;
; microc:camino|alu:alu0|Add0~24            ; 1       ;
; microc:camino|alu:alu0|Add0~23            ; 1       ;
; microc:camino|alu:alu0|Add0~21            ; 1       ;
; microc:camino|alu:alu0|Add0~20            ; 1       ;
; microc:camino|alu:alu0|Add0~17            ; 1       ;
; microc:camino|alu:alu0|Add0~16            ; 1       ;
; microc:camino|alu:alu0|Add0~15            ; 1       ;
; microc:camino|registro:PC|q[9]~30         ; 1       ;
; microc:camino|registro:PC|q[8]~29         ; 1       ;
; microc:camino|registro:PC|q[8]~28         ; 1       ;
; microc:camino|registro:PC|q[7]~27         ; 1       ;
; microc:camino|registro:PC|q[7]~26         ; 1       ;
; microc:camino|registro:PC|q[6]~25         ; 1       ;
; microc:camino|registro:PC|q[6]~24         ; 1       ;
; microc:camino|registro:PC|q[5]~23         ; 1       ;
; microc:camino|registro:PC|q[5]~22         ; 1       ;
; microc:camino|registro:PC|q[4]~21         ; 1       ;
; microc:camino|registro:PC|q[4]~20         ; 1       ;
; microc:camino|registro:PC|q[3]~19         ; 1       ;
; microc:camino|registro:PC|q[3]~18         ; 1       ;
; microc:camino|registro:PC|q[2]~17         ; 1       ;
; microc:camino|registro:PC|q[2]~16         ; 1       ;
; microc:camino|registro:PC|q[1]~15         ; 1       ;
; microc:camino|registro:PC|q[1]~14         ; 1       ;
; microc:camino|registro:PC|q[0]~11         ; 1       ;
; microc:camino|registro:PC|q[0]~10         ; 1       ;
+-------------------------------------------+---------+


+-----------------------------------------------------+
; Other Routing Usage Summary                         ;
+-----------------------------+-----------------------+
; Other Routing Resource Type ; Usage                 ;
+-----------------------------+-----------------------+
; Block interconnects         ; 785 / 54,004 ( 1 % )  ;
; C16 interconnects           ; 13 / 2,100 ( < 1 % )  ;
; C4 interconnects            ; 525 / 36,000 ( 1 % )  ;
; Direct links                ; 77 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )       ;
; Local interconnects         ; 248 / 18,752 ( 1 % )  ;
; R24 interconnects           ; 23 / 1,900 ( 1 % )    ;
; R4 interconnects            ; 529 / 46,920 ( 1 % )  ;
+-----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.69) ; Number of LABs  (Total = 32) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 3                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.97) ; Number of LABs  (Total = 32) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 29                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 22                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.22) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 4                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.94) ; Number of LABs  (Total = 32) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 3                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 1                            ;
; 8                                                ; 3                            ;
; 9                                                ; 3                            ;
; 10                                               ; 3                            ;
; 11                                               ; 1                            ;
; 12                                               ; 3                            ;
; 13                                               ; 1                            ;
; 14                                               ; 4                            ;
; 15                                               ; 4                            ;
; 16                                               ; 1                            ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 1                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.47) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 4                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                            ;
+-----------------+------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)               ; Delay Added in ns ;
+-----------------+------------------------------------+-------------------+
; clk             ; microc:camino|registro:PC|q[0],clk ; 4.9               ;
+-----------------+------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+--------------------------------+-----------------------------------------+-------------------+
; Source Register                ; Destination Register                    ; Delay Added in ns ;
+--------------------------------+-----------------------------------------+-------------------+
; microc:camino|registro:PC|q[4] ; uc:uc0|zer~4                            ; 1.097             ;
; microc:camino|registro:PC|q[1] ; uc:uc0|zer~4                            ; 0.625             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[0]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[0]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[3]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[3]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[3]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[1]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[1]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[9]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[9]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[9]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[4]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[4]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[4]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[2]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[2]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[8]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[8]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[8]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[0] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[1] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[2] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[3] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[4] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[5] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[5]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[5]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[6] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[6]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[6]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[7] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[7]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[7]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro:PC|q[7]          ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[8] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|registro_jal:reg_jal|q[9] ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~123    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~27     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~59     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~91     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~99     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~3      ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~67     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~35     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~107    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~11     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~75     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~43     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~115    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~19     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~51     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~83     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~120    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~24     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~88     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~56     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~96     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~0      ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~32     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~64     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~104    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~8      ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~40     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~72     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~112    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~16     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~80     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~48     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~121    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~25     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~89     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~57     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~97     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~1      ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~33     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~65     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~113    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~17     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~81     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~49     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~105    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~9      ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~41     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~73     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~122    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~98     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~114    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~106    ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~26     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~2      ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~10     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~18     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~58     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~34     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~50     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~42     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~90     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~66     ; 0.621             ;
; microc:camino|registro:PC|q[9] ; microc:camino|regfile:banco|regb~74     ; 0.621             ;
+--------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 12 17:51:04 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CPUdiseno -c CPUdiseno
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "CPUdiseno"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 46 pins of 76 total pins
    Info (169086): Pin Pe1[3] not assigned to an exact location on the device
    Info (169086): Pin Pe1[4] not assigned to an exact location on the device
    Info (169086): Pin Pe1[5] not assigned to an exact location on the device
    Info (169086): Pin Pe1[6] not assigned to an exact location on the device
    Info (169086): Pin Pe1[7] not assigned to an exact location on the device
    Info (169086): Pin Pe2[0] not assigned to an exact location on the device
    Info (169086): Pin Pe2[1] not assigned to an exact location on the device
    Info (169086): Pin Pe2[2] not assigned to an exact location on the device
    Info (169086): Pin Pe2[3] not assigned to an exact location on the device
    Info (169086): Pin Pe2[4] not assigned to an exact location on the device
    Info (169086): Pin Pe2[5] not assigned to an exact location on the device
    Info (169086): Pin Pe2[6] not assigned to an exact location on the device
    Info (169086): Pin Pe2[7] not assigned to an exact location on the device
    Info (169086): Pin ps1[0] not assigned to an exact location on the device
    Info (169086): Pin ps1[1] not assigned to an exact location on the device
    Info (169086): Pin ps1[2] not assigned to an exact location on the device
    Info (169086): Pin ps1[3] not assigned to an exact location on the device
    Info (169086): Pin ps1[4] not assigned to an exact location on the device
    Info (169086): Pin ps1[5] not assigned to an exact location on the device
    Info (169086): Pin ps1[6] not assigned to an exact location on the device
    Info (169086): Pin ps1[7] not assigned to an exact location on the device
    Info (169086): Pin ps2[0] not assigned to an exact location on the device
    Info (169086): Pin ps2[1] not assigned to an exact location on the device
    Info (169086): Pin ps2[2] not assigned to an exact location on the device
    Info (169086): Pin ps2[3] not assigned to an exact location on the device
    Info (169086): Pin ps2[4] not assigned to an exact location on the device
    Info (169086): Pin ps2[5] not assigned to an exact location on the device
    Info (169086): Pin ps2[6] not assigned to an exact location on the device
    Info (169086): Pin ps2[7] not assigned to an exact location on the device
    Info (169086): Pin ps3[0] not assigned to an exact location on the device
    Info (169086): Pin ps3[1] not assigned to an exact location on the device
    Info (169086): Pin ps3[2] not assigned to an exact location on the device
    Info (169086): Pin ps3[3] not assigned to an exact location on the device
    Info (169086): Pin ps3[4] not assigned to an exact location on the device
    Info (169086): Pin ps3[5] not assigned to an exact location on the device
    Info (169086): Pin ps3[6] not assigned to an exact location on the device
    Info (169086): Pin ps3[7] not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin Pe3[0] not assigned to an exact location on the device
    Info (169086): Pin Pe3[1] not assigned to an exact location on the device
    Info (169086): Pin Pe3[2] not assigned to an exact location on the device
    Info (169086): Pin Pe3[3] not assigned to an exact location on the device
    Info (169086): Pin Pe3[4] not assigned to an exact location on the device
    Info (169086): Pin Pe3[5] not assigned to an exact location on the device
    Info (169086): Pin Pe3[6] not assigned to an exact location on the device
    Info (169086): Pin Pe3[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPUdiseno.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: camino|memory|mem~20  from: dataa  to: combout
    Info (332098): Cell: camino|memory|mem~21  from: datad  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN D12 (CLK10, LVDSCLK5n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node microc:camino|registro:PC|q[1]
        Info (176357): Destination node microc:camino|registro:PC|q[2]
        Info (176357): Destination node microc:camino|registro:PC|q[3]
        Info (176357): Destination node microc:camino|registro:PC|q[4]
        Info (176357): Destination node microc:camino|registro:PC|q[5]
        Info (176357): Destination node microc:camino|registro:PC|q[6]
        Info (176357): Destination node microc:camino|registro:PC|q[7]
        Info (176357): Destination node microc:camino|registro:PC|q[8]
        Info (176357): Destination node microc:camino|registro:PC|q[9]
Info (176353): Automatically promoted node reset (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uc:uc0|s_epe~0
        Info (176357): Destination node microc:camino|dec2_4:decodificador|sal0~2
        Info (176357): Destination node microc:camino|dec2_4:decodificador|sal1~0
        Info (176357): Destination node microc:camino|registro:PC|q[1]~13
        Info (176357): Destination node uc:uc0|s_inm~0
        Info (176357): Destination node microc:camino|regfile:banco|regb~219
        Info (176357): Destination node microc:camino|regfile:banco|regb~221
        Info (176357): Destination node microc:camino|regfile:banco|regb~223
        Info (176357): Destination node microc:camino|regfile:banco|regb~225
        Info (176357): Destination node microc:camino|regfile:banco|regb~227
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 45 (unused VREF, 3.3V VCCIO, 21 input, 24 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 42 output pins without output pin load capacitance assignment
    Info (306007): Pin "ps0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/alumno/DisenoProcesador/output_files/CPUdiseno.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 408 megabytes
    Info: Processing ended: Fri May 12 17:51:13 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/alumno/DisenoProcesador/output_files/CPUdiseno.fit.smsg.


