Fitter report for 2073_II
Tue Oct 16 12:16:23 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. |computer_8bits|led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ALTSYNCRAM
 24. |computer_8bits|rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ALTSYNCRAM
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 16 12:16:23 2018       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; 2073_II                                     ;
; Top-level Entity Name              ; computer_8bits                              ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6F17C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,006 / 6,272 ( 16 % )                      ;
;     Total combinational functions  ; 918 / 6,272 ( 15 % )                        ;
;     Dedicated logic registers      ; 451 / 6,272 ( 7 % )                         ;
; Total registers                    ; 451                                         ;
; Total pins                         ; 17 / 180 ( 9 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 10,240 / 276,480 ( 4 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  17.4%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; sel[0]   ; Missing drive strength and slew rate ;
; sel[1]   ; Missing drive strength and slew rate ;
; sel[2]   ; Missing drive strength and slew rate ;
; sel[3]   ; Missing drive strength and slew rate ;
; sel[4]   ; Missing drive strength and slew rate ;
; sel[5]   ; Missing drive strength and slew rate ;
; dig[0]   ; Missing drive strength and slew rate ;
; dig[1]   ; Missing drive strength and slew rate ;
; dig[2]   ; Missing drive strength and slew rate ;
; dig[3]   ; Missing drive strength and slew rate ;
; dig[4]   ; Missing drive strength and slew rate ;
; dig[5]   ; Missing drive strength and slew rate ;
; dig[6]   ; Missing drive strength and slew rate ;
; dig[7]   ; Missing drive strength and slew rate ;
; txd      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1460 ) ; 0.00 % ( 0 / 1460 )        ; 0.00 % ( 0 / 1460 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1460 ) ; 0.00 % ( 0 / 1460 )        ; 0.00 % ( 0 / 1460 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1450 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Quartus_II/QuartusWork/2073_II/output_files/2073_II.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,006 / 6,272 ( 16 % )    ;
;     -- Combinational with no register       ; 555                       ;
;     -- Register only                        ; 88                        ;
;     -- Combinational with a register        ; 363                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 402                       ;
;     -- 3 input functions                    ; 170                       ;
;     -- <=2 input functions                  ; 346                       ;
;     -- Register only                        ; 88                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 634                       ;
;     -- arithmetic mode                      ; 284                       ;
;                                             ;                           ;
; Total registers*                            ; 451 / 7,124 ( 6 % )       ;
;     -- Dedicated logic registers            ; 451 / 6,272 ( 7 % )       ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 84 / 392 ( 21 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 17 / 180 ( 9 % )          ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 10                        ;
; M9Ks                                        ; 3 / 30 ( 10 % )           ;
; Total block memory bits                     ; 10,240 / 276,480 ( 4 % )  ;
; Total block memory implementation bits      ; 27,648 / 276,480 ( 10 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 10 / 10 ( 100 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 3.5% / 3.6% / 3.3%        ;
; Peak interconnect usage (total/H/V)         ; 8.5% / 8.7% / 8.3%        ;
; Maximum fan-out                             ; 152                       ;
; Highest non-global fan-out                  ; 98                        ;
; Total fan-out                               ; 4297                      ;
; Average fan-out                             ; 2.85                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1006 / 6272 ( 16 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 555                  ; 0                              ;
;     -- Register only                        ; 88                   ; 0                              ;
;     -- Combinational with a register        ; 363                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 402                  ; 0                              ;
;     -- 3 input functions                    ; 170                  ; 0                              ;
;     -- <=2 input functions                  ; 346                  ; 0                              ;
;     -- Register only                        ; 88                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 634                  ; 0                              ;
;     -- arithmetic mode                      ; 284                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 451                  ; 0                              ;
;     -- Dedicated logic registers            ; 451 / 6272 ( 7 % )   ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 84 / 392 ( 21 % )    ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 17                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 10240                ; 0                              ;
; Total RAM block bits                        ; 27648                ; 0                              ;
; M9K                                         ; 3 / 30 ( 10 % )      ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 10 / 12 ( 83 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4300                 ; 5                              ;
;     -- Registered Connections               ; 1661                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 15                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_input ; E1    ; 1        ; 0            ; 11           ; 7            ; 152                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rxd       ; M2    ; 2        ; 0            ; 11           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dig[0] ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[1] ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[2] ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[3] ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[4] ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[5] ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[6] ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dig[7] ; R16   ; 5        ; 34           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[0] ; M11   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[1] ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[2] ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[3] ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[4] ; P9    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel[5] ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd    ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 19 ( 11 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 9 / 27 ( 33 % ) ; 2.5V          ; --           ;
; 5        ; 5 / 25 ( 20 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; clk_input                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; rxd                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; sel[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 100        ; 4        ; sel[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; txd                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; sel[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; sel[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; dig[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; dig[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; dig[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; sel[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; sel[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; dig[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; dig[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; dig[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; dig[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; dig[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |computer_8bits                              ; 1006 (55)   ; 451 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 17   ; 0            ; 555 (55)     ; 88 (0)            ; 363 (9)          ; |computer_8bits                                                                                            ; work         ;
;    |alu:U8|                                  ; 251 (234)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (221)    ; 0 (0)             ; 14 (13)          ; |computer_8bits|alu:U8                                                                                     ; work         ;
;       |lpm_add_sub:Add2|                     ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; |computer_8bits|alu:U8|lpm_add_sub:Add2                                                                    ; work         ;
;          |add_sub_cui:auto_generated|        ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |computer_8bits|alu:U8|lpm_add_sub:Add2|add_sub_cui:auto_generated                                         ; work         ;
;    |clk_divider:U1|                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |computer_8bits|clk_divider:U1                                                                             ; work         ;
;    |dbufferb:U10|                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |computer_8bits|dbufferb:U10                                                                               ; work         ;
;    |gr:U12|                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 12 (12)          ; |computer_8bits|gr:U12                                                                                     ; work         ;
;    |grctrl:U11|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|grctrl:U11                                                                                 ; work         ;
;    |ir:U5|                                   ; 22 (22)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 6 (6)            ; |computer_8bits|ir:U5                                                                                      ; work         ;
;    |irdecoder:U6|                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 5 (5)            ; |computer_8bits|irdecoder:U6                                                                               ; work         ;
;    |led_encoder:U13|                         ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 12 (12)          ; |computer_8bits|led_encoder:U13                                                                            ; work         ;
;       |altsyncram:Ram0_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|led_encoder:U13|altsyncram:Ram0_rtl_0                                                      ; work         ;
;          |altsyncram_r771:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated                       ; work         ;
;    |pc:U7|                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |computer_8bits|pc:U7                                                                                      ; work         ;
;    |ram_new:U3|                              ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 2 (0)            ; |computer_8bits|ram_new:U3                                                                                 ; work         ;
;       |ram_ctrl:inst1|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |computer_8bits|ram_new:U3|ram_ctrl:inst1                                                                  ; work         ;
;       |ram_new_ram:inst|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|ram_new:U3|ram_new_ram:inst                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_2kn3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated ; work         ;
;    |rom_new:U4|                              ; 47 (1)      ; 34 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 1 (0)             ; 34 (1)           ; |computer_8bits|rom_new:U4                                                                                 ; work         ;
;       |monostable_trigger:inst3|             ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 33 (33)          ; |computer_8bits|rom_new:U4|monostable_trigger:inst3                                                        ; work         ;
;       |rom_new_rom:inst|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|rom_new:U4|rom_new_rom:inst                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_kdr3:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |computer_8bits|rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated ; work         ;
;    |statectrl:U14|                           ; 202 (202)   ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 19 (19)           ; 76 (76)          ; |computer_8bits|statectrl:U14                                                                              ; work         ;
;    |uart:uart_inst|                          ; 318 (0)     ; 218 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 27 (0)            ; 192 (0)          ; |computer_8bits|uart:uart_inst                                                                             ; work         ;
;       |baud_gen:inst|                        ; 46 (46)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 4 (4)             ; 29 (29)          ; |computer_8bits|uart:uart_inst|baud_gen:inst                                                               ; work         ;
;       |latch_8bits:inst3|                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |computer_8bits|uart:uart_inst|latch_8bits:inst3                                                           ; work         ;
;       |monostable_trigger:inst7|             ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 33 (33)          ; |computer_8bits|uart:uart_inst|monostable_trigger:inst7                                                    ; work         ;
;       |monostable_trigger:inst8|             ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 33 (33)          ; |computer_8bits|uart:uart_inst|monostable_trigger:inst8                                                    ; work         ;
;       |rxd:inst1|                            ; 83 (83)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 10 (10)           ; 47 (47)          ; |computer_8bits|uart:uart_inst|rxd:inst1                                                                   ; work         ;
;       |txd:inst2|                            ; 89 (89)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 5 (5)             ; 48 (48)          ; |computer_8bits|uart:uart_inst|txd:inst2                                                                   ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; sel[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dig[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_input ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rxd       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk_input           ;                   ;         ;
; rxd                 ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; alu:U8|process_1~1                                   ; LCCOMB_X18_Y11_N8  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; clk_divider:U1|clk_led                               ; FF_X33_Y12_N27     ; 13      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clk_divider:U1|clk_out                               ; FF_X33_Y12_N23     ; 91      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk_divider:U1|clk_out                               ; FF_X33_Y12_N23     ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_input                                            ; PIN_E1             ; 152     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; dbufferb:U10|data_latch[7]~1                         ; LCCOMB_X17_Y12_N14 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; grctrl:U11|grc_grwt[0]                               ; LCCOMB_X16_Y12_N24 ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; grctrl:U11|grc_grwt[1]                               ; LCCOMB_X16_Y12_N20 ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; grctrl:U11|grc_grwt[2]                               ; LCCOMB_X16_Y12_N4  ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; grctrl:U11|grc_grwt[3]                               ; LCCOMB_X16_Y12_N12 ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ir:U5|state                                          ; FF_X14_Y14_N31     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rom_new:U4|inst2                                     ; LCCOMB_X14_Y10_N26 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; rom_new:U4|monostable_trigger:inst3|Equal0~10        ; LCCOMB_X30_Y8_N0   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rom_new:U4|monostable_trigger:inst3|pulse            ; FF_X30_Y8_N17      ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rom_new:U4|monostable_trigger:inst3|stop_counter     ; FF_X30_Y8_N29      ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|current_state.t18                      ; FF_X18_Y9_N5       ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|current_state.t_dly70                  ; FF_X12_Y12_N25     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|enalu_latch                            ; FF_X17_Y12_N31     ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|enirin_latch                           ; FF_X17_Y10_N1      ; 9       ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; statectrl:U14|enirin_latch                           ; FF_X17_Y10_N1      ; 10      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|enled_latch                            ; FF_X18_Y9_N21      ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; statectrl:U14|ldpc_latch                             ; FF_X12_Y9_N3       ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|nextn_latch                            ; FF_X14_Y9_N1       ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|ramin_latch                            ; FF_X17_Y12_N11     ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|ramrd_latch                            ; FF_X14_Y10_N7      ; 10      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|ramwt_latch                            ; FF_X14_Y10_N25     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|romin_latch                            ; FF_X14_Y9_N15      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|rstpc_latch                            ; FF_X17_Y10_N13     ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; statectrl:U14|uart_reset_latch                       ; FF_X14_Y9_N25      ; 23      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|baud_gen:inst|LessThan0~9             ; LCCOMB_X26_Y18_N20 ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|baud_gen:inst|bclk                    ; FF_X26_Y18_N9      ; 109     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; uart:uart_inst|monostable_trigger:inst7|Equal0~10    ; LCCOMB_X28_Y12_N28 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|monostable_trigger:inst7|pulse        ; FF_X28_Y12_N21     ; 37      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|monostable_trigger:inst7|stop_counter ; FF_X28_Y12_N15     ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|monostable_trigger:inst8|Equal0~10    ; LCCOMB_X32_Y7_N18  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|monostable_trigger:inst8|pulse        ; FF_X32_Y7_N13      ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|monostable_trigger:inst8|stop_counter ; FF_X32_Y7_N3       ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|rxd:inst1|\pro2:rcnt[31]~1            ; LCCOMB_X10_Y9_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|rxd:inst1|r_ready                     ; FF_X4_Y9_N31       ; 9       ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; uart:uart_inst|rxd:inst1|rbuf[0]~0                   ; LCCOMB_X13_Y13_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|rxd:inst1|state.r_sample              ; FF_X9_Y9_N3        ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|rxd:inst1|state.r_wait                ; FF_X10_Y9_N25      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|txd:inst2|state.x_shift               ; FF_X18_Y13_N29     ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|txd:inst2|txd_content[7]~2            ; LCCOMB_X18_Y13_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|txd:inst2|txd_done                    ; FF_X18_Y13_N31     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|txd:inst2|xbitcnt[31]~34              ; LCCOMB_X21_Y13_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart_inst|txd:inst2|xcnt16[4]~5                 ; LCCOMB_X19_Y13_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                   ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                              ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_divider:U1|clk_led            ; FF_X33_Y12_N27     ; 13      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; clk_divider:U1|clk_out            ; FF_X33_Y12_N23     ; 91      ; 1                                    ; Global Clock         ; GCLK6            ; --                        ;
; clk_input                         ; PIN_E1             ; 152     ; 8                                    ; Global Clock         ; GCLK2            ; --                        ;
; dbufferb:U10|data_latch[7]~1      ; LCCOMB_X17_Y12_N14 ; 8       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; grctrl:U11|grc_grwt[0]            ; LCCOMB_X16_Y12_N24 ; 8       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; grctrl:U11|grc_grwt[1]            ; LCCOMB_X16_Y12_N20 ; 8       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; statectrl:U14|enirin_latch        ; FF_X17_Y10_N1      ; 9       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; statectrl:U14|enled_latch         ; FF_X18_Y9_N21      ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; uart:uart_inst|baud_gen:inst|bclk ; FF_X26_Y18_N9      ; 109     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; uart:uart_inst|rxd:inst1|r_ready  ; FF_X4_Y9_N31       ; 9       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+-----------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                          ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------+----------------------+------------------------+------------------------+---------------+
; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ALTSYNCRAM                       ; AUTO ; ROM         ; Single Clock ; 256          ; 24           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 6144 ; 256                         ; 24                          ; --                          ; --                          ; 6144                ; 1    ; db/2073_II.rom0_led_encoder_ae1e0bd6.hdl.mif ; M9K_X15_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Dual Clocks  ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                                         ; M9K_X15_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; rom_init.mif                                 ; M9K_X15_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |computer_8bits|led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ALTSYNCRAM                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(110000001100000011000000) (60140300) (12632256) (C0C0C0)    ;(110000001100000011111001) (60140371) (12632313) (C0C0F9)   ;(110000001100000010100100) (60140244) (12632228) (C0C0A4)   ;(110000001100000010110000) (60140260) (12632240) (C0C0B0)   ;(110000001100000010011001) (60140231) (12632217) (C0C099)   ;(110000001100000010010010) (60140222) (12632210) (C0C092)   ;(110000001100000010000010) (60140202) (12632194) (C0C082)   ;(110000001100000011111000) (60140370) (12632312) (C0C0F8)   ;
;8;(110000001100000010000000) (60140200) (12632192) (C0C080)    ;(110000001100000010010000) (60140220) (12632208) (C0C090)   ;(110000001111100111000000) (60174700) (12646848) (C0F9C0)   ;(110000001111100111111001) (60174771) (12646905) (C0F9F9)   ;(110000001111100110100100) (60174644) (12646820) (C0F9A4)   ;(110000001111100110110000) (60174660) (12646832) (C0F9B0)   ;(110000001111100110011001) (60174631) (12646809) (C0F999)   ;(110000001111100110010010) (60174622) (12646802) (C0F992)   ;
;16;(110000001111100110000010) (60174602) (12646786) (C0F982)    ;(110000001111100111111000) (60174770) (12646904) (C0F9F8)   ;(110000001111100110000000) (60174600) (12646784) (C0F980)   ;(110000001111100110010000) (60174620) (12646800) (C0F990)   ;(110000001010010011000000) (60122300) (12625088) (C0A4C0)   ;(110000001010010011111001) (60122371) (12625145) (C0A4F9)   ;(110000001010010010100100) (60122244) (12625060) (C0A4A4)   ;(110000001010010010110000) (60122260) (12625072) (C0A4B0)   ;
;24;(110000001010010010011001) (60122231) (12625049) (C0A499)    ;(110000001010010010010010) (60122222) (12625042) (C0A492)   ;(110000001010010010000010) (60122202) (12625026) (C0A482)   ;(110000001010010011111000) (60122370) (12625144) (C0A4F8)   ;(110000001010010010000000) (60122200) (12625024) (C0A480)   ;(110000001010010010010000) (60122220) (12625040) (C0A490)   ;(110000001011000011000000) (60130300) (12628160) (C0B0C0)   ;(110000001011000011111001) (60130371) (12628217) (C0B0F9)   ;
;32;(110000001011000010100100) (60130244) (12628132) (C0B0A4)    ;(110000001011000010110000) (60130260) (12628144) (C0B0B0)   ;(110000001011000010011001) (60130231) (12628121) (C0B099)   ;(110000001011000010010010) (60130222) (12628114) (C0B092)   ;(110000001011000010000010) (60130202) (12628098) (C0B082)   ;(110000001011000011111000) (60130370) (12628216) (C0B0F8)   ;(110000001011000010000000) (60130200) (12628096) (C0B080)   ;(110000001011000010010000) (60130220) (12628112) (C0B090)   ;
;40;(110000001001100111000000) (60114700) (12622272) (C099C0)    ;(110000001001100111111001) (60114771) (12622329) (C099F9)   ;(110000001001100110100100) (60114644) (12622244) (C099A4)   ;(110000001001100110110000) (60114660) (12622256) (C099B0)   ;(110000001001100110011001) (60114631) (12622233) (C09999)   ;(110000001001100110010010) (60114622) (12622226) (C09992)   ;(110000001001100110000010) (60114602) (12622210) (C09982)   ;(110000001001100111111000) (60114770) (12622328) (C099F8)   ;
;48;(110000001001100110000000) (60114600) (12622208) (C09980)    ;(110000001001100110010000) (60114620) (12622224) (C09990)   ;(110000001001001011000000) (60111300) (12620480) (C092C0)   ;(110000001001001011111001) (60111371) (12620537) (C092F9)   ;(110000001001001010100100) (60111244) (12620452) (C092A4)   ;(110000001001001010110000) (60111260) (12620464) (C092B0)   ;(110000001001001010011001) (60111231) (12620441) (C09299)   ;(110000001001001010010010) (60111222) (12620434) (C09292)   ;
;56;(110000001001001010000010) (60111202) (12620418) (C09282)    ;(110000001001001011111000) (60111370) (12620536) (C092F8)   ;(110000001001001010000000) (60111200) (12620416) (C09280)   ;(110000001001001010010000) (60111220) (12620432) (C09290)   ;(110000001000001011000000) (60101300) (12616384) (C082C0)   ;(110000001000001011111001) (60101371) (12616441) (C082F9)   ;(110000001000001010100100) (60101244) (12616356) (C082A4)   ;(110000001000001010110000) (60101260) (12616368) (C082B0)   ;
;64;(110000001000001010011001) (60101231) (12616345) (C08299)    ;(110000001000001010010010) (60101222) (12616338) (C08292)   ;(110000001000001010000010) (60101202) (12616322) (C08282)   ;(110000001000001011111000) (60101370) (12616440) (C082F8)   ;(110000001000001010000000) (60101200) (12616320) (C08280)   ;(110000001000001010010000) (60101220) (12616336) (C08290)   ;(110000001111100011000000) (60174300) (12646592) (C0F8C0)   ;(110000001111100011111001) (60174371) (12646649) (C0F8F9)   ;
;72;(110000001111100010100100) (60174244) (12646564) (C0F8A4)    ;(110000001111100010110000) (60174260) (12646576) (C0F8B0)   ;(110000001111100010011001) (60174231) (12646553) (C0F899)   ;(110000001111100010010010) (60174222) (12646546) (C0F892)   ;(110000001111100010000010) (60174202) (12646530) (C0F882)   ;(110000001111100011111000) (60174370) (12646648) (C0F8F8)   ;(110000001111100010000000) (60174200) (12646528) (C0F880)   ;(110000001111100010010000) (60174220) (12646544) (C0F890)   ;
;80;(110000001000000011000000) (60100300) (12615872) (C080C0)    ;(110000001000000011111001) (60100371) (12615929) (C080F9)   ;(110000001000000010100100) (60100244) (12615844) (C080A4)   ;(110000001000000010110000) (60100260) (12615856) (C080B0)   ;(110000001000000010011001) (60100231) (12615833) (C08099)   ;(110000001000000010010010) (60100222) (12615826) (C08092)   ;(110000001000000010000010) (60100202) (12615810) (C08082)   ;(110000001000000011111000) (60100370) (12615928) (C080F8)   ;
;88;(110000001000000010000000) (60100200) (12615808) (C08080)    ;(110000001000000010010000) (60100220) (12615824) (C08090)   ;(110000001001000011000000) (60110300) (12619968) (C090C0)   ;(110000001001000011111001) (60110371) (12620025) (C090F9)   ;(110000001001000010100100) (60110244) (12619940) (C090A4)   ;(110000001001000010110000) (60110260) (12619952) (C090B0)   ;(110000001001000010011001) (60110231) (12619929) (C09099)   ;(110000001001000010010010) (60110222) (12619922) (C09092)   ;
;96;(110000001001000010000010) (60110202) (12619906) (C09082)    ;(110000001001000011111000) (60110370) (12620024) (C090F8)   ;(110000001001000010000000) (60110200) (12619904) (C09080)   ;(110000001001000010010000) (60110220) (12619920) (C09090)   ;(111110011100000011000000) (76340300) (16367808) (F9C0C0)   ;(111110011100000011111001) (76340371) (16367865) (F9C0F9)   ;(111110011100000010100100) (76340244) (16367780) (F9C0A4)   ;(111110011100000010110000) (76340260) (16367792) (F9C0B0)   ;
;104;(111110011100000010011001) (76340231) (16367769) (F9C099)    ;(111110011100000010010010) (76340222) (16367762) (F9C092)   ;(111110011100000010000010) (76340202) (16367746) (F9C082)   ;(111110011100000011111000) (76340370) (16367864) (F9C0F8)   ;(111110011100000010000000) (76340200) (16367744) (F9C080)   ;(111110011100000010010000) (76340220) (16367760) (F9C090)   ;(111110011111100111000000) (76374700) (16382400) (F9F9C0)   ;(111110011111100111111001) (76374771) (16382457) (F9F9F9)   ;
;112;(111110011111100110100100) (76374644) (16382372) (F9F9A4)    ;(111110011111100110110000) (76374660) (16382384) (F9F9B0)   ;(111110011111100110011001) (76374631) (16382361) (F9F999)   ;(111110011111100110010010) (76374622) (16382354) (F9F992)   ;(111110011111100110000010) (76374602) (16382338) (F9F982)   ;(111110011111100111111000) (76374770) (16382456) (F9F9F8)   ;(111110011111100110000000) (76374600) (16382336) (F9F980)   ;(111110011111100110010000) (76374620) (16382352) (F9F990)   ;
;120;(111110011010010011000000) (76322300) (16360640) (F9A4C0)    ;(111110011010010011111001) (76322371) (16360697) (F9A4F9)   ;(111110011010010010100100) (76322244) (16360612) (F9A4A4)   ;(111110011010010010110000) (76322260) (16360624) (F9A4B0)   ;(111110011010010010011001) (76322231) (16360601) (F9A499)   ;(111110011010010010010010) (76322222) (16360594) (F9A492)   ;(111110011010010010000010) (76322202) (16360578) (F9A482)   ;(111110011010010011111000) (76322370) (16360696) (F9A4F8)   ;
;128;(111110011010010010000000) (76322200) (16360576) (F9A480)    ;(111110011010010010010000) (76322220) (16360592) (F9A490)   ;(111110011011000011000000) (76330300) (16363712) (F9B0C0)   ;(111110011011000011111001) (76330371) (16363769) (F9B0F9)   ;(111110011011000010100100) (76330244) (16363684) (F9B0A4)   ;(111110011011000010110000) (76330260) (16363696) (F9B0B0)   ;(111110011011000010011001) (76330231) (16363673) (F9B099)   ;(111110011011000010010010) (76330222) (16363666) (F9B092)   ;
;136;(111110011011000010000010) (76330202) (16363650) (F9B082)    ;(111110011011000011111000) (76330370) (16363768) (F9B0F8)   ;(111110011011000010000000) (76330200) (16363648) (F9B080)   ;(111110011011000010010000) (76330220) (16363664) (F9B090)   ;(111110011001100111000000) (76314700) (16357824) (F999C0)   ;(111110011001100111111001) (76314771) (16357881) (F999F9)   ;(111110011001100110100100) (76314644) (16357796) (F999A4)   ;(111110011001100110110000) (76314660) (16357808) (F999B0)   ;
;144;(111110011001100110011001) (76314631) (16357785) (F99999)    ;(111110011001100110010010) (76314622) (16357778) (F99992)   ;(111110011001100110000010) (76314602) (16357762) (F99982)   ;(111110011001100111111000) (76314770) (16357880) (F999F8)   ;(111110011001100110000000) (76314600) (16357760) (F99980)   ;(111110011001100110010000) (76314620) (16357776) (F99990)   ;(111110011001001011000000) (76311300) (16356032) (F992C0)   ;(111110011001001011111001) (76311371) (16356089) (F992F9)   ;
;152;(111110011001001010100100) (76311244) (16356004) (F992A4)    ;(111110011001001010110000) (76311260) (16356016) (F992B0)   ;(111110011001001010011001) (76311231) (16355993) (F99299)   ;(111110011001001010010010) (76311222) (16355986) (F99292)   ;(111110011001001010000010) (76311202) (16355970) (F99282)   ;(111110011001001011111000) (76311370) (16356088) (F992F8)   ;(111110011001001010000000) (76311200) (16355968) (F99280)   ;(111110011001001010010000) (76311220) (16355984) (F99290)   ;
;160;(111110011000001011000000) (76301300) (16351936) (F982C0)    ;(111110011000001011111001) (76301371) (16351993) (F982F9)   ;(111110011000001010100100) (76301244) (16351908) (F982A4)   ;(111110011000001010110000) (76301260) (16351920) (F982B0)   ;(111110011000001010011001) (76301231) (16351897) (F98299)   ;(111110011000001010010010) (76301222) (16351890) (F98292)   ;(111110011000001010000010) (76301202) (16351874) (F98282)   ;(111110011000001011111000) (76301370) (16351992) (F982F8)   ;
;168;(111110011000001010000000) (76301200) (16351872) (F98280)    ;(111110011000001010010000) (76301220) (16351888) (F98290)   ;(111110011111100011000000) (76374300) (16382144) (F9F8C0)   ;(111110011111100011111001) (76374371) (16382201) (F9F8F9)   ;(111110011111100010100100) (76374244) (16382116) (F9F8A4)   ;(111110011111100010110000) (76374260) (16382128) (F9F8B0)   ;(111110011111100010011001) (76374231) (16382105) (F9F899)   ;(111110011111100010010010) (76374222) (16382098) (F9F892)   ;
;176;(111110011111100010000010) (76374202) (16382082) (F9F882)    ;(111110011111100011111000) (76374370) (16382200) (F9F8F8)   ;(111110011111100010000000) (76374200) (16382080) (F9F880)   ;(111110011111100010010000) (76374220) (16382096) (F9F890)   ;(111110011000000011000000) (76300300) (16351424) (F980C0)   ;(111110011000000011111001) (76300371) (16351481) (F980F9)   ;(111110011000000010100100) (76300244) (16351396) (F980A4)   ;(111110011000000010110000) (76300260) (16351408) (F980B0)   ;
;184;(111110011000000010011001) (76300231) (16351385) (F98099)    ;(111110011000000010010010) (76300222) (16351378) (F98092)   ;(111110011000000010000010) (76300202) (16351362) (F98082)   ;(111110011000000011111000) (76300370) (16351480) (F980F8)   ;(111110011000000010000000) (76300200) (16351360) (F98080)   ;(111110011000000010010000) (76300220) (16351376) (F98090)   ;(111110011001000011000000) (76310300) (16355520) (F990C0)   ;(111110011001000011111001) (76310371) (16355577) (F990F9)   ;
;192;(111110011001000010100100) (76310244) (16355492) (F990A4)    ;(111110011001000010110000) (76310260) (16355504) (F990B0)   ;(111110011001000010011001) (76310231) (16355481) (F99099)   ;(111110011001000010010010) (76310222) (16355474) (F99092)   ;(111110011001000010000010) (76310202) (16355458) (F99082)   ;(111110011001000011111000) (76310370) (16355576) (F990F8)   ;(111110011001000010000000) (76310200) (16355456) (F99080)   ;(111110011001000010010000) (76310220) (16355472) (F99090)   ;
;200;(101001001100000011000000) (51140300) (10797248) (A4C0C0)    ;(101001001100000011111001) (51140371) (10797305) (A4C0F9)   ;(101001001100000010100100) (51140244) (10797220) (A4C0A4)   ;(101001001100000010110000) (51140260) (10797232) (A4C0B0)   ;(101001001100000010011001) (51140231) (10797209) (A4C099)   ;(101001001100000010010010) (51140222) (10797202) (A4C092)   ;(101001001100000010000010) (51140202) (10797186) (A4C082)   ;(101001001100000011111000) (51140370) (10797304) (A4C0F8)   ;
;208;(101001001100000010000000) (51140200) (10797184) (A4C080)    ;(101001001100000010010000) (51140220) (10797200) (A4C090)   ;(101001001111100111000000) (51174700) (10811840) (A4F9C0)   ;(101001001111100111111001) (51174771) (10811897) (A4F9F9)   ;(101001001111100110100100) (51174644) (10811812) (A4F9A4)   ;(101001001111100110110000) (51174660) (10811824) (A4F9B0)   ;(101001001111100110011001) (51174631) (10811801) (A4F999)   ;(101001001111100110010010) (51174622) (10811794) (A4F992)   ;
;216;(101001001111100110000010) (51174602) (10811778) (A4F982)    ;(101001001111100111111000) (51174770) (10811896) (A4F9F8)   ;(101001001111100110000000) (51174600) (10811776) (A4F980)   ;(101001001111100110010000) (51174620) (10811792) (A4F990)   ;(101001001010010011000000) (51122300) (10790080) (A4A4C0)   ;(101001001010010011111001) (51122371) (10790137) (A4A4F9)   ;(101001001010010010100100) (51122244) (10790052) (A4A4A4)   ;(101001001010010010110000) (51122260) (10790064) (A4A4B0)   ;
;224;(101001001010010010011001) (51122231) (10790041) (A4A499)    ;(101001001010010010010010) (51122222) (10790034) (A4A492)   ;(101001001010010010000010) (51122202) (10790018) (A4A482)   ;(101001001010010011111000) (51122370) (10790136) (A4A4F8)   ;(101001001010010010000000) (51122200) (10790016) (A4A480)   ;(101001001010010010010000) (51122220) (10790032) (A4A490)   ;(101001001011000011000000) (51130300) (10793152) (A4B0C0)   ;(101001001011000011111001) (51130371) (10793209) (A4B0F9)   ;
;232;(101001001011000010100100) (51130244) (10793124) (A4B0A4)    ;(101001001011000010110000) (51130260) (10793136) (A4B0B0)   ;(101001001011000010011001) (51130231) (10793113) (A4B099)   ;(101001001011000010010010) (51130222) (10793106) (A4B092)   ;(101001001011000010000010) (51130202) (10793090) (A4B082)   ;(101001001011000011111000) (51130370) (10793208) (A4B0F8)   ;(101001001011000010000000) (51130200) (10793088) (A4B080)   ;(101001001011000010010000) (51130220) (10793104) (A4B090)   ;
;240;(101001001001100111000000) (51114700) (10787264) (A499C0)    ;(101001001001100111111001) (51114771) (10787321) (A499F9)   ;(101001001001100110100100) (51114644) (10787236) (A499A4)   ;(101001001001100110110000) (51114660) (10787248) (A499B0)   ;(101001001001100110011001) (51114631) (10787225) (A49999)   ;(101001001001100110010010) (51114622) (10787218) (A49992)   ;(101001001001100110000010) (51114602) (10787202) (A49982)   ;(101001001001100111111000) (51114770) (10787320) (A499F8)   ;
;248;(101001001001100110000000) (51114600) (10787200) (A49980)    ;(101001001001100110010000) (51114620) (10787216) (A49990)   ;(101001001001001011000000) (51111300) (10785472) (A492C0)   ;(101001001001001011111001) (51111371) (10785529) (A492F9)   ;(101001001001001010100100) (51111244) (10785444) (A492A4)   ;(101001001001001010110000) (51111260) (10785456) (A492B0)   ;(101001001001001010011001) (51111231) (10785433) (A49299)   ;(101001001001001010010010) (51111222) (10785426) (A49292)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |computer_8bits|rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ALTSYNCRAM                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10010000) (220) (144) (90)    ;(00000000) (0) (0) (00)   ;(11000000) (300) (192) (C0)   ;(11111111) (377) (255) (FF)   ;(10010000) (220) (144) (90)   ;(01101111) (157) (111) (6F)   ;(11000000) (300) (192) (C0)   ;(11111111) (377) (255) (FF)   ;
;8;(10010000) (220) (144) (90)    ;(11011110) (336) (222) (DE)   ;(11000000) (300) (192) (C0)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,361 / 32,401 ( 4 % ) ;
; C16 interconnects     ; 6 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 747 / 21,816 ( 3 % )   ;
; Direct links          ; 217 / 32,401 ( < 1 % ) ;
; Global clocks         ; 10 / 10 ( 100 % )      ;
; Local interconnects   ; 700 / 10,320 ( 7 % )   ;
; R24 interconnects     ; 30 / 1,289 ( 2 % )     ;
; R4 interconnects      ; 956 / 28,186 ( 3 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.98) ; Number of LABs  (Total = 84) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 9                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 2                            ;
; 10                                          ; 4                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 9                            ;
; 16                                          ; 42                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 84) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 11                           ;
; 1 Clock                            ; 49                           ;
; 1 Clock enable                     ; 26                           ;
; 1 Sync. clear                      ; 8                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 22                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.24) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 8                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 8                            ;
; 17                                           ; 4                            ;
; 18                                           ; 6                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 7                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 8                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.39) ; Number of LABs  (Total = 84) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 11                           ;
; 2                                               ; 11                           ;
; 3                                               ; 4                            ;
; 4                                               ; 6                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 5                            ;
; 8                                               ; 9                            ;
; 9                                               ; 4                            ;
; 10                                              ; 5                            ;
; 11                                              ; 4                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 9                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.69) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 5                            ;
; 3                                            ; 7                            ;
; 4                                            ; 11                           ;
; 5                                            ; 3                            ;
; 6                                            ; 3                            ;
; 7                                            ; 2                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 4                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 17        ; 0            ; 17        ; 0            ; 0            ; 17        ; 17        ; 0            ; 17        ; 17        ; 0            ; 15           ; 0            ; 0            ; 2            ; 0            ; 15           ; 2            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 17           ; 0         ; 17           ; 17           ; 0         ; 0         ; 17           ; 0         ; 0         ; 17           ; 2            ; 17           ; 17           ; 15           ; 17           ; 2            ; 15           ; 17           ; 17           ; 17           ; 2            ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sel[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dig[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; txd                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_input          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rxd                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Destination Clock(s)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; clk_divider:U1|clk_out,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramrd_latch,clk_divider:U1|clk_out,statectrl:U14|enirin_latch,statectrl:U14|nextn_latch,ir:U5|instruction[10],clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out,ir:U5|instruction[10],statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,uart:uart_inst|rxd:inst1|r_ready,clk_divider:U1|clk_out                                                  ; ir:U5|instruction[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 27.8              ;
; statectrl:U14|enirin_latch                                                                                                                                                                                                                                                                                                                                                                                                                                ; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 19.5              ;
; statectrl:U14|enirin_latch                                                                                                                                                                                                                                                                                                                                                                                                                                ; statectrl:U14|enalu_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 16.8              ;
; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                    ; statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 15.1              ;
; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                    ; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 13.0              ;
; statectrl:U14|romin_latch                                                                                                                                                                                                                                                                                                                                                                                                                                 ; clk_input                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 8.7               ;
; clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                  ; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 5.8               ;
; uart:uart_inst|baud_gen:inst|bclk                                                                                                                                                                                                                                                                                                                                                                                                                         ; uart:uart_inst|baud_gen:inst|bclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 4.9               ;
; clk_divider:U1|clk_out,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramrd_latch,clk_divider:U1|clk_out,statectrl:U14|enirin_latch,statectrl:U14|nextn_latch,ir:U5|instruction[10],clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out,ir:U5|instruction[10],statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,uart:uart_inst|rxd:inst1|r_ready,clk_divider:U1|clk_out                                                  ; statectrl:U14|enled_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 4.4               ;
; clk_divider:U1|clk_out,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramrd_latch,clk_divider:U1|clk_out,statectrl:U14|nextn_latch,ir:U5|instruction[10],clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out,ir:U5|instruction[10],statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch,uart:uart_inst|rxd:inst1|r_ready,statectrl:U14|enirin_latch,clk_divider:U1|clk_out                                                  ; ir:U5|instruction[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 3.8               ;
; clk_divider:U1|clk_out,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramrd_latch,clk_divider:U1|clk_out,statectrl:U14|enirin_latch,statectrl:U14|nextn_latch,ir:U5|instruction[10],clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out,ir:U5|instruction[10],statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,uart:uart_inst|rxd:inst1|r_ready,statectrl:U14|enalu_latch,clk_divider:U1|clk_out                        ; statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 3.5               ;
; clk_divider:U1|clk_out,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramrd_latch,clk_divider:U1|clk_out,statectrl:U14|enirin_latch,uart:uart_inst|rxd:inst1|r_ready,statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch,clk_divider:U1|clk_out,statectrl:U14|nextn_latch,ir:U5|instruction[10],clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out,ir:U5|instruction[10]                                                  ; ir:U5|instruction[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 3.5               ;
; clk_divider:U1|clk_out,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramrd_latch,clk_divider:U1|clk_out,statectrl:U14|enirin_latch,statectrl:U14|nextn_latch,ir:U5|instruction[10],clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out,ir:U5|instruction[10],statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,uart:uart_inst|rxd:inst1|r_ready,clk_divider:U1|clk_out                                                  ; statectrl:U14|enirin_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 3.4               ;
; statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,statectrl:U14|enirin_latch                                                                                                                                                                                                                                                                                                                                                                           ; statectrl:U14|enalu_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 3.2               ;
; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                    ; statectrl:U14|enirin_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 2.7               ;
; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                    ; uart:uart_inst|baud_gen:inst|bclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 2.1               ;
; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                    ; ir:U5|instruction[10],statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch,statectrl:U14|ramin_latch,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramwt_latch,statectrl:U14|enled_latch,ir:U5|instruction[10],statectrl:U14|enirin_latch,uart:uart_inst|baud_gen:inst|bclk,statectrl:U14|enalu_latch,statectrl:U14|enirin_latch,ir:U5|instruction[10],statectrl:U14|enled_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 2.0               ;
; clk_divider:U1|clk_out,uart:uart_inst|baud_gen:inst|bclk                                                                                                                                                                                                                                                                                                                                                                                                  ; uart:uart_inst|baud_gen:inst|bclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1.7               ;
; clk_divider:U1|clk_out,statectrl:U14|enirin_latch                                                                                                                                                                                                                                                                                                                                                                                                         ; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 1.5               ;
; clk_divider:U1|clk_out,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramrd_latch,clk_divider:U1|clk_out,statectrl:U14|enirin_latch,statectrl:U14|nextn_latch,ir:U5|instruction[10],clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out,ir:U5|instruction[10],statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,uart:uart_inst|rxd:inst1|r_ready,clk_divider:U1|clk_out                                                  ; uart:uart_inst|baud_gen:inst|bclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1.5               ;
; statectrl:U14|enirin_latch                                                                                                                                                                                                                                                                                                                                                                                                                                ; statectrl:U14|enled_latch,ir:U5|instruction[10],statectrl:U14|enirin_latch,statectrl:U14|enled_latch,ir:U5|instruction[10],statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,uart:uart_inst|baud_gen:inst|bclk,statectrl:U14|enled_latch,statectrl:U14|enirin_latch,ir:U5|instruction[10],statectrl:U14|enled_latch,statectrl:U14|ramwt_latch,statectrl:U14|enled_latch,ir:U5|instruction[10],statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch,uart:uart_inst|baud_gen:inst|bclk,statectrl:U14|enled_latch,statectrl:U14|ramin_latch,statectrl:U14|enled_latch,ir:U5|instruction[10],statectrl:U14|enirin_latch,statectrl:U14|enalu_latch,uart:uart_inst|baud_gen:inst|bclk,ir:U5|instruction[10],statectrl:U14|enled_latch,statectrl:U14|ramwt_latch,ir:U5|instruction[10],statectrl:U14|enirin_latch,statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,statectrl:U14|enirin_latch,ir:U5|instruction[10],statectrl:U14|ramwt_latch,statectrl:U14|enled_latch,ir:U5|instruction[10],statectrl:U14|enirin_latch,uart:uart_inst|baud_gen:inst|bclk,statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch,statectrl:U14|enirin_latch,ir:U5|instruction[10],statectrl:U14|enled_latch,statectrl:U14|ramin_latch,statectrl:U14|enled_latch,statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,statectrl:U14|enirin_latch,ir:U5|instruction[10],uart:uart_inst|baud_gen:inst|bclk,statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,ir:U5|instruction[10],statectrl:U14|enled_latch,statectrl:U14|ramwt_latch,statectrl:U14|enled_latch,statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,statectrl:U14|enirin_latch,ir:U5|instruction[10],uart:uart_inst|baud_gen:inst|bclk,statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch,statectrl:U14|enirin_latch,ir:U5|instruction[10],statectrl:U14|enled_latch ; 1.4               ;
; statectrl:U14|enirin_latch,clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                         ; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 1.3               ;
; clk_divider:U1|clk_out,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramrd_latch,clk_divider:U1|clk_out,statectrl:U14|enirin_latch,statectrl:U14|nextn_latch,ir:U5|instruction[10],clk_divider:U1|clk_out,statectrl:U14|enirin_latch,clk_divider:U1|clk_out,ir:U5|instruction[10],statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,uart:uart_inst|rxd:inst1|r_ready,clk_divider:U1|clk_out,statectrl:U14|enalu_latch,clk_divider:U1|clk_out ; statectrl:U14|dbfbin_latch,statectrl:U14|enalu_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 1.2               ;
; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                    ; statectrl:U14|ramin_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 1.2               ;
; statectrl:U14|enirin_latch,ir:U5|instruction[11],statectrl:U14|enalu_latch,statectrl:U14|enirin_latch                                                                                                                                                                                                                                                                                                                                                     ; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 1.2               ;
; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                    ; statectrl:U14|enled_latch,ir:U5|instruction[10],statectrl:U14|enirin_latch,statectrl:U14|enalu_latch,uart:uart_inst|baud_gen:inst|bclk,statectrl:U14|enled_latch,statectrl:U14|ramwt_latch,statectrl:U14|ramin_latch,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,statectrl:U14|enirin_latch,ir:U5|instruction[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 1.1               ;
; clk_divider:U1|clk_out                                                                                                                                                                                                                                                                                                                                                                                                                                    ; ir:U5|instruction[10],statectrl:U14|enirin_latch,statectrl:U14|enalu_latch,statectrl:U14|ramwt_latch,rom_new:U4|monostable_trigger:inst3|pulse,statectrl:U14|ramin_latch,statectrl:U14|enled_latch,uart:uart_inst|baud_gen:inst|bclk,statectrl:U14|enalu_latch,statectrl:U14|dbfbin_latch,ir:U5|instruction[10],statectrl:U14|enled_latch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 1.1               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                            ;
+---------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------------+
; Source Register                                                                                   ; Destination Register                             ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------------+
; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grb_latch[1]                              ; 4.856             ;
; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[1]                              ; 4.173             ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grb_latch[6]                              ; 3.916             ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[6] ; gr:U12|grb_latch[6]                              ; 3.916             ;
; statectrl:U14|enrom_latch                                                                         ; gr:U12|grb_latch[6]                              ; 3.916             ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; gr:U12|grb_latch[2]                              ; 3.781             ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[2] ; gr:U12|grb_latch[2]                              ; 3.781             ;
; uart:uart_inst|txd:inst2|txd_done                                                                 ; uart:uart_inst|txd:inst2|txd_done                ; 3.769             ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; gr:U12|grb_latch[1]                              ; 3.744             ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[1] ; gr:U12|grb_latch[1]                              ; 3.744             ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grb_latch[4]                              ; 3.741             ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[4] ; gr:U12|grb_latch[4]                              ; 3.741             ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grb_latch[7]                              ; 3.639             ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[7] ; gr:U12|grb_latch[7]                              ; 3.639             ;
; statectrl:U14|enpcout_latch                                                                       ; gr:U12|grb_latch[6]                              ; 3.366             ;
; statectrl:U14|dbfaout_latch                                                                       ; gr:U12|grb_latch[6]                              ; 3.366             ;
; ir:U5|instruction[6]                                                                              ; gr:U12|grb_latch[6]                              ; 3.366             ;
; pc:U7|addr_latch[6]                                                                               ; gr:U12|grb_latch[6]                              ; 3.366             ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; gr:U12|grb_latch[5]                              ; 3.274             ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[5] ; gr:U12|grb_latch[5]                              ; 3.274             ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; gr:U12|grb_latch[3]                              ; 3.197             ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[3] ; gr:U12|grb_latch[3]                              ; 3.197             ;
; ir:U5|instruction[3]                                                                              ; gr:U12|grb_latch[1]                              ; 3.178             ;
; ir:U5|instruction[9]                                                                              ; gr:U12|grb_latch[1]                              ; 3.178             ;
; pc:U7|addr_latch[2]                                                                               ; gr:U12|grb_latch[2]                              ; 3.170             ;
; ir:U5|instruction[2]                                                                              ; gr:U12|grb_latch[2]                              ; 3.170             ;
; ir:U5|instruction[4]                                                                              ; gr:U12|grb_latch[4]                              ; 3.152             ;
; pc:U7|addr_latch[4]                                                                               ; gr:U12|grb_latch[4]                              ; 3.152             ;
; ir:U5|instruction[1]                                                                              ; gr:U12|grb_latch[1]                              ; 3.117             ;
; pc:U7|addr_latch[1]                                                                               ; gr:U12|grb_latch[1]                              ; 3.117             ;
; ir:U5|instruction[7]                                                                              ; gr:U12|grb_latch[7]                              ; 3.047             ;
; pc:U7|addr_latch[7]                                                                               ; gr:U12|grb_latch[7]                              ; 3.047             ;
; statectrl:U14|regrd1_latch                                                                        ; gr:U12|grb_latch[1]                              ; 2.999             ;
; statectrl:U14|regrd2_latch                                                                        ; gr:U12|grb_latch[1]                              ; 2.999             ;
; statectrl:U14|enuart_latch                                                                        ; gr:U12|grb_latch[6]                              ; 2.994             ;
; ram_new:U3|ram_new_ram:inst|altsyncram:altsyncram_component|altsyncram_2kn3:auto_generated|q_a[0] ; gr:U12|grb_latch[0]                              ; 2.924             ;
; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grb_latch[0]                              ; 2.924             ;
; uart:uart_inst|rxd:inst1|r_ready                                                                  ; uart:uart_inst|rxd:inst1|r_ready                 ; 2.878             ;
; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4]                       ; 2.840             ;
; ir:U5|instruction[8]                                                                              ; gr:U12|grb_latch[2]                              ; 2.822             ;
; ir:U5|instruction[0]                                                                              ; gr:U12|grb_latch[2]                              ; 2.822             ;
; gr:U12|grc_latch[6]                                                                               ; gr:U12|grb_latch[6]                              ; 2.816             ;
; gr:U12|grb_latch[6]                                                                               ; gr:U12|grb_latch[6]                              ; 2.816             ;
; uart:uart_inst|latch_8bits:inst3|data_latch[6]                                                    ; gr:U12|grb_latch[6]                              ; 2.816             ;
; statectrl:U14|dbfbout_latch                                                                       ; gr:U12|grb_latch[6]                              ; 2.816             ;
; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|grb_latch[6]                              ; 2.816             ;
; gr:U12|grd_latch[6]                                                                               ; gr:U12|grb_latch[6]                              ; 2.816             ;
; gr:U12|gra_latch[6]                                                                               ; gr:U12|grb_latch[6]                              ; 2.816             ;
; ir:U5|instruction[5]                                                                              ; gr:U12|grb_latch[5]                              ; 2.705             ;
; pc:U7|addr_latch[5]                                                                               ; gr:U12|grb_latch[5]                              ; 2.705             ;
; uart:uart_inst|latch_8bits:inst3|data_latch[3]                                                    ; gr:U12|grb_latch[3]                              ; 2.698             ;
; pc:U7|addr_latch[3]                                                                               ; gr:U12|grb_latch[3]                              ; 2.698             ;
; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|grb_latch[3]                              ; 2.698             ;
; uart:uart_inst|latch_8bits:inst3|data_latch[2]                                                    ; gr:U12|grb_latch[2]                              ; 2.621             ;
; gr:U12|grc_latch[2]                                                                               ; gr:U12|grb_latch[2]                              ; 2.621             ;
; gr:U12|grb_latch[2]                                                                               ; gr:U12|grb_latch[2]                              ; 2.621             ;
; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|grb_latch[2]                              ; 2.621             ;
; gr:U12|grd_latch[2]                                                                               ; gr:U12|grb_latch[2]                              ; 2.621             ;
; gr:U12|gra_latch[2]                                                                               ; gr:U12|grb_latch[2]                              ; 2.621             ;
; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grb_latch[4]                              ; 2.563             ;
; uart:uart_inst|latch_8bits:inst3|data_latch[4]                                                    ; gr:U12|grb_latch[4]                              ; 2.563             ;
; gr:U12|grc_latch[4]                                                                               ; gr:U12|grb_latch[4]                              ; 2.563             ;
; gr:U12|grb_latch[4]                                                                               ; gr:U12|grb_latch[4]                              ; 2.563             ;
; gr:U12|grd_latch[4]                                                                               ; gr:U12|grb_latch[4]                              ; 2.563             ;
; gr:U12|gra_latch[4]                                                                               ; gr:U12|grb_latch[4]                              ; 2.563             ;
; uart:uart_inst|latch_8bits:inst3|data_latch[1]                                                    ; gr:U12|grb_latch[1]                              ; 2.526             ;
; gr:U12|grb_latch[1]                                                                               ; gr:U12|grb_latch[1]                              ; 2.526             ;
; gr:U12|grc_latch[1]                                                                               ; gr:U12|grb_latch[1]                              ; 2.526             ;
; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grb_latch[1]                              ; 2.526             ;
; gr:U12|grd_latch[1]                                                                               ; gr:U12|grb_latch[1]                              ; 2.526             ;
; gr:U12|gra_latch[1]                                                                               ; gr:U12|grb_latch[1]                              ; 2.526             ;
; gr:U12|grc_latch[3]                                                                               ; gr:U12|grb_latch[3]                              ; 2.506             ;
; statectrl:U14|enalu_latch                                                                         ; statectrl:U14|enalu_latch                        ; 2.502             ;
; gr:U12|grb_latch[7]                                                                               ; gr:U12|grb_latch[7]                              ; 2.455             ;
; gr:U12|grc_latch[7]                                                                               ; gr:U12|grb_latch[7]                              ; 2.455             ;
; gr:U12|grd_latch[7]                                                                               ; gr:U12|grb_latch[7]                              ; 2.455             ;
; uart:uart_inst|latch_8bits:inst3|data_latch[7]                                                    ; gr:U12|grb_latch[7]                              ; 2.455             ;
; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grb_latch[7]                              ; 2.455             ;
; gr:U12|gra_latch[7]                                                                               ; gr:U12|grb_latch[7]                              ; 2.455             ;
; pc:U7|addr_latch[0]                                                                               ; gr:U12|grb_latch[0]                              ; 2.412             ;
; rom_new:U4|monostable_trigger:inst3|pulse                                                         ; rom_new:U4|monostable_trigger:inst3|stop_counter ; 2.351             ;
; statectrl:U14|enled_latch                                                                         ; statectrl:U14|enled_latch                        ; 2.323             ;
; statectrl:U14|ramwt_latch                                                                         ; statectrl:U14|ramwt_latch                        ; 2.305             ;
; statectrl:U14|ramin_latch                                                                         ; statectrl:U14|ramin_latch                        ; 2.305             ;
; gr:U12|grd_latch[3]                                                                               ; gr:U12|grb_latch[3]                              ; 2.199             ;
; gr:U12|grb_latch[3]                                                                               ; gr:U12|grb_latch[3]                              ; 2.199             ;
; gr:U12|gra_latch[3]                                                                               ; gr:U12|grb_latch[3]                              ; 2.199             ;
; statectrl:U14|romin_latch                                                                         ; statectrl:U14|romin_latch                        ; 2.182             ;
; uart:uart_inst|latch_8bits:inst3|data_latch[5]                                                    ; gr:U12|grb_latch[5]                              ; 2.136             ;
; gr:U12|grb_latch[5]                                                                               ; gr:U12|grb_latch[5]                              ; 2.136             ;
; gr:U12|grc_latch[5]                                                                               ; gr:U12|grb_latch[5]                              ; 2.136             ;
; gr:U12|grd_latch[5]                                                                               ; gr:U12|grb_latch[5]                              ; 2.136             ;
; gr:U12|gra_latch[5]                                                                               ; gr:U12|grb_latch[5]                              ; 2.136             ;
; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|grb_latch[5]                              ; 2.136             ;
; statectrl:U14|enirin_latch                                                                        ; statectrl:U14|enirin_latch                       ; 2.088             ;
; statectrl:U14|nextn_latch                                                                         ; statectrl:U14|nextn_latch                        ; 2.001             ;
; uart:uart_inst|latch_8bits:inst3|data_latch[0]                                                    ; gr:U12|grb_latch[0]                              ; 1.900             ;
; gr:U12|grc_latch[0]                                                                               ; gr:U12|grb_latch[0]                              ; 1.900             ;
; gr:U12|grb_latch[0]                                                                               ; gr:U12|grb_latch[0]                              ; 1.900             ;
; gr:U12|grd_latch[0]                                                                               ; gr:U12|grb_latch[0]                              ; 1.900             ;
+---------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE6F17C8 for design "2073_II"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: '2073_II.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datac  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datac  to: combout
    Info (332098): Cell: U8|process_1~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_input~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node uart:uart_inst|baud_gen:inst|bclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clk_divider:U1|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node statectrl:U14|enrom_latch
        Info (176357): Destination node statectrl:U14|regwt_latch
Info (176353): Automatically promoted node statectrl:U14|enled_latch 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node statectrl:U14|Selector27~0
Info (176353): Automatically promoted node clk_divider:U1|clk_led 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node statectrl:U14|enirin_latch 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ir:U5|instruction[2]
        Info (176357): Destination node ir:U5|instruction[3]
        Info (176357): Destination node ir:U5|instruction[8]
        Info (176357): Destination node ir:U5|instruction[9]
        Info (176357): Destination node ir:U5|instruction[12]
        Info (176357): Destination node ir:U5|instruction[13]
        Info (176357): Destination node ir:U5|instruction[14]
        Info (176357): Destination node ir:U5|instruction[15]
        Info (176357): Destination node statectrl:U14|Selector4~1
Info (176353): Automatically promoted node uart:uart_inst|rxd:inst1|r_ready 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:uart_inst|rxd:inst1|Selector2~0
Info (176353): Automatically promoted node dbufferb:U10|data_latch[7]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node grctrl:U11|grc_grwt[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node grctrl:U11|grc_grwt[1] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 7.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file F:/Quartus_II/QuartusWork/2073_II/output_files/2073_II.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5434 megabytes
    Info: Processing ended: Tue Oct 16 12:16:26 2018
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Quartus_II/QuartusWork/2073_II/output_files/2073_II.fit.smsg.


