/******************************************************************************
 *  Copyright (C) 2018 Broadcom. The term "Broadcom" refers to Broadcom Limited and/or its subsidiaries.
 *
 *  This program is the proprietary software of Broadcom and/or its licensors,
 *  and may only be used, duplicated, modified or distributed pursuant to the terms and
 *  conditions of a separate, written license agreement executed between you and Broadcom
 *  (an "Authorized License").  Except as set forth in an Authorized License, Broadcom grants
 *  no license (express or implied), right to use, or waiver of any kind with respect to the
 *  Software, and Broadcom expressly reserves all rights in and to the Software and all
 *  intellectual property rights therein.  IF YOU HAVE NO AUTHORIZED LICENSE, THEN YOU
 *  HAVE NO RIGHT TO USE THIS SOFTWARE IN ANY WAY, AND SHOULD IMMEDIATELY
 *  NOTIFY BROADCOM AND DISCONTINUE ALL USE OF THE SOFTWARE.
 *
 *  Except as expressly set forth in the Authorized License,
 *
 *  1.     This program, including its structure, sequence and organization, constitutes the valuable trade
 *  secrets of Broadcom, and you shall use all reasonable efforts to protect the confidentiality thereof,
 *  and to use this information only in connection with your use of Broadcom integrated circuit products.
 *
 *  2.     TO THE MAXIMUM EXTENT PERMITTED BY LAW, THE SOFTWARE IS PROVIDED "AS IS"
 *  AND WITH ALL FAULTS AND BROADCOM MAKES NO PROMISES, REPRESENTATIONS OR
 *  WARRANTIES, EITHER EXPRESS, IMPLIED, STATUTORY, OR OTHERWISE, WITH RESPECT TO
 *  THE SOFTWARE.  BROADCOM SPECIFICALLY DISCLAIMS ANY AND ALL IMPLIED WARRANTIES
 *  OF TITLE, MERCHANTABILITY, NONINFRINGEMENT, FITNESS FOR A PARTICULAR PURPOSE,
 *  LACK OF VIRUSES, ACCURACY OR COMPLETENESS, QUIET ENJOYMENT, QUIET POSSESSION
 *  OR CORRESPONDENCE TO DESCRIPTION. YOU ASSUME THE ENTIRE RISK ARISING OUT OF
 *  USE OR PERFORMANCE OF THE SOFTWARE.
 *
 *  3.     TO THE MAXIMUM EXTENT PERMITTED BY LAW, IN NO EVENT SHALL BROADCOM OR ITS
 *  LICENSORS BE LIABLE FOR (i) CONSEQUENTIAL, INCIDENTAL, SPECIAL, INDIRECT, OR
 *  EXEMPLARY DAMAGES WHATSOEVER ARISING OUT OF OR IN ANY WAY RELATING TO YOUR
 *  USE OF OR INABILITY TO USE THE SOFTWARE EVEN IF BROADCOM HAS BEEN ADVISED OF
 *  THE POSSIBILITY OF SUCH DAMAGES; OR (ii) ANY AMOUNT IN EXCESS OF THE AMOUNT
 *  ACTUALLY PAID FOR THE SOFTWARE ITSELF OR U.S. $1, WHICHEVER IS GREATER. THESE
 *  LIMITATIONS SHALL APPLY NOTWITHSTANDING ANY FAILURE OF ESSENTIAL PURPOSE OF
 *  ANY LIMITED REMEDY.

 ******************************************************************************/

/******************************************************************************
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 * The launch point for all information concerning RDB is found at:
 *   http://bcgbu.broadcom.com/RDB/SitePages/Home.aspx
 *
 * Date:           Generated on               Tue Jan  9 16:23:02 2018
 *                 Full Compile MD5 Checksum  2ff608fe362eb86bea5ba570b815521f
 *                     (minus title and desc)
 *                 MD5 Checksum               f58b8ef6a7a1966baf956e0d7af563c5
 *
 * lock_release:   r_1777
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     1859
 *                 unknown                    unknown
 *                 Perl Interpreter           5.014001
 *                 Operating System           linux
 *                 Script Source              home/pt902453/sbin/combo_header.pl
 *                 DVTSWVER                   LOCAL home/pt902453/sbin/combo_header.pl
 *
 *
********************************************************************************/

#ifndef BCHP_XPT_MSG_DAT_ERR_INTR_L2_H__
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_H__

/***************************************************************************
 *XPT_MSG_DAT_ERR_INTR_L2
 ***************************************************************************/
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS  0x0223fb80 /* [RO][32] CPU interrupt Status Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET     0x0223fb84 /* [WO][32] CPU interrupt Set Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR   0x0223fb88 /* [WO][32] CPU interrupt Clear Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS 0x0223fb8c /* [RO][32] CPU interrupt Mask Status Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET 0x0223fb90 /* [WO][32] CPU interrupt Mask Set Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR 0x0223fb94 /* [WO][32] CPU interrupt Mask Clear Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS  0x0223fb98 /* [RO][32] PCI interrupt Status Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET     0x0223fb9c /* [WO][32] PCI interrupt Set Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR   0x0223fba0 /* [WO][32] PCI interrupt Clear Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS 0x0223fba4 /* [RO][32] PCI interrupt Mask Status Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET 0x0223fba8 /* [WO][32] PCI interrupt Mask Set Register */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR 0x0223fbac /* [WO][32] PCI interrupt Mask Clear Register */

/***************************************************************************
 *CPU_STATUS - CPU interrupt Status Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_reserved0_MASK     0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_reserved0_SHIFT    8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_STATUS :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_STATUS_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_SET - CPU interrupt Set Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_reserved0_MASK        0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_reserved0_SHIFT       8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_MPT_ERROR_INTR_MASK   0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_MPT_ERROR_INTR_SHIFT  4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSC_ERROR_INTR_MASK   0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSC_ERROR_INTR_SHIFT  3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PES_ERROR_INTR_MASK   0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PES_ERROR_INTR_SHIFT  2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSI_ERROR_INTR_MASK   0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSI_ERROR_INTR_SHIFT  1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_SET :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_CRC_ERROR_INTR_MASK   0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_CRC_ERROR_INTR_SHIFT  0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_SET_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_CLEAR - CPU interrupt Clear Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_reserved0_MASK      0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_reserved0_SHIFT     8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_CLEAR :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_CLEAR_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_MASK_STATUS - CPU interrupt Mask Status Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_reserved0_MASK 0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_reserved0_SHIFT 8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_STATUS :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_STATUS_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *CPU_MASK_SET - CPU interrupt Mask Set Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_reserved0_MASK   0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_reserved0_SHIFT  8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_SET :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_SET_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *CPU_MASK_CLEAR - CPU interrupt Mask Clear Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_reserved0_MASK 0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_reserved0_SHIFT 8

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: CPU_MASK_CLEAR :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_CPU_MASK_CLEAR_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_STATUS - PCI interrupt Status Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_reserved0_MASK     0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_reserved0_SHIFT    8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_STATUS :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_STATUS_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_SET - PCI interrupt Set Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_reserved0_MASK        0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_reserved0_SHIFT       8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_MPT_ERROR_INTR_MASK   0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_MPT_ERROR_INTR_SHIFT  4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSC_ERROR_INTR_MASK   0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSC_ERROR_INTR_SHIFT  3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PES_ERROR_INTR_MASK   0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PES_ERROR_INTR_SHIFT  2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSI_ERROR_INTR_MASK   0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSI_ERROR_INTR_SHIFT  1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_SET :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_CRC_ERROR_INTR_MASK   0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_CRC_ERROR_INTR_SHIFT  0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_SET_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_CLEAR - PCI interrupt Clear Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_reserved0_MASK      0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_reserved0_SHIFT     8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DMA_BURST_OVFL_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_CF_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_DTV_HD_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_MPT_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSC_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PES_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_PSI_ERROR_INTR_DEFAULT 0x00000000

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_CLEAR :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_CLEAR_CRC_ERROR_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_MASK_STATUS - PCI interrupt Mask Status Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_reserved0_MASK 0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_reserved0_SHIFT 8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_STATUS :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_STATUS_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_MASK_SET - PCI interrupt Mask Set Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_reserved0_MASK   0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_reserved0_SHIFT  8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_SET :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_SET_CRC_ERROR_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_MASK_CLEAR - PCI interrupt Mask Clear Register
 ***************************************************************************/
/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: reserved0 [31:08] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_reserved0_MASK 0xffffff00
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_reserved0_SHIFT 8

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: DMA_BURST_OVFL_INTR [07:07] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DMA_BURST_OVFL_INTR_MASK 0x00000080
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DMA_BURST_OVFL_INTR_SHIFT 7
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DMA_BURST_OVFL_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: DTV_CF_ERROR_INTR [06:06] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_CF_ERROR_INTR_MASK 0x00000040
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_CF_ERROR_INTR_SHIFT 6
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_CF_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: DTV_HD_ERROR_INTR [05:05] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_HD_ERROR_INTR_MASK 0x00000020
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_HD_ERROR_INTR_SHIFT 5
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_DTV_HD_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: MPT_ERROR_INTR [04:04] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_MPT_ERROR_INTR_MASK 0x00000010
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_MPT_ERROR_INTR_SHIFT 4
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_MPT_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: PSC_ERROR_INTR [03:03] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSC_ERROR_INTR_MASK 0x00000008
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSC_ERROR_INTR_SHIFT 3
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSC_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: PES_ERROR_INTR [02:02] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PES_ERROR_INTR_MASK 0x00000004
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PES_ERROR_INTR_SHIFT 2
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PES_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: PSI_ERROR_INTR [01:01] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSI_ERROR_INTR_MASK 0x00000002
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSI_ERROR_INTR_SHIFT 1
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_PSI_ERROR_INTR_DEFAULT 0x00000001

/* XPT_MSG_DAT_ERR_INTR_L2 :: PCI_MASK_CLEAR :: CRC_ERROR_INTR [00:00] */
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_CRC_ERROR_INTR_MASK 0x00000001
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_CRC_ERROR_INTR_SHIFT 0
#define BCHP_XPT_MSG_DAT_ERR_INTR_L2_PCI_MASK_CLEAR_CRC_ERROR_INTR_DEFAULT 0x00000001

#endif /* #ifndef BCHP_XPT_MSG_DAT_ERR_INTR_L2_H__ */

/* End of File */
