# 湖南大学数字逻辑电路模型机大实验

做到我自闭，大学通宵做实验的万恶之源

> Windows10	QuartusII 13

ALUlap：ALU模块

Clap：C寄存器

CPUlap：最后的统筹模块

execute：控制信号产生器

IRlap：IR寄存器

order：指令译码器

PClap：PC寄存器

RAMlap：RAM

REGlap：通用寄存器

SELECTlap：选择器

SHFlap：移位逻辑

SMlap：SM使能寄存器

Zlap：Z寄存器