Fitter Place Stage Report for matvec
Thu Apr 27 19:33:06 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Fitter RAM Summary
  8. Fitter DSP Block Usage Summary
  9. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 670 / 933,120   ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 670             ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 758 / 933,120   ; < 1 % ;
;         [a] ALMs used for LUT logic and register circuitry  ; 360             ;       ;
;         [b] ALMs used for LUT logic                         ; 281             ;       ;
;         [c] ALMs used for register circuitry                ; 97              ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 20              ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 92 / 933,120    ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 933,120     ; < 1 % ;
;         [a] Due to location constrained logic               ; 0               ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0               ;       ;
;         [c] Due to LAB input limits                         ; 4               ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; High            ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 98 / 93,312     ; < 1 % ;
;     -- Logic LABs                                           ; 96              ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 2               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 1,082           ;       ;
;     -- 8 input functions                                    ; 1               ;       ;
;     -- 7 input functions                                    ; 1               ;       ;
;     -- 6 input functions                                    ; 136             ;       ;
;     -- 5 input functions                                    ; 169             ;       ;
;     -- 4 input functions                                    ; 201             ;       ;
;     -- <=3 input functions                                  ; 574             ;       ;
; Combinational ALUT usage for route-throughs                 ; 153             ;       ;
; Memory ALUT usage                                           ; 32              ;       ;
;     -- 64-address deep                                      ; 0               ;       ;
;     -- 32-address deep                                      ; 32              ;       ;
;                                                             ;                 ;       ;
;                                                             ;                 ;       ;
; Dedicated logic registers                                   ; 990             ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- LAB logic registers:                             ;                 ;       ;
;             -- Primary logic registers                      ; 914 / 1,866,240 ; < 1 % ;
;             -- Secondary logic registers                    ; 44 / 1,866,240  ; < 1 % ;
;         -- Hyper-Registers:                                 ; 32              ;       ;
;                                                             ;                 ;       ;
; Register control circuitry for power estimation             ; 0               ;       ;
;                                                             ;                 ;       ;
; ALMs adjustment for power estimation                        ; 99              ;       ;
;                                                             ;                 ;       ;
; I/O pins                                                    ; 627 / 1,272     ; 49 %  ;
;     -- Clock pins                                           ; 53 / 104        ; 51 %  ;
;     -- Dedicated input pins                                 ; 3 / 54          ; 6 %   ;
;                                                             ;                 ;       ;
; Hard processor system peripheral utilization                ;                 ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )   ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )   ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )   ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )   ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )   ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )   ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )   ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )   ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )   ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )   ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )   ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )   ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )   ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )   ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )   ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )   ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )   ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )   ;       ;
;                                                             ;                 ;       ;
; M20K blocks                                                 ; 0 / 11,721      ; 0 %   ;
; Total MLAB memory bits                                      ; 128             ;       ;
; Total block memory bits                                     ; 0 / 240,046,080 ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 240,046,080 ; 0 %   ;
;                                                             ;                 ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 2 / 5,760       ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 2               ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0               ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0               ;       ;
;                                                             ;                 ;       ;
; IOPLLs                                                      ; 0 / 24          ; 0 %   ;
; Global signals                                              ; 2               ;       ;
; Impedance control blocks                                    ; 0 / 24          ; 0 %   ;
; Maximum fan-out                                             ; 1024            ;       ;
; Highest non-global fan-out                                  ; 101             ;       ;
; Total fan-out                                               ; 8785            ;       ;
; Average fan-out                                             ; 2.19            ;       ;
+-------------------------------------------------------------+-----------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                                            ; Entity Name              ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
; |                                     ; 669.3 (0.5)          ; 758.0 (0.5)                      ; 92.5 (0.0)                                        ; 3.8 (0.0)                        ; 20.0 (0.0)           ; 1082 (1)            ; 990 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 627  ; 0 (0)  ; |                                                              ; matvec                   ; altera_work  ;
;    |Buffer_1|                         ; 10.4 (0.0)           ; 12.4 (0.0)                       ; 2.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 3.6 (3.6)            ; 4.6 (4.6)                        ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 6.8 (6.8)            ; 7.8 (7.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_10|                        ; 13.0 (3.0)           ; 13.0 (3.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (3)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10                                                      ; transpFIFO               ; altera_work  ;
;       |fifo|                          ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|fifo                                                 ; elasticFifoInner         ; altera_work  ;
;    |Buffer_11|                        ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_12|                        ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_13|                        ; 1.1 (0.0)            ; 2.0 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_15|                        ; 18.2 (1.9)           ; 18.0 (2.0)                       ; 0.0 (0.2)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 26 (2)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_15                                                      ; transpFIFO               ; altera_work  ;
;       |fifo|                          ; 16.2 (16.2)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 24 (24)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_15|fifo                                                 ; elasticFifoInner         ; altera_work  ;
;    |Buffer_2|                         ; 108.1 (0.0)          ; 115.9 (0.0)                      ; 8.0 (0.0)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 92 (0)              ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2                                                       ; nontranspFifo            ; altera_work  ;
;       |fifo|                          ; 44.8 (24.3)          ; 48.1 (27.3)                      ; 3.3 (3.0)                                         ; 0.1 (0.1)                        ; 20.0 (0.0)           ; 26 (26)             ; 77 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo                                                  ; elasticFifoInner         ; altera_work  ;
;          |Memory_rtl_0|               ; 20.5 (0.0)           ; 20.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|Memory_rtl_0                                     ; altera_syncram           ; work         ;
;             |auto_generated|          ; 20.5 (0.0)           ; 20.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|Memory_rtl_0|auto_generated                      ; altera_syncram_vff1      ; work         ;
;                |altera_syncram_impl1| ; 20.5 (20.5)          ; 20.8 (20.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo|Memory_rtl_0|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_8md4 ; altera_work  ;
;       |tehb|                          ; 63.2 (63.2)          ; 67.8 (67.8)                      ; 4.7 (4.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 66 (66)             ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|tehb                                                  ; TEHB                     ; altera_work  ;
;    |Buffer_3|                         ; 6.4 (0.0)            ; 6.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 3.9 (3.9)            ; 4.2 (4.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_4|                         ; 9.4 (0.0)            ; 10.4 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 5.4 (5.4)            ; 5.9 (5.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_5|                         ; 12.8 (0.0)           ; 15.8 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5                                                       ; transpFIFO               ; altera_work  ;
;       |fifo|                          ; 12.8 (12.8)          ; 15.8 (15.8)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|fifo                                                  ; elasticFifoInner         ; altera_work  ;
;    |Buffer_6|                         ; 8.0 (0.0)            ; 9.9 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 2.0 (2.0)            ; 2.8 (2.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 6.0 (6.0)            ; 7.2 (7.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_7|                         ; 2.2 (0.0)            ; 3.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_8|                         ; 17.0 (0.9)           ; 18.9 (1.4)                       ; 1.9 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (4)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8                                                       ; transpFIFO               ; altera_work  ;
;       |fifo|                          ; 16.1 (16.1)          ; 17.5 (17.5)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|fifo                                                  ; elasticFifoInner         ; altera_work  ;
;    |Buffer_9|                         ; 44.7 (0.0)           ; 45.2 (0.0)                       ; 2.3 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 103 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 19.0 (19.0)          ; 18.1 (18.1)                      ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 36 (36)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 25.6 (25.6)          ; 27.1 (27.1)                      ; 2.4 (2.4)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |MC_M|                             ; 14.1 (0.0)           ; 14.8 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_M                                                           ; MemCont                  ; altera_work  ;
;       |read_arbiter|                  ; 14.1 (0.0)           ; 14.8 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_M|read_arbiter                                              ; read_memory_arbiter      ; altera_work  ;
;          |addressing|                 ; 4.7 (4.7)            ; 5.5 (5.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_M|read_arbiter|addressing                                   ; read_address_mux         ; altera_work  ;
;          |data|                       ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_M|read_arbiter|data                                         ; read_data_signals        ; altera_work  ;
;          |priority|                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_M|read_arbiter|priority                                     ; read_priority            ; altera_work  ;
;    |MC_Out|                           ; 83.6 (59.7)          ; 106.3 (77.8)                     ; 23.1 (18.4)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 163 (96)            ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_Out                                                         ; MemCont                  ; altera_work  ;
;       |write_arbiter|                 ; 23.9 (0.0)           ; 28.5 (0.0)                       ; 4.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_Out|write_arbiter                                           ; write_memory_arbiter     ; altera_work  ;
;          |addressing|                 ; 5.1 (5.1)            ; 5.8 (5.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_Out|write_arbiter|addressing                                ; write_address_mux        ; altera_work  ;
;          |data|                       ; 18.8 (18.8)          ; 22.7 (22.7)                      ; 3.9 (3.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_Out|write_arbiter|data                                      ; write_data_signals       ; altera_work  ;
;    |MC_V|                             ; 10.4 (0.0)           ; 12.3 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_V                                                           ; MemCont                  ; altera_work  ;
;       |read_arbiter|                  ; 10.4 (0.0)           ; 12.3 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_V|read_arbiter                                              ; read_memory_arbiter      ; altera_work  ;
;          |addressing|                 ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_V|read_arbiter|addressing                                   ; read_address_mux         ; altera_work  ;
;          |data|                       ; 8.3 (8.3)            ; 9.0 (9.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_V|read_arbiter|data                                         ; read_data_signals        ; altera_work  ;
;          |priority|                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_V|read_arbiter|priority                                     ; read_priority            ; altera_work  ;
;    |add_13|                           ; 9.2 (8.2)            ; 9.2 (8.0)                        ; 0.2 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 34 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_13                                                         ; add_op                   ; altera_work  ;
;       |join_write_temp|               ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_13|join_write_temp                                         ; join                     ; altera_work  ;
;    |add_14|                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_14                                                         ; add_op                   ; altera_work  ;
;    |branchC_11|                       ; 0.4 (0.0)            ; 0.6 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_11                                                     ; branch                   ; altera_work  ;
;       |br|                            ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_11|br                                                  ; branchSimple             ; altera_work  ;
;    |branchC_12|                       ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12                                                     ; branch                   ; altera_work  ;
;       |br|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12|br                                                  ; branchSimple             ; altera_work  ;
;    |branch_1|                         ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1                                                       ; branch                   ; altera_work  ;
;       |j|                             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1|j                                                     ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_1|j|allPValidAndGate                                    ; andN                     ; altera_work  ;
;    |branch_3|                         ; 0.3 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3                                                       ; branch                   ; altera_work  ;
;       |j|                             ; 0.3 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3|j                                                     ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3|j|allPValidAndGate                                    ; andN                     ; altera_work  ;
;    |branch_4|                         ; 3.2 (0.0)            ; 3.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4|br                                                    ; branchSimple             ; altera_work  ;
;       |j|                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4|j                                                     ; join                     ; altera_work  ;
;    |branch_5|                         ; 0.1 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_5|br                                                    ; branchSimple             ; altera_work  ;
;    |branch_6|                         ; 0.4 (0.0)            ; 0.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_6                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 0.4 (0.4)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_6|br                                                    ; branchSimple             ; altera_work  ;
;    |branch_7|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7|br                                                    ; branchSimple             ; altera_work  ;
;    |branch_8|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8                                                       ; branch                   ; altera_work  ;
;       |j|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8|j                                                     ; join                     ; altera_work  ;
;    |end_0|                            ; 5.1 (0.0)            ; 6.2 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0                                                          ; end_node                 ; altera_work  ;
;       |j|                             ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j                                                        ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j|allPValidAndGate                                       ; andN                     ; altera_work  ;
;       |mem_and|                       ; 4.4 (4.4)            ; 5.2 (5.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|mem_and                                                  ; andN                     ; altera_work  ;
;    |forkC_12|                         ; 2.8 (0.0)            ; 3.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_12                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_12|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_12|generateBlocks[1].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_12|generateBlocks[2].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_12|genericOr                                             ; orN                      ; altera_work  ;
;    |forkC_14|                         ; 6.9 (0.7)            ; 7.5 (0.7)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (1)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[1].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[2].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[3].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;    |forkC_16|                         ; 1.0 (0.0)            ; 1.4 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_16                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.4 (1.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_16|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_0|                           ; 2.1 (0.0)            ; 2.6 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_10|                          ; 6.0 (0.0)            ; 6.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[2].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_13|                          ; 3.1 (0.0)            ; 3.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_19|                          ; 2.8 (0.0)            ; 2.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_19                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_19|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_19|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_2|                           ; 0.6 (0.0)            ; 1.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_3|                           ; 4.7 (0.0)            ; 4.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_4|                           ; 4.7 (0.0)            ; 5.2 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.1 (2.1)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_5|                           ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|genericOr                                               ; orN                      ; altera_work  ;
;    |fork_6|                           ; 1.7 (0.0)            ; 2.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_6|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_8|                           ; 7.1 (0.0)            ; 7.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[3].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|genericOr                                               ; orN                      ; altera_work  ;
;    |fork_9|                           ; 4.6 (0.8)            ; 4.6 (1.0)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (1)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[3].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |getelementptr_10|                 ; 9.1 (9.1)            ; 10.0 (10.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; getelementptr_10                                               ; getelementptr_op         ; altera_work  ;
;    |icmp_15|                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_15                                                        ; icmp_ult_op              ; altera_work  ;
;    |icmp_20|                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_20                                                        ; icmp_ult_op              ; altera_work  ;
;    |load_11|                          ; 36.1 (0.0)           ; 42.0 (0.0)                       ; 5.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 61 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_11                                                        ; mc_load_op               ; altera_work  ;
;       |Buffer_1|                      ; 11.3 (11.3)          ; 12.5 (12.5)                      ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_11|Buffer_1                                               ; TEHB                     ; altera_work  ;
;       |Buffer_2|                      ; 24.8 (24.8)          ; 29.5 (29.5)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_11|Buffer_2                                               ; TEHB                     ; altera_work  ;
;    |load_7|                           ; 27.6 (0.0)           ; 32.3 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 47 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7                                                         ; mc_load_op               ; altera_work  ;
;       |Buffer_1|                      ; 4.6 (4.6)            ; 6.3 (6.3)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7|Buffer_1                                                ; TEHB                     ; altera_work  ;
;       |Buffer_2|                      ; 22.9 (22.9)          ; 26.0 (26.0)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7|Buffer_2                                                ; TEHB                     ; altera_work  ;
;    |mul_12|                           ; 24.3 (0.0)           ; 31.6 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_12                                                         ; mul_op                   ; altera_work  ;
;       |buff|                          ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_12|buff                                                    ; delay_buffer             ; altera_work  ;
;       |join|                          ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_12|join                                                    ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_12|join|allPValidAndGate                                   ; andN                     ; altera_work  ;
;       |multiply_unit|                 ; 21.7 (21.7)          ; 29.2 (29.2)                      ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_12|multiply_unit                                           ; mul_4_stage              ; altera_work  ;
;       |oehb|                          ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_12|oehb                                                    ; OEHB                     ; altera_work  ;
;    |phiC_4|                           ; 6.4 (0.0)            ; 6.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4                                                         ; cntrlMerge               ; altera_work  ;
;       |fork_C1|                       ; 3.9 (0.0)            ; 3.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4|fork_C1                                                 ; fork                     ; altera_work  ;
;          |generateBlocks[0].regblock| ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4|fork_C1|generateBlocks[0].regblock                      ; eagerFork_RegisterBLock  ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4|fork_C1|generateBlocks[1].regblock                      ; eagerFork_RegisterBLock  ; altera_work  ;
;          |genericOr|                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4|fork_C1|genericOr                                       ; orN                      ; altera_work  ;
;       |oehb1|                         ; 2.4 (2.4)            ; 3.0 (3.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_4|oehb1                                                   ; TEHB                     ; altera_work  ;
;    |phiC_5|                           ; 6.0 (0.0)            ; 6.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5                                                         ; cntrlMerge               ; altera_work  ;
;       |fork_C1|                       ; 2.8 (0.0)            ; 3.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|fork_C1                                                 ; fork                     ; altera_work  ;
;          |generateBlocks[0].regblock| ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|fork_C1|generateBlocks[0].regblock                      ; eagerFork_RegisterBLock  ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|fork_C1|generateBlocks[1].regblock                      ; eagerFork_RegisterBLock  ; altera_work  ;
;       |oehb1|                         ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|oehb1                                                   ; TEHB                     ; altera_work  ;
;    |phiC_6|                           ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_1|                            ; 8.7 (3.1)            ; 9.5 (3.2)                        ; 0.8 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1                                                          ; mux                      ; altera_work  ;
;       |tehb1|                         ; 5.7 (5.7)            ; 6.3 (6.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1|tehb1                                                    ; TEHB                     ; altera_work  ;
;    |phi_3|                            ; 18.9 (0.8)           ; 21.4 (1.3)                       ; 2.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (3)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_3                                                          ; mux                      ; altera_work  ;
;       |tehb1|                         ; 18.1 (18.1)          ; 20.1 (20.1)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_3|tehb1                                                    ; TEHB                     ; altera_work  ;
;    |phi_4|                            ; 10.1 (4.3)           ; 12.4 (4.3)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (8)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_4                                                          ; mux                      ; altera_work  ;
;       |tehb1|                         ; 5.8 (5.8)            ; 8.1 (8.1)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_4|tehb1                                                    ; TEHB                     ; altera_work  ;
;    |phi_n0|                           ; 28.2 (0.0)           ; 30.0 (0.0)                       ; 2.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 70 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 28.2 (28.2)          ; 30.0 (30.0)                      ; 2.3 (2.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 41 (41)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n1|                           ; 6.4 (0.0)            ; 7.2 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 6.4 (6.4)            ; 7.2 (7.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n2|                           ; 7.1 (0.0)            ; 7.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 7.1 (7.1)            ; 7.5 (7.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n3|                           ; 16.7 (0.0)           ; 22.0 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 16.7 (16.7)          ; 22.0 (22.0)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |ret_0|                            ; 20.5 (0.0)           ; 24.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0                                                          ; ret_op                   ; altera_work  ;
;       |tehb|                          ; 20.5 (20.5)          ; 24.0 (24.0)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0|tehb                                                     ; TEHB                     ; altera_work  ;
;    |start_0|                          ; 2.1 (0.5)            ; 2.3 (1.0)                        ; 0.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0                                                        ; start_node               ; altera_work  ;
;       |startBuff|                     ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff                                              ; elasticBuffer            ; altera_work  ;
;          |oehb1|                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|oehb1                                        ; OEHB                     ; altera_work  ;
;          |tehb1|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|tehb1                                        ; TEHB                     ; altera_work  ;
;    |store_0|                          ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; store_0                                                        ; mc_store_op              ; altera_work  ;
;       |join_write|                    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; store_0|join_write                                             ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; store_0|join_write|allPValidAndGate                            ; andN                     ; altera_work  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; Global & Other Fast Signals Summary                  ;
+------+----------+---------+--------------------------+
; Name ; Location ; Fan-Out ; Clock Region             ;
+------+----------+---------+--------------------------+
; clk  ; PIN_BN40 ; 1024    ; Sectors (2, 4) to (6, 5) ;
; rst  ; PIN_V44  ; 662     ; Sectors (2, 4) to (6, 5) ;
+------+----------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk                                          ;
;     -- Source Node                                ; clk~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_BN40                                     ;
;     -- Fan-Out                                    ; 1024                                         ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 4) to (6, 5)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 5 x 2 (10 total)                             ;
;     -- Clock Region Bounding Box                  ; (62, 145) to (232, 216)                      ;
;     -- Clock Region Constraint                    ; SX2 SY4 SX6 SY5                              ;
;     -- Terminating Spine Index                    ; 13                                           ;
;     -- Path Length                                ; 8.5 clock sector wire(s) and 1 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 6.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 1 layer jump(s) ;
;                                                   ;                                              ;
; Name                                              ; rst                                          ;
;     -- Source Node                                ; rst~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_V44                                      ;
;     -- Fan-Out                                    ; 662                                          ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (2, 4) to (6, 5)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 5 x 2 (10 total)                             ;
;     -- Clock Region Bounding Box                  ; (62, 145) to (232, 216)                      ;
;     -- Clock Region Constraint                    ; SX2 SY4 SX6 SY5                              ;
;     -- Terminating Spine Index                    ; 16                                           ;
;     -- Path Length                                ; 6.5 clock sector wire(s) and 1 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 4.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 1 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                         ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
; Buffer_2|fifo|Memory_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 32           ; 4            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 128  ; 4                           ; 32                          ; 4                           ; 32                          ; 128                 ; 0           ; 2     ; None ; LAB_X95_Y197_N0, LAB_X95_Y199_N0 ; Don't care          ;                 ;                 ;          ;                        ;               ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Sum of Two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 2           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Thu Apr 27 19:26:32 2023
    Info: System process ID: 169226
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off matvec -c matvec
Info: qfit2_default_script.tcl version: #1
Info: Project  = matvec
Info: Revision = matvec
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:39
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during Global Placement is 2.34 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (11178): Promoted 2 clocks 
    Info (18386): rst (662 fanout) drives clock sectors (2, 4) to (6, 5)
    Info (18386): clk (1024 fanout) drives clock sectors (2, 4) to (6, 5)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:54
Info (11888): Total time spent on timing analysis during Global Placement is 2.58 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


