<html>
<head>
<META http-equiv="Content-Type" content="text/html">
<style type="text/css">
		h1, h2, h3, h4, h5, h6 { 
			font-family : segoe ui;
			color : black;
			background-color : #EDE7D9;
			padding: 0.3em;
		}

		h1 {
			font-size: 1.2em;
		}		

		h2 {
			font-size: 1.2em;
		}

		body { 
			font-family : segoe ui;
		}

		td, th {  
			padding: 0.5em;
			text-align : left;
		}
		th { 
			background-color : #EEEEEE;
		
		}
		th.column1, td.column1 { 
			width : 50%; 
		}

        th.column2, td.column2 {
            width : 25%;
        }

		table { 
			width : 100%; 
            font-size: 0.9em;
		}
		.front_matter, .front_matter_column1, .front_matter_column2, .front_matter_column3
		{
			left : 0;
			top : 0;
			padding: 0em;
			padding-top : 0.1em;
			border : 0px solid black;
			width : 100%;
			vertical-align: top;
			text-align: left;
		}

		.front_matter_column1 {
			width : 5em;
			font-weight: bold;
		}

		.front_matter_column2 {
			width: 0.1em;
		}

		.front_matter_column3 {
			width : auto;
		}

		.total_column1, .total_column {
			font-weight : bold;
		}
		.total_column1 {
			text-align : left;
		}
		.warning, .error { 
			color : red;
			font-weight : bold;
		}	
		tr.onmouseout_odd { 
			background-color : #white;
		}
		tr.onmouseout_even { 
			background-color : #FAFAFA;
		}
		tr.onmouseover_odd, tr.onmouseover_even { 
			background-color : #EEEEEE;
		} 
		a:link, a:visited, .q a:link,.q a:active,.q {
			color: #21489e; 
		}
		a:link.callback, a:visited.callback { 
			color: #21489e;
		}
		a:link.customize, a:visited.customize {
			color: #C0C0C0;
			position: absolute; 
			right: 10px;
		}	
		p.contents_level1 {
			font-weight : bold;
			font-size : 110%;
			margin : 0.5em;
		}
		p.contents_level2 {
			position : relative;
			left : 20px;
			margin : 0.5em;
		}
	</style><script type="text/javascript">
		function coordToMils(coord) {
			var number = coord / 10000;
			
			if (number != number.toFixed(3))
				number = number.toFixed(3);
			
			return number + 'mil'
		}

		function coordToMM(coord) {
			var number = 0.0254 * coord / 10000;
			
			if (number != number.toFixed(4))
				number = number.toFixed(4);
			
			return number + 'mm'
		}
	
		function convertCoord(coordNode, units) {
			for (var i = 0; i < coordNode.childNodes.length; i++) {
				coordNode.removeChild(coordNode.childNodes[i]);		
			}

			var coord = coordNode.getAttribute('value');
			if (coord != null) {
				if (units == 'mm') {	
					textNode = document.createTextNode(coordToMM(coord));
					coordNode.appendChild(textNode);
				} else if (units == 'mil') {
					textNode = document.createTextNode(coordToMils(coord));		
					coordNode.appendChild(textNode);	
				}
			}
		}
	
		function convertUnits(unitNode, units) {
			for (var i = 0; i < unitNode.childNodes.length; i++) {
				unitNode.removeChild(unitNode.childNodes[i]);		
			}
		
			textNode = document.createTextNode(units); 
			unitNode.appendChild(textNode);
		}
	
		function changeUnits(radio_input, units) {
			if (radio_input.checked) {
			
				var elements = document.getElementsByName('coordinate');
				if (elements) {
					for (var i = 0; i < elements.length; i++) {
						convertCoord(elements[i], units);
					}
				}
	
				var elements = document.getElementsByName('units');
				if (elements) {
					for (var i = 0; i < elements.length; i++) {
						convertUnits(elements[i], units);
					}
				}
			}
		}	
	</script><title>Message List</title>
</head>
<body onload=""><img ALT="Altium" src="
			file://C:\Users\Public\Documents\Altium\AD21\Templates\AD_logo.png
		"><a href="dxpprocess://Client:SetupPreferences?Server=PCB|PageName=Reports" class="customize"><acronym title="dxpprocess://Client:SetupPreferences?Server=PCB|PageName=Reports">customize</acronym></a><h1>Message List</h1>
<table class="front_matter">
<tr class="front_matter">
<td class="front_matter_column1">Date:</td>
<td class="front_matter_column2"></td>
<td class="front_matter_column3">5 ago. 2024</td>
</tr>
<tr class="front_matter">
<td class="front_matter_column1">Time:</td>
<td class="front_matter_column2"></td>
<td class="front_matter_column3">22:26:28</td>
</tr>
<tr class="front_matter">
<td class="front_matter_column1">Elapsed Time:</td>
<td class="front_matter_column2"></td>
<td class="front_matter_column3">00:00:00</td>
</tr>
</table><a name="IDYQQJO4HJFZH2MTWOCDZ23M2HCGXU0REBCGZ1NAKC5X25ZSGHMRDF"><table>
<tr>
<th class="column1">Class</th>
<th class="column2">Document</th>
<th class="column3">Source</th>
<th class="column4">Message</th>
<th class="column5">Time</th>
<th class="column6">Date</th>
<th class="column7">No.</th>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Duplicate Net Names Wire ADC_IN_N</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">1</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Duplicate Net Names Wire ADC_IN_P</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">2</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">DDR_Memory.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">Missing Negative Net for differential pair [C\K\], positive net [C\K\]</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\PVXDPXYF|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">3</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">DDR_Memory.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">Missing Negative Net for differential pair [CK], positive net [CK]</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=YFDIITKF\ZMTIZNIC|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">4</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Missing Negative Net for differential pair [L\D\Q\S\], positive net [L\D\Q\S\]</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\LENFEZVG|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Missing Negative Net for differential pair [LDQS], positive net [LDQS]</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\FUAGKWZR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">6</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Missing Negative Net for differential pair [U\D\Q\S\], positive net [U\D\Q\S\]</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\DWMZVLBU|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">7</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Missing Negative Net for differential pair [UDQS], positive net [UDQS]</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\SDGXLBZD|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">8</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc">Multiple top level documents: TOP_Sheet.SchDoc has been used</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCHDoc=doc|ProjectPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Proyecto0.PrjPcb|DocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\BlockDiagram.SchDoc">9</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Net [ADC_IN_N] is used in more than one differential pair objects : [ADC_IN] [ADC_IN]</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">10</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Net [ADC_IN_P] is used in more than one differential pair objects : [ADC_IN] [ADC_IN]</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Differential Pair|PrimaryId=|SchHandle=ROUZZLBZ\AZRRTEQA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">11</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Net CONFIG_TCK contains multiple Output Sheet Entrys (Sheet Entry U_Bank_A-B-C-D-CONFIG_TCK(Output), Sheet Entry U_USB_Port_FTT-CONFIG_TCK(Output)).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\QNAWWOOJ|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">12</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Net CONFIG_TDI contains multiple Output Sheet Entrys (Sheet Entry U_Bank_A-B-C-D-CONFIG_TDI(Output), Sheet Entry U_USB_Port_FTT-CONFIG_TDI(Output)).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\KCAXQCOH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">13</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Net CONFIG_TMS contains multiple Output Sheet Entrys (Sheet Entry U_Bank_A-B-C-D-CONFIG_TMS(Output), Sheet Entry U_USB_Port_FTT-CONFIG_TMS(Output)).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=Bank_A-B-C-D.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\SXTTYKJW|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">14</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Net NetC85_2 contains multiple Output Pins (Pin U7-33, Pin U7-34).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-33|SchHandle=XLLCUJES\NYMYNZMD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">15</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Net NetC89_2 contains multiple Output Pins (Pin U7-26, Pin U7-27).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-26|SchHandle=XLLCUJES\TTRSJQBJ|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">16</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Error]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Net UART_TX contains multiple Output Sheet Entrys (Sheet Entry U_FPGA_Power&amp;Ports-UART_TX(Output), Sheet Entry U_USB_Port_FTT-UART_TX(Output)).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=FPGA_Power&amp;Ports.SchDoc-UART_TX|SchHandle=ZIUFVCMP\BIRQSMMF|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">17</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">+3V3 contains IO Pin and Power Pin objects (Pin U4-L15, Pin U1-20, Pin U1-31, Pin U1-42, Pin U1-50, Pin U1-56, Pin U2-8, Pin U3-8, Pin U4-E4, Pin U4-F1, Pin U4-J2, Pin U4-L6, Pin U4-L16, Pin U4-M13, Pin U4-N10, Pin U4-P7, Pin U4-R14, Pin U4-T11, Pin U5-1, Pin U9-A1).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L15|SchHandle=ROUZZLBZ\TFVXYBYY|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">18</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">BA0 contains IO Pin and Output Port objects (Pin U4-F12, Port BA[0..2]).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F12|SchHandle=ROUZZLBZ\WZYRAAMC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">19</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">BA1 contains IO Pin and Output Port objects (Pin U4-F13, Port BA[0..2]).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F13|SchHandle=ROUZZLBZ\YMNPUINC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">20</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">BA2 contains IO Pin and Output Port objects (Pin U4-E16, Port BA[0..2]).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E16|SchHandle=ROUZZLBZ\LUPUSEOA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">C\A\S\ contains IO Pin and Output Port objects (Pin U4-E15, Port C\A\S\).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E15|SchHandle=ROUZZLBZ\HYICJBFP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">22</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">C\S\ contains IO Pin and Output Port objects (Pin U4-D16, Port C\S\).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-D16|SchHandle=ROUZZLBZ\PGHWHEJQ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">23</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">CK_N contains IO Pin and Output Port objects (Pin U4-F14, Port C\K\).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F14|SchHandle=ROUZZLBZ\ITJEYAGR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">24</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">CK_P contains IO Pin and Output Port objects (Pin U4-G14, Port CK).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G14|SchHandle=ROUZZLBZ\BRSRIJNV|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">25</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">CKE contains IO Pin and Output Port objects (Pin U4-H16, Port CKE).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H16|SchHandle=ROUZZLBZ\EOAMWNSL|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">26</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">CONFIG_TDO contains IO Pin and Output Pin objects (Pin U1-16, Pin U4-N8).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">27</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">D\D\R\_\R\E\S\E\T\ contains IO Pin and Output Port objects (Pin U4-H13, Port D\D\R\_\R\E\S\E\T\).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H13|SchHandle=ROUZZLBZ\ZOMUVLRN|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">28</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Floating Power Object +5V at (30mm,242mm)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=+5V|SchHandle=LSGOCEZF\MRPOGRXQ|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">29</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Floating Power Object GND at (30mm,240mm)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Power Object|PrimaryId=GND|SchHandle=LSGOCEZF\ELXHACAP|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">30</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Footprint of component Component D1 ESD321 cannot be found</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D1|SecondaryId=1|SchHandle=LSGOCEZF\TILPYVCC|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">31</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Footprint of component Component D2 ESD321 cannot be found</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Component|PrimaryId=D2|SecondaryId=1|SchHandle=LSGOCEZF\VHVHACIH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">32</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">LDM contains IO Pin and Output Port objects (Pin U4-C16, Port LDM).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C16|SchHandle=ROUZZLBZ\FCRQXHXC|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">33</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Net +1V8' has no driving source (Pin C35-1, Pin C99-2, Pin L3-1, Pin R43-2, Pin R44-2, Pin U7-6)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=+1V8'|LocX=179133955|LocY=94488240|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">34</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">Bank_A-B-C-D.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">Net +5V has no driving source (Pin C81-2, Pin C82-2, Pin C83-2, Pin C84-2, Pin CNT2-1, Pin CNT2-50, Pin CNT3-1, Pin CNT3-50, Pin CNT4-1, Pin CNT4-50, Pin CNT5-1, Pin CNT5-50, Pin S1-C, Pin U7-4, Pin U7-9, Pin U7-23, Pin U7-24, Pin U7-25, Pin U7-35, Pin U7-36)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT3_1|LocX=114173289|LocY=95669343|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">35</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Net ADC_IN_N has no driving source (Pin C55-1, Pin R21-1, Pin U4-J7)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=149606380|LocY=71259881|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">36</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Net ADC_IN_P has no driving source (Pin C55-2, Pin R20-1, Pin U4-H8)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=149606380|LocY=72440984|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">37</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Net EEPROM_CLK has no driving source (Pin R5-1, Pin U1-62, Pin U2-2)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=EEPROM_CLK|LocX=106299270|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">38</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Net Enable_CH1y5 has no driving source (Pin R24-1, Pin R27-2, Pin U7-5, Pin U7-37)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH1y5|LocX=39370100|LocY=24015761|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">39</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Net Enable_CH3 has no driving source (Pin R25-1, Pin R28-2, Pin U7-48)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH3|LocX=39370100|LocY=33858286|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">40</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Net Enable_CH4 has no driving source (Pin R26-1, Pin R29-2, Pin U7-14)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=Enable_CH4|LocX=103149662|LocY=65354366|SchHandle=|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">41</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Net NetC17_2 has no driving source (Pin C17-2, Pin U1-2, Pin XTAL1-3)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetXTAL1_3|LocX=107267776|LocY=43307109|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">42</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Net NetR7_2 has no driving source (Pin R7-2, Pin U1-6)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU1_6|LocX=118110299|LocY=43307110|SchHandle=|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">43</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Net NetR19_1 has no driving source (Pin R19-1, Pin U4-N7)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_N7|LocX=158267803|LocY=133858340|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">44</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Net NetR19_2 has no driving source (Pin R19-2, Pin U4-M7)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_M7|LocX=158267803|LocY=132677237|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">45</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Net NetR19_3 has no driving source (Pin R19-3, Pin U4-L7)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetU4G_L7|LocX=158267803|LocY=131496134|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">46</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">Net PROGRAM_B has no driving source (Pin CNT4-24, Pin R18-2, Pin U4-L9)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=PROGRAM_B|LocX=95275642|LocY=25196864|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">47</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">Net VSelect has no driving source (Pin CNT4-34, Pin U9-B3)</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=NetCNT4_34|LocX=116535497|LocY=33464585|SchHandle=|Kind=ERCObject|TargetFilename=Bank_A-B-C-D.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Bank_A-B-C-D.SchDoc">48</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">NetR14_1 contains IO Pin and Output Port objects (Pin U4-H10, Port DONE).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H10|SchHandle=ROUZZLBZ\GYNKUFGJ|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">49</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Nets Wire ADC_IN_N has multiple names (Net Label ADC_IN_N, Net Label ADC_IN_N, Net Label IN_Filter_ADC_N, Sheet Entry U_Bank_A-B-C-D-ADC_IN_N(Output), Sheet Entry U_FPGA_Power&amp;Ports-IN_Filter_ADC_N(Input))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_N|LocX=161023709|LocY=55905542|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">50</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Nets Wire ADC_IN_P has multiple names (Net Label ADC_IN_P, Net Label ADC_IN_P, Net Label IN_Filter_ADC_P, Sheet Entry U_Bank_A-B-C-D-ADC_IN_P(Output), Sheet Entry U_FPGA_Power&amp;Ports-IN_Filter_ADC_P(Input))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=ADC_IN_P|LocX=161023709|LocY=57086645|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">51</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Nets Wire C\K\ has multiple names (Net Label C\K\, Net Label C\K\, Net Label CK_N, Net Label CK_N, Sheet Entry U_DDR_Memory-C\K\(Input), Sheet Entry U_FPGA_Power&amp;Ports-C\K\(Output))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=C\K\|LocX=31496080|LocY=62598459|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">52</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Nets Wire CK has multiple names (Net Label CK, Net Label CK, Net Label CK_P, Net Label CK_P, Sheet Entry U_DDR_Memory-CK(Input), Sheet Entry U_FPGA_Power&amp;Ports-CK(Output))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=CK|LocX=31496080|LocY=63779562|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">53</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Nets Wire L\D\Q\S\ has multiple names (Net Label L\D\Q\S\, Net Label L\D\Q\S\, Net Label LDQS_N, Net Label LDQS_N, Sheet Entry U_DDR_Memory-L\D\Q\S\(I/O), Sheet Entry U_FPGA_Power&amp;Ports-L\D\Q\S\(I/O))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=L\D\Q\S\|LocX=31496080|LocY=59448851|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">54</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Nets Wire LDQS has multiple names (Net Label LDQS, Net Label LDQS, Net Label LDQS_P, Net Label LDQS_P, Sheet Entry U_DDR_Memory-LDQS(I/O), Sheet Entry U_FPGA_Power&amp;Ports-LDQS(I/O))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=LDQS|LocX=31496080|LocY=60629954|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">55</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Nets Wire QSPI_CCLK has multiple names (Net Label QSPI_CCLK, Net Label QSPI_CLK, Net Label QSPI_CLK, Sheet Entry U_Flash_Memory-QSPI_CLK(Input), Sheet Entry U_FPGA_Power&amp;Ports-QSPI_CCLK(Output))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=QSPI_CCLK|LocX=177952852|LocY=139763855|SchHandle=|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">56</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Nets Wire U\D\Q\S\ has multiple names (Net Label U\D\Q\S\, Net Label U\D\Q\S\, Net Label UDQS_N, Net Label UDQS_N, Sheet Entry U_DDR_Memory-U\D\Q\S\(I/O), Sheet Entry U_FPGA_Power&amp;Ports-U\D\Q\S\(I/O))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=U\D\Q\S\|LocX=31496080|LocY=56299243|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">57</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Nets Wire UDQS has multiple names (Net Label UDQS, Net Label UDQS, Net Label UDQS_P, Net Label UDQS_P, Sheet Entry U_DDR_Memory-UDQS(I/O), Sheet Entry U_FPGA_Power&amp;Ports-UDQS(I/O))</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net|PrimaryId=UDQS|LocX=31496080|LocY=57480346|SchHandle=|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">58</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">NetU1_16 contains IO Pin and Input Port objects (Pin U1-16, Port CONFIG_TDO).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-16|SchHandle=LSGOCEZF\KDSHTJGI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">59</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">NetU1_17 contains IO Pin and Output Port objects (Pin U1-17, Port CONFIG_TDI).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-17|SchHandle=LSGOCEZF\AGVGPMUN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">60</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">NetU1_18 contains IO Pin and Output Port objects (Pin U1-18, Port CONFIG_TMS).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-18|SchHandle=LSGOCEZF\YQEVKQTN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">61</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">NetU1_19 contains IO Pin and Output Port objects (Pin U1-19, Port CONFIG_TCK).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-19|SchHandle=LSGOCEZF\HEBTCDKI|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">62</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">NetU1_48 contains IO Pin and Output Port objects (Pin U1-48, Port UART_TX).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-48|SchHandle=LSGOCEZF\QYVUULHH|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">63</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">USB_Port_FTT.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">NetU1_52 contains IO Pin and Input Port objects (Pin U1-52, Port UART_RX).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U1-52|SchHandle=LSGOCEZF\KVBUTQGN|Kind=ERCObject|TargetFilename=USB_Port_FTT.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\USB_Port_FTT.SchDoc">64</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">NetU4_L12 contains IO Pin and Output Port objects (Pin U4-L12, Port QSPI_\C\S\).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-L12|SchHandle=ROUZZLBZ\EXBGAQSX|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">65</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">NetU4_N14 contains IO Pin and Input Port objects (Pin U4-N14, Port 100MHz).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-N14|SchHandle=ROUZZLBZ\BLFDKCIP|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">66</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">NetU4_P6 contains IO Pin and Input Port objects (Pin U4-P6, Port RESET).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P6|SchHandle=ROUZZLBZ\YQCOXZWR|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">67</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">NetU4_P15 contains IO Pin and Output Port objects (Pin U4-P15, Port UART_TX).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P15|SchHandle=ROUZZLBZ\XFJFSVHW|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">68</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">NetU4_P16 contains IO Pin and Input Port objects (Pin U4-P16, Port UART_RX).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-P16|SchHandle=ROUZZLBZ\ZOOAWTIK|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">69</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">ODT contains IO Pin and Output Port objects (Pin U4-G12, Port ODT).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-G12|SchHandle=ROUZZLBZ\LYBTTPUT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">70</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Off grid L7 at 190.16mm,89mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=L7|SecondaryId=1|SchHandle=XLLCUJES\FLECOZCH|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">71</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Net Label CONFIG_TCK at 40mm,81.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TCK|SchHandle=ZIUFVCMP\EYUHMWXH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">72</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Net Label CONFIG_TDO at 40mm,78.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TDO|SchHandle=ZIUFVCMP\YLAGWYRU|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">73</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Net Label CONFIG_TMS at 40mm,84.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=CONFIG_TMS|SchHandle=ZIUFVCMP\BEMXTMIY|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">74</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Net Label UART_TX at 40mm,75.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Net Label|PrimaryId=UART_TX|SchHandle=ZIUFVCMP\NARALRQX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">75</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Off grid Pin L7-1 at 190.16mm,89mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-1|SchHandle=XLLCUJES\JFYGSWDA|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">76</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Off grid Pin L7-2 at 200.16mm,89mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=L7-2|SchHandle=XLLCUJES\WENMSNAD|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">77</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Off grid Pin U5-2 at 484.92mm,186mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U5-2|SchHandle=ROUZZLBZ\YIGQRCVH|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">78</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">DDR_Memory.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">Off grid Pin U6-M1 at 220.82mm,85mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U6-M1|SchHandle=YFDIITKF\ZQPVUWEX|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">79</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Off grid Pin U8-2 at 181.06mm,116mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U8-2|SchHandle=XLLCUJES\SCCEFBWI|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">80</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Sheet Entry U_USB_Port_FTT-CONFIG_TCK(Output) at 36mm,81.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TCK|SchHandle=ZIUFVCMP\FRMCUNAX|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">81</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Sheet Entry U_USB_Port_FTT-CONFIG_TDI(Output) at 36mm,87.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDI|SchHandle=ZIUFVCMP\XWRYVDXR|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">82</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Sheet Entry U_USB_Port_FTT-CONFIG_TDO(Input) at 36mm,78.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TDO|SchHandle=ZIUFVCMP\IFAXXXAH|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">83</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Sheet Entry U_USB_Port_FTT-CONFIG_TMS(Output) at 36mm,84.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-CONFIG_TMS|SchHandle=ZIUFVCMP\FPGDNZXI|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">84</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Sheet Entry U_USB_Port_FTT-UART_RX(Input) at 36mm,72.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_RX|SchHandle=ZIUFVCMP\DOPEVWSA|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">85</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">TOP_Sheet.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">Off grid Sheet Entry U_USB_Port_FTT-UART_TX(Output) at 36mm,75.5mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Sheet Entry|PrimaryId=USB_Port_FTT.SchDoc-UART_TX|SchHandle=ZIUFVCMP\HCJAQCOG|Kind=ERCObject|TargetFilename=TOP_Sheet.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc">86</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">QSPI_CCLK contains IO Pin and Output Port objects (Pin U4-E8, Port QSPI_CCLK).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-E8|SchHandle=ROUZZLBZ\NKCMKSYT|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">87</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">R\A\S\ contains IO Pin and Output Port objects (Pin U4-F15, Port R\A\S\).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-F15|SchHandle=ROUZZLBZ\KCLUDAUA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">88</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Sheet contains duplicate ports Port A2 at 112mm,171mm and 279mm,321mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">89</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Sheet contains duplicate ports Port A3 at 112mm,171mm and 279mm,345mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">90</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Sheet contains duplicate ports Port A4 at 112mm,171mm and 279mm,351mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">91</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Sheet contains duplicate ports Port A5 at 112mm,171mm and 279mm,354mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">92</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Sheet contains duplicate ports Port A6 at 112mm,171mm and 279mm,363mm</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Port|PrimaryId=A[0..14]|SchHandle=ROUZZLBZ\ECNZWPYS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">93</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">UDM contains IO Pin and Output Port objects (Pin U4-C13, Port UDM).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-C13|SchHandle=ROUZZLBZ\GHDVXGFA|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">94</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">DDR_Memory.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">Un-Designated Part R?</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Part|PrimaryId=R?|SecondaryId=1|SchHandle=YFDIITKF\ODWCOEHW|Kind=ERCObject|TargetFilename=DDR_Memory.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\DDR_Memory.SchDoc">95</acronym></a></td>
</tr>
<tr class="onmouseout_even" onmouseover="className = 'onmouseover_even'" onmouseout="className = 'onmouseout_even'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Power_Supply.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">VREG contains IO Pin and Output Pin objects (Pin U7-43, Pin U7-47, Pin U7-44).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U7-43|SchHandle=XLLCUJES\JNQSABJK|Kind=ERCObject|TargetFilename=Power_Supply.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\Power_Supply.SchDoc">96</acronym></a></td>
</tr>
<tr class="onmouseout_odd" onmouseover="className = 'onmouseover_odd'" onmouseout="className = 'onmouseout_odd'">
<td style="width:10,2564102564103%" class="column1"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">[Warning]</acronym></a></td>
<td style="width:11,965811965812%" class="column2"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">FPGA_Power&amp;Ports.SchDoc</acronym></a></td>
<td style="width:5,98290598290598%" class="column3"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">Compiler</acronym></a></td>
<td style="width:51,2820512820513%" class="column4"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">W\E\ contains IO Pin and Output Port objects (Pin U4-H11, Port W\E\).</acronym></a></td>
<td style="width:8,54700854700855%" class="column5"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">21:48:58</acronym></a></td>
<td style="width:8,54700854700855%" class="column6"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">5 ago. 2024</acronym></a></td>
<td style="width:3,41880341880342%" class="column7"><a href="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Dise%C3%B1o PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc" class="callback"><acronym title="dxpprocess://WorkspaceManager:View?document=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\TOP_Sheet.SchDoc;viewname=SchGraphicalEditor;CrossProbeNotifySCH=ObjectKind=Pin|PrimaryId=U4-H11|SchHandle=ROUZZLBZ\DQVZCOUS|Kind=ERCObject|TargetFilename=FPGA_Power&amp;Ports.SchDoc|FullDocumentPath=E:\Santiago\Diseño PCB\Proyecto0\Proyecto0\FPGA_Power&amp;Ports.SchDoc">97</acronym></a></td>
</tr>
</table></a><hr color="#EEEEEE"><a href="#top" style="font-size: 0.9em">Back to top</a><br><br></body>
</html>
