1. 数据寄存器(Data Register，DR/MDR)又称数据/指令缓冲寄存器 

    数据寄存器用来暂时存放由主存储器读出的一条指令或一个数据字；反之，当向主存存入一条指令或一个数据字时，也将它们暂时存放在数据寄存器中; 在单累加器结构的运算器中,还可兼作操作数寄存器。

2. 地址寄存器(Address Register，AR/MAR)用来保存CPU当前要所访问的主存单元的地址。

    当CPU和主存进行信息交换，即CPU向主存存入数据/指令或者从主存读出数据/指令时，都要使用该地址寄存器进行寻址，接着用数据寄存器存放寻址得来的数据。

    如果我们把外围设备与主存单元进行统一编址，那么，当CPU和外围设备交换信息时，我们同样要使用地址寄存器和数据寄存器。

3. 指令寄存器(Instruction Register，IR)用来保存当前正在执行的一条指令。

   当执行一条指令时，首先把该指令从PC指向的主存地址读取到数据寄存器(DR)中，然后再传送至指令寄存器。

   指令包括操作码和地址码两个字段，为了执行指令，必须对操作码进行测试，识别出所要求的操作，指令译码器(Instruction Decoder，ID)就是完成这项工作的。指令译码器对指令寄存器的操作码部分进行译码，以产生指令所要求操作的控制电位，      并将其送到微操作控制线路上，在时序部件定时信号的作用下，产生具体的操作控制信号。

4. 程序计数器(Program Counter，PC)用来指出下一条指令在主存储器中的地址。

    在程序执行之前，首先必须将程序的首地址，即程序第一条指令所在主存单元的地址送入PC，因此PC的内容即是从主存提取的第一条指令的地址。

    当执行指令时，CPU能自动递增PC的内容，使其始终保存将要执行的下一条指令的主存地址，为取下一条指令做好准备。若为单字长指令，则(PC)+1àPC，若为双字长指令，则(PC)+2àPC，以此类推。--此时PC体现的是其计数功能；

     但是，当遇到转移指令时，下一条指令的地址将由转移指令的地址码字段来指定，而不是像通常的那样通过顺序递增PC的内容来取得。--此时PC寄存器体现的是其寄存功能。

     因此，程序计数器的结构应当是具有寄存信息和计数两种功能的结构。

5. 累加寄存器(Accumulator，AC)是一个通用寄存器。

    当运算器的算术逻辑单元ALU执行算术或逻辑运算时，为ALU提供一个工作区，可以为ALU暂时保存一个操作数或运算结果。显然，运算器中至少要有一个累加寄存器。

6. 程序状态字寄存器(Program Status Word，PSW),用来表征当前运算的状态及程序的工作方式。

     程序状态字寄存器用来保存由算术/逻辑指令运行或测试的结果所建立起来的各种条件码内容，如运算结果进/借位标志(C)、运算结果溢出标志(O)、运算结果为零标志(Z)、运算结果为负标志(N)、运算结果符号标志(S)等，这些标志位通常用1位触发器来保存。除此之外，程序状态字寄存器还用来保存中断和系统工作状态等信息，以便CPU和系统及时了解机器运行状态和程序运行状态。因此，程序状态字寄存器是一个保存各种状态条件标志的寄存器。