vec_insert
vec_cpsgn
_mm256_moveldup_ps
_mm256_movedup_pd
_mm_moveldup_ps
vec_insert4b
vdup_n_f64
_mm_set1_pd
_mm512_set1_pd
vec_splats
vmov_n_f64
vdupq_n_f64
_mm256_set1_pd
vcreate_u32
vcreate_s8
vcreate_s32
vcreate_f64
vcreate_u16
vcreate_s64
vcreate_p8
vcreate_f32
vcreate_u64
vcreate_s16
vcreate_bf16
vcreate_p64
vcreate_f16
vcreate_p16
vcreate_u8
vmovq_n_s8
vdup_n_s8
_mm256_set1_epi8
vec_splats
vec_splat_s8
_mm_set1_epi8
vdupq_n_s8
vmov_n_s8
_mm512_set1_epi8
_mm_set1_pi8
vdupq_n_u8
_mm256_set1_epi8
vec_splats
_mm_set1_epi8
vmovq_n_u8
vdupq_n_p8
vdup_n_p8
vdup_n_u8
_mm_set1_pi8
vmov_n_u8
vec_splat_u8
vmovq_n_p8
vmov_n_p8
_mm256_set1_epi16
vec_splats
vec_splat_s16
_mm_set1_epi16
_mm512_set1_epi16
vdup_n_s16
_mm_set1_pi16
vmovq_n_s16
vdupq_n_s16
vmov_n_s16
vdup_n_s64
vmovq_n_s64
vec_splats
_mm_set1_epi64
vdupq_n_s64
_mm_set1_epi64x
_mm512_set1_epi64
_mm256_set1_epi64x
vmov_n_s64
_mm_set1_ps
_mm256_set1_ps
vdup_n_f32
_mm512_set1_ps
vdupq_n_f32
vmovq_n_f32
vec_splats
_mm_set_ps1
vmov_n_f32
_mm_set1_pi32
_mm_set1_epi32
_mm256_set1_epi32
vmovq_n_s32
vec_splats
vdupq_n_s32
vec_splat_s32
vmov_n_s32
vdup_n_s32
_mm512_set1_epi32
vdup_n_p64
vec_splats
vdup_n_u64
vdupq_n_p64
_mm_set1_epi64
vmov_n_u64
vdupq_n_u64
_mm_set1_epi64x
_mm256_set1_epi64x
vmovq_n_u64
_mm_set1_pch
_mm256_set1_pch
_mm512_set1_pch
_mm_set1_pi32
_mm_set1_epi32
_mm256_set1_epi32
vmov_n_u32
vdup_n_u32
vec_splat_u32
vec_splats
vdupq_n_u32
vmovq_n_u32
_mm512_set1_ph
vdup_n_f16
vdupq_n_f16
vdup_n_bf16
_mm256_set1_ph
_mm_set1_ph
vdupq_n_bf16
vmov_n_f16
vdup_n_p16
vdup_n_u16
vdupq_n_p16
vec_splat_u16
_mm256_set1_epi16
vdupq_n_u16
vmovq_n_p16
vec_splats
vmovq_n_u16
_mm_set1_epi16
vmov_n_u16
_mm_set1_pi16
vmov_n_p16
_mm_setzero_ps
_mm_setzero_pd
_mm_setzero_si128
_mm_insert_epi32
_mm_insert_epi8
_mm_insert_epi64
_mm_insert_epi16
vec_insert_exp
vgetq_lane_s8
vget_lane_s8
vgetq_lane_s64
vget_lane_s64
vget_lane_p64
vgetq_lane_p64
vgetq_lane_u16
vget_lane_u16
vgetq_lane_p16
vget_lane_p16
vget_lane_u8
vgetq_lane_u8
vget_lane_bf16
vgetq_lane_bf16
vget_lane_f16
vgetq_lane_f16
vget_lane_u64
vgetq_lane_u64
vget_lane_s32
vgetq_lane_s32
vgetq_lane_f32
vget_lane_f32
vgetq_lane_s16
vget_lane_s16
vget_lane_f64
vgetq_lane_f64
vgetq_lane_u32
vget_lane_u32
vgetq_lane_p8
vget_lane_p8
vget_high_s8
vget_high_u16
vget_high_s32
vget_high_p64
vget_high_u32
vget_high_s64
vget_high_f64
vget_high_u8
vget_high_p8
vget_high_bf16
vget_high_f32
vget_high_p16
vget_high_f16
vget_high_s16
vget_high_u64
_mm256_setzero_si256
_mm_setr_pd
_mm256_setzero_ps
_mm256_set_epi64x
_mm_set_epi64
_mm256_set_pd
_mm256_setr_epi64x
_mm256_setr_pd
_mm_set_epi64x
_mm_setr_epi64
_mm_set_epi32
_mm256_setzero_pd
_mm_setr_epi32
_mm_set_ps
_mm_move_ss
_mm_move_sd
vget_low_s16
vget_low_u8
vget_low_s32
vget_low_u32
vget_low_s8
vget_low_u64
vget_low_f16
vget_low_f64
vget_low_p64
vget_low_bf16
vget_low_f32
vget_low_s64
vget_low_p16
vget_low_p8
vget_low_u16
_mm256_cvtsd_f64
_mm_cvtsd_f64
_mm_movpi64_epi64
_mm_movedup_pd
_mm_cvtsi64x_si128
_mm256_cvtss_f32
_mm_cvtss_f32
_mm_cvtsi128_si32
_mm_cvtsi64_si128
_mm_cvtsh_h
_mm256_cvtsi256_si32
_mm_cvtsi128_si64x
_mm_cvttss_si32
_mm_cvtsi128_si64
vsetq_lane_s32
vset_lane_s32
vsetq_lane_f32
vset_lane_f32
vset_lane_p8
vsetq_lane_p8
vsetq_lane_u8
vset_lane_u8
vsetq_lane_s64
vset_lane_s64
vsetq_lane_f16
vset_lane_f16
vset_lane_bf16
vsetq_lane_bf16
vsetq_lane_u32
vset_lane_u32
vset_lane_s8
vsetq_lane_s8
vset_lane_u64
vsetq_lane_u64
vset_lane_p16
vsetq_lane_p16
vsetq_lane_u16
vset_lane_u16
vsetq_lane_p64
vset_lane_p64
vset_lane_f64
vsetq_lane_f64
vset_lane_s16
vsetq_lane_s16
_mm256_setr_m128i
_mm256_set_m128d
_mm256_setr_m128d
_mm256_set_m128
_mm256_setr_m128
_mm256_set_m128i
vcombine_s8
vcombine_f64
vcombine_s32
vcombine_f32
vcombine_bf16
vcombine_p8
vcombine_u64
vcombine_p64
vcombine_u8
vcombine_f16
vcombine_u32
vcombine_u16
vcombine_s64
vcombine_s16
vcombine_p16
vdupd_laneq_u64
vdupd_lane_u64
vdupq_lane_f64
vdupd_laneq_f64
vdupd_laneq_s64
vdup_laneq_f64
vdupq_laneq_f64
vdupd_lane_s64
vec_splat
vdupd_lane_f64
vmovq_n_f64
vdup_lane_f64
vdupq_laneq_p64
vdup_laneq_p64
vdup_lane_p64
vdupq_lane_p64
vdupq_lane_u32
vdupq_laneq_u32
vec_splat
vdup_laneq_u32
vdup_lane_u32
vduph_lane_s16
vduph_laneq_u16
vdup_laneq_f16
vduph_lane_p16
vduph_lane_u16
vduph_laneq_f16
vdup_lane_bf16
vduph_laneq_p16
vdup_lane_f16
vduph_lane_bf16
vdupq_lane_f16
vduph_laneq_s16
vmovq_n_f16
vdupq_lane_bf16
vdupq_laneq_f16
vduph_lane_f16
vduph_laneq_bf16
vdupq_laneq_bf16
vdup_laneq_bf16
vdupq_laneq_u16
vdup_lane_u16
vdup_laneq_u16
vec_splat
vdupq_lane_u16
vdupb_laneq_s8
vdupb_laneq_u8
vdupb_lane_s8
vdupb_lane_p8
vdupq_laneq_s8
vdup_lane_s8
vdupb_laneq_p8
vec_splat
vdup_laneq_s8
vdupq_lane_s8
vdupb_lane_u8
vdupq_laneq_s16
vdupq_lane_s16
vdup_laneq_s16
vec_splat
vdup_lane_s16
vdupq_laneq_u8
vdup_lane_u8
vec_splat
vdup_laneq_u8
vdupq_lane_u8
vdup_laneq_u64
vdupq_lane_u64
vdupq_laneq_u64
vec_splat
vdup_lane_u64
vdups_laneq_f32
vdups_lane_f32
vdupq_lane_f32
vdup_laneq_f32
vdups_laneq_s32
vec_splat
vdupq_laneq_f32
vdup_lane_f32
vdups_laneq_u32
vdups_lane_s32
vdups_lane_u32
vdupq_lane_s64
vec_splat
vdupq_laneq_s64
vdup_lane_s64
vdup_laneq_s64
vdupq_lane_p8
vdup_lane_p8
vdup_laneq_p8
vdupq_laneq_p8
vdup_lane_s32
vdupq_laneq_s32
vdup_laneq_s32
vec_splat
vdupq_lane_s32
vdup_laneq_p16
vdup_lane_p16
vdupq_laneq_p16
vdupq_lane_p16
_mm_movelh_ps
_mm_movehl_ps
_mm256_movehdup_ps
_mm_movehdup_ps
_mm_set_ss
_mm_setr_ps
_mm512_maskz_broadcastsd_pd
_mm256_mask_broadcastsd_pd
_mm256_maskz_broadcastsd_pd
_mm512_mask_broadcastsd_pd
_mm256_mask_broadcastd_epi32
_mm_maskz_broadcastd_epi32
_mm512_mask_broadcastd_epi32
_mm256_maskz_broadcastd_epi32
_mm512_maskz_broadcastd_epi32
_mm_mask_broadcastd_epi32
_mm256_maskz_broadcastss_ps
_mm512_maskz_broadcastss_ps
_mm256_mask_broadcastss_ps
_mm512_mask_broadcastss_ps
_mm_mask_broadcastss_ps
_mm_maskz_broadcastss_ps
_mm512_maskz_broadcastb_epi8
_mm_maskz_broadcastb_epi8
_mm256_maskz_broadcastb_epi8
_mm512_mask_broadcastb_epi8
_mm_mask_broadcastb_epi8
_mm256_mask_broadcastb_epi8
_mm_maskz_broadcastq_epi64
_mm256_mask_broadcastq_epi64
_mm256_maskz_broadcastq_epi64
_mm512_maskz_broadcastq_epi64
_mm_mask_broadcastq_epi64
_mm512_mask_broadcastq_epi64
_mm512_maskz_broadcastw_epi16
_mm_maskz_broadcastw_epi16
_mm512_mask_broadcastw_epi16
_mm_mask_broadcastw_epi16
_mm256_mask_broadcastw_epi16
_mm256_maskz_broadcastw_epi16
vcopy_laneq_bf16
vcopyq_laneq_u16
vcopy_laneq_s16
vcopyq_lane_u16
vcopyq_lane_bf16
vcopy_laneq_u16
vcopyq_laneq_s16
vcopyq_lane_s16
vcopy_lane_bf16
vcopyq_lane_p16
vcopy_lane_s16
vcopy_lane_u16
vcopy_laneq_p16
vcopyq_laneq_bf16
vcopyq_laneq_p16
vcopy_laneq_s8
vcopy_lane_s8
vcopyq_laneq_u8
vcopy_laneq_u8
vcopy_lane_p8
vcopyq_lane_p8
vcopyq_laneq_p8
vcopy_lane_p16
vcopyq_laneq_s8
vcopyq_lane_s8
vcopy_laneq_p8
vcopy_lane_u8
vcopyq_lane_u8
vcopyq_laneq_s32
vcopyq_laneq_f32
vcopy_lane_f32
vcopyq_lane_s32
vcopy_laneq_f32
vcopy_laneq_u32
vcopyq_lane_f32
vcopyq_lane_u32
vcopyq_laneq_u32
vcopy_laneq_s32
vcopy_lane_u32
vcopy_lane_s32
vcopyq_laneq_p64
vcopy_lane_u64
vcopyq_lane_p64
vcopyq_laneq_f64
vcopy_lane_p64
vcopy_laneq_f64
vcopyq_laneq_u64
vcopy_lane_s64
vcopy_laneq_u64
vcopyq_lane_u64
vcopyq_lane_f64
vcopyq_laneq_s64
vcopy_lane_f64
vcopy_laneq_s64
vcopyq_lane_s64
vcopy_laneq_p64
vreinterpretq_u64_f32
vreinterpret_u64_f32
vreinterpret_u64_u8
vreinterpretq_u64_s8
vreinterpretq_u64_u32
_mm512_castph_si512
vreinterpretq_u64_s16
vreinterpret_u64_s8
vreinterpret_u64_f16
_mm_castpd_si128
vreinterpretq_u64_f64
vreinterpretq_u64_bf16
vreinterpretq_u64_p128
vreinterpretq_u64_p8
_mm256_castpd_si256
_mm_castph_si128
vreinterpret_u64_bf16
_mm_castps_si128
_mm256_castps_si256
_mm256_zextsi128_si256
_mm512_castsi512_si256
vreinterpretq_u64_u16
_mm256_castsi128_si256
vreinterpretq_u64_s64
_mm512_castpd_si512
vreinterpret_u64_u32
vreinterpretq_u64_f16
_mm256_castsi256_si128
vreinterpret_u64_s16
vreinterpretq_u64_p16
_mm512_castsi128_si512
vreinterpretq_u64_p64
_mm512_castsi256_si512
vreinterpret_u64_u16
vreinterpret_u64_s32
vreinterpret_u64_p16
vreinterpret_u64_s64
_mm512_castps_si512
vreinterpret_u64_f64
_mm256_castph_si256
vreinterpret_u64_p64
vreinterpret_u64_p8
vreinterpretq_u64_s32
vreinterpretq_u64_u8
_mm512_castsi512_si128
vreinterpret_p8_f32
vreinterpretq_p8_f32
vreinterpret_p8_s64
vreinterpret_p8_u8
vreinterpret_p8_f16
vreinterpretq_p8_s8
vreinterpret_p8_s32
vreinterpretq_p8_s64
vreinterpretq_p8_p16
vreinterpretq_p8_f16
vreinterpret_p8_u64
vreinterpret_p8_s8
vreinterpretq_p8_p128
vreinterpretq_p8_u16
vreinterpretq_p8_f64
vreinterpret_p8_p64
vreinterpret_p8_p16
vreinterpretq_p8_bf16
vreinterpretq_p8_s16
vreinterpretq_p8_u32
vreinterpret_p8_s16
vreinterpret_p8_f64
vreinterpret_p8_u16
vreinterpretq_p8_u64
vreinterpret_p8_bf16
vreinterpretq_p8_u8
vreinterpretq_p8_p64
vreinterpretq_p8_s32
vreinterpret_p8_u32
vreinterpretq_u8_f64
vreinterpretq_u8_s16
_mm512_castph_si512
_mm_castpd_si128
vreinterpret_u8_p16
vreinterpret_u8_p8
vreinterpretq_u8_s32
_mm256_castpd_si256
vreinterpretq_u8_s8
_mm_castph_si128
_mm_castps_si128
vreinterpret_u8_s32
vreinterpret_u8_f16
vreinterpretq_u8_u16
vreinterpretq_u8_u64
_mm256_castps_si256
vreinterpret_u8_f64
_mm256_zextsi128_si256
_mm512_castsi512_si256
vreinterpret_u8_bf16
vreinterpret_u8_p64
_mm256_castsi128_si256
vreinterpretq_u8_f32
_mm512_castpd_si512
vreinterpret_u8_s16
_mm256_castsi256_si128
vreinterpretq_u8_p128
vreinterpret_u8_u32
vreinterpret_u8_f32
_mm512_castsi128_si512
_mm512_castsi256_si512
vreinterpretq_u8_s64
vreinterpretq_u8_p8
vreinterpret_u8_u16
vreinterpretq_u8_p16
_mm512_castps_si512
vreinterpretq_u8_bf16
_mm256_castph_si256
vreinterpret_u8_s8
vreinterpret_u8_s64
_mm512_castsi512_si128
vreinterpretq_u8_u32
vreinterpret_u8_u64
vreinterpretq_u8_f16
vreinterpretq_u8_p64
vreinterpret_s32_s64
vreinterpretq_s32_p128
vreinterpret_s32_bf16
vreinterpret_s32_p64
_mm512_castph_si512
vreinterpretq_s32_p16
vreinterpret_s32_f16
_mm_castpd_si128
vreinterpretq_s32_s16
vreinterpretq_s32_s64
vreinterpretq_s32_f32
_mm256_castpd_si256
vreinterpret_s32_u64
_mm_castph_si128
vreinterpret_s32_s8
_mm_castps_si128
_mm256_castps_si256
vreinterpret_s32_f32
vreinterpretq_s32_u8
_mm256_zextsi128_si256
_mm512_castsi512_si256
vreinterpretq_s32_u32
vreinterpretq_s32_p64
vreinterpret_s32_s16
_mm256_castsi128_si256
vreinterpret_s32_p16
vreinterpret_s32_u8
_mm512_castpd_si512
vreinterpret_s32_f64
vreinterpretq_s32_f64
_mm256_castsi256_si128
vreinterpretq_s32_bf16
vreinterpret_s32_p8
_mm512_castsi128_si512
_mm512_castsi256_si512
vreinterpret_s32_u16
_mm512_castps_si512
_mm256_castph_si256
vreinterpretq_s32_s8
vreinterpretq_s32_u64
vreinterpretq_s32_p8
vreinterpret_s32_u32
_mm512_castsi512_si128
vreinterpretq_s32_u16
vreinterpretq_s32_f16
vreinterpretq_s8_s16
vreinterpret_s8_s64
vreinterpret_s8_p16
_mm512_castph_si512
vreinterpretq_s8_f32
_mm_castpd_si128
vreinterpretq_s8_u32
vreinterpretq_s8_p64
vreinterpret_s8_bf16
vreinterpretq_s8_p16
vreinterpretq_s8_p8
vreinterpret_s8_u64
_mm256_castpd_si256
_mm_castph_si128
vreinterpretq_s8_s32
vreinterpret_s8_s32
_mm_castps_si128
vreinterpret_s8_p64
_mm256_castps_si256
vreinterpretq_s8_p128
_mm256_zextsi128_si256
_mm512_castsi512_si256
vreinterpret_s8_u16
vreinterpret_s8_s16
_mm256_castsi128_si256
_mm512_castpd_si512
_mm256_castsi256_si128
vreinterpretq_s8_s64
vreinterpret_s8_p8
_mm512_castsi128_si512
vreinterpretq_s8_f16
_mm512_castsi256_si512
vreinterpret_s8_f16
vreinterpret_s8_f32
vreinterpret_s8_f64
_mm512_castps_si512
vreinterpretq_s8_u8
_mm256_castph_si256
vreinterpretq_s8_u64
vreinterpretq_s8_f64
vreinterpret_s8_u8
vreinterpretq_s8_u16
vreinterpret_s8_u32
_mm512_castsi512_si128
vreinterpretq_s8_bf16
vreinterpretq_f16_s8
vreinterpret_f16_u16
vreinterpretq_f16_f64
vreinterpret_f16_f32
_mm256_castph256_ph128
vreinterpretq_f16_s16
_mm_castsi128_ph
_mm256_castpd_ph
vreinterpretq_f16_u8
_mm512_castph512_ph128
vreinterpret_f16_s8
_mm512_castph512_ph256
vreinterpret_f16_p8
vreinterpret_f16_u32
_mm512_castph128_ph512
_mm_castps_ph
vreinterpretq_f16_u64
_mm512_castsi512_ph
vreinterpretq_f16_p16
vreinterpretq_f16_p64
_mm512_castpd_ph
vreinterpret_f16_p64
_mm512_castps_ph
vreinterpret_f16_s32
vreinterpret_f16_p16
_mm_castpd_ph
_mm256_castsi256_ph
vreinterpretq_f16_p128
vreinterpret_f16_s16
vreinterpretq_f16_u16
vreinterpretq_f16_f32
_mm512_castph256_ph512
vreinterpretq_f16_s64
_mm256_castph128_ph256
vreinterpretq_f16_s32
vreinterpretq_f16_u32
vreinterpret_f16_f64
_mm256_castps_ph
vreinterpretq_f16_p8
vreinterpret_f16_u8
vreinterpret_f16_s64
vreinterpret_f16_u64
vreinterpret_u32_s16
_mm512_castph_si512
vreinterpret_u32_p64
_mm_castpd_si128
vreinterpret_u32_p8
vreinterpretq_u32_p16
vreinterpret_u32_f32
vreinterpret_u32_s64
vreinterpret_u32_u8
vreinterpretq_u32_u16
_mm256_castpd_si256
vreinterpretq_u32_u8
vreinterpretq_u32_u64
_mm_castph_si128
vreinterpret_u32_bf16
_mm_castps_si128
_mm256_castps_si256
vreinterpretq_u32_s8
_mm256_zextsi128_si256
_mm512_castsi512_si256
vreinterpret_u32_s8
vreinterpret_u32_s32
_mm256_castsi128_si256
vreinterpretq_u32_s32
vreinterpretq_u32_s64
_mm512_castpd_si512
vreinterpretq_u32_f64
vreinterpretq_u32_f16
_mm256_castsi256_si128
vreinterpret_u32_u64
vreinterpret_u32_f16
_mm512_castsi128_si512
vreinterpretq_u32_p64
_mm512_castsi256_si512
vreinterpretq_u32_bf16
vreinterpretq_u32_p8
vreinterpretq_u32_f32
vreinterpretq_u32_s16
vreinterpret_u32_p16
_mm512_castps_si512
_mm256_castph_si256
_mm512_castsi512_si128
vreinterpretq_u32_p128
vreinterpret_u32_f64
vreinterpret_u32_u16
vreinterpret_s16_u32
vreinterpretq_s16_u8
_mm512_castph_si512
vreinterpretq_s16_u64
_mm_castpd_si128
vreinterpretq_s16_s8
vreinterpret_s16_f64
vreinterpret_s16_s8
vreinterpretq_s16_p128
vreinterpret_s16_u16
vreinterpretq_s16_u32
_mm256_castpd_si256
_mm_castph_si128
vreinterpretq_s16_u16
vreinterpretq_s16_f64
_mm_castps_si128
vreinterpret_s16_f16
_mm256_castps_si256
_mm256_zextsi128_si256
_mm512_castsi512_si256
vreinterpretq_s16_s32
vreinterpret_s16_s32
vreinterpret_s16_bf16
_mm256_castsi128_si256
vreinterpretq_s16_p8
_mm512_castpd_si512
_mm256_castsi256_si128
_mm512_castsi128_si512
vreinterpretq_s16_p64
_mm512_castsi256_si512
vreinterpret_s16_s64
vreinterpretq_s16_f32
vreinterpret_s16_f32
vreinterpret_s16_p8
vreinterpretq_s16_s64
_mm512_castps_si512
vreinterpret_s16_u8
vreinterpretq_s16_bf16
vreinterpret_s16_p16
_mm256_castph_si256
vreinterpretq_s16_p16
_mm512_castsi512_si128
vreinterpretq_s16_f16
vreinterpret_s16_u64
vreinterpret_s16_p64
_mm_castpd_si128
_mm_castph_si128
_mm_castps_si128
_mm256_castps256_ps128
_mm256_castpd256_pd128
_mm256_castsi256_si128
_mm512_castsi512_si128
vreinterpretq_u16_u32
_mm512_castph_si512
_mm_castpd_si128
vreinterpretq_u16_f16
vreinterpret_u16_s8
vreinterpretq_u16_s16
vreinterpretq_u16_s32
_mm256_castpd_si256
vreinterpret_u16_p64
vreinterpretq_u16_u64
_mm_castph_si128
vreinterpretq_u16_f32
vreinterpretq_u16_s8
_mm_castps_si128
vreinterpretq_u16_f64
_mm256_castps_si256
_mm256_zextsi128_si256
_mm512_castsi512_si256
_mm256_castsi128_si256
vreinterpret_u16_u64
_mm512_castpd_si512
_mm256_castsi256_si128
vreinterpret_u16_s16
vreinterpretq_u16_bf16
_mm512_castsi128_si512
vreinterpretq_u16_p64
vreinterpretq_u16_s64
_mm512_castsi256_si512
vreinterpret_u16_s64
vreinterpret_u16_s32
vreinterpretq_u16_p8
_mm512_castps_si512
vreinterpret_u16_f16
vreinterpret_u16_f32
_mm256_castph_si256
vreinterpretq_u16_u8
vreinterpretq_u16_p128
vreinterpret_u16_p8
vreinterpret_u16_f64
vreinterpret_u16_u32
_mm512_castsi512_si128
vreinterpretq_u16_p16
vreinterpret_u16_bf16
vreinterpret_u16_u8
vreinterpret_u16_p16
_mm256_castps128_ps256
_mm256_zextps128_ps256
vreinterpret_f32_f64
vreinterpret_f32_f16
_mm512_castps512_ps256
vreinterpret_f32_s8
vreinterpretq_f32_s64
_mm_castsi128_ps
vreinterpretq_f32_f16
vreinterpretq_f32_u16
vreinterpretq_f32_s16
vreinterpret_f32_u16
vreinterpretq_f32_f64
vreinterpret_f32_u64
_mm256_castpd_ps
vreinterpret_f32_s16
vreinterpret_f32_s32
vreinterpretq_f32_u64
vreinterpretq_f32_s32
vreinterpretq_f32_u32
vreinterpret_f32_bf16
_mm256_castsi256_ps
_mm256_castps256_ps128
vreinterpretq_f32_bf16
vreinterpret_f32_u8
_mm512_castps128_ps512
vreinterpretq_f32_s8
_mm512_castsi512_ps
_mm512_castps512_ps128
_mm512_castph_ps
vreinterpret_f32_s64
_mm_castph_ps
vreinterpret_f32_p16
vreinterpretq_f32_u8
vreinterpret_f32_p8
vreinterpretq_f32_p16
_mm_castpd_ps
_mm512_castpd_ps
vreinterpretq_f32_p8
_mm256_castph_ps
vreinterpret_f32_u32
vreinterpretq_f64_p128
vreinterpretq_f64_p8
vreinterpret_f64_s64
_mm512_castps_pd
vreinterpret_f64_bf16
vreinterpretq_f64_f16
vreinterpret_f64_u64
vreinterpretq_f64_bf16
vreinterpret_f64_s16
_mm256_zextpd128_pd256
vreinterpretq_f64_p64
vreinterpretq_f64_u16
_mm512_castpd128_pd512
_mm512_castpd512_pd128
_mm256_castsi256_pd
vreinterpret_f64_p8
_mm_castsi128_pd
vreinterpret_f64_u32
_mm256_castpd256_pd128
_mm_castps_pd
vreinterpretq_f64_f32
_mm256_castpd128_pd256
vreinterpret_f64_u16
vreinterpretq_f64_u8
vreinterpret_f64_f32
_mm512_castpd256_pd512
vreinterpret_f64_p64
vreinterpretq_f64_s32
vreinterpret_f64_u8
vreinterpretq_f64_p16
_mm256_castph_pd
vreinterpret_f64_s32
vreinterpretq_f64_s64
vreinterpret_f64_s8
vreinterpretq_f64_s8
vreinterpret_f64_p16
_mm512_castsi512_pd
vreinterpretq_f64_s16
vreinterpret_f64_f16
_mm512_castph_pd
_mm_castph_pd
vreinterpretq_f64_u32
_mm256_castps_pd
vreinterpretq_f64_u64
_mm512_castpd512_pd256
vreinterpretq_s64_u8
vreinterpret_s64_s32
_mm512_castph_si512
vreinterpretq_s64_f32
vreinterpret_s64_s8
vreinterpret_s64_u64
vreinterpret_s64_bf16
_mm_castpd_si128
vreinterpretq_s64_p128
vreinterpret_s64_f64
vreinterpretq_s64_p8
vreinterpretq_s64_u64
vreinterpret_s64_u32
vreinterpretq_s64_s16
_mm256_castpd_si256
_mm_castph_si128
vreinterpret_s64_f16
_mm_castps_si128
_mm256_castps_si256
vreinterpretq_s64_f16
_mm256_zextsi128_si256
_mm512_castsi512_si256
vreinterpret_s64_s16
_mm256_castsi128_si256
vreinterpretq_s64_s32
_mm512_castpd_si512
vreinterpretq_s64_bf16
vreinterpretq_s64_u32
vreinterpret_s64_p16
_mm256_castsi256_si128
vreinterpret_s64_u16
_mm512_castsi128_si512
vreinterpret_s64_u8
vreinterpretq_s64_u16
_mm512_castsi256_si512
vreinterpretq_s64_f64
vreinterpretq_s64_p64
vreinterpret_s64_p8
vreinterpretq_s64_s8
_mm512_castps_si512
vreinterpretq_s64_p16
vreinterpret_s64_p64
_mm256_castph_si256
vreinterpret_s64_f32
_mm512_castsi512_si128
vreinterpret_p16_u16
vreinterpretq_p16_f32
vreinterpret_p16_u32
vreinterpretq_p16_p64
vreinterpretq_p16_u8
vreinterpret_p16_s8
vreinterpretq_p16_s8
vreinterpretq_p16_f16
vreinterpretq_p16_p128
vreinterpret_p16_p64
vreinterpret_p16_bf16
vreinterpretq_p16_u32
vreinterpret_p16_u8
vreinterpret_p16_f64
vreinterpretq_p16_u16
vreinterpret_p16_s32
vreinterpret_p16_s16
vreinterpretq_p16_s32
vreinterpretq_p16_p8
vreinterpret_p16_u64
vreinterpret_p16_f32
vreinterpretq_p16_f64
vreinterpret_p16_f16
vreinterpret_p16_p8
vreinterpretq_p16_s16
vreinterpretq_p16_u64
vreinterpret_p16_s64
vreinterpretq_p16_bf16
vreinterpretq_p16_s64
_mm256_castps128_ps256
_mm256_zextps128_ps256
_mm256_castpd_si256
_mm256_zextpd128_pd256
_mm256_castps_si256
_mm256_castsi256_ps
_mm256_zextsi128_si256
_mm512_castsi512_si256
_mm256_castpd128_pd256
_mm256_castsi128_si256
_mm256_castph_si256
vreinterpret_p64_u8
vreinterpret_p64_p16
vreinterpretq_p64_u8
vreinterpret_p64_u16
vreinterpretq_p64_s16
vreinterpret_p64_u64
vreinterpretq_p64_u64
vreinterpret_p64_s16
vreinterpret_p64_f16
vreinterpret_p64_s8
vreinterpretq_p64_s64
vreinterpretq_p64_s32
vreinterpretq_p64_f64
vreinterpret_p64_f64
vreinterpretq_p64_bf16
vreinterpret_p64_u32
vreinterpretq_p64_p8
vreinterpretq_p64_u32
vreinterpretq_p64_u16
vreinterpret_p64_f32
vreinterpret_p64_s32
vreinterpret_p64_p8
vreinterpret_p64_bf16
vreinterpretq_p64_f16
vreinterpretq_p64_f32
vreinterpretq_p64_s8
vreinterpretq_p64_p16
_mm512_castph_si512
_mm512_castpd_si512
_mm512_castps256_ps512
_mm512_castsi128_si512
_mm512_castsi256_si512
_mm512_castps_si512
vreinterpretq_bf16_f32
vreinterpretq_bf16_s8
vreinterpretq_bf16_s16
vreinterpret_bf16_p64
vreinterpret_bf16_u64
vreinterpret_bf16_s8
vreinterpret_bf16_s16
vreinterpretq_bf16_p128
vreinterpretq_bf16_u16
vreinterpretq_bf16_p16
vreinterpretq_bf16_s32
vreinterpret_bf16_s32
vreinterpret_bf16_p16
vreinterpret_bf16_f32
vreinterpretq_bf16_f64
vreinterpret_bf16_f64
vreinterpretq_bf16_p64
vreinterpretq_bf16_s64
vreinterpret_bf16_u16
vreinterpret_bf16_u32
vreinterpret_bf16_u8
vreinterpretq_bf16_p8
vreinterpretq_bf16_u64
vreinterpret_bf16_s64
vreinterpretq_bf16_u32
vreinterpretq_bf16_u8
vreinterpret_bf16_p8
vreinterpretq_p128_s32
vreinterpretq_p128_f64
vreinterpretq_p128_p8
vreinterpretq_p128_u64
vreinterpretq_p128_u16
vreinterpretq_p128_f32
vreinterpretq_p128_f16
vreinterpretq_p128_s64
vreinterpretq_p128_u32
vreinterpretq_p128_bf16
vreinterpretq_p128_s8
vreinterpretq_p128_p16
vreinterpretq_p128_s16
vreinterpretq_p128_u8
vld2_lane_f32
vld4_lane_f32
vld1q_lane_f32
vld4q_lane_f32
vld1_lane_f32
vld3_lane_f32
vld3q_lane_f32
vld2q_lane_f32
vld4_lane_s32
vld1_lane_s32
vld2q_lane_s32
vld3_lane_s32
vld3q_lane_s32
vld1q_lane_s32
vld2_lane_s32
vld4q_s32
vld4q_lane_s32
vld3q_lane_f64
vld4_lane_f64
vld2q_lane_f64
vld1q_lane_f64
vld4q_lane_f64
vld1_lane_f64
vld3_lane_f64
vld2_lane_f64
vld1q_lane_u32
vld3q_lane_u32
vld2q_lane_u32
vld2_lane_u32
vld4q_u32
vld4q_lane_u32
vld3_lane_u32
vld1_lane_u32
vld4_lane_u32
vld4_lane_s8
vld2q_lane_s8
vld2_lane_s8
vld4q_s8
vld3_lane_s8
vld1_lane_s8
vld1q_lane_s8
vld3q_lane_s8
vld4q_lane_s8
vld3_lane_u8
vld2q_lane_u8
vld4_lane_u8
vld1q_lane_u8
vld4q_u8
vld4q_lane_u8
vld1_lane_u8
vld3q_lane_u8
vld2_lane_u8
vld4_lane_p16
vld2q_lane_p16
vld3q_lane_p16
vld1_lane_p16
vld2_lane_p16
vld1q_lane_p16
vld3_lane_p16
vld4q_lane_p16
vld4_lane_p8
vld1_lane_p8
vld2q_lane_p8
vld4q_lane_p8
vld3_lane_p8
vld3q_lane_p8
vld2_lane_p8
vld1q_lane_p8
vld2_lane_u64
vld1_lane_u64
vld2q_lane_u64
vld4q_lane_u64
vld4_lane_u64
vld3_lane_u64
vld3q_lane_u64
vld1q_lane_u64
vld4q_s16
vld4_lane_s16
vld2q_lane_s16
vld1q_lane_s16
vld2_lane_s16
vld1_lane_s16
vld4q_lane_s16
vld3_lane_s16
vld3q_lane_s16
vld4q_lane_u16
vld2q_lane_u16
vld3q_lane_u16
vld2_lane_u16
vld1q_lane_u16
vld3_lane_u16
vld4_lane_u16
vld1_lane_u16
vld4q_u16
vld3q_lane_s64
vld4q_lane_s64
vld2_lane_s64
vld4q_s64
vld1_lane_s64
vld3_lane_s64
vld2q_lane_s64
vld1q_lane_s64
vld4_lane_s64
vld4_lane_p64
vld1_lane_p64
vld2q_lane_p64
vld4q_lane_p64
vld3_lane_p64
vld3q_lane_p64
vld1q_lane_p64
vld4_lane_f16
vld4_lane_bf16
vld4q_lane_bf16
vld1q_lane_bf16
vld3q_lane_f16
vld2_lane_bf16
vld2_lane_f16
vld2q_lane_f16
vld3_lane_bf16
vld1_lane_f16
vld3q_lane_bf16
vld1_lane_bf16
vld2q_lane_bf16
vld3_lane_f16
vld4q_lane_f16
vld1q_lane_f16
vld2_p8
vld2q_p8
vld1_p8_x3
vld1q_p8
vld4q_p8
vld1q_p8_x3
vld1q_p8_x4
vld1q_p8_x2
vld3_p8
vld1_p8
vld1_p8_x4
vld1_p8_x2
vld4_p8
vld3q_p8
vld1q_u64_x3
vld1q_u64_x2
vld1_u64_x3
vld1q_u64_x4
vld1_u64
_mm_load_si128
vld3_u64
vld4q_u64
vld2q_u64
vld4_u64
vld1_u64_x4
vld1q_u64
vld1_u64_x2
vld3q_u64
vld2_u64
vld2_s8
vld3_s8
vld2q_s8
vld1q_s8_x3
vld1_s8_x3
vld4_s8
_mm_load_si128
vld1_s8
vld1q_s8_x4
vld1q_s8
vld3q_s8
vld1q_s8_x2
vld1_s8_x2
vld1_u8_x2
vld1_s8_x4
vld2q_s16
vld1_s16
vld1_s16_x3
vld1_s16_x2
vld1q_s16_x4
vld1q_s16
vld1_s16_x4
_mm_load_si128
vld1q_s16_x2
vld2_s16
vld3_s16
vld3q_s16
vld4_s16
vld1q_s16_x3
vld1q_s32_x2
vld1_s32_x3
vld4_s32
vld1_s32_x4
vld2q_s32
_mm_load_si128
vld3_s32
vld1q_s32
vld3q_s32
vld1q_s32_x4
vld1_s32
vld2_s32
vld1_s32_x2
vld1q_s32_x3
vld3_u16
vld1q_u16_x4
vld2_u16
vld2q_u16
vld1_u16_x2
vld1_u16_x3
_mm_load_si128
vld1q_u16_x2
vld1_u16
vld3_u32
vld3q_u16
vld1q_u16_x3
vld1q_u16
vld1_u16_x4
vld4_u16
vld1_s64_x3
vld1q_s64_x4
vld3_s64
vld1_s64_x2
vld2q_s64
_mm_load_si128
vld1q_s64
vld2_s64
vld1_s64
vld4_s64
vld1_s64_x4
vld3q_s64
vld1q_s64_x2
vld1q_s64_x3
vld1q_f64_x4
vld1_f64_x4
vld1q_f64_x2
vld4q_f64
vld4_f64
vld3q_f64
vld1_f64
vld2_f64
vld1q_f64_x3
vld1q_f64
_mm_load_pd
vld1_f64_x2
vld3_f64
vld1_f64_x3
vld2_f16
vld1_bf16_x3
vld3_bf16
vld1q_bf16_x4
vld1_f16
vld3q_f16
vld1_bf16_x2
vld1_f16_x2
vld4q_bf16
vld1q_f16_x4
vld1q_bf16_x3
vld1q_f16
vld3_f16
vld2q_f16
vld2_bf16
vld4_f16
vld1q_f16_x3
vld1_f16_x3
vld1_f16_x4
vld1q_bf16_x2
vld4_bf16
vld1_bf16
vld1_bf16_x4
vld3q_bf16
vld4q_f16
vld2q_bf16
vld1q_bf16
vld1q_f16_x2
vld1q_p64_x2
vld2_p64
vld1_p64_x3
vld1q_p64
vld1q_p64_x3
vld2q_p64
vld4_p64
vld3_p64
vld1_p64_x4
vld1q_p64_x4
vld3q_p64
vld1_p64
vld4q_p64
vld1_p64_x2
vld3_u8
vld1_u8_x3
vld1q_u8_x4
_mm_load_si128
vld3q_u8
vld1q_u8_x3
vld1q_u8_x2
vld1_u8_x4
vld4_u8
vld2_u8
vld1_u8
vld1q_u8
vld2q_u8
vldrq_p128
_mm_storeu_si64
_mm_storeu_si16
vec_xl
vld1q_p16_x3
vld1_p16
vld2q_p16
vld3_p16
vld1q_p16
vld1_p16_x3
vld4q_p16
vld1q_p16_x2
vld2_p16
vld1q_p16_x4
vld4_p16
vld3q_p16
vld1_p16_x2
vld1_p16_x4
vld4q_f32
vld1_f32_x2
vld1_f32_x4
_mm_load_ps
vld2q_f32
vld2_f32
vld1q_f32_x4
vld1_f32
vld4_f32
vld1q_f32_x3
vld1_f32_x3
vld3q_f32
vld1q_f32_x2
vld3_f32
vld2q_f64
vld1q_f32
vld1q_u32_x4
vld1q_u32_x3
vld1_u32
vld1_u32_x2
vld3q_u32
vld4_u32
vld1q_u32
_mm_load_si128
vld2_u32
vld1q_u32_x2
vld2q_u32
vld1_u32_x4
vld1_u32_x3
_mm_loadu_si64
_mm_loadu_si16
vec_lde
_mm_loadr_ps
_mm_clflush
_mm_i32gather_pd
_mm256_i64gather_pd
_mm256_i32gather_ps
_mm_i32gather_ps
_mm_i64gather_epi64
_mm256_i64gather_ps
_mm_i32gather_epi32
_mm256_i32gather_epi32
_mm256_i64gather_epi64
_mm_i64gather_pd
_mm256_i64gather_epi32
_mm256_i32gather_pd
_mm_i64gather_epi32
_mm_i32gather_epi64
_mm_i64gather_ps
_mm256_i32gather_epi64
vec_stl
vec_xst_len_r
_mm_sfence
_mm_mfence
_mm_loadu_si32
_mm_loadu_ps
_mm_loaddup_pd
_mm256_stream_load_si256
_mm256_maskload_epi64
_mm_loadl_pd
_mm256_load_ps
vec_ld
_mm256_loadu2_m128d
_mm_loadu_pd
_mm_loadu_si128
_mm_loadr_pd
_mm_load_sd
_mm_maskload_epi32
_mm256_maskload_epi32
_mm_maskload_epi64
_mm256_loadu2_m128i
_mm_loadl_epi64
_mm_loadh_pd
_mm256_lddqu_si256
_mm256_maskload_ps
_mm256_load_si256
_mm_load_ss
_mm_maskload_ps
_mm_lddqu_si128
_mm256_loadu_pd
_mm_maskload_pd
_mm256_loadu_ps
_mm256_load_pd
_mm_stream_load_si128
_mm256_loadu2_m128
_mm256_loadu_si256
_mm256_maskload_pd
vec_xst_be
mm_store_ps1
_mm_store1_ps
_mm_store_ss
vst3q_u64
vst2_u64
vst3_u64
vst4q_u64
vst2q_u64
vst4_u64
vst3_f32
vst2q_f32
vst4_f32
vst3q_f32
vst2_f32
vst4q_f32
vst4_p8
vst3q_p8
vst2q_p8
vst4q_p8
vst3_p8
vst2_p8
vst3q_u32
vst2_u32
vst2q_u32
vst4_u32
vst3_u32
vst4q_u32
vst2q_s32
vst3_s32
vst3q_s32
vst4_s32
vst2_s32
vst4q_s32
vst4q_u8
vst3_u8
vst4_u8
vst2q_u8
vst3q_u8
vst2_u8
vst3q_s64
vst2q_s64
vst3_s64
vst4_s64
vst2_s64
vst4q_s64
vst2q_p16
vst3_p16
vst4_p16
vst4q_p16
vst3q_p16
vst2_p16
vst2q_p64
vst4_p64
vst4q_p64
vst3_p64
vst3q_p64
vst2_p64
vst2q_s8
vst4q_s8
vst2_s8
vst4_s8
vst3_s8
vst3q_s8
vst4_f64
vst2q_f64
vst2_f64
vst4q_f64
vst3q_f64
vst3_f64
vst3q_f16
vst2q_f16
vst2_bf16
vst4q_bf16
vst2q_bf16
vst3_bf16
vst3_f16
vst4_bf16
vst4q_f16
vst4_f16
vst2_f16
vst3q_bf16
vst4_s16
vst2_s16
vst3_s16
vst2q_s16
vst3q_s16
vst4q_s16
vst2q_u16
vst4_u16
vst4q_u16
vst2_u16
vst3q_u16
vst3_u16
_mm_storeu_ps
vec_xst
vst1_s8_x4
vst1q_s8_x2
vst1q_s8_x3
vst1q_s8_x4
vst1_s8_x3
vst1q_s8
vst1_s8
vst1_s8_x2
vst1_s32_x3
vst1q_s32_x2
vst1_s32_x4
vst1q_lane_s32
vst1q_s32_x3
vst1_s32_x2
vst1_s32
vst1q_s32_x4
vst1q_s32
vstrq_p128
vst1_p64
vst1_p64_x2
vst1q_p64_x3
vst1_s64_x3
vst1_p64_x3
vst1q_p64_x4
vst1q_p64_x2
vst1q_p64
vst1_p64_x4
vst1q_u8_x3
vst1_u8_x3
vst1_u8
vst1q_u8
vst1q_u8_x4
vst1_u8_x4
vst1q_u8_x2
vst1_u8_x2
vst1_s16
vst1q_s16_x3
vst1q_s16_x4
vst1q_s16
vst1_s16_x2
vst1q_s16_x2
vst1_s16_x3
vst1_s16_x4
vst1q_p16_x3
vst1_p16
vst1_p16_x4
vst1q_p16_x4
vst1q_p16_x2
vst1q_p16
vst1_p16_x2
vst1_p16_x3
vst1q_u16
vst1q_u16_x2
vst1q_u16_x4
vst1_u16_x4
vst1_u16
vst1_u16_x3
vst1q_u16_x3
vst1_u16_x2
vst1_s64
vst1q_s64_x4
vst1_s64_x4
vst1q_s64_x2
vst1q_s64
vst1_s64_x2
vst1q_s64_x3
vst1_f64_x2
vst1q_f64
vst1q_f64_x2
vst1q_f64_x3
vst1q_f64_x4
vst1_f64_x3
vst1_f64
vst1_f64_x4
vst1_bf16_x3
vst1q_bf16_x2
vst1_f16_x2
vst1q_f16
vst1_bf16_x2
vst1q_f16_x2
vst1q_f16_x4
vst1_f16_x3
vst1_f16
vst1q_bf16_x3
vst1q_bf16
vst1q_f16_x3
vst1q_bf16_x4
vst1_bf16_x4
vst1_bf16
vst1_f16_x4
vst1_p8_x2
vst1_p8_x4
vst1q_p8_x2
vst1_p8_x3
vst1_p8
vst1q_p8_x3
vst1q_p8_x4
vst1q_p8
vst1q_u64
vst1_u64_x2
vst1q_u64_x3
vst1_u64
vst1_u64_x3
vst1q_u64_x4
vst1q_u64_x2
vst1_u64_x4
vst1q_u32
vst1_u32_x2
vst1_u32_x3
vst1q_u32_x4
vst1q_u32_x3
vst1_u32
vst1q_u32_x2
vst1_u32_x4
vst1q_f32_x2
vst1_f32
vst1_f32_x2
vst1_f32_x3
vst1q_f32
vst1_f32_x4
vst1q_f32_x4
vst1q_f32_x3
vec_xst_len
vst2_lane_bf16
vst3q_lane_bf16
vst4_lane_bf16
vst4q_lane_f16
vst3_lane_f16
vst1q_lane_bf16
vst2q_lane_bf16
vst2q_lane_f16
vst3q_lane_f16
vst1q_lane_f16
vst1_lane_f16
vst2_lane_f16
vst4_lane_f16
vst4q_lane_bf16
vst1_lane_bf16
vst3_lane_bf16
vst3q_lane_u64
vst1_lane_u64
vst2q_lane_u64
vst3_lane_u64
vst4_lane_u64
vst2_lane_u64
vst4q_lane_u64
vst1q_lane_u64
vst2_lane_s64
vst4_lane_s64
vst2q_lane_s64
vst1q_lane_s64
vst3_lane_s64
vst3q_lane_s64
vst1_lane_s64
vst4q_lane_s64
vst2q_lane_f64
vst4_lane_f64
vst2_lane_f64
vst1q_lane_f64
vst4q_lane_f64
vst3q_lane_f64
vst1_lane_f64
vst3_lane_f64
vst4_lane_p64
vst2_lane_p64
vst1_lane_p64
vst3_lane_p64
vst3q_lane_p64
vst1q_lane_p64
vst4q_lane_p64
vst2q_lane_p64
vst1_lane_p16
vst2_lane_p16
vst2q_lane_p16
vst4_lane_p16
vst3q_lane_p16
vst1q_lane_p16
vst3_lane_p16
vst4q_lane_p16
vst3_lane_u8
vst2_lane_u8
vst2q_lane_u8
vst1_lane_u8
vst1q_lane_u8
vst4q_lane_u8
vst4_lane_u8
vst3q_lane_u8
vst3_lane_s16
vst2q_lane_s16
vst4_lane_s16
vst3q_lane_s16
vst4q_lane_s16
vst1_lane_s16
vst2_lane_s16
vst1q_lane_s16
vst1q_lane_p8
vst4_lane_p8
vst2_lane_p8
vst3_lane_p8
vst1_lane_p8
vst3q_lane_p8
vst2q_lane_p8
vst4q_lane_p8
vst1_lane_u32
vst4_lane_u32
vst2q_lane_u32
vst4q_lane_u32
vst3_lane_u32
vst2_lane_u32
vst1q_lane_u32
vst3q_lane_u32
vst3_lane_s32
vst2q_lane_s32
vst3q_lane_s32
vst4q_lane_s32
vst2_lane_s32
vst1_lane_s32
vst4_lane_s32
vst4q_lane_u16
vst1_lane_u16
vst3_lane_u16
vst2q_lane_u16
vst3q_lane_u16
vst1q_lane_u16
vst4_lane_u16
vst2_lane_u16
vst2q_lane_s8
vst1q_lane_s8
vst1_lane_s8
vst4_lane_s8
vst4q_lane_s8
vst3q_lane_s8
vst3_lane_s8
vst2_lane_s8
vst1q_lane_f32
vst3q_lane_f32
vst1_lane_f32
vst2_lane_f32
vst3_lane_f32
vst4_lane_f32
vst4q_lane_f32
vst2q_lane_f32
_mm256_mask_compressstoreu_epi32
_mm512_mask_compressstoreu_epi32
_mm256_maskz_compress_epi8
_mm_maskz_compress_epi64
_mm256_mask_compress_epi8
_mm512_mask_compressstoreu_ps
_mm512_mask_compressstoreu_epi16
_mm256_mask_compress_epi32
_mm512_maskz_compress_epi32
_mm_maskz_compress_pd
_mm512_mask_compressstoreu_pd
_mm256_mask_compressstoreu_ps
_mm_maskz_compress_epi8
_mm512_mask_compress_ps
_mm512_maskz_compress_ps
_mm_mask_compressstoreu_pd
_mm256_maskz_compress_epi64
_mm512_mask_compress_pd
_mm256_maskz_compress_pd
_mm512_maskz_compress_epi64
_mm512_mask_compress_epi32
_mm_maskz_compress_epi32
_mm_mask_compress_epi64
_mm512_mask_compressstoreu_epi64
_mm256_mask_compress_epi64
_mm_maskz_compress_ps
_mm512_mask_compress_epi64
_mm512_maskz_compress_pd
_mm_mask_compress_pd
_mm_mask_compress_epi32
_mm_mask_compress_ps
_mm_mask_compress_epi16
_mm_mask_compressstoreu_ps
_mm256_maskz_compress_ps
_mm_mask_compressstoreu_epi16
_mm_mask_compressstoreu_epi32
_mm256_mask_compressstoreu_epi64
_mm_mask_compressstoreu_epi8
_mm_mask_compress_epi8
_mm256_mask_compressstoreu_epi16
_mm256_maskz_compress_epi16
_mm256_mask_compress_pd
_mm256_mask_compressstoreu_epi8
_mm512_mask_compressstoreu_epi8
_mm256_maskz_compress_epi32
_mm_mask_compressstoreu_epi64
_mm512_mask_compress_epi8
_mm_maskz_compress_epi16
_mm512_mask_compress_epi16
_mm256_mask_compressstoreu_pd
_mm512_maskz_compress_epi16
_mm256_mask_compress_epi16
_mm256_mask_compress_ps
_mm512_maskz_compress_epi8
vec_xl_len
_mm_prefetch
vec_xl_len_r
_mm_lfence
vld3_dup_s16
vld3q_dup_s16
vld4_dup_s16
vld2q_dup_s16
vld4q_dup_s16
vld1_dup_s16
vld1q_dup_s16
vld2_dup_s16
vld3_dup_f32
vld2_dup_f32
vld1_dup_f32
_mm_load1_ps
vld4q_dup_f32
vld1q_dup_f32
vld3q_dup_f32
vld4_dup_f32
_mm_load_ps1
vld2q_dup_f32
vld4_dup_u16
vld3_dup_u16
vld2_dup_p16
vld3q_dup_u16
vld2_dup_u16
vld2q_dup_u16
vld1_dup_u16
vld4q_dup_u16
vld1q_dup_u16
vld4q_dup_s32
vld3_dup_s32
vld2_dup_s32
vld4_dup_s32
vld3q_dup_s32
vld1_dup_s32
vld2q_dup_s32
vld1q_dup_u8
vld3q_dup_p8
vld4_dup_u8
vld3q_dup_u8
vld4q_dup_u8
vld2_dup_u8
vld2_dup_p8
vld1_dup_u8
vld3_dup_u8
vld2q_dup_u8
vld4_dup_f64
_mm_load_pd1
vld2q_dup_f64
_mm_load1_pd
vld2_dup_f64
vld4q_dup_f64
vld1_dup_f64
vld3_dup_f64
vld1q_dup_f64
vld3q_dup_f64
vld1_dup_p64
vld4_dup_p64
vld2q_dup_p64
vld3q_dup_p64
vld3_dup_p64
vld4q_dup_p64
vld1q_dup_p64
vld2_dup_p64
vld2_lane_p64
vld3q_dup_u32
vld2q_dup_u32
vld1q_dup_s32
vld3_dup_u32
vld1_dup_u32
vld4q_dup_u32
vld1q_dup_u32
vld2_dup_u32
vld4_dup_u32
vld2_dup_s8
vld2q_dup_s8
vld4_dup_s8
vld4q_dup_s8
vld1q_dup_s8
vld1_dup_s8
vld3q_dup_s8
vld3_dup_s8
vld1q_dup_f16
vld3_dup_bf16
vld2_dup_f16
vld1_dup_f16
vld2q_dup_bf16
vld3_dup_f16
vld3q_dup_bf16
vld4_dup_f16
vld1_dup_bf16
vld4q_dup_bf16
vld1q_dup_bf16
vld3q_dup_f16
vld4q_dup_f16
vld2_dup_bf16
vld2q_dup_f16
vld4_dup_bf16
vld2_dup_u64
vld4q_dup_u64
vld3_dup_u64
vld1q_dup_u64
vld4_dup_u64
vld2q_dup_u64
vld3q_dup_u64
vld1_dup_u64
vld3q_dup_s64
vld4_dup_s64
vld1_dup_s64
vld2q_dup_s64
vld1q_dup_s64
vld4q_dup_s64
vld2_dup_s64
vld3_dup_s64
vld4q_dup_p8
vld1_dup_p8
vld1q_dup_p8
vld4_dup_p8
vld2q_dup_p8
vld3_dup_p8
vld2q_dup_p16
vld1q_dup_p16
vld4_dup_p16
vld3q_dup_p16
vld1_dup_p16
vld4q_dup_p16
vld3_dup_p16
vec_xl_be
vec_st
_mm256_store_ps
_mm_store1_pd
_mm256_storeu2_m128d
_mm256_stream_ps
_mm256_maskstore_ps
_mm_store_sd
_mm_stream_si32
_mm256_storeu_ps
_mm_store_ps
_mm_stream_ps
_mm_storeu_si128
_mm_store_pd1
_mm256_maskstore_pd
_mm_stream_si128
_mm_stream_pd
_mm_storeu_si32
_mm256_storeu_si256
_mm_storer_pd
_mm_maskstore_ps
_mm_storeu_pd
_mm_maskstore_epi64
_mm_storeh_pd
_mm_stream_pi
_mm256_maskstore_epi32
_mm256_storeu2_m128i
_mm256_stream_si256
_mm_store_si128
_mm256_store_si256
_mm_maskstore_pd
_mm_stream_si64
_mm_storel_epi64
_mm_store_pd
_mm256_store_pd
_mm_storer_ps
_mm256_storeu2_m128
_mm256_maskstore_epi64
_mm256_stream_pd
_mm_maskstore_epi32
_mm_storel_pd
_mm256_storeu_pd
vec_ldl
_mm_setcsr
_mm_pause
vec_mtvscr
_mm_undefined_pd
_mm_undefined_ps
_mm_undefined_si128
_mm256_undefined_si256
_mm256_undefined_ps
_mm256_undefined_pd
vec_mfvscr
vec_ncipherlast_be
vsha1pq_u32
vsha1mq_u32
vsha1su0q_u32
vsha1h_u32
vsha1cq_u32
vsha1su1q_u32
vec_shasigma_be
vec_cipher_be
vec_ncipher_be
__crc32ch
__crc32b
__crc32h
__crc32cd
__crc32cb
_mm_crc32_u64
_mm_crc32_u16
__crc32w
_mm_crc32_u32
__crc32cw
__crc32d
vec_sbox_be
vec_cipherlast_be
_mm_rcp28_round_ss
_mm_fmul_sch
_mm_mask_sub_round_ss
_mm_mask_getexp_sd
_mm512_fnmsub_ps
_mm_mask_sqrt_round_sd
_mm_maskz_rsqrt28_sd
vcmlaq_rot270_f64
_mm512_mask_fmadd_round_ph
_mm512_mask_fixupimm_pd
_mm256_maskz_extracti64x2_epi64
vcmlaq_rot90_laneq_f32
vqdmlal_lane_s32
_mm512_mask_fmadd_round_pd
_mm512_maskz_set1_epi8
_mm_maskz_set1_epi16
_mm256_maskz_madd_epi16
_mm256_mask_fpclass_pd_mask
_mm512_mask_fcmul_round_pch
vcmlaq_rot270_f32
_mm_mask3_fmsub_round_sh
_mm_maskz_sub_round_sd
_mm_cvt_roundsh_ss
vzip_p8
_mm_maskz_fmsub_round_sd
vbfdot_f32
_mm_maskz_cvt_roundsh_ss
_mm512_mask_shuffle_i64x2
_mm_rsqrt_sh
_mm_maskz_fmul_pch
vuzp2_f16
vuzp1q_p16
_mm512_maskz_insertf64x4
_mm512_mask_mov_epi32
_mm512_maskz_fmul_round_pch
_mm512_fmsubadd_round_ph
_mm_maskz_getmant_ss
_mm_cvtt_roundsd_si32
_mm256_permutexvar_epi64
_MM_GET_EXCEPTION_MASK
_mm_mask_mov_epi16
_mm512_extractf32x4_ps
_m_pmullw
_mm256_permutexvar_ps
_mm_mask_cvtneps_pbh
_mm256_maskz_reduce_ps
vzip_s32
_mm512_roundscale_ph
_mm512_mask3_fnmsub_round_ps
_mm512_scalef_round_ph
_mm512_mask_reduce_max_epi64
_mm_fpclass_ps_mask
_mm_maskz_fixupimm_ss
_mm512_mask_reduce_round_ph
_mm512_maskz_fnmsub_round_pd
_mm512_maskz_fmaddsub_round_ps
_mm_maskz_cvtsh_ss
vrsqrts_f16
_mm_fmsub_round_sd
_mm512_exp2a23_round_pd
vqrdmlah_s32
_mm_fpclass_sh_mask
_mm256_min_ph
_mm_mask_dpwssd_epi32
_mm512_zextsi256_si512
_mm_mask_fcmadd_round_sch
_mm512_exp2a23_ps
_mm512_movepi8_mask
_mm512_maskz_fmaddsub_round_pd
_mm_maskz_fnmsub_round_sh
_mm256_maskz_roundscale_ph
_mm512_mask_dbsad_epu8
_mm512_movepi32_mask
_mm256_cvtne2ps_pbh
_mm256_mask_movehdup_ps
_mm_maskz_dpbusd_epi32
_mm_maskz_roundscale_ps
_mm512_setr_ph
_mm256_maskz_multishift_epi64_epi8
vuzp_u32
_mm_cvtt_roundsh_i64
_mm512_mask_fnmsub_round_pd
_mm256_maskz_reduce_pd
_mm512_fcmul_round_pch
vuzp_f16
_mm_undefined_ph
_mm_mask_fmul_sch
_mm_mask_cvtne2ps_pbh
_mm_maskz_fixupimm_sd
_mm_mask_div_round_ss
_mm_avg_pu16
_mm512_maskz_movehdup_ps
_mm_getexp_ss
_mm_maskz_scalef_round_ss
vuzp1q_u8
_mm512_mask_max_round_pd
_mm_setr_ph
_mm512_rsqrt28_ps
_mm_ternarylogic_epi32
_mm256_getexp_ph
vzip_p16
_mm512_adds_epu16
_mm512_mul_round_pch
_mm512_mask_fmsubadd_round_ph
_mm256_mask_fixupimm_pd
_mm512_reduce_max_epu32
_mm_maskz_dpwssds_epi32
_mm_maskz_fmsub_round_sh
_mm_mullo_pi16
_m_from_int64
_mm_min_sh
vzip_f16
_mm_scalef_ss
_mm_mask_reduce_round_ss
_mm256_mask_packus_epi32
_mm512_mask3_fmaddsub_round_ph
vuzp1q_s64
_m_paddb
_mm_mask_getexp_ss
vuzp1q_u64
_mm512_maskz_reduce_pd
_mm512_rsqrt14_ps
_mm256_maskz_fixupimm_pd
_mm512_mul_epi32
_mm256_shuffle_i64x2
_mm_set_epi16
_mm512_maskz_getmant_ps
_mm256_max_epu64
_mm256_maskz_mov_epi16
_mm512_min_epi32
_mm512_fcmadd_round_pch
_mm_mask_mov_epi32
_mm256_set_epi8
_mm_maskz_fcmul_round_sch
_mm256_mask_dpbf16_ps
vqrdmlsh_s32
vcmlaq_rot270_lane_f16
_mm512_mask_reduce_max_ps
_mm_maskz_ternarylogic_epi64
vmmlaq_s32
_mm256_set_epi16
_mm256_mask_rsqrt_ph
_mm512_fmsub_ph
_mm512_fmsubadd_round_ps
_mm256_mask_extractf32x4_ps
_mm_mask_4fmadd_ss
_mm_mask_mov_pd
_mm512_avg_epu16
_mm512_maskz_max_round_ps
_mm512_fmaddsub_round_pd
_mm512_mask_madd52hi_epu64
_mm256_permutex2var_epi32
_mm_fnmadd_sh
_mm512_maskz_extracti32x8_epi32
_mm512_maskz_mov_epi32
_mm_maskz_mov_epi32
_mm_maskz_packs_epi16
_mm256_extracti64x2_epi64
_mm512_permutex_pd
_mm256_permutex2var_epi64
_mm512_set4_epi64
_mm_fcmadd_round_sch
_mm256_maskz_mov_epi64
_mm_scalef_round_ss
vdivq_f16
_mm_mask_permutevar_pd
_mm512_maskz_div_round_pd
_mm256_dbsad_epu8
_mm512_maskz_cvtxph_ps
_mm512_mask_scalef_round_pd
_mm_rcp14_ps
_mm512_setzero
_mm512_extractf64x4_pd
vuzp2_f32
_mm_maskz_roundscale_ph
_mm256_maskz_cvtne2ps_pbh
_mm512_undefined_ps
_mm_sub_sh
vqdmlsl_high_n_s32
_mm512_maskz_extractf64x4_pd
_mm_maskz_cvtss_sd
_mm_roundscale_pd
_mm512_reduce_or_epi64
_mm_mask_mul_round_ss
_mm256_maskz_mov_pd
_mm_maskz_sub_round_sh
_mm512_div_round_pd
vqdmlal_high_lane_s32
_mm_unpacklo_pi16
_mm512_mask_min_round_ps
_mm_cvttsh_i32
vfmlslq_low_f16
_mm_set_pi8
_mm512_4fnmadd_ps
_mm512_dbsad_epu8
vdiv_f64
_mm_mask_fpclass_ph_mask
vuzp2q_f16
_mm512_mask_roundscale_ph
_mm_maskz_min_round_sh
_mm512_maskz_getmant_round_pd
_mm_maskz_reduce_pd
vzip_f32
_mm_mask3_fcmadd_sch
_mm_adds_pu16
_mm512_range_ps
_mm512_mask_fmaddsub_round_ph
_mm512_reduce_max_epi64
vusdot_laneq_s32
_mm_fmadd_round_sch
_mm512_set_pd
_mm_maskz_range_round_sd
_mm512_mask3_fmsub_round_pd
_mm512_maskz_sqrt_round_ps
_mm512_maskz_extractf32x4_ps
_mm512_getmant_round_pd
_mm512_fmadd_round_pd
_mm256_maskz_getmant_ph
_mm256_movm_epi16
_mm_scalef_ph
_mm256_permutexvar_epi16
_mm_cvtsi32_si64
_mm512_rcp28_round_ps
vfmlalq_laneq_low_f16
_mm512_mask_roundscale_round_ph
_mm512_scalef_ps
vcmlaq_rot270_laneq_f16
_mm512_maskz_rcp28_round_ps
_mm512_mask_reduce_or_epi32
_mm512_mask_exp2a23_round_pd
_mm_cvtt_roundsd_u64
_m_pmulhw
vcmla_lane_f32
_mm256_mask_extracti64x2_epi64
_mm512_maskz_permute_ps
_mm_packs_pu16
vcadd_rot90_f32
_mm_mask_dpbusds_epi32
_mm512_maskz_cvt_roundepi32_ps
_mm512_sub_pd
_mm_maskz_range_pd
_mm512_mask_getmant_round_ps
_mm512_getmant_ph
_mm512_reduce_round_pd
_mm512_madd52hi_epu64
_mm512_maskz_scalef_ph
_mm_maskz_scalef_ss
_MM_TRANSPOSE4_PS
_mm256_mask_extracti32x4_epi32
_mm_cmpestrm
_mm512_reduce_add_epi32
_mm256_permutexvar_epi32
_mm512_maskz_permutevar_ps
_mm512_maskz_exp2a23_round_pd
_mm_maskz_getmant_pd
vcmla_rot270_laneq_f32
vqdmulh_lane_s32
_mm256_maskz_shuffle_i32x4
_mm_mask_fpclass_pd_mask
vfmlal_high_f16
vfmsq_laneq_f16
_mm512_mask_fpclass_pd_mask
_mm512_mask_moveldup_ps
_mm512_div_round_ph
_mm_maskz_dpwssd_epi32
_mm512_undefined_epi32
_mm512_maskz_reduce_round_pd
_mm512_reduce_ph
_mm256_mask_mov_epi8
_mm_cvtt_roundss_si64
_mm_getexp_sh
vuzp2q_u64
_mm512_mask_fmul_round_pch
_mm512_permutex2var_ps
_mm512_sad_epu8
_mm_unpacklo_pi8
_mm512_mask_reduce_max_pd
_mm512_maskz_rsqrt_ph
_mm512_setr4_pd
_mm_maskz_reduce_ph
_mm256_maskz_fcmadd_pch
_mm512_maskz_fnmsub_round_ph
_mm512_maskz_scalef_round_pd
_mm512_max_epu8
_mm512_maskz_extracti64x2_epi64
_mm512_mask_add_round_pd
_mm512_set4_ps
_mm256_maskz_insertf32x4
_mm_min_epi64
_mm512_sub_ps
_mm_fmsub_round_ss
_mm512_mask_insertf64x4
_mm512_mask_reduce_max_epu64
_mm512_avg_epu8
vqdmlslh_lane_s16
_mm256_scalef_pd
vuzp_u8
_mm_rsqrt28_round_ss
vuzp2_p16
_mm256_mask_mov_epi32
_mm_mask_fixupimm_round_sd
_mm_setr_epi8
vrecpss_f32
vmulx_n_f16
_mm256_mask_madd52hi_epu64
_mm256_mask_permute_pd
_mm512_kortestc
_mm512_cvtsd_f64
_mm_scalef_ps
_mm512_mask_sub_round_pd
vuzp2q_s16
vfmlalq_lane_high_f16
_mm512_maskz_multishift_epi64_epi8
_mm512_maskz_4fnmadd_ps
vqrdmlahs_s32
_mm512_mask_extractf64x4_pd
vcmla_rot90_lane_f32
_mm_cvtt_roundsd_i32
_mm_maskz_cvtxps_ph
vcaddq_rot270_f16
_mm256_mask_shuffle_i64x2
_mm512_maskz_fcmadd_pch
_mm256_maskz_scalef_ps
_mm256_mask_ternarylogic_epi64
_mm512_maskz_sub_round_ph
_mm512_mask_fnmsub_round_ps
vqdmlal_n_s32
_mm512_maskz_mov_epi8
vqrdmulh_n_s16
_mm512_maskz_inserti32x4
_mm512_min_epu32
_mm512_mul_epu32
_mm512_add_pd
_mm512_max_epi8
vuzp1q_s32
_mm_madd_pi16
_mm_mask3_fnmsub_round_ss
_mm512_fmsub_round_pd
_mm_maskz_rsqrt28_round_ss
_mm256_reduce_ph
_mm512_zextps256_ps512
_mm256_permutex2var_epi16
vqdmlal_high_lane_s16
_mm_permutex2var_epi8
_mm512_cvtxps_ph
_mm512_mask_range_round_pd
_mm256_maskz_dpwssds_epi32
_mm_packs_pi32
_mm_mask_getmant_round_sd
_mm_mask_move_ss
_mm_mask_sqrt_round_sh
_mm256_permutexvar_ph
_mm512_mask3_fmsubadd_round_ps
_mm256_ternarylogic_epi64
vfmlslq_lane_low_f16
vusdotq_s32
_mm_cvtxph_ps
_mm512_maskz_dpwssds_epi32
_mm512_sub_round_ps
_mm256_setzero_ph
_mm_mullo_epi64
_mm_mask_rsqrt28_round_ss
_mm512_unpackhi_epi32
_mm256_undefined_ph
_mm512_mask_sub_round_ph
_mm512_permutex_epi64
_mm256_mask_inserti32x4
_mm512_maskz_add_round_ps
vmulxq_n_f16
_mm512_maskz_madd52hi_epu64
_mm_reduce_sh
_mm256_maskz_packus_epi32
_mm_mask_rsqrt28_sd
_mm_mask_getmant_ss
_mm_fnmsub_round_sh
_mm_mask_scalef_sd
_mm_mask_fmadd_round_sch
_mm512_unpackhi_ps
vcaddq_rot90_f32
vuzp_p8
_mm512_4dpwssds_epi32
vuzp_f32
_mm512_dpbusd_epi32
_mm512_mask_insertf32x4
_mm256_mask_dpbusds_epi32
_mm_mask_madd_epi16
_mm_cvtt_roundsd_si64
_mm256_mask_getexp_pd
_mm512_reduce_min_epu64
vqrdmulhq_laneq_s32
_mm_maskz_rcp28_round_ss
_mm512_cvtneps_pbh
vuzp2q_u8
_mm256_max_epi64
_mm_scalef_sd
_mm512_mask_div_round_ph
vqdmlal_high_n_s32
_mm512_movm_epi16
_mm512_fnmadd_round_ph
_mm512_mullo_epi64
_mm256_maskz_ternarylogic_epi64
_mm512_maskz_rsqrt14_pd
_mm512_permute_ps
_mm512_mask_shuffle_i32x4
vcmla_rot90_lane_f16
_mm512_insertf32x4
_mm512_mask_reduce_min_epi32
_mm512_maskz_fixupimm_round_ps
_mm512_getexp_round_pd
_mm512_testn_epi32_mask
_mm_mask_cmul_round_sch
vfmlsl_lane_high_f16
_mm_maskz_sqrt_round_sd
_mm512_maskz_mul_round_pd
_mm512_abs_epi32
_mm_mask_fpclass_sd_mask
_mm_getexp_pd
_mm_range_ps
_mm_movm_epi64
_mm512_moveldup_ps
_mm512_max_pd
_mm_maskz_set1_epi8
_mm512_mask_ternarylogic_epi32
_mm_reduce_round_sd
_mm512_mask_scalef_round_ps
_mm256_maskz_getexp_ph
_mm512_mask3_fnmadd_round_ph
vrecpsq_f64
_mm512_roundscale_round_ps
_mm256_maskz_madd52hi_epu64
_mm512_shuffle_i64x2
vzip2q_f16
_mm512_getmant_ps
_mm_malloc
vzip_u16
_mm256_div_ph
_mm512_mask_fixupimm_ps
vrsqrts_f64
_mm_maskz_reduce_ss
_mm256_mask_ternarylogic_epi32
_mm512_add_epi8
_mm512_getexp_pd
_mm512_add_epi64
vfmlal_lane_low_f16
_mm512_mask_fcmadd_pch
_mm_sub_pi32
_mm512_mask_rsqrt_ph
_mm_mask_getmant_ps
_mm512_maskz_extractf32x8_ps
_mm_maskz_getmant_round_sd
_mm256_cvtneps_pbh
_mm512_mask_permutex_pd
_mm_mask_div_round_sd
_mm512_kortestz
vcmlaq_rot90_lane_f32
_mm512_maskz_sub_round_ps
_mm256_mask_mov_ps
vqdmulh_lane_s16
_mm_cvtsi128_si16
_mm512_mask_packus_epi32
vbfdot_lane_f32
_mm512_maskz_fmadd_round_ph
_mm512_mask_mul_round_pch
_mm512_mask_range_ps
vqdmlals_lane_s32
_mm_mask3_fnmadd_round_ss
vusdot_s32
_mm512_mask_mov_pd
_mm_cvttsd_i32
_mm512_mask_reduce_mul_epi64
_mm512_maskz_rcp28_round_pd
_mm512_mul_pch
_mm_maskz_reduce_sd
_mm512_maskz_div_round_ph
vuzp1_p16
_mm512_mask_getexp_round_pd
_mm_fpclass_ss_mask
_mm512_abs_epi16
_mm512_rcp28_ps
_mm512_mask_getmant_ps
_mm_subs_pi8
_mm_mask_fmsub_round_sd
_mm512_dpwssd_epi32
_mm_mask_fmsub_round_sh
vbfmlaltq_f32
_mm512_fnmadd_ph
_mm256_maskz_scalef_ph
vcmlaq_f32
_mm512_mask3_fmsubadd_round_pd
_mm_mask_cvt_roundss_sd
_mm_mask_4fnmadd_ss
_mm512_madd52lo_epu64
_mm512_fmsubadd_pd
vqdmlsl_high_n_s16
_mm512_max_epi32
_mm512_shufflehi_epi16
_mm_permutex2var_ps
_mm_add_round_sh
_mm_mask_getexp_round_sd
_mm_maskz_mul_round_ss
vqrdmlahq_laneq_s32
vfmlalq_low_f16
_mm_fixupimm_round_sd
_mm256_maskz_extracti32x4_epi32
_m_punpcklwd
_mm_rsqrt28_ss
_mm_maskz_cvtxph_ps
_mm512_mask_fmsubadd_round_pd
vqrdmlahq_s32
vqrdmlahq_lane_s16
_mm512_mask2int
_mm256_mask_rsqrt14_ps
_mm512_broadcastq_epi64
vuzp2_p8
_mm_cvtt_roundsh_u64
vfmlalq_lane_low_f16
_mm512_mask_getexp_round_ps
_mm256_scalef_ps
_mm512_mask_reduce_add_pd
_mm512_roundscale_round_pd
_mm256_reduce_ps
_mm512_mask_mul_round_ps
vqdmlal_laneq_s32
_mm512_maskz_ternarylogic_epi32
_mm512_setr_epi32
_mm_cvtsh_ss
vfmlal_laneq_high_f16
_mm_mask3_fcmadd_round_sch
_mm512_mask_shuffle_f32x4
_mm512_mask_scalef_ps
_mm512_cvtne2ps_pbh
_mm_mask3_fmadd_round_sh
_mm512_mask3_fmsub_round_ps
vcmla_f32
_mm256_maskz_inserti32x4
_mm_mask_fmul_pch
_mm512_mask_roundscale_round_ps
_mm_4fnmadd_ss
vcmla_rot180_f16
_m_punpckhbw
_mm256_set_ph
_mm_maskz_maddubs_epi16
_m_packssdw
_mm512_fnmadd_round_pd
_mm512_mask_inserti32x8
_mm512_maskz_add_round_pd
_mm512_unpacklo_epi16
vuzpq_f16
_mm_mask_fmul_round_sch
_mm_mask_dpbusd_epi32
_mm256_mask_scalef_ph
_mm512_maskz_mov_epi64
_mm512_maskz_exp2a23_round_ps
vdivq_f32
_mm_mask_getmant_pd
_mm256_zeroupper
_mm512_mask_reduce_and_epi64
_mm512_maskz_mov_ps
vqdmullh_laneq_s16
_mm512_permutex2var_epi16
_mm_mulhi_pi16
vqdmlsl_n_s32
_mm512_mask_rcp28_round_ps
_mm512_mask_fmsub_round_pd
_mm512_maskz_permutevar_pd
_mm256_mask_roundscale_ps
_mm_fnmadd_round_sd
_mm512_permutexvar_ph
vqrdmulh_lane_s16
_mm512_maskz_getmant_round_ps
_mm_set_ph
_mm_cvtness_sbh
vqdmlals_laneq_s32
vuzp1_u16
_mm512_mask_fmsub_round_ph
_mm512_sqrt_pd
_mm512_max_epi16
_mm512_maskz_getexp_round_ph
_mm512_range_pd
_mm512_add_epi16
_mm512_rsqrt_ph
vfmlsl_lane_low_f16
_mm256_mask_packs_epi32
_mm512_mask_cvtxps_ph
_mm512_maskz_inserti64x2
_mm512_maskz_set1_epi64
_mm_fmadd_round_sd
_mm512_maskz_shuffle_i64x2
vqrdmlsh_laneq_s32
_mm_mask_min_round_sh
vuzp1q_f32
_mm_mask_add_round_sd
_mm_mask3_fmsub_round_ss
_mm_fnmsub_sh
_mm_mask_cvtxph_ps
_mm256_maskz_packs_epi32
_mm512_movm_epi64
vcmlaq_f64
_mm512_mask_reduce_min_epi64
vuzp_s8
vrecpsq_f16
vsudotq_laneq_s32
_mm512_maskz_permutex_epi64
_mm_maskz_mov_epi16
_mm_cvtt_roundsd_i64
vrsqrtsq_f16
_mm256_maskz_mov_epi32
_mm_permutex2var_ph
_mm_mask3_fmadd_round_sch
_mm512_abs_epi8
_mm_mask_fpclass_ss_mask
_mm_maskz_mov_pd
vqrdmlshs_lane_s32
_mm_cvtneps_pbh
_mm_cvtt_roundsh_i32
_mm_rcp14_pd
_mm512_mask_reduce_mul_epi32
_mm_fixupimm_ss
_mm512_mask_testn_epi32_mask
vfmah_lane_f16
vqdmlal_high_laneq_s32
_mm512_max_epu64
vuzp1_u8
_mm512_maskz_min_round_pd
_mm_max_round_sd
_mm512_maskz_getmant_round_ph
_mm512_fmadd_pd
_mm_mask_range_ps
_mm512_mask_sqrt_round_pd
_mm512_permutex2var_epi64
_mm512_reduce_and_epi64
_mm512_mask_max_round_ps
_mm256_mask_packus_epi16
_mm512_kmov
_mm_set_pi16
_mm_mask_getmant_ph
_mm_cmpestrc
_mm_fmadd_ph
_mm_add_pi16
_mm_mask_scalef_sh
_mm512_maskz_fnmadd_round_ps
_mm512_maskz_sqrt_round_pd
_mm512_extractf64x2_pd
_mm256_mask_multishift_epi64_epi8
_mm256_madd52hi_epu64
_mm_getexp_round_ss
_mm512_mask_scalef_ph
_mm512_fpclass_ph_mask
_mm_maskz_permutevar_ps
_mm512_dpbusds_epi32
_mm512_mask3_fcmadd_pch
_mm_madd52lo_epu64
_mm512_maskz_dbsad_epu8
_mm512_mask_dpbusds_epi32
_mm_maskz_dpbusds_epi32
_mm512_packs_epi16
vcaddq_rot270_f32
_mm512_maskz_range_ps
_mm_mask_reduce_round_sd
_mm512_permute_pd
_mm256_cvtxph_ps
_mm_getexp_round_sd
_mm512_mask_4fmadd_ps
_mm512_broadcastsd_pd
_mm512_fmsubadd_ps
_mm512_reduce_add_epi64
_mm512_maskz_dpbusd_epi32
_mm_mask_multishift_epi64_epi8
_mm512_mask_extracti32x8_epi32
_mm512_mask_scalef_pd
_mm512_maskz_rsqrt14_ps
_mm256_cvtxps_ph
vuzp_p16
vqdmlsl_high_lane_s16
_mm256_mask_roundscale_pd
_mm_mask_rcp28_round_ss
vcaddq_rot270_f64
_mm512_kunpackb
_mm_mask_roundscale_ph
_mm512_sqrt_ph
_mm256_movepi8_mask
_mm512_4fmadd_ps
_mm512_maskz_fixupimm_pd
_mm512_fmul_pch
_mm512_fmadd_round_pch
_mm512_mask_movehdup_ps
_mm512_mask_fixupimm_round_pd
_mm512_maskz_fmsub_round_pd
_mm_mask_packus_epi16
_mm512_max_epu16
_mm512_min_epi8
_mm_maskz_getmant_ps
vbfdot_laneq_f32
_mm_maskz_dpbf16_ps
vqdmlsls_laneq_s32
vqdmulh_laneq_s16
_mm_maskz_max_round_sh
_mm256_maskz_getexp_ps
_mm512_mask_fnmadd_round_ps
_mm256_mask_insertf64x2
_mm512_maskz_fnmadd_round_ph
_mm512_maskz_reduce_round_ps
_mm512_shuffle_ps
_mm256_shuffle_f32x4
vcmlaq_rot270_laneq_f32
_mm256_mask_mov_epi16
_mm_mask_movehdup_ps
_mm_maskz_ternarylogic_epi32
_mm256_maskz_set1_epi64
_mm256_insertf64x2
_mm256_maskz_mov_ps
_mm_rsqrt_ph
_mm_mask_sqrt_round_ss
_mm256_maskz_fixupimm_ps
_mm_maskz_roundscale_sd
_mm_cvtsbh_ss
_mm512_cvtpd_pslo
_mm_fmadd_sch
_mm_permutex2var_pd
vuzp1_s16
_mm512_unpacklo_pd
vqdmull_lane_s16
_mm512_maskz_set1_epi32
_mm_mask_ternarylogic_epi32
_mm_min_round_ss
vfms_n_f64
_mm_setr_epi16
_mm512_unpacklo_epi32
vcaddq_rot90_f64
_mm_adds_pi16
_mm512_scalef_ph
_mm512_fcmul_pch
_mm512_mask_extracti32x4_epi32
_mm_fmadd_pch
_mm_roundscale_ps
_mm_mask_fixupimm_ps
_mm_mask_getmant_round_sh
_mm_cmpestrz
_mm256_mask_set1_epi16
_mm_mask_cvt_roundsd_sh
_mm512_test_epi64_mask
_mm512_setzero_pd
_mm_mask_roundscale_round_sh
_mm_mask_roundscale_ss
_mm_maskz_getmant_round_ss
_mm_mul_round_sd
_mm_mask_max_round_ss
_m_psubsw
vfmlsl_low_f16
_mm_set_pi32
_mm256_mask_getmant_ph
_mm512_min_round_ps
_mm_permutex2var_epi16
_mm_multishift_epi64_epi8
_mm512_min_epi64
_mm_fixupimm_ps
_mm512_maskz_getexp_ps
_mm512_kxnor
_mm512_mask_reduce_pd
_mm_maskz_rsqrt14_sd
_mm_getmant_ss
_mm_mask_dbsad_epu8
_mm_fmsub_sh
_mm512_zextsi128_si512
_mm256_fpclass_pd_mask
_mm_maskz_fcmul_sch
_mm_cvtsi64_si32
_mm512_maskz_insertf32x8
vcmla_rot270_lane_f32
vqrdmlsh_laneq_s16
_mm512_cvtx_roundps_ph
_mm_maskz_cvtneps_pbh
_mm512_min_epu8
_mm_mask_range_round_ss
_mm256_mask_scalef_pd
_mm512_maskz_rsqrt28_pd
_mm512_getexp_round_ph
_mm512_fnmsub_round_ph
_mm_getmant_round_ss
_mm256_mask_moveldup_ps
_mm_dbsad_epu8
_mm256_maskz_inserti64x2
_mm512_mask_fmsub_round_ps
_mm256_maskz_packs_epi16
vcmla_rot180_f32
_mm512_fmsub_ps
_mm_sqrt_round_sd
_mm256_mask_dpbusd_epi32
_mm_reduce_pd
_mm512_mask_fmaddsub_round_ps
_mm512_reduce_min_epi64
_mm256_setr_ph
vuzp1_p8
_mm_rcp_ph
vqdmlalh_laneq_s16
_mm_mask_fnmadd_round_sh
_mm512_mask_inserti64x4
_MM_SET_ROUNDING_MODE
_mm512_maskz_set1_epi16
_mm512_broadcastw_epi16
_mm_getexp_ps
vfmlslq_high_f16
vfmlslq_laneq_high_f16
_mm_maskz_roundscale_round_ss
_mm512_fnmadd_pd
vqrdmlahh_lane_s16
vuzp2q_p8
vrsqrtsd_f64
_mm_fnmadd_ph
_mm512_mask_reduce_ps
_mm_fmadd_round_sh
vfmsh_laneq_f16
_mm512_reduce_round_ph
_mm_maskz_reduce_round_ss
_mm512_maskz_mov_pd
_mm256_maskz_getmant_pd
vcmlaq_rot90_f16
_mm_reduce_round_sh
_mm512_mask_rsqrt28_ps
_mm512_mask_fcmul_pch
_mm512_rsqrt28_round_ps
_mm512_mask_permute_ps
_mm512_maskz_fnmadd_round_pd
_mm_maskz_getexp_sd
_mm512_mul_round_pd
_mm_maskz_movehdup_ps
_mm512_maskz_madd_epi16
_mm_movepi64_mask
_mm512_mask_getexp_round_ph
_mm_mask_scalef_round_ss
_mm_getcsr
_mm256_movm_epi8
_mm_getmant_ps
_mm_cvtt_roundsh_u32
_mm256_extracti32x4_epi32
_mm512_shuffle_i32x4
_mm_mask3_fmsub_round_sd
_mm512_mask_extracti64x4_epi64
_mm_subs_pu16
_mm_mul_sh
_mm512_mask_reduce_add_ps
_mm_empty
_mm_mask_cvtss_sh
_mm512_mask_cvtx_roundps_ph
_mm512_extracti32x8_epi32
_mm_permutex2var_epi64
_mm512_getmant_round_ps
vqdmulhs_lane_s32
_mm512_maskz_fcmul_round_pch
_mm_getmant_ph
_mm_reduce_ps
_mm_cvttss_u64
vuzp2q_u16
_mm256_maskz_permutex_epi64
_mm_fpclass_sd_mask
_mm512_fnmsub_ph
_mm_cvttss_i64
_mm256_maskz_scalef_pd
vmull_high_p64
_mm_mask_scalef_ps
_mm_movm_epi32
vusmmlaq_s32
_mm512_set_epi16
_mm512_set_epi64
vqrdmulhs_laneq_s32
_mm_maskz_range_sd
_mm256_shuffle_i32x4
_mm512_reduce_min_ps
_m_punpckhwd
_mm_maskz_sub_round_ss
_mm512_mask_fpclass_ps_mask
_mm_mask_rsqrt_ph
vqrdmulhh_laneq_s16
_mm256_cvtsh_h
_mm512_mask3_fnmadd_round_ps
vzip_u32
_mm_mask_cvt_roundsh_sd
vcmlaq_lane_f32
_mm256_fmadd_ph
vzip2_f16
_mm512_movedup_pd
_mm_maskz_madd52lo_epu64
vqrdmlshs_laneq_s32
_mm512_mask_fnmadd_round_ph
vqrdmlahs_lane_s32
_mm512_mask_packus_epi16
_mm256_range_ps
_mm_div_round_sd
_mm512_mask_fnmadd_round_pd
_mm_maskz_mul_round_sd
vfmaq_lane_f16
_mm_mask_sub_round_sd
_mm_maskz_4fmadd_ss
vcmlaq_laneq_f16
_mm512_maskz_shuffle_i32x4
vfmsq_lane_f16
_mm512_undefined_pd
_mm256_maskz_rsqrt14_pd
_mm_mask_mul_round_sch
_mm_mask_rcp28_round_sd
_mm512_mask3_fnmsub_round_pd
_mm512_maskz_range_pd
_mm512_maskz_min_round_ph
_mm512_subs_epi16
vqrdmlsh_s16
_mm512_setr_epi64
_mm_rsqrt14_sd
vqdmulh_laneq_s32
_mm512_permutevar_ps
_mm512_mask_scalef_round_ph
_mm512_broadcastd_epi32
vuzp1q_s16
vqrdmulhh_lane_s16
_mm512_mul_pd
_mm256_maskz_cvtxph_ps
_mm512_mask_getexp_ph
_mm_rcp14_ss
_mm512_zextph128_ph512
_mm_maskz_reduce_round_sd
_mm512_rcp14_ps
_mm_maskz_range_round_ss
_mm512_mask3_fmadd_round_pch
_mm512_ternarylogic_epi64
_mm_cvttss_u32
_mm256_roundscale_pd
_mm512_fmadd_ps
_mm_maskz_fixupimm_round_ss
_mm512_maskz_extractf64x2_pd
_mm512_add_ps
vuzp2_s32
_mm_mask_packs_epi32
_mm512_div_ps
_mm512_getmant_pd
_mm512_unpacklo_epi64
_mm_maskz_madd52hi_epu64
_mm_getexp_sd
_mm_set_epi8
_mm_cvtsh_sd
_mm256_sqrt_ph
_mm512_fmaddsub_ph
_mm512_shufflelo_epi16
_mm512_fixupimm_round_ps
_mm_maskz_fmadd_round_sch
_mm_maskz_mul_round_sch
_mm512_mask_mov_epi64
_mm_mask_cvt_roundss_sh
vcmla_laneq_f16
_mm_cvttss_i32
_mm256_reduce_max_ph
_mm256_setr_epi16
_mm256_permutex2var_epi8
vuzp1q_p8
_mm512_reduce_min_epi32
_mm512_sub_ph
vcmlaq_rot180_laneq_f16
_mm256_maskz_fcmul_pch
_mm512_mul_ph
_mm_mask_fnmsub_round_sh
_mm512_setr_pd
_mm256_set_ps
_mm_maskz_cvtss_sh
_mm512_maskz_fmadd_round_ps
_mm_rcp28_round_sd
_mm512_mask_reduce_max_epi32
_mm512_mask_cmul_round_pch
vfmsq_n_f64
_mm512_maskz_max_round_pd
_mm512_sub_epi8
_mm256_mask_madd_epi16
_mm_sqrt_round_sh
_mm_mask_permutevar_ps
_mm_mask_cvtss_sd
_mm512_setzero_si512
_mm512_maskz_packs_epi32
_mm512_movepi16_mask
_m_paddw
_mm_maskz_max_round_sd
_mm_movm_epi16
_mm_mask_set1_epi16
_mm256_maskz_dpbf16_ps
_mm512_max_ph
_mm_unpackhi_pi16
vbfdotq_lane_f32
_mm512_mul_round_ph
_mm256_movm_epi32
_mm_maskz_getmant_ph
_m_to_int
_mm512_mask_dpwssds_epi32
_mm512_min_round_ph
_mm_getmant_round_sh
_mm256_maskz_cvtxps_ph
_mm512_reduce_add_pd
_mm512_mask_set1_epi64
_mm512_fmsub_round_ph
_mm512_knot
_mm_sqrt_ph
_mm_maskz_scalef_sd
_mm512_mask_rsqrt14_ps
_mm512_mask_madd_epi16
_mm_cvt_roundsh_sd
_mm512_mask_insertf64x2
_mm512_min_ph
vuzp1q_p64
_mm_maskz_getexp_ps
vqdmulhq_laneq_s16
_mm256_mullo_epi64
_mm256_ternarylogic_epi32
vqdmlalh_lane_s16
_mm256_mask_shuffle_f64x2
vcmlaq_f16
_mm256_maskz_roundscale_pd
_mm_maskz_rsqrt14_pd
_mm512_reduce_min_ph
_mm_maskz_getmant_round_sh
_mm512_mul_ps
_mm512_mask_rcp28_round_pd
_mm512_roundscale_round_ph
_mm256_maskz_permutex_pd
_mm512_setr_ps
_mm512_madd_epi16
_mm256_maskz_shuffle_f32x4
_mm256_permutexvar_pd
_mm_maskz_rsqrt_ph
_mm512_reduce_add_ph
_mm512_maskz_mul_round_ph
_mm256_permutex_epi64
_mm512_mask_dpbf16_ps
_mm_set_sd
_m_psubd
_mm_roundscale_sd
_mm_maskz_fcmul_pch
_mm_set_pd
_mm_mask_madd52lo_epu64
_mm256_mask_fcmadd_pch
_mm512_maskz_fmadd_round_pd
_mm512_mask_maddubs_epi16
_mm_mul_pch
_mm512_mask_mov_epi8
_mm_mask_fcmul_pch
_mm256_scalef_ph
vqdmlal_laneq_s16
_mm_add_sh
_mm_min_epu64
_mm512_scalef_pd
vfma_laneq_f16
_mm_mask_cvtxps_ph
_mm_mask_packus_epi32
vfmlal_lane_high_f16
_mm256_mask_scalef_ps
_mm_scalef_sh
vqrdmlahq_lane_s32
vfmaq_n_f16
_mm512_permutex2var_ph
_mm512_sub_epi16
_mm512_mask_set1_epi16
vbfmlaltq_laneq_f32
_mm_fmul_round_sch
_mm512_maskz_maddubs_epi16
vdivh_f16
_mm_mask_range_ss
_mm512_mask_set1_epi32
_mm512_mask_fixupimm_round_ps
_mm256_maskz_cvtneps_pbh
_mm512_insertf64x2
_mm_cvtt_roundsd_u32
vsudot_laneq_s32
_mm512_exp2a23_pd
_mm512_div_ph
_mm_mask_roundscale_pd
_MM_SET_EXCEPTION_STATE
_mm_reduce_max_ph
vqrdmulhq_laneq_s16
_mm512_div_pd
_mm_mask3_fnmadd_round_sh
vcmla_rot270_lane_f16
_mm512_kand
_mm256_movm_epi64
_mm512_fnmadd_ps
_mm512_fnmsub_round_pd
_mm_free
_mm_mask_ternarylogic_epi64
_mm512_maskz_roundscale_round_pd
_mm256_maskz_range_ps
vdiv_f16
_mm_sub_ph
_mm_fcmul_round_sch
_mm512_mask_roundscale_pd
_mm512_mask_extractf32x8_ps
_mm_roundscale_sh
_mm512_mask_roundscale_ps
_mm_test_all_zeros
_mm256_reduce_min_ph
_mm256_inserti32x4
_mm_maskz_rcp28_round_sd
_mm256_setr_epi8
vfms_n_f16
_mm_subs_pi16
_mm_mask_fmadd_round_sh
_mm512_reduce_max_ps
_mm_maskz_scalef_round_sh
_m_paddusb
_mm_maskz_rsqrt14_ss
_mm256_fixupimm_pd
_mm_mul_round_sch
_mm_reduce_min_ph
_mm512_maskz_permutex_pd
_mm256_mask_shuffle_i32x4
_mm256_getmant_ph
vcmlaq_lane_f16
_mm512_rsqrt28_round_pd
_mm_mask3_fnmsub_round_sd
_mm256_max_ph
_mm_maskz_dbsad_epu8
vqrdmulh_lane_s32
_mm512_permutex2var_epi8
_mm256_mask_dpwssds_epi32
_mm_maskz_getexp_round_sh
_mm512_inserti64x4
_mm_cvtsi64_m64
vqdmulhh_laneq_s16
_mm_fcmadd_pch
_mm512_maskz_roundscale_round_ps
_mm512_maskz_packus_epi32
_mm512_reduce_mul_ph
_mm_maskz_multishift_epi64_epi8
_mm512_maskz_fmaddsub_round_ph
_mm512_mask_dpbusd_epi32
_mm512_maskz_max_round_ph
_mm512_shuffle_f64x2
_mm_setr_pi32
_mm512_min_epu64
_mm512_maskz_fmsubadd_round_ps
vcmlaq_rot180_lane_f32
_mm_mask_fixupimm_sd
_mm512_reduce_mul_ps
_mm_rcp_sh
_mm512_min_pd
_mm_mask_fixupimm_ss
_mm512_maskz_fmsub_round_ps
_mm512_maskz_extracti64x4_epi64
vqrdmlahq_s16
vsudot_lane_s32
_mm256_maskz_extractf64x2_pd
_mm512_mask_permutevar_ps
_mm_min_round_sh
_mm512_maskz_cvtxps_ph
_mm_mask_fnmsub_round_sd
_mm512_mullo_epi32
_mm_reduce_add_ph
vqdmull_n_s16
vqdmlsl_lane_s16
vbfdotq_laneq_f32
_mm256_mask_roundscale_ph
_mm512_getexp_round_ps
_mm512_mask_set1_epi8
_mm_scalef_round_sd
_mm_rcp28_ss
_mm512_mask3_fmadd_round_ps
_mm512_mask_multishift_epi64_epi8
_mm_maskz_fnmadd_round_sd
_mm512_mask_permutevar_epi32
_mm256_mask_range_pd
_mm512_mask_reduce_min_epu64
vzip_u8
_mm_mul_sch
_mm256_permutex_pd
_mm_maskz_movedup_pd
vqdmull_high_n_s16
_mm256_min_epi64
_mm512_maskz_getexp_ph
_mm512_max_epu32
_mm_mul_ph
_mm256_maskz_range_pd
_mm256_mask_insertf32x4
_mm_mask_roundscale_round_sd
_mm512_mask_shuffle_f64x2
vqdmulls_lane_s32
vqdmull_laneq_s32
_mm512_mask_mul_round_pd
vuzp1q_s8
_mm_mask_reduce_ph
_mm512_mask_div_round_ps
vusdotq_laneq_s32
vqrdmlshq_laneq_s16
_mm512_mask_fmaddsub_round_pd
_mm_mask_reduce_ps
_mm512_mask_insertf32x8
_mm512_maskz_scalef_round_ps
_mm512_zextph256_ph512
_mm_packs_pi16
_mm512_fixupimm_pd
_mm_fnmsub_round_ss
_mm_maskz_scalef_sh
_mm_getexp_ph
vfmsq_n_f16
_mm512_permutexvar_pd
_mm512_maskz_insertf32x4
_mm512_max_ps
_mm512_maskz_fixupimm_round_pd
_mm512_maddubs_epi16
vbfmlalbq_f32
_mm_maskz_move_sd
_mm_mask_range_pd
vqrdmlshq_lane_s16
vuzp2q_s8
_mm256_mask_getmant_ps
_mm512_rcp_ph
vfma_n_f16
vqdmlal_n_s16
vuzp2q_s32
_mm_cvttsh_i64
_mm512_set_ph
_mm_cvt_roundss_sd
vqdmlal_high_n_s16
_m_to_int64
_mm512_multishift_epi64_epi8
_mm512_mask3_fmaddsub_round_ps
_mm512_mulhi_epu16
_mm512_maskz_fmsub_round_ph
_mm_mask_fcmadd_pch
_mm_reduce_ph
_mm512_fnmsub_round_ps
_mm256_movepi64_mask
_mm512_kxor
_mm256_maskz_permute_ps
_mm512_maskz_scalef_pd
_mm512_extractf32x8_ps
_mm_fixupimm_round_ss
_mm512_mask_exp2a23_pd
_mm_maskz_fmadd_round_sh
vqrdmlshq_laneq_s32
_mm_ternarylogic_epi64
vuzp1q_u16
_mm512_permutevar_pd
_mm512_fmul_round_pch
_mm_maskz_cvt_roundsh_sd
_mm512_mask_reduce_min_epu32
_mm512_maskz_getmant_pd
_mm_cvtxps_ph
vcmla_lane_f16
vcmla_rot270_laneq_f16
_mm512_mask_cvtneps_pbh
_mm256_mask_getexp_ps
_mm256_maskz_movehdup_ps
_mm256_rcp14_pd
_mm_maskz_cvtne2ps_pbh
_mm512_mask_min_round_ph
vcmlaq_rot90_laneq_f16
_mm512_reduce_ps
_mm_fpclass_ph_mask
vcmlaq_rot270_f16
_mm256_min_epu64
_mm256_maskz_shuffle_f64x2
_mm512_min_epu16
_mm512_undefined_ph
_mm_mask_add_round_ss
_mm_mask_fpclass_ps_mask
_mm512_mask_mov_epi16
_mm512_subs_epu16
vfmaq_laneq_f16
vrecpsd_f64
_mm_mask_fnmadd_round_sd
_mm512_maskz_dpwssd_epi32
_mm256_rsqrt_ph
vuzp_s16
_mm_maskz_mov_epi8
_mm512_mask3_fnmsub_round_ph
_mm_setr_pi8
_mm256_fcmadd_pch
vfmlslq_laneq_low_f16
_mm_mask_range_sd
_mm512_getexp_ph
_mm256_mask_set1_epi8
_mm256_fmul_pch
_mm512_mask3_fcmadd_round_pch
_mm512_mask_getmant_round_ph
_mm_fmsub_round_sh
vqdmull_laneq_s16
_mm_set_sh
_mm512_maskz_cvtneps_pbh
_mm256_mask_getexp_ph
vqrdmlsh_lane_s16
_mm256_maskz_rsqrt_ph
_mm_maskz_mov_ps
_mm_maskz_permute_ps
_mm512_adds_epu8
_mm_mask_rsqrt28_ss
_mm256_range_pd
_mm256_dpbf16_ps
_mm512_rsqrt14_pd
_mm_maskz_fcmadd_sch
vuzp2_s16
_mm512_maskz_getmant_ph
_mm_mask_maddubs_epi16
_mm512_sqrt_round_pd
vcmla_rot180_lane_f16
_mm512_maskz_insertf64x2
_mm512_exp2a23_round_ps
_mm512_maskz_ternarylogic_epi64
_mm_mask_fcmul_sch
vuzp1q_f64
_mm512_insertf64x4
_mm512_cvtxph_ps
_mm256_mask_set1_epi32
_mm_mask_fnmsub_round_ss
_mm512_mask_reduce_mul_ps
_mm256_mask_permutex_pd
_mm_maskz_reduce_round_sh
_mm_maskz_mul_round_sh
vuzp2q_f32
vzip1_f16
_mm512_mask3_fmadd_round_ph
_mm_maskz_packs_epi32
_mm512_mask_ternarylogic_epi64
_mm512_range_round_ps
_mm_mask_mov_epi8
_mm512_maskz_fixupimm_ps
_mm256_permutexvar_epi8
vqdmulh_n_s32
vcmla_rot270_f32
_mm_mask_scalef_ph
_mm512_reduce_pd
_mm256_maskz_fmul_pch
_mm_maskz_getmant_sh
_MM_GET_EXCEPTION_STATE
_mm_maskz_fnmadd_round_ss
_mm512_maskz_4dpwssds_epi32
_mm512_scalef_round_ps
_mm512_mask_4dpwssd_epi32
_mm512_sub_epi32
_mm512_maskz_fnmsub_round_ps
_mm512_kandn
_mm256_maskz_permutevar_pd
vcmlaq_rot90_f32
_mm_mask_rsqrt14_ps
_mm512_mask_inserti64x2
_mm_mask_mul_round_sh
vqdmull_high_lane_s16
_mm_sqrt_sh
_mm256_set_epi32
_mm_mask_getexp_round_ss
_mm_mask_getmant_sh
_mm_maskz_madd_epi16
_mm_maskz_fnmsub_round_sd
_mm512_mask_getexp_pd
_m_psubb
vqrdmulh_n_s32
vqrdmlshq_lane_s32
vqrdmlshh_laneq_s16
vfma_lane_f16
_mm256_mask_fmul_pch
vqdmull_n_s32
_mm_maskz_scalef_ps
_mm512_maskz_fcmul_pch
_mm256_movepi16_mask
_mm256_fnmsub_ph
_mm_mask_scalef_ss
_mm512_maskz_fcmadd_round_pch
_mm512_mask_fmul_pch
_mm_cvttsh_u32
_mm_reduce_mul_ph
_mm_maskz_moveldup_ps
_mm_mask_getmant_sd
_mm512_mask3_fmadd_round_pd
_mm512_movehdup_ps
_mm512_maskz_roundscale_pd
_mm256_setr_epi32
_mm256_mask_reduce_ph
_mm512_mask_reduce_ph
_mm512_maskz_dpbusds_epi32
_mm256_getmant_pd
_mm_mask_fmsub_round_ss
_mm512_maskz_mul_round_ps
_mm_scalef_round_sh
_mm256_permutex2var_ph
_mm256_mask_shuffle_f32x4
_mm_max_epu64
_mm512_mask_extractf32x4_ps
_MM_GET_FLUSH_ZERO_MODE
vqdmulhs_laneq_s32
_mm_maskz_rsqrt_sh
_mm512_maskz_range_round_ps
_mm256_fixupimm_ps
_mm256_mask_mov_pd
_mm256_maskz_extractf32x4_ps
_mm_maskz_range_ps
_mm256_broadcastw_epi16
_mm_mask_dpwssds_epi32
_mm256_mask_set1_epi64
_mm256_roundscale_ps
_mm_maskz_fixupimm_ps
_mm512_mask_add_round_ph
_mm_mask_scalef_pd
_mm_cvtt_roundss_u64
_mm512_mask_mul_round_ph
_mm512_cvtsh_h
_mm512_permutexvar_epi64
_mm512_mask_exp2a23_round_ps
_mm_mask_move_sh
_mm512_fmsub_round_ps
_mm_maskz_cvtsh_sd
vqdmull_lane_s32
_mm512_reduce_or_epi32
_mm_min_round_sd
_mm512_maskz_reduce_round_ph
_mm_getexp_round_sh
_mm_unpacklo_pi32
_mm_mask3_fmadd_round_ss
_mm512_maskz_fmadd_round_pch
_mm256_maskz_rsqrt14_ps
vcmla_rot90_laneq_f16
_mm256_rcp14_ps
_mm512_mask_reduce_add_epi32
_mm_cvt_roundsh_u32
_mm_adds_pi8
_mm_maskz_getmant_sd
_mm_mask_mov_ps
_mm512_mask_exp2a23_ps
vuzp_u16
_mm512_mask_dpwssd_epi32
_mm_mask_roundscale_round_ss
_mm_permutexvar_epi8
_mm256_maskz_movedup_pd
_mm512_maskz_reduce_ph
vcadd_rot90_f16
_mm_maskz_fmadd_round_sd
vcmla_rot90_laneq_f32
_mm256_maskz_set1_epi32
_mm_range_round_ss
_mm512_unpacklo_ps
_mm256_mask_range_ps
_mm_cvttsd_u64
_mm512_zextps128_ps512
_mm256_maskz_packus_epi16
_mm512_mask_range_pd
_mm256_multishift_epi64_epi8
_mm_maskz_permute_pd
_mm256_setr_ps
_mm_maskz_roundscale_ss
_mm_maskz_max_round_ss
_mm_cvtt_roundss_u32
_mm512_reduce_max_epi32
_mm_maskz_roundscale_pd
_mm512_permutexvar_epi16
vcmlaq_rot180_laneq_f32
_mm512_maskz_packs_epi16
_mm_mask_movedup_pd
_mm_maskz_permutevar_pd
vqdmlal_high_laneq_s16
_mm_maskz_getexp_sh
vqdmlsl_high_laneq_s32
_mm256_mask_extractf64x2_pd
_mm_rsqrt28_round_sd
_mm512_mask_reduce_add_epi64
_mm512_sub_round_ph
vsudotq_lane_s32
_mm512_set4_pd
_mm_add_pi8
_mm512_testn_epi64_mask
_mm512_max_round_ps
_mm_min_ph
vdiv_f32
_mm_mask_add_sh
vuzp2q_u32
vcmla_rot180_laneq_f16
_mm512_maskz_min_round_ps
_mm512_maskz_packus_epi16
_mm_cvtsi16_si128
_mm256_maskz_set1_epi8
_mm512_maskz_exp2a23_pd
_mm_mask_fmadd_round_sd
_mm512_reduce_mul_epi32
_mm256_mask_dpwssd_epi32
_mm512_mask_4dpwssds_epi32
vbfmlalbq_lane_f32
_mm_mask_reduce_sh
_mm512_reduce_min_pd
vqrdmlahh_laneq_s16
_m_psubusw
_mm512_mask_getmant_ph
_mm_mask_rsqrt14_sd
_mm512_maskz_dpbf16_ps
vrecps_f32
_mm256_roundscale_ph
_mm_madd52hi_epu64
_mm_mask_fixupimm_round_ss
_mm512_dpbf16_ps
_mm256_mask_permute_ps
_mm_mask3_fcmadd_pch
_mm512_reduce_round_ps
_mm_fcmul_pch
_mm512_getexp_ps
_mm512_fmadd_pch
_mm512_maskz_fmsubadd_round_pd
_mm_mask_reduce_ss
_mm256_maskz_getexp_pd
_mm_fmsub_ph
_mm512_set_epi32
_mm512_broadcastb_epi8
_mm512_rcp28_pd
_mm512_4dpwssd_epi32
_mm_4fmadd_ss
_mm256_mask_inserti64x2
_mm512_maskz_mul_round_pch
_mm256_maskz_dpbusd_epi32
_mm512_mask3_fmsub_round_ph
_mm512_fmsubadd_ph
vfmlsl_laneq_low_f16
_mm512_fmadd_ph
_mm_maskz_rsqrt14_ps
vcadd_rot270_f32
vqdmull_high_laneq_s16
_mm256_fnmadd_ph
_mm_sub_pi8
_mm512_maskz_madd52lo_epu64
_mm256_maskz_getmant_ps
_mm512_maskz_sub_round_pd
_mm512_mask_cvtxph_ps
vuzp2q_s64
_mm512_fmadd_round_ph
_mm512_mask_reduce_max_epu32
_mm_mask_fnmadd_round_ss
_mm_mask_getexp_ph
vbfmmlaq_f32
_mm_unpackhi_pi8
vqrdmlah_laneq_s32
_mm512_movepi64_mask
_MM_SET_FLUSH_ZERO_MODE
_mm_mask_fmadd_round_ss
_m_packsswb
_mm512_mask_fcmadd_round_pch
_mm512_min_round_pd
_mm512_mask_fmadd_round_ps
_mm512_maskz_fmsubadd_round_ph
vqrdmlshh_lane_s16
_mm512_maskz_roundscale_round_ph
vqrdmlah_s16
vcmlaq_rot180_f64
_mm_range_round_sd
_mm_mask_cvt_roundsd_ss
_mm256_maskz_dbsad_epu8
_mm512_kunpackd
_mm256_mask_fcmul_pch
_mm_mask3_fnmsub_round_sh
_mm512_maskz_roundscale_ph
_mm256_mask_packs_epi16
_mm512_maskz_cvtx_roundps_ph
_mm256_mask_permutex_epi64
_mm512_inserti64x2
_mm_cvtt_roundss_i32
_mm512_test_epi32_mask
_mm512_cvtepi32lo_pd
vqrdmlah_lane_s16
_mm512_unpackhi_epi64
vqrdmlahh_s16
_mm512_mask_cvtpd_pslo
_mm_roundscale_round_ss
_mm_mask_max_round_sd
_mm512_mask_sqrt_round_ph
_mm_div_sh
_mm256_maskz_insertf64x2
_mm_fmsubadd_ph
_mm256_fpclass_ph_mask
_mm256_maskz_dpwssd_epi32
_mm512_mask_getmant_pd
_mm512_mask_madd52lo_epu64
_mm_mul_round_ss
vfmaq_n_f64
vqdmull_high_lane_s32
_mm_mask_cvt_roundsh_ss
_mm_cvtne2ps_pbh
_mm_mask_fcmadd_sch
_mm_maskz_scalef_ph
_mm_maskz_set1_epi64
_mm512_reduce_min_epu32
_mm512_mask_reduce_or_epi64
_mm512_maskz_cvtne2ps_pbh
vqdmlslh_laneq_s16
_mm512_sqrt_round_ps
_mm512_mask_reduce_round_ps
_mm512_extracti64x2_epi64
_mm_roundscale_round_sd
_mm512_mask_getexp_ps
vuzp2_u8
_mm256_maskz_dpbusds_epi32
_mm_mask_set1_epi32
_mm512_maskz_rsqrt28_round_pd
vrsqrtsq_f64
_mm_fmadd_round_ss
_mm512_cvtx_roundph_ps
_mm_maskz_scalef_round_sd
_mm512_movm_epi32
_mm512_rcp14_pd
_mm512_mask_testn_epi64_mask
_mm_mask_div_round_sh
_mm256_maskz_shuffle_i64x2
_mm256_mask_permutevar_ps
_mm_maskz_fixupimm_round_sd
_mm512_mullo_epi16
_m_psubsb
_mm_getmant_sh
_mm512_maskz_fmul_pch
_mm_mask_set1_epi8
_mm256_inserti64x2
_mm_mask_moveldup_ps
_mm512_broadcastss_ps
_mm256_mul_ph
_mm256_mask_movedup_pd
_mm256_maskz_moveldup_ps
_mm_setr_pi16
_m_pmaddwd
_mm256_mask_maddubs_epi16
_mm512_mask_fnmsub_round_ph
_mm_mask_reduce_sd
_mm256_mask_reduce_ps
_mm_mask_cvtsh_sd
_mm512_inserti32x4
_mm512_mask_permutex_epi64
_mm512_mask_extracti64x2_epi64
_mm_mul_round_sh
_mm_maskz_roundscale_round_sh
_mm_getmant_pd
_m_psubusb
_mm256_mask_fixupimm_ps
_mm512_getmant_round_ph
_m_paddsw
_mm256_insertf32x4
_mm512_mask_packs_epi32
_mm512_min_ps
_mm_maskz_fcmadd_pch
_mm512_mask_permutevar_pd
_mm_dpbf16_ps
_mm256_fmsubadd_ph
vcmlaq_rot90_f64
_mm_fcmadd_sch
_mm_maskz_cvt_roundss_sd
_mm_rcp28_sd
_mm512_rcp28_round_pd
_mm_mask_set1_epi64
_mm256_maskz_set1_epi16
vusdot_lane_s32
_mm_fmadd_sh
_mm512_maskz_4fmadd_ps
_mm512_setzero_epi32
_m_empty
_mm512_reduce_mul_pd
_mm512_add_round_pd
_mm_maskz_set1_epi32
_mm_maskz_getexp_round_ss
vqdmlsls_lane_s32
_mm512_maskz_moveldup_ps
_mm_maskz_mov_epi64
_mm512_mask_reduce_min_pd
_mm_cvtss_sh
vcmlaq_rot180_lane_f16
vcmlaq_laneq_f32
_mm512_fnmadd_round_ps
_mm512_permutevar_epi32
_mm256_maskz_maddubs_epi16
vuzp1_f16
_mm_mask_max_round_sh
_mm512_packs_epi32
_mm512_fmaddsub_round_ps
vuzp2_u32
vfms_lane_f16
_mm512_set_epi8
_mm512_maskz_getexp_round_ps
_mm_maskz_fixupimm_pd
vfmah_laneq_f16
_mm512_mask_reduce_mul_pd
vfmlslq_lane_high_f16
_mm_mask3_fnmadd_round_sd
_mm512_reduce_mul_epi64
_mm_maskz_fcmadd_round_sch
_mm_maskz_add_round_sh
_mm512_fmsub_pd
_mm512_mask_range_round_ps
_mm256_shuffle_f64x2
_mm_maskz_sqrt_round_ss
vqdmlsl_n_s16
_mm_max_round_ss
_mm512_adds_epi8
vuzp1q_u32
_mm256_fpclass_ps_mask
_mm256_mul_pch
_mm512_div_round_ps
_mm_rcp14_sd
_mm512_shuffle_epi8
_mm_mask_min_round_ss
_mm256_getexp_pd
_mm_sqrt_round_ss
_mm512_maskz_mov_epi16
_mm512_scalef_round_pd
_mm512_sub_round_pd
_mm512_mask_cvtx_roundph_ps
_mm_cmpestri
_mm512_unpackhi_epi8
_mm512_shuffle_f32x4
_mm_div_round_sh
_mm_subs_pu8
_mm_mask_range_round_sd
_mm256_rcp_ph
vqrdmulh_laneq_s16
_mm_max_ph
_mm512_mask_reduce_min_ps
_mm_sub_round_sd
_mm_maskz_roundscale_sh
_mm_mask_rsqrt14_pd
_mm_mask_roundscale_sd
_mm_mask_mov_epi64
_mm512_mask_packs_epi16
_mm512_maskz_getexp_round_pd
_mm512_zextpd128_pd512
_mm512_setzero_ph
_mm512_min_epi16
vqrdmlahq_laneq_s16
_mm512_mask_permute_pd
_mm_cvttsd_u32
_mm_mask_fcmul_round_sch
_mm_fmul_pch
_mm512_roundscale_pd
_mm_mask_rsqrt_sh
_mm256_reduce_pd
_mm_mask_cvtsh_ss
_mm_permutexvar_ph
_mm_rsqrt28_sd
_mm512_mask_test_epi64_mask
_mm_setzero_ph
_mm512_rsqrt28_pd
vfmlalq_laneq_high_f16
_MM_GET_ROUNDING_MODE
_mm_mask_rsqrt28_round_sd
vcadd_rot270_f16
vzip_s16
_mm_fnmsub_ph
_mm_sub_pi16
vqdmlsl_high_laneq_s16
_mm512_reduce_max_ph
_mm256_zeroall
_mm_maskz_getexp_round_sd
_mm512_mask_mov_ps
vrsqrts_f32
_mm_maskz_fnmadd_round_sh
_m_paddusw
_mm_mask_dpbf16_ps
_mm_mask_roundscale_sh
_mm512_mask3_fnmadd_round_pd
vqrdmlah_laneq_s16
_mm512_maskz_inserti64x4
_mm512_subs_epu8
_m_punpckldq
_mm_div_round_ss
_mm512_range_round_pd
vbfdotq_f32
_mm512_setzero_ps
_mm512_maskz_movedup_pd
vqdmlsl_high_lane_s32
vfmlsl_high_f16
_mm512_setr4_epi64
vmmlaq_u32
_mm512_sqrt_ps
vcmlaq_rot180_f32
_mm_movepi32_mask
vcmla_rot90_f32
_mm512_maskz_exp2a23_ps
_mm512_sub_epi64
vqdmulh_n_s16
_m_packuswb
_mm_maskz_fmsub_round_ss
_mm512_mask_rsqrt28_round_pd
vqdmull_high_n_s32
vfmlsl_laneq_high_f16
_mm_permutex2var_epi32
_mm_permutexvar_epi16
_mm512_mask3_fmaddsub_round_pd
_mm_maskz_range_ss
vcmlaq_rot90_lane_f16
_mm512_maskz_extracti32x4_epi32
_mm512_maskz_div_round_ps
_mm256_zextph128_ph256
vcmla_rot180_laneq_f32
_mm256_mask_permutevar_pd
_mm512_unpackhi_pd
_mm512_fpclass_pd_mask
_mm_maskz_add_sh
_mm_div_ph
_m_from_int
vrsqrtss_f32
_mm512_extracti64x4_epi64
_mm_max_sh
_mm_cvtm64_si64
_mm_maskz_roundscale_round_sd
_mm512_inserti32x8
_mm256_maskz_reduce_ph
_mm_reduce_round_ss
_mm512_mask_fpclass_ph_mask
_mm512_fmsubadd_round_pd
_mm512_mask_test_epi32_mask
_mm_maskz_getexp_ph
vqrdmlah_lane_s32
vfmlal_laneq_low_f16
_mm512_fmaddsub_round_ph
_mm512_mask_div_round_pd
_mm512_sqrt_round_ph
vrecpsh_f16
_mm_maskz_min_round_ss
_mm_roundscale_round_sh
_mm_fixupimm_pd
_m_punpcklbw
_mm_mask_getexp_ps
vqrdmlshq_s16
_mm512_maskz_roundscale_ps
vbfmlaltq_lane_f32
_mm512_undefined
_mm_maskz_div_round_ss
_mm_cvttsd_i64
_mm_reduce_ss
_mm512_fpclass_ps_mask
_mm_getmant_round_sd
_mm_maskz_div_round_sd
_mm_fnmadd_round_ss
vqdmlsl_laneq_s32
_mm512_kunpackw
_mm512_subs_epi8
_mm512_mask3_fmsubadd_round_ph
_mm512_mask_movedup_pd
_mm_mask_packs_epi16
_mm512_maskz_reduce_ps
_mm256_mask_getmant_pd
_mm256_maskz_madd52lo_epu64
_mm_maskz_getexp_pd
_mm_fcmul_sch
vuzp1_u32
_mm_fnmsub_round_sd
_mm_maskz_scalef_pd
vuzp1q_f16
_mm_mask_scalef_round_sd
_mm512_reduce_and_epi32
_mm256_permutex2var_pd
_mm_mask_reduce_pd
_mm256_extractf64x2_pd
_mm256_mask_mov_epi64
_mm256_extractf32x4_ps
_mm512_fmaddsub_ps
_mm_maskz_move_sh
_mm256_maskz_ternarylogic_epi32
_mm512_mask_min_round_pd
_mm512_unpacklo_epi8
vqrdmlsh_lane_s32
_mm512_mask_rsqrt14_pd
vuzp2_s8
vfmlalq_high_f16
_mm_cvtt_roundss_i64
_mm512_add_round_ps
vfmlal_low_f16
_m_paddsb
_mm_mask_scalef_round_sh
_mm512_extracti32x4_epi32
_mm512_mask_reduce_and_epi32
_mm512_maskz_rsqrt28_round_ps
_mm_mask_getexp_pd
_mm256_mask_reduce_pd
_mm512_permutex2var_epi32
_mm_mask_move_sd
_mm_rsqrt14_ss
_mm512_mask_getmant_round_pd
_mm512_mask_reduce_round_pd
_mm512_mask_fmsubadd_round_ps
_mm512_max_epi64
_mm512_maskz_inserti32x8
_mm256_getexp_ps
_mm512_maskz_rsqrt28_ps
_mm_maskz_min_round_sd
_mm512_mask_extractf64x2_pd
_mm512_maskz_scalef_round_ph
_mm256_fmsub_ph
_mm512_mulhi_epi16
_mm512_fixupimm_ps
_mm_add_pi32
_mm512_maskz_sqrt_round_ph
_mm512_max_round_ph
_mm_mask3_fmadd_round_sd
_mm_movm_epi8
_m_paddd
_mm512_fnmsub_pd
_mm256_permutex2var_ps
_mm512_mask_sqrt_round_ps
vfms_laneq_f16
_mm_scalef_pd
_mm512_mask_fmadd_round_pch
_mm512_permutexvar_ps
_mm_mask_sub_round_sh
_mm512_mask_rsqrt28_round_ps
_mm256_movepi32_mask
_mm512_fcmadd_pch
_mm_sub_round_sh
_mm512_reduce_add_ps
_mm512_mul_round_ps
_mm_getmant_sd
_mm512_add_epi32
_mm512_mask_add_round_ps
_mm512_mulhrs_epi16
_mm512_permutex2var_pd
vqdmlsl_laneq_s16
_mm512_mask_max_round_ph
vqdmullh_lane_s16
_mm_maskz_move_ss
vqdmulhq_laneq_s32
vqdmlal_lane_s16
_mm_maskz_rsqrt28_round_sd
_mm_mask_madd52hi_epu64
_mm512_maskz_shuffle_f32x4
_mm256_getmant_ps
_mm_roundscale_ss
vuzp2q_p64
_mm256_maskz_permute_pd
vcmlaq_rot180_f16
_mm256_fmaddsub_ph
_mm512_setr4_ps
_mm512_int2mask
vrecps_f64
_mm512_maskz_cvtx_roundph_ps
vuzp2q_f64
_mm_mask_permute_pd
_mm_adds_pu8
_mm512_set4_epi32
_mm256_fcmul_pch
_mm_mask_roundscale_ps
vuzp1_f32
_mm_cmpestrs
vcmla_rot270_f16
vbfmlalbq_laneq_f32
vqrdmulhs_lane_s32
_mm_mask_add_round_sh
vcmla_rot180_lane_f32
vqrdmlshq_s32
_mm512_cvtss_f32
_mm_maskz_fnmsub_round_ss
_mm512_fmadd_round_ps
_mm256_madd52lo_epu64
_mm256_reduce_mul_ph
_mm_max_epi64
_mm_mask_mul_round_sd
_mm_set_pd1
_mm_mask_permute_ps
_mm_maskz_getexp_ss
_mm_maskz_fmul_sch
_m_punpckhdq
vcmlaq_rot270_lane_f32
_mm512_permutexvar_epi32
_mm512_mask_cvtepi32lo_pd
vuzp1_s32
_mm256_reduce_add_ph
_mm_mask_min_round_sd
vdivq_f64
_mm_movepi8_mask
_mm512_shuffle_pd
_mm_maskz_fmul_round_sch
_mm_maskz_rsqrt28_ss
_mm_unpackhi_pi32
_mm_maskz_4fnmadd_ss
_mm_maskz_reduce_ps
_mm512_maskz_scalef_ps
_mm256_maskz_roundscale_ps
_mm512_ternarylogic_epi32
vqrdmlshs_s32
_mm_maskz_reduce_sh
_mm512_roundscale_ps
_mm_mask_reduce_round_sh
_mm512_fmaddsub_pd
vfma_n_f64
_mm_maskz_packus_epi16
vuzp_s32
_mm512_max_round_pd
vcmla_f16
_MM_SET_EXCEPTION_MASK
_mm512_cvtsi512_si32
_mm512_mask_roundscale_round_pd
_mm512_shuffle_epi32
_mm_range_pd
_mm512_maskz_4dpwssd_epi32
_mm256_maskz_permutevar_ps
_mm_mask_getexp_sh
_mm512_mask_sub_round_ps
_mm_mask_getmant_round_ss
_mm_fnmadd_round_sh
_mm512_mask_rsqrt28_pd
_mm_reduce_sd
_mm256_mask_rsqrt14_pd
_mm_mask_fpclass_sh_mask
_mm_mask_getexp_round_sh
vqrdmlshh_s16
vfmsh_lane_f16
_mm256_mask_madd52lo_epu64
_mm512_maskz_shuffle_f64x2
_mm_roundscale_ph
vrecps_f16
_m_psubw
_mm256_mask_fpclass_ph_mask
vcaddq_rot90_f16
_mm_cvtt_roundss_si32
_mm512_set_ps
_mm_setzero_si64
_mm512_mask_inserti32x4
_mm512_reduce_max_epu64
_mm_maskz_fmadd_round_ss
_mm512_fixupimm_round_pd
vcmla_rot90_f16
vqdmulls_laneq_s32
vqrdmlahs_laneq_s32
_mm512_dpwssds_epi32
vrsqrtsh_f16
_mm_fpclass_pd_mask
_mm512_maskz_permute_pd
_mm512_mask_cvtne2ps_pbh
_mm256_mask_fpclass_ps_mask
vqrdmulh_laneq_s32
_mm512_reduce_max_pd
_mm512_unpackhi_epi16
_mm512_mask_4fnmadd_ps
_mm_cmpestro
_mm256_maskz_mov_epi8
_mm512_insertf32x8
vcmla_laneq_f32
_mm512_zextpd256_pd512
_mm_maskz_div_round_sh
_mm512_setr4_epi32
_mm512_movm_epi8
_mm512_kor
vusdotq_lane_s32
_mm_maskz_sqrt_round_sh
vqdmull_high_laneq_s32
_mm512_maskz_range_round_pd
_mm_mask_rsqrt14_ss
vzip_s8
vzip1q_f16
_mm512_maskz_getexp_pd
_mm_insert_pi16
vqdmulhh_lane_s16
_mm_fixupimm_sd
vzipq_f16
_mm_cvttsh_u64
_mm512_permutexvar_epi8
_mm_mask_fixupimm_pd
vqdmlsl_lane_s32
_mm256_sub_ph
_mm_maskz_packus_epi32
vuzp2_u16
_mm256_permutevar8x32_ps
_mm_sub_round_ss
_mm_fmaddsub_ph
_mm_max_round_sh
_mm_move_sh
_mm_movepi16_mask
_mm512_maskz_fmadd_pch
_mm_maskz_fmadd_pch
_mm256_mask_fmadd_pch
_mm256_mask3_fmadd_pch
_mm512_mask_fmadd_pch
_mm512_mask3_fmadd_pch
_mm_mask_fmadd_pch
_mm_mask3_fmadd_pch
_mm256_mask3_fcmadd_pch
_mm256_maskz_fmadd_pch
_mm_mask_cmul_pch
_mm512_cmul_pch
_mm256_cmul_pch
_mm256_mask_cmul_pch
_mm_maskz_cmul_pch
_mm_cmul_round_sch
_mm_cmul_pch
_mm512_maskz_cmul_pch
_mm256_maskz_cmul_pch
_mm_maskz_cmul_sch
_mm_cmul_sch
_mm_maskz_cmul_round_sch
_mm512_cmul_round_pch
_mm_mask_cmul_sch
_mm512_mask_cmul_pch
_mm512_maskz_cmul_round_pch
_mm_mask_mul_sch
_mm_maskz_mul_sch
_mm_maskz_conj_pch
_mm512_cvt_roundepi16_ph
_mm512_conj_pch
_mm512_mask_conj_pch
_mm256_mask_conj_pch
_mm_mask_conj_pch
_mm512_maskz_conj_pch
_mm256_maskz_conj_pch
_mm256_conj_pch
_mm_conj_pch
_mm_maskz_fmadd_sch
_mm_mask3_fmadd_sch
_mm_mask_fmadd_sch
_mm256_fmadd_pch
_mm_mask_mul_pch
_mm_maskz_mul_pch
_mm512_mask_mul_pch
_mm256_mask_mul_pch
_mm256_maskz_mul_pch
_mm512_maskz_mul_pch
_mm_cvtpi32x2_ps
_mm_cvtpi32_ps
_mm_cvt_pi2ps
_mm_cvt_ps2pi
_mm256_maskz_cvtepu32_epi64
_mm_maskz_cvtepu32_epi64
_mm256_maskz_cvtepi32_epi64
_mm_maskz_cvtepi32_epi64
_mm512_maskz_cvtepu32_epi64
_mm512_maskz_cvtepi32_epi64
_mm256_mask_cvtepi16_epi64
_mm512_mask_cvtepu16_epi64
_mm512_mask_cvtepi16_epi64
_mm_mask_cvtepu16_epi64
_mm_mask_cvtepi16_epi64
_mm256_mask_cvtepu16_epi64
_mm_mask_cvtepu16_epi32
_mm_mask_cvtepi16_epi32
_mm512_mask_cvtepu16_epi32
_mm512_mask_cvtepi16_epi32
_mm256_mask_cvtepu16_epi32
_mm256_mask_cvtepi16_epi32
_mm256_maskz_cvtepi16_epi32
_mm_maskz_cvtepi16_epi32
_mm_maskz_cvtepu16_epi32
_mm256_maskz_cvtepu16_epi32
_mm512_maskz_cvtepi16_epi32
_mm512_maskz_cvtepu16_epi32
_mm_mask_cvtepu8_epi16
_mm256_mask_cvtepi8_epi16
_mm512_mask_cvtepu8_epi16
_mm_mask_cvtepi8_epi16
_mm512_mask_cvtepi8_epi16
_mm256_mask_cvtepu8_epi16
_mm256_maskz_cvtepu8_epi64
_mm512_maskz_cvtepu8_epi64
_mm_maskz_cvtepu8_epi64
_mm_maskz_cvtepi8_epi64
_mm256_maskz_cvtepi8_epi64
_mm512_maskz_cvtepi8_epi64
_mm512_mask_cvtepu32_epi64
_mm_mask_cvtepi32_epi64
_mm256_mask_cvtepi32_epi64
_mm256_mask_cvtepu32_epi64
_mm_mask_cvtepu32_epi64
_mm512_mask_cvtepi32_epi64
_mm_mask_cvtepu8_epi64
_mm512_mask_cvtepu8_epi64
_mm256_mask_cvtepi8_epi64
_mm256_mask_cvtepu8_epi64
_mm512_mask_cvtepi8_epi64
_mm_mask_cvtepi8_epi64
_mm256_maskz_cvtepu8_epi32
_mm512_maskz_cvtepu8_epi32
_mm_maskz_cvtepi8_epi32
_mm_maskz_cvtepu8_epi32
_mm256_maskz_cvtepi8_epi32
_mm512_maskz_cvtepi8_epi32
_mm256_maskz_cvtepi16_epi64
_mm512_maskz_cvtepu16_epi64
_mm512_maskz_cvtepi16_epi64
_mm256_maskz_cvtepu16_epi64
_mm_maskz_cvtepu16_epi64
_mm_maskz_cvtepi16_epi64
_mm512_mask_cvtepu8_epi32
_mm512_mask_cvtepi8_epi32
_mm_mask_cvtepu8_epi32
_mm_mask_cvtepi8_epi32
_mm256_mask_cvtepi8_epi32
_mm256_mask_cvtepu8_epi32
_mm256_maskz_cvtepi8_epi16
_mm512_maskz_cvtepu8_epi16
_mm_maskz_cvtepi8_epi16
_mm256_maskz_cvtepu8_epi16
_mm_maskz_cvtepu8_epi16
_mm512_maskz_cvtepi8_epi16
_mm_mask_cvtusepi64_storeu_epi16
_mm256_mask_cvtusepi64_storeu_epi16
_mm512_mask_cvtusepi64_storeu_epi16
_mm512_mask_cvtusepi16_storeu_epi8
_mm256_mask_cvtusepi16_storeu_epi8
_mm_mask_cvtusepi16_storeu_epi8
_mm256_mask_cvtusepi32_storeu_epi16
_mm512_mask_cvtusepi32_storeu_epi16
_mm_mask_cvtusepi32_storeu_epi16
_mm_mask_cvtusepi64_storeu_epi32
_mm256_mask_cvtusepi64_storeu_epi32
_mm512_mask_cvtusepi64_storeu_epi32
_mm512_mask_cvtusepi64_storeu_epi8
_mm256_mask_cvtusepi64_storeu_epi8
_mm_mask_cvtusepi64_storeu_epi8
_mm_mask_cvtusepi32_storeu_epi8
_mm512_mask_cvtusepi32_storeu_epi8
_mm256_mask_cvtusepi32_storeu_epi8
_cvtmask8_u32
_mm_maskz_cvt_roundsd_sh
_mm_maskz_cvt_roundsd_ss
_mm_mask_cvtsd_ss
_mm_cvt_roundsd_sh
_mm512_cvtepu32lo_pd
_cvtmask32_u32
_mm_mask_cvtsd_sh
_cvtmask16_u32
_mm_maskz_cvtsd_ss
_mm_cvtsd_sh
_mm256_cvttps_epi32
_mm_maskz_cvtsd_sh
_cvtmask64_u64
_mm512_mask_cvtepu32lo_pd
_mm256_cvttpd_epi32
_mm_cvt_roundsd_ss
_mm256_maskz_cvtusepi32_epi8
_mm_maskz_cvtusepi32_epi8
_mm512_maskz_cvtusepi32_epi8
_mm_mask_cvtusepi64_epi16
_mm512_mask_cvtusepi64_epi16
_mm256_mask_cvtusepi64_epi16
_mm512_maskz_cvtusepi64_epi8
_mm_maskz_cvtusepi64_epi8
_mm256_maskz_cvtusepi64_epi8
_mm256_maskz_cvtusepi16_epi8
_mm_maskz_cvtusepi16_epi8
_mm512_maskz_cvtusepi16_epi8
_mm512_maskz_cvtusepi32_epi16
_mm256_maskz_cvtusepi32_epi16
_mm_maskz_cvtusepi32_epi16
_mm512_mask_cvtusepi64_epi32
_mm_mask_cvtusepi64_epi32
_mm256_mask_cvtusepi64_epi32
_mm512_mask_cvtusepi32_epi8
_mm_mask_cvtusepi32_epi8
_mm256_mask_cvtusepi32_epi8
_mm512_maskz_cvtusepi64_epi16
_mm_maskz_cvtusepi64_epi16
_mm256_maskz_cvtusepi64_epi16
_mm512_mask_cvtusepi16_epi8
_mm_mask_cvtusepi16_epi8
_mm256_mask_cvtusepi16_epi8
_mm256_mask_cvtusepi64_epi8
_mm512_mask_cvtusepi64_epi8
_mm_mask_cvtusepi64_epi8
_mm512_mask_cvtusepi32_epi16
_mm_mask_cvtusepi32_epi16
_mm256_mask_cvtusepi32_epi16
_mm512_maskz_cvtusepi64_epi32
_mm_maskz_cvtusepi64_epi32
_mm256_maskz_cvtusepi64_epi32
_mm256_cvtepi16_epi8
vmovn_s16
vmovn_high_u16
_mm512_cvtepi16_epi8
vmovn_high_s16
vmovn_u16
_mm_cvtepi16_epi8
_mm512_cvtepi32_epi16
vmovn_u32
vmovn_s32
vmovn_high_s32
_mm256_cvtepi32_epi16
vmovn_high_u32
_mm_cvtepi32_epi16
_mm256_cvtepi64_epi16
_mm512_cvtepi64_epi16
_mm_cvtepi64_epi16
_mm256_cvtepi32_epi8
_mm_cvtepi32_epi8
_mm512_cvtepi32_epi8
vmovn_s64
_mm256_cvtepi64_epi32
_mm_cvtepi64_epi32
vmovn_u64
vmovn_high_u64
_mm512_cvtepi64_epi32
vmovn_high_s64
_mm512_cvtepi64_epi8
_mm256_cvtepi64_epi8
_mm_cvtepi64_epi8
_mm512_mask_cvt_roundpd_ph
_mm256_mask_cvtpd_ph
_mm512_mask_cvtpd_ph
_mm_mask_cvtpd_ph
_mm256_maskz_cvtpd_ph
_mm512_maskz_cvt_roundpd_ph
_mm_maskz_cvtpd_ph
_mm512_maskz_cvtpd_ph
_mm_maskz_cvtps_ph
_mm512_maskz_cvtps_ph
_mm256_maskz_cvtps_ph
_mm_maskz_cvt_roundps_ph
_mm256_maskz_cvt_roundps_ph
_mm512_maskz_cvt_roundps_ph
_mm512_maskz_cvtpd_ps
_mm_maskz_cvtpd_ps
_mm512_maskz_cvt_roundpd_ps
_mm256_maskz_cvtpd_ps
_mm256_mask_cvt_roundps_ph
_mm512_mask_cvtps_ph
_mm256_mask_cvtps_ph
_mm_mask_cvt_roundps_ph
_mm_mask_cvtps_ph
_mm512_mask_cvt_roundps_ph
_mm256_mask_cvtpd_ps
_mm512_mask_cvt_roundpd_ps
_mm_mask_cvtpd_ps
_mm256_cvtepi16_epi64
_mm512_cvtepu16_epi64
_mm_cvtepu16_epi64
_mm_cvtepi16_epi64
_mm256_cvtepu16_epi64
_mm512_cvtepi16_epi64
_mm512_cvtepi8_epi64
_mm_cvtepi8_epi64
_mm512_cvtepu8_epi64
_mm256_cvtepi8_epi64
_mm256_cvtepu8_epi64
_mm_cvtepu8_epi64
_mm512_cvtepi32_epi64
vmovl_high_u32
_mm256_cvtepi32_epi64
vmovl_u32
_mm512_cvtepu32_epi64
_mm_cvtepi32_epi64
vmovl_s32
_mm_cvtepu32_epi64
vmovl_high_s32
_mm256_cvtepu32_epi64
_mm512_cvtepi8_epi32
_mm256_cvtepu8_epi32
_mm256_cvtepi8_epi32
_mm512_cvtepu8_epi32
_mm_cvtepi8_epi32
_mm_cvtepu8_epi32
_mm512_cvtepu16_epi32
vmovl_s16
_mm256_cvtepi16_epi32
vmovl_high_u16
_mm256_cvtepu16_epi32
_mm512_cvtepi16_epi32
_mm_cvtepu16_epi32
vmovl_high_s16
_mm_cvtepi16_epi32
vmovl_u16
vmovl_s8
_mm256_cvtepi8_epi16
_mm_cvtepu8_epi16
vmovl_high_u8
vmovl_u8
_mm512_cvtepi8_epi16
_mm512_cvtepu8_epi16
vmovl_high_s8
_mm256_cvtepu8_epi16
_mm_cvtepi8_epi16
vcvtd_s64_f64
vcvt_s64_f64
vcvtd_u64_f64
_mm_cvtpd_epi64
_mm512_cvtpd_epi64
_mm256_cvtpd_epi64
vcvt_u64_f64
_mm512_cvt_roundpd_epi64
_mm512_cvt_roundpd_epu64
vcvtq_s64_f64
vcvtq_u64_f64
_mm_cvtps_epi64
_mm256_cvtps_epi64
_mm512_cvtps_epi64
_mm512_cvt_roundps_epi64
_mm256_cvtps_epu64
_mm512_cvt_roundps_epu64
_mm_cvtps_epu64
_mm512_cvtps_epu64
vcvth_u16_f16
_mm_cvtph_epi16
vcvtq_s16_f16
_mm512_cvtph_epi16
_mm256_cvtph_epi16
_mm_cvtph_epu16
_mm256_cvtph_epu16
vcvtq_u16_f16
_mm512_cvtph_epu16
_mm512_cvt_roundph_epu16
vcvt_s16_f16
vcvth_s16_f16
_mm512_cvt_roundph_epi16
vcvt_u16_f16
_mm512_cvtph_epi64
vcvth_u64_f16
_mm256_cvtph_epu64
_mm512_cvtph_epu64
_mm256_cvtph_epi64
_mm512_cvt_roundph_epi64
vcvth_s64_f16
_mm512_cvt_roundph_epu64
_mm_cvtph_epi64
_mm_cvtph_epu64
_mm_cvtps_pi8
_mm512_cvt_roundph_epi32
_mm512_cvtph_epi32
_mm512_cvt_roundph_epu32
_mm_cvtph_epu32
_mm256_cvtph_epu32
_mm512_cvtph_epu32
_mm256_cvtph_epi32
vcvth_u32_f16
vcvth_s32_f16
_mm_cvtph_epi32
_mm_cvttps_epi32
vec_unsigned
_mm_cvtps_epu32
_mm512_cvt_roundps_epu32
vec_signed
vcvts_u32_f32
vcvtq_s32_f32
_mm_cvt_ss2si
vcvt_u32_f32
_mm_cvtt_ps2pi
_mm256_cvtps_epi32
vcvt_s32_f32
vcvtq_u32_f32
_mm256_cvtps_epu32
vcvts_s32_f32
_mm_cvtps_epi32
_mm512_cvt_roundps_epi32
_mm_cvtps_pi32
_mm512_cvtps_epu32
_mm512_cvtps_epi32
_mm_cvtps_pi16
_mm512_cvt_roundpd_epi32
_mm512_cvt_roundpd_epu32
_mm_cvtpd_ps
_mm256_cvtpd_epi32
_mm512_cvtpd_epu32
_mm_cvtpd_epu32
_mm256_cvtpd_epu64
_mm512_cvtpd_epu64
_mm_cvtpd_pi32
_mm256_cvtpd_epu32
vec_signed2
vec_unsigned2
_mm512_cvtpd_epi32
_mm_cvtpd_epi32
_mm_cvttpd_pi32
_mm_cvtpd_epu64
_mm_cvtps_epi64
_mm256_cvtps_epi64
_mm512_cvtps_epi64
_mm512_cvt_roundps_epi64
_mm256_cvtps_epu64
_mm512_cvt_roundps_epu64
_mm_cvtps_epu64
_mm512_cvtps_epu64
vcvtnq_s16_f16
_mm_cvtph_epi16
vcvtn_s16_f16
vcvtnh_u16_f16
_mm512_cvtph_epi16
vcvtnq_u16_f16
_mm256_cvtph_epi16
vcvtn_u16_f16
_mm_cvtph_epu16
_mm256_cvtph_epu16
_mm512_cvtph_epu16
_mm512_cvt_roundph_epu16
_mm512_cvt_roundph_epi16
vcvtnh_s16_f16
vcvtnh_u64_f16
vcvtnh_s64_f16
_mm512_cvtph_epi64
_mm256_cvtph_epu64
_mm512_cvtph_epu64
_mm256_cvtph_epi64
_mm512_cvt_roundph_epi64
_mm512_cvt_roundph_epu64
_mm_cvtph_epi64
_mm_cvtph_epu64
vec_unsignedo
vec_signedo
vec_unsignede
vec_signede
_mm512_cvt_roundpd_epi32
_mm512_cvt_roundpd_epu32
_mm_cvtpd_ps
_mm256_cvtpd_epi32
_mm512_cvtpd_epu32
_mm_cvtpd_epu32
_mm256_cvtpd_epu64
_mm512_cvtpd_epu64
_mm_cvtpd_pi32
_mm256_cvtpd_epu32
vec_signed2
_mm512_cvtpd_epi32
_mm_cvtpd_epi32
_mm_cvtpd_epu64
_mm512_cvt_roundph_epi32
_mm512_cvtph_epi32
_mm512_cvt_roundph_epu32
vcvtnh_s32_f16
_mm_cvtph_epu32
_mm256_cvtph_epu32
_mm512_cvtph_epu32
vcvtnh_u32_f16
_mm256_cvtph_epi32
_mm_cvtph_epi32
vcvtns_s32_f32
vcvtnq_s32_f32
_mm_cvtps_epu32
vcvtn_u32_f32
_mm512_cvt_roundps_epu32
_mm_cvt_ss2si
vcvtn_s32_f32
_mm256_cvtps_epi32
vcvtnq_u32_f32
_mm256_cvtps_epu32
_mm_cvtps_epi32
_mm512_cvt_roundps_epi32
_mm_cvtps_pi32
_mm512_cvtps_epu32
_mm512_cvtps_epi32
vcvtns_u32_f32
vcvtn_s64_f64
_mm_cvtpd_epi64
vcvtnq_u64_f64
_mm512_cvtpd_epi64
_mm256_cvtpd_epi64
vcvtnq_s64_f64
vcvtnd_u64_f64
_mm512_cvt_roundpd_epi64
vcvtnd_s64_f64
_mm512_cvt_roundpd_epu64
vcvtn_u64_f64
vcvtms_u32_f32
vcvtm_s32_f32
_mm_cvtps_epu32
_mm512_cvt_roundps_epu32
vcvtmq_s32_f32
_mm_cvt_ss2si
vcvtms_s32_f32
vcvtm_u32_f32
_mm256_cvtps_epi32
_mm256_cvtps_epu32
_mm_cvtps_epi32
_mm512_cvt_roundps_epi32
_mm_cvtps_pi32
_mm512_cvtps_epu32
_mm512_cvtps_epi32
vcvtmq_u32_f32
_mm512_cvt_roundpd_epi32
_mm512_cvt_roundpd_epu32
_mm_cvtpd_ps
_mm256_cvtpd_epi32
_mm512_cvtpd_epu32
_mm_cvtpd_epu32
_mm256_cvtpd_epu64
_mm512_cvtpd_epu64
_mm_cvtpd_pi32
_mm256_cvtpd_epu32
vec_signed2
_mm512_cvtpd_epi32
_mm_cvtpd_epi32
_mm_cvtpd_epu64
vcvtmd_u64_f64
_mm_cvtpd_epi64
vcvtmq_s64_f64
vcvtm_s64_f64
_mm512_cvtpd_epi64
vcvtm_u64_f64
_mm256_cvtpd_epi64
vcvtmd_s64_f64
_mm512_cvt_roundpd_epi64
vcvtmq_u64_f64
_mm512_cvt_roundpd_epu64
_mm512_cvt_roundph_epi32
_mm512_cvtph_epi32
_mm512_cvt_roundph_epu32
_mm_cvtph_epu32
_mm256_cvtph_epu32
vcvtmh_s32_f16
vcvtmh_u32_f16
_mm512_cvtph_epu32
_mm256_cvtph_epi32
_mm_cvtph_epi32
_mm_cvtps_epi64
_mm256_cvtps_epi64
_mm512_cvtps_epi64
_mm512_cvt_roundps_epi64
_mm256_cvtps_epu64
_mm512_cvt_roundps_epu64
_mm_cvtps_epu64
_mm512_cvtps_epu64
_mm_cvtph_epi16
_mm512_cvtph_epi16
vcvtm_u16_f16
vcvtmh_u16_f16
vcvtmq_s16_f16
vcvtmq_u16_f16
_mm256_cvtph_epi16
_mm_cvtph_epu16
vcvtm_s16_f16
_mm256_cvtph_epu16
vcvtmh_s16_f16
_mm512_cvtph_epu16
_mm512_cvt_roundph_epu16
_mm512_cvt_roundph_epi16
_mm512_cvtph_epi64
_mm256_cvtph_epu64
_mm512_cvtph_epu64
vcvtmh_u64_f16
_mm256_cvtph_epi64
_mm512_cvt_roundph_epi64
_mm512_cvt_roundph_epu64
vcvtmh_s64_f16
_mm_cvtph_epi64
_mm_cvtph_epu64
vcvtas_u32_f32
vcvta_u32_f32
vcvtas_s32_f32
vcvtaq_s32_f32
vcvta_s32_f32
vcvtaq_u32_f32
vcvtah_u16_f16
vcvta_s16_f16
vcvta_u16_f16
vcvtaq_u16_f16
vcvtaq_s16_f16
vcvtah_s16_f16
vcvta_u64_f64
vcvtad_u64_f64
vcvtaq_s64_f64
vcvta_s64_f64
vcvtad_s64_f64
vcvtaq_u64_f64
vcvtah_s32_f16
vcvtah_u32_f16
vcvtah_s64_f16
vcvtah_u64_f16
_mm_cvttpd_epu32
_mm512_cvtt_roundpd_epi32
_mm512_cvttpd_epu32
_mm512_cvttpd_epi32
_mm512_cvtt_roundpd_epu32
_mm256_cvttpd_epu32
_mm512_cvtt_roundph_epu32
_mm256_cvttph_epi32
_mm_cvttph_epu32
_mm_cvttph_epi32
_mm512_cvtt_roundph_epi32
_mm256_cvttph_epu32
_mm512_cvttph_epu32
_mm512_cvttph_epi32
_mm_cvttps_epu32
_mm512_cvttps_epu32
_mm512_cvtt_roundps_epi32
_mm512_cvttps_epi32
_mm512_cvtt_roundps_epu32
_mm256_cvttps_epu32
_mm_cvttpd_epu64
_mm512_cvttpd_epi64
_mm512_cvtt_roundpd_epi64
_mm_cvttpd_epi64
_mm256_cvttpd_epu64
_mm512_cvtt_roundpd_epu64
_mm256_cvttpd_epi64
_mm512_cvttpd_epu64
_mm512_cvttps_epu64
_mm512_cvtt_roundps_epu64
_mm_cvttps_epu64
_mm_cvttps_epi64
_mm256_cvttps_epu64
_mm256_cvttps_epi64
_mm512_cvtt_roundps_epi64
_mm512_cvttps_epi64
_mm512_cvtt_roundph_epi16
_mm512_cvtt_roundph_epu16
_mm_cvttph_epu16
_mm256_cvttph_epu16
_mm256_cvttph_epi16
_mm_cvttph_epi16
_mm512_cvttph_epu16
_mm512_cvttph_epi16
_mm512_cvttph_epi64
_mm_cvttph_epu64
_mm512_cvtt_roundph_epu64
_mm512_cvttph_epu64
_mm_cvttph_epi64
_mm512_cvtt_roundph_epi64
_mm256_cvttph_epi64
_mm256_cvttph_epu64
vcvtp_s64_f64
_mm_cvtpd_epi64
vcvtpd_s64_f64
_mm512_cvtpd_epi64
vcvtpq_s64_f64
_mm256_cvtpd_epi64
_mm512_cvt_roundpd_epi64
vcvtpq_u64_f64
_mm512_cvt_roundpd_epu64
vcvtpd_u64_f64
vcvtp_u64_f64
_mm512_cvt_roundph_epi32
_mm512_cvtph_epi32
_mm512_cvt_roundph_epu32
_mm_cvtph_epu32
_mm256_cvtph_epu32
_mm512_cvtph_epu32
vcvtph_s32_f16
_mm256_cvtph_epi32
_mm_cvtph_epi32
vcvtph_u32_f16
_mm512_cvt_roundpd_epi32
_mm512_cvt_roundpd_epu32
_mm_cvtpd_ps
_mm256_cvtpd_epi32
_mm512_cvtpd_epu32
_mm_cvtpd_epu32
_mm256_cvtpd_epu64
_mm512_cvtpd_epu64
_mm_cvtpd_pi32
_mm256_cvtpd_epu32
vec_signed2
_mm512_cvtpd_epi32
_mm_cvtpd_epi32
_mm_cvtpd_epu64
_mm_cvtph_epi16
vcvtpq_s16_f16
vcvtph_s16_f16
_mm512_cvtph_epi16
_mm256_cvtph_epi16
_mm_cvtph_epu16
_mm256_cvtph_epu16
vcvtp_s16_f16
_mm512_cvtph_epu16
_mm512_cvt_roundph_epu16
_mm512_cvt_roundph_epi16
vcvtph_u16_f16
vcvtpq_u16_f16
vcvtp_u16_f16
_mm512_cvtph_epi64
_mm256_cvtph_epu64
_mm512_cvtph_epu64
_mm256_cvtph_epi64
_mm512_cvt_roundph_epi64
_mm512_cvt_roundph_epu64
_mm_cvtph_epi64
vcvtph_u64_f16
vcvtph_s64_f16
_mm_cvtph_epu64
_mm_cvtps_epu32
_mm512_cvt_roundps_epu32
vcvtpq_s32_f32
_mm_cvt_ss2si
vcvtpq_u32_f32
_mm256_cvtps_epi32
vcvtp_u32_f32
vcvtp_s32_f32
_mm256_cvtps_epu32
_mm_cvtps_epi32
_mm512_cvt_roundps_epi32
vcvtps_u32_f32
_mm_cvtps_pi32
vcvtps_s32_f32
_mm512_cvtps_epu32
_mm512_cvtps_epi32
_mm_cvtps_epi64
_mm256_cvtps_epi64
_mm512_cvtps_epi64
_mm512_cvt_roundps_epi64
_mm256_cvtps_epu64
_mm512_cvt_roundps_epu64
_mm_cvtps_epu64
_mm512_cvtps_epu64
vcvt_high_f16_f32
vcvtq_low_bf16_f32
vcvtq_high_bf16_f32
vec_floate
vcvth_bf16_f32
vcvt_bf16_f32
vcvtx_high_f32_f64
vec_floato
vcvtxd_f32_f64
vcvt_f32_f64
_mm512_cvtpd_ps
vec_float2
_mm512_cvt_roundpd_ps
_mm256_cvtpd_ps
vcvtx_f32_f64
_mm512_cvt_roundpd_ph
_mm256_cvtpd_ph
_mm_cvtpd_ph
_mm512_cvtpd_ph
vec_pack_to_short_fp32
_mm512_cvtps_ph
vcvt_f16_f32
_mm512_cvt_roundps_ph
vcvt_high_f32_f64
_mm_maskz_cvtsepi64_epi8
_mm512_maskz_cvtsepi64_epi8
_mm256_maskz_cvtsepi64_epi8
_mm256_mask_cvtsepi64_epi32
_mm512_mask_cvtsepi64_epi32
_mm_mask_cvtsepi64_epi32
_mm512_maskz_cvtsepi32_epi8
_mm256_maskz_cvtsepi32_epi8
_mm_maskz_cvtsepi32_epi8
_mm_mask_cvtsepi64_epi16
_mm256_mask_cvtsepi32_epi8
_mm512_mask_cvtsepi32_epi8
_mm_mask_cvtsepi32_epi8
_mm_maskz_cvtsepi16_epi8
_mm256_maskz_cvtsepi16_epi8
_mm512_maskz_cvtsepi16_epi8
_mm512_mask_cvtsepi64_epi8
_mm_mask_cvtsepi64_epi8
_mm256_mask_cvtsepi64_epi8
_mm_mask_cvtsepi32_epi16
_mm512_mask_cvtsepi32_epi16
_mm256_mask_cvtsepi32_epi16
_mm256_maskz_cvtsepi32_epi16
_mm512_maskz_cvtsepi32_epi16
_mm_maskz_cvtsepi32_epi16
_mm512_mask_cvtsepi16_epi8
_mm256_mask_cvtsepi16_epi8
_mm_mask_cvtsepi16_epi8
_mm256_mask_cvtsepi64_epi16
_mm512_mask_cvtsepi64_epi16
_mm512_maskz_cvtsepi64_epi32
_mm256_maskz_cvtsepi64_epi32
_mm_maskz_cvtsepi64_epi32
_mm_maskz_cvtsepi64_epi16
_mm256_maskz_cvtsepi64_epi16
_mm512_maskz_cvtsepi64_epi16
_mm512_cvtepu64_ps
_mm_cvtepi64_ps
_mm_cvtepu64_ps
_mm256_cvtepi64_ps
vec_float2
_mm512_cvtepi64_ps
_mm512_cvt_roundepi64_ps
_mm512_cvt_roundepu64_ps
_mm256_cvtepu64_ps
_mm_cvtpi16_ps
vcvth_f16_u64
_mm512_cvt_roundepi64_ph
_mm_cvtepu64_ph
_mm256_cvtepi64_ph
_mm_cvtepi64_ph
_mm512_cvtepu64_ph
vcvth_f16_s64
_mm256_cvtepu64_ph
_mm512_cvtepi64_ph
_mm512_cvt_roundepu64_ph
vcvts_f32_s32
_mm512_cvt_roundepi32_ps
_mm512_cvt_roundepu32_ps
_mm512_cvtepu32_ps
vcvtq_f32_s32
vcvt_f32_u32
_mm_cvtepi32_ps
vcvts_f32_u32
vcvt_f32_s32
_mm256_cvtepi32_ps
vec_float
_mm512_cvtepi32_ps
vcvtq_f32_u32
_mm256_cvtepu32_pd
_mm256_cvtepi32_pd
_mm512_cvtepu32_pd
_mm512_cvtepi32_pd
_mm_cvtepu32_pd
_mm_cvtpi32_pd
_mm_cvtepi32_pd
vcvtd_f64_u64
_mm512_cvtepu64_pd
vec_double
vcvtq_f64_u64
_mm512_cvt_roundepi64_pd
_mm512_cvtepi64_pd
vcvtd_f64_s64
_mm512_cvt_roundepu64_pd
_mm_cvtepu64_pd
vcvt_f64_u64
vcvtq_f64_s64
_mm256_cvtepu64_pd
vcvt_f64_s64
_mm256_cvtepi64_pd
_mm_cvtepi64_pd
_mm512_cvt_roundepi32_ph
_mm256_cvtepi32_ph
_mm_cvtepu32_ph
_mm256_cvtepu32_ph
_mm_cvtepi32_ph
_mm512_cvtepu32_ph
vcvth_f16_u32
_mm512_cvtepi32_ph
_mm512_cvt_roundepu32_ph
vcvth_f16_s32
vec_floato
vec_floate
_mm512_cvtepi16_ph
vcvtq_f16_u16
_mm512_cvtepu16_ph
vcvth_f16_u16
_mm_cvtepi16_ph
vcvt_f16_s16
vcvt_f16_u16
_mm256_cvtepu16_ph
_mm256_cvtepi16_ph
_mm_cvtepu16_ph
_mm512_cvt_roundepu16_ph
vcvth_f16_s16
vcvtq_f16_s16
_mm256_maskz_cvtepu64_ps
_mm512_maskz_cvtepu64_ps
_mm512_maskz_cvtepi64_ps
_mm512_maskz_cvt_roundepu64_ps
_mm_maskz_cvtepi64_ps
_mm512_mask_cvt_roundepi64_ps
_mm_maskz_cvtepu64_ps
_mm512_maskz_cvt_roundepi64_ps
_mm256_maskz_cvtepi64_ps
_mm512_maskz_cvtepu32_ps
_mm512_maskz_cvt_roundepu32_ps
_mm512_maskz_cvtepi32_ps
_mm256_maskz_cvtepi32_ps
_mm_maskz_cvtepi32_ps
_mm512_maskz_cvtepi64_ph
_mm256_maskz_cvtepi64_ph
_mm_maskz_cvtepi64_ph
_mm256_maskz_cvtepu64_ph
_mm512_maskz_cvt_roundepu64_ph
_mm512_maskz_cvtepu64_ph
_mm_maskz_cvtepu64_ph
_mm512_maskz_cvt_roundepi64_ph
_mm_mask_cvtepi16_ph
_mm512_mask_cvt_roundepi16_ph
_mm256_mask_cvtepi16_ph
_mm256_mask_cvtepu16_ph
_mm512_mask_cvtepi16_ph
_mm512_mask_cvtepu16_ph
_mm_mask_cvtepu16_ph
_mm512_mask_cvt_roundepu16_ph
_mm256_mask_cvtepu64_ps
_mm256_mask_cvtepi64_ps
_mm512_mask_cvt_roundepu64_ps
_mm_mask_cvtepu64_ps
_mm_mask_cvtepi64_ps
_mm512_mask_cvtepu64_ps
_mm512_mask_cvtepi64_ps
_mm512_maskz_cvtepi32_ph
_mm256_maskz_cvtepu32_ph
_mm512_maskz_cvtepu32_ph
_mm512_maskz_cvt_roundepi32_ph
_mm512_maskz_cvt_roundepu32_ph
_mm256_maskz_cvtepi32_ph
_mm_maskz_cvtepi32_ph
_mm_maskz_cvtepu32_ph
_mm_mask_cvtepi64_pd
_mm512_mask_cvt_roundepu64_pd
_mm512_mask_cvt_roundepi64_pd
_mm512_mask_cvtepi64_pd
_mm256_mask_cvtepi64_pd
_mm256_mask_cvtepu64_pd
_mm_mask_cvtepu64_pd
_mm512_mask_cvtepu64_pd
_mm_mask_cvtepu64_ph
_mm512_mask_cvtepu64_ph
_mm256_mask_cvtepi64_ph
_mm_mask_cvtepi64_ph
_mm512_mask_cvtepi64_ph
_mm512_mask_cvt_roundepi64_ph
_mm256_mask_cvtepu64_ph
_mm512_mask_cvt_roundepu64_ph
_mm256_maskz_cvtepu64_pd
_mm256_maskz_cvtepi64_pd
_mm512_maskz_cvt_roundepu64_pd
_mm512_maskz_cvtepu64_pd
_mm512_maskz_cvt_roundepi64_pd
_mm512_maskz_cvtepi64_pd
_mm_maskz_cvtepu64_pd
_mm_maskz_cvtepi64_pd
_mm512_mask_cvtepi32_pd
_mm256_mask_cvtepu32_pd
_mm512_mask_cvtepu32_pd
_mm_mask_cvtepu32_pd
_mm_mask_cvtepi32_pd
_mm512_mask_cvt_roundepu32_ps
_mm256_mask_cvtepi32_ps
_mm512_mask_cvt_roundepi32_ps
_mm_mask_cvtps_epu32
_mm512_mask_cvtepu32_ps
_mm512_mask_cvtepi32_ps
_mm_mask_cvtepi32_ps
_mm512_maskz_cvt_roundepu16_ph
_mm512_maskz_cvtepu16_ph
_mm256_maskz_cvtepu16_ph
_mm512_maskz_cvtepi16_ph
_mm256_maskz_cvtepi16_ph
_mm512_maskz_cvt_roundepi16_ph
_mm_maskz_cvtepi16_ph
_mm512_maskz_cvtepi32_pd
_mm_maskz_cvtepu32_pd
_mm_maskz_cvtepi32_pd
_mm512_maskz_cvtepu32_pd
_mm256_maskz_cvtepi32_pd
_mm256_maskz_cvtepu32_pd
_mm512_maskz_cvt_roundps_epi64
_mm_mask_cvtepi32_ph
_mm512_mask_cvt_roundepi32_ph
_mm512_mask_cvt_roundepu32_ph
_mm256_mask_cvtepi32_ph
_mm512_mask_cvtepi32_ph
_mm256_mask_cvtepu32_ph
_mm_mask_cvtepu32_ph
_mm512_mask_cvtepu32_ph
_mm_cvt_roundsd_i32
_mm_cvt_roundsd_si32
_mm_cvt_roundsd_u32
_mm_cvtsd_si32
_mm_cvtsd_i32
_mm_cvtsd_i64
_mm_cvt_roundsi64_sd
_mm_cvtsd_u64
_mm_cvtsd_si64x
_mm_cvt_roundsd_si64
_mm_cvt_roundsd_i64
_mm_cvt_roundsd_u64
_mm_cvtsh_u32
_mm_cvtsh_i32
_mm_cvt_roundsh_i32
_mm_cvt_roundss_u64
_mm_cvtss_u64
_mm_cvt_roundss_si64
_mm_cvt_roundss_i64
_mm_cvtss_i64
_mm_cvtsi32_sd
_mm_cvtsd_si64
_mm_cvt_roundsh_i64
_mm_cvtsh_i64
_mm_cvtsh_u64
_mm_cvt_roundsh_u64
_mm_cvt_roundss_i32
_mm_cvt_roundss_u32
_mm_cvtss_i32
_mm_cvtsd_u32
_mm_cvt_roundss_si32
_mm_cvtss_u32
vcvth_n_f16_s16
vcvtq_n_f16_s16
vcvtq_n_f16_u16
vcvt_n_f16_u16
vcvth_n_f16_u16
vcvt_n_f16_s16
vcvth_n_f16_u64
vcvth_n_f16_s64
vcvth_n_f16_s32
vcvth_n_f16_u32
vcvtq_n_f64_u64
vcvt_n_f64_s64
vcvtd_n_f64_s64
vcvt_n_f64_u64
vcvtq_n_f64_s64
vcvtd_n_f64_u64
vcvts_n_f32_u32
vcvt_n_f32_s32
vcvtq_n_f32_u32
vcvts_n_f32_s32
vcvt_n_f32_u32
vcvtq_n_f32_s32
_mm256_mask_cvtepi64_storeu_epi32
_mm512_mask_cvtepi64_storeu_epi32
_mm_mask_cvtepi64_storeu_epi32
_mm256_mask_cvtepi32_storeu_epi16
_mm_mask_cvtepi32_storeu_epi16
_mm512_mask_cvtepi32_storeu_epi16
_mm256_mask_cvtepi64_storeu_epi16
_mm512_mask_cvtepi64_storeu_epi16
_mm_mask_cvtepi64_storeu_epi16
_mm_mask_cvtepi32_storeu_epi8
_mm256_mask_cvtepi32_storeu_epi8
_mm512_mask_cvtepi32_storeu_epi8
_mm256_mask_cvtepi64_storeu_epi8
_mm_mask_cvtepi64_storeu_epi8
_mm512_mask_cvtepi64_storeu_epi8
_mm256_mask_cvtepi16_storeu_epi8
_mm_mask_cvtepi16_storeu_epi8
_mm512_mask_cvtepi16_storeu_epi8
_mm_cvti32_sh
_mm_cvtu32_sh
_mm_cvt_roundu32_sh
_mm_cvt_roundi32_sh
_mm_cvti64_sh
_mm_cvt_roundi64_sh
_mm_cvtu64_sh
_mm_cvt_roundu64_sh
_mm_cvtu32_sd
_mm_cvti32_sd
_mm_cvt_roundu32_ss
_mm_cvtu32_ss
_mm_cvt_roundsi32_ss
_mm_cvtsi32_ss
_mm_cvt_roundi32_ss
_mm_cvt_si2ss
_mm_cvti32_ss
_mm_cvt_roundu64_ss
_mm_cvt_roundsi64_ss
_mm_cvtu64_ss
_mm_cvt_roundi64_ss
_mm_cvti64_ss
_mm_cvtsi64_ss
_mm_cvtsi64x_sd
_mm_cvt_roundu64_sd
_mm_cvtsi64_sd
_mm_cvtu64_sd
_mm_cvti64_sd
_mm_cvt_roundi64_sd
_mm256_maskz_cvtps_epu32
_mm512_maskz_cvtps_epu32
_mm256_maskz_cvtps_epi32
_mm_maskz_cvtps_epi32
_mm512_maskz_cvt_roundps_epu32
_mm512_maskz_cvtps_epi32
_mm_maskz_cvtps_epu32
_mm512_maskz_cvt_roundps_epi32
_mm512_maskz_cvtt_roundpd_epu64
_mm_maskz_cvttpd_epu64
_mm_maskz_cvttpd_epi64
_mm256_maskz_cvttpd_epu64
_mm256_mask_cvttpd_epu64
_mm512_maskz_cvttpd_epi64
_mm512_maskz_cvtt_roundpd_epi64
_mm512_maskz_cvttpd_epu64
_mm512_maskz_cvt_roundpd_epu64
_mm512_maskz_cvtpd_epu64
_mm256_maskz_cvttpd_epi64
_mm_maskz_cvtpd_epu64
_mm512_maskz_cvtpd_epi64
_mm256_maskz_cvtpd_epi64
_mm512_maskz_cvt_roundpd_epi64
_mm_maskz_cvtpd_epi64
_mm256_maskz_cvtpd_epu64
_mm256_mask_cvttph_epu32
_mm256_mask_cvttph_epi32
_mm512_mask_cvtt_roundph_epu32
_mm512_mask_cvttph_epu32
_mm_mask_cvttph_epi32
_mm_mask_cvttph_epu32
_mm512_mask_cvtt_roundph_epi32
_mm512_mask_cvttph_epi32
_mm512_mask_cvtph_epu64
_mm_mask_cvtph_epu64
_mm256_mask_cvtph_epu64
_mm512_mask_cvt_roundph_epu64
_mm256_mask_cvtph_epi64
_mm_mask_cvtph_epi64
_mm512_mask_cvt_roundph_epi64
_mm512_mask_cvtph_epi64
_mm256_maskz_cvtph_epu16
_mm512_maskz_cvt_roundph_epi16
_mm512_maskz_cvtph_epi16
_mm_maskz_cvtph_epu16
_mm512_maskz_cvt_roundph_epu16
_mm_maskz_cvtph_epi16
_mm512_maskz_cvtph_epu16
_mm256_maskz_cvtph_epi16
_mm512_maskz_cvtpd_epi32
_mm_maskz_cvtpd_epu32
_mm_maskz_cvtpd_epi32
_mm512_maskz_cvtpd_epu32
_mm256_maskz_cvtpd_epu32
_mm256_maskz_cvtpd_epi32
_mm512_maskz_cvt_roundpd_epu32
_mm512_maskz_cvt_roundpd_epi32
_mm_maskz_cvtps_epi64
_mm512_maskz_cvt_roundps_epu64
_mm256_maskz_cvtps_epi64
_mm512_maskz_cvtps_epu64
_mm_maskz_cvtps_epu64
_mm256_maskz_cvtps_epu64
_mm512_maskz_cvtps_epi64
_mm512_mask_cvt_roundpd_epu64
_mm256_mask_cvtpd_epu64
_mm512_mask_cvtpd_epi64
_mm_mask_cvtpd_epu64
_mm512_mask_cvtpd_epu64
_mm256_mask_cvttpd_epi64
_mm256_mask_cvtpd_epi64
_mm_mask_cvtpd_epi64
_mm512_mask_cvt_roundpd_epi64
_mm256_maskz_cvttph_epu32
_mm512_maskz_cvtt_roundph_epu32
_mm256_maskz_cvttph_epi32
_mm_maskz_cvttph_epu32
_mm_maskz_cvttph_epi32
_mm512_maskz_cvtt_roundph_epi32
_mm_mask_cvtps_epi32
_mm512_mask_cvt_roundps_epu32
_mm512_mask_cvt_roundps_epi32
_mm256_mask_cvtps_epu32
_mm256_mask_cvtps_epi32
_mm512_mask_cvtps_epi32
_mm512_mask_cvtps_epu32
_mm256_mask_cvtph_epu32
_mm512_mask_cvt_roundph_epu32
_mm512_mask_cvtph_epi32
_mm256_mask_cvtph_epi32
_mm_mask_cvtph_epu32
_mm512_maskz_cvt_roundph_epu32
_mm512_mask_cvtph_epu32
_mm_mask_cvtph_epi32
_mm512_mask_cvttps_epu64
_mm256_mask_cvttps_epu64
_mm512_mask_cvtt_roundps_epu64
_mm256_mask_cvttps_epi64
_mm512_mask_cvtt_roundps_epi64
_mm_mask_cvttps_epu64
_mm_mask_cvttps_epi64
_mm512_mask_cvttps_epi64
_mm512_maskz_cvtt_roundpd_epu32
_mm256_maskz_cvttpd_epi32
_mm_maskz_cvttpd_epu32
_mm256_maskz_cvttpd_epu32
_mm512_maskz_cvttpd_epi32
_mm_maskz_cvttpd_epi32
_mm512_maskz_cvtt_roundpd_epi32
_mm512_maskz_cvttpd_epu32
_mm256_mask_cvttps_epi32
_mm512_mask_cvtt_roundps_epu32
_mm512_mask_cvttps_epi32
_mm_mask_cvttps_epi32
_mm256_mask_cvttps_epu32
_mm512_mask_cvtt_roundps_epi32
_mm512_mask_cvttps_epu32
_mm_mask_cvttps_epu32
_mm512_mask_cvttpd_epi32
_mm512_mask_cvtt_roundpd_epi32
_mm512_mask_cvttpd_epu32
_mm512_mask_cvtt_roundpd_epu32
_mm_mask_cvttpd_epi32
_mm_mask_cvttpd_epu32
_mm256_mask_cvttpd_epi32
_mm256_mask_cvttpd_epu32
_mm_maskz_cvtph_epu32
_mm512_maskz_cvtph_epu32
_mm256_maskz_cvtph_epi32
_mm512_maskz_cvt_roundph_epi32
_mm256_maskz_cvtph_epu32
_mm_maskz_cvtph_epi32
_mm512_maskz_cvtph_epi32
_mm_maskz_cvttph_epu64
_mm_maskz_cvttph_epi64
_mm512_maskz_cvtt_roundph_epu64
_mm512_maskz_cvtt_roundph_epi64
_mm256_maskz_cvttph_epu64
_mm_maskz_cvttps_epu32
_mm512_maskz_cvttps_epu32
_mm512_maskz_cvttps_epi32
_mm512_maskz_cvtt_roundps_epu32
_mm256_maskz_cvttps_epi32
_mm_maskz_cvttps_epi32
_mm512_maskz_cvtt_roundps_epi32
_mm256_maskz_cvttps_epu32
_mm512_mask_cvttph_epu64
_mm_mask_cvttph_epu64
_mm512_mask_cvtt_roundph_epi64
_mm512_mask_cvtt_roundph_epu64
_mm_mask_cvttph_epi64
_mm256_mask_cvttph_epi64
_mm256_maskz_cvttph_epi64
_mm512_mask_cvttph_epi64
_mm256_mask_cvttph_epu64
_mm256_maskz_cvtph_epi64
_mm512_maskz_cvt_roundph_epi64
_mm512_maskz_cvtph_epu64
_mm_maskz_cvtph_epi64
_mm512_maskz_cvt_roundph_epu64
_mm256_maskz_cvtph_epu64
_mm_maskz_cvtph_epu64
_mm512_maskz_cvtph_epi64
_mm256_mask_cvttph_epi16
_mm256_mask_cvttph_epu16
_mm512_mask_cvtt_roundph_epu16
_mm512_mask_cvtt_roundph_epi16
_mm512_mask_cvttph_epu16
_mm512_mask_cvttph_epi16
_mm_mask_cvttph_epi16
_mm_mask_cvttph_epu16
_mm512_mask_cvtps_epi64
_mm512_mask_cvt_roundps_epu64
_mm256_mask_cvtepi32_pd
_mm256_mask_cvtps_epu64
_mm_mask_cvtps_epi64
_mm512_mask_cvtps_epu64
_mm_mask_cvtps_epu64
_mm256_mask_cvtps_epi64
_mm512_mask_cvt_roundps_epi64
_mm512_mask_cvtpd_epi32
_mm512_mask_cvtpd_epu32
_mm512_mask_cvtpd_ps
_mm256_mask_cvtpd_epi32
_mm512_mask_cvt_roundpd_epu32
_mm_mask_cvtpd_epu32
_mm_mask_cvtpd_epi32
_mm256_mask_cvtpd_epu32
_mm_mask_cvttpd_epi64
_mm512_mask_cvtt_roundpd_epu64
_mm512_mask_cvtt_roundpd_epi64
_mm512_mask_cvttpd_epu64
_mm_mask_cvttpd_epu64
_mm512_mask_cvttpd_epi64
_mm256_mask_cvtph_epi16
_mm_mask_cvtph_epi16
_mm512_mask_cvtph_epu16
_mm256_mask_cvtph_epu16
_mm512_mask_cvtph_epi16
_mm_mask_cvtph_epu16
_mm512_mask_cvt_roundph_epu16
_mm512_mask_cvt_roundph_epi16
_mm512_maskz_cvttph_epu32
_mm512_maskz_cvtt_roundph_epu16
_mm512_maskz_cvtt_roundph_epi16
_mm_maskz_cvttph_epu16
_mm256_maskz_cvttph_epi16
_mm512_maskz_cvttph_epi32
_mm256_maskz_cvttph_epu16
_mm_maskz_cvttph_epi16
_mm512_maskz_cvttph_epu16
_mm512_maskz_cvttph_epu64
_mm512_maskz_cvttph_epi16
_mm512_maskz_cvttph_epi64
_mm512_maskz_cvttps_epu64
_mm512_maskz_cvtt_roundps_epu64
_mm_maskz_cvttps_epi64
_mm512_maskz_cvtt_roundps_epi64
_mm256_maskz_cvttps_epu64
_mm512_maskz_cvttps_epi64
_mm256_maskz_cvttps_epi64
_mm_maskz_cvttps_epu64
vcvtq_low_f32_bf16
_mm512_cvt_roundph_pd
_mm256_cvtph_pd
_mm512_cvtph_pd
_mm_cvtph_pd
vec_doublee
_mm512_cvtph_ps
_mm512_cvt_roundph_ps
vcvt_f32_f16
_mm256_cvtps_pd
_mm512_cvtps_pd
_mm512_cvt_roundps_pd
vcvt_f64_f32
vec_doubleo
vcvt_high_f32_f16
vec_doubleh
vcvt_high_f64_f32
_mm512_mask_cvtpslo_pd
vec_doublel
_mm_cvtps_pd
_mm512_cvtpslo_pd
vcvtq_high_f32_bf16
vcvt_f32_bf16
_mm_cvtpbh_ps
_mm256_cvtpbh_ps
_mm512_cvtpbh_ps
vcvtah_f32_bf16
_mm_mask_cvtsepi64_storeu_epi16
_mm256_mask_cvtsepi64_storeu_epi16
_mm512_mask_cvtsepi64_storeu_epi16
_mm_mask_cvtsepi32_storeu_epi8
_mm512_mask_cvtsepi32_storeu_epi8
_mm256_mask_cvtsepi32_storeu_epi8
_mm_mask_cvtsepi64_storeu_epi32
_mm256_mask_cvtsepi64_storeu_epi32
_mm512_mask_cvtsepi64_storeu_epi32
_mm_mask_cvtsepi32_storeu_epi16
_mm256_mask_cvtsepi32_storeu_epi16
_mm512_mask_cvtsepi32_storeu_epi16
_mm_mask_cvtsepi64_storeu_epi8
_mm512_mask_cvtsepi64_storeu_epi8
_mm256_mask_cvtsepi64_storeu_epi8
_mm_mask_cvtsepi16_storeu_epi8
_mm256_mask_cvtsepi16_storeu_epi8
_mm512_mask_cvtsepi16_storeu_epi8
_mm256_mask_cvtxps_ph
_cvtu32_mask32
_cvtu32_mask16
_cvtu32_mask8
_cvtu64_mask64
_mm256_mask_cvtneps_pbh
_mm256_mask_cvtne2ps_pbh
_mm256_mask_cvtxph_ps
_mm512_maskz_cvtps_pd
_mm512_maskz_cvt_roundps_pd
_mm512_maskz_cvtph_ps
_mm256_maskz_cvtph_ps
_mm512_maskz_cvt_roundph_ps
_mm_maskz_cvtph_ps
_mm512_maskz_cvtpbh_ps
_mm256_maskz_cvtpbh_ps
_mm_maskz_cvtpbh_ps
_mm_mask_cvtpbh_ps
_mm256_mask_cvtpbh_ps
_mm512_mask_cvtpbh_ps
_mm512_mask_cvt_roundph_ps
_mm512_mask_cvtph_ps
_mm_mask_cvtph_ps
_mm256_mask_cvtph_ps
_mm256_mask_cvtph_pd
_mm512_mask_cvtph_pd
_mm512_mask_cvt_roundph_pd
_mm_mask_cvtph_pd
_mm256_maskz_cvtph_pd
_mm512_maskz_cvtph_pd
_mm512_maskz_cvt_roundph_pd
_mm_maskz_cvtph_pd
_mm512_mask_cvt_roundps_pd
_mm512_mask_cvtps_pd
vcvtq_n_u16_f16
vcvth_n_u16_f16
vcvt_n_u16_f16
vcvtq_n_s16_f16
vcvt_n_s16_f16
vcvth_n_s16_f16
vcvt_n_u64_f64
vcvtq_n_u64_f64
vcvtd_n_s64_f64
vcvtd_n_u64_f64
vcvtq_n_s64_f64
vcvt_n_s64_f64
vcvth_n_u32_f16
vcvth_n_s32_f16
vcvth_n_s64_f16
vcvth_n_u64_f16
vcvt_n_s32_f32
vec_cts
vcvts_n_u32_f32
vcvtq_n_s32_f32
vec_ctu
vcvt_n_u32_f32
vcvts_n_s32_f32
vcvtq_n_u32_f32
vqmovn_high_u16
_mm512_cvtsepi16_epi8
_mm256_cvtsepi16_epi8
vqmovn_high_s16
_mm_packs_epi16
_mm256_packs_epi16
vqmovn_u16
_mm_cvtsepi16_epi8
vqmovnh_u16
vqmovnh_s16
vqmovn_s16
_mm256_cvtsepi64_epi16
_mm_cvtsepi64_epi16
_mm512_cvtsepi64_epi16
_mm256_packs_epi32
vqmovn_high_s32
_mm256_cvtsepi32_epi16
vqmovns_s32
_mm_cvtsepi32_epi16
vqmovn_u32
vqmovn_s32
_mm512_cvtsepi32_epi16
vqmovns_u32
_mm_packs_epi32
vqmovn_high_u32
_mm512_cvtsepi32_epi8
_mm_cvtsepi32_epi8
_mm256_cvtsepi32_epi8
_mm512_cvtsepi64_epi32
vqmovnd_u64
_mm256_cvtsepi64_epi32
vqmovn_s64
vqmovn_high_s64
vqmovn_high_u64
vqmovnd_s64
_mm_cvtsepi64_epi32
vqmovn_u64
_mm256_cvtsepi64_epi8
_mm_cvtsepi64_epi8
_mm512_cvtsepi64_epi8
_mm_cvtusepi16_epi8
_mm512_packus_epi16
_mm256_cvtusepi16_epi8
_mm256_packus_epi16
vqmovun_s16
_mm_packus_epi16
vqmovun_high_s16
vqmovunh_s16
_mm512_cvtusepi16_epi8
_mm_cvtusepi32_epi8
_mm512_cvtusepi32_epi8
_mm256_cvtusepi32_epi8
vqmovund_s64
_mm_cvtusepi64_epi32
vqmovun_high_s64
_mm512_cvtusepi64_epi32
vqmovun_s64
_mm256_cvtusepi64_epi32
_mm512_packus_epi32
vqmovun_s32
vqmovuns_s32
_mm_cvtusepi32_epi16
_mm256_packus_epi32
_mm512_cvtusepi32_epi16
_mm256_cvtusepi32_epi16
vqmovun_high_s32
_mm_packus_epi32
_mm512_cvtusepi64_epi16
_mm_cvtusepi64_epi16
_mm256_cvtusepi64_epi16
_mm_cvtusepi64_epi8
_mm256_cvtusepi64_epi8
_mm512_cvtusepi64_epi8
_mm_maskz_cvtepi64_epi16
_mm512_maskz_cvtepi64_epi16
_mm_maskz_cvtepi64_epi32
_mm512_maskz_cvtepi64_epi32
_mm256_maskz_cvtepi64_epi32
_mm256_mask_cvtepi32_epi16
_mm_mask_cvtepi32_epi16
_mm512_mask_cvtepi32_epi16
_mm_maskz_cvtepi64_epi8
_mm512_maskz_cvtepi64_epi8
_mm256_maskz_cvtepi64_epi8
_mm_maskz_cvtepi16_epi8
_mm256_maskz_cvtepi16_epi8
_mm512_maskz_cvtepi16_epi8
_mm_mask_cvtepi16_epi8
_mm256_mask_cvtepi16_epi8
_mm512_mask_cvtepi16_epi8
_mm_mask_cvtepi64_epi8
_mm256_mask_cvtepi64_epi8
_mm512_mask_cvtepi64_epi8
_mm_mask_cvtepi64_epi16
_mm512_mask_cvtepi64_epi16
_mm256_mask_cvtepi64_epi16
_mm512_mask_cvtepi64_epi32
_mm_mask_cvtepi64_epi32
_mm256_mask_cvtepi64_epi32
_mm_maskz_cvtepi32_epi8
_mm256_maskz_cvtepi32_epi8
_mm512_maskz_cvtepi32_epi8
_mm_mask_cvtepi32_epi8
_mm512_mask_cvtepi32_epi8
_mm256_mask_cvtepi32_epi8
_mm256_maskz_cvtepi32_epi16
_mm512_maskz_cvtepi32_epi16
_mm_maskz_cvtepi32_epi16
vec_nearbyint
vrnd_f64
vrndaq_f16
vrndx_f32
vrndxq_f16
vrnd64x_f64
_mm_floor_pd
vrndxh_f16
vrnd64zq_f32
vrndn_f64
_mm_ceil_sd
vrnd32x_f32
vrndpq_f32
vrnd64xq_f64
vrndi_f16
_mm256_round_pd
vrnd32zq_f64
vrndiq_f32
vrnd32zq_f32
vrnd64zq_f64
vrnd32z_f32
vrndm_f64
vrndx_f64
vrndmh_f16
vrnda_f64
vrndq_f64
_mm_round_sd
vrndmq_f64
_mm_round_pd
_mm_floor_ps
vrndn_f16
vrndp_f32
vrndmq_f32
vrndn_f32
vrnd32xq_f64
vrnd32xq_f32
vrndiq_f16
_mm_ceil_pd
vrndih_f16
vec_round
vrndnq_f16
vrndh_f16
vrndx_f16
vrndp_f16
vrndq_f32
vrnda_f16
vrndaq_f64
vrndxq_f64
vrndm_f16
vrndaq_f32
vrnda_f32
vrnd32z_f64
vrndah_f16
_mm_round_ps
vrndxq_f32
vrndm_f32
vrndns_f32
_mm_round_ss
vrnd32x_f64
vrnd64x_f32
vrndi_f64
_mm_ceil_ps
vrndpq_f64
vrndp_f64
vrndq_f16
vrndnq_f32
vrnd64xq_f32
vrnd64z_f64
vrnd_f16
vrnd64z_f32
vrndnq_f64
vrndph_f16
vrndmq_f16
vrndi_f32
vrnd_f32
vrndiq_f64
_mm256_ceil_pd
vrndpq_f16
vrndnh_f16
_mm256_ceil_ps
_mm256_round_ps
vrsqrts_f16
vrsqrte_f16
vrsqrts_f64
vrsqrtsq_f16
vrsqrteq_f32
vrsqrtsd_f64
vrsqrtsq_f32
vrecpsq_f32
vrsqrteq_u32
vec_rsqrte
vrsqrtsq_f64
vrsqrteh_f16
vrsqrts_f32
vrsqrtss_f32
vrsqrteq_f16
vrsqrtsh_f16
_mm512_mask_sqrt_ph
_mm_maskz_sqrt_ph
_mm256_maskz_sqrt_ph
_mm256_mask_sqrt_ph
_mm512_maskz_sqrt_ph
_mm_mask_sqrt_ph
_mm_maskz_sqrt_pd
_mm256_maskz_sqrt_pd
_mm512_mask_sqrt_pd
_mm_mask_sqrt_pd
_mm256_mask_sqrt_pd
_mm512_maskz_sqrt_pd
_mm512_mask_sqrt_ps
_mm256_maskz_sqrt_ps
_mm_mask_sqrt_ps
_mm256_mask_sqrt_ps
_mm512_maskz_sqrt_ps
_mm_maskz_sqrt_ps
_mm_floor_ss
_mm_ceil_ss
_mm_floor_sd
_mm_mask_rcp14_sd
_mm_mask_rcp28_sd
_mm_maskz_rcp28_sd
_mm_maskz_rcp14_sd
_mm_mask_rcp_sh
_mm_maskz_rcp_sh
_mm_maskz_rcp14_ss
_mm_mask_rcp28_ss
_mm_mask_rcp14_ss
_mm_maskz_rcp28_ss
_mm_rsqrt_ss
vec_sqrt
_mm256_sqrt_ps
vsqrtq_f64
vsqrtq_f32
_mm_sqrt_pd
vsqrt_f32
vsqrth_f16
_mm_sqrt_ps
vsqrt_f16
_mm256_sqrt_pd
vsqrtq_f16
vsqrt_f64
_mm256_max_epi8
_m_pmaxub
vmax_u32
vmaxq_f16
vmaxv_f16
vmaxnmh_f16
_mm256_max_epu32
_mm256_max_epi16
vec_max
vmax_s16
_mm_max_epu32
_mm_max_ss
_mm_max_epu16
_mm_max_pu8
vmax_u16
vmaxq_f64
_mm_max_epi8
vmaxnmv_f16
_mm256_max_pd
vmax_u8
vmax_f64
_mm_max_epi16
vmax_f32
_mm_max_pd
vmaxh_f16
_mm_max_pi16
_m_pmaxsw
vmaxnmvq_f16
_mm256_max_epu8
vmaxnm_f16
_mm256_max_epi32
vmax_f16
_mm_max_epu8
_mm256_max_epu16
_mm_max_ps
vmaxnmq_f16
vmaxvq_f16
_mm_max_epi32
vmax_s32
vmax_s8
_mm256_max_ps
_mm_mask_max_ss
_mm_maskz_max_ss
_mm_maskz_max_sh
_mm_mask_max_sh
_mm_mask_max_sd
_mm_maskz_max_sd
_mm256_mask_min_epi8
_mm512_mask_min_epi8
_mm_mask_min_epi8
_mm_maskz_min_epi8
_mm256_maskz_min_epi8
_mm512_maskz_min_epi8
_mm_mask_min_pd
_mm512_mask_min_pd
_mm256_mask_min_pd
_mm512_maskz_min_pd
_mm256_maskz_min_pd
_mm_maskz_min_pd
_mm_mask_min_epu16
_mm256_maskz_min_epu16
_mm512_maskz_min_epu16
_mm256_mask_min_epu16
_mm512_mask_min_epu16
_mm_maskz_min_epu16
_mm512_mask_min_ps
_mm_maskz_min_ps
_mm256_mask_min_ps
_mm_mask_min_ps
_mm256_maskz_min_ps
_mm512_maskz_min_ps
_mm256_maskz_min_epu8
_mm256_mask_min_epu8
_mm512_maskz_min_epu8
_mm_maskz_min_epu8
_mm_mask_min_epu8
_mm512_mask_min_epu8
_mm256_mask_min_epu32
_mm256_maskz_min_epu32
_mm_maskz_min_epu32
_mm512_maskz_min_epu32
_mm512_mask_min_epu32
_mm_mask_min_epu32
_mm512_maskz_min_epi64
_mm256_mask_min_epi64
_mm256_maskz_min_epi64
_mm_maskz_min_epi64
_mm_mask_min_epi64
_mm512_mask_min_epi64
_mm256_maskz_min_ph
_mm512_maskz_min_ph
_mm_mask_min_ph
_mm256_mask_min_ph
_mm_maskz_min_ph
_mm512_mask_min_ph
_mm256_mask_min_epi32
_mm_maskz_min_epi32
_mm_mask_min_epi32
_mm256_maskz_min_epi32
_mm512_maskz_min_epi32
_mm512_mask_min_epi32
_mm_mask_min_epu64
_mm512_mask_min_epu64
_mm512_maskz_min_epu64
_mm_maskz_min_epu64
_mm256_maskz_min_epu64
_mm256_mask_min_epu64
_mm512_maskz_min_epi16
_mm256_mask_min_epi16
_mm256_maskz_min_epi16
_mm_maskz_min_epi16
_mm_mask_min_epi16
_mm512_mask_min_epi16
_mm_mask_rcp14_pd
_mm512_maskz_rcp28_pd
_mm_maskz_rcp14_pd
_mm512_mask_rcp14_pd
_mm256_maskz_rcp14_pd
_mm512_maskz_rcp14_pd
_mm256_mask_rcp14_pd
_mm512_mask_rcp28_pd
_mm512_mask_rcp28_ps
_mm_mask_rcp14_ps
_mm_maskz_rcp14_ps
_mm256_mask_rcp14_ps
_mm256_maskz_rcp14_ps
_mm512_maskz_rcp28_ps
_mm512_maskz_rcp14_ps
_mm512_mask_rcp14_ps
_mm512_maskz_rcp_ph
_mm256_maskz_rcp_ph
_mm_mask_rcp_ph
_mm_maskz_rcp_ph
_mm512_mask_rcp_ph
_mm256_mask_rcp_ph
vpmaxs_f32
vpmaxq_f64
vpmaxnmq_f64
vpmaxnm_f16
vpmaxnmq_f16
vpmaxq_s32
vpmaxnm_f32
vpmaxnms_f32
vpmax_f32
vpmax_s16
vpmax_u32
vpmax_s32
vpmaxq_s16
vpmaxq_f16
vpmax_s8
vpmaxq_u8
vpmax_f16
vpmaxnmqd_f64
vpmaxq_u16
vpmaxq_u32
vpmax_u8
vpmax_u16
vpmaxqd_f64
vpmaxq_s8
vpmaxq_f32
vpmaxnmq_f32
vminnmv_f32
vminvq_s8
vminnmvq_f64
vminnmvq_f32
vminv_u32
vminvq_s32
vminv_f32
vminv_s32
vminvq_f32
vminv_s16
vmvn_p8
vminvq_s16
vminv_u16
vminv_u8
vminvq_u16
vminvq_u8
vminvq_f64
vminvq_u32
_mm256_rsqrt_ps
_mm256_rcp_ps
_mm_rcp_ps
_mm_avg_epu16
_m_pavgw
_mm256_avg_epu16
_mm_avg_pu8
_mm256_avg_epu8
_m_pavgb
_mm_avg_epu8
vec_avg
_mm512_mask_max_epi8
_mm256_mask_max_epi8
_mm512_maskz_max_epi8
_mm_maskz_max_epi8
_mm256_maskz_max_epi8
_mm_mask_max_epi8
_mm256_maskz_max_epu32
_mm256_mask_max_epu32
_mm_mask_max_epu32
_mm512_maskz_max_epu32
_mm_maskz_max_epu32
_mm512_mask_max_epu32
_mm512_maskz_max_epi16
_mm_mask_max_epi16
_mm512_mask_max_epi16
_mm256_maskz_max_epi16
_mm256_mask_max_epi16
_mm_maskz_max_epi16
_mm_mask_max_ph
_mm256_maskz_max_ph
_mm_maskz_max_ph
_mm256_mask_max_ph
_mm512_mask_max_ph
_mm512_maskz_max_ph
_mm256_mask_max_epi64
_mm_maskz_max_epi64
_mm256_maskz_max_epi64
_mm_mask_max_epi64
_mm512_maskz_max_epi64
_mm512_mask_max_epi64
_mm_mask_max_epu8
_mm512_mask_max_epu8
_mm256_mask_max_epu8
_mm256_maskz_max_epu8
_mm_maskz_max_epu8
_mm512_maskz_max_epu8
_mm_maskz_max_pd
_mm512_mask_max_pd
_mm256_mask_max_pd
_mm256_maskz_max_pd
_mm512_maskz_max_pd
_mm_mask_max_pd
_mm512_mask_max_ps
_mm256_maskz_max_ps
_mm256_mask_max_ps
_mm512_maskz_max_ps
_mm_mask_max_ps
_mm_maskz_max_ps
_mm_maskz_max_epi32
_mm_mask_max_epi32
_mm512_mask_max_epi32
_mm256_mask_max_epi32
_mm512_maskz_max_epi32
_mm256_maskz_max_epi32
_mm512_maskz_max_epu16
_mm256_maskz_max_epu16
_mm512_mask_max_epu16
_mm_mask_max_epu16
_mm256_mask_max_epu16
_mm_maskz_max_epu16
_mm256_maskz_max_epu64
_mm512_mask_max_epu64
_mm512_maskz_max_epu64
_mm_mask_max_epu64
_mm_maskz_max_epu64
_mm256_mask_max_epu64
_mm256_maskz_avg_epu16
_mm256_mask_avg_epu16
_mm512_mask_avg_epu16
_mm_maskz_avg_epu16
_mm512_maskz_avg_epu16
_mm_mask_avg_epu16
_mm_maskz_avg_epu8
_mm512_maskz_avg_epu8
_mm256_maskz_avg_epu8
_mm_mask_avg_epu8
_mm512_mask_avg_epu8
_mm256_mask_avg_epu8
vrecpxd_f64
vrecpxs_f32
vec_expte
vrecpxh_f16
vrsqrte_f32
vrsqrte_u32
vrsqrteq_f64
vrsqrtes_f32
_mm_rsqrt_ps
vrsqrted_f64
vrsqrte_f64
vec_rsqrt
vmaxvq_s8
vmaxv_u16
vmaxv_s16
vmaxv_s32
vmaxv_u32
vmaxvq_u8
vmaxnmv_f32
vmaxvq_s16
vmaxvq_u16
vmaxvq_f32
vmaxnmvq_f32
vminv_s8
vmaxvq_s32
vmaxvq_u32
vmaxv_f32
vmaxv_u8
vmaxv_s8
vmaxvq_f64
vmaxnmvq_f64
vec_re
vrecped_f64
vrecpeq_f32
vrecpss_f32
vrecpe_f16
vrecpsq_f64
vrecpe_f32
vrecpeh_f16
vrecpe_f64
vrecpeq_u32
vrecpe_u32
vrecpsd_f64
vrecps_f32
vrecpeq_f16
vrecpes_f32
vrecpeq_f64
vrecps_f64
vec_recipdiv
_mm_sqrt_sd
_mm_sqrt_ss
vec_loge
vec_rint
_mm_maskz_sqrt_sh
_mm_mask_sqrt_sh
_mm_mask_sqrt_sd
_mm_maskz_sqrt_sd
_mm_maskz_sqrt_ss
_mm_mask_sqrt_ss
_mm_maskz_min_sh
_mm_mask_min_sh
_mm_mask_min_sd
_mm_maskz_min_sd
_mm_maskz_min_ss
_mm_mask_min_ss
_mm_rcp_ss
_mm_max_sd
vec_ceil
_mm256_floor_pd
_mm256_floor_ps
vec_floor
vec_trunc
vminnmq_f16
_mm_min_epi32
_mm_min_pi16
_mm_min_epu16
vmin_u32
vminnm_f16
vmin_s32
vminh_f16
vec_min
vminnm_f32
_mm256_min_epu8
vminnm_f64
_mm256_min_epu32
vminnmv_f16
vminq_f64
_mm_min_epi8
_mm_min_epu8
vmaxnmq_f32
vmin_f16
vminv_f16
_mm_min_epu32
vmin_s16
_m_pminsw
vminvq_f16
vmaxnm_f32
vminnmvq_f16
_mm256_min_epi8
vmin_f64
vmin_u8
_mm_min_epi16
_mm256_min_pd
_mm256_min_ps
vmin_s8
vminnmh_f16
vminnmq_f64
vminq_f16
_mm_min_pd
_mm_min_ss
_mm256_min_epi16
vminnmq_f32
vmin_u16
_mm_min_sd
_mm_min_pu8
vmaxnm_f64
vmin_f32
_mm_min_ps
_mm256_min_epi32
_mm256_min_epu16
vmaxnmq_f64
vpmins_f32
vpminq_s16
vpminnms_f32
_mm_minpos_epu16
vpminq_s8
vpminq_f32
vpminq_u16
vpminnmq_f16
vpminq_u8
vpminnm_f32
vpmin_s8
vpmin_u16
vpminq_u32
vpmin_f16
vpminq_f64
vpmin_s32
vpmin_u8
vpminqd_f64
vpminnmqd_f64
vpminq_s32
vpmin_s16
vpminnmq_f64
vpminq_f16
vpminnmq_f32
vpmin_u32
vpminnm_f16
vpmin_f32
vec_packs
vec_packsu
_mm_extract_epi16
_mm256_unpackhi_epi16
_mm_unpackhi_epi8
_mm_unpackhi_epi64
_mm256_unpackhi_epi64
_mm256_unpackhi_epi8
_mm_unpackhi_epi32
vec_unpackh
_mm_unpackhi_epi16
_mm_unpackhi_pd
_mm256_unpackhi_epi32
_mm_maskz_shufflelo_epi16
_mm512_maskz_shufflelo_epi16
_mm_mask_shufflelo_epi16
_mm256_maskz_shufflelo_epi16
_mm512_mask_shufflelo_epi16
_mm256_mask_shufflelo_epi16
vec_extract_exp
_mm256_mask_broadcast_i32x2
_mm_broadcast_ss
_mm256_broadcastsi128_si256
_mm256_broadcastq_epi64
_mm256_broadcastsd_pd
_mm256_mask_broadcast_f64x2
_mm_broadcastd_epi32
_mm512_maskz_broadcast_i64x4
_mm512_mask_broadcast_f64x4
_mm256_broadcast_i64x2
_mm256_maskz_broadcast_f64x2
_mm256_maskz_broadcast_i32x2
_mm256_broadcastss_ps
_mm512_maskz_broadcast_f32x2
_mm512_mask_broadcast_i32x2
_mm256_broadcastb_epi8
_mm256_broadcast_f64x2
_mm512_mask_broadcast_f32x4
_mm256_mask_broadcast_i32x4
_mm256_maskz_broadcast_f32x4
_mm512_broadcast_i32x2
_mm512_maskz_broadcast_i64x2
_mm256_maskz_broadcast_i32x4
_mm256_mask_broadcast_f32x2
_mm512_broadcast_f32x8
_mm256_broadcast_ss
_mm512_mask_broadcast_f32x8
_mm256_mask_broadcast_i64x2
_mm512_mask_broadcast_i64x2
_mm256_broadcastmb_epi64
_mm512_maskz_broadcast_f64x4
_mm512_broadcastmb_epi64
_mm256_maskz_broadcast_f32x2
_mm512_mask_broadcast_i64x4
_mm256_broadcast_sd
_mm_broadcastmw_epi32
_mm512_maskz_broadcast_i32x2
_mm512_mask_broadcast_f32x2
_mm512_maskz_broadcast_f32x4
_mm512_broadcast_f64x2
_mm_broadcastmb_epi64
_mm512_mask_broadcast_f64x2
_mm_broadcastsd_pd
_mm_broadcast_i32x2
_mm512_maskz_broadcast_i32x8
_mm256_broadcast_f32x2
_mm256_broadcast_f32x4
_mm512_mask_broadcast_i32x8
_mm256_broadcast_i32x4
_mm_broadcastb_epi8
_mm_broadcastq_epi64
_mm256_broadcastmw_epi32
_mm_maskz_broadcast_i32x2
_mm512_broadcast_i64x4
_mm256_maskz_broadcast_i64x2
_mm512_maskz_broadcast_i32x4
_mm512_broadcast_i64x2
_mm256_broadcastd_epi32
_mm512_mask_broadcast_i32x4
_mm512_maskz_broadcast_f64x2
_mm256_broadcast_i32x2
_mm_broadcastss_ps
_mm512_broadcast_f64x4
_mm_broadcastw_epi16
_mm512_broadcastmw_epi32
_mm512_broadcast_f32x2
_mm512_broadcast_f32x4
_mm_broadcastsi128_si256
_mm256_broadcast_ps
_mm_mask_broadcast_i32x2
_mm512_broadcast_i32x4
_mm512_maskz_broadcast_f32x8
_mm512_broadcast_i32x8
_mm256_mask_broadcast_f32x4
_mm256_broadcast_pd
_mm512_maskz_unpacklo_epi8
_mm_maskz_unpacklo_epi8
_mm256_mask_unpacklo_epi8
_mm_mask_unpacklo_epi8
_mm256_maskz_unpacklo_epi8
_mm512_mask_unpacklo_epi8
_mm256_maskz_unpacklo_pd
_mm512_maskz_unpacklo_pd
_mm256_mask_unpacklo_pd
_mm_mask_unpacklo_pd
_mm_maskz_unpacklo_pd
_mm512_mask_unpacklo_pd
_mm_mask_unpacklo_epi64
_mm256_mask_unpacklo_epi64
_mm512_maskz_unpacklo_epi64
_mm512_mask_unpacklo_epi64
_mm256_maskz_unpacklo_epi64
_mm_maskz_unpacklo_epi64
_mm512_mask_unpacklo_ps
_mm512_maskz_unpacklo_ps
_mm_mask_unpacklo_ps
_mm_maskz_unpacklo_ps
_mm256_maskz_unpacklo_ps
_mm256_mask_unpacklo_ps
_mm_mask_unpacklo_epi16
_mm256_maskz_unpacklo_epi16
_mm512_maskz_unpacklo_epi16
_mm_maskz_unpacklo_epi16
_mm512_mask_unpacklo_epi16
_mm256_mask_unpacklo_epi16
_mm_maskz_unpacklo_epi32
_mm512_maskz_unpacklo_epi32
_mm_mask_unpacklo_epi32
_mm256_mask_unpacklo_epi32
_mm256_maskz_unpacklo_epi32
_mm512_mask_unpacklo_epi32
vec_pack
_mm512_bitshuffle_epi64_mask
_mm_shuffle_epi32
_mm256_shuffle_pd
_mm256_shuffle_epi32
_mm256_mask_bitshuffle_epi64_mask
_mm_shuffle_pd
_mm_shuffle_epi8
_mm_bitshuffle_epi64_mask
_mm_mask_bitshuffle_epi64_mask
_mm_shuffle_ps
_mm256_shuffle_epi8
_mm512_mask_bitshuffle_epi64_mask
_mm_shuffle_pi8
_mm256_shuffle_ps
_mm256_bitshuffle_epi64_mask
_m_pshufw
_mm_shuffle_pi16
_mm256_mask_shuffle_ps
_mm512_mask_shuffle_ps
_mm_mask_shuffle_ps
_mm512_maskz_shuffle_ps
_mm256_maskz_shuffle_ps
_mm_maskz_shuffle_ps
_mm256_maskz_shuffle_epi32
_mm256_mask_shuffle_epi32
_mm_mask_shuffle_epi32
_mm_maskz_shuffle_epi32
_mm512_maskz_shuffle_epi32
_mm512_mask_shuffle_epi32
_mm256_maskz_shuffle_epi8
_mm_maskz_shuffle_epi8
_mm512_maskz_shuffle_epi8
_mm256_mask_shuffle_epi8
_mm_mask_shuffle_epi8
_mm512_mask_shuffle_epi8
_mm256_mask_shuffle_pd
_mm256_maskz_shuffle_pd
_mm_maskz_shuffle_pd
_mm512_maskz_shuffle_pd
_mm512_mask_shuffle_pd
_mm_mask_shuffle_pd
vec_extract_fp32_from_shorth
vec_mergel
vqtbx4q_p8
vtbx3_s8
vtbx1_s8
vqtbx2_s8
vqtbx2q_u8
vtbx2_s8
vtbx4_u8
vqtbx1q_p8
vqtbx2q_s8
vqtbx2_u8
vtbx2_p8
vqtbx1_p8
vtbx1_p8
vqtbx4q_u8
vqtbx3_s8
vqtbx1q_u8
vqtbx2q_p8
vqtbx4_s8
vqtbx4q_s8
vtbx3_u8
vqtbx4_p8
vqtbx1_u8
vtbx1_u8
vqtbx4_u8
vtbx4_s8
vqtbx2_p8
vqtbx3_u8
vqtbx1q_s8
vqtbx3_p8
vtbx3_p8
vqtbx3q_p8
vqtbx3q_s8
vqtbx3q_u8
vtbx4_p8
vtbx2_u8
vqtbx1_s8
_mm256_blend_epi16
_mm512_mask_blend_ph
_mm_mask_blend_ps
_mm_mask_blend_ph
_mm256_blend_ps
_mm256_mask_blend_ps
_mm512_mask_blend_epi16
_mm_mask_blend_epi16
_mm512_mask_blend_epi8
_mm_blendv_ps
_mm256_blendv_epi8
_mm_blend_ps
_mm512_mask_blend_epi64
_mm256_blend_epi32
_mm256_mask_blend_epi32
_mm_mask_blend_epi64
_mm_blendv_pd
_mm512_mask_blend_ps
_mm256_mask_blend_ph
_mm_blendv_epi8
_mm256_mask_blend_epi16
_mm256_mask_blend_epi64
_mm256_blend_pd
_mm_mask_blend_epi8
_mm_mask_blend_epi32
_mm_blend_epi32
_mm_blend_pd
_mm_blend_epi16
_mm256_mask_blend_epi8
_mm512_mask_blend_epi32
vec_mergeo
_mm512_maskz_permutex2var_ps
_mm256_mask_permutex2var_ps
_mm512_mask_permutexvar_ps
_mm256_maskz_permutexvar_ps
_mm512_mask_permutex2var_ps
_mm512_mask2_permutex2var_ps
_mm_maskz_permutex2var_ps
_mm_mask2_permutex2var_ps
_mm256_mask_permutexvar_ps
_mm256_maskz_permutex2var_ps
_mm512_maskz_permutexvar_ps
_mm256_mask2_permutex2var_ps
_mm_mask_permutex2var_ps
_mm_mask_permutexvar_epi8
_mm_mask_permutex2var_epi8
_mm_mask2_permutex2var_epi8
_mm512_mask2_permutex2var_epi8
_mm512_mask_permutex2var_epi8
_mm256_mask_permutexvar_epi8
_mm256_mask2_permutex2var_epi8
_mm512_mask_permutexvar_epi8
_mm_maskz_permutex2var_epi8
_mm256_maskz_permutexvar_epi8
_mm256_mask_permutex2var_epi8
_mm512_maskz_permutex2var_epi8
_mm512_maskz_permutexvar_epi8
_mm_maskz_permutexvar_epi8
_mm256_maskz_permutex2var_epi8
_mm256_mask2_permutex2var_pd
_mm512_mask_permutexvar_pd
_mm_mask_permutex2var_pd
_mm256_mask_permutex2var_pd
_mm256_mask_permutexvar_pd
_mm512_mask_permutex2var_pd
_mm256_maskz_permutexvar_pd
_mm256_maskz_permutex2var_pd
_mm512_maskz_permutexvar_pd
_mm_mask2_permutex2var_pd
_mm512_mask2_permutex2var_pd
_mm_maskz_permutex2var_pd
_mm512_maskz_permutex2var_pd
_mm512_mask_permutex2var_epi32
_mm_maskz_permutex2var_epi32
_mm512_mask2_permutex2var_epi32
_mm256_maskz_permutex2var_epi32
_mm512_maskz_permutexvar_epi32
_mm256_mask_permutex2var_epi32
_mm_mask2_permutex2var_epi32
_mm_mask_permutex2var_epi32
_mm512_maskz_permutex2var_epi32
_mm256_maskz_permutexvar_epi32
_mm256_mask_permutexvar_epi32
_mm256_mask2_permutex2var_epi32
_mm512_mask_permutexvar_epi32
_mm256_mask_permutex2var_epi16
_mm256_maskz_permutex2var_epi16
_mm_mask_permutexvar_epi16
_mm256_mask2_permutex2var_epi16
_mm_maskz_permutex2var_epi16
_mm_mask2_permutex2var_epi16
_mm512_maskz_permutex2var_epi16
_mm512_mask_permutexvar_epi16
_mm512_mask_permutex2var_epi16
_mm512_mask2_permutex2var_epi16
_mm_maskz_permutexvar_epi16
_mm512_maskz_permutexvar_epi16
_mm_mask_permutex2var_epi16
_mm256_maskz_permutexvar_epi16
_mm256_mask_permutexvar_epi16
_mm_mask_permutex2var_epi64
_mm512_maskz_permutex2var_epi64
_mm256_maskz_permutex2var_epi64
_mm512_mask_permutex2var_epi64
_mm512_mask2_permutex2var_epi64
_mm512_mask_permutexvar_epi64
_mm256_mask_permutex2var_epi64
_mm512_maskz_permutexvar_epi64
_mm256_mask2_permutex2var_epi64
_mm_maskz_permutex2var_epi64
_mm256_maskz_permutexvar_epi64
_mm_mask2_permutex2var_epi64
_mm256_mask_permutexvar_epi64
vec_extract4b
vec_mergeh
_mm256_shufflehi_epi16
_mm_shufflehi_epi16
_mm_permute_ps
vec_bperm
vec_extract_fp32_from_shortl
_mm256_unpacklo_epi8
_mm_unpacklo_pd
_mm_unpacklo_epi64
_mm256_unpacklo_epi64
_mm_unpacklo_epi16
_mm_unpacklo_epi32
_mm256_unpacklo_epi32
_mm256_unpacklo_epi16
_mm_unpacklo_epi8
vec_unpackl
vzip2q_p8
_mm_unpacklo_ps
vzip2q_u16
vzip2q_f32
_mm256_unpacklo_pd
vzip2q_u64
vzip2_f32
vzip2q_s16
vzip2q_p16
vzip2q_u32
vzip2_u32
vzip2_s8
vzip2q_u8
vzip2_p16
vzip2_u8
vzip2q_s64
vzip2q_p64
vzip2_p8
vzip2q_s8
vzip2_u16
vzip2q_s32
_mm256_unpacklo_ps
vzip2_s16
vzip2q_f64
vzip2_s32
_mm256_maskz_shufflehi_epi16
_mm512_mask_shufflehi_epi16
_mm_mask_shufflehi_epi16
_mm256_mask_shufflehi_epi16
_mm_maskz_shufflehi_epi16
_mm512_maskz_shufflehi_epi16
vrev64q_s8
vrev32q_s8
vrev64q_s16
vtrnq_p8
vrev64q_p8
vtrnq_u16
vtrnq_p16
vrev16q_u8
vrev64q_f16
vtrnq_f32
vec_reve
vrev64q_p16
vrev16q_s8
vtrnq_u32
vrev64q_u8
vrev64q_f32
vrev32q_p8
vrev32q_s16
vtrnq_s16
vrev64q_s32
vtrnq_u8
vrev16q_p8
vtrnq_s8
vrev32q_u8
vrev32q_u16
vrev64_f16
vrev64q_u16
vrev64q_u32
vtrnq_s32
vtrn1_s8
vtrn1_f16
vtrn1_s16
vtrn1q_f64
vtrn1q_f16
vtrn1q_s16
vtrn2_u16
vtrn2q_p16
vtrn1_f32
vtrn1_u32
vtrn2q_s32
vtrn2q_s64
vtrn1q_p16
vtrn2_u32
vtrn1q_s64
vtrn2q_u64
vtrn1q_u64
vtrn1q_u32
vtrn2q_u8
vtrn_s8
vtrn1q_s32
vtrn2_f32
vtrn1q_f32
vtrn2q_s16
vtrn_u8
vtrn2_u8
vtrn1q_u16
vtrn_f16
vtrn1_u16
vtrn1q_p8
vtrn2_s32
vtrn1_p16
vtrn_u32
vtrn_f32
vtrn_p8
vtrn2_s16
vtrn1_u8
vtrn2_f16
vtrnq_f16
vtrn2_p16
vtrn2q_f64
vtrn2_p8
vtrn2q_p8
vtrn2q_f32
vtrn_u16
vtrn1q_p64
vtrn1_p8
vtrn1_s32
vtrn1q_u8
vtrn2q_f16
vtrn_s16
vtrn2_s8
vtrn2q_u32
vtrn_p16
vtrn1q_s8
vuzp2q_p16
vtrn2q_u16
vtrn2q_p64
vtrn2q_s8
vtrn_s32
vqtbl1q_s8
vtbl1_s8
vqtbl4q_p8
vtbl2_p8
vqtbl2_u8
vqtbl3_s8
vqtbl2q_u8
vqtbl3q_s8
vqtbl3_u8
vqtbl2q_p8
vqtbl4q_u8
vqtbl2_p8
vqtbl1q_u8
vtbl2_s8
vqtbl2q_s8
vtbl2_u8
vtbl4_p8
vtbl3_s8
vqtbl1q_p8
vqtbl1_u8
vqtbl3_p8
vtbl4_s8
vqtbl3q_p8
vtbl3_p8
vqtbl4q_s8
vqtbl4_s8
vtbl4_u8
vtbl1_p8
vtbl1_u8
vqtbl1_p8
vtbl3_u8
vqtbl4_u8
vqtbl1_s8
vqtbl3q_u8
vqtbl2_s8
vqtbl4_p8
vec_permxor
vec_mergee
_mm256_permutevar_pd
_mm256_permute_ps
_mm256_permutevar8x32_epi32
_mm_permute_pd
_mm_permutevar_pd
_mm256_permutevar_ps
vec_perm
_mm256_permute2f128_pd
_mm256_permute2f128_si256
_mm256_permute2f128_ps
_mm256_permute_pd
_mm256_permute2x128_si256
_mm_permutevar_ps
_mm256_permute4x64_epi64
_mm256_permute4x64_pd
vec_extract_sig
vrev64_s32
vrev64_s8
vrev64_p8
vrev16_u8
vrev32q_p16
vrev64_f32
vrev64_s16
vrev64_u32
vrev16_p8
vrev32_s8
vrev32_p16
vrev64_u8
vec_revb
vrev32_p8
vrev32_s16
vrev32_u16
vrev32_u8
vrev64_u16
vrev16_s8
vrev64_p16
_mm256_blendv_ps
_mm256_blendv_pd
_mm_mask_blend_pd
_mm512_mask_blend_pd
_mm256_mask_blend_pd
vdupb_laneq_s8
vdups_laneq_f32
vdupd_laneq_u64
vdupd_lane_u64
_mm256_extractf128_ps
vdupb_laneq_u8
vdupb_lane_s8
vduph_lane_s16
vduph_laneq_u16
vdupb_lane_p8
_mm_extract_epi8
vduph_lane_p16
vduph_lane_u16
_m_pextrw
_mm256_extract_epi8
vec_extract
vdupd_laneq_f64
vdups_lane_f32
_mm256_extractf128_si256
_mm256_extract_epi64
vduph_laneq_p16
vduph_laneq_s16
_mm256_extract_epi32
_mm256_extracti128_si256
_mm_extract_ps
vdupd_laneq_s64
_mm_extract_pi16
vdups_laneq_s32
_mm256_extract_epi16
vdupd_lane_s64
vdupb_laneq_p8
_mm_extract_epi32
_mm256_extractf128_pd
vdupd_lane_f64
vdups_laneq_u32
vdups_lane_s32
vdups_lane_u32
vdupb_lane_u8
_mm_extract_epi64
_mm256_mask_unpackhi_epi64
_mm_mask_unpackhi_epi64
_mm256_maskz_unpackhi_epi8
_mm512_mask_unpackhi_epi64
_mm_maskz_unpackhi_epi64
_mm256_maskz_unpackhi_epi64
_mm512_maskz_unpackhi_epi64
_mm256_mask_unpackhi_epi32
_mm512_mask_unpackhi_epi32
_mm512_maskz_unpackhi_epi32
_mm_maskz_unpackhi_epi32
_mm256_maskz_unpackhi_epi32
_mm_mask_unpackhi_epi32
_mm256_mask_unpackhi_epi8
_mm_mask_unpackhi_epi8
_mm512_mask_unpackhi_epi8
_mm512_maskz_unpackhi_epi8
_mm_maskz_unpackhi_epi8
_mm_mask_unpackhi_pd
_mm256_maskz_unpackhi_pd
_mm512_maskz_unpackhi_pd
_mm_maskz_unpackhi_pd
_mm256_mask_unpackhi_pd
_mm512_mask_unpackhi_pd
_mm256_mask_unpackhi_ps
_mm256_maskz_unpackhi_ps
_mm_mask_unpackhi_ps
_mm512_maskz_unpackhi_ps
_mm_maskz_unpackhi_ps
_mm512_mask_unpackhi_ps
_mm256_maskz_unpackhi_epi16
_mm512_mask_unpackhi_epi16
_mm256_mask_unpackhi_epi16
_mm512_maskz_unpackhi_epi16
_mm_maskz_unpackhi_epi16
_mm_mask_unpackhi_epi16
vuzpq_u16
vuzpq_p8
vuzp1_s8
vzipq_u8
vzipq_u32
vzip1q_p64
vzipq_f32
vzipq_s8
vuzpq_u32
vzipq_u16
vzip1_s32
vzip1_p16
vzip1_s8
vzipq_s32
vzip1_p8
_mm256_unpackhi_ps
vuzpq_u8
vzip1q_u32
vzip1_u32
vuzpq_f32
vuzpq_s8
vzip1q_u16
vzip1_s16
vzipq_s16
vzip1q_f32
vzip1_f32
vzip1q_p8
vzip1q_s8
_mm256_unpackhi_pd
vzip1q_u8
vuzpq_p16
vzip1q_u64
vzip1q_s16
vzipq_p8
vzip1_u16
vzip1q_f64
_mm_unpackhi_ps
vzip1_u8
vzip1q_p16
vuzpq_s16
vuzpq_s32
vzip1q_s32
vzipq_p16
vzip1q_s64
vec_packpx
_mm256_shufflelo_epi16
_mm_shufflelo_epi16
_mm_maskmove_si64
_mm256_movemask_ps
_m_maskmovq
_mm256_movemask_pd
_mm256_movemask_epi8
_m_pmovmskb
_mm_movemask_epi8
_mm_maskmoveu_si128
_mm_movepi64_pi64
_mm_movemask_pi8
_mm_movemask_pd
_mm_movemask_ps
_mm_mask_expand_epi64
_mm_maskz_expand_epi64
_mm256_maskz_expand_epi64
_mm256_mask_expand_epi64
_mm512_mask_expand_epi64
_mm512_maskz_expand_epi64
_mm_maskz_expand_epi8
_mm_mask_expand_epi8
_mm512_maskz_expand_epi8
_mm512_mask_expand_epi8
_mm256_mask_expand_epi8
_mm256_maskz_expand_epi8
_mm256_maskz_expand_epi16
_mm_mask_expand_epi16
_mm256_mask_expand_epi16
_mm512_maskz_expand_epi16
_mm_maskz_expand_epi16
_mm512_mask_expand_epi16
vbslq_p64
vbsl_f64
vbslq_u64
vbsl_u64
vbsl_s64
vbslq_s64
vec_sel
vbsl_p64
vbslq_f64
vbslq_s16
vbslq_f16
vec_sel
vbslq_p16
vbsl_s16
vbsl_u16
vbsl_p16
vbsl_f16
vbslq_u16
vbsl_f32
vbslq_u32
vbslq_s32
vbslq_f32
vec_sel
vbsl_s32
vbsl_u32
vbsl_u8
vbsl_s8
vbsl_p8
vbslq_s8
vbslq_u8
vbslq_p8
vec_sel
_mm256_maskz_expand_ps
_mm512_maskz_expand_ps
_mm_maskz_expand_ps
_mm512_mask_expand_ps
_mm_mask_expand_ps
_mm256_mask_expand_ps
_mm512_mask_expand_pd
_mm_maskz_expand_pd
_mm256_mask_expand_pd
_mm256_maskz_expand_pd
_mm_mask_expand_pd
_mm512_maskz_expand_pd
_mm_maskz_expand_epi32
_mm256_maskz_expand_epi32
_mm512_mask_expand_epi32
_mm512_maskz_expand_epi32
_mm_mask_expand_epi32
_mm256_mask_expand_epi32
_mm512_2intersect_epi64
_mm_2intersect_epi64
_mm512_2intersect_epi32
_mm_2intersect_epi32
_mm256_2intersect_epi32
_mm256_2intersect_epi64
vec_first_mismatch_index
vec_first_mismatch_or_eos_index
vec_first_match_or_eos_index
vec_first_match_index
vec_any_le
vec_any_nlt
_mm_cmpnge_sd
_mm_comige_ss
_mm_ucomige_ss
_mm_cmpord_ss
_mm_cmpord_pd
_mm_cmpord_ps
_mm_comineq_ss
_mm_ucomineq_ss
vceq_f16
vceqh_f16
vceqq_f16
vec_eqv
vec_all_gt
_mm_testz_pd
_mm256_testz_ps
_mm256_testz_pd
_mm_testc_ps
_mm256_testnzc_si256
_mm256_testz_si256
_mm256_testnzc_ps
_mm256_testnzc_pd
_mm256_testc_si256
_mm_testz_ps
_mm256_testc_pd
_mm_testnzc_ps
_mm256_testc_ps
_mm_testc_pd
_mm_testnzc_pd
vec_any_ngt
vec_all_ne
vec_all_nlt
_mm_comilt_ss
_mm_ucomilt_ss
_mm_comieq_ss
_mm_comile_sd
_mm_cmple_sd
_mm_cmpnlt_pd
_mm_cmpnlt_ss
_mm_cmpnlt_ps
_mm_cmpnle_pd
_mm_cmpnge_pd
_m_pminub
_mm_cmpngt_sd
vec_any_ge
_mm_cmpge_pd
vec_any_nan
vec_cmpnez
_mm_cmpngt_pd
_mm_comieq_sd
vec_all_lt
_mm256_conflict_epi32
_mm_ucomieq_ss
_mm_cmpnle_sd
_mm_cmpnlt_sd
_mm_comige_sd
_mm_comile_ss
_mm_ucomile_ss
vec_all_nle
vec_any_numeric
vec_all_numeric
vec_cmpb
vec_all_ngt
_mm_cmpunord_sd
vcgez_s16
_mm512_cmpge_epi8_mask
vceqq_s8
_mm256_mask_cmpge_epi64_mask
_mm_mask_cmpge_epu32_mask
vceqq_f32
_mm256_mask_cmpge_epu16_mask
_mm256_cmpge_epi8_mask
vcge_s32
vcgeq_f32
_mm512_mask_cmpge_epi64_mask
vcgeq_u64
vcgez_s32
vcgeq_s64
_mm512_mask_cmpge_epu64_mask
vcgeh_f16
_mm_cmpge_epu64_mask
vcge_s8
_mm256_cmpge_epu8_mask
_mm_mask_cmpge_epi8_mask
_mm_mask_cmpge_epi64_mask
vcge_u32
vceqq_u32
_mm_cmpge_epi8_mask
vcgezs_f32
_mm256_cmpge_epi16_mask
_mm256_cmpge_epu64_mask
_mm256_mask_cmpge_epi16_mask
vcge_s64
vcgezq_s64
vcges_f32
_mm256_cmpge_epu32_mask
_mm_cmpge_epi16_mask
vceqq_u8
_mm512_mask_cmpge_epi8_mask
_mm512_cmpge_epi32_mask
_mm256_cmpge_epi32_mask
_mm256_mask_cmpge_epu32_mask
vcgezq_f64
vcge_u16
vcgezq_s32
_mm512_mask_cmpge_epi16_mask
_mm512_mask_cmpge_epu32_mask
_mm512_mask_cmpge_epu8_mask
vcge_f32
_mm_cmpge_epi32_mask
_mm256_cmpge_epu16_mask
_mm512_cmpge_epu64_mask
vcgezd_f64
_mm512_cmpge_epi64_mask
_mm512_mask_cmpge_epi32_mask
vceqq_s32
vcageq_f32
vcgeq_s32
_mm_mask_cmpge_epi32_mask
vcge_u8
vcgez_s8
_mm512_cmpge_epu32_mask
_mm_mask_cmpge_epu16_mask
vcgezq_s8
_mm_cmpge_ss
vcge_s16
_mm_ucomige_sd
vceqq_p8
_mm_mask_cmpge_epu64_mask
vcge_u64
_mm512_mask_cmpge_epu16_mask
vcgeq_u32
vcged_f64
vcged_s64
_mm_cmpge_epu32_mask
vcgeq_f16
vec_cmpge
_mm256_mask_cmpge_epi32_mask
vcge_f16
vcge_f64
vcged_u64
_mm_cmpge_epu16_mask
_mm256_mask_cmpge_epu64_mask
vcgez_f64
_mm_cmpge_epi64_mask
vcgeq_f64
vcgeq_u16
vcgez_f32
vcgeq_s8
_mm_mask_cmpge_epi16_mask
vcgez_s64
vcgeq_s16
_mm_cmpge_epu8_mask
vceqq_s16
_mm512_cmpge_epu16_mask
_mm_cmpge_ps
_mm512_cmpge_epi16_mask
vceqq_u16
vcgezq_s16
vcgezd_s64
vcgeq_u8
_mm512_cmpge_epu8_mask
_mm256_cmpge_epi64_mask
vcgezq_f32
_mm_mask_cmpge_epu8_mask
_mm256_mask_cmpge_epu8_mask
_mm256_mask_cmpge_epi8_mask
_mm_cmpnge_ss
_mm_cmpnge_ps
vec_any_out
vec_all_nan
_mm_cmpge_sd
_mm_cmpunord_pd
_mm_cmpunord_ss
_mm_cmpunord_ps
vec_any_ne
_mm_test_mix_ones_zeros
_mm_testz_si128
vmvnq_p8
vtstq_u16
vtstq_s8
vtstq_s16
vtstq_s32
vtstq_u8
vtstq_p8
_mm_testc_si128
_mm_testnzc_si128
_mm_comile_sh
_mm_ucomieq_sd
_mm_comineq_sh
_mm_comigt_sh
_mm_comieq_sh
_mm_comilt_sh
_mm_comi_sh
_mm_comige_sh
_mm_cmpgt_pd
_mm_cmpgt_sd
vec_any_gt
_mm_cvtpu8_ps
_mm_cvtpu16_ps
vec_all_nge
vec_any_nge
_mm_cmpistrm
_mm_cmpistro
_mm_cmpestra
_mm_cmpistrz
_mm_cmpistrs
_mm_cmpistrc
_mm_cmpistra
_mm_cmpistri
vec_any_eq
vec_all_le
_mm_cmplt_epi16
_mm_cmplt_pd
vcltd_f64
_mm_cmplt_epi64_mask
vclt_u64
vcltz_s32
_mm_cmplt_epi8_mask
vcltq_s32
vcltz_f64
vcltq_u8
vclt_u32
vec_cmplt
_mm_cmplt_epi16_mask
vclts_f32
_mm256_cmplt_epi32_mask
vcaltq_f32
_mm256_mask_cmplt_epu16_mask
vcltzd_s64
_mm_mask_cmplt_epu16_mask
vcltzq_f64
vcltzq_s64
vclt_f32
_mm_cmplt_epu16_mask
_mm_cmplt_ss
vcltq_f32
_mm512_mask_cmplt_epu32_mask
_mm512_mask_cmplt_epi64_mask
vcltq_s16
_mm256_cmplt_epi8_mask
_mm256_mask_cmplt_epi8_mask
_mm_cmplt_epi8
_mm256_mask_cmplt_epi16_mask
_mm_mask_cmplt_epi64_mask
_mm_cmplt_ps
_mm512_mask_cmplt_epu16_mask
_mm_mask_cmplt_epi32_mask
_mm512_cmplt_epi64_mask
_mm_cmplt_epu32_mask
_mm512_cmplt_epu16_mask
vclt_s8
_mm512_cmplt_epu64_mask
vcltzq_s8
vclt_s64
_mm_mask_cmplt_epi8_mask
_mm_cmplt_epi32
_mm_mask_cmplt_epu64_mask
vclt_f64
vclth_f16
_mm_mask_cmplt_epi16_mask
_mm512_mask_cmplt_epu64_mask
_mm512_mask_cmplt_epi16_mask
vcltzq_s16
_mm256_mask_cmplt_epu32_mask
_mm256_mask_cmplt_epu64_mask
_mm_cmplt_epu64_mask
vcltd_u64
vcltzd_f64
_mm256_cmplt_epi16_mask
vcltq_s8
_mm512_cmplt_epi8_mask
vcltq_u64
_mm_cmplt_epu8_mask
vcltz_f32
vcltq_u16
_mm512_mask_cmplt_epu8_mask
vcltz_s64
vclt_u16
_mm_comilt_sd
vclt_s16
vclt_f16
_mm256_mask_cmplt_epu8_mask
_mm_mask_cmplt_epu32_mask
vcltq_f64
_mm256_cmplt_epu32_mask
_mm256_cmplt_epu16_mask
_mm256_cmplt_epi64_mask
vcltq_f16
vclt_u8
_mm512_cmplt_epu8_mask
_mm_ucomilt_sd
vcltzq_s32
_mm512_cmplt_epi32_mask
_mm512_cmplt_epi16_mask
vcltzq_f32
_mm256_mask_cmplt_epi32_mask
_mm256_cmplt_epu8_mask
vcltz_s16
_mm512_mask_cmplt_epi8_mask
vclt_s32
vcltd_s64
_mm_mask_cmplt_epu8_mask
vcltzs_f32
_mm512_cmplt_epu32_mask
_mm256_cmplt_epu64_mask
vcltz_s8
_mm512_mask_cmplt_epi32_mask
_mm_cmplt_epi32_mask
_mm256_mask_cmplt_epi64_mask
vcltq_s64
vcltq_u32
vec_any_nle
_mm512_cmpeq_epi8_mask
_mm_cmpeq_ps
_mm512_cmpeq_epu8_mask
_mm_cmpeq_ss
_mm512_cmpeq_epu16_mask
_mm_cmpeq_epi8_mask
_mm512_cmpeq_epu64_mask
_mm512_cmpeq_epi64_mask
_mm_cmpeq_epi64_mask
_mm512_mask_cmpeq_epu32_mask
_mm256_cmpeq_epi64
_mm256_cmpeq_epi8_mask
_mm_cmpeq_epi32
_mm_mask_cmpeq_epi16_mask
_mm_cmpeq_epi32_mask
_mm256_cmpeq_epi16
_mm256_cmpeq_epu8_mask
_mm_mask_cmpeq_epu8_mask
_mm512_mask_cmpeq_epu16_mask
_mm512_cmpeq_epi16_mask
_mm256_cmpeq_epi8
_mm256_cmpeq_epi32_mask
_mm512_mask_cmpeq_epu64_mask
_mm256_mask_cmpeq_epu8_mask
_mm_cmpeq_epu8_mask
_mm512_mask_cmpeq_epi8_mask
_mm256_mask_cmpeq_epi8_mask
_mm_mask_cmpeq_epu32_mask
_mm256_mask_cmpeq_epi64_mask
_mm512_mask_cmpeq_epi32_mask
_mm_mask_cmpeq_epu16_mask
_mm_cmpeq_epi16_mask
_mm256_cmpeq_epi32
_mm_cmpeq_epi8
_mm_cmpeq_sd
_mm512_cmpeq_epu32_mask
_mm256_cmpeq_epu32_mask
_mm_cmpeq_epu16_mask
_mm256_mask_cmpeq_epi32_mask
_mm_mask_cmpeq_epi32_mask
_mm256_mask_cmpeq_epu16_mask
_mm_mask_cmpeq_epu64_mask
vec_cmpeq
_mm_cmpeq_epi64
_mm_mask_cmpeq_epi8_mask
_mm_cmpeq_epu32_mask
_mm_cmpeq_epi16
_mm256_mask_cmpeq_epu32_mask
_mm_cmpeq_epu64_mask
_mm512_mask_cmpeq_epu8_mask
_mm256_mask_cmpeq_epu64_mask
_mm256_mask_cmpeq_epi16_mask
_mm256_cmpeq_epi16_mask
_mm512_mask_cmpeq_epi64_mask
_mm256_cmpeq_epi64_mask
_mm_mask_cmpeq_epi64_mask
_mm_cmpeq_pd
_mm256_cmpeq_epu64_mask
_mm256_cmpeq_epu16_mask
_mm512_mask_cmpeq_epi16_mask
vec_test_data_class
vec_all_ge
vec_all_eq
_mm256_mask_cmpgt_epi64_mask
_mm256_cmpgt_epu32_mask
vcgt_f32
_mm256_cmpgt_epi64_mask
_mm_cmpgt_epu8_mask
_mm256_mask_cmpgt_epu8_mask
_mm_cmpgt_epi8
_mm_cmpgt_epi32_mask
_mm512_cmpgt_epi32_mask
_mm512_mask_cmpgt_epu32_mask
_mm_mask_cmpgt_epu8_mask
_mm_cmpgt_epi8_mask
vcgtq_u64
vcgtzq_f64
_mm_cmpgt_epi16
_mm_cmpgt_epi64_mask
vcgtd_s64
vcgtzs_f32
vcgt_f64
vcgt_u32
_mm512_cmpgt_epu8_mask
_mm_mask_cmpgt_epi64_mask
_mm512_mask_cmpgt_epi32_mask
_mm512_mask_cmpgt_epu8_mask
_mm_cmpgt_ps
vcgtzq_s16
_mm_mask_cmpgt_epi8_mask
vcgtq_f64
vcgtq_u16
vcgth_f16
vcgtz_s64
_mm256_cmpgt_epi32_mask
vcgtzd_f64
vcgt_s64
_mm_cmpgt_epu64_mask
_mm256_cmpgt_epu8_mask
_mm512_cmpgt_epu64_mask
_mm256_mask_cmpgt_epi32_mask
vcgt_s8
_mm512_mask_cmpgt_epu16_mask
_mm512_cmpgt_epu32_mask
_mm256_cmpgt_epi16_mask
vcgt_s32
_mm_mask_cmpgt_epi16_mask
_mm512_mask_cmpgt_epi64_mask
_mm256_mask_cmpgt_epu16_mask
vcgtq_u32
_mm256_cmpgt_epu64_mask
vcgtz_s8
vcgt_s16
_mm256_cmpgt_epi8
vcgtq_u8
vcgtzq_f32
vcgtq_f32
vcgt_u16
_mm_cmpgt_epu16_mask
vcgtz_s16
_mm512_mask_cmpgt_epu64_mask
_mm_mask_cmpgt_epu16_mask
_mm256_cmpgt_epi16
_mm_cmpgt_epi16_mask
vcgtzq_s8
_mm256_cmpgt_epi64
vcgtq_s64
vcgtz_f32
vcgtq_s32
_mm_cmpgt_epi64
vcgtzd_s64
vcgt_u64
vcagtq_f32
_mm512_mask_cmpgt_epi8_mask
vcgtzq_s64
vcgtz_s32
vcgtz_f64
vcgtd_f64
vcgt_f16
_mm256_cmpgt_epi32
_mm256_mask_cmpgt_epu64_mask
_mm_mask_cmpgt_epu64_mask
_mm256_mask_cmpgt_epu32_mask
_mm256_mask_cmpgt_epi8_mask
_mm512_cmpgt_epi16_mask
vec_cmpgt
_mm256_mask_cmpgt_epi16_mask
_mm_cmpgt_epu32_mask
_mm512_cmpgt_epu16_mask
_mm_comigt_sd
vcgts_f32
_mm_cmpgt_ss
_mm_cmpgt_epi32
_mm512_cmpgt_epi64_mask
_mm512_cmpgt_epi8_mask
_mm_mask_cmpgt_epu32_mask
_mm256_cmpgt_epi8_mask
vcgtq_f16
_mm512_mask_cmpgt_epi16_mask
vcgtzq_s32
vcgtq_s8
vcgt_u8
vcgtq_s16
vcgtd_u64
_mm_ucomigt_sd
_mm_mask_cmpgt_epi32_mask
_mm256_cmpgt_epu16_mask
_mm_ucomigt_ss
_mm_comigt_ss
_mm_cmplt_sd
vec_all_in
_mm512_cmpneq_epi32_mask
_mm_cmpneq_epi16_mask
_mm512_mask_cmpneq_epu32_mask
_mm_mask_cmpneq_epu64_mask
_mm256_mask_cmpneq_epi32_mask
_mm512_cmpneq_epi8_mask
_mm512_cmpneq_epu64_mask
_mm256_mask_cmpneq_epu32_mask
_mm_cmpneq_ps
_mm_cmpneq_epu16_mask
_mm_mask_cmpneq_epi16_mask
_mm512_mask_cmpneq_epu16_mask
_mm512_cmpneq_epu8_mask
_mm512_mask_cmpneq_epi64_mask
_mm_cmpneq_epi32_mask
_mm256_cmpneq_epu16_mask
_mm_mask_cmpneq_epu16_mask
_mm256_mask_cmpneq_epu8_mask
_mm256_mask_cmpneq_epi16_mask
_mm_cmpneq_epi64_mask
_mm512_mask_cmpneq_epu64_mask
_mm_cmpneq_ss
_mm512_cmpneq_epu32_mask
_mm512_cmpneq_epi64_mask
_mm256_cmpneq_epi16_mask
_mm512_mask_cmpneq_epi16_mask
_mm_cmpneq_epu8_mask
_mm256_cmpneq_epi32_mask
_mm_cmpneq_sd
_mm256_cmpneq_epi8_mask
_mm256_mask_cmpneq_epi8_mask
_mm_mask_cmpneq_epi32_mask
_mm_mask_cmpneq_epi8_mask
_mm512_mask_cmpneq_epu8_mask
_mm_ucomineq_sd
_mm256_cmpneq_epu8_mask
_mm256_cmpneq_epi64_mask
_mm512_mask_cmpneq_epi32_mask
_mm256_mask_cmpneq_epi64_mask
_mm256_cmpneq_epu64_mask
_mm256_mask_cmpneq_epu16_mask
_mm256_mask_cmpneq_epu64_mask
_mm_cmpneq_epi8_mask
_mm_cmpneq_epu64_mask
_mm_cmpneq_epu32_mask
vec_cmpne
_mm256_cmpneq_epu32_mask
_mm_mask_cmpneq_epu8_mask
_mm_mask_cmpneq_epu32_mask
_mm512_cmpneq_epi16_mask
_mm_mask_cmpneq_epi64_mask
_mm512_mask_cmpneq_epi8_mask
_mm512_cmpneq_epu16_mask
_mm_cmpneq_pd
vec_any_lt
_mm_cmpngt_ps
_mm_cmpngt_ss
_mm512_cmp_epi16_mask
vminq_u8
_mm_cmp_ph_mask
_mm_cmp_pd
_mm256_mask_cmp_epi8_mask
vmaxq_f32
_mm256_mask_cmp_ph_mask
_mm512_mask_cvt_roundpd_epi32
vminq_s16
_mm256_cmp_epi8_mask
_mm_cmp_epu16_mask
_mm_mask_cmp_epu16_mask
_mm512_mask_cmp_epi8_mask
_mm256_mask_cmp_epi16_mask
_mm512_mask_cmp_epu16_mask
_mm512_cmp_epi8_mask
vmaxq_s32
_mm_cmp_ss
vminq_s32
vmaxq_s16
vmaxq_u32
_mm256_cmp_epu8_mask
vmaxq_s8
vminq_f32
_mm_mask_cmp_ph_mask
_mm256_cmp_epu16_mask
vmaxq_u8
_mm512_mask_cmp_epu8_mask
_mm512_mask_cmp_ph_mask
_mm_mask_cmp_sh_mask
_mm512_mask_cvt_roundph_epi32
_mm256_cmp_epi16_mask
_mm_mask_cmp_epi8_mask
_mm512_cmp_epu16_mask
_mm_cmp_ps
_mm_maskz_cvtepu16_ph
vminq_u16
vminq_u32
vminq_s8
_mm_cmp_sd
_mm512_cmp_epu8_mask
_mm_cmp_sh_mask
_mm512_mask_cmp_epi16_mask
_mm256_maskz_cvtepi64_epi16
_mm_cmp_epu8_mask
_mm256_mask_cmp_epu16_mask
_mm512_cmp_ph_mask
_mm_mask_cmp_epu8_mask
_mm_cmp_epi8_mask
_mm256_cmp_pd
_mm256_cmp_ph_mask
vmaxq_u16
_mm256_mask_cmp_epu8_mask
_mm256_cmp_ps
_mm_mask_cmp_epi16_mask
_mm_cmp_epi16_mask
_mm512_mask_cmple_epu16_mask
vcleq_f64
vclezq_f64
_mm_cmple_epu32_mask
_mm256_mask_cmple_epu32_mask
vclez_s8
_mm512_mask_cmple_epi16_mask
vcled_u64
_mm256_mask_cmple_epu16_mask
_mm_mask_cmple_epu16_mask
vclezd_s64
_mm512_mask_cmple_epu64_mask
_mm_mask_cmple_epu8_mask
vcleh_f16
_mm512_mask_cmple_epi64_mask
vclezq_s32
vcle_u16
vclezq_s16
_mm_mask_cmple_epi64_mask
_mm256_mask_cmple_epi32_mask
_mm_cmpnle_ss
_mm_cmple_epu64_mask
vcle_u64
_mm256_mask_cmple_epi64_mask
_mm_cmple_pd
vcle_s64
vcleq_s16
vcled_f64
_mm256_cmple_epu8_mask
_mm256_cmple_epi8_mask
_mm_cmple_ss
vcleq_s32
vcleq_u8
_mm512_mask_cmple_epi8_mask
_mm_cmple_epi16_mask
_mm_cmple_ps
_mm_cmpnle_ps
vcleq_u64
vclez_s64
_mm256_cmple_epi64_mask
vec_cmple
vcleq_s64
_mm256_cmple_epi32_mask
vcled_s64
_mm512_cmple_epu8_mask
_mm256_mask_cmple_epi8_mask
vcles_f32
_mm256_mask_cmple_epu8_mask
_mm_cmple_epi64_mask
_mm512_cmple_epu16_mask
_mm512_cmple_epi32_mask
_mm_cmple_epi32_mask
_mm_cmple_epu16_mask
vcle_u32
_mm512_mask_cmple_epu8_mask
_mm256_mask_cmple_epi16_mask
vcleq_u32
vcaleq_f32
vclezd_f64
_mm_cmple_epu8_mask
vcleq_f32
_mm512_cmple_epi64_mask
vclez_s32
vcle_f16
_mm256_cmple_epi16_mask
_mm512_cmple_epu32_mask
_mm512_cmple_epu64_mask
vcle_f32
_mm256_cmple_epu16_mask
vclez_f32
vclezs_f32
_mm_mask_cmple_epi8_mask
_mm256_mask_cmple_epu64_mask
_mm_mask_cmple_epu32_mask
vclez_s16
_mm_mask_cmple_epi32_mask
_mm512_cmple_epi8_mask
vclezq_s8
_mm512_mask_cmple_epi32_mask
_mm_ucomile_sd
_mm512_mask_cmple_epu32_mask
vclez_f64
vcleq_u16
_mm256_cmple_epu64_mask
vcle_s32
vcleq_s8
_mm256_cmple_epu32_mask
_mm_mask_cmple_epi16_mask
_mm_mask_cmple_epu64_mask
vcle_s16
_mm_cmple_epi8_mask
vcle_u8
vcle_f64
vcleq_f16
vclezq_f32
vcle_s8
vclezq_s64
_mm512_cmple_epi16_mask
_mm_comineq_sd
_mm_cmpord_sd
_mm512_maskz_conflict_epi32
_mm_maskz_conflict_epi64
_mm256_maskz_conflict_epi32
_mm_maskz_conflict_epi32
_mm_conflict_epi32
_mm256_mask_conflict_epi32
_mm512_mask_conflict_epi32
_mm_mask_conflict_epi64
_mm512_conflict_epi64
_mm512_conflict_epi32
_mm256_conflict_epi64
_mm512_mask_conflict_epi64
_mm_conflict_epi64
_mm256_maskz_conflict_epi64
_mm_mask_conflict_epi32
_mm256_mask_conflict_epi64
_mm512_maskz_conflict_epi64
vqrshrun_high_n_s32
vqrshrun_high_n_s16
vqrshrun_high_n_s64
vqshlu_n_s8
vqshlub_n_s8
vqshluq_n_s8
vqshlu_n_s32
vqshluq_n_s32
vqshlus_n_s32
vqshlu_n_s16
vqshluh_n_s16
vqshluq_n_s16
vqshlu_n_s64
vqshlud_n_s64
vqshluq_n_s64
_mm256_shrdi_epi32
_mm_shrdi_epi32
_mm512_shrdi_epi32
_mm_shrdi_epi16
_mm256_shrdi_epi16
_mm512_shrdi_epi16
_mm512_shrdi_epi64
_mm256_shrdi_epi64
_mm_shrdi_epi64
_mm256_mask_srl_epi64
_mm_mask_srlv_epi64
_kshiftri_mask64
_mm_mask_srl_epi64
_mm256_mask_srlv_epi64
_mm512_mask_srlv_epi64
_mm512_mask_srl_epi64
_mm256_mask_srl_epi32
_kshiftri_mask32
_mm256_mask_srlv_epi32
_mm_mask_srl_epi32
_mm_mask_srlv_epi32
_mm512_mask_srlv_epi32
_mm512_mask_srl_epi32
_mm256_mask_srav_epi32
_mm_maskz_sra_epi64
_mm256_maskz_sra_epi64
_mm512_maskz_srav_epi64
_mm512_maskz_sra_epi64
_mm_maskz_srav_epi64
_mm256_maskz_srav_epi64
_mm256_mask_srav_epi16
_mm512_mask_srav_epi16
_mm512_mask_sra_epi16
_mm_mask_sra_epi16
_mm256_mask_sra_epi16
_mm_mask_srav_epi16
_mm256_mask_srl_epi16
_kshiftri_mask16
_mm_mask_srlv_epi16
_mm512_mask_srl_epi16
_mm_mask_srl_epi16
_mm512_mask_srlv_epi16
_mm256_mask_srlv_epi16
_mm512_maskz_srl_epi64
_mm_maskz_srlv_epi64
_mm256_maskz_srl_epi64
_mm512_maskz_srlv_epi64
_mm256_maskz_srlv_epi64
_mm_maskz_srl_epi64
_mm_maskz_srav_epi16
_mm_maskz_sra_epi16
_mm256_maskz_srav_epi16
_mm512_maskz_srav_epi16
_mm256_maskz_sra_epi16
_mm512_maskz_sra_epi16
_mm512_maskz_srav_epi32
_mm512_maskz_sra_epi32
_mm_maskz_sra_epi32
_mm256_maskz_sra_epi32
_mm256_maskz_srav_epi32
_mm_maskz_srav_epi32
_mm_maskz_srl_epi32
_mm256_maskz_srlv_epi32
_mm256_maskz_srl_epi32
_mm512_maskz_srlv_epi32
_mm512_maskz_srl_epi32
_mm_maskz_srlv_epi32
_mm512_mask_sra_epi32
_mm_mask_sra_epi32
_mm256_mask_sra_epi32
_mm_mask_srav_epi32
_mm512_mask_srav_epi32
_kshiftri_mask8
_mm_mask_sra_epi64
_mm512_mask_srav_epi64
_mm256_mask_sra_epi64
_mm256_mask_srav_epi64
_mm512_mask_sra_epi64
_mm_mask_srav_epi64
_mm_maskz_srlv_epi16
_mm512_maskz_srlv_epi16
_mm_maskz_srl_epi16
_mm256_maskz_srl_epi16
_mm512_maskz_srl_epi16
_mm256_maskz_srlv_epi16
_mm512_mask_alignr_epi64
_mm256_mask_alignr_epi64
_mm_mask_alignr_epi64
_mm512_maskz_alignr_epi32
_mm_maskz_alignr_epi32
_mm256_maskz_alignr_epi32
_mm_mask_alignr_epi8
_mm256_mask_alignr_epi8
_mm512_mask_alignr_epi8
_mm512_maskz_alignr_epi64
_mm_maskz_alignr_epi64
_mm256_maskz_alignr_epi64
_mm256_maskz_alignr_epi8
_mm_maskz_alignr_epi8
_mm512_maskz_alignr_epi8
_mm256_mask_alignr_epi32
_mm512_mask_alignr_epi32
_mm_mask_alignr_epi32
_mm512_shrdv_epi64
_mm_shrdv_epi64
_mm256_shrdv_epi64
_mm256_shrdv_epi16
_mm512_shrdv_epi16
_mm_shrdv_epi16
_mm512_shrdv_epi32
_mm256_shrdv_epi32
_mm_shrdv_epi32
vsri_n_s32
vsri_n_u32
vsriq_n_u64
vsrid_n_u64
vsri_n_p64
vsrid_n_s64
vsri_n_s64
vsriq_n_p64
vsri_n_u64
vsriq_n_s8
vsriq_n_p8
vsri_n_p8
vsri_n_s8
vsri_n_u8
vsri_n_u16
vsriq_n_s16
vsriq_n_p16
vsri_n_p16
vsri_n_s16
veor3q_u64
veor3q_u32
veor3q_s32
veor3q_s16
veor3q_u16
veor3q_u8
veor3q_s64
veor3q_s8
vec_parity_lsbb
vec_parity_lsbb
vec_parity_lsbb
vec_parity_lsbb
_ktestc_mask16_u8
_ktestc_mask32_u8
_ktestc_mask64_u8
_ktestc_mask8_u8
_mm256_xor_si256
veor_s16
veorq_s16
vec_xor
veor_s8
veorq_s8
vec_xor
_mm_xor_epi64
_mm256_xor_epi64
veor_s64
veorq_s64
_mm512_xor_epi64
_m_pxor
vec_xor
_mm_xor_si64
_mm_xor_epi32
_mm512_xor_epi32
veorq_s32
veor_s32
_mm256_xor_epi32
vec_xor
veorq_u8
vec_xor
veorq_u16
veor_u16
vec_xor
veor_u64
veorq_u64
vec_xor
_mm_xor_si128
_mm512_xor_si512
_mm256_xor_ps
_mm_xor_ps
vec_xor
_mm512_xor_ps
_mm512_xor_pd
_mm_xor_pd
_mm256_xor_pd
vec_xor
veor_u32
vec_xor
veorq_u32
_mm_ror_epi32
_mm256_ror_epi32
_mm512_ror_epi32
_mm_ror_epi64
_mm256_ror_epi64
_mm512_ror_epi64
vqrshrn_n_u16
vqrshrnh_n_u16
vqrshrn_n_s16
vqrshrnh_n_s16
vqrshrn_n_u32
vqrshrns_n_u32
vqrshrnd_n_s64
vqrshrn_n_s64
vqrshrn_n_s32
vqrshrns_n_s32
vqrshrn_n_u64
vqrshrnd_n_u64
vec_rlnm
_mm256_mask_rolv_epi32
_mm512_mask_rolv_epi32
_mm_mask_rolv_epi32
_mm256_maskz_rolv_epi32
_mm_maskz_rolv_epi32
_mm512_maskz_rolv_epi32
vec_rlnm
_mm_mask_rolv_epi64
_mm256_mask_rolv_epi64
_mm512_mask_rolv_epi64
_mm256_maskz_rolv_epi64
_mm512_maskz_rolv_epi64
_mm_maskz_rolv_epi64
_mm_rol_epi64
_mm256_rol_epi64
_mm512_rol_epi64
_mm512_rol_epi32
_mm256_rol_epi32
_mm_rol_epi32
_kor_mask16
_mm_maskz_or_ps
_mm512_maskz_or_ps
_mm256_maskz_or_ps
_mm256_mask_or_ps
_mm512_mask_or_ps
_mm_mask_or_ps
_mm512_maskz_or_epi64
_mm256_maskz_or_epi64
_mm_maskz_or_epi64
_mm256_mask_or_epi32
_kor_mask32
_mm_mask_or_epi32
_mm512_mask_or_epi32
_mm512_maskz_or_pd
_mm256_maskz_or_pd
_mm_maskz_or_pd
_mm256_maskz_or_epi32
_mm512_maskz_or_epi32
_mm_maskz_or_epi32
_kor_mask8
_mm512_mask_or_pd
_mm_mask_or_pd
_mm256_mask_or_pd
_mm_mask_or_epi64
_kor_mask64
_mm256_mask_or_epi64
_mm512_mask_or_epi64
_mm_slli_si128
vec_slo
_mm256_bslli_epi128
_mm256_slli_si256
_mm_bslli_si128
_mm512_bslli_epi128
_ktest_mask32_u8
_ktest_mask64_u8
_ktest_mask8_u8
_ktest_mask16_u8
_mm512_mask_rol_epi32
_mm_mask_rol_epi32
_mm256_mask_rol_epi32
_mm512_maskz_rol_epi32
_mm256_maskz_rol_epi32
_mm_maskz_rol_epi32
_mm256_maskz_rol_epi64
_mm512_maskz_rol_epi64
_mm_maskz_rol_epi64
_mm512_mask_rol_epi64
_mm256_mask_rol_epi64
_mm_mask_rol_epi64
vqrshrn_high_n_u32
vqrshrn_high_n_u16
vqrshrn_high_n_s64
vqrshrn_high_n_u64
vqrshrn_high_n_s32
vqrshrn_high_n_s16
vshl_n_u16
vshlq_n_u16
_mm512_slli_epi16
_mm256_slli_epi16
vshlq_n_s16
_m_psllwi
vshl_n_s16
_mm_slli_pi16
_mm_slli_epi16
vec_sll
vshlq_n_s32
vshl_n_u32
_mm_slli_pi32
_mm_slli_epi32
vshl_n_s32
_m_pslldi
vshlq_n_u32
_mm512_slli_epi32
_mm256_slli_epi32
_mm256_slli_epi64
_mm_slli_si64
vshl_n_s64
vshld_n_u64
vshl_n_u64
vshlq_n_s64
_m_psllqi
_mm_slli_epi64
_mm512_slli_epi64
vshlq_n_u64
vshlq_n_s8
vshl_n_s8
vqshlb_n_s8
vshlq_n_u8
vshl_n_u8
vec_gb
vsra_n_u8
vsraq_n_u8
vsraq_n_u16
vsra_n_u16
vsraq_n_s32
vsra_n_s32
vsra_n_s8
vsraq_n_s8
vsra_n_s64
vsrad_n_s64
vsraq_n_s64
vsra_n_s16
vsraq_n_s16
vsraq_n_u64
vsrad_n_u64
vsra_n_u64
vsra_n_u32
vsraq_n_u32
vbic_u64
vec_andc
_m_pandn
vbicq_u64
vbicq_s16
vec_andc
vbic_s16
vec_andc
vbicq_s8
vbic_s8
_mm_andnot_pd
vec_andc
_mm512_andnot_pd
_mm256_andnot_pd
vbic_s64
_mm512_andnot_epi64
vec_andc
vbicq_s64
_mm_andnot_si128
vec_andc
vbicq_u16
vbic_u16
_mm256_andnot_si256
vbic_s32
vec_andc
vbicq_s32
_mm512_andnot_epi32
_mm512_andnot_si512
vbic_u32
vec_andc
vbicq_u32
vbic_u8
vec_andc
vbicq_u8
vec_andc
_mm256_andnot_ps
_mm_andnot_ps
_mm512_andnot_ps
_mm256_and_si256
vandq_s8
vec_and
vand_s8
vec_and
vandq_s16
vand_s16
vec_and
_m_pand
vandq_u64
vand_u64
vand_u32
vec_and
vandq_u32
vand_s64
vandq_s64
vec_and
_mm512_and_epi64
_mm512_and_si512
vand_u16
vec_and
vandq_u16
vand_s32
vec_and
_mm512_and_epi32
vandq_s32
vec_and
_mm512_and_ps
_mm256_and_ps
_mm_and_ps
_mm_and_si128
vec_and
vand_u8
vandq_u8
_mm_and_pd
vec_and
_mm512_and_pd
_mm256_and_pd
_mm256_srl_epi64
_mm512_srl_epi64
vshl_u64
_mm_srl_epi64
vshlq_u64
_m_psrlq
vec_sr
_mm_srl_si64
vshl_s32
vec_sra
_mm_sra_pi32
_mm_sra_epi32
vshlq_s32
_mm512_sra_epi32
_mm_srav_epi32
_mm_srlv_epi32
_mm256_srav_epi32
_mm256_sra_epi32
_m_psrad
_mm512_srav_epi32
_mm256_srlv_epi32
_mm512_srlv_epi32
vshl_u8
vshlq_u8
vec_sr
vec_srv
_mm256_srav_epi16
_mm256_sra_epi16
_mm_sra_pi16
vec_sra
_mm512_sra_epi16
_m_psraw
_mm512_srav_epi16
_mm256_srlv_epi16
vshlq_s16
_mm_srlv_epi16
vshl_s16
_mm_srav_epi16
_mm_sra_epi16
_mm256_srl_epi32
_mm512_srl_epi32
vshl_u32
_mm_srl_epi32
_m_psrld
vshlq_u32
vec_sr
_mm_srl_pi32
vec_sra
vshlq_s8
vshl_s8
vshl_u16
_m_psrlw
_mm512_srl_epi16
_mm256_srl_epi16
_mm_srl_epi16
_mm_srl_pi16
vec_sr
vshlq_u16
_mm512_srlv_epi16
_mm256_srav_epi64
_mm_sra_epi64
_mm512_srlv_epi64
_mm512_sra_epi64
_mm_srav_epi64
vec_sra
vshl_s64
_mm256_srlv_epi64
_mm512_srav_epi64
vshlq_s64
_mm256_sra_epi64
_mm_srlv_epi64
vclzq_s16
vclz_s16
vclz_u16
vec_cntlz
vclzq_u16
vclzq_u8
vclzq_s8
vclz_u8
vec_cntlz
vclz_s8
_mm_lzcnt_epi32
vclz_u32
vclz_s32
_mm512_lzcnt_epi32
vclzq_u32
vclzq_s32
vec_cntlz
_mm256_lzcnt_epi32
vec_cntlz_lsbb
_mm512_lzcnt_epi64
_mm_lzcnt_epi64
_mm256_lzcnt_epi64
vec_cntlz
vec_sro
_mm_bsrli_si128
_mm256_bsrli_epi128
_mm_srli_si128
_mm256_srli_si256
_mm512_bsrli_epi128
_mm_maskz_and_epi32
_mm512_maskz_and_epi32
_mm256_maskz_and_epi32
_mm256_mask_and_ps
_mm512_mask_and_ps
_mm_mask_and_ps
_mm512_mask_and_pd
_mm256_mask_and_pd
_mm_mask_and_pd
_mm_mask_and_epi32
_mm512_mask_and_epi32
_mm256_mask_and_epi32
_kand_mask32
_mm256_mask_and_epi64
_kand_mask64
_mm_mask_and_epi64
_mm512_mask_and_epi64
_kand_mask16
_mm256_maskz_and_ps
_mm512_maskz_and_ps
_mm_maskz_and_ps
_mm256_maskz_and_epi64
_mm_maskz_and_epi64
_mm512_maskz_and_epi64
_mm_maskz_and_pd
_mm512_maskz_and_pd
_mm256_maskz_and_pd
_kand_mask8
vmvn_u16
vmvnq_u16
vmvn_u32
vmvnq_u32
vmvn_s16
vmvnq_s16
vmvn_s32
vmvnq_s32
vmvn_s8
vmvnq_s8
vmvnq_u8
vmvn_u8
vec_popcnt
_mm512_popcnt_epi16
_mm256_popcnt_epi16
_mm_popcnt_epi16
_mm_popcnt_epi32
vec_popcnt
_mm256_popcnt_epi32
_mm512_popcnt_epi32
_mm_popcnt_epi64
vec_popcnt
_mm512_popcnt_epi64
_mm256_popcnt_epi64
vcnt_u8
_mm256_popcnt_epi8
vcntq_s8
vcntq_u8
vcnt_s8
vcntq_p8
vec_popcnt
_mm_popcnt_epi8
_mm512_popcnt_epi8
vcnt_p8
vqrshrun_n_s32
vqrshruns_n_s32
vqrshrun_n_s16
vqrshrunh_n_s16
vqrshrun_n_s64
vqshrun_n_s64
vqrshrund_n_s64
_mm_mask_shrdi_epi16
_mm512_mask_shrdi_epi16
_mm256_mask_shrdi_epi16
_mm256_mask_shrdi_epi64
_mm_mask_shrdi_epi64
_mm512_mask_shrdi_epi64
_mm512_mask_shrdi_epi32
_mm256_mask_shrdi_epi32
_mm_mask_shrdi_epi32
_mm256_maskz_shrdi_epi32
_mm_maskz_shrdi_epi32
_mm512_maskz_shrdi_epi32
_mm_maskz_shrdi_epi64
_mm256_maskz_shrdi_epi64
_mm512_maskz_shrdi_epi64
_mm512_maskz_shrdi_epi16
_mm256_maskz_shrdi_epi16
_mm_maskz_shrdi_epi16
vec_cnttz
vec_cnttz_lsbb
vec_cnttz
vec_cnttz
vec_cnttz
vqshluq_s64
vqshluq_s16
vqshluq_s32
vqshluq_s8
_mm256_maskz_lzcnt_epi32
_mm_maskz_lzcnt_epi32
_mm512_maskz_lzcnt_epi64
_mm_maskz_lzcnt_epi64
_mm256_maskz_lzcnt_epi64
_mm256_mask_lzcnt_epi32
_mm512_maskz_lzcnt_epi32
_mm_mask_lzcnt_epi32
_mm512_mask_lzcnt_epi32
_mm256_mask_lzcnt_epi64
_mm_mask_lzcnt_epi64
_mm512_mask_lzcnt_epi64
vshll_high_n_s32
vshll_high_n_u32
vshll_high_n_u16
vshll_high_n_s16
vshll_high_n_s8
vshll_high_n_u8
vshll_n_u8
vshll_n_s8
vshll_n_u32
vshll_n_s32
vshll_n_s16
vshll_n_u16
vrbitq_s8
vrbit_p8
vrbitq_u8
vrbit_u8
vrbit_s8
vrbitq_p8
vrshrn_n_u64
vrshrn_n_s64
vrshrn_n_s32
vrshrn_n_u32
vrshrn_n_u16
vrshrn_n_s16
_mm512_mask_shldi_epi32
_mm256_mask_shldi_epi32
_mm_mask_shldi_epi32
_mm_maskz_shldi_epi64
_mm512_maskz_shldi_epi64
_mm256_maskz_shldi_epi64
_mm512_maskz_shldi_epi32
_mm_maskz_shldi_epi32
_mm256_maskz_shldi_epi32
_mm512_maskz_shldi_epi16
_mm256_maskz_shldi_epi16
_mm_maskz_shldi_epi16
_mm512_mask_shldi_epi64
_mm_mask_shldi_epi64
_mm256_mask_shldi_epi64
_mm256_mask_shldi_epi16
_mm512_mask_shldi_epi16
_mm_mask_shldi_epi16
vrshrn_high_n_u16
vrshrn_high_n_s16
vrshrn_high_n_s32
vrshrn_high_n_u32
vrshrn_high_n_u64
vrshrn_high_n_s64
_kandn_mask16
_mm256_mask_andnot_epi64
_mm512_mask_andnot_epi64
_mm_mask_andnot_epi64
_kandn_mask64
_mm512_mask_andnot_pd
_mm256_mask_andnot_pd
_mm_mask_andnot_pd
_mm256_mask_andnot_ps
_mm512_mask_andnot_ps
_mm_mask_andnot_ps
_mm512_maskz_andnot_epi64
_mm256_maskz_andnot_epi64
_mm_maskz_andnot_epi64
_mm512_maskz_andnot_pd
_mm256_maskz_andnot_pd
_mm_maskz_andnot_pd
_kandn_mask8
_mm_maskz_andnot_ps
_mm256_maskz_andnot_ps
_mm512_maskz_andnot_ps
_mm256_maskz_andnot_epi32
_mm_maskz_andnot_epi32
_mm512_maskz_andnot_epi32
_mm256_mask_andnot_epi32
_kandn_mask32
_mm_mask_andnot_epi32
_mm512_mask_andnot_epi32
vorrq_s32
vec_or
_mm512_or_epi32
_mm_or_epi32
_mm256_or_epi32
vorr_s32
vorr_u32
vorrq_u32
vec_or
veor_u8
vorr_u8
vorrq_u8
vec_or
_mm_or_ps
_mm256_or_ps
vec_or
_mm512_or_ps
_mm256_or_si256
_mm512_or_si512
vorrq_s8
vec_or
vorr_s8
_mm_or_si128
_mm512_or_epi64
_mm256_or_epi64
_mm_or_epi64
_mm_or_si64
vec_or
vorrq_s64
vorr_s64
vorr_u64
vec_or
vorrq_u64
vorr_u16
vec_or
vorrq_u16
_mm_or_pd
_mm256_or_pd
_mm512_or_pd
vec_or
vorrq_s16
vorr_s16
_ktestz_mask16_u8
_ktestz_mask32_u8
_ktestz_mask8_u8
_ktestz_mask64_u8
vsliq_n_u32
vsriq_n_s32
vsli_n_u32
vsli_n_s32
vsriq_n_u32
vsliq_n_s32
vsliq_n_u8
vsliq_n_p8
vsliq_n_s8
vsriq_n_u8
vsli_n_s8
vsli_n_u8
vsli_n_p8
vsliq_n_u64
vsliq_n_s64
vsriq_n_s64
vslid_n_s64
vsli_n_u64
vsli_n_p64
vsliq_n_p64
vslid_n_u64
vsli_n_s64
vsliq_n_p16
vsriq_n_u16
vsli_n_p16
vsliq_n_s16
vsliq_n_u16
vsli_n_u16
vsli_n_s16
vqshlq_n_u16
vqshlq_n_s16
vqshlh_n_u16
vqshl_n_s16
vqshlh_n_s16
vqshl_n_u16
vqshl_n_s32
vqshlq_n_s32
vqshls_n_u32
vqshl_n_u32
vqshlq_n_u32
vqshls_n_s32
vqshl_n_s8
vqshl_n_u8
vqshlq_n_u8
vqshlb_n_u8
vqshlq_n_s8
vqshld_n_u64
vqshl_n_s64
vqshlq_n_s64
vqshl_n_u64
vqshlq_n_u64
vqshld_n_s64
vqshrn_high_n_u64
vqshrn_high_n_u16
vqshrn_high_n_s64
vqshrn_high_n_u32
vqshrn_high_n_s32
vqshrn_high_n_s16
vshrn_high_n_s32
vshrn_high_n_u32
vshrn_high_n_s16
vshrn_high_n_u16
vshrn_high_n_s64
vshrn_high_n_u64
vec_nand
vec_nand
vec_nand
vec_nand
vec_nand
vec_nand
vec_nand
vec_nand
vqshrund_n_s64
vqshrunh_n_s16
vqshrun_n_s16
vqshruns_n_s32
vqshrun_n_s32
vec_rlmi
vec_rlmi
_mm256_mask_rorv_epi32
_mm512_mask_rorv_epi32
_mm_mask_rorv_epi32
_mm512_mask_rorv_epi64
_mm_mask_rorv_epi64
_mm256_mask_rorv_epi64
_mm_maskz_rorv_epi32
_mm256_maskz_rorv_epi32
_mm512_maskz_rorv_epi32
_mm_maskz_rorv_epi64
_mm512_maskz_rorv_epi64
_mm256_maskz_rorv_epi64
_mm256_mask_sllv_epi64
_mm_mask_sll_epi64
_kshiftli_mask64
_mm512_mask_sllv_epi64
_mm256_mask_sll_epi64
_mm512_mask_sll_epi64
_mm_mask_sllv_epi64
_kshiftli_mask16
_mm512_mask_sllv_epi16
_mm_mask_sllv_epi16
_mm512_mask_sll_epi16
_mm256_mask_sllv_epi16
_mm_mask_sll_epi16
_mm256_mask_sll_epi16
_mm512_maskz_sll_epi64
_mm512_maskz_sllv_epi64
_mm256_maskz_sllv_epi64
_mm256_maskz_sll_epi64
_mm_maskz_sll_epi64
_mm_maskz_sllv_epi64
_mm_maskz_sll_epi32
_mm256_maskz_sllv_epi32
_mm256_maskz_sll_epi32
_mm512_maskz_sll_epi32
_mm_maskz_sllv_epi32
_mm512_maskz_sllv_epi32
_mm_mask_sll_epi32
_mm256_mask_sll_epi32
_mm256_mask_sllv_epi32
_kshiftli_mask32
_mm512_mask_sll_epi32
_mm_mask_sllv_epi32
_mm512_mask_sllv_epi32
_mm_maskz_sllv_epi16
_mm256_maskz_sll_epi16
_mm_maskz_sll_epi16
_mm512_maskz_sllv_epi16
_mm512_maskz_sll_epi16
_mm256_maskz_sllv_epi16
_kshiftli_mask8
_mm256_rolv_epi32
_mm_rolv_epi32
vec_rl
_mm512_rolv_epi32
vec_rl
vec_rl
_mm512_rolv_epi64
_mm256_rolv_epi64
vec_rl
_mm_rolv_epi64
vqrshlq_s64
vqrshl_u64
vqrshlq_u64
vqrshl_s64
vqrshld_s64
vqrshld_u64
vqrshlq_u32
vqrshl_s32
vqrshls_u32
vqrshlq_s32
vqrshl_u32
vqrshls_s32
vqrshl_s8
vqrshlq_u8
vqrshl_u8
vqrshlq_s8
vqrshlb_u8
vqrshlb_s8
vqrshlq_s16
vqrshlh_s16
vqrshl_s16
vqrshl_u16
vqrshlh_u16
vqrshlq_u16
vextq_u8
vext_s8
_mm256_alignr_epi8
_mm_alignr_epi8
_mm512_alignr_epi8
vextq_s8
_mm_alignr_pi8
vext_p8
vextq_p8
vext_u8
vec_sld
vextq_s32
vec_sldw
_mm512_alignr_epi32
_mm_alignr_epi32
vextq_u32
vext_u32
vextq_f32
vext_s32
vext_f32
_mm256_alignr_epi32
vextq_f64
_mm256_alignr_epi64
_mm_alignr_epi64
vext_s64
vextq_s64
vextq_u64
vextq_p64
vext_p64
_mm512_alignr_epi64
vext_u64
vext_f64
vext_f16
vextq_p16
vext_s16
vextq_s16
vextq_u16
vext_u16
vextq_f16
vext_p16
_mm_sll_epi16
vshl_u16
vec_sl
_mm512_sll_epi16
_mm512_sllv_epi16
vshlq_s16
_m_psllw
_mm_sllv_epi16
_mm256_sllv_epi16
vshl_s16
vshlq_u16
_mm_sll_pi16
_mm256_sll_epi16
_mm_sllv_epi32
vshl_u32
vshl_s32
vec_sl
_mm_sll_epi32
vshlq_s32
_mm256_sllv_epi32
_m_pslld
vshlq_u32
_mm256_sll_epi32
_mm512_sllv_epi32
_mm512_sll_epi32
_mm_sll_pi32
vshl_u8
vec_sl
vshlq_s8
vshlq_u8
vshl_s8
vec_slv
_mm_sllv_epi64
_mm256_sllv_epi64
vshl_u64
vshld_n_s64
_mm512_sll_epi64
vec_sl
vshl_s64
_mm512_sllv_epi64
_mm_sll_epi64
_mm256_sll_epi64
vshlq_u64
_m_psllq
vshlq_s64
vshld_s64
vshld_u64
_mm_sll_si64
_kortest_mask8_u8
_kortest_mask64_u8
_kortest_mask32_u8
_kortest_mask16_u8
_kortestc_mask64_u8
_kortestc_mask16_u8
_kortestc_mask32_u8
_kortestc_mask8_u8
_kortestz_mask32_u8
_kortestz_mask64_u8
_kortestz_mask16_u8
_kortestz_mask8_u8
_mm256_maskz_shrdv_epi16
_mm_maskz_shrdv_epi16
_mm512_maskz_shrdv_epi16
_mm_mask_shrdv_epi32
_mm256_mask_shrdv_epi32
_mm512_mask_shrdv_epi32
_mm_mask_shrdv_epi16
_mm256_mask_shrdv_epi16
_mm512_mask_shrdv_epi16
_mm256_maskz_shrdv_epi64
_mm_maskz_shrdv_epi64
_mm512_maskz_shrdv_epi64
_mm_maskz_shrdv_epi32
_mm512_maskz_shrdv_epi32
_mm256_maskz_shrdv_epi32
_mm256_mask_shrdv_epi64
_mm512_mask_shrdv_epi64
_mm_mask_shrdv_epi64
vqshrun_high_n_s32
vqshrun_high_n_s64
vqshrun_high_n_s16
vrsraq_n_u16
vrsra_n_u16
vrsraq_n_s8
vrsra_n_s8
vrsra_n_s64
vrsrad_n_s64
vrsraq_n_s64
vrsra_n_s32
vrsraq_n_s32
vrsraq_n_u64
vrsra_n_u64
vrsrad_n_u64
vrsraq_n_s16
vrsra_n_s16
vrsra_n_u32
vrsraq_n_u32
vrsraq_n_u8
vrsra_n_u8
vrshrq_n_u32
vrshr_n_u32
vrshr_n_s32
vrshrq_n_s32
vrshr_n_u8
vrshrq_n_u8
vrshrq_n_u16
vrshr_n_u16
vrshr_n_s8
vrshrq_n_s8
vrshr_n_s16
vrshrq_n_s16
vrshrq_n_u64
vrshrd_n_u64
vrshr_n_u64
vrshrq_n_s64
vrshrd_n_s64
vrshr_n_s64
_mm512_maskz_ror_epi32
_mm256_maskz_ror_epi32
_mm_maskz_ror_epi32
_mm_mask_ror_epi64
_mm512_mask_ror_epi64
_mm256_mask_ror_epi64
_mm256_mask_ror_epi32
_mm512_mask_ror_epi32
_mm_mask_ror_epi32
_mm_maskz_ror_epi64
_mm512_maskz_ror_epi64
_mm256_maskz_ror_epi64
vrax1q_u64
vxarq_u64
vbcaxq_s32
vbcaxq_u16
vbcaxq_s8
vbcaxq_u32
vbcaxq_s16
vbcaxq_u8
vbcaxq_u64
vbcaxq_s64
_mm256_shldi_epi64
_mm512_shldi_epi64
_mm_shldi_epi64
_mm_shldi_epi32
_mm512_shldi_epi32
_mm256_shldi_epi32
_mm256_shldi_epi16
_mm_shldi_epi16
_mm512_shldi_epi16
_kxnor_mask64
_kxnor_mask32
_kxnor_mask16
_kxnor_mask8
_mm256_mask_shldv_epi32
_mm512_mask_shldv_epi32
_mm_mask_shldv_epi32
_mm512_mask_shldv_epi16
_mm_mask_shldv_epi16
_mm256_mask_shldv_epi16
_mm256_maskz_shldv_epi64
_mm512_maskz_shldv_epi64
_mm_maskz_shldv_epi64
_mm512_maskz_shldv_epi32
_mm_maskz_shldv_epi32
_mm256_maskz_shldv_epi32
_mm256_mask_shldv_epi64
_mm512_mask_shldv_epi64
_mm_mask_shldv_epi64
_mm512_maskz_shldv_epi16
_mm256_maskz_shldv_epi16
_mm_maskz_shldv_epi16
vrshlq_s32
vrshl_u32
vrshlq_u32
vrshl_s32
vrshlq_s16
vrshl_s16
vrshlq_u16
vrshl_u16
vrshlq_u64
vrshl_u64
vrshl_s64
vrshld_u64
vrshld_s64
vrshlq_s64
vrshlq_s8
vrshl_s8
vrshlq_u8
vrshl_u8
vshrn_n_u16
vshrn_n_s16
vshrn_n_s32
vshrn_n_u32
vshrn_n_s64
vshrn_n_u64
_mm256_shldv_epi32
_mm_shldv_epi32
_mm512_shldv_epi32
_mm256_shldv_epi16
_mm512_shldv_epi16
_mm_shldv_epi16
_mm_shldv_epi64
_mm512_shldv_epi64
_mm256_shldv_epi64
vcls_u32
vcls_s32
vclsq_u32
vclsq_s32
vcls_u8
vcls_s8
vclsq_s8
vclsq_u8
vclsq_u16
vcls_u16
vclsq_s16
vcls_s16
_m_psrlwi
_mm_srli_epi16
_mm_srli_pi16
vshrq_n_u16
_mm256_srli_epi16
_mm512_srli_epi16
vshr_n_u16
vshr_n_u64
_mm256_srli_epi64
_m_psrlqi
_mm512_srli_epi64
_mm_srli_epi64
_mm_srli_si64
vshrq_n_u64
_mm_srli_epi32
vshrq_n_u32
vshr_n_u32
_m_psrldi
_mm512_srli_epi32
_mm_srli_pi32
_mm256_srli_epi32
_mm_srai_pi32
_mm256_srai_epi32
_m_psradi
vshrq_n_s32
_mm_srai_epi32
vshr_n_s32
_mm512_srai_epi32
vec_srl
vshrq_n_s8
vshr_n_s8
vshrd_n_s64
_mm512_srai_epi64
vshrq_n_s64
vshr_n_s64
vshrd_n_u64
_mm256_srai_epi64
_mm_srai_epi64
vshrq_n_u8
vshr_n_u8
_mm512_srai_epi16
vshrq_n_s16
_mm_srai_pi16
vshr_n_s16
_mm_srai_epi16
_mm256_srai_epi16
_m_psrawi
_mm_mask_xor_pd
_mm512_mask_xor_pd
_mm256_mask_xor_pd
_mm256_mask_xor_ps
_mm512_mask_xor_ps
_mm_mask_xor_ps
_mm_maskz_xor_ps
_mm512_maskz_xor_ps
_mm256_maskz_xor_ps
_mm256_mask_xor_epi64
_kxor_mask64
_mm512_mask_xor_epi64
_mm_mask_xor_epi64
_mm512_maskz_xor_epi32
_mm256_maskz_xor_epi32
_mm_maskz_xor_epi32
_mm512_maskz_xor_pd
_mm256_maskz_xor_pd
_mm_maskz_xor_pd
_kxor_mask32
_mm256_mask_xor_epi32
_mm_mask_xor_epi32
_mm512_mask_xor_epi32
_kxor_mask16
_kxor_mask8
_mm_maskz_xor_epi64
_mm512_maskz_xor_epi64
_mm256_maskz_xor_epi64
vorn_u64
vec_orc
vornq_u64
vorn_u8
vornq_u8
vec_orc
vorn_s32
vec_orc
vornq_s32
vornq_u16
vorn_u16
vec_orc
vec_orc
vornq_s16
vorn_s16
vec_orc
vorn_u32
vornq_u32
vec_orc
vec_orc
vornq_s8
vorn_s8
vec_orc
vorn_s64
vornq_s64
vec_orc
_mm_mask_slli_epi16
_mm512_mask_slli_epi16
_mm256_mask_slli_epi16
_mm512_maskz_slli_epi32
_mm256_maskz_slli_epi32
_mm_maskz_slli_epi32
_mm512_maskz_slli_epi16
_mm_maskz_slli_epi16
_mm256_maskz_slli_epi16
_mm_mask_slli_epi32
_mm512_mask_slli_epi32
_mm256_mask_slli_epi32
_mm256_mask_slli_epi64
_mm_mask_slli_epi64
_mm512_mask_slli_epi64
_mm512_maskz_slli_epi64
_mm_maskz_slli_epi64
_mm256_maskz_slli_epi64
vqshlq_s64
vqshld_s64
vqshl_u64
vqshl_s64
vqshld_u64
vqshlq_u64
vqshl_s16
vqshlq_u16
vqshl_u16
vqshlh_u16
vqshlh_s16
vqshlq_s16
vqshlb_u8
vqshl_s8
vqshlq_s8
vqshlq_u8
vqshl_u8
vqshlb_s8
vqshl_u32
vqshl_s32
vqshls_u32
vqshlq_s32
vqshls_s32
vqshlq_u32
_knot_mask32
_knot_mask8
_knot_mask64
_knot_mask16
_mm256_rorv_epi32
_mm512_rorv_epi32
_mm_rorv_epi32
_mm_rorv_epi64
_mm256_rorv_epi64
_mm512_rorv_epi64
_mm_maskz_srli_epi16
_mm512_maskz_srli_epi16
_mm256_maskz_srli_epi16
_mm256_mask_srai_epi64
_mm512_mask_srai_epi64
_mm_mask_srai_epi64
_mm_mask_srli_epi32
_mm256_mask_srli_epi32
_mm512_mask_srli_epi32
_mm_maskz_srai_epi32
_mm256_maskz_srai_epi32
_mm512_maskz_srai_epi32
_mm_mask_srai_epi16
_mm512_mask_srai_epi16
_mm256_mask_srai_epi16
_mm256_maskz_srli_epi64
_mm512_maskz_srli_epi64
_mm_maskz_srli_epi64
_mm_maskz_srai_epi64
_mm512_mask_srai_epi32
_mm256_mask_srai_epi32
_mm_mask_srai_epi32
_mm256_maskz_srai_epi64
_mm512_maskz_srai_epi64
_mm256_maskz_srli_epi32
_mm512_maskz_srli_epi32
_mm_maskz_srli_epi32
_mm512_mask_srli_epi16
_mm256_mask_srli_epi16
_mm_mask_srli_epi16
_mm_mask_srli_epi64
_mm512_mask_srli_epi64
_mm256_mask_srli_epi64
_mm_maskz_srai_epi16
_mm512_maskz_srai_epi16
_mm256_maskz_srai_epi16
vqshrn_n_s32
vqshrns_n_s32
vqshrnh_n_u16
vqshrn_n_u16
vqshrnh_n_s16
vqshrn_n_s16
vqshrn_n_s64
vqshrnd_n_s64
vqshrns_n_u32
vqshrn_n_u32
vqshrn_n_u64
vqshrnd_n_u64
_mm256_mask_popcnt_epi64
_mm_mask_popcnt_epi64
_mm512_mask_popcnt_epi64
_mm512_mask_popcnt_epi32
_mm_mask_popcnt_epi32
_mm256_mask_popcnt_epi32
_mm256_maskz_popcnt_epi8
_mm512_maskz_popcnt_epi8
_mm_maskz_popcnt_epi8
_mm_maskz_popcnt_epi16
_mm512_maskz_popcnt_epi16
_mm256_maskz_popcnt_epi16
_mm256_mask_popcnt_epi16
_mm_mask_popcnt_epi16
_mm512_mask_popcnt_epi16
_mm_mask_popcnt_epi8
_mm256_mask_popcnt_epi8
_mm512_mask_popcnt_epi8
_mm256_maskz_popcnt_epi32
_mm512_maskz_popcnt_epi32
_mm_maskz_popcnt_epi32
_mm256_maskz_popcnt_epi64
_mm512_maskz_popcnt_epi64
_mm_maskz_popcnt_epi64
_mm512_maskz_fmadd_pd
_mm256_mask_fmadd_pd
_mm_maskz_fmadd_pd
_mm256_maskz_fmadd_pd
_mm_mask3_fmadd_pd
_mm256_mask3_fmadd_pd
_mm_mask_fmadd_pd
_mm512_mask3_fmadd_pd
_mm512_mask_fmadd_pd
_mm256_mask_fmadd_ps
_mm_mask3_fmadd_ps
_mm_mask_fmadd_ps
_mm512_mask_fmadd_ps
_mm512_mask3_fmadd_ps
_mm_maskz_fmadd_ps
_mm256_mask3_fmadd_ps
_mm256_maskz_fmadd_ps
_mm512_maskz_fmadd_ps
_mm512_mask3_fmadd_ph
_mm512_maskz_fmadd_ph
_mm256_mask3_fmadd_ph
_mm_mask3_fmadd_ph
_mm_maskz_fmadd_ph
_mm_mask_fmadd_ph
_mm512_mask_fmadd_ph
_mm256_maskz_fmadd_ph
_mm256_mask_fmadd_ph
vpadalq_u8
vpadal_u8
vpadal_s16
vpadalq_s16
vpadal_s32
vpadalq_s32
vpadal_s8
vpadalq_s8
vpadalq_u32
vpadal_u32
vpadal_u16
vpadalq_u16
vec_div
_mm256_div_pd
_mm_div_pd
vec_div
_mm_div_ps
vec_div
_mm256_div_ps
vsubhn_u16
vsubhn_high_u16
vsubhn_high_s16
vsubhn_s16
vsubhn_s32
vsubhn_high_s32
vsubhn_u64
vsubhn_high_u64
vsubhn_high_u32
vsubhn_u32
vsubhn_high_s64
vsubhn_s64
vraddhn_high_u64
vraddhn_u64
vraddhn_u32
vraddhn_high_u32
vraddhn_high_s64
vraddhn_s64
vraddhn_high_s16
vraddhn_s16
vraddhn_u16
vraddhn_high_u16
vraddhn_high_s32
vraddhn_s32
_kadd_mask16
_kadd_mask8
_kadd_mask32
_kadd_mask64
vqsub_u64
vqsubd_u64
vqsubq_u64
vec_subs
vqsubq_s16
vqsub_s16
_mm_subs_epi16
vqsubh_s16
vqsub_s32
vec_subs
vqsubs_s32
vqsubq_s32
vec_subs
vqsubq_u32
vqsub_u32
vqsubd_s64
vqsubs_u32
vqsubq_s64
vqsub_s64
_mm256_subs_epu8
vqsubb_u8
vqsubq_u8
vec_subs
vqsub_u8
_mm_subs_epu8
vqsubb_s8
vqsubq_s8
vqsub_s8
_mm256_subs_epi8
_mm_subs_epi8
vec_subs
_mm256_subs_epu16
vqsub_u16
vqsubq_u16
vec_subs
vqsubh_u16
_mm256_hadds_epi16
_mm_hadds_pi16
_mm_hadds_epi16
_mm256_mask_dbsad_epu8
vec_mule
vec_mulo
vec_mulo
vec_mule
vmull_s32
vmull_high_s32
vmull_high_s16
vmull_s16
vec_mulo
vec_mulo
vec_mule
vec_mulo
vec_mule
vmull_u32
vmull_high_u32
_mm256_mul_epu32
_mm_mul_epu32
_mm_mul_su32
vmull_u8
vmull_high_u8
vmull_high_p8
vmull_p8
vmull_high_s8
vmull_s8
vec_mulo
_mm_mul_epi32
_mm256_mul_epi32
vmull_u16
vmull_high_u16
vmull_p64
vec_mule
vec_mule
vqnegd_s64
vqneg_s64
vqnegq_s64
vqnegh_s16
vqneg_s16
vqnegq_s16
vqnegb_s8
vqnegq_s8
vqneg_s8
vqnegs_s32
vqneg_s32
vqnegq_s32
_mm_fmaddsub_ps
_mm256_fmaddsub_ps
_mm256_fmaddsub_pd
_mm_fmaddsub_pd
_mm_fmsubadd_ps
_mm256_fmsubadd_ps
_mm_fmsubadd_pd
_mm256_fmsubadd_pd
vrhaddq_s8
vrhadd_s8
vrhaddq_s16
vrhadd_s16
vrhadd_u8
vrhaddq_u8
vrhadd_u32
vrhaddq_u32
vrhadd_u16
vrhaddq_u16
vrhaddq_s32
vrhadd_s32
vaddlv_s16
vaddlvq_u8
vaddlvq_s32
vaddlvq_u32
vaddlv_s8
vaddlv_u32
vaddlvq_s8
vaddlvq_u16
vaddlvq_s16
vaddlv_s32
vaddlv_u8
vaddlv_u16
vmlsl_high_laneq_s16
vmlsl_high_lane_s16
vmlsl_laneq_s16
vmlsl_lane_s16
vmlsl_laneq_s32
vmlsl_high_laneq_s32
vmlsl_lane_s32
vmlsl_high_lane_s32
vmlsl_high_lane_u32
vmlsl_laneq_u32
vmlsl_lane_u32
vmlsl_high_laneq_u32
vmlsl_lane_u16
vmlsl_high_laneq_u16
vmlsl_high_lane_u16
vmlsl_laneq_u16
_mm_hsubs_epi16
_mm_hsubs_pi16
_mm256_hsubs_epi16
_mm256_subs_epi16
_mm_maskz_fmsub_sd
_mm_mask_fmsub_sd
_mm_mask3_fmsub_sd
_mm_maskz_fmsub_sh
_mm_mask_fmsub_sh
_mm_mask3_fmsub_sh
_mm_mask_fmsub_ss
_mm_mask3_fmsub_ss
_mm_maskz_fmsub_ss
vec_mul
_mm256_mullo_epi32
vmul_s32
_mm_mullo_epi32
vmulq_s32
vec_mul
vec_mul
_mm_mul_ps
_mm256_mul_ps
vmulq_f32
vec_mul
vmul_f32
vmulq_u16
vec_mul
vmul_u16
vmulq_u8
vec_mul
vmul_u8
vmulq_s16
_mm256_mullo_epi16
_mm_mullo_epi16
vec_mul
vmul_s16
vmulq_f16
vmulh_f16
vmul_f16
vmulq_f64
vmul_f64
_mm_mul_pd
_mm256_mul_pd
vec_mul
vmulq_u32
vmul_u32
vec_mul
vmul_p8
vmulq_s8
vmul_s8
vec_mul
vqdmulhq_lane_s16
vqdmulhq_lane_s32
vrsubhn_high_u32
vrsubhn_u32
vrsubhn_high_u64
vrsubhn_u64
vrsubhn_s16
vrsubhn_high_s16
vrsubhn_s64
vrsubhn_high_s64
vrsubhn_u16
vrsubhn_high_u16
vrsubhn_s32
vrsubhn_high_s32
vfma_n_f32
vfmaq_n_f32
vmlaq_n_f32
vmla_n_f32
vmla_n_u32
vmlaq_n_u32
vmlaq_n_u16
vmla_n_u16
vmla_n_s32
vmlaq_n_s32
vmla_n_s16
vmlaq_n_s16
vrhsubq_u8
vrhsubq_u32
vrhsubq_s8
vrhsubq_u16
vrhsubq_s16
vrhsubq_s32
vpadd_s32
vpaddq_s32
_mm256_hadd_epi32
_mm_hadd_epi32
_mm_hadd_pi32
vpadd_u8
vpaddq_u8
vpaddd_u64
vpaddq_u64
vpaddq_f16
vpadd_f16
vpadd_u32
vpaddq_u32
_mm_hadd_epi16
_mm_hadd_pi16
vpadd_s16
vpaddq_s16
vpaddd_f64
_mm256_hadd_pd
vpaddq_f64
_mm_hadd_pd
vpadd_s8
vpaddq_s8
vpadd_f32
_mm256_hadd_ps
vpadds_f32
_mm_hadd_ps
vpaddq_f32
vpaddd_s64
vpaddq_s64
vpaddq_u16
vpadd_u16
vhaddq_s8
vhadd_s8
vhadd_u16
vhaddq_u16
vhaddq_u32
vhadd_u32
vhadd_s16
vhaddq_s16
vhaddq_u8
vhadd_u8
vhadd_s32
vhaddq_s32
_mm_mask_mul_sd
_mm_maskz_mul_sd
_mm_mask_mul_ss
_mm_maskz_mul_ss
_mm_mask_mul_sh
_mm_maskz_mul_sh
vec_pmsum_be
_mm512_maskz_mulhrs_epi16
_mm256_maskz_mulhrs_epi16
_mm512_mask_mulhrs_epi16
_mm_mask_mulhrs_epi16
_mm_maskz_mulhrs_epi16
_mm256_mask_mulhrs_epi16
vqrdmulhq_lane_s32
vqrdmulhq_lane_s16
vmulq_n_f16
vmul_n_f16
vmulq_n_u32
vmul_n_u32
vmul_n_f32
vmulq_n_f32
vmulq_n_u16
vmul_n_u16
vmulq_n_s32
vmul_n_s32
vmulq_n_f64
vmul_n_f64
vmulq_n_s16
vmul_n_s16
_mm_mask_fmaddsub_pd
_mm_maskz_fmaddsub_pd
_mm256_mask3_fmaddsub_pd
_mm512_mask3_fmaddsub_pd
_mm512_maskz_fmaddsub_pd
_mm512_mask_fmaddsub_pd
_mm_mask3_fmaddsub_pd
_mm256_maskz_fmaddsub_pd
_mm256_mask_fmaddsub_pd
_mm256_mask3_fmaddsub_ps
_mm_mask_fmaddsub_ps
_mm256_maskz_fmaddsub_ps
_mm512_mask3_fmaddsub_ps
_mm_maskz_fmaddsub_ps
_mm_mask3_fmaddsub_ps
_mm512_maskz_fmaddsub_ps
_mm512_mask_fmaddsub_ps
_mm256_mask_fmaddsub_ps
_mm512_mask3_fmaddsub_ph
_mm_maskz_fmaddsub_ph
_mm_mask_fmaddsub_ph
_mm256_maskz_fmaddsub_ph
_mm256_mask_fmaddsub_ph
_mm_mask3_fmaddsub_ph
_mm256_mask3_fmaddsub_ph
_mm512_mask_fmaddsub_ph
_mm512_maskz_fmaddsub_ph
_mm256_maskz_fmsub_pd
_mm512_mask3_fmsub_pd
_mm_mask3_fmsub_pd
_mm256_mask3_fmsub_pd
_mm512_mask_fmsub_pd
_mm512_maskz_fmsub_pd
_mm_mask_fmsub_pd
_mm256_mask_fmsub_pd
_mm_maskz_fmsub_pd
_mm_maskz_fmsub_ps
_mm256_mask_fmsub_ps
_mm256_maskz_fmsub_ps
_mm512_mask3_fmsub_ps
_mm_mask_fmsub_ps
_mm512_maskz_fmsub_ps
_mm256_mask3_fmsub_ps
_mm512_mask_fmsub_ps
_mm_mask3_fmsub_ps
_mm256_maskz_fmsub_ph
_mm_mask_fmsub_ph
_mm_mask3_fmsub_ph
_mm_maskz_fmsub_ph
_mm512_maskz_fmsub_ph
_mm512_mask3_fmsub_ph
_mm256_mask3_fmsub_ph
_mm256_mask_fmsub_ph
_mm512_mask_fmsub_ph
vqdmlal_high_s32
vqdmlals_s32
vqdmlal_s32
vqdmlal_s16
vqdmlalh_s16
vqdmlal_high_s16
_mm512_mask_sub_epi64
_mm512_maskz_sub_epi64
_mm_mask_sub_epi64
_mm256_maskz_sub_epi64
_mm256_mask_sub_epi64
_mm_maskz_sub_epi64
_mm256_maskz_sub_epi16
_mm_maskz_sub_epi16
_mm_mask_sub_epi16
_mm256_mask_sub_epi16
_mm512_maskz_sub_epi16
_mm512_mask_sub_epi16
_mm512_mask_sub_ph
_mm512_maskz_sub_ph
_mm_maskz_sub_ph
_mm_mask_sub_ph
_mm256_maskz_sub_ph
_mm256_mask_sub_ph
_mm_mask_sub_epi32
_mm512_maskz_sub_epi32
_mm512_mask_sub_epi32
_mm256_maskz_sub_epi32
_mm_maskz_sub_epi32
_mm256_mask_sub_epi32
_mm_maskz_sub_ps
_mm_mask_sub_ps
_mm512_mask_sub_ps
_mm256_mask_sub_ps
_mm256_maskz_sub_ps
_mm512_maskz_sub_ps
_mm_mask_sub_epi8
_mm256_mask_sub_epi8
_mm512_mask_sub_epi8
_mm256_maskz_sub_epi8
_mm512_maskz_sub_epi8
_mm_maskz_sub_epi8
_mm256_mask_sub_pd
_mm256_maskz_sub_pd
_mm_mask_sub_pd
_mm512_mask_sub_pd
_mm_maskz_sub_pd
_mm512_maskz_sub_pd
_mm_fmadd_sd
_mm_fmadd_ss
vaddw_high_s16
vaddw_s16
vaddw_high_s8
vaddw_s8
vaddw_s32
vaddw_high_s32
vaddw_u16
vaddw_high_u16
vaddw_u8
vaddw_high_u8
vaddw_u32
vaddw_high_u32
vmlal_high_n_s16
vmlal_n_s16
vmlal_n_s32
vmlal_high_n_s32
vmlal_high_n_u16
vmlal_n_u16
vmlal_n_u32
vmlal_high_n_u32
_mm_maskz_fnmsub_sh
_mm_mask_fnmsub_sh
_mm_mask3_fnmsub_sh
_mm_mask_fnmsub_sd
_mm_mask3_fnmsub_sd
_mm_maskz_fnmsub_sd
_mm_mask_fnmsub_ss
_mm_mask3_fnmsub_ss
_mm_maskz_fnmsub_ss
vmulxq_lane_f32
vmulx_lane_f32
vmulxs_laneq_f32
vmulx_laneq_f32
vmulxs_lane_f32
vmulxq_laneq_f32
vmulxh_lane_f16
vmulxh_laneq_f16
vmulxq_lane_f16
vmulx_laneq_f16
vmulx_lane_f16
vmulxq_laneq_f16
vmulx_lane_f64
vmulxq_lane_f64
vmulxq_laneq_f64
vmulxd_laneq_f64
vmulxd_lane_f64
vmulx_laneq_f64
_mm256_mulhi_epi16
_mm_mulhi_epi16
_mm_mulhi_pu16
_m_pmulhuw
_mm_mulhi_epu16
_mm256_mulhi_epu16
vqdmlsl_s32
vqdmlsls_s32
vqdmlsl_high_s32
vqdmlslh_s16
vqdmlsl_s16
vqdmlsl_high_s16
_mm_mul_sd
_mm_mul_ss
vpaddlq_s16
vpaddl_s16
_mm256_hadd_epi16
vpaddl_s8
vpaddlq_s8
vpaddl_u16
vpaddlq_u16
vpaddl_u32
vpaddlq_u32
vpaddl_u8
vpaddlq_u8
vpaddlq_s32
vpaddl_s32
vqdmulhq_n_s32
vqdmulhq_n_s16
vabdh_f16
vabdq_f16
vabd_f16
vabd_u16
vec_absd
vabdq_u16
vabdq_f64
vabdd_f64
vabd_f64
vabdq_s8
vabd_s8
vabdq_f32
vabd_f32
vabds_f32
vabdq_s32
vabd_s32
vabdq_u32
vabd_u32
vec_absd
vec_absd
vabdq_u8
vabd_u8
vabd_s16
vabdq_s16
vabal_s8
vabal_high_s8
vabal_s16
vabal_high_s16
vabal_u32
vabal_high_u32
vabal_high_s32
vabal_s32
vabal_high_u8
vabal_u8
vabal_u16
vabal_high_u16
vaddvq_f32
vaddv_f32
vaddvq_s64
vaddv_u32
vaddvq_u32
vaddv_s8
vaddvq_s8
vaddv_u8
vaddvq_u8
vaddv_u16
vaddvq_u16
vec_sums
vaddv_s32
vaddvq_s32
vaddvq_u64
vaddvq_f64
vaddvq_s16
vaddv_s16
vmull_laneq_u16
vmull_lane_u16
vmull_high_laneq_u16
vmull_high_lane_u16
vmull_high_laneq_s32
vmull_lane_s32
vmull_laneq_s32
vmull_high_lane_s32
vmull_laneq_u32
vmull_lane_u32
vmull_high_lane_u32
vmull_high_laneq_u32
vmull_laneq_s16
vmull_high_laneq_s16
vmull_high_lane_s16
vmull_lane_s16
_mm512_mask_adds_epu8
_mm_mask_adds_epu8
_mm512_maskz_adds_epu8
_mm_maskz_adds_epu8
_mm256_maskz_adds_epu8
_mm256_mask_adds_epu8
_mm_maskz_adds_epu16
_mm_mask_adds_epu16
_mm512_mask_adds_epu16
_mm512_maskz_adds_epu16
_mm256_maskz_adds_epu16
_mm256_mask_adds_epu16
_mm256_maskz_adds_epi16
_mm512_mask_adds_epi16
_mm_maskz_adds_epi16
_mm256_mask_adds_epi16
_mm512_maskz_adds_epi16
_mm_mask_adds_epi16
_mm_maskz_adds_epi8
_mm512_mask_adds_epi8
_mm256_mask_adds_epi8
_mm256_maskz_adds_epi8
_mm512_maskz_adds_epi8
_mm_mask_adds_epi8
_mm_maskz_fnmadd_ph
_mm512_mask_fnmadd_ph
_mm512_maskz_fnmadd_ph
_mm_mask_fnmadd_ph
_mm512_mask3_fnmadd_ph
_mm_mask3_fnmadd_ph
_mm256_maskz_fnmadd_ph
_mm256_mask3_fnmadd_ph
_mm256_mask_fnmadd_ph
_mm_mask3_fnmadd_pd
_mm512_maskz_fnmadd_pd
_mm512_mask3_fnmadd_pd
_mm512_mask_fnmadd_pd
_mm256_mask3_fnmadd_pd
_mm256_mask_fnmadd_pd
_mm_maskz_fnmadd_pd
_mm256_maskz_fnmadd_pd
_mm_mask_fnmadd_pd
_mm512_mask_fnmadd_ps
_mm512_maskz_fnmadd_ps
_mm_maskz_fnmadd_ps
_mm256_mask_fnmadd_ps
_mm256_mask3_fnmadd_ps
_mm256_maskz_fnmadd_ps
_mm_mask3_fnmadd_ps
_mm512_mask3_fnmadd_ps
_mm_mask_fnmadd_ps
_mm_mask_div_sd
_mm_maskz_div_sd
_mm_mask_div_ss
_mm_maskz_div_ss
_mm_mask_div_sh
_mm_maskz_div_sh
_mm256_mask_add_epi8
_mm256_maskz_add_epi8
_mm_mask_add_epi8
_mm512_maskz_add_epi8
_mm512_mask_add_epi8
_mm_maskz_add_epi8
_mm256_mask_add_epi16
_mm_maskz_add_epi16
_mm_mask_add_epi16
_mm256_maskz_add_epi16
_mm512_mask_add_epi16
_mm512_maskz_add_epi16
_mm512_add_round_ph
_mm_mask_add_ph
_mm512_maskz_add_round_ph
_mm256_maskz_add_ph
_mm512_maskz_add_ph
_mm512_mask_add_ph
_mm256_mask_add_ph
_mm_maskz_add_ph
_mm256_mask_add_epi64
_mm256_maskz_add_epi64
_mm512_maskz_add_epi64
_mm_maskz_add_epi64
_mm_mask_add_epi64
_mm512_mask_add_epi64
_mm_maskz_add_ps
_mm256_maskz_add_ps
_mm512_mask_add_ps
_mm512_maskz_add_ps
_mm_mask_add_ps
_mm256_mask_add_ps
_mm_mask_add_pd
_mm256_mask_add_pd
_mm256_maskz_add_pd
_mm_maskz_add_pd
_mm512_maskz_add_pd
_mm512_mask_add_pd
_mm512_mask_add_epi32
_mm_maskz_add_epi32
_mm256_mask_add_epi32
_mm256_maskz_add_epi32
_mm_mask_add_epi32
_mm512_maskz_add_epi32
vmull_high_n_u32
vmull_n_u32
vmull_high_n_u16
vmull_n_u16
vmull_n_s32
vmull_high_n_s32
vmull_n_s16
vmull_high_n_s16
_mm512_maskz_mullo_epi32
_mm_maskz_mullo_epi32
_mm_mask_mullo_epi32
_mm256_mask_mullo_epi32
_mm256_maskz_mullo_epi32
_mm512_mask_mullo_epi32
_mm256_mask_mullo_epi64
_mm_maskz_mullo_epi64
_mm256_maskz_mullo_epi64
_mm512_mask_mullo_epi64
_mm512_maskz_mullo_epi64
_mm_mask_mullo_epi64
_mm_mask_mullo_epi16
_mm512_mask_mullo_epi16
_mm512_maskz_mullo_epi16
_mm256_maskz_mullo_epi16
_mm_maskz_mullo_epi16
_mm256_mask_mullo_epi16
vec_msum
_mm256_dpbusd_epi32
_mm_dpbusd_avx_epi32
_mm_dpbusd_epi32
_mm256_dpbusd_avx_epi32
_mm_dpwssd_epi32
_mm_dpwssd_avx_epi32
vec_msum
_mm256_dpwssd_epi32
_mm256_dpwssd_avx_epi32
vec_msum
vec_msum
vec_nabs
vec_nabs
vec_nabs
vec_nabs
vec_nabs
vec_nabs
vec_sum4s
vec_subc
vec_subec
vec_sube
vec_subc
vec_subec
vec_sube
vec_subc
vec_subec
vec_sube
vec_subc
vec_subec
vec_sube
vqrdmulhq_s16
vqrdmulh_s16
vqrdmulhh_s16
vqrdmulh_s32
vqrdmulhq_s32
vqrdmulhs_s32
_mm256_fnmsub_ps
vec_nmsub
_mm_fnmsub_ps
_mm_fnmsub_pd
_mm256_fnmsub_pd
vec_nmsub
vmlsq_n_s32
vmls_n_s32
vmls_n_s16
vmlsq_n_s16
vfmsq_n_f32
vmlsq_n_f32
vmls_n_f32
vfms_n_f32
vmls_n_u16
vmlsq_n_u16
vmlsq_n_u32
vmls_n_u32
vmul_laneq_u16
vmulq_laneq_u16
vmul_lane_u16
vmulq_lane_u16
vmulq_lane_f16
vmul_laneq_f16
vmulq_laneq_f16
vmul_lane_f16
vmulh_laneq_f16
vmulh_lane_f16
vmul_lane_f32
vmul_laneq_f32
vmuls_laneq_f32
vmulq_lane_f32
vmuls_lane_f32
vmulq_laneq_f32
vmul_laneq_s32
vmulq_laneq_s32
vmul_lane_s32
vmulq_lane_s32
vmulq_lane_f64
vmuld_lane_f64
vmuld_laneq_f64
vmulq_laneq_f64
vmul_laneq_f64
vmul_lane_f64
vmulq_laneq_s16
vmul_lane_s16
vmul_laneq_s16
vmulq_lane_s16
vmul_lane_u32
vmul_laneq_u32
vmulq_laneq_u32
vmulq_lane_u32
vec_adde
vec_addc
vec_addec
vec_adde
vec_addc
vec_addec
vec_adde
vec_addc
vec_addec
vec_adde
vec_addc
vec_addec
vec_mradds
_mm_maskz_div_ps
_mm256_mask_div_ps
_mm_mask_div_ps
_mm256_maskz_div_ps
_mm512_maskz_div_ps
_mm512_mask_div_ps
_mm512_maskz_div_ph
_mm_maskz_div_ph
_mm512_mask_div_ph
_mm256_maskz_div_ph
_mm256_mask_div_ph
_mm_mask_div_ph
_mm256_mask_div_pd
_mm512_maskz_div_pd
_mm_maskz_div_pd
_mm512_mask_div_pd
_mm256_maskz_div_pd
_mm_mask_div_pd
vsubl_u16
vsubl_u8
vsubl_s32
vsubl_u32
vsubl_s8
vsubl_s16
vhsub_u32
vhsubq_u32
vhsubq_s8
vhsub_s8
vhsubq_u16
vhsub_u16
vhsub_s16
vhsubq_s16
vhsub_s32
vhsubq_s32
vhsub_u8
vhsubq_u8
_mm_fnmadd_sd
_mm_fnmadd_ss
vmulx_f64
vmulxd_f64
vmulxq_f64
vmulx_f32
vmulxs_f32
vmulxq_f32
vmulxq_f16
vmulxh_f16
vmulx_f16
_mm256_dpwssds_epi32
_mm_dpwssds_epi32
_mm256_dpwssds_avx_epi32
_mm_dpwssds_avx_epi32
vec_msums
vec_msums
_mm_dpbusds_avx_epi32
_mm256_dpbusds_avx_epi32
_mm_dpbusds_epi32
_mm256_dpbusds_epi32
vaddl_s32
vaddl_high_s32
vaddl_high_s8
vaddl_s8
vaddl_u32
vaddl_high_u32
vaddl_high_s16
vaddl_s16
vaddl_u16
vaddl_high_u16
vaddl_high_u8
vaddl_u8
vmulq_p8
_mm256_maskz_subs_epi16
_mm_maskz_subs_epi16
_mm512_maskz_subs_epi16
_mm256_mask_subs_epi16
_mm_mask_subs_epi16
_mm512_mask_subs_epi16
_mm_maskz_subs_epi8
_mm256_maskz_subs_epi8
_mm_mask_subs_epi8
_mm512_mask_subs_epi8
_mm512_maskz_subs_epi8
_mm256_mask_subs_epi8
_mm512_mask_subs_epu16
_mm512_maskz_subs_epu16
_mm256_mask_subs_epu16
_mm_mask_subs_epu16
_mm256_maskz_subs_epu16
_mm_maskz_subs_epu16
_mm256_maskz_subs_epu8
_mm512_mask_subs_epu8
_mm_maskz_subs_epu8
_mm_mask_subs_epu8
_mm256_mask_subs_epu8
_mm512_maskz_subs_epu8
vec_nmadd
_mm_fnmadd_pd
_mm256_fnmadd_pd
_mm_fnmadd_ps
_mm256_fnmadd_ps
vec_nmadd
_mm256_mask_fmsubadd_pd
_mm_maskz_fmsubadd_pd
_mm_mask_fmsubadd_pd
_mm256_maskz_fmsubadd_pd
_mm256_mask3_fmsubadd_pd
_mm_mask3_fmsubadd_pd
_mm512_mask3_fmsubadd_pd
_mm512_maskz_fmsubadd_pd
_mm512_mask_fmsubadd_pd
_mm256_maskz_fmsubadd_ph
_mm512_mask_fmsubadd_ph
_mm_mask3_fmsubadd_ph
_mm_maskz_fmsubadd_ph
_mm_mask_fmsubadd_ph
_mm512_mask3_fmsubadd_ph
_mm256_mask_fmsubadd_ph
_mm256_mask3_fmsubadd_ph
_mm512_maskz_fmsubadd_ph
_mm512_mask3_fmsubadd_ps
_mm512_mask_fmsubadd_ps
_mm_mask3_fmsubadd_ps
_mm256_maskz_fmsubadd_ps
_mm256_mask3_fmsubadd_ps
_mm_mask_fmsubadd_ps
_mm512_maskz_fmsubadd_ps
_mm_maskz_fmsubadd_ps
_mm256_mask_fmsubadd_ps
vec_sum2s
vqrdmulhq_n_s16
vqrdmulhq_n_s32
_mm256_hsub_epi32
_mm_hsub_epi32
_mm_hsub_pi32
_mm_hsub_ps
_mm256_hsub_ps
_mm256_sub_pd
_mm_hsub_pd
_mm256_hsub_pd
_mm_hsub_epi16
_mm_hsub_pi16
_mm256_hsub_epi16
_mm_fmsub_ss
_mm_fmsub_sd
vaddhn_u32
vaddhn_high_u32
vaddhn_high_s64
vaddhn_s64
vaddhn_u16
vaddhn_high_u16
vaddhn_high_s32
vaddhn_s32
vaddhn_s16
vaddhn_high_s16
vaddhn_u64
vaddhn_high_u64
vmlsq_u8
vmls_u8
_mm256_fmsub_pd
vmls_f64
vfms_f64
_mm_fmsub_pd
vec_msub
vmlsq_f64
vfmsq_f64
vmls_u16
vmlsq_u16
_mm_fmsub_ps
vfms_f32
vmls_f32
_mm256_fmsub_ps
vec_msub
vmlsq_f32
vfmsq_f32
vmlsq_s16
vmls_s16
vmlsq_s8
vmls_s8
vmlsl_s8
vmls_s32
vmlsq_s32
vmls_u32
vmlsq_u32
vfmsh_f16
vfms_f16
vfmsq_f16
_mm_mask_fmadd_ss
_mm_mask3_fmadd_ss
_mm_maskz_fmadd_ss
_mm_mask3_fmadd_sd
_mm_mask_fmadd_sd
_mm_maskz_fmadd_sd
_mm_maskz_fmadd_sh
_mm_mask_fmadd_sh
_mm_mask3_fmadd_sh
_mm512_abs_epi64
_mm_abs_epi64
vec_abs
_mm256_abs_epi64
vabsq_s64
vabs_s64
vabsq_f16
vabs_f16
_mm512_abs_ph
vabsh_f16
_mm256_abs_ph
_mm_abs_ph
vabsq_f32
vabs_f32
vec_abs
_mm512_abs_ps
_mm_abs_epi8
_mm256_abs_epi8
vec_abs
vabs_s8
vabsq_s8
_mm_abs_pi8
vabsq_f64
_mm512_abs_pd
vec_abs
vabs_f64
vabsd_s64
vabsq_s32
_mm_abs_epi32
_mm256_abs_epi32
vabs_s32
vec_abs
_mm_abs_pi32
_mm_abs_epi16
_mm256_abs_epi16
vec_abs
vabsq_s16
_mm_abs_pi16
vabs_s16
vneg_s64
vnegd_s64
vec_neg
vnegq_s64
vnegq_f32
vneg_f32
vec_neg
_mm_sign_pi8
vneg_s8
vnegq_s8
_mm_sign_epi8
_mm256_sign_epi8
vec_neg
_mm256_sign_epi32
vnegq_s32
vneg_s32
_mm_sign_epi32
vec_neg
_mm_sign_pi32
_mm_sign_epi16
vneg_s16
vnegq_s16
vec_neg
_mm256_sign_epi16
_mm_sign_pi16
vnegq_f64
vneg_f64
vec_neg
vnegq_f16
vneg_f16
vnegh_f16
vqdmulh_s32
vqdmulhs_s32
vqdmulhq_s32
vqdmulhq_s16
vqdmulhh_s16
vqdmulh_s16
_mm_add_sd
_mm_add_round_sd
_mm_add_round_ss
_mm_add_ss
vsubw_s16
vsubw_s32
vsubw_s8
vsubw_u16
vsubw_u32
vsubw_u8
vmlsl_high_n_u16
vmlsl_n_u16
vmlsl_high_n_s32
vmlsl_n_s32
vmlsl_high_n_u32
vmlsl_n_u32
vmlsl_n_s16
vmlsl_high_n_s16
vabaq_s8
vaba_s16
vabaq_s16
vaba_u8
_mm_sad_pu8
vaba_s8
vabaq_u8
_mm_sad_epu8
_m_psadbw
_mm256_sad_epu8
vabaq_u32
vaba_u32
vabaq_u16
vaba_u16
vabaq_s32
vaba_s32
vmla_lane_u16
vmla_laneq_u16
vmlaq_lane_u16
vmlaq_laneq_u16
vfmas_laneq_f32
vfma_lane_f32
vmlaq_lane_f32
vmla_laneq_f32
vfma_laneq_f32
vmlaq_laneq_f32
vfmaq_lane_f32
vfmaq_laneq_f32
vfmas_lane_f32
vmla_lane_f32
vmlaq_laneq_u32
vmlaq_lane_u32
vmla_lane_u32
vmla_laneq_u32
vmlaq_lane_s32
vmlaq_laneq_s32
vmla_lane_s32
vmla_laneq_s32
vmla_lane_s16
vmlaq_lane_s16
vmla_laneq_s16
vmlaq_laneq_s16
vfma_lane_f64
vfma_laneq_f64
vfmaq_lane_f64
vfmad_lane_f64
vfmad_laneq_f64
vfmaq_laneq_f64
vmlsq_lane_s16
vmlsq_lane_s32
vmlsq_lane_u16
vmlsq_lane_u32
vfmsq_laneq_f32
vfms_lane_f32
vfmsq_lane_f32
vfms_laneq_f32
vmlsq_lane_f32
vfmss_laneq_f32
vfmss_lane_f32
vfms_laneq_f64
vfmsd_lane_f64
vfmsd_laneq_f64
vfmsq_laneq_f64
vfms_lane_f64
vfmsq_lane_f64
vmlal_laneq_s16
vmlal_high_lane_s16
vmlal_lane_s16
vmlal_high_laneq_s16
vmlal_high_lane_u32
vmlal_lane_u32
vmlal_high_laneq_u32
vmlal_laneq_u32
vmlal_high_laneq_s32
vmlal_laneq_s32
vmlal_lane_s32
vmlal_high_lane_s32
vmlal_lane_u16
vmlal_high_lane_u16
vmlal_laneq_u16
vmlal_high_laneq_u16
vqabs_s32
vec_abss
vqabsq_s32
vqabss_s32
vqabsd_s64
vqabsq_s64
vqabs_s64
vqabsq_s8
vqabs_s8
vec_abss
vqabsb_s8
vqabsh_s16
vec_abss
vqabs_s16
vqabsq_s16
_mm_div_ss
_mm_div_sd
vabdl_high_u8
vabdl_u8
vabdl_high_s8
vabdl_s8
vabdl_high_u16
vabdl_u16
vabdl_high_u32
vabdl_u32
vabdl_s32
vabdl_high_s32
vabdl_high_s16
vabdl_s16
_mm_maddubs_pi16
_mm_maddubs_epi16
_mm256_maddubs_epi16
_mm_madd_epi16
_mm256_madd_epi16
vec_madds
_mm_sub_sd
_mm_sub_ss
_mm_sub_epi8
vsubq_s8
vec_sub
_mm256_sub_epi8
vec_sub
_mm_sub_si64
_mm_sub_pd
vec_sub
vsubq_f16
vsub_f16
_mm256_sub_ps
_mm_sub_ps
vsubq_f32
vec_sub
vec_sub
vsubq_u32
_mm_subs_epu16
vsubq_u16
vec_sub
_mm256_sub_epi64
_mm_sub_epi64
vec_sub
vsubq_s64
_mm_sub_epi32
vsubq_s32
_mm256_sub_epi32
vec_sub
vec_sub
vsubq_u64
vec_sub
vec_sub
vsubq_u8
vsubq_s16
vec_sub
_mm_sub_epi16
_mm256_sub_epi16
_mm256_dp_ps
_mm_dp_ps
_mm_dp_pd
_mm256_mpsadbw_epu8
_mm_mpsadbw_epu8
_mm_fnmsub_ss
_mm_fnmsub_sd
vsqadd_u64
vqaddq_s64
vsqaddq_u64
vqaddd_s64
vqadd_s64
vsqaddd_u64
vuqadd_s32
vqadds_u32
vuqaddq_s32
vuqadds_s32
vqadd_u32
vqaddq_u32
vec_adds
vqaddq_s16
vsqaddh_u16
_mm_adds_epi16
vqadd_s16
vsqadd_u16
vqaddh_s16
_mm256_adds_epi16
vec_adds
_mm512_adds_epi16
vsqaddq_u16
vqadd_s32
vqaddq_s32
vsqadd_u32
vsqaddq_u32
vqadds_s32
vec_adds
vsqadds_u32
vqadd_u8
_mm_adds_epu8
vqaddb_u8
vuqaddb_s8
vqaddq_u8
vuqaddq_s8
_mm256_adds_epu8
vuqadd_s8
vec_adds
vqaddq_u64
vuqadd_s64
vqadd_u64
vqaddd_u64
vuqaddd_s64
vuqaddq_s64
vuqaddq_s16
_mm_adds_epu16
vqaddq_u16
_mm256_adds_epu16
vqadd_u16
vuqadd_s16
vec_adds
vqaddh_u16
vuqaddh_s16
vqaddq_s8
_mm256_adds_epi8
_mm_adds_epi8
vqadd_s8
vsqaddb_u8
vqaddb_s8
vsqaddq_u8
vec_adds
vsqadd_u8
_mm512_mask3_fnmsub_ph
_mm256_mask3_fnmsub_ph
_mm256_maskz_fnmsub_ph
_mm_mask_fnmsub_ph
_mm256_mask_fnmsub_ph
_mm_mask3_fnmsub_ph
_mm512_mask_fnmsub_ph
_mm512_maskz_fnmsub_ph
_mm_maskz_fnmsub_ph
_mm_mask3_fnmsub_pd
_mm_maskz_fnmsub_pd
_mm512_maskz_fnmsub_pd
_mm512_mask_fnmsub_pd
_mm512_mask3_fnmsub_pd
_mm_mask_fnmsub_pd
_mm256_mask3_fnmsub_pd
_mm256_mask_fnmsub_pd
_mm256_maskz_fnmsub_pd
_mm_maskz_fnmsub_ps
_mm512_maskz_fnmsub_ps
_mm_mask_fnmsub_ps
_mm512_mask_fnmsub_ps
_mm256_mask_fnmsub_ps
_mm256_maskz_fnmsub_ps
_mm_mask3_fnmsub_ps
_mm512_mask3_fnmsub_ps
_mm256_mask3_fnmsub_ps
_mm256_add_epi32
_mm_add_epi32
vaddq_s32
vec_add
vadd_s32
vaddq_s16
_mm_add_epi16
_mm256_add_epi16
vadd_s16
vec_add
_mm256_add_epi64
vaddq_s64
_mm_add_si64
vadd_s64
_mm_add_epi64
vec_add
vaddq_p128
vaddq_u16
vadd_u16
vec_add
vaddq_p16
vadd_p16
vaddq_u32
vadd_u32
vec_add
_mm_add_epi8
vadd_s8
vaddq_s8
_mm256_add_epi8
vec_add
vaddq_u64
vadd_u64
vec_add
vaddq_f32
_mm_add_ps
_mm256_add_ps
vadd_f32
vec_add
vec_add
vaddq_p64
vadd_p64
vadd_p8
vaddq_p8
_mm512_add_ph
_mm_add_ph
_mm256_add_ph
vaddq_f16
vec_add
vaddq_f64
_mm256_add_pd
vec_add
_mm_add_pd
vadd_u8
vaddq_u8
vec_add
_mm256_addsub_pd
_mm_addsub_pd
_mm_addsub_ps
_mm256_addsub_ps
vqdmull_high_s32
vqdmulls_s32
vqdmull_s32
vqdmullh_s16
vqdmull_s16
vqdmull_high_s16
_mm256_mulhrs_epi16
_mm_mulhrs_pi16
_mm_mulhrs_epi16
_mm_maskz_sub_sd
_mm_mask_sub_sd
_mm_maskz_sub_ss
_mm_mask_sub_ss
_mm_mask_sub_sh
_mm_maskz_sub_sh
_mm_maskz_add_round_ss
_mm_maskz_add_ss
_mm_mask_add_ss
_mm_maskz_add_round_sd
_mm_mask_add_sd
_mm_maskz_add_sd
_mm_maskz_abs_epi16
_mm512_maskz_abs_epi64
_mm256_maskz_abs_epi64
_mm_maskz_abs_epi64
_mm512_mask_abs_epi8
_mm_mask_abs_epi8
_mm512_maskz_abs_epi8
_mm_maskz_abs_epi8
_mm256_mask_abs_epi8
_mm256_maskz_abs_epi8
_mm256_mask_abs_epi16
_mm512_maskz_abs_epi16
_mm256_maskz_abs_epi16
_mm512_mask_abs_epi16
_mm_mask_abs_epi16
_mm256_mask_abs_epi32
_mm_maskz_abs_epi32
_mm256_maskz_abs_epi32
_mm512_mask_abs_epi32
_mm_mask_abs_epi32
_mm512_maskz_abs_epi32
_mm512_mask_abs_ps
_mm256_mask_abs_epi64
_mm512_mask_abs_epi64
_mm_mask_abs_epi64
_mm512_mask_abs_pd
vfmaq_f32
vfma_f32
vec_madd
_mm_fmadd_ps
vmlaq_f32
vmla_f32
_mm256_fmadd_ps
vmlal_s8
vmla_s8
vmlaq_s8
vmla_u8
vmlaq_u8
vmla_f64
_mm_fmadd_pd
_mm256_fmadd_pd
vec_madd
vmlaq_f64
vfmaq_f64
vfma_f64
vfmah_f16
vfma_f16
vfmaq_f16
vec_madd
vmla_s16
vmlaq_s16
vec_madd
vmlaq_u16
vmla_u16
vmla_u32
vmlaq_u32
vmla_s32
vmlaq_s32
_mm256_mask_mulhi_epu16
_mm256_maskz_mulhi_epu16
_mm512_mask_mulhi_epu16
_mm_maskz_mulhi_epu16
_mm512_maskz_mulhi_epu16
_mm_mask_mulhi_epu16
_mm256_mask_mulhi_epi16
_mm256_maskz_mulhi_epi16
_mm512_maskz_mulhi_epi16
_mm_maskz_mulhi_epi16
_mm512_mask_mulhi_epi16
_mm_mask_mulhi_epi16
vmls_lane_s32
vmlsq_laneq_s32
vmls_laneq_s32
vmls_lane_s16
vmlsq_laneq_s16
vmls_laneq_s16
vmls_lane_u16
vmls_laneq_u16
vmlsq_laneq_u16
vmls_laneq_f32
vmlsq_laneq_f32
vmls_lane_f32
vmls_lane_u32
vmls_laneq_u32
vmlsq_laneq_u32
vmlsl_high_s8
vmlsl_high_s32
vmlsl_s32
vmlsl_high_u32
vmlsl_u32
vmlsl_high_u8
vmlsl_u8
vmlsl_s16
vmlsl_high_s16
vmlsl_u16
vmlsl_high_u16
vmlal_high_s16
vmlal_s16
vmlal_u32
vmlal_high_u32
vmlal_u16
vmlal_high_u16
vmlal_high_s32
vmlal_s32
vmlal_high_u8
vmlal_u8
vmlal_high_s8
_mm_maskz_fnmadd_ss
_mm_mask_fnmadd_ss
_mm_mask3_fnmadd_ss
_mm_mask3_fnmadd_sd
_mm_mask_fnmadd_sd
_mm_maskz_fnmadd_sd
_mm_maskz_fnmadd_sh
_mm_mask_fnmadd_sh
_mm_mask3_fnmadd_sh
_mm256_mask_mul_epi32
_mm512_maskz_mul_epi32
_mm512_mask_mul_epi32
_mm256_maskz_mul_epi32
_mm_mask_mul_epi32
_mm_maskz_mul_epi32
_mm_maskz_mul_pd
_mm512_maskz_mul_pd
_mm_mask_mul_pd
_mm512_mask_mul_pd
_mm256_mask_mul_pd
_mm256_maskz_mul_pd
_mm_mask_mul_ph
_mm_maskz_mul_ph
_mm256_maskz_mul_ph
_mm256_mask_mul_ph
_mm512_mask_mul_ph
_mm512_maskz_mul_ph
_mm256_maskz_mul_epu32
_mm512_mask_mul_epu32
_mm256_mask_mul_epu32
_mm_maskz_mul_epu32
_mm512_maskz_mul_epu32
_mm_mask_mul_epu32
_mm256_maskz_mul_ps
_mm_maskz_mul_ps
_mm512_maskz_mul_ps
_mm256_mask_mul_ps
_mm_mask_mul_ps
_mm512_mask_mul_ps