TimeQuest Timing Analyzer report for PRJ2Test
Wed May 13 11:53:21 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'uart:uut|baud_rate_gen:BaudRate|clk_out'
 13. Slow Model Setup: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'
 14. Slow Model Hold: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'
 15. Slow Model Hold: 'uart:uut|baud_rate_gen:BaudRate|clk_out'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'uart:uut|baud_rate_gen:BaudRate|clk_out'
 19. Slow Model Minimum Pulse Width: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'CLOCK_50'
 30. Fast Model Setup: 'uart:uut|baud_rate_gen:BaudRate|clk_out'
 31. Fast Model Setup: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'
 32. Fast Model Hold: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'
 33. Fast Model Hold: 'uart:uut|baud_rate_gen:BaudRate|clk_out'
 34. Fast Model Hold: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50'
 36. Fast Model Minimum Pulse Width: 'uart:uut|baud_rate_gen:BaudRate|clk_out'
 37. Fast Model Minimum Pulse Width: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PRJ2Test                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+
; Clock Name                                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                 ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+
; CLOCK_50                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                            ;
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out } ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uut|baud_rate_gen:BaudRate|clk_out }             ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                   ;
+------------+-----------------+-----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note ;
+------------+-----------------+-----------------------------------------------------+------+
; 156.69 MHz ; 156.69 MHz      ; CLOCK_50                                            ;      ;
; 187.58 MHz ; 187.58 MHz      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;      ;
; 269.47 MHz ; 269.47 MHz      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;      ;
+------------+-----------------+-----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLOCK_50                                            ; -5.382 ; -284.038      ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; -4.331 ; -279.305      ;
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; -3.028 ; -56.407       ;
+-----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Hold Summary                                                     ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.391 ; 0.000         ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 0.391 ; 0.000         ;
; CLOCK_50                                            ; 0.514 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                       ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLOCK_50                                            ; -1.380 ; -67.380       ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; -0.500 ; -76.000       ;
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; -0.500 ; -29.000       ;
+-----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.382 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.420      ;
; -5.379 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.417      ;
; -5.376 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.414      ;
; -5.375 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.413      ;
; -5.374 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.412      ;
; -5.374 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.412      ;
; -5.334 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.372      ;
; -5.331 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.369      ;
; -5.328 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.366      ;
; -5.327 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.365      ;
; -5.326 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.364      ;
; -5.326 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.364      ;
; -5.226 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.264      ;
; -5.223 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.261      ;
; -5.220 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.258      ;
; -5.219 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.257      ;
; -5.218 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.256      ;
; -5.218 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.256      ;
; -5.195 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.231      ;
; -5.192 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.228      ;
; -5.183 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.219      ;
; -5.181 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.217      ;
; -5.181 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.217      ;
; -5.128 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.164      ;
; -5.125 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.161      ;
; -5.122 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.158      ;
; -5.121 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.157      ;
; -5.120 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.156      ;
; -5.120 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.156      ;
; -5.104 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.140      ;
; -5.101 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.137      ;
; -5.099 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.135      ;
; -5.096 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.132      ;
; -5.093 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.129      ;
; -5.092 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.128      ;
; -5.092 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.128      ;
; -5.091 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.127      ;
; -5.091 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.127      ;
; -5.090 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.126      ;
; -5.090 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.126      ;
; -5.055 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|clk_out                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.091      ;
; -5.041 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.077      ;
; -5.038 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.074      ;
; -5.029 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.065      ;
; -5.028 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.064      ;
; -5.027 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.063      ;
; -5.027 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.063      ;
; -5.025 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.061      ;
; -5.022 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.058      ;
; -5.021 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.057      ;
; -5.020 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.056      ;
; -5.020 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.056      ;
; -5.007 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|clk_out                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.043      ;
; -4.984 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.020      ;
; -4.984 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.020      ;
; -4.982 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.018      ;
; -4.980 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.016      ;
; -4.979 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.015      ;
; -4.979 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.015      ;
; -4.977 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.013      ;
; -4.977 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.013      ;
; -4.977 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.013      ;
; -4.968 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.004      ;
; -4.966 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.002      ;
; -4.966 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.002      ;
; -4.954 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.990      ;
; -4.951 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.987      ;
; -4.948 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.984      ;
; -4.947 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.983      ;
; -4.946 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.982      ;
; -4.946 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.982      ;
; -4.936 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.972      ;
; -4.936 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.972      ;
; -4.934 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.970      ;
; -4.931 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.967      ;
; -4.931 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.967      ;
; -4.929 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.965      ;
; -4.929 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.965      ;
; -4.900 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.936      ;
; -4.899 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|clk_out                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.935      ;
; -4.897 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.933      ;
; -4.891 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.927      ;
; -4.888 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.924      ;
; -4.888 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.924      ;
; -4.886 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.922      ;
; -4.886 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.922      ;
; -4.885 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.921      ;
; -4.884 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.920      ;
; -4.883 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.919      ;
; -4.883 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.919      ;
; -4.836 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.872      ;
; -4.833 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.869      ;
; -4.828 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.864      ;
; -4.828 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.864      ;
; -4.826 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.862      ;
; -4.824 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.860      ;
; -4.824 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.860      ;
; -4.824 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.860      ;
; -4.824 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.860      ;
; -4.823 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.859      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'uart:uut|baud_rate_gen:BaudRate|clk_out'                                                                                                                                                                       ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -4.331 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.358      ;
; -4.331 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.358      ;
; -4.331 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.358      ;
; -4.331 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.358      ;
; -4.331 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.358      ;
; -4.331 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.358      ;
; -4.252 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.279      ;
; -4.252 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.279      ;
; -4.252 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.279      ;
; -4.252 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.279      ;
; -4.252 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.279      ;
; -4.252 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.279      ;
; -4.244 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.280      ;
; -4.244 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.280      ;
; -4.244 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.280      ;
; -4.244 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.280      ;
; -4.244 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.280      ;
; -4.244 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.280      ;
; -4.228 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.255      ;
; -4.228 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.255      ;
; -4.228 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.255      ;
; -4.228 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.255      ;
; -4.228 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.255      ;
; -4.228 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.255      ;
; -4.203 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.230      ;
; -4.203 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.230      ;
; -4.203 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.230      ;
; -4.203 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.230      ;
; -4.203 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.230      ;
; -4.203 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.230      ;
; -4.170 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.206      ;
; -4.170 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.206      ;
; -4.170 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.206      ;
; -4.170 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.206      ;
; -4.170 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.206      ;
; -4.170 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.206      ;
; -4.143 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.179      ;
; -4.143 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.179      ;
; -4.110 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.137      ;
; -4.110 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.137      ;
; -4.110 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.137      ;
; -4.110 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.137      ;
; -4.110 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.137      ;
; -4.110 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.137      ;
; -4.096 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.132      ;
; -4.096 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.132      ;
; -4.096 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.132      ;
; -4.096 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.132      ;
; -4.096 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.132      ;
; -4.096 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.132      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[19] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[21] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[22] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[23] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[27] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[28] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[29] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[30] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.047 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[31] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.083      ;
; -4.046 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[0]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 5.081      ;
; -4.046 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[1]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 5.081      ;
; -4.046 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[4]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 5.081      ;
; -4.046 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[5]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 5.081      ;
; -4.046 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[6]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 5.081      ;
; -4.046 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[7]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 5.081      ;
; -4.046 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 5.081      ;
; -4.039 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.066      ;
; -4.039 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.066      ;
; -4.039 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.066      ;
; -4.039 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.066      ;
; -4.039 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.066      ;
; -4.039 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.066      ;
; -4.032 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[0]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.008      ; 5.076      ;
; -4.032 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[1]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.008      ; 5.076      ;
; -4.032 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[4]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.008      ; 5.076      ;
; -4.032 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[5]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.008      ; 5.076      ;
; -4.032 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[6]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.008      ; 5.076      ;
; -4.032 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[7]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.008      ; 5.076      ;
; -4.032 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.008      ; 5.076      ;
; -4.031 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[2]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.009      ; 5.076      ;
; -4.031 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[8]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.009      ; 5.076      ;
; -4.031 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[13] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.009      ; 5.076      ;
; -4.019 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.046      ;
; -4.019 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.046      ;
; -4.019 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.046      ;
; -4.019 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.046      ;
; -4.019 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.046      ;
; -4.019 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.009     ; 5.046      ;
; -4.018 ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 5.054      ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'                                                                                                                                                                                     ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -3.028 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.260      ;
; -3.028 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.260      ;
; -3.028 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.260      ;
; -3.028 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.260      ;
; -3.028 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.260      ;
; -2.993 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.225      ;
; -2.993 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.225      ;
; -2.993 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.225      ;
; -2.993 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.225      ;
; -2.993 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.225      ;
; -2.902 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.134      ;
; -2.902 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.134      ;
; -2.902 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.134      ;
; -2.902 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.134      ;
; -2.902 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 4.134      ;
; -2.767 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.999      ;
; -2.767 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.999      ;
; -2.767 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.999      ;
; -2.767 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.999      ;
; -2.767 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.999      ;
; -2.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.201      ; 3.968      ;
; -2.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.201      ; 3.968      ;
; -2.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.201      ; 3.968      ;
; -2.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.201      ; 3.968      ;
; -2.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.201      ; 3.968      ;
; -2.711 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.746      ;
; -2.711 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.746      ;
; -2.711 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.746      ;
; -2.711 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.746      ;
; -2.711 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.746      ;
; -2.681 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.197      ; 3.914      ;
; -2.671 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.185      ; 3.892      ;
; -2.671 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.185      ; 3.892      ;
; -2.671 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.185      ; 3.892      ;
; -2.671 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.185      ; 3.892      ;
; -2.671 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.185      ; 3.892      ;
; -2.646 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.197      ; 3.879      ;
; -2.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.659      ;
; -2.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.659      ;
; -2.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.659      ;
; -2.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.659      ;
; -2.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.659      ;
; -2.595 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.827      ;
; -2.595 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.827      ;
; -2.595 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.827      ;
; -2.595 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.827      ;
; -2.595 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.827      ;
; -2.555 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.197      ; 3.788      ;
; -2.541 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.576      ;
; -2.504 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.736      ;
; -2.504 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.736      ;
; -2.504 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.736      ;
; -2.504 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.736      ;
; -2.504 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.196      ; 3.736      ;
; -2.471 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.506      ;
; -2.460 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.002      ; 3.498      ;
; -2.457 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.493      ;
; -2.457 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.493      ;
; -2.457 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.493      ;
; -2.457 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.493      ;
; -2.457 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.493      ;
; -2.435 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.470      ;
; -2.428 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 3.465      ;
; -2.421 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.457      ;
; -2.421 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.457      ;
; -2.421 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.457      ;
; -2.421 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.457      ;
; -2.421 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.457      ;
; -2.420 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.197      ; 3.653      ;
; -2.419 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.455      ;
; -2.418 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 3.455      ;
; -2.402 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.002      ; 3.440      ;
; -2.396 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|writeArray[0][0]            ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.195      ; 3.627      ;
; -2.392 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 3.429      ;
; -2.390 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.002      ; 3.428      ;
; -2.384 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.202      ; 3.622      ;
; -2.382 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 3.419      ;
; -2.366 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.002      ; 3.404      ;
; -2.361 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|writeArray[0][0]            ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.195      ; 3.592      ;
; -2.357 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.392      ;
; -2.356 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.392      ;
; -2.356 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.392      ;
; -2.356 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.392      ;
; -2.356 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.392      ;
; -2.356 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.392      ;
; -2.354 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.002      ; 3.392      ;
; -2.342 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 3.379      ;
; -2.339 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 3.376      ;
; -2.330 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.002      ; 3.368      ;
; -2.324 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.186      ; 3.546      ;
; -2.317 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.353      ;
; -2.317 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 3.353      ;
; -2.314 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 3.351      ;
; -2.310 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.345      ;
; -2.310 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.345      ;
; -2.310 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.345      ;
; -2.310 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 3.345      ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'                                                                                                                                                                                     ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.391 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|writeArray[0][0]            ; LCDautoSend2L:lcd|writeArray[0][0]            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.545 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.811      ;
; 0.623 ; LCDautoSend2L:lcd|LCD.toggleW2                ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.889      ;
; 0.667 ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|LCD.toggleC2                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.933      ;
; 0.816 ; LCDautoSend2L:lcd|LCD.toggleC2                ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 1.081      ;
; 0.824 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.090      ;
; 0.847 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|LCD.toggleW2                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.113      ;
; 0.850 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.116      ;
; 0.864 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.130      ;
; 0.871 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.137      ;
; 0.888 ; LCDautoSend2L:lcd|LCD.toggleLine1             ; LCDautoSend2L:lcd|LCD.toggleLine2             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.155      ;
; 1.004 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.270      ;
; 1.050 ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.316      ;
; 1.061 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.328      ;
; 1.065 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.332      ;
; 1.120 ; LCDautoSend2L:lcd|LCD.toggleD2                ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 1.385      ;
; 1.121 ; LCDautoSend2L:lcd|LCD.toggleLine2             ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 1.386      ;
; 1.207 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.473      ;
; 1.214 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.480      ;
; 1.234 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.500      ;
; 1.236 ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.502      ;
; 1.236 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.502      ;
; 1.236 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.502      ;
; 1.246 ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.512      ;
; 1.256 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.522      ;
; 1.257 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.262 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.002      ; 1.530      ;
; 1.275 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 1.540      ;
; 1.276 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 1.541      ;
; 1.284 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.551      ;
; 1.291 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|LCD.toggleD2                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.558      ;
; 1.293 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.559      ;
; 1.328 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.594      ;
; 1.383 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.649      ;
; 1.395 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.661      ;
; 1.413 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.680      ;
; 1.414 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.681      ;
; 1.433 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.699      ;
; 1.439 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.706      ;
; 1.450 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 1.715      ;
; 1.451 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.718      ;
; 1.454 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.721      ;
; 1.466 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.732      ;
; 1.480 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.746      ;
; 1.492 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.759      ;
; 1.493 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|writeArray[0][0]            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.002     ; 1.757      ;
; 1.495 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.002     ; 1.759      ;
; 1.495 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.762      ;
; 1.531 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.798      ;
; 1.534 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.801      ;
; 1.534 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.801      ;
; 1.537 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 1.802      ;
; 1.537 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.803      ;
; 1.548 ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.815      ;
; 1.551 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.817      ;
; 1.571 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.838      ;
; 1.574 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.841      ;
; 1.576 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.843      ;
; 1.622 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.888      ;
; 1.636 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.902      ;
; 1.651 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.002      ; 1.919      ;
; 1.662 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.002      ; 1.930      ;
; 1.688 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.002      ; 1.956      ;
; 1.703 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.970      ;
; 1.729 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.995      ;
; 1.750 ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 2.016      ;
; 1.753 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.020      ;
; 1.798 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.065      ;
; 1.801 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.068      ;
; 1.810 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.077      ;
; 1.815 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.082      ;
; 1.816 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.007     ; 2.075      ;
; 1.835 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.102      ;
; 1.836 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.103      ;
; 1.866 ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 2.132      ;
; 1.868 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.007     ; 2.127      ;
; 1.869 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.006     ; 2.129      ;
; 1.902 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 2.168      ;
; 1.913 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.180      ;
; 1.914 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 2.180      ;
; 1.928 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 2.194      ;
; 1.949 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.216      ;
; 1.960 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 2.226      ;
; 1.967 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.234      ;
; 1.980 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 2.246      ;
; 1.998 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.265      ;
; 1.998 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.265      ;
; 2.017 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.284      ;
; 2.028 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.002     ; 2.292      ;
; 2.031 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.298      ;
; 2.032 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 2.299      ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'uart:uut|baud_rate_gen:BaudRate|clk_out'                                                                                                                                                                               ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.391 ; uart:uut|receiver:Receive|busy                   ; uart:uut|receiver:Receive|busy                   ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|receiver:Receive|rxdata[5]              ; uart:uut|receiver:Receive|rxdata[5]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|receiver:Receive|rxdata[6]              ; uart:uut|receiver:Receive|rxdata[6]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|receiver:Receive|rxdata[3]              ; uart:uut|receiver:Receive|rxdata[3]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|receiver:Receive|rxdata[4]              ; uart:uut|receiver:Receive|rxdata[4]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|receiver:Receive|rxdata[2]              ; uart:uut|receiver:Receive|rxdata[2]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|receiver:Receive|rxdata[1]              ; uart:uut|receiver:Receive|rxdata[1]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|receiver:Receive|rxdata[7]              ; uart:uut|receiver:Receive|rxdata[7]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|receiver:Receive|rxdata[0]              ; uart:uut|receiver:Receive|rxdata[0]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|busy               ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[16] ; uart:uut|transmitter:Transmit|\clk:bit_count[16] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[15] ; uart:uut|transmitter:Transmit|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[18] ; uart:uut|transmitter:Transmit|\clk:bit_count[18] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[17] ; uart:uut|transmitter:Transmit|\clk:bit_count[17] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[19] ; uart:uut|transmitter:Transmit|\clk:bit_count[19] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[22] ; uart:uut|transmitter:Transmit|\clk:bit_count[22] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[21] ; uart:uut|transmitter:Transmit|\clk:bit_count[21] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[20] ; uart:uut|transmitter:Transmit|\clk:bit_count[20] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[23] ; uart:uut|transmitter:Transmit|\clk:bit_count[23] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[25] ; uart:uut|transmitter:Transmit|\clk:bit_count[25] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[26] ; uart:uut|transmitter:Transmit|\clk:bit_count[26] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[24] ; uart:uut|transmitter:Transmit|\clk:bit_count[24] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[28] ; uart:uut|transmitter:Transmit|\clk:bit_count[28] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[30] ; uart:uut|transmitter:Transmit|\clk:bit_count[30] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[29] ; uart:uut|transmitter:Transmit|\clk:bit_count[29] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[27] ; uart:uut|transmitter:Transmit|\clk:bit_count[27] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[6]  ; uart:uut|transmitter:Transmit|\clk:bit_count[6]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[3]  ; uart:uut|transmitter:Transmit|\clk:bit_count[3]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[4]  ; uart:uut|transmitter:Transmit|\clk:bit_count[4]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[5]  ; uart:uut|transmitter:Transmit|\clk:bit_count[5]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[11] ; uart:uut|transmitter:Transmit|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[12] ; uart:uut|transmitter:Transmit|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[13] ; uart:uut|transmitter:Transmit|\clk:bit_count[13] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[14] ; uart:uut|transmitter:Transmit|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[9]  ; uart:uut|transmitter:Transmit|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[10] ; uart:uut|transmitter:Transmit|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[7]  ; uart:uut|transmitter:Transmit|\clk:bit_count[7]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[8]  ; uart:uut|transmitter:Transmit|\clk:bit_count[8]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; uart:uut|receiver:Receive|\clk:bit_count[31]     ; uart:uut|receiver:Receive|\clk:bit_count[31]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.736 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[0]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.002     ; 1.000      ;
; 0.784 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.050      ;
; 0.799 ; uart:uut|receiver:Receive|\clk:bit_count[16]     ; uart:uut|receiver:Receive|\clk:bit_count[16]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; uart:uut|receiver:Receive|\clk:bit_count[9]      ; uart:uut|receiver:Receive|\clk:bit_count[9]      ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; uart:uut|receiver:Receive|\clk:bit_count[14]     ; uart:uut|receiver:Receive|\clk:bit_count[14]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; uart:uut|receiver:Receive|\clk:bit_count[15]     ; uart:uut|receiver:Receive|\clk:bit_count[15]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; uart:uut|receiver:Receive|\clk:bit_count[23]     ; uart:uut|receiver:Receive|\clk:bit_count[23]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; uart:uut|receiver:Receive|\clk:bit_count[30]     ; uart:uut|receiver:Receive|\clk:bit_count[30]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.072      ;
; 0.826 ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|transmitter:Transmit|busy               ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.092      ;
; 0.835 ; uart:uut|receiver:Receive|\clk:bit_count[10]     ; uart:uut|receiver:Receive|\clk:bit_count[10]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; uart:uut|receiver:Receive|\clk:bit_count[12]     ; uart:uut|receiver:Receive|\clk:bit_count[12]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; uart:uut|receiver:Receive|\clk:bit_count[24]     ; uart:uut|receiver:Receive|\clk:bit_count[24]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; uart:uut|receiver:Receive|\clk:bit_count[26]     ; uart:uut|receiver:Receive|\clk:bit_count[26]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; uart:uut|receiver:Receive|\clk:bit_count[28]     ; uart:uut|receiver:Receive|\clk:bit_count[28]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; uart:uut|receiver:Receive|\clk:bit_count[21]     ; uart:uut|receiver:Receive|\clk:bit_count[21]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.105      ;
; 1.013 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[1]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.002     ; 1.277      ;
; 1.013 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[2]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.002     ; 1.277      ;
; 1.015 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[22] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.281      ;
; 1.015 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[24] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.281      ;
; 1.016 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[21] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.282      ;
; 1.018 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[23] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.284      ;
; 1.018 ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|transmitter:Transmit|\clk:bit_count[1]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.002     ; 1.282      ;
; 1.020 ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|transmitter:Transmit|\clk:bit_count[2]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.002     ; 1.284      ;
; 1.021 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[20] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.287      ;
; 1.059 ; uart:uut|receiver:Receive|busy                   ; uart:uut|receiver:Receive|rxvalid                ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.002     ; 1.323      ;
; 1.182 ; uart:uut|receiver:Receive|\clk:bit_count[16]     ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.448      ;
; 1.184 ; uart:uut|receiver:Receive|\clk:bit_count[9]      ; uart:uut|receiver:Receive|\clk:bit_count[10]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; uart:uut|receiver:Receive|\clk:bit_count[14]     ; uart:uut|receiver:Receive|\clk:bit_count[15]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|receiver:Receive|\clk:bit_count[12]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; uart:uut|receiver:Receive|\clk:bit_count[30]     ; uart:uut|receiver:Receive|\clk:bit_count[31]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|receiver:Receive|\clk:bit_count[30]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|receiver:Receive|\clk:bit_count[26]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|receiver:Receive|\clk:bit_count[28]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|receiver:Receive|\clk:bit_count[21]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.455      ;
; 1.221 ; uart:uut|receiver:Receive|\clk:bit_count[10]     ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; uart:uut|receiver:Receive|\clk:bit_count[24]     ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; uart:uut|receiver:Receive|\clk:bit_count[26]     ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; uart:uut|receiver:Receive|\clk:bit_count[28]     ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|receiver:Receive|\clk:bit_count[23]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; uart:uut|receiver:Receive|\clk:bit_count[21]     ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.491      ;
; 1.253 ; uart:uut|receiver:Receive|\clk:bit_count[16]     ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; uart:uut|receiver:Receive|\clk:bit_count[9]      ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.521      ;
; 1.259 ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|receiver:Receive|\clk:bit_count[31]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 1.526      ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.514 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.780      ;
; 0.514 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.780      ;
; 1.206 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[19]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.471      ;
; 1.208 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.473      ;
; 1.208 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.473      ;
; 1.209 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[30]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.474      ;
; 1.209 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.474      ;
; 1.210 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.475      ;
; 1.210 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.475      ;
; 1.210 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[25]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.475      ;
; 1.210 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[26]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.475      ;
; 1.210 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[27]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.475      ;
; 1.210 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[28]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.475      ;
; 1.211 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.476      ;
; 1.211 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[29]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.476      ;
; 1.212 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[18]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.477      ;
; 1.214 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.217 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.483      ;
; 1.219 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.485      ;
; 1.219 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.485      ;
; 1.219 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.485      ;
; 1.219 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.485      ;
; 1.220 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.220 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.220 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.220 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.220 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.360 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[30]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.627      ;
; 1.391 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[30] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.440 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[29]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.707      ;
; 1.441 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.707      ;
; 1.446 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.716      ;
; 1.483 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 1.758      ;
; 1.491 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 1.766      ;
; 1.509 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[28]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.776      ;
; 1.536 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[28] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.802      ;
; 1.546 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.812      ;
; 1.567 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[27]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.834      ;
; 1.568 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[27] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.834      ;
; 1.572 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.842      ;
; 1.572 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.842      ;
; 1.576 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.846      ;
; 1.640 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[26]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.907      ;
; 1.642 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.915      ;
; 1.645 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.911      ;
; 1.647 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.920      ;
; 1.651 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.924      ;
; 1.652 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.925      ;
; 1.653 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.926      ;
; 1.655 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[8]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.928      ;
; 1.656 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.929      ;
; 1.660 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.930      ;
; 1.662 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.932      ;
; 1.662 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.932      ;
; 1.663 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.933      ;
; 1.664 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.934      ;
; 1.665 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.935      ;
; 1.665 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.935      ;
; 1.668 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.938      ;
; 1.668 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.938      ;
; 1.675 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.941      ;
; 1.677 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.943      ;
; 1.683 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[26] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.949      ;
; 1.693 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.959      ;
; 1.698 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.964      ;
; 1.701 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.967      ;
; 1.707 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.973      ;
; 1.712 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[29]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[29]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.978      ;
; 1.712 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.978      ;
; 1.713 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.979      ;
; 1.715 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[25]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.982      ;
; 1.716 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[25] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.982      ;
; 1.719 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.989      ;
; 1.722 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.992      ;
; 1.722 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.988      ;
; 1.729 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.995      ;
; 1.730 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.996      ;
; 1.730 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.996      ;
; 1.733 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.999      ;
; 1.737 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.003      ;
; 1.737 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.003      ;
; 1.759 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.034      ;
; 1.761 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.036      ;
; 1.781 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[9]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 2.054      ;
; 1.786 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.052      ;
; 1.791 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.057      ;
; 1.797 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.072      ;
; 1.799 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.074      ;
; 1.800 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.075      ;
; 1.803 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 2.078      ;
; 1.815 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.082      ;
; 1.821 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[25]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[25]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.087      ;
; 1.821 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[26]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[26]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.087      ;
; 1.827 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[28]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[28]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.093      ;
; 1.834 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 2.104      ;
; 1.837 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 2.107      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[18]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[18]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[19]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[19]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'uart:uut|baud_rate_gen:BaudRate|clk_out'                                                                                           ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|busy                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|busy                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxvalid                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxvalid                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[16] ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.Idle                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.Idle                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleC1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleC1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleC2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleC2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleD1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleD1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleD2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleD2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleLine1             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleLine1             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleLine2             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleLine2             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleW1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleW1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleW2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleW2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeCommand            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeCommand            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeData               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeData               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeNewLine            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeNewLine            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeWelcome            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeWelcome            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_EN                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_EN                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_RS                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_RS                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|writeArray[0][0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|writeArray[0][0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.Idle|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.Idle|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleC1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleC1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleC2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleC2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleD1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleD1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleD2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleD2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleLine1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleLine1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleLine2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleLine2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleW1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleW1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleW2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleW2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeCommand|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeCommand|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeData|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeData|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeNewLine|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeNewLine|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeWelcome|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeWelcome|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[4]|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                 ;
+------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; KEY[*]     ; CLOCK_50                                ; 5.503 ; 5.503 ; Rise       ; CLOCK_50                                ;
;  KEY[0]    ; CLOCK_50                                ; 5.503 ; 5.503 ; Rise       ; CLOCK_50                                ;
; GPIO_1[*]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 5.498 ; 5.498 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  GPIO_1[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 5.498 ; 5.498 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; KEY[*]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 5.145 ; 5.145 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  KEY[1]    ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 5.145 ; 5.145 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; SW[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.285 ; 1.285 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.285 ; 1.285 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.153 ; 1.153 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.724 ; 0.724 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.154 ; 1.154 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.962 ; 0.962 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.634 ; 0.634 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.719 ; 0.719 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.189 ; 0.189 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
+------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                    ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; KEY[*]     ; CLOCK_50                                ; -4.478 ; -4.478 ; Rise       ; CLOCK_50                                ;
;  KEY[0]    ; CLOCK_50                                ; -4.478 ; -4.478 ; Rise       ; CLOCK_50                                ;
; GPIO_1[*]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -3.174 ; -3.174 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  GPIO_1[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -3.174 ; -3.174 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; KEY[*]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -3.244 ; -3.244 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  KEY[1]    ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -3.244 ; -3.244 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; SW[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.041  ; 0.041  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.055 ; -1.055 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.923 ; -0.923 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.494 ; -0.494 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.924 ; -0.924 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.732 ; -0.732 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.404 ; -0.404 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.489 ; -0.489 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.041  ; 0.041  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                   ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; Data Port    ; Clock Port                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                     ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; LCD_DATA[*]  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.923  ; 9.923  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.519  ; 9.519  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.845  ; 8.845  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.339  ; 8.339  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.923  ; 9.923  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.367  ; 8.367  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.745  ; 8.745  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[6] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.130  ; 8.130  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[7] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.831  ; 8.831  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_EN       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.747  ; 9.747  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_RS       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 10.248 ; 10.248 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; GPIO_0[*]    ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.533  ; 8.533  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  GPIO_0[0]   ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.533  ; 8.533  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDG[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 9.521  ; 9.521  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.835  ; 8.835  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 9.521  ; 9.521  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.542  ; 8.542  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 9.184  ; 9.184  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.916  ; 8.916  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.881  ; 8.881  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.894  ; 8.894  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.724  ; 8.724  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDR[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.091  ; 8.091  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDR[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.091  ; 8.091  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                           ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; Data Port    ; Clock Port                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                     ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; LCD_DATA[*]  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.130  ; 8.130  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.519  ; 9.519  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.845  ; 8.845  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.339  ; 8.339  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.923  ; 9.923  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.367  ; 8.367  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.745  ; 8.745  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[6] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.130  ; 8.130  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[7] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.831  ; 8.831  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_EN       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.747  ; 9.747  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_RS       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 10.248 ; 10.248 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; GPIO_0[*]    ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.533  ; 8.533  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  GPIO_0[0]   ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.533  ; 8.533  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDG[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.542  ; 8.542  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.835  ; 8.835  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 9.521  ; 9.521  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.542  ; 8.542  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 9.184  ; 9.184  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.916  ; 8.916  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.881  ; 8.881  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.894  ; 8.894  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.724  ; 8.724  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDR[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.091  ; 8.091  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDR[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.091  ; 8.091  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLOCK_50                                            ; -1.972 ; -99.957       ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; -1.434 ; -85.581       ;
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; -0.823 ; -11.461       ;
+-----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast Model Hold Summary                                                     ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.215 ; 0.000         ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 0.215 ; 0.000         ;
; CLOCK_50                                            ; 0.236 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                       ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLOCK_50                                            ; -1.380 ; -67.380       ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; -0.500 ; -76.000       ;
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; -0.500 ; -29.000       ;
+-----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.972 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.006      ;
; -1.969 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.003      ;
; -1.968 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.002      ;
; -1.968 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.002      ;
; -1.967 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.001      ;
; -1.967 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.001      ;
; -1.941 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.975      ;
; -1.938 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.972      ;
; -1.937 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.971      ;
; -1.937 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.971      ;
; -1.936 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.970      ;
; -1.936 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.970      ;
; -1.894 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.928      ;
; -1.891 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.925      ;
; -1.890 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.924      ;
; -1.890 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.924      ;
; -1.889 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.923      ;
; -1.889 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.923      ;
; -1.887 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.919      ;
; -1.883 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.915      ;
; -1.879 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.911      ;
; -1.879 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.911      ;
; -1.878 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.910      ;
; -1.855 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.887      ;
; -1.852 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.884      ;
; -1.851 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.883      ;
; -1.851 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.883      ;
; -1.850 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.882      ;
; -1.850 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.882      ;
; -1.840 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.872      ;
; -1.836 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.868      ;
; -1.833 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.865      ;
; -1.832 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.864      ;
; -1.832 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.864      ;
; -1.831 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.863      ;
; -1.830 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.862      ;
; -1.829 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.861      ;
; -1.829 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.861      ;
; -1.828 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.860      ;
; -1.828 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.860      ;
; -1.823 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|clk_out                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.855      ;
; -1.809 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.841      ;
; -1.805 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.837      ;
; -1.801 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.833      ;
; -1.801 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.833      ;
; -1.800 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.832      ;
; -1.799 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.831      ;
; -1.799 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.831      ;
; -1.798 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.830      ;
; -1.798 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.830      ;
; -1.795 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.827      ;
; -1.795 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.827      ;
; -1.795 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.827      ;
; -1.794 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.826      ;
; -1.794 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.826      ;
; -1.794 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.826      ;
; -1.793 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.825      ;
; -1.793 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.825      ;
; -1.793 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.825      ;
; -1.792 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|clk_out                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.824      ;
; -1.781 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.813      ;
; -1.777 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.809      ;
; -1.773 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.805      ;
; -1.773 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.805      ;
; -1.772 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.804      ;
; -1.768 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.800      ;
; -1.768 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.800      ;
; -1.767 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.799      ;
; -1.764 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.796      ;
; -1.764 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.796      ;
; -1.763 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.795      ;
; -1.762 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.794      ;
; -1.762 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[8]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.794      ;
; -1.759 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.791      ;
; -1.758 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.790      ;
; -1.758 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.790      ;
; -1.757 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.789      ;
; -1.757 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.789      ;
; -1.745 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|clk_out                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.777      ;
; -1.740 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.772      ;
; -1.736 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.768      ;
; -1.732 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.764      ;
; -1.732 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.764      ;
; -1.731 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.763      ;
; -1.731 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.763      ;
; -1.731 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.763      ;
; -1.731 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.763      ;
; -1.730 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.762      ;
; -1.730 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.762      ;
; -1.728 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.760      ;
; -1.728 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.760      ;
; -1.725 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.757      ;
; -1.725 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.757      ;
; -1.724 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.756      ;
; -1.724 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.756      ;
; -1.721 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.753      ;
; -1.721 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[9]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.753      ;
; -1.721 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.753      ;
; -1.720 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.752      ;
; -1.720 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.752      ;
+--------+-------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'uart:uut|baud_rate_gen:BaudRate|clk_out'                                                                                                                                                                       ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -1.434 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.458      ;
; -1.434 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.458      ;
; -1.434 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.458      ;
; -1.434 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.458      ;
; -1.434 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.458      ;
; -1.434 ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.458      ;
; -1.424 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.448      ;
; -1.424 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.448      ;
; -1.424 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.448      ;
; -1.424 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.448      ;
; -1.424 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.448      ;
; -1.424 ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.448      ;
; -1.418 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.442      ;
; -1.418 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.442      ;
; -1.418 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.442      ;
; -1.418 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.442      ;
; -1.418 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.442      ;
; -1.418 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.442      ;
; -1.407 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.431      ;
; -1.407 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.431      ;
; -1.407 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.431      ;
; -1.407 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.431      ;
; -1.407 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.431      ;
; -1.407 ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.431      ;
; -1.403 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.435      ;
; -1.403 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.435      ;
; -1.403 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.435      ;
; -1.403 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.435      ;
; -1.403 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.435      ;
; -1.403 ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.435      ;
; -1.387 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.419      ;
; -1.387 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.419      ;
; -1.387 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.419      ;
; -1.387 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.419      ;
; -1.387 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.419      ;
; -1.387 ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.419      ;
; -1.369 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.401      ;
; -1.361 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.393      ;
; -1.361 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.393      ;
; -1.361 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.393      ;
; -1.361 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.393      ;
; -1.361 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.393      ;
; -1.361 ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.393      ;
; -1.342 ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.007     ; 2.367      ;
; -1.342 ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.007     ; 2.367      ;
; -1.342 ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.007     ; 2.367      ;
; -1.342 ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.007     ; 2.367      ;
; -1.342 ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.007     ; 2.367      ;
; -1.342 ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.007     ; 2.367      ;
; -1.333 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.357      ;
; -1.333 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.357      ;
; -1.333 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.357      ;
; -1.333 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.357      ;
; -1.333 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.357      ;
; -1.333 ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.357      ;
; -1.330 ; uart:uut|receiver:Receive|\clk:bit_count[21] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.354      ;
; -1.330 ; uart:uut|receiver:Receive|\clk:bit_count[21] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.354      ;
; -1.330 ; uart:uut|receiver:Receive|\clk:bit_count[21] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.354      ;
; -1.330 ; uart:uut|receiver:Receive|\clk:bit_count[21] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.354      ;
; -1.330 ; uart:uut|receiver:Receive|\clk:bit_count[21] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.354      ;
; -1.330 ; uart:uut|receiver:Receive|\clk:bit_count[21] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.354      ;
; -1.329 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.353      ;
; -1.329 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.353      ;
; -1.329 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.353      ;
; -1.329 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.353      ;
; -1.329 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.353      ;
; -1.329 ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.353      ;
; -1.325 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[0]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 2.356      ;
; -1.325 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[1]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 2.356      ;
; -1.325 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[4]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 2.356      ;
; -1.325 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[5]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 2.356      ;
; -1.325 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[6]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 2.356      ;
; -1.325 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[7]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 2.356      ;
; -1.325 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[3]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.001     ; 2.356      ;
; -1.324 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[2]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.356      ;
; -1.324 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[8]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.356      ;
; -1.324 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[13] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.356      ;
; -1.321 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.345      ;
; -1.321 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.345      ;
; -1.321 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.345      ;
; -1.321 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.345      ;
; -1.321 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.345      ;
; -1.321 ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|receiver:Receive|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; -0.008     ; 2.345      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[17] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[18] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[19] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[20] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[21] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[22] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[23] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[24] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[25] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[26] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
; -1.315 ; uart:uut|receiver:Receive|\clk:bit_count[16] ; uart:uut|receiver:Receive|\clk:bit_count[27] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.000        ; 0.000      ; 2.347      ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'                                                                                                                                                                                     ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -0.823 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.986      ;
; -0.823 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.986      ;
; -0.823 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.986      ;
; -0.823 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.986      ;
; -0.823 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.986      ;
; -0.813 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.976      ;
; -0.813 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.976      ;
; -0.813 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.976      ;
; -0.813 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.976      ;
; -0.813 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.976      ;
; -0.757 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.789      ;
; -0.757 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.789      ;
; -0.745 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.908      ;
; -0.745 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.908      ;
; -0.745 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.908      ;
; -0.745 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.908      ;
; -0.745 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.908      ;
; -0.739 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.771      ;
; -0.739 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.771      ;
; -0.739 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.771      ;
; -0.739 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.771      ;
; -0.739 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.771      ;
; -0.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.134      ; 1.897      ;
; -0.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.134      ; 1.897      ;
; -0.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.134      ; 1.897      ;
; -0.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.134      ; 1.897      ;
; -0.731 ; uart:uut|receiver:Receive|rxvalid             ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.134      ; 1.897      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.120      ; 1.843      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.854      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.120      ; 1.843      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.854      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.120      ; 1.843      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.854      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.120      ; 1.843      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.854      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[7]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.120      ; 1.843      ;
; -0.691 ; uart:uut|receiver:Receive|rxdata[5]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.854      ;
; -0.642 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.805      ;
; -0.642 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.805      ;
; -0.642 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.805      ;
; -0.642 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.805      ;
; -0.642 ; uart:uut|receiver:Receive|rxdata[1]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.805      ;
; -0.633 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.665      ;
; -0.633 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.665      ;
; -0.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.655      ;
; -0.609 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 1.640      ;
; -0.596 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.628      ;
; -0.585 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.617      ;
; -0.580 ; uart:uut|receiver:Receive|rxdata[4]           ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.134      ; 1.746      ;
; -0.576 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.739      ;
; -0.576 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.739      ;
; -0.576 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.739      ;
; -0.576 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.739      ;
; -0.576 ; uart:uut|receiver:Receive|rxdata[2]           ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.131      ; 1.739      ;
; -0.575 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.607      ;
; -0.571 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 1.604      ;
; -0.570 ; uart:uut|receiver:Receive|rxdata[3]           ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.134      ; 1.736      ;
; -0.547 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.003      ; 1.582      ;
; -0.542 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 1.575      ;
; -0.542 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.003      ; 1.577      ;
; -0.540 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 1.571      ;
; -0.537 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.003      ; 1.572      ;
; -0.532 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 1.565      ;
; -0.532 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.003      ; 1.567      ;
; -0.530 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; -0.001     ; 1.561      ;
; -0.525 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.557      ;
; -0.517 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 1.550      ;
; -0.514 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.546      ;
; -0.502 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 1.535      ;
; -0.502 ; uart:uut|receiver:Receive|rxdata[6]           ; LCDautoSend2L:lcd|LCD_RS                      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.134      ; 1.668      ;
; -0.501 ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.533      ;
; -0.501 ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.533      ;
; -0.501 ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.533      ;
; -0.501 ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.533      ;
; -0.501 ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.000      ; 1.533      ;
; -0.498 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.003      ; 1.533      ;
; -0.495 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.003      ; 1.530      ;
; -0.492 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 1.000        ; 0.001      ; 1.525      ;
+--------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'                                                                                                                                                                                     ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.215 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|writeArray[0][0]            ; LCDautoSend2L:lcd|writeArray[0][0]            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.403      ;
; 0.289 ; LCDautoSend2L:lcd|LCD.toggleW2                ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.441      ;
; 0.330 ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|LCD.toggleC2                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.482      ;
; 0.369 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.375 ; LCDautoSend2L:lcd|LCD.toggleC2                ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.528      ;
; 0.388 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.541      ;
; 0.410 ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|LCD.toggleW2                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.562      ;
; 0.432 ; LCDautoSend2L:lcd|LCD.toggleLine1             ; LCDautoSend2L:lcd|LCD.toggleLine2             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.585      ;
; 0.455 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.607      ;
; 0.478 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.630      ;
; 0.479 ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.631      ;
; 0.489 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.641      ;
; 0.507 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.516 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.668      ;
; 0.529 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.681      ;
; 0.542 ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.696      ;
; 0.554 ; LCDautoSend2L:lcd|LCD.toggleD2                ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 0.705      ;
; 0.555 ; LCDautoSend2L:lcd|LCD.toggleLine2             ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 0.706      ;
; 0.560 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.713      ;
; 0.564 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 0.722      ;
; 0.572 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.003     ; 0.721      ;
; 0.578 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 0.733      ;
; 0.580 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 0.736      ;
; 0.597 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.749      ;
; 0.600 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.753      ;
; 0.601 ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|LCD.toggleD2                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.754      ;
; 0.605 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.757      ;
; 0.610 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.762      ;
; 0.628 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.780      ;
; 0.645 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.800      ;
; 0.649 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.801      ;
; 0.651 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 0.806      ;
; 0.651 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 0.805      ;
; 0.654 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.807      ;
; 0.664 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.816      ;
; 0.667 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|writeArray[0][0]            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.004     ; 0.816      ;
; 0.669 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[6]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.821      ;
; 0.675 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.827      ;
; 0.678 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.830      ;
; 0.680 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.832      ;
; 0.681 ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.834      ;
; 0.684 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.836      ;
; 0.686 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.838      ;
; 0.691 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.843      ;
; 0.692 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 0.843      ;
; 0.694 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.846      ;
; 0.706 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.858      ;
; 0.708 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.860      ;
; 0.719 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.871      ;
; 0.729 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.882      ;
; 0.747 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.899      ;
; 0.748 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[3]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.901      ;
; 0.760 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.913      ;
; 0.770 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD_DATA[7]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.922      ;
; 0.787 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 0.940      ;
; 0.790 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.942      ;
; 0.802 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.954      ;
; 0.808 ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|LCD.toggleD1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.960      ;
; 0.818 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.970      ;
; 0.821 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD.toggleC1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.973      ;
; 0.822 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.974      ;
; 0.824 ; LCDautoSend2L:lcd|LCD.writeData               ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.976      ;
; 0.826 ; LCDautoSend2L:lcd|LCD.writeCommand            ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.006     ; 0.972      ;
; 0.833 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.006     ; 0.979      ;
; 0.835 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 0.987      ;
; 0.836 ; LCDautoSend2L:lcd|LCD.Idle                    ; LCDautoSend2L:lcd|LCD_EN                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.009     ; 0.979      ;
; 0.847 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 1.002      ;
; 0.847 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 1.002      ;
; 0.847 ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 1.002      ;
; 0.881 ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 1.036      ;
; 0.881 ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ; LCDautoSend2L:lcd|LCD_DATA[1]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.001      ; 1.034      ;
; 0.881 ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.033      ;
; 0.883 ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ; LCDautoSend2L:lcd|LCD_DATA[0]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.035      ;
; 0.885 ; uart:uut|receiver:Receive|rxdata[0]           ; LCDautoSend2L:lcd|writeArray[0][0]            ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.130      ; 1.167      ;
; 0.889 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD.writeNewLine            ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.041      ;
; 0.891 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_DATA[2]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD.toggleW1                ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.000      ; 1.043      ;
; 0.894 ; LCDautoSend2L:lcd|LCD.writeWelcome            ; LCDautoSend2L:lcd|LCD_RS                      ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 1.049      ;
; 0.898 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[5]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 1.053      ;
; 0.899 ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ; LCDautoSend2L:lcd|LCD_DATA[4]                 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 0.000        ; 0.003      ; 1.054      ;
+-------+-----------------------------------------------+-----------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'uart:uut|baud_rate_gen:BaudRate|clk_out'                                                                                                                                                                               ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.215 ; uart:uut|receiver:Receive|busy                   ; uart:uut|receiver:Receive|busy                   ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|receiver:Receive|rxdata[5]              ; uart:uut|receiver:Receive|rxdata[5]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|receiver:Receive|rxdata[6]              ; uart:uut|receiver:Receive|rxdata[6]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|receiver:Receive|rxdata[3]              ; uart:uut|receiver:Receive|rxdata[3]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|receiver:Receive|rxdata[4]              ; uart:uut|receiver:Receive|rxdata[4]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|receiver:Receive|rxdata[2]              ; uart:uut|receiver:Receive|rxdata[2]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|receiver:Receive|rxdata[1]              ; uart:uut|receiver:Receive|rxdata[1]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|receiver:Receive|rxdata[7]              ; uart:uut|receiver:Receive|rxdata[7]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|receiver:Receive|rxdata[0]              ; uart:uut|receiver:Receive|rxdata[0]              ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|busy               ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[16] ; uart:uut|transmitter:Transmit|\clk:bit_count[16] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[15] ; uart:uut|transmitter:Transmit|\clk:bit_count[15] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[18] ; uart:uut|transmitter:Transmit|\clk:bit_count[18] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[17] ; uart:uut|transmitter:Transmit|\clk:bit_count[17] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[19] ; uart:uut|transmitter:Transmit|\clk:bit_count[19] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[22] ; uart:uut|transmitter:Transmit|\clk:bit_count[22] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[21] ; uart:uut|transmitter:Transmit|\clk:bit_count[21] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[20] ; uart:uut|transmitter:Transmit|\clk:bit_count[20] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[23] ; uart:uut|transmitter:Transmit|\clk:bit_count[23] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[25] ; uart:uut|transmitter:Transmit|\clk:bit_count[25] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[26] ; uart:uut|transmitter:Transmit|\clk:bit_count[26] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[24] ; uart:uut|transmitter:Transmit|\clk:bit_count[24] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[28] ; uart:uut|transmitter:Transmit|\clk:bit_count[28] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[30] ; uart:uut|transmitter:Transmit|\clk:bit_count[30] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[29] ; uart:uut|transmitter:Transmit|\clk:bit_count[29] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[27] ; uart:uut|transmitter:Transmit|\clk:bit_count[27] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[6]  ; uart:uut|transmitter:Transmit|\clk:bit_count[6]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[3]  ; uart:uut|transmitter:Transmit|\clk:bit_count[3]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[4]  ; uart:uut|transmitter:Transmit|\clk:bit_count[4]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[5]  ; uart:uut|transmitter:Transmit|\clk:bit_count[5]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[11] ; uart:uut|transmitter:Transmit|\clk:bit_count[11] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[12] ; uart:uut|transmitter:Transmit|\clk:bit_count[12] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[13] ; uart:uut|transmitter:Transmit|\clk:bit_count[13] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[14] ; uart:uut|transmitter:Transmit|\clk:bit_count[14] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[9]  ; uart:uut|transmitter:Transmit|\clk:bit_count[9]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[10] ; uart:uut|transmitter:Transmit|\clk:bit_count[10] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[7]  ; uart:uut|transmitter:Transmit|\clk:bit_count[7]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[8]  ; uart:uut|transmitter:Transmit|\clk:bit_count[8]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; uart:uut|receiver:Receive|\clk:bit_count[31]     ; uart:uut|receiver:Receive|\clk:bit_count[31]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.336 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[0]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.001     ; 0.487      ;
; 0.357 ; uart:uut|receiver:Receive|\clk:bit_count[16]     ; uart:uut|receiver:Receive|\clk:bit_count[16]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; uart:uut|receiver:Receive|\clk:bit_count[9]      ; uart:uut|receiver:Receive|\clk:bit_count[9]      ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; uart:uut|receiver:Receive|\clk:bit_count[14]     ; uart:uut|receiver:Receive|\clk:bit_count[14]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; uart:uut|receiver:Receive|\clk:bit_count[15]     ; uart:uut|receiver:Receive|\clk:bit_count[15]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart:uut|receiver:Receive|\clk:bit_count[23]     ; uart:uut|receiver:Receive|\clk:bit_count[23]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart:uut|receiver:Receive|\clk:bit_count[30]     ; uart:uut|receiver:Receive|\clk:bit_count[30]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; uart:uut|receiver:Receive|\clk:bit_count[10]     ; uart:uut|receiver:Receive|\clk:bit_count[10]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; uart:uut|receiver:Receive|\clk:bit_count[12]     ; uart:uut|receiver:Receive|\clk:bit_count[12]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|transmitter:Transmit|busy               ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:uut|receiver:Receive|\clk:bit_count[24]     ; uart:uut|receiver:Receive|\clk:bit_count[24]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:uut|receiver:Receive|\clk:bit_count[26]     ; uart:uut|receiver:Receive|\clk:bit_count[26]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; uart:uut|receiver:Receive|\clk:bit_count[21]     ; uart:uut|receiver:Receive|\clk:bit_count[21]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart:uut|receiver:Receive|\clk:bit_count[28]     ; uart:uut|receiver:Receive|\clk:bit_count[28]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.455 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[22] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.607      ;
; 0.455 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[24] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[21] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[23] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.609      ;
; 0.460 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[20] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[1]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.001     ; 0.613      ;
; 0.462 ; uart:uut|transmitter:Transmit|busy               ; uart:uut|transmitter:Transmit|\clk:bit_count[2]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.001     ; 0.613      ;
; 0.462 ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|transmitter:Transmit|\clk:bit_count[1]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.001     ; 0.613      ;
; 0.462 ; uart:uut|transmitter:Transmit|\clk:bit_count[31] ; uart:uut|transmitter:Transmit|\clk:bit_count[2]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.001     ; 0.613      ;
; 0.483 ; uart:uut|receiver:Receive|busy                   ; uart:uut|receiver:Receive|rxvalid                ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; -0.002     ; 0.633      ;
; 0.495 ; uart:uut|receiver:Receive|\clk:bit_count[16]     ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; uart:uut|receiver:Receive|\clk:bit_count[14]     ; uart:uut|receiver:Receive|\clk:bit_count[15]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; uart:uut|receiver:Receive|\clk:bit_count[9]      ; uart:uut|receiver:Receive|\clk:bit_count[10]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|receiver:Receive|\clk:bit_count[12]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|receiver:Receive|\clk:bit_count[26]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|receiver:Receive|\clk:bit_count[28]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; uart:uut|receiver:Receive|\clk:bit_count[30]     ; uart:uut|receiver:Receive|\clk:bit_count[31]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|receiver:Receive|\clk:bit_count[30]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|receiver:Receive|\clk:bit_count[21]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; uart:uut|receiver:Receive|\clk:bit_count[10]     ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; uart:uut|receiver:Receive|\clk:bit_count[24]     ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; uart:uut|receiver:Receive|\clk:bit_count[26]     ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|receiver:Receive|\clk:bit_count[23]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; uart:uut|receiver:Receive|\clk:bit_count[28]     ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; uart:uut|receiver:Receive|\clk:bit_count[21]     ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.664      ;
; 0.530 ; uart:uut|receiver:Receive|\clk:bit_count[16]     ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; uart:uut|receiver:Receive|\clk:bit_count[9]      ; uart:uut|receiver:Receive|\clk:bit_count[11]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; uart:uut|receiver:Receive|\clk:bit_count[17]     ; uart:uut|receiver:Receive|\clk:bit_count[19]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; uart:uut|receiver:Receive|\clk:bit_count[25]     ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; uart:uut|receiver:Receive|\clk:bit_count[18]     ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; uart:uut|receiver:Receive|\clk:bit_count[27]     ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; uart:uut|receiver:Receive|\clk:bit_count[29]     ; uart:uut|receiver:Receive|\clk:bit_count[31]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; uart:uut|receiver:Receive|\clk:bit_count[20]     ; uart:uut|receiver:Receive|\clk:bit_count[22]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.000        ; 0.000      ; 0.686      ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.561 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[19]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.712      ;
; 0.564 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.715      ;
; 0.564 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.715      ;
; 0.565 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[30]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[25]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[26]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[27]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[28]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.716      ;
; 0.566 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.717      ;
; 0.566 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[29]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.717      ;
; 0.566 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[18]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.717      ;
; 0.566 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.576 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[30]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.729      ;
; 0.587 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[30] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.615 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[29]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.768      ;
; 0.616 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.644 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.800      ;
; 0.649 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[28]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.802      ;
; 0.656 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[28] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.662 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 0.822      ;
; 0.670 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 0.830      ;
; 0.679 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[27]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.832      ;
; 0.680 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[27] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.683 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.835      ;
; 0.692 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.848      ;
; 0.693 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.849      ;
; 0.695 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.851      ;
; 0.714 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[26]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.867      ;
; 0.732 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[26] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.884      ;
; 0.734 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.892      ;
; 0.738 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.896      ;
; 0.743 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.901      ;
; 0.743 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.901      ;
; 0.745 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[8]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.903      ;
; 0.745 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.903      ;
; 0.747 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.903      ;
; 0.748 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.749 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.905      ;
; 0.749 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.905      ;
; 0.750 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.906      ;
; 0.750 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.906      ;
; 0.751 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.907      ;
; 0.751 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[25]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.904      ;
; 0.751 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[25] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.903      ;
; 0.753 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.909      ;
; 0.753 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.909      ;
; 0.762 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.763 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.919      ;
; 0.765 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[6]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 0.925      ;
; 0.765 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.921      ;
; 0.767 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[7]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 0.927      ;
; 0.768 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.769 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.927      ;
; 0.770 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.770 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.772 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[29]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[29]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.773 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.773 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.774 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.776 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.932      ;
; 0.778 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.780 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.780 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.780 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.784 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.790 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.942      ;
; 0.795 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.948      ;
; 0.796 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 0.956      ;
; 0.799 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 0.959      ;
; 0.800 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[5]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 0.960      ;
; 0.801 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.008      ; 0.961      ;
; 0.805 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[31]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[9]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.963      ;
; 0.806 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.958      ;
; 0.815 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[26]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[26]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.967      ;
; 0.816 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[25]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[25]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.968      ;
; 0.818 ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[28]             ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[28]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.970      ;
; 0.819 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.971      ;
; 0.821 ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[17] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.973      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|\clk_gen:clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[18]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[18]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[19]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[19]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[20]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[21]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[22]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[23]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|\clk_gen:clk_count[24]             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'uart:uut|baud_rate_gen:BaudRate|clk_out'                                                                                           ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|\clk:bit_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|busy                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|busy                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxdata[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxvalid                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|receiver:Receive|rxvalid                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; Rise       ; uart:uut|transmitter:Transmit|\clk:bit_count[16] ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.Idle                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.Idle                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleC1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleC1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleC2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleC2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleD1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleD1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleD2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleD2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleLine1             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleLine1             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleLine2             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleLine2             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleW1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleW1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleW2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.toggleW2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeCommand            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeCommand            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeData               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeData               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeNewLine            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeNewLine            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeWelcome            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD.writeWelcome            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_DATA[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_EN                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_EN                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_RS                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|LCD_RS                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|\stateAction:stepControl[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|writeArray[0][0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; LCDautoSend2L:lcd|writeArray[0][0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|BaudRateGen|clk_out~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.Idle|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.Idle|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleC1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleC1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleC2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleC2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleD1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleD1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleD2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleD2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleLine1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleLine1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleLine2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleLine2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleW1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleW1|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleW2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.toggleW2|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeCommand|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeCommand|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeData|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeData|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeNewLine|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeNewLine|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeWelcome|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD.writeWelcome|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; Rise       ; lcd|LCD_DATA[4]|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                   ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; KEY[*]     ; CLOCK_50                                ; 3.014  ; 3.014  ; Rise       ; CLOCK_50                                ;
;  KEY[0]    ; CLOCK_50                                ; 3.014  ; 3.014  ; Rise       ; CLOCK_50                                ;
; GPIO_1[*]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 2.967  ; 2.967  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  GPIO_1[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 2.967  ; 2.967  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; KEY[*]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 2.825  ; 2.825  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  KEY[1]    ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 2.825  ; 2.825  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; SW[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.357  ; 0.357  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.300  ; 0.300  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.241  ; 0.241  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.057  ; 0.057  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.357  ; 0.357  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.196  ; 0.196  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.045  ; 0.045  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.063  ; 0.063  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.138 ; -0.138 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                    ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; KEY[*]     ; CLOCK_50                                ; -2.480 ; -2.480 ; Rise       ; CLOCK_50                                ;
;  KEY[0]    ; CLOCK_50                                ; -2.480 ; -2.480 ; Rise       ; CLOCK_50                                ;
; GPIO_1[*]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.834 ; -1.834 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  GPIO_1[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.834 ; -1.834 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; KEY[*]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.902 ; -1.902 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  KEY[1]    ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.902 ; -1.902 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; SW[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.258  ; 0.258  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.180 ; -0.180 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.121 ; -0.121 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.063  ; 0.063  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.237 ; -0.237 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.076 ; -0.076 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.075  ; 0.075  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.057  ; 0.057  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.258  ; 0.258  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                 ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+
; Data Port    ; Clock Port                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                     ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+
; LCD_DATA[*]  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.356 ; 5.356 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.001 ; 5.001 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.737 ; 4.737 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.538 ; 4.538 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.356 ; 5.356 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.548 ; 4.548 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.708 ; 4.708 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[6] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.442 ; 4.442 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[7] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.735 ; 4.735 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_EN       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.249 ; 5.249 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_RS       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.507 ; 5.507 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; GPIO_0[*]    ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.593 ; 4.593 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  GPIO_0[0]   ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.593 ; 4.593 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDG[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 5.203 ; 5.203 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.829 ; 4.829 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 5.203 ; 5.203 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.640 ; 4.640 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.906 ; 4.906 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.809 ; 4.809 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.782 ; 4.782 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.787 ; 4.787 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.680 ; 4.680 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDR[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.471 ; 4.471 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDR[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.471 ; 4.471 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                         ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+
; Data Port    ; Clock Port                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                     ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+
; LCD_DATA[*]  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.442 ; 4.442 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.001 ; 5.001 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.737 ; 4.737 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.538 ; 4.538 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.356 ; 5.356 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.548 ; 4.548 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.708 ; 4.708 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[6] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.442 ; 4.442 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[7] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.735 ; 4.735 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_EN       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.249 ; 5.249 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_RS       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.507 ; 5.507 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; GPIO_0[*]    ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.593 ; 4.593 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  GPIO_0[0]   ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.593 ; 4.593 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDG[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.640 ; 4.640 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.829 ; 4.829 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 5.203 ; 5.203 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.640 ; 4.640 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.906 ; 4.906 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.809 ; 4.809 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.782 ; 4.782 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.787 ; 4.787 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.680 ; 4.680 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDR[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.471 ; 4.471 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDR[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.471 ; 4.471 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                     ; -5.382   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                                            ; -5.382   ; 0.236 ; N/A      ; N/A     ; -1.380              ;
;  LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; -3.028   ; 0.215 ; N/A      ; N/A     ; -0.500              ;
;  uart:uut|baud_rate_gen:BaudRate|clk_out             ; -4.331   ; 0.215 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                      ; -619.75  ; 0.0   ; 0.0      ; 0.0     ; -172.38             ;
;  CLOCK_50                                            ; -284.038 ; 0.000 ; N/A      ; N/A     ; -67.380             ;
;  LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; -56.407  ; 0.000 ; N/A      ; N/A     ; -29.000             ;
;  uart:uut|baud_rate_gen:BaudRate|clk_out             ; -279.305 ; 0.000 ; N/A      ; N/A     ; -76.000             ;
+------------------------------------------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                 ;
+------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port  ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; KEY[*]     ; CLOCK_50                                ; 5.503 ; 5.503 ; Rise       ; CLOCK_50                                ;
;  KEY[0]    ; CLOCK_50                                ; 5.503 ; 5.503 ; Rise       ; CLOCK_50                                ;
; GPIO_1[*]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 5.498 ; 5.498 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  GPIO_1[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 5.498 ; 5.498 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; KEY[*]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 5.145 ; 5.145 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  KEY[1]    ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 5.145 ; 5.145 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; SW[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.285 ; 1.285 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.285 ; 1.285 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.153 ; 1.153 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.724 ; 0.724 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 1.154 ; 1.154 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.962 ; 0.962 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.634 ; 0.634 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.719 ; 0.719 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.189 ; 0.189 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
+------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                    ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port  ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; KEY[*]     ; CLOCK_50                                ; -2.480 ; -2.480 ; Rise       ; CLOCK_50                                ;
;  KEY[0]    ; CLOCK_50                                ; -2.480 ; -2.480 ; Rise       ; CLOCK_50                                ;
; GPIO_1[*]  ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.834 ; -1.834 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  GPIO_1[0] ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.834 ; -1.834 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; KEY[*]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.902 ; -1.902 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  KEY[1]    ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -1.902 ; -1.902 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
; SW[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.258  ; 0.258  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.180 ; -0.180 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.121 ; -0.121 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.063  ; 0.063  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.237 ; -0.237 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; -0.076 ; -0.076 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.075  ; 0.075  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.057  ; 0.057  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
;  SW[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out ; 0.258  ; 0.258  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out ;
+------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                   ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; Data Port    ; Clock Port                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                     ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; LCD_DATA[*]  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.923  ; 9.923  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.519  ; 9.519  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.845  ; 8.845  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.339  ; 8.339  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.923  ; 9.923  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.367  ; 8.367  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.745  ; 8.745  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[6] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.130  ; 8.130  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[7] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 8.831  ; 8.831  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_EN       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 9.747  ; 9.747  ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_RS       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 10.248 ; 10.248 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; GPIO_0[*]    ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.533  ; 8.533  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  GPIO_0[0]   ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.533  ; 8.533  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDG[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 9.521  ; 9.521  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.835  ; 8.835  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 9.521  ; 9.521  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.542  ; 8.542  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 9.184  ; 9.184  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.916  ; 8.916  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.881  ; 8.881  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.894  ; 8.894  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.724  ; 8.724  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDR[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.091  ; 8.091  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDR[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 8.091  ; 8.091  ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
+--------------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                         ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+
; Data Port    ; Clock Port                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                     ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+
; LCD_DATA[*]  ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.442 ; 4.442 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[0] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.001 ; 5.001 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[1] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.737 ; 4.737 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[2] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.538 ; 4.538 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[3] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.356 ; 5.356 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[4] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.548 ; 4.548 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[5] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.708 ; 4.708 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[6] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.442 ; 4.442 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
;  LCD_DATA[7] ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 4.735 ; 4.735 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_EN       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.249 ; 5.249 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; LCD_RS       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 5.507 ; 5.507 ; Rise       ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ;
; GPIO_0[*]    ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.593 ; 4.593 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  GPIO_0[0]   ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.593 ; 4.593 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDG[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.640 ; 4.640 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.829 ; 4.829 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[1]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 5.203 ; 5.203 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[2]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.640 ; 4.640 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[3]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.906 ; 4.906 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[4]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.809 ; 4.809 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[5]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.782 ; 4.782 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[6]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.787 ; 4.787 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDG[7]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.680 ; 4.680 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
; LEDR[*]      ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.471 ; 4.471 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
;  LEDR[0]     ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 4.471 ; 4.471 ; Rise       ; uart:uut|baud_rate_gen:BaudRate|clk_out             ;
+--------------+-----------------------------------------------------+-------+-------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                            ; CLOCK_50                                            ; 17254    ; 0        ; 0        ; 0        ;
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 600      ; 0        ; 0        ; 0        ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 90       ; 0        ; 0        ; 0        ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 11793    ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                            ; CLOCK_50                                            ; 17254    ; 0        ; 0        ; 0        ;
; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 600      ; 0        ; 0        ; 0        ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out ; 90       ; 0        ; 0        ; 0        ;
; uart:uut|baud_rate_gen:BaudRate|clk_out             ; uart:uut|baud_rate_gen:BaudRate|clk_out             ; 11793    ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 225   ; 225  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 13 11:53:19 2020
Info: Command: quartus_sta PRJ2Test -c PRJ2Test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PRJ2Test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out
    Info (332105): create_clock -period 1.000 -name uart:uut|baud_rate_gen:BaudRate|clk_out uart:uut|baud_rate_gen:BaudRate|clk_out
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.382
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.382      -284.038 CLOCK_50 
    Info (332119):    -4.331      -279.305 uart:uut|baud_rate_gen:BaudRate|clk_out 
    Info (332119):    -3.028       -56.407 LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out 
    Info (332119):     0.391         0.000 uart:uut|baud_rate_gen:BaudRate|clk_out 
    Info (332119):     0.514         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 CLOCK_50 
    Info (332119):    -0.500       -76.000 uart:uut|baud_rate_gen:BaudRate|clk_out 
    Info (332119):    -0.500       -29.000 LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.972       -99.957 CLOCK_50 
    Info (332119):    -1.434       -85.581 uart:uut|baud_rate_gen:BaudRate|clk_out 
    Info (332119):    -0.823       -11.461 LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out 
    Info (332119):     0.215         0.000 uart:uut|baud_rate_gen:BaudRate|clk_out 
    Info (332119):     0.236         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 CLOCK_50 
    Info (332119):    -0.500       -76.000 uart:uut|baud_rate_gen:BaudRate|clk_out 
    Info (332119):    -0.500       -29.000 LCDautoSend2L:lcd|baud_rate_gen:BaudRateGen|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Wed May 13 11:53:21 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


