## 本项目借鉴《verilog高级》书上写的uart项目

有uart的发送器xmt和接收器rcv