// RUN: emit-verilog --canonicalize %s | FileCheck %s

(REG (XOR (REG (XOR (REG (XOR a0 a1)) (REG (XOR a2 a3)))) (REG (XOR (REG (XOR a4 a5)) (REG (XOR a6 a7))))))

// CHECK: module parity_checker (
// CHECK:     a0,
// CHECK:     a1,
// CHECK:     clk,
// CHECK:     a2,
// CHECK:     a3,
// CHECK:     a4,
// CHECK:     a5,
// CHECK:     a6,
// CHECK:     a7,
// CHECK:     y
// CHECK: );
// CHECK:   input a0;
// CHECK:   wire a0;
// CHECK:   input a1;
// CHECK:   wire a1;
// CHECK:   input clk;
// CHECK:   wire clk;
// CHECK:   input a2;
// CHECK:   wire a2;
// CHECK:   input a3;
// CHECK:   wire a3;
// CHECK:   input a4;
// CHECK:   wire a4;
// CHECK:   input a5;
// CHECK:   wire a5;
// CHECK:   input a6;
// CHECK:   wire a6;
// CHECK:   input a7;
// CHECK:   wire a7;
// CHECK:   output y;
// CHECK:   wire y;
// CHECK:   wire __0__;
// CHECK:   wire __1__;
// CHECK:   wire __2__;
// CHECK:   wire __3__;
// CHECK:   wire __4__;
// CHECK:   wire __5__;
// CHECK:   wire __6__;
// CHECK:   wire __7__;
// CHECK:   wire __8__;
// CHECK:   wire __9__;
// CHECK:   wire __10__;
// CHECK:   wire __11__;
// CHECK:   wire __12__;
// CHECK:   LUT2 #(
// CHECK:       .INIT(4'h6)
// CHECK:   ) __13__ (
// CHECK:       .I0(a1),
// CHECK:       .I1(a0),
// CHECK:       .O(__0__)
// CHECK:   );
// CHECK:   FDRE #(
// CHECK:       .INIT(1'hx)
// CHECK:   ) __14__ (
// CHECK:       .C(clk),
// CHECK:       .CE(1'h1),
// CHECK:       .D(__0__),
// CHECK:       .R(1'h0),
// CHECK:       .Q(__1__)
// CHECK:   );
// CHECK:   LUT2 #(
// CHECK:       .INIT(4'h6)
// CHECK:   ) __15__ (
// CHECK:       .I0(a3),
// CHECK:       .I1(a2),
// CHECK:       .O(__2__)
// CHECK:   );
// CHECK:   FDRE #(
// CHECK:       .INIT(1'hx)
// CHECK:   ) __16__ (
// CHECK:       .C(clk),
// CHECK:       .CE(1'h1),
// CHECK:       .D(__2__),
// CHECK:       .R(1'h0),
// CHECK:       .Q(__3__)
// CHECK:   );
// CHECK:   LUT2 #(
// CHECK:       .INIT(4'h6)
// CHECK:   ) __17__ (
// CHECK:       .I0(__3__),
// CHECK:       .I1(__1__),
// CHECK:       .O(__4__)
// CHECK:   );
// CHECK:   FDRE #(
// CHECK:       .INIT(1'hx)
// CHECK:   ) __18__ (
// CHECK:       .C(clk),
// CHECK:       .CE(1'h1),
// CHECK:       .D(__4__),
// CHECK:       .R(1'h0),
// CHECK:       .Q(__5__)
// CHECK:   );
// CHECK:   LUT2 #(
// CHECK:       .INIT(4'h6)
// CHECK:   ) __19__ (
// CHECK:       .I0(a5),
// CHECK:       .I1(a4),
// CHECK:       .O(__6__)
// CHECK:   );
// CHECK:   FDRE #(
// CHECK:       .INIT(1'hx)
// CHECK:   ) __20__ (
// CHECK:       .C(clk),
// CHECK:       .CE(1'h1),
// CHECK:       .D(__6__),
// CHECK:       .R(1'h0),
// CHECK:       .Q(__7__)
// CHECK:   );
// CHECK:   LUT2 #(
// CHECK:       .INIT(4'h6)
// CHECK:   ) __21__ (
// CHECK:       .I0(a7),
// CHECK:       .I1(a6),
// CHECK:       .O(__8__)
// CHECK:   );
// CHECK:   FDRE #(
// CHECK:       .INIT(1'hx)
// CHECK:   ) __22__ (
// CHECK:       .C(clk),
// CHECK:       .CE(1'h1),
// CHECK:       .D(__8__),
// CHECK:       .R(1'h0),
// CHECK:       .Q(__9__)
// CHECK:   );
// CHECK:   LUT2 #(
// CHECK:       .INIT(4'h6)
// CHECK:   ) __23__ (
// CHECK:       .I0(__9__),
// CHECK:       .I1(__7__),
// CHECK:       .O(__10__)
// CHECK:   );
// CHECK:   FDRE #(
// CHECK:       .INIT(1'hx)
// CHECK:   ) __24__ (
// CHECK:       .C(clk),
// CHECK:       .CE(1'h1),
// CHECK:       .D(__10__),
// CHECK:       .R(1'h0),
// CHECK:       .Q(__11__)
// CHECK:   );
// CHECK:   LUT2 #(
// CHECK:       .INIT(4'h6)
// CHECK:   ) __25__ (
// CHECK:       .I0(__11__),
// CHECK:       .I1(__5__),
// CHECK:       .O(__12__)
// CHECK:   );
// CHECK:   FDRE #(
// CHECK:       .INIT(1'hx)
// CHECK:   ) __26__ (
// CHECK:       .C(clk),
// CHECK:       .CE(1'h1),
// CHECK:       .D(__12__),
// CHECK:       .R(1'h0),
// CHECK:       .Q(y)
// CHECK:   );
// CHECK: endmodule
