# 并发模型

- 并发与并行

并行架构：

- bit-level并行：从32位到64位
- 指令级并行：流水线技术、乱序执行
- 数据级并行：GPU的几百个核心并行对图像处理
- 任务级并行：多处理机系统

## 线程与锁

该模型是对底层硬件运行过程的形式化 适用面很广

没有为并行提供直接的支持

- 竞态条件
- 内存可见性
- 死锁
