TimeQuest Timing Analyzer report for Multiciclo
Mon Dec 10 19:12:54 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 68.66 MHz  ; 68.66 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.564 ; -1663.977     ;
; clk_rom ; -10.435 ; -195.057      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.528 ; 0.000         ;
; clk_rom ; 0.645 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.564 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 14.585     ;
; -13.564 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.015     ; 14.585     ;
; -13.544 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.591     ;
; -13.544 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 14.591     ;
; -13.544 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.591     ;
; -13.544 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.591     ;
; -13.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.531     ;
; -13.486 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.531     ;
; -13.476 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.028     ; 14.484     ;
; -13.476 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.028     ; 14.484     ;
; -13.476 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.028     ; 14.484     ;
; -13.476 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.028     ; 14.484     ;
; -13.466 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.035      ; 14.537     ;
; -13.466 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.035      ; 14.537     ;
; -13.466 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.537     ;
; -13.466 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.537     ;
; -13.441 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.485     ;
; -13.441 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.485     ;
; -13.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.034      ; 14.491     ;
; -13.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.034      ; 14.491     ;
; -13.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.034      ; 14.491     ;
; -13.421 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.034      ; 14.491     ;
; -13.398 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.430     ;
; -13.398 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.430     ;
; -13.398 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.430     ;
; -13.398 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.430     ;
; -13.379 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.422     ;
; -13.379 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.422     ;
; -13.359 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.033      ; 14.428     ;
; -13.359 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.033      ; 14.428     ;
; -13.359 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.428     ;
; -13.359 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.428     ;
; -13.353 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.384     ;
; -13.353 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.384     ;
; -13.353 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.384     ;
; -13.353 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.384     ;
; -13.336 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.372     ;
; -13.336 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.372     ;
; -13.335 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.369     ;
; -13.335 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.369     ;
; -13.335 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.369     ;
; -13.335 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.369     ;
; -13.325 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.370     ;
; -13.325 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.370     ;
; -13.316 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.378     ;
; -13.316 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.378     ;
; -13.316 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.378     ;
; -13.316 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.026      ; 14.378     ;
; -13.315 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.012     ; 14.339     ;
; -13.315 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.012     ; 14.339     ;
; -13.315 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.012     ; 14.339     ;
; -13.315 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.012     ; 14.339     ;
; -13.313 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.011     ; 14.338     ;
; -13.313 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.011     ; 14.338     ;
; -13.307 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.330     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.035      ; 14.376     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.035      ; 14.376     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.376     ;
; -13.305 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.376     ;
; -13.302 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.346     ;
; -13.298 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.334     ;
; -13.297 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.025     ; 14.308     ;
; -13.297 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.025     ; 14.308     ;
; -13.297 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.025     ; 14.308     ;
; -13.297 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.025     ; 14.308     ;
; -13.291 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.321     ;
; -13.291 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.321     ;
; -13.291 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.321     ;
; -13.291 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.321     ;
; -13.288 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 14.288     ;
; -13.257 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.022      ; 14.315     ;
; -13.257 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.022      ; 14.315     ;
; -13.257 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.022      ; 14.315     ;
; -13.257 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.022      ; 14.315     ;
; -13.248 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.271     ;
; -13.248 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.271     ;
; -13.248 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.271     ;
; -13.248 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.271     ;
; -13.237 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.285     ;
; -13.237 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.285     ;
; -13.237 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.285     ;
; -13.237 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.285     ;
; -13.237 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.269     ;
; -13.237 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.269     ;
; -13.237 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.269     ;
; -13.237 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.269     ;
; -13.235 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.013      ; 14.284     ;
; -13.235 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.013      ; 14.284     ;
; -13.229 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.276     ;
; -13.224 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.292     ;
; -13.220 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.024      ; 14.280     ;
; -13.219 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.254     ;
; -13.219 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.254     ;
; -13.219 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.254     ;
; -13.219 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.254     ;
; -13.212 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.021      ; 14.269     ;
; -13.212 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.021      ; 14.269     ;
; -13.212 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.021      ; 14.269     ;
; -13.212 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.021      ; 14.269     ;
; -13.210 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.253     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                              ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.435 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.455     ;
; -10.410 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.432     ;
; -10.265 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.287     ;
; -10.253 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.275     ;
; -10.249 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 11.247     ;
; -10.229 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.249     ;
; -10.228 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.248     ;
; -10.226 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 11.232     ;
; -10.162 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 11.188     ;
; -10.151 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 11.157     ;
; -10.126 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 11.134     ;
; -10.110 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.132     ;
; -10.109 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.131     ;
; -10.107 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 11.115     ;
; -10.106 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 11.119     ;
; -10.067 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.087     ;
; -10.041 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.063     ;
; -10.040 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.062     ;
; -10.038 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 11.046     ;
; -10.000 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.022      ; 10.987     ;
; -9.981  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.989     ;
; -9.970  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.990     ;
; -9.969  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.977     ;
; -9.967  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.973     ;
; -9.965  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.019      ; 10.949     ;
; -9.961  ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.967     ;
; -9.956  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.978     ;
; -9.948  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.970     ;
; -9.945  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.967     ;
; -9.942  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.950     ;
; -9.939  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.959     ;
; -9.897  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.895     ;
; -9.879  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.901     ;
; -9.878  ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.890     ;
; -9.858  ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.878     ;
; -9.858  ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.880     ;
; -9.842  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.850     ;
; -9.822  ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.821     ;
; -9.819  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.841     ;
; -9.802  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.824     ;
; -9.800  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.822     ;
; -9.799  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.821     ;
; -9.797  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.805     ;
; -9.788  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.810     ;
; -9.785  ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 10.821     ;
; -9.785  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.793     ;
; -9.784  ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.790     ;
; -9.778  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.798     ;
; -9.773  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.781     ;
; -9.736  ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.749     ;
; -9.726  ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.739     ;
; -9.716  ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.008      ; 10.689     ;
; -9.703  ; reg:pc|sr_out[10]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.022      ; 10.690     ;
; -9.697  ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.723     ;
; -9.694  ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 10.706     ;
; -9.693  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.715     ;
; -9.672  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.678     ;
; -9.672  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.680     ;
; -9.668  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.666     ;
; -9.665  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.673     ;
; -9.665  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.019      ; 10.649     ;
; -9.663  ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 10.684     ;
; -9.661  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.659     ;
; -9.658  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.680     ;
; -9.652  ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 10.665     ;
; -9.651  ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.677     ;
; -9.642  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.664     ;
; -9.614  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.019      ; 10.598     ;
; -9.596  ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.605     ;
; -9.596  ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.604     ;
; -9.588  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.594     ;
; -9.581  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.601     ;
; -9.574  ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.580     ;
; -9.574  ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.582     ;
; -9.572  ; regbuf:rgB|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.579     ;
; -9.563  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.571     ;
; -9.556  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.578     ;
; -9.551  ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.577     ;
; -9.548  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.570     ;
; -9.541  ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.022      ; 10.528     ;
; -9.536  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.544     ;
; -9.535  ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.022      ; 10.522     ;
; -9.532  ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.008      ; 10.505     ;
; -9.532  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.540     ;
; -9.518  ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.526     ;
; -9.501  ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.523     ;
; -9.501  ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.523     ;
; -9.500  ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.522     ;
; -9.498  ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.506     ;
; -9.495  ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.501     ;
; -9.470  ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.496     ;
; -9.469  ; reg:pc|sr_out[21]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 10.469     ;
; -9.459  ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.458     ;
; -9.453  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.473     ;
; -9.452  ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 10.451     ;
; -9.445  ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 10.471     ;
; -9.419  ; reg:pc|sr_out[10]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.008      ; 10.392     ;
; -9.418  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.426     ;
; -9.411  ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.433     ;
; -9.410  ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 10.408     ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.547 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.658 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.671 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.806 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.058      ;
; 0.830 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.834 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.841 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.918 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.184      ;
; 0.918 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.184      ;
; 0.953 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.969 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.247      ;
; 0.970 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.970 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.970 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.981 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 1.284      ;
; 0.992 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.257      ;
; 0.993 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 1.260      ;
; 0.997 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 1.015 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.280      ;
; 1.022 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.303      ;
; 1.028 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.060 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.326      ;
; 1.079 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.344      ;
; 1.081 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.333      ;
; 1.088 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.340      ;
; 1.092 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.344      ;
; 1.096 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.358      ;
; 1.108 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.371      ;
; 1.114 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.006     ; 1.374      ;
; 1.155 ; reg:ir|sr_out[9]                          ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.011      ; 1.432      ;
; 1.213 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.215 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.067      ; 1.516      ;
; 1.224 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.536      ;
; 1.253 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.518      ;
; 1.262 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.019     ; 1.509      ;
; 1.264 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.019     ; 1.511      ;
; 1.265 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.578      ;
; 1.265 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.011      ; 1.542      ;
; 1.278 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.013     ; 1.531      ;
; 1.281 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.556      ;
; 1.283 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.550      ;
; 1.293 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.037     ; 1.522      ;
; 1.297 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.598      ;
; 1.298 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.576      ;
; 1.303 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 1.563      ;
; 1.304 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.015      ; 1.585      ;
; 1.305 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.015      ; 1.586      ;
; 1.306 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 1.563      ;
; 1.307 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.582      ;
; 1.310 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 1.567      ;
; 1.312 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.015      ; 1.593      ;
; 1.313 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.015      ; 1.594      ;
; 1.316 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.581      ;
; 1.316 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.015      ; 1.597      ;
; 1.325 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.607      ;
; 1.327 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 1.607      ;
; 1.341 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.346 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.015      ; 1.627      ;
; 1.349 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 1.593      ;
; 1.351 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.662      ;
; 1.356 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.656      ;
; 1.360 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.625      ;
; 1.360 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.625      ;
; 1.369 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.029     ; 1.606      ;
; 1.371 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.635      ;
; 1.371 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.635      ;
; 1.371 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.635      ;
; 1.371 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.635      ;
; 1.371 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.635      ;
; 1.371 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.635      ;
; 1.374 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.652      ;
; 1.376 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 1.634      ;
; 1.383 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 1.662      ;
; 1.384 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 1.663      ;
; 1.385 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.663      ;
; 1.385 ; reg:ir|sr_out[14]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.008      ; 1.659      ;
; 1.388 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.015     ; 1.639      ;
; 1.390 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 1.634      ;
; 1.405 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.685      ;
; 1.418 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.014     ; 1.670      ;
; 1.420 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.697      ;
; 1.425 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.719      ;
; 1.428 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 1.705      ;
; 1.429 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.734      ;
; 1.429 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.734      ;
; 1.431 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.725      ;
; 1.431 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.015      ; 1.712      ;
; 1.434 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.015      ; 1.715      ;
; 1.436 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.692      ;
; 1.438 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.015      ; 1.719      ;
; 1.467 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 1.722      ;
; 1.468 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.743      ;
; 1.471 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 1.726      ;
; 1.487 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 1.789      ;
; 1.487 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.016      ; 1.769      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.645 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.933      ;
; 0.650 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.938      ;
; 0.664 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.952      ;
; 0.916 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.204      ;
; 0.918 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.208      ;
; 0.922 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.211      ;
; 0.940 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.229      ;
; 0.980 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.267      ;
; 1.135 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.429      ;
; 1.140 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.421      ;
; 1.214 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.490      ;
; 1.216 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.503      ;
; 1.216 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.491      ;
; 1.223 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.485      ;
; 1.234 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.509      ;
; 1.249 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.023      ; 1.506      ;
; 1.251 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 1.504      ;
; 1.256 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 1.509      ;
; 1.265 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.526      ;
; 1.279 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.554      ;
; 1.281 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.009      ; 1.524      ;
; 1.372 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 1.625      ;
; 1.437 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.704      ;
; 1.459 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.734      ;
; 1.474 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.777      ;
; 1.481 ; reg:pc|sr_out[5]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.770      ;
; 1.482 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.772      ;
; 1.525 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.800      ;
; 1.526 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.800      ;
; 1.555 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.819      ;
; 1.601 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.876      ;
; 1.661 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.951      ;
; 1.664 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.968      ;
; 1.702 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.008      ; 1.944      ;
; 1.721 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 1.977      ;
; 1.737 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 2.003      ;
; 1.750 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 2.003      ;
; 1.762 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.056      ;
; 1.766 ; reg:pc|sr_out[6]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.070      ;
; 1.778 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.052      ;
; 1.841 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.097      ;
; 1.853 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.131      ;
; 1.897 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.019      ; 2.150      ;
; 1.991 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.255      ;
; 2.064 ; reg:pc|sr_out[8]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.008      ; 2.306      ;
; 2.129 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.396      ;
; 2.202 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.469      ;
; 2.274 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.552      ;
; 2.298 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.565      ;
; 2.301 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.582      ;
; 2.376 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.643      ;
; 2.377 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.658      ;
; 2.384 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.651      ;
; 2.412 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.693      ;
; 2.415 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.682      ;
; 2.446 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.713      ;
; 2.447 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.728      ;
; 2.454 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.721      ;
; 2.485 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.766      ;
; 2.567 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.848      ;
; 2.568 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.835      ;
; 2.587 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.868      ;
; 2.592 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.859      ;
; 2.615 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.882      ;
; 2.643 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.924      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.699 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.980      ;
; 2.713 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.994      ;
; 2.716 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.983      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.892 ; -0.892 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.624 ; 20.624 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.949 ; 18.949 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.111 ; 18.111 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 17.826 ; 17.826 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.532 ; 18.532 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.856 ; 19.856 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.821 ; 17.821 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.300 ; 20.300 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.932 ; 17.932 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.455 ; 19.455 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.624 ; 20.624 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.395 ; 18.395 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.187 ; 20.187 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.471 ; 18.471 ; Rise       ; clk             ;
;  data[14] ; clk        ; 20.414 ; 20.414 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.927 ; 17.927 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.406 ; 18.406 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.762 ; 18.762 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.053 ; 19.053 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.168 ; 18.168 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.634 ; 18.634 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.708 ; 18.708 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.223 ; 19.223 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.634 ; 17.634 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.612 ; 19.612 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.342 ; 18.342 ; Rise       ; clk             ;
;  data[26] ; clk        ; 17.755 ; 17.755 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.424 ; 18.424 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.064 ; 19.064 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.010 ; 19.010 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.258 ; 19.258 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.788 ; 17.788 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.734 ; 13.734 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.775 ; 11.775 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.457 ; 11.457 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.762 ; 11.762 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.379 ; 11.379 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.795 ; 11.795 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.792 ; 11.792 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.461 ; 13.461 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.941 ; 11.941 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.443 ; 12.443 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.314 ; 13.314 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.802 ; 11.802 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.450 ; 11.450 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.952 ; 11.952 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.801 ; 11.801 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.842 ; 11.842 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.785 ; 11.785 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.227 ; 12.227 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.139 ; 12.139 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.013 ; 12.013 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.507 ; 11.507 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.669 ; 11.669 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.150 ; 11.150 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.605 ; 11.605 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.734 ; 13.734 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.841 ; 11.841 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.693 ; 11.693 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.643 ; 11.643 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.476 ; 12.476 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.500 ; 11.500 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.991 ; 11.991 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.328  ; 7.328  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.203  ; 8.203  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.529  ; 9.529  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.391  ; 9.391  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.857  ; 8.857  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.347  ; 8.347  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.776  ; 8.776  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.028  ; 9.028  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 10.614 ; 10.614 ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.479  ; 8.479  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.197  ; 9.197  ; Rise       ; clk             ;
;  data[12] ; clk        ; 7.328  ; 7.328  ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.884  ; 8.884  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.257  ; 9.257  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.446  ; 8.446  ; Rise       ; clk             ;
;  data[16] ; clk        ; 7.469  ; 7.469  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.870  ; 8.870  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.093  ; 9.093  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.698  ; 8.698  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.682  ; 8.682  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
;  data[24] ; clk        ; 7.996  ; 7.996  ; Rise       ; clk             ;
;  data[25] ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.536  ; 8.536  ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.422  ; 8.422  ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.519  ; 8.519  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.016  ; 9.016  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.777  ; 8.777  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.681  ; 8.681  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.150 ; 11.150 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.775 ; 11.775 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.457 ; 11.457 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.762 ; 11.762 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.379 ; 11.379 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.795 ; 11.795 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.792 ; 11.792 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.461 ; 13.461 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.941 ; 11.941 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.443 ; 12.443 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.314 ; 13.314 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.802 ; 11.802 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.450 ; 11.450 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.952 ; 11.952 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.801 ; 11.801 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.842 ; 11.842 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.785 ; 11.785 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.227 ; 12.227 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.139 ; 12.139 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.013 ; 12.013 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.507 ; 11.507 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.669 ; 11.669 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.150 ; 11.150 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.605 ; 11.605 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.734 ; 13.734 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.841 ; 11.841 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.693 ; 11.693 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.643 ; 11.643 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.476 ; 12.476 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.500 ; 11.500 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.991 ; 11.991 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; debug[0]   ; data[1]     ; 9.186  ; 9.186  ; 9.186  ; 9.186  ;
; debug[0]   ; data[2]     ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; debug[0]   ; data[3]     ; 8.688  ; 8.688  ; 8.688  ; 8.688  ;
; debug[0]   ; data[4]     ; 10.056 ; 10.056 ; 10.056 ; 10.056 ;
; debug[0]   ; data[5]     ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; debug[0]   ; data[6]     ; 9.169  ; 9.169  ; 9.169  ; 9.169  ;
; debug[0]   ; data[7]     ; 9.214  ; 9.214  ; 9.214  ; 9.214  ;
; debug[0]   ; data[8]     ; 9.857  ; 9.857  ; 9.857  ; 9.857  ;
; debug[0]   ; data[9]     ; 10.185 ; 10.185 ; 10.185 ; 10.185 ;
; debug[0]   ; data[10]    ; 10.416 ; 10.416 ; 10.416 ; 10.416 ;
; debug[0]   ; data[11]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; debug[0]   ; data[12]    ; 8.971  ; 8.971  ; 8.971  ; 8.971  ;
; debug[0]   ; data[13]    ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; debug[0]   ; data[14]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; debug[0]   ; data[15]    ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; debug[0]   ; data[16]    ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; debug[0]   ; data[17]    ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; debug[0]   ; data[18]    ; 9.230  ; 9.230  ; 9.230  ; 9.230  ;
; debug[0]   ; data[19]    ; 8.376  ; 8.376  ; 8.376  ; 8.376  ;
; debug[0]   ; data[20]    ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; debug[0]   ; data[21]    ; 9.267  ; 9.267  ; 9.267  ; 9.267  ;
; debug[0]   ; data[22]    ; 11.038 ; 11.038 ; 11.038 ; 11.038 ;
; debug[0]   ; data[23]    ; 7.893  ; 7.893  ; 7.893  ; 7.893  ;
; debug[0]   ; data[24]    ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; debug[0]   ; data[25]    ; 8.799  ; 8.799  ; 8.799  ; 8.799  ;
; debug[0]   ; data[26]    ; 7.558  ; 7.558  ; 7.558  ; 7.558  ;
; debug[0]   ; data[27]    ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; debug[0]   ; data[28]    ; 7.845  ; 7.845  ; 7.845  ; 7.845  ;
; debug[0]   ; data[29]    ; 8.430  ; 8.430  ; 8.430  ; 8.430  ;
; debug[0]   ; data[30]    ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; debug[0]   ; data[31]    ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; debug[1]   ; data[0]     ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; debug[1]   ; data[1]     ; 8.286  ; 8.286  ; 8.286  ; 8.286  ;
; debug[1]   ; data[2]     ; 8.330  ; 8.330  ; 8.330  ; 8.330  ;
; debug[1]   ; data[3]     ; 8.619  ; 8.619  ; 8.619  ; 8.619  ;
; debug[1]   ; data[4]     ; 10.796 ; 10.796 ; 10.796 ; 10.796 ;
; debug[1]   ; data[5]     ; 8.806  ; 8.806  ; 8.806  ; 8.806  ;
; debug[1]   ; data[6]     ; 9.498  ; 9.498  ; 9.498  ; 9.498  ;
; debug[1]   ; data[7]     ; 8.543  ; 8.543  ; 8.543  ; 8.543  ;
; debug[1]   ; data[8]     ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; debug[1]   ; data[9]     ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; debug[1]   ; data[10]    ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; debug[1]   ; data[11]    ; 8.499  ; 8.499  ; 8.499  ; 8.499  ;
; debug[1]   ; data[12]    ; 8.625  ; 8.625  ; 8.625  ; 8.625  ;
; debug[1]   ; data[13]    ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; debug[1]   ; data[14]    ; 9.332  ; 9.332  ; 9.332  ; 9.332  ;
; debug[1]   ; data[15]    ; 8.737  ; 8.737  ; 8.737  ; 8.737  ;
; debug[1]   ; data[16]    ; 8.847  ; 8.847  ; 8.847  ; 8.847  ;
; debug[1]   ; data[17]    ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; debug[1]   ; data[18]    ; 9.168  ; 9.168  ; 9.168  ; 9.168  ;
; debug[1]   ; data[19]    ; 8.598  ; 8.598  ; 8.598  ; 8.598  ;
; debug[1]   ; data[20]    ; 8.740  ; 8.740  ; 8.740  ; 8.740  ;
; debug[1]   ; data[21]    ; 9.092  ; 9.092  ; 9.092  ; 9.092  ;
; debug[1]   ; data[22]    ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; debug[1]   ; data[23]    ; 8.711  ; 8.711  ; 8.711  ; 8.711  ;
; debug[1]   ; data[24]    ; 9.063  ; 9.063  ; 9.063  ; 9.063  ;
; debug[1]   ; data[25]    ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; debug[1]   ; data[26]    ; 7.391  ; 7.391  ; 7.391  ; 7.391  ;
; debug[1]   ; data[27]    ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; debug[1]   ; data[28]    ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; debug[1]   ; data[29]    ; 9.039  ; 9.039  ; 9.039  ; 9.039  ;
; debug[1]   ; data[30]    ; 8.882  ; 8.882  ; 8.882  ; 8.882  ;
; debug[1]   ; data[31]    ; 8.842  ; 8.842  ; 8.842  ; 8.842  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; debug[0]   ; data[1]     ; 8.799  ; 8.799  ; 8.799  ; 8.799  ;
; debug[0]   ; data[2]     ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; debug[0]   ; data[3]     ; 8.168  ; 8.168  ; 8.168  ; 8.168  ;
; debug[0]   ; data[4]     ; 10.056 ; 10.056 ; 10.056 ; 10.056 ;
; debug[0]   ; data[5]     ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; debug[0]   ; data[6]     ; 9.169  ; 9.169  ; 9.169  ; 9.169  ;
; debug[0]   ; data[7]     ; 8.614  ; 8.614  ; 8.614  ; 8.614  ;
; debug[0]   ; data[8]     ; 9.857  ; 9.857  ; 9.857  ; 9.857  ;
; debug[0]   ; data[9]     ; 9.347  ; 9.347  ; 9.347  ; 9.347  ;
; debug[0]   ; data[10]    ; 10.416 ; 10.416 ; 10.416 ; 10.416 ;
; debug[0]   ; data[11]    ; 8.253  ; 8.253  ; 8.253  ; 8.253  ;
; debug[0]   ; data[12]    ; 8.971  ; 8.971  ; 8.971  ; 8.971  ;
; debug[0]   ; data[13]    ; 8.006  ; 8.006  ; 8.006  ; 8.006  ;
; debug[0]   ; data[14]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; debug[0]   ; data[15]    ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; debug[0]   ; data[16]    ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; debug[0]   ; data[17]    ; 7.892  ; 7.892  ; 7.892  ; 7.892  ;
; debug[0]   ; data[18]    ; 9.230  ; 9.230  ; 9.230  ; 9.230  ;
; debug[0]   ; data[19]    ; 7.693  ; 7.693  ; 7.693  ; 7.693  ;
; debug[0]   ; data[20]    ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; debug[0]   ; data[21]    ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; debug[0]   ; data[22]    ; 11.038 ; 11.038 ; 11.038 ; 11.038 ;
; debug[0]   ; data[23]    ; 7.500  ; 7.500  ; 7.500  ; 7.500  ;
; debug[0]   ; data[24]    ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; debug[0]   ; data[25]    ; 8.577  ; 8.577  ; 8.577  ; 8.577  ;
; debug[0]   ; data[26]    ; 7.558  ; 7.558  ; 7.558  ; 7.558  ;
; debug[0]   ; data[27]    ; 7.362  ; 7.362  ; 7.362  ; 7.362  ;
; debug[0]   ; data[28]    ; 7.845  ; 7.845  ; 7.845  ; 7.845  ;
; debug[0]   ; data[29]    ; 7.627  ; 7.627  ; 7.627  ; 7.627  ;
; debug[0]   ; data[30]    ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; debug[0]   ; data[31]    ; 7.329  ; 7.329  ; 7.329  ; 7.329  ;
; debug[1]   ; data[0]     ; 8.196  ; 8.196  ; 8.196  ; 8.196  ;
; debug[1]   ; data[1]     ; 8.286  ; 8.286  ; 8.286  ; 8.286  ;
; debug[1]   ; data[2]     ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; debug[1]   ; data[3]     ; 8.619  ; 8.619  ; 8.619  ; 8.619  ;
; debug[1]   ; data[4]     ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; debug[1]   ; data[5]     ; 8.806  ; 8.806  ; 8.806  ; 8.806  ;
; debug[1]   ; data[6]     ; 8.516  ; 8.516  ; 8.516  ; 8.516  ;
; debug[1]   ; data[7]     ; 8.543  ; 8.543  ; 8.543  ; 8.543  ;
; debug[1]   ; data[8]     ; 8.268  ; 8.268  ; 8.268  ; 8.268  ;
; debug[1]   ; data[9]     ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; debug[1]   ; data[10]    ; 8.969  ; 8.969  ; 8.969  ; 8.969  ;
; debug[1]   ; data[11]    ; 8.499  ; 8.499  ; 8.499  ; 8.499  ;
; debug[1]   ; data[12]    ; 7.816  ; 7.816  ; 7.816  ; 7.816  ;
; debug[1]   ; data[13]    ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; debug[1]   ; data[14]    ; 7.945  ; 7.945  ; 7.945  ; 7.945  ;
; debug[1]   ; data[15]    ; 8.737  ; 8.737  ; 8.737  ; 8.737  ;
; debug[1]   ; data[16]    ; 7.436  ; 7.436  ; 7.436  ; 7.436  ;
; debug[1]   ; data[17]    ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; debug[1]   ; data[18]    ; 8.449  ; 8.449  ; 8.449  ; 8.449  ;
; debug[1]   ; data[19]    ; 8.598  ; 8.598  ; 8.598  ; 8.598  ;
; debug[1]   ; data[20]    ; 8.488  ; 8.488  ; 8.488  ; 8.488  ;
; debug[1]   ; data[21]    ; 9.092  ; 9.092  ; 9.092  ; 9.092  ;
; debug[1]   ; data[22]    ; 7.731  ; 7.731  ; 7.731  ; 7.731  ;
; debug[1]   ; data[23]    ; 8.711  ; 8.711  ; 8.711  ; 8.711  ;
; debug[1]   ; data[24]    ; 7.632  ; 7.632  ; 7.632  ; 7.632  ;
; debug[1]   ; data[25]    ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; debug[1]   ; data[26]    ; 7.172  ; 7.172  ; 7.172  ; 7.172  ;
; debug[1]   ; data[27]    ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; debug[1]   ; data[28]    ; 7.893  ; 7.893  ; 7.893  ; 7.893  ;
; debug[1]   ; data[29]    ; 9.039  ; 9.039  ; 9.039  ; 9.039  ;
; debug[1]   ; data[30]    ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; debug[1]   ; data[31]    ; 8.842  ; 8.842  ; 8.842  ; 8.842  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.600 ; -683.659      ;
; clk_rom ; -4.020 ; -88.668       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.243 ; 0.000         ;
; clk_rom ; 0.261 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.600 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.617      ;
; -5.600 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.617      ;
; -5.582 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.625      ;
; -5.582 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.011      ; 6.625      ;
; -5.582 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.625      ;
; -5.582 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.625      ;
; -5.544 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.548      ;
; -5.544 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.548      ;
; -5.544 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.548      ;
; -5.544 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.548      ;
; -5.541 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.580      ;
; -5.541 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.580      ;
; -5.523 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.588      ;
; -5.523 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.588      ;
; -5.523 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.588      ;
; -5.523 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.588      ;
; -5.498 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.530      ;
; -5.498 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.530      ;
; -5.497 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.528      ;
; -5.497 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.528      ;
; -5.497 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.528      ;
; -5.497 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.528      ;
; -5.492 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.529      ;
; -5.492 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.529      ;
; -5.485 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.511      ;
; -5.485 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.511      ;
; -5.485 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.511      ;
; -5.485 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.511      ;
; -5.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.506      ;
; -5.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.506      ;
; -5.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.506      ;
; -5.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.506      ;
; -5.482 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.502      ;
; -5.482 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.504      ;
; -5.482 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.504      ;
; -5.480 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.033     ; 6.479      ;
; -5.480 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.026      ; 6.538      ;
; -5.480 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.026      ; 6.538      ;
; -5.480 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.026      ; 6.538      ;
; -5.480 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.026      ; 6.538      ;
; -5.475 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.515      ;
; -5.474 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.031      ; 6.537      ;
; -5.474 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.031      ; 6.537      ;
; -5.474 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.031      ; 6.537      ;
; -5.474 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.031      ; 6.537      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.506      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.482      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.482      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.482      ;
; -5.473 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.023     ; 6.482      ;
; -5.464 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.503      ;
; -5.464 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.503      ;
; -5.446 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.511      ;
; -5.446 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.511      ;
; -5.446 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.511      ;
; -5.446 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.511      ;
; -5.442 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.461      ;
; -5.442 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.461      ;
; -5.442 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.461      ;
; -5.442 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.461      ;
; -5.438 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.491      ;
; -5.438 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.491      ;
; -5.438 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.491      ;
; -5.438 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.021      ; 6.491      ;
; -5.436 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.460      ;
; -5.436 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.460      ;
; -5.436 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.460      ;
; -5.436 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.460      ;
; -5.429 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.468      ;
; -5.429 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.468      ;
; -5.428 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.467      ;
; -5.428 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.467      ;
; -5.425 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.469      ;
; -5.425 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.469      ;
; -5.425 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.469      ;
; -5.425 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.469      ;
; -5.423 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.465      ;
; -5.423 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.467      ;
; -5.423 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.467      ;
; -5.421 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.011     ; 6.442      ;
; -5.419 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.458      ;
; -5.419 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.458      ;
; -5.416 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.478      ;
; -5.414 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.023      ; 6.469      ;
; -5.414 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.445      ;
; -5.414 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.445      ;
; -5.414 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.445      ;
; -5.414 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.445      ;
; -5.411 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.476      ;
; -5.411 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.476      ;
; -5.411 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.476      ;
; -5.411 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.476      ;
; -5.410 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.475      ;
; -5.410 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.475      ;
; -5.410 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.475      ;
; -5.410 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.475      ;
; -5.408 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.445      ;
; -5.408 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.445      ;
; -5.408 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.434      ;
; -5.408 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.434      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.020 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.076      ;
; -3.993 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 5.051      ;
; -3.969 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 5.011      ;
; -3.963 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.019      ;
; -3.963 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 4.999      ;
; -3.956 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 5.014      ;
; -3.954 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.010      ;
; -3.917 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.961      ;
; -3.911 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.969      ;
; -3.904 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.962      ;
; -3.902 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.960      ;
; -3.900 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.942      ;
; -3.880 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.924      ;
; -3.878 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.942      ;
; -3.874 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.932      ;
; -3.873 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.929      ;
; -3.873 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.917      ;
; -3.866 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.917      ;
; -3.865 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.923      ;
; -3.844 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.886      ;
; -3.843 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 4.865      ;
; -3.841 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.883      ;
; -3.836 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.880      ;
; -3.835 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.891      ;
; -3.834 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.890      ;
; -3.826 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.882      ;
; -3.821 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.879      ;
; -3.805 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 4.830      ;
; -3.797 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.841      ;
; -3.792 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.850      ;
; -3.792 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.836      ;
; -3.791 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.849      ;
; -3.787 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.845      ;
; -3.784 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.842      ;
; -3.784 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.828      ;
; -3.782 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.840      ;
; -3.760 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.804      ;
; -3.758 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.808      ;
; -3.757 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 4.793      ;
; -3.755 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.799      ;
; -3.754 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.812      ;
; -3.752 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.794      ;
; -3.746 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.783      ;
; -3.745 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.801      ;
; -3.742 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.800      ;
; -3.716 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.758      ;
; -3.714 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.756      ;
; -3.708 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.752      ;
; -3.706 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.764      ;
; -3.702 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.773      ;
; -3.702 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.760      ;
; -3.700 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.744      ;
; -3.698 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.756      ;
; -3.696 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.747      ;
; -3.685 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.012      ; 4.696      ;
; -3.682 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.732      ;
; -3.681 ; reg:pc|sr_out[10]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 4.706      ;
; -3.680 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 4.702      ;
; -3.676 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.740      ;
; -3.675 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.733      ;
; -3.674 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 4.710      ;
; -3.673 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.731      ;
; -3.672 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.716      ;
; -3.667 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.711      ;
; -3.663 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.707      ;
; -3.662 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.706      ;
; -3.653 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.711      ;
; -3.650 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.696      ;
; -3.650 ; regbuf:rgB|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.694      ;
; -3.649 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.693      ;
; -3.643 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.701      ;
; -3.642 ; reg:pc|sr_out[28]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.706      ;
; -3.638 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 4.674      ;
; -3.636 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 4.658      ;
; -3.636 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.694      ;
; -3.635 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.686      ;
; -3.634 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.692      ;
; -3.632 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.676      ;
; -3.627 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.691      ;
; -3.624 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.666      ;
; -3.620 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.662      ;
; -3.617 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.668      ;
; -3.610 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.666      ;
; -3.610 ; reg:pc|sr_out[7]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 4.635      ;
; -3.609 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.012      ; 4.620      ;
; -3.603 ; reg:pc|sr_out[16]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 4.628      ;
; -3.596 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.640      ;
; -3.593 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.637      ;
; -3.583 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.641      ;
; -3.582 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.639      ;
; -3.577 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.621      ;
; -3.577 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.619      ;
; -3.576 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 4.613      ;
; -3.573 ; reg:pc|sr_out[30]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.637      ;
; -3.567 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.623      ;
; -3.565 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.621      ;
; -3.561 ; reg:pc|sr_out[10]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.012      ; 4.572      ;
; -3.558 ; reg:pc|sr_out[29]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.622      ;
; -3.556 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 4.583      ;
; -3.556 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.600      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.255 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.293 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.445      ;
; 0.300 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.452      ;
; 0.374 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.523      ;
; 0.403 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.431 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.583      ;
; 0.436 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.623      ;
; 0.447 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.010      ; 0.609      ;
; 0.455 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.608      ;
; 0.459 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.013      ; 0.626      ;
; 0.461 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.461 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.462 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.480 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.503 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.642      ;
; 0.505 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.006     ; 0.651      ;
; 0.509 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.648      ;
; 0.511 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.650      ;
; 0.522 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.671      ;
; 0.528 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.679      ;
; 0.529 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.535 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.740      ;
; 0.538 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.754      ;
; 0.543 ; reg:ir|sr_out[9]                          ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.707      ;
; 0.544 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.559 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.755      ;
; 0.563 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.752      ;
; 0.566 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.782      ;
; 0.572 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.777      ;
; 0.575 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.728      ;
; 0.578 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.729      ;
; 0.580 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 0.744      ;
; 0.581 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.016     ; 0.717      ;
; 0.583 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.745      ;
; 0.584 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.016     ; 0.720      ;
; 0.591 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.776      ;
; 0.591 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.013      ; 0.756      ;
; 0.593 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.752      ;
; 0.594 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.012     ; 0.734      ;
; 0.595 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.754      ;
; 0.596 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.013      ; 0.761      ;
; 0.597 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[30]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 0.763      ;
; 0.598 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.013      ; 0.763      ;
; 0.600 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.745      ;
; 0.601 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.013      ; 0.766      ;
; 0.602 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.766      ;
; 0.602 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.747      ;
; 0.607 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.771      ;
; 0.612 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.036     ; 0.728      ;
; 0.614 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 0.761      ;
; 0.615 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.013      ; 0.780      ;
; 0.616 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.767      ;
; 0.620 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.832      ;
; 0.620 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.765      ;
; 0.620 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.013      ; 0.785      ;
; 0.621 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.822      ;
; 0.623 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.835      ;
; 0.626 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.827      ;
; 0.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.012      ; 0.792      ;
; 0.629 ; reg:ir|sr_out[14]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.786      ;
; 0.630 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.012      ; 0.794      ;
; 0.648 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.013      ; 0.813      ;
; 0.649 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.013      ; 0.814      ;
; 0.653 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.013      ; 0.818      ;
; 0.654 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.018     ; 0.788      ;
; 0.654 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.020     ; 0.786      ;
; 0.656 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 0.794      ;
; 0.657 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.017      ; 0.826      ;
; 0.659 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 0.820      ;
; 0.662 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 0.830      ;
; 0.663 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.033      ; 0.848      ;
; 0.673 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.835      ;
; 0.674 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 0.815      ;
; 0.676 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.027     ; 0.801      ;
; 0.676 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 0.838      ;
; 0.678 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 0.819      ;
; 0.679 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.838      ;
; 0.690 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.031      ; 0.873      ;
; 0.690 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 0.829      ;
; 0.691 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.013      ; 0.856      ;
; 0.694 ; reg:ir|sr_out[25]                         ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.838      ;
; 0.698 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.700 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.850      ;
; 0.700 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.850      ;
; 0.702 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 0.875      ;
; 0.703 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.847      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.261 ; regbuf:rgB|sr_out[0]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.455      ;
; 0.266 ; regbuf:rgB|sr_out[16]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.460      ;
; 0.271 ; regbuf:rgB|sr_out[11]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.465      ;
; 0.390 ; regbuf:rgB|sr_out[2]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.586      ;
; 0.393 ; regbuf:rgB|sr_out[1]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.587      ;
; 0.394 ; regbuf:rgB|sr_out[9]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.590      ;
; 0.406 ; regbuf:rgB|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.602      ;
; 0.420 ; regbuf:rgB|sr_out[15]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.614      ;
; 0.485 ; regbuf:rgB|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.686      ;
; 0.508 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.698      ;
; 0.531 ; regbuf:rgB|sr_out[13]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.725      ;
; 0.531 ; regbuf:rgB|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.714      ;
; 0.539 ; regbuf:rgB|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.722      ;
; 0.540 ; regbuf:rgB|sr_out[29]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 0.709      ;
; 0.550 ; regbuf:rgB|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.732      ;
; 0.561 ; regbuf:rgB|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 0.726      ;
; 0.563 ; regbuf:rgB|sr_out[23]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 0.723      ;
; 0.572 ; regbuf:rgB|sr_out[22]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 0.732      ;
; 0.572 ; regbuf:rgB|sr_out[18]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 0.740      ;
; 0.572 ; regbuf:rgB|sr_out[14]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.755      ;
; 0.592 ; regbuf:rgB|sr_out[25]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.013      ; 0.743      ;
; 0.625 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 0.833      ;
; 0.634 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.830      ;
; 0.635 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.829      ;
; 0.643 ; regbuf:rgB|sr_out[19]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 0.803      ;
; 0.646 ; regbuf:rgB|sr_out[12]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.829      ;
; 0.651 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 0.827      ;
; 0.675 ; regbuf:rgB|sr_out[10]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.858      ;
; 0.681 ; regbuf:rgB|sr_out[24]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.862      ;
; 0.706 ; regbuf:rgB|sr_out[27]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 0.877      ;
; 0.708 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.918      ;
; 0.714 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.910      ;
; 0.737 ; regbuf:rgB|sr_out[17]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.919      ;
; 0.754 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.964      ;
; 0.778 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 0.928      ;
; 0.781 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 0.945      ;
; 0.782 ; regbuf:rgB|sr_out[31]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.982      ;
; 0.782 ; regbuf:rgB|sr_out[28]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 0.955      ;
; 0.796 ; regbuf:rgB|sr_out[21]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 0.956      ;
; 0.802 ; regbuf:rgB|sr_out[30]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 0.983      ;
; 0.848 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.012      ;
; 0.849 ; regbuf:rgB|sr_out[26]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.034      ;
; 0.878 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.049      ;
; 0.879 ; regbuf:rgB|sr_out[20]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 1.039      ;
; 0.952 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 1.102      ;
; 0.958 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.134      ;
; 0.999 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.184      ;
; 1.006 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.182      ;
; 1.042 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.232      ;
; 1.048 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.224      ;
; 1.068 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.258      ;
; 1.076 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.252      ;
; 1.078 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.254      ;
; 1.079 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.269      ;
; 1.114 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.290      ;
; 1.116 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.306      ;
; 1.124 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.300      ;
; 1.126 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.302      ;
; 1.127 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.317      ;
; 1.151 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.341      ;
; 1.169 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.345      ;
; 1.173 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.349      ;
; 1.185 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.361      ;
; 1.186 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.376      ;
; 1.188 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.378      ;
; 1.234 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.424      ;
; 1.234 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.424      ;
; 1.240 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.430      ;
; 1.246 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.422      ;
; 1.259 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.430      ;
; 1.267 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.457      ;
; 1.285 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.475      ;
; 1.289 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.479      ;
; 1.307 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.483      ;
; 1.312 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.502      ;
; 1.369 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.554      ;
; 1.371 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.547      ;
; 1.416 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.592      ;
; 1.445 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.621      ;
; 1.448 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.638      ;
; 1.474 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.684      ;
; 1.496 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.692      ;
; 1.841 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.029      ;
; 1.962 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.164      ;
; 2.002 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.199      ;
; 2.003 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.200      ;
; 2.008 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.191      ;
; 2.013 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.196      ;
; 2.016 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.199      ;
; 2.035 ; regbuf:rgA|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.013      ; 2.186      ;
; 2.035 ; reg:ir|sr_out[10]                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 2.205      ;
; 2.036 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.232      ;
; 2.044 ; mips_control:ctr_mips|pstate.decode_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.241      ;
; 2.049 ; reg:ir|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 2.219      ;
; 2.054 ; mips_control:ctr_mips|pstate.decode_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.237      ;
; 2.056 ; reg:ir|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.253      ;
; 2.066 ; reg:ir|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.249      ;
; 2.091 ; regbuf:rgB|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.288      ;
; 2.101 ; regbuf:rgB|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.284      ;
; 2.126 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.323      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.502 ; 1.502 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.251 ; -0.251 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.077 ; 10.077 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.913  ; 8.913  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.714  ; 8.714  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.069  ; 9.069  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.666  ; 9.666  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.726  ; 8.726  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.851  ; 9.851  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.712  ; 8.712  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.389  ; 9.389  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.777  ; 8.777  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.077 ; 10.077 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.010  ; 9.010  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.870  ; 9.870  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.039  ; 9.039  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.901  ; 9.901  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.818  ; 8.818  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.016  ; 9.016  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.338  ; 9.338  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.920  ; 8.920  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.108  ; 9.108  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.167  ; 9.167  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.477  ; 9.477  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.744  ; 8.744  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.608  ; 9.608  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.804  ; 8.804  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.143  ; 9.143  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.411  ; 9.411  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.467  ; 9.467  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.349  ; 9.349  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.622  ; 7.622  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.729  ; 6.729  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.549  ; 6.549  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.705  ; 6.705  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.584  ; 6.584  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.732  ; 6.732  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.686  ; 6.686  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.472  ; 7.472  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.753  ; 6.753  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.943  ; 6.943  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.421  ; 7.421  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.093  ; 7.093  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.723  ; 6.723  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.608  ; 6.608  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.825  ; 6.825  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.736  ; 6.736  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.742  ; 6.742  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.719  ; 6.719  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.916  ; 6.916  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.912  ; 6.912  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.811  ; 6.811  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.774  ; 6.774  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.562  ; 6.562  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.685  ; 6.685  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.420  ; 6.420  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.618  ; 6.618  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.622  ; 7.622  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.743  ; 6.743  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.638  ; 6.638  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.631  ; 6.631  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.029  ; 7.029  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.559  ; 6.559  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.799  ; 6.799  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.720 ; 4.720 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.615 ; 5.615 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.945 ; 4.945 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.981 ; 4.981 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.796 ; 4.796 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.741 ; 4.741 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.691 ; 4.691 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.350 ; 5.350 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.420 ; 6.420 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.729 ; 6.729 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.549 ; 6.549 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.705 ; 6.705 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.584 ; 6.584 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.732 ; 6.732 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.686 ; 6.686 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.472 ; 7.472 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.753 ; 6.753 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.943 ; 6.943 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.421 ; 7.421 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.093 ; 7.093 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.723 ; 6.723 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.608 ; 6.608 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.736 ; 6.736 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.742 ; 6.742 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.719 ; 6.719 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.916 ; 6.916 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.912 ; 6.912 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.811 ; 6.811 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.774 ; 6.774 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.562 ; 6.562 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.685 ; 6.685 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.420 ; 6.420 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.618 ; 6.618 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.622 ; 7.622 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.743 ; 6.743 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.638 ; 6.638 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.631 ; 6.631 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.029 ; 7.029 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.559 ; 6.559 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.799 ; 6.799 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.824 ; 4.824 ; 4.824 ; 4.824 ;
; debug[0]   ; data[1]     ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; debug[0]   ; data[2]     ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; debug[0]   ; data[3]     ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; debug[0]   ; data[4]     ; 5.059 ; 5.059 ; 5.059 ; 5.059 ;
; debug[0]   ; data[5]     ; 4.318 ; 4.318 ; 4.318 ; 4.318 ;
; debug[0]   ; data[6]     ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; debug[0]   ; data[7]     ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; debug[0]   ; data[8]     ; 4.912 ; 4.912 ; 4.912 ; 4.912 ;
; debug[0]   ; data[9]     ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; debug[0]   ; data[10]    ; 5.208 ; 5.208 ; 5.208 ; 5.208 ;
; debug[0]   ; data[11]    ; 4.475 ; 4.475 ; 4.475 ; 4.475 ;
; debug[0]   ; data[12]    ; 4.599 ; 4.599 ; 4.599 ; 4.599 ;
; debug[0]   ; data[13]    ; 4.535 ; 4.535 ; 4.535 ; 4.535 ;
; debug[0]   ; data[14]    ; 4.809 ; 4.809 ; 4.809 ; 4.809 ;
; debug[0]   ; data[15]    ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; debug[0]   ; data[16]    ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; debug[0]   ; data[17]    ; 4.223 ; 4.223 ; 4.223 ; 4.223 ;
; debug[0]   ; data[18]    ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; debug[0]   ; data[19]    ; 4.268 ; 4.268 ; 4.268 ; 4.268 ;
; debug[0]   ; data[20]    ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; debug[0]   ; data[21]    ; 4.676 ; 4.676 ; 4.676 ; 4.676 ;
; debug[0]   ; data[22]    ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; debug[0]   ; data[23]    ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; debug[0]   ; data[24]    ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; debug[0]   ; data[25]    ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; debug[0]   ; data[26]    ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; debug[0]   ; data[27]    ; 3.970 ; 3.970 ; 3.970 ; 3.970 ;
; debug[0]   ; data[28]    ; 4.012 ; 4.012 ; 4.012 ; 4.012 ;
; debug[0]   ; data[29]    ; 4.302 ; 4.302 ; 4.302 ; 4.302 ;
; debug[0]   ; data[30]    ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; debug[0]   ; data[31]    ; 4.175 ; 4.175 ; 4.175 ; 4.175 ;
; debug[1]   ; data[0]     ; 4.380 ; 4.380 ; 4.380 ; 4.380 ;
; debug[1]   ; data[1]     ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; debug[1]   ; data[2]     ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
; debug[1]   ; data[3]     ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; debug[1]   ; data[4]     ; 5.415 ; 5.415 ; 5.415 ; 5.415 ;
; debug[1]   ; data[5]     ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[1]   ; data[6]     ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; debug[1]   ; data[7]     ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; debug[1]   ; data[8]     ; 4.215 ; 4.215 ; 4.215 ; 4.215 ;
; debug[1]   ; data[9]     ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; debug[1]   ; data[10]    ; 5.177 ; 5.177 ; 5.177 ; 5.177 ;
; debug[1]   ; data[11]    ; 4.331 ; 4.331 ; 4.331 ; 4.331 ;
; debug[1]   ; data[12]    ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; debug[1]   ; data[13]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[1]   ; data[14]    ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[1]   ; data[15]    ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[1]   ; data[16]    ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; debug[1]   ; data[17]    ; 4.302 ; 4.302 ; 4.302 ; 4.302 ;
; debug[1]   ; data[18]    ; 4.671 ; 4.671 ; 4.671 ; 4.671 ;
; debug[1]   ; data[19]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[1]   ; data[20]    ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; debug[1]   ; data[21]    ; 4.567 ; 4.567 ; 4.567 ; 4.567 ;
; debug[1]   ; data[22]    ; 5.040 ; 5.040 ; 5.040 ; 5.040 ;
; debug[1]   ; data[23]    ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; debug[1]   ; data[24]    ; 4.534 ; 4.534 ; 4.534 ; 4.534 ;
; debug[1]   ; data[25]    ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; debug[1]   ; data[26]    ; 3.791 ; 3.791 ; 3.791 ; 3.791 ;
; debug[1]   ; data[27]    ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; debug[1]   ; data[28]    ; 4.410 ; 4.410 ; 4.410 ; 4.410 ;
; debug[1]   ; data[29]    ; 4.582 ; 4.582 ; 4.582 ; 4.582 ;
; debug[1]   ; data[30]    ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; debug[1]   ; data[31]    ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.824 ; 4.824 ; 4.824 ; 4.824 ;
; debug[0]   ; data[1]     ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; debug[0]   ; data[2]     ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; debug[0]   ; data[3]     ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[0]   ; data[4]     ; 5.059 ; 5.059 ; 5.059 ; 5.059 ;
; debug[0]   ; data[5]     ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; debug[0]   ; data[6]     ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; debug[0]   ; data[7]     ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; debug[0]   ; data[8]     ; 4.912 ; 4.912 ; 4.912 ; 4.912 ;
; debug[0]   ; data[9]     ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; debug[0]   ; data[10]    ; 5.208 ; 5.208 ; 5.208 ; 5.208 ;
; debug[0]   ; data[11]    ; 4.268 ; 4.268 ; 4.268 ; 4.268 ;
; debug[0]   ; data[12]    ; 4.599 ; 4.599 ; 4.599 ; 4.599 ;
; debug[0]   ; data[13]    ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; debug[0]   ; data[14]    ; 4.809 ; 4.809 ; 4.809 ; 4.809 ;
; debug[0]   ; data[15]    ; 3.980 ; 3.980 ; 3.980 ; 3.980 ;
; debug[0]   ; data[16]    ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; debug[0]   ; data[17]    ; 4.058 ; 4.058 ; 4.058 ; 4.058 ;
; debug[0]   ; data[18]    ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; debug[0]   ; data[19]    ; 3.979 ; 3.979 ; 3.979 ; 3.979 ;
; debug[0]   ; data[20]    ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; debug[0]   ; data[21]    ; 4.040 ; 4.040 ; 4.040 ; 4.040 ;
; debug[0]   ; data[22]    ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; debug[0]   ; data[23]    ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; debug[0]   ; data[24]    ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; debug[0]   ; data[25]    ; 4.419 ; 4.419 ; 4.419 ; 4.419 ;
; debug[0]   ; data[26]    ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; debug[0]   ; data[27]    ; 3.806 ; 3.806 ; 3.806 ; 3.806 ;
; debug[0]   ; data[28]    ; 4.012 ; 4.012 ; 4.012 ; 4.012 ;
; debug[0]   ; data[29]    ; 3.966 ; 3.966 ; 3.966 ; 3.966 ;
; debug[0]   ; data[30]    ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; debug[0]   ; data[31]    ; 3.797 ; 3.797 ; 3.797 ; 3.797 ;
; debug[1]   ; data[0]     ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; debug[1]   ; data[1]     ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; debug[1]   ; data[2]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; debug[1]   ; data[3]     ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; debug[1]   ; data[4]     ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; debug[1]   ; data[5]     ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[1]   ; data[6]     ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; debug[1]   ; data[7]     ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; debug[1]   ; data[8]     ; 4.168 ; 4.168 ; 4.168 ; 4.168 ;
; debug[1]   ; data[9]     ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; debug[1]   ; data[10]    ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; debug[1]   ; data[11]    ; 4.331 ; 4.331 ; 4.331 ; 4.331 ;
; debug[1]   ; data[12]    ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; debug[1]   ; data[13]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[1]   ; data[14]    ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; debug[1]   ; data[15]    ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[1]   ; data[16]    ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; debug[1]   ; data[17]    ; 4.302 ; 4.302 ; 4.302 ; 4.302 ;
; debug[1]   ; data[18]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[1]   ; data[19]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[1]   ; data[20]    ; 4.347 ; 4.347 ; 4.347 ; 4.347 ;
; debug[1]   ; data[21]    ; 4.567 ; 4.567 ; 4.567 ; 4.567 ;
; debug[1]   ; data[22]    ; 4.008 ; 4.008 ; 4.008 ; 4.008 ;
; debug[1]   ; data[23]    ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; debug[1]   ; data[24]    ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; debug[1]   ; data[25]    ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; debug[1]   ; data[26]    ; 3.705 ; 3.705 ; 3.705 ; 3.705 ;
; debug[1]   ; data[27]    ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; debug[1]   ; data[28]    ; 4.065 ; 4.065 ; 4.065 ; 4.065 ;
; debug[1]   ; data[29]    ; 4.582 ; 4.582 ; 4.582 ; 4.582 ;
; debug[1]   ; data[30]    ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; debug[1]   ; data[31]    ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.564   ; 0.243 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.564   ; 0.243 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -10.435   ; 0.261 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1859.034 ; 0.0   ; 0.0      ; 0.0     ; -1060.86            ;
;  clk             ; -1663.977 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -195.057  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.251 ; -0.251 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.624 ; 20.624 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.949 ; 18.949 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.111 ; 18.111 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 17.826 ; 17.826 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.532 ; 18.532 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.856 ; 19.856 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.821 ; 17.821 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.300 ; 20.300 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 17.932 ; 17.932 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.455 ; 19.455 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.624 ; 20.624 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.395 ; 18.395 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.187 ; 20.187 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.471 ; 18.471 ; Rise       ; clk             ;
;  data[14] ; clk        ; 20.414 ; 20.414 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.927 ; 17.927 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.406 ; 18.406 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.762 ; 18.762 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.053 ; 19.053 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.168 ; 18.168 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.634 ; 18.634 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.708 ; 18.708 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.223 ; 19.223 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.634 ; 17.634 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.612 ; 19.612 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.342 ; 18.342 ; Rise       ; clk             ;
;  data[26] ; clk        ; 17.755 ; 17.755 ; Rise       ; clk             ;
;  data[27] ; clk        ; 18.424 ; 18.424 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.064 ; 19.064 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.010 ; 19.010 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.258 ; 19.258 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.788 ; 17.788 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.734 ; 13.734 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.775 ; 11.775 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.457 ; 11.457 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.762 ; 11.762 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.379 ; 11.379 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.795 ; 11.795 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.792 ; 11.792 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.461 ; 13.461 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.941 ; 11.941 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.443 ; 12.443 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.314 ; 13.314 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.584 ; 12.584 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.802 ; 11.802 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.450 ; 11.450 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.952 ; 11.952 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.801 ; 11.801 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.842 ; 11.842 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.785 ; 11.785 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.227 ; 12.227 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.139 ; 12.139 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.013 ; 12.013 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.907 ; 11.907 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.507 ; 11.507 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.669 ; 11.669 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.150 ; 11.150 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.605 ; 11.605 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.734 ; 13.734 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.841 ; 11.841 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.693 ; 11.693 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 11.643 ; 11.643 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.476 ; 12.476 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.500 ; 11.500 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.991 ; 11.991 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.146 ; 5.146 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.744 ; 4.744 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.720 ; 4.720 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.615 ; 5.615 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.945 ; 4.945 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.981 ; 4.981 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.796 ; 4.796 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.741 ; 4.741 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.691 ; 4.691 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.350 ; 5.350 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  data[27] ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
;  data[29] ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.420 ; 6.420 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.729 ; 6.729 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.549 ; 6.549 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.705 ; 6.705 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.584 ; 6.584 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.732 ; 6.732 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.686 ; 6.686 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.472 ; 7.472 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.753 ; 6.753 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.943 ; 6.943 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.421 ; 7.421 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.093 ; 7.093 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.723 ; 6.723 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.608 ; 6.608 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.736 ; 6.736 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.742 ; 6.742 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.719 ; 6.719 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.916 ; 6.916 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.912 ; 6.912 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.811 ; 6.811 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.774 ; 6.774 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.562 ; 6.562 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.685 ; 6.685 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.420 ; 6.420 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.618 ; 6.618 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.622 ; 7.622 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.743 ; 6.743 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.638 ; 6.638 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.631 ; 6.631 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.029 ; 7.029 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.559 ; 6.559 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.799 ; 6.799 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; debug[0]   ; data[1]     ; 9.186  ; 9.186  ; 9.186  ; 9.186  ;
; debug[0]   ; data[2]     ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; debug[0]   ; data[3]     ; 8.688  ; 8.688  ; 8.688  ; 8.688  ;
; debug[0]   ; data[4]     ; 10.056 ; 10.056 ; 10.056 ; 10.056 ;
; debug[0]   ; data[5]     ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; debug[0]   ; data[6]     ; 9.169  ; 9.169  ; 9.169  ; 9.169  ;
; debug[0]   ; data[7]     ; 9.214  ; 9.214  ; 9.214  ; 9.214  ;
; debug[0]   ; data[8]     ; 9.857  ; 9.857  ; 9.857  ; 9.857  ;
; debug[0]   ; data[9]     ; 10.185 ; 10.185 ; 10.185 ; 10.185 ;
; debug[0]   ; data[10]    ; 10.416 ; 10.416 ; 10.416 ; 10.416 ;
; debug[0]   ; data[11]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; debug[0]   ; data[12]    ; 8.971  ; 8.971  ; 8.971  ; 8.971  ;
; debug[0]   ; data[13]    ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; debug[0]   ; data[14]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; debug[0]   ; data[15]    ; 8.071  ; 8.071  ; 8.071  ; 8.071  ;
; debug[0]   ; data[16]    ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; debug[0]   ; data[17]    ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; debug[0]   ; data[18]    ; 9.230  ; 9.230  ; 9.230  ; 9.230  ;
; debug[0]   ; data[19]    ; 8.376  ; 8.376  ; 8.376  ; 8.376  ;
; debug[0]   ; data[20]    ; 8.941  ; 8.941  ; 8.941  ; 8.941  ;
; debug[0]   ; data[21]    ; 9.267  ; 9.267  ; 9.267  ; 9.267  ;
; debug[0]   ; data[22]    ; 11.038 ; 11.038 ; 11.038 ; 11.038 ;
; debug[0]   ; data[23]    ; 7.893  ; 7.893  ; 7.893  ; 7.893  ;
; debug[0]   ; data[24]    ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; debug[0]   ; data[25]    ; 8.799  ; 8.799  ; 8.799  ; 8.799  ;
; debug[0]   ; data[26]    ; 7.558  ; 7.558  ; 7.558  ; 7.558  ;
; debug[0]   ; data[27]    ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; debug[0]   ; data[28]    ; 7.845  ; 7.845  ; 7.845  ; 7.845  ;
; debug[0]   ; data[29]    ; 8.430  ; 8.430  ; 8.430  ; 8.430  ;
; debug[0]   ; data[30]    ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; debug[0]   ; data[31]    ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; debug[1]   ; data[0]     ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; debug[1]   ; data[1]     ; 8.286  ; 8.286  ; 8.286  ; 8.286  ;
; debug[1]   ; data[2]     ; 8.330  ; 8.330  ; 8.330  ; 8.330  ;
; debug[1]   ; data[3]     ; 8.619  ; 8.619  ; 8.619  ; 8.619  ;
; debug[1]   ; data[4]     ; 10.796 ; 10.796 ; 10.796 ; 10.796 ;
; debug[1]   ; data[5]     ; 8.806  ; 8.806  ; 8.806  ; 8.806  ;
; debug[1]   ; data[6]     ; 9.498  ; 9.498  ; 9.498  ; 9.498  ;
; debug[1]   ; data[7]     ; 8.543  ; 8.543  ; 8.543  ; 8.543  ;
; debug[1]   ; data[8]     ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; debug[1]   ; data[9]     ; 10.104 ; 10.104 ; 10.104 ; 10.104 ;
; debug[1]   ; data[10]    ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; debug[1]   ; data[11]    ; 8.499  ; 8.499  ; 8.499  ; 8.499  ;
; debug[1]   ; data[12]    ; 8.625  ; 8.625  ; 8.625  ; 8.625  ;
; debug[1]   ; data[13]    ; 9.696  ; 9.696  ; 9.696  ; 9.696  ;
; debug[1]   ; data[14]    ; 9.332  ; 9.332  ; 9.332  ; 9.332  ;
; debug[1]   ; data[15]    ; 8.737  ; 8.737  ; 8.737  ; 8.737  ;
; debug[1]   ; data[16]    ; 8.847  ; 8.847  ; 8.847  ; 8.847  ;
; debug[1]   ; data[17]    ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; debug[1]   ; data[18]    ; 9.168  ; 9.168  ; 9.168  ; 9.168  ;
; debug[1]   ; data[19]    ; 8.598  ; 8.598  ; 8.598  ; 8.598  ;
; debug[1]   ; data[20]    ; 8.740  ; 8.740  ; 8.740  ; 8.740  ;
; debug[1]   ; data[21]    ; 9.092  ; 9.092  ; 9.092  ; 9.092  ;
; debug[1]   ; data[22]    ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; debug[1]   ; data[23]    ; 8.711  ; 8.711  ; 8.711  ; 8.711  ;
; debug[1]   ; data[24]    ; 9.063  ; 9.063  ; 9.063  ; 9.063  ;
; debug[1]   ; data[25]    ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; debug[1]   ; data[26]    ; 7.391  ; 7.391  ; 7.391  ; 7.391  ;
; debug[1]   ; data[27]    ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; debug[1]   ; data[28]    ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; debug[1]   ; data[29]    ; 9.039  ; 9.039  ; 9.039  ; 9.039  ;
; debug[1]   ; data[30]    ; 8.882  ; 8.882  ; 8.882  ; 8.882  ;
; debug[1]   ; data[31]    ; 8.842  ; 8.842  ; 8.842  ; 8.842  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.824 ; 4.824 ; 4.824 ; 4.824 ;
; debug[0]   ; data[1]     ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; debug[0]   ; data[2]     ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; debug[0]   ; data[3]     ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[0]   ; data[4]     ; 5.059 ; 5.059 ; 5.059 ; 5.059 ;
; debug[0]   ; data[5]     ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; debug[0]   ; data[6]     ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; debug[0]   ; data[7]     ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; debug[0]   ; data[8]     ; 4.912 ; 4.912 ; 4.912 ; 4.912 ;
; debug[0]   ; data[9]     ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; debug[0]   ; data[10]    ; 5.208 ; 5.208 ; 5.208 ; 5.208 ;
; debug[0]   ; data[11]    ; 4.268 ; 4.268 ; 4.268 ; 4.268 ;
; debug[0]   ; data[12]    ; 4.599 ; 4.599 ; 4.599 ; 4.599 ;
; debug[0]   ; data[13]    ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; debug[0]   ; data[14]    ; 4.809 ; 4.809 ; 4.809 ; 4.809 ;
; debug[0]   ; data[15]    ; 3.980 ; 3.980 ; 3.980 ; 3.980 ;
; debug[0]   ; data[16]    ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; debug[0]   ; data[17]    ; 4.058 ; 4.058 ; 4.058 ; 4.058 ;
; debug[0]   ; data[18]    ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; debug[0]   ; data[19]    ; 3.979 ; 3.979 ; 3.979 ; 3.979 ;
; debug[0]   ; data[20]    ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; debug[0]   ; data[21]    ; 4.040 ; 4.040 ; 4.040 ; 4.040 ;
; debug[0]   ; data[22]    ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; debug[0]   ; data[23]    ; 3.908 ; 3.908 ; 3.908 ; 3.908 ;
; debug[0]   ; data[24]    ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; debug[0]   ; data[25]    ; 4.419 ; 4.419 ; 4.419 ; 4.419 ;
; debug[0]   ; data[26]    ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; debug[0]   ; data[27]    ; 3.806 ; 3.806 ; 3.806 ; 3.806 ;
; debug[0]   ; data[28]    ; 4.012 ; 4.012 ; 4.012 ; 4.012 ;
; debug[0]   ; data[29]    ; 3.966 ; 3.966 ; 3.966 ; 3.966 ;
; debug[0]   ; data[30]    ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; debug[0]   ; data[31]    ; 3.797 ; 3.797 ; 3.797 ; 3.797 ;
; debug[1]   ; data[0]     ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; debug[1]   ; data[1]     ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; debug[1]   ; data[2]     ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; debug[1]   ; data[3]     ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; debug[1]   ; data[4]     ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; debug[1]   ; data[5]     ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[1]   ; data[6]     ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; debug[1]   ; data[7]     ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; debug[1]   ; data[8]     ; 4.168 ; 4.168 ; 4.168 ; 4.168 ;
; debug[1]   ; data[9]     ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; debug[1]   ; data[10]    ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; debug[1]   ; data[11]    ; 4.331 ; 4.331 ; 4.331 ; 4.331 ;
; debug[1]   ; data[12]    ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; debug[1]   ; data[13]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[1]   ; data[14]    ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; debug[1]   ; data[15]    ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; debug[1]   ; data[16]    ; 3.853 ; 3.853 ; 3.853 ; 3.853 ;
; debug[1]   ; data[17]    ; 4.302 ; 4.302 ; 4.302 ; 4.302 ;
; debug[1]   ; data[18]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[1]   ; data[19]    ; 4.368 ; 4.368 ; 4.368 ; 4.368 ;
; debug[1]   ; data[20]    ; 4.347 ; 4.347 ; 4.347 ; 4.347 ;
; debug[1]   ; data[21]    ; 4.567 ; 4.567 ; 4.567 ; 4.567 ;
; debug[1]   ; data[22]    ; 4.008 ; 4.008 ; 4.008 ; 4.008 ;
; debug[1]   ; data[23]    ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; debug[1]   ; data[24]    ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; debug[1]   ; data[25]    ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; debug[1]   ; data[26]    ; 3.705 ; 3.705 ; 3.705 ; 3.705 ;
; debug[1]   ; data[27]    ; 3.897 ; 3.897 ; 3.897 ; 3.897 ;
; debug[1]   ; data[28]    ; 4.065 ; 4.065 ; 4.065 ; 4.065 ;
; debug[1]   ; data[29]    ; 4.582 ; 4.582 ; 4.582 ; 4.582 ;
; debug[1]   ; data[30]    ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; debug[1]   ; data[31]    ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 43858    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 43858    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4084  ; 4084 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Dec 10 19:12:51 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.564
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.564     -1663.977 clk 
    Info (332119):   -10.435      -195.057 clk_rom 
Info (332146): Worst-case hold slack is 0.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.528         0.000 clk 
    Info (332119):     0.645         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.600
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.600      -683.659 clk 
    Info (332119):    -4.020       -88.668 clk_rom 
Info (332146): Worst-case hold slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 clk 
    Info (332119):     0.261         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4694 megabytes
    Info: Processing ended: Mon Dec 10 19:12:54 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


