TimeQuest Timing Analyzer report for top
Wed Feb 22 12:19:23 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'ControlBlock:cb|en_alu'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'ControlBlock:cb|en_alu'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:cb|en_alu'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'ControlBlock:cb|en_alu'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'ControlBlock:cb|en_alu'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:cb|en_alu'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Setup: 'ControlBlock:cb|en_alu'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'ControlBlock:cb|en_alu'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:cb|en_alu'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                             ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; ControlBlock:cb|en_alu ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlBlock:cb|en_alu } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 137.02 MHz ; 137.02 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -6.298 ; -12298.142    ;
; ControlBlock:cb|en_alu ; -5.032 ; -85.005       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.225 ; 0.000         ;
; ControlBlock:cb|en_alu ; 1.604 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -2588.000       ;
; ControlBlock:cb|en_alu ; 0.395  ; 0.000           ;
+------------------------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.298 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[13][14] ; clk          ; clk         ; 1.000        ; -0.536     ; 6.777      ;
; -6.206 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][16] ; clk          ; clk         ; 1.000        ; 0.101      ; 7.322      ;
; -6.206 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][17] ; clk          ; clk         ; 1.000        ; 0.101      ; 7.322      ;
; -6.206 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][15] ; clk          ; clk         ; 1.000        ; 0.101      ; 7.322      ;
; -6.206 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][14] ; clk          ; clk         ; 1.000        ; 0.101      ; 7.322      ;
; -6.206 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][13] ; clk          ; clk         ; 1.000        ; 0.101      ; 7.322      ;
; -6.206 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][12] ; clk          ; clk         ; 1.000        ; 0.101      ; 7.322      ;
; -6.206 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][11] ; clk          ; clk         ; 1.000        ; 0.101      ; 7.322      ;
; -6.206 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][10] ; clk          ; clk         ; 1.000        ; 0.101      ; 7.322      ;
; -6.160 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[9]     ; clk          ; clk         ; 1.000        ; 0.081      ; 7.256      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.071 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.857      ;
; -6.036 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[15]    ; clk          ; clk         ; 1.000        ; 0.042      ; 7.093      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.020 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.806      ;
; -6.015 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[4]     ; clk          ; clk         ; 1.000        ; 0.105      ; 7.135      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -6.011 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.229     ; 6.797      ;
; -5.998 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[9]     ; clk          ; clk         ; 1.000        ; 0.081      ; 7.094      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.996 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.256     ; 6.755      ;
; -5.968 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|outD[1]     ; clk          ; clk         ; 1.000        ; -0.101     ; 6.882      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.947 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.236     ; 6.726      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][0]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][9]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][8]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][6]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][1]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][2]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][7]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][5]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][3]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.944 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][4]  ; clk          ; clk         ; 1.000        ; 0.177      ; 7.136      ;
; -5.938 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|outD[14]    ; clk          ; clk         ; 1.000        ; -0.250     ; 6.703      ;
; -5.918 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][16] ; clk          ; clk         ; 1.000        ; -0.105     ; 6.828      ;
; -5.918 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][17] ; clk          ; clk         ; 1.000        ; -0.105     ; 6.828      ;
; -5.918 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][15] ; clk          ; clk         ; 1.000        ; -0.105     ; 6.828      ;
; -5.918 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][14] ; clk          ; clk         ; 1.000        ; -0.105     ; 6.828      ;
; -5.918 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][13] ; clk          ; clk         ; 1.000        ; -0.105     ; 6.828      ;
; -5.918 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][12] ; clk          ; clk         ; 1.000        ; -0.105     ; 6.828      ;
; -5.918 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][11] ; clk          ; clk         ; 1.000        ; -0.105     ; 6.828      ;
; -5.918 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][10] ; clk          ; clk         ; 1.000        ; -0.105     ; 6.828      ;
; -5.903 ; MAR:mar1|ou_MAR[1]     ; Memory:mem|outD[14]    ; clk          ; clk         ; 1.000        ; 0.139      ; 7.057      ;
; -5.899 ; MAR:mar1|ou_MAR[2]     ; Memory:mem|outD[1]     ; clk          ; clk         ; 1.000        ; 0.288      ; 7.202      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControlBlock:cb|en_alu'                                                                                 ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node          ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; -5.032 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.389      ; 5.009      ;
; -5.029 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.195      ; 4.812      ;
; -4.934 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.252      ; 4.891      ;
; -4.908 ; mux21:mux|ouD[8]         ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.681      ; 5.189      ;
; -4.901 ; mux21:mux|ouD[8]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.684      ; 5.170      ;
; -4.874 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.391      ; 4.851      ;
; -4.871 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.197      ; 4.654      ;
; -4.863 ; mux21:mux|ouD[8]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.685      ; 5.149      ;
; -4.857 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.058      ; 4.620      ;
; -4.822 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.389      ; 4.799      ;
; -4.803 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.424      ; 4.828      ;
; -4.800 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.230      ; 4.631      ;
; -4.793 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.389      ; 4.770      ;
; -4.783 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.389      ; 4.760      ;
; -4.770 ; mux21:mux|ouD[8]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.681      ; 5.050      ;
; -4.761 ; mux21:mux|ouD[8]         ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.650      ; 4.999      ;
; -4.761 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.781      ;
; -4.758 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.226      ; 4.584      ;
; -4.742 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.229      ; 4.556      ;
; -4.737 ; mux21:mux|ouD[8]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.684      ; 5.289      ;
; -4.732 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.423      ; 4.740      ;
; -4.710 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.729      ;
; -4.708 ; mux21:mux|ouD[8]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.517      ; 4.936      ;
; -4.707 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.226      ; 4.532      ;
; -4.705 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.389      ; 4.682      ;
; -4.685 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.389      ; 4.662      ;
; -4.681 ; mux21:mux|ouD[8]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.509      ; 4.756      ;
; -4.681 ; mux21:mux|ouD[8]         ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.678      ; 4.952      ;
; -4.676 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.382      ; 4.659      ;
; -4.664 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.391      ; 4.641      ;
; -4.661 ; ControlBlock:cb|aluop[0] ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.070      ; 4.436      ;
; -4.649 ; mux21:mux|ouD[8]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.518      ; 4.866      ;
; -4.648 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.417      ; 4.652      ;
; -4.635 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.391      ; 4.612      ;
; -4.634 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.378      ; 4.612      ;
; -4.625 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.391      ; 4.602      ;
; -4.622 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.261      ; 4.580      ;
; -4.621 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.248      ; 4.435      ;
; -4.618 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.054      ; 4.238      ;
; -4.612 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.389      ; 4.589      ;
; -4.605 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.381      ; 4.571      ;
; -4.595 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.423      ; 4.886      ;
; -4.593 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.424      ; 4.618      ;
; -4.592 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.229      ; 4.689      ;
; -4.591 ; Stack:stack1|ou_stckD[6] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.389      ; 4.568      ;
; -4.589 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.257      ; 4.545      ;
; -4.586 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.063      ; 4.348      ;
; -4.583 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.378      ; 4.560      ;
; -4.566 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.256      ; 4.533      ;
; -4.564 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.378      ; 4.542      ;
; -4.564 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.424      ; 4.589      ;
; -4.563 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.062      ; 4.336      ;
; -4.559 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.381      ; 4.525      ;
; -4.557 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.381      ; 4.523      ;
; -4.554 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.424      ; 4.579      ;
; -4.554 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 4.364      ;
; -4.551 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.059      ; 4.307      ;
; -4.551 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.571      ;
; -4.548 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.568      ;
; -4.547 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.391      ; 4.524      ;
; -4.546 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.263      ; 4.681      ;
; -4.541 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.423      ; 4.549      ;
; -4.539 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.417      ; 4.549      ;
; -4.537 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.378      ; 4.514      ;
; -4.536 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 4.352      ;
; -4.528 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.067      ; 4.292      ;
; -4.522 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.542      ;
; -4.522 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.423      ; 4.530      ;
; -4.511 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.253      ; 4.461      ;
; -4.500 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.519      ;
; -4.494 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.206      ; 4.266      ;
; -4.493 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.423      ; 4.501      ;
; -4.486 ; Stack:stack1|ou_stckD[9] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.470      ; 4.557      ;
; -4.481 ; mux21:mux|ouD[0]         ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.513      ; 4.699      ;
; -4.476 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.424      ; 4.501      ;
; -4.475 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.495      ;
; -4.471 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.490      ;
; -4.468 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.381      ; 4.717      ;
; -4.468 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.423      ; 4.476      ;
; -4.463 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.378      ; 4.440      ;
; -4.462 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.215      ; 4.376      ;
; -4.461 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.480      ;
; -4.460 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.415      ; 4.465      ;
; -4.456 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.424      ; 4.481      ;
; -4.454 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.391      ; 4.431      ;
; -4.452 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.069      ; 4.393      ;
; -4.448 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.206      ; 4.220      ;
; -4.444 ; Stack:stack1|ou_stckD[9] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.466      ; 4.510      ;
; -4.440 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.416      ; 4.454      ;
; -4.439 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.214      ; 4.364      ;
; -4.437 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.222      ; 4.257      ;
; -4.430 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.417      ; 4.434      ;
; -4.422 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.381      ; 4.671      ;
; -4.416 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.215      ; 4.330      ;
; -4.415 ; Stack:stack1|ou_stckD[9] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.469      ; 4.469      ;
; -4.414 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.420      ; 4.434      ;
; -4.411 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.248      ; 4.225      ;
; -4.409 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.417      ; 4.413      ;
; -4.393 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.381      ; 4.642      ;
; -4.393 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.214      ; 4.318      ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; 0.225 ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu ; clk         ; 0.000        ; 3.009      ; 3.620      ;
; 0.379 ; mux21:mux|ouD[1]          ; LEDout[1]~reg0            ; clk                    ; clk         ; 0.000        ; 0.076      ; 0.612      ;
; 0.379 ; mux21:mux|ouD[10]         ; LEDout[10]~reg0           ; clk                    ; clk         ; 0.000        ; 0.076      ; 0.612      ;
; 0.382 ; ControlBlock:cb|re_ac     ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; ControlBlock:cb|wr_ac     ; ControlBlock:cb|wr_ac     ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; ControlBlock:cb|count[3]  ; ControlBlock:cb|count[3]  ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; Stack:stack1|SP[0]        ; Stack:stack1|SP[0]        ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; ControlBlock:cb|re_md     ; ControlBlock:cb|re_md     ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; Stack:stack1|SP[1]        ; Stack:stack1|SP[1]        ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; ControlBlock:cb|wr_md_mem ; ControlBlock:cb|wr_md_mem ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; ControlBlock:cb|wr_stck   ; ControlBlock:cb|wr_stck   ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; ControlBlock:cb|pc_inc    ; ControlBlock:cb|pc_inc    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; ControlBlock:cb|wr_mem    ; ControlBlock:cb|wr_mem    ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; ControlBlock:cb|re_ma     ; ControlBlock:cb|re_ma     ; clk                    ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; MAR:mar1|MAR[12]          ; MAR:mar1|ou_MAR[12]       ; clk                    ; clk         ; 0.000        ; -0.021     ; 0.592      ;
; 0.508 ; ALU:alu1|out[17]          ; Memory:mem|Mem[63][17]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.136     ; 0.059      ;
; 0.509 ; ALU:alu1|out[16]          ; Memory:mem|Mem[63][16]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.137     ; 0.059      ;
; 0.517 ; MAR:mar1|MAR[5]           ; MAR:mar1|ou_MAR[5]        ; clk                    ; clk         ; 0.000        ; -0.079     ; 0.595      ;
; 0.525 ; ALU:alu1|out[0]           ; Memory:mem|Mem[83][0]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.169      ; 0.381      ;
; 0.541 ; ALU:alu1|out[8]           ; Stack:stack1|Stack~44     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.169     ; 0.059      ;
; 0.609 ; ALU:alu1|out[14]          ; Memory:mem|Mem[13][14]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.237     ; 0.059      ;
; 0.621 ; MAR:mar1|MAR[4]           ; MAR:mar1|ou_MAR[4]        ; clk                    ; clk         ; 0.000        ; -0.079     ; 0.699      ;
; 0.646 ; MAR:mar1|MAR[3]           ; MAR:mar1|ou_MAR[3]        ; clk                    ; clk         ; 0.000        ; 0.127      ; 0.930      ;
; 0.667 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[11]       ; clk                    ; clk         ; 0.000        ; 0.317      ; 1.141      ;
; 0.674 ; ALU:alu1|out[6]           ; Stack:stack1|Stack~42     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.302     ; 0.059      ;
; 0.683 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|re_pc     ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.881      ;
; 0.704 ; ControlBlock:cb|re_ir     ; ControlBlock:cb|re_ir     ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.903      ;
; 0.707 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|wr_pc     ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.905      ;
; 0.707 ; ALU:alu1|out[12]          ; Stack:stack1|Stack~30     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.335     ; 0.059      ;
; 0.707 ; ALU:alu1|out[11]          ; Stack:stack1|Stack~29     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.335     ; 0.059      ;
; 0.710 ; ALU:alu1|out[15]          ; Stack:stack1|Stack~33     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.338     ; 0.059      ;
; 0.710 ; ALU:alu1|out[13]          ; Stack:stack1|Stack~31     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.338     ; 0.059      ;
; 0.711 ; ALU:alu1|out[10]          ; Stack:stack1|Stack~28     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.339     ; 0.059      ;
; 0.714 ; mux21:mux|opcode[0]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.080      ; 0.951      ;
; 0.725 ; mux21:mux|ouD[13]         ; LEDout[13]~reg0           ; clk                    ; clk         ; 0.000        ; 0.391      ; 1.273      ;
; 0.731 ; MAR:mar1|MAR[6]           ; MAR:mar1|ou_MAR[6]        ; clk                    ; clk         ; 0.000        ; -0.079     ; 0.809      ;
; 0.747 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_md     ; clk                    ; clk         ; 0.000        ; 0.044      ; 0.948      ;
; 0.749 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_stck   ; clk                    ; clk         ; 0.000        ; 0.326      ; 1.232      ;
; 0.766 ; mux21:mux|ouD[15]         ; LEDout[15]~reg0           ; clk                    ; clk         ; 0.000        ; -0.311     ; 0.612      ;
; 0.772 ; ALU:alu1|out[2]           ; Stack:stack1|Stack~38     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.400     ; 0.059      ;
; 0.774 ; ALU:alu1|out[4]           ; Stack:stack1|Stack~40     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.402     ; 0.059      ;
; 0.782 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_pc     ; clk                    ; clk         ; 0.000        ; 0.362      ; 1.301      ;
; 0.795 ; ALU:alu1|out[6]           ; mux21:mux|IR[6]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.000      ; 0.482      ;
; 0.816 ; Stack:stack1|Stack~2      ; Stack:stack1|ou_stckD[2]  ; clk                    ; clk         ; 0.000        ; 0.041      ; 1.014      ;
; 0.827 ; ALU:alu1|out[1]           ; Stack:stack1|Stack~19     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.455     ; 0.059      ;
; 0.841 ; ControlBlock:cb|count[2]  ; ControlBlock:cb|aluop[1]  ; clk                    ; clk         ; 0.000        ; -0.165     ; 0.833      ;
; 0.847 ; MAR:mar1|ou_MAR[0]        ; Memory:mem|outD[13]       ; clk                    ; clk         ; 0.000        ; 0.525      ; 1.529      ;
; 0.859 ; ALU:alu1|out[3]           ; mux21:mux|AC[3]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.019     ; 0.527      ;
; 0.867 ; ALU:alu1|out[9]           ; mux21:mux|AC[9]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.021     ; 0.533      ;
; 0.873 ; mux21:mux|ouD[14]         ; LEDout[14]~reg0           ; clk                    ; clk         ; 0.000        ; -0.311     ; 0.719      ;
; 0.875 ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 3.009      ; 3.770      ;
; 0.884 ; ControlBlock:cb|re_mem    ; ControlBlock:cb|re_mem    ; clk                    ; clk         ; 0.000        ; 0.042      ; 1.083      ;
; 0.901 ; ControlBlock:cb|wr_ir     ; ControlBlock:cb|wr_ir     ; clk                    ; clk         ; 0.000        ; 0.042      ; 1.100      ;
; 0.906 ; ALU:alu1|out[16]          ; mux21:mux|IR[16]          ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.111     ; 0.482      ;
; 0.919 ; ALU:alu1|out[8]           ; Memory:mem|Mem[122][8]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.229      ; 0.835      ;
; 0.921 ; mux21:mux|ouD[12]         ; LEDout[12]~reg0           ; clk                    ; clk         ; 0.000        ; 0.323      ; 1.401      ;
; 0.922 ; Stack:stack1|Stack~10     ; Stack:stack1|ou_stckD[10] ; clk                    ; clk         ; 0.000        ; -0.169     ; 0.910      ;
; 0.922 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|count[0]  ; clk                    ; clk         ; 0.000        ; 0.044      ; 1.123      ;
; 0.951 ; mux21:mux|opcode[2]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.188      ;
; 0.956 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|count[1]  ; clk                    ; clk         ; 0.000        ; 0.041      ; 1.154      ;
; 0.961 ; Stack:stack1|Stack~11     ; Stack:stack1|ou_stckD[11] ; clk                    ; clk         ; 0.000        ; -0.169     ; 0.949      ;
; 0.963 ; ControlBlock:cb|wr_ma     ; ControlBlock:cb|wr_ma     ; clk                    ; clk         ; 0.000        ; 0.038      ; 1.158      ;
; 0.970 ; ALU:alu1|out[14]          ; Memory:mem|Mem[10][14]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.135      ; 0.792      ;
; 0.973 ; ALU:alu1|out[2]           ; Memory:mem|Mem[14][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.165      ; 0.825      ;
; 0.986 ; ControlBlock:cb|count[3]  ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.042      ; 1.185      ;
; 0.986 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|re_stck   ; clk                    ; clk         ; 0.000        ; 0.044      ; 1.187      ;
; 0.989 ; ALU:alu1|out[3]           ; Stack:stack1|Stack~21     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.617     ; 0.059      ;
; 0.990 ; mux41:mux1|PC[1]          ; mux41:mux1|PC[1]          ; clk                    ; clk         ; 0.000        ; 0.043      ; 1.190      ;
; 0.990 ; ALU:alu1|out[7]           ; Stack:stack1|Stack~25     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.618     ; 0.059      ;
; 0.991 ; ALU:alu1|out[9]           ; Stack:stack1|Stack~27     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.619     ; 0.059      ;
; 0.991 ; ALU:alu1|out[5]           ; Stack:stack1|Stack~23     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.619     ; 0.059      ;
; 0.992 ; ALU:alu1|out[8]           ; Stack:stack1|Stack~8      ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.195     ; 0.484      ;
; 1.003 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[13]       ; clk                    ; clk         ; 0.000        ; 0.343      ; 1.503      ;
; 1.008 ; ALU:alu1|out[2]           ; Memory:mem|Mem[46][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.130      ; 0.825      ;
; 1.013 ; ALU:alu1|out[0]           ; Memory:mem|Mem[33][0]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.244      ; 0.944      ;
; 1.021 ; Stack:stack1|Stack~6      ; Stack:stack1|ou_stckD[6]  ; clk                    ; clk         ; 0.000        ; 0.041      ; 1.219      ;
; 1.029 ; ALU:alu1|out[4]           ; Memory:mem|Mem[13][4]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.099      ; 0.815      ;
; 1.038 ; ALU:alu1|out[2]           ; Memory:mem|Mem[23][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.233      ; 0.958      ;
; 1.046 ; mux21:mux|opcode[1]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.283      ;
; 1.054 ; Stack:stack1|Stack~4      ; Stack:stack1|ou_stckD[4]  ; clk                    ; clk         ; 0.000        ; 0.041      ; 1.252      ;
; 1.055 ; ALU:alu1|out[10]          ; Memory:mem|Mem[0][10]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.094      ; 0.836      ;
; 1.058 ; ALU:alu1|out[0]           ; Memory:mem|Mem[41][0]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.005      ; 0.750      ;
; 1.059 ; mux41:mux1|PC[9]          ; mux41:mux1|PC[9]          ; clk                    ; clk         ; 0.000        ; 0.043      ; 1.259      ;
; 1.061 ; ALU:alu1|out[8]           ; Memory:mem|Mem[20][8]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.103      ; 0.851      ;
; 1.062 ; ALU:alu1|out[4]           ; mux21:mux|AC[4]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.137      ; 0.886      ;
; 1.064 ; Stack:stack1|Stack~48     ; Stack:stack1|ou_stckD[12] ; clk                    ; clk         ; 0.000        ; -0.195     ; 1.026      ;
; 1.065 ; ALU:alu1|out[13]          ; Stack:stack1|Stack~13     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.374     ; 0.378      ;
; 1.067 ; ALU:alu1|out[15]          ; Stack:stack1|Stack~15     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.374     ; 0.380      ;
; 1.070 ; Stack:stack1|Stack~12     ; Stack:stack1|ou_stckD[12] ; clk                    ; clk         ; 0.000        ; -0.169     ; 1.058      ;
; 1.081 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|re_pc     ; clk                    ; clk         ; 0.000        ; 0.362      ; 1.600      ;
; 1.083 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|count[1]  ; clk                    ; clk         ; 0.000        ; 0.362      ; 1.602      ;
; 1.085 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[12]       ; clk                    ; clk         ; 0.000        ; 0.231      ; 1.473      ;
; 1.097 ; mux41:mux1|PC[0]          ; mux41:mux1|PC[0]          ; clk                    ; clk         ; 0.000        ; 0.043      ; 1.297      ;
; 1.097 ; ALU:alu1|out[2]           ; Memory:mem|Mem[34][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.097      ; 0.881      ;
; 1.098 ; ALU:alu1|out[1]           ; mux21:mux|AC[1]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.147      ; 0.932      ;
; 1.099 ; mux41:mux1|PC[12]         ; mux41:mux1|PC[12]         ; clk                    ; clk         ; 0.000        ; 0.043      ; 1.299      ;
; 1.101 ; ALU:alu1|out[17]          ; Memory:mem|Mem[108][17]   ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.193      ; 0.981      ;
; 1.102 ; ControlBlock:cb|wr_md     ; ControlBlock:cb|wr_md     ; clk                    ; clk         ; 0.000        ; 0.044      ; 1.303      ;
; 1.111 ; ControlBlock:cb|wr_pc     ; ControlBlock:cb|wr_pc     ; clk                    ; clk         ; 0.000        ; 0.041      ; 1.309      ;
; 1.120 ; Memory:mem|outD[15]       ; mux41:mux1|MD[15]         ; clk                    ; clk         ; 0.000        ; 0.083      ; 1.360      ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControlBlock:cb|en_alu'                                                                                  ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node          ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; 1.604 ; mux21:mux|ouD[7]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.901      ; 2.035      ;
; 1.709 ; mux41:mux1|out_data[6]    ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.526      ; 1.765      ;
; 1.858 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.448      ; 1.836      ;
; 1.873 ; mux41:mux1|out_data[1]    ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.380      ; 1.783      ;
; 1.897 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.390      ; 1.817      ;
; 1.912 ; mux41:mux1|out_data[2]    ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.388      ; 1.830      ;
; 1.943 ; mux21:mux|ouD[6]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.875      ; 2.348      ;
; 1.960 ; mux21:mux|ouD[3]          ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.900      ; 2.390      ;
; 1.964 ; mux21:mux|ouD[9]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.902      ; 2.396      ;
; 1.969 ; mux21:mux|ouD[2]          ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.740      ; 2.239      ;
; 1.972 ; mux21:mux|ouD[4]          ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.742      ; 2.244      ;
; 2.017 ; mux41:mux1|out_data[3]    ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.548      ; 2.095      ;
; 2.098 ; mux41:mux1|out_data[17]   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.386      ; 2.014      ;
; 2.106 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.474      ; 2.110      ;
; 2.114 ; mux41:mux1|out_data[7]    ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.552      ; 2.196      ;
; 2.134 ; mux21:mux|ouD[10]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.909      ; 2.573      ;
; 2.151 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.305      ; 1.986      ;
; 2.170 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.473      ; 2.173      ;
; 2.211 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.470      ; 2.211      ;
; 2.222 ; Stack:stack1|ou_stckD[6]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.624      ; 2.376      ;
; 2.243 ; mux21:mux|ouD[12]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.906      ; 2.679      ;
; 2.243 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.479      ; 2.252      ;
; 2.243 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.482      ; 2.255      ;
; 2.253 ; Stack:stack1|ou_stckD[13] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.701      ; 2.484      ;
; 2.257 ; mux41:mux1|out_data[5]    ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.553      ; 2.340      ;
; 2.268 ; mux21:mux|ouD[13]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.908      ; 2.706      ;
; 2.292 ; mux41:mux1|out_data[14]   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.378      ; 2.200      ;
; 2.298 ; mux21:mux|ouD[13]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.727      ; 2.555      ;
; 2.310 ; mux21:mux|ouD[12]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.727      ; 2.567      ;
; 2.324 ; Stack:stack1|ou_stckD[10] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.702      ; 2.556      ;
; 2.328 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.300      ; 2.158      ;
; 2.333 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.471      ; 2.334      ;
; 2.343 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.296      ; 2.169      ;
; 2.358 ; mux21:mux|ouD[13]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.736      ; 2.624      ;
; 2.370 ; mux21:mux|ouD[12]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.736      ; 2.636      ;
; 2.371 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.477      ; 2.378      ;
; 2.373 ; Stack:stack1|ou_stckD[14] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.520      ; 2.423      ;
; 2.376 ; mux41:mux1|out_data[8]    ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.524      ; 2.430      ;
; 2.378 ; mux21:mux|ouD[11]         ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.906      ; 2.814      ;
; 2.395 ; mux41:mux1|out_data[13]   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.559      ; 2.484      ;
; 2.400 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.481      ; 2.411      ;
; 2.400 ; mux41:mux1|out_data[16]   ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.387      ; 2.317      ;
; 2.415 ; Stack:stack1|ou_stckD[11] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.699      ; 2.644      ;
; 2.425 ; mux21:mux|ouD[1]          ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.732      ; 2.687      ;
; 2.430 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.309      ; 2.269      ;
; 2.436 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.475      ; 2.441      ;
; 2.438 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.290      ; 2.258      ;
; 2.447 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.469      ; 2.446      ;
; 2.455 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.477      ; 2.462      ;
; 2.460 ; mux21:mux|ouD[10]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.727      ; 2.717      ;
; 2.476 ; mux21:mux|ouD[9]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.727      ; 2.733      ;
; 2.478 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.475      ; 2.483      ;
; 2.480 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.308      ; 2.318      ;
; 2.505 ; mux21:mux|ouD[13]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.735      ; 2.770      ;
; 2.511 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.438      ; 2.479      ;
; 2.517 ; mux21:mux|ouD[12]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.735      ; 2.782      ;
; 2.520 ; mux21:mux|ouD[10]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.736      ; 2.786      ;
; 2.526 ; mux21:mux|ouD[11]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.727      ; 2.783      ;
; 2.536 ; mux21:mux|ouD[9]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.736      ; 2.802      ;
; 2.544 ; mux21:mux|ouD[6]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.901      ; 2.975      ;
; 2.545 ; mux21:mux|ouD[13]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.908      ; 2.983      ;
; 2.551 ; Stack:stack1|ou_stckD[17] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.528      ; 2.609      ;
; 2.551 ; mux21:mux|ouD[12]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.908      ; 2.989      ;
; 2.557 ; mux21:mux|ouD[12]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.908      ; 2.995      ;
; 2.566 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.471      ; 2.567      ;
; 2.571 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.444      ; 2.545      ;
; 2.572 ; mux21:mux|ouD[10]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.906      ; 3.008      ;
; 2.586 ; mux21:mux|ouD[11]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.736      ; 2.852      ;
; 2.588 ; mux21:mux|ouD[9]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.906      ; 3.024      ;
; 2.596 ; mux21:mux|ouD[6]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.727      ; 2.853      ;
; 2.598 ; mux21:mux|ouD[7]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.727      ; 2.855      ;
; 2.602 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.471      ; 2.603      ;
; 2.607 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.475      ; 2.612      ;
; 2.614 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.549      ; 2.693      ;
; 2.617 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.295      ; 2.442      ;
; 2.620 ; Stack:stack1|ou_stckD[15] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.701      ; 2.851      ;
; 2.624 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.479      ; 2.633      ;
; 2.636 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.304      ; 2.470      ;
; 2.638 ; mux21:mux|ouD[11]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.906      ; 3.074      ;
; 2.640 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.481      ; 2.651      ;
; 2.641 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.305      ; 2.476      ;
; 2.647 ; mux21:mux|ouD[6]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.902      ; 3.079      ;
; 2.649 ; mux21:mux|ouD[7]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.902      ; 3.081      ;
; 2.653 ; Stack:stack1|ou_stckD[7]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.650      ; 2.833      ;
; 2.656 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.303      ; 2.489      ;
; 2.656 ; mux21:mux|ouD[6]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.736      ; 2.922      ;
; 2.658 ; mux21:mux|ouD[7]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.736      ; 2.924      ;
; 2.665 ; mux21:mux|ouD[14]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.536      ; 2.731      ;
; 2.667 ; Stack:stack1|ou_stckD[1]  ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.481      ; 2.678      ;
; 2.667 ; mux21:mux|ouD[10]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.735      ; 2.932      ;
; 2.669 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.315      ; 2.514      ;
; 2.674 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.298      ; 2.502      ;
; 2.677 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.313      ; 2.520      ;
; 2.677 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.472      ; 2.679      ;
; 2.679 ; mux21:mux|ouD[9]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.909      ; 3.118      ;
; 2.679 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.375      ; 2.584      ;
; 2.683 ; mux21:mux|ouD[9]          ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.735      ; 2.948      ;
; 2.691 ; mux21:mux|ouD[4]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.901      ; 3.122      ;
; 2.695 ; mux41:mux1|out_data[3]    ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.549      ; 2.774      ;
; 2.697 ; mux21:mux|ouD[5]          ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.902      ; 3.129      ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                     ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|en_alu    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_inc    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ac     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ir     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ma     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_md     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_mem    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_pc     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_stck   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ac     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ir     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ma     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_md     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_md_mem ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_mem    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_pc     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_stck   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[10]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[11]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[12]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[13]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[14]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[15]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[8]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[9]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][7]    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:cb|en_alu'                                                         ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[3]            ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[10]           ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[11]           ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[12]           ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[15]           ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[5]            ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[7]            ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[9]            ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[3]|datac          ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[10]|datac         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[11]|datac         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[12]|datac         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[13]|datac         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[15]|datac         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[5]|datac          ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[7]|datac          ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[9]|datac          ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[13]           ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[6]            ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[8]            ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[6]|datac          ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[8]|datac          ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[2]|datad          ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[4]|datad          ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[16]|datad         ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[17]|datad         ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[1]|datad          ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[0]|datad          ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[14]|datad         ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[2]            ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[4]            ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|inclk[0] ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|outclk   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[16]           ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[17]           ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[1]            ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[0]            ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[14]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu|q                ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[14]           ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[0]            ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[16]           ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[17]           ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[1]            ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[2]            ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[4]            ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|inclk[0] ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|outclk   ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[14]|datad         ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[0]|datad          ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[16]|datad         ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[17]|datad         ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[1]|datad          ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[2]|datad          ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[4]|datad          ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[8]|datac          ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[8]            ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[6]|datac          ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[6]            ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[13]           ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[11]|datac         ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[12]|datac         ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[11]           ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[12]           ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[10]|datac         ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[13]|datac         ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[15]|datac         ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[5]|datac          ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[7]|datac          ;
; 0.600 ; 0.600        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[9]|datac          ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[10]           ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[15]           ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[5]            ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[7]            ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[9]            ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[3]|datac          ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[3]            ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.949 ; 7.491 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.767 ; -1.120 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LEDout[*]   ; clk        ; 7.550 ; 7.620 ; Rise       ; clk             ;
;  LEDout[0]  ; clk        ; 6.960 ; 7.039 ; Rise       ; clk             ;
;  LEDout[1]  ; clk        ; 6.361 ; 6.378 ; Rise       ; clk             ;
;  LEDout[2]  ; clk        ; 6.997 ; 7.163 ; Rise       ; clk             ;
;  LEDout[3]  ; clk        ; 5.761 ; 5.796 ; Rise       ; clk             ;
;  LEDout[4]  ; clk        ; 5.763 ; 5.787 ; Rise       ; clk             ;
;  LEDout[5]  ; clk        ; 5.722 ; 5.737 ; Rise       ; clk             ;
;  LEDout[6]  ; clk        ; 5.747 ; 5.778 ; Rise       ; clk             ;
;  LEDout[7]  ; clk        ; 5.710 ; 5.754 ; Rise       ; clk             ;
;  LEDout[8]  ; clk        ; 5.764 ; 5.808 ; Rise       ; clk             ;
;  LEDout[9]  ; clk        ; 5.774 ; 5.790 ; Rise       ; clk             ;
;  LEDout[10] ; clk        ; 5.654 ; 5.677 ; Rise       ; clk             ;
;  LEDout[11] ; clk        ; 5.365 ; 5.365 ; Rise       ; clk             ;
;  LEDout[12] ; clk        ; 7.550 ; 7.620 ; Rise       ; clk             ;
;  LEDout[13] ; clk        ; 6.832 ; 6.862 ; Rise       ; clk             ;
;  LEDout[14] ; clk        ; 5.359 ; 5.362 ; Rise       ; clk             ;
;  LEDout[15] ; clk        ; 5.325 ; 5.322 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LEDout[*]   ; clk        ; 5.208 ; 5.204 ; Rise       ; clk             ;
;  LEDout[0]  ; clk        ; 6.784 ; 6.860 ; Rise       ; clk             ;
;  LEDout[1]  ; clk        ; 6.211 ; 6.226 ; Rise       ; clk             ;
;  LEDout[2]  ; clk        ; 6.869 ; 7.033 ; Rise       ; clk             ;
;  LEDout[3]  ; clk        ; 5.635 ; 5.668 ; Rise       ; clk             ;
;  LEDout[4]  ; clk        ; 5.637 ; 5.659 ; Rise       ; clk             ;
;  LEDout[5]  ; clk        ; 5.597 ; 5.612 ; Rise       ; clk             ;
;  LEDout[6]  ; clk        ; 5.622 ; 5.651 ; Rise       ; clk             ;
;  LEDout[7]  ; clk        ; 5.587 ; 5.628 ; Rise       ; clk             ;
;  LEDout[8]  ; clk        ; 5.638 ; 5.680 ; Rise       ; clk             ;
;  LEDout[9]  ; clk        ; 5.648 ; 5.663 ; Rise       ; clk             ;
;  LEDout[10] ; clk        ; 5.526 ; 5.546 ; Rise       ; clk             ;
;  LEDout[11] ; clk        ; 5.247 ; 5.246 ; Rise       ; clk             ;
;  LEDout[12] ; clk        ; 7.346 ; 7.412 ; Rise       ; clk             ;
;  LEDout[13] ; clk        ; 6.658 ; 6.685 ; Rise       ; clk             ;
;  LEDout[14] ; clk        ; 5.243 ; 5.244 ; Rise       ; clk             ;
;  LEDout[15] ; clk        ; 5.208 ; 5.204 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.58 MHz ; 151.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -5.597 ; -10898.604    ;
; ControlBlock:cb|en_alu ; -4.595 ; -78.143       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.159 ; 0.000         ;
; ControlBlock:cb|en_alu ; 1.669 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -2588.000      ;
; ControlBlock:cb|en_alu ; 0.467  ; 0.000          ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.597 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][16] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.694      ;
; -5.597 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][17] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.694      ;
; -5.597 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][15] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.694      ;
; -5.597 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][14] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.694      ;
; -5.597 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][13] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.694      ;
; -5.597 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][12] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.694      ;
; -5.597 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][11] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.694      ;
; -5.597 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][10] ; clk          ; clk         ; 1.000        ; 0.082      ; 6.694      ;
; -5.561 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[13][14] ; clk          ; clk         ; 1.000        ; -0.483     ; 6.093      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.463 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.261      ;
; -5.449 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[9]     ; clk          ; clk         ; 1.000        ; 0.063      ; 6.527      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.427 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.225      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.387 ; MAR:mar1|ou_MAR[10]    ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.217     ; 6.185      ;
; -5.350 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[9]     ; clk          ; clk         ; 1.000        ; 0.063      ; 6.428      ;
; -5.339 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[4]     ; clk          ; clk         ; 1.000        ; 0.102      ; 6.456      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][0]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][9]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][8]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][6]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][1]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][2]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][7]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][5]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][3]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.337 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][4]  ; clk          ; clk         ; 1.000        ; 0.162      ; 6.514      ;
; -5.329 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][16] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.253      ;
; -5.329 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][17] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.253      ;
; -5.329 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][15] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.253      ;
; -5.329 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][14] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.253      ;
; -5.329 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][13] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.253      ;
; -5.329 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][12] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.253      ;
; -5.329 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][11] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.253      ;
; -5.329 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[68][10] ; clk          ; clk         ; 1.000        ; -0.091     ; 6.253      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.325 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.237     ; 6.103      ;
; -5.323 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|outD[1]     ; clk          ; clk         ; 1.000        ; -0.071     ; 6.267      ;
; -5.287 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[15]    ; clk          ; clk         ; 1.000        ; 0.036      ; 6.338      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.282 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.231     ; 6.066      ;
; -5.278 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[13]    ; clk          ; clk         ; 1.000        ; 0.127      ; 6.420      ;
; -5.238 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|outD[14]    ; clk          ; clk         ; 1.000        ; -0.227     ; 6.026      ;
; -5.235 ; MAR:mar1|ou_MAR[7]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.217     ; 6.033      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControlBlock:cb|en_alu'                                                                                  ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node          ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; -4.595 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.475      ;
; -4.589 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.027      ; 4.300      ;
; -4.574 ; mux21:mux|ouD[8]         ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.472      ; 4.740      ;
; -4.551 ; mux21:mux|ouD[8]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.474      ; 4.706      ;
; -4.504 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.198      ; 4.385      ;
; -4.498 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.029      ; 4.210      ;
; -4.475 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.071      ; 4.333      ;
; -4.464 ; mux21:mux|ouD[8]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.475      ; 4.634      ;
; -4.421 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 4.340      ;
; -4.415 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.055      ; 4.165      ;
; -4.402 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; -0.098     ; 4.091      ;
; -4.401 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.281      ;
; -4.388 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.052      ; 4.134      ;
; -4.384 ; mux21:mux|ouD[8]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.474      ; 4.782      ;
; -4.383 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.263      ;
; -4.374 ; mux21:mux|ouD[8]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.472      ; 4.539      ;
; -4.365 ; mux21:mux|ouD[8]         ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.468      ; 4.520      ;
; -4.365 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.054      ; 4.100      ;
; -4.363 ; mux21:mux|ouD[8]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.325      ; 4.480      ;
; -4.363 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.243      ;
; -4.341 ; mux21:mux|ouD[8]         ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.447      ; 4.472      ;
; -4.341 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.256      ;
; -4.337 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.251      ;
; -4.331 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.052      ; 4.076      ;
; -4.318 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 4.222      ;
; -4.310 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.198      ; 4.191      ;
; -4.303 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.183      ;
; -4.300 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.197      ; 4.192      ;
; -4.293 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.173      ;
; -4.292 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.198      ; 4.173      ;
; -4.281 ; mux21:mux|ouD[8]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.319      ; 4.265      ;
; -4.272 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.198      ; 4.153      ;
; -4.267 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.217      ; 4.167      ;
; -4.257 ; mux21:mux|ouD[8]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.326      ; 4.365      ;
; -4.257 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.194      ; 4.145      ;
; -4.241 ; ControlBlock:cb|aluop[0] ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; -0.085     ; 3.943      ;
; -4.234 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.111      ;
; -4.227 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 4.146      ;
; -4.221 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.077      ; 4.077      ;
; -4.220 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.194      ; 4.108      ;
; -4.219 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.099      ;
; -4.216 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.194      ; 4.103      ;
; -4.216 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.068      ; 3.949      ;
; -4.212 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.198      ; 4.093      ;
; -4.210 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.125      ;
; -4.210 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; -0.101     ; 3.774      ;
; -4.209 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 4.128      ;
; -4.208 ; Stack:stack1|ou_stckD[6] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.088      ;
; -4.198 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.054      ; 4.176      ;
; -4.197 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.194      ; 4.084      ;
; -4.197 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.074      ;
; -4.189 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 4.108      ;
; -4.187 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 4.091      ;
; -4.184 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 4.331      ;
; -4.180 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.075      ; 4.037      ;
; -4.179 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.048      ; 3.914      ;
; -4.178 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.055      ;
; -4.177 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; -0.095     ; 3.874      ;
; -4.174 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; -0.094     ; 3.862      ;
; -4.167 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.048      ; 3.898      ;
; -4.157 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.079      ; 4.162      ;
; -4.153 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.071      ; 4.003      ;
; -4.153 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; -0.098     ; 3.834      ;
; -4.152 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.067      ;
; -4.147 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.062      ;
; -4.147 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.074      ; 4.013      ;
; -4.143 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.057      ;
; -4.136 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.217      ; 4.036      ;
; -4.133 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.217      ; 4.037      ;
; -4.129 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 4.048      ;
; -4.129 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.044      ;
; -4.129 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 4.033      ;
; -4.128 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.198      ; 4.009      ;
; -4.126 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.194      ; 4.013      ;
; -4.125 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.039      ;
; -4.125 ; Stack:stack1|ou_stckD[9] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.282      ; 4.102      ;
; -4.124 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 4.028      ;
; -4.119 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 4.038      ;
; -4.116 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; -0.092     ; 3.803      ;
; -4.106 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 4.010      ;
; -4.105 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.019      ;
; -4.103 ; Stack:stack1|ou_stckD[6] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 4.018      ;
; -4.095 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.041      ; 3.801      ;
; -4.086 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.047      ; 3.825      ;
; -4.080 ; Stack:stack1|ou_stckD[6] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 3.984      ;
; -4.078 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.217      ; 3.978      ;
; -4.077 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 3.992      ;
; -4.076 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.041      ; 3.782      ;
; -4.075 ; mux21:mux|ouD[0]         ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.322      ; 4.184      ;
; -4.072 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.214      ; 3.971      ;
; -4.067 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.187      ;
; -4.063 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.196      ; 4.183      ;
; -4.059 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.048      ; 3.889      ;
; -4.055 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.217      ; 3.955      ;
; -4.054 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.223      ; 3.958      ;
; -4.052 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; -0.090     ; 3.888      ;
; -4.049 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.216      ; 3.957      ;
; -4.046 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.047      ; 3.885      ;
; -4.045 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 3.964      ;
; -4.045 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.221      ; 3.959      ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; 0.159 ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu ; clk         ; 0.000        ; 2.820      ; 3.333      ;
; 0.333 ; ControlBlock:cb|re_ac     ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; ControlBlock:cb|wr_ac     ; ControlBlock:cb|wr_ac     ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; ControlBlock:cb|count[3]  ; ControlBlock:cb|count[3]  ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; Stack:stack1|SP[0]        ; Stack:stack1|SP[0]        ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; ControlBlock:cb|re_md     ; ControlBlock:cb|re_md     ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; Stack:stack1|SP[1]        ; Stack:stack1|SP[1]        ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; ControlBlock:cb|wr_md_mem ; ControlBlock:cb|wr_md_mem ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; ControlBlock:cb|wr_stck   ; ControlBlock:cb|wr_stck   ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; ControlBlock:cb|pc_inc    ; ControlBlock:cb|pc_inc    ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; ControlBlock:cb|wr_mem    ; ControlBlock:cb|wr_mem    ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; ControlBlock:cb|re_ma     ; ControlBlock:cb|re_ma     ; clk                    ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.343 ; mux21:mux|ouD[1]          ; LEDout[1]~reg0            ; clk                    ; clk         ; 0.000        ; 0.069      ; 0.556      ;
; 0.343 ; mux21:mux|ouD[10]         ; LEDout[10]~reg0           ; clk                    ; clk         ; 0.000        ; 0.069      ; 0.556      ;
; 0.351 ; ALU:alu1|out[0]           ; Memory:mem|Mem[83][0]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.320      ; 0.345      ;
; 0.354 ; ALU:alu1|out[17]          ; Memory:mem|Mem[63][17]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.025      ; 0.053      ;
; 0.355 ; ALU:alu1|out[16]          ; Memory:mem|Mem[63][16]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.024      ; 0.053      ;
; 0.382 ; ALU:alu1|out[8]           ; Stack:stack1|Stack~44     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.003     ; 0.053      ;
; 0.431 ; MAR:mar1|MAR[12]          ; MAR:mar1|ou_MAR[12]       ; clk                    ; clk         ; 0.000        ; -0.037     ; 0.538      ;
; 0.436 ; ALU:alu1|out[14]          ; Memory:mem|Mem[13][14]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.057     ; 0.053      ;
; 0.456 ; MAR:mar1|MAR[5]           ; MAR:mar1|ou_MAR[5]        ; clk                    ; clk         ; 0.000        ; -0.060     ; 0.540      ;
; 0.504 ; ALU:alu1|out[6]           ; Stack:stack1|Stack~42     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.125     ; 0.053      ;
; 0.522 ; ALU:alu1|out[12]          ; Stack:stack1|Stack~30     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.143     ; 0.053      ;
; 0.522 ; ALU:alu1|out[11]          ; Stack:stack1|Stack~29     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.143     ; 0.053      ;
; 0.524 ; ALU:alu1|out[15]          ; Stack:stack1|Stack~33     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.145     ; 0.053      ;
; 0.524 ; ALU:alu1|out[13]          ; Stack:stack1|Stack~31     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.145     ; 0.053      ;
; 0.525 ; ALU:alu1|out[10]          ; Stack:stack1|Stack~28     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.146     ; 0.053      ;
; 0.548 ; MAR:mar1|MAR[4]           ; MAR:mar1|ou_MAR[4]        ; clk                    ; clk         ; 0.000        ; -0.060     ; 0.632      ;
; 0.587 ; ALU:alu1|out[2]           ; Stack:stack1|Stack~38     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.208     ; 0.053      ;
; 0.589 ; ALU:alu1|out[4]           ; Stack:stack1|Stack~40     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.210     ; 0.053      ;
; 0.599 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|re_pc     ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.780      ;
; 0.600 ; MAR:mar1|MAR[3]           ; MAR:mar1|ou_MAR[3]        ; clk                    ; clk         ; 0.000        ; 0.113      ; 0.857      ;
; 0.608 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[11]       ; clk                    ; clk         ; 0.000        ; 0.284      ; 1.036      ;
; 0.608 ; ALU:alu1|out[6]           ; mux21:mux|IR[6]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.154      ; 0.436      ;
; 0.625 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|wr_pc     ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.806      ;
; 0.632 ; ALU:alu1|out[1]           ; Stack:stack1|Stack~19     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.253     ; 0.053      ;
; 0.638 ; mux21:mux|opcode[0]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.078      ; 0.860      ;
; 0.640 ; ControlBlock:cb|re_ir     ; ControlBlock:cb|re_ir     ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.821      ;
; 0.644 ; MAR:mar1|MAR[6]           ; MAR:mar1|ou_MAR[6]        ; clk                    ; clk         ; 0.000        ; -0.060     ; 0.728      ;
; 0.659 ; mux21:mux|ouD[13]         ; LEDout[13]~reg0           ; clk                    ; clk         ; 0.000        ; 0.359      ; 1.162      ;
; 0.675 ; ALU:alu1|out[3]           ; mux21:mux|AC[3]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.137      ; 0.486      ;
; 0.677 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_md     ; clk                    ; clk         ; 0.000        ; 0.040      ; 0.861      ;
; 0.677 ; ALU:alu1|out[9]           ; mux21:mux|AC[9]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.134      ; 0.485      ;
; 0.684 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_stck   ; clk                    ; clk         ; 0.000        ; 0.300      ; 1.128      ;
; 0.700 ; mux21:mux|ouD[15]         ; LEDout[15]~reg0           ; clk                    ; clk         ; 0.000        ; -0.289     ; 0.555      ;
; 0.708 ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 2.820      ; 3.382      ;
; 0.712 ; ALU:alu1|out[8]           ; Memory:mem|Mem[122][8]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.379      ; 0.765      ;
; 0.713 ; ALU:alu1|out[16]          ; mux21:mux|IR[16]          ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.049      ; 0.436      ;
; 0.717 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_pc     ; clk                    ; clk         ; 0.000        ; 0.332      ; 1.193      ;
; 0.752 ; Stack:stack1|Stack~2      ; Stack:stack1|ou_stckD[2]  ; clk                    ; clk         ; 0.000        ; 0.039      ; 0.935      ;
; 0.757 ; ControlBlock:cb|count[2]  ; ControlBlock:cb|aluop[1]  ; clk                    ; clk         ; 0.000        ; -0.157     ; 0.744      ;
; 0.758 ; ALU:alu1|out[14]          ; Memory:mem|Mem[10][14]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.288      ; 0.720      ;
; 0.771 ; MAR:mar1|ou_MAR[0]        ; Memory:mem|outD[13]       ; clk                    ; clk         ; 0.000        ; 0.481      ; 1.396      ;
; 0.771 ; ALU:alu1|out[2]           ; Memory:mem|Mem[14][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.311      ; 0.756      ;
; 0.775 ; ALU:alu1|out[3]           ; Stack:stack1|Stack~21     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.396     ; 0.053      ;
; 0.777 ; ALU:alu1|out[7]           ; Stack:stack1|Stack~25     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.398     ; 0.053      ;
; 0.778 ; ALU:alu1|out[9]           ; Stack:stack1|Stack~27     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.399     ; 0.053      ;
; 0.778 ; ALU:alu1|out[5]           ; Stack:stack1|Stack~23     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.399     ; 0.053      ;
; 0.790 ; ALU:alu1|out[8]           ; Stack:stack1|Stack~8      ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.028     ; 0.436      ;
; 0.795 ; mux21:mux|ouD[14]         ; LEDout[14]~reg0           ; clk                    ; clk         ; 0.000        ; -0.289     ; 0.650      ;
; 0.799 ; ControlBlock:cb|re_mem    ; ControlBlock:cb|re_mem    ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.980      ;
; 0.806 ; ALU:alu1|out[2]           ; Memory:mem|Mem[46][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.277      ; 0.757      ;
; 0.812 ; ALU:alu1|out[0]           ; Memory:mem|Mem[33][0]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.387      ; 0.873      ;
; 0.817 ; ControlBlock:cb|wr_ir     ; ControlBlock:cb|wr_ir     ; clk                    ; clk         ; 0.000        ; 0.037      ; 0.998      ;
; 0.820 ; ALU:alu1|out[4]           ; Memory:mem|Mem[13][4]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.257      ; 0.751      ;
; 0.829 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|count[0]  ; clk                    ; clk         ; 0.000        ; 0.040      ; 1.013      ;
; 0.838 ; ALU:alu1|out[2]           ; Memory:mem|Mem[23][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.373      ; 0.885      ;
; 0.840 ; ALU:alu1|out[0]           ; Memory:mem|Mem[41][0]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.174      ; 0.688      ;
; 0.844 ; mux21:mux|ouD[12]         ; LEDout[12]~reg0           ; clk                    ; clk         ; 0.000        ; 0.296      ; 1.284      ;
; 0.844 ; ALU:alu1|out[8]           ; Memory:mem|Mem[20][8]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.263      ; 0.781      ;
; 0.846 ; Stack:stack1|Stack~10     ; Stack:stack1|ou_stckD[10] ; clk                    ; clk         ; 0.000        ; -0.161     ; 0.829      ;
; 0.846 ; ALU:alu1|out[10]          ; Memory:mem|Mem[0][10]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.250      ; 0.770      ;
; 0.850 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|count[1]  ; clk                    ; clk         ; 0.000        ; 0.037      ; 1.031      ;
; 0.850 ; ALU:alu1|out[13]          ; Stack:stack1|Stack~13     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.180     ; 0.344      ;
; 0.852 ; ALU:alu1|out[15]          ; Stack:stack1|Stack~15     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.180     ; 0.346      ;
; 0.853 ; mux21:mux|opcode[2]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.078      ; 1.075      ;
; 0.863 ; ALU:alu1|out[4]           ; mux21:mux|AC[4]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.280      ; 0.817      ;
; 0.869 ; ControlBlock:cb|wr_ma     ; ControlBlock:cb|wr_ma     ; clk                    ; clk         ; 0.000        ; 0.034      ; 1.047      ;
; 0.876 ; ControlBlock:cb|count[3]  ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.039      ; 1.059      ;
; 0.884 ; Stack:stack1|Stack~11     ; Stack:stack1|ou_stckD[11] ; clk                    ; clk         ; 0.000        ; -0.161     ; 0.867      ;
; 0.887 ; ALU:alu1|out[2]           ; Memory:mem|Mem[34][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.245      ; 0.806      ;
; 0.888 ; ALU:alu1|out[17]          ; Memory:mem|Mem[108][17]   ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.334      ; 0.896      ;
; 0.893 ; mux41:mux1|PC[1]          ; mux41:mux1|PC[1]          ; clk                    ; clk         ; 0.000        ; 0.038      ; 1.075      ;
; 0.896 ; ALU:alu1|out[1]           ; mux21:mux|AC[1]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.288      ; 0.858      ;
; 0.901 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|re_stck   ; clk                    ; clk         ; 0.000        ; 0.040      ; 1.085      ;
; 0.919 ; ALU:alu1|out[10]          ; Memory:mem|Mem[125][10]   ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.157      ; 0.750      ;
; 0.922 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[13]       ; clk                    ; clk         ; 0.000        ; 0.304      ; 1.370      ;
; 0.923 ; ALU:alu1|out[4]           ; Memory:mem|Mem[29][4]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.275      ; 0.872      ;
; 0.926 ; ALU:alu1|out[3]           ; Memory:mem|Mem[15][3]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.181      ; 0.781      ;
; 0.934 ; Stack:stack1|Stack~6      ; Stack:stack1|ou_stckD[6]  ; clk                    ; clk         ; 0.000        ; 0.039      ; 1.117      ;
; 0.934 ; ALU:alu1|out[17]          ; Memory:mem|Mem[110][17]   ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.289      ; 0.897      ;
; 0.951 ; Stack:stack1|Stack~48     ; Stack:stack1|ou_stckD[12] ; clk                    ; clk         ; 0.000        ; -0.185     ; 0.910      ;
; 0.952 ; mux21:mux|opcode[1]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.078      ; 1.174      ;
; 0.953 ; mux41:mux1|PC[9]          ; mux41:mux1|PC[9]          ; clk                    ; clk         ; 0.000        ; 0.038      ; 1.135      ;
; 0.954 ; ALU:alu1|out[2]           ; mux21:mux|AC[2]           ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.282      ; 0.910      ;
; 0.955 ; ALU:alu1|out[1]           ; Stack:stack1|Stack~1      ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.284     ; 0.345      ;
; 0.956 ; ALU:alu1|out[2]           ; Memory:mem|Mem[20][2]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.285     ; 0.345      ;
; 0.963 ; ALU:alu1|out[0]           ; Memory:mem|Mem[117][0]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.370      ; 1.007      ;
; 0.964 ; Stack:stack1|Stack~4      ; Stack:stack1|ou_stckD[4]  ; clk                    ; clk         ; 0.000        ; 0.039      ; 1.147      ;
; 0.976 ; ALU:alu1|out[0]           ; Memory:mem|Mem[17][0]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; 0.325      ; 0.975      ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControlBlock:cb|en_alu'                                                                                   ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node          ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; 1.669 ; mux21:mux|ouD[7]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.664      ; 1.863      ;
; 1.752 ; mux41:mux1|out_data[6]    ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.323      ; 1.605      ;
; 1.897 ; mux41:mux1|out_data[1]    ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.185      ; 1.612      ;
; 1.906 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.254      ; 1.690      ;
; 1.936 ; mux41:mux1|out_data[2]    ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.192      ; 1.658      ;
; 1.936 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.194      ; 1.660      ;
; 1.989 ; mux21:mux|ouD[6]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.645      ; 2.164      ;
; 1.998 ; mux21:mux|ouD[4]          ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.521      ; 2.049      ;
; 2.002 ; mux21:mux|ouD[2]          ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.519      ; 2.051      ;
; 2.006 ; mux21:mux|ouD[9]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.665      ; 2.201      ;
; 2.007 ; mux21:mux|ouD[3]          ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.663      ; 2.200      ;
; 2.045 ; mux41:mux1|out_data[3]    ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.336      ; 1.911      ;
; 2.099 ; mux41:mux1|out_data[17]   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.193      ; 1.822      ;
; 2.112 ; mux41:mux1|out_data[7]    ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.342      ; 1.984      ;
; 2.133 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.273      ; 1.936      ;
; 2.152 ; mux21:mux|ouD[10]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.673      ; 2.355      ;
; 2.169 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.272      ; 1.971      ;
; 2.180 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.121      ; 1.831      ;
; 2.228 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.268      ; 2.026      ;
; 2.241 ; Stack:stack1|ou_stckD[6]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.404      ; 2.175      ;
; 2.242 ; mux41:mux1|out_data[5]    ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.343      ; 2.115      ;
; 2.243 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.278      ; 2.051      ;
; 2.251 ; mux21:mux|ouD[12]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.669      ; 2.450      ;
; 2.256 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.282      ; 2.068      ;
; 2.259 ; Stack:stack1|ou_stckD[13] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.487      ; 2.276      ;
; 2.274 ; mux21:mux|ouD[13]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.672      ; 2.476      ;
; 2.289 ; mux41:mux1|out_data[14]   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.187      ; 2.006      ;
; 2.295 ; mux21:mux|ouD[13]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.509      ; 2.334      ;
; 2.301 ; mux21:mux|ouD[12]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.509      ; 2.340      ;
; 2.323 ; Stack:stack1|ou_stckD[10] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.488      ; 2.341      ;
; 2.331 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.269      ; 2.130      ;
; 2.334 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.118      ; 1.982      ;
; 2.335 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.113      ; 1.978      ;
; 2.337 ; mux21:mux|ouD[13]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.517      ; 2.384      ;
; 2.343 ; mux21:mux|ouD[12]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.517      ; 2.390      ;
; 2.358 ; Stack:stack1|ou_stckD[14] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.324      ; 2.212      ;
; 2.368 ; mux41:mux1|out_data[8]    ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.322      ; 2.220      ;
; 2.373 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.276      ; 2.179      ;
; 2.377 ; mux41:mux1|out_data[16]   ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.195      ; 2.102      ;
; 2.383 ; mux21:mux|ouD[11]         ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.669      ; 2.582      ;
; 2.389 ; mux41:mux1|out_data[13]   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.350      ; 2.269      ;
; 2.392 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.281      ; 2.203      ;
; 2.405 ; Stack:stack1|ou_stckD[11] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.484      ; 2.419      ;
; 2.419 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.106      ; 2.055      ;
; 2.427 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.276      ; 2.233      ;
; 2.427 ; mux21:mux|ouD[1]          ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.512      ; 2.469      ;
; 2.430 ; mux21:mux|ouD[10]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.509      ; 2.469      ;
; 2.433 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.273      ; 2.236      ;
; 2.439 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.126      ; 2.095      ;
; 2.441 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.267      ; 2.238      ;
; 2.447 ; mux21:mux|ouD[9]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.509      ; 2.486      ;
; 2.464 ; mux21:mux|ouD[13]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.515      ; 2.509      ;
; 2.470 ; mux21:mux|ouD[12]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.515      ; 2.515      ;
; 2.472 ; mux21:mux|ouD[10]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.517      ; 2.519      ;
; 2.482 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.124      ; 2.136      ;
; 2.484 ; mux21:mux|ouD[13]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.672      ; 2.686      ;
; 2.487 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.274      ; 2.291      ;
; 2.489 ; mux21:mux|ouD[9]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.517      ; 2.536      ;
; 2.490 ; mux21:mux|ouD[12]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.672      ; 2.692      ;
; 2.505 ; mux21:mux|ouD[12]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.672      ; 2.707      ;
; 2.506 ; mux21:mux|ouD[11]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.509      ; 2.545      ;
; 2.512 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.242      ; 2.284      ;
; 2.515 ; mux21:mux|ouD[6]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.664      ; 2.709      ;
; 2.517 ; Stack:stack1|ou_stckD[17] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.330      ; 2.377      ;
; 2.542 ; mux21:mux|ouD[10]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.669      ; 2.741      ;
; 2.547 ; mux21:mux|ouD[6]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.509      ; 2.586      ;
; 2.548 ; mux21:mux|ouD[11]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.517      ; 2.595      ;
; 2.549 ; mux21:mux|ouD[7]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.509      ; 2.588      ;
; 2.552 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.249      ; 2.331      ;
; 2.559 ; mux21:mux|ouD[9]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.669      ; 2.758      ;
; 2.560 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.269      ; 2.359      ;
; 2.565 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.337      ; 2.432      ;
; 2.573 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.269      ; 2.372      ;
; 2.573 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.278      ; 2.381      ;
; 2.579 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.273      ; 2.382      ;
; 2.585 ; Stack:stack1|ou_stckD[15] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.487      ; 2.602      ;
; 2.589 ; mux21:mux|ouD[6]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.517      ; 2.636      ;
; 2.591 ; mux21:mux|ouD[6]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.665      ; 2.786      ;
; 2.591 ; mux21:mux|ouD[7]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.517      ; 2.638      ;
; 2.593 ; mux21:mux|ouD[7]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.665      ; 2.788      ;
; 2.596 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.109      ; 2.235      ;
; 2.599 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.119      ; 2.248      ;
; 2.599 ; mux21:mux|ouD[10]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.515      ; 2.644      ;
; 2.602 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.182      ; 2.314      ;
; 2.605 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.281      ; 2.416      ;
; 2.616 ; mux21:mux|ouD[9]          ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.515      ; 2.661      ;
; 2.618 ; mux21:mux|ouD[11]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.669      ; 2.817      ;
; 2.619 ; mux21:mux|ouD[10]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.672      ; 2.821      ;
; 2.634 ; mux21:mux|ouD[10]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.672      ; 2.836      ;
; 2.635 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.118      ; 2.283      ;
; 2.635 ; mux41:mux1|out_data[3]    ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.337      ; 2.502      ;
; 2.636 ; mux21:mux|ouD[9]          ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.672      ; 2.838      ;
; 2.637 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.116      ; 2.283      ;
; 2.640 ; mux21:mux|ouD[5]          ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.665      ; 2.835      ;
; 2.640 ; mux21:mux|ouD[14]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.330      ; 2.500      ;
; 2.643 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.112      ; 2.285      ;
; 2.644 ; Stack:stack1|ou_stckD[7]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.423      ; 2.597      ;
; 2.644 ; mux21:mux|ouD[4]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.664      ; 2.838      ;
; 2.644 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.190      ; 2.364      ;
; 2.646 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.338      ; 2.514      ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|en_alu    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_inc    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ac     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ir     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ma     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_md     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_mem    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_pc     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_stck   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ac     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ir     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ma     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_md     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_md_mem ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_mem    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_pc     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_stck   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[10]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[11]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[12]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[13]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[14]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[15]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[8]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[9]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][7]    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:cb|en_alu'                                                          ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[10]|datac         ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[13]|datac         ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[15]|datac         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[11]|datac         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[12]|datac         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[3]|datac          ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[5]|datac          ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[7]|datac          ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[9]|datac          ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[10]           ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[15]           ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[11]           ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[12]           ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[3]            ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[5]            ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[7]            ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[9]            ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[13]           ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[6]|datac          ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[8]|datac          ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[6]            ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[8]            ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[2]|datad          ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[4]|datad          ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[16]|datad         ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[1]|datad          ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[17]|datad         ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|inclk[0] ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|outclk   ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[0]|datad          ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[14]|datad         ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[0]            ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[14]           ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[17]           ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[16]           ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[1]            ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[2]            ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[4]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu|q                ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[2]            ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[4]            ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[1]            ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[16]           ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[17]           ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[0]            ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[14]           ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[0]|datad          ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[14]|datad         ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[16]|datad         ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[17]|datad         ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|inclk[0] ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|outclk   ;
; 0.517 ; 0.517        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[1]|datad          ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[2]|datad          ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[4]|datad          ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[8]            ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[6]            ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[13]           ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[8]|datac          ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[6]|datac          ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[3]            ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[10]           ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[11]           ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[12]           ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[15]           ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[5]            ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[7]            ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[9]            ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[3]|datac          ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[10]|datac         ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[11]|datac         ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[12]|datac         ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[13]|datac         ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[15]|datac         ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[5]|datac          ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[7]|datac          ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[9]|datac          ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.210 ; 6.602 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.542 ; -0.840 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LEDout[*]   ; clk        ; 7.154 ; 7.152 ; Rise       ; clk             ;
;  LEDout[0]  ; clk        ; 6.635 ; 6.640 ; Rise       ; clk             ;
;  LEDout[1]  ; clk        ; 6.095 ; 6.029 ; Rise       ; clk             ;
;  LEDout[2]  ; clk        ; 6.772 ; 6.889 ; Rise       ; clk             ;
;  LEDout[3]  ; clk        ; 5.542 ; 5.540 ; Rise       ; clk             ;
;  LEDout[4]  ; clk        ; 5.535 ; 5.533 ; Rise       ; clk             ;
;  LEDout[5]  ; clk        ; 5.502 ; 5.478 ; Rise       ; clk             ;
;  LEDout[6]  ; clk        ; 5.527 ; 5.512 ; Rise       ; clk             ;
;  LEDout[7]  ; clk        ; 5.498 ; 5.491 ; Rise       ; clk             ;
;  LEDout[8]  ; clk        ; 5.543 ; 5.537 ; Rise       ; clk             ;
;  LEDout[9]  ; clk        ; 5.551 ; 5.534 ; Rise       ; clk             ;
;  LEDout[10] ; clk        ; 5.428 ; 5.397 ; Rise       ; clk             ;
;  LEDout[11] ; clk        ; 5.150 ; 5.106 ; Rise       ; clk             ;
;  LEDout[12] ; clk        ; 7.154 ; 7.152 ; Rise       ; clk             ;
;  LEDout[13] ; clk        ; 6.489 ; 6.467 ; Rise       ; clk             ;
;  LEDout[14] ; clk        ; 5.143 ; 5.107 ; Rise       ; clk             ;
;  LEDout[15] ; clk        ; 5.110 ; 5.070 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LEDout[*]   ; clk        ; 5.008 ; 4.967 ; Rise       ; clk             ;
;  LEDout[0]  ; clk        ; 6.478 ; 6.483 ; Rise       ; clk             ;
;  LEDout[1]  ; clk        ; 5.959 ; 5.895 ; Rise       ; clk             ;
;  LEDout[2]  ; clk        ; 6.658 ; 6.775 ; Rise       ; clk             ;
;  LEDout[3]  ; clk        ; 5.429 ; 5.427 ; Rise       ; clk             ;
;  LEDout[4]  ; clk        ; 5.423 ; 5.420 ; Rise       ; clk             ;
;  LEDout[5]  ; clk        ; 5.392 ; 5.367 ; Rise       ; clk             ;
;  LEDout[6]  ; clk        ; 5.416 ; 5.401 ; Rise       ; clk             ;
;  LEDout[7]  ; clk        ; 5.388 ; 5.381 ; Rise       ; clk             ;
;  LEDout[8]  ; clk        ; 5.431 ; 5.425 ; Rise       ; clk             ;
;  LEDout[9]  ; clk        ; 5.439 ; 5.422 ; Rise       ; clk             ;
;  LEDout[10] ; clk        ; 5.313 ; 5.281 ; Rise       ; clk             ;
;  LEDout[11] ; clk        ; 5.046 ; 5.002 ; Rise       ; clk             ;
;  LEDout[12] ; clk        ; 6.970 ; 6.966 ; Rise       ; clk             ;
;  LEDout[13] ; clk        ; 6.333 ; 6.310 ; Rise       ; clk             ;
;  LEDout[14] ; clk        ; 5.040 ; 5.004 ; Rise       ; clk             ;
;  LEDout[15] ; clk        ; 5.008 ; 4.967 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.405 ; -6249.608     ;
; ControlBlock:cb|en_alu ; -2.636 ; -44.206       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.092 ; 0.000         ;
; ControlBlock:cb|en_alu ; 0.957 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -3107.337      ;
; ControlBlock:cb|en_alu ; 0.356  ; 0.000          ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.405 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[13][14] ; clk          ; clk         ; 1.000        ; -0.297     ; 4.115      ;
; -3.321 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[9]     ; clk          ; clk         ; 1.000        ; 0.032      ; 4.360      ;
; -3.249 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[9]     ; clk          ; clk         ; 1.000        ; 0.032      ; 4.288      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.245 ; ControlBlock:cb|wr_mem ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.123     ; 4.129      ;
; -3.238 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][16] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.310      ;
; -3.238 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][17] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.310      ;
; -3.238 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][15] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.310      ;
; -3.238 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][14] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.310      ;
; -3.238 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][13] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.310      ;
; -3.238 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][12] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.310      ;
; -3.238 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][11] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.310      ;
; -3.238 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][10] ; clk          ; clk         ; 1.000        ; 0.065      ; 4.310      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.225 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.132     ; 4.100      ;
; -3.202 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[6]     ; clk          ; clk         ; 1.000        ; 0.007      ; 4.216      ;
; -3.192 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[41][16] ; clk          ; clk         ; 1.000        ; -0.173     ; 4.026      ;
; -3.192 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[41][17] ; clk          ; clk         ; 1.000        ; -0.173     ; 4.026      ;
; -3.192 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[41][14] ; clk          ; clk         ; 1.000        ; -0.173     ; 4.026      ;
; -3.192 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[41][11] ; clk          ; clk         ; 1.000        ; -0.173     ; 4.026      ;
; -3.185 ; MAR:mar1|ou_MAR[2]     ; Memory:mem|outD[16]    ; clk          ; clk         ; 1.000        ; 0.136      ; 4.328      ;
; -3.184 ; MAR:mar1|ou_MAR[2]     ; Memory:mem|outD[1]     ; clk          ; clk         ; 1.000        ; 0.132      ; 4.323      ;
; -3.181 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[13]    ; clk          ; clk         ; 1.000        ; 0.094      ; 4.282      ;
; -3.158 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|outD[14]    ; clk          ; clk         ; 1.000        ; -0.137     ; 4.028      ;
; -3.157 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[15]    ; clk          ; clk         ; 1.000        ; 0.037      ; 4.201      ;
; -3.155 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|outD[4]     ; clk          ; clk         ; 1.000        ; 0.026      ; 4.188      ;
; -3.149 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|outD[1]     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.072      ;
; -3.148 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[0]     ; clk          ; clk         ; 1.000        ; -0.001     ; 4.154      ;
; -3.139 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[6]     ; clk          ; clk         ; 1.000        ; 0.007      ; 4.153      ;
; -3.139 ; MAR:mar1|ou_MAR[1]     ; Memory:mem|outD[14]    ; clk          ; clk         ; 1.000        ; 0.079      ; 4.225      ;
; -3.138 ; MAR:mar1|ou_MAR[5]     ; Memory:mem|outD[13]    ; clk          ; clk         ; 1.000        ; 0.094      ; 4.239      ;
; -3.131 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[59][16] ; clk          ; clk         ; 1.000        ; -0.133     ; 4.005      ;
; -3.131 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[59][15] ; clk          ; clk         ; 1.000        ; -0.133     ; 4.005      ;
; -3.131 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[59][17] ; clk          ; clk         ; 1.000        ; -0.133     ; 4.005      ;
; -3.131 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[59][13] ; clk          ; clk         ; 1.000        ; -0.133     ; 4.005      ;
; -3.131 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[59][12] ; clk          ; clk         ; 1.000        ; -0.133     ; 4.005      ;
; -3.131 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[59][11] ; clk          ; clk         ; 1.000        ; -0.133     ; 4.005      ;
; -3.131 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[59][9]  ; clk          ; clk         ; 1.000        ; -0.133     ; 4.005      ;
; -3.131 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|Mem[59][8]  ; clk          ; clk         ; 1.000        ; -0.133     ; 4.005      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.128 ; MAR:mar1|ou_MAR[9]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.014      ;
; -3.121 ; MAR:mar1|ou_MAR[3]     ; Memory:mem|outD[0]     ; clk          ; clk         ; 1.000        ; -0.115     ; 4.013      ;
; -3.119 ; Memory:mem|Mem[34][9]  ; Memory:mem|outD[9]     ; clk          ; clk         ; 1.000        ; 0.136      ; 4.262      ;
; -3.116 ; Memory:mem|Mem[35][9]  ; Memory:mem|outD[9]     ; clk          ; clk         ; 1.000        ; 0.158      ; 4.281      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][14] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][13] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][12] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][11] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][10] ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][9]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][6]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][8]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][1]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][7]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][2]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][4]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.115 ; MAR:mar1|ou_MAR[8]     ; Memory:mem|Mem[49][5]  ; clk          ; clk         ; 1.000        ; -0.121     ; 4.001      ;
; -3.113 ; Memory:mem|Mem[47][13] ; Memory:mem|outD[13]    ; clk          ; clk         ; 1.000        ; 0.011      ; 4.131      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][0]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][9]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][8]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][6]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][1]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][2]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][7]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][5]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
; -3.111 ; MAR:mar1|ou_MAR[4]     ; Memory:mem|Mem[68][3]  ; clk          ; clk         ; 1.000        ; 0.091      ; 4.209      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControlBlock:cb|en_alu'                                                                                  ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node          ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; -2.636 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.200      ; 2.817      ;
; -2.626 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.313      ; 2.920      ;
; -2.618 ; mux21:mux|ouD[8]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.493      ; 3.099      ;
; -2.596 ; mux21:mux|ouD[8]         ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.489      ; 3.072      ;
; -2.580 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.242      ; 2.866      ;
; -2.562 ; mux21:mux|ouD[8]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.491      ; 3.033      ;
; -2.554 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.201      ; 2.736      ;
; -2.552 ; mux21:mux|ouD[8]         ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.469      ; 3.002      ;
; -2.544 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.314      ; 2.839      ;
; -2.534 ; mux21:mux|ouD[8]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.489      ; 3.010      ;
; -2.532 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.129      ; 2.705      ;
; -2.524 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 2.736      ;
; -2.514 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.839      ;
; -2.502 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.220      ; 2.709      ;
; -2.494 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.313      ; 2.788      ;
; -2.492 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.812      ;
; -2.483 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.313      ; 2.777      ;
; -2.468 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.222      ; 2.670      ;
; -2.464 ; mux21:mux|ouD[8]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.395      ; 2.820      ;
; -2.460 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.313      ; 2.754      ;
; -2.458 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.335      ; 2.773      ;
; -2.457 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.302      ; 2.747      ;
; -2.447 ; ControlBlock:cb|aluop[0] ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.123      ; 2.614      ;
; -2.446 ; mux21:mux|ouD[8]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.493      ; 3.085      ;
; -2.440 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.220      ; 2.647      ;
; -2.436 ; mux21:mux|ouD[8]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.399      ; 2.883      ;
; -2.436 ; mux21:mux|ouD[8]         ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.486      ; 2.905      ;
; -2.435 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.298      ; 2.720      ;
; -2.434 ; mux21:mux|ouD[8]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.400      ; 2.876      ;
; -2.430 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.750      ;
; -2.422 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.313      ; 2.716      ;
; -2.416 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.313      ; 2.710      ;
; -2.412 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.314      ; 2.707      ;
; -2.401 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.300      ; 2.681      ;
; -2.401 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.314      ; 2.696      ;
; -2.394 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.330      ; 2.705      ;
; -2.382 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.707      ;
; -2.381 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.300      ; 2.661      ;
; -2.378 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.314      ; 2.673      ;
; -2.373 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.298      ; 2.658      ;
; -2.371 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.696      ;
; -2.370 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.126      ; 2.457      ;
; -2.368 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.313      ; 2.662      ;
; -2.366 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.298      ; 2.651      ;
; -2.364 ; mux21:mux|ouD[0]         ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.398      ; 2.806      ;
; -2.362 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.244      ; 2.647      ;
; -2.360 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.680      ;
; -2.360 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.239      ; 2.560      ;
; -2.356 ; Stack:stack1|ou_stckD[6] ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.313      ; 2.650      ;
; -2.353 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.298      ; 2.638      ;
; -2.352 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.224      ; 2.722      ;
; -2.349 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.669      ;
; -2.348 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.673      ;
; -2.342 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.130      ; 2.520      ;
; -2.342 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.217      ; 2.542      ;
; -2.342 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.825      ;
; -2.340 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.314      ; 2.635      ;
; -2.340 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.131      ; 2.513      ;
; -2.332 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.300      ; 2.612      ;
; -2.332 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.243      ; 2.623      ;
; -2.332 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.330      ; 2.645      ;
; -2.330 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.244      ; 2.616      ;
; -2.326 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.646      ;
; -2.326 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.335      ; 2.641      ;
; -2.316 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.217      ; 2.514      ;
; -2.315 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.335      ; 2.630      ;
; -2.311 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.246      ; 2.701      ;
; -2.310 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.635      ;
; -2.304 ; mux41:mux1|out_data[10]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.298      ; 2.589      ;
; -2.304 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.629      ;
; -2.303 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.204      ; 2.468      ;
; -2.300 ; Stack:stack1|ou_stckD[9] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.384      ; 2.672      ;
; -2.298 ; Stack:stack1|ou_stckD[5] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.618      ;
; -2.292 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.335      ; 2.607      ;
; -2.290 ; ControlBlock:cb|aluop[1] ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.107      ; 2.441      ;
; -2.288 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.608      ;
; -2.287 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.607      ;
; -2.286 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.314      ; 2.581      ;
; -2.285 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.216      ; 2.488      ;
; -2.285 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.302      ; 2.733      ;
; -2.284 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.131      ; 2.456      ;
; -2.283 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.327      ; 2.591      ;
; -2.283 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.204      ; 2.448      ;
; -2.282 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.602      ;
; -2.278 ; Stack:stack1|ou_stckD[9] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.380      ; 2.645      ;
; -2.275 ; ControlBlock:cb|re_stck  ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.127      ; 2.443      ;
; -2.275 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.208      ; 2.531      ;
; -2.275 ; Stack:stack1|ou_stckD[1] ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.329      ; 2.591      ;
; -2.273 ; mux41:mux1|out_data[9]   ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.209      ; 2.524      ;
; -2.265 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.302      ; 2.713      ;
; -2.264 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.333      ; 2.584      ;
; -2.259 ; Stack:stack1|ou_stckD[0] ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.240      ; 2.540      ;
; -2.256 ; Stack:stack1|ou_stckD[4] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.581      ;
; -2.255 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.208      ; 2.511      ;
; -2.254 ; Stack:stack1|ou_stckD[2] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.335      ; 2.569      ;
; -2.253 ; mux41:mux1|out_data[11]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.209      ; 2.504      ;
; -2.251 ; Stack:stack1|ou_stckD[3] ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.330      ; 2.562      ;
; -2.248 ; Stack:stack1|ou_stckD[7] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.335      ; 2.563      ;
; -2.244 ; Stack:stack1|ou_stckD[6] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.337      ; 2.569      ;
; -2.244 ; Stack:stack1|ou_stckD[9] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; 0.500        ; 0.382      ; 2.606      ;
+--------+--------------------------+------------------+--------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+
; 0.092 ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu    ; ControlBlock:cb|en_alu ; clk         ; 0.000        ; 1.688      ; 1.999      ;
; 0.200 ; mux21:mux|ouD[10]         ; LEDout[10]~reg0           ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; ControlBlock:cb|re_ac     ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|wr_ac     ; ControlBlock:cb|wr_ac     ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|count[3]  ; ControlBlock:cb|count[3]  ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Stack:stack1|SP[0]        ; Stack:stack1|SP[0]        ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|re_md     ; ControlBlock:cb|re_md     ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Stack:stack1|SP[1]        ; Stack:stack1|SP[1]        ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|wr_md_mem ; ControlBlock:cb|wr_md_mem ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|wr_stck   ; ControlBlock:cb|wr_stck   ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|pc_inc    ; ControlBlock:cb|pc_inc    ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|wr_mem    ; ControlBlock:cb|wr_mem    ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|re_ma     ; ControlBlock:cb|re_ma     ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.202 ; mux21:mux|ouD[1]          ; LEDout[1]~reg0            ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.233 ; MAR:mar1|MAR[12]          ; MAR:mar1|ou_MAR[12]       ; clk                    ; clk         ; 0.000        ; -0.004     ; 0.313      ;
; 0.284 ; MAR:mar1|MAR[5]           ; MAR:mar1|ou_MAR[5]        ; clk                    ; clk         ; 0.000        ; -0.052     ; 0.316      ;
; 0.343 ; MAR:mar1|MAR[4]           ; MAR:mar1|ou_MAR[4]        ; clk                    ; clk         ; 0.000        ; -0.052     ; 0.375      ;
; 0.345 ; MAR:mar1|MAR[3]           ; MAR:mar1|ou_MAR[3]        ; clk                    ; clk         ; 0.000        ; 0.058      ; 0.487      ;
; 0.366 ; mux21:mux|ouD[13]         ; LEDout[13]~reg0           ; clk                    ; clk         ; 0.000        ; 0.239      ; 0.689      ;
; 0.369 ; ControlBlock:cb|re_ir     ; ControlBlock:cb|re_ir     ; clk                    ; clk         ; 0.000        ; 0.023      ; 0.476      ;
; 0.371 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|re_pc     ; clk                    ; clk         ; 0.000        ; 0.024      ; 0.479      ;
; 0.377 ; mux21:mux|opcode[0]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.506      ;
; 0.380 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|wr_pc     ; clk                    ; clk         ; 0.000        ; 0.024      ; 0.488      ;
; 0.387 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_stck   ; clk                    ; clk         ; 0.000        ; 0.200      ; 0.671      ;
; 0.393 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[11]       ; clk                    ; clk         ; 0.000        ; 0.148      ; 0.625      ;
; 0.395 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_md     ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.504      ;
; 0.399 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|wr_pc     ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.715      ;
; 0.404 ; MAR:mar1|MAR[6]           ; MAR:mar1|ou_MAR[6]        ; clk                    ; clk         ; 0.000        ; -0.052     ; 0.436      ;
; 0.412 ; mux21:mux|ouD[15]         ; LEDout[15]~reg0           ; clk                    ; clk         ; 0.000        ; -0.171     ; 0.325      ;
; 0.428 ; MAR:mar1|ou_MAR[0]        ; Memory:mem|outD[13]       ; clk                    ; clk         ; 0.000        ; 0.310      ; 0.822      ;
; 0.449 ; ControlBlock:cb|count[2]  ; ControlBlock:cb|aluop[1]  ; clk                    ; clk         ; 0.000        ; -0.083     ; 0.450      ;
; 0.459 ; Stack:stack1|Stack~2      ; Stack:stack1|ou_stckD[2]  ; clk                    ; clk         ; 0.000        ; 0.010      ; 0.553      ;
; 0.471 ; ControlBlock:cb|re_mem    ; ControlBlock:cb|re_mem    ; clk                    ; clk         ; 0.000        ; 0.024      ; 0.579      ;
; 0.472 ; mux21:mux|ouD[14]         ; LEDout[14]~reg0           ; clk                    ; clk         ; 0.000        ; -0.171     ; 0.385      ;
; 0.480 ; ControlBlock:cb|wr_ir     ; ControlBlock:cb|wr_ir     ; clk                    ; clk         ; 0.000        ; 0.024      ; 0.588      ;
; 0.490 ; Stack:stack1|Stack~10     ; Stack:stack1|ou_stckD[10] ; clk                    ; clk         ; 0.000        ; -0.092     ; 0.482      ;
; 0.491 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|count[0]  ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.600      ;
; 0.508 ; ControlBlock:cb|wr_ma     ; ControlBlock:cb|wr_ma     ; clk                    ; clk         ; 0.000        ; 0.022      ; 0.614      ;
; 0.509 ; Stack:stack1|Stack~11     ; Stack:stack1|ou_stckD[11] ; clk                    ; clk         ; 0.000        ; -0.092     ; 0.501      ;
; 0.510 ; ControlBlock:cb|count[1]  ; ControlBlock:cb|count[1]  ; clk                    ; clk         ; 0.000        ; 0.024      ; 0.618      ;
; 0.513 ; mux21:mux|opcode[2]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.642      ;
; 0.521 ; mux21:mux|ouD[12]         ; LEDout[12]~reg0           ; clk                    ; clk         ; 0.000        ; 0.169      ; 0.774      ;
; 0.522 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|re_stck   ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.631      ;
; 0.532 ; ControlBlock:cb|count[3]  ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.641      ;
; 0.533 ; mux41:mux1|PC[1]          ; mux41:mux1|PC[1]          ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.642      ;
; 0.539 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[13]       ; clk                    ; clk         ; 0.000        ; 0.204      ; 0.827      ;
; 0.552 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|re_pc     ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.553 ; ControlBlock:cb|count[0]  ; ControlBlock:cb|count[1]  ; clk                    ; clk         ; 0.000        ; 0.232      ; 0.869      ;
; 0.559 ; Stack:stack1|Stack~48     ; Stack:stack1|ou_stckD[12] ; clk                    ; clk         ; 0.000        ; -0.106     ; 0.537      ;
; 0.560 ; mux21:mux|opcode[1]       ; ControlBlock:cb|re_ac     ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.689      ;
; 0.565 ; Stack:stack1|Stack~12     ; Stack:stack1|ou_stckD[12] ; clk                    ; clk         ; 0.000        ; -0.092     ; 0.557      ;
; 0.569 ; mux41:mux1|PC[9]          ; mux41:mux1|PC[9]          ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.678      ;
; 0.571 ; ALU:alu1|out[17]          ; Memory:mem|Mem[63][17]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.154     ; 0.031      ;
; 0.572 ; Stack:stack1|Stack~6      ; Stack:stack1|ou_stckD[6]  ; clk                    ; clk         ; 0.000        ; 0.010      ; 0.666      ;
; 0.572 ; mux41:mux1|PC[12]         ; mux41:mux1|PC[12]         ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.681      ;
; 0.572 ; ALU:alu1|out[16]          ; Memory:mem|Mem[63][16]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.155     ; 0.031      ;
; 0.586 ; Stack:stack1|Stack~4      ; Stack:stack1|ou_stckD[4]  ; clk                    ; clk         ; 0.000        ; 0.010      ; 0.680      ;
; 0.590 ; mux41:mux1|PC[0]          ; mux41:mux1|PC[0]          ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.699      ;
; 0.596 ; ControlBlock:cb|wr_md     ; ControlBlock:cb|wr_md     ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.705      ;
; 0.597 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[12]       ; clk                    ; clk         ; 0.000        ; 0.117      ; 0.798      ;
; 0.598 ; ControlBlock:cb|wr_pc     ; ControlBlock:cb|wr_pc     ; clk                    ; clk         ; 0.000        ; 0.024      ; 0.706      ;
; 0.600 ; MAR:mar1|ou_MAR[2]        ; Memory:mem|outD[13]       ; clk                    ; clk         ; 0.000        ; 0.310      ; 0.994      ;
; 0.600 ; ALU:alu1|out[0]           ; Memory:mem|Mem[83][0]     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.012     ; 0.202      ;
; 0.608 ; Stack:stack1|Stack~8      ; Stack:stack1|ou_stckD[8]  ; clk                    ; clk         ; 0.000        ; -0.030     ; 0.662      ;
; 0.608 ; Stack:stack1|Stack~45     ; Stack:stack1|ou_stckD[9]  ; clk                    ; clk         ; 0.000        ; -0.106     ; 0.586      ;
; 0.617 ; mux21:mux|opcode[2]       ; ControlBlock:cb|count[3]  ; clk                    ; clk         ; 0.000        ; 0.045      ; 0.746      ;
; 0.622 ; MAR:mar1|ou_MAR[0]        ; Memory:mem|outD[17]       ; clk                    ; clk         ; 0.000        ; 0.273      ; 0.979      ;
; 0.626 ; Stack:stack1|Stack~47     ; Stack:stack1|ou_stckD[11] ; clk                    ; clk         ; 0.000        ; -0.106     ; 0.604      ;
; 0.632 ; ALU:alu1|out[8]           ; Stack:stack1|Stack~44     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.215     ; 0.031      ;
; 0.634 ; MAR:mar1|MAR[0]           ; MAR:mar1|ou_MAR[0]        ; clk                    ; clk         ; 0.000        ; -0.158     ; 0.560      ;
; 0.637 ; ALU:alu1|out[14]          ; Memory:mem|Mem[13][14]    ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.220     ; 0.031      ;
; 0.639 ; mux41:mux1|PC[10]         ; mux41:mux1|out_data[10]   ; clk                    ; clk         ; 0.000        ; -0.060     ; 0.663      ;
; 0.641 ; ControlBlock:cb|count[3]  ; ControlBlock:cb|wr_ma     ; clk                    ; clk         ; 0.000        ; -0.047     ; 0.678      ;
; 0.642 ; MAR:mar1|MAR[1]           ; MAR:mar1|ou_MAR[1]        ; clk                    ; clk         ; 0.000        ; -0.158     ; 0.568      ;
; 0.643 ; Stack:stack1|Stack~26     ; Stack:stack1|ou_stckD[8]  ; clk                    ; clk         ; 0.000        ; -0.007     ; 0.720      ;
; 0.648 ; ControlBlock:cb|count[2]  ; ControlBlock:cb|re_pc     ; clk                    ; clk         ; 0.000        ; 0.065      ; 0.797      ;
; 0.654 ; Stack:stack1|Stack~25     ; Stack:stack1|ou_stckD[7]  ; clk                    ; clk         ; 0.000        ; 0.157      ; 0.895      ;
; 0.664 ; mux21:mux|ouD[6]          ; LEDout[6]~reg0            ; clk                    ; clk         ; 0.000        ; -0.094     ; 0.654      ;
; 0.666 ; mux21:mux|opcode[2]       ; ControlBlock:cb|wr_ac     ; clk                    ; clk         ; 0.000        ; -0.021     ; 0.729      ;
; 0.671 ; MAR:mar1|ou_MAR[6]        ; Memory:mem|outD[10]       ; clk                    ; clk         ; 0.000        ; -0.039     ; 0.716      ;
; 0.671 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[17]   ; clk                    ; clk         ; 0.000        ; 0.008      ; 0.763      ;
; 0.672 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[14]   ; clk                    ; clk         ; 0.000        ; 0.008      ; 0.764      ;
; 0.673 ; Memory:mem|outD[15]       ; mux41:mux1|MD[15]         ; clk                    ; clk         ; 0.000        ; 0.004      ; 0.761      ;
; 0.673 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[15]   ; clk                    ; clk         ; 0.000        ; 0.008      ; 0.765      ;
; 0.673 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[13]   ; clk                    ; clk         ; 0.000        ; 0.008      ; 0.765      ;
; 0.674 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[16]   ; clk                    ; clk         ; 0.000        ; 0.008      ; 0.766      ;
; 0.678 ; ControlBlock:cb|count[3]  ; ControlBlock:cb|count[2]  ; clk                    ; clk         ; 0.000        ; 0.075      ; 0.837      ;
; 0.681 ; ControlBlock:cb|count[2]  ; ControlBlock:cb|count[3]  ; clk                    ; clk         ; 0.000        ; 0.064      ; 0.829      ;
; 0.681 ; ALU:alu1|out[6]           ; Stack:stack1|Stack~42     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.264     ; 0.031      ;
; 0.682 ; Stack:stack1|Stack~40     ; Stack:stack1|ou_stckD[4]  ; clk                    ; clk         ; 0.000        ; 0.130      ; 0.896      ;
; 0.684 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[12]   ; clk                    ; clk         ; 0.000        ; -0.023     ; 0.745      ;
; 0.685 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[11]   ; clk                    ; clk         ; 0.000        ; -0.023     ; 0.746      ;
; 0.686 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[10]   ; clk                    ; clk         ; 0.000        ; -0.023     ; 0.747      ;
; 0.686 ; ControlBlock:cb|re_md     ; mux41:mux1|out_data[9]    ; clk                    ; clk         ; 0.000        ; -0.023     ; 0.747      ;
; 0.689 ; mux41:mux1|PC[0]          ; mux41:mux1|PC[1]          ; clk                    ; clk         ; 0.000        ; 0.025      ; 0.798      ;
; 0.690 ; ALU:alu1|out[12]          ; Stack:stack1|Stack~30     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.273     ; 0.031      ;
; 0.690 ; ALU:alu1|out[11]          ; Stack:stack1|Stack~29     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.273     ; 0.031      ;
; 0.692 ; Stack:stack1|Stack~7      ; Stack:stack1|ou_stckD[7]  ; clk                    ; clk         ; 0.000        ; -0.030     ; 0.746      ;
; 0.692 ; ALU:alu1|out[15]          ; Stack:stack1|Stack~33     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.275     ; 0.031      ;
; 0.694 ; ALU:alu1|out[13]          ; Stack:stack1|Stack~31     ; ControlBlock:cb|en_alu ; clk         ; -0.500       ; -0.277     ; 0.031      ;
+-------+---------------------------+---------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControlBlock:cb|en_alu'                                                                                   ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node          ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+
; 0.957 ; mux21:mux|ouD[7]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.616      ; 1.103      ;
; 1.035 ; mux41:mux1|out_data[6]    ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.388      ; 0.953      ;
; 1.117 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.337      ; 0.984      ;
; 1.121 ; mux41:mux1|out_data[1]    ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.301      ; 0.952      ;
; 1.145 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.307      ; 0.982      ;
; 1.148 ; mux21:mux|ouD[6]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.601      ; 1.279      ;
; 1.149 ; mux21:mux|ouD[3]          ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.615      ; 1.294      ;
; 1.155 ; mux21:mux|ouD[4]          ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.530      ; 1.215      ;
; 1.156 ; mux41:mux1|out_data[2]    ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.304      ; 0.990      ;
; 1.162 ; mux21:mux|ouD[2]          ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.527      ; 1.219      ;
; 1.170 ; mux21:mux|ouD[9]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.617      ; 1.317      ;
; 1.220 ; mux41:mux1|out_data[17]   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.313      ; 1.063      ;
; 1.224 ; mux41:mux1|out_data[3]    ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.392      ; 1.146      ;
; 1.256 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.352      ; 1.138      ;
; 1.266 ; mux21:mux|ouD[10]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.624      ; 1.420      ;
; 1.267 ; mux41:mux1|out_data[7]    ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.403      ; 1.200      ;
; 1.273 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.351      ; 1.154      ;
; 1.283 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.248      ; 1.061      ;
; 1.296 ; Stack:stack1|ou_stckD[13] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.520      ; 1.346      ;
; 1.309 ; mux21:mux|ouD[12]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.621      ; 1.460      ;
; 1.317 ; mux21:mux|ouD[13]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.624      ; 1.471      ;
; 1.318 ; Stack:stack1|ou_stckD[6]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.451      ; 1.299      ;
; 1.333 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.357      ; 1.220      ;
; 1.337 ; mux21:mux|ouD[13]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.522      ; 1.389      ;
; 1.339 ; mux41:mux1|out_data[5]    ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.404      ; 1.273      ;
; 1.339 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.360      ; 1.229      ;
; 1.339 ; mux41:mux1|out_data[14]   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.309      ; 1.178      ;
; 1.340 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.366      ; 1.236      ;
; 1.344 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.336      ; 1.210      ;
; 1.344 ; Stack:stack1|ou_stckD[10] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.520      ; 1.394      ;
; 1.350 ; mux21:mux|ouD[12]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.522      ; 1.402      ;
; 1.371 ; Stack:stack1|ou_stckD[14] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.418      ; 1.319      ;
; 1.376 ; mux41:mux1|out_data[13]   ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.411      ; 1.317      ;
; 1.378 ; mux21:mux|ouD[11]         ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.621      ; 1.529      ;
; 1.385 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.258      ; 1.173      ;
; 1.386 ; mux21:mux|ouD[13]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.528      ; 1.444      ;
; 1.391 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.242      ; 1.163      ;
; 1.391 ; Stack:stack1|ou_stckD[11] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.517      ; 1.438      ;
; 1.394 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.344      ; 1.268      ;
; 1.395 ; mux41:mux1|out_data[16]   ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.315      ; 1.240      ;
; 1.399 ; mux21:mux|ouD[12]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.528      ; 1.457      ;
; 1.411 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.264      ; 1.205      ;
; 1.413 ; mux41:mux1|out_data[8]    ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.386      ; 1.329      ;
; 1.415 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.360      ; 1.305      ;
; 1.432 ; mux21:mux|ouD[10]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.522      ; 1.484      ;
; 1.433 ; mux21:mux|ouD[1]          ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.524      ; 1.487      ;
; 1.436 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.341      ; 1.307      ;
; 1.444 ; mux21:mux|ouD[9]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.522      ; 1.496      ;
; 1.447 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.264      ; 1.241      ;
; 1.455 ; Stack:stack1|ou_stckD[17] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.422      ; 1.407      ;
; 1.460 ; mux21:mux|ouD[13]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.526      ; 1.516      ;
; 1.461 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.343      ; 1.334      ;
; 1.463 ; mux21:mux|ouD[11]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.522      ; 1.515      ;
; 1.467 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.262      ; 1.259      ;
; 1.473 ; mux21:mux|ouD[12]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.526      ; 1.529      ;
; 1.474 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.343      ; 1.347      ;
; 1.475 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.335      ; 1.340      ;
; 1.475 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.353      ; 1.358      ;
; 1.475 ; mux21:mux|ouD[12]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.624      ; 1.629      ;
; 1.475 ; mux21:mux|ouD[13]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.623      ; 1.628      ;
; 1.481 ; mux21:mux|ouD[10]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.528      ; 1.539      ;
; 1.487 ; mux21:mux|ouD[10]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.621      ; 1.638      ;
; 1.488 ; mux21:mux|ouD[12]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.623      ; 1.641      ;
; 1.490 ; mux21:mux|ouD[6]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.616      ; 1.636      ;
; 1.493 ; mux21:mux|ouD[9]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.528      ; 1.551      ;
; 1.499 ; Stack:stack1|ou_stckD[15] ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.519      ; 1.548      ;
; 1.499 ; mux21:mux|ouD[9]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.621      ; 1.650      ;
; 1.512 ; mux21:mux|ouD[11]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.528      ; 1.570      ;
; 1.514 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.266      ; 1.310      ;
; 1.514 ; mux21:mux|ouD[7]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.522      ; 1.566      ;
; 1.518 ; mux21:mux|ouD[11]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.621      ; 1.669      ;
; 1.519 ; mux21:mux|ouD[6]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.522      ; 1.571      ;
; 1.521 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.357      ; 1.408      ;
; 1.528 ; mux21:mux|ouD[14]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.445      ; 1.503      ;
; 1.531 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.337      ; 1.398      ;
; 1.532 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.268      ; 1.330      ;
; 1.536 ; mux21:mux|ouD[7]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.617      ; 1.683      ;
; 1.537 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.337      ; 1.404      ;
; 1.538 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.272      ; 1.340      ;
; 1.541 ; mux21:mux|ouD[6]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.617      ; 1.688      ;
; 1.542 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.246      ; 1.318      ;
; 1.543 ; mux41:mux1|out_data[4]    ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.393      ; 1.466      ;
; 1.546 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.266      ; 1.342      ;
; 1.549 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.269      ; 1.348      ;
; 1.549 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.359      ; 1.438      ;
; 1.549 ; mux21:mux|ouD[15]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.546      ; 1.625      ;
; 1.549 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.365      ; 1.444      ;
; 1.551 ; ControlBlock:cb|re_stck   ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.366      ; 1.447      ;
; 1.553 ; ControlBlock:cb|aluop[0]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.263      ; 1.346      ;
; 1.554 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.321      ; 1.405      ;
; 1.555 ; mux21:mux|ouD[10]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.526      ; 1.611      ;
; 1.557 ; mux21:mux|ouD[10]         ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.624      ; 1.711      ;
; 1.558 ; Stack:stack1|ou_stckD[7]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.466      ; 1.554      ;
; 1.559 ; Stack:stack1|ou_stckD[1]  ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.374      ; 1.463      ;
; 1.561 ; mux21:mux|ouD[5]          ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.617      ; 1.708      ;
; 1.562 ; mux21:mux|ouD[9]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.624      ; 1.716      ;
; 1.563 ; mux21:mux|ouD[7]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.528      ; 1.621      ;
; 1.565 ; mux41:mux1|out_data[16]   ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.313      ; 1.408      ;
; 1.567 ; ControlBlock:cb|aluop[1]  ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.341      ; 1.438      ;
; 1.567 ; mux21:mux|ouD[9]          ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|en_alu ; -0.500       ; 0.526      ; 1.623      ;
+-------+---------------------------+------------------+--------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                      ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|en_alu    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_inc    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ac     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ir     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_ma     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_md     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_mem    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_pc     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|re_stck   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ac     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ir     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_ma     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_md     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_md_mem ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_mem    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_pc     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|wr_stck   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[10]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[11]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[12]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[13]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[14]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[15]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[8]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDout[9]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|ou_MAR[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[0][9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Memory:mem|Mem[100][7]    ;
+--------+--------------+----------------+------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:cb|en_alu'                                                          ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[3]            ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[11]           ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[12]           ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[15]           ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[5]            ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[7]            ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[9]            ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[10]           ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[13]           ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[3]|datac          ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[11]|datac         ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[12]|datac         ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[15]|datac         ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[5]|datac          ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[7]|datac          ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[9]|datac          ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[10]|datac         ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[13]|datac         ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[6]            ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[8]            ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[6]|datac          ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[8]|datac          ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[4]|datad          ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[1]|datad          ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[2]|datad          ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[16]|datad         ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[17]|datad         ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[0]|datad          ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[14]|datad         ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[4]            ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[1]            ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[2]            ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[16]           ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[17]           ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[0]            ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[14]           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|inclk[0] ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu|q                ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|inclk[0] ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; cb|en_alu~clkctrl|outclk   ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[0]            ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[14]           ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[16]           ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[17]           ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[1]            ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[2]            ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[4]            ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[0]|datad          ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[14]|datad         ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[16]|datad         ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[17]|datad         ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[1]|datad          ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[2]|datad          ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[4]|datad          ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[6]|datac          ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[8]|datac          ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[6]            ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[8]            ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[11]|datac         ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[12]|datac         ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[15]|datac         ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[3]|datac          ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[10]|datac         ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[13]|datac         ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[5]|datac          ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[7]|datac          ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; ControlBlock:cb|en_alu ; Rise       ; alu1|out[9]|datac          ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[11]           ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[12]           ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[15]           ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[3]            ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[10]           ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[13]           ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[5]            ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[7]            ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|en_alu ; Fall       ; ALU:alu1|out[9]            ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.058 ; 4.850 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.440 ; -0.977 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LEDout[*]   ; clk        ; 4.396 ; 4.606 ; Rise       ; clk             ;
;  LEDout[0]  ; clk        ; 4.126 ; 4.249 ; Rise       ; clk             ;
;  LEDout[1]  ; clk        ; 3.759 ; 3.841 ; Rise       ; clk             ;
;  LEDout[2]  ; clk        ; 4.233 ; 4.453 ; Rise       ; clk             ;
;  LEDout[3]  ; clk        ; 3.396 ; 3.479 ; Rise       ; clk             ;
;  LEDout[4]  ; clk        ; 3.411 ; 3.469 ; Rise       ; clk             ;
;  LEDout[5]  ; clk        ; 3.381 ; 3.438 ; Rise       ; clk             ;
;  LEDout[6]  ; clk        ; 3.405 ; 3.463 ; Rise       ; clk             ;
;  LEDout[7]  ; clk        ; 3.399 ; 3.450 ; Rise       ; clk             ;
;  LEDout[8]  ; clk        ; 3.419 ; 3.482 ; Rise       ; clk             ;
;  LEDout[9]  ; clk        ; 3.419 ; 3.479 ; Rise       ; clk             ;
;  LEDout[10] ; clk        ; 3.296 ; 3.348 ; Rise       ; clk             ;
;  LEDout[11] ; clk        ; 3.107 ; 3.164 ; Rise       ; clk             ;
;  LEDout[12] ; clk        ; 4.396 ; 4.606 ; Rise       ; clk             ;
;  LEDout[13] ; clk        ; 4.021 ; 4.131 ; Rise       ; clk             ;
;  LEDout[14] ; clk        ; 3.119 ; 3.174 ; Rise       ; clk             ;
;  LEDout[15] ; clk        ; 3.086 ; 3.139 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LEDout[*]   ; clk        ; 3.022 ; 3.072 ; Rise       ; clk             ;
;  LEDout[0]  ; clk        ; 4.026 ; 4.143 ; Rise       ; clk             ;
;  LEDout[1]  ; clk        ; 3.674 ; 3.752 ; Rise       ; clk             ;
;  LEDout[2]  ; clk        ; 4.162 ; 4.378 ; Rise       ; clk             ;
;  LEDout[3]  ; clk        ; 3.326 ; 3.405 ; Rise       ; clk             ;
;  LEDout[4]  ; clk        ; 3.341 ; 3.396 ; Rise       ; clk             ;
;  LEDout[5]  ; clk        ; 3.312 ; 3.366 ; Rise       ; clk             ;
;  LEDout[6]  ; clk        ; 3.335 ; 3.391 ; Rise       ; clk             ;
;  LEDout[7]  ; clk        ; 3.330 ; 3.379 ; Rise       ; clk             ;
;  LEDout[8]  ; clk        ; 3.349 ; 3.409 ; Rise       ; clk             ;
;  LEDout[9]  ; clk        ; 3.350 ; 3.406 ; Rise       ; clk             ;
;  LEDout[10] ; clk        ; 3.223 ; 3.272 ; Rise       ; clk             ;
;  LEDout[11] ; clk        ; 3.041 ; 3.096 ; Rise       ; clk             ;
;  LEDout[12] ; clk        ; 4.280 ; 4.480 ; Rise       ; clk             ;
;  LEDout[13] ; clk        ; 3.921 ; 4.026 ; Rise       ; clk             ;
;  LEDout[14] ; clk        ; 3.054 ; 3.107 ; Rise       ; clk             ;
;  LEDout[15] ; clk        ; 3.022 ; 3.072 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+------------+-------+----------+---------+---------------------+
; Clock                   ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -6.298     ; 0.092 ; N/A      ; N/A     ; -3.000              ;
;  ControlBlock:cb|en_alu ; -5.032     ; 0.957 ; N/A      ; N/A     ; 0.356               ;
;  clk                    ; -6.298     ; 0.092 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS         ; -12383.147 ; 0.0   ; 0.0      ; 0.0     ; -3107.337           ;
;  ControlBlock:cb|en_alu ; -85.005    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk                    ; -12298.142 ; 0.000 ; N/A      ; N/A     ; -3107.337           ;
+-------------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.949 ; 7.491 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.440 ; -0.840 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LEDout[*]   ; clk        ; 7.550 ; 7.620 ; Rise       ; clk             ;
;  LEDout[0]  ; clk        ; 6.960 ; 7.039 ; Rise       ; clk             ;
;  LEDout[1]  ; clk        ; 6.361 ; 6.378 ; Rise       ; clk             ;
;  LEDout[2]  ; clk        ; 6.997 ; 7.163 ; Rise       ; clk             ;
;  LEDout[3]  ; clk        ; 5.761 ; 5.796 ; Rise       ; clk             ;
;  LEDout[4]  ; clk        ; 5.763 ; 5.787 ; Rise       ; clk             ;
;  LEDout[5]  ; clk        ; 5.722 ; 5.737 ; Rise       ; clk             ;
;  LEDout[6]  ; clk        ; 5.747 ; 5.778 ; Rise       ; clk             ;
;  LEDout[7]  ; clk        ; 5.710 ; 5.754 ; Rise       ; clk             ;
;  LEDout[8]  ; clk        ; 5.764 ; 5.808 ; Rise       ; clk             ;
;  LEDout[9]  ; clk        ; 5.774 ; 5.790 ; Rise       ; clk             ;
;  LEDout[10] ; clk        ; 5.654 ; 5.677 ; Rise       ; clk             ;
;  LEDout[11] ; clk        ; 5.365 ; 5.365 ; Rise       ; clk             ;
;  LEDout[12] ; clk        ; 7.550 ; 7.620 ; Rise       ; clk             ;
;  LEDout[13] ; clk        ; 6.832 ; 6.862 ; Rise       ; clk             ;
;  LEDout[14] ; clk        ; 5.359 ; 5.362 ; Rise       ; clk             ;
;  LEDout[15] ; clk        ; 5.325 ; 5.322 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LEDout[*]   ; clk        ; 3.022 ; 3.072 ; Rise       ; clk             ;
;  LEDout[0]  ; clk        ; 4.026 ; 4.143 ; Rise       ; clk             ;
;  LEDout[1]  ; clk        ; 3.674 ; 3.752 ; Rise       ; clk             ;
;  LEDout[2]  ; clk        ; 4.162 ; 4.378 ; Rise       ; clk             ;
;  LEDout[3]  ; clk        ; 3.326 ; 3.405 ; Rise       ; clk             ;
;  LEDout[4]  ; clk        ; 3.341 ; 3.396 ; Rise       ; clk             ;
;  LEDout[5]  ; clk        ; 3.312 ; 3.366 ; Rise       ; clk             ;
;  LEDout[6]  ; clk        ; 3.335 ; 3.391 ; Rise       ; clk             ;
;  LEDout[7]  ; clk        ; 3.330 ; 3.379 ; Rise       ; clk             ;
;  LEDout[8]  ; clk        ; 3.349 ; 3.409 ; Rise       ; clk             ;
;  LEDout[9]  ; clk        ; 3.350 ; 3.406 ; Rise       ; clk             ;
;  LEDout[10] ; clk        ; 3.223 ; 3.272 ; Rise       ; clk             ;
;  LEDout[11] ; clk        ; 3.041 ; 3.096 ; Rise       ; clk             ;
;  LEDout[12] ; clk        ; 4.280 ; 4.480 ; Rise       ; clk             ;
;  LEDout[13] ; clk        ; 3.921 ; 4.026 ; Rise       ; clk             ;
;  LEDout[14] ; clk        ; 3.054 ; 3.107 ; Rise       ; clk             ;
;  LEDout[15] ; clk        ; 3.022 ; 3.072 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDout[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 40720    ; 0        ; 0        ; 0        ;
; ControlBlock:cb|en_alu ; clk                    ; 1        ; 2457     ; 0        ; 0        ;
; clk                    ; ControlBlock:cb|en_alu ; 0        ; 0        ; 828      ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 40720    ; 0        ; 0        ; 0        ;
; ControlBlock:cb|en_alu ; clk                    ; 1        ; 2457     ; 0        ; 0        ;
; clk                    ; ControlBlock:cb|en_alu ; 0        ; 0        ; 828      ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2565  ; 2565 ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 22 12:19:05 2012
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "alu1|out[0]|combout" is a latch
    Warning (335094): Node "alu1|out[16]|combout" is a latch
    Warning (335094): Node "alu1|out[17]|combout" is a latch
    Warning (335094): Node "alu1|out[15]|combout" is a latch
    Warning (335094): Node "alu1|out[6]|combout" is a latch
    Warning (335094): Node "alu1|out[1]|combout" is a latch
    Warning (335094): Node "alu1|out[14]|combout" is a latch
    Warning (335094): Node "alu1|out[13]|combout" is a latch
    Warning (335094): Node "alu1|out[2]|combout" is a latch
    Warning (335094): Node "alu1|out[3]|combout" is a latch
    Warning (335094): Node "alu1|out[4]|combout" is a latch
    Warning (335094): Node "alu1|out[12]|combout" is a latch
    Warning (335094): Node "alu1|out[5]|combout" is a latch
    Warning (335094): Node "alu1|out[11]|combout" is a latch
    Warning (335094): Node "alu1|out[10]|combout" is a latch
    Warning (335094): Node "alu1|out[9]|combout" is a latch
    Warning (335094): Node "alu1|out[8]|combout" is a latch
    Warning (335094): Node "alu1|out[7]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ControlBlock:cb|en_alu ControlBlock:cb|en_alu
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.298    -12298.142 clk 
    Info (332119):    -5.032       -85.005 ControlBlock:cb|en_alu 
Info (332146): Worst-case hold slack is 0.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.225         0.000 clk 
    Info (332119):     1.604         0.000 ControlBlock:cb|en_alu 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2588.000 clk 
    Info (332119):     0.395         0.000 ControlBlock:cb|en_alu 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.597    -10898.604 clk 
    Info (332119):    -4.595       -78.143 ControlBlock:cb|en_alu 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.159         0.000 clk 
    Info (332119):     1.669         0.000 ControlBlock:cb|en_alu 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2588.000 clk 
    Info (332119):     0.467         0.000 ControlBlock:cb|en_alu 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|en_alu}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|en_alu}] -hold 0.030
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.405     -6249.608 clk 
    Info (332119):    -2.636       -44.206 ControlBlock:cb|en_alu 
Info (332146): Worst-case hold slack is 0.092
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.092         0.000 clk 
    Info (332119):     0.957         0.000 ControlBlock:cb|en_alu 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -3107.337 clk 
    Info (332119):     0.356         0.000 ControlBlock:cb|en_alu 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 323 megabytes
    Info: Processing ended: Wed Feb 22 12:19:23 2012
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:18


