Fitter report for DE2_TV
Wed Apr 10 13:13:44 2013
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Interconnect Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 10 13:13:44 2013     ;
; Quartus II 64-Bit Version          ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; DE2_TV                                    ;
; Top-level Entity Name              ; DE2_TV                                    ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 1,826 / 33,216 ( 5 % )                    ;
;     Total combinational functions  ; 1,587 / 33,216 ( 5 % )                    ;
;     Dedicated logic registers      ; 1,050 / 33,216 ( 3 % )                    ;
; Total registers                    ; 1050                                      ;
; Total pins                         ; 426 / 475 ( 90 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 53,184 / 483,840 ( 11 % )                 ;
; Embedded Multiplier 9-bit elements ; 18 / 70 ( 26 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C8                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM                        ; Normal                         ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; LVTTL                          ;                                ;
; Auto Packed Registers                                                      ; Normal                         ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                             ; Off                            ;
; Perform Register Duplication for Performance                               ; On                             ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                             ; Off                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   9.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                                          ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; BTN_a~8                                                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; BTN_a~16                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; BTN_a~24                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; BTN_a~25                                                                                                                                                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; BTN_a~26                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; BTN_a~27                                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Add4~1                                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~0                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~0_OTERM113                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~0_RTM0115                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~0_RTM0115                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~1                                                                                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~1_OTERM109                                                                                                                      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~1_RTM0111                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~1_RTM0111                                                                                                                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~2                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal5~2_RTM0110                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal7~0                                                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Equal7~0_RTM0114                                                                                                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor8                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~0_OTERM117     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_OTERM77      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_RTM079       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_RTM079       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~2_OTERM89      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~3_OTERM93      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~4_OTERM85      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~5              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~5_RTM078       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~14_OTERM107                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~16                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~16_OTERM105                                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor8                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~0_OTERM119     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_OTERM81      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_RTM083       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_RTM083       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~2_OTERM91      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~3_OTERM95      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~4_OTERM87      ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~5              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~5_RTM082       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~14_OTERM99                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~16                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~16_OTERM97                                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor8                      ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]_OTERM73          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]_OTERM75          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]_OTERM69          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]_OTERM71_OTERM121 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]_OTERM71_OTERM123 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]_OTERM71_OTERM125 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]_OTERM9           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]_OTERM1           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]_OTERM3           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]_OTERM5           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[0]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[1]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[2]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[0]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[1]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[2]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_1~14_OTERM103                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_1~16                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_1~16_OTERM101                                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Selector11~0                                                                                                                           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; Sdram_Control_4Port:u6|Selector11~1                                                                                                                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[624]~78                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[624]~79                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[625]~85                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[625]~86                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[626]~83                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[626]~84                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[627]~81                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[627]~82                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[628]~76                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[628]~77                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[629]~74                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[629]~75                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[630]~71                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[630]~72                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[631]~34                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[631]~35                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[632]~32                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[632]~33                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[632]~33_RTM066                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[633]~30                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[633]~31                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[633]~31_RTM062                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[634]~28                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[634]~29                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[635]~26                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[635]~27                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[636]~24                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[636]~25                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[636]~25_RTM054                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[637]~22                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[637]~23                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[638]~20                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[638]~21                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[638]~21_RTM048                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[639]~18                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[639]~19                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[639]~19_RTM044                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[640]~16                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[640]~17                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[641]~14                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[641]~15                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[641]~15_RTM038                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[642]~12                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[642]~13                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[642]~13_RTM034                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[643]~10                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[643]~11                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[643]~11_RTM030                                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[644]~8                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[644]~9                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[645]~6                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[645]~7                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[646]~4                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[646]~5                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[646]~5_RTM022                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[647]~2                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[647]~3                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[647]~3_RTM018                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[648]~0                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[648]~0_RTM012                                        ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[648]~1                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[650]~94                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[650]~95                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[651]~80                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[651]~93                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[652]~91                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[652]~92                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[653]~89                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[653]~90                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[654]~87                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[654]~88                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[657]~73                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[658]~69                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[659]~66                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[660]~64                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[661]~62                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[662]~60                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[663]~58                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[664]~56                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[665]~54                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[666]~52                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[667]~50                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[668]~48                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[669]~46                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[670]~44                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[671]~42                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[672]~40                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[673]~38                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[674]~36                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[8]~0_OTERM65                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[8]~0_RTM067                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[8]~0_RTM067                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[8]~1                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[9]~2_OTERM61                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[9]~2_RTM063                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[9]~2_RTM063                             ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[10]~4_OTERM59                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[11]~6_OTERM57                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[12]~8_OTERM53                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[12]~8_RTM055                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[12]~8_RTM055                            ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[13]~10_OTERM51                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[14]~12_OTERM47                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[14]~12_RTM049                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[14]~12_RTM049                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[15]~14_OTERM43                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[15]~14_RTM045                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[15]~14_RTM045                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[16]~16_OTERM41                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[17]~18_OTERM37                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[17]~18_RTM039                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[17]~18_RTM039                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[18]~20_OTERM33                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[18]~20_RTM035                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[18]~20_RTM035                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[19]~22_OTERM29                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[19]~22_RTM031                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[19]~22_RTM031                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[20]~24_OTERM27                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[21]~26_OTERM25                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[22]~28_OTERM21                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[22]~28_RTM023                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[22]~28_RTM023                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[23]~30_OTERM17                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[23]~30_RTM019                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[23]~30_RTM019                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[24]~32_OTERM15                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[25]~34_OTERM11                          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[25]~34_RTM013                           ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[25]~34_RTM013                           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[1]~44                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[2]~50                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[3]~48                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[4]~46                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[5]~42                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[6]~40                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[7]~38                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[8]~0                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_26_result_int[1]~46                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_26_result_int[2]~44                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_26_result_int[3]~42                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_26_result_int[4]~40                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_26_result_int[5]~38                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3183 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3183 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3177    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/fpganes/cam_to_vga/DE2_TV.pin.


+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                             ;
+---------------------------------------------+-----------------------------------------------------------------------------------+
; Total logic elements                        ; 1,826 / 33,216 ( 5 % )                                                            ;
;     -- Combinational with no register       ; 776                                                                               ;
;     -- Register only                        ; 239                                                                               ;
;     -- Combinational with a register        ; 811                                                                               ;
;                                             ;                                                                                   ;
; Logic element usage by number of LUT inputs ;                                                                                   ;
;     -- 4 input functions                    ; 593                                                                               ;
;     -- 3 input functions                    ; 446                                                                               ;
;     -- <=2 input functions                  ; 548                                                                               ;
;     -- Register only                        ; 239                                                                               ;
;                                             ;                                                                                   ;
; Logic elements by mode                      ;                                                                                   ;
;     -- normal mode                          ; 987                                                                               ;
;     -- arithmetic mode                      ; 600                                                                               ;
;                                             ;                                                                                   ;
; Total registers*                            ; 1,050 / 34,593 ( 3 % )                                                            ;
;     -- Dedicated logic registers            ; 1,050 / 33,216 ( 3 % )                                                            ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                                                                 ;
;                                             ;                                                                                   ;
; Total LABs:  partially or completely used   ; 153 / 2,076 ( 7 % )                                                               ;
; User inserted logic elements                ; 0                                                                                 ;
; Virtual pins                                ; 0                                                                                 ;
; I/O pins                                    ; 426 / 475 ( 90 % )                                                                ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                                                   ;
; Global signals                              ; 11                                                                                ;
; M4Ks                                        ; 16 / 105 ( 15 % )                                                                 ;
; Total block memory bits                     ; 53,184 / 483,840 ( 11 % )                                                         ;
; Total block memory implementation bits      ; 73,728 / 483,840 ( 15 % )                                                         ;
; Embedded Multiplier 9-bit elements          ; 18 / 70 ( 26 % )                                                                  ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                    ;
; Global clocks                               ; 11 / 16 ( 69 % )                                                                  ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                     ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                     ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                     ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                                                                      ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 8%                                                                      ;
; Maximum fan-out node                        ; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 410                                                                               ;
; Highest non-global fan-out signal           ; TD_CLK                                                                            ;
; Highest non-global fan-out                  ; 136                                                                               ;
; Total fan-out                               ; 8862                                                                              ;
; Average fan-out                             ; 2.70                                                                              ;
+---------------------------------------------+-----------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1826 / 33216 ( 5 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 776                  ; 0                              ;
;     -- Register only                        ; 239                  ; 0                              ;
;     -- Combinational with a register        ; 811                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 593                  ; 0                              ;
;     -- 3 input functions                    ; 446                  ; 0                              ;
;     -- <=2 input functions                  ; 548                  ; 0                              ;
;     -- Register only                        ; 239                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 987                  ; 0                              ;
;     -- arithmetic mode                      ; 600                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1050                 ; 0                              ;
;     -- Dedicated logic registers            ; 1050 / 33216 ( 3 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 153 / 2076 ( 7 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 426                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 18 / 70 ( 25 % )     ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 53184                ; 0                              ;
; Total RAM block bits                        ; 73728                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 16 / 105 ( 15 % )    ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 8 / 20 ( 40 % )      ; 3 / 20 ( 15 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 426                  ; 1                              ;
;     -- Registered Input Connections         ; 424                  ; 0                              ;
;     -- Output Connections                   ; 1                    ; 426                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 9299                 ; 430                            ;
;     -- Registered Connections               ; 4214                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 427                            ;
;     -- hard_block:auto_generated_inst       ; 427                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 49                   ; 1                              ;
;     -- Output Ports                         ; 218                  ; 3                              ;
;     -- Bidir Ports                          ; 159                  ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT  ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[13] ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[14] ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[16] ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[17] ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[5]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[6]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[7]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[8]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DPDT_SW[9]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT    ; B21   ; 4        ; 59           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK   ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IRDA_RXD    ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; G26   ; 5        ; 65           ; 27           ; 1           ; 113                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OSC_27      ; D13   ; 3        ; 31           ; 36           ; 3           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OSC_50      ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ0   ; F6    ; 2        ; 0            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ1   ; E5    ; 2        ; 0            ; 34           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT0    ; B3    ; 2        ; 0            ; 34           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT1    ; C3    ; 2        ; 0            ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK     ; D26   ; 5        ; 65           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT     ; C24   ; 5        ; 65           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK         ; D14   ; 4        ; 33           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS         ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI         ; B14   ; 4        ; 33           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_CLK      ; C16   ; 4        ; 37           ; 36           ; 0           ; 136                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0]  ; J9    ; 3        ; 5            ; 36           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1]  ; E8    ; 3        ; 7            ; 36           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2]  ; H8    ; 3        ; 7            ; 36           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3]  ; H10   ; 3        ; 7            ; 36           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4]  ; G9    ; 3        ; 7            ; 36           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5]  ; F9    ; 3        ; 9            ; 36           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6]  ; D7    ; 3        ; 9            ; 36           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7]  ; C7    ; 3        ; 9            ; 36           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS       ; D5    ; 3        ; 5            ; 36           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS       ; K9    ; 3        ; 5            ; 36           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD    ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRDA_TXD      ; AE24  ; 6        ; 65           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[0]  ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[1]  ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[2]  ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[3]  ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[4]  ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[5]  ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[6]  ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[7]  ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_GREEN[8]  ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[0]    ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[10]   ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[11]   ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[12]   ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[13]   ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[14]   ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[15]   ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[16]   ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[17]   ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[1]    ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[2]    ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[3]    ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[4]    ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[5]    ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[6]    ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[7]    ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[8]    ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RED[9]    ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK0_N   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK1_N   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_FSPEED    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_LSPEED    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                       ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u6|command:command1|OE ; -                   ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; I2C_SDAT      ; B6    ; 3        ; 3            ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; I2C_AV_Config:u1|I2C_Controller:u0|SDO     ; -                   ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[0]   ; F4    ; 2        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[10]  ; K6    ; 2        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[11]  ; K5    ; 2        ; 0            ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[12]  ; G4    ; 2        ; 0            ; 30           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[13]  ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[14]  ; J6    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[1]   ; D2    ; 2        ; 0            ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[2]   ; D1    ; 2        ; 0            ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[3]   ; F7    ; 2        ; 0            ; 32           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[4]   ; J5    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[5]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[6]   ; J7    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[7]   ; H6    ; 2        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[8]   ; E2    ; 2        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; OTG_DATA[9]   ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_DAT        ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_DAT3       ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 29 / 58 ( 50 % )  ; 3.3V          ; --           ;
; 5        ; 56 / 65 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 56 / 59 ( 95 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; DPDT_SW[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; AA13     ; 192        ; 7        ; LED_RED[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LED_RED[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LED_GREEN[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LED_RED[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; DPDT_SW[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LED_RED[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LED_RED[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LED_RED[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LED_RED[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; DPDT_SW[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LED_RED[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LED_RED[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LED_RED[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LED_RED[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LED_RED[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LED_RED[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; DPDT_SW[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LED_RED[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LED_GREEN[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LED_RED[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; IRDA_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; IRDA_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LED_RED[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; DPDT_SW[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LED_GREEN[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LED_RED[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; OTG_DACK1_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 3          ; 2        ; OTG_INT0                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; DPDT_SW[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; OTG_DACK0_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 7          ; 2        ; OTG_INT1                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; DPDT_SW[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C16      ; 418        ; 4        ; TD_CLK                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; OSC_27                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; D17      ; 403        ; 4        ; ENET_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; OTG_DREQ1                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; OTG_FSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; OTG_DREQ0                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F14      ; 425        ; 4        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; OTG_LSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; DPDT_SW[10]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; OSC_50                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; DPDT_SW[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; DPDT_SW[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; DPDT_SW[11]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; DPDT_SW[12]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; DPDT_SW[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; DPDT_SW[13]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; DPDT_SW[14]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; DPDT_SW[15]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LED_GREEN[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LED_GREEN[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; DPDT_SW[16]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; DPDT_SW[17]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LED_GREEN[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LED_GREEN[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LED_GREEN[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LED_RED[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LED_GREEN[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                ;
+----------------------------------+-------------------------------------------------------------------------+
; Name                             ; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------------------------------------+
; SDC pin name                     ; u6|sdram_pll1|altpll_component|pll                                      ;
; PLL mode                         ; Normal                                                                  ;
; Compensate clock                 ; clock0                                                                  ;
; Compensated input/output pins    ; --                                                                      ;
; Self reset on gated loss of lock ; Off                                                                     ;
; Gate lock counter                ; --                                                                      ;
; Input frequency 0                ; 27.0 MHz                                                                ;
; Input frequency 1                ; --                                                                      ;
; Nominal PFD frequency            ; 27.0 MHz                                                                ;
; Nominal VCO frequency            ; 540.0 MHz                                                               ;
; VCO post scale                   ; --                                                                      ;
; VCO multiply                     ; --                                                                      ;
; VCO divide                       ; --                                                                      ;
; Freq min lock                    ; 25.0 MHz                                                                ;
; Freq max lock                    ; 50.0 MHz                                                                ;
; M VCO Tap                        ; 5                                                                       ;
; M Initial                        ; 2                                                                       ;
; M value                          ; 20                                                                      ;
; N value                          ; 1                                                                       ;
; Preserve PLL counter order       ; Off                                                                     ;
; PLL location                     ; PLL_3                                                                   ;
; Inclk0 signal                    ; OSC_27                                                                  ;
; Inclk1 signal                    ; --                                                                      ;
; Inclk0 signal type               ; Dedicated Pin                                                           ;
; Inclk1 signal type               ; --                                                                      ;
+----------------------------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------+
; Name                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                              ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------+
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 1   ; 108.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; 2       ; 5       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk1 ; clock1       ; 4    ; 1   ; 108.0 MHz        ; -117 (-3009 ps) ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; 1       ; 0       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk2 ; clock2       ; 20   ; 29  ; 18.62 MHz        ; 0 (0 ps)        ; 50/50      ; C1      ; 29            ; 15/14 Odd  ; 2       ; 5       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                               ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_TV                                          ; 1826 (138)  ; 1050 (44)                 ; 0 (0)         ; 53184       ; 16   ; 18           ; 0       ; 9         ; 426  ; 0            ; 776 (86)     ; 239 (0)           ; 811 (47)         ; |DE2_TV                                                                                                                                                           ;              ;
;    |AUDIO_DAC_ADC:u12|                           ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |DE2_TV|AUDIO_DAC_ADC:u12                                                                                                                                         ;              ;
;    |DIV:u5|                                      ; 61 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 10 (0)           ; |DE2_TV|DIV:u5                                                                                                                                                    ;              ;
;       |lpm_divide:lpm_divide_component|          ; 61 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 10 (0)           ; |DE2_TV|DIV:u5|lpm_divide:lpm_divide_component                                                                                                                    ;              ;
;          |lpm_divide_d6t:auto_generated|         ; 61 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 10 (0)           ; |DE2_TV|DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated                                                                                      ;              ;
;             |sign_div_unsign_3li:divider|        ; 61 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 10 (0)           ; |DE2_TV|DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider                                                          ;              ;
;                |alt_u_div_p1g:divider|           ; 61 (61)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 10 (10)          ; |DE2_TV|DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider                                    ;              ;
;    |HexDigit:H0|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|HexDigit:H0                                                                                                                                               ;              ;
;    |HexDigit:H1|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|HexDigit:H1                                                                                                                                               ;              ;
;    |HexDigit:H2|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|HexDigit:H2                                                                                                                                               ;              ;
;    |HexDigit:H3|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|HexDigit:H3                                                                                                                                               ;              ;
;    |I2C_AV_Config:u1|                            ; 176 (121)   ; 73 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (77)     ; 7 (0)             ; 66 (44)          ; |DE2_TV|I2C_AV_Config:u1                                                                                                                                          ;              ;
;       |I2C_Controller:u0|                        ; 55 (55)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 7 (7)             ; 22 (22)          ; |DE2_TV|I2C_AV_Config:u1|I2C_Controller:u0                                                                                                                        ;              ;
;    |ITU_656_Decoder:u4|                          ; 94 (94)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 44 (44)           ; 36 (36)          ; |DE2_TV|ITU_656_Decoder:u4                                                                                                                                        ;              ;
;    |Line_Buffer:u10|                             ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 10208       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_TV|Line_Buffer:u10                                                                                                                                           ;              ;
;       |altshift_taps:altshift_taps_component|    ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 10208       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_TV|Line_Buffer:u10|altshift_taps:altshift_taps_component                                                                                                     ;              ;
;          |shift_taps_k0r:auto_generated|         ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 10208       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_TV|Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated                                                                       ;              ;
;             |altsyncram_q0c1:altsyncram2|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10208       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2                                           ;              ;
;             |cntr_hpf:cntr1|                     ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |DE2_TV|Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1                                                        ;              ;
;                |cmpr_ldc:cmpr5|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5                                         ;              ;
;    |Line_Buffer:u11|                             ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 10208       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_TV|Line_Buffer:u11                                                                                                                                           ;              ;
;       |altshift_taps:altshift_taps_component|    ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 10208       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_TV|Line_Buffer:u11|altshift_taps:altshift_taps_component                                                                                                     ;              ;
;          |shift_taps_k0r:auto_generated|         ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 10208       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |DE2_TV|Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated                                                                       ;              ;
;             |altsyncram_q0c1:altsyncram2|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10208       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2                                           ;              ;
;             |cntr_hpf:cntr1|                     ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |DE2_TV|Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1                                                        ;              ;
;                |cmpr_ldc:cmpr5|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5                                         ;              ;
;    |Reset_Delay:u3|                              ; 33 (33)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 25 (25)          ; |DE2_TV|Reset_Delay:u3                                                                                                                                            ;              ;
;    |Sdram_Control_4Port:u6|                      ; 762 (213)   ; 538 (127)                 ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (86)     ; 178 (22)          ; 360 (105)        ; |DE2_TV|Sdram_Control_4Port:u6                                                                                                                                    ;              ;
;       |Sdram_PLL:sdram_pll1|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1                                                                                                               ;              ;
;          |altpll:altpll_component|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component                                                                                       ;              ;
;       |Sdram_RD_FIFO:read_fifo1|                 ; 130 (0)     ; 97 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 48 (0)            ; 49 (0)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1                                                                                                           ;              ;
;          |dcfifo:dcfifo_component|               ; 130 (0)     ; 97 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 48 (0)            ; 49 (0)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                   ;              ;
;             |dcfifo_iep1:auto_generated|         ; 130 (36)    ; 97 (23)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (12)      ; 48 (20)           ; 49 (4)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated                                                        ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                        ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                        ;              ;
;                |a_graycounter_egc:wrptr_gp|      ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 14 (14)          ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp                             ;              ;
;                |a_graycounter_o96:rdptr_g1p|     ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p                            ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                             ;              ;
;                   |dffpipe_pe9:dffpipe18|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18       ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                             ;              ;
;                   |dffpipe_qe9:dffpipe22|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22       ;              ;
;                |altsyncram_h2c1:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram                               ;              ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14  ;              ;
;                |cmpr_536:rdempty_eq_comp|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:rdempty_eq_comp                               ;              ;
;                |cmpr_536:wrfull_eq_comp|         ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp                                ;              ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr                                     ;              ;
;       |Sdram_RD_FIFO:read_fifo2|                 ; 131 (0)     ; 97 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 49 (0)            ; 48 (0)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2                                                                                                           ;              ;
;          |dcfifo:dcfifo_component|               ; 131 (0)     ; 97 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 49 (0)            ; 48 (0)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                   ;              ;
;             |dcfifo_iep1:auto_generated|         ; 131 (34)    ; 97 (23)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (12)      ; 49 (18)           ; 48 (4)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated                                                        ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                        ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                        ;              ;
;                |a_graycounter_egc:wrptr_gp|      ; 25 (25)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 4 (4)             ; 13 (13)          ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp                             ;              ;
;                |a_graycounter_o96:rdptr_g1p|     ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p                            ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                             ;              ;
;                   |dffpipe_pe9:dffpipe18|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18       ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 8 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                             ;              ;
;                   |dffpipe_qe9:dffpipe22|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 8 (8)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22       ;              ;
;                |altsyncram_h2c1:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram                               ;              ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14  ;              ;
;                |cmpr_536:rdempty_eq_comp|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:rdempty_eq_comp                               ;              ;
;                |cmpr_536:wrfull_eq_comp|         ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp                                ;              ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr                                     ;              ;
;       |Sdram_WR_FIFO:write_fifo1|                ; 124 (0)     ; 97 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 42 (0)            ; 55 (0)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1                                                                                                          ;              ;
;          |dcfifo:dcfifo_component|               ; 124 (0)     ; 97 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 42 (0)            ; 55 (0)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                  ;              ;
;             |dcfifo_iep1:auto_generated|         ; 124 (36)    ; 97 (23)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (11)      ; 42 (12)           ; 55 (5)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated                                                       ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin| ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                       ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                       ;              ;
;                |a_graycounter_egc:wrptr_gp|      ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp                            ;              ;
;                |a_graycounter_o96:rdptr_g1p|     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p                           ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                            ;              ;
;                   |dffpipe_pe9:dffpipe18|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18      ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                            ;              ;
;                   |dffpipe_qe9:dffpipe22|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22      ;              ;
;                |altsyncram_h2c1:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram                              ;              ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14 ;              ;
;                |cmpr_536:rdempty_eq_comp|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:rdempty_eq_comp                              ;              ;
;                |cmpr_536:wrfull_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp                               ;              ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr                                    ;              ;
;       |Sdram_WR_FIFO:write_fifo2|                ; 22 (0)      ; 16 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 16 (0)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2                                                                                                          ;              ;
;          |dcfifo:dcfifo_component|               ; 22 (0)      ; 16 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 16 (0)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                  ;              ;
;             |dcfifo_iep1:auto_generated|         ; 22 (3)      ; 16 (1)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 16 (2)           ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated                                                       ;              ;
;                |a_graycounter_o96:rdptr_g1p|     ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p                           ;              ;
;                |altsyncram_h2c1:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram                              ;              ;
;                   |altsyncram_drg1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14 ;              ;
;                |dffpipe_ngh:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE2_TV|Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr                                    ;              ;
;       |command:command1|                         ; 62 (62)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 47 (47)          ; |DE2_TV|Sdram_Control_4Port:u6|command:command1                                                                                                                   ;              ;
;       |control_interface:control1|               ; 80 (80)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 40 (40)          ; |DE2_TV|Sdram_Control_4Port:u6|control_interface:control1                                                                                                         ;              ;
;    |TD_Detect:u2|                                ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 9 (9)            ; |DE2_TV|TD_Detect:u2                                                                                                                                              ;              ;
;    |VGA_Ctrl:u9|                                 ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |DE2_TV|VGA_Ctrl:u9                                                                                                                                               ;              ;
;    |YCbCr2RGB:u8|                                ; 281 (119)   ; 170 (90)                  ; 0 (0)         ; 0           ; 0    ; 18           ; 0       ; 9         ; 0    ; 0            ; 111 (29)     ; 0 (0)             ; 170 (90)         ; |DE2_TV|YCbCr2RGB:u8                                                                                                                                              ;              ;
;       |MAC_3:u0|                                 ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u0                                                                                                                                     ;              ;
;          |altmult_add:ALTMULT_ADD_component|     ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component                                                                                                   ;              ;
;             |mult_add_4f74:auto_generated|       ; 54 (54)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 27 (27)          ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated                                                                      ;              ;
;                |ded_mult_ob91:ded_mult1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1                                              ;              ;
;                |ded_mult_ob91:ded_mult2|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2                                              ;              ;
;                |ded_mult_ob91:ded_mult3|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3                                              ;              ;
;       |MAC_3:u1|                                 ; 54 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 26 (0)           ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u1                                                                                                                                     ;              ;
;          |altmult_add:ALTMULT_ADD_component|     ; 54 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 26 (0)           ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component                                                                                                   ;              ;
;             |mult_add_4f74:auto_generated|       ; 54 (54)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 26 (26)          ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated                                                                      ;              ;
;                |ded_mult_ob91:ded_mult1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1                                              ;              ;
;                |ded_mult_ob91:ded_mult2|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2                                              ;              ;
;                |ded_mult_ob91:ded_mult3|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3                                              ;              ;
;       |MAC_3:u2|                                 ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u2                                                                                                                                     ;              ;
;          |altmult_add:ALTMULT_ADD_component|     ; 54 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 27 (0)           ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component                                                                                                   ;              ;
;             |mult_add_4f74:auto_generated|       ; 54 (54)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 27 (27)          ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated                                                                      ;              ;
;                |ded_mult_ob91:ded_mult1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1                                              ;              ;
;                |ded_mult_ob91:ded_mult2|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2                                              ;              ;
;                |ded_mult_ob91:ded_mult3|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TV|YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3                                              ;              ;
;    |YUV422_to_444:u7|                            ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 16 (16)          ; |DE2_TV|YUV422_to_444:u7                                                                                                                                          ;              ;
;    |lpm_divide:Mod0|                             ; 141 (0)     ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 1 (0)             ; 22 (0)           ; |DE2_TV|lpm_divide:Mod0                                                                                                                                           ;              ;
;       |lpm_divide_88m:auto_generated|            ; 141 (0)     ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 1 (0)             ; 22 (0)           ; |DE2_TV|lpm_divide:Mod0|lpm_divide_88m:auto_generated                                                                                                             ;              ;
;          |sign_div_unsign_fnh:divider|           ; 141 (0)     ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 1 (0)             ; 22 (0)           ; |DE2_TV|lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider                                                                                 ;              ;
;             |alt_u_div_06f:divider|              ; 141 (141)   ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (118)    ; 1 (1)             ; 22 (22)          ; |DE2_TV|lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider                                                           ;              ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; FL_DQ[0]      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; OTG_DATA[0]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[1]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[2]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[3]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[4]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[5]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[6]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[7]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[8]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[9]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[10]  ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[11]  ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[12]  ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[13]  ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[14]  ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DATA[15]  ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; LCD_DATA[0]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; LCD_DATA[1]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; LCD_DATA[2]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; LCD_DATA[3]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; LCD_DATA[4]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; LCD_DATA[5]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; LCD_DATA[6]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; LCD_DATA[7]   ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SD_DAT        ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SD_DAT3       ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; SD_CMD        ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; ENET_DATA[0]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[1]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[2]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[3]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[4]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[5]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[6]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[7]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[8]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[9]  ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[10] ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[11] ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[12] ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[13] ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[14] ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_DATA[15] ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; KEY[1]        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; KEY[3]        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[2]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[3]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; DPDT_SW[4]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; DPDT_SW[5]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; DPDT_SW[6]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; DPDT_SW[7]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; DPDT_SW[8]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; DPDT_SW[9]    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; DPDT_SW[10]   ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[11]   ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[12]   ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[13]   ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[14]   ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[15]   ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[16]   ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[17]   ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; LED_RED[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; UART_RXD      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; IRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; IRDA_RXD      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_FSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_LSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_INT0      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_INT1      ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DREQ0     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DREQ1     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; OTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDI           ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; TCK           ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; TCS           ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; PS2_DAT       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; PS2_CLK       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_INT      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --  ;
; OSC_27        ; Input    ; --            ; --            ; --                    ; --  ;
; OSC_50        ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; DPDT_SW[0]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; DPDT_SW[1]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; TD_VS         ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; TD_HS         ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; TD_CLK        ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; TD_DATA[0]    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; TD_DATA[1]    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; TD_DATA[2]    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; TD_DATA[3]    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; TD_DATA[4]    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; TD_DATA[5]    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; TD_DATA[6]    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; TD_DATA[7]    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                            ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FL_DQ[0]                                                                                                                                                                       ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                       ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                       ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                       ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                       ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                       ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                       ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                       ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                    ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[0]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[1]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[2]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[3]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[4]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[5]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[6]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[7]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[8]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[9]                                                                                                                                                                    ;                   ;         ;
; OTG_DATA[10]                                                                                                                                                                   ;                   ;         ;
; OTG_DATA[11]                                                                                                                                                                   ;                   ;         ;
; OTG_DATA[12]                                                                                                                                                                   ;                   ;         ;
; OTG_DATA[13]                                                                                                                                                                   ;                   ;         ;
; OTG_DATA[14]                                                                                                                                                                   ;                   ;         ;
; OTG_DATA[15]                                                                                                                                                                   ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                                    ;                   ;         ;
; LCD_DATA[1]                                                                                                                                                                    ;                   ;         ;
; LCD_DATA[2]                                                                                                                                                                    ;                   ;         ;
; LCD_DATA[3]                                                                                                                                                                    ;                   ;         ;
; LCD_DATA[4]                                                                                                                                                                    ;                   ;         ;
; LCD_DATA[5]                                                                                                                                                                    ;                   ;         ;
; LCD_DATA[6]                                                                                                                                                                    ;                   ;         ;
; LCD_DATA[7]                                                                                                                                                                    ;                   ;         ;
; SD_DAT                                                                                                                                                                         ;                   ;         ;
; SD_DAT3                                                                                                                                                                        ;                   ;         ;
; SD_CMD                                                                                                                                                                         ;                   ;         ;
; ENET_DATA[0]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[1]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[2]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[3]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[4]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[5]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[6]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[7]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[8]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[9]                                                                                                                                                                   ;                   ;         ;
; ENET_DATA[10]                                                                                                                                                                  ;                   ;         ;
; ENET_DATA[11]                                                                                                                                                                  ;                   ;         ;
; ENET_DATA[12]                                                                                                                                                                  ;                   ;         ;
; ENET_DATA[13]                                                                                                                                                                  ;                   ;         ;
; ENET_DATA[14]                                                                                                                                                                  ;                   ;         ;
; ENET_DATA[15]                                                                                                                                                                  ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                    ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                      ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[1]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                      ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[24]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                     ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[0]~feeder                                                                                                                               ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[1]~feeder                                                                                                                               ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[2]~feeder                                                                                                                               ; 1                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[3]~feeder                                                                                                                               ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[4]                                                                                                                                      ; 1                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[5]~feeder                                                                                                                               ; 1                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[6]~feeder                                                                                                                               ; 0                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[7]~feeder                                                                                                                               ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[8]                                                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[9]~feeder                                                                                                                               ; 1                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                    ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[10]~feeder                                                                                                                              ; 0                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                                    ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[11]~feeder                                                                                                                              ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                    ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[12]~feeder                                                                                                                              ; 1                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                    ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[13]                                                                                                                                     ; 1                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                    ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[14]~feeder                                                                                                                              ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                    ;                   ;         ;
;      - Sdram_Control_4Port:u6|mDATAOUT[15]~feeder                                                                                                                              ; 0                 ; 6       ;
; I2C_SDAT                                                                                                                                                                       ;                   ;         ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|Selector4~0                                                                                                                          ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2~2                                                                                                                               ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3~0                                                                                                                               ; 0                 ; 6       ;
; AUD_DACLRCK                                                                                                                                                                    ;                   ;         ;
; AUD_BCLK                                                                                                                                                                       ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                     ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                     ;                   ;         ;
; EXT_CLOCK                                                                                                                                                                      ;                   ;         ;
; KEY[1]                                                                                                                                                                         ;                   ;         ;
; KEY[2]                                                                                                                                                                         ;                   ;         ;
; KEY[3]                                                                                                                                                                         ;                   ;         ;
; DPDT_SW[2]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[3]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[4]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[5]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[6]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[7]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[8]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[9]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[10]                                                                                                                                                                    ;                   ;         ;
; DPDT_SW[11]                                                                                                                                                                    ;                   ;         ;
; DPDT_SW[12]                                                                                                                                                                    ;                   ;         ;
; DPDT_SW[13]                                                                                                                                                                    ;                   ;         ;
; DPDT_SW[14]                                                                                                                                                                    ;                   ;         ;
; DPDT_SW[15]                                                                                                                                                                    ;                   ;         ;
; DPDT_SW[16]                                                                                                                                                                    ;                   ;         ;
; DPDT_SW[17]                                                                                                                                                                    ;                   ;         ;
; UART_RXD                                                                                                                                                                       ;                   ;         ;
; IRDA_RXD                                                                                                                                                                       ;                   ;         ;
; OTG_INT0                                                                                                                                                                       ;                   ;         ;
; OTG_INT1                                                                                                                                                                       ;                   ;         ;
; OTG_DREQ0                                                                                                                                                                      ;                   ;         ;
; OTG_DREQ1                                                                                                                                                                      ;                   ;         ;
; TDI                                                                                                                                                                            ;                   ;         ;
; TCK                                                                                                                                                                            ;                   ;         ;
; TCS                                                                                                                                                                            ;                   ;         ;
; PS2_DAT                                                                                                                                                                        ;                   ;         ;
; PS2_CLK                                                                                                                                                                        ;                   ;         ;
; ENET_INT                                                                                                                                                                       ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                     ;                   ;         ;
; OSC_27                                                                                                                                                                         ;                   ;         ;
; OSC_50                                                                                                                                                                         ;                   ;         ;
; KEY[0]                                                                                                                                                                         ;                   ;         ;
;      - counter_ones[0]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_thousands[0]                                                                                                                                                    ; 0                 ; 6       ;
;      - seconds_thousands[1]                                                                                                                                                    ; 0                 ; 6       ;
;      - seconds_thousands[2]                                                                                                                                                    ; 0                 ; 6       ;
;      - seconds_thousands[3]                                                                                                                                                    ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                          ; 0                 ; 6       ;
;      - seconds_ones[0]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_ones[1]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_ones[2]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_ones[3]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_tens[0]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_tens[1]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_tens[2]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_tens[3]                                                                                                                                                         ; 0                 ; 6       ;
;      - seconds_hundreds[0]                                                                                                                                                     ; 0                 ; 6       ;
;      - seconds_hundreds[1]                                                                                                                                                     ; 0                 ; 6       ;
;      - seconds_hundreds[2]                                                                                                                                                     ; 0                 ; 6       ;
;      - seconds_hundreds[3]                                                                                                                                                     ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[1]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[2]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[3]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[4]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[5]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[6]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[7]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[8]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[9]                                                                                                                                                         ; 0                 ; 6       ;
;      - counter_ones[10]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[11]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[12]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[13]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[14]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[15]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[16]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[17]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[18]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[19]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[20]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[21]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[22]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[23]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[24]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[25]                                                                                                                                                        ; 0                 ; 6       ;
;      - counter_ones[26]                                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[2]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[3]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[4]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[5]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[6]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[7]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[8]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[9]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[10]                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[11]                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[12]                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[13]                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[14]                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[15]                                                                                                                                       ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[1]                                                                                                                                        ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[1]                                                                                                                                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[2]                                                                                                                                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[3]                                                                                                                                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[4]                                                                                                                                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[5]                                                                                                                                           ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_CLK_DIV[0]                                                                                                                                        ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[0]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[1]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[2]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[3]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[4]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[5]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[6]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[7]                                                                                                                                             ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SCLK                                                                                                                                 ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_GO                                                                                                                                                ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|END                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0010                                                                                                                                         ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0001                                                                                                                                         ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|LUT_INDEX[0]                                                                                                                                           ; 0                 ; 6       ;
;      - TD_Detect:u2|TD_Stable                                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SDO                                                                                                                                  ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK1                                                                                                                                 ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK2                                                                                                                                 ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|ACK3                                                                                                                                 ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mSetup_ST.0000                                                                                                                                         ; 0                 ; 6       ;
;      - TD_Detect:u2|Pre_VS                                                                                                                                                     ; 0                 ; 6       ;
;      - BTN_a~23                                                                                                                                                                ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~1                                                                                                                             ; 0                 ; 6       ;
;      - I2C_AV_Config:u1|mI2C_DATA[22]~0                                                                                                                                        ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[25]~34_NEW_REG10                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[24]~32_NEW_REG14                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[23]~30_NEW_REG16                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[22]~28_NEW_REG20                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[21]~26_NEW_REG24                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[20]~24_NEW_REG26                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[19]~22_NEW_REG28                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[18]~20_NEW_REG32                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[17]~18_NEW_REG36                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[16]~16_NEW_REG40                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[15]~14_NEW_REG42                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[14]~12_NEW_REG46                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[13]~10_NEW_REG50                                  ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[12]~8_NEW_REG52                                   ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[11]~6_NEW_REG56                                   ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[10]~4_NEW_REG58                                   ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[9]~2_NEW_REG60                                    ; 0                 ; 6       ;
;      - lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[8]~0_NEW_REG64                                    ; 0                 ; 6       ;
; DPDT_SW[0]                                                                                                                                                                     ;                   ;         ;
; DPDT_SW[1]                                                                                                                                                                     ;                   ;         ;
; TD_VS                                                                                                                                                                          ;                   ;         ;
;      - TD_Detect:u2|Stable_Cont[0]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[1]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[2]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[3]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[4]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[5]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[6]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|Stable_Cont[7]                                                                                                                                             ; 0                 ; 6       ;
;      - TD_Detect:u2|TD_Stable~3                                                                                                                                                ; 0                 ; 6       ;
;      - TD_Detect:u2|Pre_VS~feeder                                                                                                                                              ; 0                 ; 6       ;
; TD_HS                                                                                                                                                                          ;                   ;         ;
;      - TD_Detect:u2|Pre_VS                                                                                                                                                     ; 0                 ; 0       ;
;      - TD_Detect:u2|TD_Stable                                                                                                                                                  ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[0]                                                                                                                                             ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[1]                                                                                                                                             ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[2]                                                                                                                                             ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[3]                                                                                                                                             ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[4]                                                                                                                                             ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[5]                                                                                                                                             ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[6]                                                                                                                                             ; 0                 ; 0       ;
;      - TD_Detect:u2|Stable_Cont[7]                                                                                                                                             ; 0                 ; 0       ;
; TD_CLK                                                                                                                                                                         ;                   ;         ;
;      - ITU_656_Decoder:u4|Data_Valid                                                                                                                                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                            ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]         ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[0]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[1]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[2]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[3]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[4]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[5]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[6]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[7]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[8]                                                                                                                                              ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[9]                                                                                                                                              ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[10]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[11]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[12]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[13]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[14]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[15]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[16]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cont[17]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[0]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[1]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[2]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[3]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[4]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[5]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[6]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[7]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[8]                                                                                                                                             ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[9]                                                                                                                                             ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[10]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[11]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[12]                                                                                                                                            ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[13]                                                                                                                                            ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[14]                                                                                                                                            ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|YCbCr[15]                                                                                                                                            ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Active_Video                                                                                                                                         ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Start                                                                                                                                                ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|FVAL                                                                                                                                                 ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[4]                                  ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFStage[3]                                      ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFStage[2]                                      ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFStage[1]                                      ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFDenominator[2]                                ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFStage[0]                                      ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[3]                                  ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[2]                                  ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[1]                                  ; 0                 ; 0       ;
;      - DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[0]                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                                 ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]         ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]         ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[0]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[0]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[1]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[1]                                                                                                                                                ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[2]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[2]                                                                                                                                                ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[3]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[3]                                                                                                                                                ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[4]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[4]                                                                                                                                                ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[5]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[5]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[6]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[6]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cr[7]                                                                                                                                                ; 1                 ; 0       ;
;      - ITU_656_Decoder:u4|Cb[7]                                                                                                                                                ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[0]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[1]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[8]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[9]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[6]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[7]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[4]                                                  ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[5]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[2]                                                  ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[3]                                                  ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[23]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[22]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[21]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[20]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[19]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[18]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[17]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[16]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[15]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[14]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[13]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[12]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[11]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[10]                                                                                                                                           ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[9]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[8]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[7]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[6]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[5]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[4]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[3]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[2]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[1]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Window[0]                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Pre_Field                                                                                                                                            ; 0                 ; 0       ;
;      - ITU_656_Decoder:u4|Field                                                                                                                                                ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                           ; 0                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                           ; 1                 ; 0       ;
;      - Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                           ; 1                 ; 0       ;
; TD_DATA[0]                                                                                                                                                                     ;                   ;         ;
;      - ITU_656_Decoder:u4|Window[0]                                                                                                                                            ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|YCbCr[8]~feeder                                                                                                                                      ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[0]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[0]~feeder                                                                                                                                         ; 0                 ; 6       ;
; TD_DATA[1]                                                                                                                                                                     ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[9]                                                                                                                                             ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[1]                                                                                                                                            ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[1]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[1]~feeder                                                                                                                                         ; 0                 ; 6       ;
; TD_DATA[2]                                                                                                                                                                     ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[10]                                                                                                                                            ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[2]                                                                                                                                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[2]                                                                                                                                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[2]                                                                                                                                            ; 0                 ; 6       ;
; TD_DATA[3]                                                                                                                                                                     ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[11]                                                                                                                                            ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[3]                                                                                                                                            ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[3]~feeder                                                                                                                                         ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[3]~feeder                                                                                                                                         ; 1                 ; 6       ;
; TD_DATA[4]                                                                                                                                                                     ;                   ;         ;
;      - ITU_656_Decoder:u4|SAV                                                                                                                                                  ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|YCbCr[12]~feeder                                                                                                                                     ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[4]~feeder                                                                                                                                     ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[4]~feeder                                                                                                                                         ; 1                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[4]~feeder                                                                                                                                         ; 1                 ; 6       ;
; TD_DATA[5]                                                                                                                                                                     ;                   ;         ;
;      - ITU_656_Decoder:u4|Window[5]                                                                                                                                            ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|FVAL~0                                                                                                                                               ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|YCbCr[13]~feeder                                                                                                                                     ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[5]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[5]~feeder                                                                                                                                         ; 0                 ; 6       ;
; TD_DATA[6]                                                                                                                                                                     ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[14]                                                                                                                                            ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[6]                                                                                                                                                ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Field~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[6]~feeder                                                                                                                                     ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[6]~feeder                                                                                                                                         ; 0                 ; 6       ;
; TD_DATA[7]                                                                                                                                                                     ;                   ;         ;
;      - ITU_656_Decoder:u4|YCbCr[15]                                                                                                                                            ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Window[7]                                                                                                                                            ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cr[7]~feeder                                                                                                                                         ; 0                 ; 6       ;
;      - ITU_656_Decoder:u4|Cb[7]~feeder                                                                                                                                         ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AUDIO_DAC_ADC:u12|LessThan1~2                                                                                                     ; LCCOMB_X1_Y35_N24  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Equal2~0                                                                                                                          ; LCCOMB_X32_Y12_N2  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Equal3~0                                                                                                                          ; LCCOMB_X64_Y4_N6   ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Equal4~0                                                                                                                          ; LCCOMB_X64_Y7_N8   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~1                                                                                       ; LCCOMB_X40_Y20_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LUT_INDEX[5]~8                                                                                                   ; LCCOMB_X42_Y20_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan0~4                                                                                                      ; LCCOMB_X41_Y19_N0  ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|LessThan1~1                                                                                                      ; LCCOMB_X42_Y20_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                    ; LCFF_X40_Y20_N17   ; 56      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; I2C_AV_Config:u1|mI2C_DATA[22]~0                                                                                                  ; LCCOMB_X42_Y20_N14 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u1|mI2C_GO                                                                                                          ; LCFF_X42_Y20_N9    ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Cont[0]                                                                                                        ; LCFF_X36_Y35_N15   ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Decoder0~0                                                                                                     ; LCCOMB_X35_Y35_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Equal0~7                                                                                                       ; LCCOMB_X37_Y34_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|Equal1~6                                                                                                       ; LCCOMB_X34_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ITU_656_Decoder:u4|SAV                                                                                                            ; LCCOMB_X37_Y34_N18 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                            ; PIN_G26            ; 113     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cout_actual                    ; LCCOMB_X25_Y26_N28 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cout_actual                    ; LCCOMB_X25_Y22_N28 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; OSC_27                                                                                                                            ; PIN_D13            ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; OSC_27                                                                                                                            ; PIN_D13            ; 347     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; OSC_50                                                                                                                            ; PIN_N2             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; OSC_50                                                                                                                            ; PIN_N2             ; 103     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Reset_Delay:u3|Equal0~7                                                                                                           ; LCCOMB_X34_Y19_N28 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_0                                                                                                             ; LCFF_X33_Y19_N21   ; 295     ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Reset_Delay:u3|oRST_1                                                                                                             ; LCFF_X33_Y19_N7    ; 80      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Reset_Delay:u3|oRST_2                                                                                                             ; LCFF_X33_Y19_N1    ; 95      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u3|oRST_2                                                                                                             ; LCFF_X33_Y19_N1    ; 122     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Sdram_Control_4Port:u6|CMD[0]~2                                                                                                   ; LCCOMB_X19_Y22_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|RD_MASK[0]~1                                                                                               ; LCCOMB_X18_Y23_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0                                                         ; PLL_3              ; 410     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk2                                                         ; PLL_3              ; 15      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]  ; LCFF_X14_Y23_N13   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdcnt_addr_ena                 ; LCCOMB_X15_Y24_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_rdreq                    ; LCCOMB_X15_Y23_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_wrreq~1                  ; LCCOMB_X16_Y24_N4  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]  ; LCFF_X14_Y26_N5    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdcnt_addr_ena                 ; LCCOMB_X15_Y24_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_rdreq                    ; LCCOMB_X15_Y26_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_wrreq~1                  ; LCCOMB_X18_Y24_N28 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X29_Y34_N21   ; 20      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdcnt_addr_ena                ; LCCOMB_X28_Y34_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_rdreq                   ; LCCOMB_X28_Y34_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_wrreq~0                 ; LCCOMB_X34_Y34_N16 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X12_Y28_N29   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr                        ; LCFF_X11_Y28_N17   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                        ; LCFF_X19_Y16_N31   ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                              ; LCFF_X20_Y16_N17   ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[1]~1                                                                             ; LCCOMB_X20_Y17_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                        ; LCFF_X21_Y16_N9    ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~3                                                                     ; LCCOMB_X21_Y16_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ~1                                                                       ; LCCOMB_X19_Y17_N4  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|mLENGTH[7]~0                                                                                               ; LCCOMB_X18_Y23_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~21                                                                                            ; LCCOMB_X18_Y20_N2  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~22                                                                                            ; LCCOMB_X18_Y23_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~22                                                                                            ; LCCOMB_X18_Y21_N6  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~23                                                                                            ; LCCOMB_X18_Y23_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[8]~22                                                                                            ; LCCOMB_X18_Y21_N14 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u6|rWR1_ADDR[8]~23                                                                                            ; LCCOMB_X19_Y23_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TD_CLK                                                                                                                            ; PIN_C16            ; 136     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; TD_Detect:u2|TD_Stable                                                                                                            ; LCFF_X6_Y28_N9     ; 25      ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; TD_HS                                                                                                                             ; PIN_D5             ; 10      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; TD_VS                                                                                                                             ; PIN_K9             ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan2~1                                                                                                           ; LCCOMB_X15_Y24_N16 ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan3~1                                                                                                           ; LCCOMB_X16_Y26_N8  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oCurrent_X[0]~0                                                                                                       ; LCCOMB_X15_Y22_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oRequest~1                                                                                                            ; LCCOMB_X15_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                               ; LCFF_X15_Y22_N31   ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                  ;
+---------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                            ; LCFF_X40_Y20_N17 ; 56      ; Global Clock         ; GCLK7            ; --                        ;
; OSC_27                                                                    ; PIN_D13          ; 347     ; Global Clock         ; GCLK11           ; --                        ;
; OSC_50                                                                    ; PIN_N2           ; 103     ; Global Clock         ; GCLK2            ; --                        ;
; Reset_Delay:u3|oRST_0                                                     ; LCFF_X33_Y19_N21 ; 295     ; Global Clock         ; GCLK0            ; --                        ;
; Reset_Delay:u3|oRST_1                                                     ; LCFF_X33_Y19_N7  ; 80      ; Global Clock         ; GCLK12           ; --                        ;
; Reset_Delay:u3|oRST_2                                                     ; LCFF_X33_Y19_N1  ; 122     ; Global Clock         ; GCLK13           ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; PLL_3            ; 410     ; Global Clock         ; GCLK8            ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk1 ; PLL_3            ; 1       ; Global Clock         ; GCLK9            ; --                        ;
; Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk2 ; PLL_3            ; 15      ; Global Clock         ; GCLK10           ; --                        ;
; TD_Detect:u2|TD_Stable                                                    ; LCFF_X6_Y28_N9   ; 25      ; Global Clock         ; GCLK3            ; --                        ;
; VGA_Ctrl:u9|oVGA_HS                                                       ; LCFF_X15_Y22_N31 ; 12      ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; TD_CLK                                                                                                                                                          ; 136     ;
; KEY[0]                                                                                                                                                          ; 113     ;
; ~GND                                                                                                                                                            ; 98      ;
; Reset_Delay:u3|oRST_2                                                                                                                                           ; 94      ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[25]~34_OTERM11                            ; 52      ;
; I2C_AV_Config:u1|LUT_INDEX[1]                                                                                                                                   ; 50      ;
; I2C_AV_Config:u1|LUT_INDEX[2]                                                                                                                                   ; 49      ;
; I2C_AV_Config:u1|LUT_INDEX[0]                                                                                                                                   ; 43      ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[26]~36                                    ; 42      ;
; I2C_AV_Config:u1|LUT_INDEX[3]                                                                                                                                   ; 42      ;
; I2C_AV_Config:u1|LUT_INDEX[5]                                                                                                                                   ; 40      ;
; I2C_AV_Config:u1|LUT_INDEX[4]                                                                                                                                   ; 40      ;
; VGA_Ctrl:u9|oRequest~1                                                                                                                                          ; 32      ;
; Sdram_Control_4Port:u6|control_interface:control1|INIT_REQ                                                                                                      ; 26      ;
; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; 24      ;
; Reset_Delay:u3|Equal0~7                                                                                                                                         ; 21      ;
; Sdram_Control_4Port:u6|command:command1|do_writea                                                                                                               ; 21      ;
; Sdram_Control_4Port:u6|command:command1|do_reada                                                                                                                ; 21      ;
; ITU_656_Decoder:u4|Cont[0]                                                                                                                                      ; 21      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                ; 21      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; 20      ;
; VGA_Ctrl:u9|LessThan1~2                                                                                                                                         ; 20      ;
; VGA_Ctrl:u9|V_Cont[0]                                                                                                                                           ; 20      ;
; ITU_656_Decoder:u4|SAV                                                                                                                                          ; 19      ;
; Sdram_Control_4Port:u6|LessThan6~0                                                                                                                              ; 19      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                ; 19      ;
; Sdram_Control_4Port:u6|LessThan7~0                                                                                                                              ; 18      ;
; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; 18      ;
; I2C_AV_Config:u1|mI2C_DATA[22]~0                                                                                                                                ; 17      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~1                                                                                                                     ; 17      ;
; I2C_AV_Config:u1|LessThan0~4                                                                                                                                    ; 17      ;
; Sdram_Control_4Port:u6|Equal0~0                                                                                                                                 ; 17      ;
; VGA_Ctrl:u9|oCurrent_X[0]~0                                                                                                                                     ; 16      ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan0~3                                                                                                   ; 16      ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ~1                                                                                                     ; 16      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~23                                                                                                                          ; 16      ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]~22                                                                                                                          ; 16      ;
; Sdram_Control_4Port:u6|rWR1_ADDR[8]~23                                                                                                                          ; 16      ;
; Sdram_Control_4Port:u6|rWR1_ADDR[8]~22                                                                                                                          ; 16      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~22                                                                                                                          ; 16      ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]~21                                                                                                                          ; 16      ;
; Sdram_Control_4Port:u6|mLENGTH[7]~0                                                                                                                             ; 16      ;
; Sdram_Control_4Port:u6|mADDR[8]~1                                                                                                                               ; 16      ;
; Sdram_Control_4Port:u6|LessThan5~0                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u6|command:command1|OE                                                                                                                      ; 16      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                ; 16      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                ; 15      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                ; 15      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; 15      ;
; Sdram_Control_4Port:u6|ST[1]                                                                                                                                    ; 15      ;
; VGA_Ctrl:u9|LessThan3~1                                                                                                                                         ; 14      ;
; VGA_Ctrl:u9|LessThan2~1                                                                                                                                         ; 14      ;
; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; 14      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                ; 14      ;
; Sdram_Control_4Port:u6|Equal5~2                                                                                                                                 ; 13      ;
; ITU_656_Decoder:u4|Cont[1]                                                                                                                                      ; 13      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_rdreq                                                  ; 12      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_rdreq                                                  ; 12      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_rdreq                                                 ; 12      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                ; 12      ;
; Sdram_Control_4Port:u6|command:command1|always3~0                                                                                                               ; 11      ;
; Sdram_Control_4Port:u6|command:command1|command_done                                                                                                            ; 11      ;
; seconds_thousands[0]                                                                                                                                            ; 11      ;
; YCbCr2RGB:u8|Z_OUT[19]                                                                                                                                          ; 11      ;
; YCbCr2RGB:u8|Y_OUT[19]                                                                                                                                          ; 11      ;
; YCbCr2RGB:u8|X_OUT[19]                                                                                                                                          ; 11      ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                ; 11      ;
; TD_HS                                                                                                                                                           ; 10      ;
; TD_VS                                                                                                                                                           ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cout_actual                                                  ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cout_actual                                                  ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_wrreq~1                                                ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_wrreq~1                                                ; 10      ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFDenominator[2]                        ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; 10      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_wrreq~0                                               ; 10      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; 10      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; 10      ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdcnt_addr_ena                                              ; 10      ;
; YCbCr2RGB:u8|oBlue[4]~3                                                                                                                                         ; 10      ;
; YCbCr2RGB:u8|oGreen[9]~3                                                                                                                                        ; 10      ;
; YCbCr2RGB:u8|oRed[0]~3                                                                                                                                          ; 10      ;
; Sdram_Control_4Port:u6|ST[7]                                                                                                                                    ; 10      ;
; seconds_thousands[1]                                                                                                                                            ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[9]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[8]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[7]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[6]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[5]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[4]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[3]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[2]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[1]                                                    ; 10      ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[0]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[9]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[8]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[7]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[6]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[5]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[4]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[3]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[2]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[1]                                                    ; 10      ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|safe_q[0]                                                    ; 10      ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|op_8~10                                  ; 10      ;
; Sdram_Control_4Port:u6|command:command1|do_refresh                                                                                                              ; 10      ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                     ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                     ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                     ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                     ; 9       ;
; AUDIO_DAC_ADC:u12|LessThan1~2                                                                                                                                   ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; 9       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr                                                      ; 9       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; 9       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; 9       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; 9       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; 9       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; 9       ;
; seconds_thousands[2]                                                                                                                                            ; 9       ;
; ITU_656_Decoder:u4|Cont[7]                                                                                                                                      ; 9       ;
; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; 9       ;
; seconds_hundreds[3]                                                                                                                                             ; 9       ;
; seconds_hundreds[2]                                                                                                                                             ; 9       ;
; seconds_hundreds[1]                                                                                                                                             ; 9       ;
; seconds_hundreds[0]                                                                                                                                             ; 9       ;
; seconds_tens[3]                                                                                                                                                 ; 9       ;
; seconds_tens[2]                                                                                                                                                 ; 9       ;
; seconds_tens[1]                                                                                                                                                 ; 9       ;
; seconds_tens[0]                                                                                                                                                 ; 9       ;
; seconds_ones[3]                                                                                                                                                 ; 9       ;
; seconds_ones[2]                                                                                                                                                 ; 9       ;
; seconds_ones[1]                                                                                                                                                 ; 9       ;
; seconds_ones[0]                                                                                                                                                 ; 9       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                     ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                     ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                     ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                     ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                     ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                     ; 8       ;
; ITU_656_Decoder:u4|Equal1~6                                                                                                                                     ; 8       ;
; ITU_656_Decoder:u4|Decoder0~0                                                                                                                                   ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; 8       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; 8       ;
; Reset_Delay:u3|oRST_0                                                                                                                                           ; 8       ;
; Equal4~0                                                                                                                                                        ; 8       ;
; seconds_thousands[3]                                                                                                                                            ; 8       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdcnt_addr_ena                                               ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdcnt_addr_ena                                               ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                     ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                     ; 7       ;
; Sdram_Control_4Port:u6|command:command1|command_delay[0]                                                                                                        ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; 7       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; 7       ;
; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; 7       ;
; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; 7       ;
; I2C_AV_Config:u1|mI2C_GO                                                                                                                                        ; 7       ;
; ITU_656_Decoder:u4|Cont[8]                                                                                                                                      ; 7       ;
; ITU_656_Decoder:u4|Cont[9]                                                                                                                                      ; 7       ;
; ITU_656_Decoder:u4|Cont[10]                                                                                                                                     ; 7       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[9]                                                                                                 ; 7       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_26_result_int[26]~36                                    ; 7       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~14_OTERM107                                             ; 6       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~16_OTERM105                                             ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; 6       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; 6       ;
; Sdram_Control_4Port:u6|ST[2]                                                                                                                                    ; 6       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[2]                                                                                                 ; 6       ;
; Reset_Delay:u3|Cont[20]                                                                                                                                         ; 6       ;
; Reset_Delay:u3|Cont[21]                                                                                                                                         ; 6       ;
; counter_ones[9]                                                                                                                                                 ; 6       ;
; counter_ones[8]                                                                                                                                                 ; 6       ;
; TD_DATA[6]                                                                                                                                                      ; 5       ;
; TD_DATA[5]                                                                                                                                                      ; 5       ;
; TD_DATA[4]                                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]~6                  ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]~5                  ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]~4                  ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; 5       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[2]                                                  ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[5]                                                  ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[9]                                                  ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; I2C_AV_Config:u1|LUT_INDEX[5]~8                                                                                                                                 ; 5       ;
; Sdram_Control_4Port:u6|PM_STOP                                                                                                                                  ; 5       ;
; I2C_AV_Config:u1|I2C_Controller:u0|END                                                                                                                          ; 5       ;
; Sdram_Control_4Port:u6|Equal7~1                                                                                                                                 ; 5       ;
; Sdram_Control_4Port:u6|mRD                                                                                                                                      ; 5       ;
; Sdram_Control_4Port:u6|Equal6~0                                                                                                                                 ; 5       ;
; Sdram_Control_4Port:u6|Read                                                                                                                                     ; 5       ;
; Sdram_Control_4Port:u6|Write                                                                                                                                    ; 5       ;
; Equal3~0                                                                                                                                                        ; 5       ;
; Equal2~0                                                                                                                                                        ; 5       ;
; ITU_656_Decoder:u4|Cont[6]                                                                                                                                      ; 5       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|op_7~10                                  ; 5       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|op_6~10                                  ; 5       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|op_5~10                                  ; 5       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|op_4~10                                  ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[3]                                                                                                 ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[5]                                                                                                 ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[4]                                                                                                 ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[8]                                                                                                 ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[7]                                                                                                 ; 5       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[6]                                                                                                 ; 5       ;
; counter_ones[7]                                                                                                                                                 ; 5       ;
; counter_ones[6]                                                                                                                                                 ; 5       ;
; counter_ones[5]                                                                                                                                                 ; 5       ;
; counter_ones[4]                                                                                                                                                 ; 5       ;
; counter_ones[3]                                                                                                                                                 ; 5       ;
; counter_ones[2]                                                                                                                                                 ; 5       ;
; VGA_Ctrl:u9|H_Cont[7]                                                                                                                                           ; 5       ;
; VGA_Ctrl:u9|H_Cont[6]                                                                                                                                           ; 5       ;
; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                           ; 5       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]_OTERM73            ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]_OTERM69            ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]_OTERM1             ; 4       ;
; TD_DATA[7]                                                                                                                                                      ; 4       ;
; TD_DATA[3]                                                                                                                                                      ; 4       ;
; TD_DATA[2]                                                                                                                                                      ; 4       ;
; TD_DATA[1]                                                                                                                                                      ; 4       ;
; TD_DATA[0]                                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~1                              ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~0                              ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~1                              ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~0                              ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                               ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                               ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                             ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor8                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor3                        ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin|xor6                        ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor8                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor3                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin|xor6                         ; 4       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; 4       ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[1]~1                                                                                                           ; 4       ;
; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; 4       ;
; AUDIO_DAC_ADC:u12|BCK_DIV[0]                                                                                                                                    ; 4       ;
; AUDIO_DAC_ADC:u12|BCK_DIV[1]                                                                                                                                    ; 4       ;
; AUDIO_DAC_ADC:u12|BCK_DIV[2]                                                                                                                                    ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[4]                                                  ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[7]                                                  ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                                               ; 4       ;
; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                                               ; 4       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SDO                                                                                                                          ; 4       ;
; Reset_Delay:u3|Equal0~6                                                                                                                                         ; 4       ;
; I2C_AV_Config:u1|LessThan1~1                                                                                                                                    ; 4       ;
; I2C_AV_Config:u1|LessThan1~0                                                                                                                                    ; 4       ;
; I2C_AV_Config:u1|mSetup_ST.0001                                                                                                                                 ; 4       ;
; I2C_AV_Config:u1|mSetup_ST.0010                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u6|command:command1|rw_flag~0                                                                                                               ; 4       ;
; Sdram_Control_4Port:u6|Equal2~0                                                                                                                                 ; 4       ;
; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; 4       ;
; Sdram_Control_4Port:u6|Equal7~0                                                                                                                                 ; 4       ;
; counter_ones[0]                                                                                                                                                 ; 4       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|op_3~10                                  ; 4       ;
; ITU_656_Decoder:u4|Cont[5]                                                                                                                                      ; 4       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[14]                                                                                                ; 4       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[13]                                                                                                ; 4       ;
; counter_ones[24]                                                                                                                                                ; 4       ;
; counter_ones[25]                                                                                                                                                ; 4       ;
; counter_ones[23]                                                                                                                                                ; 4       ;
; counter_ones[22]                                                                                                                                                ; 4       ;
; counter_ones[21]                                                                                                                                                ; 4       ;
; counter_ones[20]                                                                                                                                                ; 4       ;
; counter_ones[18]                                                                                                                                                ; 4       ;
; counter_ones[16]                                                                                                                                                ; 4       ;
; counter_ones[19]                                                                                                                                                ; 4       ;
; counter_ones[17]                                                                                                                                                ; 4       ;
; counter_ones[15]                                                                                                                                                ; 4       ;
; counter_ones[14]                                                                                                                                                ; 4       ;
; counter_ones[13]                                                                                                                                                ; 4       ;
; counter_ones[12]                                                                                                                                                ; 4       ;
; counter_ones[11]                                                                                                                                                ; 4       ;
; counter_ones[10]                                                                                                                                                ; 4       ;
; counter_ones[1]                                                                                                                                                 ; 4       ;
; VGA_Ctrl:u9|V_Cont[9]                                                                                                                                           ; 4       ;
; VGA_Ctrl:u9|V_Cont[10]                                                                                                                                          ; 4       ;
; VGA_Ctrl:u9|V_Cont[5]                                                                                                                                           ; 4       ;
; VGA_Ctrl:u9|V_Cont[4]                                                                                                                                           ; 4       ;
; VGA_Ctrl:u9|V_Cont[3]                                                                                                                                           ; 4       ;
; VGA_Ctrl:u9|V_Cont[2]                                                                                                                                           ; 4       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_1~14_OTERM103                                            ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_1~16_OTERM101                                            ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~14_OTERM99                                              ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|op_2~16_OTERM97                                              ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]_OTERM75            ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]_OTERM3             ; 3       ;
; DPDT_SW[0]                                                                                                                                                      ; 3       ;
; OSC_27                                                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u6|command:command1|REF_ACK~_wirecell                                                                                                       ; 3       ;
; I2C_SDAT~0                                                                                                                                                      ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|cntr_cout[6]~0                   ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|cntr_cout[6]~0                   ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|ram_address_b[8]                                             ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|ram_address_b[8]                                             ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                     ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_rdreq~0                                                ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                     ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                     ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|valid_rdreq~0                                                ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                     ; 3       ;
; YUV422_to_444:u7|mCr[7]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCr[6]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCr[5]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCr[4]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCr[3]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCr[2]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCr[1]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCr[0]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCb[7]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCb[6]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCb[5]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCb[4]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCb[3]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCb[2]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCb[1]                                                                                                                                         ; 3       ;
; YUV422_to_444:u7|mCb[0]                                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~2                               ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                               ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~2                               ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                               ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]~8                  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]~7                  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~2                             ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~2                              ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~1                              ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~0                              ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; 3       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[0]                          ; 3       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[36]~9                           ; 3       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[2]                          ; 3       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[3]                          ; 3       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[4]                          ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; 3       ;
; Sdram_Control_4Port:u6|control_interface:control1|LOAD_MODE~1                                                                                                   ; 3       ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan1~2                                                                                                   ; 3       ;
; Sdram_Control_4Port:u6|control_interface:control1|LessThan1~0                                                                                                   ; 3       ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[1]~0                                                                                                           ; 3       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[22]                                                                                                                       ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|ram_address_b[8]                                            ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|ram_address_a[8]                                            ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|ram_address_b[8]                                            ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[3]                                                  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[6]                                                  ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; 3       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; 3       ;
; I2C_AV_Config:u1|I2C_Controller:u0|ACK1                                                                                                                         ; 3       ;
; Sdram_Control_4Port:u6|RD_MASK[0]~1                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u6|always3~2                                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|command:command1|rp_done                                                                                                                 ; 3       ;
; Reset_Delay:u3|Cont[0]                                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; 3       ;
; Sdram_Control_4Port:u6|Equal5~3                                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; 3       ;
; Sdram_Control_4Port:u6|command:command1|always4~0                                                                                                               ; 3       ;
; Sdram_Control_4Port:u6|Pre_RD                                                                                                                                   ; 3       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SD[22]~0                                                                                                                     ; 3       ;
; VGA_Ctrl:u9|oRequest~0                                                                                                                                          ; 3       ;
; VGA_Ctrl:u9|LessThan1~1                                                                                                                                         ; 3       ;
; VGA_Ctrl:u9|LessThan0~0                                                                                                                                         ; 3       ;
; ITU_656_Decoder:u4|Cont[3]                                                                                                                                      ; 3       ;
; ITU_656_Decoder:u4|Cont[4]                                                                                                                                      ; 3       ;
; ITU_656_Decoder:u4|Cont[2]                                                                                                                                      ; 3       ;
; YUV422_to_444:u7|mY[7]                                                                                                                                          ; 3       ;
; YUV422_to_444:u7|mY[6]                                                                                                                                          ; 3       ;
; YUV422_to_444:u7|mY[5]                                                                                                                                          ; 3       ;
; YUV422_to_444:u7|mY[4]                                                                                                                                          ; 3       ;
; YUV422_to_444:u7|mY[3]                                                                                                                                          ; 3       ;
; YUV422_to_444:u7|mY[2]                                                                                                                                          ; 3       ;
; YUV422_to_444:u7|mY[1]                                                                                                                                          ; 3       ;
; YUV422_to_444:u7|mY[0]                                                                                                                                          ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[21]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[21]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[21]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[20]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[20]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[20]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[19]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[19]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[19]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[18]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[18]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[18]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[17]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[17]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[17]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[16]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[16]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[16]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[15]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[15]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[15]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[14]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[14]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[14]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[13]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[13]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[12]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[12]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[12]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[11]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[11]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[11]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[10]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[10]                                                                                                                            ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[9]                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[9]                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[1]                                                                                                 ; 3       ;
; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; 3       ;
; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; 3       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                                             ; 3       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[8]                                                                                                                             ; 3       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[7]                                                                                                                                ; 3       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[8]                                                                                                                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT24                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT24                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                                ; 3       ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT24                                ; 3       ;
; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; 3       ;
; counter_ones[10]~44                                                                                                                                             ; 3       ;
; VGA_Ctrl:u9|H_Cont[0]                                                                                                                                           ; 3       ;
; counter_ones[26]                                                                                                                                                ; 3       ;
; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                          ; 3       ;
; VGA_Ctrl:u9|H_Cont[9]                                                                                                                                           ; 3       ;
; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                           ; 3       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~0_OTERM119       ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~0_OTERM117       ; 2       ;
; Sdram_Control_4Port:u6|Equal5~0_OTERM113                                                                                                                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[8]~0_OTERM65                              ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[9]~2_OTERM61                              ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[10]~4_OTERM59                             ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[11]~6_OTERM57                             ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[12]~8_OTERM53                             ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[13]~10_OTERM51                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[14]~12_OTERM47                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[15]~14_OTERM43                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[16]~16_OTERM41                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[17]~18_OTERM37                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[18]~20_OTERM33                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[19]~22_OTERM29                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[20]~24_OTERM27                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[21]~26_OTERM25                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[22]~28_OTERM21                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[23]~30_OTERM17                            ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr~_wirecell                                            ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                          ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                          ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[15]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[14]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[13]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[12]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[11]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[8]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[9]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[10]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[7]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[6]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[5]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[4]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[3]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[0]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[1]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr                                                       ; 2       ;
; Sdram_Control_4Port:u6|mDATAOUT[2]                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr                                                       ; 2       ;
; mYCbCr_d[15]~15                                                                                                                                                 ; 2       ;
; mYCbCr_d[14]~14                                                                                                                                                 ; 2       ;
; mYCbCr_d[13]~13                                                                                                                                                 ; 2       ;
; mYCbCr_d[12]~12                                                                                                                                                 ; 2       ;
; mYCbCr_d[11]~11                                                                                                                                                 ; 2       ;
; mYCbCr_d[8]~10                                                                                                                                                  ; 2       ;
; mYCbCr_d[9]~9                                                                                                                                                   ; 2       ;
; mYCbCr_d[10]~8                                                                                                                                                  ; 2       ;
; mYCbCr_d[7]~7                                                                                                                                                   ; 2       ;
; mYCbCr_d[6]~6                                                                                                                                                   ; 2       ;
; mYCbCr_d[5]~5                                                                                                                                                   ; 2       ;
; mYCbCr_d[4]~4                                                                                                                                                   ; 2       ;
; mYCbCr_d[3]~3                                                                                                                                                   ; 2       ;
; mYCbCr_d[0]~2                                                                                                                                                   ; 2       ;
; mYCbCr_d[1]~1                                                                                                                                                   ; 2       ;
; mYCbCr_d[2]~0                                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[9]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|rdptr_g[9]                                                   ; 2       ;
; I2C_AV_Config:u1|Ram0~55                                                                                                                                        ; 2       ;
; I2C_AV_Config:u1|Ram0~54                                                                                                                                        ; 2       ;
; I2C_AV_Config:u1|Ram0~50                                                                                                                                        ; 2       ;
; I2C_AV_Config:u1|Ram0~44                                                                                                                                        ; 2       ;
; I2C_AV_Config:u1|Ram0~43                                                                                                                                        ; 2       ;
; I2C_AV_Config:u1|Ram0~27                                                                                                                                        ; 2       ;
; I2C_AV_Config:u1|Ram0~26                                                                                                                                        ; 2       ;
; I2C_AV_Config:u1|Ram0~18                                                                                                                                        ; 2       ;
; I2C_AV_Config:u1|Ram0~1                                                                                                                                         ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|op_2~0                                   ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[16]~17                          ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[17]~16                          ; 2       ;
; ITU_656_Decoder:u4|Equal0~7                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Field                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Equal1~2                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Equal0~6                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Window[0]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Window[1]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Window[2]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Window[3]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Equal0~5                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Window[4]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Window[5]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Window[6]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Window[7]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Equal0~4                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Window[8]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Window[9]                                                                                                                                    ; 2       ;
; ITU_656_Decoder:u4|Window[10]                                                                                                                                   ; 2       ;
; ITU_656_Decoder:u4|Window[11]                                                                                                                                   ; 2       ;
; ITU_656_Decoder:u4|Window[12]                                                                                                                                   ; 2       ;
; ITU_656_Decoder:u4|Window[13]                                                                                                                                   ; 2       ;
; ITU_656_Decoder:u4|Window[14]                                                                                                                                   ; 2       ;
; ITU_656_Decoder:u4|Window[15]                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]~9                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]~8                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]~7                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]~6                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]~5                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]~4                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]~3                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]~2                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]~1                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]~0                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~5                ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]~9                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]~8                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]~7                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]~6                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]~5                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]~4                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]~3                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]~2                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]~1                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]~0                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~5                ; 2       ;
; Sdram_Control_4Port:u6|command:command1|always0~5                                                                                                               ; 2       ;
; Sdram_Control_4Port:u6|CMD[0]~2                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|cntr_cout[6]~0                  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                             ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~3                             ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|cntr_cout[6]~0                  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~1                             ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_egc:wrptr_gp|_~4                              ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[40]~15                          ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[41]~14                          ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFNumerator[1]                          ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[37]~8                           ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[32]~7                           ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[31]~4                           ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[26]~3                           ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|StageOut[27]~2                           ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFStage[0]                              ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFStage[1]                              ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFStage[2]                              ; 2       ;
; ITU_656_Decoder:u4|Start                                                                                                                                        ; 2       ;
; ITU_656_Decoder:u4|Active_Video                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|Equal8~0                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|always3~4                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|always3~0                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|LOAD_MODE~2                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|PRECHARGE~0                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|CMD[1]                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|CMD[0]                                                                                                                                   ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[651]~80                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[659]~66                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[660]~64                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[661]~62                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[662]~60                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[663]~58                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[664]~56                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[665]~54                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[666]~52                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[667]~50                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[668]~48                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[669]~46                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[670]~44                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[671]~42                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[672]~40                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[673]~38                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[631]~35                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[631]~34                                                ; 2       ;
; AUDIO_DAC_ADC:u12|LessThan1~1                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~5               ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~0               ; 2       ;
; ITU_656_Decoder:u4|Data_Valid                                                                                                                                   ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~5              ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:rdempty_eq_comp|aneb_result_wire[0]~0              ; 2       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; 2       ;
; I2C_AV_Config:u1|LessThan1~2                                                                                                                                    ; 2       ;
; I2C_AV_Config:u1|mSetup_ST.0000                                                                                                                                 ; 2       ;
; I2C_AV_Config:u1|mSetup_ST~12                                                                                                                                   ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|ACK3                                                                                                                         ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|ACK2                                                                                                                         ; 2       ;
; Sdram_Control_4Port:u6|RD_MASK[0]~0                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|WRITEA                                                                                                        ; 2       ;
; Sdram_Control_4Port:u6|command:command1|always0~0                                                                                                               ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|READA                                                                                                         ; 2       ;
; BTN_a                                                                                                                                                           ; 2       ;
; AUDIO_DAC_ADC:u12|oAUD_BCK                                                                                                                                      ; 2       ;
; AUDIO_DAC_ADC:u12|LRCK_1X                                                                                                                                       ; 2       ;
; Reset_Delay:u3|Equal0~5                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Equal0~0                                                                                                                                         ; 2       ;
; Sdram_Control_4Port:u6|command:command1|do_initial                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|command:command1|WE_N~0                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|CMD[0]~1                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|Equal10~0                                                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|Selector2~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|Selector3~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|Selector7~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|Selector6~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|Selector8~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|Selector5~0                                                                                                                              ; 2       ;
; Sdram_Control_4Port:u6|CMD[0]~0                                                                                                                                 ; 2       ;
; Sdram_Control_4Port:u6|Pre_WR                                                                                                                                   ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SCLK~1                                                                                                                       ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|Selector2~0                                                                                                                  ; 2       ;
; Sdram_Control_4Port:u6|DQM~0                                                                                                                                    ; 2       ;
; Sdram_Control_4Port:u6|ST[9]                                                                                                                                    ; 2       ;
; Sdram_Control_4Port:u6|ST[8]                                                                                                                                    ; 2       ;
; VGA_Ctrl:u9|LessThan0~1                                                                                                                                         ; 2       ;
; VGA_Ctrl:u9|oVGA_VS                                                                                                                                             ; 2       ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                                             ; 2       ;
; I2C_AV_Config:u1|I2C_Controller:u0|SCLK                                                                                                                         ; 2       ;
; I2C_AV_Config:u1|mI2C_CTRL_CLK                                                                                                                                  ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[14]                                         ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[15]                                         ; 2       ;
; Sdram_Control_4Port:u6|command:command1|rp_shift[3]                                                                                                             ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[11]                                         ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[12]                                         ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[13]                                         ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[10]                                         ; 2       ;
; mYCbCr[7]~14                                                                                                                                                    ; 2       ;
; mYCbCr[6]~12                                                                                                                                                    ; 2       ;
; mYCbCr[5]~10                                                                                                                                                    ; 2       ;
; mYCbCr[4]~8                                                                                                                                                     ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[6]                                          ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[7]                                          ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[9]                                          ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[5]                                          ; 2       ;
; mYCbCr[3]~6                                                                                                                                                     ; 2       ;
; mYCbCr[2]~4                                                                                                                                                     ; 2       ;
; mYCbCr[1]~2                                                                                                                                                     ; 2       ;
; mYCbCr[0]~0                                                                                                                                                     ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[2]                                          ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[3]                                          ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[4]                                          ; 2       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|q_b[1]                                          ; 2       ;
; ITU_656_Decoder:u4|Cont[17]                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Cont[16]                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Cont[15]                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Cont[14]                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Cont[13]                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Cont[12]                                                                                                                                     ; 2       ;
; ITU_656_Decoder:u4|Cont[11]                                                                                                                                     ; 2       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|op_7~4                                   ; 2       ;
; Sdram_Control_4Port:u6|rRD2_ADDR[7]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|rWR1_ADDR[7]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[7]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[10]                                                                                                                            ; 2       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[9]                                                                                                                             ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[12]                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[11]                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|init_timer[10]                                                                                                ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[14]                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[13]                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[12]                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[11]                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[10]                                                                                                     ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[9]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[8]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[7]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[6]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[5]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[4]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[3]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[2]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[1]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|control_interface:control1|timer[0]                                                                                                      ; 2       ;
; Sdram_Control_4Port:u6|rRD1_ADDR[8]                                                                                                                             ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[23]~30                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[22]~28                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[21]~26                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[20]~24                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[19]~22                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[18]~20                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[17]~18                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[16]~16                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[15]~14                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[14]~12                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[13]~10                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[12]~8                                     ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[11]~6                                     ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[10]~4                                     ; 2       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_25_result_int[9]~2                                      ; 2       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[6]                                                                                                                                ; 2       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[5]                                                                                                                                ; 2       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[4]                                                                                                                                ; 2       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[3]                                                                                                                                ; 2       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[2]                                                                                                                                ; 2       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[1]                                                                                                                                ; 2       ;
; AUDIO_DAC_ADC:u12|LRCK_1X_DIV[0]                                                                                                                                ; 2       ;
; TD_Detect:u2|Stable_Cont[6]                                                                                                                                     ; 2       ;
; TD_Detect:u2|Stable_Cont[1]                                                                                                                                     ; 2       ;
; TD_Detect:u2|Stable_Cont[0]                                                                                                                                     ; 2       ;
; TD_Detect:u2|Stable_Cont[5]                                                                                                                                     ; 2       ;
; TD_Detect:u2|Stable_Cont[4]                                                                                                                                     ; 2       ;
; TD_Detect:u2|Stable_Cont[2]                                                                                                                                     ; 2       ;
; TD_Detect:u2|Stable_Cont[3]                                                                                                                                     ; 2       ;
; TD_Detect:u2|Stable_Cont[7]                                                                                                                                     ; 2       ;
; Reset_Delay:u3|Cont[15]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[14]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[13]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[12]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[11]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[10]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[9]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[8]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[7]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[6]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[5]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[4]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[3]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[2]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[1]                                                                                                                                          ; 2       ;
; Reset_Delay:u3|Cont[19]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[18]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[17]                                                                                                                                         ; 2       ;
; Reset_Delay:u3|Cont[16]                                                                                                                                         ; 2       ;
; counter_ones[26]~76                                                                                                                                             ; 2       ;
; counter_ones[25]~74                                                                                                                                             ; 2       ;
; counter_ones[24]~72                                                                                                                                             ; 2       ;
; counter_ones[23]~70                                                                                                                                             ; 2       ;
; counter_ones[22]~68                                                                                                                                             ; 2       ;
; counter_ones[21]~66                                                                                                                                             ; 2       ;
; counter_ones[20]~64                                                                                                                                             ; 2       ;
; counter_ones[19]~62                                                                                                                                             ; 2       ;
; counter_ones[18]~60                                                                                                                                             ; 2       ;
; counter_ones[17]~58                                                                                                                                             ; 2       ;
; counter_ones[16]~56                                                                                                                                             ; 2       ;
; counter_ones[15]~54                                                                                                                                             ; 2       ;
; counter_ones[14]~52                                                                                                                                             ; 2       ;
; counter_ones[13]~50                                                                                                                                             ; 2       ;
; counter_ones[12]~48                                                                                                                                             ; 2       ;
; counter_ones[11]~46                                                                                                                                             ; 2       ;
; VGA_Ctrl:u9|V_Cont[1]                                                                                                                                           ; 2       ;
; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                           ; 2       ;
; VGA_Ctrl:u9|H_Cont[3]                                                                                                                                           ; 2       ;
; VGA_Ctrl:u9|H_Cont[2]                                                                                                                                           ; 2       ;
; VGA_Ctrl:u9|H_Cont[1]                                                                                                                                           ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[11]                                                                                                                               ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[10]                                                                                                                               ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[9]                                                                                                                                ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[8]                                                                                                                                ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[7]                                                                                                                                ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[6]                                                                                                                                ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[5]                                                                                                                                ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[4]                                                                                                                                ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[3]                                                                                                                                ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[2]                                                                                                                                ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[15]                                                                                                                               ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[14]                                                                                                                               ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[13]                                                                                                                               ; 2       ;
; I2C_AV_Config:u1|mI2C_CLK_DIV[12]                                                                                                                               ; 2       ;
; VGA_Ctrl:u9|V_Cont[8]                                                                                                                                           ; 2       ;
; VGA_Ctrl:u9|V_Cont[7]                                                                                                                                           ; 2       ;
; VGA_Ctrl:u9|V_Cont[6]                                                                                                                                           ; 2       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]~feeder                         ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]~feeder                         ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr~feeder                                                ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr~feeder                                                ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]~feeder                        ; 1       ;
; DIV:u5|lpm_divide:lpm_divide_component|lpm_divide_d6t:auto_generated|sign_div_unsign_3li:divider|alt_u_div_p1g:divider|DFFDenominator[2]~feeder                 ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]~feeder                        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr~feeder                                               ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|p0addr~feeder                                               ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]_OTERM71_OTERM125   ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]_OTERM71_OTERM123   ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]_OTERM71_OTERM121   ; 1       ;
; Sdram_Control_4Port:u6|Equal5~0_RTM0115                                                                                                                         ; 1       ;
; Sdram_Control_4Port:u6|Equal5~1_RTM0111                                                                                                                         ; 1       ;
; Sdram_Control_4Port:u6|Equal5~1_OTERM109                                                                                                                        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~3_OTERM95        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~3_OTERM93        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~2_OTERM91        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~2_OTERM89        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~4_OTERM87        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~4_OTERM85        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_RTM083         ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_OTERM81        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_RTM079         ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|cmpr_536:wrfull_eq_comp|aneb_result_wire[0]~1_OTERM77        ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[8]~0_RTM067                               ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[9]~2_RTM063                               ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[12]~8_RTM055                              ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[14]~12_RTM049                             ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[15]~14_RTM045                             ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[17]~18_RTM039                             ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[18]~20_RTM035                             ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[19]~22_RTM031                             ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[22]~28_RTM023                             ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[23]~30_RTM019                             ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[24]~32_OTERM15                            ; 1       ;
; lpm_divide:Mod0|lpm_divide_88m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_24_result_int[25]~34_RTM013                             ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]_OTERM9             ; 1       ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]_OTERM5             ; 1       ;
; DPDT_SW[1]                                                                                                                                                      ; 1       ;
; OSC_50                                                                                                                                                          ; 1       ;
; DRAM_DQ[15]~15                                                                                                                                                  ; 1       ;
; DRAM_DQ[14]~14                                                                                                                                                  ; 1       ;
; DRAM_DQ[13]~13                                                                                                                                                  ; 1       ;
; DRAM_DQ[12]~12                                                                                                                                                  ; 1       ;
; DRAM_DQ[11]~11                                                                                                                                                  ; 1       ;
; DRAM_DQ[10]~10                                                                                                                                                  ; 1       ;
; DRAM_DQ[9]~9                                                                                                                                                    ; 1       ;
; DRAM_DQ[8]~8                                                                                                                                                    ; 1       ;
; DRAM_DQ[7]~7                                                                                                                                                    ; 1       ;
; DRAM_DQ[6]~6                                                                                                                                                    ; 1       ;
; DRAM_DQ[5]~5                                                                                                                                                    ; 1       ;
; DRAM_DQ[4]~4                                                                                                                                                    ; 1       ;
; DRAM_DQ[3]~3                                                                                                                                                    ; 1       ;
; DRAM_DQ[2]~2                                                                                                                                                    ; 1       ;
; DRAM_DQ[1]~1                                                                                                                                                    ; 1       ;
; DRAM_DQ[0]~0                                                                                                                                                    ; 1       ;
; ITU_656_Decoder:u4|FVAL~0                                                                                                                                       ; 1       ;
; counter_ones[0]~78                                                                                                                                              ; 1       ;
; I2C_AV_Config:u1|Ram0~80                                                                                                                                        ; 1       ;
; I2C_AV_Config:u1|Ram0~79                                                                                                                                        ; 1       ;
; I2C_AV_Config:u1|Ram0~78                                                                                                                                        ; 1       ;
; I2C_AV_Config:u1|Ram0~77                                                                                                                                        ; 1       ;
; Sdram_Control_4Port:u6|command:command1|command_delay~7                                                                                                         ; 1       ;
; Sdram_Control_4Port:u6|command:command1|command_delay~6                                                                                                         ; 1       ;
; Sdram_Control_4Port:u6|command:command1|command_delay[7]                                                                                                        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~7                              ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~6                              ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~7                              ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~6                              ; 1       ;
; Sdram_Control_4Port:u6|command:command1|command_delay~5                                                                                                         ; 1       ;
; Sdram_Control_4Port:u6|command:command1|command_delay[6]                                                                                                        ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[2]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[3]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[4]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[5]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[6]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[7]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[8]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[9]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[0]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[1]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                              ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                    ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                    ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                    ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[2]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[3]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[4]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[5]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[6]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[7]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[8]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[9]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[0]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|delayed_wrptr_g[1]                                           ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~5                              ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                    ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                    ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                    ; 1       ;
; Sdram_Control_4Port:u6|command:command1|command_delay~4                                                                                                         ; 1       ;
; Sdram_Control_4Port:u6|command:command1|command_delay[5]                                                                                                        ; 1       ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~2                         ; 1       ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~1                         ; 1       ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~0                         ; 1       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~2                         ; 1       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~1                         ; 1       ;
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|cntr_hpf:cntr1|cmpr_ldc:cmpr5|aneb_result_wire[0]~0                         ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|_~4                              ; 1       ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]~8                   ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+
; Name                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+
; Line_Buffer:u10|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 638          ; 16           ; 638          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10208 ; 638                         ; 16                          ; 638                         ; 16                          ; 10208               ; 4    ; None ; M4K_X26_Y28, M4K_X26_Y25, M4K_X26_Y26, M4K_X26_Y27 ;
; Line_Buffer:u11|altshift_taps:altshift_taps_component|shift_taps_k0r:auto_generated|altsyncram_q0c1:altsyncram2|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 638          ; 16           ; 638          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10208 ; 638                         ; 16                          ; 638                         ; 16                          ; 10208               ; 4    ; None ; M4K_X26_Y24, M4K_X26_Y21, M4K_X26_Y22, M4K_X26_Y23 ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X13_Y24, M4K_X13_Y23                           ;
; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM  ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X13_Y25, M4K_X13_Y26                           ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X26_Y35, M4K_X26_Y34                           ;
; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM ; M4K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X13_Y27, M4K_X13_Y28                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 9           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 9           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 18          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 9           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9 ;                            ; DSPMULT_X39_Y23_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9 ;                            ; DSPMULT_X39_Y22_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9 ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9 ;                            ; DSPMULT_X39_Y27_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9 ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9 ;                            ; DSPMULT_X39_Y26_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9 ;                            ; DSPMULT_X39_Y30_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9 ;                            ; DSPMULT_X39_Y29_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9 ;                            ; DSPMULT_X39_Y28_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,425 / 94,460 ( 3 % ) ;
; C16 interconnects          ; 64 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 1,283 / 60,840 ( 2 % ) ;
; Direct links               ; 592 / 94,460 ( 1 % )   ;
; Global clocks              ; 11 / 16 ( 69 % )       ;
; Local interconnects        ; 955 / 33,216 ( 3 % )   ;
; R24 interconnects          ; 77 / 3,091 ( 2 % )     ;
; R4 interconnects           ; 1,689 / 81,294 ( 2 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.93) ; Number of LABs  (Total = 153) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 4                             ;
; 5                                           ; 4                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 3                             ;
; 10                                          ; 2                             ;
; 11                                          ; 3                             ;
; 12                                          ; 5                             ;
; 13                                          ; 12                            ;
; 14                                          ; 15                            ;
; 15                                          ; 17                            ;
; 16                                          ; 61                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.71) ; Number of LABs  (Total = 153) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 74                            ;
; 1 Clock                            ; 124                           ;
; 1 Clock enable                     ; 30                            ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 2                             ;
; 2 Clocks                           ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.98) ; Number of LABs  (Total = 153) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 15                            ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 5                             ;
; 14                                           ; 10                            ;
; 15                                           ; 6                             ;
; 16                                           ; 5                             ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 10                            ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 5                             ;
; 23                                           ; 9                             ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 10                            ;
; 27                                           ; 5                             ;
; 28                                           ; 7                             ;
; 29                                           ; 7                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.74) ; Number of LABs  (Total = 153) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 26                            ;
; 2                                               ; 12                            ;
; 3                                               ; 7                             ;
; 4                                               ; 8                             ;
; 5                                               ; 2                             ;
; 6                                               ; 5                             ;
; 7                                               ; 16                            ;
; 8                                               ; 12                            ;
; 9                                               ; 7                             ;
; 10                                              ; 9                             ;
; 11                                              ; 8                             ;
; 12                                              ; 5                             ;
; 13                                              ; 12                            ;
; 14                                              ; 13                            ;
; 15                                              ; 2                             ;
; 16                                              ; 6                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.17) ; Number of LABs  (Total = 153) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 20                            ;
; 3                                            ; 11                            ;
; 4                                            ; 9                             ;
; 5                                            ; 7                             ;
; 6                                            ; 6                             ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 6                             ;
; 10                                           ; 6                             ;
; 11                                           ; 8                             ;
; 12                                           ; 6                             ;
; 13                                           ; 7                             ;
; 14                                           ; 3                             ;
; 15                                           ; 2                             ;
; 16                                           ; 7                             ;
; 17                                           ; 7                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 0                             ;
; 21                                           ; 4                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
; 25                                           ; 5                             ;
; 26                                           ; 5                             ;
; 27                                           ; 1                             ;
; 28                                           ; 5                             ;
; 29                                           ; 5                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+----------------------------------------------+-----------------------------------+
; Option                                       ; Setting                           ;
+----------------------------------------------+-----------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                               ;
; Enable device-wide reset (DEV_CLRn)          ; Off                               ;
; Enable device-wide output enable (DEV_OE)    ; Off                               ;
; Enable INIT_DONE output                      ; Off                               ;
; Configuration scheme                         ; Active Serial                     ;
; Error detection CRC                          ; Off                               ;
; nCEO                                         ; Unreserved                        ;
; ASDO,nCSO                                    ; As input tri-stated               ;
; Reserve all unused pins                      ; As input tri-stated with bus-hold ;
; Base pin-out file on sameframe device        ; Off                               ;
+----------------------------------------------+-----------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Wed Apr 10 13:13:21 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE2_TV -c DE2_TV
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C8 for design "DE2_TV"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of -117 degrees (-3009 ps) for Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 20, clock division of 29, and phase shift of 0 degrees (0 ps) for Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk2 port
Info: Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info: Atom "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a1" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a2" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a3" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a4" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a5" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14" has a port clk1 that is stuck at GND
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_iep1:auto_generated|altsyncram_h2c1:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15" has a port clk1 that is stuck at GND
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C35F672I8 is compatible
    Info: Device EP2C50F672C8 is compatible
    Info: Device EP2C50F672I8 is compatible
    Info: Device EP2C70F672C8 is compatible
    Info: Device EP2C70F672I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_iep1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Info: Reading SDC File: 'DE2_TV.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0} {u6|sdram_pll1|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 4 -phase -117.00 -duty_cycle 50.00 -name {Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk1} {u6|sdram_pll1|altpll_component|pll|clk[1]}
    Info: create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -divide_by 29 -multiply_by 20 -duty_cycle 50.00 -name {Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk2} {u6|sdram_pll1|altpll_component|pll|clk[2]}
Warning: Node: I2C_AV_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: TD_HS was determined to be a clock but was found without an associated clock assignment.
Warning: Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 7 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   37.037       OSC_27
    Info:   20.000       OSC_50
    Info: 327680.000 Reset_Delay:u3|oRST_0
    Info:    9.259 Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0
    Info:    9.259 Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk1
    Info:   53.703 Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk2
    Info:   37.037       TD_CLK
Info: Automatically promoted node OSC_27 (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node VGA_Ctrl:u9|oVGA_HS
        Info: Destination node VGA_CLK
Info: Automatically promoted node Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info: Automatically promoted node OSC_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_AV_Config:u1|mI2C_CTRL_CLK
Info: Automatically promoted node I2C_AV_Config:u1|mI2C_CTRL_CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node I2C_AV_Config:u1|I2C_Controller:u0|I2C_SCLK~2
        Info: Destination node I2C_AV_Config:u1|mI2C_CTRL_CLK~0
Info: Automatically promoted node VGA_Ctrl:u9|oVGA_HS 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node VGA_Ctrl:u9|oVGA_HS~0
        Info: Destination node VGA_HS
Info: Automatically promoted node Reset_Delay:u3|oRST_0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Sdram_Control_4Port:u6|always3~0
        Info: Destination node Reset_Delay:u3|oRST_0~0
        Info: Destination node Sdram_Control_4Port:u6|rRD1_ADDR[8]~20
        Info: Destination node Sdram_Control_4Port:u6|rRD1_ADDR[8]~22
        Info: Destination node Sdram_Control_4Port:u6|rWR1_ADDR[8]~20
        Info: Destination node Sdram_Control_4Port:u6|rWR1_ADDR[8]~23
        Info: Destination node Sdram_Control_4Port:u6|rRD2_ADDR[8]~20
        Info: Destination node Sdram_Control_4Port:u6|rRD2_ADDR[8]~23
Info: Automatically promoted node Reset_Delay:u3|oRST_2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node YCbCr2RGB:u8|X_OUT[10]
        Info: Destination node YCbCr2RGB:u8|X_OUT[11]
        Info: Destination node YCbCr2RGB:u8|X_OUT[12]
        Info: Destination node YCbCr2RGB:u8|X_OUT[13]
        Info: Destination node YCbCr2RGB:u8|X_OUT[14]
        Info: Destination node YCbCr2RGB:u8|X_OUT[15]
        Info: Destination node YCbCr2RGB:u8|X_OUT[16]
        Info: Destination node YCbCr2RGB:u8|X_OUT[17]
        Info: Destination node YCbCr2RGB:u8|X_OUT[18]
        Info: Destination node YCbCr2RGB:u8|X_OUT[19]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node Reset_Delay:u3|oRST_1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Reset_Delay:u3|oRST_1~0
Info: Automatically promoted node TD_Detect:u2|TD_Stable 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node TD_Detect:u2|TD_Stable~3
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: PLL "Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|pll" output port clk[1] feeds output pin "DRAM_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "Sdram_Control_4Port:u6|Sdram_PLL:sdram_pll1|altpll:altpll_component|pll" output port clk[2] feeds output pin "AUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 3151 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:04
Info: Fitter preparation operations ending: elapsed time is 00:00:07
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:04
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:04
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X33_Y24 to location X43_Y36
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 377 output pins without output pin load capacitance assignment
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_GREEN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_RED[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 142 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin FL_DQ[0] has a permanently disabled output enable
    Info: Pin FL_DQ[1] has a permanently disabled output enable
    Info: Pin FL_DQ[2] has a permanently disabled output enable
    Info: Pin FL_DQ[3] has a permanently disabled output enable
    Info: Pin FL_DQ[4] has a permanently disabled output enable
    Info: Pin FL_DQ[5] has a permanently disabled output enable
    Info: Pin FL_DQ[6] has a permanently disabled output enable
    Info: Pin FL_DQ[7] has a permanently disabled output enable
    Info: Pin SRAM_DQ[0] has a permanently disabled output enable
    Info: Pin SRAM_DQ[1] has a permanently disabled output enable
    Info: Pin SRAM_DQ[2] has a permanently disabled output enable
    Info: Pin SRAM_DQ[3] has a permanently disabled output enable
    Info: Pin SRAM_DQ[4] has a permanently disabled output enable
    Info: Pin SRAM_DQ[5] has a permanently disabled output enable
    Info: Pin SRAM_DQ[6] has a permanently disabled output enable
    Info: Pin SRAM_DQ[7] has a permanently disabled output enable
    Info: Pin SRAM_DQ[8] has a permanently disabled output enable
    Info: Pin SRAM_DQ[9] has a permanently disabled output enable
    Info: Pin SRAM_DQ[10] has a permanently disabled output enable
    Info: Pin SRAM_DQ[11] has a permanently disabled output enable
    Info: Pin SRAM_DQ[12] has a permanently disabled output enable
    Info: Pin SRAM_DQ[13] has a permanently disabled output enable
    Info: Pin SRAM_DQ[14] has a permanently disabled output enable
    Info: Pin SRAM_DQ[15] has a permanently disabled output enable
    Info: Pin OTG_DATA[0] has a permanently disabled output enable
    Info: Pin OTG_DATA[1] has a permanently disabled output enable
    Info: Pin OTG_DATA[2] has a permanently disabled output enable
    Info: Pin OTG_DATA[3] has a permanently disabled output enable
    Info: Pin OTG_DATA[4] has a permanently disabled output enable
    Info: Pin OTG_DATA[5] has a permanently disabled output enable
    Info: Pin OTG_DATA[6] has a permanently disabled output enable
    Info: Pin OTG_DATA[7] has a permanently disabled output enable
    Info: Pin OTG_DATA[8] has a permanently disabled output enable
    Info: Pin OTG_DATA[9] has a permanently disabled output enable
    Info: Pin OTG_DATA[10] has a permanently disabled output enable
    Info: Pin OTG_DATA[11] has a permanently disabled output enable
    Info: Pin OTG_DATA[12] has a permanently disabled output enable
    Info: Pin OTG_DATA[13] has a permanently disabled output enable
    Info: Pin OTG_DATA[14] has a permanently disabled output enable
    Info: Pin OTG_DATA[15] has a permanently disabled output enable
    Info: Pin LCD_DATA[0] has a permanently disabled output enable
    Info: Pin LCD_DATA[1] has a permanently disabled output enable
    Info: Pin LCD_DATA[2] has a permanently disabled output enable
    Info: Pin LCD_DATA[3] has a permanently disabled output enable
    Info: Pin LCD_DATA[4] has a permanently disabled output enable
    Info: Pin LCD_DATA[5] has a permanently disabled output enable
    Info: Pin LCD_DATA[6] has a permanently disabled output enable
    Info: Pin LCD_DATA[7] has a permanently disabled output enable
    Info: Pin SD_DAT has a permanently disabled output enable
    Info: Pin SD_DAT3 has a permanently disabled output enable
    Info: Pin SD_CMD has a permanently disabled output enable
    Info: Pin ENET_DATA[0] has a permanently disabled output enable
    Info: Pin ENET_DATA[1] has a permanently disabled output enable
    Info: Pin ENET_DATA[2] has a permanently disabled output enable
    Info: Pin ENET_DATA[3] has a permanently disabled output enable
    Info: Pin ENET_DATA[4] has a permanently disabled output enable
    Info: Pin ENET_DATA[5] has a permanently disabled output enable
    Info: Pin ENET_DATA[6] has a permanently disabled output enable
    Info: Pin ENET_DATA[7] has a permanently disabled output enable
    Info: Pin ENET_DATA[8] has a permanently disabled output enable
    Info: Pin ENET_DATA[9] has a permanently disabled output enable
    Info: Pin ENET_DATA[10] has a permanently disabled output enable
    Info: Pin ENET_DATA[11] has a permanently disabled output enable
    Info: Pin ENET_DATA[12] has a permanently disabled output enable
    Info: Pin ENET_DATA[13] has a permanently disabled output enable
    Info: Pin ENET_DATA[14] has a permanently disabled output enable
    Info: Pin ENET_DATA[15] has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently disabled output enable
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently disabled output enable
    Info: Pin GPIO_0[2] has a permanently disabled output enable
    Info: Pin GPIO_0[3] has a permanently disabled output enable
    Info: Pin GPIO_0[4] has a permanently disabled output enable
    Info: Pin GPIO_0[5] has a permanently disabled output enable
    Info: Pin GPIO_0[6] has a permanently disabled output enable
    Info: Pin GPIO_0[7] has a permanently disabled output enable
    Info: Pin GPIO_0[8] has a permanently disabled output enable
    Info: Pin GPIO_0[9] has a permanently disabled output enable
    Info: Pin GPIO_0[10] has a permanently disabled output enable
    Info: Pin GPIO_0[11] has a permanently disabled output enable
    Info: Pin GPIO_0[12] has a permanently disabled output enable
    Info: Pin GPIO_0[13] has a permanently disabled output enable
    Info: Pin GPIO_0[14] has a permanently disabled output enable
    Info: Pin GPIO_0[15] has a permanently disabled output enable
    Info: Pin GPIO_0[16] has a permanently disabled output enable
    Info: Pin GPIO_0[17] has a permanently disabled output enable
    Info: Pin GPIO_0[18] has a permanently disabled output enable
    Info: Pin GPIO_0[19] has a permanently disabled output enable
    Info: Pin GPIO_0[20] has a permanently disabled output enable
    Info: Pin GPIO_0[21] has a permanently disabled output enable
    Info: Pin GPIO_0[22] has a permanently disabled output enable
    Info: Pin GPIO_0[23] has a permanently disabled output enable
    Info: Pin GPIO_0[25] has a permanently disabled output enable
    Info: Pin GPIO_0[27] has a permanently disabled output enable
    Info: Pin GPIO_0[29] has a permanently disabled output enable
    Info: Pin GPIO_0[31] has a permanently disabled output enable
    Info: Pin GPIO_0[33] has a permanently disabled output enable
    Info: Pin GPIO_0[35] has a permanently disabled output enable
    Info: Pin GPIO_1[0] has a permanently disabled output enable
    Info: Pin GPIO_1[1] has a permanently disabled output enable
    Info: Pin GPIO_1[2] has a permanently disabled output enable
    Info: Pin GPIO_1[3] has a permanently disabled output enable
    Info: Pin GPIO_1[4] has a permanently disabled output enable
    Info: Pin GPIO_1[5] has a permanently disabled output enable
    Info: Pin GPIO_1[6] has a permanently disabled output enable
    Info: Pin GPIO_1[7] has a permanently disabled output enable
    Info: Pin GPIO_1[8] has a permanently disabled output enable
    Info: Pin GPIO_1[9] has a permanently disabled output enable
    Info: Pin GPIO_1[10] has a permanently disabled output enable
    Info: Pin GPIO_1[11] has a permanently disabled output enable
    Info: Pin GPIO_1[12] has a permanently disabled output enable
    Info: Pin GPIO_1[13] has a permanently disabled output enable
    Info: Pin GPIO_1[14] has a permanently disabled output enable
    Info: Pin GPIO_1[15] has a permanently disabled output enable
    Info: Pin GPIO_1[16] has a permanently disabled output enable
    Info: Pin GPIO_1[17] has a permanently disabled output enable
    Info: Pin GPIO_1[18] has a permanently disabled output enable
    Info: Pin GPIO_1[19] has a permanently disabled output enable
    Info: Pin GPIO_1[20] has a permanently disabled output enable
    Info: Pin GPIO_1[21] has a permanently disabled output enable
    Info: Pin GPIO_1[22] has a permanently disabled output enable
    Info: Pin GPIO_1[23] has a permanently disabled output enable
    Info: Pin GPIO_1[24] has a permanently disabled output enable
    Info: Pin GPIO_1[25] has a permanently disabled output enable
    Info: Pin GPIO_1[26] has a permanently disabled output enable
    Info: Pin GPIO_1[27] has a permanently disabled output enable
    Info: Pin GPIO_1[28] has a permanently disabled output enable
    Info: Pin GPIO_1[29] has a permanently disabled output enable
    Info: Pin GPIO_1[30] has a permanently disabled output enable
    Info: Pin GPIO_1[31] has a permanently disabled output enable
    Info: Pin GPIO_1[32] has a permanently disabled output enable
    Info: Pin GPIO_1[33] has a permanently disabled output enable
    Info: Pin GPIO_1[34] has a permanently disabled output enable
    Info: Pin GPIO_1[35] has a permanently disabled output enable
    Info: Pin AUD_DACLRCK has a permanently enabled output enable
    Info: Pin AUD_BCLK has a permanently enabled output enable
    Info: Pin GPIO_0[24] has a permanently enabled output enable
    Info: Pin GPIO_0[26] has a permanently enabled output enable
    Info: Pin GPIO_0[28] has a permanently enabled output enable
    Info: Pin GPIO_0[30] has a permanently enabled output enable
    Info: Pin GPIO_0[32] has a permanently enabled output enable
    Info: Pin GPIO_0[34] has a permanently enabled output enable
Info: Generated suppressed messages file C:/fpganes/cam_to_vga/DE2_TV.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 557 megabytes
    Info: Processing ended: Wed Apr 10 13:13:45 2013
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:29


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/fpganes/cam_to_vga/DE2_TV.fit.smsg.


