$date
	Sat Nov  9 13:50:44 2019
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module counter_tb $end
$var wire 2 ! r_cnt_out [1:0] $end
$var wire 1 " r_cnt_done $end
$var reg 1 # r_clk $end
$var reg 1 $ r_rst $end
$scope module UUT $end
$var wire 1 # i_clk $end
$var wire 1 $ i_rst $end
$var wire 1 " o_cnt_done $end
$var wire 3 % o_cnt_val [2:0] $end
$var reg 1 & r_cnt_done $end
$var reg 3 ' r_cnt_val [2:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 '
0&
b0 %
0$
0#
0"
b0 !
$end
#1
b1 !
b1 %
b1 '
1#
#2
0#
#3
b10 !
b10 %
b10 '
1#
#4
0#
#5
b11 !
b11 %
b11 '
1#
#6
0#
#7
b0 !
b100 %
b100 '
1#
#8
0#
#9
b1 !
b101 %
b101 '
1#
#10
0#
#11
b10 !
1"
1&
b110 %
b110 '
1#
#12
0#
#13
b11 !
b111 %
b111 '
0"
0&
1#
#14
0#
#15
b0 !
b0 %
b0 '
1#
#16
0#
#17
b1 !
b1 %
b1 '
1#
#18
0#
#19
b10 !
b10 %
b10 '
1#
#20
0#
#21
b11 !
b11 %
b11 '
1#
#22
0#
#23
b0 !
b100 %
b100 '
1#
#24
0#
#25
b1 !
b101 %
b101 '
1#
#26
0#
#27
b10 !
1"
1&
b110 %
b110 '
1#
#28
0#
#29
b11 !
b111 %
b111 '
0"
0&
1#
#30
0#
#31
b0 !
b0 %
b0 '
1#
#32
0#
#33
b1 !
b1 %
b1 '
1#
#34
0#
#35
b10 !
b10 %
b10 '
1#
#36
0#
#37
b11 !
b11 %
b11 '
1#
#38
0#
#39
b0 !
b100 %
b100 '
1#
#40
0#
#41
b1 !
b101 %
b101 '
1#
#42
0#
#43
b10 !
1"
1&
b110 %
b110 '
1#
#44
0#
#45
b11 !
b111 %
b111 '
0"
0&
1#
#46
0#
#47
b0 !
b0 %
b0 '
1#
#48
0#
#49
b1 !
b1 %
b1 '
1#
#50
0#
#51
b10 !
b10 %
b10 '
1#
#52
0#
#53
b11 !
b11 %
b11 '
1#
#54
0#
#55
b0 !
b100 %
b100 '
1#
#56
0#
#57
b1 !
b101 %
b101 '
1#
#58
0#
#59
b10 !
1"
1&
b110 %
b110 '
1#
#60
0#
#61
b11 !
b111 %
b111 '
0"
0&
1#
#62
0#
