// $Module: reg_G12_PINMUX_REG $
// $RegisterBank Version: v1.0.00 $
// $Author:  $
// $Date: Tue, 28 Feb 2023 09:48:49 AM $
//

//GEN REG ADDR/OFFSET/MASK
#define  G12_PINMUX_REG_REG_UART2_RTS  0x0
#define  G12_PINMUX_REG_REG_UART2_CTS  0x4
#define  G12_PINMUX_REG_REG_UART2_RX  0x8
#define  G12_PINMUX_REG_REG_RSTN  0xc
#define  G12_PINMUX_REG_REG_UART2_TX  0x10
#define  G12_PINMUX_REG_REG_UART4_TX  0x14
#define  G12_PINMUX_REG_REG_UART4_RX  0x18
#define  G12_PINMUX_REG_REG_UART4_RTS  0x1c
#define  G12_PINMUX_REG_REG_UART4_CTS  0x20
#define  G12_PINMUX_REG_REG_IIC0_SDA  0x24
#define  G12_PINMUX_REG_REG_IIC0_SCL  0x28
#define  G12_PINMUX_REG_REG_ADC1  0x2c
#define  G12_PINMUX_REG_REG_ADC2  0x30
#define  G12_PINMUX_REG_REG_ADC3  0x34
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT  0x38
#define  G12_PINMUX_REG_REG_IIC1_SDA  0x3c
#define  G12_PINMUX_REG_REG_IIC1_SCL  0x40
#define  G12_PINMUX_REG_REG_IIC2_SDA  0x44
#define  G12_PINMUX_REG_REG_IIC2_SCL  0x48
#define  G12_PINMUX_REG_REG_IIC4_SDA  0x4c
#define  G12_PINMUX_REG_REG_IIC4_SCL  0x50
#define  G12_PINMUX_REG_REG_IIC5_SDA  0x54
#define  G12_PINMUX_REG_REG_IIC5_SCL  0x58
#define  G12_PINMUX_REG_REG_SD1_CD_X  0x5c
#define  G12_PINMUX_REG_REG_SD1_PWR_EN  0x60
#define  G12_PINMUX_REG_REG_GPIO0  0x64
#define  G12_PINMUX_REG_REG_GPIO1  0x68
#define  G12_PINMUX_REG_REG_GPIO2  0x6c
#define  G12_PINMUX_REG_REG_GPIO3  0x70
#define  G12_PINMUX_REG_REG_GPIO4  0x74
#define  G12_PINMUX_REG_REG_GPIO5  0x78
#define  G12_PINMUX_REG_REG_GPIO6  0x7c
#define  G12_PINMUX_REG_REG_GPIO7  0x80
#define  G12_PINMUX_REG_REG_UART2_RTS_P_EN   0x0
#define  G12_PINMUX_REG_REG_UART2_RTS_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_UART2_RTS_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_UART2_RTS_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_RTS_PU_SEL   0x0
#define  G12_PINMUX_REG_REG_UART2_RTS_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_UART2_RTS_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_UART2_RTS_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_RTS_PIN_SEL_EN   0x0
#define  G12_PINMUX_REG_REG_UART2_RTS_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_UART2_RTS_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_UART2_RTS_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_UART2_RTS_DRI_SEL   0x0
#define  G12_PINMUX_REG_REG_UART2_RTS_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_UART2_RTS_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_UART2_RTS_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_UART2_RTS_SCT_EN   0x0
#define  G12_PINMUX_REG_REG_UART2_RTS_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_UART2_RTS_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_UART2_RTS_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_RTS_OEX_EN   0x0
#define  G12_PINMUX_REG_REG_UART2_RTS_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_UART2_RTS_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_UART2_RTS_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_CTS_P_EN   0x4
#define  G12_PINMUX_REG_REG_UART2_CTS_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_UART2_CTS_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_UART2_CTS_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_CTS_PU_SEL   0x4
#define  G12_PINMUX_REG_REG_UART2_CTS_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_UART2_CTS_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_UART2_CTS_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_CTS_PIN_SEL_EN   0x4
#define  G12_PINMUX_REG_REG_UART2_CTS_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_UART2_CTS_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_UART2_CTS_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_UART2_CTS_DRI_SEL   0x4
#define  G12_PINMUX_REG_REG_UART2_CTS_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_UART2_CTS_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_UART2_CTS_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_UART2_CTS_SCT_EN   0x4
#define  G12_PINMUX_REG_REG_UART2_CTS_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_UART2_CTS_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_UART2_CTS_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_CTS_OEX_EN   0x4
#define  G12_PINMUX_REG_REG_UART2_CTS_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_UART2_CTS_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_UART2_CTS_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_RX_P_EN   0x8
#define  G12_PINMUX_REG_REG_UART2_RX_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_UART2_RX_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_UART2_RX_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_RX_PU_SEL   0x8
#define  G12_PINMUX_REG_REG_UART2_RX_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_UART2_RX_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_UART2_RX_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_RX_PIN_SEL_EN   0x8
#define  G12_PINMUX_REG_REG_UART2_RX_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_UART2_RX_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_UART2_RX_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_UART2_RX_DRI_SEL   0x8
#define  G12_PINMUX_REG_REG_UART2_RX_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_UART2_RX_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_UART2_RX_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_UART2_RX_SCT_EN   0x8
#define  G12_PINMUX_REG_REG_UART2_RX_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_UART2_RX_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_UART2_RX_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_RX_OEX_EN   0x8
#define  G12_PINMUX_REG_REG_UART2_RX_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_UART2_RX_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_UART2_RX_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_RSTN_P_EN   0xc
#define  G12_PINMUX_REG_REG_RSTN_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_RSTN_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_RSTN_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_RSTN_PU_SEL   0xc
#define  G12_PINMUX_REG_REG_RSTN_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_RSTN_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_RSTN_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_RSTN_PIN_SEL_EN   0xc
#define  G12_PINMUX_REG_REG_RSTN_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_RSTN_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_RSTN_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_RSTN_DRI_SEL   0xc
#define  G12_PINMUX_REG_REG_RSTN_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_RSTN_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_RSTN_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_RSTN_SCT_EN   0xc
#define  G12_PINMUX_REG_REG_RSTN_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_RSTN_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_RSTN_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_RSTN_OEX_EN   0xc
#define  G12_PINMUX_REG_REG_RSTN_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_RSTN_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_RSTN_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_TX_P_EN   0x10
#define  G12_PINMUX_REG_REG_UART2_TX_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_UART2_TX_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_UART2_TX_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_TX_PU_SEL   0x10
#define  G12_PINMUX_REG_REG_UART2_TX_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_UART2_TX_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_UART2_TX_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_TX_PIN_SEL_EN   0x10
#define  G12_PINMUX_REG_REG_UART2_TX_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_UART2_TX_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_UART2_TX_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_UART2_TX_DRI_SEL   0x10
#define  G12_PINMUX_REG_REG_UART2_TX_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_UART2_TX_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_UART2_TX_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_UART2_TX_SCT_EN   0x10
#define  G12_PINMUX_REG_REG_UART2_TX_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_UART2_TX_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_UART2_TX_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART2_TX_OEX_EN   0x10
#define  G12_PINMUX_REG_REG_UART2_TX_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_UART2_TX_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_UART2_TX_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_TX_P_EN   0x14
#define  G12_PINMUX_REG_REG_UART4_TX_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_UART4_TX_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_UART4_TX_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_TX_PU_SEL   0x14
#define  G12_PINMUX_REG_REG_UART4_TX_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_UART4_TX_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_UART4_TX_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_TX_PIN_SEL_EN   0x14
#define  G12_PINMUX_REG_REG_UART4_TX_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_UART4_TX_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_UART4_TX_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_UART4_TX_DRI_SEL   0x14
#define  G12_PINMUX_REG_REG_UART4_TX_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_UART4_TX_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_UART4_TX_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_UART4_TX_SCT_EN   0x14
#define  G12_PINMUX_REG_REG_UART4_TX_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_UART4_TX_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_UART4_TX_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_TX_OEX_EN   0x14
#define  G12_PINMUX_REG_REG_UART4_TX_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_UART4_TX_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_UART4_TX_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_RX_P_EN   0x18
#define  G12_PINMUX_REG_REG_UART4_RX_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_UART4_RX_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_UART4_RX_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_RX_PU_SEL   0x18
#define  G12_PINMUX_REG_REG_UART4_RX_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_UART4_RX_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_UART4_RX_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_RX_PIN_SEL_EN   0x18
#define  G12_PINMUX_REG_REG_UART4_RX_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_UART4_RX_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_UART4_RX_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_UART4_RX_DRI_SEL   0x18
#define  G12_PINMUX_REG_REG_UART4_RX_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_UART4_RX_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_UART4_RX_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_UART4_RX_SCT_EN   0x18
#define  G12_PINMUX_REG_REG_UART4_RX_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_UART4_RX_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_UART4_RX_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_RX_OEX_EN   0x18
#define  G12_PINMUX_REG_REG_UART4_RX_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_UART4_RX_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_UART4_RX_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_RTS_P_EN   0x1c
#define  G12_PINMUX_REG_REG_UART4_RTS_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_UART4_RTS_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_UART4_RTS_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_RTS_PU_SEL   0x1c
#define  G12_PINMUX_REG_REG_UART4_RTS_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_UART4_RTS_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_UART4_RTS_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_RTS_PIN_SEL_EN   0x1c
#define  G12_PINMUX_REG_REG_UART4_RTS_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_UART4_RTS_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_UART4_RTS_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_UART4_RTS_DRI_SEL   0x1c
#define  G12_PINMUX_REG_REG_UART4_RTS_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_UART4_RTS_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_UART4_RTS_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_UART4_RTS_SCT_EN   0x1c
#define  G12_PINMUX_REG_REG_UART4_RTS_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_UART4_RTS_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_UART4_RTS_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_RTS_OEX_EN   0x1c
#define  G12_PINMUX_REG_REG_UART4_RTS_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_UART4_RTS_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_UART4_RTS_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_CTS_P_EN   0x20
#define  G12_PINMUX_REG_REG_UART4_CTS_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_UART4_CTS_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_UART4_CTS_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_CTS_PU_SEL   0x20
#define  G12_PINMUX_REG_REG_UART4_CTS_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_UART4_CTS_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_UART4_CTS_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_CTS_PIN_SEL_EN   0x20
#define  G12_PINMUX_REG_REG_UART4_CTS_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_UART4_CTS_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_UART4_CTS_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_UART4_CTS_DRI_SEL   0x20
#define  G12_PINMUX_REG_REG_UART4_CTS_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_UART4_CTS_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_UART4_CTS_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_UART4_CTS_SCT_EN   0x20
#define  G12_PINMUX_REG_REG_UART4_CTS_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_UART4_CTS_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_UART4_CTS_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_UART4_CTS_OEX_EN   0x20
#define  G12_PINMUX_REG_REG_UART4_CTS_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_UART4_CTS_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_UART4_CTS_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC0_SDA_PU_EN   0x24
#define  G12_PINMUX_REG_REG_IIC0_SDA_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC0_SDA_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC0_SDA_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC0_SDA_PD_EN   0x24
#define  G12_PINMUX_REG_REG_IIC0_SDA_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC0_SDA_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC0_SDA_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC0_SDA_PIN_SEL_EN   0x24
#define  G12_PINMUX_REG_REG_IIC0_SDA_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC0_SDA_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC0_SDA_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC0_SDA_DRI_SEL   0x24
#define  G12_PINMUX_REG_REG_IIC0_SDA_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC0_SDA_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC0_SDA_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC0_SDA_SCT_EN   0x24
#define  G12_PINMUX_REG_REG_IIC0_SDA_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC0_SDA_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC0_SDA_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC0_SDA_OEX_EN   0x24
#define  G12_PINMUX_REG_REG_IIC0_SDA_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC0_SDA_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC0_SDA_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC0_SCL_PU_EN   0x28
#define  G12_PINMUX_REG_REG_IIC0_SCL_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC0_SCL_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC0_SCL_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC0_SCL_PD_EN   0x28
#define  G12_PINMUX_REG_REG_IIC0_SCL_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC0_SCL_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC0_SCL_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC0_SCL_PIN_SEL_EN   0x28
#define  G12_PINMUX_REG_REG_IIC0_SCL_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC0_SCL_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC0_SCL_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC0_SCL_DRI_SEL   0x28
#define  G12_PINMUX_REG_REG_IIC0_SCL_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC0_SCL_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC0_SCL_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC0_SCL_SCT_EN   0x28
#define  G12_PINMUX_REG_REG_IIC0_SCL_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC0_SCL_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC0_SCL_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC0_SCL_OEX_EN   0x28
#define  G12_PINMUX_REG_REG_IIC0_SCL_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC0_SCL_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC0_SCL_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC1_P_EN   0x2c
#define  G12_PINMUX_REG_REG_ADC1_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_ADC1_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_ADC1_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC1_PU_SEL   0x2c
#define  G12_PINMUX_REG_REG_ADC1_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_ADC1_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_ADC1_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC1_PIN_SEL_EN   0x2c
#define  G12_PINMUX_REG_REG_ADC1_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_ADC1_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_ADC1_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_ADC1_DRI_SEL   0x2c
#define  G12_PINMUX_REG_REG_ADC1_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_ADC1_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_ADC1_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_ADC1_SCT_EN   0x2c
#define  G12_PINMUX_REG_REG_ADC1_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_ADC1_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_ADC1_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC1_OEX_EN   0x2c
#define  G12_PINMUX_REG_REG_ADC1_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_ADC1_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_ADC1_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC2_P_EN   0x30
#define  G12_PINMUX_REG_REG_ADC2_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_ADC2_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_ADC2_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC2_PU_SEL   0x30
#define  G12_PINMUX_REG_REG_ADC2_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_ADC2_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_ADC2_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC2_PIN_SEL_EN   0x30
#define  G12_PINMUX_REG_REG_ADC2_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_ADC2_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_ADC2_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_ADC2_DRI_SEL   0x30
#define  G12_PINMUX_REG_REG_ADC2_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_ADC2_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_ADC2_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_ADC2_SCT_EN   0x30
#define  G12_PINMUX_REG_REG_ADC2_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_ADC2_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_ADC2_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC2_OEX_EN   0x30
#define  G12_PINMUX_REG_REG_ADC2_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_ADC2_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_ADC2_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC3_P_EN   0x34
#define  G12_PINMUX_REG_REG_ADC3_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_ADC3_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_ADC3_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC3_PU_SEL   0x34
#define  G12_PINMUX_REG_REG_ADC3_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_ADC3_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_ADC3_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC3_PIN_SEL_EN   0x34
#define  G12_PINMUX_REG_REG_ADC3_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_ADC3_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_ADC3_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_ADC3_DRI_SEL   0x34
#define  G12_PINMUX_REG_REG_ADC3_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_ADC3_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_ADC3_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_ADC3_SCT_EN   0x34
#define  G12_PINMUX_REG_REG_ADC3_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_ADC3_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_ADC3_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_ADC3_OEX_EN   0x34
#define  G12_PINMUX_REG_REG_ADC3_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_ADC3_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_ADC3_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_P_EN   0x38
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_PU_SEL   0x38
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_PIN_SEL_EN   0x38
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_DRI_SEL   0x38
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_SCT_EN   0x38
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_OEX_EN   0x38
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_TEMPSEN_BJT_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC1_SDA_PU_EN   0x3c
#define  G12_PINMUX_REG_REG_IIC1_SDA_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC1_SDA_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC1_SDA_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC1_SDA_PD_EN   0x3c
#define  G12_PINMUX_REG_REG_IIC1_SDA_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC1_SDA_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC1_SDA_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC1_SDA_PIN_SEL_EN   0x3c
#define  G12_PINMUX_REG_REG_IIC1_SDA_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC1_SDA_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC1_SDA_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC1_SDA_DRI_SEL   0x3c
#define  G12_PINMUX_REG_REG_IIC1_SDA_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC1_SDA_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC1_SDA_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC1_SDA_SCT_EN   0x3c
#define  G12_PINMUX_REG_REG_IIC1_SDA_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC1_SDA_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC1_SDA_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC1_SDA_OEX_EN   0x3c
#define  G12_PINMUX_REG_REG_IIC1_SDA_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC1_SDA_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC1_SDA_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC1_SCL_PU_EN   0x40
#define  G12_PINMUX_REG_REG_IIC1_SCL_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC1_SCL_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC1_SCL_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC1_SCL_PD_EN   0x40
#define  G12_PINMUX_REG_REG_IIC1_SCL_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC1_SCL_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC1_SCL_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC1_SCL_PIN_SEL_EN   0x40
#define  G12_PINMUX_REG_REG_IIC1_SCL_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC1_SCL_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC1_SCL_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC1_SCL_DRI_SEL   0x40
#define  G12_PINMUX_REG_REG_IIC1_SCL_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC1_SCL_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC1_SCL_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC1_SCL_SCT_EN   0x40
#define  G12_PINMUX_REG_REG_IIC1_SCL_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC1_SCL_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC1_SCL_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC1_SCL_OEX_EN   0x40
#define  G12_PINMUX_REG_REG_IIC1_SCL_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC1_SCL_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC1_SCL_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC2_SDA_PU_EN   0x44
#define  G12_PINMUX_REG_REG_IIC2_SDA_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC2_SDA_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC2_SDA_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC2_SDA_PD_EN   0x44
#define  G12_PINMUX_REG_REG_IIC2_SDA_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC2_SDA_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC2_SDA_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC2_SDA_PIN_SEL_EN   0x44
#define  G12_PINMUX_REG_REG_IIC2_SDA_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC2_SDA_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC2_SDA_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC2_SDA_DRI_SEL   0x44
#define  G12_PINMUX_REG_REG_IIC2_SDA_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC2_SDA_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC2_SDA_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC2_SDA_SCT_EN   0x44
#define  G12_PINMUX_REG_REG_IIC2_SDA_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC2_SDA_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC2_SDA_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC2_SDA_OEX_EN   0x44
#define  G12_PINMUX_REG_REG_IIC2_SDA_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC2_SDA_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC2_SDA_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC2_SCL_PU_EN   0x48
#define  G12_PINMUX_REG_REG_IIC2_SCL_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC2_SCL_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC2_SCL_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC2_SCL_PD_EN   0x48
#define  G12_PINMUX_REG_REG_IIC2_SCL_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC2_SCL_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC2_SCL_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC2_SCL_PIN_SEL_EN   0x48
#define  G12_PINMUX_REG_REG_IIC2_SCL_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC2_SCL_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC2_SCL_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC2_SCL_DRI_SEL   0x48
#define  G12_PINMUX_REG_REG_IIC2_SCL_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC2_SCL_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC2_SCL_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC2_SCL_SCT_EN   0x48
#define  G12_PINMUX_REG_REG_IIC2_SCL_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC2_SCL_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC2_SCL_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC2_SCL_OEX_EN   0x48
#define  G12_PINMUX_REG_REG_IIC2_SCL_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC2_SCL_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC2_SCL_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC4_SDA_PU_EN   0x4c
#define  G12_PINMUX_REG_REG_IIC4_SDA_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC4_SDA_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC4_SDA_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC4_SDA_PD_EN   0x4c
#define  G12_PINMUX_REG_REG_IIC4_SDA_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC4_SDA_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC4_SDA_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC4_SDA_PIN_SEL_EN   0x4c
#define  G12_PINMUX_REG_REG_IIC4_SDA_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC4_SDA_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC4_SDA_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC4_SDA_DRI_SEL   0x4c
#define  G12_PINMUX_REG_REG_IIC4_SDA_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC4_SDA_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC4_SDA_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC4_SDA_SCT_EN   0x4c
#define  G12_PINMUX_REG_REG_IIC4_SDA_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC4_SDA_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC4_SDA_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC4_SDA_OEX_EN   0x4c
#define  G12_PINMUX_REG_REG_IIC4_SDA_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC4_SDA_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC4_SDA_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC4_SCL_PU_EN   0x50
#define  G12_PINMUX_REG_REG_IIC4_SCL_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC4_SCL_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC4_SCL_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC4_SCL_PD_EN   0x50
#define  G12_PINMUX_REG_REG_IIC4_SCL_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC4_SCL_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC4_SCL_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC4_SCL_PIN_SEL_EN   0x50
#define  G12_PINMUX_REG_REG_IIC4_SCL_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC4_SCL_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC4_SCL_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC4_SCL_DRI_SEL   0x50
#define  G12_PINMUX_REG_REG_IIC4_SCL_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC4_SCL_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC4_SCL_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC4_SCL_SCT_EN   0x50
#define  G12_PINMUX_REG_REG_IIC4_SCL_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC4_SCL_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC4_SCL_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC4_SCL_OEX_EN   0x50
#define  G12_PINMUX_REG_REG_IIC4_SCL_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC4_SCL_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC4_SCL_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC5_SDA_PU_EN   0x54
#define  G12_PINMUX_REG_REG_IIC5_SDA_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC5_SDA_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC5_SDA_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC5_SDA_PD_EN   0x54
#define  G12_PINMUX_REG_REG_IIC5_SDA_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC5_SDA_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC5_SDA_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC5_SDA_PIN_SEL_EN   0x54
#define  G12_PINMUX_REG_REG_IIC5_SDA_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC5_SDA_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC5_SDA_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC5_SDA_DRI_SEL   0x54
#define  G12_PINMUX_REG_REG_IIC5_SDA_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC5_SDA_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC5_SDA_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC5_SDA_SCT_EN   0x54
#define  G12_PINMUX_REG_REG_IIC5_SDA_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC5_SDA_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC5_SDA_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC5_SDA_OEX_EN   0x54
#define  G12_PINMUX_REG_REG_IIC5_SDA_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC5_SDA_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC5_SDA_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC5_SCL_PU_EN   0x58
#define  G12_PINMUX_REG_REG_IIC5_SCL_PU_EN_OFFSET 2
#define  G12_PINMUX_REG_REG_IIC5_SCL_PU_EN_MASK   0x4
#define  G12_PINMUX_REG_REG_IIC5_SCL_PU_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC5_SCL_PD_EN   0x58
#define  G12_PINMUX_REG_REG_IIC5_SCL_PD_EN_OFFSET 3
#define  G12_PINMUX_REG_REG_IIC5_SCL_PD_EN_MASK   0x8
#define  G12_PINMUX_REG_REG_IIC5_SCL_PD_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC5_SCL_PIN_SEL_EN   0x58
#define  G12_PINMUX_REG_REG_IIC5_SCL_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_IIC5_SCL_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_IIC5_SCL_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC5_SCL_DRI_SEL   0x58
#define  G12_PINMUX_REG_REG_IIC5_SCL_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_IIC5_SCL_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_IIC5_SCL_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_IIC5_SCL_SCT_EN   0x58
#define  G12_PINMUX_REG_REG_IIC5_SCL_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_IIC5_SCL_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_IIC5_SCL_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_IIC5_SCL_OEX_EN   0x58
#define  G12_PINMUX_REG_REG_IIC5_SCL_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_IIC5_SCL_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_IIC5_SCL_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_SD1_CD_X_P_EN   0x5c
#define  G12_PINMUX_REG_REG_SD1_CD_X_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_SD1_CD_X_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_SD1_CD_X_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_SD1_CD_X_PU_SEL   0x5c
#define  G12_PINMUX_REG_REG_SD1_CD_X_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_SD1_CD_X_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_SD1_CD_X_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_SD1_CD_X_PIN_SEL_EN   0x5c
#define  G12_PINMUX_REG_REG_SD1_CD_X_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_SD1_CD_X_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_SD1_CD_X_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_SD1_CD_X_DRI_SEL   0x5c
#define  G12_PINMUX_REG_REG_SD1_CD_X_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_SD1_CD_X_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_SD1_CD_X_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_SD1_CD_X_SCT_EN   0x5c
#define  G12_PINMUX_REG_REG_SD1_CD_X_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_SD1_CD_X_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_SD1_CD_X_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_SD1_CD_X_OEX_EN   0x5c
#define  G12_PINMUX_REG_REG_SD1_CD_X_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_SD1_CD_X_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_SD1_CD_X_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_P_EN   0x60
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_PU_SEL   0x60
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_PIN_SEL_EN   0x60
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_DRI_SEL   0x60
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_SCT_EN   0x60
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_OEX_EN   0x60
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_SD1_PWR_EN_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO0_P_EN   0x64
#define  G12_PINMUX_REG_REG_GPIO0_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_GPIO0_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_GPIO0_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO0_PU_SEL   0x64
#define  G12_PINMUX_REG_REG_GPIO0_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_GPIO0_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_GPIO0_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO0_PIN_SEL_EN   0x64
#define  G12_PINMUX_REG_REG_GPIO0_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_GPIO0_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_GPIO0_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO0_DRI_SEL   0x64
#define  G12_PINMUX_REG_REG_GPIO0_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_GPIO0_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_GPIO0_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO0_SCT_EN   0x64
#define  G12_PINMUX_REG_REG_GPIO0_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_GPIO0_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_GPIO0_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO0_OEX_EN   0x64
#define  G12_PINMUX_REG_REG_GPIO0_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_GPIO0_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_GPIO0_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO1_P_EN   0x68
#define  G12_PINMUX_REG_REG_GPIO1_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_GPIO1_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_GPIO1_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO1_PU_SEL   0x68
#define  G12_PINMUX_REG_REG_GPIO1_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_GPIO1_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_GPIO1_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO1_PIN_SEL_EN   0x68
#define  G12_PINMUX_REG_REG_GPIO1_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_GPIO1_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_GPIO1_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO1_DRI_SEL   0x68
#define  G12_PINMUX_REG_REG_GPIO1_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_GPIO1_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_GPIO1_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO1_SCT_EN   0x68
#define  G12_PINMUX_REG_REG_GPIO1_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_GPIO1_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_GPIO1_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO1_OEX_EN   0x68
#define  G12_PINMUX_REG_REG_GPIO1_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_GPIO1_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_GPIO1_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO2_P_EN   0x6c
#define  G12_PINMUX_REG_REG_GPIO2_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_GPIO2_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_GPIO2_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO2_PU_SEL   0x6c
#define  G12_PINMUX_REG_REG_GPIO2_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_GPIO2_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_GPIO2_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO2_PIN_SEL_EN   0x6c
#define  G12_PINMUX_REG_REG_GPIO2_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_GPIO2_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_GPIO2_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO2_DRI_SEL   0x6c
#define  G12_PINMUX_REG_REG_GPIO2_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_GPIO2_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_GPIO2_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO2_SCT_EN   0x6c
#define  G12_PINMUX_REG_REG_GPIO2_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_GPIO2_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_GPIO2_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO2_OEX_EN   0x6c
#define  G12_PINMUX_REG_REG_GPIO2_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_GPIO2_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_GPIO2_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO3_P_EN   0x70
#define  G12_PINMUX_REG_REG_GPIO3_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_GPIO3_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_GPIO3_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO3_PU_SEL   0x70
#define  G12_PINMUX_REG_REG_GPIO3_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_GPIO3_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_GPIO3_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO3_PIN_SEL_EN   0x70
#define  G12_PINMUX_REG_REG_GPIO3_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_GPIO3_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_GPIO3_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO3_DRI_SEL   0x70
#define  G12_PINMUX_REG_REG_GPIO3_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_GPIO3_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_GPIO3_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO3_SCT_EN   0x70
#define  G12_PINMUX_REG_REG_GPIO3_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_GPIO3_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_GPIO3_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO3_OEX_EN   0x70
#define  G12_PINMUX_REG_REG_GPIO3_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_GPIO3_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_GPIO3_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO4_P_EN   0x74
#define  G12_PINMUX_REG_REG_GPIO4_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_GPIO4_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_GPIO4_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO4_PU_SEL   0x74
#define  G12_PINMUX_REG_REG_GPIO4_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_GPIO4_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_GPIO4_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO4_PIN_SEL_EN   0x74
#define  G12_PINMUX_REG_REG_GPIO4_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_GPIO4_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_GPIO4_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO4_DRI_SEL   0x74
#define  G12_PINMUX_REG_REG_GPIO4_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_GPIO4_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_GPIO4_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO4_SCT_EN   0x74
#define  G12_PINMUX_REG_REG_GPIO4_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_GPIO4_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_GPIO4_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO4_OEX_EN   0x74
#define  G12_PINMUX_REG_REG_GPIO4_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_GPIO4_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_GPIO4_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO5_P_EN   0x78
#define  G12_PINMUX_REG_REG_GPIO5_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_GPIO5_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_GPIO5_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO5_PU_SEL   0x78
#define  G12_PINMUX_REG_REG_GPIO5_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_GPIO5_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_GPIO5_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO5_PIN_SEL_EN   0x78
#define  G12_PINMUX_REG_REG_GPIO5_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_GPIO5_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_GPIO5_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO5_DRI_SEL   0x78
#define  G12_PINMUX_REG_REG_GPIO5_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_GPIO5_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_GPIO5_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO5_SCT_EN   0x78
#define  G12_PINMUX_REG_REG_GPIO5_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_GPIO5_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_GPIO5_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO5_OEX_EN   0x78
#define  G12_PINMUX_REG_REG_GPIO5_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_GPIO5_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_GPIO5_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO6_P_EN   0x7c
#define  G12_PINMUX_REG_REG_GPIO6_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_GPIO6_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_GPIO6_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO6_PU_SEL   0x7c
#define  G12_PINMUX_REG_REG_GPIO6_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_GPIO6_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_GPIO6_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO6_PIN_SEL_EN   0x7c
#define  G12_PINMUX_REG_REG_GPIO6_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_GPIO6_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_GPIO6_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO6_DRI_SEL   0x7c
#define  G12_PINMUX_REG_REG_GPIO6_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_GPIO6_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_GPIO6_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO6_SCT_EN   0x7c
#define  G12_PINMUX_REG_REG_GPIO6_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_GPIO6_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_GPIO6_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO6_OEX_EN   0x7c
#define  G12_PINMUX_REG_REG_GPIO6_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_GPIO6_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_GPIO6_OEX_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO7_P_EN   0x80
#define  G12_PINMUX_REG_REG_GPIO7_P_EN_OFFSET 0
#define  G12_PINMUX_REG_REG_GPIO7_P_EN_MASK   0x1
#define  G12_PINMUX_REG_REG_GPIO7_P_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO7_PU_SEL   0x80
#define  G12_PINMUX_REG_REG_GPIO7_PU_SEL_OFFSET 1
#define  G12_PINMUX_REG_REG_GPIO7_PU_SEL_MASK   0x2
#define  G12_PINMUX_REG_REG_GPIO7_PU_SEL_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO7_PIN_SEL_EN   0x80
#define  G12_PINMUX_REG_REG_GPIO7_PIN_SEL_EN_OFFSET 4
#define  G12_PINMUX_REG_REG_GPIO7_PIN_SEL_EN_MASK   0xf0
#define  G12_PINMUX_REG_REG_GPIO7_PIN_SEL_EN_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO7_DRI_SEL   0x80
#define  G12_PINMUX_REG_REG_GPIO7_DRI_SEL_OFFSET 8
#define  G12_PINMUX_REG_REG_GPIO7_DRI_SEL_MASK   0xf00
#define  G12_PINMUX_REG_REG_GPIO7_DRI_SEL_BITS   0x4
#define  G12_PINMUX_REG_REG_GPIO7_SCT_EN   0x80
#define  G12_PINMUX_REG_REG_GPIO7_SCT_EN_OFFSET 12
#define  G12_PINMUX_REG_REG_GPIO7_SCT_EN_MASK   0x1000
#define  G12_PINMUX_REG_REG_GPIO7_SCT_EN_BITS   0x1
#define  G12_PINMUX_REG_REG_GPIO7_OEX_EN   0x80
#define  G12_PINMUX_REG_REG_GPIO7_OEX_EN_OFFSET 13
#define  G12_PINMUX_REG_REG_GPIO7_OEX_EN_MASK   0x2000
#define  G12_PINMUX_REG_REG_GPIO7_OEX_EN_BITS   0x1
