# Changelog

JieLabs 版本可以从设定 -> About 中查看。JieLabs 每五分钟自动检查一次更新（或者在 2020-3-16 之前，手动刷新后检查更新），如有更新会在右下角通知区显示新版本通知。

截止至版本 heads/production-0-g0a342da-dirty 自从内测开始 (2020-3-11日) 以来，JieLabs 有如下更新:

## 修正

- FPGA 引脚修改为和真实硬件一致
- 断开连线时可能不更新连线两端的信号
- 有时手动时钟不起作用
- 小屏幕下教程文字溢出屏幕
- 译码七段数码管在输入大于 9 时现在不显示任何段，而不是 A-F，和硬件保持一致
- Edge 浏览器无法加载
- 加载存档的时候高频时钟可能不生效
- Verilog 模式下部分语法导致页面卡死
- 部分情况下信号的初始状态不会得到反馈
- 信号刷新频率过高导致系统过载的问题
- Verilog 在构建详情中不被高亮
- 标签页放置一段时间后显示 Build detail 会导致异常
- 加载存档时可能发生异常

## 新增功能

- 管理端大幅度更新:
  - 管理端添加定位实验板功能
  - 管理端统计在线用户数
  - 添加 CI 测试
- 自动保存沙箱连线，刷新后重载
- 添加报错页面，以及错误信息采集
- 加载存档、刷新前后保持选项中的语言设定
- 在手动刷新以外，定时检查是否有更新
- VHDL 语言支持更新到了 VHDL-2008
- Sentry error logging
