

================================================================
== Vitis HLS Report for 'test'
================================================================
* Date:           Fri May 10 14:59:54 2024

* Version:        2023.1.1 (Build 3869133 on Jun 15 2023)
* Project:        D2
* Solution:       comb_1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu9eg-ffvb1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.972 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       99|       99|  0.990 us|  0.990 us|  100|  100|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |                                          |                               |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
        |                 Instance                 |             Module            |   min   |   max   |    min    |    max    | min | max |   Type  |
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+
        |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410  |test_Pipeline_VITIS_LOOP_42_1  |        6|        6|  60.000 ns|  60.000 ns|    6|    6|       no|
        |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462  |test_Pipeline_VITIS_LOOP_73_5  |        5|        5|  50.000 ns|  50.000 ns|    5|    5|       no|
        |grp_test_Pipeline_ARRAY_WRITE_fu_504      |test_Pipeline_ARRAY_WRITE      |       18|       18|   0.180 us|   0.180 us|   18|   18|       no|
        +------------------------------------------+-------------------------------+---------+---------+-----------+-----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|   11281|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        4|   956|    7114|   42441|    0|
|Memory           |        -|     -|       -|       -|    -|
|Multiplexer      |        -|     -|       -|    1286|    -|
|Register         |        -|     -|    5122|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        4|   956|   12236|   55008|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |     1824|  2520|  548160|  274080|    0|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |       ~0|    37|       2|      20|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |                 Instance                 |             Module            | BRAM_18K| DSP |  FF  |  LUT  | URAM|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |control_s_axi_U                           |control_s_axi                  |        0|    0|   246|    424|    0|
    |mem_m_axi_U                               |mem_m_axi                      |        4|    0|   830|    694|    0|
    |mul_32ns_32ns_64_1_1_U474                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U475                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U476                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U477                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U478                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U479                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U480                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U481                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U482                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U483                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U484                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U485                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U486                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U487                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U488                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U489                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U490                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U491                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U492                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U493                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U494                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U495                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U496                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U497                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U498                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U499                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U500                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U501                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U502                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U503                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U504                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U505                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U506                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U507                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U508                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U509                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U510                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U511                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U512                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U513                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U514                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U515                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U516                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U517                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U518                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U519                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U520                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U521                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U522                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U523                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U524                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U525                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U526                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U527                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U528                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U529                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U530                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U531                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U532                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U533                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U534                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U535                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U536                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U537                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U538                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U539                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U540                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U541                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U542                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U543                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U544                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U545                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |mul_32ns_32ns_64_1_1_U546                 |mul_32ns_32ns_64_1_1           |        0|    4|     0|     20|    0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364     |test_Pipeline_ARRAY_1_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387     |test_Pipeline_ARRAY_2_READ     |        0|    0|   524|     74|    0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_504      |test_Pipeline_ARRAY_WRITE      |        0|    0|    37|    139|    0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410  |test_Pipeline_VITIS_LOOP_42_1  |        0|  576|  4416|  34799|    0|
    |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462  |test_Pipeline_VITIS_LOOP_73_5  |        0|   88|   537|   4777|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+
    |Total                                     |                               |        4|  956|  7114|  42441|    0|
    +------------------------------------------+-------------------------------+---------+-----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+-----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+-----+------------+------------+
    |add_ln100_fu_1231_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln101_1_fu_1143_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_2_fu_1157_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_3_fu_1163_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_4_fu_1169_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_5_fu_1183_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln101_6_fu_1501_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln101_7_fu_1189_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_8_fu_1195_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln101_9_fu_1509_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln101_fu_1137_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln102_1_fu_1255_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_2_fu_1269_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_4_fu_1275_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_5_fu_1289_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln102_6_fu_1676_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln102_7_fu_1295_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_8_fu_1301_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln102_9_fu_1684_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln102_fu_1249_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln103_1_fu_2497_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_2_fu_2503_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_3_fu_2509_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_4_fu_2523_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln103_5_fu_2940_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln103_6_fu_2533_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln103_7_fu_2948_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln103_fu_2491_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln104_1_fu_2465_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_2_fu_2471_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_3_fu_2477_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_4_fu_2880_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln104_5_fu_2888_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln104_fu_2459_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln105_1_fu_2429_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_2_fu_2435_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_3_fu_2831_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln105_4_fu_2839_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln105_fu_2423_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln106_1_fu_2349_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln106_2_fu_2363_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln106_3_fu_2373_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln106_fu_2343_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln107_1_fu_1443_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln107_fu_1437_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln108_fu_1427_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln111_10_fu_1812_p2  |         +|   0|  0|   65|          65|          65|
    |add_ln111_11_fu_1842_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln111_12_fu_1822_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_13_fu_1932_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_14_fu_1942_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_15_fu_1952_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_16_fu_1958_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_17_fu_1968_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_18_fu_1978_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_19_fu_2703_p2  |         +|   0|  0|   75|          68|          68|
    |add_ln111_1_fu_1727_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln111_20_fu_1988_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_21_fu_2034_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_22_fu_2044_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_23_fu_2054_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_24_fu_2742_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_25_fu_2776_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_26_fu_2757_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_27_fu_2080_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_28_fu_2812_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_29_fu_3092_p2  |         +|   0|  0|   74|          67|          67|
    |add_ln111_2_fu_1379_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_30_fu_2822_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_31_fu_3138_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_32_fu_3186_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln111_33_fu_3234_p2  |         +|   0|  0|   64|          64|          64|
    |add_ln111_34_fu_3315_p2  |         +|   0|  0|   44|          37|          37|
    |add_ln111_35_fu_1836_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln111_36_fu_3128_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_37_fu_3180_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln111_38_fu_3228_p2  |         +|   0|  0|   71|          64|          64|
    |add_ln111_39_fu_2223_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln111_3_fu_1389_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_40_fu_2771_p2  |         +|   0|  0|   63|          56|          56|
    |add_ln111_41_fu_1785_p2  |         +|   0|  0|   73|          66|          66|
    |add_ln111_42_fu_2752_p2  |         +|   0|  0|   72|          65|          65|
    |add_ln111_4_fu_1395_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_5_fu_1405_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_6_fu_1789_p2   |         +|   0|  0|   74|          67|          67|
    |add_ln111_7_fu_1411_p2   |         +|   0|  0|   72|          65|          65|
    |add_ln111_8_fu_1421_p2   |         +|   0|  0|   73|          66|          66|
    |add_ln111_9_fu_1806_p2   |         +|   0|  0|   65|          65|          65|
    |add_ln111_fu_1721_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln112_1_fu_2263_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_2_fu_2257_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln112_3_fu_2274_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_4_fu_2268_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln112_fu_3352_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln113_1_fu_2307_p2   |         +|   0|  0|   64|          64|          64|
    |add_ln113_2_fu_2318_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln113_fu_2313_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln114_1_fu_2389_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln114_2_fu_2401_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln114_fu_2395_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln115_1_fu_2843_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln115_2_fu_2855_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln115_fu_2849_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln116_1_fu_2902_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln116_2_fu_2914_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln116_fu_2908_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln117_1_fu_2962_p2   |         +|   0|  0|   71|          64|          64|
    |add_ln117_2_fu_2974_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln117_fu_2968_p2     |         +|   0|  0|   64|          64|          64|
    |add_ln118_fu_2539_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln119_10_fu_2570_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_11_fu_2575_p2  |         +|   0|  0|   28|          28|          28|
    |add_ln119_12_fu_3383_p2  |         +|   0|  0|   17|          10|          10|
    |add_ln119_1_fu_2545_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_2_fu_2550_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_3_fu_2581_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_4_fu_1453_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_5_fu_1459_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_6_fu_2556_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_7_fu_1465_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln119_8_fu_2561_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_9_fu_2565_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln119_fu_3018_p2     |         +|   0|  0|   44|          37|          37|
    |add_ln120_1_fu_2587_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln120_2_fu_2634_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_3_fu_2593_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_4_fu_2599_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_5_fu_2605_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_6_fu_2611_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_7_fu_2617_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_8_fu_2622_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_9_fu_2628_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln120_fu_3406_p2     |         +|   0|  0|   36|          29|          29|
    |add_ln121_1_fu_2646_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln121_2_fu_3034_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_3_fu_3038_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_4_fu_3042_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_5_fu_3048_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln121_fu_2640_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln122_1_fu_3060_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_2_fu_3064_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_3_fu_3069_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln122_fu_2652_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln123_1_fu_3254_p2   |         +|   0|  0|   35|          28|          28|
    |add_ln123_fu_3250_p2     |         +|   0|  0|   28|          28|          28|
    |add_ln124_fu_3265_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln125_fu_3277_p2     |         +|   0|  0|   35|          28|          28|
    |add_ln95_10_fu_3214_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln95_2_fu_2174_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_3_fu_2180_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_4_fu_2186_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_5_fu_2191_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_6_fu_2205_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln95_7_fu_3206_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln95_8_fu_2211_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_9_fu_2217_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln95_fu_2160_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln96_10_fu_3166_p2   |         +|   0|  0|   28|          28|          28|
    |add_ln96_1_fu_2096_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_2_fu_2110_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_3_fu_2116_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_4_fu_2122_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_5_fu_2128_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_6_fu_2142_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln96_7_fu_3158_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln96_8_fu_2148_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_9_fu_2154_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln96_fu_2090_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln97_1_fu_1525_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_2_fu_1539_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_3_fu_1545_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_4_fu_1551_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_5_fu_1565_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln97_6_fu_2674_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln97_7_fu_2670_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln97_8_fu_1571_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln97_9_fu_2682_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln97_fu_1519_p2      |         +|   0|  0|   71|          64|          64|
    |add_ln98_1_fu_1583_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_2_fu_1589_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_3_fu_1595_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_4_fu_1609_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln98_5_fu_1619_p2    |         +|   0|  0|   35|          28|          28|
    |add_ln98_fu_1577_p2      |         +|   0|  0|   64|          64|          64|
    |add_ln99_1_fu_1637_p2    |         +|   0|  0|   71|          64|          64|
    |add_ln99_2_fu_1651_p2    |         +|   0|  0|   64|          64|          64|
    |add_ln99_3_fu_2693_p2    |         +|   0|  0|   28|          28|          28|
    |add_ln99_fu_1631_p2      |         +|   0|  0|   71|          64|          64|
    |arr_48_fu_1625_p2        |         +|   0|  0|   64|          64|          64|
    |arr_49_fu_1661_p2        |         +|   0|  0|   64|          64|          64|
    |arr_50_fu_1671_p2        |         +|   0|  0|   71|          64|          64|
    |arr_51_fu_1513_p2        |         +|   0|  0|   64|          64|          64|
    |arr_52_fu_1688_p2        |         +|   0|  0|   64|          64|          64|
    |arr_53_fu_1708_p2        |         +|   0|  0|   71|          64|          64|
    |arr_fu_2687_p2           |         +|   0|  0|   64|          64|          64|
    |grp_fu_819_p2            |         +|   0|  0|   71|          64|          64|
    |out1_w_10_fu_3054_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_11_fu_3074_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_12_fu_3259_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_13_fu_3271_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_14_fu_3283_p2     |         +|   0|  0|   28|          28|          28|
    |out1_w_15_fu_3434_p2     |         +|   0|  0|   35|          28|          28|
    |out1_w_1_fu_3373_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_2_fu_2324_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_3_fu_2407_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_4_fu_2860_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_5_fu_2920_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_6_fu_2980_p2      |         +|   0|  0|   28|          28|          28|
    |out1_w_7_fu_3010_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_8_fu_3393_p2      |         +|   0|  0|   35|          28|          28|
    |out1_w_9_fu_3427_p2      |         +|   0|  0|   36|          29|          29|
    |out1_w_fu_3343_p2        |         +|   0|  0|   35|          28|          28|
    +-------------------------+----------+----+---+-----+------------+------------+
    |Total                    |          |   0|  0|11281|       10483|       10483|
    +-------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +---------------+-----+-----------+-----+-----------+
    |      Name     | LUT | Input Size| Bits| Total Bits|
    +---------------+-----+-----------+-----+-----------+
    |ap_NS_fsm      |  162|         36|    1|         36|
    |grp_fu_527_p0  |   14|          3|   32|         96|
    |grp_fu_527_p1  |   14|          3|   32|         96|
    |grp_fu_531_p0  |   14|          3|   32|         96|
    |grp_fu_531_p1  |   14|          3|   32|         96|
    |grp_fu_535_p0  |   14|          3|   32|         96|
    |grp_fu_535_p1  |   14|          3|   32|         96|
    |grp_fu_539_p0  |   14|          3|   32|         96|
    |grp_fu_539_p1  |   14|          3|   32|         96|
    |grp_fu_543_p0  |   14|          3|   32|         96|
    |grp_fu_543_p1  |   14|          3|   32|         96|
    |grp_fu_547_p0  |   14|          3|   32|         96|
    |grp_fu_547_p1  |   14|          3|   32|         96|
    |grp_fu_551_p0  |   14|          3|   32|         96|
    |grp_fu_551_p1  |   14|          3|   32|         96|
    |grp_fu_555_p0  |   14|          3|   32|         96|
    |grp_fu_555_p1  |   14|          3|   32|         96|
    |grp_fu_559_p0  |   14|          3|   32|         96|
    |grp_fu_559_p1  |   14|          3|   32|         96|
    |grp_fu_563_p0  |   14|          3|   32|         96|
    |grp_fu_563_p1  |   14|          3|   32|         96|
    |grp_fu_567_p0  |   14|          3|   32|         96|
    |grp_fu_567_p1  |   14|          3|   32|         96|
    |grp_fu_571_p0  |   14|          3|   32|         96|
    |grp_fu_571_p1  |   14|          3|   32|         96|
    |grp_fu_575_p0  |   14|          3|   32|         96|
    |grp_fu_575_p1  |   14|          3|   32|         96|
    |grp_fu_579_p0  |   14|          3|   32|         96|
    |grp_fu_579_p1  |   14|          3|   32|         96|
    |grp_fu_583_p0  |   14|          3|   32|         96|
    |grp_fu_583_p1  |   14|          3|   32|         96|
    |grp_fu_587_p0  |   14|          3|   32|         96|
    |grp_fu_587_p1  |   14|          3|   32|         96|
    |grp_fu_591_p0  |   14|          3|   32|         96|
    |grp_fu_591_p1  |   14|          3|   32|         96|
    |grp_fu_595_p0  |   14|          3|   32|         96|
    |grp_fu_595_p1  |   14|          3|   32|         96|
    |grp_fu_599_p0  |   14|          3|   32|         96|
    |grp_fu_599_p1  |   14|          3|   32|         96|
    |grp_fu_603_p0  |   14|          3|   32|         96|
    |grp_fu_603_p1  |   14|          3|   32|         96|
    |grp_fu_607_p0  |   14|          3|   32|         96|
    |grp_fu_607_p1  |   14|          3|   32|         96|
    |grp_fu_611_p0  |   14|          3|   32|         96|
    |grp_fu_611_p1  |   14|          3|   32|         96|
    |grp_fu_615_p0  |   14|          3|   32|         96|
    |grp_fu_615_p1  |   14|          3|   32|         96|
    |grp_fu_619_p0  |   14|          3|   32|         96|
    |grp_fu_619_p1  |   14|          3|   32|         96|
    |grp_fu_623_p0  |   14|          3|   32|         96|
    |grp_fu_623_p1  |   14|          3|   32|         96|
    |grp_fu_627_p0  |   14|          3|   32|         96|
    |grp_fu_627_p1  |   14|          3|   32|         96|
    |grp_fu_631_p0  |   14|          3|   32|         96|
    |grp_fu_631_p1  |   14|          3|   32|         96|
    |grp_fu_635_p0  |   14|          3|   32|         96|
    |grp_fu_635_p1  |   14|          3|   32|         96|
    |grp_fu_639_p0  |   14|          3|   32|         96|
    |grp_fu_639_p1  |   14|          3|   32|         96|
    |grp_fu_643_p0  |   14|          3|   32|         96|
    |grp_fu_643_p1  |   14|          3|   32|         96|
    |grp_fu_647_p0  |   14|          3|   32|         96|
    |grp_fu_647_p1  |   14|          3|   32|         96|
    |grp_fu_651_p0  |   14|          3|   32|         96|
    |grp_fu_651_p1  |   14|          3|   32|         96|
    |grp_fu_655_p0  |   14|          3|   32|         96|
    |grp_fu_655_p1  |   14|          3|   32|         96|
    |grp_fu_659_p0  |   14|          3|   32|         96|
    |grp_fu_659_p1  |   14|          3|   32|         96|
    |mem_ARADDR     |   26|          5|   64|        320|
    |mem_ARLEN      |   20|          4|   32|        128|
    |mem_ARVALID    |   20|          4|    1|          4|
    |mem_AWADDR     |   14|          3|   64|        192|
    |mem_AWLEN      |   14|          3|   32|         96|
    |mem_AWVALID    |   14|          3|    1|          3|
    |mem_BREADY     |   14|          3|    1|          3|
    |mem_RREADY     |   14|          3|    1|          3|
    |mem_WVALID     |    9|          2|    1|          2|
    |mem_blk_n_AR   |    9|          2|    1|          2|
    |mem_blk_n_AW   |    9|          2|    1|          2|
    |mem_blk_n_B    |    9|          2|    1|          2|
    +---------------+-----+-----------+-----+-----------+
    |Total          | 1286|        276| 2377|       7321|
    +---------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------+----+----+-----+-----------+
    |                          Name                         | FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------+----+----+-----+-----------+
    |add_ln100_reg_4166                                     |  64|   0|   64|          0|
    |add_ln101_2_reg_4096                                   |  64|   0|   64|          0|
    |add_ln101_5_reg_4101                                   |  64|   0|   64|          0|
    |add_ln101_7_reg_4106                                   |  28|   0|   28|          0|
    |add_ln101_8_reg_4111                                   |  28|   0|   28|          0|
    |add_ln102_2_reg_4184                                   |  64|   0|   64|          0|
    |add_ln102_5_reg_4189                                   |  64|   0|   64|          0|
    |add_ln102_7_reg_4194                                   |  28|   0|   28|          0|
    |add_ln102_8_reg_4199                                   |  28|   0|   28|          0|
    |add_ln103_1_reg_4509                                   |  64|   0|   64|          0|
    |add_ln103_4_reg_4514                                   |  64|   0|   64|          0|
    |add_ln103_6_reg_4524                                   |  28|   0|   28|          0|
    |add_ln104_1_reg_4489                                   |  64|   0|   64|          0|
    |add_ln104_3_reg_4494                                   |  64|   0|   64|          0|
    |add_ln105_2_reg_4469                                   |  64|   0|   64|          0|
    |add_ln105_reg_4464                                     |  64|   0|   64|          0|
    |add_ln107_1_reg_4256                                   |  64|   0|   64|          0|
    |add_ln108_reg_4246                                     |  64|   0|   64|          0|
    |add_ln111_15_reg_4342                                  |  66|   0|   66|          0|
    |add_ln111_1_reg_4336                                   |  28|   0|   28|          0|
    |add_ln111_20_reg_4347                                  |  67|   0|   67|          0|
    |add_ln111_22_reg_4357                                  |  66|   0|   66|          0|
    |add_ln111_23_reg_4367                                  |  65|   0|   65|          0|
    |add_ln111_27_reg_4383                                  |  65|   0|   65|          0|
    |add_ln111_30_reg_4576                                  |  66|   0|   66|          0|
    |add_ln111_39_reg_4438                                  |  28|   0|   28|          0|
    |add_ln111_3_reg_4229                                   |  66|   0|   66|          0|
    |add_ln111_5_reg_4235                                   |  66|   0|   66|          0|
    |add_ln111_8_reg_4241                                   |  66|   0|   66|          0|
    |add_ln112_3_reg_4444                                   |  28|   0|   28|          0|
    |add_ln118_reg_4529                                     |  28|   0|   28|          0|
    |add_ln119_3_reg_4535                                   |  28|   0|   28|          0|
    |add_ln119_5_reg_4266                                   |  28|   0|   28|          0|
    |add_ln119_7_reg_4271                                   |  28|   0|   28|          0|
    |add_ln120_2_reg_4541                                   |  28|   0|   28|          0|
    |add_ln121_1_reg_4551                                   |  28|   0|   28|          0|
    |add_ln121_reg_4546                                     |  28|   0|   28|          0|
    |add_ln122_reg_4556                                     |  28|   0|   28|          0|
    |add_ln95_2_reg_4418                                    |  64|   0|   64|          0|
    |add_ln95_6_reg_4423                                    |  64|   0|   64|          0|
    |add_ln95_8_reg_4428                                    |  28|   0|   28|          0|
    |add_ln95_9_reg_4433                                    |  28|   0|   28|          0|
    |add_ln96_2_reg_4398                                    |  64|   0|   64|          0|
    |add_ln96_6_reg_4403                                    |  64|   0|   64|          0|
    |add_ln96_8_reg_4408                                    |  28|   0|   28|          0|
    |add_ln96_9_reg_4413                                    |  28|   0|   28|          0|
    |add_ln97_2_reg_4286                                    |  64|   0|   64|          0|
    |add_ln97_5_reg_4291                                    |  64|   0|   64|          0|
    |add_ln97_8_reg_4296                                    |  28|   0|   28|          0|
    |add_ln97_9_reg_4566                                    |  28|   0|   28|          0|
    |add_ln98_5_reg_4306                                    |  28|   0|   28|          0|
    |ap_CS_fsm                                              |  35|   0|   35|          0|
    |arr_48_reg_4311                                        |  64|   0|   64|          0|
    |arr_49_reg_4331                                        |  64|   0|   64|          0|
    |arr_reg_4571                                           |  64|   0|   64|          0|
    |grp_test_Pipeline_ARRAY_1_READ_fu_364_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_2_READ_fu_387_ap_start_reg     |   1|   0|    1|          0|
    |grp_test_Pipeline_ARRAY_WRITE_fu_504_ap_start_reg      |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_42_1_fu_410_ap_start_reg  |   1|   0|    1|          0|
    |grp_test_Pipeline_VITIS_LOOP_73_5_fu_462_ap_start_reg  |   1|   0|    1|          0|
    |lshr_ln4_reg_4459                                      |  36|   0|   36|          0|
    |mul_ln109_reg_4204                                     |  64|   0|   64|          0|
    |mul_ln111_21_reg_4373                                  |  64|   0|   64|          0|
    |mul_ln111_24_reg_4388                                  |  64|   0|   64|          0|
    |mul_ln95_8_reg_4091                                    |  64|   0|   64|          0|
    |out1_w_10_reg_4606                                     |  28|   0|   28|          0|
    |out1_w_11_reg_4611                                     |  28|   0|   28|          0|
    |out1_w_12_reg_4621                                     |  28|   0|   28|          0|
    |out1_w_13_reg_4626                                     |  28|   0|   28|          0|
    |out1_w_14_reg_4631                                     |  28|   0|   28|          0|
    |out1_w_15_reg_4666                                     |  28|   0|   28|          0|
    |out1_w_1_reg_4651                                      |  29|   0|   29|          0|
    |out1_w_2_reg_4449                                      |  28|   0|   28|          0|
    |out1_w_3_reg_4454                                      |  28|   0|   28|          0|
    |out1_w_4_reg_4581                                      |  28|   0|   28|          0|
    |out1_w_5_reg_4586                                      |  28|   0|   28|          0|
    |out1_w_6_reg_4591                                      |  28|   0|   28|          0|
    |out1_w_7_reg_4596                                      |  28|   0|   28|          0|
    |out1_w_8_reg_4656                                      |  28|   0|   28|          0|
    |out1_w_9_reg_4661                                      |  29|   0|   29|          0|
    |out1_w_reg_4646                                        |  28|   0|   28|          0|
    |tmp_159_reg_4601                                       |   9|   0|    9|          0|
    |trunc_ln100_1_reg_4171                                 |  28|   0|   28|          0|
    |trunc_ln103_2_reg_4519                                 |  28|   0|   28|          0|
    |trunc_ln104_1_reg_4504                                 |  28|   0|   28|          0|
    |trunc_ln104_reg_4499                                   |  28|   0|   28|          0|
    |trunc_ln105_1_reg_4479                                 |  28|   0|   28|          0|
    |trunc_ln105_reg_4474                                   |  28|   0|   28|          0|
    |trunc_ln107_1_reg_4261                                 |  28|   0|   28|          0|
    |trunc_ln108_1_reg_4251                                 |  28|   0|   28|          0|
    |trunc_ln111_12_reg_4224                                |  28|   0|   28|          0|
    |trunc_ln111_2_reg_4209                                 |  28|   0|   28|          0|
    |trunc_ln111_32_reg_4352                                |  28|   0|   28|          0|
    |trunc_ln111_35_reg_4362                                |  56|   0|   56|          0|
    |trunc_ln111_38_reg_4616                                |  36|   0|   36|          0|
    |trunc_ln111_42_reg_4378                                |  28|   0|   28|          0|
    |trunc_ln111_44_reg_4393                                |  28|   0|   28|          0|
    |trunc_ln111_5_reg_4214                                 |  28|   0|   28|          0|
    |trunc_ln111_6_reg_4219                                 |  28|   0|   28|          0|
    |trunc_ln130_1_reg_3781                                 |  62|   0|   62|          0|
    |trunc_ln24_1_reg_3769                                  |  62|   0|   62|          0|
    |trunc_ln31_1_reg_3775                                  |  62|   0|   62|          0|
    |trunc_ln3_reg_4484                                     |  28|   0|   28|          0|
    |trunc_ln7_reg_4636                                     |  28|   0|   28|          0|
    |trunc_ln97_1_reg_4281                                  |  28|   0|   28|          0|
    |trunc_ln97_4_reg_4561                                  |  28|   0|   28|          0|
    |trunc_ln97_reg_4276                                    |  28|   0|   28|          0|
    |trunc_ln98_2_reg_4301                                  |  28|   0|   28|          0|
    |trunc_ln99_1_reg_4321                                  |  28|   0|   28|          0|
    |trunc_ln99_2_reg_4326                                  |  28|   0|   28|          0|
    |trunc_ln99_reg_4316                                    |  28|   0|   28|          0|
    |zext_ln100_reg_4158                                    |  32|   0|   64|         32|
    |zext_ln102_reg_4176                                    |  32|   0|   64|         32|
    |zext_ln95_10_reg_4031                                  |  32|   0|   64|         32|
    |zext_ln95_11_reg_4041                                  |  32|   0|   64|         32|
    |zext_ln95_12_reg_4051                                  |  32|   0|   64|         32|
    |zext_ln95_13_reg_4061                                  |  32|   0|   64|         32|
    |zext_ln95_14_reg_4070                                  |  32|   0|   64|         32|
    |zext_ln95_15_reg_4078                                  |  32|   0|   64|         32|
    |zext_ln95_16_reg_4085                                  |  32|   0|   64|         32|
    |zext_ln95_1_reg_3920                                   |  32|   0|   64|         32|
    |zext_ln95_2_reg_3929                                   |  32|   0|   64|         32|
    |zext_ln95_3_reg_3940                                   |  32|   0|   64|         32|
    |zext_ln95_4_reg_3952                                   |  32|   0|   64|         32|
    |zext_ln95_5_reg_3965                                   |  32|   0|   64|         32|
    |zext_ln95_6_reg_3979                                   |  32|   0|   64|         32|
    |zext_ln95_7_reg_3993                                   |  32|   0|   64|         32|
    |zext_ln95_8_reg_4007                                   |  32|   0|   64|         32|
    |zext_ln95_9_reg_4020                                   |  32|   0|   64|         32|
    |zext_ln95_reg_3911                                     |  32|   0|   64|         32|
    |zext_ln96_reg_4116                                     |  32|   0|   64|         32|
    |zext_ln97_reg_4127                                     |  32|   0|   64|         32|
    |zext_ln98_reg_4138                                     |  32|   0|   64|         32|
    |zext_ln99_reg_4149                                     |  32|   0|   64|         32|
    +-------------------------------------------------------+----+----+-----+-----------+
    |Total                                                  |5122|   0| 5858|        736|
    +-------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|          test|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|          test|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|          test|  return value|
|m_axi_mem_AWVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_AWID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_AWLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_AWSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_AWCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_AWQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_AWUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WVALID       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WREADY       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WDATA        |  out|   32|       m_axi|           mem|       pointer|
|m_axi_mem_WSTRB        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_WLAST        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WID          |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_WUSER        |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARVALID      |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARREADY      |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARADDR       |  out|   64|       m_axi|           mem|       pointer|
|m_axi_mem_ARID         |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_ARLEN        |  out|    8|       m_axi|           mem|       pointer|
|m_axi_mem_ARSIZE       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARBURST      |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARLOCK       |  out|    2|       m_axi|           mem|       pointer|
|m_axi_mem_ARCACHE      |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARPROT       |  out|    3|       m_axi|           mem|       pointer|
|m_axi_mem_ARQOS        |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARREGION     |  out|    4|       m_axi|           mem|       pointer|
|m_axi_mem_ARUSER       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RDATA        |   in|   32|       m_axi|           mem|       pointer|
|m_axi_mem_RLAST        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RUSER        |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_RRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BVALID       |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BREADY       |  out|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BRESP        |   in|    2|       m_axi|           mem|       pointer|
|m_axi_mem_BID          |   in|    1|       m_axi|           mem|       pointer|
|m_axi_mem_BUSER        |   in|    1|       m_axi|           mem|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

