Sekvenční logické obvody, 
astabilní, 
- Oscilátor PWM
- nemají ani jeden stabilní stav
monostabilní
- Pulse extender
- mají  jeden stabilní stav
- tlačítko definovaný puls
bistabilní
- Flip flop
- mají dva stabilní stavy
základní transformace.
- Paměťová - zůstavá stejný stav (1->1 nebo 0->0)
- Jedničková - z nuly na jedničku a zůstane na jedničce
- Nulová - z jedničky na nulu a zůstane v nule
- Klopná - Zméní se z jednoho na druhý ale nezůstavá v tom stavu
Klopné obvody RS, JK, D a T, schéma, funkce, pravd. tabulky obvodů, zapojení master-slave. 
RS flip flop
- S=Set nastavíme jedničku
- R=reset vyresteujeme
- Nemůžeme oba dva dát na jedničku zároveň, pak je stav neurčitý
JK flip flop
- J=1 - jedničková transformace
- K=1 - nulová transformace
- J=1, K=1 - flipne to
D flip flop
- D - data
- Clk nastaví hodnotu na data
T flip flop
- T - t flip flop

Možnosti realizace klopných obvodů v jazyce VHDL.
