TimeQuest Timing Analyzer report for Mips
Mon Sep 08 11:31:57 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clk'
 23. Fast Model Hold: 'Clk'
 24. Fast Model Minimum Pulse Width: 'Clk'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; Mips                                              ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Mips.sdc      ; OK     ; Mon Sep 08 11:31:56 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 65.87 MHz ; 65.87 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 24.818 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.749 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 16.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 24.818 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 15.267     ;
; 24.831 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 15.254     ;
; 25.016 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.133      ; 15.071     ;
; 25.071 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 15.014     ;
; 25.127 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 14.958     ;
; 25.143 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 14.938     ;
; 25.156 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 14.925     ;
; 25.169 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 14.921     ;
; 25.182 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 14.908     ;
; 25.341 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.129      ; 14.742     ;
; 25.367 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.138      ; 14.725     ;
; 25.382 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 14.703     ;
; 25.396 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 14.685     ;
; 25.422 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 14.668     ;
; 25.452 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 14.629     ;
; 25.478 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 14.612     ;
; 25.481 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.133      ; 14.606     ;
; 25.552 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 14.533     ;
; 25.581 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 14.504     ;
; 25.588 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 14.500     ;
; 25.601 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 14.487     ;
; 25.707 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 14.374     ;
; 25.733 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 14.357     ;
; 25.775 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.133      ; 14.312     ;
; 25.779 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 14.306     ;
; 25.786 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 14.304     ;
; 25.806 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.129      ; 14.277     ;
; 25.832 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.138      ; 14.260     ;
; 25.841 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 14.247     ;
; 25.877 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 14.204     ;
; 25.884 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 14.201     ;
; 25.895 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.133      ; 14.192     ;
; 25.897 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 14.191     ;
; 25.903 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 14.187     ;
; 25.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 14.175     ;
; 25.932 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 14.158     ;
; 26.100 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.129      ; 13.983     ;
; 26.104 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 13.977     ;
; 26.110 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.131      ; 13.975     ;
; 26.126 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.138      ; 13.966     ;
; 26.130 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 13.960     ;
; 26.152 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 13.936     ;
; 26.169 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.136      ; 13.921     ;
; 26.209 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 13.872     ;
; 26.220 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.009      ; 13.829     ;
; 26.220 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.129      ; 13.863     ;
; 26.235 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 13.855     ;
; 26.246 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.138      ; 13.846     ;
; 26.247 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clk          ; Clk         ; 40.000       ; 0.003      ; 13.796     ;
; 26.251 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 13.839     ;
; 26.322 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 13.766     ;
; 26.332 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.133      ; 13.755     ;
; 26.343 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clk          ; Clk         ; 40.000       ; 0.003      ; 13.700     ;
; 26.347 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.009      ; 13.702     ;
; 26.351 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 13.737     ;
; 26.364 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 13.680     ;
; 26.374 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clk          ; Clk         ; 40.000       ; 0.003      ; 13.669     ;
; 26.435 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.127      ; 13.646     ;
; 26.438 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 13.606     ;
; 26.440 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; 0.002      ; 13.602     ;
; 26.454 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.133      ; 13.633     ;
; 26.457 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 13.588     ;
; 26.461 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 13.629     ;
; 26.470 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clk          ; Clk         ; 40.000       ; 0.003      ; 13.573     ;
; 26.470 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 13.575     ;
; 26.491 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 13.553     ;
; 26.494 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.132      ; 13.592     ;
; 26.520 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.141      ; 13.575     ;
; 26.545 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 13.545     ;
; 26.549 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 13.539     ;
; 26.565 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 13.479     ;
; 26.567 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; 0.002      ; 13.475     ;
; 26.654 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 13.434     ;
; 26.655 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.007      ; 13.392     ;
; 26.656 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.009      ; 13.393     ;
; 26.657 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.129      ; 13.426     ;
; 26.665 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 13.425     ;
; 26.683 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.138      ; 13.409     ;
; 26.683 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clk          ; Clk         ; 40.000       ; 0.003      ; 13.360     ;
; 26.688 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.133      ; 13.399     ;
; 26.690 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]                                                               ; Clk          ; Clk         ; 40.000       ; -0.007     ; 13.343     ;
; 26.710 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 13.335     ;
; 26.766 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 13.279     ;
; 26.779 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.129      ; 13.304     ;
; 26.779 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clk          ; Clk         ; 40.000       ; 0.003      ; 13.264     ;
; 26.800 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 13.244     ;
; 26.805 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.138      ; 13.287     ;
; 26.817 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[20]                                                               ; Clk          ; Clk         ; 40.000       ; -0.007     ; 13.216     ;
; 26.874 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 13.170     ;
; 26.876 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; 0.002      ; 13.166     ;
; 26.880 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.134      ; 13.208     ;
; 26.893 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[13]                                                               ; Clk          ; Clk         ; 40.000       ; -0.006     ; 13.141     ;
; 26.905 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[17]                                                               ; Clk          ; Clk         ; 40.000       ; -0.007     ; 13.128     ;
; 26.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.009      ; 13.138     ;
; 26.925 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 13.119     ;
; 26.938 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clk          ; Clk         ; 40.000       ; 0.003      ; 13.105     ;
; 26.939 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.139      ; 13.154     ;
; 26.939 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.133      ; 13.148     ;
; 26.960 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg4 ; Clk          ; Clk         ; 40.000       ; 0.136      ; 13.130     ;
; 26.962 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.011      ; 13.089     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.749 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[27]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.908 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[5]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.931 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.237      ;
; 0.933 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.239      ;
; 0.937 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.938 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 1.059 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.365      ;
; 1.071 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[2]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.377      ;
; 1.076 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.382      ;
; 1.077 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.085 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.391      ;
; 1.102 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[73]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.408      ;
; 1.151 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[24]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.158 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[8]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.175 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.179 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.181 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.184 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.185 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.219 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.222 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.528      ;
; 1.224 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[9]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[23]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[22]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[21]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.238 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[30]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.240 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[7]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.240 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[27]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.247 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]                                                                ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.552      ;
; 1.248 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.249 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[5]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.250 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.259 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.565      ;
; 1.259 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.565      ;
; 1.260 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.566      ;
; 1.344 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.650      ;
; 1.347 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 0.000        ; -0.034     ; 1.619      ;
; 1.348 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 0.000        ; -0.034     ; 1.620      ;
; 1.349 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; Clk          ; Clk         ; 0.000        ; -0.034     ; 1.621      ;
; 1.353 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.659      ;
; 1.356 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.662      ;
; 1.363 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg7   ; Clk          ; Clk         ; 0.000        ; 0.087      ; 1.717      ;
; 1.377 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg7  ; Clk          ; Clk         ; 0.000        ; 0.086      ; 1.730      ;
; 1.384 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.735      ;
; 1.394 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg4  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.741      ;
; 1.420 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg3  ; Clk          ; Clk         ; 0.000        ; 0.087      ; 1.774      ;
; 1.426 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_address_reg7  ; Clk          ; Clk         ; 0.000        ; 0.086      ; 1.779      ;
; 1.431 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg2  ; Clk          ; Clk         ; 0.000        ; 0.087      ; 1.785      ;
; 1.448 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_address_reg8  ; Clk          ; Clk         ; 0.000        ; 0.086      ; 1.801      ;
; 1.476 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.782      ;
; 1.478 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_address_reg1 ; Clk          ; Clk         ; 0.000        ; 0.100      ; 1.845      ;
; 1.479 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg1  ; Clk          ; Clk         ; 0.000        ; 0.095      ; 1.841      ;
; 1.485 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 0.000        ; -0.034     ; 1.757      ;
; 1.495 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_address_reg1 ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.860      ;
; 1.502 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.808      ;
; 1.502 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.808      ;
; 1.507 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[6]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[23]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.813      ;
; 1.507 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[5]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[21]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.813      ;
; 1.509 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.521 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.827      ;
; 1.522 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.828      ;
; 1.534 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.840      ;
; 1.535 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.841      ;
; 1.543 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.849      ;
; 1.545 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.851      ;
; 1.553 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 0.000        ; -0.034     ; 1.825      ;
; 1.555 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.861      ;
; 1.555 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.861      ;
; 1.558 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.864      ;
; 1.566 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[59]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.872      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 16.129 ; 16.129 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 16.129 ; 16.129 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 18.724 ; 18.724 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 13.992 ; 13.992 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 13.992 ; 13.992 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 12.994 ; 12.994 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 12.987 ; 12.987 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 20.144 ; 20.144 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 16.656 ; 16.656 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 17.889 ; 17.889 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 16.615 ; 16.615 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 17.255 ; 17.255 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 15.509 ; 15.509 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 16.574 ; 16.574 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 17.651 ; 17.651 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 16.692 ; 16.692 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 16.486 ; 16.486 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 15.967 ; 15.967 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 17.721 ; 17.721 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 18.062 ; 18.062 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 17.823 ; 17.823 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 17.785 ; 17.785 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 16.159 ; 16.159 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 16.105 ; 16.105 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 17.845 ; 17.845 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 16.684 ; 16.684 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 18.292 ; 18.292 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 19.008 ; 19.008 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 19.169 ; 19.169 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 17.922 ; 17.922 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 17.111 ; 17.111 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 17.666 ; 17.666 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 16.730 ; 16.730 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 15.663 ; 15.663 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 18.191 ; 18.191 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 20.144 ; 20.144 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 17.023 ; 17.023 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 18.010 ; 18.010 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 17.580 ; 17.580 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 18.191 ; 18.191 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 24.619 ; 24.619 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 24.196 ; 24.196 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 19.961 ; 19.961 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 19.860 ; 19.860 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 20.277 ; 20.277 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 20.799 ; 20.799 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 19.588 ; 19.588 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 20.067 ; 20.067 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 21.049 ; 21.049 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 22.098 ; 22.098 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 22.039 ; 22.039 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 22.746 ; 22.746 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 21.594 ; 21.594 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 23.045 ; 23.045 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 22.546 ; 22.546 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 22.342 ; 22.342 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 22.401 ; 22.401 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 21.912 ; 21.912 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 22.324 ; 22.324 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 22.100 ; 22.100 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 22.459 ; 22.459 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 22.801 ; 22.801 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 23.624 ; 23.624 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 23.768 ; 23.768 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 22.864 ; 22.864 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 22.581 ; 22.581 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 22.857 ; 22.857 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 23.959 ; 23.959 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 23.667 ; 23.667 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 24.578 ; 24.578 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 24.187 ; 24.187 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 24.619 ; 24.619 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 23.694 ; 23.694 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 12.289 ; 12.289 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.018 ; 10.018 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 9.114  ; 9.114  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.013 ; 11.013 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 11.470 ; 11.470 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 10.568 ; 10.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.811 ; 10.811 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 11.151 ; 11.151 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 11.004 ; 11.004 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.968 ; 10.968 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 12.289 ; 12.289 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 10.088 ; 10.088 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.356 ; 10.356 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.477 ; 10.477 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 12.281 ; 12.281 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 10.550 ; 10.550 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.772 ; 10.772 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 12.208 ; 12.208 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.241 ; 11.241 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 12.228 ; 12.228 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.169 ; 11.169 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 11.101 ; 11.101 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.774 ; 11.774 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.943 ; 11.943 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 11.882 ; 11.882 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.381 ; 10.381 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 10.507 ; 10.507 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 10.125 ; 10.125 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 10.349 ; 10.349 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.832 ; 11.832 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 12.948 ; 12.948 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.672 ; 11.672 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 10.429 ; 10.429 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 10.822 ; 10.822 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.557 ; 10.557 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 10.969 ; 10.969 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 12.071 ; 12.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.188 ; 11.188 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 10.689 ; 10.689 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 12.005 ; 12.005 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 10.627 ; 10.627 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.964 ; 10.964 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 12.913 ; 12.913 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 12.071 ; 12.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.756 ; 11.756 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 9.639  ; 9.639  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 10.916 ; 10.916 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 9.433  ; 9.433  ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.878 ; 11.878 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.287 ; 11.287 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 11.267 ; 11.267 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 12.234 ; 12.234 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 10.944 ; 10.944 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.628 ; 10.628 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 12.470 ; 12.470 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 12.942 ; 12.942 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 12.948 ; 12.948 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.842 ; 11.842 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.643 ; 11.643 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 12.537 ; 12.537 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 10.705 ; 10.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.109 ; 11.109 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 19.374 ; 19.374 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 15.162 ; 15.162 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 15.355 ; 15.355 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 16.050 ; 16.050 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 16.185 ; 16.185 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 15.612 ; 15.612 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 16.071 ; 16.071 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 15.767 ; 15.767 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 16.260 ; 16.260 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 17.380 ; 17.380 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 16.170 ; 16.170 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 17.144 ; 17.144 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 15.982 ; 15.982 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 16.035 ; 16.035 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 18.260 ; 18.260 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 16.904 ; 16.904 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 16.350 ; 16.350 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 18.126 ; 18.126 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 16.896 ; 16.896 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 17.568 ; 17.568 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 17.628 ; 17.628 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 16.872 ; 16.872 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 17.229 ; 17.229 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 17.346 ; 17.346 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 17.177 ; 17.177 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 16.700 ; 16.700 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 18.056 ; 18.056 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 19.115 ; 19.115 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 19.374 ; 19.374 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 18.236 ; 18.236 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 18.789 ; 18.789 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 13.449 ; 13.449 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 13.384 ; 13.384 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 13.449 ; 13.449 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 15.918 ; 15.918 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 15.918 ; 15.918 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 12.693 ; 12.693 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 22.287 ; 22.287 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 20.700 ; 20.700 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 17.662 ; 17.662 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 20.493 ; 20.493 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 18.765 ; 18.765 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 21.085 ; 21.085 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 20.596 ; 20.596 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 19.229 ; 19.229 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 22.287 ; 22.287 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 22.245 ; 22.245 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 21.457 ; 21.457 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 20.564 ; 20.564 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 17.851 ; 17.851 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 21.646 ; 21.646 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 19.367 ; 19.367 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 21.654 ; 21.654 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 21.079 ; 21.079 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 19.946 ; 19.946 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 19.762 ; 19.762 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 20.954 ; 20.954 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 20.187 ; 20.187 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 20.226 ; 20.226 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 21.989 ; 21.989 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 21.939 ; 21.939 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 18.716 ; 18.716 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 21.906 ; 21.906 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 18.629 ; 18.629 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 20.097 ; 20.097 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 20.440 ; 20.440 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 17.730 ; 17.730 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 20.745 ; 20.745 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 19.250 ; 19.250 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 17.736 ; 17.736 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 21.375 ; 21.375 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 18.966 ; 18.966 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 18.257 ; 18.257 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 16.704 ; 16.704 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 18.008 ; 18.008 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 19.637 ; 19.637 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 21.375 ; 21.375 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 17.460 ; 17.460 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 18.937 ; 18.937 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 17.365 ; 17.365 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 16.920 ; 16.920 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 16.471 ; 16.471 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 19.822 ; 19.822 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 17.252 ; 17.252 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 17.371 ; 17.371 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 16.761 ; 16.761 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 17.837 ; 17.837 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 18.061 ; 18.061 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 16.776 ; 16.776 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 18.424 ; 18.424 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 17.277 ; 17.277 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 20.008 ; 20.008 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 17.938 ; 17.938 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 17.081 ; 17.081 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 18.585 ; 18.585 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 18.476 ; 18.476 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 17.117 ; 17.117 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 16.538 ; 16.538 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 16.259 ; 16.259 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 19.377 ; 19.377 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 16.181 ; 16.181 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 17.910 ; 17.910 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 19.041 ; 19.041 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 16.835 ; 16.835 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 14.975 ; 14.975 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 16.835 ; 16.835 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 16.611 ; 16.611 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 16.581 ; 16.581 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 10.321 ; 10.321 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 9.060  ; 9.060  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 11.366 ; 11.366 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 10.808 ; 10.808 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 12.137 ; 12.137 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 13.560 ; 13.560 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 10.356 ; 10.356 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 12.137 ; 12.137 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 13.560 ; 13.560 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 11.803 ; 11.803 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.051 ; 12.051 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.513 ; 10.513 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 9.542  ; 9.542  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 9.553  ; 9.553  ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 18.014 ; 18.014 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 17.810 ; 17.810 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 15.386 ; 15.386 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 13.664 ; 13.664 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 14.592 ; 14.592 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 17.425 ; 17.425 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 14.961 ; 14.961 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 17.800 ; 17.800 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 16.225 ; 16.225 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 17.415 ; 17.415 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 14.961 ; 14.961 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 18.014 ; 18.014 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 14.592 ; 14.592 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 16.672 ; 16.672 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 16.612 ; 16.612 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 16.672 ; 16.672 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 16.612 ; 16.612 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 18.872 ; 18.872 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 18.882 ; 18.882 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 17.221 ; 17.221 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 12.933 ; 12.933 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 14.051 ; 14.051 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 14.497 ; 14.497 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 12.065 ; 12.065 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 15.511 ; 15.511 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 15.663 ; 15.663 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 15.787 ; 15.787 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 12.184 ; 12.184 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 15.779 ; 15.779 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 15.288 ; 15.288 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 14.909 ; 14.909 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 15.328 ; 15.328 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 14.633 ; 14.633 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 16.645 ; 16.645 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 13.545 ; 13.545 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 14.031 ; 14.031 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 13.073 ; 13.073 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 17.221 ; 17.221 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 13.644 ; 13.644 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 14.613 ; 14.613 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 13.917 ; 13.917 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 15.008 ; 15.008 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 15.720 ; 15.720 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 15.228 ; 15.228 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 15.898 ; 15.898 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 16.874 ; 16.874 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 16.368 ; 16.368 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 16.986 ; 16.986 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 15.055 ; 15.055 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 14.817 ; 14.817 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 17.181 ; 17.181 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.943 ; 12.943 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 14.051 ; 14.051 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 14.467 ; 14.467 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 12.045 ; 12.045 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 15.491 ; 15.491 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 15.663 ; 15.663 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 15.732 ; 15.732 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 12.214 ; 12.214 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 15.789 ; 15.789 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 15.275 ; 15.275 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 14.875 ; 14.875 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 15.298 ; 15.298 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 14.633 ; 14.633 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 16.655 ; 16.655 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 13.545 ; 13.545 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 14.001 ; 14.001 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 13.063 ; 13.063 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 17.181 ; 17.181 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 13.644 ; 13.644 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 14.623 ; 14.623 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 13.917 ; 13.917 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 15.029 ; 15.029 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 15.775 ; 15.775 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 15.188 ; 15.188 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 15.898 ; 15.898 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 17.160 ; 17.160 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 16.368 ; 16.368 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 16.956 ; 16.956 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 15.055 ; 15.055 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 14.857 ; 14.857 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 22.277 ; 22.277 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 21.112 ; 21.112 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 17.662 ; 17.662 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 20.483 ; 20.483 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 18.765 ; 18.765 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 21.165 ; 21.165 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 20.576 ; 20.576 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 19.239 ; 19.239 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 22.277 ; 22.277 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 22.245 ; 22.245 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 21.427 ; 21.427 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 20.940 ; 20.940 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 17.861 ; 17.861 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 21.636 ; 21.636 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 19.367 ; 19.367 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 21.674 ; 21.674 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 21.069 ; 21.069 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 19.946 ; 19.946 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 19.752 ; 19.752 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 20.984 ; 20.984 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 20.187 ; 20.187 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 20.597 ; 20.597 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 22.002 ; 22.002 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 21.939 ; 21.939 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 18.016 ; 18.016 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 21.896 ; 21.896 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 18.629 ; 18.629 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 20.107 ; 20.107 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 20.450 ; 20.450 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 17.730 ; 17.730 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 20.755 ; 20.755 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 19.240 ; 19.240 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 17.702 ; 17.702 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.482 ; 12.482 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 10.636 ; 10.636 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.458 ; 10.458 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 11.173 ; 11.173 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 12.579 ; 12.579 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 10.083 ; 10.083 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 12.317 ; 12.317 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.721 ; 11.721 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.319 ; 10.319 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 11.470 ; 11.470 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.126 ; 11.126 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 10.581 ; 10.581 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 12.456 ; 12.456 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 11.796 ; 11.796 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 12.246 ; 12.246 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 11.282 ; 11.282 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 11.855 ; 11.855 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.898 ; 10.898 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 11.160 ; 11.160 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.106 ; 11.106 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.401 ; 11.401 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 10.917 ; 10.917 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 12.257 ; 12.257 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 11.567 ; 11.567 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 10.927 ; 10.927 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 9.706  ; 9.706  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 10.055 ; 10.055 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 10.425 ; 10.425 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 12.554 ; 12.554 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 12.813 ; 12.813 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 14.166 ; 14.166 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 11.992 ; 11.992 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.069 ; 13.069 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 10.098 ; 10.098 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.461 ; 12.461 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 12.895 ; 12.895 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 13.127 ; 13.127 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.369 ; 10.369 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.600 ; 13.600 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.227 ; 11.227 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 10.971 ; 10.971 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 11.654 ; 11.654 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 12.472 ; 12.472 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 10.912 ; 10.912 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 11.954 ; 11.954 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 12.723 ; 12.723 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 12.331 ; 12.331 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 10.424 ; 10.424 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.606 ; 12.606 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 13.682 ; 13.682 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 11.158 ; 11.158 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 11.522 ; 11.522 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 13.052 ; 13.052 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 13.363 ; 13.363 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 11.276 ; 11.276 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 12.604 ; 12.604 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 12.803 ; 12.803 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 14.156 ; 14.156 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 11.942 ; 11.942 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.039 ; 13.039 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 13.279 ; 13.279 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 10.138 ; 10.138 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.404 ; 12.404 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 12.895 ; 12.895 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 13.127 ; 13.127 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.379 ; 10.379 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.600 ; 13.600 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.257 ; 11.257 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 10.971 ; 10.971 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 11.654 ; 11.654 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 10.922 ; 10.922 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 11.944 ; 11.944 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 12.733 ; 12.733 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 10.424 ; 10.424 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.636 ; 12.636 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 13.682 ; 13.682 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 11.218 ; 11.218 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 11.562 ; 11.562 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 13.032 ; 13.032 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 13.363 ; 13.363 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.796 ; 11.796 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 16.130 ; 16.130 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 12.847 ; 12.847 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 11.416 ; 11.416 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 11.760 ; 11.760 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 12.399 ; 12.399 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 13.067 ; 13.067 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 12.983 ; 12.983 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 13.169 ; 13.169 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 13.215 ; 13.215 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 11.706 ; 11.706 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 15.763 ; 15.763 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 16.130 ; 16.130 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 12.030 ; 12.030 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 11.134 ; 11.134 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 12.837 ; 12.837 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 11.839 ; 11.839 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 12.620 ; 12.620 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 11.962 ; 11.962 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 12.984 ; 12.984 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 12.882 ; 12.882 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 13.142 ; 13.142 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 13.539 ; 13.539 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 12.500 ; 12.500 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.482 ; 11.482 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 12.463 ; 12.463 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 13.376 ; 13.376 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 13.077 ; 13.077 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 13.371 ; 13.371 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 13.409 ; 13.409 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 11.836 ; 11.836 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 14.136 ; 14.136 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 13.290 ; 13.290 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.157 ; 12.157 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 13.275 ; 13.275 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 28.906 ; 28.906 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 26.396 ; 26.396 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 16.601 ; 16.601 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 11.568 ; 11.568 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 14.161 ; 14.161 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 10.697 ; 10.697 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 12.915 ; 12.915 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 10.697 ; 10.697 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 11.740 ; 11.740 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 10.664 ; 10.664 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 12.604 ; 12.604 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 13.502 ; 13.502 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 10.792 ; 10.792 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 13.400 ; 13.400 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 10.961 ; 10.961 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 12.652 ; 12.652 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 13.539 ; 13.539 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 11.855 ; 11.855 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 12.289 ; 12.289 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 12.218 ; 12.218 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 12.967 ; 12.967 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 13.716 ; 13.716 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 12.278 ; 12.278 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 13.678 ; 13.678 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 11.954 ; 11.954 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 11.741 ; 11.741 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 12.927 ; 12.927 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 13.175 ; 13.175 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 13.230 ; 13.230 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 13.611 ; 13.611 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 12.425 ; 12.425 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 12.779 ; 12.779 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 12.190 ; 12.190 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 11.838 ; 11.838 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 10.664 ; 10.664 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 12.427 ; 12.427 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 15.130 ; 15.130 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 12.445 ; 12.445 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 12.844 ; 12.844 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 13.572 ; 13.572 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 13.343 ; 13.343 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 12.557 ; 12.557 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 13.673 ; 13.673 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 12.695 ; 12.695 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 12.671 ; 12.671 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 12.837 ; 12.837 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 12.687 ; 12.687 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 13.224 ; 13.224 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 13.617 ; 13.617 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 13.414 ; 13.414 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 14.177 ; 14.177 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 12.719 ; 12.719 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 15.076 ; 15.076 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 13.241 ; 13.241 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 14.019 ; 14.019 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 14.017 ; 14.017 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 14.820 ; 14.820 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 13.548 ; 13.548 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 13.055 ; 13.055 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 12.940 ; 12.940 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 12.557 ; 12.557 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 13.102 ; 13.102 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 13.202 ; 13.202 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 13.858 ; 13.858 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 14.353 ; 14.353 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 14.362 ; 14.362 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 12.871 ; 12.871 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 12.716 ; 12.716 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 13.739 ; 13.739 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 13.352 ; 13.352 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 13.978 ; 13.978 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 15.795 ; 15.795 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 15.475 ; 15.475 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 13.921 ; 13.921 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 9.114  ; 9.114  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.018 ; 10.018 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 9.114  ; 9.114  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.013 ; 11.013 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 11.470 ; 11.470 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 10.568 ; 10.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.811 ; 10.811 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 11.151 ; 11.151 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 11.004 ; 11.004 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.968 ; 10.968 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 12.289 ; 12.289 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 10.088 ; 10.088 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.356 ; 10.356 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.477 ; 10.477 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 12.281 ; 12.281 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 10.550 ; 10.550 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.772 ; 10.772 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 12.208 ; 12.208 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.241 ; 11.241 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 12.228 ; 12.228 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.169 ; 11.169 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 11.101 ; 11.101 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.774 ; 11.774 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.943 ; 11.943 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 11.882 ; 11.882 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.381 ; 10.381 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 10.507 ; 10.507 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 10.125 ; 10.125 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 10.349 ; 10.349 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.832 ; 11.832 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 9.433  ; 9.433  ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.672 ; 11.672 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 10.429 ; 10.429 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 10.822 ; 10.822 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.557 ; 10.557 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 10.969 ; 10.969 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 12.071 ; 12.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.188 ; 11.188 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 10.689 ; 10.689 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 12.005 ; 12.005 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 10.627 ; 10.627 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.964 ; 10.964 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 12.913 ; 12.913 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 12.071 ; 12.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.756 ; 11.756 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 9.639  ; 9.639  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 10.916 ; 10.916 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 9.433  ; 9.433  ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.878 ; 11.878 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.287 ; 11.287 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 11.267 ; 11.267 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 12.234 ; 12.234 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 10.944 ; 10.944 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.628 ; 10.628 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 12.470 ; 12.470 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 12.942 ; 12.942 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 12.948 ; 12.948 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.842 ; 11.842 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.643 ; 11.643 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 12.537 ; 12.537 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 10.705 ; 10.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.109 ; 11.109 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 10.826 ; 10.826 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 12.038 ; 12.038 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 11.746 ; 11.746 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 12.413 ; 12.413 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 11.803 ; 11.803 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 12.176 ; 12.176 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 11.737 ; 11.737 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 12.088 ; 12.088 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 13.073 ; 13.073 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 11.826 ; 11.826 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 12.666 ; 12.666 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 11.467 ; 11.467 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 11.386 ; 11.386 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 13.516 ; 13.516 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 12.083 ; 12.083 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 11.344 ; 11.344 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 13.043 ; 13.043 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 11.728 ; 11.728 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 12.363 ; 12.363 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 12.289 ; 12.289 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 11.496 ; 11.496 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 11.767 ; 11.767 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 11.749 ; 11.749 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 11.438 ; 11.438 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 10.826 ; 10.826 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 12.145 ; 12.145 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 13.070 ; 13.070 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 13.292 ; 13.292 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 12.014 ; 12.014 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 12.058 ; 12.058 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 11.407 ; 11.407 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 11.407 ; 11.407 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 12.209 ; 12.209 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 11.238 ; 11.238 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 13.460 ; 13.460 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 11.238 ; 11.238 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 11.988 ; 11.988 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 13.468 ; 13.468 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 12.429 ; 12.429 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 14.870 ; 14.870 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 13.010 ; 13.010 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 15.789 ; 15.789 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 14.776 ; 14.776 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 12.919 ; 12.919 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 16.560 ; 16.560 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 16.276 ; 16.276 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 16.300 ; 16.300 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 13.873 ; 13.873 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 11.988 ; 11.988 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 15.480 ; 15.480 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 13.740 ; 13.740 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 15.177 ; 15.177 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 15.157 ; 15.157 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 14.435 ; 14.435 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 14.941 ; 14.941 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 14.403 ; 14.403 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 14.499 ; 14.499 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 16.719 ; 16.719 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 16.990 ; 16.990 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 12.803 ; 12.803 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 15.662 ; 15.662 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 14.431 ; 14.431 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 14.930 ; 14.930 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 12.753 ; 12.753 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 14.609 ; 14.609 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 14.589 ; 14.589 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 12.500 ; 12.500 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 11.287 ; 11.287 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 13.402 ; 13.402 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 13.565 ; 13.565 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 12.540 ; 12.540 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 13.242 ; 13.242 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 14.609 ; 14.609 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 14.531 ; 14.531 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 12.203 ; 12.203 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 11.736 ; 11.736 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 11.456 ; 11.456 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 11.668 ; 11.668 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 14.579 ; 14.579 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 13.209 ; 13.209 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 12.975 ; 12.975 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 12.669 ; 12.669 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 12.473 ; 12.473 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 12.250 ; 12.250 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 11.675 ; 11.675 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 13.231 ; 13.231 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 11.949 ; 11.949 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 12.095 ; 12.095 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 13.081 ; 13.081 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 12.829 ; 12.829 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 13.660 ; 13.660 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 12.672 ; 12.672 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 12.734 ; 12.734 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 11.953 ; 11.953 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 11.287 ; 11.287 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 14.393 ; 14.393 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 12.104 ; 12.104 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 13.792 ; 13.792 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 14.027 ; 14.027 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 12.215 ; 12.215 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 12.215 ; 12.215 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 13.773 ; 13.773 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 12.075 ; 12.075 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 9.060  ; 9.060  ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 10.321 ; 10.321 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 9.060  ; 9.060  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 11.366 ; 11.366 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 10.808 ; 10.808 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 12.137 ; 12.137 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 13.560 ; 13.560 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 10.356 ; 10.356 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 12.137 ; 12.137 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 13.560 ; 13.560 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 11.803 ; 11.803 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.051 ; 12.051 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.513 ; 10.513 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 9.542  ; 9.542  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 9.553  ; 9.553  ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 11.559 ; 11.559 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 14.680 ; 14.680 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 12.256 ; 12.256 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 11.559 ; 11.559 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 12.476 ; 12.476 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 14.293 ; 14.293 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 12.115 ; 12.115 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 14.670 ; 14.670 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 14.101 ; 14.101 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 14.283 ; 14.283 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 12.115 ; 12.115 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 14.884 ; 14.884 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 12.476 ; 12.476 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 13.540 ; 13.540 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 13.480 ; 13.480 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 13.540 ; 13.540 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 13.480 ; 13.480 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 14.306 ; 14.306 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 14.316 ; 14.316 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 11.107 ; 11.107 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 12.933 ; 12.933 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 13.572 ; 13.572 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 13.976 ; 13.976 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 11.414 ; 11.414 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 14.819 ; 14.819 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 14.885 ; 14.885 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 14.882 ; 14.882 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 11.136 ; 11.136 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 14.597 ; 14.597 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 14.066 ; 14.066 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 13.552 ; 13.552 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 13.934 ; 13.934 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 13.100 ; 13.100 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 15.026 ; 15.026 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 11.840 ; 11.840 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 12.155 ; 12.155 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 11.107 ; 11.107 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 15.170 ; 15.170 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 11.556 ; 11.556 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 12.391 ; 12.391 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 11.658 ; 11.658 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 12.663 ; 12.663 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 13.240 ; 13.240 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 12.606 ; 12.606 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 13.141 ; 13.141 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 14.080 ; 14.080 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 13.440 ; 13.440 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 14.021 ; 14.021 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 11.955 ; 11.955 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 11.207 ; 11.207 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 11.097 ; 11.097 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.943 ; 12.943 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 13.572 ; 13.572 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 13.946 ; 13.946 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 11.394 ; 11.394 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 14.799 ; 14.799 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 14.885 ; 14.885 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 14.827 ; 14.827 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 11.166 ; 11.166 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 14.607 ; 14.607 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 14.053 ; 14.053 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 13.518 ; 13.518 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 13.904 ; 13.904 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 13.100 ; 13.100 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 15.036 ; 15.036 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 11.840 ; 11.840 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 12.125 ; 12.125 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 11.097 ; 11.097 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 15.130 ; 15.130 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 11.556 ; 11.556 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 12.401 ; 12.401 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 11.658 ; 11.658 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 12.684 ; 12.684 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 13.295 ; 13.295 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 12.566 ; 12.566 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 13.141 ; 13.141 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 14.366 ; 14.366 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 13.440 ; 13.440 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 13.991 ; 13.991 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 11.955 ; 11.955 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 11.247 ; 11.247 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 11.998 ; 11.998 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 13.880 ; 13.880 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 12.429 ; 12.429 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 14.860 ; 14.860 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 13.010 ; 13.010 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 15.869 ; 15.869 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 14.756 ; 14.756 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 12.929 ; 12.929 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 16.550 ; 16.550 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 16.276 ; 16.276 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 16.270 ; 16.270 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 14.249 ; 14.249 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 11.998 ; 11.998 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 15.470 ; 15.470 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 13.740 ; 13.740 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 15.197 ; 15.197 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 15.147 ; 15.147 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 14.435 ; 14.435 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 14.491 ; 14.491 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 14.971 ; 14.971 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 14.403 ; 14.403 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 14.870 ; 14.870 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 16.732 ; 16.732 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 16.990 ; 16.990 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 12.103 ; 12.103 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 15.652 ; 15.652 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 14.441 ; 14.441 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 14.940 ; 14.940 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 12.753 ; 12.753 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 14.619 ; 14.619 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 14.579 ; 14.579 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 12.466 ; 12.466 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 9.706  ; 9.706  ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.482 ; 12.482 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 10.636 ; 10.636 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.458 ; 10.458 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 11.173 ; 11.173 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 12.579 ; 12.579 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 10.083 ; 10.083 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 12.317 ; 12.317 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.721 ; 11.721 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.319 ; 10.319 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 11.470 ; 11.470 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.126 ; 11.126 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 10.581 ; 10.581 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 12.456 ; 12.456 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 11.796 ; 11.796 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 12.246 ; 12.246 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 11.282 ; 11.282 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 11.855 ; 11.855 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.898 ; 10.898 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 11.160 ; 11.160 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.106 ; 11.106 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.401 ; 11.401 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 10.917 ; 10.917 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 12.257 ; 12.257 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 11.567 ; 11.567 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 10.927 ; 10.927 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 9.706  ; 9.706  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 10.055 ; 10.055 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 10.425 ; 10.425 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 10.098 ; 10.098 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 12.554 ; 12.554 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 12.813 ; 12.813 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 14.166 ; 14.166 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 11.992 ; 11.992 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.069 ; 13.069 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 10.098 ; 10.098 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.461 ; 12.461 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 12.895 ; 12.895 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 13.127 ; 13.127 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.369 ; 10.369 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.600 ; 13.600 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.227 ; 11.227 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 10.971 ; 10.971 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 11.654 ; 11.654 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 12.472 ; 12.472 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 10.912 ; 10.912 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 11.954 ; 11.954 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 12.723 ; 12.723 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 12.331 ; 12.331 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 10.424 ; 10.424 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.606 ; 12.606 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 13.682 ; 13.682 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 11.158 ; 11.158 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 11.522 ; 11.522 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 13.052 ; 13.052 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 13.363 ; 13.363 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 11.276 ; 11.276 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 10.138 ; 10.138 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 12.604 ; 12.604 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 12.803 ; 12.803 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 14.156 ; 14.156 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 11.942 ; 11.942 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.039 ; 13.039 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 13.279 ; 13.279 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 10.138 ; 10.138 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.404 ; 12.404 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 12.895 ; 12.895 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 13.127 ; 13.127 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.379 ; 10.379 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.600 ; 13.600 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.257 ; 11.257 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 10.971 ; 10.971 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 11.654 ; 11.654 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 10.922 ; 10.922 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 11.944 ; 11.944 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 12.733 ; 12.733 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 10.424 ; 10.424 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.636 ; 12.636 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 13.682 ; 13.682 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 11.218 ; 11.218 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 11.562 ; 11.562 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 13.032 ; 13.032 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 13.363 ; 13.363 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.796 ; 11.796 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 9.789  ; 9.789  ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 11.780 ; 11.780 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 11.035 ; 11.035 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 11.379 ; 11.379 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 11.914 ; 11.914 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 12.127 ; 12.127 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 11.314 ; 11.314 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 12.118 ; 12.118 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 11.283 ; 11.283 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 11.597 ; 11.597 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 11.114 ; 11.114 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 14.493 ; 14.493 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 15.088 ; 15.088 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 11.866 ; 11.866 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 10.564 ; 10.564 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 12.228 ; 12.228 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 10.797 ; 10.797 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 11.321 ; 11.321 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 10.969 ; 10.969 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 11.539 ; 11.539 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 11.502 ; 11.502 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 10.956 ; 10.956 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 12.689 ; 12.689 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 12.871 ; 12.871 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 11.141 ; 11.141 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 9.789  ; 9.789  ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 11.115 ; 11.115 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 11.504 ; 11.504 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 12.315 ; 12.315 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 11.174 ; 11.174 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 10.499 ; 10.499 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 11.894 ; 11.894 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 10.958 ; 10.958 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 10.958 ; 10.958 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.157 ; 12.157 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 13.275 ; 13.275 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 14.923 ; 14.923 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 16.152 ; 16.152 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 12.095 ; 12.095 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; 35.355 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.227 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; 17.873 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 35.355 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.706      ;
; 35.356 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.704      ;
; 35.382 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.678      ;
; 35.409 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.651      ;
; 35.430 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.059      ; 4.628      ;
; 35.431 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.626      ;
; 35.443 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.617      ;
; 35.450 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.066      ; 4.615      ;
; 35.451 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.613      ;
; 35.457 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.600      ;
; 35.477 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.587      ;
; 35.484 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.573      ;
; 35.504 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.560      ;
; 35.518 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.539      ;
; 35.519 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.541      ;
; 35.538 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.526      ;
; 35.540 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.520      ;
; 35.562 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.498      ;
; 35.577 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.487      ;
; 35.578 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.485      ;
; 35.594 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.463      ;
; 35.604 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.459      ;
; 35.611 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.450      ;
; 35.614 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.446      ;
; 35.614 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.450      ;
; 35.615 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.442      ;
; 35.631 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.432      ;
; 35.635 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.426      ;
; 35.635 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.429      ;
; 35.637 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.420      ;
; 35.642 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.418      ;
; 35.652 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.409      ;
; 35.657 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.407      ;
; 35.665 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.398      ;
; 35.686 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.059      ; 4.372      ;
; 35.689 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.368      ;
; 35.691 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.369      ;
; 35.706 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.066      ; 4.359      ;
; 35.709 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.355      ;
; 35.710 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.059      ; 4.348      ;
; 35.717 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.340      ;
; 35.727 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.059      ; 4.331      ;
; 35.730 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.066      ; 4.335      ;
; 35.737 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.327      ;
; 35.741 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.322      ;
; 35.747 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.066      ; 4.318      ;
; 35.762 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.301      ;
; 35.766 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.058      ; 4.291      ;
; 35.783 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.278      ;
; 35.784 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.279      ;
; 35.786 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.278      ;
; 35.795 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.008      ; 4.243      ;
; 35.800 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.006      ; 4.236      ;
; 35.800 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.008      ; 4.238      ;
; 35.801 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 4.234      ;
; 35.805 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.256      ;
; 35.827 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 4.208      ;
; 35.833 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.231      ;
; 35.836 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.227      ;
; 35.843 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.221      ;
; 35.854 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 4.181      ;
; 35.857 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.207      ;
; 35.858 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.059      ; 4.200      ;
; 35.864 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.199      ;
; 35.866 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.195      ;
; 35.870 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.164      ;
; 35.874 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.065      ; 4.190      ;
; 35.875 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.159      ;
; 35.878 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.066      ; 4.187      ;
; 35.880 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.059      ; 4.178      ;
; 35.881 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.009      ; 4.158      ;
; 35.882 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.008      ; 4.156      ;
; 35.886 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; 0.002      ; 4.146      ;
; 35.886 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.148      ;
; 35.888 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 4.147      ;
; 35.891 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; 0.002      ; 4.141      ;
; 35.891 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.143      ;
; 35.900 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.134      ;
; 35.900 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.066      ; 4.165      ;
; 35.905 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.129      ;
; 35.913 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.121      ;
; 35.913 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.064      ; 4.150      ;
; 35.918 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.143      ;
; 35.918 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.116      ;
; 35.933 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.062      ; 4.128      ;
; 35.938 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[15]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.069      ; 4.130      ;
; 35.941 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.059      ; 4.117      ;
; 35.947 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.060      ; 4.112      ;
; 35.950 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.008      ; 4.088      ;
; 35.954 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~portb_address_reg0  ; Clk          ; Clk         ; 40.000       ; 0.061      ; 4.106      ;
; 35.956 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; 0.005      ; 4.079      ;
; 35.957 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.077      ;
; 35.958 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.008      ; 4.080      ;
; 35.961 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~portb_address_reg0 ; Clk          ; Clk         ; 40.000       ; 0.066      ; 4.104      ;
; 35.964 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clk          ; Clk         ; 40.000       ; 0.005      ; 4.071      ;
; 35.972 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; 0.003      ; 4.061      ;
; 35.972 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clk          ; Clk         ; 40.000       ; 0.005      ; 4.063      ;
; 35.973 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clk          ; Clk         ; 40.000       ; 0.002      ; 4.059      ;
; 35.973 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clk          ; Clk         ; 40.000       ; 0.004      ; 4.061      ;
; 35.979 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clk          ; Clk         ; 40.000       ; 0.008      ; 4.059      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[27]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.375      ;
; 0.230 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.278 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[15]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.426      ;
; 0.282 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[25]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.430      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.311 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; ID_Registers:ID_Registers|register_rtl_0_bypass[2]                ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[5]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.319 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[2]       ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[2]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[14]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[24]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.340 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]      ; ID_Registers:ID_Registers|register_rtl_0_bypass[41]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[14]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[39]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.344 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.344 ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.345 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.353 ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.501      ;
; 0.354 ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[13]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.502      ;
; 0.355 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.503      ;
; 0.360 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg7   ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.551      ;
; 0.365 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]       ; ID_Registers:ID_Registers|register_rtl_0_bypass[27]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.369 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[19]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg7  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.561      ;
; 0.373 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.054      ; 0.562      ;
; 0.376 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]     ; ID_Registers:ID_Registers|register_rtl_0_bypass[73]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.382 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg4  ; Clk          ; Clk         ; 0.000        ; 0.048      ; 0.565      ;
; 0.391 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg3  ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.582      ;
; 0.393 ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[24]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[4]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[4]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.542      ;
; 0.395 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.543      ;
; 0.395 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg2  ; Clk          ; Clk         ; 0.000        ; 0.056      ; 0.586      ;
; 0.396 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.396 ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[8]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.397 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.397 ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[9]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.398 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_address_reg7  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.588      ;
; 0.399 ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[22]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.399 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[23]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.400 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[21]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.548      ;
; 0.401 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.404 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[30]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.552      ;
; 0.405 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_address_reg8  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.595      ;
; 0.406 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[7]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.407 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.408 ; IF_PC_Reg:IF_PC_Reg|PC_IF[6]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.409 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[26]                                                                ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.555      ;
; 0.410 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[5]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.412 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.560      ;
; 0.413 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a9~porta_address_reg1  ; Clk          ; Clk         ; 0.000        ; 0.063      ; 0.611      ;
; 0.415 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.418 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.420 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_address_reg1 ; Clk          ; Clk         ; 0.000        ; 0.067      ; 0.622      ;
; 0.420 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.421 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|MemRead_EX              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.425 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a18~porta_address_reg1 ; Clk          ; Clk         ; 0.000        ; 0.066      ; 0.626      ;
; 0.434 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; ID_Registers:ID_Registers|register_rtl_0_bypass[4]                                                                           ; Clk          ; Clk         ; 0.000        ; -0.034     ; 0.548      ;
; 0.436 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[17]                                                                 ; Clk          ; Clk         ; 0.000        ; -0.034     ; 0.550      ;
; 0.438 ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|Instruction_ID[18]                                                                 ; Clk          ; Clk         ; 0.000        ; -0.034     ; 0.552      ;
; 0.454 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.455 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[7]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.460 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a0~porta_datain_reg6   ; Clk          ; Clk         ; 0.000        ; 0.059      ; 0.654      ;
; 0.460 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.467 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.470 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg3  ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.660      ;
; 0.470 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_bng1:auto_generated|ram_block1a27~porta_datain_reg2  ; Clk          ; Clk         ; 0.000        ; 0.060      ; 0.665      ;
; 0.472 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.473 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_PC_Reg:IF_PC_Reg|PC_IF[14]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_PC_Reg:IF_PC_Reg|PC_IF[19]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[20]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; IF_PC_Reg:IF_PC_Reg|PC_IF[28]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.474 ; IF_PC_Reg:IF_PC_Reg|PC_IF[15]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.475 ; IF_PC_Reg:IF_PC_Reg|PC_IF[17]                                     ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.475 ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.475 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[4]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.623      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:register_rtl_0|altsyncram_tki1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 6.175 ; 6.175 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 6.175 ; 6.175 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 6.777 ; 6.777 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 5.307 ; 5.307 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 5.307 ; 5.307 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 5.234 ; 5.234 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 5.169 ; 5.169 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 7.368 ; 7.368 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 6.054 ; 6.054 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 6.473 ; 6.473 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 6.186 ; 6.186 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 6.461 ; 6.461 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 5.753 ; 5.753 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 5.977 ; 5.977 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 6.575 ; 6.575 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 6.214 ; 6.214 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 6.176 ; 6.176 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 5.994 ; 5.994 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 6.527 ; 6.527 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 6.676 ; 6.676 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 6.677 ; 6.677 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 6.552 ; 6.552 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 6.009 ; 6.009 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 6.091 ; 6.091 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 6.806 ; 6.806 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 6.291 ; 6.291 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 6.792 ; 6.792 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 7.017 ; 7.017 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 7.069 ; 7.069 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 6.586 ; 6.586 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 6.335 ; 6.335 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 6.548 ; 6.548 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 6.213 ; 6.213 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 5.988 ; 5.988 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 6.703 ; 6.703 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 7.368 ; 7.368 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 6.449 ; 6.449 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 6.833 ; 6.833 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 6.422 ; 6.422 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 6.594 ; 6.594 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 8.665 ; 8.665 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 8.665 ; 8.665 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 7.023 ; 7.023 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 7.029 ; 7.029 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 7.244 ; 7.244 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 7.316 ; 7.316 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 7.089 ; 7.089 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 7.257 ; 7.257 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 7.514 ; 7.514 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 7.807 ; 7.807 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 7.684 ; 7.684 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 7.977 ; 7.977 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 7.550 ; 7.550 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 7.918 ; 7.918 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 7.931 ; 7.931 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 7.914 ; 7.914 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 7.892 ; 7.892 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 7.867 ; 7.867 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 7.917 ; 7.917 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 7.794 ; 7.794 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 8.075 ; 8.075 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 8.083 ; 8.083 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 8.189 ; 8.189 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 8.549 ; 8.549 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 8.043 ; 8.043 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 8.066 ; 8.066 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 8.235 ; 8.235 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 8.491 ; 8.491 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 8.463 ; 8.463 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 8.573 ; 8.573 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 8.632 ; 8.632 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 8.637 ; 8.637 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 8.374 ; 8.374 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.375 ; 4.375 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 3.970 ; 3.970 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.461 ; 4.461 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.374 ; 4.374 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.607 ; 4.607 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.624 ; 4.624 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.456 ; 4.456 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.386 ; 4.386 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.457 ; 4.457 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.424 ; 4.424 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.377 ; 4.377 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.583 ; 4.583 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.861 ; 4.861 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.385 ; 4.385 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.632 ; 4.632 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.528 ; 4.528 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.778 ; 4.778 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.410 ; 4.410 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.548 ; 4.548 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.332 ; 4.332 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.535 ; 4.535 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 4.673 ; 4.673 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 5.019 ; 5.019 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.925 ; 4.925 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.491 ; 4.491 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.543 ; 4.543 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.727 ; 4.727 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.885 ; 4.885 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.282 ; 4.282 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.642 ; 4.642 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.219 ; 4.219 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 5.015 ; 5.015 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.450 ; 4.450 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.521 ; 4.521 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 5.017 ; 5.017 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 5.205 ; 5.205 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 5.216 ; 5.216 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.544 ; 4.544 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.680 ; 4.680 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 7.479 ; 7.479 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 5.862 ; 5.862 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 5.951 ; 5.951 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 6.035 ; 6.035 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 6.259 ; 6.259 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 6.030 ; 6.030 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 6.199 ; 6.199 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 6.111 ; 6.111 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 6.259 ; 6.259 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 6.557 ; 6.557 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 6.286 ; 6.286 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 6.447 ; 6.447 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 6.168 ; 6.168 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 6.250 ; 6.250 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 6.771 ; 6.771 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 6.529 ; 6.529 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 6.287 ; 6.287 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 6.737 ; 6.737 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 6.575 ; 6.575 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 6.670 ; 6.670 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 6.860 ; 6.860 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 6.675 ; 6.675 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 6.709 ; 6.709 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 6.753 ; 6.753 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 6.758 ; 6.758 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 6.567 ; 6.567 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 7.010 ; 7.010 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 7.152 ; 7.152 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 7.479 ; 7.479 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 7.083 ; 7.083 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 7.274 ; 7.274 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 5.353 ; 5.353 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 5.330 ; 5.330 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.353 ; 5.353 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 5.873 ; 5.873 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 5.873 ; 5.873 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 5.111 ; 5.111 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 8.786 ; 8.786 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 7.847 ; 7.847 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 7.305 ; 7.305 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 7.722 ; 7.722 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 7.631 ; 7.631 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 8.479 ; 8.479 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 7.941 ; 7.941 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 7.401 ; 7.401 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 8.786 ; 8.786 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 8.229 ; 8.229 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 8.200 ; 8.200 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 7.878 ; 7.878 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 7.370 ; 7.370 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 8.475 ; 8.475 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 7.705 ; 7.705 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 7.988 ; 7.988 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 7.996 ; 7.996 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 7.738 ; 7.738 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 7.490 ; 7.490 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 7.713 ; 7.713 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 7.984 ; 7.984 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 7.801 ; 7.801 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 8.585 ; 8.585 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 8.512 ; 8.512 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 7.356 ; 7.356 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 8.545 ; 8.545 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 7.523 ; 7.523 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 7.579 ; 7.579 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 7.791 ; 7.791 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 7.043 ; 7.043 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 8.136 ; 8.136 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 7.594 ; 7.594 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 7.221 ; 7.221 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 8.210 ; 8.210 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 7.692 ; 7.692 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 7.396 ; 7.396 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 6.934 ; 6.934 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 7.342 ; 7.342 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 7.883 ; 7.883 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 8.210 ; 8.210 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 7.026 ; 7.026 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 7.680 ; 7.680 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 7.247 ; 7.247 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 6.904 ; 6.904 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 7.019 ; 7.019 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 7.990 ; 7.990 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 7.064 ; 7.064 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 7.180 ; 7.180 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 6.952 ; 6.952 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 7.279 ; 7.279 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 7.374 ; 7.374 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 7.053 ; 7.053 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 7.340 ; 7.340 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 7.132 ; 7.132 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 8.087 ; 8.087 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 7.435 ; 7.435 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 7.078 ; 7.078 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 7.531 ; 7.531 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 7.447 ; 7.447 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 7.128 ; 7.128 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 6.966 ; 6.966 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 6.785 ; 6.785 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 7.830 ; 7.830 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 6.869 ; 6.869 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 7.335 ; 7.335 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 7.610 ; 7.610 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 6.318 ; 6.318 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 5.780 ; 5.780 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 6.318 ; 6.318 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 6.393 ; 6.393 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 6.363 ; 6.363 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 6.225 ; 6.225 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.455 ; 4.455 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 4.631 ; 4.631 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 4.608 ; 4.608 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 6.225 ; 6.225 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.347 ; 5.347 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 6.224 ; 6.224 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.347 ; 5.347 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.868 ; 4.868 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.972 ; 4.972 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.289 ; 4.289 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.182 ; 4.182 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.202 ; 4.202 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 6.749 ; 6.749 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 6.604 ; 6.604 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 6.026 ; 6.026 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 5.425 ; 5.425 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.735 ; 5.735 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 6.546 ; 6.546 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.812 ; 5.812 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 6.594 ; 6.594 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 6.027 ; 6.027 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 6.536 ; 6.536 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.812 ; 5.812 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 6.749 ; 6.749 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.735 ; 5.735 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 6.468 ; 6.468 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 6.408 ; 6.408 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 6.468 ; 6.468 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 6.408 ; 6.408 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 7.049 ; 7.049 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 7.059 ; 7.059 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 6.808 ; 6.808 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 5.661 ; 5.661 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.644 ; 5.644 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 5.079 ; 5.079 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 6.121 ; 6.121 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 6.105 ; 6.105 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 6.087 ; 6.087 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 5.064 ; 5.064 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 6.225 ; 6.225 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 6.070 ; 6.070 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.931 ; 5.931 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.997 ; 5.997 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.988 ; 5.988 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 6.396 ; 6.396 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.643 ; 5.643 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 5.805 ; 5.805 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 5.454 ; 5.454 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 6.808 ; 6.808 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 5.649 ; 5.649 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 6.033 ; 6.033 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 5.748 ; 5.748 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 6.108 ; 6.108 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 6.307 ; 6.307 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 6.176 ; 6.176 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 6.331 ; 6.331 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 6.655 ; 6.655 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 6.624 ; 6.624 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 6.688 ; 6.688 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 6.290 ; 6.290 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 6.041 ; 6.041 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 6.768 ; 6.768 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 5.661 ; 5.661 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.614 ; 5.614 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 5.059 ; 5.059 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 6.096 ; 6.096 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 6.105 ; 6.105 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 6.032 ; 6.032 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 5.094 ; 5.094 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 6.235 ; 6.235 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 6.057 ; 6.057 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.905 ; 5.905 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.967 ; 5.967 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.988 ; 5.988 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 6.406 ; 6.406 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.643 ; 5.643 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.775 ; 5.775 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 5.444 ; 5.444 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 6.768 ; 6.768 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 5.649 ; 5.649 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 6.043 ; 6.043 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 5.748 ; 5.748 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 6.129 ; 6.129 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 6.362 ; 6.362 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 6.136 ; 6.136 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 6.331 ; 6.331 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 6.697 ; 6.697 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 6.624 ; 6.624 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 6.658 ; 6.658 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 6.290 ; 6.290 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 6.081 ; 6.081 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 8.776 ; 8.776 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 7.999 ; 7.999 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 7.305 ; 7.305 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 7.712 ; 7.712 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 7.631 ; 7.631 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 8.558 ; 8.558 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 7.921 ; 7.921 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 7.411 ; 7.411 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 8.776 ; 8.776 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 8.229 ; 8.229 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 8.170 ; 8.170 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 7.993 ; 7.993 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 7.380 ; 7.380 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 8.465 ; 8.465 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 7.705 ; 7.705 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 8.008 ; 8.008 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 7.988 ; 7.988 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 7.738 ; 7.738 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 7.480 ; 7.480 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 7.743 ; 7.743 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 7.984 ; 7.984 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 7.911 ; 7.911 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 8.594 ; 8.594 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 8.512 ; 8.512 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 7.183 ; 7.183 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 8.535 ; 8.535 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 7.523 ; 7.523 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 7.589 ; 7.589 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 7.801 ; 7.801 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 7.043 ; 7.043 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 8.146 ; 8.146 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 7.584 ; 7.584 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 7.186 ; 7.186 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 5.133 ; 5.133 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.049 ; 5.049 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.518 ; 4.518 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.801 ; 4.801 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.402 ; 4.402 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.930 ; 4.930 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.939 ; 4.939 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.496 ; 4.496 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.696 ; 4.696 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.595 ; 4.595 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 5.133 ; 5.133 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.773 ; 4.773 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.749 ; 4.749 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.588 ; 4.588 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.520 ; 4.520 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.550 ; 4.550 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.942 ; 4.942 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.109 ; 4.109 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.445 ; 4.445 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 5.197 ; 5.197 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 5.719 ; 5.719 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.092 ; 5.092 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.289 ; 5.289 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.362 ; 5.362 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 5.450 ; 5.450 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.316 ; 4.316 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.238 ; 5.238 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.437 ; 4.437 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.879 ; 4.879 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 5.178 ; 5.178 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 4.933 ; 4.933 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 5.262 ; 5.262 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.932 ; 4.932 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.909 ; 4.909 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.553 ; 4.553 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 4.716 ; 4.716 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.707 ; 4.707 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 5.398 ; 5.398 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 5.709 ; 5.709 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.042 ; 5.042 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.362 ; 5.362 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.400 ; 5.400 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.184 ; 5.184 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.879 ; 4.879 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 5.272 ; 5.272 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.909 ; 4.909 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.553 ; 4.553 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.146 ; 5.146 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 4.994 ; 4.994 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.147 ; 5.147 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 6.354 ; 6.354 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 5.228 ; 5.228 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 4.745 ; 4.745 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.868 ; 4.868 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 5.062 ; 5.062 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 5.307 ; 5.307 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 5.461 ; 5.461 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 5.162 ; 5.162 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 5.114 ; 5.114 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.836 ; 4.836 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 6.110 ; 6.110 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 6.354 ; 6.354 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.976 ; 4.976 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.613 ; 4.613 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 4.986 ; 4.986 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.891 ; 4.891 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 5.123 ; 5.123 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.827 ; 4.827 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 5.176 ; 5.176 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 5.199 ; 5.199 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 5.049 ; 5.049 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 5.295 ; 5.295 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.316 ; 5.316 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 5.027 ; 5.027 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 5.045 ; 5.045 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 5.358 ; 5.358 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 5.321 ; 5.321 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 5.371 ; 5.371 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 5.317 ; 5.317 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 4.876 ; 4.876 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 5.593 ; 5.593 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 6.224 ; 6.224 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 5.298 ; 5.298 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 6.224 ; 6.224 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.110 ; 5.110 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.285 ; 5.285 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 9.841 ; 9.841 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 9.613 ; 9.613 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 6.383 ; 6.383 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 5.453 ; 5.453 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.578 ; 4.578 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 4.979 ; 4.979 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.578 ; 4.578 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 5.274 ; 5.274 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 4.551 ; 4.551 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.356 ; 5.356 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 4.562 ; 4.562 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 4.889 ; 4.889 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 5.434 ; 5.434 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 4.912 ; 4.912 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 5.052 ; 5.052 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 4.922 ; 4.922 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 5.471 ; 5.471 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 5.088 ; 5.088 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 5.418 ; 5.418 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 4.845 ; 4.845 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 4.768 ; 4.768 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 5.316 ; 5.316 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 4.670 ; 4.670 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 5.296 ; 5.296 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 5.339 ; 5.339 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 5.445 ; 5.445 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 4.944 ; 4.944 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 4.936 ; 4.936 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 4.806 ; 4.806 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 5.027 ; 5.027 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 5.861 ; 5.861 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 5.040 ; 5.040 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 5.325 ; 5.325 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.434 ; 5.434 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.057 ; 5.057 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 5.210 ; 5.210 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.341 ; 5.341 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.428 ; 5.428 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.385 ; 5.385 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.667 ; 5.667 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 5.092 ; 5.092 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 5.842 ; 5.842 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 5.243 ; 5.243 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 5.554 ; 5.554 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 5.765 ; 5.765 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 5.385 ; 5.385 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.347 ; 5.347 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.203 ; 5.203 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 5.047 ; 5.047 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.359 ; 5.359 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 5.770 ; 5.770 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 5.493 ; 5.493 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 5.175 ; 5.175 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 5.256 ; 5.256 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 5.481 ; 5.481 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.417 ; 5.417 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 5.371 ; 5.371 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 6.045 ; 6.045 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 5.836 ; 5.836 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.332 ; 5.332 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 3.970 ; 3.970 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.375 ; 4.375 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 3.970 ; 3.970 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.461 ; 4.461 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.374 ; 4.374 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.607 ; 4.607 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.624 ; 4.624 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.456 ; 4.456 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.386 ; 4.386 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.457 ; 4.457 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.424 ; 4.424 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.377 ; 4.377 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.583 ; 4.583 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.861 ; 4.861 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.385 ; 4.385 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.632 ; 4.632 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.528 ; 4.528 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.778 ; 4.778 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.410 ; 4.410 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.548 ; 4.548 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.332 ; 4.332 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.219 ; 4.219 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.535 ; 4.535 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 4.673 ; 4.673 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 5.019 ; 5.019 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.925 ; 4.925 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.491 ; 4.491 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.543 ; 4.543 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.727 ; 4.727 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.885 ; 4.885 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.282 ; 4.282 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.642 ; 4.642 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.219 ; 4.219 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 5.015 ; 5.015 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.450 ; 4.450 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.521 ; 4.521 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 5.017 ; 5.017 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 5.205 ; 5.205 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 5.216 ; 5.216 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.544 ; 4.544 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.680 ; 4.680 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 4.533 ; 4.533 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 4.862 ; 4.862 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 4.922 ; 4.922 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 4.985 ; 4.985 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 4.919 ; 4.919 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 5.173 ; 5.173 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 4.878 ; 4.878 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 4.730 ; 4.730 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 5.218 ; 5.218 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 4.942 ; 4.942 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 5.031 ; 5.031 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 4.836 ; 4.836 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 5.053 ; 5.053 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 4.845 ; 4.845 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 4.845 ; 4.845 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 4.844 ; 4.844 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 4.768 ; 4.768 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 4.533 ; 4.533 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 5.050 ; 5.050 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 5.354 ; 5.354 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 4.911 ; 4.911 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 4.957 ; 4.957 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 4.798 ; 4.798 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 4.798 ; 4.798 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.009 ; 5.009 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 5.229 ; 5.229 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 5.826 ; 5.826 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 5.286 ; 5.286 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 6.236 ; 6.236 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 5.704 ; 5.704 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 5.161 ; 5.161 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 6.580 ; 6.580 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 6.253 ; 6.253 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 5.427 ; 5.427 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 6.029 ; 6.029 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 5.520 ; 5.520 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 5.852 ; 5.852 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 5.981 ; 5.981 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 5.676 ; 5.676 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 5.576 ; 5.576 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 5.823 ; 5.823 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 5.648 ; 5.648 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 5.632 ; 5.632 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 6.459 ; 6.459 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 6.482 ; 6.482 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 5.239 ; 5.239 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 6.083 ; 6.083 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 5.595 ; 5.595 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 5.553 ; 5.553 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 5.786 ; 5.786 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 5.771 ; 5.771 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 5.723 ; 5.723 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 4.602 ; 4.602 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 5.441 ; 5.441 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 5.356 ; 5.356 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 5.253 ; 5.253 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 5.750 ; 5.750 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 5.516 ; 5.516 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 4.886 ; 4.886 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 5.010 ; 5.010 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 4.602 ; 4.602 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 4.884 ; 4.884 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 5.775 ; 5.775 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 5.214 ; 5.214 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 5.190 ; 5.190 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 5.000 ; 5.000 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 4.989 ; 4.989 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 4.860 ; 4.860 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 5.120 ; 5.120 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 4.874 ; 4.874 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 5.353 ; 5.353 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 5.126 ; 5.126 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 5.390 ; 5.390 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 5.122 ; 5.122 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 4.904 ; 4.904 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 5.680 ; 5.680 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 4.947 ; 4.947 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 5.438 ; 5.438 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 5.473 ; 5.473 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 4.997 ; 4.997 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 4.997 ; 4.997 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 5.444 ; 5.444 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.091 ; 5.091 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.061 ; 5.061 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.455 ; 4.455 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 4.631 ; 4.631 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 4.608 ; 4.608 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 6.225 ; 6.225 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.347 ; 5.347 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 6.224 ; 6.224 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.347 ; 5.347 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.868 ; 4.868 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.972 ; 4.972 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.289 ; 4.289 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.182 ; 4.182 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.202 ; 4.202 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.825 ; 4.825 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 5.732 ; 5.732 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.129 ; 5.129 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 4.825 ; 4.825 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.649 ; 5.649 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.023 ; 5.023 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.722 ; 5.722 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.412 ; 5.412 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 5.639 ; 5.639 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.023 ; 5.023 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.877 ; 5.877 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 5.570 ; 5.570 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 5.510 ; 5.510 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 5.570 ; 5.570 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 5.510 ; 5.510 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 5.722 ; 5.722 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 5.732 ; 5.732 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 4.681 ; 4.681 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 5.529 ; 5.529 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.486 ; 5.486 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 4.880 ; 4.880 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.896 ; 5.896 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.846 ; 5.846 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.787 ; 5.787 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 4.683 ; 4.683 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.799 ; 5.799 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.619 ; 5.619 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.436 ; 5.436 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.479 ; 5.479 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.423 ; 5.423 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 5.798 ; 5.798 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.011 ; 5.011 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 5.091 ; 5.091 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 4.703 ; 4.703 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 5.181 ; 5.181 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 5.199 ; 5.199 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.353 ; 5.353 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.141 ; 5.141 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 5.252 ; 5.252 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 5.552 ; 5.552 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 5.477 ; 5.477 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 5.518 ; 5.518 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 4.681 ; 4.681 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 5.529 ; 5.529 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.456 ; 5.456 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 4.860 ; 4.860 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.871 ; 5.871 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.846 ; 5.846 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.732 ; 5.732 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.713 ; 4.713 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.809 ; 5.809 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.606 ; 5.606 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.410 ; 5.410 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.449 ; 5.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.423 ; 5.423 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 5.808 ; 5.808 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.011 ; 5.011 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.061 ; 5.061 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.984 ; 5.984 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 5.191 ; 5.191 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.220 ; 5.220 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 5.101 ; 5.101 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 5.252 ; 5.252 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 5.594 ; 5.594 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 5.477 ; 5.477 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 5.488 ; 5.488 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.455 ; 5.455 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 5.816 ; 5.816 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 5.286 ; 5.286 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 6.315 ; 6.315 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 5.684 ; 5.684 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 6.570 ; 6.570 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 6.223 ; 6.223 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.542 ; 5.542 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 6.019 ; 6.019 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 5.520 ; 5.520 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 5.872 ; 5.872 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.973 ; 5.973 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 5.676 ; 5.676 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 5.566 ; 5.566 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 5.853 ; 5.853 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 5.648 ; 5.648 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 5.742 ; 5.742 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 6.468 ; 6.468 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 6.482 ; 6.482 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 6.073 ; 6.073 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 5.595 ; 5.595 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.563 ; 5.563 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 5.796 ; 5.796 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.781 ; 5.781 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 5.713 ; 5.713 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.109 ; 4.109 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.049 ; 5.049 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.518 ; 4.518 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.801 ; 4.801 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.402 ; 4.402 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.930 ; 4.930 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.939 ; 4.939 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.496 ; 4.496 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.696 ; 4.696 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.595 ; 4.595 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 5.133 ; 5.133 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.773 ; 4.773 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.749 ; 4.749 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.588 ; 4.588 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.520 ; 4.520 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.550 ; 4.550 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.942 ; 4.942 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.109 ; 4.109 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.445 ; 4.445 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.316 ; 4.316 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 5.197 ; 5.197 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 5.719 ; 5.719 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.092 ; 5.092 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.289 ; 5.289 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.362 ; 5.362 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 5.450 ; 5.450 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.316 ; 4.316 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.238 ; 5.238 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.437 ; 4.437 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.879 ; 4.879 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 5.178 ; 5.178 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 4.933 ; 4.933 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 5.262 ; 5.262 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.932 ; 4.932 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.909 ; 4.909 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.553 ; 4.553 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 4.716 ; 4.716 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.707 ; 4.707 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 5.398 ; 5.398 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 5.709 ; 5.709 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.042 ; 5.042 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.362 ; 5.362 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.400 ; 5.400 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.184 ; 5.184 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.879 ; 4.879 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 5.272 ; 5.272 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.909 ; 4.909 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.553 ; 4.553 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.146 ; 5.146 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 4.994 ; 4.994 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.147 ; 5.147 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.291 ; 4.291 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 4.616 ; 4.616 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.934 ; 4.934 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.720 ; 4.720 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 4.634 ; 4.634 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 4.647 ; 4.647 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.648 ; 4.648 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.736 ; 5.736 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 6.026 ; 6.026 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.935 ; 4.935 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.458 ; 4.458 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.590 ; 4.590 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.729 ; 4.729 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.513 ; 4.513 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.715 ; 4.715 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.568 ; 4.568 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 5.181 ; 5.181 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.150 ; 5.150 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.291 ; 4.291 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 5.069 ; 5.069 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.720 ; 4.720 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 4.471 ; 4.471 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.957 ; 4.957 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 4.616 ; 4.616 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 4.616 ; 4.616 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 6.224 ; 6.224 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.110 ; 5.110 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.285 ; 5.285 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 5.850 ; 5.850 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 5.965 ; 5.965 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.081 ; 5.081 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 24.818 ; 0.227 ; N/A      ; N/A     ; 16.933              ;
;  Clk             ; 24.818 ; 0.227 ; N/A      ; N/A     ; 16.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 16.129 ; 16.129 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 16.129 ; 16.129 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 18.724 ; 18.724 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 13.992 ; 13.992 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 13.992 ; 13.992 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 12.994 ; 12.994 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 12.987 ; 12.987 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 20.144 ; 20.144 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 16.656 ; 16.656 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 17.889 ; 17.889 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 16.615 ; 16.615 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 17.255 ; 17.255 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 15.509 ; 15.509 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 16.574 ; 16.574 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 17.651 ; 17.651 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 16.692 ; 16.692 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 16.486 ; 16.486 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 15.967 ; 15.967 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 17.721 ; 17.721 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 18.062 ; 18.062 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 17.823 ; 17.823 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 17.785 ; 17.785 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 16.159 ; 16.159 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 16.105 ; 16.105 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 17.845 ; 17.845 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 16.684 ; 16.684 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 18.292 ; 18.292 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 19.008 ; 19.008 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 19.169 ; 19.169 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 17.922 ; 17.922 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 17.111 ; 17.111 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 17.666 ; 17.666 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 16.730 ; 16.730 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 15.663 ; 15.663 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 18.191 ; 18.191 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 20.144 ; 20.144 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 17.023 ; 17.023 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 18.010 ; 18.010 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 17.580 ; 17.580 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 18.191 ; 18.191 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 24.619 ; 24.619 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 24.196 ; 24.196 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 19.961 ; 19.961 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 19.860 ; 19.860 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 20.277 ; 20.277 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 20.799 ; 20.799 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 19.588 ; 19.588 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 20.067 ; 20.067 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 21.049 ; 21.049 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 22.098 ; 22.098 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 22.039 ; 22.039 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 22.746 ; 22.746 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 21.594 ; 21.594 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 23.045 ; 23.045 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 22.546 ; 22.546 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 22.342 ; 22.342 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 22.401 ; 22.401 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 21.912 ; 21.912 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 22.324 ; 22.324 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 22.100 ; 22.100 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 22.459 ; 22.459 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 22.801 ; 22.801 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 23.624 ; 23.624 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 23.768 ; 23.768 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 22.864 ; 22.864 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 22.581 ; 22.581 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 22.857 ; 22.857 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 23.959 ; 23.959 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 23.667 ; 23.667 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 24.578 ; 24.578 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 24.187 ; 24.187 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 24.619 ; 24.619 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 23.694 ; 23.694 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 12.289 ; 12.289 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 10.018 ; 10.018 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 9.114  ; 9.114  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 11.013 ; 11.013 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 11.470 ; 11.470 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 10.568 ; 10.568 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 10.811 ; 10.811 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 11.151 ; 11.151 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 11.004 ; 11.004 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 10.955 ; 10.955 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 10.968 ; 10.968 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 12.289 ; 12.289 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 10.088 ; 10.088 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 10.356 ; 10.356 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 10.477 ; 10.477 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 12.281 ; 12.281 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 10.550 ; 10.550 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 10.772 ; 10.772 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 12.208 ; 12.208 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 10.371 ; 10.371 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 11.241 ; 11.241 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 12.228 ; 12.228 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 11.169 ; 11.169 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 11.101 ; 11.101 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 11.774 ; 11.774 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 11.943 ; 11.943 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 11.882 ; 11.882 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 10.381 ; 10.381 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 10.507 ; 10.507 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 10.125 ; 10.125 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 10.349 ; 10.349 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 11.832 ; 11.832 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 12.948 ; 12.948 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 11.672 ; 11.672 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 10.429 ; 10.429 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 10.822 ; 10.822 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 12.272 ; 12.272 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 10.557 ; 10.557 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 10.969 ; 10.969 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 12.071 ; 12.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 11.188 ; 11.188 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 10.689 ; 10.689 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 12.005 ; 12.005 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 10.627 ; 10.627 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 10.964 ; 10.964 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 12.913 ; 12.913 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 12.071 ; 12.071 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 11.756 ; 11.756 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 9.639  ; 9.639  ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 10.916 ; 10.916 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 9.433  ; 9.433  ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 11.878 ; 11.878 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 11.287 ; 11.287 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 11.267 ; 11.267 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 12.234 ; 12.234 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 10.944 ; 10.944 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 10.628 ; 10.628 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 12.470 ; 12.470 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 12.942 ; 12.942 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 12.948 ; 12.948 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 11.842 ; 11.842 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 11.643 ; 11.643 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 12.537 ; 12.537 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 10.705 ; 10.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 11.109 ; 11.109 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 19.374 ; 19.374 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 15.162 ; 15.162 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 15.355 ; 15.355 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 16.050 ; 16.050 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 16.185 ; 16.185 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 15.612 ; 15.612 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 16.071 ; 16.071 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 15.767 ; 15.767 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 16.260 ; 16.260 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 17.380 ; 17.380 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 16.170 ; 16.170 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 17.144 ; 17.144 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 15.982 ; 15.982 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 16.035 ; 16.035 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 18.260 ; 18.260 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 16.904 ; 16.904 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 16.350 ; 16.350 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 18.126 ; 18.126 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 16.896 ; 16.896 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 17.568 ; 17.568 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 17.628 ; 17.628 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 16.872 ; 16.872 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 17.229 ; 17.229 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 17.346 ; 17.346 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 17.177 ; 17.177 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 16.700 ; 16.700 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 18.056 ; 18.056 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 19.115 ; 19.115 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 19.374 ; 19.374 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 18.236 ; 18.236 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 18.789 ; 18.789 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 13.449 ; 13.449 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 13.384 ; 13.384 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 13.449 ; 13.449 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 15.918 ; 15.918 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 15.918 ; 15.918 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 12.693 ; 12.693 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 22.287 ; 22.287 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 20.700 ; 20.700 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 17.662 ; 17.662 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 20.493 ; 20.493 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 18.765 ; 18.765 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 21.085 ; 21.085 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 20.596 ; 20.596 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 19.229 ; 19.229 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 22.287 ; 22.287 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 22.245 ; 22.245 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 21.457 ; 21.457 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 20.564 ; 20.564 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 17.851 ; 17.851 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 21.646 ; 21.646 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 19.367 ; 19.367 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 21.654 ; 21.654 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 21.079 ; 21.079 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 19.946 ; 19.946 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 19.762 ; 19.762 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 20.954 ; 20.954 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 20.187 ; 20.187 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 20.226 ; 20.226 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 21.989 ; 21.989 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 21.939 ; 21.939 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 18.716 ; 18.716 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 21.906 ; 21.906 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 18.629 ; 18.629 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 20.097 ; 20.097 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 20.440 ; 20.440 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 17.730 ; 17.730 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 20.745 ; 20.745 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 19.250 ; 19.250 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 17.736 ; 17.736 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 21.375 ; 21.375 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 18.966 ; 18.966 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 18.257 ; 18.257 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 16.704 ; 16.704 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 18.008 ; 18.008 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 19.637 ; 19.637 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 21.375 ; 21.375 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 17.460 ; 17.460 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 18.937 ; 18.937 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 17.365 ; 17.365 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 16.920 ; 16.920 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 16.471 ; 16.471 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 19.822 ; 19.822 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 17.252 ; 17.252 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 17.371 ; 17.371 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 16.761 ; 16.761 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 17.837 ; 17.837 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 18.061 ; 18.061 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 16.776 ; 16.776 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 18.424 ; 18.424 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 17.277 ; 17.277 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 20.008 ; 20.008 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 17.938 ; 17.938 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 17.081 ; 17.081 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 18.585 ; 18.585 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 18.476 ; 18.476 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 17.117 ; 17.117 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 16.538 ; 16.538 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 16.259 ; 16.259 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 19.377 ; 19.377 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 16.181 ; 16.181 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 17.910 ; 17.910 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 19.041 ; 19.041 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 16.835 ; 16.835 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 14.975 ; 14.975 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 16.835 ; 16.835 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 16.611 ; 16.611 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 16.581 ; 16.581 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 10.321 ; 10.321 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 9.060  ; 9.060  ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 11.366 ; 11.366 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 10.808 ; 10.808 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 12.137 ; 12.137 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 13.560 ; 13.560 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 10.356 ; 10.356 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 12.137 ; 12.137 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 13.560 ; 13.560 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 11.803 ; 11.803 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 12.051 ; 12.051 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 10.513 ; 10.513 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 9.542  ; 9.542  ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 9.553  ; 9.553  ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 18.014 ; 18.014 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 17.810 ; 17.810 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 15.386 ; 15.386 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 13.664 ; 13.664 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 14.592 ; 14.592 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 17.425 ; 17.425 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 14.961 ; 14.961 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 17.800 ; 17.800 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 16.225 ; 16.225 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 17.415 ; 17.415 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 14.961 ; 14.961 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 18.014 ; 18.014 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 14.592 ; 14.592 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 16.672 ; 16.672 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 16.612 ; 16.612 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 16.672 ; 16.672 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 16.612 ; 16.612 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 18.872 ; 18.872 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 18.882 ; 18.882 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 17.221 ; 17.221 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 12.933 ; 12.933 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 14.051 ; 14.051 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 14.497 ; 14.497 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 12.065 ; 12.065 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 15.511 ; 15.511 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 15.663 ; 15.663 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 15.787 ; 15.787 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 12.184 ; 12.184 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 15.779 ; 15.779 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 15.288 ; 15.288 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 14.909 ; 14.909 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 15.328 ; 15.328 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 14.633 ; 14.633 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 16.645 ; 16.645 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 13.545 ; 13.545 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 14.031 ; 14.031 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 13.073 ; 13.073 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 17.221 ; 17.221 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 13.644 ; 13.644 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 14.613 ; 14.613 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 13.917 ; 13.917 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 15.008 ; 15.008 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 15.720 ; 15.720 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 15.228 ; 15.228 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 15.898 ; 15.898 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 16.874 ; 16.874 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 16.368 ; 16.368 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 16.986 ; 16.986 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 15.055 ; 15.055 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 14.817 ; 14.817 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 17.181 ; 17.181 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 12.943 ; 12.943 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 14.051 ; 14.051 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 14.467 ; 14.467 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 12.045 ; 12.045 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 15.491 ; 15.491 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 15.663 ; 15.663 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 15.732 ; 15.732 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 12.214 ; 12.214 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 15.789 ; 15.789 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 15.275 ; 15.275 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 14.875 ; 14.875 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 15.298 ; 15.298 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 14.633 ; 14.633 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 16.655 ; 16.655 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 13.545 ; 13.545 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 14.001 ; 14.001 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 13.063 ; 13.063 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 17.181 ; 17.181 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 13.644 ; 13.644 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 14.623 ; 14.623 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 13.917 ; 13.917 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 15.029 ; 15.029 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 15.775 ; 15.775 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 15.188 ; 15.188 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 15.898 ; 15.898 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 17.160 ; 17.160 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 16.368 ; 16.368 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 16.956 ; 16.956 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 15.055 ; 15.055 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 14.857 ; 14.857 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 22.277 ; 22.277 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 21.112 ; 21.112 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 17.662 ; 17.662 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 20.483 ; 20.483 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 18.765 ; 18.765 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 21.165 ; 21.165 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 20.576 ; 20.576 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 19.239 ; 19.239 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 22.277 ; 22.277 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 22.245 ; 22.245 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 21.427 ; 21.427 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 20.940 ; 20.940 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 17.861 ; 17.861 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 21.636 ; 21.636 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 19.367 ; 19.367 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 21.674 ; 21.674 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 21.069 ; 21.069 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 19.946 ; 19.946 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 19.752 ; 19.752 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 20.984 ; 20.984 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 20.187 ; 20.187 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 20.597 ; 20.597 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 22.002 ; 22.002 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 21.939 ; 21.939 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 18.016 ; 18.016 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 21.896 ; 21.896 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 18.629 ; 18.629 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 20.107 ; 20.107 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 20.450 ; 20.450 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 17.730 ; 17.730 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 20.755 ; 20.755 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 19.240 ; 19.240 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 17.702 ; 17.702 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 12.482 ; 12.482 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 10.636 ; 10.636 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 10.458 ; 10.458 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 11.173 ; 11.173 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 12.579 ; 12.579 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 13.149 ; 13.149 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 10.083 ; 10.083 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 12.317 ; 12.317 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 11.721 ; 11.721 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 10.319 ; 10.319 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 11.470 ; 11.470 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 11.126 ; 11.126 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 10.581 ; 10.581 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 12.456 ; 12.456 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 11.796 ; 11.796 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 12.246 ; 12.246 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 11.282 ; 11.282 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 11.855 ; 11.855 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 10.898 ; 10.898 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 11.160 ; 11.160 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 11.106 ; 11.106 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 11.401 ; 11.401 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 10.917 ; 10.917 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 12.257 ; 12.257 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 11.147 ; 11.147 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 11.567 ; 11.567 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 10.927 ; 10.927 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 9.706  ; 9.706  ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 10.055 ; 10.055 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 10.425 ; 10.425 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 12.554 ; 12.554 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 12.813 ; 12.813 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 14.166 ; 14.166 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 11.992 ; 11.992 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 13.069 ; 13.069 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 10.098 ; 10.098 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 12.461 ; 12.461 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 12.895 ; 12.895 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 13.127 ; 13.127 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 10.369 ; 10.369 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 13.600 ; 13.600 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 11.227 ; 11.227 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 10.971 ; 10.971 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 11.654 ; 11.654 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 12.472 ; 12.472 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 10.912 ; 10.912 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 11.954 ; 11.954 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 12.723 ; 12.723 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 12.331 ; 12.331 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 10.424 ; 10.424 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 12.606 ; 12.606 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 13.682 ; 13.682 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 11.158 ; 11.158 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 11.522 ; 11.522 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 13.052 ; 13.052 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 13.363 ; 13.363 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 11.276 ; 11.276 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 12.604 ; 12.604 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 12.803 ; 12.803 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 14.156 ; 14.156 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 11.942 ; 11.942 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 13.039 ; 13.039 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 13.279 ; 13.279 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 14.501 ; 14.501 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 10.138 ; 10.138 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 12.404 ; 12.404 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 12.895 ; 12.895 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 13.127 ; 13.127 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 10.379 ; 10.379 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 13.600 ; 13.600 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 11.377 ; 11.377 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 11.257 ; 11.257 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 10.971 ; 10.971 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 11.654 ; 11.654 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 12.442 ; 12.442 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 10.922 ; 10.922 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 11.944 ; 11.944 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 12.733 ; 12.733 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 10.424 ; 10.424 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 12.636 ; 12.636 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 13.682 ; 13.682 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 11.218 ; 11.218 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 11.562 ; 11.562 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 13.032 ; 13.032 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 13.363 ; 13.363 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 11.796 ; 11.796 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 16.130 ; 16.130 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 12.847 ; 12.847 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 11.416 ; 11.416 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 11.760 ; 11.760 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 12.399 ; 12.399 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 13.067 ; 13.067 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 12.983 ; 12.983 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 13.169 ; 13.169 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 13.215 ; 13.215 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 11.706 ; 11.706 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 15.763 ; 15.763 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 16.130 ; 16.130 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 12.030 ; 12.030 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 11.134 ; 11.134 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 12.837 ; 12.837 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 11.839 ; 11.839 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 12.620 ; 12.620 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 11.962 ; 11.962 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 12.984 ; 12.984 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 12.882 ; 12.882 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 12.527 ; 12.527 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 13.142 ; 13.142 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 13.539 ; 13.539 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 12.500 ; 12.500 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 11.482 ; 11.482 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 12.463 ; 12.463 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 13.376 ; 13.376 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 13.077 ; 13.077 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 13.371 ; 13.371 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 13.409 ; 13.409 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 11.836 ; 11.836 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 14.136 ; 14.136 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 13.290 ; 13.290 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 15.336 ; 15.336 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 12.157 ; 12.157 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 13.275 ; 13.275 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 28.906 ; 28.906 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 26.396 ; 26.396 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 16.601 ; 16.601 ; Rise       ; Clk             ;
+--------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                    ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                   ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
; ALUSrc_ID                      ; Clk        ; 5.453 ; 5.453 ; Rise       ; Clk             ;
; ALU_Control_EX[*]              ; Clk        ; 4.578 ; 4.578 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]             ; Clk        ; 4.979 ; 4.979 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]             ; Clk        ; 4.578 ; 4.578 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]             ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]               ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]              ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]              ; Clk        ; 5.274 ; 5.274 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]              ; Clk        ; 4.551 ; 4.551 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]              ; Clk        ; 5.356 ; 5.356 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]              ; Clk        ; 4.562 ; 4.562 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]              ; Clk        ; 4.889 ; 4.889 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]              ; Clk        ; 5.434 ; 5.434 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]              ; Clk        ; 4.912 ; 4.912 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]              ; Clk        ; 5.052 ; 5.052 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]              ; Clk        ; 4.922 ; 4.922 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]             ; Clk        ; 5.227 ; 5.227 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]             ; Clk        ; 5.471 ; 5.471 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]             ; Clk        ; 5.088 ; 5.088 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]             ; Clk        ; 5.418 ; 5.418 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]             ; Clk        ; 4.845 ; 4.845 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]             ; Clk        ; 4.768 ; 4.768 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]             ; Clk        ; 5.316 ; 5.316 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]             ; Clk        ; 4.670 ; 4.670 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]             ; Clk        ; 5.296 ; 5.296 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]             ; Clk        ; 5.339 ; 5.339 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]             ; Clk        ; 5.445 ; 5.445 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]             ; Clk        ; 4.944 ; 4.944 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]             ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]             ; Clk        ; 4.936 ; 4.936 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]             ; Clk        ; 4.806 ; 4.806 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]             ; Clk        ; 4.484 ; 4.484 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]             ; Clk        ; 5.027 ; 5.027 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]             ; Clk        ; 5.861 ; 5.861 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]             ; Clk        ; 5.040 ; 5.040 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]             ; Clk        ; 5.325 ; 5.325 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]             ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]             ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
; ALU_Result_EX[*]               ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]              ; Clk        ; 5.434 ; 5.434 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]              ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]              ; Clk        ; 5.057 ; 5.057 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]              ; Clk        ; 5.210 ; 5.210 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]              ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]              ; Clk        ; 5.341 ; 5.341 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]              ; Clk        ; 5.428 ; 5.428 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]              ; Clk        ; 5.385 ; 5.385 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]              ; Clk        ; 5.667 ; 5.667 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]              ; Clk        ; 5.092 ; 5.092 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]             ; Clk        ; 5.842 ; 5.842 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]             ; Clk        ; 5.243 ; 5.243 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]             ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]             ; Clk        ; 5.554 ; 5.554 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]             ; Clk        ; 5.765 ; 5.765 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]             ; Clk        ; 5.385 ; 5.385 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]             ; Clk        ; 5.347 ; 5.347 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]             ; Clk        ; 5.203 ; 5.203 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]             ; Clk        ; 5.047 ; 5.047 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]             ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]             ; Clk        ; 5.291 ; 5.291 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]             ; Clk        ; 5.359 ; 5.359 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]             ; Clk        ; 5.770 ; 5.770 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]             ; Clk        ; 5.493 ; 5.493 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]             ; Clk        ; 5.175 ; 5.175 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]             ; Clk        ; 5.256 ; 5.256 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]             ; Clk        ; 5.481 ; 5.481 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]             ; Clk        ; 5.417 ; 5.417 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]             ; Clk        ; 5.371 ; 5.371 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]             ; Clk        ; 6.045 ; 6.045 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]             ; Clk        ; 5.836 ; 5.836 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]             ; Clk        ; 5.332 ; 5.332 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]              ; Clk        ; 3.970 ; 3.970 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]             ; Clk        ; 4.375 ; 4.375 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]             ; Clk        ; 3.970 ; 3.970 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]             ; Clk        ; 4.461 ; 4.461 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]             ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]             ; Clk        ; 4.374 ; 4.374 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]             ; Clk        ; 4.607 ; 4.607 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]             ; Clk        ; 4.624 ; 4.624 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]             ; Clk        ; 4.456 ; 4.456 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]             ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]             ; Clk        ; 4.664 ; 4.664 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]            ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]            ; Clk        ; 4.386 ; 4.386 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]            ; Clk        ; 4.457 ; 4.457 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]            ; Clk        ; 4.424 ; 4.424 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]            ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]            ; Clk        ; 4.377 ; 4.377 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]            ; Clk        ; 4.583 ; 4.583 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]            ; Clk        ; 4.861 ; 4.861 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]            ; Clk        ; 4.385 ; 4.385 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]            ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]            ; Clk        ; 4.992 ; 4.992 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]            ; Clk        ; 4.632 ; 4.632 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]            ; Clk        ; 4.528 ; 4.528 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]            ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]            ; Clk        ; 4.778 ; 4.778 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]            ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]            ; Clk        ; 4.410 ; 4.410 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]            ; Clk        ; 4.548 ; 4.548 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]            ; Clk        ; 4.332 ; 4.332 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]            ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]            ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]            ; Clk        ; 4.875 ; 4.875 ; Rise       ; Clk             ;
; ALU_Result_WB[*]               ; Clk        ; 4.219 ; 4.219 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]              ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]              ; Clk        ; 4.535 ; 4.535 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]              ; Clk        ; 4.673 ; 4.673 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]              ; Clk        ; 5.019 ; 5.019 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]              ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]              ; Clk        ; 4.661 ; 4.661 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]              ; Clk        ; 4.925 ; 4.925 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]              ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]              ; Clk        ; 4.491 ; 4.491 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]              ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]             ; Clk        ; 4.543 ; 4.543 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]             ; Clk        ; 4.727 ; 4.727 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]             ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]             ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]             ; Clk        ; 4.885 ; 4.885 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]             ; Clk        ; 4.282 ; 4.282 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]             ; Clk        ; 4.642 ; 4.642 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]             ; Clk        ; 4.219 ; 4.219 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]             ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]             ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]             ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]             ; Clk        ; 5.015 ; 5.015 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]             ; Clk        ; 4.450 ; 4.450 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]             ; Clk        ; 4.521 ; 4.521 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]             ; Clk        ; 5.017 ; 5.017 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]             ; Clk        ; 5.205 ; 5.205 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]             ; Clk        ; 5.216 ; 5.216 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]             ; Clk        ; 4.978 ; 4.978 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]             ; Clk        ; 4.913 ; 4.913 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]             ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]             ; Clk        ; 4.544 ; 4.544 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]             ; Clk        ; 4.680 ; 4.680 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]              ; Clk        ; 4.533 ; 4.533 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]             ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]             ; Clk        ; 4.862 ; 4.862 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]             ; Clk        ; 4.922 ; 4.922 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]             ; Clk        ; 5.102 ; 5.102 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]             ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]             ; Clk        ; 4.985 ; 4.985 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]             ; Clk        ; 4.852 ; 4.852 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]             ; Clk        ; 4.919 ; 4.919 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]            ; Clk        ; 5.173 ; 5.173 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]            ; Clk        ; 4.878 ; 4.878 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]            ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]            ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]            ; Clk        ; 4.730 ; 4.730 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]            ; Clk        ; 5.218 ; 5.218 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]            ; Clk        ; 4.942 ; 4.942 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]            ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]            ; Clk        ; 5.031 ; 5.031 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]            ; Clk        ; 4.836 ; 4.836 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]            ; Clk        ; 4.907 ; 4.907 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]            ; Clk        ; 5.053 ; 5.053 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]            ; Clk        ; 4.845 ; 4.845 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]            ; Clk        ; 4.845 ; 4.845 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]            ; Clk        ; 4.844 ; 4.844 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]            ; Clk        ; 4.768 ; 4.768 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]            ; Clk        ; 4.533 ; 4.533 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]            ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]            ; Clk        ; 5.050 ; 5.050 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]            ; Clk        ; 5.354 ; 5.354 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]            ; Clk        ; 4.911 ; 4.911 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]            ; Clk        ; 4.957 ; 4.957 ; Rise       ; Clk             ;
; Forward_A[*]                   ; Clk        ; 4.798 ; 4.798 ; Rise       ; Clk             ;
;  Forward_A[0]                  ; Clk        ; 4.798 ; 4.798 ; Rise       ; Clk             ;
;  Forward_A[1]                  ; Clk        ; 5.009 ; 5.009 ; Rise       ; Clk             ;
; Forward_B[*]                   ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
;  Forward_B[0]                  ; Clk        ; 5.229 ; 5.229 ; Rise       ; Clk             ;
;  Forward_B[1]                  ; Clk        ; 4.708 ; 4.708 ; Rise       ; Clk             ;
; Forward_C_out[*]               ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Forward_C_out[0]              ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Forward_C_out[1]              ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Forward_C_out[2]              ; Clk        ; 5.826 ; 5.826 ; Rise       ; Clk             ;
;  Forward_C_out[3]              ; Clk        ; 5.286 ; 5.286 ; Rise       ; Clk             ;
;  Forward_C_out[4]              ; Clk        ; 6.236 ; 6.236 ; Rise       ; Clk             ;
;  Forward_C_out[5]              ; Clk        ; 5.704 ; 5.704 ; Rise       ; Clk             ;
;  Forward_C_out[6]              ; Clk        ; 5.161 ; 5.161 ; Rise       ; Clk             ;
;  Forward_C_out[7]              ; Clk        ; 6.580 ; 6.580 ; Rise       ; Clk             ;
;  Forward_C_out[8]              ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Forward_C_out[9]              ; Clk        ; 6.253 ; 6.253 ; Rise       ; Clk             ;
;  Forward_C_out[10]             ; Clk        ; 5.427 ; 5.427 ; Rise       ; Clk             ;
;  Forward_C_out[11]             ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Forward_C_out[12]             ; Clk        ; 6.029 ; 6.029 ; Rise       ; Clk             ;
;  Forward_C_out[13]             ; Clk        ; 5.520 ; 5.520 ; Rise       ; Clk             ;
;  Forward_C_out[14]             ; Clk        ; 5.852 ; 5.852 ; Rise       ; Clk             ;
;  Forward_C_out[15]             ; Clk        ; 5.981 ; 5.981 ; Rise       ; Clk             ;
;  Forward_C_out[16]             ; Clk        ; 5.676 ; 5.676 ; Rise       ; Clk             ;
;  Forward_C_out[17]             ; Clk        ; 5.576 ; 5.576 ; Rise       ; Clk             ;
;  Forward_C_out[18]             ; Clk        ; 5.823 ; 5.823 ; Rise       ; Clk             ;
;  Forward_C_out[19]             ; Clk        ; 5.648 ; 5.648 ; Rise       ; Clk             ;
;  Forward_C_out[20]             ; Clk        ; 5.632 ; 5.632 ; Rise       ; Clk             ;
;  Forward_C_out[21]             ; Clk        ; 6.459 ; 6.459 ; Rise       ; Clk             ;
;  Forward_C_out[22]             ; Clk        ; 6.482 ; 6.482 ; Rise       ; Clk             ;
;  Forward_C_out[23]             ; Clk        ; 5.239 ; 5.239 ; Rise       ; Clk             ;
;  Forward_C_out[24]             ; Clk        ; 6.083 ; 6.083 ; Rise       ; Clk             ;
;  Forward_C_out[25]             ; Clk        ; 5.595 ; 5.595 ; Rise       ; Clk             ;
;  Forward_C_out[26]             ; Clk        ; 5.553 ; 5.553 ; Rise       ; Clk             ;
;  Forward_C_out[27]             ; Clk        ; 5.786 ; 5.786 ; Rise       ; Clk             ;
;  Forward_C_out[28]             ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
;  Forward_C_out[29]             ; Clk        ; 5.771 ; 5.771 ; Rise       ; Clk             ;
;  Forward_C_out[30]             ; Clk        ; 5.723 ; 5.723 ; Rise       ; Clk             ;
;  Forward_C_out[31]             ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
; Forward_D_out[*]               ; Clk        ; 4.602 ; 4.602 ; Rise       ; Clk             ;
;  Forward_D_out[0]              ; Clk        ; 5.441 ; 5.441 ; Rise       ; Clk             ;
;  Forward_D_out[1]              ; Clk        ; 5.356 ; 5.356 ; Rise       ; Clk             ;
;  Forward_D_out[2]              ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  Forward_D_out[3]              ; Clk        ; 5.253 ; 5.253 ; Rise       ; Clk             ;
;  Forward_D_out[4]              ; Clk        ; 5.750 ; 5.750 ; Rise       ; Clk             ;
;  Forward_D_out[5]              ; Clk        ; 5.516 ; 5.516 ; Rise       ; Clk             ;
;  Forward_D_out[6]              ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Forward_D_out[7]              ; Clk        ; 4.886 ; 4.886 ; Rise       ; Clk             ;
;  Forward_D_out[8]              ; Clk        ; 5.010 ; 5.010 ; Rise       ; Clk             ;
;  Forward_D_out[9]              ; Clk        ; 4.602 ; 4.602 ; Rise       ; Clk             ;
;  Forward_D_out[10]             ; Clk        ; 4.884 ; 4.884 ; Rise       ; Clk             ;
;  Forward_D_out[11]             ; Clk        ; 5.775 ; 5.775 ; Rise       ; Clk             ;
;  Forward_D_out[12]             ; Clk        ; 5.214 ; 5.214 ; Rise       ; Clk             ;
;  Forward_D_out[13]             ; Clk        ; 5.190 ; 5.190 ; Rise       ; Clk             ;
;  Forward_D_out[14]             ; Clk        ; 5.000 ; 5.000 ; Rise       ; Clk             ;
;  Forward_D_out[15]             ; Clk        ; 5.033 ; 5.033 ; Rise       ; Clk             ;
;  Forward_D_out[16]             ; Clk        ; 4.989 ; 4.989 ; Rise       ; Clk             ;
;  Forward_D_out[17]             ; Clk        ; 4.860 ; 4.860 ; Rise       ; Clk             ;
;  Forward_D_out[18]             ; Clk        ; 5.120 ; 5.120 ; Rise       ; Clk             ;
;  Forward_D_out[19]             ; Clk        ; 4.874 ; 4.874 ; Rise       ; Clk             ;
;  Forward_D_out[20]             ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  Forward_D_out[21]             ; Clk        ; 5.353 ; 5.353 ; Rise       ; Clk             ;
;  Forward_D_out[22]             ; Clk        ; 5.126 ; 5.126 ; Rise       ; Clk             ;
;  Forward_D_out[23]             ; Clk        ; 5.390 ; 5.390 ; Rise       ; Clk             ;
;  Forward_D_out[24]             ; Clk        ; 5.122 ; 5.122 ; Rise       ; Clk             ;
;  Forward_D_out[25]             ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
;  Forward_D_out[26]             ; Clk        ; 4.904 ; 4.904 ; Rise       ; Clk             ;
;  Forward_D_out[27]             ; Clk        ; 4.626 ; 4.626 ; Rise       ; Clk             ;
;  Forward_D_out[28]             ; Clk        ; 5.680 ; 5.680 ; Rise       ; Clk             ;
;  Forward_D_out[29]             ; Clk        ; 4.947 ; 4.947 ; Rise       ; Clk             ;
;  Forward_D_out[30]             ; Clk        ; 5.438 ; 5.438 ; Rise       ; Clk             ;
;  Forward_D_out[31]             ; Clk        ; 5.473 ; 5.473 ; Rise       ; Clk             ;
; Forward_Reg_Delay[*]           ; Clk        ; 4.997 ; 4.997 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[0]          ; Clk        ; 4.997 ; 4.997 ; Rise       ; Clk             ;
;  Forward_Reg_Delay[1]          ; Clk        ; 5.444 ; 5.444 ; Rise       ; Clk             ;
; ID_Control_Noop                ; Clk        ; 5.091 ; 5.091 ; Rise       ; Clk             ;
; IF_ID_pipeline_stall           ; Clk        ; 5.061 ; 5.061 ; Rise       ; Clk             ;
; Instruction_EX[*]              ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Instruction_EX[0]             ; Clk        ; 4.455 ; 4.455 ; Rise       ; Clk             ;
;  Instruction_EX[1]             ; Clk        ; 4.033 ; 4.033 ; Rise       ; Clk             ;
;  Instruction_EX[2]             ; Clk        ; 4.631 ; 4.631 ; Rise       ; Clk             ;
;  Instruction_EX[5]             ; Clk        ; 4.608 ; 4.608 ; Rise       ; Clk             ;
;  Instruction_EX[12]            ; Clk        ; 6.225 ; 6.225 ; Rise       ; Clk             ;
;  Instruction_EX[13]            ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Instruction_EX[14]            ; Clk        ; 5.347 ; 5.347 ; Rise       ; Clk             ;
;  Instruction_EX[16]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  Instruction_EX[17]            ; Clk        ; 6.224 ; 6.224 ; Rise       ; Clk             ;
;  Instruction_EX[18]            ; Clk        ; 5.090 ; 5.090 ; Rise       ; Clk             ;
;  Instruction_EX[19]            ; Clk        ; 5.347 ; 5.347 ; Rise       ; Clk             ;
;  Instruction_EX[21]            ; Clk        ; 4.868 ; 4.868 ; Rise       ; Clk             ;
;  Instruction_EX[22]            ; Clk        ; 4.972 ; 4.972 ; Rise       ; Clk             ;
;  Instruction_EX[26]            ; Clk        ; 4.289 ; 4.289 ; Rise       ; Clk             ;
;  Instruction_EX[27]            ; Clk        ; 4.182 ; 4.182 ; Rise       ; Clk             ;
;  Instruction_EX[31]            ; Clk        ; 4.202 ; 4.202 ; Rise       ; Clk             ;
; Instruction_IF[*]              ; Clk        ; 4.825 ; 4.825 ; Rise       ; Clk             ;
;  Instruction_IF[0]             ; Clk        ; 5.732 ; 5.732 ; Rise       ; Clk             ;
;  Instruction_IF[1]             ; Clk        ; 5.129 ; 5.129 ; Rise       ; Clk             ;
;  Instruction_IF[2]             ; Clk        ; 4.825 ; 4.825 ; Rise       ; Clk             ;
;  Instruction_IF[5]             ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  Instruction_IF[12]            ; Clk        ; 5.649 ; 5.649 ; Rise       ; Clk             ;
;  Instruction_IF[13]            ; Clk        ; 5.023 ; 5.023 ; Rise       ; Clk             ;
;  Instruction_IF[14]            ; Clk        ; 5.722 ; 5.722 ; Rise       ; Clk             ;
;  Instruction_IF[16]            ; Clk        ; 5.412 ; 5.412 ; Rise       ; Clk             ;
;  Instruction_IF[17]            ; Clk        ; 5.639 ; 5.639 ; Rise       ; Clk             ;
;  Instruction_IF[18]            ; Clk        ; 5.023 ; 5.023 ; Rise       ; Clk             ;
;  Instruction_IF[19]            ; Clk        ; 5.877 ; 5.877 ; Rise       ; Clk             ;
;  Instruction_IF[21]            ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  Instruction_IF[22]            ; Clk        ; 5.570 ; 5.570 ; Rise       ; Clk             ;
;  Instruction_IF[26]            ; Clk        ; 5.510 ; 5.510 ; Rise       ; Clk             ;
;  Instruction_IF[27]            ; Clk        ; 5.570 ; 5.570 ; Rise       ; Clk             ;
;  Instruction_IF[31]            ; Clk        ; 5.510 ; 5.510 ; Rise       ; Clk             ;
; MemRead_ID                     ; Clk        ; 5.722 ; 5.722 ; Rise       ; Clk             ;
; MemtoReg_ID                    ; Clk        ; 5.732 ; 5.732 ; Rise       ; Clk             ;
; Next_PC_IF[*]                  ; Clk        ; 4.681 ; 4.681 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                 ; Clk        ; 5.268 ; 5.268 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                 ; Clk        ; 5.529 ; 5.529 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                 ; Clk        ; 5.486 ; 5.486 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                 ; Clk        ; 4.880 ; 4.880 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                 ; Clk        ; 5.896 ; 5.896 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                 ; Clk        ; 5.846 ; 5.846 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                 ; Clk        ; 5.787 ; 5.787 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                 ; Clk        ; 4.683 ; 4.683 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                ; Clk        ; 5.799 ; 5.799 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                ; Clk        ; 5.619 ; 5.619 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                ; Clk        ; 5.436 ; 5.436 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                ; Clk        ; 5.479 ; 5.479 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                ; Clk        ; 5.423 ; 5.423 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                ; Clk        ; 5.798 ; 5.798 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                ; Clk        ; 5.011 ; 5.011 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                ; Clk        ; 5.091 ; 5.091 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                ; Clk        ; 4.703 ; 4.703 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                ; Clk        ; 5.181 ; 5.181 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                ; Clk        ; 5.199 ; 5.199 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                ; Clk        ; 5.353 ; 5.353 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                ; Clk        ; 5.141 ; 5.141 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                ; Clk        ; 5.252 ; 5.252 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                ; Clk        ; 5.552 ; 5.552 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                ; Clk        ; 5.477 ; 5.477 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                ; Clk        ; 5.518 ; 5.518 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                ; Clk        ; 4.681 ; 4.681 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]               ; Clk        ; 5.278 ; 5.278 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]               ; Clk        ; 5.529 ; 5.529 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]               ; Clk        ; 5.456 ; 5.456 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]               ; Clk        ; 4.860 ; 4.860 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]               ; Clk        ; 5.871 ; 5.871 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]               ; Clk        ; 5.846 ; 5.846 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]               ; Clk        ; 5.732 ; 5.732 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]               ; Clk        ; 4.713 ; 4.713 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]              ; Clk        ; 5.809 ; 5.809 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]              ; Clk        ; 5.606 ; 5.606 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]              ; Clk        ; 5.410 ; 5.410 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]              ; Clk        ; 5.449 ; 5.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]              ; Clk        ; 5.423 ; 5.423 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]              ; Clk        ; 5.808 ; 5.808 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]              ; Clk        ; 5.011 ; 5.011 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]              ; Clk        ; 5.061 ; 5.061 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]              ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]              ; Clk        ; 5.984 ; 5.984 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]              ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]              ; Clk        ; 5.191 ; 5.191 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]              ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]              ; Clk        ; 5.220 ; 5.220 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]              ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]              ; Clk        ; 5.101 ; 5.101 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]              ; Clk        ; 5.252 ; 5.252 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]              ; Clk        ; 5.594 ; 5.594 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]              ; Clk        ; 5.477 ; 5.477 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]              ; Clk        ; 5.488 ; 5.488 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]              ; Clk        ; 5.075 ; 5.075 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]              ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]              ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]             ; Clk        ; 5.455 ; 5.455 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]             ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]             ; Clk        ; 5.816 ; 5.816 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]             ; Clk        ; 5.286 ; 5.286 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]             ; Clk        ; 6.315 ; 6.315 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]             ; Clk        ; 5.684 ; 5.684 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]             ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]             ; Clk        ; 6.570 ; 6.570 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]             ; Clk        ; 6.024 ; 6.024 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]             ; Clk        ; 6.223 ; 6.223 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]            ; Clk        ; 5.542 ; 5.542 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]            ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]            ; Clk        ; 6.019 ; 6.019 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]            ; Clk        ; 5.520 ; 5.520 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]            ; Clk        ; 5.872 ; 5.872 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]            ; Clk        ; 5.973 ; 5.973 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]            ; Clk        ; 5.676 ; 5.676 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]            ; Clk        ; 5.566 ; 5.566 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]            ; Clk        ; 5.853 ; 5.853 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]            ; Clk        ; 5.648 ; 5.648 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]            ; Clk        ; 5.742 ; 5.742 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]            ; Clk        ; 6.468 ; 6.468 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]            ; Clk        ; 6.482 ; 6.482 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]            ; Clk        ; 5.066 ; 5.066 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]            ; Clk        ; 6.073 ; 6.073 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]            ; Clk        ; 5.595 ; 5.595 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]            ; Clk        ; 5.563 ; 5.563 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]            ; Clk        ; 5.796 ; 5.796 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]            ; Clk        ; 5.171 ; 5.171 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]            ; Clk        ; 5.781 ; 5.781 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]            ; Clk        ; 5.713 ; 5.713 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]            ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
; Read_Data_WB[*]                ; Clk        ; 4.109 ; 4.109 ; Rise       ; Clk             ;
;  Read_Data_WB[0]               ; Clk        ; 5.049 ; 5.049 ; Rise       ; Clk             ;
;  Read_Data_WB[1]               ; Clk        ; 4.517 ; 4.517 ; Rise       ; Clk             ;
;  Read_Data_WB[2]               ; Clk        ; 4.518 ; 4.518 ; Rise       ; Clk             ;
;  Read_Data_WB[3]               ; Clk        ; 4.801 ; 4.801 ; Rise       ; Clk             ;
;  Read_Data_WB[4]               ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Read_Data_WB[5]               ; Clk        ; 5.084 ; 5.084 ; Rise       ; Clk             ;
;  Read_Data_WB[6]               ; Clk        ; 4.402 ; 4.402 ; Rise       ; Clk             ;
;  Read_Data_WB[7]               ; Clk        ; 4.930 ; 4.930 ; Rise       ; Clk             ;
;  Read_Data_WB[8]               ; Clk        ; 4.939 ; 4.939 ; Rise       ; Clk             ;
;  Read_Data_WB[9]               ; Clk        ; 4.496 ; 4.496 ; Rise       ; Clk             ;
;  Read_Data_WB[10]              ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  Read_Data_WB[11]              ; Clk        ; 4.696 ; 4.696 ; Rise       ; Clk             ;
;  Read_Data_WB[12]              ; Clk        ; 4.595 ; 4.595 ; Rise       ; Clk             ;
;  Read_Data_WB[13]              ; Clk        ; 5.022 ; 5.022 ; Rise       ; Clk             ;
;  Read_Data_WB[14]              ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Read_Data_WB[15]              ; Clk        ; 5.133 ; 5.133 ; Rise       ; Clk             ;
;  Read_Data_WB[16]              ; Clk        ; 4.773 ; 4.773 ; Rise       ; Clk             ;
;  Read_Data_WB[17]              ; Clk        ; 4.749 ; 4.749 ; Rise       ; Clk             ;
;  Read_Data_WB[18]              ; Clk        ; 4.588 ; 4.588 ; Rise       ; Clk             ;
;  Read_Data_WB[19]              ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  Read_Data_WB[20]              ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Read_Data_WB[21]              ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
;  Read_Data_WB[22]              ; Clk        ; 4.520 ; 4.520 ; Rise       ; Clk             ;
;  Read_Data_WB[23]              ; Clk        ; 4.550 ; 4.550 ; Rise       ; Clk             ;
;  Read_Data_WB[24]              ; Clk        ; 4.942 ; 4.942 ; Rise       ; Clk             ;
;  Read_Data_WB[25]              ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  Read_Data_WB[26]              ; Clk        ; 4.699 ; 4.699 ; Rise       ; Clk             ;
;  Read_Data_WB[27]              ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
;  Read_Data_WB[28]              ; Clk        ; 4.589 ; 4.589 ; Rise       ; Clk             ;
;  Read_Data_WB[29]              ; Clk        ; 4.109 ; 4.109 ; Rise       ; Clk             ;
;  Read_Data_WB[30]              ; Clk        ; 4.445 ; 4.445 ; Rise       ; Clk             ;
;  Read_Data_WB[31]              ; Clk        ; 4.494 ; 4.494 ; Rise       ; Clk             ;
; Read_Data_forward_MEM_MEM[*]   ; Clk        ; 4.316 ; 4.316 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[0]  ; Clk        ; 5.197 ; 5.197 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[1]  ; Clk        ; 5.408 ; 5.408 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[2]  ; Clk        ; 5.719 ; 5.719 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[3]  ; Clk        ; 5.092 ; 5.092 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[4]  ; Clk        ; 5.289 ; 5.289 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[5]  ; Clk        ; 5.362 ; 5.362 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[6]  ; Clk        ; 5.450 ; 5.450 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[7]  ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[8]  ; Clk        ; 4.316 ; 4.316 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[9]  ; Clk        ; 5.238 ; 5.238 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[10] ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[11] ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[12] ; Clk        ; 4.437 ; 4.437 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[13] ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[14] ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[15] ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[16] ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[17] ; Clk        ; 4.879 ; 4.879 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[18] ; Clk        ; 5.178 ; 5.178 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[19] ; Clk        ; 4.657 ; 4.657 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[20] ; Clk        ; 4.933 ; 4.933 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[21] ; Clk        ; 5.262 ; 5.262 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[22] ; Clk        ; 4.932 ; 4.932 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[23] ; Clk        ; 4.909 ; 4.909 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[24] ; Clk        ; 4.553 ; 4.553 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[25] ; Clk        ; 5.116 ; 5.116 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[26] ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[27] ; Clk        ; 4.716 ; 4.716 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[28] ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[29] ; Clk        ; 5.167 ; 5.167 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[30] ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  Read_Data_forward_MEM_MEM[31] ; Clk        ; 4.707 ; 4.707 ; Rise       ; Clk             ;
; Write_Data_MEM[*]              ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]             ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]             ; Clk        ; 5.398 ; 5.398 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]             ; Clk        ; 5.709 ; 5.709 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]             ; Clk        ; 5.042 ; 5.042 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]             ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]             ; Clk        ; 5.362 ; 5.362 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]             ; Clk        ; 5.400 ; 5.400 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]             ; Clk        ; 5.726 ; 5.726 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]             ; Clk        ; 4.356 ; 4.356 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]             ; Clk        ; 5.184 ; 5.184 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]            ; Clk        ; 5.373 ; 5.373 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]            ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]            ; Clk        ; 4.447 ; 4.447 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]            ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]            ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]            ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]            ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]            ; Clk        ; 4.879 ; 4.879 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]            ; Clk        ; 5.148 ; 5.148 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]            ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]            ; Clk        ; 4.923 ; 4.923 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]            ; Clk        ; 5.272 ; 5.272 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]            ; Clk        ; 4.892 ; 4.892 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]            ; Clk        ; 4.909 ; 4.909 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]            ; Clk        ; 4.553 ; 4.553 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]            ; Clk        ; 5.146 ; 5.146 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]            ; Clk        ; 5.440 ; 5.440 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]            ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]            ; Clk        ; 4.994 ; 4.994 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]            ; Clk        ; 5.147 ; 5.147 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]            ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]            ; Clk        ; 4.908 ; 4.908 ; Rise       ; Clk             ;
; Write_Data_WB[*]               ; Clk        ; 4.291 ; 4.291 ; Rise       ; Clk             ;
;  Write_Data_WB[0]              ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Write_Data_WB[1]              ; Clk        ; 4.616 ; 4.616 ; Rise       ; Clk             ;
;  Write_Data_WB[2]              ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Write_Data_WB[3]              ; Clk        ; 4.934 ; 4.934 ; Rise       ; Clk             ;
;  Write_Data_WB[4]              ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  Write_Data_WB[5]              ; Clk        ; 4.720 ; 4.720 ; Rise       ; Clk             ;
;  Write_Data_WB[6]              ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Write_Data_WB[7]              ; Clk        ; 4.634 ; 4.634 ; Rise       ; Clk             ;
;  Write_Data_WB[8]              ; Clk        ; 4.647 ; 4.647 ; Rise       ; Clk             ;
;  Write_Data_WB[9]              ; Clk        ; 4.648 ; 4.648 ; Rise       ; Clk             ;
;  Write_Data_WB[10]             ; Clk        ; 5.736 ; 5.736 ; Rise       ; Clk             ;
;  Write_Data_WB[11]             ; Clk        ; 6.026 ; 6.026 ; Rise       ; Clk             ;
;  Write_Data_WB[12]             ; Clk        ; 4.935 ; 4.935 ; Rise       ; Clk             ;
;  Write_Data_WB[13]             ; Clk        ; 4.458 ; 4.458 ; Rise       ; Clk             ;
;  Write_Data_WB[14]             ; Clk        ; 4.796 ; 4.796 ; Rise       ; Clk             ;
;  Write_Data_WB[15]             ; Clk        ; 4.590 ; 4.590 ; Rise       ; Clk             ;
;  Write_Data_WB[16]             ; Clk        ; 4.729 ; 4.729 ; Rise       ; Clk             ;
;  Write_Data_WB[17]             ; Clk        ; 4.513 ; 4.513 ; Rise       ; Clk             ;
;  Write_Data_WB[18]             ; Clk        ; 4.715 ; 4.715 ; Rise       ; Clk             ;
;  Write_Data_WB[19]             ; Clk        ; 4.781 ; 4.781 ; Rise       ; Clk             ;
;  Write_Data_WB[20]             ; Clk        ; 4.568 ; 4.568 ; Rise       ; Clk             ;
;  Write_Data_WB[21]             ; Clk        ; 5.181 ; 5.181 ; Rise       ; Clk             ;
;  Write_Data_WB[22]             ; Clk        ; 5.150 ; 5.150 ; Rise       ; Clk             ;
;  Write_Data_WB[23]             ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  Write_Data_WB[24]             ; Clk        ; 4.291 ; 4.291 ; Rise       ; Clk             ;
;  Write_Data_WB[25]             ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Write_Data_WB[26]             ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
;  Write_Data_WB[27]             ; Clk        ; 5.069 ; 5.069 ; Rise       ; Clk             ;
;  Write_Data_WB[28]             ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Write_Data_WB[29]             ; Clk        ; 4.720 ; 4.720 ; Rise       ; Clk             ;
;  Write_Data_WB[30]             ; Clk        ; 4.471 ; 4.471 ; Rise       ; Clk             ;
;  Write_Data_WB[31]             ; Clk        ; 4.957 ; 4.957 ; Rise       ; Clk             ;
; Write_Register_EX[*]           ; Clk        ; 4.616 ; 4.616 ; Rise       ; Clk             ;
;  Write_Register_EX[0]          ; Clk        ; 4.616 ; 4.616 ; Rise       ; Clk             ;
;  Write_Register_EX[1]          ; Clk        ; 6.224 ; 6.224 ; Rise       ; Clk             ;
;  Write_Register_EX[2]          ; Clk        ; 5.110 ; 5.110 ; Rise       ; Clk             ;
;  Write_Register_EX[3]          ; Clk        ; 5.285 ; 5.285 ; Rise       ; Clk             ;
; Zero_EX                        ; Clk        ; 5.850 ; 5.850 ; Rise       ; Clk             ;
; Zero_ID                        ; Clk        ; 5.965 ; 5.965 ; Rise       ; Clk             ;
; pc_stall                       ; Clk        ; 5.081 ; 5.081 ; Rise       ; Clk             ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 116628   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 116628   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 528   ; 528  ;
; Unconstrained Output Port Paths ; 8796  ; 8796 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Sep 08 11:31:55 2014
Info: Command: quartus_sta Mips -c Mips
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'Mips.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 24.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    24.818         0.000 Clk 
Info (332146): Worst-case hold slack is 0.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.749         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.933         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 35.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    35.355         0.000 Clk 
Info (332146): Worst-case hold slack is 0.227
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.227         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 17.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.873         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 414 megabytes
    Info: Processing ended: Mon Sep 08 11:31:57 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


