// Generated by CIRCT firtool-1.135.0
module SplittedSRAMTemplate_10(
  input         clock,
  input         reset,
  output        io_r_req_ready,
  input         io_r_req_valid,
  input  [6:0]  io_r_req_bits_setIdx,
  output        io_r_resp_data_0_valid,
  output [8:0]  io_r_resp_data_0_tag,
  output [1:0]  io_r_resp_data_0_confidenceCnt_value,
  output [18:0] io_r_resp_data_0_targetOffset_offset_addr,
  output [3:0]  io_r_resp_data_0_targetOffset_pointer,
  output        io_r_resp_data_0_targetOffset_usePcRegion,
  output        io_r_resp_data_0_usefulCnt_value,
  output        io_r_resp_data_1_valid,
  output [8:0]  io_r_resp_data_1_tag,
  output [1:0]  io_r_resp_data_1_confidenceCnt_value,
  output [18:0] io_r_resp_data_1_targetOffset_offset_addr,
  output [3:0]  io_r_resp_data_1_targetOffset_pointer,
  output        io_r_resp_data_1_targetOffset_usePcRegion,
  output        io_r_resp_data_1_usefulCnt_value,
  output        io_w_req_ready,
  input         io_w_req_valid,
  input  [6:0]  io_w_req_bits_setIdx,
  input         io_w_req_bits_data_0_valid,
  input  [8:0]  io_w_req_bits_data_0_tag,
  input  [1:0]  io_w_req_bits_data_0_confidenceCnt_value,
  input  [18:0] io_w_req_bits_data_0_targetOffset_offset_addr,
  input  [3:0]  io_w_req_bits_data_0_targetOffset_pointer,
  input         io_w_req_bits_data_0_targetOffset_usePcRegion,
  input         io_w_req_bits_data_0_usefulCnt_value,
  input         io_w_req_bits_data_0_paddingBit,
  input         io_w_req_bits_data_1_valid,
  input  [8:0]  io_w_req_bits_data_1_tag,
  input  [1:0]  io_w_req_bits_data_1_confidenceCnt_value,
  input  [18:0] io_w_req_bits_data_1_targetOffset_offset_addr,
  input  [3:0]  io_w_req_bits_data_1_targetOffset_pointer,
  input         io_w_req_bits_data_1_targetOffset_usePcRegion,
  input         io_w_req_bits_data_1_usefulCnt_value,
  input         io_w_req_bits_data_1_paddingBit,
  input  [1:0]  io_w_req_bits_waymask,
  input  [37:0] io_w_req_bits_bitmask,
  input  [7:0]  boreChildrenBd_bore_addr,
  input  [7:0]  boreChildrenBd_bore_addr_rd,
  input  [75:0] boreChildrenBd_bore_wdata,
  input  [75:0] boreChildrenBd_bore_wmask,
  input         boreChildrenBd_bore_re,
  input         boreChildrenBd_bore_we,
  output [75:0] boreChildrenBd_bore_rdata,
  input         boreChildrenBd_bore_ack,
  input         boreChildrenBd_bore_selectedOH,
  input  [7:0]  boreChildrenBd_bore_array,
  input         sigFromSrams_bore_ram_hold,
  input         sigFromSrams_bore_ram_bypass,
  input         sigFromSrams_bore_ram_bp_clken,
  input         sigFromSrams_bore_ram_aux_clk,
  input         sigFromSrams_bore_ram_aux_ckbp,
  input         sigFromSrams_bore_ram_mcp_hold,
  input         sigFromSrams_bore_cgen
);

  wire [37:0] _array_0_0_0_io_r_resp_data_0;
  wire [37:0] _array_0_0_0_io_r_resp_data_1;
  SRAMTemplate_160 array_0_0_0 (
    .clock                           (clock),
    .reset                           (reset),
    .io_r_req_ready                  (io_r_req_ready),
    .io_r_req_valid                  (io_r_req_valid),
    .io_r_req_bits_setIdx            (io_r_req_bits_setIdx),
    .io_r_resp_data_0                (_array_0_0_0_io_r_resp_data_0),
    .io_r_resp_data_1                (_array_0_0_0_io_r_resp_data_1),
    .io_w_req_ready                  (io_w_req_ready),
    .io_w_req_valid                  (io_w_req_valid),
    .io_w_req_bits_setIdx            (io_w_req_bits_setIdx),
    .io_w_req_bits_data_0
      ({io_w_req_bits_data_0_valid,
        io_w_req_bits_data_0_tag,
        io_w_req_bits_data_0_confidenceCnt_value,
        io_w_req_bits_data_0_targetOffset_offset_addr,
        io_w_req_bits_data_0_targetOffset_pointer,
        io_w_req_bits_data_0_targetOffset_usePcRegion,
        io_w_req_bits_data_0_usefulCnt_value,
        io_w_req_bits_data_0_paddingBit}),
    .io_w_req_bits_data_1
      ({io_w_req_bits_data_1_valid,
        io_w_req_bits_data_1_tag,
        io_w_req_bits_data_1_confidenceCnt_value,
        io_w_req_bits_data_1_targetOffset_offset_addr,
        io_w_req_bits_data_1_targetOffset_pointer,
        io_w_req_bits_data_1_targetOffset_usePcRegion,
        io_w_req_bits_data_1_usefulCnt_value,
        io_w_req_bits_data_1_paddingBit}),
    .io_w_req_bits_flattened_bitmask
      ({io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[37],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[36],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[35],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[34],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[33],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[32],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[31],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[30],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[29],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[28],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[27],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[26],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[25],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[24],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[23],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[22],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[21],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[20],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[19],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[18],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[17],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[16],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[15],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[14],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[13],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[12],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[11],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[10],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[9],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[8],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[7],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[6],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[5],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[4],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[3],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[2],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[1],
        io_w_req_bits_waymask[1] & io_w_req_bits_bitmask[0],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[37],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[36],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[35],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[34],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[33],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[32],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[31],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[30],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[29],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[28],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[27],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[26],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[25],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[24],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[23],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[22],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[21],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[20],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[19],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[18],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[17],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[16],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[15],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[14],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[13],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[12],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[11],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[10],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[9],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[8],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[7],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[6],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[5],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[4],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[3],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[2],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[1],
        io_w_req_bits_waymask[0] & io_w_req_bits_bitmask[0]}),
    .io_broadcast_ram_hold           (sigFromSrams_bore_ram_hold),
    .io_broadcast_ram_bypass         (sigFromSrams_bore_ram_bypass),
    .io_broadcast_ram_bp_clken       (sigFromSrams_bore_ram_bp_clken),
    .io_broadcast_ram_aux_clk        (sigFromSrams_bore_ram_aux_clk),
    .io_broadcast_ram_aux_ckbp       (sigFromSrams_bore_ram_aux_ckbp),
    .io_broadcast_ram_mcp_hold       (sigFromSrams_bore_ram_mcp_hold),
    .io_broadcast_ram_ctl            (64'h0),
    .io_broadcast_cgen               (sigFromSrams_bore_cgen),
    .boreChildrenBd_bore_addr        (boreChildrenBd_bore_addr),
    .boreChildrenBd_bore_addr_rd     (boreChildrenBd_bore_addr_rd),
    .boreChildrenBd_bore_wdata       (boreChildrenBd_bore_wdata),
    .boreChildrenBd_bore_wmask       (boreChildrenBd_bore_wmask),
    .boreChildrenBd_bore_re          (boreChildrenBd_bore_re),
    .boreChildrenBd_bore_we          (boreChildrenBd_bore_we),
    .boreChildrenBd_bore_rdata       (boreChildrenBd_bore_rdata),
    .boreChildrenBd_bore_ack         (boreChildrenBd_bore_ack),
    .boreChildrenBd_bore_selectedOH  (boreChildrenBd_bore_selectedOH),
    .boreChildrenBd_bore_array       (boreChildrenBd_bore_array)
  );
  assign io_r_resp_data_0_valid = _array_0_0_0_io_r_resp_data_0[37];
  assign io_r_resp_data_0_tag = _array_0_0_0_io_r_resp_data_0[36:28];
  assign io_r_resp_data_0_confidenceCnt_value = _array_0_0_0_io_r_resp_data_0[27:26];
  assign io_r_resp_data_0_targetOffset_offset_addr = _array_0_0_0_io_r_resp_data_0[25:7];
  assign io_r_resp_data_0_targetOffset_pointer = _array_0_0_0_io_r_resp_data_0[6:3];
  assign io_r_resp_data_0_targetOffset_usePcRegion = _array_0_0_0_io_r_resp_data_0[2];
  assign io_r_resp_data_0_usefulCnt_value = _array_0_0_0_io_r_resp_data_0[1];
  assign io_r_resp_data_1_valid = _array_0_0_0_io_r_resp_data_1[37];
  assign io_r_resp_data_1_tag = _array_0_0_0_io_r_resp_data_1[36:28];
  assign io_r_resp_data_1_confidenceCnt_value = _array_0_0_0_io_r_resp_data_1[27:26];
  assign io_r_resp_data_1_targetOffset_offset_addr = _array_0_0_0_io_r_resp_data_1[25:7];
  assign io_r_resp_data_1_targetOffset_pointer = _array_0_0_0_io_r_resp_data_1[6:3];
  assign io_r_resp_data_1_targetOffset_usePcRegion = _array_0_0_0_io_r_resp_data_1[2];
  assign io_r_resp_data_1_usefulCnt_value = _array_0_0_0_io_r_resp_data_1[1];
endmodule

