# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 3
attribute \src "dut.sv:1.1-60.10"
attribute \cells_not_processed 1
module \gen_test9
  attribute \src "dut.sv:10.13-10.14"
  wire width 2 \w
  attribute \src "dut.sv:13.15-13.16"
  wire width 2 \A.x
  attribute \src "dut.sv:15.16-15.17"
  wire width 2 \A.B.y
  attribute \src "dut.sv:28.16-28.17"
  wire width 2 \A.C.z
  attribute \src "dut.sv:40.15-40.26"
  wire width 2 $xor$dut.sv:40$1_Y
  attribute \src "dut.sv:40.15-40.32"
  wire width 2 $xor$dut.sv:40$2_Y
  attribute \src "dut.sv:40.15-40.26"
  cell $xor $xor$dut.sv:40$1
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A \A.B.y
    connect \B 2'11
    connect \Y $xor$dut.sv:40$1_Y
  end
  attribute \src "dut.sv:40.15-40.32"
  cell $xor $xor$dut.sv:40$2
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 2
    connect \A $xor$dut.sv:40$1_Y
    connect \B \A.C.z
    connect \Y $xor$dut.sv:40$2_Y
  end
  connect \w 2'11
  connect \A.B.y 2'00
  connect \A.C.z 2'01
  connect \A.x $xor$dut.sv:40$2_Y
end
