../../verilog/rtl/user_proj_example.v