# 项目结构说明
本项目基于 Verilog 语言，目标是实现后量子密码算法中多种采样方法的硬件电路模块。所有设计必须可综合，确保时序稳定，能够通过功能测试。完成多种采样方法的硬件电路构建后，开始继续进行后量子密码算法中的其余多种模块构建，如NTT，INTT，多项式逐点乘法PWM，多项式加法，多项式减法等。

## 项目目录结构
- **src/0.SHAKE**: 实现用于 TRNG（伪随机数生成器）的 SHAKE 核，基于 Keccak 算法，生成 128 位随机数流。
- **src/1.CBD**: 实现用于 Kyber 的中心二项分布（CBD）采样模块，生成符合高斯噪声的多项式系数。
- **src/2.GAUSS**: 实现离散高斯采样分布器。
- **src/3.REJECT**: 实现拒绝采样器。
- **src/4.UNIFORM**: 实现均匀采样器。
- **attachments**: 存放参考工程中实现的哈希函数的运行 gif 图。
- **sim_hash_stub**: 存放参考工程的两个 flag 文件。
- **simulation**: 存放基于 ModelSim 的仿真文件。
- **test**: 存放参考工程中的测试文件（如 txt、hex 格式文件等）。

## 编码规范与风格指南
- **模块命名**：所有 Verilog 模块采用小写字母，使用下划线分隔单词（例如 `shake_core`、`cbd_sampler`）。
- **变量命名**：所有变量采用小写字母，且使用驼峰命名法（例如 `random_in`、`coeffs_out`）。
- **注释**：每个模块和复杂功能块必须有清晰的注释，描述模块功能、输入输出端口和核心逻辑。
- **测试用例**：每个模块必须包含专业的 testbench 文件，并且与黄金模型进行对比，确保功能正确。
- **模块化设计**：所有采样方法模块应设计为独立的模块，方便替换和集成。
- **具有良好习惯的使用手册：**每个模块编程完成后，都会留下详细的使用说明手册，技术手册.md文件。

## 测试运行方法
1. **功能测试**：
    - 在每个模块中，必须实现独立的 testbench 文件，确保各个采样方法和生成模块功能正确。
    - 使用 **Python 黄金模型** 对硬件生成的输出进行验证，确保与软件模型一致。
    - 所有测试必须通过，确保生成的噪声符合所需分布。

2. **时序与资源消耗测试**：
    - 使用 **Vivado** 或其他 FPGA 工具进行资源消耗分析。
    - 进行时序验证，确保在目标频率（如 150 MHz）下稳定运行。

3. **仿真工具**：使用 **ModelSim** 进行功能仿真，验证硬件设计的正确性。

4. **运行测试命令**：
    ```bash
    npm test
    ```
    这将执行所有功能测试，确保每个采样模块通过功能验证。

## PR 创建规则
- 每次提交必须关联一个任务或问题，并且详细描述实现内容、修改的功能及相关文档。
- 每个功能模块必须单独创建 PR，且必须包含对应的 testbench、验证脚本和资源消耗分析。
- **PR 内容**：
    - 必须通过所有 lint 检查和功能测试。
    - 提交内容需包含相关文档（例如 **AGENTS.md** 更新、功能说明等）。

## 开发流程说明
1. **模块开发**：
    - 开发过程中，每个模块（如 **SHAKE 核**、**CBD 核**）都应单独开发并测试。
    - 所有模块设计必须是 **可重构的**，以便后续集成多个采样方法。

2. **测试与集成**：
    - 每个采样模块开发完成后，进行单元测试，并与 Python 模型进行比对。
    - 各个模块通过功能测试后，进行集成测试，确保各模块能够无缝连接。

3. **验证与优化**：
    - 每个模块的功能和性能必须通过验证。通过仿真和硬件实现进行时序、性能、资源消耗测试。
    - 通过 **Vivado** 或类似工具进行 **时序优化**，确保在目标频率下工作稳定。

- 