Trablho 2 de concepção de circuitos VLSI

Layout e verficação de um Buffer de 3 estágios.
