TimeQuest Timing Analyzer report for Top
Sun May 12 00:40:23 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clk'
 13. Slow 1200mV 100C Model Hold: 'clk'
 14. Slow 1200mV 100C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 100C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clk'
 27. Slow 1200mV -40C Model Hold: 'clk'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clk'
 40. Fast 1200mV -40C Model Hold: 'clk'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv n40c Model)
 55. Signal Integrity Metrics (Slow 1200mv 100c Model)
 56. Signal Integrity Metrics (Fast 1200mv n40c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29I7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 370.64 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.698 ; -36.718             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.409 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -40.265                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.617      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.688 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.607      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.580 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.498      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.556 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.475      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.295 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.215      ;
; -1.295 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.215      ;
; -1.295 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.215      ;
; -1.292 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|next_bit   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.212      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.269 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|next_bit   ; clk          ; clk         ; 1.000        ; -0.078     ; 2.189      ;
; -1.235 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.154      ;
; -1.231 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[7]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.150      ;
; -1.231 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[6]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.150      ;
; -1.231 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.150      ;
; -1.231 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.150      ;
; -1.231 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.150      ;
; -1.231 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.150      ;
; -1.228 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.409 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.413 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.678      ;
; 0.413 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.678      ;
; 0.448 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.713      ;
; 0.559 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.824      ;
; 0.560 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.825      ;
; 0.561 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.826      ;
; 0.642 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.907      ;
; 0.642 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.907      ;
; 0.646 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.911      ;
; 0.648 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.913      ;
; 0.650 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.915      ;
; 0.651 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.916      ;
; 0.651 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.916      ;
; 0.674 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.939      ;
; 0.676 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.941      ;
; 0.688 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.953      ;
; 0.702 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.967      ;
; 0.702 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.967      ;
; 0.728 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.993      ;
; 0.763 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.027      ;
; 0.770 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.035      ;
; 0.817 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.082      ;
; 0.829 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.094      ;
; 0.830 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.095      ;
; 0.844 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.110      ;
; 0.853 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.077      ; 1.116      ;
; 0.865 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.077      ; 1.128      ;
; 0.916 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.182      ;
; 0.920 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.186      ;
; 0.926 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.192      ;
; 0.930 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.195      ;
; 0.935 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.199      ;
; 0.938 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.204      ;
; 0.940 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.206      ;
; 0.943 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.209      ;
; 0.943 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.209      ;
; 0.944 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.210      ;
; 0.944 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.210      ;
; 0.953 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.219      ;
; 0.965 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.230      ;
; 0.967 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.232      ;
; 0.967 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.969 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.234      ;
; 0.970 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.235      ;
; 0.981 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.246      ;
; 0.982 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.247      ;
; 0.985 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.250      ;
; 0.986 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.251      ;
; 1.063 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.330      ;
; 1.066 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.332      ;
; 1.067 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.333      ;
; 1.068 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.334      ;
; 1.069 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.335      ;
; 1.070 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.335      ;
; 1.071 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.336      ;
; 1.072 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.337      ;
; 1.073 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.338      ;
; 1.082 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.348      ;
; 1.084 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.350      ;
; 1.085 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.351      ;
; 1.087 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.352      ;
; 1.089 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.355      ;
; 1.089 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.354      ;
; 1.090 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.356      ;
; 1.091 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.356      ;
; 1.092 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.357      ;
; 1.093 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.358      ;
; 1.094 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.359      ;
; 1.095 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.360      ;
; 1.098 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.363      ;
; 1.109 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.374      ;
; 1.110 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.375      ;
; 1.113 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.378      ;
; 1.114 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.379      ;
; 1.146 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.410      ;
; 1.148 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.413      ;
; 1.148 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.413      ;
; 1.149 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.414      ;
; 1.150 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.415      ;
; 1.153 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.418      ;
; 1.155 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.420      ;
; 1.160 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.425      ;
; 1.160 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.425      ;
; 1.160 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.425      ;
; 1.164 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.429      ;
; 1.164 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.429      ;
; 1.178 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.181 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.448      ;
; 1.188 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.080      ; 1.454      ;
; 1.195 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.462      ;
; 1.200 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.467      ;
; 1.217 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.482      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[1]|clk                    ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[2]|clk                    ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[3]|clk                    ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[4]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.234 ; 4.871 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.038 ; 2.397 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 1.998 ; 2.332 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.548 ; 1.937 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 2.334 ; 2.664 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 2.106 ; 2.458 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.983 ; 2.320 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.448 ; 2.792 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.234 ; 4.871 ; Rise       ; clk             ;
; transmit  ; clk        ; 2.958 ; 3.361 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.689 ; -1.013 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -1.087 ; -1.431 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.112 ; -1.453 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.689 ; -1.013 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -1.102 ; -1.445 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -1.009 ; -1.337 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.267 ; -1.599 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.253 ; -1.594 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -3.620 ; -4.203 ; Rise       ; clk             ;
; transmit  ; clk        ; -1.658 ; -2.039 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 7.513  ; 7.570  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 12.355 ; 11.971 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 7.160  ; 7.250  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 11.970 ; 11.598 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 421.41 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.373 ; -28.505             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.337 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -40.265                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.262 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.192      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.243 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.174      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.152 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.083      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.130 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.061      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.072 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.003      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -1.010 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.941      ;
; -0.995 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[0]  ; clk          ; clk         ; 1.000        ; -0.068     ; 1.927      ;
; -0.995 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[8]  ; clk          ; clk         ; 1.000        ; -0.068     ; 1.927      ;
; -0.995 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[1]  ; clk          ; clk         ; 1.000        ; -0.068     ; 1.927      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.968 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.899      ;
; -0.954 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|next_bit   ; clk          ; clk         ; 1.000        ; -0.068     ; 1.886      ;
; -0.944 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|next_bit   ; clk          ; clk         ; 1.000        ; -0.068     ; 1.876      ;
; -0.937 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 1.868      ;
; -0.937 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 1.868      ;
; -0.937 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 1.868      ;
; -0.937 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 1.868      ;
; -0.937 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 1.868      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.351 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.588      ;
; 0.351 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.588      ;
; 0.391 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.628      ;
; 0.499 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.736      ;
; 0.500 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.737      ;
; 0.501 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.738      ;
; 0.569 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.806      ;
; 0.569 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.806      ;
; 0.572 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.809      ;
; 0.574 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.811      ;
; 0.579 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.816      ;
; 0.579 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.816      ;
; 0.579 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.816      ;
; 0.596 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.833      ;
; 0.599 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.836      ;
; 0.608 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.845      ;
; 0.620 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.857      ;
; 0.625 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.862      ;
; 0.660 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.897      ;
; 0.685 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.922      ;
; 0.694 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.930      ;
; 0.732 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.970      ;
; 0.732 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.967      ;
; 0.736 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.973      ;
; 0.739 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.976      ;
; 0.742 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.979      ;
; 0.750 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.985      ;
; 0.798 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.036      ;
; 0.812 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.050      ;
; 0.813 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.051      ;
; 0.815 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.068      ; 1.051      ;
; 0.825 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.064      ;
; 0.827 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.064      ;
; 0.829 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.067      ;
; 0.831 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.069      ;
; 0.833 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.071      ;
; 0.835 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.073      ;
; 0.836 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.074      ;
; 0.836 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.074      ;
; 0.837 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.075      ;
; 0.849 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.086      ;
; 0.851 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.088      ;
; 0.854 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.091      ;
; 0.855 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.092      ;
; 0.857 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.094      ;
; 0.857 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.094      ;
; 0.868 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.105      ;
; 0.869 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.106      ;
; 0.930 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.168      ;
; 0.930 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.168      ;
; 0.931 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.169      ;
; 0.933 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.171      ;
; 0.939 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.176      ;
; 0.941 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.178      ;
; 0.946 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.185      ;
; 0.947 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.184      ;
; 0.949 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.186      ;
; 0.950 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.187      ;
; 0.950 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.187      ;
; 0.950 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.188      ;
; 0.950 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.188      ;
; 0.952 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.189      ;
; 0.952 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.190      ;
; 0.953 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.191      ;
; 0.953 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.190      ;
; 0.955 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.192      ;
; 0.956 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.957 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.195      ;
; 0.958 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.195      ;
; 0.959 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.196      ;
; 0.961 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.198      ;
; 0.969 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.206      ;
; 0.972 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.209      ;
; 0.972 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.209      ;
; 0.973 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.210      ;
; 0.995 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.232      ;
; 1.004 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.068      ; 1.240      ;
; 1.004 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.241      ;
; 1.009 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.246      ;
; 1.010 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.247      ;
; 1.011 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.248      ;
; 1.011 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.248      ;
; 1.015 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.252      ;
; 1.016 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.253      ;
; 1.017 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.071      ; 1.256      ;
; 1.019 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.069      ; 1.256      ;
; 1.035 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.272      ;
; 1.038 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.277      ;
; 1.038 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.275      ;
; 1.043 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.282      ;
; 1.043 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.280      ;
; 1.045 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.282      ;
; 1.051 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.068      ; 1.287      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[1]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[2]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[3]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[4]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[5]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[6]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[7]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[8]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 3.693 ; 3.958 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 1.643 ; 1.857 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 1.641 ; 1.799 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.223 ; 1.452 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.919 ; 2.076 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.711 ; 1.906 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.634 ; 1.792 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.022 ; 2.191 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 3.693 ; 3.958 ; Rise       ; clk             ;
; transmit  ; clk        ; 2.547 ; 2.657 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.487 ; -0.667 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.853 ; -1.014 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.874 ; -1.030 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.487 ; -0.667 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.865 ; -1.027 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.783 ; -0.945 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.024 ; -1.155 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.999 ; -1.156 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -3.141 ; -3.421 ; Rise       ; clk             ;
; transmit  ; clk        ; -1.379 ; -1.512 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 6.402  ; 6.443  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 10.327 ; 10.392 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+------------+-------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+--------+------------+-----------------+
; busy             ; clk        ; 6.070 ; 6.130  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 9.968 ; 10.030 ; Rise       ; clk             ;
+------------------+------------+-------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.254 ; -2.817              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.175 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -33.524                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.254 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.204      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.247 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.197      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.207 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.156      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.172 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.122      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.158 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.108      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.121 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.071      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.113 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.063      ;
; -0.072 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.022      ;
; -0.072 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.022      ;
; -0.072 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.022      ;
; -0.063 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|next_bit   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.013      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.062 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.055 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|next_bit   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.005      ;
; -0.042 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.991      ;
; -0.042 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[6]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.991      ;
; -0.042 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[5]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.991      ;
; -0.042 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[4]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.991      ;
; -0.042 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.991      ;
; -0.042 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 0.991      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.037 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.987      ;
; -0.029 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.013 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.963      ;
; -0.013 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.963      ;
; -0.013 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.963      ;
; -0.013 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.963      ;
; -0.013 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.963      ;
; -0.013 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.963      ;
; -0.013 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 0.963      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.176 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.038      ; 0.296      ;
; 0.179 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.300      ;
; 0.180 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.300      ;
; 0.192 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.312      ;
; 0.236 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.357      ;
; 0.236 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.356      ;
; 0.237 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.358      ;
; 0.273 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.394      ;
; 0.273 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.394      ;
; 0.277 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.397      ;
; 0.278 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.398      ;
; 0.278 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.398      ;
; 0.278 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.398      ;
; 0.279 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.399      ;
; 0.289 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.409      ;
; 0.289 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.410      ;
; 0.299 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.420      ;
; 0.301 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.422      ;
; 0.302 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.422      ;
; 0.303 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.424      ;
; 0.314 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.434      ;
; 0.327 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.448      ;
; 0.346 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.466      ;
; 0.349 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.470      ;
; 0.350 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.470      ;
; 0.351 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.471      ;
; 0.364 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.483      ;
; 0.364 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.483      ;
; 0.384 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.505      ;
; 0.387 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.508      ;
; 0.391 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.512      ;
; 0.393 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.513      ;
; 0.397 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.517      ;
; 0.398 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.519      ;
; 0.400 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.521      ;
; 0.403 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.524      ;
; 0.403 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.524      ;
; 0.403 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.524      ;
; 0.404 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.525      ;
; 0.404 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.525      ;
; 0.404 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.525      ;
; 0.421 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.541      ;
; 0.422 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.542      ;
; 0.422 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.542      ;
; 0.422 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.542      ;
; 0.431 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.551      ;
; 0.432 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.552      ;
; 0.433 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.553      ;
; 0.434 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.554      ;
; 0.454 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.575      ;
; 0.456 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.577      ;
; 0.457 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.578      ;
; 0.457 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.578      ;
; 0.459 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.580      ;
; 0.460 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.581      ;
; 0.461 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.582      ;
; 0.461 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.582      ;
; 0.463 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.584      ;
; 0.467 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.588      ;
; 0.470 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.591      ;
; 0.479 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.600      ;
; 0.479 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.599      ;
; 0.480 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.600      ;
; 0.480 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.600      ;
; 0.480 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.601      ;
; 0.481 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.601      ;
; 0.482 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.603      ;
; 0.482 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.602      ;
; 0.482 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.602      ;
; 0.483 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.604      ;
; 0.485 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.606      ;
; 0.486 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.607      ;
; 0.487 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.608      ;
; 0.491 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.611      ;
; 0.492 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.612      ;
; 0.493 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.613      ;
; 0.494 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.614      ;
; 0.498 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.619      ;
; 0.499 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.620      ;
; 0.500 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.621      ;
; 0.501 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.039      ; 0.622      ;
; 0.501 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.622      ;
; 0.503 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.623      ;
; 0.503 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.623      ;
; 0.504 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.625      ;
; 0.505 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.626      ;
; 0.505 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.625      ;
; 0.505 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.625      ;
; 0.506 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.039      ; 0.627      ;
; 0.508 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.628      ;
; 0.519 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.640      ;
; 0.528 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.649      ;
; 0.535 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.656      ;
; 0.536 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.657      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|bit_counter|clk              ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[1]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[2]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[3]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[4]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[5]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[6]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[7]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[8]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|next_bit|clk                      ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[0]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[1]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[2]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txshot|state.Shot_State|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txshot|state.Waiting_Shot|clk             ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[0]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[1]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[2]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[3]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[4]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[5]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[6]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[7]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[8]|clk                   ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                               ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 2.022 ; 2.795 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 0.902 ; 1.440 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 0.870 ; 1.417 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 0.673 ; 1.203 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.027 ; 1.565 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 0.927 ; 1.462 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 0.868 ; 1.414 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 1.090 ; 1.650 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 2.022 ; 2.795 ; Rise       ; clk             ;
; transmit  ; clk        ; 1.266 ; 1.908 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.262 ; -0.776 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.453 ; -1.001 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.455 ; -1.006 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.262 ; -0.776 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.453 ; -1.005 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.417 ; -0.952 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.525 ; -1.085 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.532 ; -1.095 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.710 ; -2.449 ; Rise       ; clk             ;
; transmit  ; clk        ; -0.696 ; -1.299 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.713 ; 3.719 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.483 ; 6.079 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.557 ; 3.574 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.282 ; 5.892 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.698  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.698  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -36.718 ; 0.0   ; 0.0      ; 0.0     ; -40.265             ;
;  clk             ; -36.718 ; 0.000 ; N/A      ; N/A     ; -40.265             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.234 ; 4.871 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.038 ; 2.397 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 1.998 ; 2.332 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.548 ; 1.937 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 2.334 ; 2.664 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 2.106 ; 2.458 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.983 ; 2.320 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.448 ; 2.792 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.234 ; 4.871 ; Rise       ; clk             ;
; transmit  ; clk        ; 2.958 ; 3.361 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.262 ; -0.667 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.453 ; -1.001 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.455 ; -1.006 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.262 ; -0.667 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.453 ; -1.005 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.417 ; -0.945 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.525 ; -1.085 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.532 ; -1.095 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.710 ; -2.449 ; Rise       ; clk             ;
; transmit  ; clk        ; -0.696 ; -1.299 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 7.513  ; 7.570  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 12.355 ; 11.971 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.557 ; 3.574 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.282 ; 5.892 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; serial_output_rx ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; transmit                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Sun May 12 00:40:19 2019
Info: Command: quartus_sta Practica3MxV -c Top
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.698
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.698             -36.718 clk 
Info (332146): Worst-case hold slack is 0.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.409               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.373             -28.505 clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.254
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.254              -2.817 clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.524 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4904 megabytes
    Info: Processing ended: Sun May 12 00:40:23 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


