#Substrate Graph
# noVertices
30
# noArcs
94
# Vertices: id availableCpu routingCapacity isCenter
0 780 780 1
1 860 860 1
2 223 223 1
3 841 841 1
4 655 655 1
5 554 554 1
6 298 298 1
7 279 279 1
8 927 927 1
9 342 342 1
10 336 336 0
11 517 517 1
12 37 37 0
13 223 223 1
14 150 150 0
15 100 100 0
16 37 37 0
17 37 37 0
18 274 274 0
19 37 37 0
20 279 279 1
21 468 468 1
22 25 25 0
23 487 487 1
24 37 37 0
25 37 37 0
26 37 37 0
27 37 37 0
28 125 125 0
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 5 156
1 0 5 156
0 3 5 156
3 0 5 156
0 4 5 156
4 0 5 156
0 11 5 156
11 0 5 156
0 8 2 156
8 0 2 156
1 2 29 93
2 1 29 93
1 10 7 112
10 1 7 112
1 11 4 156
11 1 4 156
1 23 1 125
23 1 1 125
1 21 7 125
21 1 7 125
1 7 7 93
7 1 7 93
2 26 1 37
26 2 1 37
2 8 1 93
8 2 1 93
3 5 7 156
5 3 7 156
3 7 5 93
7 3 5 93
3 13 4 93
13 3 4 93
3 21 6 125
21 3 6 125
3 23 6 125
23 3 6 125
3 20 1 93
20 3 1 93
4 23 6 125
23 4 6 125
4 8 6 156
8 4 6 156
4 21 2 125
21 4 2 125
4 13 2 93
13 4 2 93
5 6 5 93
6 5 5 93
5 9 1 156
9 5 1 156
5 17 1 37
17 5 1 37
5 18 5 112
18 5 5 112
6 21 4 93
21 6 4 93
6 10 9 112
10 6 9 112
7 8 4 93
8 7 4 93
8 15 3 75
15 8 3 75
8 19 36 37
19 8 36 37
8 20 1 93
20 8 1 93
8 24 1 37
24 8 1 37
8 14 4 75
14 8 4 75
8 10 4 112
10 8 4 112
9 16 1 37
16 9 1 37
9 27 2 37
27 9 2 37
9 29 1 37
29 9 1 37
9 28 2 75
28 9 2 75
11 12 2 37
12 11 2 37
11 14 2 75
14 11 2 75
11 20 3 93
20 11 3 93
13 25 1 37
25 13 1 37
15 22 2 25
22 15 2 25
18 28 5 50
28 18 5 50
18 23 3 112
23 18 3 112
