# 📝 2025-07-08 學習筆記

## 📘 今日主題
- PicoRV32 記憶體介面與基本模組架構理解
- 開始觀察 `mem_do_rinst`, `mem_do_rdata`, `mem_valid` 等訊號

## 🧠 初步觀察
- PicoRV32 中所有 memory 操作會透過 `mem_*` signal 統一處理
- FSM 會根據 `mem_state` 切換不同執行階段，搭配 `mem_valid` / `mem_ready` 控制 handshake
- `mem_do_rinst` 負責指令抓取，`mem_do_rdata` 負責資料讀取，`mem_do_wdata` 則為寫入

## ❓ 問題與待確認
- `trap` 發生的條件有哪幾種？是否包含 illegal instruction？
- `mem_state == 2/3` 時是否一定 `mem_valid == 1`？
- 是否要額外設定 `mem_ready` 才會觸發下一次傳輸？

## 📌 明日目標（7/9）
- 繼續閱讀 FSM 狀態轉移與 trap 條件流程
- 嘗試手繪 PicoRV32 整體模組架構 + bus trace flow


| 時間區間       | 任務內容                                                                 | 完成 |
|----------------|--------------------------------------------------------------------------|------|
| 20:00 - 20:30  | 🔹 開啟 `picorv32.v`，從頂層讀懂模組結構與 reset / trap 起始邏輯          | [ ]  |
| 20:30 - 21:30  | 🔹 深入閱讀 `mem_valid`, `mem_ready`, `mem_do_rinst`, `mem_state` 等訊號 | [ ]  |
| 21:30 - 22:30  | 🔹 使用 Verilator 模擬並搭配 GTKWave 追蹤指令抓取流程的波形 trace         | [ ]  |
| 22:30 - 23:00  | ✍️ 撰寫 `notes/2025-07-08.md`，記錄今日觀察與待解的問題點                 | [ ]  |