Fitter report for snake_vga_test
Sat Nov 08 22:56:11 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 08 22:56:11 2014         ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; snake_vga_test                                ;
; Top-level Entity Name              ; snake_vga_test                                ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C8Q208C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 2,610 / 8,256 ( 32 % )                        ;
;     Total combinational functions  ; 2,610 / 8,256 ( 32 % )                        ;
;     Dedicated logic registers      ; 470 / 8,256 ( 6 % )                           ;
; Total registers                    ; 470                                           ;
; Total pins                         ; 13 / 138 ( 9 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 163,840 / 165,888 ( 99 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3867 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3867 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3862    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/LostWolf/Desktop/241project/New folder/snake_vga_test/snake_vga_test.pin.


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                     ;
+---------------------------------------------+-----------------------------------------------------+
; Resource                                    ; Usage                                               ;
+---------------------------------------------+-----------------------------------------------------+
; Total logic elements                        ; 2,610 / 8,256 ( 32 % )                              ;
;     -- Combinational with no register       ; 2140                                                ;
;     -- Register only                        ; 0                                                   ;
;     -- Combinational with a register        ; 470                                                 ;
;                                             ;                                                     ;
; Logic element usage by number of LUT inputs ;                                                     ;
;     -- 4 input functions                    ; 1023                                                ;
;     -- 3 input functions                    ; 911                                                 ;
;     -- <=2 input functions                  ; 676                                                 ;
;     -- Register only                        ; 0                                                   ;
;                                             ;                                                     ;
; Logic elements by mode                      ;                                                     ;
;     -- normal mode                          ; 1553                                                ;
;     -- arithmetic mode                      ; 1057                                                ;
;                                             ;                                                     ;
; Total registers*                            ; 470 / 8,646 ( 5 % )                                 ;
;     -- Dedicated logic registers            ; 470 / 8,256 ( 6 % )                                 ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )                                     ;
;                                             ;                                                     ;
; Total LABs:  partially or completely used   ; 194 / 516 ( 38 % )                                  ;
; User inserted logic elements                ; 0                                                   ;
; Virtual pins                                ; 0                                                   ;
; I/O pins                                    ; 13 / 138 ( 9 % )                                    ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )                                      ;
; Global signals                              ; 2                                                   ;
; M4Ks                                        ; 36 / 36 ( 100 % )                                   ;
; Total block memory bits                     ; 163,840 / 165,888 ( 99 % )                          ;
; Total block memory implementation bits      ; 165,888 / 165,888 ( 100 % )                         ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )                                      ;
; PLLs                                        ; 1 / 2 ( 50 % )                                      ;
; Global clocks                               ; 2 / 8 ( 25 % )                                      ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                       ;
; Average interconnect usage (total/H/V)      ; 13% / 13% / 13%                                     ;
; Peak interconnect usage (total/H/V)         ; 24% / 24% / 24%                                     ;
; Maximum fan-out node                        ; pll_module:U0|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 507                                                 ;
; Highest non-global fan-out signal           ; snake_game_process:U4|game_current_process.game     ;
; Highest non-global fan-out                  ; 289                                                 ;
; Total fan-out                               ; 9928                                                ;
; Average fan-out                             ; 3.17                                                ;
+---------------------------------------------+-----------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2610 / 8256 ( 31 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 2140                 ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 470                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1023                 ; 0                              ;
;     -- 3 input functions                    ; 911                  ; 0                              ;
;     -- <=2 input functions                  ; 676                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1553                 ; 0                              ;
;     -- arithmetic mode                      ; 1057                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 470                  ; 0                              ;
;     -- Dedicated logic registers            ; 470 / 8256 ( 5 % )   ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 194 / 516 ( 37 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 13                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 163840               ; 0                              ;
; Total RAM block bits                        ; 165888               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 36 / 36 ( 100 % )    ; 0 / 36 ( 0 % )                 ;
; Clock control block                         ; 1 / 10 ( 10 % )      ; 1 / 10 ( 10 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 507                  ; 1                              ;
;     -- Registered Input Connections         ; 470                  ; 0                              ;
;     -- Output Connections                   ; 1                    ; 507                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 10283                ; 509                            ;
;     -- Registered Connections               ; 4349                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 508                            ;
;     -- hard_block:auto_generated_inst       ; 508                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 7                    ; 1                              ;
;     -- Output Ports                         ; 6                    ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; 28    ; 1        ; 0            ; 9            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; down  ; 5     ; 1        ; 0            ; 17           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; enter ; 6     ; 1        ; 0            ; 17           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; left  ; 4     ; 1        ; 0            ; 18           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; right ; 10    ; 1        ; 0            ; 17           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n ; 23    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; up    ; 3     ; 1        ; 0            ; 18           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Blue_Sig  ; 144   ; 3        ; 34           ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Green_Sig ; 143   ; 3        ; 34           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HSYNC_Sig ; 146   ; 3        ; 34           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Red_Sig   ; 142   ; 3        ; 34           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VSYNC_Sig ; 145   ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; buzz      ; 141   ; 3        ; 34           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 9 / 32 ( 28 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 35 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 7 / 35 ( 20 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 36 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; up                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; left                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; down                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; enter                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; right                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; rst_n                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; buzz                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 138        ; 3        ; Red_Sig                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 141        ; 3        ; Green_Sig                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 142        ; 3        ; Blue_Sig                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; VSYNC_Sig                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; HSYNC_Sig                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 152        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 171      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 175        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 182        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------+
; PLL Summary                                                                  ;
+----------------------------------+-------------------------------------------+
; Name                             ; pll_module:U0|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------+
; SDC pin name                     ; U0|altpll_component|pll                   ;
; PLL mode                         ; Normal                                    ;
; Compensate clock                 ; clock0                                    ;
; Compensated input/output pins    ; --                                        ;
; Self reset on gated loss of lock ; Off                                       ;
; Gate lock counter                ; --                                        ;
; Input frequency 0                ; 20.0 MHz                                  ;
; Input frequency 1                ; --                                        ;
; Nominal PFD frequency            ; 20.0 MHz                                  ;
; Nominal VCO frequency            ; 639.8 MHz                                 ;
; VCO post scale                   ; --                                        ;
; VCO multiply                     ; --                                        ;
; VCO divide                       ; --                                        ;
; Freq min lock                    ; 15.63 MHz                                 ;
; Freq max lock                    ; 31.25 MHz                                 ;
; M VCO Tap                        ; 0                                         ;
; M Initial                        ; 1                                         ;
; M value                          ; 32                                        ;
; N value                          ; 1                                         ;
; Preserve PLL counter order       ; Off                                       ;
; PLL location                     ; PLL_1                                     ;
; Inclk0 signal                    ; clk                                       ;
; Inclk1 signal                    ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                        ;
+----------------------------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                         ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; pll_module:U0|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 40.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; 1       ; 0       ; U0|altpll_component|pll|clk[0] ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
; |snake_vga_test                           ; 2610 (1)    ; 470 (0)                   ; 0 (0)         ; 163840      ; 36   ; 0            ; 0       ; 0         ; 13   ; 0            ; 2140 (1)     ; 0 (0)             ; 470 (0)          ; |snake_vga_test                                                                             ;              ;
;    |moving_snake:U3|                      ; 910 (910)   ; 403 (403)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 507 (507)    ; 0 (0)             ; 403 (403)        ; |snake_vga_test|moving_snake:U3                                                             ;              ;
;    |over_rom:U13|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|over_rom:U13                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|over_rom:U13|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_kmb1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|over_rom:U13|altsyncram:altsyncram_component|altsyncram_kmb1:auto_generated ;              ;
;    |over_sync_module:U11|                 ; 55 (55)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 23 (23)          ; |snake_vga_test|over_sync_module:U11                                                        ;              ;
;    |over_vga_control_module:U12|          ; 187 (187)   ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (172)    ; 0 (0)             ; 15 (15)          ; |snake_vga_test|over_vga_control_module:U12                                                 ;              ;
;    |pll_module:U0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|pll_module:U0                                                               ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|pll_module:U0|altpll:altpll_component                                       ;              ;
;    |ready_rom:U7|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|ready_rom:U7                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|ready_rom:U7|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_tl91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 15   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|ready_rom:U7|altsyncram:altsyncram_component|altsyncram_tl91:auto_generated ;              ;
;    |ready_sync_module:U5|                 ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |snake_vga_test|ready_sync_module:U5                                                        ;              ;
;    |ready_vga_control_module:U6|          ; 178 (178)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (170)    ; 0 (0)             ; 8 (8)            ; |snake_vga_test|ready_vga_control_module:U6                                                 ;              ;
;    |snake_game_process:U4|                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |snake_vga_test|snake_game_process:U4                                                       ;              ;
;    |snake_sync_module:U2|                 ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; |snake_vga_test|snake_sync_module:U2                                                        ;              ;
;    |snake_vga_control:U1|                 ; 1042 (1042) ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1025 (1025)  ; 0 (0)             ; 17 (17)          ; |snake_vga_test|snake_vga_control:U1                                                        ;              ;
;    |vga_select_module:U14|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|vga_select_module:U14                                                       ;              ;
;    |win_rom:U10|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|win_rom:U10                                                                 ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|win_rom:U10|altsyncram:altsyncram_component                                 ;              ;
;          |altsyncram_mf91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |snake_vga_test|win_rom:U10|altsyncram:altsyncram_component|altsyncram_mf91:auto_generated  ;              ;
;    |win_vga_control_module:U9|            ; 170 (170)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (170)    ; 0 (0)             ; 0 (0)            ; |snake_vga_test|win_vga_control_module:U9                                                   ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Red_Sig   ; Output   ; --            ; --            ; --                    ; --  ;
; Green_Sig ; Output   ; --            ; --            ; --                    ; --  ;
; Blue_Sig  ; Output   ; --            ; --            ; --                    ; --  ;
; HSYNC_Sig ; Output   ; --            ; --            ; --                    ; --  ;
; VSYNC_Sig ; Output   ; --            ; --            ; --                    ; --  ;
; buzz      ; Output   ; --            ; --            ; --                    ; --  ;
; rst_n     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; enter     ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; clk       ; Input    ; --            ; --            ; --                    ; --  ;
; left      ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; right     ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; up        ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; down      ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; rst_n                                                     ;                   ;         ;
; enter                                                     ;                   ;         ;
;      - snake_game_process:U4|Selector1~1                  ; 1                 ; 6       ;
;      - snake_game_process:U4|Selector2~0                  ; 1                 ; 6       ;
;      - snake_game_process:U4|Selector3~0                  ; 1                 ; 6       ;
;      - snake_game_process:U4|game_current_process.ready~0 ; 1                 ; 6       ;
; clk                                                       ;                   ;         ;
; left                                                      ;                   ;         ;
;      - moving_snake:U3|Selector3~0                        ; 0                 ; 6       ;
;      - moving_snake:U3|Selector1~1                        ; 0                 ; 6       ;
;      - moving_snake:U3|Selector2~1                        ; 0                 ; 6       ;
;      - moving_snake:U3|Selector0~0                        ; 0                 ; 6       ;
; right                                                     ;                   ;         ;
;      - moving_snake:U3|Selector3~0                        ; 1                 ; 6       ;
;      - moving_snake:U3|Selector1~1                        ; 1                 ; 6       ;
;      - moving_snake:U3|Selector0~0                        ; 1                 ; 6       ;
; up                                                        ;                   ;         ;
;      - moving_snake:U3|Selector3~1                        ; 1                 ; 6       ;
;      - moving_snake:U3|Selector1~0                        ; 1                 ; 6       ;
;      - moving_snake:U3|Selector2~0                        ; 1                 ; 6       ;
;      - moving_snake:U3|Selector0~1                        ; 1                 ; 6       ;
; down                                                      ;                   ;         ;
;      - moving_snake:U3|Selector3~1                        ; 0                 ; 6       ;
;      - moving_snake:U3|Selector1~0                        ; 0                 ; 6       ;
;      - moving_snake:U3|Selector2~0                        ; 0                 ; 6       ;
+-----------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                         ; PIN_28             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|Equal1~3                    ; LCCOMB_X23_Y9_N30  ; 11      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|Equal2~3                    ; LCCOMB_X16_Y5_N6   ; 11      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|i[3]~10                     ; LCCOMB_X25_Y8_N6   ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|moving_nstate.idle~0        ; LCCOMB_X21_Y11_N16 ; 36      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x0[10]~32               ; LCCOMB_X22_Y9_N20  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x10[9]~3                ; LCCOMB_X16_Y7_N30  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x11[0]~4                ; LCCOMB_X23_Y8_N30  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x1[8]~3                 ; LCCOMB_X24_Y13_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x4[10]~2                ; LCCOMB_X29_Y14_N30 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x5[4]~3                 ; LCCOMB_X29_Y13_N22 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x6[5]~3                 ; LCCOMB_X24_Y11_N30 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x7[4]~3                 ; LCCOMB_X21_Y12_N30 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_x9[10]~3                ; LCCOMB_X16_Y7_N20  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_y12[10]~4               ; LCCOMB_X23_Y7_N30  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_y13[10]~3               ; LCCOMB_X15_Y11_N30 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_y14[9]~3                ; LCCOMB_X18_Y12_N2  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_y15[6]~1                ; LCCOMB_X16_Y12_N30 ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_y1[5]~2                 ; LCCOMB_X21_Y8_N30  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_y2[7]~0                 ; LCCOMB_X22_Y9_N22  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; moving_snake:U3|reg_y8[7]~2                 ; LCCOMB_X21_Y9_N22  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; over_sync_module:U11|Equal1~3               ; LCCOMB_X9_Y8_N28   ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pll_module:U0|altpll:altpll_component|_clk0 ; PLL_1              ; 507     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n                                       ; PIN_23             ; 470     ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                        ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; pll_module:U0|altpll:altpll_component|_clk0 ; PLL_1    ; 507     ; Global Clock         ; GCLK3            ; --                        ;
; rst_n                                       ; PIN_23   ; 470     ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; snake_game_process:U4|game_current_process.game      ; 289     ;
; moving_snake:U3|moving_cstate.idle                   ; 284     ;
; over_vga_control_module:U12|n[1]                     ; 108     ;
; over_vga_control_module:U12|n[0]                     ; 108     ;
; over_vga_control_module:U12|n[7]                     ; 104     ;
; over_vga_control_module:U12|n[6]                     ; 103     ;
; over_vga_control_module:U12|n[4]                     ; 99      ;
; over_vga_control_module:U12|n[5]                     ; 99      ;
; over_vga_control_module:U12|n[2]                     ; 72      ;
; over_vga_control_module:U12|n[3]                     ; 72      ;
; moving_snake:U3|reg_y2[7]~0                          ; 40      ;
; ~GND                                                 ; 38      ;
; over_sync_module:U11|isReady                         ; 38      ;
; moving_snake:U3|moving_nstate.idle~0                 ; 36      ;
; snake_sync_module:U2|scan_y[8]~2                     ; 33      ;
; snake_sync_module:U2|scan_x[4]~6                     ; 33      ;
; snake_sync_module:U2|scan_x[7]~3                     ; 33      ;
; snake_sync_module:U2|scan_x[8]~2                     ; 33      ;
; snake_sync_module:U2|scan_y[1]~9                     ; 32      ;
; snake_sync_module:U2|scan_y[2]~8                     ; 32      ;
; snake_sync_module:U2|scan_y[3]~7                     ; 32      ;
; snake_sync_module:U2|scan_y[4]~6                     ; 32      ;
; snake_sync_module:U2|scan_y[5]~5                     ; 32      ;
; snake_sync_module:U2|scan_y[6]~4                     ; 32      ;
; snake_sync_module:U2|scan_y[7]~3                     ; 32      ;
; snake_sync_module:U2|scan_y[9]~1                     ; 32      ;
; snake_sync_module:U2|scan_y[10]~0                    ; 32      ;
; snake_sync_module:U2|scan_x[1]~9                     ; 32      ;
; snake_sync_module:U2|scan_x[2]~8                     ; 32      ;
; snake_sync_module:U2|scan_x[3]~7                     ; 32      ;
; snake_sync_module:U2|scan_x[5]~5                     ; 32      ;
; snake_sync_module:U2|scan_x[6]~4                     ; 32      ;
; snake_sync_module:U2|scan_x[9]~1                     ; 32      ;
; snake_sync_module:U2|scan_x[10]~0                    ; 32      ;
; moving_snake:U3|reg_y1[1]                            ; 31      ;
; moving_snake:U3|reg_x1[1]                            ; 31      ;
; moving_snake:U3|reg_y1[2]                            ; 30      ;
; moving_snake:U3|reg_y1[3]                            ; 30      ;
; moving_snake:U3|reg_y1[4]                            ; 30      ;
; moving_snake:U3|reg_y1[5]                            ; 30      ;
; moving_snake:U3|reg_y1[6]                            ; 30      ;
; moving_snake:U3|reg_y1[7]                            ; 30      ;
; moving_snake:U3|reg_y1[8]                            ; 30      ;
; moving_snake:U3|reg_y1[9]                            ; 30      ;
; moving_snake:U3|reg_y1[10]                           ; 30      ;
; moving_snake:U3|reg_x1[2]                            ; 30      ;
; moving_snake:U3|reg_x1[3]                            ; 30      ;
; moving_snake:U3|reg_x1[4]                            ; 30      ;
; moving_snake:U3|reg_x1[5]                            ; 30      ;
; moving_snake:U3|reg_x1[6]                            ; 30      ;
; moving_snake:U3|reg_x1[7]                            ; 30      ;
; moving_snake:U3|reg_x1[8]                            ; 30      ;
; moving_snake:U3|reg_x1[9]                            ; 30      ;
; moving_snake:U3|reg_x1[10]                           ; 30      ;
; ready_vga_control_module:U6|m[7]                     ; 29      ;
; ready_vga_control_module:U6|m[6]                     ; 29      ;
; ready_vga_control_module:U6|m[5]                     ; 29      ;
; ready_vga_control_module:U6|m[4]                     ; 29      ;
; ready_vga_control_module:U6|m[3]                     ; 29      ;
; ready_vga_control_module:U6|m[2]                     ; 29      ;
; ready_vga_control_module:U6|m[1]                     ; 29      ;
; ready_vga_control_module:U6|m[0]                     ; 29      ;
; moving_snake:U3|Equal43~8                            ; 24      ;
; moving_snake:U3|reg_y13[10]~3                        ; 20      ;
; moving_snake:U3|reg_y12[10]~4                        ; 20      ;
; moving_snake:U3|reg_y15[6]~1                         ; 20      ;
; moving_snake:U3|reg_x11[0]~4                         ; 20      ;
; moving_snake:U3|reg_x10[9]~3                         ; 20      ;
; moving_snake:U3|reg_x9[10]~3                         ; 20      ;
; moving_snake:U3|reg_y8[7]~2                          ; 20      ;
; moving_snake:U3|reg_x7[4]~3                          ; 20      ;
; moving_snake:U3|reg_x6[5]~3                          ; 20      ;
; moving_snake:U3|reg_x5[4]~3                          ; 20      ;
; moving_snake:U3|reg_x4[10]~2                         ; 20      ;
; moving_snake:U3|reg_x0[10]~32                        ; 20      ;
; moving_snake:U3|reg_y14[9]~3                         ; 20      ;
; moving_snake:U3|Selector0~1                          ; 19      ;
; moving_snake:U3|Selector2~1                          ; 19      ;
; moving_snake:U3|always6~193                          ; 18      ;
; snake_sync_module:U2|scan_y[0]~10                    ; 16      ;
; snake_sync_module:U2|scan_x[0]~10                    ; 16      ;
; moving_snake:U3|i[2]                                 ; 16      ;
; moving_snake:U3|i[0]                                 ; 16      ;
; over_vga_control_module:U12|m~0                      ; 15      ;
; moving_snake:U3|i[3]                                 ; 15      ;
; moving_snake:U3|i[1]                                 ; 15      ;
; moving_snake:U3|reg_x0[10]~10                        ; 14      ;
; moving_snake:U3|reg_x0[10]~9                         ; 14      ;
; moving_snake:U3|Selector1~2                          ; 14      ;
; moving_snake:U3|Selector3~1                          ; 14      ;
; moving_snake:U3|Equal2~3                             ; 11      ;
; moving_snake:U3|Equal0~7                             ; 11      ;
; moving_snake:U3|Equal1~3                             ; 11      ;
; over_sync_module:U11|Equal1~3                        ; 11      ;
; over_sync_module:U11|Count_H[5]                      ; 11      ;
; moving_snake:U3|reg_y1[5]~2                          ; 10      ;
; moving_snake:U3|reg_x1[8]~3                          ; 10      ;
; moving_snake:U3|Equal3~0                             ; 10      ;
; over_sync_module:U11|Count_V[1]                      ; 10      ;
; moving_snake:U3|always6~16                           ; 9       ;
; over_sync_module:U11|Count_H[8]                      ; 9       ;
; over_sync_module:U11|Count_H[9]                      ; 9       ;
; over_sync_module:U11|Count_V[0]                      ; 9       ;
; over_vga_control_module:U12|m[6]                     ; 8       ;
; over_vga_control_module:U12|m[5]                     ; 8       ;
; over_vga_control_module:U12|m[4]                     ; 8       ;
; over_vga_control_module:U12|m[3]                     ; 8       ;
; over_vga_control_module:U12|m[2]                     ; 8       ;
; over_vga_control_module:U12|m[1]                     ; 8       ;
; over_vga_control_module:U12|m[0]                     ; 8       ;
; over_vga_control_module:U12|n~0                      ; 8       ;
; ready_sync_module:U5|Add3~14                         ; 8       ;
; over_sync_module:U11|Count_H[7]                      ; 7       ;
; over_sync_module:U11|Count_V[2]                      ; 7       ;
; over_sync_module:U11|Count_V[3]                      ; 7       ;
; moving_snake:U3|reg_y13[1]                           ; 6       ;
; moving_snake:U3|reg_x13[1]                           ; 6       ;
; moving_snake:U3|reg_y12[1]                           ; 6       ;
; moving_snake:U3|reg_x12[1]                           ; 6       ;
; moving_snake:U3|reg_y11[1]                           ; 6       ;
; moving_snake:U3|reg_x11[1]                           ; 6       ;
; moving_snake:U3|reg_y10[1]                           ; 6       ;
; moving_snake:U3|reg_x10[1]                           ; 6       ;
; moving_snake:U3|reg_y9[1]                            ; 6       ;
; moving_snake:U3|reg_x9[1]                            ; 6       ;
; moving_snake:U3|reg_y8[1]                            ; 6       ;
; moving_snake:U3|reg_x8[1]                            ; 6       ;
; moving_snake:U3|reg_y7[1]                            ; 6       ;
; moving_snake:U3|reg_x7[1]                            ; 6       ;
; moving_snake:U3|reg_y6[1]                            ; 6       ;
; moving_snake:U3|reg_x6[1]                            ; 6       ;
; moving_snake:U3|reg_y5[1]                            ; 6       ;
; moving_snake:U3|reg_x5[1]                            ; 6       ;
; moving_snake:U3|reg_y4[1]                            ; 6       ;
; moving_snake:U3|reg_x4[1]                            ; 6       ;
; moving_snake:U3|reg_y14[1]                           ; 6       ;
; moving_snake:U3|reg_x14[1]                           ; 6       ;
; over_sync_module:U11|Count_H[3]                      ; 6       ;
; over_sync_module:U11|Count_H[4]                      ; 6       ;
; over_sync_module:U11|Count_H[6]                      ; 6       ;
; over_sync_module:U11|Count_H[10]                     ; 6       ;
; over_sync_module:U11|Count_V[9]                      ; 6       ;
; over_sync_module:U11|Count_V[4]                      ; 6       ;
; over_sync_module:U11|Count_V[10]                     ; 6       ;
; moving_snake:U3|reg_x0~30                            ; 5       ;
; moving_snake:U3|reg_y15[1]                           ; 5       ;
; moving_snake:U3|reg_x15[1]                           ; 5       ;
; over_sync_module:U11|Equal0~1                        ; 5       ;
; over_sync_module:U11|Count_H[0]                      ; 5       ;
; over_sync_module:U11|Count_H[1]                      ; 5       ;
; over_sync_module:U11|Count_H[2]                      ; 5       ;
; snake_sync_module:U2|Add3~4                          ; 5       ;
; snake_sync_module:U2|Add3~2                          ; 5       ;
; snake_sync_module:U2|Add3~0                          ; 5       ;
; snake_sync_module:U2|Add2~10                         ; 5       ;
; snake_sync_module:U2|Add2~6                          ; 5       ;
; snake_sync_module:U2|Add2~4                          ; 5       ;
; over_sync_module:U11|Count_V[6]                      ; 5       ;
; over_sync_module:U11|Count_V[5]                      ; 5       ;
; over_sync_module:U11|Count_V[8]                      ; 5       ;
; over_sync_module:U11|Count_V[7]                      ; 5       ;
; up                                                   ; 4       ;
; left                                                 ; 4       ;
; enter                                                ; 4       ;
; moving_snake:U3|i[3]~10                              ; 4       ;
; moving_snake:U3|always6~180                          ; 4       ;
; moving_snake:U3|always6~98                           ; 4       ;
; moving_snake:U3|always6~15                           ; 4       ;
; over_sync_module:U11|Equal0~2                        ; 4       ;
; moving_snake:U3|reg_y13[2]                           ; 4       ;
; moving_snake:U3|reg_y13[3]                           ; 4       ;
; moving_snake:U3|reg_y13[4]                           ; 4       ;
; moving_snake:U3|reg_y13[5]                           ; 4       ;
; moving_snake:U3|reg_y13[6]                           ; 4       ;
; moving_snake:U3|reg_y13[7]                           ; 4       ;
; moving_snake:U3|reg_y13[8]                           ; 4       ;
; moving_snake:U3|reg_y13[9]                           ; 4       ;
; moving_snake:U3|reg_y13[10]                          ; 4       ;
; moving_snake:U3|reg_x13[2]                           ; 4       ;
; moving_snake:U3|reg_x13[3]                           ; 4       ;
; moving_snake:U3|reg_x13[4]                           ; 4       ;
; moving_snake:U3|reg_x13[5]                           ; 4       ;
; moving_snake:U3|reg_x13[6]                           ; 4       ;
; moving_snake:U3|reg_x13[7]                           ; 4       ;
; moving_snake:U3|reg_x13[8]                           ; 4       ;
; moving_snake:U3|reg_x13[9]                           ; 4       ;
; moving_snake:U3|reg_x13[10]                          ; 4       ;
; moving_snake:U3|reg_y12[2]                           ; 4       ;
; moving_snake:U3|reg_y12[3]                           ; 4       ;
; moving_snake:U3|reg_y12[4]                           ; 4       ;
; moving_snake:U3|reg_y12[5]                           ; 4       ;
; moving_snake:U3|reg_y12[6]                           ; 4       ;
; moving_snake:U3|reg_y12[7]                           ; 4       ;
; moving_snake:U3|reg_y12[8]                           ; 4       ;
; moving_snake:U3|reg_y12[9]                           ; 4       ;
; moving_snake:U3|reg_y12[10]                          ; 4       ;
; moving_snake:U3|reg_x12[2]                           ; 4       ;
; moving_snake:U3|reg_x12[3]                           ; 4       ;
; moving_snake:U3|reg_x12[4]                           ; 4       ;
; moving_snake:U3|reg_x12[5]                           ; 4       ;
; moving_snake:U3|reg_x12[6]                           ; 4       ;
; moving_snake:U3|reg_x12[7]                           ; 4       ;
; moving_snake:U3|reg_x12[8]                           ; 4       ;
; moving_snake:U3|reg_x12[9]                           ; 4       ;
; moving_snake:U3|reg_x12[10]                          ; 4       ;
; moving_snake:U3|reg_y11[2]                           ; 4       ;
; moving_snake:U3|reg_y11[3]                           ; 4       ;
; moving_snake:U3|reg_y11[4]                           ; 4       ;
; moving_snake:U3|reg_y11[5]                           ; 4       ;
; moving_snake:U3|reg_y11[6]                           ; 4       ;
; moving_snake:U3|reg_y11[7]                           ; 4       ;
; moving_snake:U3|reg_y11[8]                           ; 4       ;
; moving_snake:U3|reg_y11[9]                           ; 4       ;
; moving_snake:U3|reg_y11[10]                          ; 4       ;
; moving_snake:U3|reg_x11[2]                           ; 4       ;
; moving_snake:U3|reg_x11[3]                           ; 4       ;
; moving_snake:U3|reg_x11[4]                           ; 4       ;
; moving_snake:U3|reg_x11[5]                           ; 4       ;
; moving_snake:U3|reg_x11[6]                           ; 4       ;
; moving_snake:U3|reg_x11[7]                           ; 4       ;
; moving_snake:U3|reg_x11[8]                           ; 4       ;
; moving_snake:U3|reg_x11[9]                           ; 4       ;
; moving_snake:U3|reg_x11[10]                          ; 4       ;
; moving_snake:U3|reg_y10[2]                           ; 4       ;
; moving_snake:U3|reg_y10[3]                           ; 4       ;
; moving_snake:U3|reg_y10[4]                           ; 4       ;
; moving_snake:U3|reg_y10[5]                           ; 4       ;
; moving_snake:U3|reg_y10[6]                           ; 4       ;
; moving_snake:U3|reg_y10[7]                           ; 4       ;
; moving_snake:U3|reg_y10[8]                           ; 4       ;
; moving_snake:U3|reg_y10[9]                           ; 4       ;
; moving_snake:U3|reg_y10[10]                          ; 4       ;
; moving_snake:U3|reg_x10[2]                           ; 4       ;
; moving_snake:U3|reg_x10[3]                           ; 4       ;
; moving_snake:U3|reg_x10[4]                           ; 4       ;
; moving_snake:U3|reg_x10[5]                           ; 4       ;
; moving_snake:U3|reg_x10[6]                           ; 4       ;
; moving_snake:U3|reg_x10[7]                           ; 4       ;
; moving_snake:U3|reg_x10[8]                           ; 4       ;
; moving_snake:U3|reg_x10[9]                           ; 4       ;
; moving_snake:U3|reg_x10[10]                          ; 4       ;
; moving_snake:U3|reg_y9[2]                            ; 4       ;
; moving_snake:U3|reg_y9[3]                            ; 4       ;
; moving_snake:U3|reg_y9[4]                            ; 4       ;
; moving_snake:U3|reg_y9[5]                            ; 4       ;
; moving_snake:U3|reg_y9[6]                            ; 4       ;
; moving_snake:U3|reg_y9[7]                            ; 4       ;
; moving_snake:U3|reg_y9[8]                            ; 4       ;
; moving_snake:U3|reg_y9[9]                            ; 4       ;
; moving_snake:U3|reg_y9[10]                           ; 4       ;
; moving_snake:U3|reg_x9[2]                            ; 4       ;
; moving_snake:U3|reg_x9[3]                            ; 4       ;
; moving_snake:U3|reg_x9[4]                            ; 4       ;
; moving_snake:U3|reg_x9[5]                            ; 4       ;
; moving_snake:U3|reg_x9[6]                            ; 4       ;
; moving_snake:U3|reg_x9[7]                            ; 4       ;
; moving_snake:U3|reg_x9[8]                            ; 4       ;
; moving_snake:U3|reg_x9[9]                            ; 4       ;
; moving_snake:U3|reg_x9[10]                           ; 4       ;
; moving_snake:U3|reg_y8[2]                            ; 4       ;
; moving_snake:U3|reg_y8[3]                            ; 4       ;
; moving_snake:U3|reg_y8[4]                            ; 4       ;
; moving_snake:U3|reg_y8[5]                            ; 4       ;
; moving_snake:U3|reg_y8[6]                            ; 4       ;
; moving_snake:U3|reg_y8[7]                            ; 4       ;
; moving_snake:U3|reg_y8[8]                            ; 4       ;
; moving_snake:U3|reg_y8[9]                            ; 4       ;
; moving_snake:U3|reg_y8[10]                           ; 4       ;
; moving_snake:U3|reg_x8[2]                            ; 4       ;
; moving_snake:U3|reg_x8[3]                            ; 4       ;
; moving_snake:U3|reg_x8[4]                            ; 4       ;
; moving_snake:U3|reg_x8[5]                            ; 4       ;
; moving_snake:U3|reg_x8[6]                            ; 4       ;
; moving_snake:U3|reg_x8[7]                            ; 4       ;
; moving_snake:U3|reg_x8[8]                            ; 4       ;
; moving_snake:U3|reg_x8[9]                            ; 4       ;
; moving_snake:U3|reg_x8[10]                           ; 4       ;
; moving_snake:U3|reg_y7[2]                            ; 4       ;
; moving_snake:U3|reg_y7[3]                            ; 4       ;
; moving_snake:U3|reg_y7[4]                            ; 4       ;
; moving_snake:U3|reg_y7[5]                            ; 4       ;
; moving_snake:U3|reg_y7[6]                            ; 4       ;
; moving_snake:U3|reg_y7[7]                            ; 4       ;
; moving_snake:U3|reg_y7[8]                            ; 4       ;
; moving_snake:U3|reg_y7[9]                            ; 4       ;
; moving_snake:U3|reg_y7[10]                           ; 4       ;
; moving_snake:U3|reg_x7[2]                            ; 4       ;
; moving_snake:U3|reg_x7[3]                            ; 4       ;
; moving_snake:U3|reg_x7[4]                            ; 4       ;
; moving_snake:U3|reg_x7[5]                            ; 4       ;
; moving_snake:U3|reg_x7[6]                            ; 4       ;
; moving_snake:U3|reg_x7[7]                            ; 4       ;
; moving_snake:U3|reg_x7[8]                            ; 4       ;
; moving_snake:U3|reg_x7[9]                            ; 4       ;
; moving_snake:U3|reg_x7[10]                           ; 4       ;
; moving_snake:U3|reg_y6[2]                            ; 4       ;
; moving_snake:U3|reg_y6[3]                            ; 4       ;
; moving_snake:U3|reg_y6[4]                            ; 4       ;
; moving_snake:U3|reg_y6[5]                            ; 4       ;
; moving_snake:U3|reg_y6[6]                            ; 4       ;
; moving_snake:U3|reg_y6[7]                            ; 4       ;
; moving_snake:U3|reg_y6[8]                            ; 4       ;
; moving_snake:U3|reg_y6[9]                            ; 4       ;
; moving_snake:U3|reg_y6[10]                           ; 4       ;
; moving_snake:U3|reg_x6[2]                            ; 4       ;
; moving_snake:U3|reg_x6[3]                            ; 4       ;
; moving_snake:U3|reg_x6[4]                            ; 4       ;
; moving_snake:U3|reg_x6[5]                            ; 4       ;
; moving_snake:U3|reg_x6[6]                            ; 4       ;
; moving_snake:U3|reg_x6[7]                            ; 4       ;
; moving_snake:U3|reg_x6[8]                            ; 4       ;
; moving_snake:U3|reg_x6[9]                            ; 4       ;
; moving_snake:U3|reg_x6[10]                           ; 4       ;
; moving_snake:U3|reg_y5[2]                            ; 4       ;
; moving_snake:U3|reg_y5[3]                            ; 4       ;
; moving_snake:U3|reg_y5[4]                            ; 4       ;
; moving_snake:U3|reg_y5[5]                            ; 4       ;
; moving_snake:U3|reg_y5[6]                            ; 4       ;
; moving_snake:U3|reg_y5[7]                            ; 4       ;
; moving_snake:U3|reg_y5[8]                            ; 4       ;
; moving_snake:U3|reg_y5[9]                            ; 4       ;
; moving_snake:U3|reg_y5[10]                           ; 4       ;
; moving_snake:U3|reg_x5[2]                            ; 4       ;
; moving_snake:U3|reg_x5[3]                            ; 4       ;
; moving_snake:U3|reg_x5[4]                            ; 4       ;
; moving_snake:U3|reg_x5[5]                            ; 4       ;
; moving_snake:U3|reg_x5[6]                            ; 4       ;
; moving_snake:U3|reg_x5[7]                            ; 4       ;
; moving_snake:U3|reg_x5[8]                            ; 4       ;
; moving_snake:U3|reg_x5[9]                            ; 4       ;
; moving_snake:U3|reg_x5[10]                           ; 4       ;
; moving_snake:U3|reg_y4[2]                            ; 4       ;
; moving_snake:U3|reg_y4[3]                            ; 4       ;
; moving_snake:U3|reg_y4[4]                            ; 4       ;
; moving_snake:U3|reg_y4[5]                            ; 4       ;
; moving_snake:U3|reg_y4[6]                            ; 4       ;
; moving_snake:U3|reg_y4[7]                            ; 4       ;
; moving_snake:U3|reg_y4[8]                            ; 4       ;
; moving_snake:U3|reg_y4[9]                            ; 4       ;
; moving_snake:U3|reg_y4[10]                           ; 4       ;
; moving_snake:U3|reg_x4[2]                            ; 4       ;
; moving_snake:U3|reg_x4[3]                            ; 4       ;
; moving_snake:U3|reg_x4[4]                            ; 4       ;
; moving_snake:U3|reg_x4[5]                            ; 4       ;
; moving_snake:U3|reg_x4[6]                            ; 4       ;
; moving_snake:U3|reg_x4[7]                            ; 4       ;
; moving_snake:U3|reg_x4[8]                            ; 4       ;
; moving_snake:U3|reg_x4[9]                            ; 4       ;
; moving_snake:U3|reg_x4[10]                           ; 4       ;
; moving_snake:U3|reg_y3[1]                            ; 4       ;
; moving_snake:U3|reg_x3[1]                            ; 4       ;
; moving_snake:U3|reg_y2[1]                            ; 4       ;
; moving_snake:U3|reg_x2[1]                            ; 4       ;
; moving_snake:U3|reg_y0[1]                            ; 4       ;
; moving_snake:U3|reg_x0[1]                            ; 4       ;
; moving_snake:U3|reg_y14[2]                           ; 4       ;
; moving_snake:U3|reg_y14[3]                           ; 4       ;
; moving_snake:U3|reg_y14[4]                           ; 4       ;
; moving_snake:U3|reg_y14[5]                           ; 4       ;
; moving_snake:U3|reg_y14[6]                           ; 4       ;
; moving_snake:U3|reg_y14[7]                           ; 4       ;
; moving_snake:U3|reg_y14[8]                           ; 4       ;
; moving_snake:U3|reg_y14[9]                           ; 4       ;
; moving_snake:U3|reg_y14[10]                          ; 4       ;
; moving_snake:U3|reg_x14[2]                           ; 4       ;
; moving_snake:U3|reg_x14[3]                           ; 4       ;
; moving_snake:U3|reg_x14[4]                           ; 4       ;
; moving_snake:U3|reg_x14[5]                           ; 4       ;
; moving_snake:U3|reg_x14[6]                           ; 4       ;
; moving_snake:U3|reg_x14[7]                           ; 4       ;
; moving_snake:U3|reg_x14[8]                           ; 4       ;
; moving_snake:U3|reg_x14[9]                           ; 4       ;
; moving_snake:U3|reg_x14[10]                          ; 4       ;
; moving_snake:U3|win                                  ; 4       ;
; moving_snake:U3|over                                 ; 4       ;
; snake_game_process:U4|game_current_process.wining    ; 4       ;
; snake_game_process:U4|game_current_process.game_over ; 4       ;
; moving_snake:U3|count1[0]                            ; 4       ;
; moving_snake:U3|count1[1]                            ; 4       ;
; moving_snake:U3|count1[2]                            ; 4       ;
; moving_snake:U3|count1[3]                            ; 4       ;
; moving_snake:U3|count1[4]                            ; 4       ;
; moving_snake:U3|count1[5]                            ; 4       ;
; moving_snake:U3|count1[6]                            ; 4       ;
; moving_snake:U3|count1[7]                            ; 4       ;
; moving_snake:U3|count1[8]                            ; 4       ;
; moving_snake:U3|count0[0]                            ; 4       ;
; moving_snake:U3|count0[1]                            ; 4       ;
; moving_snake:U3|count0[2]                            ; 4       ;
; moving_snake:U3|count0[3]                            ; 4       ;
; moving_snake:U3|count0[4]                            ; 4       ;
; moving_snake:U3|count0[5]                            ; 4       ;
; moving_snake:U3|count0[6]                            ; 4       ;
; moving_snake:U3|count0[7]                            ; 4       ;
; moving_snake:U3|count0[8]                            ; 4       ;
; snake_sync_module:U2|Add3~10                         ; 4       ;
; snake_sync_module:U2|Add3~8                          ; 4       ;
; snake_sync_module:U2|Add3~6                          ; 4       ;
; snake_sync_module:U2|Add2~18                         ; 4       ;
; snake_sync_module:U2|Add2~12                         ; 4       ;
; snake_sync_module:U2|Add2~8                          ; 4       ;
; down                                                 ; 3       ;
; right                                                ; 3       ;
; moving_snake:U3|Equal3~2                             ; 3       ;
; moving_snake:U3|count[0]                             ; 3       ;
; moving_snake:U3|count[1]                             ; 3       ;
; moving_snake:U3|always6~6                            ; 3       ;
; moving_snake:U3|moving_cstate.snake_left             ; 3       ;
; moving_snake:U3|moving_cstate.snake_right            ; 3       ;
; moving_snake:U3|moving_cstate.snake_down             ; 3       ;
; moving_snake:U3|moving_cstate.snake_up               ; 3       ;
; moving_snake:U3|reg_y15[2]                           ; 3       ;
; moving_snake:U3|reg_y15[3]                           ; 3       ;
; moving_snake:U3|reg_y15[4]                           ; 3       ;
; moving_snake:U3|reg_y15[5]                           ; 3       ;
; moving_snake:U3|reg_y15[6]                           ; 3       ;
; moving_snake:U3|reg_y15[7]                           ; 3       ;
; moving_snake:U3|reg_y15[8]                           ; 3       ;
; moving_snake:U3|reg_y15[9]                           ; 3       ;
; moving_snake:U3|reg_y15[10]                          ; 3       ;
; moving_snake:U3|reg_x15[2]                           ; 3       ;
; moving_snake:U3|reg_x15[3]                           ; 3       ;
; moving_snake:U3|reg_x15[4]                           ; 3       ;
; moving_snake:U3|reg_x15[5]                           ; 3       ;
; moving_snake:U3|reg_x15[6]                           ; 3       ;
; moving_snake:U3|reg_x15[7]                           ; 3       ;
; moving_snake:U3|reg_x15[8]                           ; 3       ;
; moving_snake:U3|reg_x15[9]                           ; 3       ;
; moving_snake:U3|reg_x15[10]                          ; 3       ;
; moving_snake:U3|reg_y3[2]                            ; 3       ;
; moving_snake:U3|reg_y3[3]                            ; 3       ;
; moving_snake:U3|reg_y3[4]                            ; 3       ;
; moving_snake:U3|reg_y3[5]                            ; 3       ;
; moving_snake:U3|reg_y3[6]                            ; 3       ;
; moving_snake:U3|reg_y3[7]                            ; 3       ;
; moving_snake:U3|reg_y3[8]                            ; 3       ;
; moving_snake:U3|reg_y3[9]                            ; 3       ;
; moving_snake:U3|reg_y3[10]                           ; 3       ;
; moving_snake:U3|reg_x3[2]                            ; 3       ;
; moving_snake:U3|reg_x3[3]                            ; 3       ;
; moving_snake:U3|reg_x3[4]                            ; 3       ;
; moving_snake:U3|reg_x3[5]                            ; 3       ;
; moving_snake:U3|reg_x3[6]                            ; 3       ;
; moving_snake:U3|reg_x3[7]                            ; 3       ;
; moving_snake:U3|reg_x3[8]                            ; 3       ;
; moving_snake:U3|reg_x3[9]                            ; 3       ;
; moving_snake:U3|reg_x3[10]                           ; 3       ;
; moving_snake:U3|reg_y2[2]                            ; 3       ;
; moving_snake:U3|reg_y2[3]                            ; 3       ;
; moving_snake:U3|reg_y2[4]                            ; 3       ;
; moving_snake:U3|reg_y2[5]                            ; 3       ;
; moving_snake:U3|reg_y2[6]                            ; 3       ;
; moving_snake:U3|reg_y2[7]                            ; 3       ;
; moving_snake:U3|reg_y2[8]                            ; 3       ;
; moving_snake:U3|reg_y2[9]                            ; 3       ;
; moving_snake:U3|reg_y2[10]                           ; 3       ;
; moving_snake:U3|reg_x2[2]                            ; 3       ;
; moving_snake:U3|reg_x2[3]                            ; 3       ;
; moving_snake:U3|reg_x2[4]                            ; 3       ;
; moving_snake:U3|reg_x2[5]                            ; 3       ;
; moving_snake:U3|reg_x2[6]                            ; 3       ;
; moving_snake:U3|reg_x2[7]                            ; 3       ;
; moving_snake:U3|reg_x2[8]                            ; 3       ;
; moving_snake:U3|reg_x2[9]                            ; 3       ;
; moving_snake:U3|reg_x2[10]                           ; 3       ;
; moving_snake:U3|count1[9]                            ; 3       ;
; moving_snake:U3|count0[9]                            ; 3       ;
; moving_snake:U3|reg_y0[2]                            ; 3       ;
; moving_snake:U3|reg_y0[3]                            ; 3       ;
; moving_snake:U3|reg_y0[4]                            ; 3       ;
; moving_snake:U3|reg_y0[5]                            ; 3       ;
; moving_snake:U3|reg_y0[6]                            ; 3       ;
; moving_snake:U3|reg_y0[7]                            ; 3       ;
; moving_snake:U3|reg_y0[8]                            ; 3       ;
; moving_snake:U3|reg_y0[9]                            ; 3       ;
; moving_snake:U3|reg_y0[10]                           ; 3       ;
; moving_snake:U3|reg_x0[2]                            ; 3       ;
; moving_snake:U3|reg_x0[3]                            ; 3       ;
; moving_snake:U3|reg_x0[4]                            ; 3       ;
; moving_snake:U3|reg_x0[5]                            ; 3       ;
; moving_snake:U3|reg_x0[6]                            ; 3       ;
; moving_snake:U3|reg_x0[7]                            ; 3       ;
; moving_snake:U3|reg_x0[8]                            ; 3       ;
; moving_snake:U3|reg_x0[9]                            ; 3       ;
; moving_snake:U3|reg_x0[10]                           ; 3       ;
; snake_sync_module:U2|Add3~12                         ; 3       ;
; snake_sync_module:U2|Add2~20                         ; 3       ;
; snake_sync_module:U2|Add2~16                         ; 3       ;
; snake_sync_module:U2|Add2~14                         ; 3       ;
; snake_sync_module:U2|Add2~2                          ; 3       ;
; snake_sync_module:U2|Add2~0                          ; 3       ;
; moving_snake:U3|count2[2]                            ; 2       ;
; moving_snake:U3|count2[3]                            ; 2       ;
; moving_snake:U3|count2[6]                            ; 2       ;
; moving_snake:U3|count2[4]                            ; 2       ;
; moving_snake:U3|count2[5]                            ; 2       ;
; moving_snake:U3|count2[7]                            ; 2       ;
; moving_snake:U3|count2[8]                            ; 2       ;
; moving_snake:U3|count2[11]                           ; 2       ;
; moving_snake:U3|count2[9]                            ; 2       ;
; moving_snake:U3|count2[10]                           ; 2       ;
; moving_snake:U3|count2[12]                           ; 2       ;
; moving_snake:U3|count2[13]                           ; 2       ;
; moving_snake:U3|count2[14]                           ; 2       ;
; moving_snake:U3|count2[15]                           ; 2       ;
; moving_snake:U3|count2[17]                           ; 2       ;
; moving_snake:U3|count2[16]                           ; 2       ;
; moving_snake:U3|count2[18]                           ; 2       ;
; moving_snake:U3|count2[19]                           ; 2       ;
; moving_snake:U3|count2[24]                           ; 2       ;
; moving_snake:U3|count2[25]                           ; 2       ;
; moving_snake:U3|count2[20]                           ; 2       ;
; moving_snake:U3|count2[22]                           ; 2       ;
; moving_snake:U3|count2[23]                           ; 2       ;
; moving_snake:U3|count2[21]                           ; 2       ;
; moving_snake:U3|reg_y12[10]~3                        ; 2       ;
; moving_snake:U3|reg_x11[0]~2                         ; 2       ;
; moving_snake:U3|reg_x1[8]~0                          ; 2       ;
; moving_snake:U3|reg_x0[10]~31                        ; 2       ;
; moving_snake:U3|reg_x0~29                            ; 2       ;
; moving_snake:U3|Equal3~1                             ; 2       ;
; moving_snake:U3|count[2]                             ; 2       ;
; moving_snake:U3|count[3]                             ; 2       ;
; moving_snake:U3|count[4]                             ; 2       ;
; moving_snake:U3|count[5]                             ; 2       ;
; moving_snake:U3|count[6]                             ; 2       ;
; moving_snake:U3|count[7]                             ; 2       ;
; moving_snake:U3|count[8]                             ; 2       ;
; moving_snake:U3|count[9]                             ; 2       ;
; moving_snake:U3|count[10]                            ; 2       ;
; moving_snake:U3|count[11]                            ; 2       ;
; moving_snake:U3|count[12]                            ; 2       ;
; moving_snake:U3|count[14]                            ; 2       ;
; moving_snake:U3|count[15]                            ; 2       ;
; moving_snake:U3|count[13]                            ; 2       ;
; moving_snake:U3|count[17]                            ; 2       ;
; moving_snake:U3|count[18]                            ; 2       ;
; moving_snake:U3|count[19]                            ; 2       ;
; moving_snake:U3|count[16]                            ; 2       ;
; moving_snake:U3|count[25]                            ; 2       ;
; moving_snake:U3|count[22]                            ; 2       ;
; moving_snake:U3|count[23]                            ; 2       ;
; moving_snake:U3|count[20]                            ; 2       ;
; moving_snake:U3|count[21]                            ; 2       ;
; moving_snake:U3|count[24]                            ; 2       ;
; moving_snake:U3|Equal43~0                            ; 2       ;
; moving_snake:U3|Equal29~6                            ; 2       ;
; moving_snake:U3|Equal31~6                            ; 2       ;
; moving_snake:U3|Equal59~6                            ; 2       ;
; moving_snake:U3|Equal58~5                            ; 2       ;
; moving_snake:U3|Equal58~0                            ; 2       ;
; moving_snake:U3|Equal57~6                            ; 2       ;
; moving_snake:U3|Equal27~5                            ; 2       ;
; moving_snake:U3|Equal27~0                            ; 2       ;
; moving_snake:U3|Equal25~6                            ; 2       ;
; moving_snake:U3|Equal56~5                            ; 2       ;
; moving_snake:U3|Equal56~0                            ; 2       ;
; moving_snake:U3|Equal21~6                            ; 2       ;
; moving_snake:U3|Equal23~6                            ; 2       ;
; moving_snake:U3|Equal55~6                            ; 2       ;
; moving_snake:U3|Equal54~6                            ; 2       ;
; moving_snake:U3|Equal17~6                            ; 2       ;
; moving_snake:U3|Equal19~6                            ; 2       ;
; moving_snake:U3|Equal53~6                            ; 2       ;
; moving_snake:U3|Equal52~6                            ; 2       ;
; moving_snake:U3|Equal13~6                            ; 2       ;
; moving_snake:U3|Equal15~6                            ; 2       ;
; moving_snake:U3|Equal51~6                            ; 2       ;
; moving_snake:U3|Equal50~6                            ; 2       ;
; moving_snake:U3|Equal9~6                             ; 2       ;
; moving_snake:U3|Equal11~6                            ; 2       ;
; moving_snake:U3|Equal49~6                            ; 2       ;
; moving_snake:U3|Equal48~6                            ; 2       ;
; moving_snake:U3|Selector359~0                        ; 2       ;
; snake_vga_control:U1|always0~5                       ; 2       ;
; snake_vga_control:U1|LessThan4~2                     ; 2       ;
; snake_vga_control:U1|LessThan7~2                     ; 2       ;
; snake_vga_control:U1|LessThan2~1                     ; 2       ;
; snake_vga_control:U1|always0~0                       ; 2       ;
; snake_game_process:U4|game_current_process.ready     ; 2       ;
; snake_game_process:U4|Selector1~0                    ; 2       ;
; over_sync_module:U11|Equal1~0                        ; 2       ;
; over_sync_module:U11|LessThan2~0                     ; 2       ;
; over_sync_module:U11|LessThan3~0                     ; 2       ;
; moving_snake:U3|count1[10]                           ; 2       ;
; moving_snake:U3|count0[10]                           ; 2       ;
; ready_sync_module:U5|Add3~12                         ; 2       ;
; ready_sync_module:U5|Add3~10                         ; 2       ;
; ready_sync_module:U5|Add3~8                          ; 2       ;
; ready_sync_module:U5|Add3~6                          ; 2       ;
; ready_sync_module:U5|Add3~4                          ; 2       ;
; ready_sync_module:U5|Add3~2                          ; 2       ;
; ready_sync_module:U5|Add3~0                          ; 2       ;
; snake_vga_control:U1|Add27~18                        ; 2       ;
; snake_vga_control:U1|Add27~16                        ; 2       ;
; snake_vga_control:U1|Add27~14                        ; 2       ;
; snake_vga_control:U1|Add27~12                        ; 2       ;
; snake_vga_control:U1|Add27~10                        ; 2       ;
; snake_vga_control:U1|Add27~8                         ; 2       ;
; snake_vga_control:U1|Add27~6                         ; 2       ;
; snake_vga_control:U1|Add27~4                         ; 2       ;
; snake_vga_control:U1|Add27~2                         ; 2       ;
; snake_vga_control:U1|Add26~18                        ; 2       ;
; snake_vga_control:U1|Add26~16                        ; 2       ;
; snake_vga_control:U1|Add26~14                        ; 2       ;
; snake_vga_control:U1|Add26~12                        ; 2       ;
; snake_vga_control:U1|Add26~10                        ; 2       ;
; snake_vga_control:U1|Add26~8                         ; 2       ;
; snake_vga_control:U1|Add26~6                         ; 2       ;
; snake_vga_control:U1|Add26~4                         ; 2       ;
; snake_vga_control:U1|Add26~2                         ; 2       ;
; snake_vga_control:U1|Add25~18                        ; 2       ;
; snake_vga_control:U1|Add25~16                        ; 2       ;
; snake_vga_control:U1|Add25~14                        ; 2       ;
; snake_vga_control:U1|Add25~12                        ; 2       ;
; snake_vga_control:U1|Add25~10                        ; 2       ;
; snake_vga_control:U1|Add25~8                         ; 2       ;
; snake_vga_control:U1|Add25~6                         ; 2       ;
; snake_vga_control:U1|Add25~4                         ; 2       ;
; snake_vga_control:U1|Add25~2                         ; 2       ;
; snake_vga_control:U1|Add24~18                        ; 2       ;
; snake_vga_control:U1|Add24~16                        ; 2       ;
; snake_vga_control:U1|Add24~14                        ; 2       ;
; snake_vga_control:U1|Add24~12                        ; 2       ;
; snake_vga_control:U1|Add24~10                        ; 2       ;
; snake_vga_control:U1|Add24~8                         ; 2       ;
; snake_vga_control:U1|Add24~6                         ; 2       ;
; snake_vga_control:U1|Add24~4                         ; 2       ;
; snake_vga_control:U1|Add24~2                         ; 2       ;
; snake_vga_control:U1|Add31~18                        ; 2       ;
; snake_vga_control:U1|Add31~16                        ; 2       ;
; snake_vga_control:U1|Add31~14                        ; 2       ;
; snake_vga_control:U1|Add31~12                        ; 2       ;
; snake_vga_control:U1|Add31~10                        ; 2       ;
; snake_vga_control:U1|Add31~8                         ; 2       ;
; snake_vga_control:U1|Add31~6                         ; 2       ;
; snake_vga_control:U1|Add31~4                         ; 2       ;
; snake_vga_control:U1|Add31~2                         ; 2       ;
; snake_vga_control:U1|Add30~18                        ; 2       ;
; snake_vga_control:U1|Add30~16                        ; 2       ;
; snake_vga_control:U1|Add30~14                        ; 2       ;
; snake_vga_control:U1|Add30~12                        ; 2       ;
; snake_vga_control:U1|Add30~10                        ; 2       ;
; snake_vga_control:U1|Add30~8                         ; 2       ;
; snake_vga_control:U1|Add30~6                         ; 2       ;
; snake_vga_control:U1|Add30~4                         ; 2       ;
; snake_vga_control:U1|Add30~2                         ; 2       ;
; snake_vga_control:U1|Add23~18                        ; 2       ;
; snake_vga_control:U1|Add23~16                        ; 2       ;
; snake_vga_control:U1|Add23~14                        ; 2       ;
; snake_vga_control:U1|Add23~12                        ; 2       ;
; snake_vga_control:U1|Add23~10                        ; 2       ;
; snake_vga_control:U1|Add23~8                         ; 2       ;
; snake_vga_control:U1|Add23~6                         ; 2       ;
; snake_vga_control:U1|Add23~4                         ; 2       ;
; snake_vga_control:U1|Add23~2                         ; 2       ;
; snake_vga_control:U1|Add22~18                        ; 2       ;
; snake_vga_control:U1|Add22~16                        ; 2       ;
; snake_vga_control:U1|Add22~14                        ; 2       ;
; snake_vga_control:U1|Add22~12                        ; 2       ;
; snake_vga_control:U1|Add22~10                        ; 2       ;
; snake_vga_control:U1|Add22~8                         ; 2       ;
; snake_vga_control:U1|Add22~6                         ; 2       ;
; snake_vga_control:U1|Add22~4                         ; 2       ;
; snake_vga_control:U1|Add22~2                         ; 2       ;
; snake_vga_control:U1|Add21~18                        ; 2       ;
; snake_vga_control:U1|Add21~16                        ; 2       ;
; snake_vga_control:U1|Add21~14                        ; 2       ;
; snake_vga_control:U1|Add21~12                        ; 2       ;
; snake_vga_control:U1|Add21~10                        ; 2       ;
; snake_vga_control:U1|Add21~8                         ; 2       ;
; snake_vga_control:U1|Add21~6                         ; 2       ;
; snake_vga_control:U1|Add21~4                         ; 2       ;
; snake_vga_control:U1|Add21~2                         ; 2       ;
; snake_vga_control:U1|Add20~18                        ; 2       ;
; snake_vga_control:U1|Add20~16                        ; 2       ;
; snake_vga_control:U1|Add20~14                        ; 2       ;
; snake_vga_control:U1|Add20~12                        ; 2       ;
; snake_vga_control:U1|Add20~10                        ; 2       ;
; snake_vga_control:U1|Add20~8                         ; 2       ;
; snake_vga_control:U1|Add20~6                         ; 2       ;
; snake_vga_control:U1|Add20~4                         ; 2       ;
; snake_vga_control:U1|Add20~2                         ; 2       ;
; snake_vga_control:U1|Add19~18                        ; 2       ;
; snake_vga_control:U1|Add19~16                        ; 2       ;
; snake_vga_control:U1|Add19~14                        ; 2       ;
; snake_vga_control:U1|Add19~12                        ; 2       ;
; snake_vga_control:U1|Add19~10                        ; 2       ;
; snake_vga_control:U1|Add19~8                         ; 2       ;
; snake_vga_control:U1|Add19~6                         ; 2       ;
; snake_vga_control:U1|Add19~4                         ; 2       ;
; snake_vga_control:U1|Add19~2                         ; 2       ;
; snake_vga_control:U1|Add18~18                        ; 2       ;
; snake_vga_control:U1|Add18~16                        ; 2       ;
; snake_vga_control:U1|Add18~14                        ; 2       ;
; snake_vga_control:U1|Add18~12                        ; 2       ;
; snake_vga_control:U1|Add18~10                        ; 2       ;
; snake_vga_control:U1|Add18~8                         ; 2       ;
; snake_vga_control:U1|Add18~6                         ; 2       ;
; snake_vga_control:U1|Add18~4                         ; 2       ;
; snake_vga_control:U1|Add18~2                         ; 2       ;
; snake_vga_control:U1|Add17~18                        ; 2       ;
; snake_vga_control:U1|Add17~16                        ; 2       ;
; snake_vga_control:U1|Add17~14                        ; 2       ;
; snake_vga_control:U1|Add17~12                        ; 2       ;
; snake_vga_control:U1|Add17~10                        ; 2       ;
; snake_vga_control:U1|Add17~8                         ; 2       ;
; snake_vga_control:U1|Add17~6                         ; 2       ;
; snake_vga_control:U1|Add17~4                         ; 2       ;
; snake_vga_control:U1|Add17~2                         ; 2       ;
; snake_vga_control:U1|Add16~18                        ; 2       ;
; snake_vga_control:U1|Add16~16                        ; 2       ;
; snake_vga_control:U1|Add16~14                        ; 2       ;
; snake_vga_control:U1|Add16~12                        ; 2       ;
; snake_vga_control:U1|Add16~10                        ; 2       ;
; snake_vga_control:U1|Add16~8                         ; 2       ;
; snake_vga_control:U1|Add16~6                         ; 2       ;
; snake_vga_control:U1|Add16~4                         ; 2       ;
; snake_vga_control:U1|Add16~2                         ; 2       ;
; snake_vga_control:U1|Add15~18                        ; 2       ;
; snake_vga_control:U1|Add15~16                        ; 2       ;
; snake_vga_control:U1|Add15~14                        ; 2       ;
; snake_vga_control:U1|Add15~12                        ; 2       ;
; snake_vga_control:U1|Add15~10                        ; 2       ;
; snake_vga_control:U1|Add15~8                         ; 2       ;
; snake_vga_control:U1|Add15~6                         ; 2       ;
; snake_vga_control:U1|Add15~4                         ; 2       ;
; snake_vga_control:U1|Add15~2                         ; 2       ;
; snake_vga_control:U1|Add14~18                        ; 2       ;
; snake_vga_control:U1|Add14~16                        ; 2       ;
; snake_vga_control:U1|Add14~14                        ; 2       ;
; snake_vga_control:U1|Add14~12                        ; 2       ;
; snake_vga_control:U1|Add14~10                        ; 2       ;
; snake_vga_control:U1|Add14~8                         ; 2       ;
; snake_vga_control:U1|Add14~6                         ; 2       ;
; snake_vga_control:U1|Add14~4                         ; 2       ;
; snake_vga_control:U1|Add14~2                         ; 2       ;
; snake_vga_control:U1|Add13~18                        ; 2       ;
; snake_vga_control:U1|Add13~16                        ; 2       ;
; snake_vga_control:U1|Add13~14                        ; 2       ;
; snake_vga_control:U1|Add13~12                        ; 2       ;
; snake_vga_control:U1|Add13~10                        ; 2       ;
; snake_vga_control:U1|Add13~8                         ; 2       ;
; snake_vga_control:U1|Add13~6                         ; 2       ;
; snake_vga_control:U1|Add13~4                         ; 2       ;
; snake_vga_control:U1|Add13~2                         ; 2       ;
; snake_vga_control:U1|Add12~18                        ; 2       ;
; snake_vga_control:U1|Add12~16                        ; 2       ;
; snake_vga_control:U1|Add12~14                        ; 2       ;
; snake_vga_control:U1|Add12~12                        ; 2       ;
; snake_vga_control:U1|Add12~10                        ; 2       ;
; snake_vga_control:U1|Add12~8                         ; 2       ;
; snake_vga_control:U1|Add12~6                         ; 2       ;
; snake_vga_control:U1|Add12~4                         ; 2       ;
; snake_vga_control:U1|Add12~2                         ; 2       ;
; snake_vga_control:U1|Add11~18                        ; 2       ;
; snake_vga_control:U1|Add11~16                        ; 2       ;
; snake_vga_control:U1|Add11~14                        ; 2       ;
; snake_vga_control:U1|Add11~12                        ; 2       ;
; snake_vga_control:U1|Add11~10                        ; 2       ;
; snake_vga_control:U1|Add11~8                         ; 2       ;
; snake_vga_control:U1|Add11~6                         ; 2       ;
; snake_vga_control:U1|Add11~4                         ; 2       ;
; snake_vga_control:U1|Add11~2                         ; 2       ;
; snake_vga_control:U1|Add10~18                        ; 2       ;
; snake_vga_control:U1|Add10~16                        ; 2       ;
; snake_vga_control:U1|Add10~14                        ; 2       ;
; snake_vga_control:U1|Add10~12                        ; 2       ;
; snake_vga_control:U1|Add10~10                        ; 2       ;
; snake_vga_control:U1|Add10~8                         ; 2       ;
; snake_vga_control:U1|Add10~6                         ; 2       ;
; snake_vga_control:U1|Add10~4                         ; 2       ;
; snake_vga_control:U1|Add10~2                         ; 2       ;
; snake_vga_control:U1|Add9~18                         ; 2       ;
; snake_vga_control:U1|Add9~16                         ; 2       ;
; snake_vga_control:U1|Add9~14                         ; 2       ;
; snake_vga_control:U1|Add9~12                         ; 2       ;
; snake_vga_control:U1|Add9~10                         ; 2       ;
; snake_vga_control:U1|Add9~8                          ; 2       ;
; snake_vga_control:U1|Add9~6                          ; 2       ;
; snake_vga_control:U1|Add9~4                          ; 2       ;
; snake_vga_control:U1|Add9~2                          ; 2       ;
; snake_vga_control:U1|Add8~18                         ; 2       ;
; snake_vga_control:U1|Add8~16                         ; 2       ;
; snake_vga_control:U1|Add8~14                         ; 2       ;
; snake_vga_control:U1|Add8~12                         ; 2       ;
; snake_vga_control:U1|Add8~10                         ; 2       ;
; snake_vga_control:U1|Add8~8                          ; 2       ;
; snake_vga_control:U1|Add8~6                          ; 2       ;
; snake_vga_control:U1|Add8~4                          ; 2       ;
; snake_vga_control:U1|Add8~2                          ; 2       ;
; snake_vga_control:U1|Add3~18                         ; 2       ;
; snake_vga_control:U1|Add3~16                         ; 2       ;
; snake_vga_control:U1|Add3~14                         ; 2       ;
; snake_vga_control:U1|Add3~12                         ; 2       ;
; snake_vga_control:U1|Add3~10                         ; 2       ;
; snake_vga_control:U1|Add3~8                          ; 2       ;
; snake_vga_control:U1|Add3~6                          ; 2       ;
; snake_vga_control:U1|Add3~4                          ; 2       ;
; snake_vga_control:U1|Add3~2                          ; 2       ;
; snake_vga_control:U1|Add2~18                         ; 2       ;
; snake_vga_control:U1|Add2~16                         ; 2       ;
; snake_vga_control:U1|Add2~14                         ; 2       ;
; snake_vga_control:U1|Add2~12                         ; 2       ;
; snake_vga_control:U1|Add2~10                         ; 2       ;
; snake_vga_control:U1|Add2~8                          ; 2       ;
; snake_vga_control:U1|Add2~6                          ; 2       ;
; snake_vga_control:U1|Add2~4                          ; 2       ;
; snake_vga_control:U1|Add2~2                          ; 2       ;
; snake_vga_control:U1|Add29~18                        ; 2       ;
; snake_vga_control:U1|Add29~16                        ; 2       ;
; snake_vga_control:U1|Add29~14                        ; 2       ;
; snake_vga_control:U1|Add29~12                        ; 2       ;
; snake_vga_control:U1|Add29~10                        ; 2       ;
; snake_vga_control:U1|Add29~8                         ; 2       ;
; snake_vga_control:U1|Add29~6                         ; 2       ;
; snake_vga_control:U1|Add29~4                         ; 2       ;
; snake_vga_control:U1|Add29~2                         ; 2       ;
; snake_sync_module:U2|Add3~16                         ; 2       ;
; snake_sync_module:U2|Add3~14                         ; 2       ;
; snake_vga_control:U1|Add28~18                        ; 2       ;
; snake_vga_control:U1|Add28~16                        ; 2       ;
; snake_vga_control:U1|Add28~14                        ; 2       ;
; snake_vga_control:U1|Add28~12                        ; 2       ;
; snake_vga_control:U1|Add28~10                        ; 2       ;
; snake_vga_control:U1|Add28~8                         ; 2       ;
; snake_vga_control:U1|Add28~6                         ; 2       ;
; snake_vga_control:U1|Add28~4                         ; 2       ;
; snake_vga_control:U1|Add28~2                         ; 2       ;
; clk                                                  ; 1       ;
; moving_snake:U3|i[3]~17                              ; 1       ;
; moving_snake:U3|reg_y13[10]~4                        ; 1       ;
; moving_snake:U3|reg_y12[10]~5                        ; 1       ;
; moving_snake:U3|reg_x11[0]~5                         ; 1       ;
; moving_snake:U3|reg_x10[9]~4                         ; 1       ;
; moving_snake:U3|reg_x9[10]~4                         ; 1       ;
; moving_snake:U3|reg_x7[4]~4                          ; 1       ;
; moving_snake:U3|reg_x6[5]~4                          ; 1       ;
; moving_snake:U3|reg_x5[4]~4                          ; 1       ;
; moving_snake:U3|reg_x4[10]~3                         ; 1       ;
; moving_snake:U3|reg_y14[9]~4                         ; 1       ;
; moving_snake:U3|count2~9                             ; 1       ;
; moving_snake:U3|count2~8                             ; 1       ;
; moving_snake:U3|count2~7                             ; 1       ;
; moving_snake:U3|count2~6                             ; 1       ;
; moving_snake:U3|count2~5                             ; 1       ;
; moving_snake:U3|count2~4                             ; 1       ;
; moving_snake:U3|count2~3                             ; 1       ;
; moving_snake:U3|count2~2                             ; 1       ;
; moving_snake:U3|count2~1                             ; 1       ;
; moving_snake:U3|count2~0                             ; 1       ;
; moving_snake:U3|Equal2~2                             ; 1       ;
; moving_snake:U3|Equal2~1                             ; 1       ;
; moving_snake:U3|Equal2~0                             ; 1       ;
; moving_snake:U3|Equal0~6                             ; 1       ;
; moving_snake:U3|Equal0~5                             ; 1       ;
; moving_snake:U3|Equal0~4                             ; 1       ;
; moving_snake:U3|Equal0~3                             ; 1       ;
; moving_snake:U3|Equal0~2                             ; 1       ;
; moving_snake:U3|Equal0~1                             ; 1       ;
; moving_snake:U3|Equal0~0                             ; 1       ;
; moving_snake:U3|Equal1~2                             ; 1       ;
; moving_snake:U3|Equal1~1                             ; 1       ;
; moving_snake:U3|Equal1~0                             ; 1       ;
; moving_snake:U3|count~7                              ; 1       ;
; moving_snake:U3|count~6                              ; 1       ;
; moving_snake:U3|count~5                              ; 1       ;
; moving_snake:U3|count~4                              ; 1       ;
; moving_snake:U3|count~3                              ; 1       ;
; moving_snake:U3|count~2                              ; 1       ;
; moving_snake:U3|count~1                              ; 1       ;
; moving_snake:U3|count~0                              ; 1       ;
; over_vga_control_module:U12|m~7                      ; 1       ;
; over_vga_control_module:U12|m~6                      ; 1       ;
; over_vga_control_module:U12|m~5                      ; 1       ;
; over_vga_control_module:U12|m~4                      ; 1       ;
; over_vga_control_module:U12|m~3                      ; 1       ;
; over_vga_control_module:U12|m~2                      ; 1       ;
; over_vga_control_module:U12|m~1                      ; 1       ;
; ready_vga_control_module:U6|m~7                      ; 1       ;
; ready_vga_control_module:U6|m~6                      ; 1       ;
; ready_vga_control_module:U6|m~5                      ; 1       ;
; ready_vga_control_module:U6|m~4                      ; 1       ;
; ready_vga_control_module:U6|m~3                      ; 1       ;
; ready_vga_control_module:U6|m~2                      ; 1       ;
; ready_vga_control_module:U6|m~1                      ; 1       ;
; ready_vga_control_module:U6|m~0                      ; 1       ;
; moving_snake:U3|Selector286~0                        ; 1       ;
; moving_snake:U3|Selector285~0                        ; 1       ;
; moving_snake:U3|Selector284~0                        ; 1       ;
; moving_snake:U3|Selector283~0                        ; 1       ;
; moving_snake:U3|Selector282~0                        ; 1       ;
; moving_snake:U3|Selector281~0                        ; 1       ;
; moving_snake:U3|Selector280~0                        ; 1       ;
; moving_snake:U3|Selector279~0                        ; 1       ;
; moving_snake:U3|Selector278~0                        ; 1       ;
; moving_snake:U3|Selector277~0                        ; 1       ;
; moving_snake:U3|Selector275~0                        ; 1       ;
; moving_snake:U3|Selector274~0                        ; 1       ;
; moving_snake:U3|Selector273~0                        ; 1       ;
; moving_snake:U3|Selector272~0                        ; 1       ;
; moving_snake:U3|Selector271~0                        ; 1       ;
; moving_snake:U3|Selector270~0                        ; 1       ;
; moving_snake:U3|Selector269~0                        ; 1       ;
; moving_snake:U3|Selector268~0                        ; 1       ;
; moving_snake:U3|Selector267~0                        ; 1       ;
; moving_snake:U3|reg_y13[10]~2                        ; 1       ;
; moving_snake:U3|Selector266~0                        ; 1       ;
; moving_snake:U3|Selector264~0                        ; 1       ;
; moving_snake:U3|Selector263~0                        ; 1       ;
; moving_snake:U3|Selector262~0                        ; 1       ;
; moving_snake:U3|Selector261~0                        ; 1       ;
; moving_snake:U3|Selector260~0                        ; 1       ;
; moving_snake:U3|Selector259~0                        ; 1       ;
; moving_snake:U3|Selector258~0                        ; 1       ;
; moving_snake:U3|Selector257~0                        ; 1       ;
; moving_snake:U3|Selector256~0                        ; 1       ;
; moving_snake:U3|Selector255~0                        ; 1       ;
; moving_snake:U3|Selector253~0                        ; 1       ;
; moving_snake:U3|Selector252~0                        ; 1       ;
; moving_snake:U3|Selector251~0                        ; 1       ;
; moving_snake:U3|Selector250~0                        ; 1       ;
; moving_snake:U3|Selector249~0                        ; 1       ;
; moving_snake:U3|Selector248~0                        ; 1       ;
; moving_snake:U3|Selector247~0                        ; 1       ;
; moving_snake:U3|Selector246~0                        ; 1       ;
; moving_snake:U3|Selector245~0                        ; 1       ;
; moving_snake:U3|reg_y12[10]~2                        ; 1       ;
; moving_snake:U3|Selector244~0                        ; 1       ;
; moving_snake:U3|Selector330~0                        ; 1       ;
; moving_snake:U3|Selector329~0                        ; 1       ;
; moving_snake:U3|Selector328~0                        ; 1       ;
; moving_snake:U3|Selector327~0                        ; 1       ;
; moving_snake:U3|Selector326~0                        ; 1       ;
; moving_snake:U3|Selector325~0                        ; 1       ;
; moving_snake:U3|Selector324~0                        ; 1       ;
; moving_snake:U3|Selector323~0                        ; 1       ;
; moving_snake:U3|Selector322~0                        ; 1       ;
; moving_snake:U3|Selector321~0                        ; 1       ;
; moving_snake:U3|Selector319~0                        ; 1       ;
; moving_snake:U3|Selector318~0                        ; 1       ;
; moving_snake:U3|Selector317~0                        ; 1       ;
; moving_snake:U3|Selector316~0                        ; 1       ;
; moving_snake:U3|Selector315~0                        ; 1       ;
; moving_snake:U3|Selector314~0                        ; 1       ;
; moving_snake:U3|Selector313~0                        ; 1       ;
; moving_snake:U3|Selector312~0                        ; 1       ;
; moving_snake:U3|Selector311~0                        ; 1       ;
; moving_snake:U3|reg_y15[6]~0                         ; 1       ;
; moving_snake:U3|Selector310~0                        ; 1       ;
; moving_snake:U3|Selector242~0                        ; 1       ;
; moving_snake:U3|Selector241~0                        ; 1       ;
; moving_snake:U3|Selector240~0                        ; 1       ;
; moving_snake:U3|Selector239~0                        ; 1       ;
; moving_snake:U3|Selector238~0                        ; 1       ;
; moving_snake:U3|Selector237~0                        ; 1       ;
; moving_snake:U3|Selector236~0                        ; 1       ;
; moving_snake:U3|Selector235~0                        ; 1       ;
; moving_snake:U3|Selector234~0                        ; 1       ;
; moving_snake:U3|Selector233~0                        ; 1       ;
; moving_snake:U3|Selector231~0                        ; 1       ;
; moving_snake:U3|Selector230~0                        ; 1       ;
; moving_snake:U3|Selector229~0                        ; 1       ;
; moving_snake:U3|Selector228~0                        ; 1       ;
; moving_snake:U3|Selector227~0                        ; 1       ;
; moving_snake:U3|Selector226~0                        ; 1       ;
; moving_snake:U3|Selector225~0                        ; 1       ;
; moving_snake:U3|Selector224~0                        ; 1       ;
; moving_snake:U3|Selector223~0                        ; 1       ;
; moving_snake:U3|reg_x11[0]~3                         ; 1       ;
; moving_snake:U3|Selector222~0                        ; 1       ;
; moving_snake:U3|Selector220~0                        ; 1       ;
; moving_snake:U3|Selector219~0                        ; 1       ;
; moving_snake:U3|Selector218~0                        ; 1       ;
; moving_snake:U3|Selector217~0                        ; 1       ;
; moving_snake:U3|Selector216~0                        ; 1       ;
; moving_snake:U3|Selector215~0                        ; 1       ;
; moving_snake:U3|Selector214~0                        ; 1       ;
; moving_snake:U3|Selector213~0                        ; 1       ;
; moving_snake:U3|Selector212~0                        ; 1       ;
; moving_snake:U3|Selector211~0                        ; 1       ;
; moving_snake:U3|Selector209~0                        ; 1       ;
; moving_snake:U3|Selector208~0                        ; 1       ;
; moving_snake:U3|Selector207~0                        ; 1       ;
; moving_snake:U3|Selector206~0                        ; 1       ;
; moving_snake:U3|Selector205~0                        ; 1       ;
; moving_snake:U3|Selector204~0                        ; 1       ;
; moving_snake:U3|Selector203~0                        ; 1       ;
; moving_snake:U3|Selector202~0                        ; 1       ;
; moving_snake:U3|Selector201~0                        ; 1       ;
; moving_snake:U3|reg_x10[9]~2                         ; 1       ;
; moving_snake:U3|Selector200~0                        ; 1       ;
; moving_snake:U3|Selector198~0                        ; 1       ;
; moving_snake:U3|Selector197~0                        ; 1       ;
; moving_snake:U3|Selector196~0                        ; 1       ;
; moving_snake:U3|Selector195~0                        ; 1       ;
; moving_snake:U3|Selector194~0                        ; 1       ;
; moving_snake:U3|Selector193~0                        ; 1       ;
; moving_snake:U3|Selector192~0                        ; 1       ;
; moving_snake:U3|Selector191~0                        ; 1       ;
+------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                   ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; over_rom:U13|altsyncram:altsyncram_component|altsyncram_kmb1:auto_generated|ALTSYNCRAM ; M4K  ; ROM  ; Single Clock ; 128          ; 256          ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 128                         ; 256                         ; --                          ; --                          ; 32768               ; 8    ; ../snake_vga_test/over/over.mif ; M4K_X11_Y16, M4K_X11_Y17, M4K_X11_Y18, M4K_X27_Y17, M4K_X11_Y14, M4K_X11_Y15, M4K_X27_Y18, M4K_X27_Y14                                                                                   ;
; ready_rom:U7|altsyncram:altsyncram_component|altsyncram_tl91:auto_generated|ALTSYNCRAM ; M4K  ; ROM  ; Single Clock ; 256          ; 256          ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 256                         ; 256                         ; --                          ; --                          ; 65536               ; 15   ; ready.mif                       ; M4K_X11_Y11, M4K_X11_Y1, M4K_X11_Y3, M4K_X11_Y5, M4K_X27_Y9, M4K_X27_Y12, M4K_X27_Y11, M4K_X27_Y13, M4K_X27_Y5, M4K_X27_Y6, M4K_X27_Y8, M4K_X11_Y6, M4K_X27_Y4, M4K_X27_Y10, M4K_X27_Y14 ;
; win_rom:U10|altsyncram:altsyncram_component|altsyncram_mf91:auto_generated|ALTSYNCRAM  ; M4K  ; ROM  ; Single Clock ; 256          ; 256          ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 256                         ; 256                         ; --                          ; --                          ; 65536               ; 15   ; win.mif                         ; M4K_X11_Y4, M4K_X11_Y10, M4K_X11_Y8, M4K_X27_Y1, M4K_X27_Y3, M4K_X27_Y2, M4K_X27_Y7, M4K_X27_Y15, M4K_X27_Y16, M4K_X11_Y12, M4K_X11_Y13, M4K_X11_Y2, M4K_X11_Y9, M4K_X11_Y7, M4K_X11_Y11 ;
+----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 4,626 / 26,052 ( 18 % ) ;
; C16 interconnects          ; 21 / 1,156 ( 2 % )      ;
; C4 interconnects           ; 2,434 / 17,952 ( 14 % ) ;
; Direct links               ; 430 / 26,052 ( 2 % )    ;
; Global clocks              ; 2 / 8 ( 25 % )          ;
; Local interconnects        ; 1,088 / 8,256 ( 13 % )  ;
; R24 interconnects          ; 51 / 1,020 ( 5 % )      ;
; R4 interconnects           ; 2,904 / 22,440 ( 13 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.45) ; Number of LABs  (Total = 194) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 4                             ;
; 5                                           ; 0                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 12                            ;
; 11                                          ; 12                            ;
; 12                                          ; 4                             ;
; 13                                          ; 4                             ;
; 14                                          ; 9                             ;
; 15                                          ; 22                            ;
; 16                                          ; 108                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.39) ; Number of LABs  (Total = 194) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 101                           ;
; 1 Clock                            ; 101                           ;
; 1 Clock enable                     ; 34                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 31                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.58) ; Number of LABs  (Total = 194) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 16                            ;
; 2                                            ; 7                             ;
; 3                                            ; 5                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 5                             ;
; 7                                            ; 10                            ;
; 8                                            ; 4                             ;
; 9                                            ; 18                            ;
; 10                                           ; 7                             ;
; 11                                           ; 14                            ;
; 12                                           ; 6                             ;
; 13                                           ; 3                             ;
; 14                                           ; 8                             ;
; 15                                           ; 30                            ;
; 16                                           ; 6                             ;
; 17                                           ; 5                             ;
; 18                                           ; 9                             ;
; 19                                           ; 5                             ;
; 20                                           ; 7                             ;
; 21                                           ; 5                             ;
; 22                                           ; 5                             ;
; 23                                           ; 1                             ;
; 24                                           ; 3                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.60) ; Number of LABs  (Total = 194) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 45                            ;
; 2                                               ; 5                             ;
; 3                                               ; 9                             ;
; 4                                               ; 10                            ;
; 5                                               ; 13                            ;
; 6                                               ; 37                            ;
; 7                                               ; 7                             ;
; 8                                               ; 8                             ;
; 9                                               ; 4                             ;
; 10                                              ; 14                            ;
; 11                                              ; 8                             ;
; 12                                              ; 4                             ;
; 13                                              ; 3                             ;
; 14                                              ; 4                             ;
; 15                                              ; 16                            ;
; 16                                              ; 7                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.72) ; Number of LABs  (Total = 194) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 4                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 2                             ;
; 18                                           ; 2                             ;
; 19                                           ; 8                             ;
; 20                                           ; 14                            ;
; 21                                           ; 5                             ;
; 22                                           ; 4                             ;
; 23                                           ; 9                             ;
; 24                                           ; 5                             ;
; 25                                           ; 5                             ;
; 26                                           ; 8                             ;
; 27                                           ; 11                            ;
; 28                                           ; 2                             ;
; 29                                           ; 10                            ;
; 30                                           ; 46                            ;
; 31                                           ; 5                             ;
; 32                                           ; 15                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Nov 08 22:55:59 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off snake_vga_test -c snake_vga_test
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C8Q208C8 for design "snake_vga_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_module:U0|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_module:U0|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208C8 is compatible
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 108
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'snake_vga_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll_module:U0|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rst_n (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 6 output pins without output pin load capacitance assignment
    Info (306007): Pin "Red_Sig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Green_Sig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Blue_Sig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HSYNC_Sig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VSYNC_Sig" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "buzz" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 380 megabytes
    Info: Processing ended: Sat Nov 08 22:56:11 2014
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:10


