# 1
```
因为需要原子地完成恢复权限等级、恢复中断使能状态、跳转至异常返回目标等多个操作
```
# 2
```
异常处理准备过程:记录被异常打断的指令的地址EPTR存放位置不同，loongarch位于CSR.ERA，x86用栈存放CS和EIP组合。
确定异常来源:X86由硬件进行异常和中断号的查询，根据编号查询预设好的中断描述符表（Interrupt Descriptor Table，简称IDT），得到不同异常处理的入口地址，并将CS/EIP等压栈。
LoongArch将不同的异常进行编号，其异常处理程序入口地址采用“入口页号与页内偏移进行按位逻辑或”的计算方式，入口页号通过CSR.EENTRY配置，每个普通异常处理程序入口页内偏移是其异常编号乘以一个可配置间隔（通过CSR.ECFG的VS域配置）。

```
# 3
```
精确异常:发生任何异常时，被异常打断的指令之前的所有指令都执行完，而该指令之后的所有指令都像没执行一样。
非精确异常:不能保证被异常打断的指令之前的所有指令都被执行完。提高性能，但是可能造成数据损失。
如:alpha架构会发生浮点非精确异常。
```
# 4
```
512
```
# 5
```C
void TLBR;
void translate;
struct TBL{
	struct asid ASID;
	struct vppn VPPN;
	struct p P;
	struct g G;
	struct e E;
}t;
int translate(struct TBL t){
	struct TBL vt;
	if(t->E==1){
		if(vt->VPPN!=t->VPPN && vt->VPPN!=t->VPPN){
		
			TLBR();
		}
		if(vt->VPPN==t){
		;}
		else{
			return 1;
		}	
	}
	else{
		return 0;
	}
}

```