---

title: 模拟与数字电路期中复习
comments: true
toc: true
cover: http://home.ustc.edu.cn/~lay_sn1987a/wallpaper6.jpg
categories:
  - 数字电路
tags:
  - 专业课
  - 模拟与数字电路
abbrlink: 15234
date: 2021-11-5 23:42:30

---

# 模拟与数字电路

[TOC]



## 2021Fall 11.11 模拟与数字电路期中考试

主要内容：

1. 数字逻辑概论:
   1. 数值转换
   2. 二进制数的算术运算
   
2. 逻辑代数&HDL基础
   1. 反演规则
   2. 对偶规则
   3. 最大项/最小项
   4. 表达式化简
      1. 直接化简
      2. 卡诺图
   5. 逻辑函数表示方法之间的转换
      1. 真值表
      2. 表达式
      3. 逻辑图
      4. 波形图
   
3. 逻辑门电路

4. 组合逻辑电路/PLD✨

5. 锁存器和触发器✨

6. 时序逻辑电路（仅包含同步时序电路）✨

   <p>信号——数字部分；周期性；占空比：高电平占周期的百分比</p>

## 进制

### 进制：Binary	Octal	Hexadecimal（0x）

二进制转换：“误差不大于$2^{-n}$” <=> “精确到小数点第n位”

第n位“四舍五入”即可

二进制的算术运算：补码=原码取反+1；补码表示范围$-2^{n-1}~2^{n-1}-1$

补码转原码：从右往左找到第一个‘1’，将这个1之前的取反，该数字和之后的保持原值即可。
$$
(X+Y)_补=(X)_补+(Y)_补
$$

$$
(X-Y)_补=(X)_补-\overline{(Y)_补}+1
$$

溢出：运算结果超出补码的表示范围

​		出现场合：同号相加，异号相减———>判断结果是否正确（是否溢出）：判断计算过程中符号位和次高位的进位情况，当且仅当符号位有进位且次高位无进位时计算结果溢出。

溢出解决方案---符号拓展：通过利用两个或多个符号位，初始统一置0或1，最终结果看第一位的状态。

### <strong>BCD码</strong>（无特殊说明BCD码均指8421码）

有权码：8421码，5421码，2421码（数字代表各位的权重）

无权码：余3码，余3循环码

余3循环码：（0~9）

| 数值      | 0    | 1    | 2    | 3    | 4    | 5    | 6    | 7    | 8    | 9    |
| --------- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| 余3循环码 | 0010 | 0110 | 0111 | 0101 | 0100 | 1100 | 1101 | 1111 | 1110 | 1010 |

### 格雷码

编码顺序依次变化时，相邻代码有且仅有一位不同，最大和最小之间也差一位，也称循环码（余3循环码也满足该条件）（0~15）

格雷码——>二进制码转化：从最高位到最低位依次相加

| 数值     | 0    | 1    | 2    | 3    | 4    | 5    | 6    | 7    | 8    | 9    | A    | B    | C    | D    | E    | F    |
| -------- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| 格雷码   | 0000 | 0001 | 0011 | 0010 | 0110 | 0111 | 0101 | 0100 | 1100 | 1101 | 1111 | 1110 | 1010 | 1011 | 1001 | 1000 |
| 二进制码 | 0000 | 0001 | 0010 | 0011 | 0100 | 0101 | 0110 | 0111 | 1000 | 1001 | 1010 | 1011 | 1100 | 1101 | 1110 | 1111 |

### 进制转换：

1. 任意进制->十进制：按位权展开后相加
   $$
   (N)_R=\sum_{i=-m}^{n-1}k_i*R^i
   $$

​		2.十进制->任意进制：

​				整数部分：辗转除基取余，先得较低有效位



​				小数部分：辗转乘积取整，先得最高有效位

## 逻辑代数

### 基本定律：

- 交换律	A* B=B *A;	A+B=B+A;
- 结合律    A(BC)=(AB)C;     A+(B+C)=(A+B)+C;
- 分配律    A(B+C)=AB+AC;     A+BC=(A+B)(A+C);
- 吸收律    A+A*B=A;     A*(A+B)=A;
- 反演律    $\overline{A+B}=\overline {A}*\overline {B}$ ;      $\OVERLINE{AB}=\overline{A}+\overline[B];$

代入规则:在任一逻辑恒等式中,若以一个逻辑表达式代替恒等式两边所有出现的某一变量,则所得表达式依然成立.利用该结论可以把上述定律推广到n元的情况,即反演律可以写成:
$$
\overline{A_1*A_2*...*A_n}=\overline{A_1}+\overline{A_2}+...+\overline{A_n}
$$

$$
\overline{A_1+A_2+...+A_n}=\overline{A_1}*\overline{A_2}*...*\overline{A_n}
$$

### 反演和对偶

反演规则:对于任意表达式Y,将所有表达式中的'*'和'+'互换,将所有的'0'与'1'互换,把逻辑变量取反.

对偶规则:对于任意表达式Y,将所有表达式中的'*'和'+'互换,但不改变所有的'0'与'1'互换和逻辑变量.

利用对偶规则可以对上述基本定律进行拓展.

### 逻辑表达式

对于一个逻辑函数,有多个逻辑表达式:(下以/AB+A/C为例)

- 与或式------/AB+A/C;
- 或与式------(A+/B)*(/A+C)
- 与非-与非式------/(/(/AB)/(A/C))---------最简与或式求两次反
- 或非-或非式------/((/A+B)+/(/A+/C))------最简或与式求两次反
- 与或非式------/(/A/B+AC)----------先求/Y的最简与或式,然后求反

### 最小项与最大项

<strong>最小项</strong>:包含全部输入变量的乘积项,每个变量均以自身变量或反变量出现一次.对于n变量逻辑函数,共有2^n个最小项,记为mi,其中i为最小项的编号[1].

[1]编号:编号方法:原变量和反变量分别带表1和0,带入逻辑表达式得到的二进制数对应的十进制数记为编号i.

对于任意一个最小项,有且仅有一组变量使得mi=1成立,且对于不同的i,对应不同的变量;

全体最小项的并恒等于1;

任意两个最小项的交恒等于0;

<strong>最大项</strong>:包含全部输入变量的或项,每个变量均以自身变量或反变量出现一次.对于n变量逻辑函数,共有2^n个最大项,记为Mi,其中i为最大项的编号[2].

[2]编号:编号方法:原变量和反变量分别带表1和0,带入逻辑表达式得到的二进制数取反对应的十进制数记为编号i.

性质可以和最小项类似

最大项和最小项的关系:
$$
\overline{M_i}=m_i;   M_i=\overline{m_i}
$$

### 卡诺图

卡诺图通常用在逻辑变量在5以内的情况.

卡诺图物理上相邻的逻辑变量在逻辑上相邻(上下相邻,左右相邻,,循环相邻,对角不相邻)-----循环码

无关项x:不允许或不可能出现的最小项/对应的函数值是任意值.

<strong>***卡诺图化简逻辑表达式***</strong>

**规范作图：**

- **00 01 11 10顺序**
- **注明各个逻辑变量名称**
- **画圈标记---写对应表达式** 
- **最简或与式----圈0取反**
- **圈0取反后不一定是原问题的最简与或式.**(?)

## 逻辑门电路

PMOS:高电平不导通,低电平导通.不能接地

NMOS:高电平导通,低电平不导通,不能接高电平

非门:2个CMOS;与非门/或非门:4个CMOS;与门/或门:6个COMS

## 组合逻辑电路

定义:对于一个逻辑电路,在任何一个时刻的输出状态只与输入状态有关,与电路自身状态无关.

电路功能分析思路:

1. 根据输入输出写出各级逻辑表达式,直到输入和输出信号的逻辑表达式;
2. 将各个逻辑表达式化简和变换得到最简表达式;
3. 根据表达式列出真值表;
4. 根据真值表和最简逻辑表达式对组合逻辑电路进行分析,最后确定其功能.

组合逻辑电路设计过程

1. 明确实际问题的逻辑功能,确定输入输出和表示符号;
2. 根据对电路逻辑功能的要求写出真值表;
3. 利用真值表得出逻辑表达式并进程化简变换;(卡诺图)
4. 利用得到的逻辑表达式画出电路图.

画波形图要点:	画出原题的波形,画出时钟信号的边缘的虚线...

### 典型组合逻辑电路

#### **编码器**

优先编码器CD4532:		8信号输入3信号输出;	输入输出均以高电平有效;	EI/EO:输入/输出使能端,均高电平有效,否则输出端均为低电平,EI为低电平时GS,EO必定是低电平, EI是1且输入均为低电平时EO输出为1,可以用于连接下一编码器的使能输入端````````````	;	GS:编码工作状态:EI是一且至少有一个高电平输入(表明正在工作)时为1;	优先级:I7>I6>...>I0.



#### **译码器**

74x138/74x139		输入输出低电平有效		E_3高电平有效

![img](https://bkimg.cdn.bcebos.com/pic/e61190ef76c6a7eff649c979fdfaaf51f3de6605?x-bce-process=image/watermark,image_d2F0ZXIvYmFpa2U4MA==,g_7,xp_5,yp_5/format,f_auto)

#### **数据分配器**

#### **数据选择器**

#### **数值比较器**

#### **基本算术电路**

- **半加器**
- **全加器**
- **多位数加法器(串行进位加法器/超前进位加法器)**

### PLD

分类

- PROM 或阵列可编程逻辑
- PLA 与或阵列均可编程逻辑
- PAL与阵列可编程逻辑

## 锁存器和触发器

细节:

- 相对于锁存器,触发器的不同在于沿时钟边沿触发
- 画图时时钟信号小三角;上升沿一般用CP表示;下降沿/CP;有圆圈通常表示下降沿触发.

激励方程:
$$
SR ff:Q^{n+1}=S+\overline RQ^n(SR=0)
$$

$$
Dff: Q^{n+1}=D
$$

$$
JKff:Q^{n+1}=J\overline {Q^n}+\overline KQ^n
$$

## 时序逻辑电路

### 时序逻辑电路分析

Mealy型:输出是当前状态和输入的函数

Moore型:输出是当前状态的函数

分析思路

1. 根据逻辑图写出逻辑方程
   1. 输出方程(判断Mealy/Moore)
   2. 激励方程:每个触发器的输入驱动方程(J/K=...)
   3. 状态方程:激励方程代入触发器的特征方程得到(Q(n-1)=...)
2. 列出状态表_根据mealy/moore型画出对应的表----->画出状态图(图例!)/时序图
3. 最后确定电路的逻辑功能

### 时序逻辑电路设计

1.  给定逻辑功能的要求（文字描述或者是波形图），

2. 求相应的逻辑电路

3.  设计的一般步骤

4.  建立原始状态图（状态可以用易懂或易写的方式表示）和原始状态表

5.  状态化简（在面对同输入得到同输出和同次态NS的现

   Q	态是等价的)

6.  状态编码

7.  求状态方程和输出方程

8.  检查自启动

9.  选择触发器类型，求激励方程（激励表或其他方法）

10.  画出逻辑图

11. 尽量要求自己设计同步时序电路，因为后面在写verilog的时候一般都用统一的时钟

12. 另外异步时序电路输出信号质量差，工作速度低

