Fitter report for FFT
Wed Apr 28 23:04:06 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Apr 28 23:04:06 2021       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; FFT                                         ;
; Top-level Entity Name           ; FFT64                                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 584 / 32,070 ( 2 % )                        ;
; Total registers                 ; 912                                         ;
; Total pins                      ; 68 / 457 ( 15 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,536 / 4,065,280 ( < 1 % )                 ;
; Total RAM Blocks                ; 2 / 397 ( < 1 % )                           ;
; Total DSP Blocks                ; 10 / 87 ( 11 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                   ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                 ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clock~inputCLKENA0                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                  ;                  ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[0]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[1]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[2]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[3]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[4]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[5]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[6]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[7]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[8]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[9]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[10]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[11]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[12]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[13]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[14]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[15]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[0]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[1]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[2]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[3]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[4]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[5]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[6]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[7]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[8]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[9]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[10]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[11]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[12]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[13]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[14]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[15]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU1|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU1|bf2_count[0]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|tw_addr[0]                                                                                                           ; AX               ;                       ;
; SdfUnit:SU1|bf2_count[0]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|bf2_count[0]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU1|bf2_count[1]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|tw_addr[0]                                                                                                           ; AX               ;                       ;
; SdfUnit:SU1|bf2_count[1]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|bf2_count[1]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU1|bf2_count[2]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|tw_addr[0]                                                                                                           ; AX               ;                       ;
; SdfUnit:SU1|bf2_count[2]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|bf2_count[2]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU1|bf2_count[3]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|tw_addr[0]                                                                                                           ; AX               ;                       ;
; SdfUnit:SU1|bf2_count[3]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|bf2_count[3]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU1|bf2_count[4]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|tw_addr[0]                                                                                                           ; AY               ;                       ;
; SdfUnit:SU1|bf2_count[4]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|bf2_count[4]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU1|bf2_count[5]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|tw_addr[0]                                                                                                           ; AY               ;                       ;
; SdfUnit:SU1|bf2_count[5]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU1|bf2_count[5]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[0]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[0]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[1]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[1]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[2]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[2]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[3]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[3]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[4]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[4]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[5]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[5]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[6]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[6]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[7]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[7]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[8]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[8]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[9]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[9]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[10]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[10]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[11]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[11]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[12]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[12]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[13]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[13]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[14]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[14]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult1~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[15]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_im[15]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult3~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[0]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[0]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[0]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[1]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[1]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[1]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[2]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[2]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[2]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[3]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[3]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[3]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[4]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[4]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[4]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[5]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[5]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[5]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[6]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[6]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[6]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[7]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[7]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[7]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[8]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[8]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[8]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[9]                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[9]                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                                     ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[9]~_Duplicate_1                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[10]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[10]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[10]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[11]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[11]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[11]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[12]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[12]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[12]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[13]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[13]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[13]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[14]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[14]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[14]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[15]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult0~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[15]                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                                    ; Q                ;                       ;
; SdfUnit:SU2|Twiddle:TW|ff_re[15]~_Duplicate_1                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|Multiply:MU|Mult2~8                                                                                                  ; AX               ;                       ;
; SdfUnit:SU2|bf2_count[0]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|tw_addr[0]                                                                                                           ; AX               ;                       ;
; SdfUnit:SU2|bf2_count[0]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|bf2_count[0]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU2|bf2_count[1]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|tw_addr[0]                                                                                                           ; AX               ;                       ;
; SdfUnit:SU2|bf2_count[1]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|bf2_count[1]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU2|bf2_count[2]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|tw_addr[0]                                                                                                           ; AY               ;                       ;
; SdfUnit:SU2|bf2_count[2]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|bf2_count[2]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU2|bf2_count[3]                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|tw_addr[0]                                                                                                           ; AY               ;                       ;
; SdfUnit:SU2|bf2_count[3]                                                                                               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; SdfUnit:SU2|bf2_count[3]~_Duplicate_1                                                                                            ; Q                ;                       ;
; SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_d0v:auto_generated|cntr_djf:cntr1|counter_reg_bit[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_d0v:auto_generated|cntr_djf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_d0v:auto_generated|cntr_djf:cntr1|counter_reg_bit[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_d0v:auto_generated|cntr_djf:cntr1|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1|counter_reg_bit[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1|counter_reg_bit[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; SdfUnit:SU1|bf1_count[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf1_count[0]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf1_count[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf1_count[5]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf1_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf1_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[0]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[1]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[2]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[3]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[4]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[5]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[6]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[6]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[7]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[7]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[9]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[9]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[10]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[11]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[11]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[12]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[12]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[13]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[13]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[14]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[14]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_do_im[15]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_im[15]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[0]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[2]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[4]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[6]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[6]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[7]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[7]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[8]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[8]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[9]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[9]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[10]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[12]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[12]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_do_re[13]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_do_re[13]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU1|bf2_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU1|bf2_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][3]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][3]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][14]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][14]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[7][14]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[7][14]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU2|DelayBuffer:DB2|buf_im[3][0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|DelayBuffer:DB2|buf_im[3][0]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf1_count[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf1_count[2]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf1_count[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf1_count[4]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf1_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf1_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; SdfUnit:SU2|bf2_do_im[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_im[0]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_im[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_im[2]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_im[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_im[10]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|bf2_do_im[11]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_im[11]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|bf2_do_im[13]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_im[13]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|bf2_do_im[14]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_im[14]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[0]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[3]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[4]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[5]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[5]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[6]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[6]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[8]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[8]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[9]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[9]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[10]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[10]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[11]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[11]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[12]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[12]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[13]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[13]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|bf2_do_re[15]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|bf2_do_re[15]~DUPLICATE                                                                                              ;                  ;                       ;
; SdfUnit:SU2|di_count[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|di_count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; SdfUnit:SU2|di_count[1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|di_count[1]~DUPLICATE                                                                                                ;                  ;                       ;
; SdfUnit:SU2|mu_do_en                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU2|mu_do_en~DUPLICATE                                                                                                   ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][0]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][13]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB1|buf_im[1][13]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][5]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][5]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][9]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][9]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][11]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][11]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][12]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][12]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][15]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][15]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][1]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][3]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][3]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][4]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][4]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][6]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][6]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][10]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][10]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][11]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][11]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][14]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_im[0][14]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_re[0][1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_re[0][1]~DUPLICATE                                                                               ;                  ;                       ;
; SdfUnit:SU3|DelayBuffer:DB2|buf_re[0][12]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|DelayBuffer:DB2|buf_re[0][12]~DUPLICATE                                                                              ;                  ;                       ;
; SdfUnit:SU3|bf1_count[1]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|bf1_count[1]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU3|bf1_count[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|bf1_count[3]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU3|bf1_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|bf1_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; SdfUnit:SU3|bf2_count[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|bf2_count[0]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU3|bf2_count[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|bf2_count[2]~DUPLICATE                                                                                               ;                  ;                       ;
; SdfUnit:SU3|bf2_sp_en                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|bf2_sp_en~DUPLICATE                                                                                                  ;                  ;                       ;
; SdfUnit:SU3|di_count[0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|di_count[0]~DUPLICATE                                                                                                ;                  ;                       ;
; SdfUnit:SU3|di_count[3]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SdfUnit:SU3|di_count[3]~DUPLICATE                                                                                                ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2045 ) ; 0.00 % ( 0 / 2045 )        ; 0.00 % ( 0 / 2045 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2045 ) ; 0.00 % ( 0 / 2045 )        ; 0.00 % ( 0 / 2045 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2045 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/jeff/Documents/GitHub/FFT/R22SDF/output_files/FFT.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 584 / 32,070        ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 584                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 696 / 32,070        ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 205                 ;       ;
;         [b] ALMs used for LUT logic                         ; 282                 ;       ;
;         [c] ALMs used for registers                         ; 209                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 122 / 32,070        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 32,070         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                   ;       ;
;         [c] Due to LAB input limits                         ; 9                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 114 / 3,207         ; 4 %   ;
;     -- Logic LABs                                           ; 114                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 943                 ;       ;
;     -- 7 input functions                                    ; 0                   ;       ;
;     -- 6 input functions                                    ; 70                  ;       ;
;     -- 5 input functions                                    ; 25                  ;       ;
;     -- 4 input functions                                    ; 120                 ;       ;
;     -- <=3 input functions                                  ; 728                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 189                 ;       ;
;                                                             ;                     ;       ;
; Dedicated logic registers                                   ; 912                 ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 827 / 64,140        ; 1 %   ;
;         -- Secondary logic registers                        ; 85 / 64,140         ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 827                 ;       ;
;         -- Routing optimization registers                   ; 85                  ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 68 / 457            ; 15 %  ;
;     -- Clock pins                                           ; 2 / 8               ; 25 %  ;
;     -- Dedicated input pins                                 ; 0 / 21              ; 0 %   ;
;                                                             ;                     ;       ;
; Hard processor system peripheral utilization                ;                     ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )       ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )       ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )       ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )       ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )       ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )       ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )       ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )       ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )       ;       ;
;                                                             ;                     ;       ;
; M10K blocks                                                 ; 2 / 397             ; < 1 % ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 1,536 / 4,065,280   ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280  ; < 1 % ;
;                                                             ;                     ;       ;
; Total DSP Blocks                                            ; 10 / 87             ; 11 %  ;
;                                                             ;                     ;       ;
; Fractional PLLs                                             ; 0 / 6               ; 0 %   ;
; Global signals                                              ; 1                   ;       ;
;     -- Global clocks                                        ; 1 / 16              ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66              ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100             ; 0 %   ;
; JTAGs                                                       ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.6% / 0.5% / 0.6%  ;       ;
; Peak interconnect usage (total/H/V)                         ; 9.4% / 9.5% / 11.6% ;       ;
; Maximum fan-out                                             ; 926                 ;       ;
; Highest non-global fan-out                                  ; 89                  ;       ;
; Total fan-out                                               ; 6076                ;       ;
; Average fan-out                                             ; 2.77                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 584 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 584                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 696 / 32070 ( 2 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 205                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 282                   ; 0                              ;
;         [c] ALMs used for registers                         ; 209                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 122 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 9                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 114 / 3207 ( 4 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 114                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 943                   ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 70                    ; 0                              ;
;     -- 5 input functions                                    ; 25                    ; 0                              ;
;     -- 4 input functions                                    ; 120                   ; 0                              ;
;     -- <=3 input functions                                  ; 728                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 189                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 827 / 64140 ( 1 % )   ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 85 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 827                   ; 0                              ;
;         -- Routing optimization registers                   ; 85                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 68                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 1536                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 10 / 87 ( 11 % )      ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 6694                  ; 0                              ;
;     -- Registered Connections                               ; 2794                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 35                    ; 0                              ;
;     -- Output Ports                                         ; 33                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clock     ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 926                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_en     ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[0]  ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[10] ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[11] ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[12] ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[13] ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[14] ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[15] ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[1]  ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[2]  ; AK27  ; 4A       ; 80           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[3]  ; V18   ; 4A       ; 80           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[4]  ; AH23  ; 4A       ; 70           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[5]  ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[6]  ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[7]  ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[8]  ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_im[9]  ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[0]  ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[10] ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[11] ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[12] ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[13] ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[14] ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[15] ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[1]  ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[2]  ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[3]  ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[4]  ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[5]  ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[6]  ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[7]  ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[8]  ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; di_re[9]  ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset     ; AB22  ; 5A       ; 89           ; 9            ; 3            ; 85                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; do_en     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[0]  ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[10] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[11] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[12] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[13] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[14] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[15] ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[1]  ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[2]  ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[3]  ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[4]  ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[5]  ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[6]  ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[7]  ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[8]  ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_im[9]  ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[0]  ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[10] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[11] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[12] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[13] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[14] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[15] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[1]  ; AA30  ; 5B       ; 89           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[2]  ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[3]  ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[4]  ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[5]  ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[6]  ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[7]  ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[8]  ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; do_re[9]  ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 36 / 80 ( 45 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 22 / 32 ( 69 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; di_re[15]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; di_re[6]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; do_im[7]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; do_re[3]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; do_re[1]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; do_im[12]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; do_im[4]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; do_re[15]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; do_im[15]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; di_im[15]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; do_re[8]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; do_re[14]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; do_re[7]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; di_re[7]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; di_im[6]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; do_re[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; di_im[12]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; do_re[12]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; do_im[10]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; do_im[13]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; di_re[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; di_im[13]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; di_im[9]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; do_im[2]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; do_im[5]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; di_re[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; di_re[9]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; di_re[13]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; di_im[5]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; do_im[11]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; do_re[0]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; do_re[4]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; di_im[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; di_re[8]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; di_en                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; do_re[5]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; do_re[13]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; di_re[14]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; di_im[4]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; do_im[9]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; do_im[0]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; do_re[11]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; di_re[4]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; di_im[11]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; di_re[11]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; di_im[10]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; di_im[7]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; di_re[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; di_re[12]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; di_re[5]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; di_im[14]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; di_im[8]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; di_im[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; di_im[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; di_im[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; do_im[8]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; do_re[10]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; do_im[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; do_en                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; do_im[14]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; do_re[2]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; do_re[9]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; di_re[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; di_re[10]                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; do_im[1]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; do_im[6]                        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; clock                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; do_en     ; Incomplete set of assignments ;
; do_re[0]  ; Incomplete set of assignments ;
; do_re[1]  ; Incomplete set of assignments ;
; do_re[2]  ; Incomplete set of assignments ;
; do_re[3]  ; Incomplete set of assignments ;
; do_re[4]  ; Incomplete set of assignments ;
; do_re[5]  ; Incomplete set of assignments ;
; do_re[6]  ; Incomplete set of assignments ;
; do_re[7]  ; Incomplete set of assignments ;
; do_re[8]  ; Incomplete set of assignments ;
; do_re[9]  ; Incomplete set of assignments ;
; do_re[10] ; Incomplete set of assignments ;
; do_re[11] ; Incomplete set of assignments ;
; do_re[12] ; Incomplete set of assignments ;
; do_re[13] ; Incomplete set of assignments ;
; do_re[14] ; Incomplete set of assignments ;
; do_re[15] ; Incomplete set of assignments ;
; do_im[0]  ; Incomplete set of assignments ;
; do_im[1]  ; Incomplete set of assignments ;
; do_im[2]  ; Incomplete set of assignments ;
; do_im[3]  ; Incomplete set of assignments ;
; do_im[4]  ; Incomplete set of assignments ;
; do_im[5]  ; Incomplete set of assignments ;
; do_im[6]  ; Incomplete set of assignments ;
; do_im[7]  ; Incomplete set of assignments ;
; do_im[8]  ; Incomplete set of assignments ;
; do_im[9]  ; Incomplete set of assignments ;
; do_im[10] ; Incomplete set of assignments ;
; do_im[11] ; Incomplete set of assignments ;
; do_im[12] ; Incomplete set of assignments ;
; do_im[13] ; Incomplete set of assignments ;
; do_im[14] ; Incomplete set of assignments ;
; do_im[15] ; Incomplete set of assignments ;
; clock     ; Incomplete set of assignments ;
; reset     ; Incomplete set of assignments ;
; di_re[4]  ; Incomplete set of assignments ;
; di_re[3]  ; Incomplete set of assignments ;
; di_im[3]  ; Incomplete set of assignments ;
; di_en     ; Incomplete set of assignments ;
; di_re[5]  ; Incomplete set of assignments ;
; di_im[4]  ; Incomplete set of assignments ;
; di_re[6]  ; Incomplete set of assignments ;
; di_im[5]  ; Incomplete set of assignments ;
; di_re[7]  ; Incomplete set of assignments ;
; di_im[6]  ; Incomplete set of assignments ;
; di_re[8]  ; Incomplete set of assignments ;
; di_im[7]  ; Incomplete set of assignments ;
; di_re[9]  ; Incomplete set of assignments ;
; di_im[8]  ; Incomplete set of assignments ;
; di_re[10] ; Incomplete set of assignments ;
; di_im[9]  ; Incomplete set of assignments ;
; di_re[11] ; Incomplete set of assignments ;
; di_im[10] ; Incomplete set of assignments ;
; di_re[12] ; Incomplete set of assignments ;
; di_im[11] ; Incomplete set of assignments ;
; di_re[13] ; Incomplete set of assignments ;
; di_im[12] ; Incomplete set of assignments ;
; di_re[14] ; Incomplete set of assignments ;
; di_im[13] ; Incomplete set of assignments ;
; di_re[15] ; Incomplete set of assignments ;
; di_im[14] ; Incomplete set of assignments ;
; di_im[15] ; Incomplete set of assignments ;
; di_re[2]  ; Incomplete set of assignments ;
; di_im[2]  ; Incomplete set of assignments ;
; di_re[1]  ; Incomplete set of assignments ;
; di_im[1]  ; Incomplete set of assignments ;
; di_re[0]  ; Incomplete set of assignments ;
; di_im[0]  ; Incomplete set of assignments ;
; do_en     ; Missing location assignment   ;
; do_re[0]  ; Missing location assignment   ;
; do_re[1]  ; Missing location assignment   ;
; do_re[2]  ; Missing location assignment   ;
; do_re[3]  ; Missing location assignment   ;
; do_re[4]  ; Missing location assignment   ;
; do_re[5]  ; Missing location assignment   ;
; do_re[6]  ; Missing location assignment   ;
; do_re[7]  ; Missing location assignment   ;
; do_re[8]  ; Missing location assignment   ;
; do_re[9]  ; Missing location assignment   ;
; do_re[10] ; Missing location assignment   ;
; do_re[11] ; Missing location assignment   ;
; do_re[12] ; Missing location assignment   ;
; do_re[13] ; Missing location assignment   ;
; do_re[14] ; Missing location assignment   ;
; do_re[15] ; Missing location assignment   ;
; do_im[0]  ; Missing location assignment   ;
; do_im[1]  ; Missing location assignment   ;
; do_im[2]  ; Missing location assignment   ;
; do_im[3]  ; Missing location assignment   ;
; do_im[4]  ; Missing location assignment   ;
; do_im[5]  ; Missing location assignment   ;
; do_im[6]  ; Missing location assignment   ;
; do_im[7]  ; Missing location assignment   ;
; do_im[8]  ; Missing location assignment   ;
; do_im[9]  ; Missing location assignment   ;
; do_im[10] ; Missing location assignment   ;
; do_im[11] ; Missing location assignment   ;
; do_im[12] ; Missing location assignment   ;
; do_im[13] ; Missing location assignment   ;
; do_im[14] ; Missing location assignment   ;
; do_im[15] ; Missing location assignment   ;
; clock     ; Missing location assignment   ;
; reset     ; Missing location assignment   ;
; di_re[4]  ; Missing location assignment   ;
; di_re[3]  ; Missing location assignment   ;
; di_im[3]  ; Missing location assignment   ;
; di_en     ; Missing location assignment   ;
; di_re[5]  ; Missing location assignment   ;
; di_im[4]  ; Missing location assignment   ;
; di_re[6]  ; Missing location assignment   ;
; di_im[5]  ; Missing location assignment   ;
; di_re[7]  ; Missing location assignment   ;
; di_im[6]  ; Missing location assignment   ;
; di_re[8]  ; Missing location assignment   ;
; di_im[7]  ; Missing location assignment   ;
; di_re[9]  ; Missing location assignment   ;
; di_im[8]  ; Missing location assignment   ;
; di_re[10] ; Missing location assignment   ;
; di_im[9]  ; Missing location assignment   ;
; di_re[11] ; Missing location assignment   ;
; di_im[10] ; Missing location assignment   ;
; di_re[12] ; Missing location assignment   ;
; di_im[11] ; Missing location assignment   ;
; di_re[13] ; Missing location assignment   ;
; di_im[12] ; Missing location assignment   ;
; di_re[14] ; Missing location assignment   ;
; di_im[13] ; Missing location assignment   ;
; di_re[15] ; Missing location assignment   ;
; di_im[14] ; Missing location assignment   ;
; di_im[15] ; Missing location assignment   ;
; di_re[2]  ; Missing location assignment   ;
; di_im[2]  ; Missing location assignment   ;
; di_re[1]  ; Missing location assignment   ;
; di_im[1]  ; Missing location assignment   ;
; di_re[0]  ; Missing location assignment   ;
; di_im[0]  ; Missing location assignment   ;
+-----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                     ; Entity Name     ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |FFT64                                       ; 583.5 (0.5)          ; 695.5 (0.5)                      ; 121.5 (0.0)                                       ; 9.5 (0.0)                        ; 0.0 (0.0)            ; 943 (1)             ; 912 (0)                   ; 0 (0)         ; 1536              ; 2     ; 10         ; 68   ; 0            ; |FFT64                                                                                                                  ; FFT64           ; work         ;
;    |SdfUnit:SU1|                             ; 233.6 (95.5)         ; 231.6 (94.8)                     ; 0.0 (0.0)                                         ; 2.0 (0.7)                        ; 0.0 (0.0)            ; 392 (106)           ; 172 (150)                 ; 0 (0)         ; 1536              ; 2     ; 5          ; 0    ; 0            ; |FFT64|SdfUnit:SU1                                                                                                      ; SdfUnit         ; work         ;
;       |Butterfly:BF1|                        ; 34.2 (34.2)          ; 32.9 (32.9)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|Butterfly:BF1                                                                                        ; Butterfly       ; work         ;
;       |Butterfly:BF2|                        ; 55.8 (55.8)          ; 55.8 (55.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|Butterfly:BF2                                                                                        ; Butterfly       ; work         ;
;       |DelayBuffer:DB1|                      ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB1                                                                                      ; DelayBuffer     ; work         ;
;          |altshift_taps:buf_im_rtl_0|        ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0                                                           ; altshift_taps   ; work         ;
;             |shift_taps_d0v:auto_generated|  ; 6.0 (3.5)            ; 6.0 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (7)              ; 12 (5)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_d0v:auto_generated                             ; shift_taps_d0v  ; work         ;
;                |altsyncram_pu91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_d0v:auto_generated|altsyncram_pu91:altsyncram4 ; altsyncram_pu91 ; work         ;
;                |cntr_djf:cntr1|              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_d0v:auto_generated|cntr_djf:cntr1              ; cntr_djf        ; work         ;
;       |DelayBuffer:DB2|                      ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB2                                                                                      ; DelayBuffer     ; work         ;
;          |altshift_taps:buf_im_rtl_0|        ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0                                                           ; altshift_taps   ; work         ;
;             |shift_taps_f0v:auto_generated|  ; 5.0 (3.0)            ; 5.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 10 (4)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated                             ; shift_taps_f0v  ; work         ;
;                |altsyncram_ru91:altsyncram4| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4 ; altsyncram_ru91 ; work         ;
;                |cntr_ejf:cntr1|              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1              ; cntr_ejf        ; work         ;
;       |Multiply:MU|                          ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|Multiply:MU                                                                                          ; Multiply        ; work         ;
;       |Twiddle:TW|                           ; 20.7 (20.7)          ; 24.3 (24.3)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU1|Twiddle:TW                                                                                           ; Twiddle         ; work         ;
;    |SdfUnit:SU2|                             ; 211.2 (58.8)         ; 318.3 (58.6)                     ; 111.6 (1.6)                                       ; 4.5 (1.8)                        ; 0.0 (0.0)            ; 308 (44)            ; 533 (145)                 ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |FFT64|SdfUnit:SU2                                                                                                      ; SdfUnit         ; work         ;
;       |Butterfly:BF1|                        ; 22.8 (22.8)          ; 21.3 (21.3)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU2|Butterfly:BF1                                                                                        ; Butterfly       ; work         ;
;       |Butterfly:BF2|                        ; 42.2 (42.2)          ; 41.7 (41.7)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU2|Butterfly:BF2                                                                                        ; Butterfly       ; work         ;
;       |DelayBuffer:DB1|                      ; 23.9 (23.9)          ; 114.6 (114.6)                    ; 90.9 (90.9)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU2|DelayBuffer:DB1                                                                                      ; DelayBuffer     ; work         ;
;       |DelayBuffer:DB2|                      ; 25.8 (25.8)          ; 45.9 (45.9)                      ; 20.6 (20.6)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU2|DelayBuffer:DB2                                                                                      ; DelayBuffer     ; work         ;
;       |Multiply:MU|                          ; 12.8 (12.8)          ; 12.8 (12.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 4          ; 0    ; 0            ; |FFT64|SdfUnit:SU2|Multiply:MU                                                                                          ; Multiply        ; work         ;
;       |Twiddle:TW|                           ; 21.0 (21.0)          ; 23.3 (23.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU2|Twiddle:TW                                                                                           ; Twiddle         ; work         ;
;    |SdfUnit:SU3|                             ; 135.2 (40.7)         ; 145.2 (43.0)                     ; 12.9 (3.4)                                        ; 3.0 (1.1)                        ; 0.0 (0.0)            ; 242 (42)            ; 207 (95)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU3                                                                                                      ; SdfUnit         ; work         ;
;       |Butterfly:BF1|                        ; 21.8 (21.8)          ; 20.6 (20.6)                      ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU3|Butterfly:BF1                                                                                        ; Butterfly       ; work         ;
;       |Butterfly:BF2|                        ; 49.4 (49.4)          ; 49.1 (49.1)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU3|Butterfly:BF2                                                                                        ; Butterfly       ; work         ;
;       |DelayBuffer:DB1|                      ; 13.1 (13.1)          ; 23.6 (23.6)                      ; 10.8 (10.8)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU3|DelayBuffer:DB1                                                                                      ; DelayBuffer     ; work         ;
;       |DelayBuffer:DB2|                      ; 8.2 (8.2)            ; 8.9 (8.9)                        ; 0.9 (0.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FFT64|SdfUnit:SU3|DelayBuffer:DB2                                                                                      ; DelayBuffer     ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                      ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name      ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; do_en     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_re[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; do_im[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clock     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_en     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[13] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[14] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[15] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_re[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; di_im[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; clock                                         ;                   ;         ;
; reset                                         ;                   ;         ;
;      - SdfUnit:SU3|bf2_do_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_sp_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_count[5]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_count[4]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_count[3]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_count[2]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_count[1]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_count[0]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_count[0]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_count[5]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_count[4]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_count[3]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_count[2]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_count[1]               ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_sp_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU3|di_count[1]                ; 1                 ; 0       ;
;      - SdfUnit:SU3|di_count[0]                ; 1                 ; 0       ;
;      - SdfUnit:SU3|di_count[5]                ; 1                 ; 0       ;
;      - SdfUnit:SU3|di_count[4]                ; 1                 ; 0       ;
;      - SdfUnit:SU3|di_count[3]                ; 1                 ; 0       ;
;      - SdfUnit:SU3|di_count[2]                ; 1                 ; 0       ;
;      - SdfUnit:SU2|mu_do_en                   ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf2_do_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf2_sp_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_count[2]               ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf2_count[0]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf2_count[1]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf2_count[3]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf2_count[2]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf2_count[5]               ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf2_count[4]               ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_sp_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_count[1]               ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_count[0]               ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_count[5]               ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_count[4]               ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_count[3]               ; 1                 ; 0       ;
;      - SdfUnit:SU2|di_count[3]                ; 1                 ; 0       ;
;      - SdfUnit:SU2|di_count[2]                ; 1                 ; 0       ;
;      - SdfUnit:SU2|di_count[1]                ; 1                 ; 0       ;
;      - SdfUnit:SU2|di_count[0]                ; 1                 ; 0       ;
;      - SdfUnit:SU2|di_count[5]                ; 1                 ; 0       ;
;      - SdfUnit:SU2|di_count[4]                ; 1                 ; 0       ;
;      - SdfUnit:SU1|mu_do_en                   ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_do_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_sp_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_count[4]               ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_count[0]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_count[1]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_count[2]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_count[3]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_count[5]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_count[4]~_Duplicate_1  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_count[5]               ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count[5]                ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_sp_en                  ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_count[3]               ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_count[2]               ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_count[1]               ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_count[0]               ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count[4]                ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count[3]                ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count[2]                ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count[1]                ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count[0]                ; 1                 ; 0       ;
;      - SdfUnit:SU2|Mult0~mac                  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Mult0~mac                  ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_sp_en~DUPLICATE        ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_count[2]~DUPLICATE     ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf2_count[0]~DUPLICATE     ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_count[3]~DUPLICATE     ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_count[1]~DUPLICATE     ; 1                 ; 0       ;
;      - SdfUnit:SU3|bf1_sp_en~DUPLICATE        ; 1                 ; 0       ;
;      - SdfUnit:SU3|di_count[0]~DUPLICATE      ; 1                 ; 0       ;
;      - SdfUnit:SU3|di_count[3]~DUPLICATE      ; 1                 ; 0       ;
;      - SdfUnit:SU2|mu_do_en~DUPLICATE         ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_count[2]~DUPLICATE     ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_sp_en~DUPLICATE        ; 1                 ; 0       ;
;      - SdfUnit:SU2|bf1_count[4]~DUPLICATE     ; 1                 ; 0       ;
;      - SdfUnit:SU2|di_count[1]~DUPLICATE      ; 1                 ; 0       ;
;      - SdfUnit:SU2|di_count[0]~DUPLICATE      ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf2_sp_en~DUPLICATE        ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_count[5]~DUPLICATE     ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_sp_en~DUPLICATE        ; 1                 ; 0       ;
;      - SdfUnit:SU1|bf1_count[0]~DUPLICATE     ; 1                 ; 0       ;
; di_re[4]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[3]~1   ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~1       ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[4]~1             ; 0                 ; 0       ;
; di_re[3]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[2]~53  ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~53      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[3]~0             ; 0                 ; 0       ;
; di_im[3]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[2]~53  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~53      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[3]~0             ; 1                 ; 0       ;
; di_en                                         ;                   ;         ;
;      - SdfUnit:SU1|di_count~0                 ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count~1                 ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count~2                 ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count~3                 ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count~4                 ; 1                 ; 0       ;
;      - SdfUnit:SU1|di_count~5                 ; 1                 ; 0       ;
; di_re[5]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[4]~5   ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~5       ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[5]~2             ; 0                 ; 0       ;
; di_im[4]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[3]~1   ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~1       ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[4]~1             ; 0                 ; 0       ;
; di_re[6]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[5]~9   ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~9       ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[6]~3             ; 0                 ; 0       ;
; di_im[5]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[4]~5   ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~5       ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[5]~2             ; 0                 ; 0       ;
; di_re[7]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[6]~13  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~13      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[7]~4             ; 1                 ; 0       ;
; di_im[6]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[5]~9   ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~9       ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[6]~3             ; 0                 ; 0       ;
; di_re[8]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[7]~17  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~17      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[8]~5             ; 1                 ; 0       ;
; di_im[7]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[6]~13  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~13      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[7]~4             ; 1                 ; 0       ;
; di_re[9]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[8]~21  ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~21      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[9]~6             ; 0                 ; 0       ;
; di_im[8]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[7]~17  ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~17      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[8]~5             ; 0                 ; 0       ;
; di_re[10]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[9]~25  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~25      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[10]~7            ; 1                 ; 0       ;
; di_im[9]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[8]~21  ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~21      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[9]~6             ; 0                 ; 0       ;
; di_re[11]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[10]~29 ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~29      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[11]~8            ; 1                 ; 0       ;
; di_im[10]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[9]~25  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~25      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[10]~7            ; 1                 ; 0       ;
; di_re[12]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[11]~33 ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~33      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[12]~9            ; 1                 ; 0       ;
; di_im[11]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[10]~29 ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~29      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[11]~8            ; 1                 ; 0       ;
; di_re[13]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[12]~37 ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~37      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[13]~10           ; 0                 ; 0       ;
; di_im[12]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[11]~33 ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~33      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[12]~9            ; 1                 ; 0       ;
; di_re[14]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[13]~41 ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~41      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[14]~11           ; 1                 ; 0       ;
; di_im[13]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[12]~37 ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~37      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[13]~10           ; 0                 ; 0       ;
; di_re[15]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[14]~45 ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[15]~49 ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~45      ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~49      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[15]~12           ; 0                 ; 0       ;
; di_im[14]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[13]~41 ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~41      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[14]~11           ; 0                 ; 0       ;
; di_im[15]                                     ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[14]~45 ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[15]~49 ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~45      ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~49      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[15]~12           ; 0                 ; 0       ;
; di_re[2]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[1]~57  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~57      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[2]~13            ; 1                 ; 0       ;
; di_im[2]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[1]~57  ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~57      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[2]~13            ; 1                 ; 0       ;
; di_re[1]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_re[0]~61  ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~61      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[1]~14            ; 0                 ; 0       ;
; di_im[1]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|y1_im[0]~61  ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~61      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[1]~14            ; 0                 ; 0       ;
; di_re[0]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|Add2~2       ; 0                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add0~66      ; 0                 ; 0       ;
;      - SdfUnit:SU1|db1_di_re[0]~15            ; 0                 ; 0       ;
; di_im[0]                                      ;                   ;         ;
;      - SdfUnit:SU1|Butterfly:BF1|Add3~2       ; 1                 ; 0       ;
;      - SdfUnit:SU1|Butterfly:BF1|Add1~66      ; 1                 ; 0       ;
;      - SdfUnit:SU1|db1_di_im[0]~15            ; 1                 ; 0       ;
+-----------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                          ;
+----------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                       ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; SdfUnit:SU1|bf1_sp_im[0]~0 ; MLABCELL_X78_Y4_N45 ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU1|bf2_bf         ; FF_X79_Y3_N14       ; 89      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU1|di_count[5]    ; FF_X73_Y2_N53       ; 68      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU1|mu_en          ; FF_X85_Y7_N5        ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU2|bf1_sp_im[0]~0 ; MLABCELL_X82_Y9_N39 ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU2|bf2_bf         ; FF_X83_Y10_N29      ; 82      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU2|di_count[3]    ; FF_X81_Y13_N8       ; 70      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU2|mu_en          ; FF_X87_Y14_N26      ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU3|bf1_sp_im[0]~0 ; LABCELL_X79_Y15_N6  ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU3|bf2_bf         ; FF_X80_Y15_N11      ; 73      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; SdfUnit:SU3|di_count[1]    ; FF_X84_Y15_N20      ; 72      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clock                      ; PIN_Y27             ; 924     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; reset                      ; PIN_AB22            ; 85      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+----------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_Y27  ; 924     ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; SdfUnit:SU1|DelayBuffer:DB1|altshift_taps:buf_im_rtl_0|shift_taps_d0v:auto_generated|altsyncram_pu91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X76_Y2_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None ; M10K_X76_Y3_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 2           ;
; Two Independent 18x18           ; 8           ;
; Total number of DSP blocks      ; 10          ;
;                                 ;             ;
; Fixed Point Signed Multiplier   ; 8           ;
; Fixed Point Unsigned Multiplier ; 2           ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                            ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; SdfUnit:SU2|Multiply:MU|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y16_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU2|Multiply:MU|Mult3~8 ; Two Independent 18x18 ; DSP_X86_Y12_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU2|Mult0~mac           ; Independent 9x9       ; DSP_X86_Y20_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU2|Multiply:MU|Mult2~8 ; Two Independent 18x18 ; DSP_X86_Y14_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU2|Multiply:MU|Mult1~8 ; Two Independent 18x18 ; DSP_X86_Y18_N0 ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU1|Multiply:MU|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y4_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU1|Multiply:MU|Mult3~8 ; Two Independent 18x18 ; DSP_X86_Y8_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU1|Mult0~mac           ; Independent 9x9       ; DSP_X86_Y10_N0 ; Unsigned            ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU1|Multiply:MU|Mult2~8 ; Two Independent 18x18 ; DSP_X86_Y6_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SdfUnit:SU1|Multiply:MU|Mult1~8 ; Two Independent 18x18 ; DSP_X86_Y2_N0  ; Mixed               ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 2,455 / 289,320 ( < 1 % ) ;
; C12 interconnects                           ; 22 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 815 / 119,108 ( < 1 % )   ;
; C4 interconnects                            ; 412 / 56,300 ( < 1 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 384 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 327 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 11 / 12,676 ( < 1 % )     ;
; R14/C12 interconnect drivers                ; 19 / 20,720 ( < 1 % )     ;
; R3 interconnects                            ; 967 / 130,992 ( < 1 % )   ;
; R6 interconnects                            ; 1,180 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 3 / 360 ( < 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 68        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 68        ; 68        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 68           ; 68           ; 68           ; 68           ; 68           ; 0         ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 35           ; 68           ; 68           ; 68           ; 68           ; 35           ; 68           ; 68           ; 68           ; 68           ; 35           ; 68           ; 0         ; 0         ; 68           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; do_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_re[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; do_im[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_re[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; di_im[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock                ; 93.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                        ; Destination Register                                                                                                                             ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][15]                                                                              ; SdfUnit:SU3|bf1_do_re[15]                                                                                                                        ; 0.484             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][13]                                                                              ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.484             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][11]                                                                              ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.483             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][10]                                                                              ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.483             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][14]                                                                              ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.482             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][12]                                                                              ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.482             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][15]                                                                              ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.481             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[7][14]                                                                              ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.478             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][9]                                                                               ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.424             ;
; SdfUnit:SU3|DelayBuffer:DB1|buf_re[1][14]                                                                              ; SdfUnit:SU3|bf1_do_re[15]                                                                                                                        ; 0.422             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[7][11]                                                                              ; SdfUnit:SU2|bf1_do_re[14]                                                                                                                        ; 0.421             ;
; SdfUnit:SU1|bf2_count[2]~_Duplicate_1                                                                                  ; SdfUnit:SU1|bf2_count[4]                                                                                                                         ; 0.415             ;
; SdfUnit:SU1|bf2_count[1]~_Duplicate_1                                                                                  ; SdfUnit:SU1|bf2_count[4]                                                                                                                         ; 0.411             ;
; SdfUnit:SU2|bf2_sp_en                                                                                                  ; SdfUnit:SU2|bf2_count[0]                                                                                                                         ; 0.410             ;
; SdfUnit:SU2|bf2_count[1]~_Duplicate_1                                                                                  ; SdfUnit:SU2|bf2_count[2]                                                                                                                         ; 0.401             ;
; SdfUnit:SU1|bf2_count[3]~_Duplicate_1                                                                                  ; SdfUnit:SU1|bf2_count[5]                                                                                                                         ; 0.389             ;
; SdfUnit:SU1|bf2_sp_en                                                                                                  ; SdfUnit:SU1|bf2_count[5]                                                                                                                         ; 0.389             ;
; SdfUnit:SU1|bf2_count[4]~_Duplicate_1                                                                                  ; SdfUnit:SU1|bf2_count[5]                                                                                                                         ; 0.382             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[7][5]                                                                               ; SdfUnit:SU2|bf1_do_im[15]                                                                                                                        ; 0.369             ;
; SdfUnit:SU1|bf2_count[0]~_Duplicate_1                                                                                  ; SdfUnit:SU1|bf2_count[4]                                                                                                                         ; 0.367             ;
; SdfUnit:SU2|bf2_count[0]~_Duplicate_1                                                                                  ; SdfUnit:SU2|bf2_count[2]                                                                                                                         ; 0.354             ;
; SdfUnit:SU3|bf2_count[2]                                                                                               ; SdfUnit:SU3|bf2_count[4]                                                                                                                         ; 0.352             ;
; SdfUnit:SU3|bf1_count[2]                                                                                               ; SdfUnit:SU3|bf1_count[4]                                                                                                                         ; 0.352             ;
; SdfUnit:SU2|di_count[1]                                                                                                ; SdfUnit:SU2|di_count[4]                                                                                                                          ; 0.352             ;
; SdfUnit:SU1|di_count[2]                                                                                                ; SdfUnit:SU1|di_count[4]                                                                                                                          ; 0.352             ;
; SdfUnit:SU1|bf1_count[2]                                                                                               ; SdfUnit:SU1|bf1_count[4]                                                                                                                         ; 0.350             ;
; SdfUnit:SU2|di_count[2]                                                                                                ; SdfUnit:SU2|di_count[4]                                                                                                                          ; 0.349             ;
; SdfUnit:SU3|di_count[2]                                                                                                ; SdfUnit:SU3|di_count[4]                                                                                                                          ; 0.349             ;
; SdfUnit:SU3|bf2_count[3]                                                                                               ; SdfUnit:SU3|bf2_count[4]                                                                                                                         ; 0.348             ;
; SdfUnit:SU3|bf1_count[3]                                                                                               ; SdfUnit:SU3|bf1_count[4]                                                                                                                         ; 0.348             ;
; SdfUnit:SU1|di_count[3]                                                                                                ; SdfUnit:SU1|di_count[4]                                                                                                                          ; 0.348             ;
; SdfUnit:SU2|bf1_count[0]                                                                                               ; SdfUnit:SU2|bf1_count[4]                                                                                                                         ; 0.347             ;
; SdfUnit:SU3|di_count[3]                                                                                                ; SdfUnit:SU3|di_count[4]                                                                                                                          ; 0.347             ;
; SdfUnit:SU2|mu_do_en                                                                                                   ; SdfUnit:SU3|di_count[1]                                                                                                                          ; 0.347             ;
; SdfUnit:SU1|bf1_count[3]                                                                                               ; SdfUnit:SU1|bf1_count[4]                                                                                                                         ; 0.346             ;
; SdfUnit:SU1|bf1_sp_en                                                                                                  ; SdfUnit:SU1|bf2_start                                                                                                                            ; 0.346             ;
; SdfUnit:SU3|di_count[0]                                                                                                ; SdfUnit:SU3|di_count[3]                                                                                                                          ; 0.344             ;
; SdfUnit:SU2|bf2_count[3]~_Duplicate_1                                                                                  ; SdfUnit:SU2|bf2_count[4]                                                                                                                         ; 0.339             ;
; SdfUnit:SU2|bf1_count[2]                                                                                               ; SdfUnit:SU2|bf1_count[4]                                                                                                                         ; 0.335             ;
; SdfUnit:SU2|di_count[3]                                                                                                ; SdfUnit:SU2|di_count[4]                                                                                                                          ; 0.335             ;
; SdfUnit:SU3|bf1_count[5]                                                                                               ; SdfUnit:SU3|bf2_start                                                                                                                            ; 0.334             ;
; SdfUnit:SU1|bf1_count[4]                                                                                               ; SdfUnit:SU1|bf1_sp_en                                                                                                                            ; 0.334             ;
; SdfUnit:SU3|bf1_count[0]                                                                                               ; SdfUnit:SU3|bf1_count[4]                                                                                                                         ; 0.329             ;
; SdfUnit:SU3|di_count[1]                                                                                                ; SdfUnit:SU3|di_count[4]                                                                                                                          ; 0.328             ;
; SdfUnit:SU1|bf1_count[1]                                                                                               ; SdfUnit:SU1|bf2_start                                                                                                                            ; 0.324             ;
; SdfUnit:SU2|bf1_count[4]                                                                                               ; SdfUnit:SU2|bf1_sp_en                                                                                                                            ; 0.322             ;
; SdfUnit:SU3|bf2_sp_en                                                                                                  ; SdfUnit:SU3|bf2_count[4]                                                                                                                         ; 0.321             ;
; SdfUnit:SU1|bf1_count[0]                                                                                               ; SdfUnit:SU1|bf2_start                                                                                                                            ; 0.317             ;
; SdfUnit:SU3|bf2_count[4]                                                                                               ; SdfUnit:SU3|bf2_sp_en                                                                                                                            ; 0.310             ;
; SdfUnit:SU3|bf2_count[5]                                                                                               ; SdfUnit:SU3|bf2_sp_en                                                                                                                            ; 0.307             ;
; SdfUnit:SU2|bf1_count[5]                                                                                               ; SdfUnit:SU2|bf1_sp_en                                                                                                                            ; 0.307             ;
; SdfUnit:SU2|bf2_count[2]~_Duplicate_1                                                                                  ; SdfUnit:SU2|bf2_count[3]                                                                                                                         ; 0.307             ;
; SdfUnit:SU3|bf1_count[4]                                                                                               ; SdfUnit:SU3|bf2_start                                                                                                                            ; 0.306             ;
; SdfUnit:SU2|bf1_sp_en                                                                                                  ; SdfUnit:SU2|bf1_count[5]                                                                                                                         ; 0.303             ;
; SdfUnit:SU2|di_count[0]                                                                                                ; SdfUnit:SU2|di_count[2]                                                                                                                          ; 0.303             ;
; SdfUnit:SU2|di_count[4]                                                                                                ; SdfUnit:SU2|di_count[5]                                                                                                                          ; 0.303             ;
; SdfUnit:SU3|bf2_count[0]                                                                                               ; SdfUnit:SU3|bf2_count[1]                                                                                                                         ; 0.302             ;
; SdfUnit:SU1|bf1_count[5]                                                                                               ; SdfUnit:SU1|bf1_sp_en                                                                                                                            ; 0.302             ;
; SdfUnit:SU1|di_count[1]                                                                                                ; SdfUnit:SU1|di_count[2]                                                                                                                          ; 0.302             ;
; SdfUnit:SU3|bf2_count[1]                                                                                               ; SdfUnit:SU3|bf2_count[2]                                                                                                                         ; 0.288             ;
; SdfUnit:SU1|di_count[0]                                                                                                ; SdfUnit:SU1|di_count[1]                                                                                                                          ; 0.288             ;
; SdfUnit:SU2|bf2_count[5]                                                                                               ; SdfUnit:SU2|bf2_sp_en                                                                                                                            ; 0.288             ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1|counter_reg_bit[3] ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4|ram_block5a0~porta_address_reg0 ; 0.286             ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1|counter_reg_bit[0] ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4|ram_block5a0~porta_address_reg0 ; 0.286             ;
; SdfUnit:SU1|bf2_count[5]~_Duplicate_1                                                                                  ; SdfUnit:SU1|bf2_sp_en                                                                                                                            ; 0.284             ;
; SdfUnit:SU3|bf1_sp_en                                                                                                  ; SdfUnit:SU3|bf1_count[5]                                                                                                                         ; 0.282             ;
; SdfUnit:SU3|bf1_count[1]                                                                                               ; SdfUnit:SU3|bf1_count[2]                                                                                                                         ; 0.281             ;
; SdfUnit:SU2|bf2_count[4]                                                                                               ; SdfUnit:SU2|bf2_count[5]                                                                                                                         ; 0.275             ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1|counter_reg_bit[2] ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4|ram_block5a0~porta_address_reg0 ; 0.260             ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|cntr_ejf:cntr1|counter_reg_bit[1] ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4|ram_block5a0~porta_address_reg0 ; 0.258             ;
; SdfUnit:SU2|bf1_count[1]                                                                                               ; SdfUnit:SU2|bf1_count[5]                                                                                                                         ; 0.222             ;
; SdfUnit:SU2|bf1_count[3]                                                                                               ; SdfUnit:SU2|bf1_count[5]                                                                                                                         ; 0.222             ;
; SdfUnit:SU1|di_count[4]                                                                                                ; SdfUnit:SU1|di_count[5]                                                                                                                          ; 0.214             ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|dffe3a[2]                         ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4|ram_block5a0~portb_address_reg0 ; 0.205             ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|dffe3a[0]                         ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4|ram_block5a0~portb_address_reg0 ; 0.202             ;
; SdfUnit:SU2|DelayBuffer:DB2|buf_im[3][0]                                                                               ; SdfUnit:SU2|bf2_do_im[1]                                                                                                                         ; 0.195             ;
; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|dffe3a[3]                         ; SdfUnit:SU1|DelayBuffer:DB2|altshift_taps:buf_im_rtl_0|shift_taps_f0v:auto_generated|altsyncram_ru91:altsyncram4|ram_block5a0~portb_address_reg0 ; 0.177             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[3][12]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_im[4][12]                                                                                                        ; 0.170             ;
; SdfUnit:SU2|DelayBuffer:DB2|buf_re[1][14]                                                                              ; SdfUnit:SU2|DelayBuffer:DB2|buf_re[2][14]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB2|buf_re[1][3]                                                                               ; SdfUnit:SU2|DelayBuffer:DB2|buf_re[2][3]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[4][15]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[5][15]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[6][13]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[7][13]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[2][12]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[3][12]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[4][12]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[5][12]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[2][11]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[3][11]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[4][11]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[5][11]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[1][10]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[2][10]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[3][10]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[4][10]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[5][10]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[6][10]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[1][9]                                                                               ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[2][9]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[3][9]                                                                               ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[4][9]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[5][9]                                                                               ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[6][9]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[6][8]                                                                               ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[7][8]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[3][4]                                                                               ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[4][4]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[5][4]                                                                               ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[6][4]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[2][3]                                                                               ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[3][3]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_re[4][3]                                                                               ; SdfUnit:SU2|DelayBuffer:DB1|buf_re[5][3]                                                                                                         ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[1][15]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_im[2][15]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[3][15]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_im[4][15]                                                                                                        ; 0.169             ;
; SdfUnit:SU2|DelayBuffer:DB1|buf_im[5][15]                                                                              ; SdfUnit:SU2|DelayBuffer:DB1|buf_im[6][15]                                                                                                        ; 0.169             ;
+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "FFT"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 68 pins of 68 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clock~inputCLKENA0 with 1019 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FFT.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 138 registers into blocks of type DSP block
    Extra Info (176220): Created 74 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:21
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:26
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X78_Y0 to location X89_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 4.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:09
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1632 megabytes
    Info: Processing ended: Wed Apr 28 23:04:07 2021
    Info: Elapsed time: 00:02:17
    Info: Total CPU time (on all processors): 00:03:23


