# 关于RISC-V你所需要知道的一切

当人们在谈论RISC-V的时候，实际在谈些什么？本书尝试告诉您答案。

本书计划采用众包的方式完成，欢迎RISC-V的爱好者贡献自己的力量，以推动RISC-V在中国的普及，同时共同学习进步。

[![](/assets/import.png)](https://creativecommons.org/licenses/by-nc-sa/3.0/cn/)

本作品采用[知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议](https://creativecommons.org/licenses/by-nc-sa/3.0/cn/)进行许可。

**待讨论大纲（以下是囿于我的见识列出的大纲草稿，有很多不完善地方，大家多讨论）：**

# 第一章 RISC-V产生的时代背景

## 1 计算机体系结构和处理器微结构

- 区分计算机体系结构和微结构
  - 体系结构(computer architecture)定义的是硬件和软件的接口，并没有指定实现。RISC-V即定义的体系结构。
> leishangwen:<br>
> 建议从ISA的产生背景开始讲，再讲RISC的产生，这样就讲解了ISA的作用，以及RISC的优势

  - 微结构(processor microarchitecture)则描述的是如何设计一个处理器来符合一个体系结构。体系结构并不定义微结构。

- 指令级架构(instruction set architecture, ISA)
  - ISA定义的内容：指令编码，内存模型，IO模型，逻辑寄存器数量和功能，控制寄存器，特权级别。
  - 一条指令都包含什么： 指令功能，操作对象(立即数，普通寄存器，特殊寄存器，内存), 环境变量(标志位，特权级别)，指令编码。
  - 指令的功能分类：逻辑指令，数学指令，控制指令，内存指令，IO指令，特殊指令。
- 处理器微结构
  - 流水线
  - 多发乱序流水线
  - 多线程流水线
  - 多核
  - 特殊流水线：VLWI, vector, GPU
- 体系结构与微结构的互相影响
  - 指令功能：RISC和CISC。
  RISC的每条指令功能复杂度基本一致，执行时间基本一致，编码长度基本一致，流水线控制简单，指令调度简单，代码密度相对CISC较小。
  CISC的指令功能复杂度不一，执行时间长短不一，编码长度也不一样。直接运行导致流水线控制复杂调度困难，一般动态拆做类似RISC的微指令执行。代码密度相对RISC较高。
  - 操作数：单指令寄存器个数。从栈寻址到多寄存器寻址在代码密度，流水线调度，执行时间上的考虑。
  - 操作数：内存寻址方式。RISC的内存寻址方式单一，调度简单，可做单独流水线，但指令密度高。CISC调度方式复杂，流水线设计复杂，指令密度高。
  - 环境变量： 条件执行对流水线的影响。（第二章具体讲）
  - 指令编码：RISC编码和SISC编码，解码难度，取址难度，分支预测难度等等。（第二章具体讲RISC-V的编码设计）
  - 编译器：
    编译器是指令集和高级语言的接口。
    语言的抽象等级越高，ISA的使用就更加受限：ABI，systemcall，context switching。
    通用逻辑寄存器的功能异化，数量对编译器的影响。
  - 操作系统：硬件资源的管理者，特权软件。
    操作系统需要ISA的支持：控制寄存器，特权指令，内存模型，IO模型等等，hyervisor模式。
    （更具体的，比如对VM，安全，上下文切换效率，中断和异常的定义等等，都留到第二章）

> wsong83:<br>
> 第一节介绍和ISA息息相关，但是又不是专属于RISC-V的内容。和ISA离得较远的内容，比如面向对象和函数函数式语言，JIT，解释编译等等现在都被去掉了。
> 和RISC-V设计直接相关的内容留到第二章具体讲，但是这一节自成系统的把相关内存大致的介绍一遍。
> 目的在于简历概念之间的联系，第二章的时候就不觉得一个概念冒出来很突兀了。

## 2 现有指令集
- CISC指令集的代表：x86和x86-64。
- RISC指令集的代表：ARM(ARMv7,AArch32,AArch64,thumb, thumb2)
- 其他的指令集：MIPS, PowerPC, SPARC

> leishangwen:<br>
> 我觉得这一块没有必要讲太多，只要讲清ISA的产生背景及其意义就可以了，<br>
> 另外可以介绍一下历史上有名的、目前正在应用的一些指令集架构<br>
> 所以，我觉得这一节标题可以改为指令集的发展
>
> wsong83:<br>
> 这一部分我暂且这么放着，看看有什么意见。
> 我对这些指令集都不是太熟（硬件工程师毕竟才研究了RISC-V几年），雷同学应该对MIPS和ARM都很熟吧。
> 这一节基本靠你执笔了。

## 3 硬件开发的变迁
介绍从最开始的晶体管，到CMOS，到基于标准单元的版定制流程，自动综合和布局布线，物理综合，仿真，前仿和后仿，LVS和formal verification，最终到SystemVerilog的verification特性和HSL的出现。这张的目的是给不理解硬件设计的读者入个门。后面讲到Rocket的某些硬件优化的时候会有好处。

## 4 开源运动
这有三个方面：开源软件，发生的原因和意义，现在的广泛使用，现在的问题：License的斗争，开发缓慢的问题，分支严重的问题，patent的问题，难以商业化不挣钱的问题。
> leishangwen:<br>
> 是不是应该多讲讲软件开源的好处和成功之处，linux的成功是不是也是由于其是开源的？<br>
> 目的是借鉴软件开源的成功经验，从而预期硬件开源的未来

开源硬件，早已出现，OpenRISC，为何不成功：开发人员少群众基础不够，项目多数未完成，完成的也缺少验证，难以流片验证，缺少开源工具链，模拟设计难以开源，开源设计难以流片的各种实际因素。当然也说现在已有的成果，开源模拟器，简单的开源逻辑综合器，开源的硬件设计等等。
> leishangwen:<br>
> 建议在这里介绍一下开源硬件（主要是开源处理器）的现状

指令及开源：指令集本身对性能影响其实不大，但是一个指令集所附带的生态环境非常重要。选用一个指令集其实是选择了一个生态环境，为这个生态环境付费。开源指令集的主要目的其实是提供一个开源的生态环境，包括ISA, 编译器，操作系统，软件库等等。



# 第二章 RISC-V

这一章就讲RISC-V指令集

## 1 RISC-V的历史
介绍UCB, MIPS, RISC-V的出现，开源，基金会的建立，它的目的和意义。

## 2 RISC-V的基本设计原理
介绍RV64I和RV32I的基本设计原理，可扩展的方式，面向硬件设计的编码方式，面向简单流水线设计的指令选择（不用条件执行，不用多周期指令）。

## 3 RISC-V特权指令设计
为何选择使用CSR，CSR的设计细节，不同特权级的定义，特权级之间的跳转，delegation的使用。（这里可以说的惊人细节太多了）

## 4 内存模型
介绍什么是内存模型，virtual memory的设计，和RISC-V的内存模型（这一部分快定义好了）

## 5 RISC-V的压缩指令
为什要有压缩指令及，怎么设计的，性能数据。结合压缩指令及讨论instruction fusion。简单说说压缩指令对硬件的影响，比如指令地址unalign，fetch级的动态取指速度，节省I$等等。

## 6 RISC-V的扩展指令集

AMO和LR/SC的设计意图（原子操作和关键区支持）。M/D/F/E等等已经可以用的扩展，和计划中的扩展。

> wsong83:<br>
> - 关于UCB的历史，可以看看[RISC-V Geneology](https://www2.eecs.berkeley.edu/Pubs/TechRpts/2016/EECS-2016-6.pdf)

## 7 RISC-V的软件生态
介绍围绕RISC-V开发的编译器、移植的操作系统等软件的情况。

## 8 RISC-V在产业界与学术界的现状
概述基于RISC-V指令集的处理器、SoC，并进行简单地汇总统计。


# 第三章 Rocket-Chip概述

包括Rocket-Chip概述，包括产生的目的、各个文件夹的作用、Rocket-Chip的作用、结构图、使用方法等；此外，介绍广泛使用的Tilelink的协议内容，以及简单介绍Chisel3.0的原理、优势、相关知识点，（这里的原理指的是简单原理，在chisel到fir到verilog的大概过程）

> TileLink 并没有被广泛运用吧，基本就是UCB和SiFive的内部总线协议和实现。可以稍微介绍一下。
> 仍然觉得先讲Rocket-chip再说Rocket-core行不通吧。这两个基本是息息相关啊。
>
> leishangwen：<br>
> TileLink在Rocket-chip内部大量使用，如果想了解Rocket-Chip代码，TileLink是绕不过去的，但是资料比较<br>
> 少，也只能简单介绍一下，说清楚基本的消息就行了<br>
> 本章的目的是介绍Rocket-Chip，是概述，在下面的章节中详细介绍Rocket-Chip的几个成果，包括Rocket、boom、lowrisc等，所以我将Rocket-Chip放在Rocket-core之前讲<br>


# 第四章 Rocket处理器

大概分三个部分：

第一部分包括性能参数、结构框图、接口图、各个文件的作用，实验环境搭建，仿真步骤，实验步骤（包括下载到开发板的步骤）；

> 使用Rocket-core的开发板并没有统一吧，除非你是专指SiFive的板子。作为lowRISC，我们支持Nexys4-DDR。UCB也曾经支持过多款Zynq的板子。
> 我的主要意见是，讲这些对读者有多少帮助。我觉得我们应该避免把自己知道的东西去堆成一本书，而应该想想些什么东西是对以后有用的，可以作为知识去指导实践的。
> 有些东西讲细了，就变成英文文档的翻译。一旦别人的文档变了，书就没用了。
>
> leishangwen:<br>
> 同意宋同学的意见，多讲特性、结构、内部工作机理、参数化使用等，包括第七章的boom也是如此<br>
> 但是对于freedom系列，还是要讲试验，因为freedom e310已经流片了，是一款相对稳定的产品了<br>

第二部分介绍RoCC的相关知识，包括机制、使用方法、测试等（lsl之前积累过这方面的资料）；

> 要小心。ROCC接口本身就从没稳定过。
>
> leishangwen:<br>
> 在邮件里经常有RoCC的邮件，所以我觉得这个的关注度还是蛮高的，当然目前RoCC只能在特定的版本使用，<br>
> 在写的时候要注明<br>

第三部分介绍多核配置、仿真、下载试验的步骤。

> 一样，有点觉得这些不该是一本书的内容。给出链接指向SiFive的正确网页即可。
> 当然，有些逻辑上的东西是有意义的，比如说什么结构是可以配置的，为什么这么配。
> 举个例子子，陪scratch pad和nonblocking L1 D$就是互相矛盾的。
>
> leishangwen:<br>
> 关于多核，可以结合试验，介绍一下多核的结构，包括缓存一致性等关键技术<br>
> 另外，我还是觉得这里的多核试验可以保留，理由有两点<br>
> 1、有一点试验，可操作的内容，对于读者来说不显得太过于枯燥<br>
> 2、多核配置试验可以结合试验，分析内部工作流程，比如：结合试验，分析缓存一致性的实现原理等。<br>

# 第五章 BOOM处理器

包括性能参数、结构框图、接口图、各个文件的作用，仿真步骤，实验步骤（包括下载到开发板的步骤）；

# 第六章 SiFive公司的Freedom系列

大概分为五个部分：

第一部分介绍SiFive公司及其Freedom系列的基本情况（lsl之前积累过这方面的资料）；

第二部分介绍Freedom E310的性能参数、结构框图、接口图、各个文件的作用，仿真步骤，实验环境搭建，实验步骤（包括下载到开发板的步骤）；

第三部分分析Freedom E310的移植到Altera的步骤、调试环境建设（lsl之前积累过这方面的资料）。

第四部分从代码分析调试原理（lsl之前积累过这方面的资料）；

第五部分介绍HiFive的基本情况，实验环境搭建，实验步骤，试验例程分析，ucosII的移植。

# 第七章 LowRISC

包括LowRISC的产生原因、发展历史、相比Rocket的主要改进点，仿真步骤，实验环境搭建，实验步骤（包括下载到开发板的步骤）；
> leishangwen：<br>
> lowrisc这一部分需要宋同学多费心了，建议多讲特性、结构、内部工作机理、参数化使用等<br>
> 另外，建议结合试验或者仿真，可以更好地讲解lowrisc的一些特性，比如tagged memory等<br>
> 所以，这里的试验不是简单地试验，不是按照网站的说明，一步步操作，而是要结合内容自己设计试验<br>

# 第八章 RISCV-mini源代码分析

分析RISCV-mini或者sodo、zscala的源代码，以小见大，而且因为简单便于大家理解（lsl之前积累过sodor源代码的相关的资料）

