{"patent_id": "10-2020-0181856", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0090885", "출원번호": "10-2020-0181856", "발명의 명칭": "비휘발성 메모리 장치의 잔여 수명 예측 방법 및 이를 수행하는 스토리지 장치", "출원인": "삼성전자주식회사", "발명자": "윤종윤"}}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "비휘발성 메모리 장치에 저장된 저장 데이터에 대한 독출이 성공할 때까지 순차적으로 수행되는 복수의 독출 동작들을 포함하는 독출 시퀀스를 수행하는 단계;상기 복수의 독출 동작들 중에서 독출이 성공한 독출 동작에 상응하는 시퀀스 클래스를 결정하고 ECC 디코딩 정보를 생성하는 단계;상기 시퀀스 클래스 및 상기 ECC 디코딩 정보 중 적어도 하나에 기초하여 상기 비휘발성 메모리 장치의 수명 단계를 판단하는 단계;상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단되는 경우, 상기 시퀀스 클래스 및 상기ECC 디코딩정보에 기초하여 상기 비휘발성 메모리 장치의 잔여 수명에 관한 코어스 예측을 수행하는 단계; 및 상기 비휘발성 메모리 장치가 상기 제1 수명 단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상기 시퀀스클래스, 상기 ECC 디코딩 정보 및 상기 비휘발성 메모리 장치의 문턱 전압 정보에 기초하여 상기 비휘발성 메모리 장치의 잔여 수명에 관한 파인 예측을 수행하는 단계를 포함하는 비휘발성 메모리 장치의 잔여 수명 예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서, 상기 시퀀스 클래스는 상기 독출이 성공한 독출 동작에 상응하는 인덱스 값을 포함하고, 상기 ECC 디코딩 정보는 상기 저장 데이터를 독출한 독출 데이터에 대하여 ECC 디코딩을 수행한 결과로서 계산되는 에러 비트들의 수를 포함하고, 상기 문턱 전압 정보는 상기 저장 데이터가 상기 비휘발성 메모리 장치에 포함되는 메모리 셀들에 프로그램 된직후에 측정된 문턱 전압 산포와 상기 저장 데이터에 대한 상기 독출이 성공한 직후에 측정된 문턱 전압 산호사이의 차이 값들을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 잔여 수명 예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서, 상기 비휘발성 메모리 장치의 수명 단계를 판단하는 단계는,상기 시퀀스 클래스에 포함되는 상기 인덱스 값이 기준 인덱스 값 이하인 경우 상기 비휘발성 메모리 장치가 상기 제1 수명단계인 것으로 판단하는 단계; 및 상기 인덱스 값이 상기 기준 인덱스 값을 초과하는 경우 상기 비휘발성 메모리 장치가 상기 제2 수명 단계인것으로 판단하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 잔여 수명 예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2 항에 있어서, 상기 시퀀스 클래스에 포함되는 상기 인덱스 값이 기준 인덱스 값 이하이고, 상기 ECC 디코딩 정보에 포함되는상기 에러 비트들의 수가 기준 에러 비트 수 이하인 경우 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로판단하고, 상기 인덱스 값이 상기 기준 인덱스 값을 초과하거나 또는 상기 에러 비트들의 수가 상기 기준 에러 비트 수를초과하는 경우 상기 비휘발성 메모리 장치가 상기 제2 수명 단계인 것으로 판단하는 것을 특징으로 하는 비휘발성 메모리 장치의 잔여 수명 예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2022-0090885-3-제1 항에 있어서, 상기 코어스 예측을 수행하는 단계는 학습된 인공 지능 모델의 입력 데이터로서 상기 시퀀스 클래스 및 상기ECC 디코딩 정보를 사용하여 상기 코어스 예측을 수행하는 단계를 포함하고, 상기 파인 예측을 수행하는 단계는 상기 학습된 인공 지능 모델의 입력 데이터로서 상기 시퀀스 클래스, 상기ECC 디코딩 정보 및 상기 문턱 전압 정보를 사용하여 상기 파인 예측을 수행하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 잔여 수명 예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5 항에 있어서, 상기 코어스 예측을 수행하는 단계는 학습된 인공 지능 모델의 입력 데이터로서 상기 시퀀스 클래스 및 상기ECC 디코딩 정보를 사용하여 상기 비휘발성 메모리 장치의 잔여 수명을 예측하는 단계를 더 포함하고,상기 파인 예측을 수행하는 단계는 상기 학습된 인공 지능 모델의 입력 데이터로서 상기 시퀀스 클래스, 상기ECC 디코딩 정보 및 상기 문턱 전압 정보를 사용하여 상기 비휘발성 메모리 장치의 잔여 수명을 예측하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 잔여 수명 예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서, 학습 시퀀스 클래스, 학습 ECC 정보 및 학습 문턱 전압 정보에 기초하여 인공 지능 모델을 학습시킴으로써 상기학습된 인공 지능 모델을 생성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 잔여 수명예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1 항에 있어서, 상기 복수의 독출 동작들은 순차적으로 수행되는 제1 내지 제X(X는 2 이상의 자연수) 독출 동작들을 포함하고,상기 제1 내지 제X 독출 동작들 중 제K(K는 1 이상 X 이하의 자연수) 독출 동작이 성공한 것으로 판정되는 경우상기 제K 독출 동작 이후의 상기 제(K+1) 내지 제X 독출 동작들은 수행되지 않는 것을 특징으로 하는 비휘발성메모리 장치의 잔여 수명 예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8 항에 있어서, 상기 제1 내지 제X 독출동작들 각각은 서로 다른 독출 레이턴시를 가지고 상기 저장 데이터를독출한 독출 데이터에 대하여 ECC 디코딩을 수행하고, 상기 ECC 디코딩의 수행 결과 상기 독출 데이터에 대한 에러 정정이 가능한 경우 상기 에러 정정된 독출 데이터를 유효 독출 데이터로서 출력하고 상기 독출이 성공한 것으로 판정하는 것을 특징으로 하는 비휘발성 메모리장치의 잔여 수명 예측 방법."}
{"patent_id": "10-2020-0181856", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8 항에 있어서, 상기 제1 내지 제X 독출 동작들 각각은 상기 저장 데이터를 독출하기 위해 기 설정된 독출 레벨 전압 및 상기기 설정된 독출 레벨 전압 주위의 복수의 독출 레벨 전압들을 이용하여 경판정 데이터 및 연판정 데이터를 생성하고, 상기 ECC 디코딩은 상기 경판정 데이터 및 상기 연판정 데이터에 기초하여 수행되는 것을 특징으로 하는 비휘발성 메모리 장치의 잔여 수명 예측 방법. 공개특허 10-2022-0090885-4-"}
{"patent_id": "10-2020-0181856", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명 예측 방법은 독출 시퀀스를 수행하는 단계, 시퀀 스 클래스를 결정하고 ECC 디코딩 정보를 생성하는 단계, 상기 비휘발성 메모리 장치의 수명 단계를 판단하는 단 계, 상기 비휘발성 메모리 장치의 잔여 수명에 관한 코어스 예측을 수행하는 단계 및 상기 비휘발성 메모리 장치 (뒷면에 계속)"}
{"patent_id": "10-2020-0181856", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 집적 회로에 관한 것으로서 더욱 상세하게는 비휘발성 메모리 장치의 잔여 수명 예측 방법 및 이를 수행하는 스토리지 장치에 관한 것이다."}
{"patent_id": "10-2020-0181856", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체 메모리 장치는 전원 공급이 중단될 때 저장된 데이터를 상실하는지 여부에 따라 휘발성 메모리 장치 (volatile memory device)와 비휘발성 메모리 장치(nonvolatile memory device)로 구분될 수 있다. 휘발성 메 모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 중단되면 저장된 내용이 사라진다. 반면에, 비휘발성 메모 리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로 비휘발성 메모리 장치는 전원이 공급되었는 지의 여부에 관계없이 보존되어야 할 내용을 기억시키기 위해 사용된다. 다만 비휘발성 메모리 장치가 널리 사용됨에 따라 비휘발성 메모리 장치의 잔여 수명을 예측하기 위한 다양한 방식들이 연구된다."}
{"patent_id": "10-2020-0181856", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 목적을 비휘발성 메모리 장치의 잔여 수명을 효율적으로 예측하는 비휘발성 메모리 장치의 잔여 수명 예측 방법을 제공하는 것이다. 본 발명의 일 목적은 상기 비휘발성 메모리 장치의 잔여 수명 예측 방법을 수행하는 스토리지 장치를 제공하는 것이다."}
{"patent_id": "10-2020-0181856", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 일 목적을 달성하기 위해 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명 예측 방법은 독 출 시퀀스를 수행하는 단계, 시퀀스 클래스를 결정하고 ECC 디코딩 정보를 생성하는 단계, 상기 비휘발성 메모 리 장치의 수명 단계를 판단하는 단계, 상기 비휘발성 메모리 장치의 잔여 수명에 관한 코어스 예측을 수행하는 단계 및 상기 비휘발성 메모리 장치의 잔여 수명에 관한 파인 예측을 수행하는 단계를 포함한다. 상기 독출 시 퀀스는 상기 비휘발성 메모리 장치에 저장된 저장데이터에 대한 독출이 성공할 때까지 순차적으로 수행되는 복 수의 독출 동작들을 포함한다. 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보는 상기 복수의 독출 동작들 중에서 독출이 성공한 독출 동작에 상응한다. 상기 비휘발성 메모리 장치의 수명 단계는 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보 중 적어도 하나에 기초하여 판단된다. 상기 코어스 예측은 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보에 기초하여 수행된다. 상기 파 인 예측은 상기 비휘발성 메모리 장치가 상기 제1 수명 단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상 기 시퀀스 클래스, 상기 ECC 디코딩 정보 및 상기 비휘발성 메모리 장치의 문턱 전압 정보에 기초하여 수행된다. 상기 일 목적을 달성하기 위해 본 발명의 일 실시예에 따른 스토리지 장치는 비휘발성 메모리 장치 및 메모리 컨트롤러를 포함한다. 상기 메모리 컨트롤러는 상기 비휘발성 메모리 장치를 제어하고, 프로세서, 정보 수집 회 로, 수명 단계 판단 회로 및 잔여 수명 예측 회로를 포함한다. 상기 프로세서는 상기 비휘발성 메모리 장치에 저장된 저장 데이터에 대한 독출이 성공할 때까지 순차적으로 수행되는 복수의 독출 동작들을 포함하는 독출 시 퀀스를 수행한다. 상기 정보 수집 회로는 상기 복수의 독출 동작들 중에서 독출이 성공한 독출 동작에 상응하는 시퀀스 클래스 및 ECC 정보를 생성한다. 상기 수명 단계 판단 회로는 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보 중 적어도 하나에 기초하여 상기 비휘발성 메모리 장치의 수명 단계를 판단한다. 상기 잔여 수명 예측 회 로는 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단되는 경우, 상기 시퀀스 클래스 및 상기 ECC 디 코딩 정보에 기초하여 상기 비휘발성 메모리 장치의 잔여 수명에 관한 코어스 예측을 수행하고, 상기 비휘발성 메모리 장치가 상기 제1 수명 단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스, 상기 ECC 디코딩 정보 및 상기 비휘발성 메모리 장치의 문턱 전압 정보에 기초하여 상기 비휘발성 메모리 장치의 잔 여 수명에 관한 파인 예측을 수행한다. 상기 일 목적을 달성하기 위해 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명 예측 방법은 독 출 시퀀스를 수행하는 단계, 시퀀스 클래스를 결정하고 ECC 디코딩 정보를 생성하는 단계, 상기 비휘발성 메모 리 장치의 잔여 수명에 관한 코어스 예측을 수행하는 단계, 및 상기 비휘발성 메모리 장치의 잔여 수명에 관한 파인 예측을 수행하는 단계를 포함한다. 상기 독출 시퀀스는 상기 비휘발성 메모리 장치에 저장된 저장 데이터 에 대한 독출이 성공할 때까지 순차적으로 수행되는 복수의 독출 동작들을 포함한다. 상기 시퀀스 클래스 및 상 기 ECC 디코딩정보는 상기 복수의 독출 동작들 중에서 독출이 성공한 독출 동작에 상응한다. 상기 비휘발성 메 모리 장치의 수명 단계는 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보 중 적어도 하나에 기초하여 판단된다. 상기 코어스 예측은 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보에 기초하여 수행된다. 상기 파인 예측은 상기 비휘발성 메모리 장치가 상기 제1 수명 단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스, 상기 ECC 디코딩 정보 및 상기 비휘발 성 메모리 장치의 문턱 전압 정보에 기초하여 수행된다. 상기 시퀀스 클래스는 상기 독출이 성공한 독출 동작에 상응하는 인덱스 값을 포함하고, 상기 ECC 디코딩 정보는 상기 저장 데이터를 독출한 독출 데이터에 대하여 ECC 디코딩을 수행한 결과로서 계산되는 에러 비트들의 수를 포함하고, 상기 문턱 전압 정보는 상기 저장 데이터가 상기 비휘발성 메모리 장치에 포함되는 메모리 셀들에 프로그램 된 직후에 측정된 문턱 전압 산포와 상기 저장 데이터에 대한 상기 독출이 성공한 직후에 측정된 문턱 전압 산호 사이의 차이 값들을 포함한다."}
{"patent_id": "10-2020-0181856", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 실시예들에 포함되는 따른 비휘발성 메모리 장치의 잔여 수명예측 방법 및 이를 수행하는 스토리 지 장치는 비휘발성 메모리 장치의 잔여 수명을 효율적으로 예측할 수 있다. 상기 비휘발성 메모리 장치가 상기 제1 수명 단계인 것으로 판단되는 경우 코어스 예측을 수행할 뿐이고, 상기 비휘발성 메모리 장치가 상기 제1 수명 단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상기코어스 신뢰 수준보다 상대적으로 정밀하게 판단 하는 파인 예측을 수행한다. 즉 상기 비휘발성 메모리 장치의 수명 단계에 따라 적응적으로 서로 다른 예측을 수행함으로써 상기 잔여 수명 예측의 속도를 증가시키고 정밀도를 향상시킬 수 있다."}
{"patent_id": "10-2020-0181856", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일 한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. 도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명 예측 방법을 나타내는 순서도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 잔여 수명 예측 방법은 복수의 메모리 셀들을 포함하는 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러에 의해 수행된다. 상기 비휘발성 메모리 장치 및 상기 메모리 컨트롤 러를 포함하는 스토리지 장치의 구조는 도 2 내지 도 6을 참조하여 후술하기로 한다. 상기 잔여 수명 예측 방법에서, 상기 비휘발성 메모리 장치에 저장된 저장 데이터에 대한 독출이 성공할 때까지 복수의 독출 동작들을 순차적으로 수행하는 독출 시퀀스를 수행한다(S100). 일 실시예에서 상기 저장 데이터는 상기 비휘발성 메모리 장치의 일 영역에 저장된 데이터일 수 있다. 예를 들 어, 상기 저장 데이터는 상기비휘발성 메모리 장치에 포함되는 복수의 메모리 셀들로 구성되는 하나의 페이지 영역에 저장된 데이터일 수 있다. 일 실시예에서 상기 독출 시퀀스는 상기 비휘발성 메모리 장치의 일 영역에 저장된 데이터를 독출하기 위해 수 행될 수 있다. 따라서 상기 비휘발성 메모리 장치에 포함되는 제1 영역에 저장된 제1 저장 데이터를 독출하기 위해 상기 독출 시퀀스가 수행될 수 있고, 상기 제1 저장 데이터를 유효하게 독출한 이후 상기 제1 영역과 다른 제2 영역에 저장된 제2 저장 데이터를 독출하기 위해 상기 독출 시퀀스가 다시 수행될 수 있다. 일 실시예에서 상기 독출 시퀀스는 복수의 독출 동작들을 포함할 수 있고, 상기 독출 시퀀스를 수행하는 과정에 서 상기 복수의 독출 동작들이 순차적으로 수행될 수 있다. 보다 구체적인 설명은 도 7 내지 도 10을 참조하여 후술하기로 한다. 상기 복수의 독출 동작들 중에서 독출이 성공한 독출 동작에 상응하는 시퀀스 클래스를 결정하고 ECC 디코딩 정 보를 생성한다(S200). 일 실시예에서 상기 복수의 독출 동작들은 복수의 시퀀스 클래스들에 각각 상응할 수 있다. 상기 복수의 독출 동작들을 수행하여 독출이 성공한 독출 동작에 상응하는 시퀀스 클래스가 결정될 수 있다. 일 실시예에서 상기 ECC 디코딩 정보는 상기 복수의 독출 동작들 중 독출이 성공한 독출 동작에 상응하여 생성 될 수 있다. 따라서 상기 비휘발성 메모리 장치의 일 영역에 대하여 상기 독출 시퀀스를 수행함으로써 상기 복 수의 독출 동작들이 수행될 수 있으나, 상기 일 영역에 대한 독출이 성공하였다는 전제 하에 상기 시퀀스 클래 스 및 상기 ECC 디코딩 정보는 상기 성공한 독출에 상응하는 하나의 독출 동작에 대하여만 생성될 수 있다. 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보 중 적어도 하나에 기초하여 상기 비휘발성 메모리 장치의 수명 단 계를 판단한다(S300). 일 실시예에서 상기 비휘발성 메모리 장치의 수명 단계는 제1 수명 단계 및 상기 제1 수명 단계 이후의 제2 수 명 단계를 포함할 수 있다. 상기 제1 수명 단계는 상기 비휘발성 메모리 장치가 제조된 시점부터 상기 비휘발성 메모리 장치가 수명을 다하는 시점 사이의 임의의 시점까지에 상응할 수 있고, 상기 제2 수명 단계는 상기 제1 수명 단계 이후의 시점부터 상기 비휘발성 메모리 장치가 수명을 다하는 시점까지에 상응할 수 있다. 일 실시예에서 상기 비휘발성 메모리 장치의 수명 단계는 수명 초기, 수명 중기 및 수명 말기로 구분될 수 있다. 이 경우 상기 제1 수명 단계는 상기 수명 초기에 대응할 수 있고, 상기 제2 수명 단계는 상기 수명 중기 및 수명 말기에 대응할 수 있다. 도 16 및 도 17을 참조하여 후술하는 바와 같이 상기 비휘발성 메모리 장치의 수명 단계를 상기 수명 초기, 상기 수명 중기 및 상기 수명 말기로 구분하여 기술할 수 있으나 본 발명의 일 실 시예에 따른 상기 S300 단계는 상기 제1 수명 단계 및 상기 제1 수명 단계 이후의 제2 수명 단계로 구분되는 것으로 본다. 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스 및 상기ECC 디코딩 정 보에 기초하여 상기 비휘발성 메모리 장치의 잔여 수명에 관한 코어스 예측을 수행한다(S400). 상기 비휘발성 메모리 장치가 상기 제1 수명단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스, 상기 ECC정보 및 상기 비휘발성 메모리 장치의 문턱 전압 정보에 기초하여 상기 비휘발성 메모리 장치의 잔여 수명에 관 한 파인 예측을 수행한다(S500). 일 실시예에서 상기 파인 예측은 상기 비휘발성 메모리 장치의 잔여 수명에 관한 예측을 상기 코어스 예측보다 상대적으로 정밀하게 수행하는 것을 의미할 수 있다. 일 실시예에서 상기 코어스 예측은 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보에 기초하여 판단되고, 상기 파 인 예측은 상기 시퀀스 클래스, 상기 ECC 정보뿐만 아니라 상기 비휘발성 메모리 장치의 문턱 전압 정보에 기초 하여 판단될 수 있다. 일 실시예에서, 상기 코어스 예측 및 상기 파인 예측을 수행하기 위해 인공 지능 모델이 이용될 수 있다. 상기 인공 지능 모델은 본 발명의 일 실시예에 따른 상기 S100, S200, S300, S400 및 S500 단계를 실시하기 전 미리 학습된 인공 지능 모델일 수 있다. 일 실시예에서, 상기 인공 지능 모델은 신경망 기반 시스템(neural network-based system)(예를 들어, 컨볼루션 신경망(Convolution Neural Network)(CNN) 및 순환 신경망(Recurrent Neural Network)(RNN)), SVM(Support Vector Machine), 선형 회귀(linear regression), 로지스틱 회귀(logistic regression), 나이브 베이즈 분류 (Naive Bayes Classification), 랜덤 포레스트(random forest), 결정 트리(decision tree) 및 k-최근접 이웃 (K-Nearest Neighbor)(KNN) 알고리즘들 중 하나일 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 일 실시예에서 상기 시퀀스 클래스, 상기 ECC 정보 및 상기 문턱 전압 정보가 상기 학습된 인공 지능 모델의 입 력 데이터로서 입력될 수 있고, 다른 실시예에서 상기 시퀀스 클래스, 상기 ECC 정보 및 상기 문턱 전압 정보 각각으로부터 특징 값들이 추출되어 상기 학습된 인공 지능 모델의 입력 데이터로서 입력될 수 있다. 일 실시예에서, 상기 시퀀스 클래스는 상기 독출이 성공한 독출 동작에 상응하는 인덱스 값을 포함하고, 상기 ECC 디코딩 정보는 상기 저장 데이터를 독출한 독출 데이터에 대하여 ECC 디코딩을 수행한 결과로서 계산되는 에러 비트들의 수를 포함할 수 있다. 상기 문턱 전압 정보는 상기 저장 데이터가 상기 비휘발성 메모리 장치에 포함되는 메모리 셀들에 프로그램 된 직후에 측정된 문턱 전압 분포와 상기 저장 데이터에 대한 상기 독출이 성 공한 직후에 측정된 문턱 전압 사이의 차이 값들을 포함할 수 있다. 일 실시예에서, 상기 비휘발성 메모리 장치의 상기 수명 단계를 판단하는 시점이 상기 비휘발성 메모리 장치의 제조 시점으로부터 기 설정된 시간을 초과하는 경우, 상기 코어스 예측을 수행하는 단계를 생략하고, 상기 파인 예측을 수행하는 단계만을 수행할 수도 있다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명 예측 방법은 상술한 바와 같이 상기 S100, S200, S300, S400 및 S500 단계를 실시하여 비휘발성 메모리 장치의 잔여 수명을 효율적으로 판단할 수 있다. 상기 비휘발성 메모리 장치가 상기 제1 수명 단계인 것으로 판단되는 경우 코어스 예측을 수행할 뿐이고, 상기 비휘발성 메모리 장치가 상기 제1 수명 단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상기 코어스 예측보 다 상대적으로 정밀하게 예측하는 파인 예측을 수행한다. 즉 상기 비휘발성 메모리 장치의 수명 단계에 따라 적 응적으로 서로 다른 예측을 수행함으로써 상기 잔여 수명 예측의 속도를 증가시키고 정밀도를 향상시킬 수 있다. 도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치 및 이를 포함하는 스토리지 장치를 나타내는 블록도 이다. 도 2를 참조하면, 메모리 시스템은 메모리 컨트롤러 및 비휘발성 메모리 장치를 포함한다. 메모리 시스템은 메모리 컨트롤러와 비휘발성 메모리 장치를 전기적으로 연결하는 복수의 신호 라인들(3 0)을 더 포함할 수 있다. 비휘발성 메모리 장치는 메모리 컨트롤러에 의해 제어된다. 예를 들어, 메모리 컨트롤러는 호스트 장치(예를 들어, 도 23의 1100)의 요청에 기초하여 비휘발성 메모리 장치에 데이터를 기입(즉, 프로그램)하 거나 비휘발성 메모리 장치로부터 데이터를 독출할 수 있다. 복수의 신호 라인들은 제어 라인, 커맨드 라인, 어드레스 라인, 데이터 라인 및 전원 라인을 포함할 수 있 다. 메모리 컨트롤러는 상기 커맨드 라인, 상기 어드레스 라인 및 상기 제어 라인을 통해 비휘발성 메모리 장치에 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 전송하고, 상기 데이터 라인을 통해 비휘발성 메모리 장치와 데이터 신호(DAT)를 주고 받으며, 상기 전원 라인을 통해 비휘발성 메모리 장치에 전원 전압(PWR)을 제공할 수 있다. 도시하지는 않았으나, 복수의 신호 라인들은 데이터 스트로브 신호(즉, DQS신호)를 전송하는 DQS 라인을 더 포함할 수 있다. 복수의 신호 라인들의 일부 또는 전부를 채널이라 부를 수 있다. 도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다. 도 3을 참조하면, 비휘발성 메모리 장치는 메모리 셀 어레이, 어드레스 디코더, 페이지 버퍼 회 로, 데이터 입출력 회로, 전압 생성기 및 제어 회로를 포함한다. 메모리 셀 어레이는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인 들(GSL)을 통해 어드레스 디코더와 연결된다. 또한, 메모리 셀 어레이는 복수의 비트 라인들(BL)을 통해 페이지 버퍼 회로와 연결된다. 메모리 셀 어레이는 복수의 워드 라인들(WL) 및 복수의 비트 라 인들(BL)에 연결되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이는 각각 메모리 셀들을 포함 하는 복수의 메모리 블록들(BLK1, BLK2, ..., BLKz)로 구분될 수 있다. 또한, 메모리 블록들(BLK1~BLKz) 각각 은 복수의 페이지들로 구분될 수 있다. 일 실시예에서 도 4 및 5를 참조하여 후술하는 것처럼, 메모리 셀 어레이는 기판 상에 삼차원 구조(또는 수직 구조)로 형성되는 삼차원(three dimensional) 메모리 셀 어레이일 수 있다. 이 경우, 메모리 셀 어레이 는 서로 적층되어 형성되는 복수의 메모리 셀들을 포함하는 셀 스트링들, 예를들어 수직 메모리 낸드 스트 링들을 포함할 수 있다. 제어 회로는 메모리 컨트롤러(예를 들어, 도 2의 20)로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 커맨드(CMD) 및 어드레스(ADDR)에 기초하여 비휘발성 메모리 장치의 소거 루프, 프로그램 루프 및 독출 동 작을 제어한다. 여기서 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함하고, 소거 루프는 소거 동 작과 소거 검증 동작을 포함할 수 있다. 여기서 독출 동작은 노멀 독출 동작과 데이터 리커버리 독출 동작을 포 함할 수 있다. 예를 들어, 제어 회로는 커맨드(CMD)에 기초하여 전압 생성기를 제어하기 위한 제어 신호들(CON) 및 페이지 버퍼 회로를 제어하기 위한 제어 신호들(PBC)을 생성하고, 어드레스(ADDR)에 기초하여 로우 어드레 스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로는 로우 어드레스(R_ADDR)를 어드레스 디코더에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로에 제공할 수 있다. 제어 회로는 도 1을 참조하여 상술한 본 발명의 실시예들에 따른 데이터 기입 방법을 수행한다. 예를 들어, 제어 회로는 기입 데이터가 미리 정해진 산포 열화 패턴에 대응하는 경우에 제공되고 검증 레벨을 나타내는 오프셋 정보(OFS)를 수신하고, 오프셋 정보(OFS)에 기초하여 비휘발성 메모리 장치의 상기 프로 그램 루프를 제어한다. 또한, 제어 회로는 도 21 및 22를 참조하여 후술하는 본 발명의 실시예들에 따른 데이터 기입 방법을 수행할 수도 있다. 어드레스 디코더는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인들 (GSL)을 통해 메모리 셀 어레이와 연결된다. 예를 들어, 소거/프로그램/독출 동작 시에, 어드레스 디코더 는 로우 어드레스(R_ADDR)에 응답하여, 복수의 워드 라인들(WL) 중 적어도 하나, 복수의 스트링 선택 라인 들(SSL) 중 적어도 하나 및 복수의 접지 선택 라인들(GSL) 중 적어도 하나를 선택 워드 라인, 선택 스트링 선택 라인 및 선택 접지 선택 라인으로 각각 결정할 수 있다. 전압 생성기는 전원 전압(PWR) 및 제어 신호들(CON)에 기초하여 비휘발성 메모리 장치의 동작에 필요 한 전압들(VS)을 생성할 수 있다. 전압들(VS)은 어드레스 디코더를 통해 복수의 워드 라인들(WL)에 인가될 수 있다. 또한, 전압 생성기는 전원 전압(PWR) 및 제어 신호들(CON)에 기초하여 소거 동작에 필요한 소거 전압(VERS)을 생성할 수 있다. 예를 들어, 소거 동작 시에, 전압 생성기는 메모리 블록들(BLK1~BLKz)의 공통 소스 라인 및/또는 비트 라 인(BL)에 소거 전압(VERS)을 인가하고, 어드레스 디코더를 통해 하나의 메모리 블록의 모든 워드 라인들에 소거 허용 전압(예를 들어, 접지 전압)을 인가할 수 있다. 소거 검증 동작 시에, 전압 생성기는 어드레스 디코더를 통해 하나의 메모리 블록의 모든 워드 라인들에 소거 검증 전압을 동시에 인가하거나 워드 라인 단위로 순차적으로 인가할 수 있다. 예를 들어, 프로그램 동작 시에, 전압 생성기는 어드레스 디코더를 통해 상기 선택 워드 라인에 프로 그램 전압을 인가하고, 상기 비선택 워드 라인들에는 프로그램 금지 전압을 인가할 수 있다. 프로그램 검증 동 작 시에, 전압 생성기는 어드레스 디코더를 통해 상기 선택 워드 라인에 프로그램 검증 전압을 인가하고, 상기 비선택 워드 라인들에는 검증 패스 전압을 인가할 수 있다. 또한, 노멀 독출 동작 시에, 전압 생성기는 어드레스 디코더를 통해 상기 선택 워드 라인에 독출 전 압을 인가하고, 상기 비선택 워드 라인들에는 독출 패스 전압을 인가할 수 있다. 또한 데이터 리커버리 독출 동 작 시에, 전압 생성기는 어드레스 디코더를 통해 상기 선택 워드 라인에 인접한 워드 라인에 독출 전 압을 인가하고, 상기 선택 워드 라인에는 리커버리 독출 전압을 인가할 수 있다. 페이지 버퍼 회로는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이와 연결될 수 있다. 페이지 버 퍼 회로는 복수의 페이지 버퍼들을 포함할 수 있다. 페이지 버퍼 회로는 메모리 셀 어레이에 프 로그램 될 기입 데이터(DAT)를 저장하거나 혹은 메모리 셀 어레이로부터 감지된 독출 데이터(DAT)를 저장 할 수 있다. 즉, 페이지 버퍼 회로는 비휘발성 메모리 장치의 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 데이터 입출력 회로는 데이터 라인들(DL)을 통해 페이지 버퍼 회로와 연결될 수 있다. 데이터 입출력 회로는 컬럼 어드레스(C_ADDR)에 응답하여, 기입 데이터(DAT)를 페이지 버퍼 회로를 거쳐서 메모리 셀 어레이에 제공하거나 혹은 메모리 셀 어레이로부터 페이지 버퍼 회로를 거쳐서 출력되는 독 출 데이터(DAT)를 외부에 제공할 수 있다. 도 4는 도 3의 비휘발성 메모리 장치의 메모리 셀 어레이에 포함되는 메모리 블록의 일 예를 나타내는 사시도이 다. 도 4를 참조하면, 메모리 블록(BLKi)은 3차원 구조 또는 수직 구조로 형성되는 낸드 스트링들을 포함한다. 메모 리 블록(BLKi)은 복수의 방향들(D1, D2, D3)을 따라 신장된 구조물들을 포함한다. 메모리 블록(BLKi)을 형성하기 위해서는, 우선 기판이 제공된다. 예를 들어, 기판은 붕소(B, boron) 와 같은 5족 원소가 주입되어 형성된 P-웰로 형성될 수 있다. 또는, 기판은 N-웰 내에 제공되는 포켓 P-웰 로 형성될 수 있다. 이하에서, 기판은 P-웰인 것으로 가정한다. 그러나 기판은 P-웰에만 한정되지 않 는다. 기판 상에, 제2 방향(D2)을 따라 복수의 도핑 영역들(311, 312, 313, 314)이 형성된다. 예를 들어, 복수의 도핑 영역들(311~314)은 기판과 상이한 N-타입의 도전체로 형성될 수 있다. 이하에서, 복수의 도핑 영역들 (311~314)은 N-타입을 갖는 것으로 가정한다. 그러나 복수의 도핑 영역들(311~314)은 N-타입을 갖는 것으로만 한정되지 않는다. 도핑 영역들(311, 312) 사이의 기판 상에, 제1 방향(D1)을 따라 신장되는 복수의 절연 물질들이 제3 방향(D3)을 따라 순차적으로 제공된다. 예를 들어, 복수의 절연 물질들은 제3 방향(D3)을 따라 특정 거리 만큼 이격되어 형성될 수 있다. 예를 들어, 복수의 절연 물질들은 실리콘 산화물(silicon oxide)과 같은 절연 물질을 포함할 수 있다. 도핑 영역들(311, 312) 사이의 기판 상에, 제1 방향(D1)을 따라 순차적으로 배치되며 제3 방향(D3)을 따라 복수의 절연 물질들을 관통하는 복수의 필라들이 형성된다. 예를 들어, 복수의 필라들은 복수의 절연 물질들을 관통하여 기판과 연결될 수 있다. 또한, 복수의 필라들은 도핑 영역들(312, 313) 사이의 기판 상에, 및 도핑 영역들(313, 314) 사이의 기판 상에도 형성된다. 일 실시예에서 각 필라는 복수의 물질들로 구성될 수 있다. 예를 들어, 각 필라의 표면층은 제1 타입을 갖는 실리콘 물질을 포함할 수 있고, 낸드 스트링의 채널이 형성되는 영역으로 기능할 수 있다. 예를 들 어, 각 필라의 표면층은 기판과 동일한 타입을 갖는 실리콘 물질을 포함할 수 있다. 이하에서, 각 필라의 표면층은 P-타입 실리콘을 포함하는 것으로 가정한다. 그러나 각 필라의 표면층(11 4)은 P-타입 실리콘을 포함하는 것으로 한정되지 않는다. 각 필라의 내부층은 절연 물질로 구성된다. 예를 들어, 각 필라의 내부층은 실리콘 산화물 (silicon oxide)과 같은 절연 물질을 포함할 수 있다. 예를 들어, 각 필라의 내부층은 에어 갭(air gap)을 포함할 수 있다. 도핑 영역들(311, 312) 사이의 영역에서, 복수의 절연 물질들, 복수의 필라들, 그리고 기판의 노출된 표면을 따라 절연막이 제공된다. 예를 들어, 제3 방향(D3)을 따라 제공되는 마지막 절연 물질(11 2)의 제3 방향(D3) 쪽의 노출면에 제공되는 절연막은 제거될 수 있다.도핑 영역들(311, 312) 사이의 영역에서, 절연막의 노출된 표면상에 복수의 제1 도전 물질들(211, 221, 231, 241, 251, 261, 271, 281, 291)이 제공된다. 예를 들어, 기판에 인접한 절연 물질 및 기판 사이에 제1 방향(D1)을 따라 신장되는 제1 도전 물질이 제공될 수 있다. 구체적으로, 기판에 인접한 절연 물질의 하부면의 절연막 및 기판 사이에, 제1 방향(D1)으로 신장되는 제1 도전 물 질이 제공될 수 있다. 절연 물질들 중 특정 절연 물질 상부면의 절연막 및 특정 절연 물질 상부에 배치된 절연 물질의 하부 면의 절연막 사이에, 제1 방향(D1)을 따라 신장되는 제1 도전 물질이 제공된다. 예를 들어, 절연 물질들 사이에, 제1 방향(D1)으로 신장되는 제1 도전 물질들(221~281)이 제공될 수 있다. 예를 들어, 제1 도전 물질들(211~291)은 금속 물질일 수 있다. 예를 들어, 제1 도전 물질들(211~291)은 폴리 실리콘 등과 같은 도전 물질들일 수 있다. 도핑 영역들(312, 313) 사이의 영역에서, 그리고 도핑 영역들(313, 314) 사이의 영역에서, 도핑 영역들(311, 312) 사이의 영역 상의 구조물과 동일한 구조물이 제공될 수 있다. 복수의 필라들 상에 복수의 드레인들이 각각 제공된다. 드레인들 상에, 제2 방향(D2)으로 신장 된 복수의 제2 도전물질들(331, 332, 333)이 제공된다. 제2 도전 물질들(331~333)은 제1 방향(D1)을 따라 순차 적으로 배치된다. 제2 도전물질들(331~333) 각각은 대응하는 영역의 드레인과 연결된다. 예를 들어, 드레 인들 및 제2 방향(D2)으로 신장된 제2 도전물질들(331~333)은 각각 콘택 플러그들(contact plug)을 통해 연결될 수 있다. 예를 들어, 제2 도전 물질들(331~333)은 금속 물질들일 수 있다. 예를 들어, 제2 도전 물질들 (331~333)은 폴리 실리콘 등과 같은 도전 물질들일 수 있다. 도 4의 예에서, 제1 도전 물질들(211~291)은 워드 라인들(WL), 스트링 선택 라인들(SSL) 및 접지 선택 라인들 (GSL)을 형성할 수 있다. 제2 도전 물질들(331~333)은 비트 라인들(BL)을 형성할 수 있다. 또한, 도 4의 예에서, 제1 도전 물질들(211~291)의 층수는 예시적인 것에 불과하다. 도 5는 도 4를 참조하여 설명된 메모리 블록의 등가 회로를 나타내는 회로도이다. 도 5에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다. 도 5를 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복 수의 메모리 낸드 스트링들(NS11, NS12, NS13, NS21, NS22, NS23, NS31, NS32, NS33)을 포함할 수 있다. 복수 의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 비트 라인들(BL1~BL3)은 도 3의 제2 도전물질들(331~333)에 대응할 수 있고, 도 3의 도핑 영역들(311~314)이 서로 연결되어 공통 소스 라인 (CSL)을 형성할 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모 리 셀들(MC1~MC8)은 각각 상응하는 워드 라인(WL1, WL2, WL3, WL4, WL5, WL6, WL7, WL8)에 연결될 수 있다. 접 지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지 스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인 (CSL)에 연결될 수 있다. 하나의 비트 라인에 공통으로 연결된 셀 스트링들은 하나의 열을 형성하고, 하나의 스트링 선택 라인에 연결되 는 셀 스트링들은 하나의 행을 형성한다. 예를 들어, 제1 비트 라인(BL1)에 연결된 셀 스트링들(NS11, NS21, NS31)은 제1 열을 형성하고, 제1 스트링 선택 라인(SSL1)에 연결된 셀 스트링들(NS11, NS12, NS13)은 제1 행을 형성할 수 있다. 동일한 층의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1~GSL3) 및 스트링 선택 라인 (SSL1~SSL3)은 각각 분리될 수 있다. 동일한 반도체 층의 메모리 셀들은 워드 라인을 공유하고, 동일한 행의 셀 스트링들은 스트링 선택 라인을 공유하며, 공통 소스 라인(CSL)은 모든 셀 스트링들에 공통으로 연결될 수 있다. 도 5의 예에서, 워드 라인들(WL1~WL8), 비트라인들(BL1~BL3) 및 메모리 셀들(MC1~MC8)의 개수는 예시적인 것에 불과하다.수직형(또는 3차원) 메모리 셀 어레이에 대한 자세한 설명은 본 명세서에 참고 문헌으로 결합된 미국 등록 번호 7,679,133; 8,553,466; 8,654,587; 8,559,235 및 미국 공개 번호 2011/0233648에 기술되어 있다. 한편, NAND 플래시 메모리 장치에 기초하여 본 발명의 실시예들에 따른 비휘발성 메모리 장치에 포함되는 메모 리 셀 어레이 및 메모리 블록을 설명하였으나, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 임의의 비휘발성 메모리 장치일 수 있다. 도 6은 본 발명의 일 실시예에 따른 스토리지 장치에 포함되는 메모리 컨트롤러의 일 예를 나타내는 블록도이다. 도 6을 참조하면, 메모리 컨트롤러는 프로세서, 메모리, 잔여 수명 예측기, 호스트 인터페 이스, ECC(Error Correction Code) 엔진, 메모리 인터페이스 및 AES(Advanced Encryption Standard) 엔진을 포함할 수 있다. 프로세서는 호스트 장치(예를 들어, 도 23의 1100)로부터 호스트 인터페이스를 통하여 수신된 커맨드 에 응답하여 메모리 컨트롤러의 동작을 제어할 수 있다. 예를 들어, 프로세서는 메모리 시스템(예를 들어, 도 2의 10)의 동작을 제어하며, 메모리 시스템을 구동하기 위한 펌웨어(Firmware)를 채용하여 각각의 구성들을 제어할 수 있다. 프로세서는 도 1을 참조하여 상술한 S100 단계를 추가적으로 수행할 수 있다. 메모리는 프로세서에 의해 실행 및 처리되는 명령어 및 데이터를 저장할 수 있다. 예를 들어, 메모리 는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등과 같은 휘발성 메모리로 구현될 수 있다. 메모리는 본 발명의 일 실시예 따른 잔여 수명 예측 방법을 수행하기 위해 필요한 각종 데이터들을 저장할 수 있다. 잔여 수명 예측기는 도 1을 참조하여 상술한 본 발명의 일 실시예에 따른 잔여 수명 예측 방법을 수행하기 위한 다수의 구성들을 포함할 수 있다. 예를 들어, 잔여 수명 예측기는 정보 수집 회로, 수명 단계 판단 회로(LSDC) 및 잔여 수명 예측 회로(RLPC)를 포함할 수 있다. 일 실시예에서 정보 수집 회로는 상기 복수의 독출 동작들 중에서 독출이 성공한 독출 동작에 상응하는 시 퀀스 클래스 및 ECC 정보를 생성할 수 있고, 수명 단계 판단 회로는 상기 시퀀스 클래스 및 상기 ECC 디코 딩 정보 중 적어도 하나에 기초하여 상기 비휘발성 메모리 장치의 수명 단계를 판단할 수 있다. 잔여 수명 예측 회로는 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단되는 경우, 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보에 기초하여 상기 비휘발성 메모리 장치의 잔여 수명에 관한 코어스 예측을 수행하고, 상기 비 휘발성 메모리 장치가 상기 제1 수명 단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스, 상기 ECC 디코딩 정보 및 상기 비휘발성 메모리 장치의 문턱 전압 정보에 기초하여 상기 비휘발성 메모리 장치 의 잔여 수명에 관한 파인 예측을 수행할 수 있다. 일 실시예에서, 잔여 수명 예측기의 일부 또는 전부는 하드웨어의 형태로 구현될 수도 있고 소프트웨어(즉, 프로그램)의 형태로 구현될 수도 있다. 에러 정정을 위한 ECC 엔진은 BCH(Bose-Chaudhuri-Hocquenghem) 코드, LDPC(Low Density Parity Check) 코드, 터보 코드(Turbo Code), 리드-솔로몬 코드(Reed-Solomon Code), 콘볼루션 코드(Convolution Code), RSC(Recursive Systematic Code), TCM(Trellis-Coded Modulation), BCM(Block Coded Modulation) 등의 부호화 된 변조(Coded Modulation), 또는 다른 에러 정정 코드를 이용하여 ECC 인코딩 및 ECC 디코딩을 수행할 수 있다. 호스트 인터페이스는 호스트 장치와 메모리 시스템 사이의 물리적 연결을 제공할 수 있다. 즉, 호스트 인터페이스는 호스트 장치의 버스 포맷(bus format)에 대응하여 메모리 시스템과의 인터 페이싱을 제공할 수 있다. 일 실시예에서 호스트 장치의 버스 포맷은 SCSI 또는 SAS일 수 있다. 다른 실 시예에서, 호스트 장치의 버스 포맷은 USB, PCIe(peripheral component interconnect express), ATA, PATA, SATA, NVMe 등일 수 있다. 메모리 인터페이스는 비휘발성 메모리 장치(도 2의 40)와 데이터를 교환할 수 있다. 메모리 인터페이스 는 데이터를 비휘발성 메모리 장치에 전송할 수 있고, 비휘발성 메모리 장치로부터 독출된 데이터 를 수신할 수 있다. 예를 들어, 메모리 인터페이스는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을준수하도록 구현될 수 있다. AES 엔진은 메모리 컨트롤러로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화 (decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 수행할 수 있다. 상세하게 도시하지는 않았으나, AES 엔진은 암호화 모듈 및 복호화 모듈을 포함할 수 있다. 실시예 에 따라서, 상기 암호화 모듈 및 상기 복호화 모듈은 서로 별개의 모듈로 구현될 수도 있고 하나의 모듈로 구현 될 수도 있다. 도 7 및 도 8은 도 1의 복수의 독출 동작들의 일 예를 나타내는 순서도이다. 도 7을 참조하면, 도 1에 도시된 S100 단계에 따라 비휘발성 메모리 장치에 저장된 저장 데이터에 대한 독출이 성공할 때까지 복수의 독출 동작들이 순차적으로 수행될 수 있다. 상기 복수의 독출 동작들은 하나의 독출 시퀀 스를 형성할 수 있다. 예를 들어, 상기 독출 시퀀스는 제1 독출 동작을 수행하고(S110), 상기 제1 독출 동작이 종료된 후 제2 독출 동 작(S130)을 수행할 수 있다. 상기 제2 독출 동작을 수행하고(S130) 상기 제2 독출 동작이 종료된 후 제X(여기서, X는 3) 독출 동작을 수행할 수 있다(S150). 일 실시예에서 제1 내지 제X 독출 동작은 상기 비휘발성 메모리 장치의 통상적인 사용 과정으로서 데이터 입출 력 과정에서 상기 비휘발성 메모리 장치에 저장된 저장 데이터를 독출하는 경우에 수행될 수 있다. 상기 제1 내 지 제X 독출 동작을 수행하기 위한 별도의 독자적인 독출 동작을 의미하는 것이 아니며, 도 3을 참조하여 상술 한 독출 동작 중 하나에 해당할 수 있다. 즉 상기 제1 내지 제X 독출 동작은 노멀 독출 동작 및 리커버리 독출 동작 중 하나일 수 있다. 일 실시예에서 상기 제1 내지 제X 독출 동작들 순차적으로 수행될 수 있고, 상기 제1 내지 제X 독출 동작들 중 제K(K는 1 이상 X 이하의자연수) 독출 동작이 성공한 것으로 판정되는 경우 상기 제K 독출 동작 이후의 상기 제 (K+1) 내지 제X 독출 동작은 수행되지 않을 수 있다. 일 실시예에서 상기 제1 내지 제X 독출 동작들 각각은 서로 다른 독출 레이턴시를 가질 수 있다. 도 8을 참조하면, 상기 제1 독출 동작을 수행하고(S110) 상기 제1 독출 동작에 따른 상기 저장 데이터에 대한 독출이 성공하였는지 여부를 판단하는 단계(S115)를 거칠 수 있다. 상기 제1 독출 동작에 따른 독출이 실패한 경우(S115: N) 상기 제2 독출 동작을 수행할 수 있다(S130). 상기 제2 독출 동작에 따른 상기 저장 데이터에 대 한 독출이 성공하였는지 여부를 판단하는 단계(S135)를 거칠 수 있다. 상기 제2 독출 동작에 따른 독출이 실패 한 경우(S135: N) 상기 제X 독출 동작을 수행할 수 있다(S150). 상기 제X(여기서 X는 3) 독출 동작의 수행 이후 에 따른 상기 저장 데이터에 대한 독출이 성공하였는지 여부를 판단하는 단계(S155)를 거칠 수 있다. 상기 S115, S135 및 S155 단계들 중 하나에서 상기 저장 데이터에 대한 독출이 성공한 것으로 판단되면 시퀀스 클래스를 결정하고 ECC 디코딩 정보를 생성할 수 있다(S190). 반면 상기 S115, S135 및 S155 단계들 모두에서 상기 저장 데이터에 대한 독출이 실패한 것으로 판단되면 상기 시퀀스 클래스를 결정하거나 또는 상기 ECC 디코 딩 정보를 생성하지 않고 종료될 수 있다(S170). 일 실시예에서 상기 제1 내지 제X 독출 동작들 각각은 상기 저장 데이터를 독출하기 위해 기 설정된 독출 레벨 전압 및 상기 기 설정된 독출 레벨 전압 주위의 복수의 독출 레벨 전압들을 이용하여 경판정 데이터 및 연판정 데이터를 생성할 수 있다. 그리고 상기 경판정 데이터 및 상기 연판정 데이터에 기초하여 상기 제1 내지 제X 독 출동작들 각각에서 상기 ECC 디코딩이 수행될 수 있다. 상기 시퀀스 클래스 정보 및 상기ECC 디코딩 정보에 관 하여 도 12, 13 및 15를 참조하여 보다 구체적으로 후술하기로 한다. 이하에서 상기 복수의 독출 동작들에 대하 여 보다 구체적으로 설명하기로 한다. 도 9 및 도 10은 도 7 및 도 8의 복수의 독출 동작들 중 하나의 일 예를 나타내는 순서도이다. 도 9 및 도 10에서 상기 복수의 독출 동작들 중 제1 독출 동작의 일 예가 도시된다. 그러나 이는 예시적인 것으 로서 상기 복수의 독출 동작들 중 상기 제1 독출 동작 외의 독출 동작들 또한 상기 제1 독출 동작과 유사하게 구성될 수 있다. 도 9를 참조하면, 제1 독출 동작을 수행하고(S110), 상기 제1 독출 동작에 따라 상기 저장 데이터를 독출한 독 출 데이터에 대하여 ECC 디코딩을 수행할 수 있다(S111). 상기 ECC 디코딩의 수행 결과 상기 독출 데이터에 대 한 에러 정정이 가능한지 여부를 판단하고(S112), 상기 판단의 결과 상기 에러 정정이 가능한 경우(S112: Y) 상기 독출 데이터를 유효 독출 데이터로서 출력하고 상기 제1 독출 동작에 따른 상기 저장 데이터의 독출이 성공 한 것으로 판정할 수 있다(S113). 상기 판단의 결과 상기 에러 정정이 불가능한 경우 독출이 실패한 것으로 판 정할 수 있다(S113). 설명의 편의를 위해 도 9에서 제1 독출 동작과 구별되도록 복수의 단계들(S111, S112, S113 및 S114)이 도시되었으나 복수의 단계들(S111, S112, S113 및 S114) 또한 상기 제1 독출동작에 포함될 수 있다. 즉 상기 S110, S111, S112, S113 및 S114 단계들이 상기 제1 독출 동작을 구성하여 도 7 및 도 8을 참조 하여 상술한 S110 단계에 대응될 수 있다. 도 10을 참조하면, 단계들(S110, S111-1, S112-1 및 S113-1)은 도 9를 참조하여 상술한 단계들(S110, S111, S112 및 S113)에 상응할 수 있다. 즉 도 10에 도시된 제1 독출 동작의 일 예에서, 단지 S114, S111-2, S112-2, S113-2 및 S114-2 단계들만이 더 수행될 뿐이다. 상기 S112-1 단계에서 제1 독출 데이터에 대한 제1 ECC 디코딩의 수행의 결과 에러 정정이 불가능한 경우(S112- 1: N), 독출 레벨 전압을 변경하여 재독출하는 리커버리 독출 동작을 수행할 수 있다(S114). 상기 리커버리 독 출 동작을 수행하여 상기 저장 데이터를 독출한 제2 독출데이터에 대하여 제2 ECC 디코딩을 수행할 수 있다 (S111-2). 상기 제2 ECC 디코딩의 수행의 결과 에러 정정이 가능한 경우(S112-2: Y) 상기 에러 정정된 제2 독출 데이터를 유효 독출 데이터로서 출력하고 상기 리커버리 독출 동작에 따른 상기 저장 데이터의 독출이 성공한 것으로 판정할 수 있다(S113-2). 상기 에러 정정이 불가능한 경우(S112-2: N) 독출이 실패한 것으로 판정할 수 있다. 도 11은 도 1의 비휘발성 메모리 장치의 수명 단계를 판단하는 단계의 일 예를 나타내는 순서도이다. 도 12 및 13은 도 11의 비휘발성 메모리 장치의 수명 단계를 판단하는 과정을 설명하기 위한 도면이다. 도 11을 참조하면, 상기 비휘발성 메모리 장치의 수명 단계를 판단하는 단계는 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보 중 적어도 하나에 기초하여 판단한다. 보다 구체적으로 상기 시퀀스 클래스에 포함되는 인덱스 값 이 기준 인덱스 값 이하인 경우(S310: Y) 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단한다. 상기 시퀀스 클래스에 포함되는 인덱스 값이 상기 기준 인덱스 값을 초과하는 경우(S310: N) 상기 비휘발성 메모리 장치가 제2 수명 단계인 것으로 판단한다. 상기 시퀀스 클래스에 관하여 보다 구체적으로 설명하기로 한다. 도 12를 참조하면, 상기 시퀀스 클래스들(SC1, SC2, SC3 및 SCX)은 독출 동작들(제1 내지 제X 독출 동작들)에 각각 상응할 수 있다. 상기 시퀀스 클래스들은 도 8을 참조하여 상술한 독출 시퀀스의 예에서 생성될 수 있다. 예를 들어 시퀀스 클래스(SC1)는 제1 독출 동작에 상응하고, 시퀀스 클래스(SC2)는 제2 독출 동작에 상응하고, 시퀀스 클래스(SC3)는 제3 독출 동작에 상응하고 시퀀스 클래스(SCX)는 제X 독출 동작에 각각 상응할 수 있다. 일 실시예에서 상기 시퀀스 클래스들(SC1, SC2, SC3 및 SCX) 각각은 인덱스 값을 포함할 수 있다. 예를 들어 시 퀀스 클래스(SC1)는 인덱스 값으로서 1을 포함할 수 있고, 시퀀스 클래스(SC2)는 인덱스 값으로서 2를 포함할 수 있고, 시퀀스 클래스(SC3)는 인덱스 값으로서 3을 포함할 수 있고, 시퀀스 클래스(SCX)는 인덱스 값으로서 X 를 포함할 수 있다. 일 실시예에서, 상기 시퀀스 클래스들(SC1, SC2, SC3 및 SCX) 각각은 상기 독출이 성공한 독출 동작에 상응하는 인덱스 값만을 포함할 수 있다. 도 13을 참조하면, 상기 시퀀스 클래스들(SC1, SC1R, SC2, SC2R, SC3, SC3R, SCX 및 SCXR)은 독출 동작들(제1 내지 제X 독출 동작들, 및 제1 내지 제X 리커버리 독출 동작들)에 각각 상응할 수 있다. 상기 시퀀스 클래스들 은 도 10을 참조하여 상술한 독출 시퀀스의 예에서 생성될 수 있다. 예를 들어 시퀀스 클래스(SC1)는 제1 독출 동작에 상응하고 시퀀스 클래스(SC1R)는 제1 리커버리 독출 동작에 상응할 수 있다. 시퀀스 클래스(SC2)는 제2 독출동작에 상응하고 시퀀스 클래스(SC2R)는 제2 리커버리 독출 동작에 상응할 수 있다. 시퀀스 클래스(SC3)는 제3 독출동작에 상응하고 시퀀스 클래스(SC3R)는 제3 리커버리 독출 동작에 상응할 수 있다. 시퀀스 클래스 (SCX)는 제X 독출동작에 상응하고 시퀀스 클래스(SCXR)는 제X 리커버리 독출 동작에 상응할 수 있다. 일 실시예에서 상기 시퀀스 클래스들(SC1, SC1R, SC2, SC2R, SC3, SC3R, SCX 및 SCXR) 각각은 인덱스 값을 포 함할 수 있다. 예를 들어 시퀀스 클래스(SC1)는 인덱스 값으로서 1을 포함할 수 있고, 시퀀스 클래스(SC1R)는 인덱스 값으로서 2를 포함할 수 있다. 유사한 방식으로서 시퀀스 클래스들(SC2, SC2R, SC3, SC3R, SCX 및 SCX R)은 인덱스 값으로서 3, 4, 5, 6, (2X-1) 및 (2X)를 각각 포함할 수 있다. 일 실시예에서, 상기 인덱스 값들(도 12에 도시된 예에서 1 내지 X, 도 13에서 도시된 예에서 1 내지 2X) 중 하 나가 상기 기준 인덱스 값으로 설정될 수 있다.도 14는 도 1의 비휘발성 메모리 장치의 수명 단계를 판단하는 단계의 일 예를 나타내는 순서도이다. 도 15는 도 14의 비휘발성 메모리 장치의 수명 단계를 판단하는 과정을 설명하기 위한 도면들이다. 도 14를 참조하면, 상기 비휘발성 메모리 장치의 수명 단계를 판단하는 단계는 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보 중 적어도 하나에 기초하여 판단한다. 보다 구체적으로 상기 시퀀스 클래스에 포함되는 인덱스 값 이 기준 인덱스 값 이하이고(S310: Y) 상기 ECC 디코딩 정보에 포함되는 에러 비트들의 수가 기준 에러 비트 수 이하인 경우(S315: Y) 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단한다(S330). 상기 시퀀스 클래 스에 포함되는 인덱스 값이 상기 기준 인덱스 값을 초과하거나(S310: N) 또는 상기 ECC 디코딩 정보에 포함되는 상기 에러 비트들의 수가 상기 기준 에러 비트 수를 초과하는 경우(S315: N) 상기 비휘발성 메모리 장치가 제2 수명단계인 것으로 판단한다. 상기 ECC 디코딩 정보에 관하여 보다 구체적으로 설명하기로 한다. 도 15를 참조하면, 상기 ECC 디코딩 정보는 상기 저장 데이터를 독출한 독출 데이터에 대하여 ECC 디코딩을 수 행한 결과로서 계산되는 에러 비트들의 수를 포함할 수 있다. 예를 들어, ECC 디코딩(ECCD1)을 수행한 결과 에 러 비트들의 수(E1)를 포함할 수 있고, ECC 디코딩(ECCD2)을 수행한 결과 에러 비트들의 수(E2)를 포함할 수 있 고, ECC 디코딩(ECCD3)을 수행한 결과 에러 비트들의 수(E3)를 포함할 수 있다. ECC 디코딩들(ECCD4, EDCCD5 및 ECCD6)에 대하여 유사한 방식으로 에러 비트들의 수(E4, E5 및 E6)를 각각 포함할 수 있다. 도 16 및 17은 도 1의 비휘발성 메모리 장치의 코어스 예측을 수행하는 단계 및 비휘발성 메모리 장치의 파인 예측을 수행하는 단계를 설명하기 위한 도면이다. 도 1 및 도 16을 참조하면, 상기 비휘발성 메모리 장치가 제1 수명 단계 즉 수명 초기에 해당되는 것으로 판단 되는 경우 코어스 예측을 수행하고, 상기 비휘발성 메모리 장치가 제2 수명 단계 즉 수명 중기 이후에 해당되는 것으로 판단되는 경우 파인 예측을 수행한다. 일 실시예에서, 도 13에 도시된 예에서 상기 기준 인덱스 값이 6으로 설정된 경우로서 상기 비휘발성 메모리 장 치가 인덱스 값이 기준 인덱스 값 이하인 시퀀스 클래스들(SC1, SC1R, SC2, SC2R, SC3 및 SC3R) 중 하나에 상응 하는 경우 상기 코어스 예측을 수행하여 상기 비휘발성 메모리 장치의 잔여 수명을 예측할 수 있다. 상기 비휘 발성 메모리 장치가 상기 인덱스 값이 상기 기준 인덱스 값을 초과하는 시퀀스 클래스들(SCX 및 SCXR) 중 하나 에 상응하는 경우 상기 파인 예측을 수행하여 상기 비휘발성 메모리 장치의 잔여 수명을 예측할 수 있다. 이 경 우 상기 코어스 예측을 수행하기 위해 학습된 인공 지능 모델의 입력 데이터로서 상기 시퀀스 클래스 및 상기 ECC 디코딩 정보를 사용하여 상기 비휘발성 메모리 장치의 잔여 수명을 예측할 수 있다. 상기 비휘발성 메모리 장치의 잔여 수명은 상기 비휘발성 메모리 장치에 관한 잔여 프로그램/소거(remaining program/erase(P/E)) 주 기 또는 잔여 리텐션 시간(remaining retention time) 중 적어도 하나로 표현될 수 있다. 일 실시예에서, 도 13에 도시된 예에서 상기 기준 인덱스 값이 6으로 설정되고 도 15에 도시된 예에서 상기 기 준 에러 비트 수가 3으로 설정된 경우로서 상기 비휘발성 메모리 장치가 인덱스 값이 기준 인덱스 값 이하인 시 퀀스 클래스들(SC1, SC1R, SC2, SC2R, SC3 및 SC3R) 중 하나에 상응하고 상기 ECC 디코딩의 수행의 결과로서 발생되는 상기 에러 비트들의 수가 상기 기준 에러 비트 수 이하인 경우(E1, E2 및 E3 중 하나) 상기 코어스 예 측을 수행하여 상기 비휘발성 메모리 장치의 잔여 수명을 예측할 수 있다. 상기 비휘발성 메모리 장치가 상기 인덱스 값이 상기 기준 인덱스 값을 초과하는 시퀀스 클래스들(SCX 및 SCXR) 중 하나에 상응하는 경우 상기 파 인 예측을 수행하여 상기 비휘발성 메모리 장치의 잔여 수명을 예측할 수 있다. 상기 비휘발성 메모리 장치가 제1 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스 및 상기ECC 디코딩 정 보에 기초하여 상기 비휘발성 메모리 장치의 잔여 수명에 관한 코어스 예측을 수행한다(S400). 상기 비휘발성 메모리 장치가 상기 제1 수명단계 이후의 제2 수명 단계인 것으로 판단되는 경우 상기 시퀀스 클래스, 상기 ECC 정보 및 상기 비휘발성 메모리 장치의 문턱 전압 정보에 기초하여 상기 비휘발성 메모리 장치의 잔여 수명에 관 한 파인 예측을 수행한다(S500). 도 18 및 19는 도 1의 문턱 전압 정보를 설명하기 위한 도면들이다. 도 18 및 도 19에서 삼중 레벨 셀(TLC, Triple Level Cell) 구조의 메모리 셀들을 포함하는 비휘발성 메모리 장 치의 문턱 전압 산포가 예시적으로 도시된다. 도 18을 참조하면, 상기 비휘발성 메모리 장치에 포함된 메모리 셀들은 소거 상태(E) 및 제 1 내지 제 7 프로그 램 상태들(P1~P7) 중 어느 하나의 상태를 가질 수 있다. 독출 레벨 전압들(VRD1~VRD7)은 상기 메모리 셀들의 특 성을 고려하여 미리 정해질 수 있다. 일 실시예에서 독출 레벨전압들(VRD1~VRD7)은 상기 메모리 셀들이 프로그램 된 직후의 문턱 전압 산포에 기초하여 결정될 수 있으나 다른 실시예에서 상기 메모리 셀들이 프로그램 된 이후 소정의 시간이 경과한 후(즉, 메모리 셀들이 안정화된 후)의 문턱 전압 산포에 기초하여 결정될 수도 있다. 이 경우 상기 파인 예측을 수행하기 위해 상기 학습된 인공 지능 모델의 입력 데이터로서 상기 시퀀스 클 래스, 상기 ECC 디코딩 정보 및 상기 문턱 전압 정보를 사용하여 상기 비휘발성 메모리 장치의 잔여 수명을 예 측할 수도 있다. 상기 비휘발성 메모리 장치의 잔여 수명은 상기 비휘발성 메모리 장치에 관한 잔여 프로그램/ 소거(remaining program/erase(P/E)) 주기 또는 잔여 리텐션 시간(remaining retention time) 중 적어도 하나 로 표현될 수 있다. 나아가 상기 비휘발성 메모리 장치의 잔여 수명은 상기 시퀀스 클래스, 상기 ECC 디코딩 정보, 상기 문턱 전압 정보들 및 S.M.A.R.T(Self-Monitoring, Analysis and Reporting Technology) 속성 정보에 기초하여 예측될 수 있다. 상기 S.M.A.R.T 속성 정보는 상기 비휘발성 메모리 장치와 관련된 재 할당된 섹터 카운트(Reallocated sectors count), 시크 에러율(Seek error rate), 스핀 재시도 카운트(Spin retry count), 재할당 이벤트 카운 트(Reallocation event count), 및/혹은 현재 펜딩 섹터 카운트(Current Pending Sectors count) 중 적어도 하 나를 포함할 수 있다. 도 19를 참조하면, 상기 비휘발성 메모리 장치에 포함된 메모리 셀들의 물리적 특성이 외부 요인 등으로 인하여 변화되는 경우 도 19에 도시된 바와 같이 문턱 전압 산포가 변화될 수 있다. 특히 전하 트랩 플래시(CTF; charge trap flash) 메모리 셀에서 프로그램 시간이 경과함에 따라 메모리 셀들의 문턱 전압 산포가 낮아지는 IVS(initial verify shift) 현상이 발생할 수 있다. 또한 메모리 셀들의 프로그램 도중에 SPO(sudden power off)로 인하여 메모리 셀들의 문턱 전압 산포가 도 19에 도시된 바와 같이 중첩될 수 있다. 따라서 독출 레벨 전압들(VRD1~VRD7)을 기초로 상기 비휘발성 메모리 장치에 저장된 저장 데이터를 독출하는 경우 상기 독출 데이 터는 다수의 오류들을 포함하게 된다. 도 20, 21 및 22는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명을 예측하기 위한 인공 지능 모델의 일 예로서 인공신경망을 설명하기 위한 도면들이다. 도 20을 참조하면, 일반적인 인공 신경망의 네트워크 구조는 입력 레이어(IL), 복수의 히든 레이어들(HL1, HL2, ..., HLn) 및 출력 레이어(OL)를 포함할 수 있다. 입력 레이어(IL)는 i(i는 자연수)개의 입력 노드들(x1, x2, ..., xi)을 포함할 수 있고, 길이가 i인 벡터 입력 데이터(IDAT)가 각 입력 노드에 입력될 수 있다. 일 실시예에서, 벡터 입력 데이터(IDAT)로서 상기 시퀀스 클래 스, 상기 ECC 정보 및 상기 문턱 전압 정보가 입력될 수 있다. 다른 실시예에서, 벡터 입력 데이터(IDAT)로서 상기 시퀀스 클래스, 상기 ECC 정보 및 상기 문턱 전압 정보 각각으로부터 특징 값들이 추출되어 입력될 수 있 다. 복수의 히든 레이어들(HL1, HL2, ..., HLn)은 n(n은 자연수)개의 히든 레이어들을 포함하며, 히든 노드들(h1 1, h1 2, h1 3, ..., h1 m, h2 1, h2 2, h2 3, ..., h2m, hn 1, hn 2, hn 3, ..., hn m)을 포함할 수 있다. 예를 들어, 히든 레이어 (HL1)는 m(m은 자연수)개의 히든 노드들(h1 1, h1 2, h1 3, ..., h1 m)을 포함할 수 있고, 히든 레이어(HL2)는 m개의 히든 노드들(h2 1, h2 2, h2 3, ..., h2 m)을 포함할 수 있으며, 히든 레이어(HLn)는 m개의 히든 노드들(hn 1, hn 2, hn 3, ..., hn m)을 포함할 수 있다. 출력 레이어(OL)는 분류할 클래스에 대응하는 j(j는 자연수)개의 출력 노드들(y1, y2, ..., yj)을 포함할 수 있 고, 입력 데이터(IDAT)에 대하여 각 클래스 별로 결과(예를 들어, 점수 또는 class score)를 출력할 수 있다. 출력 레이어는 fully connected 레이어라고 부를 수 있으며, 예를 들어 입력 데이터(IDAT)가 자동차에 대 응할 확률을 수치로 나타낼 수 있다. 도 20에 도시된 네트워크 구조는, 두 개의 노드들 사이에 직선으로 도시된 노드들 간의 연결(branch)과, 도시되 지는 않았지만 각 연결에서 사용되는 가중치(weight)를 포함할 수 있다. 이 때, 하나의 레이어 내의 노드들 간 에는 연결이 되지 않을 수 있고, 서로 다른 레이어들에 포함되는 노드들은 완전하게 혹은 부분적으로 연결될 수 있다. 도 20의 각 노드(예를 들어, h1 1)는 이전 노드(예를 들어, x1)의 출력을 입력 받아 연산할 수 있고, 연산 결과를 이후 노드(예를 들어, h2 1)에 출력할 수 있다. 이 때, 각 노드는 입력된 값을 특정 함수, 예를 들어 비선형 함수 에 적용하여 출력할 값을 연산할 수 있다. 일반적으로 신경망의 네트워크 구조는 미리 결정되어 있으며, 노드들 간의 연결에 따른 가중치들은 이미 어떤 클래스에 속할지 정답이 알려진 데이터를 이용하여 적절한 값을 산정하게 된다. 이와 같이 이미 정답이 알려진 데이터들을 '학습 데이터'라고 하고, 가중치를 결정하는 과정을 '학습'이라고 한다. 또한, 독립적으로 학습이 가능한 구조와 가중치의 묶음을 '모델'이라고 가정하고, 가중치가 결정된 모델이 입력 데이터가 어느 클래스에 속할지를 예측하여 그 예측값을 출력하는 것을 '테스트' 과정이라고 한다. 한편, 도 20에 도시된 일반적인 신경망은 각 노드(예를 들어, h1 1)가 앞쪽 레이어(previous layer)(예를 들어, IL)의 모든 노드들(예를 들어, x1, x2, ..., xi)과 연결되어 있어, 입력 데이터(IDAT)가 영상(또는 음성)인 경우 에 영상의 크기가 증가할수록 필요한 가중치의 개수가 기하급수적으로 증가하며, 따라서 영상을 다루기에 적절 하지 않을 수 있다. 이에 따라, 신경망에 필터 기술을 병합하여, 신경망이 2차원 영상을 잘 습득할 수 있도록 구현된 컨볼루션(convolutional) 신경망이 연구되고 있다. 도 21를 참조하면, 컨볼루션 신경망의 네트워크 구조는 복수의 레이어들(CONV1, RELU1, CONV2, RELU2, POOL1, CONV3, RELU3, CONV4, RELU4, POOL2, CONV5, RELU5, CONV6, RELU6, POOL3, FC)을 포함할 수 있다. 일반적인 신경망과 다르게, 컨볼루션 신경망의 각 레이어는 가로(또는 폭, width), 세로(또는 높이, height), 깊이(depth)의 3개의 차원을 가질 수 있다. 이에 따라, 각 레이어에 입력되는 데이터 또한 가로, 세로, 깊이의 3개의 차원을 가지는 볼륨 데이터일 수 있다. 예를 들어, 도 3b에서 입력 영상이 가로 32, 세로 32의 크기를 가 지고 세 개의 컬러 채널(R, G, B)을 가지는 경우에, 상기 입력 영상에 대응하는 입력 데이터(IDAT)는 32*32*3의 크기를 가질 수 있다. 도 6b의 입력 데이터(IDAT)는 입력 볼륨 데이터 또는 입력 액티베이션 볼륨(activation volume)이라 부를 수 있다. 컨볼루션 레이어들(CONV1, CONV2, CONV3, CONV4, CONV5, CONV6)은 입력에 대한 컨볼루션 연산을 수행할 수 있 다. 영상 처리에서 컨볼루션이란 가중치를 갖는 마스크를 이용하여 데이터를 처리하는 것을 의미할 수 있으며, 입력 값과 마스크의 가중치를 곱한 후에 그 합을 출력 값으로 정하는 것을 나타낼 수 있다. 이 때, 마스크를 필 터(filter), 윈도우(window) 또는 커널(kernel)이라고 부를 수 있다. 구체적으로, 각 컨볼루션 레이어의 파라미터들은 일련의 학습 가능한 필터들로 이루어져 있을 수 있다. 각 필터 는 가로/세로 차원으로는 각 레이어의 전체 크기보다 작지만 깊이 차원으로는 각 레이어의 전체 깊이를 아우를 수 있다. 예를 들어, 각 필터를 입력 볼륨의 가로/세로 차원으로 슬라이딩(정확히는 convolve) 시키며 필터와 입력의 요소들 사이의 내적 연산(dot product)을 수행하여 2차원의 액티베이션 맵(activation map)을 생성할 수 있고, 이러한 액티베이션 맵을 깊이 차원을 따라 쌓아서 출력 볼륨을 생성할 수 있다. 예를 들어, 컨볼루션 레 이어(CONV1)가 32*32*3의 크기의 입력 볼륨 데이터(IDAT)에 네 개의 필터들을 제로 패딩(zero-padding)과 함께 적용하면, 컨볼루션 레이어(CONV1)의 출력 볼륨은 32*32*12의 크기를 가질 수 있다 (즉, 깊이 증가). RELU 레이어들(RELU1, RELU2, RELU3, RELU4, RELU5, RELU6)은 입력에 대한 정정 선형 유닛 연산을 수행할 수 있다. 예를 들어, 정정 선형 유닛 연산은 max(0, x)와 같이 음수에 대해서만 0으로 처리하는 함수를 나타낼 수 있다. 예를 들어, RELU 레이어(RELU1)가 컨볼루션 레이어(CONV1)로부터 제공된 32*32*12의 크기의 입력 볼륨에 정정 선형 유닛 연산을 수행하면, RELU 레이어(RELU1)의 출력 볼륨은 32*32*12의 크기를 가질 수 있다 (즉, 볼 륨 유지). 풀링 레이어들(POOL1, POOL2, POOL3)은 입력 볼륨의 가로/세로 차원에 대해 다운 샘플링을 수행할 수 있다. 예 를 들어, 2*2 필터를 적용하는 경우에 2*2 영역의 네 개의 입력들을 하나의 출력으로 변환할 수 있다. 구체적으 로, 2*2 최대 값 풀링과 같이 2*2 영역의 네 개의 입력들 중 최대 값을 선택하거나, 2*2 평균 값 풀링과 같이 2*2 영역의 네 개의 입력들의 평균 값을 연산할 수 있다. 예를 들어, 풀링 레이어(POOL1)가 32*32*12의 크기의 입력 볼륨에 2*2 필터를 적용하면, 풀링 레이어(POOL1)의 출력 볼륨은 16*16*12의 크기를 가질 수 있다 (즉, 가 로/세로 감소, 깊이 유지, 볼륨 감소). 일반적으로 컨볼루션 신경망에서는 하나의 컨볼루션 레이어(예를 들어, CONV1)와 하나의 RELU 레이어(예를 들어, RELU1)가 한 쌍을 형성할 수 있고, 컨볼루션/RELU 레이어들의 쌍이 반복 배치될 수 있으며, 컨볼루션 /RELU 레이어들의 쌍이 반복 배치되는 중간 중간에 풀링 레이어를 삽입함으로써, 영상을 줄여나가면서 영상의특징을 추출할 수 있다. 출력 레이어 또는 fully connected 레이어(FC)는 입력 볼륨 데이터(IDAT)에 대하여 각 클래스 별로 결과를 출력 할 수 있다. 예를 들어, 컨볼루션 및 서브 샘플링을 반복 수행함에 따라 2차원 영상에 대응하는 입력 볼륨 데이 터(IDAT)가 1차원 행렬(또는 벡터)로 변환될 수 있다. 예를 들어, fully connected 레이어(FC)는 입력 볼륨 데 이터(IDAT)가 자동차(CAR), 트럭(TRUCK), 비행기(AIRPLANE), 배(SHIP), 말(HORSE)에 대응할 확률을 수치로 나 타낼 수 있다. 한편, 도시하지는 않았으나, 컨볼루션 신경망에 포함되는 레이어들의 종류 및 개수는 실시예에 따라서 다양하게 변경될 수 있다. 또한, 도시하지는 않았으나, 실시예에 따라서 컨볼루션 신경망은 예측된 결과인 점수(score) 값을 확률 값으로 변환하는 Softmax 레이어, 바이어스(bias)를 추가하는Bias add 레이어 등을 더 포함할 수 있 다. 도 22를 참조하면, 회귀 신경망의 네트워크 구조는 도 22의 좌측에 도시된 특정 노드(N) 또는 셀을 이용한 반복 구조를 포함할 수 있다. 도 22의 우측에 도시된 구조는 좌측에 도시된 회귀 신경망의 반복적인 연결이 펼쳐진(UNFOLD) 것을 나타내며, 회귀 신경망을 \"펼친다\"는 것은 네트워크를 모든 노드들(NA, NB, NC)을 포함하는 전체 시퀀스에 대해 도시한 것 일 수 있다. 예를 들어, 관심 있는 시퀀스 정보가 3개의 단어로 이루어진 문장이라면, 회귀 신경망은 한 단어당 하나의 계층(layer)씩 (recurrent 연결이 없는, 또는 사이클이 없는) 3-layer 신경망 구조로 펼쳐질 수 있다. 회귀 신경망에서, X는 회귀 신경망의 입력값을 나타낸다. 예를 들어, Xt는 시간 스텝(time step) t에서의 입력 값이며, Xt-1 및 Xt+1 역시 각각 시간 스텝 t-1 및 t+1에서의 입력값일 수 있다. 회귀 신경망에서, S는 히든 상태(hidden state)를 나타낸다. 예를 들어, St는 시간 스텝 t에서의 히든 상태이며, St-1 및 St+1도 역시 각각 시간 스텝 t-1 및 t+1에서의 히든 상태일 수 있다. 히든 상태는 이전 시간 스텝의 히든 상태 값과 현재 시간 스텝의 입력값에 의해 계산될 수 있다. 예를 들어, St=f(UXt+WSt-1)일 수 있고, 이 때 비선형 함수 f는 tanh나 ReLU가 사용될 수 있으며, 최초의 히든 상태를 계산하기 위한 S-1은 보통 0으로 초기화시킬 수 있다. 회귀 신경망에서, O는 시간 스텝 t에서의 출력값을 나타낸다. 예를 들어, Ot는 시간 스텝 t에서의 출력값이며, Ot-1 및 Ot+1 역시 각각 시간 스텝t-1 및t+1에서의 출력값일 수 있다. 예를 들어, 문장에서 다음 단어를 추측하고 싶다면 단어 수만큼의 차원의 확률 벡터가 될 것이다. 예를 들어, Ot=softmax(VSt)일 수 있다. 회귀 신경망에서, 히든 상태는 네트워크의 \"메모리\" 부분일 수 있다. 다시 말하면, 회귀 신경망은 현재까지 계 산된 결과에 대한 \"메모리\" 정보를 갖고 있다고 볼 수 있다. St는 과거의 시간 스텝들에서 일어난 일들에 대한 정보를 전부 담고 있고, 출력값 Ot는 오로지 현재 시간 스텝 t의 메모리에만 의존할 수 있다. 또한, 각 계층마 다의 파라미터 값들이 전부 다른 기존의 신경망 구조와 달리, 회귀 신경망은 모든 시간 스텝에 대해 파라미터 값을 전부 공유하고 있다. 이는 회귀 신경망이 각 스텝마다 입력값만 다를 뿐 거의 똑같은 계산을 하고 있음을 나타내며, 학습해야 하는 파라미터 수를 감소시킬 수 있다. 일 실시예에서 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명 예측 방법 등 다양한 서비스 및/ 또는 어플리케이션이 도 20, 21 및 22를 참조하여 상술한 신경망 시스템에 의해 실행 및 처리될 수 있다. 도 23은 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다. 도 23을 참조하면, 스토리지 시스템은 호스트 장치 및 스토리지 장치를 포함한다. 호스트 장치는 스토리지 시스템의 전반적인 동작을 제어한다. 예를 들어, 호스트 장치는 호 스트 장치의 동작을 제어하고 운영 체제(Operating System; OS)를 실행하는 호스트 프로세서, 및 상기 호 스트 프로세서에 의해 실행 및 처리되는 명령어(instruction) 및 데이터를 저장하는 호스트 메모리를 포함할 수 있다. 스토리지 장치는 호스트 장치에 의해 액세스되고, 스토리지 컨트롤러, 복수의 비휘발성 메모 리들(1220a, 1220b, 1220c) 및 버퍼 메모리를 포함한다.스토리지 컨트롤러는 스토리지 장치의 동작을 제어할 수 있다. 복수의 비휘발성 메모리들(1220a, 1220b, 1220c)은 복수의 데이터들을 저장할 수 있다. 버퍼 메모리는 스토리지 컨트롤러에 의해 실 행 및 처리되는 명령어 및 데이터를 저장할 수 있고, 복수의 비휘발성 메모리들(1220a, 1220b, 1220c)에 저장되 어 있거나 저장하고자 하는 데이터를 임시로 저장할 수 있다. 도 2의 메모리 시스템이 스토리지 장치(120 0)의 형태로 구현될 수 있으며, 스토리지 컨트롤러 및 비휘발성 메모리들(1220a, 1220b, 1220c)이 각각 도 2의 메모리 컨트롤러 및 스토리지 장치에 대응할 수 있다. 스토리지 컨트롤러에 포함되는 잔여 수명 예측기(RP)는 도 6의 잔여 수명 예측기에 대응할 수 있다. 실시예에 따라서, 스토리지 컨트롤러는 기입 데이터의 입출력 패턴 검출을 위한 NPU(neural processing unit)를 더 포함할 수 있다. 일 실시예에서 스토리지 장치는 SSD(Solid State Drive), UFS(Universal Flash Storage), MMC(Multi Media Card) 또는 eMMC(embedded MMC)일 수 있다. 다른 실시예에서, 스토리지 장치는 SD(Secure Digital) 카드, 마이크로 SD 카드, 메모리 스틱(memory stick), 칩 카드(chip card), USB(Universal Serial Bus) 카드, 스마트 카드(smart card), CF(Compact Flash) 카드 또는 이와 유사한 형태로 구현될 수 있다. 이상 설명한 바와 같이, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명 예측 방법은 상술한 바 와 같이 상기 S100, S200, S300, S400 및 S500 단계를 실시하여 비휘발성 메모리 장치의 신뢰 수준을 효율적으 로 판단할 수 있다. 상기 비휘발성 메모리 장치가 상기 제1 수명 단계인 것으로 판단되는 경우 코어스 예측을 수행할 뿐이고, 상기 비휘발성 메모리 장치가 상기 제1 수명 단계 이후의 제2 수명 단계인 것으로 판단되는 경 우 상기 코어스 신뢰 수준보다 상대적으로 정밀하게 판단하는 파인 예측을 수행한다. 즉 상기 비휘발성 메모리 장치의 수명 단계에 따라 적응적으로 서로 다른 판단 방법을 사용함으로써 상기 잔여 수명 예측의 속도를 증가 시키고 정밀도를 향상시킬 수 있다. 산업상 이용가능성 본 발명의 실시예들은 비휘발성 메모리 장치 및 스토리지 장치를 포함하는 임의의 전자 장치 및 시스템에 유용 하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 PC(Personal Computer), 서버 컴퓨터(server computer), 데이터 센터(data center), 워크스테이션(workstation), 노트북(laptop), 핸드폰(cellular), 스마 트 폰(smart phone), MP3 플레이어, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디 지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블 (wearable) 기기, IoT(Internet of Things) 기기, IoE(Internet of Everything) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기, 드론(drone) 등과 같은 전자 시스템에 더욱 유용하게 적용될 수 있다."}
{"patent_id": "10-2020-0181856", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특 허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19 도면20 도면21 도면22 도면23"}
{"patent_id": "10-2020-0181856", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명 예측 방법을 나타내는 순서도이다. 도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치 및 이를 포함하는 스토리지 장치를 나타내는 블록도 이다. 도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다. 도 4는 도 3의 비휘발성 메모리 장치의 메모리 셀 어레이에 포함되는 메모리 블록의 일 예를 나타내는 사시도이 다. 도 5는 도 4를 참조하여 설명된 메모리 블록의 등가 회로를 나타내는 회로도이다. 도 6은 본 발명의 일 실시예에 따른 스토리지 장치에 포함되는 메모리 컨트롤러의 일 예를 나타내는 블록도이다. 도 7 및 도 8은 도 1의 복수의 독출 동작들의 일 예를 나타내는 순서도이다. 도 9 및 도 10은 도 7 및 도 8의 복수의 독출 동작들 중 하나의 일 예를 나타내는 순서도이다. 도 11은 도 1의 비휘발성 메모리 장치의 수명 단계를 판단하는 단계의 일 예를 나타내는 순서도이다. 도 12 및 13은 도 11의 비휘발성 메모리 장치의 수명 단계를 판단하는 과정을 설명하기 위한 도면이다. 도 14는 도 1의 비휘발성 메모리 장치의 수명 단계를 판단하는 단계의 일 예를 나타내는 순서도이다. 도 15는 도 14의 비휘발성 메모리 장치의 수명 단계를 판단하는 과정을 설명하기 위한 도면들이다. 도 16 및 17은 도 1의 비휘발성 메모리 장치의 코어스 예측을 수행하는 단계 및 비휘발성 메모리 장치의 파인 예측을 수행하는 단계를 설명하기 위한 도면이다. 도 18 및 19는 도 1의 문턱 전압 정보를 설명하기 위한 도면들이다. 도 20, 21 및 22는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 잔여 수명을 예측하기 위한 인공 지능모델의 일 예로서 인공신경망을 설명하기 위한 도면들이다. 도 23은 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다."}
