[Inputs]
clk
[Outputs]
out
[BiDir]
[ATTRIBUTES]
VeriModel clk_1s

