TimeQuest Timing Analyzer report for top
Mon Oct 16 15:04:29 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 13. Setup: 'enc:enc|out_200hz'
 14. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 15. Hold: 'clk'
 16. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 17. Hold: 'enc:enc|out_200hz'
 18. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 19. Recovery: 'clk'
 20. Recovery: 'rs232_rx'
 21. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 22. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 23. Removal: 'clk'
 24. Removal: 'rs232_rx'
 25. Minimum Pulse Width: 'clk'
 26. Minimum Pulse Width: 'rs232_rx'
 27. Minimum Pulse Width: 'enc:enc|out_200hz'
 28. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 29. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; enc:enc|out_200hz                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { enc:enc|out_200hz }                         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }       ;
; rs232_rx                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                  ;
; speed_select:speed_select|buad_clk_rx_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg } ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 57.68 MHz  ; 57.68 MHz       ; clk                                       ;      ;
; 81.5 MHz   ; 81.5 MHz        ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 152.7 MHz  ; 152.7 MHz       ; enc:enc|out_200hz                         ;      ;
; 444.84 MHz ; 444.84 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Setup Summary                                                       ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; clk                                       ; -16.338 ; -2052.921     ;
; speed_select:speed_select|buad_clk_rx_reg ; -5.635  ; -99.212       ;
; enc:enc|out_200hz                         ; -5.549  ; -54.412       ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.248  ; -1.248        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.844 ; -1.844        ;
; speed_select:speed_select|buad_clk_rx_reg ; -0.444 ; -3.552        ;
; enc:enc|out_200hz                         ; 1.679  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.694  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Recovery Summary                                                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.892 ; -597.584      ;
; rs232_rx                                  ; -3.579 ; -3.579        ;
; speed_select:speed_select|buad_clk_rx_reg ; 1.711  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Removal Summary                                                    ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg ; -1.765 ; -1.765        ;
; clk                                       ; 2.975  ; 0.000         ;
; rs232_rx                                  ; 4.025  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Minimum Pulse Width Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.289 ; -2.289        ;
; rs232_rx                                  ; -2.289 ; -2.289        ;
; enc:enc|out_200hz                         ; 0.234  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg ; 0.234  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                 ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; -16.338 ; Rx_cmd[13] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.005     ;
; -16.231 ; Rx_cmd[13] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.898     ;
; -16.158 ; Rx_cmd[6]  ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.825     ;
; -16.150 ; Rx_cmd[13] ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.817     ;
; -16.143 ; Rx_cmd[13] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.810     ;
; -16.051 ; Rx_cmd[6]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.718     ;
; -15.970 ; Rx_cmd[6]  ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.637     ;
; -15.963 ; Rx_cmd[6]  ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.630     ;
; -15.923 ; Rx_cmd[13] ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.590     ;
; -15.917 ; Rx_cmd[13] ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.584     ;
; -15.908 ; Rx_cmd[13] ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.575     ;
; -15.908 ; Rx_cmd[13] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 16.575     ;
; -15.743 ; Rx_cmd[6]  ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.410     ;
; -15.737 ; Rx_cmd[6]  ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.404     ;
; -15.728 ; Rx_cmd[6]  ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.395     ;
; -15.728 ; Rx_cmd[6]  ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 16.395     ;
; -15.633 ; Rx_cmd[7]  ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.300     ;
; -15.627 ; Rx_cmd[21] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.294     ;
; -15.542 ; Rx_cmd[13] ; linkFSM         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.209     ;
; -15.526 ; Rx_cmd[7]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.193     ;
; -15.520 ; Rx_cmd[21] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.187     ;
; -15.460 ; Rx_cmd[23] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.127     ;
; -15.445 ; Rx_cmd[7]  ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.112     ;
; -15.439 ; Rx_cmd[21] ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.106     ;
; -15.438 ; Rx_cmd[7]  ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.105     ;
; -15.432 ; Rx_cmd[21] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.099     ;
; -15.430 ; Rx_cmd[13] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 16.097     ;
; -15.362 ; Rx_cmd[6]  ; linkFSM         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.029     ;
; -15.353 ; Rx_cmd[23] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.020     ;
; -15.306 ; Rx_cmd[13] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.973     ;
; -15.272 ; Rx_cmd[23] ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.939     ;
; -15.265 ; Rx_cmd[23] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.932     ;
; -15.251 ; Rx_cmd[13] ; linkFSS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.918     ;
; -15.250 ; Rx_cmd[6]  ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.917     ;
; -15.241 ; Rx_cmd[12] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.908     ;
; -15.218 ; Rx_cmd[7]  ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.885     ;
; -15.212 ; Rx_cmd[21] ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.879     ;
; -15.212 ; Rx_cmd[7]  ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.879     ;
; -15.206 ; Rx_cmd[21] ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.873     ;
; -15.203 ; Rx_cmd[7]  ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.870     ;
; -15.203 ; Rx_cmd[7]  ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.870     ;
; -15.197 ; Rx_cmd[21] ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.864     ;
; -15.197 ; Rx_cmd[21] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.864     ;
; -15.126 ; Rx_cmd[6]  ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.793     ;
; -15.120 ; Rx_cmd[14] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.787     ;
; -15.109 ; Rx_cmd[13] ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.776     ;
; -15.098 ; Rx_cmd[13] ; linkSPI         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.765     ;
; -15.071 ; Rx_cmd[6]  ; linkFSS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.738     ;
; -15.053 ; Rx_cmd[12] ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.720     ;
; -15.046 ; Rx_cmd[12] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.713     ;
; -15.045 ; Rx_cmd[23] ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.712     ;
; -15.039 ; Rx_cmd[23] ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.706     ;
; -15.030 ; Rx_cmd[23] ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.697     ;
; -15.030 ; Rx_cmd[23] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.697     ;
; -15.013 ; Rx_cmd[14] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.680     ;
; -14.932 ; Rx_cmd[14] ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.599     ;
; -14.929 ; Rx_cmd[6]  ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.596     ;
; -14.927 ; Rx_cmd[15] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.594     ;
; -14.925 ; Rx_cmd[14] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.592     ;
; -14.923 ; Rx_cmd[5]  ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.590     ;
; -14.918 ; Rx_cmd[6]  ; linkSPI         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.585     ;
; -14.837 ; Rx_cmd[7]  ; linkFSM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.504     ;
; -14.834 ; Rx_cmd[13] ; linkPWO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.501     ;
; -14.831 ; Rx_cmd[21] ; linkFSM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.498     ;
; -14.825 ; Rx_cmd[13] ; linkFWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.492     ;
; -14.820 ; Rx_cmd[15] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.487     ;
; -14.816 ; Rx_cmd[5]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.483     ;
; -14.811 ; Rx_cmd[12] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.478     ;
; -14.739 ; Rx_cmd[15] ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.406     ;
; -14.735 ; Rx_cmd[5]  ; linkKPP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.402     ;
; -14.732 ; Rx_cmd[15] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.399     ;
; -14.728 ; Rx_cmd[5]  ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.395     ;
; -14.725 ; Rx_cmd[7]  ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.392     ;
; -14.719 ; Rx_cmd[21] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.386     ;
; -14.705 ; Rx_cmd[14] ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.372     ;
; -14.699 ; Rx_cmd[14] ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.366     ;
; -14.690 ; Rx_cmd[14] ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.357     ;
; -14.690 ; Rx_cmd[14] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.357     ;
; -14.664 ; Rx_cmd[23] ; linkFSM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.331     ;
; -14.654 ; Rx_cmd[6]  ; linkPWO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.321     ;
; -14.645 ; Rx_cmd[6]  ; linkFWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.312     ;
; -14.601 ; Rx_cmd[7]  ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.268     ;
; -14.595 ; Rx_cmd[21] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.262     ;
; -14.552 ; Rx_cmd[23] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.219     ;
; -14.546 ; Rx_cmd[7]  ; linkFSS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.213     ;
; -14.540 ; Rx_cmd[21] ; linkFSS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.207     ;
; -14.512 ; Rx_cmd[15] ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.179     ;
; -14.508 ; Rx_cmd[5]  ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.175     ;
; -14.506 ; Rx_cmd[15] ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.173     ;
; -14.502 ; Rx_cmd[5]  ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.169     ;
; -14.497 ; Rx_cmd[15] ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.164     ;
; -14.497 ; Rx_cmd[15] ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.164     ;
; -14.493 ; Rx_cmd[5]  ; linkUSH         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.160     ;
; -14.493 ; Rx_cmd[5]  ; enable_enc      ; clk          ; clk         ; 1.000        ; 0.000      ; 15.160     ;
; -14.475 ; Rx_cmd[11] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.142     ;
; -14.445 ; Rx_cmd[12] ; linkFSM         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.112     ;
; -14.428 ; Rx_cmd[23] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.095     ;
; -14.413 ; Rx_cmd[22] ; linkENC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.080     ;
; -14.405 ; Rx_cmd[20] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 15.072     ;
; -14.404 ; Rx_cmd[7]  ; linkSPS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.071     ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.635 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.802      ;
; -5.635 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.802      ;
; -5.635 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.802      ;
; -5.635 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.802      ;
; -5.635 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.802      ;
; -5.635 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.802      ;
; -5.635 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.802      ;
; -5.635 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.802      ;
; -5.344 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.511      ;
; -5.344 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.511      ;
; -5.344 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.511      ;
; -5.344 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.511      ;
; -5.344 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.511      ;
; -5.344 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.511      ;
; -5.344 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.511      ;
; -5.344 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.511      ;
; -5.221 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.388      ;
; -5.175 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.342      ;
; -5.108 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.275      ;
; -5.108 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.275      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.026 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.193      ;
; -4.992 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.159      ;
; -4.984 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.151      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.857 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.024      ;
; -4.797 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.964      ;
; -4.741 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.908      ;
; -4.741 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.908      ;
; -4.737 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.904      ;
; -4.730 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.897      ;
; -4.512 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.679      ;
; -4.512 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.679      ;
; -4.493 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.660      ;
; -4.493 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.660      ;
; -4.330 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.497      ;
; -4.330 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.497      ;
; -4.312 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.479      ;
; -4.236 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.403      ;
; -4.228 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.395      ;
; -4.142 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.809      ;
; -4.062 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.229      ;
; -4.055 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.222      ;
; -4.003 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.170      ;
; -3.899 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.066      ;
; -3.861 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.028      ;
; -3.830 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.997      ;
; -3.753 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.920      ;
; -3.608 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.775      ;
; -3.570 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.737      ;
; -3.287 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.454      ;
; -3.195 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.862      ;
; -3.051 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.718      ;
; -3.020 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.687      ;
; -3.002 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.169      ;
; -2.996 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.163      ;
; -2.882 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.549      ;
; -2.761 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.928      ;
; -2.748 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.415      ;
; -2.686 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.353      ;
; -2.599 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.266      ;
; -2.578 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.245      ;
; -2.412 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.079      ;
; -2.320 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.987      ;
; -2.314 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.981      ;
; -2.306 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.973      ;
; -2.285 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.952      ;
; -2.177 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.844      ;
; -2.172 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.839      ;
; -2.156 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.823      ;
; -2.085 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.752      ;
; -2.068 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.735      ;
; -2.062 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.729      ;
; -2.060 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.727      ;
; -2.051 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.718      ;
; -1.844 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.511      ;
; -1.841 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.508      ;
; -1.802 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.469      ;
; -1.709 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.376      ;
; -1.651 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.318      ;
; -1.496 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.163      ;
; -1.452 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.119      ;
; -1.240 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.907      ;
; -1.204 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.871      ;
; -1.203 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.870      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'enc:enc|out_200hz'                                                                                                                    ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; -5.549 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.216      ;
; -5.549 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.216      ;
; -5.549 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.216      ;
; -5.549 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.216      ;
; -5.549 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.216      ;
; -5.549 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.216      ;
; -5.549 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.216      ;
; -5.549 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.216      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.394 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.061      ;
; -5.379 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.046      ;
; -5.379 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.046      ;
; -5.379 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.046      ;
; -5.379 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.046      ;
; -5.379 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.046      ;
; -5.379 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.046      ;
; -5.379 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.046      ;
; -5.379 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 6.046      ;
; -5.267 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.934      ;
; -5.267 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.934      ;
; -5.267 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.934      ;
; -5.267 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.934      ;
; -5.267 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.934      ;
; -5.267 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.934      ;
; -5.267 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.934      ;
; -5.267 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.934      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.246 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.913      ;
; -5.004 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 5.671      ;
; -4.216 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.883      ;
; -4.216 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.883      ;
; -4.216 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.883      ;
; -4.216 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.883      ;
; -4.216 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.883      ;
; -4.216 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.883      ;
; -4.216 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.883      ;
; -4.216 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.883      ;
; -4.033 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.700      ;
; -4.033 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.700      ;
; -4.033 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.700      ;
; -4.033 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.700      ;
; -4.033 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.700      ;
; -4.033 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.700      ;
; -4.033 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.700      ;
; -4.033 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.700      ;
; -3.338 ; enc:enc|pha_count[7]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 4.005      ;
; -3.236 ; enc:enc|pha_count[3]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.903      ;
; -3.232 ; enc:enc|pha_count[0]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.899      ;
; -3.211 ; enc:enc|pha_count[6]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.878      ;
; -3.190 ; enc:enc|pha_count[5]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.857      ;
; -3.084 ; enc:enc|pha_count[2]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.751      ;
; -2.914 ; enc:enc|pha_count[1]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 3.581      ;
; -2.079 ; enc:enc|pha_count[4]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.746      ;
; -1.840 ; enc:enc|Phase90_Count[0] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.507      ;
; -1.801 ; enc:enc|phb_reg          ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.468      ;
; -1.526 ; enc:enc|Phase90_Count[0] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.193      ;
; -1.523 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.190      ;
; -1.518 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[0] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.185      ;
; -1.462 ; enc:enc|pha_reg          ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 2.129      ;
; -1.240 ; enc:enc|Phase90_Count[1] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.907      ;
; -1.236 ; enc:enc|Phase90_Count[1] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.903      ;
; -1.233 ; enc:enc|Phase90_Count[1] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 1.000        ; 0.000      ; 1.900      ;
+--------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.248 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.915      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.844 ; enc:enc|out_200hz                                               ; enc:enc|out_200hz                                               ; enc:enc|out_200hz                   ; clk         ; 0.000        ; 3.681      ; 2.434      ;
; -1.344 ; enc:enc|out_200hz                                               ; enc:enc|out_200hz                                               ; enc:enc|out_200hz                   ; clk         ; -0.500       ; 3.681      ; 2.434      ;
; 1.078  ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.078  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.084  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[5]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.362      ;
; 1.084  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[3]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.362      ;
; 1.084  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[4]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.362      ;
; 1.084  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[0]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.362      ;
; 1.084  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[1]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.362      ;
; 1.084  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[2]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.362      ;
; 1.085  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|buad_clk_rx_reg                       ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.363      ;
; 1.510  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[9]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.788      ;
; 1.510  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[8]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.788      ;
; 1.510  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[12]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.788      ;
; 1.510  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[10]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.788      ;
; 1.510  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[11]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.788      ;
; 1.510  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[6]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.788      ;
; 1.510  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[7]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.788      ;
; 1.584  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[5]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.362      ;
; 1.584  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[3]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.362      ;
; 1.584  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[4]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.362      ;
; 1.584  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[0]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.362      ;
; 1.584  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[1]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.362      ;
; 1.584  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[2]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.362      ;
; 1.585  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|buad_clk_rx_reg                       ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.363      ;
; 1.646  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[10]        ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[4]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.649  ; Current.IDLE                                                    ; Current.IDLE                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.649  ; Buff_temp[19]                                                   ; Buff_temp[19]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.650  ; Buff_temp[14]                                                   ; Buff_temp[14]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.651  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|data_valid     ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.872      ;
; 1.659  ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; uart_instance:uart_instance1|data_deal:data_deal|data_out[0]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.659  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[4]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[4]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.668  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]     ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.889      ;
; 1.668  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[7]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[7]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.889      ;
; 1.669  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[4]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[4]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.670  ; flag_reg                                                        ; Flag_temp                                                       ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 0.649      ; 2.040      ;
; 1.676  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[0]       ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[0]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.897      ;
; 1.676  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[3]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[3]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.897      ;
; 1.677  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.678  ; Buff_temp[13]                                                   ; Buff_temp[13]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.680  ; Buff_temp[13]                                                   ; Buff_temp[21]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.693  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[3]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_sign      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.914      ;
; 1.700  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok           ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.921      ;
; 1.713  ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.934      ;
; 1.715  ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[1] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.936      ;
; 1.754  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.975      ;
; 1.760  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[0]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.981      ;
; 1.898  ; Buff_temp[17]                                                   ; Buff_temp[17]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.898  ; uart_instance:uart_instance1|rst_cnt[0]                         ; uart_instance:uart_instance1|rst_cnt[0]                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.909  ; uart_top7to7:uart_top7to7|rst_cnt[0]                            ; uart_top7to7:uart_top7to7|rst_cnt[0]                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.917  ; linkPWT                                                         ; linkPWT                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.918  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.919  ; Buff_temp[4]                                                    ; Buff_temp[4]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.140      ;
; 1.921  ; Buff_temp[4]                                                    ; Buff_temp[12]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.142      ;
; 1.925  ; Buff_temp[11]                                                   ; Buff_temp[19]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.925  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[0] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|bps_sel     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.927  ; Buff_temp[6]                                                    ; Buff_temp[6]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.931  ; Buff_temp[6]                                                    ; Buff_temp[14]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.152      ;
; 1.933  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.154      ;
; 1.936  ; Buff_temp[23]                                                   ; Buff_temp[23]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.936  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[0]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[0]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.942  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[1] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[1] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.163      ;
; 1.944  ; Buff_temp[7]                                                    ; Buff_temp[7]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.165      ;
; 1.945  ; Buff_temp[15]                                                   ; Buff_temp[15]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.966  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.968  ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.189      ;
; 1.973  ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[1] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.194      ;
; 1.985  ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.206      ;
; 2.005  ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.226      ;
; 2.010  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[9]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.788      ;
; 2.010  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[8]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.788      ;
; 2.010  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[12]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.788      ;
; 2.010  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[10]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.788      ;
; 2.010  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[11]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.788      ;
; 2.010  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[6]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.788      ;
; 2.010  ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[7]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.788      ;
; 2.058  ; linkSPI                                                         ; linkSPI                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.279      ;
; 2.060  ; flag_reg                                                        ; Current.SAVE                                                    ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 0.649      ; 2.430      ;
; 2.062  ; speed_select:speed_select|cnt_rx[12]                            ; speed_select:speed_select|cnt_rx[12]                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.283      ;
; 2.063  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[2]     ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[2]     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.284      ;
; 2.070  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[10]     ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[8]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.291      ;
; 2.077  ; Buff_temp[18]                                                   ; Buff_temp[18]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.298      ;
; 2.082  ; Current.IDLE                                                    ; Current.WAIT                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.303      ;
; 2.087  ; Flag_temp                                                       ; Current.S1                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.308      ;
; 2.098  ; Current.WAIT                                                    ; Buff_temp[15]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.319      ;
; 2.098  ; Current.WAIT                                                    ; Buff_temp[23]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.319      ;
; 2.107  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[5]         ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[5]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]         ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108  ; uart_instance:uart_instance1|data_deal:data_deal|data_out[7]    ; uart_instance:uart_instance1|data_deal:data_deal|data_out[7]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.116  ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[0]    ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[0]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; enc:enc|count_reg[6]                                            ; enc:enc|count_reg[6]                                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; enc:enc|count_reg[16]                                           ; enc:enc|count_reg[16]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[6]      ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[6]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[7]    ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[7]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[5]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[5]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; enc:enc|count_reg[23]                                           ; enc:enc|count_reg[23]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; enc:enc|count_reg[13]                                           ; enc:enc|count_reg[13]                                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[8]      ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[8]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.444 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 4.848      ;
; -0.444 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 4.848      ;
; -0.444 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 4.848      ;
; -0.444 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 4.848      ;
; -0.444 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 4.848      ;
; -0.444 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 4.848      ;
; -0.444 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 4.848      ;
; -0.444 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 4.848      ;
; 0.056  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 4.848      ;
; 0.056  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 4.848      ;
; 0.056  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 4.848      ;
; 0.056  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 4.848      ;
; 0.056  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 4.848      ;
; 0.056  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 4.848      ;
; 0.056  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 4.848      ;
; 0.056  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 4.848      ;
; 0.446  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 5.362      ;
; 0.579  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 5.495      ;
; 0.587  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 5.503      ;
; 0.658  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 5.574      ;
; 0.658  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 5.574      ;
; 0.669  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 5.585      ;
; 0.676  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 5.592      ;
; 0.721  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 5.637      ;
; 0.946  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 5.362      ;
; 1.079  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 5.495      ;
; 1.087  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 5.503      ;
; 1.158  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 5.574      ;
; 1.158  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 5.574      ;
; 1.169  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 5.585      ;
; 1.176  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 5.592      ;
; 1.221  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 5.637      ;
; 1.649  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.870      ;
; 1.650  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.871      ;
; 1.686  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.907      ;
; 1.898  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.119      ;
; 1.942  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.163      ;
; 2.097  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.318      ;
; 2.155  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.376      ;
; 2.248  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.469      ;
; 2.287  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.508      ;
; 2.290  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.511      ;
; 2.497  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.718      ;
; 2.506  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.727      ;
; 2.508  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.729      ;
; 2.514  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.735      ;
; 2.531  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.752      ;
; 2.602  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.823      ;
; 2.618  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.839      ;
; 2.623  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.844      ;
; 2.731  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.952      ;
; 2.752  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.973      ;
; 2.760  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.981      ;
; 2.766  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.987      ;
; 2.858  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.079      ;
; 3.024  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.245      ;
; 3.045  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.266      ;
; 3.132  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.353      ;
; 3.143  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.864      ;
; 3.194  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.415      ;
; 3.207  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.928      ;
; 3.303  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.024      ;
; 3.328  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.549      ;
; 3.364  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.085      ;
; 3.442  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.163      ;
; 3.448  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.169      ;
; 3.450  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.171      ;
; 3.466  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.687      ;
; 3.497  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.718      ;
; 3.641  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.862      ;
; 3.733  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.454      ;
; 3.741  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.462      ;
; 3.845  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.566      ;
; 3.869  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.590      ;
; 3.878  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.599      ;
; 3.893  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.614      ;
; 3.964  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.685      ;
; 4.013  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.734      ;
; 4.015  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.736      ;
; 4.016  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.737      ;
; 4.199  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.920      ;
; 4.276  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.997      ;
; 4.307  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.028      ;
; 4.314  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.035      ;
; 4.424  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.145      ;
; 4.449  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.170      ;
; 4.501  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.222      ;
; 4.587  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.308      ;
; 4.588  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.809      ;
; 4.600  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.321      ;
; 4.758  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.479      ;
; 4.846  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.567      ;
; 4.848  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.569      ;
; 4.885  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.606      ;
; 4.945  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.666      ;
; 5.176  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.897      ;
; 5.303  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 5.024      ;
; 5.303  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 5.024      ;
; 5.303  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 5.024      ;
; 5.303  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 5.024      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'enc:enc|out_200hz'                                                                                                                    ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+
; 1.679 ; enc:enc|Phase90_Count[1] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.900      ;
; 1.682 ; enc:enc|Phase90_Count[1] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.903      ;
; 1.686 ; enc:enc|Phase90_Count[1] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 1.907      ;
; 1.908 ; enc:enc|pha_reg          ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.129      ;
; 1.964 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[0] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.185      ;
; 1.969 ; enc:enc|Phase90_Count[0] ; enc:enc|Phase90_Count[1] ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.190      ;
; 1.972 ; enc:enc|Phase90_Count[0] ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.193      ;
; 2.126 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.348      ;
; 2.221 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.442      ;
; 2.231 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.452      ;
; 2.240 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.461      ;
; 2.247 ; enc:enc|phb_reg          ; enc:enc|phb_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.468      ;
; 2.286 ; enc:enc|Phase90_Count[0] ; enc:enc|pha_reg          ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.507      ;
; 2.525 ; enc:enc|pha_count[4]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.746      ;
; 2.530 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.751      ;
; 2.541 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.762      ;
; 2.622 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 2.843      ;
; 2.958 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.179      ;
; 2.959 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.180      ;
; 3.069 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.290      ;
; 3.070 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.291      ;
; 3.161 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.382      ;
; 3.171 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.392      ;
; 3.180 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.401      ;
; 3.180 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.401      ;
; 3.291 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.512      ;
; 3.360 ; enc:enc|pha_count[1]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.581      ;
; 3.362 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.583      ;
; 3.473 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.694      ;
; 3.530 ; enc:enc|pha_count[2]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.751      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.539 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.760      ;
; 3.584 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.805      ;
; 3.630 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.851      ;
; 3.630 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.851      ;
; 3.636 ; enc:enc|pha_count[5]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.857      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.649 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.870      ;
; 3.657 ; enc:enc|pha_count[6]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.878      ;
; 3.678 ; enc:enc|pha_count[0]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.899      ;
; 3.682 ; enc:enc|pha_count[3]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.903      ;
; 3.695 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 3.916      ;
; 3.784 ; enc:enc|pha_count[7]     ; enc:enc|index_reg        ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.005      ;
; 3.801 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.022      ;
; 3.801 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.022      ;
; 3.801 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.022      ;
; 4.164 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[7]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.385      ;
; 4.164 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.385      ;
; 4.164 ; enc:enc|pha_count[0]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.385      ;
; 4.479 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.700      ;
; 4.479 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.700      ;
; 4.479 ; enc:enc|pha_count[3]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.700      ;
; 4.662 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.883      ;
; 4.662 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.883      ;
; 4.662 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.883      ;
; 4.662 ; enc:enc|pha_count[4]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 4.883      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.692 ; enc:enc|pha_count[5]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.913      ;
; 5.713 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.934      ;
; 5.713 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.934      ;
; 5.713 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.934      ;
; 5.713 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.934      ;
; 5.713 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.934      ;
; 5.713 ; enc:enc|pha_count[6]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 5.934      ;
; 5.825 ; enc:enc|pha_count[1]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.046      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[6]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[5]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[3]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[2]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[4]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.840 ; enc:enc|pha_count[7]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.061      ;
; 5.995 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[1]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.216      ;
; 5.995 ; enc:enc|pha_count[2]     ; enc:enc|pha_count[0]     ; enc:enc|out_200hz ; enc:enc|out_200hz ; 0.000        ; 0.000      ; 6.216      ;
+-------+--------------------------+--------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.694 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.915      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                                           ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.892 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.559      ;
; -3.892 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.559      ;
; -3.891 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.558      ;
; -3.891 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.558      ;
; -3.891 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.558      ;
; -3.891 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.558      ;
; -3.865 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.532      ;
; -3.865 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.532      ;
; -3.865 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.532      ;
; -3.865 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.532      ;
; -3.865 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.532      ;
; -3.865 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.532      ;
; -3.865 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.532      ;
; -3.861 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.528      ;
; -3.844 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.844 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.511      ;
; -3.835 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|rs_tx       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.502      ;
; -3.835 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.502      ;
; -3.835 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.502      ;
; -3.835 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.502      ;
; -3.809 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.476      ;
; -3.809 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.476      ;
; -3.809 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.476      ;
; -3.809 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.476      ;
; -3.809 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.476      ;
; -3.791 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.458      ;
; -3.791 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.458      ;
; -3.791 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.458      ;
; -3.789 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_sign   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.456      ;
; -3.789 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|sign_delay  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.456      ;
; -3.789 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.456      ;
; -3.789 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.456      ;
; -3.787 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|bps_sel     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.787 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.454      ;
; -3.771 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.438      ;
; -3.771 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.438      ;
; -3.771 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.438      ;
; -3.771 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.438      ;
; -3.771 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.438      ;
; -3.771 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|bps_sel     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.438      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|data_valid     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|sign_delay     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.763 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.430      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_sign      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|state.TRAN     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|tran_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.760 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.427      ;
; -3.750 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.417      ;
; -3.750 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.417      ;
; -3.750 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[12]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.417      ;
; -3.750 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.417      ;
; -3.750 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.417      ;
; -3.750 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[10]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.417      ;
; -3.750 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[11]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.417      ;
; -3.746 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.413      ;
; -3.746 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.413      ;
; -3.746 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.413      ;
; -3.746 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.413      ;
; -3.746 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.413      ;
; -3.746 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.413      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[6]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[3]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[4]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.744 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.411      ;
; -3.729 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[14]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.396      ;
; -3.702 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|bps_sel        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|bps_sel        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.702 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.369      ;
; -3.677 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.344      ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -3.579 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; -0.687     ; 3.559      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.711 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.695      ; 3.527      ;
; 2.211 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 4.695      ; 3.527      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.765 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.695      ; 3.527      ;
; -1.265 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.695      ; 3.527      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                                          ;
+-------+------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.975 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.196      ;
; 2.975 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.196      ;
; 2.975 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[5]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.196      ;
; 2.975 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[4]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.196      ;
; 2.975 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.196      ;
; 2.975 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.196      ;
; 2.975 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.196      ;
; 2.975 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.196      ;
; 2.982 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[13]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[11]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 3.334 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[12]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 3.555      ;
; 3.334 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[9]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.555      ;
; 3.334 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[8]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.555      ;
; 3.386 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.607      ;
; 3.386 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.607      ;
; 3.386 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.607      ;
; 3.386 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.607      ;
; 3.386 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.607      ;
; 3.386 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.607      ;
; 3.386 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.607      ;
; 3.386 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.607      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.388 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.609      ;
; 3.395 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.616      ;
; 3.395 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.616      ;
; 3.395 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[11]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.616      ;
; 3.426 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.647      ;
; 3.426 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.647      ;
; 3.426 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.647      ;
; 3.426 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[10]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.647      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.456 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 3.677      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_ok       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[12]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[8]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[10]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.478 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[11]    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.699      ;
; 3.950 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.171      ;
; 3.950 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.171      ;
; 3.950 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.171      ;
; 3.966 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[14]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.187      ;
; 3.966 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[10]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.187      ;
; 4.102 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[8]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.102 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[9]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.323      ;
; 4.108 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.329      ;
; 4.108 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.329      ;
; 4.108 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.329      ;
; 4.108 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.329      ;
; 4.108 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.329      ;
; 4.108 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.329      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.148 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|bps_sel       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.369      ;
; 4.148 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|bps_sel       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.369      ;
; 4.148 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.369      ;
; 4.148 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.369      ;
; 4.148 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.369      ;
; 4.148 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.369      ;
; 4.148 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.369      ;
; 4.175 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.396      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_reg[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.190 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|data_in[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.411      ;
; 4.192 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_ok          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.413      ;
; 4.192 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.413      ;
; 4.192 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.413      ;
; 4.192 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.413      ;
; 4.192 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_regnum[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.413      ;
; 4.192 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.413      ;
; 4.196 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.417      ;
; 4.196 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.417      ;
; 4.196 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_rx7to7:rx_inst|cnt[12]       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.417      ;
+-------+------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 4.025 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; -0.687     ; 3.559      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'enc:enc|out_200hz'                                                                             ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|Phase90_Count[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|index_reg        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|index_reg        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[4]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[4]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[5]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[5]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[6]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[6]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[7]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_count[7]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_reg          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|pha_reg          ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc:enc|phb_reg          ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc:enc|phb_reg          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[0]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[0]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[1]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|Phase90_Count[1]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|index_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|index_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|out_200hz|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|out_200hz|regout     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[0]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[0]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[1]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[1]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[2]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[2]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[3]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[3]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[4]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[4]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[5]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[5]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[6]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[6]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_count[7]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_count[7]|clk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|pha_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|pha_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; enc:enc|out_200hz ; Rise       ; enc|phb_reg|clk          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; enc:enc|out_200hz ; Rise       ; enc|phb_reg|clk          ;
+-------+--------------+----------------+------------------+-------------------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                      ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 10.855 ; 10.855 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 10.855 ; 10.855 ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 6.346  ; 6.346  ; Rise       ; clk                                       ;
;  BusB[61] ; clk                                       ; 6.346  ; 6.346  ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; 4.252  ; 4.252  ; Rise       ; clk                                       ;
; rst_n     ; enc:enc|out_200hz                         ; 4.024  ; 4.024  ; Rise       ; enc:enc|out_200hz                         ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 1.275  ; 1.275  ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; -8.310 ; -8.310 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; -8.310 ; -8.310 ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; -3.309 ; -3.309 ; Rise       ; clk                                       ;
;  BusB[61] ; clk                                       ; -3.309 ; -3.309 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; -2.835 ; -2.835 ; Rise       ; clk                                       ;
; rst_n     ; enc:enc|out_200hz                         ; -3.456 ; -3.456 ; Rise       ; enc:enc|out_200hz                         ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; -0.446 ; -0.446 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; BusA[*]   ; clk               ; 15.825 ; 15.825 ; Rise       ; clk               ;
;  BusA[2]  ; clk               ; 15.825 ; 15.825 ; Rise       ; clk               ;
;  BusA[3]  ; clk               ; 11.031 ; 11.031 ; Rise       ; clk               ;
;  BusA[4]  ; clk               ; 15.295 ; 15.295 ; Rise       ; clk               ;
;  BusA[8]  ; clk               ; 13.836 ; 13.836 ; Rise       ; clk               ;
;  BusA[15] ; clk               ; 14.596 ; 14.596 ; Rise       ; clk               ;
;  BusA[17] ; clk               ; 15.583 ; 15.583 ; Rise       ; clk               ;
; BusB[*]   ; clk               ; 15.897 ; 15.897 ; Rise       ; clk               ;
;  BusB[57] ; clk               ; 9.206  ; 9.206  ; Rise       ; clk               ;
;  BusB[81] ; clk               ; 14.384 ; 14.384 ; Rise       ; clk               ;
;  BusB[83] ; clk               ; 13.607 ; 13.607 ; Rise       ; clk               ;
;  BusB[87] ; clk               ; 15.897 ; 15.897 ; Rise       ; clk               ;
;  BusB[91] ; clk               ; 13.636 ; 13.636 ; Rise       ; clk               ;
; led       ; clk               ; 9.747  ; 9.747  ; Rise       ; clk               ;
; BusB[*]   ; enc:enc|out_200hz ; 10.902 ; 10.902 ; Rise       ; enc:enc|out_200hz ;
;  BusB[64] ; enc:enc|out_200hz ; 10.902 ; 10.902 ; Rise       ; enc:enc|out_200hz ;
;  BusB[69] ; enc:enc|out_200hz ; 9.255  ; 9.255  ; Rise       ; enc:enc|out_200hz ;
;  BusB[71] ; enc:enc|out_200hz ; 9.046  ; 9.046  ; Rise       ; enc:enc|out_200hz ;
+-----------+-------------------+--------+--------+------------+-------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-----------+-------------------+--------+--------+------------+-------------------+
; Data Port ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+-----------+-------------------+--------+--------+------------+-------------------+
; BusA[*]   ; clk               ; 11.031 ; 11.031 ; Rise       ; clk               ;
;  BusA[2]  ; clk               ; 14.447 ; 14.447 ; Rise       ; clk               ;
;  BusA[3]  ; clk               ; 11.031 ; 11.031 ; Rise       ; clk               ;
;  BusA[4]  ; clk               ; 13.863 ; 13.863 ; Rise       ; clk               ;
;  BusA[8]  ; clk               ; 13.381 ; 13.381 ; Rise       ; clk               ;
;  BusA[15] ; clk               ; 14.141 ; 14.141 ; Rise       ; clk               ;
;  BusA[17] ; clk               ; 12.806 ; 12.806 ; Rise       ; clk               ;
; BusB[*]   ; clk               ; 9.206  ; 9.206  ; Rise       ; clk               ;
;  BusB[57] ; clk               ; 9.206  ; 9.206  ; Rise       ; clk               ;
;  BusB[81] ; clk               ; 11.032 ; 11.032 ; Rise       ; clk               ;
;  BusB[83] ; clk               ; 12.699 ; 12.699 ; Rise       ; clk               ;
;  BusB[87] ; clk               ; 13.934 ; 13.934 ; Rise       ; clk               ;
;  BusB[91] ; clk               ; 12.728 ; 12.728 ; Rise       ; clk               ;
; led       ; clk               ; 9.747  ; 9.747  ; Rise       ; clk               ;
; BusB[*]   ; enc:enc|out_200hz ; 9.046  ; 9.046  ; Rise       ; enc:enc|out_200hz ;
;  BusB[64] ; enc:enc|out_200hz ; 10.902 ; 10.902 ; Rise       ; enc:enc|out_200hz ;
;  BusB[69] ; enc:enc|out_200hz ; 9.255  ; 9.255  ; Rise       ; enc:enc|out_200hz ;
;  BusB[71] ; enc:enc|out_200hz ; 9.046  ; 9.046  ; Rise       ; enc:enc|out_200hz ;
+-----------+-------------------+--------+--------+------------+-------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[2]    ; BusA[8]     ; 18.864 ;    ;    ; 18.864 ;
; BusA[2]    ; BusA[15]    ; 19.624 ;    ;    ; 19.624 ;
; BusA[2]    ; BusB[91]    ; 17.744 ;    ;    ; 17.744 ;
; BusA[3]    ; BusB[87]    ; 11.917 ;    ;    ; 11.917 ;
; BusA[5]    ; BusB[83]    ; 10.993 ;    ;    ; 10.993 ;
; BusA[15]   ; BusB[51]    ; 11.940 ;    ;    ; 11.940 ;
; BusA[16]   ; BusA[2]     ; 11.393 ;    ;    ; 11.393 ;
; BusA[16]   ; BusA[14]    ; 6.501  ;    ;    ; 6.501  ;
; BusA[16]   ; BusB[98]    ; 7.747  ;    ;    ; 7.747  ;
; BusA[18]   ; BusB[81]    ; 11.522 ;    ;    ; 11.522 ;
; BusA[19]   ; BusB[81]    ; 10.537 ;    ;    ; 10.537 ;
; BusA[20]   ; BusB[77]    ; 9.551  ;    ;    ; 9.551  ;
; BusA[21]   ; BusB[53]    ; 9.773  ;    ;    ; 9.773  ;
; BusB[50]   ; BusA[18]    ; 10.461 ;    ;    ; 10.461 ;
; BusB[50]   ; BusA[19]    ; 10.989 ;    ;    ; 10.989 ;
; BusB[50]   ; BusB[87]    ; 11.865 ;    ;    ; 11.865 ;
; BusB[53]   ; BusA[21]    ; 9.489  ;    ;    ; 9.489  ;
; BusB[53]   ; BusB[91]    ; 12.684 ;    ;    ; 12.684 ;
; BusB[54]   ; BusA[17]    ; 13.295 ;    ;    ; 13.295 ;
; BusB[69]   ; BusA[8]     ; 12.374 ;    ;    ; 12.374 ;
; BusB[69]   ; BusA[15]    ; 13.134 ;    ;    ; 13.134 ;
; BusB[69]   ; BusA[17]    ; 11.840 ;    ;    ; 11.840 ;
; BusB[75]   ; BusB[73]    ; 6.493  ;    ;    ; 6.493  ;
; BusB[77]   ; BusA[20]    ; 9.838  ;    ;    ; 9.838  ;
; BusB[77]   ; BusB[83]    ; 10.253 ;    ;    ; 10.253 ;
; BusB[83]   ; BusA[5]     ; 8.576  ;    ;    ; 8.576  ;
; BusB[85]   ; BusA[4]     ; 11.098 ;    ;    ; 11.098 ;
; BusB[85]   ; BusB[81]    ; 10.584 ;    ;    ; 10.584 ;
; BusB[91]   ; BusA[2]     ; 10.929 ;    ;    ; 10.929 ;
; BusB[98]   ; BusA[8]     ; 12.857 ;    ;    ; 12.857 ;
; BusB[98]   ; BusA[15]    ; 13.617 ;    ;    ; 13.617 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[2]    ; BusA[8]     ; 18.864 ;    ;    ; 18.864 ;
; BusA[2]    ; BusA[15]    ; 19.624 ;    ;    ; 19.624 ;
; BusA[2]    ; BusB[91]    ; 17.744 ;    ;    ; 17.744 ;
; BusA[3]    ; BusB[87]    ; 11.917 ;    ;    ; 11.917 ;
; BusA[5]    ; BusB[83]    ; 10.993 ;    ;    ; 10.993 ;
; BusA[15]   ; BusB[51]    ; 11.940 ;    ;    ; 11.940 ;
; BusA[16]   ; BusA[2]     ; 11.393 ;    ;    ; 11.393 ;
; BusA[16]   ; BusA[14]    ; 6.501  ;    ;    ; 6.501  ;
; BusA[16]   ; BusB[98]    ; 7.747  ;    ;    ; 7.747  ;
; BusA[18]   ; BusB[81]    ; 11.522 ;    ;    ; 11.522 ;
; BusA[19]   ; BusB[81]    ; 10.537 ;    ;    ; 10.537 ;
; BusA[20]   ; BusB[77]    ; 9.551  ;    ;    ; 9.551  ;
; BusA[21]   ; BusB[53]    ; 9.773  ;    ;    ; 9.773  ;
; BusB[50]   ; BusA[18]    ; 10.461 ;    ;    ; 10.461 ;
; BusB[50]   ; BusA[19]    ; 10.989 ;    ;    ; 10.989 ;
; BusB[50]   ; BusB[87]    ; 11.865 ;    ;    ; 11.865 ;
; BusB[53]   ; BusA[21]    ; 9.489  ;    ;    ; 9.489  ;
; BusB[53]   ; BusB[91]    ; 12.684 ;    ;    ; 12.684 ;
; BusB[54]   ; BusA[17]    ; 13.295 ;    ;    ; 13.295 ;
; BusB[69]   ; BusA[8]     ; 12.374 ;    ;    ; 12.374 ;
; BusB[69]   ; BusA[15]    ; 13.134 ;    ;    ; 13.134 ;
; BusB[69]   ; BusA[17]    ; 11.840 ;    ;    ; 11.840 ;
; BusB[75]   ; BusB[73]    ; 6.493  ;    ;    ; 6.493  ;
; BusB[77]   ; BusA[20]    ; 9.838  ;    ;    ; 9.838  ;
; BusB[77]   ; BusB[83]    ; 10.253 ;    ;    ; 10.253 ;
; BusB[83]   ; BusA[5]     ; 8.576  ;    ;    ; 8.576  ;
; BusB[85]   ; BusA[4]     ; 11.098 ;    ;    ; 11.098 ;
; BusB[85]   ; BusB[81]    ; 10.584 ;    ;    ; 10.584 ;
; BusB[91]   ; BusA[2]     ; 10.929 ;    ;    ; 10.929 ;
; BusB[98]   ; BusA[8]     ; 12.857 ;    ;    ; 12.857 ;
; BusB[98]   ; BusA[15]    ; 13.617 ;    ;    ; 13.617 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; BusA[*]   ; clk        ; 8.424  ;      ; Rise       ; clk             ;
;  BusA[2]  ; clk        ; 16.893 ;      ; Rise       ; clk             ;
;  BusA[3]  ; clk        ; 10.162 ;      ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 14.154 ;      ; Rise       ; clk             ;
;  BusA[5]  ; clk        ; 8.926  ;      ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 12.470 ;      ; Rise       ; clk             ;
;  BusA[14] ; clk        ; 8.487  ;      ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 13.161 ;      ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 14.332 ;      ; Rise       ; clk             ;
;  BusA[18] ; clk        ; 8.498  ;      ; Rise       ; clk             ;
;  BusA[19] ; clk        ; 8.444  ;      ; Rise       ; clk             ;
;  BusA[20] ; clk        ; 8.424  ;      ; Rise       ; clk             ;
;  BusA[21] ; clk        ; 8.424  ;      ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 7.734  ;      ; Rise       ; clk             ;
;  BusB[51] ; clk        ; 9.359  ;      ; Rise       ; clk             ;
;  BusB[53] ; clk        ; 9.280  ;      ; Rise       ; clk             ;
;  BusB[57] ; clk        ; 8.673  ;      ; Rise       ; clk             ;
;  BusB[64] ; clk        ; 8.753  ;      ; Rise       ; clk             ;
;  BusB[69] ; clk        ; 8.712  ;      ; Rise       ; clk             ;
;  BusB[71] ; clk        ; 7.974  ;      ; Rise       ; clk             ;
;  BusB[73] ; clk        ; 7.734  ;      ; Rise       ; clk             ;
;  BusB[77] ; clk        ; 9.761  ;      ; Rise       ; clk             ;
;  BusB[81] ; clk        ; 13.593 ;      ; Rise       ; clk             ;
;  BusB[83] ; clk        ; 13.088 ;      ; Rise       ; clk             ;
;  BusB[87] ; clk        ; 14.216 ;      ; Rise       ; clk             ;
;  BusB[91] ; clk        ; 13.092 ;      ; Rise       ; clk             ;
;  BusB[98] ; clk        ; 8.516  ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; BusA[*]   ; clk        ; 8.424  ;      ; Rise       ; clk             ;
;  BusA[2]  ; clk        ; 14.377 ;      ; Rise       ; clk             ;
;  BusA[3]  ; clk        ; 10.162 ;      ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 12.191 ;      ; Rise       ; clk             ;
;  BusA[5]  ; clk        ; 8.926  ;      ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 11.713 ;      ; Rise       ; clk             ;
;  BusA[14] ; clk        ; 8.487  ;      ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 12.404 ;      ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 10.746 ;      ; Rise       ; clk             ;
;  BusA[18] ; clk        ; 8.498  ;      ; Rise       ; clk             ;
;  BusA[19] ; clk        ; 8.444  ;      ; Rise       ; clk             ;
;  BusA[20] ; clk        ; 8.424  ;      ; Rise       ; clk             ;
;  BusA[21] ; clk        ; 8.424  ;      ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 7.734  ;      ; Rise       ; clk             ;
;  BusB[51] ; clk        ; 9.359  ;      ; Rise       ; clk             ;
;  BusB[53] ; clk        ; 9.280  ;      ; Rise       ; clk             ;
;  BusB[57] ; clk        ; 8.673  ;      ; Rise       ; clk             ;
;  BusB[64] ; clk        ; 8.753  ;      ; Rise       ; clk             ;
;  BusB[69] ; clk        ; 8.712  ;      ; Rise       ; clk             ;
;  BusB[71] ; clk        ; 7.974  ;      ; Rise       ; clk             ;
;  BusB[73] ; clk        ; 7.734  ;      ; Rise       ; clk             ;
;  BusB[77] ; clk        ; 9.761  ;      ; Rise       ; clk             ;
;  BusB[81] ; clk        ; 10.972 ;      ; Rise       ; clk             ;
;  BusB[83] ; clk        ; 11.238 ;      ; Rise       ; clk             ;
;  BusB[87] ; clk        ; 11.557 ;      ; Rise       ; clk             ;
;  BusB[91] ; clk        ; 11.242 ;      ; Rise       ; clk             ;
;  BusB[98] ; clk        ; 8.516  ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; BusA[*]   ; clk        ; 8.424     ;           ; Rise       ; clk             ;
;  BusA[2]  ; clk        ; 16.893    ;           ; Rise       ; clk             ;
;  BusA[3]  ; clk        ; 10.162    ;           ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 14.154    ;           ; Rise       ; clk             ;
;  BusA[5]  ; clk        ; 8.926     ;           ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 12.470    ;           ; Rise       ; clk             ;
;  BusA[14] ; clk        ; 8.487     ;           ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 13.161    ;           ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 14.332    ;           ; Rise       ; clk             ;
;  BusA[18] ; clk        ; 8.498     ;           ; Rise       ; clk             ;
;  BusA[19] ; clk        ; 8.444     ;           ; Rise       ; clk             ;
;  BusA[20] ; clk        ; 8.424     ;           ; Rise       ; clk             ;
;  BusA[21] ; clk        ; 8.424     ;           ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 7.734     ;           ; Rise       ; clk             ;
;  BusB[51] ; clk        ; 9.359     ;           ; Rise       ; clk             ;
;  BusB[53] ; clk        ; 9.280     ;           ; Rise       ; clk             ;
;  BusB[57] ; clk        ; 8.673     ;           ; Rise       ; clk             ;
;  BusB[64] ; clk        ; 8.753     ;           ; Rise       ; clk             ;
;  BusB[69] ; clk        ; 8.712     ;           ; Rise       ; clk             ;
;  BusB[71] ; clk        ; 7.974     ;           ; Rise       ; clk             ;
;  BusB[73] ; clk        ; 7.734     ;           ; Rise       ; clk             ;
;  BusB[77] ; clk        ; 9.761     ;           ; Rise       ; clk             ;
;  BusB[81] ; clk        ; 13.593    ;           ; Rise       ; clk             ;
;  BusB[83] ; clk        ; 13.088    ;           ; Rise       ; clk             ;
;  BusB[87] ; clk        ; 14.216    ;           ; Rise       ; clk             ;
;  BusB[91] ; clk        ; 13.092    ;           ; Rise       ; clk             ;
;  BusB[98] ; clk        ; 8.516     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; BusA[*]   ; clk        ; 8.424     ;           ; Rise       ; clk             ;
;  BusA[2]  ; clk        ; 14.377    ;           ; Rise       ; clk             ;
;  BusA[3]  ; clk        ; 10.162    ;           ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 12.191    ;           ; Rise       ; clk             ;
;  BusA[5]  ; clk        ; 8.926     ;           ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 11.713    ;           ; Rise       ; clk             ;
;  BusA[14] ; clk        ; 8.487     ;           ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 12.404    ;           ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 10.746    ;           ; Rise       ; clk             ;
;  BusA[18] ; clk        ; 8.498     ;           ; Rise       ; clk             ;
;  BusA[19] ; clk        ; 8.444     ;           ; Rise       ; clk             ;
;  BusA[20] ; clk        ; 8.424     ;           ; Rise       ; clk             ;
;  BusA[21] ; clk        ; 8.424     ;           ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 7.734     ;           ; Rise       ; clk             ;
;  BusB[51] ; clk        ; 9.359     ;           ; Rise       ; clk             ;
;  BusB[53] ; clk        ; 9.280     ;           ; Rise       ; clk             ;
;  BusB[57] ; clk        ; 8.673     ;           ; Rise       ; clk             ;
;  BusB[64] ; clk        ; 8.753     ;           ; Rise       ; clk             ;
;  BusB[69] ; clk        ; 8.712     ;           ; Rise       ; clk             ;
;  BusB[71] ; clk        ; 7.974     ;           ; Rise       ; clk             ;
;  BusB[73] ; clk        ; 7.734     ;           ; Rise       ; clk             ;
;  BusB[77] ; clk        ; 9.761     ;           ; Rise       ; clk             ;
;  BusB[81] ; clk        ; 10.972    ;           ; Rise       ; clk             ;
;  BusB[83] ; clk        ; 11.238    ;           ; Rise       ; clk             ;
;  BusB[87] ; clk        ; 11.557    ;           ; Rise       ; clk             ;
;  BusB[91] ; clk        ; 11.242    ;           ; Rise       ; clk             ;
;  BusB[98] ; clk        ; 8.516     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 15037    ; 0        ; 0        ; 0        ;
; enc:enc|out_200hz                         ; clk                                       ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; enc:enc|out_200hz                         ; enc:enc|out_200hz                         ; 142      ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 15037    ; 0        ; 0        ; 0        ;
; enc:enc|out_200hz                         ; clk                                       ; 1        ; 1        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; enc:enc|out_200hz                         ; enc:enc|out_200hz                         ; 142      ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 172      ; 0        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                  ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 172      ; 0        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                  ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 206   ; 206  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 79    ; 79   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Mon Oct 16 15:04:27 2017
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name enc:enc|out_200hz enc:enc|out_200hz
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.338           -2052.921 clk 
    Info (332119):    -5.635             -99.212 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -5.549             -54.412 enc:enc|out_200hz 
    Info (332119):    -1.248              -1.248 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -1.844
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.844              -1.844 clk 
    Info (332119):    -0.444              -3.552 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     1.679               0.000 enc:enc|out_200hz 
    Info (332119):     1.694               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -3.892
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.892            -597.584 clk 
    Info (332119):    -3.579              -3.579 rs232_rx 
    Info (332119):     1.711               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -1.765
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.765              -1.765 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     2.975               0.000 clk 
    Info (332119):     4.025               0.000 rs232_rx 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 enc:enc|out_200hz 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 468 megabytes
    Info: Processing ended: Mon Oct 16 15:04:29 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


