// 地址自动加1模式
module TM1640_cfg
(
input clk,
input[7:0] dispData,
output SCL,
output SDA


);
						   //13  |  12  | 11  | 10  | 9  |  8  | 7   |  6  |  5  |  4  |  3  |  2   |  1 |  0  
reg[7:0] disp0_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'hff,8'h00,8'h00,8'h00,8'h00,8'h00};
reg[7:0] disp1_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'hff,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};
reg[7:0] disp2_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h16,8'h19,8'h81,8'h91,8'ha1,8'hc6,8'h00,8'h00};
reg[7:0] disp3_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h66,8'h99,8'h99,8'h99,8'h99,8'hc6,8'h00,8'h00};
reg[7:0] disp4_mem[13:0] = {8'h00,8'h00,8'h00,8'h10,8'h10,8'h10,8'hff,8'h10,8'h12,8'h14,8'h18,8'h10,8'h00,8'h00};
reg[7:0] disp5_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h00,8'h71,8'h01,8'h19,8'h19,8'h19,8'h1f,8'h00,8'h00,8'h00};
reg[7:0] disp6_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h00,8'h71,8'h01,8'h88,8'h8a,8'h8c,8'h08,8'h70,8'h00,8'h00};
reg[7:0] disp7_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h01,8'h03,8'h05,8'h09,8'h21,8'h41,8'h61,8'h81,8'h00,8'h00};
reg[7:0] disp8_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h00,8'h66,8'h99,8'h99,8'h99,8'h99,8'h66,8'h00,8'h00,8'h00};
reg[7:0] disp9_mem[13:0] = {8'h00,8'h00,8'h00,8'h00,8'h06,8'h05,8'h15,8'h25,8'h45,8'h86,8'h00,8'h00,8'h00,8'h00};

reg[7:0] tdata = 8'd0;
reg[7:0] disp_ctl = 8'd0;
//reg[7:0] dispData_dly = 8'dff;
reg[7:0] dispData_dly = 8'dff;


reg[7:0] counts = 8'd0;
reg tvaild_plus = 1'b0;

always@(posedge clk)
begin
	dispData_dly <= dispData;
end

always@(posedge clk)
begin
	if(dispData_dly != dispData )
	begin
		  counts <= 8'd0;
        tvaild_plus <= 1'b1;		
	end
	else
	begin
		if(counts < 8'd13)
		begin
			counts <= counts+1'b1;
		end
		tvaild_plus <= 1'b0;
	end
end


always@(posedge clk)
begin
	case(dispData_dly)
		8'd0:
		begin
			tdata <= disp0_mem[counts];
		end
		8'd1:
		begin
			tdata <= disp1_mem[counts];
		end
		8'd2:
		begin
			tdata <= disp2_mem[counts];
		end		
		8'd3:
		begin
			tdata <= disp3_mem[counts];
		end		
		8'd4:
		begin
			tdata <= disp4_mem[counts];
		end		
		8'd5:
		begin
			tdata <= disp5_mem[counts];
		end	
		8'd6:
		begin
			tdata <= disp6_mem[counts];
		end
		8'd7:
		begin
			tdata <= disp7_mem[counts];
		end
		8'd8:
		begin
			tdata <= disp8_mem[counts];
		end	
		8'd9:
		begin
			tdata <= disp9_mem[counts];
		end
		
		default:
		begin
			tdata <= 8'hff;
		end
			
	endcase
end



TM1640_driver TM1640_drive_i
(
	.clk(clk),
	.tvalid(tvaild_plus),
	.sendBytes(8'd14),
	.cmd1(8'h40),
	.cmd2(8'hc0),
	.tdata(tdata),
	.cmd3(8'h8a),
	.done(),
	.SCL(SCL),
	.SDA(SDA)

);
  











endmodule
