
#ifndef __UART2560_H__
#define __UART2560_H__

#define print(str,...)			( printf_P(PSTR(str),##__VA_ARGS__) )
                                //Uart Program Memory Use
                                //����RAM�޸𸮸� ������� �ʱ�����
                                //printf( PSTR"   " , ... )�� ����

#define _DBG_BAUD_SPEED					115200L	//9600L
#define _MODBUS_BAUD_SPEED				9600L	//2WIRE-1100TX 1200L //GTM 38400L // GTD-2000 9600L
#define _RS485_BAUD_SPEED_9600			9600L	//2WIRE-1100TX 1200L //GTM 38400L // GTD-2000 9600L
#define _RS485_BAUD_SPEED_57600			57600L	//2WIRE-1100TX 1200L //GTM 38400L // GTD-2000 9600L
#define _RS485_BAUD_SPEED_115200		115200L	//2WIRE-1100TX 1200L //GTM 38400L // GTD-2000 9600L
                             
#define MAX_USART1_TX_BUFF				256
#define MAX_USART1_RX_BUFF				256
#define MAX_USART2_TX_BUFF				256
#define MAX_USART2_RX_BUFF				256

#define _MAX_UART_BUFF					64
#define _MAX_UART_DET_BUFF				512

#define MAX_MODBUS_INPUT_MAX			128
#define MAX_MODBUS_HOLDING_MAX			256

#define UPE 					2
#define OVR 					3
#define FE 						4

#define FRAMING_ERROR			(1<<FE)
#define PARITY_ERROR 			(1<<UPE)
#define DATA_OVERRUN 			(1<<OVR)


typedef struct
{
	U8	bReceiveBuff[ _MAX_UART_BUFF ];  //���������庯��
	U8	bReceiveHead;                    //��������������
	U8	bReceiveTail;                    //������Ȯ�κ���
}UART_VARIABLE;


enum {
	Det_Comm_Flow,
	Det_Comm_Flow_Set,
	Det_Write_Register_Flag,
	Det_Write_Register_Addr,
	Det_Write_Register_Data,
	Det_Write_Over_Cnt_Flag,
	Det_Modbus_Max_Buf
};

enum {
	Commnication_Normal = 0,
	Commnication_Default_Set,
	Commnication_Eep_Clear_Set,
	Commnication_UV_Calribration_Set,
	Commnication_UV_Calribration_Fault,
	Commnication_IR_Calribration_Set,
	Commnication_Dev_Single,
	Commnication_IR_Size_Set,
	Commnication_MAX
};

typedef enum {
	WRITE_CLEAR = 0,
	WRITE_SINGLE_REGISTER,
	WRITE_MULTIPLE_REGISTER
} e_Det_Write_reg_flag;
	

extern U8	Rx1Buf[2][MAX_USART1_RX_BUFF], Rx1Cnt, Rx1FifoHp, Rx1FifoTp;
extern U8	Rx1_Packet_Check;
extern U8	Tx1Buf[MAX_USART1_TX_BUFF], Tx1Cnt;
extern U8	Tx1BusyFlag, *pTx1Buf;

extern U8	Det_Rx2Buf[2][MAX_USART2_RX_BUFF];
extern U8	DET_Rx2Cnt, Det_Rx2FifoHp, Det_Rx2FifoTp;
extern U8	Rx2_Packet_Check;

extern U8	Tx2Buf[MAX_USART2_TX_BUFF], Tx2Cnt;
extern U8	Tx2BusyFlag, *pTx2Buf;

extern U16	Det_Modbus_Buf[Det_Modbus_Max_Buf];
extern U16	Det_Input_Reg_Data[MAX_MODBUS_INPUT_MAX], Det_Holding_Reg_Data[MAX_MODBUS_HOLDING_MAX];



enum {
	STATUS_UVIR = 0,
	STATUS_IR3
};

enum {
	DET_InputReg_FW_VERSION = 0,
	DET_InputReg_AlarmState,
	DET_InputReg_P24,
	DET_InputReg_Tempareture,
	DET_InputReg_AlarmLatch,
	DET_InputReg_DetDistance,
	DET_InputReg_FlameType,
	DET_InputReg_EepErrorFlag = 15,
	DET_InputReg_DeviceType = 16,
	DET_InputReg_DeviceCnt = 17,
	DET_InputReg_Ir1sAvrg_466 = 27,
	DET_InputReg_IrAvPtoP_466 = 28,
	DET_InputReg_IrSize_466 = 29,
	DET_InputReg_IrSizeRoc_466 = 30,
	
	DET_InputReg_Ir1sAvrg_395 = 39,
	DET_InputReg_IrAvPtoP_395 = 40,
	DET_InputReg_IrSize_395 = 41,
	DET_InputReg_IrSizeRoc_395 = 42,
	DET_InputReg_Ir1sAvrg_530 = 51,
	DET_InputReg_IrAvPtoP_530 = 52,
	DET_InputReg_IrSize_530 = 53,
	DET_InputReg_IrSizeRoc_530 = 54,
	DET_InputReg_UVCpmRaw_H = 54,
	DET_InputReg_UVCpmRaw_L = 55,
	DET_InputReg_FW_SUB_VERSION = 64,
	DET_InputReg_CNT
	
};


enum {
	DET_InputReg_UVIR_Ir1sAvrg = 38,		// (U16)(f->Ir1sAvrg[IR_WL_430]*1000);		//30039
	DET_InputReg_UVIR_Ir1sPtoP = 39,		// (U16)(f->Ir1sPtoP[IR_WL_430]*1000);		//30040
	DET_InputReg_UVIR_IrAvPtoP = 40,		// (U16)(f->IrAvPtoP[IR_WL_430]*1000);		//30041
	DET_InputReg_UVIR_IrSize = 41			// f->IrSize[IR_WL_430];					//30042
	
} e_UVIR_InputReg;


enum {
	DET_EEP_RESERVED = 0,						// 40001	(000)
	DET_EEP_CHECKSUM,							// 40002	(001)
	DET_EEP_PREFIX_1,							// 40003	(002)
	DET_EEP_SERIAL_NO_L,						// 40004	(003)
	DET_EEP_SERIAL_NO_H,						// 40005	(004)
	DET_EEP_LOG_MODE,							// 40006	(005)
	DET_EEP_BIT_MODE,							// 40007	(006)
	DET_EEP_UV_PWR_CTRL,						// 40008	(007)
	DET_EEP_UVIR_IR_VOLT_LMT_L,					// 40009	(008)
	DET_EEP_UVIR_IR_VOLT_LMT_H,					// 40010	(009)
	DET_EEP_UVIR_IR_SIZE_LMT,					// 40011	(010)
	DET_EEP_TRIP_IR_VOLT_LMT_L,					// 40012	(011)
	DET_EEP_TRIP_IR_VOLT_LMT_H,					// 40013	(012)
	DET_EEP_TRIP_IR_SIZE_LMT,					// 40014	(013)
	DET_EEP_IR_PULSE_WIDTH_LMT,					// 40015	(014)
	DET_EEP_IR_FLICKER_CPS_REF_LMT,				// 40016	(015)
	DET_EEP_IR_FLICKER_FACTOR,					// 40017	(016)
	DET_EEP_IR_TIME_DV_LMT_IN_FREQ_SAME,		// 40018	(017)
	DET_EEP_IR_1SAV_DV_LMT_IN_FREQ_SAME,		// 40019	(018)
	DET_EEP_IR_SIZE_DV_LMT_IN_FREQ_SAME,		// 40020	(019)
	DET_EEP_IR_LOW_SIZE_LMT_CPS_REF,			// 40021	(020)
	DET_EEP_IR_LOW_SIZE_LMT,					// 40022	(021)
	DET_EEP_IR_1S_AVRG_DV_OVER_LMT,				// 40023	(022)
	DET_EEP_IR_BIT_THRESHOLD_VOLT,				// 40024	(023)
	DET_EEP_IR_ROC_LMT,							// 40025	(024)
	DET_EEP_IR_REL_RATIO_LMT_CORR_VAL,			// 40026	(025)
	DET_EEP_UV_DET_LMT,							// 40027	(026)
	DET_EEP_UV_ZERO_DEV_CNT_LMT,				// 40028	(027)
	DET_EEP_UV_ZERO_CNT_LMT_CPS_REF,			// 40029	(028)
	DET_EEP_UV_ZERO_CNT_LMT,					// 40030	(029)
	DET_EEP_UV_ROC_LMT_CPS_REF,					// 40031	(030)
	DET_EEP_UV_ROC_LMT,							// 40032	(031)
	DET_EEP_UV_BIT_THRESHOLD_CPS,				// 40033	(032)
	DET_EEP_BIT_PERIOD,							// 40034	(033)
	DET_EEP_BIT_RETRY_LMT,						// 40035	(034)
	DET_EEP_CAL_BUF_UV_CPS,						// 40036	(035)
	DET_EEP_CAL_VAL_UV_CPS,						// 40037	(036)
	DET_EEP_ALM_RLY_OPERATION,					// 40038	(037)
	DET_EEP_TRB_RLY_OPERATION,					// 40039	(038)
	DET_EEP_UV_BIT_FINISH_TIME,					// 40040	(039)
	
	DET_EEP_CAL_BUF_IR430_RESPONSIVITY,			// 40041	(040)
	DET_EEP_CAL_BUF_IR430_01,					// 40042	(041)	Freq: 64.60Hz, IR_466
	DET_EEP_CAL_BUF_IR430_02,					// 40043	(042)
	DET_EEP_CAL_BUF_IR430_03,					// 40044	(043)
	DET_EEP_CAL_BUF_IR430_04,					// 40045	(044)
	DET_EEP_CAL_BUF_IR430_05,					// 40046	(045)
	DET_EEP_CAL_BUF_IR430_06,					// 40047	(046)
	DET_EEP_CAL_BUF_IR430_07,					// 40048	(047)
	DET_EEP_CAL_BUF_IR395_01,					// 40049	(048)	Freq: 64.60Hz, IR_395
	DET_EEP_CAL_BUF_IR395_02,					// 40050	(049)
	DET_EEP_CAL_BUF_IR395_03,					// 40051	(050)
	DET_EEP_CAL_BUF_IR395_04,					// 40052	(051)
	DET_EEP_CAL_BUF_IR395_05,					// 40053	(052)
	DET_EEP_CAL_BUF_IR395_06,					// 40054	(053)
	DET_EEP_CAL_BUF_IR395_07,					// 40055	(054)
	DET_EEP_CAL_BUF_IR530_01,					// 40056	(055)	Freq: 64.60Hz, IR_530
	DET_EEP_CAL_BUF_IR530_02,					// 40057	(056)
	DET_EEP_CAL_BUF_IR530_03,					// 40058	(057)
	DET_EEP_CAL_BUF_IR530_04,					// 40059	(058)
	DET_EEP_CAL_BUF_IR530_05,					// 40060	(059)
	DET_EEP_CAL_BUF_IR530_06,					// 40061	(060)
	DET_EEP_CAL_BUF_IR530_07,					// 40062	(061)
	
	DET_EEP_CAL_VAL_IR430_01,					// 40063	(062)
	DET_EEP_CAL_VAL_IR430_02,					// 40064	(063)
	DET_EEP_CAL_VAL_IR430_03,					// 40065	(064)
	DET_EEP_CAL_VAL_IR430_04,					// 40066	(065)
	DET_EEP_CAL_VAL_IR430_05,					// 40067	(066)
	DET_EEP_CAL_VAL_IR430_06,					// 40068	(067)
	DET_EEP_CAL_VAL_IR430_07,					// 40069	(068)
	DET_EEP_CAL_VAL_IR395_01,					// 40070	(069)
	DET_EEP_CAL_VAL_IR395_02,					// 40071	(070)
	DET_EEP_CAL_VAL_IR395_03,					// 40072	(071)
	DET_EEP_CAL_VAL_IR395_04,					// 40073	(072)
	DET_EEP_CAL_VAL_IR395_05,					// 40074	(073)
	DET_EEP_CAL_VAL_IR395_06,					// 40075	(074)
	DET_EEP_CAL_VAL_IR395_07,					// 40076	(075)
	DET_EEP_CAL_VAL_IR530_01,					// 40077	(076)
	DET_EEP_CAL_VAL_IR530_02,					// 40078	(077)
	DET_EEP_CAL_VAL_IR530_03,					// 40079	(078)
	DET_EEP_CAL_VAL_IR530_04,					// 40080	(079)
	DET_EEP_CAL_VAL_IR530_05,					// 40081	(080)
	DET_EEP_CAL_VAL_IR530_06,					// 40082	(081)
	DET_EEP_CAL_VAL_IR530_07,					// 40083	(082)
	DET_EEP_UV_ZERO_CNT_DEV_LMT,				// 40084	(083)
	DET_EEP_TRIPMODE_IR_TIME_DV_LMT,			// 40085	(084)
//=======================================================================	CRC1
	DET_EEP_EVT_BIT_IR430_1S_PTOP_MIN,			// 40086	(085)
	DET_EEP_EVT_BIT_IR395_1S_PTOP_MIN,			// 40087	(086)
	DET_EEP_EVT_BIT_IR530_1S_PTOP_MIN,			// 40088	(087)
	DET_EEP_EVT_BIT_RETRY_CNT,					// 40089	(088)
	DET_EEP_EVT_BIT_FAULT_CNT,					// 40090	(089)
	DET_EEP_EVT_PWR_FAULT_CNT,					// 40091	(090)
	DET_EEP_EVT_MIN_TEMP,						// 40092	(091)
	DET_EEP_EVT_MAX_TEMP,						// 40093	(092)
	DET_EEP_EVT_CPS_RAW_MAX,					// 40094	(093)
	DET_EEP_EVT_CPS_ITG_MAX,					// 40095	(094)
	DET_EEP_EVT_IR430_LO_FREQ_BF_3S,			// 40096	(095)
	DET_EEP_EVT_IR430_LO_TIME_BF_3S,			// 40097	(096)
	DET_EEP_EVT_IR430_LO_PEAK_BF_3S,			// 40098	(097)
	DET_EEP_EVT_IR430_LO_AVRG_BF_3S,			// 40099	(098)
	DET_EEP_EVT_IR430_HI_FREQ_BF_3S,			// 40100	(099)
	DET_EEP_EVT_IR430_HI_TIME_BF_3S,			// 40101	(100)
	DET_EEP_EVT_IR430_HI_PEAK_BF_3S,			// 40102	(101)
	DET_EEP_EVT_IR430_HI_AVRG_BF_3S,			// 40103	(102)
	DET_EEP_EVT_IR430_1S_AVRG_BF_3S,			// 40104	(103)
	DET_EEP_EVT_IR430_1S_PTOP_BF_3S,			// 40105	(104)
	DET_EEP_EVT_IR430_AV_PTOP_BF_3S,			// 40106	(105)
	DET_EEP_EVT_IR430_IR_SIZE_BF_3S,			// 40107	(106)
	DET_EEP_EVT_IR430_LO_FREQ_BF_2S,			// 40108	(107)
	DET_EEP_EVT_IR430_LO_TIME_BF_2S,			// 40109	(108)
	DET_EEP_EVT_IR430_LO_PEAK_BF_2S,			// 40110	(109)
	DET_EEP_EVT_IR430_LO_AVRG_BF_2S,			// 40111	(110)
	DET_EEP_EVT_IR430_HI_FREQ_BF_2S,			// 40112	(111)
	DET_EEP_EVT_IR430_HI_TIME_BF_2S,			// 40113	(112)
	DET_EEP_EVT_IR430_HI_PEAK_BF_2S,			// 40114	(113)
	DET_EEP_EVT_IR430_HI_AVRG_BF_2S,			// 40115	(114)
	DET_EEP_EVT_IR430_1S_AVRG_BF_2S,			// 40116	(115)
	DET_EEP_EVT_IR430_1S_PTOP_BF_2S,			// 40117	(116)
	DET_EEP_EVT_IR430_AV_PTOP_BF_2S,			// 40118	(117)
	DET_EEP_EVT_IR430_IR_SIZE_BF_2S,			// 40119	(118)
	DET_EEP_EVT_IR430_LO_FREQ_BF_1S,			// 40120	(119)  
//------------------------------------------------------------------------------
	DET_EEP_EVT_IR430_LO_TIME_BF_1S,			// 40121	(120)
	DET_EEP_EVT_IR430_LO_PEAK_BF_1S,			// 40122	(121)
	DET_EEP_EVT_IR430_LO_AVRG_BF_1S,			// 40123	(122)
	DET_EEP_EVT_IR430_HI_FREQ_BF_1S,			// 40124	(123)
	DET_EEP_EVT_IR430_HI_TIME_BF_1S,			// 40125	(124)
	DET_EEP_EVT_IR430_HI_PEAK_BF_1S,			// 40126	(125)
	DET_EEP_EVT_IR430_HI_AVRG_BF_1S,			// 40127	(126)
	DET_EEP_EVT_IR430_1S_AVRG_BF_1S,			// 40128	(127)
	DET_EEP_EVT_IR430_1S_PTOP_BF_1S,			// 40129	(128)
	DET_EEP_EVT_IR430_AV_PTOP_BF_1S,			// 40130	(129)
	DET_EEP_EVT_IR430_IR_SIZE_BF_1S,			// 40131	(130)
	DET_EEP_EVT_IR395_LO_FREQ_BF_3S,			// 40132	(131)
	DET_EEP_EVT_IR395_LO_TIME_BF_3S,			// 40133	(132)
	DET_EEP_EVT_IR395_LO_PEAK_BF_3S,			// 40134	(133)
	DET_EEP_EVT_IR395_LO_AVRG_BF_3S,			// 40135	(134)
	DET_EEP_EVT_IR395_HI_FREQ_BF_3S,			// 40136	(135)
	DET_EEP_EVT_IR395_HI_TIME_BF_3S,			// 40137	(136)
	DET_EEP_EVT_IR395_HI_PEAK_BF_3S,			// 40138	(137)
	DET_EEP_EVT_IR395_HI_AVRG_BF_3S,			// 40139	(138)
	DET_EEP_EVT_IR395_1S_AVRG_BF_3S,			// 40140	(139)
	DET_EEP_EVT_IR395_1S_PTOP_BF_3S,			// 40141	(140)
	DET_EEP_EVT_IR395_AV_PTOP_BF_3S,			// 40142	(141)
	DET_EEP_EVT_IR395_IR_SIZE_BF_3S,			// 40143	(142)
	DET_EEP_EVT_IR395_LO_FREQ_BF_2S,			// 40144	(143)
	DET_EEP_EVT_IR395_LO_TIME_BF_2S,			// 40145	(144)
	DET_EEP_EVT_IR395_LO_PEAK_BF_2S,			// 40146	(145)
	DET_EEP_EVT_IR395_LO_AVRG_BF_2S,			// 40147	(146)
	DET_EEP_EVT_IR395_HI_FREQ_BF_2S,			// 40148	(147)
	DET_EEP_EVT_IR395_HI_TIME_BF_2S,			// 40149	(148)
	DET_EEP_EVT_IR395_HI_PEAK_BF_2S,			// 40150	(149)
	DET_EEP_EVT_IR395_HI_AVRG_BF_2S,			// 40151	(150)
	DET_EEP_EVT_IR395_1S_AVRG_BF_2S,			// 40152	(151)
	DET_EEP_EVT_IR395_1S_PTOP_BF_2S,			// 40153	(152)
	DET_EEP_EVT_IR395_AV_PTOP_BF_2S,			// 40154	(153)
	DET_EEP_EVT_IR395_IR_SIZE_BF_2S,			// 40155	(154)
	DET_EEP_EVT_IR395_LO_FREQ_BF_1S,			// 40156	(155)
	DET_EEP_EVT_IR395_LO_TIME_BF_1S,			// 40157	(156)
	DET_EEP_EVT_IR395_LO_PEAK_BF_1S,			// 40158	(157)
	DET_EEP_EVT_IR395_LO_AVRG_BF_1S,			// 40159	(158)
	DET_EEP_EVT_IR395_HI_FREQ_BF_1S,			// 40160	(159)
	DET_EEP_EVT_IR395_HI_TIME_BF_1S,			// 40161	(160)
	DET_EEP_EVT_IR395_HI_PEAK_BF_1S,			// 40162	(161)
	DET_EEP_EVT_IR395_HI_AVRG_BF_1S,			// 40163	(162)
	DET_EEP_EVT_IR395_1S_AVRG_BF_1S,			// 40164	(163)
	DET_EEP_EVT_IR395_1S_PTOP_BF_1S,			// 40165	(164)
	DET_EEP_EVT_IR395_AV_PTOP_BF_1S,			// 40166	(165)
	DET_EEP_EVT_IR395_IR_SIZE_BF_1S,			// 40167	(166)
	DET_EEP_EVT_IR530_LO_FREQ_BF_3S,			// 40168	(167)
	DET_EEP_EVT_IR530_LO_TIME_BF_3S,			// 40169	(168)
	DET_EEP_EVT_IR530_LO_PEAK_BF_3S,			// 40170	(169)
	DET_EEP_EVT_IR530_LO_AVRG_BF_3S,			// 40171	(170)
	DET_EEP_EVT_IR530_HI_FREQ_BF_3S,			// 40172	(171)
	DET_EEP_EVT_IR530_HI_TIME_BF_3S,			// 40173	(172)
	DET_EEP_EVT_IR530_HI_PEAK_BF_3S,			// 40174	(173)
	DET_EEP_EVT_IR530_HI_AVRG_BF_3S,			// 40175	(174)
	DET_EEP_EVT_IR530_1S_AVRG_BF_3S,			// 40176	(175)
	DET_EEP_EVT_IR530_1S_PTOP_BF_3S,			// 40177	(176)
	DET_EEP_EVT_IR530_AV_PTOP_BF_3S,			// 40178	(177)
	DET_EEP_EVT_IR530_IR_SIZE_BF_3S,			// 40179	(178)
	DET_EEP_EVT_IR530_LO_FREQ_BF_2S,			// 40180	(179)
	DET_EEP_EVT_IR530_LO_TIME_BF_2S,			// 40181	(180)
	DET_EEP_EVT_IR530_LO_PEAK_BF_2S,			// 40182	(181)
	DET_EEP_EVT_IR530_LO_AVRG_BF_2S,			// 40183	(182)
	DET_EEP_EVT_IR530_HI_FREQ_BF_2S,			// 40184	(183)
	DET_EEP_EVT_IR530_HI_TIME_BF_2S,			// 40185	(184)
	DET_EEP_EVT_IR530_HI_PEAK_BF_2S,			// 40186	(185)
	DET_EEP_EVT_IR530_HI_AVRG_BF_2S,			// 40187	(186)
	DET_EEP_EVT_IR530_1S_AVRG_BF_2S,			// 40188	(187)
	DET_EEP_EVT_IR530_1S_PTOP_BF_2S,			// 40189	(188)
	DET_EEP_EVT_IR530_AV_PTOP_BF_2S,			// 40190	(189)
	DET_EEP_EVT_IR530_IR_SIZE_BF_2S,			// 40191	(190)
	DET_EEP_EVT_IR530_LO_FREQ_BF_1S,			// 40192	(191)
	DET_EEP_EVT_IR530_LO_TIME_BF_1S,			// 40193	(192)
	DET_EEP_EVT_IR530_LO_PEAK_BF_1S,			// 40194	(193)
	DET_EEP_EVT_IR530_LO_AVRG_BF_1S,			// 40195	(194)
	DET_EEP_EVT_IR530_HI_FREQ_BF_1S,			// 40196	(195)
	DET_EEP_EVT_IR530_HI_TIME_BF_1S,			// 40197	(196)
	DET_EEP_EVT_IR530_HI_PEAK_BF_1S,			// 40198	(197)
	DET_EEP_EVT_IR530_HI_AVRG_BF_1S,			// 40199	(198)
	DET_EEP_EVT_IR530_1S_AVRG_BF_1S,			// 40200	(199)
	DET_EEP_EVT_IR530_1S_PTOP_BF_1S,			// 40201	(200)
	DET_EEP_EVT_IR530_AV_PTOP_BF_1S,			// 40202	(201)
	DET_EEP_EVT_IR530_IR_SIZE_BF_1S,			// 40203	(202)
	DET_EEP_EVT_CPS_RAW_BF_3S,					// 40204	(203)
	DET_EEP_EVT_CPS_RES_BF_3S,					// 40205	(204)
	DET_EEP_EVT_CPS_RAW_BF_2S,					// 40206	(205)
	DET_EEP_EVT_CPS_RES_BF_2S,					// 40207	(206)
	DET_EEP_EVT_CPS_RAW_BF_1S,					// 40208	(207)
	DET_EEP_EVT_CPS_RES_BF_1S,					// 40209	(208)
	DET_EEP_EVT_IR430_DRIFT_T_MAX_L,			// 40210	(209)
	DET_EEP_EVT_IR395_DRIFT_T_MAX_L,			// 40211	(210)
	DET_EEP_EVT_IR530_DRIFT_T_MAX_L,			// 40212	(211)
	DET_EEP_EVT_IR430_DRIFT_T_MAX_H,			// 40213	(212)
	DET_EEP_EVT_IR395_DRIFT_T_MAX_H,			// 40214	(213)
	DET_EEP_EVT_IR530_DRIFT_T_MAX_H,			// 40215	(214)
//==============================================================================================	
	DET_EEP_FLAME_TYPE,							// 40216	(215)
	DET_EEP_PREFIX_2,							// 40217	(216)
	DET_EEP_UVIR_SIZE_LMT_NHC,					// 40218	(217)
	DET_EEP_IR_LOW_SIZE_LMT_CPS_REF_NHC,		// 40219	(218)
	DET_EEP_IR_LOW_SIZE_LMT_NHC,				// 40220	(219)
	DET_EEP_IR_FREQ_SUM_LMT,					// 40221	(220)
	DET_EEP_IR_DIR_CNT_SUM_LMT,					// 40222	(221)
	DET_EEP_IR_TIME_DV_SUM_LMT,					// 40223	(222)
	DET_EEP_IR_TIME_DV_SUM_LMT_IN_CNT_ZERO,		// 40224	(223)
	DET_EEP_IR_FREQ_ADD_CNT_LMT,				// 40225	(224)
	DET_EEP_IR_DIR_CNT_LMT_IN_TIME_SAME,		// 40226	(225)
	DET_EEP_IR_SIZE_LMT_IN_IR_SIZE_DV_PER,		// 40227	(226)
	DET_EEP_IR_SIZE_DV_PER_LMT,					// 40228	(227)
	DET_EEP_IR_PTOP_DV_PER_LMT,					// 40229	(228)
	DET_EEP_IR_TIME_DV_LMT_IN_FREQ_SAME_NHC,	// 40230	(229)
	DET_EEP_UV_CPS_LMT_IN_IR_SIZE_DV_PER,		// 40231	(230)
	DET_EEP_UV_ZERO_CNT_LMT_CPS_REF_NHC,		// 40232	(231)
	DET_EEP_UV_ZERO_CNT_DEV_LMT_NHC,			// 40233	(232)
	DET_EEP_FREQ_ADD_CNT_LMT_IN_UVIR_VALANCE,	// 40234	(233)
	DET_EEP_FREQ_ADD_CNT_LMT_IN_UV_ZERO_CNT,	// 40235	(234)
	DET_EEP_IR_DIR_CNT_LMT_IN_UV_ZERO_CNT,		// 40236	(235)
	DET_EEP_UV_ROC_LMT_CPS_REF_NHC,				// 40237	(236)
	DET_EEP_UV_ROC_LMT_NHC,						// 40238	(237)
	DET_EEP_IR_SIZE_LMT_ON_NON_OPER_FLAME,		// 40239	(238)
	DET_EEP_UV_DET_LMT_ON_IR_SIZE_LMT_CHANGE,	// 40240	(239)
	DET_EEP_FLAME_DETECTION_DELAY_TIME,			// 40241	(240)		
	DET_EEP_RESERVED_0,							// 40242	(241)		
	DET_EEP_RESERVED_1,							// 40243	(242)	
	DET_EEP_RESERVED_2,							// 40244	(243)	
	DET_EEP_RESERVED_3,							// 40245	(244)	
	DET_EEP_RESERVED_4,							// 40246	(245)	
	DET_EEP_RESERVED_5,							// 40247	(246)	
	DET_EEP_RESERVED_6,							// 40248	(247)	
	DET_EEP_RESERVED_7,							// 40249	(248)	
	DET_EEP_CHECKSUM_2,							// 40250	(249)
	DET_EEP_MAX,								// 40251	(250)
// ************************************************************************	
	DET_EEP_RATIO_RESERVED,						// 40252	(251)
	DET_EEP_RATIO_CHECKSUM,						// 40253	(252)
	DET_EEP_RATIO_PREFIX,						// 40254	(253)
	
	TRIPLE_IR_REL_RATIO_395_SIZE_1,				// 40255	(254)
	TRIPLE_IR_REL_RATIO_395_SIZE_3,				// 40256	(255)
	
	TRIPLE_IR_REL_RATIO_530_SIZE_999 = 1253,	// 41254	(1253)
	TRIPLE_IR_REL_RATIO_MAX						// 41255	(1254)
};


extern int Putchar_U0(char ch, FILE *stream);
extern void Initialize_UARTBps(void);

extern void USART1_Rx_Packet_Check( void );
extern void USART1_Rx_Handler( void );
extern void USART1_Packet_Send( U8 *pData, U8 Len );

extern void USART2_Rx_Packet_Check(void);
extern void MODBUS_RTU_Master_Rx_Handler(void);
extern void USART2_Packet_Send( U8 *pData, U8 Len );

extern void MODBUS_RTU_Master_Write_Handler(void);
extern void MODBUS_RTU_Master_Holding_Register_Mapping(void);

extern void Det_Write_Single_Func(U16 addr, S16 data);
extern void Det_Write_Multi_Func(U16 s_addr, U16 e_addr);

#endif

