> 本文内容由[蘊含閘](https://zh.wikipedia.org/wiki/蘊含閘)转换而来。


<table>
<tbody>
<tr class="odd">
<td><p><strong>輸入</strong><br />
A   B</p></td>
<td><p><strong>輸出</strong><br />
A → B</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table>

[Puerta_CM.svg](https://zh.wikipedia.org/wiki/File:Puerta_CM.svg "fig:Puerta_CM.svg") **蘊含閘**\[1\]（，簡稱）\[2\]是數位邏輯電路中的一種[邏輯閘](../Page/邏輯閘.md "wikilink")，主要用來完成[布林代數中](https://zh.wikipedia.org/wiki/布林代數 "wikilink")[實質條件](https://zh.wikipedia.org/wiki/實質條件 "wikilink")、實質蘊涵或蘊涵算子。

蘊含閘可由[CMOS或其他](https://zh.wikipedia.org/wiki/CMOS "wikilink")[電晶體設計](https://zh.wikipedia.org/wiki/電晶體 "wikilink")，利用如下公式：

\[Q = A \to B = \overline{(A \land \overline B)} = \overline A \lor B\]

另外蘊含閘也可以由[憶阻器](../Page/憶阻器.md "wikilink")組成，且只需要由兩個憶阻器即可組成\[3\]\[4\]，由於[布林代數的特性可使其他布林函數化成由邏輯蘊含表示](https://zh.wikipedia.org/wiki/布林代數 "wikilink")\[5\]，因此利用蘊含閘與[憶阻器](../Page/憶阻器.md "wikilink")來設計[電晶體可以大幅縮小體積](https://zh.wikipedia.org/wiki/電晶體 "wikilink")\[6\]。 [IMPLY_gate_Memristor.png](https://zh.wikipedia.org/wiki/File:IMPLY_gate_Memristor.png "fig:IMPLY_gate_Memristor.png")

## 性質

<table>
<tbody>
<tr class="odd">
<td><p><strong>輸入</strong><br />
A   B</p></td>
<td><p><strong>輸出</strong><br />
A → B</p></td>
</tr>
<tr class="even">
<td><p>X</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
</tbody>
</table>

  -
    如果B為[邏輯真](https://zh.wikipedia.org/wiki/邏輯真 "wikilink"), 無論A為任何值都會輸出[邏輯真的訊號](https://zh.wikipedia.org/wiki/邏輯真 "wikilink")。
    如果B為[邏輯假](https://zh.wikipedia.org/wiki/邏輯假 "wikilink"), 並且A為[邏輯假](https://zh.wikipedia.org/wiki/邏輯假 "wikilink"), 才会輸出[邏輯真的訊號](https://zh.wikipedia.org/wiki/邏輯真 "wikilink")。
    其余情況則輸出[邏輯假的訊號](https://zh.wikipedia.org/wiki/邏輯假 "wikilink")。
    蘊含閘可以用來判斷兩輸入的或是否為第二輸入。

## 概述

<table>
<thead>
<tr class="header">
<th><p>表达式</p></th>
<th><p>符號</p></th>
<th><p>功能表</p></th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><p>ANSI/IEEE</p></td>
<td><p>IEC</p></td>
<td></td>
</tr>
<tr class="even">
<td><p><span class="math inline"><em>Y</em> = <em>A</em> → <em>B</em></span><br />
<br />
<span class="math inline">$Y = \overline{(A \land \overline B)}$</span><br />
<br />
<span class="math inline">$Y = \overline A \lor B$</span></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IMPLY_ANSI.svg" title="fig:IMPLY_ANSI.svg">IMPLY_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_Implies_gate.svg" title="fig:IEC_Implies_gate.svg">IEC_Implies_gate.svg</a></p></td>
</tr>
</tbody>
</table>

## 電路實現

<File:NMOS> IMPLY gate.png|NMOS蘊含閘 <File:PMOS> IMPLY gate.png|PMOS蘊含閘 <File:CMOS> IMPLY gate.png|靜態CMOS蘊含閘 <File:TTL> IMPLY Gate.png|TTL蘊含閘 <File:IMPLY_gate_Memristor.png>|[憶阻器](../Page/憶阻器.md "wikilink")蘊含閘 <File:IMPLY> from NOR.svg|用[或非閘實現的蘊含閘](https://zh.wikipedia.org/wiki/或非閘 "wikilink") <File:IMPLY> from NAND.svg|用[與非閘實現的蘊含閘](https://zh.wikipedia.org/wiki/與非閘 "wikilink")

## 複合邏輯閘

[IMPLY_gate_NAND.png](https://zh.wikipedia.org/wiki/File:IMPLY_gate_NAND.png "fig:IMPLY_gate_NAND.png")\]\] 大部分的邏輯閘都可以用蘊含閘組合而成，例如[-{zh-cn:与非门; zh-hk:與非門; zh-tw:反及閘;}-可以用兩個蘊含閘組合而成](../Page/与非门.md "wikilink")\[7\]：

\[\begin{align}
    A \to (B \to 0) & = \overline A \lor (\overline B \lor 0) \\
                    & = \overline A \lor \overline B \\
                    & = \overline{ A \land B } \\
                    & = A \bar \curlywedge B
  \end{align}\]

## 其他邏輯閘

### 蘊含非閘

**蘊含非閘**，簡稱是數位邏輯電路中實現[非蘊涵的一種邏輯閘](https://zh.wikipedia.org/wiki/非蘊涵 "wikilink")。

這種運作方式的元件已在生物學的邏輯信號中有相關研究。\[8\]

<table>
<thead>
<tr class="header">
<th><p>表达式</p></th>
<th><p>符號</p></th>
<th><p>功能表</p></th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><p>ANSI/IEEE</p></td>
<td><p>IEC</p></td>
<td></td>
</tr>
<tr class="even">
<td><p><span class="math inline"><em>Y</em> = <em>A</em> → <em>B</em></span><br />
<br />
<span class="math inline"><em>Y</em> = ¬(<em>a</em> → <em>b</em>)</span><br />
<br />
<span class="math inline"><em>Y</em> = <em>a</em> ∧ ¬<em>b</em></span></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:NIMPLY_(AND)_ANSI.svg" title="fig:NIMPLY_(AND)_ANSI.svg">NIMPLY_(AND)_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_Nimplies_gate.svg" title="fig:IEC_Nimplies_gate.svg">IEC_Nimplies_gate.svg</a></p></td>
</tr>
</tbody>
</table>

## 參見

  - [布林代數](https://zh.wikipedia.org/wiki/布林代數 "wikilink")
  - [數位邏輯](https://zh.wikipedia.org/wiki/數位邏輯 "wikilink")
  - [憶阻器](../Page/憶阻器.md "wikilink")

## 參考文獻

[Category:逻辑门](https://zh.wikipedia.org/wiki/Category:逻辑门 "wikilink") [Category:電腦小作品](https://zh.wikipedia.org/wiki/Category:電腦小作品 "wikilink")

1.  [電腦名詞譯名](http://www.iicm.org.tw/term/termb_I.htm) Implies gate→蘊含閘 iicm.org.tw \[2015-9-30\]
2.
3.  [imply gate](http://www.zigwap.com/digital/gates/imply_gate)  zigwap.com \[2015-9-30\]
4.  [可配置性憶阻器現身　CPU掰掰](http://www.eettaiwan.com/ART_8800603622_876045_NT_4cd2fdfa.HTM) 雙憶阻元件實現蘊含閘 eettaiwan.com \[2015-9-30\]
5.  [Imply Logic Implementation of Carry Save Adder Using Memristors](http://www.ijera.com/papers/Vol5_issue5/Part%20-%205/T50505105109.pdf) ijera.com \[2015-9-30\]
6.
7.  [Disclosing the secrets of memristors and implication logic](http://web.cecs.pdx.edu/~mperkows/CLASS_574/MEMRISTOR-2012/Memristor_IMPLY%20=%20Jens.pdf) web.cecs.pdx.edu \[2015-9-30\]
8.  [Design and processing performance of synthetic N-IMPLY gates in human cells.](http://www.nature.com/nature/journal/vaop/ncurrent/fig_tab/nature11149_F2.html) From Programmable single-cell mammalian biocomputers Simon Ausländer, David Ausländer, Marius Müller, Markus Wieland & Martin Fussenegger Nature (2012)