<!DOCTYPE html><html><head><title>专利 CN101436426A - 半导体存储装置和控制该半导体存储装置的方法 -  Google 专利</title><script>(function(){(function(){function e(a){this.t={};this.tick=function(a,c,b){var d=void 0!=b?b:(new Date).getTime();this.t[a]=[d,c];if(void 0==b)try{window.console.timeStamp("CSI/"+a)}catch(e){}};this.tick("start",null,a)}var a;window.performance&&(a=window.performance.timing);var f=a?new e(a.responseStart):new e;window.jstiming={Timer:e,load:f};if(a){var c=a.navigationStart,d=a.responseStart;0<c&&d>=c&&(window.jstiming.srt=d-c)}if(a){var b=window.jstiming.load;0<c&&d>=c&&(b.tick("_wtsrt",void 0,c),b.tick("wtsrt_",
"_wtsrt",d),b.tick("tbsd_","wtsrt_"))}try{a=null,window.chrome&&window.chrome.csi&&(a=Math.floor(window.chrome.csi().pageT),b&&0<c&&(b.tick("_tbnd",void 0,window.chrome.csi().startE),b.tick("tbnd_","_tbnd",c))),null==a&&window.gtbExternal&&(a=window.gtbExternal.pageT()),null==a&&window.external&&(a=window.external.pageT,b&&0<c&&(b.tick("_tbnd",void 0,window.external.startE),b.tick("tbnd_","_tbnd",c))),a&&(window.jstiming.pt=a)}catch(g){}})();})();
</script><link rel="stylesheet" href="/patents/css/_1ec17bec5b1e6ba0eab577be28b6afb9/kl_intl_patents_bundle.css" type="text/css" /><script src="/books/javascript/atb_1ec17bec5b1e6ba0eab577be28b6afb9__zh_cn.js"></script><script>function googleTranslateElementInit() {new google.translate.TranslateElement({pageLanguage: "zh",gaTrack: true,gaId: "UA-27188110-1",multilanguagePage: true});}</script><script src="//translate.google.com/translate_a/element.js?cb=googleTranslateElementInit"></script><meta name="DC.type" content="Patent"><meta name="DC.title" content="半导体存储装置和控制该半导体存储装置的方法"><meta name="DC.contributor" content="高桥弘行" scheme="inventor"><meta name="DC.contributor" content="恩益禧电子股份有限公司" scheme="assignee"><meta name="DC.date" content="2008-11-14" scheme="dateSubmitted"><meta name="DC.description" content="本发明涉及一种半导体存储装置和控制该半导体存储装置的方法。本发明的示例性方面是读出放大器，其具有1.2V或更低的电源电压并且放大位线对之间的电位差；第一晶体管，将电源电压供应到读出放大器；第二晶体管，将低电位侧电压供应到读出放大器；以及控制电路，将第一晶体管控制为在第二晶体管被设置成导通状态之前或在第二晶体管被设置成导通状态的同时处于导通状态。"><meta name="DC.date" content="2009-5-20"><meta name="citation_patent_publication_number" content="CN:101436426:A"><meta name="citation_patent_application_number" content="CN:200810178205"><link rel="canonical" href="https://www.google.com/patents/CN101436426A?cl=zh"/><meta property="og:url" content="https://www.google.com/patents/CN101436426A?cl=zh"/><meta name="title" content="专利 CN101436426A - 半导体存储装置和控制该半导体存储装置的方法"/><meta name="description" content="本发明涉及一种半导体存储装置和控制该半导体存储装置的方法。本发明的示例性方面是读出放大器，其具有1.2V或更低的电源电压并且放大位线对之间的电位差；第一晶体管，将电源电压供应到读出放大器；第二晶体管，将低电位侧电压供应到读出放大器；以及控制电路，将第一晶体管控制为在第二晶体管被设置成导通状态之前或在第二晶体管被设置成导通状态的同时处于导通状态。"/><meta property="og:title" content="专利 CN101436426A - 半导体存储装置和控制该半导体存储装置的方法"/><meta property="og:type" content="book"/><meta property="og:site_name" content="Google Books"/><meta property="og:image" content="https://www.google.com/patents?id=&amp;printsec=frontcover&amp;img=1&amp;zoom=1"/><link rel="image_src" href="https://www.google.com/patents?id=&amp;printsec=frontcover&amp;img=1&amp;zoom=1"/><script>if (window['_OC_timingAction']) {window['_OC_timingAction']('patents_refpage');}</script><style>#gbar,#guser{font-size:13px;padding-top:1px !important;}#gbar{height:22px}#guser{padding-bottom:7px !important;text-align:right}.gbh,.gbd{border-top:1px solid #c9d7f1;font-size:1px}.gbh{height:0;position:absolute;top:24px;width:100%}@media all{.gb1{height:22px;margin-right:.5em;vertical-align:top}#gbar{float:left}}a.gb1,a.gb4{text-decoration:underline !important}a.gb1,a.gb4{color:#00c !important}.gbi .gb4{color:#dd8e27 !important}.gbf .gb4{color:#900 !important}

#gbar { padding:.3em .6em !important;}</style></head><body ><div id=gbar><nobr><a class=gb1 href="https://www.google.com/search?tab=tw">搜索</a> <a class=gb1 href="https://www.google.com/search?hl=zh-CN&tbm=isch&source=og&tab=ti">图片</a> <a class=gb1 href="https://maps.google.com/maps?hl=zh-CN&tab=tl">地图</a> <a class=gb1 href="https://play.google.com/?hl=zh-CN&tab=t8">Play</a> <a class=gb1 href="https://www.youtube.com/results?tab=t1">YouTube</a> <a class=gb1 href="https://news.google.com/nwshp?hl=zh-CN&tab=tn">新闻</a> <a class=gb1 href="https://mail.google.com/mail/?tab=tm">Gmail</a> <a class=gb1 href="https://drive.google.com/?tab=to">云端硬盘</a> <a class=gb1 style="text-decoration:none" href="https://www.google.com/intl/zh-CN/options/"><u>更多</u> &raquo;</a></nobr></div><div id=guser width=100%><nobr><span id=gbn class=gbi></span><span id=gbf class=gbf></span><span id=gbe></span><a target=_top id=gb_70 href="https://www.google.com/accounts/Login?service=&continue=https://www.google.com/patents%3Fcl%3Dzh%26hl%3Dzh-CN&hl=zh-CN" class=gb4>登录</a></nobr></div><div class=gbh style=left:0></div><div class=gbh style=right:0></div><div role="alert" style="position: absolute; left: 0; right: 0;"><a href="https://www.google.com/patents/CN101436426A?cl=zh&amp;hl=zh-CN&amp;output=html_text" title="屏幕阅读器用户请注意：点击此链接可进入无障碍模式。阅读器在无障碍模式下具有同样的基本功能，但可让用户获得更好的体验。"><img border="0" src="//www.google.com/images/cleardot.gif"alt="屏幕阅读器用户请注意：点击此链接可进入无障碍模式。阅读器在无障碍模式下具有同样的基本功能，但可让用户获得更好的体验。"></a></div><div class="kd-appbar"><h2 class="kd-appname"><a href="/patents?hl=zh-CN"> 专利</a></h2><div class="kd-buttonbar left" id="left-toolbar-buttons"><a id="appbar-write-review-link" href=""></a><a id="appbar-view-print-sample-link" href=""></a><a id="appbar-view-ebook-sample-link" href=""></a><a id="appbar-patents-prior-art-finder-link" href="https://www.google.com/patents/related/CN101436426A"></a><a id="appbar-patents-discuss-this-link" href="https://www.google.com/url?id=T-RpBwABERAJ&amp;q=http://patents.stackexchange.com/redirect/google-patents%3Fpublication%3DCN101436426A&amp;usg=AFQjCNHsUyCpHt2PS7YVg3XyI932RqBDiA" data-is-grant="false"></a><a id="appbar-read-patent-link" href="//docs.google.com/viewer?url=patentimages.storage.googleapis.com/pdfs/0cb4c2df7a392b58e546/CN101436426A.pdf"></a><a id="appbar-download-pdf-link" href="//patentimages.storage.googleapis.com/pdfs/0cb4c2df7a392b58e546/CN101436426A.pdf"></a><a class="appbar-content-language-link" data-selected="true" data-label="中文" href="/patents/CN101436426A?cl=zh&amp;hl=zh-CN"></a><a class="appbar-content-language-link" data-label="英语" href="/patents/CN101436426A?cl=en&amp;hl=zh-CN"></a><a class="appbar-application-grant-link" data-selected="true" data-label="申请" href="/patents/CN101436426A?hl=zh-CN&amp;cl=zh"></a><a class="appbar-application-grant-link" data-label="授权" href="/patents/CN101436426B?hl=zh-CN&amp;cl=zh"></a></div><div class="kd-buttonbar right" id="right-toolbar-buttons"></div></div><div id="books-microdata" itemscope=""itemtype="http://schema.org/Book"itemid="https://www.google.com/patents/CN101436426A?cl=zh" style="display:none"><span itemprop="description">本发明涉及一种半导体存储装置和控制该半导体存储装置的方法。本发明的示例性方面是读出放大器，其具有1.2V或更低的电源电压并且放大位线对之间的电位差；第一晶体管，将电源电压供应到读出放大器；第二晶体管，将低 ...</span><span itemprop="url">https://www.google.com/patents/CN101436426A?cl=zh&amp;utm_source=gb-gplus-share</span><span class="main-title" itemprop="name">专利 CN101436426A - 半导体存储装置和控制该半导体存储装置的方法</span><img itemprop="image" src="https://www.google.com/patents?id=&amp;printsec=frontcover&amp;img=1&amp;zoom=1"alt="专利 CN101436426A - 半导体存储装置和控制该半导体存储装置的方法" title="专利 CN101436426A - 半导体存储装置和控制该半导体存储装置的方法"></div><div style="display: none"><ol id="ofe-gear-menu-contents" class="gbmcc"><li class="gbe gbmtc"><a class="gbmt goog-menuitem-content" id="" href="https://www.google.com/advanced_patent_search?hl=zh-CN"> 高级专利搜索</a></li></ol></div><div id="volume-main"><div id="volume-center"><div class=vertical_module_list_row><div id=intl_patents class=about_content><div id=intl_patents_v><table class="patent-bibdata patent-drawings-missing"><tr><td class="patent-bibdata-heading"> 公开号</td><td class="single-patent-bibdata">CN101436426 A</td></tr><tr><td class="patent-bibdata-heading">发布类型</td><td class="single-patent-bibdata">申请</td></tr><tr><td class="patent-bibdata-heading"> 专利申请号</td><td class="single-patent-bibdata">CN 200810178205</td></tr><tr><td class="patent-bibdata-heading">公开日</td><td class="single-patent-bibdata">2009年5月20日</td></tr><tr><td class="patent-bibdata-heading"> 申请日期</td><td class="single-patent-bibdata">2008年11月14日</td></tr><tr><td class="patent-bibdata-heading"> 优先权日<span class="patent-tooltip-anchor patent-question-icon"data-tooltip-text="优先日期属于假设性质，不具任何法律效力。Google 对于所列日期的正确性并没有进行法律分析，也不作任何陈述。"></span></td><td class="single-patent-bibdata">2007年11月14日</td></tr><tr class="patent-bibdata-list-row "><td class="patent-bibdata-heading">公告号</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value"><a href="/patents/CN101436426B?hl=zh-CN&amp;cl=zh">CN101436426B</a>, </span><span class="patent-bibdata-value"><a href="/patents/US7859927?hl=zh-CN&amp;cl=zh">US7859927</a>, </span><span class="patent-bibdata-value"><a href="/patents/US20090122630?hl=zh-CN&amp;cl=zh">US20090122630</a></span></span></td></tr><tr class="patent-bibdata-list-row alternate-patent-number"><td class="patent-bibdata-heading"> 公开号</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value">200810178205.3, </span><span class="patent-bibdata-value">CN 101436426 A, </span><span class="patent-bibdata-value">CN 101436426A, </span><span class="patent-bibdata-value">CN 200810178205, </span><span class="patent-bibdata-value">CN-A-101436426, </span><span class="patent-bibdata-value">CN101436426 A, </span><span class="patent-bibdata-value">CN101436426A, </span><span class="patent-bibdata-value">CN200810178205, </span><span class="patent-bibdata-value">CN200810178205.3</span></span></td></tr><tr class="patent-bibdata-list-row "><td class="patent-bibdata-heading"> 发明者</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value"><a href="https://www.google.com/search?tbo=p&amp;tbm=pts&amp;hl=en&amp;q=ininventor:%22%E9%AB%98%E6%A1%A5%E5%BC%98%E8%A1%8C%22">高桥弘行</a></span></span></td></tr><tr class="patent-bibdata-list-row "><td class="patent-bibdata-heading"> 申请人</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value"><a href="https://www.google.com/search?tbo=p&amp;tbm=pts&amp;hl=en&amp;q=inassignee:%22%E6%81%A9%E7%9B%8A%E7%A6%A7%E7%94%B5%E5%AD%90%E8%82%A1%E4%BB%BD%E6%9C%89%E9%99%90%E5%85%AC%E5%8F%B8%22">恩益禧电子股份有限公司</a></span></span></td></tr><tr class="patent-bibdata-list-row "><td class="patent-bibdata-heading">导出引文</td><td><span class="patent-bibdata-value-list"><span class="patent-bibdata-value"><a href="/patents/CN101436426A.bibtex?cl=zh">BiBTeX</a>, </span><span class="patent-bibdata-value"><a href="/patents/CN101436426A.enw?cl=zh">EndNote</a>, </span><span class="patent-bibdata-value"><a href="/patents/CN101436426A.ris?cl=zh">RefMan</a></span></span></td></tr><tr class="patent-internal-links"><td colspan=2><span class="patent-bibdata-value"><a href="#forward-citations"> 被以下专利引用</a> (2),</span> <span class="patent-bibdata-value"><a href="#classifications">分类</a> (9),</span> <span class="patent-bibdata-value"><a href="#legal-events">法律事件</a> (4)</span> </td></tr><tr><td colspan=2 class="patent-bibdata-external-link-spacer-top"></td></tr><tr class="patent-bibdata-external-link-spacer-bottom"></tr><tr><td colspan=2><span class="patent-bibdata-heading">外部链接:&nbsp;</span><span><span class="patent-bibdata-value"><a href="https://www.google.com/url?id=T-RpBwABERAJ&amp;q=http://211.157.104.87:8080/sipo/zljs/hyjs-yx-new.jsp%3Frecid%3D200810178205&amp;usg=AFQjCNFEdSzrR37qNVDhqttOq4rCi33qUQ"> 中国国家知识产权局</a>, </span><span class="patent-bibdata-value"><a href="https://www.google.com/url?id=T-RpBwABERAJ&amp;q=http://worldwide.espacenet.com/publicationDetails/biblio%3FCC%3DCN%26NR%3D101436426A%26KC%3DA%26FT%3DD&amp;usg=AFQjCNEhY0OkhLNcUAtoOgo8xQr5Qqw3dQ"> 欧洲专利数据库 (Espacenet)</a></span></span></td></tr><tr class="patent-bibdata-group-spacer"></tr></table><div class="number-and-title"><span class="patent-title"><invention-title mxw-id="PT75710247" lang="ZH" load-source="patent-office">半导体存储装置和控制该半导体存储装置的方法</invention-title>
    </span><br><span class="patent-number">CN 101436426 A</span></div><div class="patent-section patent-abstract-section"><div class="patent-section-header"><span class="patent-section-title"> 摘要</span></div><div class="patent-text"><abstract mxw-id="PA53465248" lang="ZH" load-source="patent-office">
    <div class="abstract">本发明涉及一种半导体存储装置和控制该半导体存储装置的方法。本发明的示例性方面是读出放大器，其具有1.2V或更低的电源电压并且放大位线对之间的电位差；第一晶体管，将电源电压供应到读出放大器；第二晶体管，将低电位侧电压供应到读出放大器；以及控制电路，将第一晶体管控制为在第二晶体管被设置成导通状态之前或在第二晶体管被设置成导通状态的同时处于导通状态。</div>
  </abstract>
  </div></div><div class="patent-section patent-claims-section"><div class="patent-section-header"><span class="patent-section-title">权利要求<span class="patent-section-count">(9)</span></span></div><div class="patent-text"><div mxw-id="PCLM13465923" lang="ZH" load-source="patent-office" class="claims">
    <div class="claim"> <div num="1" class="claim">
      <div class="claim-text">1. 一种半导体存储装置，包括：读出放大器，具有1.2V或更低的电源电压并且用于放大位线对之间的电位差；第一晶体管，将所述电源电压供应到所述读出放大器；第二晶体管，将低电位侧电压供应到所述读出放大器；以及控制电路，将所述第一晶体管控制为在所述第二晶体管被设置成导通状态之前或在所述第二晶体管被设置成导通状态的同时处于导通状态。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="2" class="claim">
      <div class="claim-text">2. 根据权利要求l所述的半导体存储装置，还包括第三晶体管， 该第三晶体管并联连接到所述第一晶体管并且供应比所述电源电压高 的电压，其中所述控制电路将所述第三晶体管控制为在所述第一晶体管被设置 成导通状态的同时处于导通状态。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="3" class="claim">
      <div class="claim-text">3. 根据权利要求2所述的半导体存储装置，其中所述控制电路将 所述第三晶体管控制为在所述位线对之一的电位达到所述电源电压之 前处于非导通状态。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="4" class="claim">
      <div class="claim-text">4. 根据权利要求l所述的半导体存储装置，还包括第四晶体管， 该第四晶体管并联连接到所述第二晶体管并且供应比所述低电位侧电源低的电压，其中所述控制电路将所述第四晶体管控制为在所述第二晶体管被设置 成导通状态的同时处于导通状态。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="5" class="claim">
      <div class="claim-text">5. 根据权利要求4所述的半导体存储装置，其中所述控制电路将 所述第四晶体管控制为在所述位线对之一的电位达到所述低电位侧电 源的电压之前处于非导通状态。</div>
    </div>
    </div> <div class="claim"> <div num="6" class="claim">
      <div class="claim-text">6. &#8212;种半导体存储装置，包括： 存储单元，连接到互补位线中的每个；字线，连接到所述存储单元； 读出放大器，连接在所述互补位线之间；第一开关电路，选择性地将1.2V或更低的第一电压施加到所述读 出放大器；第二开关电路，选择性地将比所述第一电压低的第二电压施加到 所述读出放大器；以及控制电路，早于所述第二开关电路或在所述第二开关电路被激活 的同时激活所述第一开关电路。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="7" class="claim">
      <div class="claim-text">7. 根据权利要求6所述的半导体存储装置，还包括驱动所述字线 的驱动电路；其中所述控制电路控制所述驱动电路，使得所述字线被激活的时刻早 于所述第一开关电路被激活的时刻。</div>
    </div>
    </div> <div class="claim"> <div num="8" class="claim">
      <div class="claim-text">8. &#8212;种控制半导体存储装置的方法，所述半导体存储装置包括： 读出放大器，具有1.2V或更低的电源电压并且用于放大位线对之间的 电位差；第一晶体管，将所述电源电压供应到所述读出放大器；以及 第二晶体管，将低电位侧电压供应到所述读出放大器，其中在所述第二晶体管被设置成导通状态之前或在所述第二晶体管被 设置成导通状态的同时，所述第一晶体管被设置为导通状态。</div>
    </div>
    </div> <div class="claim-dependent"> <div num="9" class="claim">
      <div class="claim-text">9. 如权利要求8所述的控制半导体存储装置的方法，还包括第三 晶体管，该第三晶体管并联连接到所述第一晶体管并且供应高于所述 电源电压的电压，其中在所述第一晶体管被设置成导通状态的同时，所述第三晶体管被 设置为导通状态。</div>
    </div>
  </div> </div>
  </div></div><div class="patent-section patent-description-section"><div class="patent-section-header"><span class="patent-section-title"> 说明</span></div><div class="patent-text"><div mxw-id="PDES18852936" lang="ZH" load-source="patent-office" class="description">
    <p>半导体存储装置和控制该半导体存储装置的方法</p>
    <p>技术领域</p>
    <p>本发明涉及一种半导体存储装置，并且更具体而言涉及一种半导 体存储装置和使得读出放大器能稳定操作的半导体存储装置的控制方 法。</p>
    <p>背景技术</p>
    <p>诸如计算机的电子装置通常包括存储数据的数据存储设备。用作 数据存储设备的半导体存储装置中的一种半导体存储装置包括</p>
    <p>DRAM(动态随机存取存储器)。DRAM具有能够实现高度集成的相对简 单的结构。</p>
    <p>图IO示出作为相关技术的典型DRAM电路的一个示例。如图10 所示，DRAM电路1包括存储单元10和连接到由位线DT和DB形成 的位线对的读出放大器20。 PMOS晶体管25连接在读出放大器20与 电源电压端子30之间，并且NMOS晶体管26连接在读出放大器20 与接地端子31之间。</p>
    <p>PMOS晶体管25的栅极连接到传送控制信号SAP的信号线52。 NMOS晶体管26的栅极连接到传送控制信号SAN的信号线53。</p>
    <p>存储单元IO包括选通晶体管（gate transistor) 11和用于存储数据 的电容器12。选通晶体管11连接在位线DT与电容器12之间，并且 传送字选择信号WL的字线51连接到选通晶体管11的栅极上。</p>
    <p>读出放大器20包括PMOS晶体管21与22和NMOS晶体管23与 24。PMOS晶体管21与NMOS晶体管23以及PMOS晶体管22与NMOS晶体管24分别串联连接在节点Al与A2之间。此外，PMOS晶体管 21的漏极和NMOS晶体管23的漏极连接到位线DT上，且PMOS晶 体管22的漏极和NMOS晶体管24的漏极连接到位线DB上。PMOS 晶体管21的栅极和NMOS晶体管23的栅极连接到位线DB上，而 PMOS晶体管22的栅极和NMOS晶体管24的栅极连接到位线DT上。</p>
    <p>当字选择信号WL升高时，选通晶体管11导通。因此，使位线 DT和电容器12被电连接并且将电荷供应到位线DT。因此，使得位线 DT与DB之间存在小的电位差。激活的读出放大器20将电位差放大到 电源电压和接地电压。于是，在电容器12中存储的数据由放大的电位 差读出。</p>
    <p>当激活读出放大器20时，位线DT和DB中具有较高电位的一个 通过PMOS晶体管21和22升高到电源电压VDD，而位线DT和DB 中具有较低电位的另一个通过NMOS晶体管23和24降低到接地电压 VSS。将位线的电位升高到电源电压VDD的操作通过导通PMOS晶体 管25开始，而将位线的电位降低到接地电位VSS的操作通过导通 NMOS晶体管26开始。</p>
    <p>通常，当在激活读出放大器20的时刻处，NMOS晶体管26早于 PMOS晶体管25导通，并且NMOS晶体管23和24早于PMOS晶体 管21和22被操作。早于PMOS晶体管对NMOS晶体管执行操作的操 作对稳定读出放大器20的操作有效。</p>
    <p>这是因为电流驱动能力和形成读出放大器的晶体管的阈值电压的 平衡对确定读出放大器的灵敏度的重要因素有影响。例如，关于阈值 电压的平衡的影响，如果形成读出放大器20的晶体管21至24的阈值 电压差至少为100mV，则读出放大器的灵敏度减少100mV。 PMOS晶 体管通常具有比NMOS晶体管更低的电流驱动能力、更高的阈值电压 Vth以及更大的阈值电压Vth的变化。因此，读出放大器20的稳定操作需要较早地操作NMOS晶体管，该NMOS晶体管的电流驱动能力较 高，该NMOS晶体管的阈值电压Vth相对较低，并且该NMOS晶体管 的阈值电压Vth的变化较小。</p>
    <p>现在，如果电源电压降低到大约3.3V，连接在读出放大器20与电 源电压端子30之间的PMOS晶体管25的电流驱动能力降低，并且在 位线DT与DB之间的电位差的放大操作中出现延迟。因此，在日本未 审查的专利申请公开No.l0-269772中公开了大约3.3V的电源电压中通 过读出放大器防止位线DT与DB之间的电位差的放大操作延迟的技 术。图11示出日本未审查的专利申请公开No.10-269772的电路。图 12示出该电路的时序图。在日本未审查的专利申请公开No.10-269772 中，读出放大器20由高于电源电压VDD的VPP过度驱动。高电压VPP 与读出放大器之间的晶体管25早于接地电压与读出放大器之间的晶体 管26导通。因此，即使当电源电压VDD为大约3.3V且PMOS晶体管 的电流驱动能力降低时，位线DT与DB之间的电位差的放大操作速度 不会由于读出放大器20而降低。尽管在日本未审&#26619;的专利申请公开 No.10-269772中公开的读出放大器20从时间t2到t3由高电压VPP过 度驱动，但NMOS晶体管开始操作的时间t3早于电压升高到电源电压 VDD的时间t4。</p>
    <p>随着近来制造过程的小型化和高集成度，PMOS晶体管的阈值电 压的变化根据制造过程的产生而大致与NMOS晶体管的阈值电压的变 化相同或小于NMOS晶体管的阈值电压的变化。</p>
    <p>此外，通常为大约3.3V或更低的电源电压已被降低。例如，诸如 在DRAM嵌入系统LSI中，电源电压已降低至大约1.2V或更低。尽管 电源电压已降低，但是晶体管的阈值电压不会改变得那么多。因此， 阈值电压与电源电压的比率比以前降低得多。</p>
    <p>为了在低电压的情况下以高速稳定地操作读出放大器，晶体管的阈值电压因素对操作具有比上述晶体管的电流驱动能力因素更大的影 响。因此，晶体管由于制造过程而产生的阈值电压变化影响读出放大 器的稳定高速操作。</p>
    <p>因此，为了保持读出放大器的高速操作和稳定性，需要采用阈值 电压具有较小变化的晶体管。因此，与在相关技术一样，在使读出放</p>
    <p>大器的NMOS晶体管早于PMOS晶体管操作的技术中存在问题。 发明内容</p>
    <p>本发明已发现如下问题。在相关技术中，读出放大器的NMOS晶 体管早于PMOS晶体管操作。采用降低的诸如1.2V或更低的电源电压， 读出放大器的晶体管的阈值电压与电源电压的比率大。相应地，晶体 管的阈值电压的变化影响读出放大器操作的稳定性；因此，存在早于 NMOS晶体管或在NMOS晶体管被操作的同时读出放大器操作具有减 小的阈值电压变化的PMOS晶体管的需求。</p>
    <p>本发明的示例性实施例的第一示例性方面是半导体存储装置，其 包括读出放大器，具有1.2V或更低的电源电压并且放大位线对之间的 电位差；第一晶体管，将电源电压供应到读出放大器；第二晶体管， 将低电位侧电压供应到读出放大器；以及控制电路，将第一晶体管控 制为在第二晶体管设置成导通状态之前或当第二晶体管被设置成导通 状态的同时处于导通状态。</p>
    <p>本发明的示例性实施例的第二示例性方面是控制半导体存储装置 的方法，该半导体存储装置包括读出放大器，具有1.2V或更低的电源 电压并且放大位线对之间的电位差；第一晶体管，将电源电压供应到 读出放大器；以及第二晶体管，将低电位侧电压供应到读出放大器； 其中第一晶体管在第二晶体管设置成导通状态之前或第二晶体管被设 置成导通状态的同时处于导通状态。根据本发明的半导体存储装置和控制该半导体存储装置的方法，</p>
    <p>可以稳定地操作读出放大器，因为早于NMOS晶体管或在NMOS晶体 管被操作的同时操作形成读出放大器的、将位线之一的电压提高到电 源电压、并具有减小的阈值电压变化的PMOS晶体管。</p>
    <p>根据本发明的半导体存储装置和控制该半导体存储装置的方法， 能够稳定读出放大器的操作。</p>
    <p>附图说明</p>
    <p>本发明的以上及其他的示例性方面、优点和特征将通过以下结合</p>
    <p>附图的某些示例性实施例的描述而更加明显，其中：</p>
    <p>图1是根据第一示例性实施例的DRAM电路的构造；</p>
    <p>图2A是示出根据制造过程的产生的电源电压与阈值电压之间的</p>
    <p>关系的图表；</p>
    <p>图2B是示出根据制造过程的产生的PMOS晶体管和NMOS晶体 管的阈值电压的变化关系的图表；</p>
    <p>图3是根据第一示例性实施例的DRAM电路中的操作的时序图； 图4是根据第一示例性实施例的DRAM电路中的操作的另一时序</p>
    <p>图；</p>
    <p>图5是根据第二示例性实施例的DRAM电路的构造；</p>
    <p>图6是根据第二示例性实施例的DRAM电路中的操作的时序图；</p>
    <p>图7是根据第二示例性实施例的DRAM电路中的操作的另一时序</p>
    <p>图；</p>
    <p>图8是根据另一示例性实施例的DRAM电路的构造；</p>
    <p>图9是根据另一示例性实施例的DRAM电路中的操作的时序图；</p>
    <p>图10是一般的DRAM电路的构造；</p>
    <p>图11是根据现有技术的DRAM电路的构造；以及</p>
    <p>图12是根据现有技术的DRAM电路中的操作的另一时序图。</p>
    <p>具体实施方式第一示例性实施例</p>
    <p>以下将参考附图描述本发明的第一示例性实施例。在第一示例性</p>
    <p>实施例中，将对作为半导体存储装置的一个例子的DRAM电路做出说 明。图1示出DRAM电路1的构造。如图1所示，DRAM电路1包括 存储单元10、由位线DT和DB形成的位线对、读出放大器20、 PMOS 晶体管25(第一晶体管)、NMOS晶体管26(第二晶体管)、电源电压端 子30、接地电压端子31、控制电路40以及驱动电路41。存储单元10 连接到位线DT，而读出放大器20连接在位线DT与DB之间。PMOS 晶体管25连接在读出放大器20与电源电压端子30之间。NMOS晶体 管26连接在读出放大器20与接地端子31之间。</p>
    <p>存储单元IO包括选通晶体管11和用于存储数据的电容器12。选 通晶体管11连接在位线DT与电容器12之间，而字线51连接到选通 晶体管11的栅极。</p>
    <p>驱动电路41驱动字线51并产生控制选通晶体管11的导通状态的 字选择信号WL。字线51传送控制选通晶体管11的导通状态的字选择 信号WL。因而，当字选择信号WL处于高电平时，选通晶体管ll处 于导通状态，并且使位线DT和电容器12被电连接。因此，存储在电 容器12中的数据传送到位线DT。</p>
    <p>尽管为清楚起见，图1仅示出一个存储单元10和一个读出放大器 20，但DRAM电路1在字线延伸的方向上可包括多个存储单元。此外， DRAM电路1可包括多对位线DT和DB，所述多对位线DT和DB与 连接到所述多对位线DT和DB的多个存储单元和多个读出放大器20 对应。</p>
    <p>读出放大器20包括PMOS晶体管21和22以及NMOS晶体管23 和24。 PMOS晶体管21和NMOS晶体管23以及PMOS晶体管22和 NMOS晶体管24分别串联连接在节点Al与节点A2之间。PMOS晶体管21的源极连接到节点A1,PM0S晶体管21的漏极连接到位线DT， 以及PMOS晶体管21的栅极连接到位线DB。 PMOS晶体管22的源极 连接到节点A1， PMOS晶体管22的漏极连接到位线DB，以及PMOS 晶体管22的栅极连接到位线DT。 NMOS晶体管23的源极连接到节点 A2， NMOS晶体管23的漏极连接到位线DT,以及NMOS晶体管23 的栅极连接到位线DB。NMOS晶体管24的源极连接到节点A2，NMOS 晶体管24的漏极连接到位线DB，以及NMOS晶体管24的栅极连接 到位线DT。读出放大器20将位线DT和DB的电位差放大到电源电压 VDD和接地电压VSS。</p>
    <p>PMOS晶体管25的源极连接到电源电压端子30，其漏极连接到节 点Al，以及其栅极连接到控制线52。 NMOS晶体管26的源极连接到 接地端子31，其漏极连接到节点A2，以及其栅极连接到控制线53。</p>
    <p>控制电路40通过控制线52传送控制信号SAP，以控制PMOS晶 体管25的导通状态。此外，控制电路40通过控制线53传送控制信号 SAN，以控制NMOS晶体管26的导通状态。控制电路40在设置NMOS 晶体管26之前或当NMOS晶体管26通过由控制线52和53传送的控 制信号SAP和SAN被设置成导通状态的同时将PMOS晶体管25设置 成导通状态。此外，控制电路40将控制信号Cntl传送到驱动电路41。 驱动电路41通过该控制信号Cntl使字选择信号WL为高电平。使字选 择信号WL为高电平所处的时刻由控制电路40控制，以便其在通过控 制信号SAP和SAN将PMOS晶体管25和NMOS晶体管26的状态改 变成导通状态的操作之前。</p>
    <p>电源电压端子30供应1.2V或更低的电源电压VDD。电源电压 VDD可设置成值比形成读出放大器20的NMOS晶体管23和24与 PMOS晶体管21和22的阈值电压的和至多大1.42倍。这意味着NMOS 晶体管23和24与PMOS晶体管21和22的阈值电压的和相对于电源 电压VDD大致为70%或更高。接地端子31输出地电压VSS。如图2A所示，以前电源电压大约为5V。近年来，诸如在DRAM 嵌入系统LSI中，电源电压已降低至大约1.2V或更低。尽管电源电压 已降低，但晶体管的阈值电压Vth从0.5V降低到0.3V，其没有改变太 多。因此，阈值电压Vth与电源电压VDD的比率变得比以前大。这意 味着晶体管21、 22、 23和24由于制造过程产生的阈值电压Vth的变 化直接影响读出放大器20的灵敏度，其影响读出放大器的高速操作或 操作的稳定性。因此，存在采用具有较小阈值电压变化的晶体管以控 制操作的开始的需求。</p>
    <p>此外，近年来制造过程已被小型化且高度集成。因此，如图2B所 示，PMOS晶体管的阈值电压A Vth的变化随着图2A的电源电压VDD 降低而减小。将描述与NMOS晶体管相比较PMOS晶体管的阈值电压 为何极大降低的理由的例子。</p>
    <p>首先，由于PMOS晶体管具有较小的载流子迁移率，所以使得该 晶体管宽度大于NMOS晶体管的宽度。众所周知的是，阈值电压AVth 的变化与晶体管的宽度和长度成反比。因此，具有较大宽度的PMOS 晶体管在减小阈值电压的变化方面比NMOS晶体管具有更多的优点。</p>
    <p>此夕卜，PMOS晶体管将砷(As)用于掺杂杂质，以便形成沟道。另一 方面，NMOS晶体管将硼(B)用于掺杂杂质。硼与砷相比较具有大的扩 散系数，这意味着密度由于诸如热处理的过程而倾向于在沟道中改变 (变化出现)。另一方面，当使用砷时，即使使用诸如热处理的过程，密 度在沟道中也不会改变太多。因此，可以在PMOS晶体管中稳定地形 成沟道，这在减小阈值电压的变化方面具有比NMOS晶体管更大的优 点。</p>
    <p>现在，与上述沟道区中的掺杂物相对比，硼注入在PMOS晶体管 中的扩散区(漏区和源区）。相应地，NMOS晶体管的沟道区中出现的硼密度的改变(变化)出现在PMOS晶体管的扩散区中。PMOS晶体管在扩 散区中的杂质密度变化方面与NMOS晶体管相比较具有缺点。但是， 读出放大器不是通过最小化的设计标准来设计，而是设计为一些边缘 的L形形状，以便使该形状的改变最小化。因此，如上所述，由于扩 散区中的密度变化而对栅极长度方向（Lmin)影响不大。由于以上原 因，PMOS晶体管的阈值电压的变化与NMOS晶体管的阈值电压的变 化相比较可以相同或较小。</p>
    <p>因此，第一示例性实施例中采用的读出放大器20的PMOS晶体管 21和22的阈值电压的变化被认为至少与形成读出放大器20的NMOS 晶体管23和24的阈值电压的变化相同或小于形成读出放大器20的 NMOS晶体管23和24的阈值电压的变化。</p>
    <p>现在，将对根据第一示例性实施例的DRAM电路1中的操作做出 说明。将描述存储单元10存储高电平数据的情形。图3示出描述DRAM 电路1的操作的时序图。当不执行对存储单元10的存取时或者当传送 到字线51的字选择信号WL处于低电平时，DRAM电路1的位线DT 和DB由预充电电路(未示出）和均衡器(未示出）充电至HVDD(VDD/2)。</p>
    <p>在时间tl处，传送到字线51的字选择信号WL处于高电平，且 选通晶体管11处于导通状态。由存储单元10的电容器12保持的电荷 传送到位线DT，且位线DT的电位略微升高。</p>
    <p>在时间t2处，从控制电路40传送到控制线52的控制信号SAP降 低到低电平。同时，从控制电路40传送到控制线53的控制信号SAN 升高到高电平。相应地，PMOS晶体管25和NMOS晶体管26同时处 于导通状态，且节点Al和电源电压端子30以及节点A2和接地电压端 子31被电连接，以便激活读出放大器20。相应地，略高于位线DB的 电位的位线DT的电位通过读出放大器20的PMOS晶体管21和22升 高到电源电压VDD。同时，略低于位线DT的电位的位线DB的电位通过读出放大器20的NMOS晶体管23和24降低到接地电压VSS。</p>
    <p>因此，存储在存储单元IO中的数据由于以上操作而被放大，且位 线DT和DB的电位输出到外部输出装置。尽管在附图中未示出，但字 选择信号WL然后降低到低电平且读出放大器20停止操作，使得通过 预充电电路和均衡器使位线DT和DB的电位再次为HVDD(VDD/2)。</p>
    <p>通过以上描述，在根据第一示例性实施例的DRAM电路1中，当 在电源电压VDD为1.2V或更低的低电源电压中激活读出放大器20的 同时，NMOS晶体管23、 24以及PMOS晶体管21、 22被操作。该操 作通过同时将PMOS晶体管25和NMOS晶体管26设置成导通状态来 执行。</p>
    <p>在电源电压VDD为1.2V或更低的低电源电压中，电源电压VDD 和形成读出放大器20的晶体管的阈值电压彼此接近，并且难以操作晶 体管和难以激活读出放大器20。因此，当在读出放大器20中形成的晶 体管的阈值电压的变化大时，这对读出放大器20操作的稳定性有不利 影响。</p>
    <p>但是，如上所述，近年来，随着制造过程高度发展，形成读出放 大器20的PMOS晶体管21和22的闺值电压的变化几乎与NMOS晶 体管23和24的阈值电压的变化相同。因此，同样在电源电压VDD为 1.2V或更低的低电源电压中，PMOS晶体管21和22可以以与NMOS 晶体管23和24相同的方式、使用具有较小变化的稳定阈值电压执行 导通和非导通的操作。因此，即使当PMOS晶体管25和NMOS晶体 管26同时导通且NMOS晶体管23和24在图3中的时间t2处与PMOS 晶体管21和22同时被操作，也不会在读出放大器20的操作稳定性中 产生问题。因而，同样不会在DRAM电路1的操作稳定性中产生问题。</p>
    <p>此外，与现有技术不同，不需要较早地执行形成读出放大器的NMOS晶体管的操作，这使得可以同时操作NMOS晶体管和PMOS晶 体管。因此，读出放大器的放大操作速度变得更高。当电源电压VDD 等于1.0V或更低时，这样的效果是显著的。</p>
    <p>由于NMOS晶体管23和24与PMOS晶体管21和22同时被操作， 所以贯通电流在读出放大器20中流动，这可产生诸如功率消耗或噪音 的不利影响。但是，在第一示例性实施例中，电源电压VDD与现有技 术相比较不会太高并且该电压为1.2V或更低；因此，电源电压VDD 和形成读出放大器20的晶体管的阚值电压彼此接近且难以操作读出放 大器20。因此，即使当使PMOS晶体管25和NMOS晶体管26同时处 于导通状态且读出放大器20被激活时，也与现有技术不同，贯通电流 几乎不流动。因而，如图3所示，即使当PMOS晶体管25和NMOS 晶体管26同时导通以操作读出放大器20的NMOS晶体管23和24以 及PMOS晶体管21和22，也没有问题。</p>
    <p>DRAM电路1由于图3的时序图而进行的操作可应用于NMOS晶 体管23和24的阈值电压的变化与PMOS晶体管21和22的阈值电压 的变异几乎相同的情形。此外，当PMOS晶体管的阈值电压的变化减 小至小于NMOS晶体管的阈值电压的变化时，PMOS晶体管在读出放 大器20被激活时可早于NMOS晶体管被操作。图4示出该情形下的时 序图。</p>
    <p>以下，将根据图4所示的时序图描述DRAM电路1的操作。在图 4中，存储单元10以与图3相同的方式存储高电平数据。</p>
    <p>在时间tl处，传送到字线51的字选择信号WL处于高电平，并 且选通晶体管U处于导通状态。因此，在存储单元10的电容器12中 保持的电荷传送到位线DT，并且位线DT的电位略微提高。</p>
    <p>在时间t2处，从控制电路40传送到控制线52的控制信号SAP降低到低电平。因此，PMOS晶体管25处于导通状态，并且节点A1与 电源电压端子30被电连接以激活读出放大器20。因此，略高于位线 DB的电位的位线DT的电位通过读出放大器20的PMOS晶体管21和 22升高到电源电压VDD。</p>
    <p>在时间t3处，从控制电路40传送到控制线53的控制信号SAN 升高到高电平。因此，NMOS晶体管26处于导通状态并且节点A2与 接地电压端子31被电连接。相应地，略低于位线DT的电位的位线DB 的电位通过读出放大器20的NMOS晶体管23和24降低到接地电压 VSS。</p>
    <p>根据以上操作，存储在存储单元10中的数据被放大，并且位线 DT和DB的电位输出到外部输出装置。尽管在附图中未示出，但字选 择信号WL然后降低到低电平并且读出放大器20停止操作，使得通过 预充电电路和均衡器使位线DT和DB的电位再次设置为 HVDD(VDD/2)。</p>
    <p>通过以上描述，在图4的时序图中操作的DRAM电路1中，当在 电源电压VDD为1.2V或更低的低电源电压中激活读出放大器20时， PMOS晶体管21和22早于NMOS晶体管23和24被操作。这通过使 PMOS晶体管25早于NMOS晶体管26处于导通状态而执行。</p>
    <p>由于高度集成的制造过程，根据第一示例性实施例形成读出放大 器20的PMOS晶体管21和22与NMOS晶体管23和24相比较，具 有较小的阈值电压变化。因此，同样在电源电压VDD为1.2V或更低 的低电源电压中，PMOS晶体管21和22可以使用具有较小变化的稳定 阈值电压执行导通和非导通的操作。因此，根据示例性实施例，PMOS 晶体管25早于NMOS晶体管26处于导通状态，以如上所述较早地操 作读出放大器20的PMOS晶体管21和22，由此与如现有技术中较早 地操作NMOS晶体管23和24的情形相比较可以实现稳定操作。当电源电压VDD为l.OV或更低时，这样的效果更显著。 第二示例性实施例</p>
    <p>图5示出根据第二示例性实施例的DRAM电路2的电路图。如图 5所示，DRAM电路2还包括读出放大器20与供应VPP的端子32之 间的PMOS晶体管27，该供应VPP的端子32的电压高于电源电压 VDD(以下称为VPP电压端子)。此外，PMOS晶体管27和控制电路40 通过控制线54连接。由于读出放大器20与第一示例性实施例的读出 放大器相同，所以将省略其描述。</p>
    <p>PMOS晶体管27具有连接到VPP电压端子32的源极、连接到节 点Al的漏极以及连接到控制线54的栅极。PMOS晶体管25具有连接 到电源电压端子30的源极、连接到节点Al的漏极以及连接到控制线 55的栅极。</p>
    <p>控制电路40通过控制线54传送控制信号SAP1，以控制PMOS 晶体管27的导通状态。控制电路40通过控制线55传送控制信号SAP2， 以控制PMOS晶体管25的导通状态。此外，控制电路40通过控制线 53传送控制信号SAN，以控制NMOS晶体管26的导通状态。在读出 放大器20被激活时，早于设置NMOS晶体管26或者在NMOS晶体管 26通过传送到控制线SAP1、 SAP2和SAN的控制信号被设置成导通状 态的同时，控制电路40将PMOS晶体管25和27设置成导通状态。此 外，按照与第一示例性实施例中相同的方式，控制电路40将控制信号 Cntl传送到驱动电路41。驱动电路41根据控制信号Cntl使字选择信 号WL为高电平。</p>
    <p>现在，将对根据示例性实施例的DRAM电路2中的操作做出描述。 在本说明书中，将描述存储单元10存储高电平数据的情形。图6示出 描述DRAM电路2的操作的时序图。注意，当不执行对存储单元10 的存取时或者当传送到字线51的字选择信号WL处于低电平时，DRAM电路2的位线DT和DB由预充电电路(未示出）和均衡器(未示出） 预充电至HVDD(V画2)。</p>
    <p>在时间tl处，传送到字线51的字选择信号WL处于高电平，并 且选通晶体管ll处于导通状态。因此，在存储单元10的电容器12中 保持的电荷传送到位线DT，且位线DT的电位略微提高。</p>
    <p>在时间t2处，从控制电路40传送到控制线54和55的控制信号 SAP1和SAP2降低到低电平。同时，从控制电路40传送到控制线53 的控制信号SAN升高到高电平。因此，PMOS晶体管27、25以及NMOS 晶体管26同时处于导通状态，并且节点Al与VPP电压端子32、节点 Al与电源电压端子30以及节点A2与接地电压端子31被电连接，以 激活读出放大器20。因此，略高于位线DB的电位的位线DT的电位通 过读出放大器20的PMOS晶体管21和22升高到电源电压VDD。同 时，略低于位线DT的电位的位线DB的电位通过读出放大器20的 NMOS晶体管23和24降低到接地电压VSS。</p>
    <p>在时间t3处，从控制电路40传送到控制线54的控制信号SAP1 升高到高电平。因此，PMOS晶体管27处于非导通状态，并且完成位 线DT的电压通过PMOS晶体管21和22升高到高电位VPP侧的操作。 但是，由于控制信号SAP2处于低电平，所以读出放大器20继续通过 PMOS晶体管21和22将位线DT升高到电源电压VDD。</p>
    <p>因此，根据以上操作，存储在存储单元10中的数据被放大，并且 位线DT和DB的电位输出到外部输出装置。尽管在附图中未示出，但 字选择信号WL然后降低到低电平，并且读出放大器20停止操作。因 而，位线DT和DB的电位通过预充电电路和均衡器再次被设置成 HVDD(VDD/2)。</p>
    <p>在从时间t2到t3的时间段Ta期间，节点Al电连接到供应电压VPP的VPP电压端子32，电压VPP高于电源电压VDD。因此，在Ta 时间段期间，位线DT的电位通过供应VDD和VPP的两个电源升高到 较高的电位侧。因此，与如第一示例性实施例中的节点Al只连接到电 源电压端子30的情形相比较，可以迅速将位线DT的电位升高到高电 位侧。但是，当时间段Ta比需要的长时，节点A1的电位升&#39641;直到电 源电压VDD或更高，并且贯通电流从VPP电压端子32流动到电源电 压端子30。因而，控制电路40执行控制，使得在PMOS晶体管27处 于导通状态的时间段Ta中，稍早于通过控制信号SAP1将位线DT的 电压升高到电源电压VDD的操作而完成该操作。</p>
    <p>通过以上描述，在图6的时序图中操作的DRAM电路2中，当在 电源电压VDD为1.2V或更低的低电源电压中激活读出放大器20的同 时，NMOS晶体管23、 24和PMOS晶体管21、 22被操作。这通过同 时将PMOS晶体管35、 27以及NMOS晶体管26设置成导通状态而执 行。</p>
    <p>现在，由于制造过程已如第一示例性实施例中相同的方式高度发 展，所以形成读出放大器20的PMOS晶体管21和22的阈值电压的变 化几乎与NMOS晶体管23和24的相同。因此，即使在电源电压VDD 为1.2V或更低的低电源电压中，可以以与NMOS晶体管23和24相同 的方式、使用PMOS晶体管21和22中具有较小变化的稳定阈值电压 执行导通和非导通的操作。因而，即使当PMOS晶体管25和27以及 NMOS晶体管26同时导通，并且在图6中的时间t2处NMOS晶体管 23和24以及PMOS晶体管21和22同时被操作，也不会在读出放大器 20的操作稳定性中产生问题。因而，同样不会在DRAM电路2的操作 稳定性中产生问题。</p>
    <p>此外，与现有技术不同，不需要较早地执行形成读出放大器的 NMOS晶体管的操作；因此可以同时操作PMOS晶体管和NMOS晶体 管。因此，读出放大器的放大操作速度变得更高。此外，由于在时间段Ta期间供应电位VDD和VPP的两个电源将位线之一的电位升高到 高电位侧，所以可以进一步提高读出放大器20的放大速度。当电源电 压VDD等于l.OV或更低时，这样的效果是显著的。</p>
    <p>现在，DRAM电路2根据图6的时序图的操作可应用于NMOS晶 体管23和24的阈值电压的变化与PMOS晶体管21和22的阈值电压 的变化几乎相同的情形。当PMOS晶体管的阈值电压的变化进一步减 小至小于NMOS晶体管的阈值电压的变化时，在读出放大器20被激活 时PMOS晶体管可早于NMOS晶体管被操作。图7示出该情形下的时 序图。</p>
    <p>现在将根据图7所示的时序图描述DRAM电路2的操作。在图7 中，存储单元10以与图6相同的方式存储高电平数据。</p>
    <p>在时间tl处，传送到字线51的字选择信号WL处于高电平，且 选通晶体管ll处于导通状态。因此，在存储单元10的电容器12中保 持的电荷传送到位线DT，且位线DT的电位略微提高。</p>
    <p>在时间t2处，从控制电路40传送到控制线54和55的控制信号 SAP1和SAP2降低到低电平。因此，PMOS晶体管27和25处于导通 状态，且节点Al与电源电压端子30以及节点Al与VPP电压端子32 被电连接，以激活读出放大器20。因此，略高于位线DB的电位的位 线DT的电位通过读出放大器20的PMOS晶体管21和22升高到高电 位VPP侧。</p>
    <p>在时间t3处，从控制电路40传送到控制线53的控制信号SAN 升高到高电平。因此，NMOS晶体管26处于导通状态，且节点A2与 接地电压端子31被电连接。因此，低于位线DT的电位的位线DB的 电位通过读出放大器20的NMOS晶体管23和24降低到接地电压VSS。在时间t4处，从控制电路40传送到控制线54的控制信号SAP1 升高到高电平。因此，PMOS晶体管27处于非导通状态，且完成位线 DT的电压通过PMOS晶体管21和22升高到高电压VPP侧的操作。 但是，由于控制信号SAP2处于高电平，所以读出放大器20继续通过 PMOS晶体管21和22将位线DT升高到电源电压VDD。</p>
    <p>因此，由于以上操作，存储在存储单元10中的数据被放大，并且 位线DT和DB的电位输出到外部输出装置。尽管在附图中未示出，但 字选择信号WL然后降低到低电平，且读出放大器20停止操作，以及 位线DT和DB的电位由预充电电路和均衡器再次设置成 HVDD(VDD/2)。</p>
    <p>通过以上描述，在图7的时序图中操作的DRAM电路2中，当在 电源电压VDD为1.2V或更低的低电源电压中激活读出放大器20时， PMOS晶体管21和22早于NMOS晶体管23和24被操作。这通过使 PMOS晶体管27和25早于NMOS晶体管26处于导通状态而执行。</p>
    <p>如以与第一示例性实施例相同的方式，由于高度集成的制造过程， 根据第二示例性实施例的形成读出放大器20的PMOS晶体管21和22 与NMOS晶体管23和24相比较，具有较小的阈值电压变化。因此， 即使在电源电压VDD为1.2V或更低的低电源电压中，PMOS晶体管 21和22可以使用具有较小变化的稳定阈值电压执行导通和非导通的操 作。因此，如上所述，PMOS晶体管25早于NMOS晶体管26处于导 通状态，以如上所述较早地操作读出放大器20的PMOS晶体管21和 22。因此，与如现有技术中较早地操作NMOS晶体管23和24的情形 相比较，可以实现稳定操作。当电源电压VDD等于1.0V或更低时， 这样的效果更加显著。此外，由于在时间段Ta期间供应电位VDD和 VPP的两个电源升高位线之一的电位，所以可以提高读出放大器20的 操作速度。注意，本发明不局限于以上示例性实施例，而是在不偏离本发明</p>
    <p>的精神的情况下适当地改变。例如，如图8的DRAM3所示，在节点 A2与供应低于接地电压VSS的VKK的端子33(以下称为VKK电压端 子)之间还可包括NMOS晶体管28。 NMOS晶体管28具有连接到控制 线57的栅极，并且NMOS晶体管28的导通和非导通由来自控制电路 40的控制信号SAN1控制。</p>
    <p>图9示出DRAM3的时序图。注意，存储单元IO存储作为例子的 高电平数据。如图9所示，在时间t2处，控制信号SAP被降低，而控 制信号SAN1和SAN2被升高。因此，在时间段Tb期间，位线DT的 电位迅速降低到低电位VPP顶ij，并且可以提高读出放大器20的操作速 度。即使在该情形下，与较早地操作读出放大器20的NMOS晶体管 23和24的情形相比较，可以实现读出放大器20的稳定操作。但是， 当时间段Tb比需要的长时，贯通电流从接地电压端子31流动到VKK 电压端子33。因而，控制电路40执行控制，使得稍早于通过控制信号 SAN1将位线DB的电压降低到接地电压VSS的操作来完成该操作。</p>
    <p>此外，还可以结合图8的电路构造和图5的电路构造。</p>
    <p>第一和第二示例性实施例可以按照由本领域的普通技术人员所期 望的那样组合。</p>
    <p>尽管根据几个示例性实施例描述了本发明，但本领域的技术人员 将认识到的是，在所附权利要求的精神和范围内可以以各种变型实践 本发明，并且本发明不局限于上述例子。</p>
    <p>此外，权利要求的范围不受上述示例性实施例限制。</p>
    <p>此外，注意申请人的意图是即使稍后在审查期间进行修改，也包 括所有权利要求元素的等同物。</p>
  </div>
  </div></div><div class="patent-section patent-tabular-section"><a id="forward-citations"></a><div class="patent-section-header"><span class="patent-section-title"> 被以下专利引用</span></div><table class="patent-data-table"><thead class="patent-data-table-thead"><tr class="patent-data-table"><th class="patent-data-table-th">引用专利</th><th class="patent-data-table-th"> 申请日期</th><th class="patent-data-table-th">公开日</th><th class="patent-data-table-th"> 申请人</th><th class="patent-data-table-th">专利名</th></tr></thead><tr><td class="patent-data-table-td citation-patent"><a href="/patents/CN102693753A?cl=zh">CN102693753A</a><span class='patent-tooltip-anchor' data-tooltip-text="由审查员引用"> *</span></td><td class="patent-data-table-td patent-date-value">2012年3月8日</td><td class="patent-data-table-td patent-date-value">2012年9月26日</td><td class="patent-data-table-td ">台湾积体电路制造股份有限公司</td><td class="patent-data-table-td ">读放大器</td></tr><tr><td class="patent-data-table-td citation-patent"><a href="/patents/CN103778953A?cl=zh">CN103778953A</a><span class='patent-tooltip-anchor' data-tooltip-text="由审查员引用"> *</span></td><td class="patent-data-table-td patent-date-value">2012年10月18日</td><td class="patent-data-table-td patent-date-value">2014年5月7日</td><td class="patent-data-table-td ">中芯国际集成电路制造(上海)有限公司</td><td class="patent-data-table-td ">Sram的存储单元</td></tr></table><div class="patent-section-footer">* 由审查员引用</div></div><div class="patent-section patent-tabular-section"><a id="classifications"></a><div class="patent-section-header"><span class="patent-section-title">分类</span></div><table class="patent-data-table"><thead class="patent-data-table-thead"><tr class="patent-data-table"><th class="patent-data-table-th"> </th><th class="patent-data-table-th"> </th></tr></thead><tr><td class="patent-data-table-td ">国际分类号</td><td class="patent-data-table-td "><span class="nested-value"><a href="https://www.google.com/url?id=T-RpBwABERAJ&amp;q=http://web2.wipo.int/ipcpub/&amp;usg=AFQjCNER44F5jlVoswCkvW3YEcB5lW4moA#refresh=page&amp;notion=scheme&amp;version=20130101&amp;symbol=G11C0007080000">G11C7/08</a></span></td></tr><tr><td class="patent-data-table-td "> 合作分类</td><td class="patent-data-table-td "><span class="nested-value"><a href="https://www.google.com/url?id=T-RpBwABERAJ&amp;q=http://worldwide.espacenet.com/classification&amp;usg=AFQjCNGs5WqSrPE3A4ZP63zGuM6PRNfEFA#!/CPC=G11C11/4085">G11C11/4085</a></span>, <span class="nested-value"><a href="https://www.google.com/url?id=T-RpBwABERAJ&amp;q=http://worldwide.espacenet.com/classification&amp;usg=AFQjCNGs5WqSrPE3A4ZP63zGuM6PRNfEFA#!/CPC=G11C7/08">G11C7/08</a></span>, <span class="nested-value"><a href="https://www.google.com/url?id=T-RpBwABERAJ&amp;q=http://worldwide.espacenet.com/classification&amp;usg=AFQjCNGs5WqSrPE3A4ZP63zGuM6PRNfEFA#!/CPC=G11C11/4091">G11C11/4091</a></span>, <span class="nested-value"><a href="https://www.google.com/url?id=T-RpBwABERAJ&amp;q=http://worldwide.espacenet.com/classification&amp;usg=AFQjCNGs5WqSrPE3A4ZP63zGuM6PRNfEFA#!/CPC=G11C7/065">G11C7/065</a></span></td></tr><tr><td class="patent-data-table-td "> 欧洲专利分类号</td><td class="patent-data-table-td "><span class="nested-value">G11C11/4091</span>, <span class="nested-value">G11C7/06L</span>, <span class="nested-value">G11C11/408C</span>, <span class="nested-value">G11C7/08</span></td></tr></table><div class="patent-section-footer"></div></div><div class="patent-section patent-tabular-section"><a id="legal-events"></a><div class="patent-section-header"><span class="patent-section-title">法律事件</span></div><table class="patent-data-table"><thead class="patent-data-table-thead"><tr class="patent-data-table"><th class="patent-data-table-th"> 日期</th><th class="patent-data-table-th">代码</th><th class="patent-data-table-th">事件</th><th class="patent-data-table-th">说明</th></tr></thead><tr><td class="patent-data-table-td patent-date-value">2009年5月20日</td><td class="patent-data-table-td ">C06</td><td class="patent-data-table-td ">Publication</td><td class="patent-data-table-td "></td></tr><tr><td class="patent-data-table-td patent-date-value">2010年7月14日</td><td class="patent-data-table-td ">C10</td><td class="patent-data-table-td ">Entry into substantive examination</td><td class="patent-data-table-td "></td></tr><tr><td class="patent-data-table-td patent-date-value">2013年1月30日</td><td class="patent-data-table-td ">C14</td><td class="patent-data-table-td ">Grant of patent or utility model</td><td class="patent-data-table-td "></td></tr><tr><td class="patent-data-table-td patent-date-value">2016年1月6日</td><td class="patent-data-table-td ">EXPY</td><td class="patent-data-table-td ">Termination of patent right or utility model</td><td class="patent-data-table-td "></td></tr></table><div class="patent-section-footer"></div></div><div class="modal-dialog" id="patent-images-lightbox"><div class="patent-lightbox-controls"><div class="patent-lightbox-rotate-controls"><div class="patent-lightbox-rotation-text">旋转</div><div class="rotate-icon rotate-ccw-icon"></div><div class="rotate-icon rotate-cw-icon"></div></div><div class="patent-lightbox-index-counter"></div><a class="patent-lightbox-fullsize-link" target="_blank">原始图片</a><div class="patent-drawings-control patent-drawings-next"><img class="patent-drawings-button-img"src="/googlebooks/images/kennedy/page_right.png" alt="Next page"width="21" height="21" /></div><div class="patent-drawings-control patent-drawings-prev"><img class="patent-drawings-button-img"src="/googlebooks/images/kennedy/page_left.png" alt="Previous page"width="21" height="21" /></div></div><div class="modal-dialog-content"><div class="patent-lightbox-image-holder"><div class="patent-lightbox-placeholder"></div></div></div></div><script>_OC_initPatentsAtb({image_not_available_html: " 未提供图片。\x3ca href\x3d//docs.google.com/viewer?url\x3dpatentimages.storage.googleapis.com/pdfs/0cb4c2df7a392b58e546/CN101436426A.pdf\x3e查看 PDF\x3c/a\x3e"});</script></div></div></div></div></div><script>(function() {var href = window.location.href;if (href.indexOf('?') !== -1) {var parameters = href.split('?')[1].split('&');for (var i = 0; i < parameters.length; i++) {var param = parameters[i].split('=');if (param[0] == 'focus') {var elem = document.getElementById(param[1]);if (elem) {elem.focus();}}}}})();</script><script>_OC_addFlags({LockSrc:"/books/javascript/lock_1ec17bec5b1e6ba0eab577be28b6afb9.js", Host:"https://www.google.com/", IsBooksRentalEnabled:1, IsBrowsingHistoryEnabled:1, IsWebReaderSvgEnabled:0, IsImageModeNotesEnabled:1, IsOfflineBubbleEnabled:1, IsFutureOnSaleVolumesEnabled:1, IsBooksUnifiedLeftNavEnabled:1, IsMobileRequest:0, IsZipitFolderCollectionEnabled:1, IsAdsDisabled:0, IsEmbeddedMediaEnabled:1, IsImageModeAnnotationsEnabled:1, IsMyLibraryGooglePlusEnabled:1, IsImagePageProviderEnabled:1, IsBookcardListPriceSmall:0, IsInternalUser:0, IsBooksShareButtonEnabled:0, IsDisabledRandomBookshelves:0});_OC_Run({"enable_p13n":false,"is_cobrand":false,"sign_in_url":"https://www.google.com/accounts/Login?service=\u0026continue=https://www.google.com/patents%3Fcl%3Dzh%26hl%3Dzh-CN\u0026hl=zh-CN"}, {"volume_id":"","is_ebook":true,"volumeresult":{"has_flowing_text":false,"has_scanned_text":true,"can_download_pdf":false,"can_download_epub":false,"is_pdf_drm_enabled":false,"is_epub_drm_enabled":false,"download_pdf_url":"https://www.google.com/patents/download/%E5%8D%8A%E5%AF%BC%E4%BD%93%E5%AD%98%E5%82%A8%E8%A3%85%E7%BD%AE%E5%92%8C%E6%8E%A7%E5%88%B6%E8%AF%A5%E5%8D%8A%E5%AF%BC.pdf?id=T-RpBwABERAJ\u0026hl=zh-CN\u0026output=pdf\u0026sig=ACfU3U1Foq8km9jCKTWUxDdyHEbh2Ra_Kg"},"sample_url":"https://www.google.com/patents/reader?id=T-RpBwABERAJ\u0026hl=zh-CN\u0026printsec=frontcover\u0026output=reader\u0026source=gbs_atb_hover","is_browsable":true,"is_public_domain":true}, {});</script><div id="footer_table" style="font-size:83%;text-align:center;position:relative;top:20px;height:4.5em;margin-top:2em"><div style="margin-bottom:8px"><a href="https://www.google.com/search?hl=zh-CN"><nobr>Google&nbsp;首页</nobr></a> - <a href="//www.google.com/patents/sitemap/"><nobr>站点地图</nobr></a> - <a href="http://www.google.com/googlebooks/uspto.html"><nobr>美国专利商标局 (USPTO) 专利信息批量下载</nobr></a> - <a href="/intl/zh-CN/privacy/"><nobr>隐私权政策</nobr></a> - <a href="/intl/zh-CN/policies/terms/"><nobr>服务条款</nobr></a> - <a href="https://support.google.com/faqs/answer/2539193?hl=zh-CN"><nobr> 关于 Google 专利</nobr></a> - <a href="//www.google.com/tools/feedback/intl/zh-CN/error.html" onclick="try{_OC_startFeedback({productId: '72792',locale: 'zh-CN'});return false;}catch(e){}"><nobr>发送反馈</nobr></a></div></div> <script type="text/javascript">var gaJsHost = (("https:" == document.location.protocol) ? "https://ssl." : "http://www.");document.write(unescape("%3Cscript src='" + gaJsHost + "google-analytics.com/ga.js' type='text/javascript'%3E%3C/script%3E"));</script><script type="text/javascript">var pageTracker = _gat._getTracker("UA-27188110-1");pageTracker._setCookiePath("/patents/");pageTracker._trackPageview();</script> </body></html>