Classic Timing Analyzer report for reg_group
Thu Dec 05 00:30:25 2024
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                   ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 8.035 ns    ; dr[1] ; R1[7] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 14.796 ns   ; R1[5] ; d[5]  ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 17.196 ns   ; sr[1] ; s[6]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.790 ns   ; i[4]  ; R1[4] ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------+
; tsu                                                          ;
+-------+--------------+------------+-------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To    ; To Clock ;
+-------+--------------+------------+-------+-------+----------+
; N/A   ; None         ; 8.035 ns   ; dr[1] ; R1[6] ; clk      ;
; N/A   ; None         ; 8.035 ns   ; dr[1] ; R1[7] ; clk      ;
; N/A   ; None         ; 7.884 ns   ; dr[1] ; R3[6] ; clk      ;
; N/A   ; None         ; 7.884 ns   ; dr[1] ; R3[7] ; clk      ;
; N/A   ; None         ; 7.733 ns   ; dr[0] ; R1[6] ; clk      ;
; N/A   ; None         ; 7.733 ns   ; dr[0] ; R1[7] ; clk      ;
; N/A   ; None         ; 7.589 ns   ; dr[0] ; R3[6] ; clk      ;
; N/A   ; None         ; 7.589 ns   ; dr[0] ; R3[7] ; clk      ;
; N/A   ; None         ; 6.960 ns   ; we    ; R1[6] ; clk      ;
; N/A   ; None         ; 6.960 ns   ; we    ; R1[7] ; clk      ;
; N/A   ; None         ; 6.801 ns   ; we    ; R3[6] ; clk      ;
; N/A   ; None         ; 6.801 ns   ; we    ; R3[7] ; clk      ;
; N/A   ; None         ; 6.705 ns   ; dr[1] ; R2[0] ; clk      ;
; N/A   ; None         ; 6.705 ns   ; dr[1] ; R2[1] ; clk      ;
; N/A   ; None         ; 6.705 ns   ; dr[1] ; R2[2] ; clk      ;
; N/A   ; None         ; 6.705 ns   ; dr[1] ; R2[3] ; clk      ;
; N/A   ; None         ; 6.705 ns   ; dr[1] ; R2[4] ; clk      ;
; N/A   ; None         ; 6.705 ns   ; dr[1] ; R2[5] ; clk      ;
; N/A   ; None         ; 6.705 ns   ; dr[1] ; R2[6] ; clk      ;
; N/A   ; None         ; 6.705 ns   ; dr[1] ; R2[7] ; clk      ;
; N/A   ; None         ; 6.676 ns   ; dr[1] ; R0[0] ; clk      ;
; N/A   ; None         ; 6.676 ns   ; dr[1] ; R0[1] ; clk      ;
; N/A   ; None         ; 6.676 ns   ; dr[1] ; R0[2] ; clk      ;
; N/A   ; None         ; 6.676 ns   ; dr[1] ; R0[3] ; clk      ;
; N/A   ; None         ; 6.676 ns   ; dr[1] ; R0[4] ; clk      ;
; N/A   ; None         ; 6.676 ns   ; dr[1] ; R0[5] ; clk      ;
; N/A   ; None         ; 6.676 ns   ; dr[1] ; R0[6] ; clk      ;
; N/A   ; None         ; 6.676 ns   ; dr[1] ; R0[7] ; clk      ;
; N/A   ; None         ; 6.323 ns   ; dr[0] ; R2[0] ; clk      ;
; N/A   ; None         ; 6.323 ns   ; dr[0] ; R2[1] ; clk      ;
; N/A   ; None         ; 6.323 ns   ; dr[0] ; R2[2] ; clk      ;
; N/A   ; None         ; 6.323 ns   ; dr[0] ; R2[3] ; clk      ;
; N/A   ; None         ; 6.323 ns   ; dr[0] ; R2[4] ; clk      ;
; N/A   ; None         ; 6.323 ns   ; dr[0] ; R2[5] ; clk      ;
; N/A   ; None         ; 6.323 ns   ; dr[0] ; R2[6] ; clk      ;
; N/A   ; None         ; 6.323 ns   ; dr[0] ; R2[7] ; clk      ;
; N/A   ; None         ; 6.298 ns   ; dr[0] ; R0[0] ; clk      ;
; N/A   ; None         ; 6.298 ns   ; dr[0] ; R0[1] ; clk      ;
; N/A   ; None         ; 6.298 ns   ; dr[0] ; R0[2] ; clk      ;
; N/A   ; None         ; 6.298 ns   ; dr[0] ; R0[3] ; clk      ;
; N/A   ; None         ; 6.298 ns   ; dr[0] ; R0[4] ; clk      ;
; N/A   ; None         ; 6.298 ns   ; dr[0] ; R0[5] ; clk      ;
; N/A   ; None         ; 6.298 ns   ; dr[0] ; R0[6] ; clk      ;
; N/A   ; None         ; 6.298 ns   ; dr[0] ; R0[7] ; clk      ;
; N/A   ; None         ; 5.972 ns   ; dr[1] ; R1[0] ; clk      ;
; N/A   ; None         ; 5.972 ns   ; dr[1] ; R1[1] ; clk      ;
; N/A   ; None         ; 5.972 ns   ; dr[1] ; R1[2] ; clk      ;
; N/A   ; None         ; 5.972 ns   ; dr[1] ; R1[3] ; clk      ;
; N/A   ; None         ; 5.972 ns   ; dr[1] ; R1[4] ; clk      ;
; N/A   ; None         ; 5.972 ns   ; dr[1] ; R1[5] ; clk      ;
; N/A   ; None         ; 5.671 ns   ; dr[1] ; R3[0] ; clk      ;
; N/A   ; None         ; 5.671 ns   ; dr[1] ; R3[1] ; clk      ;
; N/A   ; None         ; 5.671 ns   ; dr[1] ; R3[2] ; clk      ;
; N/A   ; None         ; 5.671 ns   ; dr[1] ; R3[3] ; clk      ;
; N/A   ; None         ; 5.671 ns   ; dr[1] ; R3[4] ; clk      ;
; N/A   ; None         ; 5.671 ns   ; dr[1] ; R3[5] ; clk      ;
; N/A   ; None         ; 5.670 ns   ; dr[0] ; R1[0] ; clk      ;
; N/A   ; None         ; 5.670 ns   ; dr[0] ; R1[1] ; clk      ;
; N/A   ; None         ; 5.670 ns   ; dr[0] ; R1[2] ; clk      ;
; N/A   ; None         ; 5.670 ns   ; dr[0] ; R1[3] ; clk      ;
; N/A   ; None         ; 5.670 ns   ; dr[0] ; R1[4] ; clk      ;
; N/A   ; None         ; 5.670 ns   ; dr[0] ; R1[5] ; clk      ;
; N/A   ; None         ; 5.621 ns   ; we    ; R2[0] ; clk      ;
; N/A   ; None         ; 5.621 ns   ; we    ; R2[1] ; clk      ;
; N/A   ; None         ; 5.621 ns   ; we    ; R2[2] ; clk      ;
; N/A   ; None         ; 5.621 ns   ; we    ; R2[3] ; clk      ;
; N/A   ; None         ; 5.621 ns   ; we    ; R2[4] ; clk      ;
; N/A   ; None         ; 5.621 ns   ; we    ; R2[5] ; clk      ;
; N/A   ; None         ; 5.621 ns   ; we    ; R2[6] ; clk      ;
; N/A   ; None         ; 5.621 ns   ; we    ; R2[7] ; clk      ;
; N/A   ; None         ; 5.604 ns   ; we    ; R0[0] ; clk      ;
; N/A   ; None         ; 5.604 ns   ; we    ; R0[1] ; clk      ;
; N/A   ; None         ; 5.604 ns   ; we    ; R0[2] ; clk      ;
; N/A   ; None         ; 5.604 ns   ; we    ; R0[3] ; clk      ;
; N/A   ; None         ; 5.604 ns   ; we    ; R0[4] ; clk      ;
; N/A   ; None         ; 5.604 ns   ; we    ; R0[5] ; clk      ;
; N/A   ; None         ; 5.604 ns   ; we    ; R0[6] ; clk      ;
; N/A   ; None         ; 5.604 ns   ; we    ; R0[7] ; clk      ;
; N/A   ; None         ; 5.376 ns   ; dr[0] ; R3[0] ; clk      ;
; N/A   ; None         ; 5.376 ns   ; dr[0] ; R3[1] ; clk      ;
; N/A   ; None         ; 5.376 ns   ; dr[0] ; R3[2] ; clk      ;
; N/A   ; None         ; 5.376 ns   ; dr[0] ; R3[3] ; clk      ;
; N/A   ; None         ; 5.376 ns   ; dr[0] ; R3[4] ; clk      ;
; N/A   ; None         ; 5.376 ns   ; dr[0] ; R3[5] ; clk      ;
; N/A   ; None         ; 4.897 ns   ; we    ; R1[0] ; clk      ;
; N/A   ; None         ; 4.897 ns   ; we    ; R1[1] ; clk      ;
; N/A   ; None         ; 4.897 ns   ; we    ; R1[2] ; clk      ;
; N/A   ; None         ; 4.897 ns   ; we    ; R1[3] ; clk      ;
; N/A   ; None         ; 4.897 ns   ; we    ; R1[4] ; clk      ;
; N/A   ; None         ; 4.897 ns   ; we    ; R1[5] ; clk      ;
; N/A   ; None         ; 4.588 ns   ; we    ; R3[0] ; clk      ;
; N/A   ; None         ; 4.588 ns   ; we    ; R3[1] ; clk      ;
; N/A   ; None         ; 4.588 ns   ; we    ; R3[2] ; clk      ;
; N/A   ; None         ; 4.588 ns   ; we    ; R3[3] ; clk      ;
; N/A   ; None         ; 4.588 ns   ; we    ; R3[4] ; clk      ;
; N/A   ; None         ; 4.588 ns   ; we    ; R3[5] ; clk      ;
; N/A   ; None         ; 4.060 ns   ; i[6]  ; R3[6] ; clk      ;
; N/A   ; None         ; 4.057 ns   ; i[6]  ; R1[6] ; clk      ;
; N/A   ; None         ; 3.978 ns   ; i[7]  ; R1[7] ; clk      ;
; N/A   ; None         ; 3.978 ns   ; i[7]  ; R3[7] ; clk      ;
; N/A   ; None         ; 3.882 ns   ; i[1]  ; R0[1] ; clk      ;
; N/A   ; None         ; 3.880 ns   ; i[1]  ; R2[1] ; clk      ;
; N/A   ; None         ; 3.846 ns   ; i[0]  ; R2[0] ; clk      ;
; N/A   ; None         ; 3.846 ns   ; i[0]  ; R0[0] ; clk      ;
; N/A   ; None         ; 3.823 ns   ; i[7]  ; R2[7] ; clk      ;
; N/A   ; None         ; 3.820 ns   ; i[7]  ; R0[7] ; clk      ;
; N/A   ; None         ; 3.814 ns   ; i[4]  ; R2[4] ; clk      ;
; N/A   ; None         ; 3.813 ns   ; i[4]  ; R0[4] ; clk      ;
; N/A   ; None         ; 3.808 ns   ; i[2]  ; R0[2] ; clk      ;
; N/A   ; None         ; 3.807 ns   ; i[2]  ; R2[2] ; clk      ;
; N/A   ; None         ; 3.784 ns   ; i[3]  ; R2[3] ; clk      ;
; N/A   ; None         ; 3.783 ns   ; i[3]  ; R0[3] ; clk      ;
; N/A   ; None         ; 3.491 ns   ; i[1]  ; R1[1] ; clk      ;
; N/A   ; None         ; 3.490 ns   ; i[1]  ; R3[1] ; clk      ;
; N/A   ; None         ; 3.472 ns   ; i[3]  ; R3[3] ; clk      ;
; N/A   ; None         ; 3.469 ns   ; i[3]  ; R1[3] ; clk      ;
; N/A   ; None         ; 3.452 ns   ; i[0]  ; R1[0] ; clk      ;
; N/A   ; None         ; 3.451 ns   ; i[0]  ; R3[0] ; clk      ;
; N/A   ; None         ; 3.450 ns   ; i[2]  ; R3[2] ; clk      ;
; N/A   ; None         ; 3.449 ns   ; i[2]  ; R1[2] ; clk      ;
; N/A   ; None         ; 3.447 ns   ; i[6]  ; R0[6] ; clk      ;
; N/A   ; None         ; 3.445 ns   ; i[6]  ; R2[6] ; clk      ;
; N/A   ; None         ; 3.422 ns   ; i[5]  ; R0[5] ; clk      ;
; N/A   ; None         ; 3.421 ns   ; i[5]  ; R2[5] ; clk      ;
; N/A   ; None         ; 3.389 ns   ; i[5]  ; R3[5] ; clk      ;
; N/A   ; None         ; 3.387 ns   ; i[5]  ; R1[5] ; clk      ;
; N/A   ; None         ; 3.059 ns   ; i[4]  ; R3[4] ; clk      ;
; N/A   ; None         ; 3.056 ns   ; i[4]  ; R1[4] ; clk      ;
+-------+--------------+------------+-------+-------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+-------+------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To   ; From Clock ;
+-------+--------------+------------+-------+------+------------+
; N/A   ; None         ; 14.796 ns  ; R1[5] ; d[5] ; clk        ;
; N/A   ; None         ; 14.770 ns  ; R1[3] ; d[3] ; clk        ;
; N/A   ; None         ; 14.187 ns  ; R0[3] ; s[3] ; clk        ;
; N/A   ; None         ; 14.057 ns  ; R0[1] ; s[1] ; clk        ;
; N/A   ; None         ; 13.992 ns  ; R2[5] ; d[5] ; clk        ;
; N/A   ; None         ; 13.972 ns  ; R0[7] ; s[7] ; clk        ;
; N/A   ; None         ; 13.651 ns  ; R0[5] ; s[5] ; clk        ;
; N/A   ; None         ; 13.468 ns  ; R2[4] ; d[4] ; clk        ;
; N/A   ; None         ; 13.324 ns  ; R1[7] ; d[7] ; clk        ;
; N/A   ; None         ; 13.234 ns  ; R1[1] ; d[1] ; clk        ;
; N/A   ; None         ; 13.017 ns  ; R0[3] ; d[3] ; clk        ;
; N/A   ; None         ; 12.994 ns  ; R3[3] ; s[3] ; clk        ;
; N/A   ; None         ; 12.954 ns  ; R0[6] ; s[6] ; clk        ;
; N/A   ; None         ; 12.940 ns  ; R2[2] ; d[2] ; clk        ;
; N/A   ; None         ; 12.923 ns  ; R0[5] ; d[5] ; clk        ;
; N/A   ; None         ; 12.786 ns  ; R0[2] ; s[2] ; clk        ;
; N/A   ; None         ; 12.748 ns  ; R0[4] ; d[4] ; clk        ;
; N/A   ; None         ; 12.709 ns  ; R2[6] ; s[6] ; clk        ;
; N/A   ; None         ; 12.542 ns  ; R2[2] ; s[2] ; clk        ;
; N/A   ; None         ; 12.449 ns  ; R2[7] ; d[7] ; clk        ;
; N/A   ; None         ; 12.429 ns  ; R1[3] ; s[3] ; clk        ;
; N/A   ; None         ; 12.343 ns  ; R1[1] ; s[1] ; clk        ;
; N/A   ; None         ; 12.311 ns  ; R0[0] ; s[0] ; clk        ;
; N/A   ; None         ; 12.237 ns  ; R2[6] ; d[6] ; clk        ;
; N/A   ; None         ; 12.217 ns  ; R2[0] ; d[0] ; clk        ;
; N/A   ; None         ; 12.140 ns  ; R2[3] ; d[3] ; clk        ;
; N/A   ; None         ; 11.987 ns  ; R3[1] ; s[1] ; clk        ;
; N/A   ; None         ; 11.968 ns  ; R0[0] ; d[0] ; clk        ;
; N/A   ; None         ; 11.929 ns  ; R1[5] ; s[5] ; clk        ;
; N/A   ; None         ; 11.925 ns  ; R2[1] ; d[1] ; clk        ;
; N/A   ; None         ; 11.915 ns  ; R0[2] ; d[2] ; clk        ;
; N/A   ; None         ; 11.600 ns  ; R2[0] ; s[0] ; clk        ;
; N/A   ; None         ; 11.556 ns  ; R0[7] ; d[7] ; clk        ;
; N/A   ; None         ; 11.513 ns  ; R0[6] ; d[6] ; clk        ;
; N/A   ; None         ; 11.511 ns  ; R0[4] ; s[4] ; clk        ;
; N/A   ; None         ; 11.470 ns  ; R0[1] ; d[1] ; clk        ;
; N/A   ; None         ; 11.462 ns  ; R1[7] ; s[7] ; clk        ;
; N/A   ; None         ; 11.378 ns  ; R3[5] ; d[5] ; clk        ;
; N/A   ; None         ; 11.344 ns  ; R1[4] ; d[4] ; clk        ;
; N/A   ; None         ; 11.278 ns  ; R2[4] ; s[4] ; clk        ;
; N/A   ; None         ; 11.209 ns  ; R3[7] ; s[7] ; clk        ;
; N/A   ; None         ; 11.129 ns  ; R3[5] ; s[5] ; clk        ;
; N/A   ; None         ; 11.047 ns  ; R1[2] ; d[2] ; clk        ;
; N/A   ; None         ; 11.017 ns  ; R1[0] ; d[0] ; clk        ;
; N/A   ; None         ; 10.863 ns  ; R3[3] ; d[3] ; clk        ;
; N/A   ; None         ; 10.667 ns  ; R3[4] ; d[4] ; clk        ;
; N/A   ; None         ; 10.551 ns  ; R3[6] ; s[6] ; clk        ;
; N/A   ; None         ; 10.326 ns  ; R3[2] ; d[2] ; clk        ;
; N/A   ; None         ; 10.307 ns  ; R2[3] ; s[3] ; clk        ;
; N/A   ; None         ; 10.294 ns  ; R3[0] ; d[0] ; clk        ;
; N/A   ; None         ; 10.266 ns  ; R2[1] ; s[1] ; clk        ;
; N/A   ; None         ; 9.899 ns   ; R3[2] ; s[2] ; clk        ;
; N/A   ; None         ; 9.891 ns   ; R1[6] ; s[6] ; clk        ;
; N/A   ; None         ; 9.879 ns   ; R2[5] ; s[5] ; clk        ;
; N/A   ; None         ; 9.848 ns   ; R3[1] ; d[1] ; clk        ;
; N/A   ; None         ; 9.832 ns   ; R3[0] ; s[0] ; clk        ;
; N/A   ; None         ; 9.803 ns   ; R1[6] ; d[6] ; clk        ;
; N/A   ; None         ; 9.663 ns   ; R1[2] ; s[2] ; clk        ;
; N/A   ; None         ; 9.587 ns   ; R1[0] ; s[0] ; clk        ;
; N/A   ; None         ; 9.466 ns   ; R2[7] ; s[7] ; clk        ;
; N/A   ; None         ; 9.456 ns   ; R3[4] ; s[4] ; clk        ;
; N/A   ; None         ; 9.211 ns   ; R1[4] ; s[4] ; clk        ;
; N/A   ; None         ; 9.177 ns   ; R3[7] ; d[7] ; clk        ;
; N/A   ; None         ; 9.141 ns   ; R3[6] ; d[6] ; clk        ;
+-------+--------------+------------+-------+------+------------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+-------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To   ;
+-------+-------------------+-----------------+-------+------+
; N/A   ; None              ; 17.196 ns       ; sr[1] ; s[6] ;
; N/A   ; None              ; 17.025 ns       ; sr[1] ; s[2] ;
; N/A   ; None              ; 16.881 ns       ; sr[0] ; s[6] ;
; N/A   ; None              ; 16.740 ns       ; dr[1] ; d[3] ;
; N/A   ; None              ; 16.711 ns       ; sr[0] ; s[2] ;
; N/A   ; None              ; 16.643 ns       ; dr[1] ; d[5] ;
; N/A   ; None              ; 16.507 ns       ; dr[1] ; d[4] ;
; N/A   ; None              ; 16.282 ns       ; sr[0] ; s[3] ;
; N/A   ; None              ; 16.195 ns       ; sr[0] ; s[1] ;
; N/A   ; None              ; 16.155 ns       ; dr[0] ; d[3] ;
; N/A   ; None              ; 16.083 ns       ; sr[1] ; s[7] ;
; N/A   ; None              ; 16.062 ns       ; dr[0] ; d[5] ;
; N/A   ; None              ; 16.003 ns       ; sr[1] ; s[3] ;
; N/A   ; None              ; 15.918 ns       ; sr[1] ; s[1] ;
; N/A   ; None              ; 15.887 ns       ; dr[0] ; d[4] ;
; N/A   ; None              ; 15.796 ns       ; sr[0] ; s[7] ;
; N/A   ; None              ; 15.782 ns       ; sr[0] ; s[5] ;
; N/A   ; None              ; 15.763 ns       ; sr[1] ; s[4] ;
; N/A   ; None              ; 15.735 ns       ; sr[0] ; s[0] ;
; N/A   ; None              ; 15.721 ns       ; dr[1] ; d[0] ;
; N/A   ; None              ; 15.676 ns       ; dr[1] ; d[2] ;
; N/A   ; None              ; 15.610 ns       ; sr[1] ; s[0] ;
; N/A   ; None              ; 15.605 ns       ; dr[0] ; d[0] ;
; N/A   ; None              ; 15.502 ns       ; sr[1] ; s[5] ;
; N/A   ; None              ; 15.449 ns       ; sr[0] ; s[4] ;
; N/A   ; None              ; 15.271 ns       ; dr[1] ; d[7] ;
; N/A   ; None              ; 15.261 ns       ; dr[1] ; d[6] ;
; N/A   ; None              ; 15.195 ns       ; dr[1] ; d[1] ;
; N/A   ; None              ; 15.055 ns       ; dr[0] ; d[2] ;
; N/A   ; None              ; 14.697 ns       ; dr[0] ; d[7] ;
; N/A   ; None              ; 14.655 ns       ; dr[0] ; d[6] ;
; N/A   ; None              ; 14.610 ns       ; dr[0] ; d[1] ;
+-------+-------------------+-----------------+-------+------+


+--------------------------------------------------------------------+
; th                                                                 ;
+---------------+-------------+-----------+-------+-------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To    ; To Clock ;
+---------------+-------------+-----------+-------+-------+----------+
; N/A           ; None        ; -2.790 ns ; i[4]  ; R1[4] ; clk      ;
; N/A           ; None        ; -2.793 ns ; i[4]  ; R3[4] ; clk      ;
; N/A           ; None        ; -3.121 ns ; i[5]  ; R1[5] ; clk      ;
; N/A           ; None        ; -3.123 ns ; i[5]  ; R3[5] ; clk      ;
; N/A           ; None        ; -3.155 ns ; i[5]  ; R2[5] ; clk      ;
; N/A           ; None        ; -3.156 ns ; i[5]  ; R0[5] ; clk      ;
; N/A           ; None        ; -3.179 ns ; i[6]  ; R2[6] ; clk      ;
; N/A           ; None        ; -3.181 ns ; i[6]  ; R0[6] ; clk      ;
; N/A           ; None        ; -3.183 ns ; i[2]  ; R1[2] ; clk      ;
; N/A           ; None        ; -3.184 ns ; i[2]  ; R3[2] ; clk      ;
; N/A           ; None        ; -3.185 ns ; i[0]  ; R3[0] ; clk      ;
; N/A           ; None        ; -3.186 ns ; i[0]  ; R1[0] ; clk      ;
; N/A           ; None        ; -3.203 ns ; i[3]  ; R1[3] ; clk      ;
; N/A           ; None        ; -3.206 ns ; i[3]  ; R3[3] ; clk      ;
; N/A           ; None        ; -3.224 ns ; i[1]  ; R3[1] ; clk      ;
; N/A           ; None        ; -3.225 ns ; i[1]  ; R1[1] ; clk      ;
; N/A           ; None        ; -3.517 ns ; i[3]  ; R0[3] ; clk      ;
; N/A           ; None        ; -3.518 ns ; i[3]  ; R2[3] ; clk      ;
; N/A           ; None        ; -3.541 ns ; i[2]  ; R2[2] ; clk      ;
; N/A           ; None        ; -3.542 ns ; i[2]  ; R0[2] ; clk      ;
; N/A           ; None        ; -3.547 ns ; i[4]  ; R0[4] ; clk      ;
; N/A           ; None        ; -3.548 ns ; i[4]  ; R2[4] ; clk      ;
; N/A           ; None        ; -3.554 ns ; i[7]  ; R0[7] ; clk      ;
; N/A           ; None        ; -3.557 ns ; i[7]  ; R2[7] ; clk      ;
; N/A           ; None        ; -3.580 ns ; i[0]  ; R2[0] ; clk      ;
; N/A           ; None        ; -3.580 ns ; i[0]  ; R0[0] ; clk      ;
; N/A           ; None        ; -3.614 ns ; i[1]  ; R2[1] ; clk      ;
; N/A           ; None        ; -3.616 ns ; i[1]  ; R0[1] ; clk      ;
; N/A           ; None        ; -3.712 ns ; i[7]  ; R1[7] ; clk      ;
; N/A           ; None        ; -3.712 ns ; i[7]  ; R3[7] ; clk      ;
; N/A           ; None        ; -3.791 ns ; i[6]  ; R1[6] ; clk      ;
; N/A           ; None        ; -3.794 ns ; i[6]  ; R3[6] ; clk      ;
; N/A           ; None        ; -4.322 ns ; we    ; R3[0] ; clk      ;
; N/A           ; None        ; -4.322 ns ; we    ; R3[1] ; clk      ;
; N/A           ; None        ; -4.322 ns ; we    ; R3[2] ; clk      ;
; N/A           ; None        ; -4.322 ns ; we    ; R3[3] ; clk      ;
; N/A           ; None        ; -4.322 ns ; we    ; R3[4] ; clk      ;
; N/A           ; None        ; -4.322 ns ; we    ; R3[5] ; clk      ;
; N/A           ; None        ; -4.631 ns ; we    ; R1[0] ; clk      ;
; N/A           ; None        ; -4.631 ns ; we    ; R1[1] ; clk      ;
; N/A           ; None        ; -4.631 ns ; we    ; R1[2] ; clk      ;
; N/A           ; None        ; -4.631 ns ; we    ; R1[3] ; clk      ;
; N/A           ; None        ; -4.631 ns ; we    ; R1[4] ; clk      ;
; N/A           ; None        ; -4.631 ns ; we    ; R1[5] ; clk      ;
; N/A           ; None        ; -5.110 ns ; dr[0] ; R3[0] ; clk      ;
; N/A           ; None        ; -5.110 ns ; dr[0] ; R3[1] ; clk      ;
; N/A           ; None        ; -5.110 ns ; dr[0] ; R3[2] ; clk      ;
; N/A           ; None        ; -5.110 ns ; dr[0] ; R3[3] ; clk      ;
; N/A           ; None        ; -5.110 ns ; dr[0] ; R3[4] ; clk      ;
; N/A           ; None        ; -5.110 ns ; dr[0] ; R3[5] ; clk      ;
; N/A           ; None        ; -5.338 ns ; we    ; R0[0] ; clk      ;
; N/A           ; None        ; -5.338 ns ; we    ; R0[1] ; clk      ;
; N/A           ; None        ; -5.338 ns ; we    ; R0[2] ; clk      ;
; N/A           ; None        ; -5.338 ns ; we    ; R0[3] ; clk      ;
; N/A           ; None        ; -5.338 ns ; we    ; R0[4] ; clk      ;
; N/A           ; None        ; -5.338 ns ; we    ; R0[5] ; clk      ;
; N/A           ; None        ; -5.338 ns ; we    ; R0[6] ; clk      ;
; N/A           ; None        ; -5.338 ns ; we    ; R0[7] ; clk      ;
; N/A           ; None        ; -5.355 ns ; we    ; R2[0] ; clk      ;
; N/A           ; None        ; -5.355 ns ; we    ; R2[1] ; clk      ;
; N/A           ; None        ; -5.355 ns ; we    ; R2[2] ; clk      ;
; N/A           ; None        ; -5.355 ns ; we    ; R2[3] ; clk      ;
; N/A           ; None        ; -5.355 ns ; we    ; R2[4] ; clk      ;
; N/A           ; None        ; -5.355 ns ; we    ; R2[5] ; clk      ;
; N/A           ; None        ; -5.355 ns ; we    ; R2[6] ; clk      ;
; N/A           ; None        ; -5.355 ns ; we    ; R2[7] ; clk      ;
; N/A           ; None        ; -5.404 ns ; dr[0] ; R1[0] ; clk      ;
; N/A           ; None        ; -5.404 ns ; dr[0] ; R1[1] ; clk      ;
; N/A           ; None        ; -5.404 ns ; dr[0] ; R1[2] ; clk      ;
; N/A           ; None        ; -5.404 ns ; dr[0] ; R1[3] ; clk      ;
; N/A           ; None        ; -5.404 ns ; dr[0] ; R1[4] ; clk      ;
; N/A           ; None        ; -5.404 ns ; dr[0] ; R1[5] ; clk      ;
; N/A           ; None        ; -5.405 ns ; dr[1] ; R3[0] ; clk      ;
; N/A           ; None        ; -5.405 ns ; dr[1] ; R3[1] ; clk      ;
; N/A           ; None        ; -5.405 ns ; dr[1] ; R3[2] ; clk      ;
; N/A           ; None        ; -5.405 ns ; dr[1] ; R3[3] ; clk      ;
; N/A           ; None        ; -5.405 ns ; dr[1] ; R3[4] ; clk      ;
; N/A           ; None        ; -5.405 ns ; dr[1] ; R3[5] ; clk      ;
; N/A           ; None        ; -5.706 ns ; dr[1] ; R1[0] ; clk      ;
; N/A           ; None        ; -5.706 ns ; dr[1] ; R1[1] ; clk      ;
; N/A           ; None        ; -5.706 ns ; dr[1] ; R1[2] ; clk      ;
; N/A           ; None        ; -5.706 ns ; dr[1] ; R1[3] ; clk      ;
; N/A           ; None        ; -5.706 ns ; dr[1] ; R1[4] ; clk      ;
; N/A           ; None        ; -5.706 ns ; dr[1] ; R1[5] ; clk      ;
; N/A           ; None        ; -6.032 ns ; dr[0] ; R0[0] ; clk      ;
; N/A           ; None        ; -6.032 ns ; dr[0] ; R0[1] ; clk      ;
; N/A           ; None        ; -6.032 ns ; dr[0] ; R0[2] ; clk      ;
; N/A           ; None        ; -6.032 ns ; dr[0] ; R0[3] ; clk      ;
; N/A           ; None        ; -6.032 ns ; dr[0] ; R0[4] ; clk      ;
; N/A           ; None        ; -6.032 ns ; dr[0] ; R0[5] ; clk      ;
; N/A           ; None        ; -6.032 ns ; dr[0] ; R0[6] ; clk      ;
; N/A           ; None        ; -6.032 ns ; dr[0] ; R0[7] ; clk      ;
; N/A           ; None        ; -6.057 ns ; dr[0] ; R2[0] ; clk      ;
; N/A           ; None        ; -6.057 ns ; dr[0] ; R2[1] ; clk      ;
; N/A           ; None        ; -6.057 ns ; dr[0] ; R2[2] ; clk      ;
; N/A           ; None        ; -6.057 ns ; dr[0] ; R2[3] ; clk      ;
; N/A           ; None        ; -6.057 ns ; dr[0] ; R2[4] ; clk      ;
; N/A           ; None        ; -6.057 ns ; dr[0] ; R2[5] ; clk      ;
; N/A           ; None        ; -6.057 ns ; dr[0] ; R2[6] ; clk      ;
; N/A           ; None        ; -6.057 ns ; dr[0] ; R2[7] ; clk      ;
; N/A           ; None        ; -6.410 ns ; dr[1] ; R0[0] ; clk      ;
; N/A           ; None        ; -6.410 ns ; dr[1] ; R0[1] ; clk      ;
; N/A           ; None        ; -6.410 ns ; dr[1] ; R0[2] ; clk      ;
; N/A           ; None        ; -6.410 ns ; dr[1] ; R0[3] ; clk      ;
; N/A           ; None        ; -6.410 ns ; dr[1] ; R0[4] ; clk      ;
; N/A           ; None        ; -6.410 ns ; dr[1] ; R0[5] ; clk      ;
; N/A           ; None        ; -6.410 ns ; dr[1] ; R0[6] ; clk      ;
; N/A           ; None        ; -6.410 ns ; dr[1] ; R0[7] ; clk      ;
; N/A           ; None        ; -6.439 ns ; dr[1] ; R2[0] ; clk      ;
; N/A           ; None        ; -6.439 ns ; dr[1] ; R2[1] ; clk      ;
; N/A           ; None        ; -6.439 ns ; dr[1] ; R2[2] ; clk      ;
; N/A           ; None        ; -6.439 ns ; dr[1] ; R2[3] ; clk      ;
; N/A           ; None        ; -6.439 ns ; dr[1] ; R2[4] ; clk      ;
; N/A           ; None        ; -6.439 ns ; dr[1] ; R2[5] ; clk      ;
; N/A           ; None        ; -6.439 ns ; dr[1] ; R2[6] ; clk      ;
; N/A           ; None        ; -6.439 ns ; dr[1] ; R2[7] ; clk      ;
; N/A           ; None        ; -6.535 ns ; we    ; R3[6] ; clk      ;
; N/A           ; None        ; -6.535 ns ; we    ; R3[7] ; clk      ;
; N/A           ; None        ; -6.694 ns ; we    ; R1[6] ; clk      ;
; N/A           ; None        ; -6.694 ns ; we    ; R1[7] ; clk      ;
; N/A           ; None        ; -7.323 ns ; dr[0] ; R3[6] ; clk      ;
; N/A           ; None        ; -7.323 ns ; dr[0] ; R3[7] ; clk      ;
; N/A           ; None        ; -7.467 ns ; dr[0] ; R1[6] ; clk      ;
; N/A           ; None        ; -7.467 ns ; dr[0] ; R1[7] ; clk      ;
; N/A           ; None        ; -7.618 ns ; dr[1] ; R3[6] ; clk      ;
; N/A           ; None        ; -7.618 ns ; dr[1] ; R3[7] ; clk      ;
; N/A           ; None        ; -7.769 ns ; dr[1] ; R1[6] ; clk      ;
; N/A           ; None        ; -7.769 ns ; dr[1] ; R1[7] ; clk      ;
+---------------+-------------+-----------+-------+-------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 05 00:30:24 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off reg_group -c reg_group --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "R1[6]" (data pin = "dr[1]", clock pin = "clk") is 8.035 ns
    Info: + Longest pin to register delay is 11.738 ns
        Info: 1: + IC(0.000 ns) + CELL(0.934 ns) = 0.934 ns; Loc. = PIN_57; Fanout = 16; PIN Node = 'dr[1]'
        Info: 2: + IC(7.272 ns) + CELL(0.370 ns) = 8.576 ns; Loc. = LCCOMB_X24_Y1_N8; Fanout = 8; COMB Node = 'Decoder0~0'
        Info: 3: + IC(2.307 ns) + CELL(0.855 ns) = 11.738 ns; Loc. = LCFF_X10_Y1_N9; Fanout = 2; REG Node = 'R1[6]'
        Info: Total cell delay = 2.159 ns ( 18.39 % )
        Info: Total interconnect delay = 9.579 ns ( 81.61 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.663 ns
        Info: 1: + IC(0.000 ns) + CELL(0.954 ns) = 0.954 ns; Loc. = PIN_41; Fanout = 32; CLK Node = 'clk'
        Info: 2: + IC(2.043 ns) + CELL(0.666 ns) = 3.663 ns; Loc. = LCFF_X10_Y1_N9; Fanout = 2; REG Node = 'R1[6]'
        Info: Total cell delay = 1.620 ns ( 44.23 % )
        Info: Total interconnect delay = 2.043 ns ( 55.77 % )
Info: tco from clock "clk" to destination pin "d[5]" through register "R1[5]" is 14.796 ns
    Info: + Longest clock path from clock "clk" to source register is 4.049 ns
        Info: 1: + IC(0.000 ns) + CELL(0.954 ns) = 0.954 ns; Loc. = PIN_41; Fanout = 32; CLK Node = 'clk'
        Info: 2: + IC(2.429 ns) + CELL(0.666 ns) = 4.049 ns; Loc. = LCFF_X24_Y1_N13; Fanout = 2; REG Node = 'R1[5]'
        Info: Total cell delay = 1.620 ns ( 40.01 % )
        Info: Total interconnect delay = 2.429 ns ( 59.99 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 10.443 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y1_N13; Fanout = 2; REG Node = 'R1[5]'
        Info: 2: + IC(1.615 ns) + CELL(0.651 ns) = 2.266 ns; Loc. = LCCOMB_X19_Y1_N14; Fanout = 1; COMB Node = 'Mux10~0'
        Info: 3: + IC(1.338 ns) + CELL(0.206 ns) = 3.810 ns; Loc. = LCCOMB_X24_Y1_N22; Fanout = 1; COMB Node = 'Mux10~1'
        Info: 4: + IC(3.387 ns) + CELL(3.246 ns) = 10.443 ns; Loc. = PIN_44; Fanout = 0; PIN Node = 'd[5]'
        Info: Total cell delay = 4.103 ns ( 39.29 % )
        Info: Total interconnect delay = 6.340 ns ( 60.71 % )
Info: Longest tpd from source pin "sr[1]" to destination pin "s[6]" is 17.196 ns
    Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_100; Fanout = 12; PIN Node = 'sr[1]'
    Info: 2: + IC(7.638 ns) + CELL(0.651 ns) = 9.234 ns; Loc. = LCCOMB_X19_Y1_N16; Fanout = 1; COMB Node = 'Mux1~0'
    Info: 3: + IC(1.780 ns) + CELL(0.651 ns) = 11.665 ns; Loc. = LCCOMB_X10_Y1_N8; Fanout = 1; COMB Node = 'Mux1~1'
    Info: 4: + IC(2.455 ns) + CELL(3.076 ns) = 17.196 ns; Loc. = PIN_74; Fanout = 0; PIN Node = 's[6]'
    Info: Total cell delay = 5.323 ns ( 30.95 % )
    Info: Total interconnect delay = 11.873 ns ( 69.05 % )
Info: th for register "R1[4]" (data pin = "i[4]", clock pin = "clk") is -2.790 ns
    Info: + Longest clock path from clock "clk" to destination register is 4.049 ns
        Info: 1: + IC(0.000 ns) + CELL(0.954 ns) = 0.954 ns; Loc. = PIN_41; Fanout = 32; CLK Node = 'clk'
        Info: 2: + IC(2.429 ns) + CELL(0.666 ns) = 4.049 ns; Loc. = LCFF_X24_Y1_N1; Fanout = 2; REG Node = 'R1[4]'
        Info: Total cell delay = 1.620 ns ( 40.01 % )
        Info: Total interconnect delay = 2.429 ns ( 59.99 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 7.145 ns
        Info: 1: + IC(0.000 ns) + CELL(0.934 ns) = 0.934 ns; Loc. = PIN_67; Fanout = 4; PIN Node = 'i[4]'
        Info: 2: + IC(5.751 ns) + CELL(0.460 ns) = 7.145 ns; Loc. = LCFF_X24_Y1_N1; Fanout = 2; REG Node = 'R1[4]'
        Info: Total cell delay = 1.394 ns ( 19.51 % )
        Info: Total interconnect delay = 5.751 ns ( 80.49 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 196 megabytes
    Info: Processing ended: Thu Dec 05 00:30:25 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


