module sipo_test;
reg din, clk, reset;
wire [3:0]dout;
sipo g1(din, clk, reset, dout);
initial
begin
#0	reset = 1'b1;	din = 1'b1; clk =1'b0;
#5	reset = 1'b0;
#10	din = 1'b0;
#10	din = 1'b1;
#10	din = 1'b0;
#10	din = 1'b0;
#10	din = 1'b1;
#10	din = 1'b1;
#10	din = 1'b0;
end
always
#2 clk = ~clk;
initial
$monitor($time,"din = %b, clk = %b, reset = %b, dout = %b",din, clk, reset, dout);
initial
#120	$stop;
endmodule
