Precisamos de:
 - Tres processadores que executam apenas operacoes de read e write.
 - Tres caches L1 com duas posições de memória cada, uma para cada processador.
 - Uma memória compartilhada para todas as CPU's, com oito posições (para ser mapeada com 3 bits).
 - Um barramento para ouvir e enviar os dados necessários.
 - Simular todas as transições possíveis, como na parte 1.
Decisões:
 - 10 bits de instr: XXYYZZZWWW, sendo: XX - processador; YY - instrução:00:nada;01:read;10:write; ZZZ - tag (para mapear as 8 posições de memória); WWW - dado a ser escrito, no caso de instrução write; 
 - O bus tem 10 bits: XXYYZZZWWW, sendo XX - mensagem BUS; YY - mensagem MEM; ZZZ - tag; WWW - valores.
 - A cache tem  bits: XXYYYZZZ, sendo XX - estado; YYY - tag; ZZZ - dado.


OBS:
 - a maquina de estados foi alterada, de forma que o sinal write back + abort mem access ficou sendo o sinal 01.