# UART_Verilog_Project
Verilog HDL을 이용한 UART 송수신 및 루프백 설계
