<!--
::METADATA::
type: theory
topic_id: dd-03-compuertas-logicas
file_id: teoria-compuertas-logicas
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 1
tags: [compuertas, AND, OR, NOT, NAND, NOR, XOR, TTL, CMOS]
search_keywords: "compuertas lÃ³gicas, AND, OR, NOT, NAND, NOR, TTL, CMOS, circuito integrado"
-->

> ğŸ  **NavegaciÃ³n:** [â† Volver al Ãndice](../01-03-Intro.md) | [MÃ©todos â†’](../methods/DD-03-Metodos-Analisis.md)

---

# Compuertas LÃ³gicas

## 1. IntroducciÃ³n

Las **compuertas lÃ³gicas** son los bloques fundamentales de construcciÃ³n de todos los circuitos digitales. Son dispositivos electrÃ³nicos que implementan funciones booleanas bÃ¡sicas.

---

## 2. Compuertas BÃ¡sicas

### 2.1 Compuerta NOT (Inversor)

**FunciÃ³n:** $Y = \overline{A}$

**SÃ­mbolo:**
```
      â”Œâ”€â”€â”€â”
A â”€â”€â”€â”€â”¤   â”œâ—‹â”€â”€â”€â”€ Y
      â””â”€â”€â”€â”˜
```

**Tabla de Verdad:**

| A | Y |
|---|---|
| 0 | 1 |
| 1 | 0 |

**CaracterÃ­sticas:**
- 1 entrada, 1 salida
- CI tÃ­pico: 74LS04 (6 inversores)

---

### 2.2 Compuerta AND

**FunciÃ³n:** $Y = A \cdot B$

**SÃ­mbolo:**
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â”
      â”‚   â”‚
      â”‚   â”œâ”€â”€â”€â”€ Y
      â”‚   â”‚
B â”€â”€â”€â”€â”´â”€â”€â”€â”˜
```

**Tabla de Verdad:**

| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

**CaracterÃ­sticas:**
- Salida es 1 solo si TODAS las entradas son 1
- CI tÃ­pico: 74LS08 (4 AND de 2 entradas)
- TambiÃ©n disponible: 74LS11 (3 AND de 3 entradas)

---

### 2.3 Compuerta OR

**FunciÃ³n:** $Y = A + B$

**SÃ­mbolo:**
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â•²
      â”‚    â•²
      â”‚     â•²â”€â”€â”€â”€ Y
      â”‚    â•±
B â”€â”€â”€â”€â”´â”€â”€â”€â•±
```

**Tabla de Verdad:**

| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

**CaracterÃ­sticas:**
- Salida es 1 si AL MENOS una entrada es 1
- CI tÃ­pico: 74LS32 (4 OR de 2 entradas)

---

## 3. Compuertas Universales

### 3.1 Compuerta NAND

**FunciÃ³n:** $Y = \overline{A \cdot B}$

**SÃ­mbolo:**
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â”
      â”‚   â”‚
      â”‚   â”œâ—‹â”€â”€â”€â”€ Y
      â”‚   â”‚
B â”€â”€â”€â”€â”´â”€â”€â”€â”˜
```

**Tabla de Verdad:**

| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

**CaracterÃ­sticas:**
- **Compuerta Universal:** Puede implementar cualquier funciÃ³n lÃ³gica
- CI tÃ­pico: 74LS00 (4 NAND de 2 entradas)
- TambiÃ©n: 74LS10 (3 NAND de 3 entradas), 74LS20 (2 NAND de 4 entradas)

**Equivalencias con NAND:**
```
NOT:  Y = A NAND A
AND:  Y = (A NAND B) NAND (A NAND B)
OR:   Y = (A NAND A) NAND (B NAND B)
```

---

### 3.2 Compuerta NOR

**FunciÃ³n:** $Y = \overline{A + B}$

**SÃ­mbolo:**
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â•²
      â”‚    â•²
      â”‚     â•²â—‹â”€â”€â”€â”€ Y
      â”‚    â•±
B â”€â”€â”€â”€â”´â”€â”€â”€â•±
```

**Tabla de Verdad:**

| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |

**CaracterÃ­sticas:**
- **Compuerta Universal:** Puede implementar cualquier funciÃ³n lÃ³gica
- CI tÃ­pico: 74LS02 (4 NOR de 2 entradas)

**Equivalencias con NOR:**
```
NOT:  Y = A NOR A
OR:   Y = (A NOR B) NOR (A NOR B)
AND:  Y = (A NOR A) NOR (B NOR B)
```

---

## 4. Compuertas Especiales

### 4.1 Compuerta XOR (OR Exclusivo)

**FunciÃ³n:** $Y = A \oplus B = A\overline{B} + \overline{A}B$

**SÃ­mbolo:**
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â•²â•²
      â”‚    â•²â•²
      â”‚     â•²â•²â”€â”€â”€â”€ Y
      â”‚    â•±â•±
B â”€â”€â”€â”€â”´â”€â”€â”€â•±â•±
```

**Tabla de Verdad:**

| A | B | Y |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

**CaracterÃ­sticas:**
- Salida es 1 cuando las entradas son DIFERENTES
- Ãštil para: comparadores, sumadores, detectores de paridad
- CI tÃ­pico: 74LS86 (4 XOR de 2 entradas)

---

### 4.2 Compuerta XNOR (Equivalencia)

**FunciÃ³n:** $Y = A \odot B = AB + \overline{A}\overline{B}$

**SÃ­mbolo:**
```
A â”€â”€â”€â”€â”¬â”€â”€â”€â•²â•²
      â”‚    â•²â•²
      â”‚     â•²â•²â—‹â”€â”€â”€â”€ Y
      â”‚    â•±â•±
B â”€â”€â”€â”€â”´â”€â”€â”€â•±â•±
```

**Tabla de Verdad:**

| A | B | Y |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

**CaracterÃ­sticas:**
- Salida es 1 cuando las entradas son IGUALES
- Ãštil para: comparadores de igualdad
- CI tÃ­pico: 74LS266 (4 XNOR de 2 entradas)

---

## 5. Buffer y Tri-State

### 5.1 Buffer

**FunciÃ³n:** $Y = A$

**SÃ­mbolo:**
```
      â”Œâ”€â”€â”€â”
A â”€â”€â”€â”€â”¤   â”œâ”€â”€â”€â”€ Y
      â””â”€â”€â”€â”˜
```

**Uso:**
- AmplificaciÃ³n de seÃ±al
- RegeneraciÃ³n de niveles lÃ³gicos
- Aislamiento de etapas
- CI tÃ­pico: 74LS244 (8 buffers)

### 5.2 Buffer Tri-State

**FunciÃ³n:** $Y = A$ cuando $EN = 1$, alta impedancia cuando $EN = 0$

**SÃ­mbolo:**
```
       EN
        â”‚
      â”Œâ”€â”´â”€â”
A â”€â”€â”€â”€â”¤   â”œâ”€â”€â”€â”€ Y
      â””â”€â”€â”€â”˜
```

**Estados:**

| EN | A | Y |
|----|---|---|
| 0 | X | Z (alta impedancia) |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

**Uso:**
- ConexiÃ³n a buses compartidos
- CI tÃ­pico: 74LS244, 74LS245

---

## 6. Familias LÃ³gicas

### 6.1 TTL (Transistor-Transistor Logic)

| Subfamilia | Prefijo | Velocidad | Consumo |
|------------|---------|-----------|---------|
| EstÃ¡ndar | 74xx | Media | Alto |
| Low Power | 74Lxx | Baja | Bajo |
| Schottky | 74Sxx | Alta | Alto |
| Low Power Schottky | 74LSxx | Media-Alta | Medio |
| Advanced Low Power Schottky | 74ALSxx | Alta | Bajo |
| Fast | 74Fxx | Muy Alta | Medio |

**Niveles LÃ³gicos TTL:**
| ParÃ¡metro | MÃ­n | MÃ¡x |
|-----------|-----|-----|
| $V_{IH}$ (entrada alta) | 2.0V | 5.0V |
| $V_{IL}$ (entrada baja) | 0V | 0.8V |
| $V_{OH}$ (salida alta) | 2.4V | - |
| $V_{OL}$ (salida baja) | - | 0.4V |

### 6.2 CMOS (Complementary Metal-Oxide Semiconductor)

| Subfamilia | Prefijo | CaracterÃ­sticas |
|------------|---------|-----------------|
| Serie 4000 | CD4xxx | Bajo consumo, lento |
| HC | 74HCxx | Alta velocidad CMOS |
| HCT | 74HCTxx | Compatible TTL |
| AC | 74ACxx | Avanzado CMOS |
| ACT | 74ACTxx | Avanzado compatible TTL |

**Niveles LÃ³gicos CMOS (5V):**
| ParÃ¡metro | MÃ­n | MÃ¡x |
|-----------|-----|-----|
| $V_{IH}$ | 3.5V | 5.0V |
| $V_{IL}$ | 0V | 1.5V |
| $V_{OH}$ | 4.9V | - |
| $V_{OL}$ | - | 0.1V |

---

## 7. ParÃ¡metros Importantes

### 7.1 Tiempos de PropagaciÃ³n

- **$t_{pLH}$:** Retardo de bajo a alto
- **$t_{pHL}$:** Retardo de alto a bajo
- **$t_p$:** Promedio de ambos

### 7.2 Fan-Out

NÃºmero mÃ¡ximo de entradas que puede manejar una salida.

**CÃ¡lculo:**
$$\text{Fan-out} = \min\left(\frac{I_{OH}}{I_{IH}}, \frac{I_{OL}}{I_{IL}}\right)$$

### 7.3 Fan-In

NÃºmero de entradas de una compuerta. Afecta la carga sobre la etapa anterior.

### 7.4 Margen de Ruido

$$NM_H = V_{OH(min)} - V_{IH(min)}$$
$$NM_L = V_{IL(max)} - V_{OL(max)}$$

---

## 8. Circuitos Integrados Comunes

| CI | FunciÃ³n | Contenido |
|----|---------|-----------|
| 74LS00 | NAND | 4 Ã— 2 entradas |
| 74LS02 | NOR | 4 Ã— 2 entradas |
| 74LS04 | NOT | 6 inversores |
| 74LS08 | AND | 4 Ã— 2 entradas |
| 74LS10 | NAND | 3 Ã— 3 entradas |
| 74LS11 | AND | 3 Ã— 3 entradas |
| 74LS20 | NAND | 2 Ã— 4 entradas |
| 74LS21 | AND | 2 Ã— 4 entradas |
| 74LS27 | NOR | 3 Ã— 3 entradas |
| 74LS30 | NAND | 1 Ã— 8 entradas |
| 74LS32 | OR | 4 Ã— 2 entradas |
| 74LS86 | XOR | 4 Ã— 2 entradas |

---

## 9. Consideraciones PrÃ¡cticas

### 9.1 Entradas No Utilizadas

- **TTL:** Dejar flotantes actÃºa como "1" (no recomendado)
- **CMOS:** **NUNCA** dejar flotantes (riesgo de daÃ±o)
- **SoluciÃ³n:** Conectar a VCC o GND segÃºn funciÃ³n

### 9.2 Desacoplamiento

- Usar capacitores de 0.1ÂµF entre VCC y GND
- Uno por cada CI, lo mÃ¡s cerca posible

### 9.3 Compatibilidad TTL-CMOS

| De | A | SoluciÃ³n |
|----|---|----------|
| TTL | CMOS | Pull-up 4.7kÎ© |
| CMOS | TTL | Directa (verificar fan-out) |

---

## Referencias

- Texas Instruments. TTL Logic Data Book.
- Tocci, R. J. (2017). *Digital Systems*. Pearson.

---

<!-- IA_CONTEXT
NIVEL: BÃ¡sico (1/3)
PREREQUISITOS: 01-02 Ãlgebra Booleana
CONEXIONES: Base para circuitos combinacionales y secuenciales
ERRORES_COMUNES: Entradas CMOS flotantes, incompatibilidad de familias
-->
