Fitter report for MIPS_RISK_PipelinedProcessor
Wed Apr 03 01:49:12 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |top_level|lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ALTSYNCRAM
 25. |top_level|lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ALTSYNCRAM
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 03 01:49:12 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; MIPS_RISK_PipelinedProcessor               ;
; Top-level Entity Name              ; top_level                                  ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 315 / 21,280 ( 1 % )                       ;
;     Total combinational functions  ; 297 / 21,280 ( 1 % )                       ;
;     Dedicated logic registers      ; 144 / 21,280 ( < 1 % )                     ;
; Total registers                    ; 144                                        ;
; Total pins                         ; 94 / 167 ( 56 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 10,240 / 774,144 ( 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; REG_write_outp    ; Incomplete set of assignments ;
; write_data[7]     ; Incomplete set of assignments ;
; write_data[6]     ; Incomplete set of assignments ;
; write_data[5]     ; Incomplete set of assignments ;
; write_data[4]     ; Incomplete set of assignments ;
; write_data[3]     ; Incomplete set of assignments ;
; write_data[2]     ; Incomplete set of assignments ;
; write_data[1]     ; Incomplete set of assignments ;
; write_data[0]     ; Incomplete set of assignments ;
; rd2[7]            ; Incomplete set of assignments ;
; rd2[6]            ; Incomplete set of assignments ;
; rd2[5]            ; Incomplete set of assignments ;
; rd2[4]            ; Incomplete set of assignments ;
; rd2[3]            ; Incomplete set of assignments ;
; rd2[2]            ; Incomplete set of assignments ;
; rd2[1]            ; Incomplete set of assignments ;
; rd2[0]            ; Incomplete set of assignments ;
; branch_offset[31] ; Incomplete set of assignments ;
; branch_offset[30] ; Incomplete set of assignments ;
; branch_offset[29] ; Incomplete set of assignments ;
; branch_offset[28] ; Incomplete set of assignments ;
; branch_offset[27] ; Incomplete set of assignments ;
; branch_offset[26] ; Incomplete set of assignments ;
; branch_offset[25] ; Incomplete set of assignments ;
; branch_offset[24] ; Incomplete set of assignments ;
; branch_offset[23] ; Incomplete set of assignments ;
; branch_offset[22] ; Incomplete set of assignments ;
; branch_offset[21] ; Incomplete set of assignments ;
; branch_offset[20] ; Incomplete set of assignments ;
; branch_offset[19] ; Incomplete set of assignments ;
; branch_offset[18] ; Incomplete set of assignments ;
; branch_offset[17] ; Incomplete set of assignments ;
; branch_offset[16] ; Incomplete set of assignments ;
; branch_offset[15] ; Incomplete set of assignments ;
; branch_offset[14] ; Incomplete set of assignments ;
; branch_offset[13] ; Incomplete set of assignments ;
; branch_offset[12] ; Incomplete set of assignments ;
; branch_offset[11] ; Incomplete set of assignments ;
; branch_offset[10] ; Incomplete set of assignments ;
; branch_offset[9]  ; Incomplete set of assignments ;
; branch_offset[8]  ; Incomplete set of assignments ;
; branch_offset[7]  ; Incomplete set of assignments ;
; branch_offset[6]  ; Incomplete set of assignments ;
; branch_offset[5]  ; Incomplete set of assignments ;
; branch_offset[4]  ; Incomplete set of assignments ;
; branch_offset[3]  ; Incomplete set of assignments ;
; branch_offset[2]  ; Incomplete set of assignments ;
; branch_offset[1]  ; Incomplete set of assignments ;
; branch_offset[0]  ; Incomplete set of assignments ;
; IMEM_out[31]      ; Incomplete set of assignments ;
; IMEM_out[30]      ; Incomplete set of assignments ;
; IMEM_out[29]      ; Incomplete set of assignments ;
; IMEM_out[28]      ; Incomplete set of assignments ;
; IMEM_out[27]      ; Incomplete set of assignments ;
; IMEM_out[26]      ; Incomplete set of assignments ;
; IMEM_out[25]      ; Incomplete set of assignments ;
; IMEM_out[24]      ; Incomplete set of assignments ;
; IMEM_out[23]      ; Incomplete set of assignments ;
; IMEM_out[22]      ; Incomplete set of assignments ;
; IMEM_out[21]      ; Incomplete set of assignments ;
; IMEM_out[20]      ; Incomplete set of assignments ;
; IMEM_out[19]      ; Incomplete set of assignments ;
; IMEM_out[18]      ; Incomplete set of assignments ;
; IMEM_out[17]      ; Incomplete set of assignments ;
; IMEM_out[16]      ; Incomplete set of assignments ;
; IMEM_out[15]      ; Incomplete set of assignments ;
; IMEM_out[14]      ; Incomplete set of assignments ;
; IMEM_out[13]      ; Incomplete set of assignments ;
; IMEM_out[12]      ; Incomplete set of assignments ;
; IMEM_out[11]      ; Incomplete set of assignments ;
; IMEM_out[10]      ; Incomplete set of assignments ;
; IMEM_out[9]       ; Incomplete set of assignments ;
; IMEM_out[8]       ; Incomplete set of assignments ;
; IMEM_out[7]       ; Incomplete set of assignments ;
; IMEM_out[6]       ; Incomplete set of assignments ;
; IMEM_out[5]       ; Incomplete set of assignments ;
; IMEM_out[4]       ; Incomplete set of assignments ;
; IMEM_out[3]       ; Incomplete set of assignments ;
; IMEM_out[2]       ; Incomplete set of assignments ;
; IMEM_out[1]       ; Incomplete set of assignments ;
; IMEM_out[0]       ; Incomplete set of assignments ;
; output_sys[7]     ; Incomplete set of assignments ;
; output_sys[6]     ; Incomplete set of assignments ;
; output_sys[5]     ; Incomplete set of assignments ;
; output_sys[4]     ; Incomplete set of assignments ;
; output_sys[3]     ; Incomplete set of assignments ;
; output_sys[2]     ; Incomplete set of assignments ;
; output_sys[1]     ; Incomplete set of assignments ;
; output_sys[0]     ; Incomplete set of assignments ;
; clk               ; Incomplete set of assignments ;
; global_reset      ; Incomplete set of assignments ;
; output_sel[1]     ; Incomplete set of assignments ;
; output_sel[0]     ; Incomplete set of assignments ;
; output_sel[2]     ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 682 ) ; 0.00 % ( 0 / 682 )         ; 0.00 % ( 0 / 682 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 682 ) ; 0.00 % ( 0 / 682 )         ; 0.00 % ( 0 / 682 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 672 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Wring/Documents/_uOttawa/2024Winter/CEG3156/Labs/Lab3/output_files/MIPS_RISK_PipelinedProcessor.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 315 / 21,280 ( 1 % )     ;
;     -- Combinational with no register       ; 171                      ;
;     -- Register only                        ; 18                       ;
;     -- Combinational with a register        ; 126                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 172                      ;
;     -- 3 input functions                    ; 120                      ;
;     -- <=2 input functions                  ; 5                        ;
;     -- Register only                        ; 18                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 297                      ;
;     -- arithmetic mode                      ; 0                        ;
;                                             ;                          ;
; Total registers*                            ; 144 / 22,031 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 144 / 21,280 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 24 / 1,330 ( 2 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 94 / 167 ( 56 % )        ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )           ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )           ;
;                                             ;                          ;
; Global signals                              ; 2                        ;
; M9Ks                                        ; 2 / 84 ( 2 % )           ;
; Total block memory bits                     ; 10,240 / 774,144 ( 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 774,144 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 2 / 20 ( 10 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )            ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )            ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )            ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 4%             ;
; Maximum fan-out                             ; 185                      ;
; Highest non-global fan-out                  ; 22                       ;
; Total fan-out                               ; 1650                     ;
; Average fan-out                             ; 2.52                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 315 / 21280 ( 1 % )   ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 171                   ; 0                              ;
;     -- Register only                        ; 18                    ; 0                              ;
;     -- Combinational with a register        ; 126                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 172                   ; 0                              ;
;     -- 3 input functions                    ; 120                   ; 0                              ;
;     -- <=2 input functions                  ; 5                     ; 0                              ;
;     -- Register only                        ; 18                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 297                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 144                   ; 0                              ;
;     -- Dedicated logic registers            ; 144 / 21280 ( < 1 % ) ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 24 / 1330 ( 2 % )     ; 0 / 1330 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 94                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )        ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 10240                 ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M9K                                         ; 2 / 84 ( 2 % )        ; 0 / 84 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1714                  ; 5                              ;
;     -- Registered Connections               ; 300                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 0                              ;
;     -- Output Ports                         ; 89                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk           ; M10   ; 3A       ; 27           ; 0            ; 14           ; 146                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; global_reset  ; M9    ; 3A       ; 27           ; 0            ; 21           ; 144                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; output_sel[0] ; D14   ; 7        ; 43           ; 41           ; 7            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; output_sel[1] ; C13   ; 7        ; 36           ; 41           ; 7            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; output_sel[2] ; P13   ; 4        ; 38           ; 0            ; 0            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; IMEM_out[0]       ; C17   ; 7        ; 48           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[10]      ; M17   ; 5        ; 52           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[11]      ; A8    ; 8        ; 16           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[12]      ; B18   ; 7        ; 50           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[13]      ; N17   ; 5        ; 52           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[14]      ; A17   ; 7        ; 46           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[15]      ; U13   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[16]      ; F16   ; 6        ; 52           ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[17]      ; D13   ; 7        ; 41           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[18]      ; A14   ; 7        ; 34           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[19]      ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[1]       ; T14   ; 4        ; 41           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[20]      ; G17   ; 6        ; 52           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[21]      ; D18   ; 6        ; 52           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[22]      ; B15   ; 7        ; 41           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[23]      ; D17   ; 6        ; 52           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[24]      ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[25]      ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[26]      ; A16   ; 7        ; 38           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[27]      ; E18   ; 6        ; 52           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[28]      ; T13   ; 4        ; 41           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[29]      ; P12   ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[2]       ; F17   ; 6        ; 52           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[30]      ; G16   ; 6        ; 52           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[31]      ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[3]       ; K16   ; 5        ; 52           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[4]       ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[5]       ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[6]       ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[7]       ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[8]       ; V16   ; 4        ; 43           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IMEM_out[9]       ; C8    ; 8        ; 14           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; REG_write_outp    ; B13   ; 7        ; 31           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[0]  ; C16   ; 7        ; 48           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[10] ; L15   ; 5        ; 52           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[11] ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[12] ; D15   ; 7        ; 46           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[13] ; M16   ; 5        ; 52           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[14] ; D16   ; 7        ; 46           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[15] ; B7    ; 8        ; 12           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[16] ; R16   ; 5        ; 52           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[17] ; U10   ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[18] ; C18   ; 7        ; 50           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[19] ; R18   ; 5        ; 52           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[1]  ; U15   ; 4        ; 41           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[20] ; N15   ; 5        ; 52           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[21] ; A7    ; 8        ; 12           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[22] ; R9    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[23] ; U12   ; 4        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[24] ; M7    ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[25] ; N16   ; 5        ; 52           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[26] ; T8    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[27] ; L16   ; 5        ; 52           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[28] ; P16   ; 5        ; 52           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[29] ; T16   ; 4        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[2]  ; G18   ; 6        ; 52           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[30] ; D7    ; 8        ; 10           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[31] ; U18   ; 4        ; 46           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[3]  ; N18   ; 5        ; 52           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[4]  ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[5]  ; J17   ; 6        ; 52           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[6]  ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[7]  ; D9    ; 8        ; 18           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[8]  ; V17   ; 4        ; 43           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch_offset[9]  ; D8    ; 8        ; 14           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_sys[0]     ; D10   ; 7        ; 29           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_sys[1]     ; V14   ; 4        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_sys[2]     ; K15   ; 5        ; 52           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_sys[3]     ; A15   ; 7        ; 34           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_sys[4]     ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_sys[5]     ; D12   ; 7        ; 31           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_sys[6]     ; U16   ; 4        ; 41           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output_sys[7]     ; C12   ; 7        ; 36           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd2[0]            ; D11   ; 7        ; 31           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd2[1]            ; R12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd2[2]            ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd2[3]            ; F18   ; 6        ; 52           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd2[4]            ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd2[5]            ; V15   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd2[6]            ; G15   ; 6        ; 52           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; rd2[7]            ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_data[0]     ; R13   ; 4        ; 36           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_data[1]     ; E15   ; 6        ; 52           ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_data[2]     ; R11   ; 4        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_data[3]     ; E16   ; 6        ; 52           ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_data[4]     ; B16   ; 7        ; 38           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_data[5]     ; C15   ; 7        ; 41           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_data[6]     ; F15   ; 6        ; 52           ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; write_data[7]     ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name             ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE            ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS              ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO     ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE   ; Use as regular IO        ; branch_offset[2] ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn ; Use as regular IO        ; IMEM_out[27]     ; Dual Purpose Pin          ;
; A4       ; DATA0                ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                 ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                 ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG              ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                  ; -                        ; -                ; Dedicated Programming Pin ;
+----------+----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 5 / 26 ( 19 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 18 / 28 ( 64 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 14 / 20 ( 70 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 26 / 28 ( 93 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 14 / 23 ( 61 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; branch_offset[21]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 153        ; 8        ; IMEM_out[11]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; branch_offset[11]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; branch_offset[6]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; write_data[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; IMEM_out[18]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; output_sys[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; IMEM_out[26]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; IMEM_out[14]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; IMEM_out[24]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; branch_offset[15]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; IMEM_out[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; branch_offset[4]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; REG_write_outp                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; IMEM_out[22]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; write_data[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; IMEM_out[12]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; IMEM_out[9]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; IMEM_out[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; rd2[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; IMEM_out[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; output_sys[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; output_sel[1]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; IMEM_out[25]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; write_data[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; branch_offset[0]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; IMEM_out[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; branch_offset[18]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; branch_offset[30]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 155        ; 8        ; branch_offset[9]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 152        ; 8        ; branch_offset[7]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; output_sys[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; rd2[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; output_sys[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; IMEM_out[17]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; output_sel[0]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; branch_offset[12]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; branch_offset[14]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; IMEM_out[23]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; IMEM_out[21]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; rd2[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; IMEM_out[19]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; write_data[1]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; write_data[3]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; IMEM_out[27]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; write_data[6]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; IMEM_out[16]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; IMEM_out[2]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; rd2[3]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; rd2[6]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; IMEM_out[30]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; IMEM_out[20]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; branch_offset[2]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; IMEM_out[31]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; IMEM_out[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; branch_offset[5]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; output_sys[2]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; IMEM_out[3]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; branch_offset[10]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 85         ; 5        ; branch_offset[27]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; branch_offset[24]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; global_reset                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 48         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; branch_offset[13]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; IMEM_out[10]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; output_sys[4]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; branch_offset[20]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 78         ; 5        ; branch_offset[25]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 90         ; 5        ; IMEM_out[13]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; branch_offset[3]                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; IMEM_out[29]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 62         ; 4        ; output_sel[2]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; branch_offset[28]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; branch_offset[22]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 53         ; 4        ; write_data[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; rd2[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; write_data[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; branch_offset[16]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; branch_offset[19]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; branch_offset[26]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 54         ; 4        ; rd2[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; IMEM_out[28]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 64         ; 4        ; IMEM_out[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; branch_offset[29]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; branch_offset[17]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; branch_offset[23]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; IMEM_out[15]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; branch_offset[1]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 66         ; 4        ; output_sys[6]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; branch_offset[31]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 49         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 50         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 57         ; 4        ; output_sys[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 58         ; 4        ; rd2[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; IMEM_out[8]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 68         ; 4        ; branch_offset[8]                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                ; Library Name ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_level                                              ; 315 (0)     ; 144 (0)                   ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0         ; 94   ; 0            ; 171 (0)      ; 18 (0)            ; 126 (0)          ; |top_level                                                                                                                                         ; work         ;
;    |EX_ALU:inst5|                                       ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 8 (0)            ; |top_level|EX_ALU:inst5                                                                                                                            ; work         ;
;       |ALUControlUnit:ALU_Ctrl_asa|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |top_level|EX_ALU:inst5|ALUControlUnit:ALU_Ctrl_asa                                                                                                ; work         ;
;       |ALU_Simple:ALU|                                  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 5 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU                                                                                                             ; work         ;
;          |AU_Simple:AU|                                 ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 4 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU                                                                                                ; work         ;
;             |nBit_cla4_adder:decode|                    ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 4 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode                                                                         ; work         ;
;                |cla4_adder:\loop0:0:cla4_adder_inst|    ; 15 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (8)       ; 0 (0)             ; 3 (2)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst                                     ; work         ;
;                   |half_adder:\loop0:0:half_adder_inst| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|half_adder:\loop0:0:half_adder_inst ; work         ;
;                   |half_adder:\loop0:1:half_adder_inst| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|half_adder:\loop0:1:half_adder_inst ; work         ;
;                   |half_adder:\loop0:2:half_adder_inst| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|half_adder:\loop0:2:half_adder_inst ; work         ;
;                |cla4_adder:\loop0:1:cla4_adder_inst|    ; 12 (8)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (8)       ; 0 (0)             ; 1 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst                                     ; work         ;
;                   |half_adder:\loop0:0:half_adder_inst| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|half_adder:\loop0:0:half_adder_inst ; work         ;
;                   |half_adder:\loop0:1:half_adder_inst| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|half_adder:\loop0:1:half_adder_inst ; work         ;
;                   |half_adder:\loop0:2:half_adder_inst| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|half_adder:\loop0:2:half_adder_inst ; work         ;
;          |nBit_mux2:mux2|                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 1 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2                                                                                              ; work         ;
;             |nBit_tristate_buffer:tsb0|                 ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 1 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0                                                                    ; work         ;
;                |tristate_buffer:\loop0:0:tsb|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb                                       ; work         ;
;                |tristate_buffer:\loop0:1:tsb|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb                                       ; work         ;
;                |tristate_buffer:\loop0:2:tsb|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb                                       ; work         ;
;                |tristate_buffer:\loop0:3:tsb|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:3:tsb                                       ; work         ;
;                |tristate_buffer:\loop0:4:tsb|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:4:tsb                                       ; work         ;
;                |tristate_buffer:\loop0:5:tsb|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:5:tsb                                       ; work         ;
;                |tristate_buffer:\loop0:6:tsb|           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:6:tsb                                       ; work         ;
;                |tristate_buffer:\loop0:7:tsb|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_level|EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:7:tsb                                       ; work         ;
;       |nBit_mux2:ALU_mux|                               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux                                                                                                          ; work         ;
;          |nBit_tristate_buffer:tsb0|                    ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0                                                                                ; work         ;
;             |tristate_buffer:\loop0:0:tsb|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb                                                   ; work         ;
;             |tristate_buffer:\loop0:1:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb                                                   ; work         ;
;             |tristate_buffer:\loop0:2:tsb|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb                                                   ; work         ;
;             |tristate_buffer:\loop0:3:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:3:tsb                                                   ; work         ;
;             |tristate_buffer:\loop0:4:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:4:tsb                                                   ; work         ;
;             |tristate_buffer:\loop0:5:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:5:tsb                                                   ; work         ;
;             |tristate_buffer:\loop0:6:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:6:tsb                                                   ; work         ;
;             |tristate_buffer:\loop0:7:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:7:tsb                                                   ; work         ;
;    |ID_CTRL_REG:inst6|                                  ; 192 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 64 (0)       ; 11 (0)            ; 117 (0)          ; |top_level|ID_CTRL_REG:inst6                                                                                                                       ; work         ;
;       |MainControlUnit:MainControlUnit_rkjerh|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|MainControlUnit:MainControlUnit_rkjerh                                                                                ; work         ;
;       |nBit_mux2:REG_mux|                               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|nBit_mux2:REG_mux                                                                                                     ; work         ;
;          |nBit_tristate_buffer:tsb0|                    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|nBit_mux2:REG_mux|nBit_tristate_buffer:tsb0                                                                           ; work         ;
;             |tristate_buffer:\loop0:0:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|nBit_mux2:REG_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb                                              ; work         ;
;             |tristate_buffer:\loop0:1:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|nBit_mux2:REG_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb                                              ; work         ;
;             |tristate_buffer:\loop0:2:tsb|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|nBit_mux2:REG_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb                                              ; work         ;
;       |reg_block_r2w1:registers|                        ; 188 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 11 (0)            ; 117 (0)          ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers                                                                                              ; work         ;
;          |nBit_decoder:dec1|                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1                                                                            ; work         ;
;          |nBit_decoder:dec2|                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2                                                                            ; work         ;
;          |nBit_decoder:decode|                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode                                                                          ; work         ;
;          |nBit_reg_en:\loop0:0:reg|                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg                                                                     ; work         ;
;             |d_flipflop_en:\loop0:0:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:1:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:2:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:3:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:4:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:5:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:6:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:7:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;          |nBit_reg_en:\loop0:1:reg|                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg                                                                     ; work         ;
;             |d_flipflop_en:\loop0:0:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:1:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:2:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:3:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:4:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:5:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:6:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:7:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;          |nBit_reg_en:\loop0:2:reg|                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 11 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg                                                                     ; work         ;
;             |d_flipflop_en:\loop0:0:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:1:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:2:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:3:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:4:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:5:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:6:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:7:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;          |nBit_reg_en:\loop0:3:reg|                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg                                                                     ; work         ;
;             |d_flipflop_en:\loop0:0:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:1:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:2:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:3:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:4:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:5:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:6:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:7:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;          |nBit_reg_en:\loop0:4:reg|                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg                                                                     ; work         ;
;             |d_flipflop_en:\loop0:0:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:1:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:2:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:3:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:4:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:5:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:6:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:7:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;          |nBit_reg_en:\loop0:5:reg|                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg                                                                     ; work         ;
;             |d_flipflop_en:\loop0:0:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:1:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:2:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:3:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:4:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:5:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:6:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:7:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;          |nBit_reg_en:\loop0:6:reg|                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 14 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg                                                                     ; work         ;
;             |d_flipflop_en:\loop0:0:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:1:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:2:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:3:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:4:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:5:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:6:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:7:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;          |nBit_reg_en:\loop0:7:reg|                     ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg                                                                     ; work         ;
;             |d_flipflop_en:\loop0:0:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:1:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:2:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:3:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:4:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:5:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:6:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;             |d_flipflop_en:\loop0:7:dff|                ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff                                          ; work         ;
;                |d_latch:master|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master                           ; work         ;
;                |d_latch:slave|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave                            ; work         ;
;                |mux2:mux|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|mux2:mux                                 ; work         ;
;                   |tristate_buffer:tsb0|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0            ; work         ;
;          |nBit_tristate_buffer:\loop1:0:tsb1|           ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 22 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1                                                           ; work         ;
;             |tristate_buffer:\loop0:0:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:0:tsb                              ; work         ;
;             |tristate_buffer:\loop0:1:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:1:tsb                              ; work         ;
;             |tristate_buffer:\loop0:2:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:2:tsb                              ; work         ;
;             |tristate_buffer:\loop0:3:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:3:tsb                              ; work         ;
;             |tristate_buffer:\loop0:4:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:4:tsb                              ; work         ;
;             |tristate_buffer:\loop0:5:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:5:tsb                              ; work         ;
;             |tristate_buffer:\loop0:6:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:6:tsb                              ; work         ;
;             |tristate_buffer:\loop0:7:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:7:tsb                              ; work         ;
;          |nBit_tristate_buffer:\loop2:0:tsb2|           ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 21 (0)           ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2                                                           ; work         ;
;             |tristate_buffer:\loop0:0:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:0:tsb                              ; work         ;
;             |tristate_buffer:\loop0:1:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:1:tsb                              ; work         ;
;             |tristate_buffer:\loop0:2:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:2:tsb                              ; work         ;
;             |tristate_buffer:\loop0:3:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:3:tsb                              ; work         ;
;             |tristate_buffer:\loop0:4:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:4:tsb                              ; work         ;
;             |tristate_buffer:\loop0:5:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:5:tsb                              ; work         ;
;             |tristate_buffer:\loop0:6:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:6:tsb                              ; work         ;
;             |tristate_buffer:\loop0:7:tsb|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top_level|ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:7:tsb                              ; work         ;
;    |IF_PC_inc:inst|                                     ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 5 (0)            ; |top_level|IF_PC_inc:inst                                                                                                                          ; work         ;
;       |nBit_inc1:PC_inc_adder|                          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |top_level|IF_PC_inc:inst|nBit_inc1:PC_inc_adder                                                                                                   ; work         ;
;    |PC_reg:inst1|                                       ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 9 (0)            ; |top_level|PC_reg:inst1                                                                                                                            ; work         ;
;       |nBit_reg:PC_reg|                                 ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 9 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg                                                                                                            ; work         ;
;          |d_flipflop:\loop0:0:dff|                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff                                                                                    ; work         ;
;             |d_latch:master|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:master                                                                     ; work         ;
;             |d_latch:slave|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:slave                                                                      ; work         ;
;          |d_flipflop:\loop0:1:dff|                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:1:dff                                                                                    ; work         ;
;             |d_latch:master|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:1:dff|d_latch:master                                                                     ; work         ;
;             |d_latch:slave|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:1:dff|d_latch:slave                                                                      ; work         ;
;          |d_flipflop:\loop0:2:dff|                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff                                                                                    ; work         ;
;             |d_latch:master|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:master                                                                     ; work         ;
;             |d_latch:slave|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:slave                                                                      ; work         ;
;          |d_flipflop:\loop0:3:dff|                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:3:dff                                                                                    ; work         ;
;             |d_latch:master|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:3:dff|d_latch:master                                                                     ; work         ;
;             |d_latch:slave|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:3:dff|d_latch:slave                                                                      ; work         ;
;          |d_flipflop:\loop0:4:dff|                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:4:dff                                                                                    ; work         ;
;             |d_latch:master|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:4:dff|d_latch:master                                                                     ; work         ;
;             |d_latch:slave|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:4:dff|d_latch:slave                                                                      ; work         ;
;          |d_flipflop:\loop0:5:dff|                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff                                                                                    ; work         ;
;             |d_latch:master|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:master                                                                     ; work         ;
;             |d_latch:slave|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:slave                                                                      ; work         ;
;          |d_flipflop:\loop0:6:dff|                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:6:dff                                                                                    ; work         ;
;             |d_latch:master|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:6:dff|d_latch:master                                                                     ; work         ;
;             |d_latch:slave|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:6:dff|d_latch:slave                                                                      ; work         ;
;          |d_flipflop:\loop0:7:dff|                      ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:7:dff                                                                                    ; work         ;
;             |d_latch:master|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:7:dff|d_latch:master                                                                     ; work         ;
;             |d_latch:slave|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |top_level|PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:7:dff|d_latch:slave                                                                      ; work         ;
;    |bit8_mux_8Bits:inst3|                               ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 3 (0)            ; |top_level|bit8_mux_8Bits:inst3                                                                                                                    ; work         ;
;       |mux_2powMBits:\loop0:0:mux_i|                    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i                                                                                       ; work         ;
;          |tristate_buffer:\loop0:1:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:1:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:3:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:3:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:6:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:6:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:7:tsb|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:7:tsb                                                          ; work         ;
;       |mux_2powMBits:\loop0:1:mux_i|                    ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 1 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i                                                                                       ; work         ;
;          |nBit_decoder:dec|                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec                                                                      ; work         ;
;          |tristate_buffer:\loop0:0:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:0:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:1:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:1:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:5:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:5:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:7:tsb|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:7:tsb                                                          ; work         ;
;       |mux_2powMBits:\loop0:2:mux_i|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i                                                                                       ; work         ;
;          |tristate_buffer:\loop0:5:tsb|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb                                                          ; work         ;
;       |mux_2powMBits:\loop0:3:mux_i|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i                                                                                       ; work         ;
;          |tristate_buffer:\loop0:5:tsb|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb                                                          ; work         ;
;       |mux_2powMBits:\loop0:4:mux_i|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i                                                                                       ; work         ;
;          |tristate_buffer:\loop0:5:tsb|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb                                                          ; work         ;
;       |mux_2powMBits:\loop0:5:mux_i|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i                                                                                       ; work         ;
;          |tristate_buffer:\loop0:1:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:1:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:5:tsb|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:5:tsb                                                          ; work         ;
;       |mux_2powMBits:\loop0:6:mux_i|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i                                                                                       ; work         ;
;          |tristate_buffer:\loop0:1:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:1:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:5:tsb|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:5:tsb                                                          ; work         ;
;       |mux_2powMBits:\loop0:7:mux_i|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i                                                                                       ; work         ;
;          |tristate_buffer:\loop0:1:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:1:tsb                                                          ; work         ;
;          |tristate_buffer:\loop0:5:tsb|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top_level|bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:5:tsb                                                          ; work         ;
;    |lpm_ram_dq:DMEM|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|lpm_ram_dq:DMEM                                                                                                                         ; work         ;
;       |altram:sram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|lpm_ram_dq:DMEM|altram:sram                                                                                                             ; work         ;
;          |altsyncram:ram_block|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block                                                                                        ; work         ;
;             |altsyncram_rc91:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated                                                         ; work         ;
;    |lpm_rom:IMEM|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|lpm_rom:IMEM                                                                                                                            ; work         ;
;       |altrom:srom|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|lpm_rom:IMEM|altrom:srom                                                                                                                ; work         ;
;          |altsyncram:rom_block|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|lpm_rom:IMEM|altrom:srom|altsyncram:rom_block                                                                                           ; work         ;
;             |altsyncram_lrv:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated                                                             ; work         ;
;    |nBit_mux2:inst8|                                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8                                                                                                                         ; work         ;
;       |nBit_tristate_buffer:tsb0|                       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0                                                                                               ; work         ;
;          |tristate_buffer:\loop0:0:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb                                                                  ; work         ;
;          |tristate_buffer:\loop0:1:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb                                                                  ; work         ;
;          |tristate_buffer:\loop0:2:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb                                                                  ; work         ;
;          |tristate_buffer:\loop0:3:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:3:tsb                                                                  ; work         ;
;          |tristate_buffer:\loop0:4:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:4:tsb                                                                  ; work         ;
;          |tristate_buffer:\loop0:5:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:5:tsb                                                                  ; work         ;
;          |tristate_buffer:\loop0:6:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:6:tsb                                                                  ; work         ;
;          |tristate_buffer:\loop0:7:tsb|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_level|nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:7:tsb                                                                  ; work         ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; REG_write_outp    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_data[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_data[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_data[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_data[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_data[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_data[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_data[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; write_data[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd2[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd2[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd2[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd2[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd2[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd2[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd2[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd2[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; branch_offset[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[31]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[30]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[29]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[28]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[27]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[26]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[25]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[24]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[23]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[22]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[21]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[20]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[19]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[18]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IMEM_out[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_sys[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_sys[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_sys[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_sys[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_sys[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_sys[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_sys[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_sys[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; global_reset      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; output_sel[1]     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; output_sel[0]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; output_sel[2]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                             ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                          ;                   ;         ;
; global_reset                                                                                 ;                   ;         ;
; output_sel[1]                                                                                ;                   ;         ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~0           ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~1           ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~2           ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~3           ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~4           ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:5:tsb|outp~2 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~5           ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:7:tsb|outp~2 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:7:tsb|outp~1 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:6:tsb|outp~0 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 1                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:3:tsb|outp~2 ; 1                 ; 6       ;
; output_sel[0]                                                                                ;                   ;         ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~0           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~1           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~2           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~3           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~4           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:5:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~5           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:7:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:7:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:6:tsb|outp~0 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:3:tsb|outp~2 ; 0                 ; 6       ;
; output_sel[2]                                                                                ;                   ;         ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~0           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~1           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~2           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~3           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~4           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:5:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~5           ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:7:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:7:tsb|outp~1 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:6:tsb|outp~0 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:1:tsb|outp~2 ; 0                 ; 6       ;
;      - bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:3:tsb|outp~2 ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+-------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                              ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ID_CTRL_REG:inst6|MainControlUnit:MainControlUnit_rkjerh|MemWrite ; LCCOMB_X34_Y31_N6 ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; clk                                                               ; PIN_M10           ; 146     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; global_reset                                                      ; PIN_M9            ; 144     ; Async. clear ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                    ;
+--------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk          ; PIN_M10  ; 146     ; 80                                   ; Global Clock         ; GCLK17           ; --                        ;
; global_reset ; PIN_M9   ; 144     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+--------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; EX_ALU:inst5|ALUControlUnit:ALU_Ctrl_asa|ALUControlSignal[2]~0                                                                                ; 22      ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[26]                                                           ; 22      ;
; output_sel[2]~input                                                                                                                           ; 20      ;
; output_sel[0]~input                                                                                                                           ; 20      ;
; output_sel[1]~input                                                                                                                           ; 20      ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[15]                                                           ; 18      ;
; EX_ALU:inst5|ALUControlUnit:ALU_Ctrl_asa|ALUControlSignal[1]                                                                                  ; 15      ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[29]                                                           ; 12      ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[28]                                                           ; 11      ;
; nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb|outp~0                                                                 ; 10      ;
; nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb|outp~0                                                                 ; 10      ;
; nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb|outp~0                                                                 ; 10      ;
; nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:3:tsb|outp~0                                                                 ; 10      ;
; nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:4:tsb|outp~0                                                                 ; 10      ;
; nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:5:tsb|outp~0                                                                 ; 10      ;
; nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:6:tsb|outp~0                                                                 ; 10      ;
; nBit_mux2:inst8|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:7:tsb|outp~0                                                                 ; 10      ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[16]                                                           ; 10      ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[17]                                                           ; 10      ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[18]                                                           ; 10      ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[27]                                                           ; 10      ;
; ID_CTRL_REG:inst6|MainControlUnit:MainControlUnit_rkjerh|RegWrite                                                                             ; 9       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[21]                                                           ; 9       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[22]                                                           ; 9       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[23]                                                           ; 9       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode|Equal0~7                                                                       ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode|Equal0~6                                                                       ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode|Equal0~5                                                                       ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode|Equal0~4                                                                       ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode|Equal0~3                                                                       ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode|Equal0~2                                                                       ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode|Equal0~1                                                                       ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:decode|Equal0~0                                                                       ; 8       ;
; ID_CTRL_REG:inst6|nBit_mux2:REG_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb|outp~0                                             ; 8       ;
; ID_CTRL_REG:inst6|nBit_mux2:REG_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb|outp~0                                             ; 8       ;
; ID_CTRL_REG:inst6|nBit_mux2:REG_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb|outp~0                                             ; 8       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~4                                                                   ; 8       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~0                                                                   ; 8       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                                                                        ; 8       ;
; EX_ALU:inst5|ALUControlUnit:ALU_Ctrl_asa|ALUControlSignal[0]~1                                                                                ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1|Equal0~7                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1|Equal0~6                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1|Equal0~5                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1|Equal0~4                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1|Equal0~3                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1|Equal0~2                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1|Equal0~1                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec1|Equal0~0                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2|Equal0~7                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2|Equal0~6                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2|Equal0~5                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2|Equal0~4                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2|Equal0~3                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2|Equal0~2                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2|Equal0~1                                                                         ; 8       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_decoder:dec2|Equal0~0                                                                         ; 8       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~2                                                                   ; 7       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~1                                                                   ; 7       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                                                                        ; 6       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                                                        ; 6       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|WideAnd2~0                                                                                              ; 5       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:0:tsb|outp~4                             ; 5       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:1:tsb|outp~4                             ; 5       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:2:tsb|outp~4                             ; 5       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:4:tsb|outp~4                             ; 5       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:5:tsb|outp~4                             ; 5       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~3                                                                   ; 4       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                                                        ; 4       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                                                        ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:7:tsb|outp~4                             ; 4       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb|outp~1                                                  ; 4       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|half_adder:\loop0:1:half_adder_inst|sum   ; 4       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb|outp~0                                                  ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:1:tsb|outp~4                             ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:3:tsb|outp~4                             ; 4       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb|outp~1                                                  ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:3:tsb|outp~4                             ; 4       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:4:tsb|outp~0                                                  ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:4:tsb|outp~4                             ; 4       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:5:tsb|outp~0                                                  ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:5:tsb|outp~4                             ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:6:tsb|outp~4                             ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:6:tsb|outp~4                             ; 4       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[1]                                                            ; 4       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[2]                                                            ; 4       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[3]                                                            ; 4       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[0]                                                            ; 4       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:0:tsb|outp~5                             ; 3       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:2:tsb|outp~5                             ; 3       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                                                                        ; 3       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                                                                        ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb|outp~0                                      ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb|outp~1                                      ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb|outp~1                                      ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:3:tsb|outp~1                                      ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:4:tsb|outp~1                                      ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:5:tsb|outp~1                                      ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:6:tsb|outp~2                                      ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c_out~3                                   ; 3       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:7:tsb|outp~4                             ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|half_adder:\loop0:2:half_adder_inst|sum   ; 3       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:3:tsb|outp~0                                                  ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|half_adder:\loop0:1:half_adder_inst|sum   ; 3       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|half_adder:\loop0:2:half_adder_inst|sum   ; 3       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:6:tsb|outp~0                                                  ; 3       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[4]                                                            ; 3       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[5]                                                            ; 3       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[6]                                                            ; 3       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[7]                                                            ; 3       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[11]                                                           ; 3       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[12]                                                           ; 3       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[13]                                                           ; 3       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|nBit_decoder:dec|Equal0~5                                                                   ; 2       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|a_inc1[2]                                                                                               ; 2       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|a_inc1[3]                                                                                               ; 2       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|a_inc1[5]                                                                                               ; 2       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|a_inc1[6]                                                                                               ; 2       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|a_inc1[7]                                                                                               ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t                             ; 2       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                                                        ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c_ovfl~0                                  ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:7:tsb|outp~1                                      ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:7:tsb|outp~0                                      ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|sum[3]                                    ; 2       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:7:tsb|outp~0                                                  ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t                              ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|half_adder:\loop0:0:half_adder_inst|c_out ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c_out~2                                   ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c_out~1                                   ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|half_adder:\loop0:0:half_adder_inst|c_out ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c~0                                       ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:0:tsb|outp~3                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:0:tsb|outp~2                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:0:tsb|outp~1                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:0:tsb|outp~0                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t                              ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|half_adder:\loop0:1:half_adder_inst|c_out ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t                              ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c_out~0                                   ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:2:tsb|outp~3                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:2:tsb|outp~2                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:2:tsb|outp~1                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:2:tsb|outp~0                             ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t                              ; 2       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|c~0                                       ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t                              ; 2       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t                              ; 2       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[8]                                                            ; 2       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[9]                                                            ; 2       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[10]                                                           ; 2       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[14]                                                           ; 2       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[24]                                                           ; 2       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[25]                                                           ; 2       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[30]                                                           ; 2       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[31]                                                           ; 2       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:master|q_t~0                                                                     ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:3:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:1:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:1:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:1:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:1:tsb|outp~2                                                         ; 1       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|a_inc1[4]                                                                                               ; 1       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|a_inc1[1]                                                                                               ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|mux2:mux|tristate_buffer:tsb0|outp~0           ; 1       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                                                       ; 1       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:6:dff|d_latch:master|q_t                                                                       ; 1       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                                                       ; 1       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                                                       ; 1       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:3:dff|d_latch:master|q_t                                                                       ; 1       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:master|q_t                                                                       ; 1       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                                                       ; 1       ;
; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:master|q_t                                                                       ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:7:tsb|outp~4                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:7:tsb|outp~3                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:7:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:6:tsb|outp~0                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:0:mux_i|tristate_buffer:\loop0:7:tsb|outp~1                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:7:tsb|outp~4                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:7:tsb|outp~3                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:7:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:7:tsb|outp~1                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:5:tsb|outp~0                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:1:mux_i|tristate_buffer:\loop0:0:tsb|outp~0                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb|outp~5                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb|outp~4                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb|outp~3                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:2:mux_i|tristate_buffer:\loop0:5:tsb|outp~1                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb|outp~5                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb|outp~4                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb|outp~3                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:3:mux_i|tristate_buffer:\loop0:5:tsb|outp~1                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb|outp~5                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb|outp~4                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb|outp~3                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:4:mux_i|tristate_buffer:\loop0:5:tsb|outp~1                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:5:tsb|outp~4                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:5:tsb|outp~3                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:5:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:5:mux_i|tristate_buffer:\loop0:5:tsb|outp~1                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:5:tsb|outp~4                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:5:tsb|outp~3                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:5:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:6:mux_i|tristate_buffer:\loop0:5:tsb|outp~1                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:5:tsb|outp~4                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:1:tsb|outp~0                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:5:tsb|outp~3                                                         ; 1       ;
; IF_PC_inc:inst|nBit_inc1:PC_inc_adder|a_inc1[7]~0                                                                                             ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:5:tsb|outp~2                                                         ; 1       ;
; bit8_mux_8Bits:inst3|mux_2powMBits:\loop0:7:mux_i|tristate_buffer:\loop0:5:tsb|outp~1                                                         ; 1       ;
; ID_CTRL_REG:inst6|MainControlUnit:MainControlUnit_rkjerh|MemWrite                                                                             ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:1:tsb|outp~0                                      ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|sum[2]                                    ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c~2                                       ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb|outp~0                                      ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:3:tsb|outp~0                                      ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c_ovfl~1                                  ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|c~1                                       ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:4:tsb|outp~0                                      ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|c[1]~4                                    ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:5:tsb|outp~0                                      ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:6:tsb|outp~1                                      ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|c~3                                       ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|nBit_mux2:mux2|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:6:tsb|outp~0                                      ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|sum[3]~0                                  ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:7:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:7:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:7:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:7:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:7:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:7:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:7:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:7:tsb|outp~0                             ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|c_ovfl~0                                  ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|c~2                                       ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|half_adder:\loop0:1:half_adder_inst|c_out ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:1:cla4_adder_inst|c~1                                       ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:0:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:0:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:0:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:0:tsb|outp~0                             ; 1       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:0:tsb|outp~0                                                  ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:1:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:1:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:1:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:1:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:1:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:1:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:1:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:1:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:3:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:3:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:3:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:3:tsb|outp~0                             ; 1       ;
; EX_ALU:inst5|ALU_Simple:ALU|AU_Simple:AU|nBit_cla4_adder:decode|cla4_adder:\loop0:0:cla4_adder_inst|half_adder:\loop0:2:half_adder_inst|c_out ; 1       ;
; EX_ALU:inst5|nBit_mux2:ALU_mux|nBit_tristate_buffer:tsb0|tristate_buffer:\loop0:2:tsb|outp~0                                                  ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:2:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:2:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:2:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:2:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:3:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:3:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:3:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:3:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:4:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:4:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:4:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:4:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:4:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:4:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:4:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:4:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:5:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:5:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:5:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:5:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:5:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:5:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:5:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:5:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:6:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:6:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:6:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop1:0:tsb1|tristate_buffer:\loop0:6:tsb|outp~0                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:6:tsb|outp~3                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:6:tsb|outp~2                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:6:tsb|outp~1                             ; 1       ;
; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_tristate_buffer:\loop2:0:tsb2|tristate_buffer:\loop0:6:tsb|outp~0                             ; 1       ;
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|q_a[1]                                                        ; 1       ;
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|q_a[2]                                                        ; 1       ;
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|q_a[3]                                                        ; 1       ;
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|q_a[4]                                                        ; 1       ;
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|q_a[5]                                                        ; 1       ;
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|q_a[6]                                                        ; 1       ;
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|q_a[7]                                                        ; 1       ;
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|q_a[0]                                                        ; 1       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[19]                                                           ; 1       ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|q_a[20]                                                           ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                       ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; DMEM ; M9K_X33_Y31_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ALTSYNCRAM     ; AUTO ; ROM         ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; IMEM ; M9K_X40_Y31_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top_level|lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ALTSYNCRAM                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10001100000000100000000000000000) (65050944) (-1946025984) (-7-3-15-140000)    ;(10001100000000110000000000000001) (65273167) (-1945960447) (-7-3-15-12-15-15-15-15)   ;(00000000010000110000100000100010) (20604042) (4392994) (430822)   ;(00000000001000110010000000100101) (10620045) (2301989) (232025)   ;(10101100000001000000000000000011) (-229294127) (-1409023997) (-5-3-15-11-15-15-15-13)   ;(00000000010000110000100000100000) (20604040) (4392992) (430820)   ;(10101100000000010000000000000100) (-230094126) (-1409220604) (-5-3-15-14-15-15-15-12)   ;(10001100000000100000000000000011) (65073169) (-1946025981) (-7-3-15-13-15-15-15-13)   ;
;8;(10001100000000110000000000000100) (65273170) (-1945960444) (-7-3-15-12-15-15-15-12)    ;(00001000000000000000000000001011) (1000000013) (134217739) (800000B)   ;(00010000001000011111111111010100) (2010377724) (270663636) (1021FFD4)   ;(00010000001000101111111111111000) (2010577770) (270729208) (1022FFF8)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top_level|lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ALTSYNCRAM                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01010101) (125) (85) (55)    ;(10101010) (252) (170) (AA)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 636 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 37 / 2,912 ( 1 % )     ;
; C4 interconnects                  ; 421 / 54,912 ( < 1 % ) ;
; Direct links                      ; 84 / 88,936 ( < 1 % )  ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 2 / 20 ( 10 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 187 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 28 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 519 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.13) ; Number of LABs  (Total = 24) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 24) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 21                           ;
; 1 Clock                            ; 21                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.92) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.46) ; Number of LABs  (Total = 24) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 1                            ;
; 6                                                ; 2                            ;
; 7                                                ; 2                            ;
; 8                                                ; 1                            ;
; 9                                                ; 2                            ;
; 10                                               ; 2                            ;
; 11                                               ; 2                            ;
; 12                                               ; 1                            ;
; 13                                               ; 1                            ;
; 14                                               ; 0                            ;
; 15                                               ; 0                            ;
; 16                                               ; 2                            ;
; 17                                               ; 2                            ;
; 18                                               ; 0                            ;
; 19                                               ; 3                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 22.08) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 2                            ;
; 34                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 94        ; 0            ; 0            ; 94        ; 94        ; 0            ; 89           ; 0            ; 0            ; 5            ; 0            ; 89           ; 5            ; 0            ; 0            ; 0            ; 89           ; 0            ; 0            ; 0            ; 0            ; 0            ; 94        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 94           ; 94           ; 94           ; 94           ; 94           ; 0         ; 94           ; 94           ; 0         ; 0         ; 94           ; 5            ; 94           ; 94           ; 89           ; 94           ; 5            ; 89           ; 94           ; 94           ; 94           ; 5            ; 94           ; 94           ; 94           ; 94           ; 94           ; 0         ; 94           ; 94           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; REG_write_outp     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write_data[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write_data[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write_data[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write_data[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write_data[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write_data[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write_data[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; write_data[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd2[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd2[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd2[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[31]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[30]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[29]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[28]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[27]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[26]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[25]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[24]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[23]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[22]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[21]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[20]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[19]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[18]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[17]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[16]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; branch_offset[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IMEM_out[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sys[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sys[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sys[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sys[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sys[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sys[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sys[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sys[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; global_reset       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sel[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sel[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_sel[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX22CF19C6 for design MIPS_RISK_PipelinedProcessor
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 94 pins of 94 total pins
    Info (169086): Pin REG_write_outp not assigned to an exact location on the device
    Info (169086): Pin write_data[7] not assigned to an exact location on the device
    Info (169086): Pin write_data[6] not assigned to an exact location on the device
    Info (169086): Pin write_data[5] not assigned to an exact location on the device
    Info (169086): Pin write_data[4] not assigned to an exact location on the device
    Info (169086): Pin write_data[3] not assigned to an exact location on the device
    Info (169086): Pin write_data[2] not assigned to an exact location on the device
    Info (169086): Pin write_data[1] not assigned to an exact location on the device
    Info (169086): Pin write_data[0] not assigned to an exact location on the device
    Info (169086): Pin rd2[7] not assigned to an exact location on the device
    Info (169086): Pin rd2[6] not assigned to an exact location on the device
    Info (169086): Pin rd2[5] not assigned to an exact location on the device
    Info (169086): Pin rd2[4] not assigned to an exact location on the device
    Info (169086): Pin rd2[3] not assigned to an exact location on the device
    Info (169086): Pin rd2[2] not assigned to an exact location on the device
    Info (169086): Pin rd2[1] not assigned to an exact location on the device
    Info (169086): Pin rd2[0] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[31] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[30] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[29] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[28] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[27] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[26] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[25] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[24] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[23] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[22] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[21] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[20] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[19] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[18] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[17] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[16] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[15] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[14] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[13] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[12] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[11] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[10] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[9] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[8] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[7] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[6] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[5] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[4] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[3] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[2] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[1] not assigned to an exact location on the device
    Info (169086): Pin branch_offset[0] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[31] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[30] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[29] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[28] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[27] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[26] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[25] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[24] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[23] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[22] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[21] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[20] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[19] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[18] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[17] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[16] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[15] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[14] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[13] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[12] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[11] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[10] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[9] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[8] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[7] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[6] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[5] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[4] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[3] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[2] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[1] not assigned to an exact location on the device
    Info (169086): Pin IMEM_out[0] not assigned to an exact location on the device
    Info (169086): Pin output_sys[7] not assigned to an exact location on the device
    Info (169086): Pin output_sys[6] not assigned to an exact location on the device
    Info (169086): Pin output_sys[5] not assigned to an exact location on the device
    Info (169086): Pin output_sys[4] not assigned to an exact location on the device
    Info (169086): Pin output_sys[3] not assigned to an exact location on the device
    Info (169086): Pin output_sys[2] not assigned to an exact location on the device
    Info (169086): Pin output_sys[1] not assigned to an exact location on the device
    Info (169086): Pin output_sys[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin global_reset not assigned to an exact location on the device
    Info (169086): Pin output_sel[1] not assigned to an exact location on the device
    Info (169086): Pin output_sel[0] not assigned to an exact location on the device
    Info (169086): Pin output_sel[2] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS_RISK_PipelinedProcessor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node global_reset~input (placed in PIN M9 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 92 (unused VREF, 2.5V VCCIO, 3 input, 89 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X26_Y31 to location X38_Y41
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at M10
    Info (169178): Pin global_reset uses I/O standard 2.5 V at M9
Info (144001): Generated suppressed messages file C:/Users/Wring/Documents/_uOttawa/2024Winter/CEG3156/Labs/Lab3/output_files/MIPS_RISK_PipelinedProcessor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5074 megabytes
    Info: Processing ended: Wed Apr 03 01:49:12 2024
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Wring/Documents/_uOttawa/2024Winter/CEG3156/Labs/Lab3/output_files/MIPS_RISK_PipelinedProcessor.fit.smsg.


