<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:31.2831</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7025192</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>구성가능한 비선형 활성화 함수 회로들</inventionTitle><inventionTitleEng>CONFIGURABLE NONLINEAR ACTIVATION FUNCTION CIRCUITS</inventionTitleEng><openDate>2025.10.10</openDate><openNumber>10-2025-0144383</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/048</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시내용의 특정 양태들은, 구성가능한 비선형 활성화 함수 회로들의 세트에 의해 입력 데이터를 프로세싱하기 위한 방법을 제공하며, 그 방법은, 지수 함수를 수행하도록 구성된 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들을 사용하여 입력 데이터를 프로세싱함으로써 지수 출력을 생성하는 단계, 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들의 지수 출력을 합산하는 단계, 및 자연 로그 함수를 수행하도록 구성된 제2 구성가능한 비선형 활성화 함수 회로를 사용하여 합산된 지수 출력을 프로세싱함으로써 근사화된 로그 소프트맥스 출력을 생성하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.15</internationOpenDate><internationOpenNumber>WO2024167600</internationOpenNumber><internationalApplicationDate>2024.01.05</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/010419</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 프로세서로서,입력 데이터에 대해 지수 함수를 수행하도록 구성된 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들;상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들의 출력 데이터를 수신하도록 구성된 합산 회로; 및상기 합산 회로의 출력 데이터를 수신하고, 자연 로그 함수를 수행하고, 상기 입력 데이터의 근사화된 로그 소프트맥스를 출력하도록 구성된 제2 구성가능한 비선형 활성화 함수 회로를 포함하는, 프로세서.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제2 구성가능한 비선형 활성화 함수 회로는 제1 사이클 동안 상기 입력 데이터의 상기 근사화된 로그 소프트맥스를 출력하도록 구성되고, 상기 제1 사이클에 후속하는 제2 사이클 동안, 상기 입력 데이터의 상기 근사화된 로그 소프트맥스는 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들에 입력으로서 제공되고, 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들은 상기 입력 데이터의 상기 근사화된 로그 소프트맥스에 기초하여 상기 입력 데이터의 근사화된 소프트맥스를 출력하도록 구성되는, 프로세서.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들은, 병렬화된 컴퓨팅 어레이로부터의 대응하는 출력 엘리먼트와 각각 연관되는 복수의 제1 구성가능한 비선형 활성화 회로들을 포함하는, 프로세서.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,맥스 회로를 더 포함하고, 상기 맥스 회로는,상기 병렬화된 컴퓨팅 어레이로부터의 출력 엘리먼트들을 입력으로서 수신하고, 그리고상기 출력 엘리먼트들로부터의 최대 값을 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들로 출력하도록 구성되는, 프로세서.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들은 순차적 컴퓨팅 회로로부터 상기 입력 데이터를 수신하도록 구성된 단일의 제1 구성가능한 비선형 활성화 회로를 포함하는, 프로세서.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,맥스 회로를 더 포함하고, 상기 맥스 회로는,상기 단일의 제1 구성가능한 비선형 활성화 회로로부터의 출력을 입력으로서 수신하고, 그리고상기 순차적 컴퓨팅 회로로부터의 최대 값을 출력하도록 구성되는, 프로세서.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서, 상기 순차적 컴퓨팅 회로로부터의 출력을 버퍼링하도록 구성된 메모리 버퍼를 더 포함하는, 프로세서.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 구성가능한 비선형 활성화 함수 회로들 중 적어도 하나는,상기 입력 데이터로의 적용을 위한 비선형 활성화 함수를 결정하고;결정된 상기 비선형 활성화 함수에 기초하여, 상기 비선형 활성화 함수에 대한 파라미터들의 세트를 결정하며; 그리고상기 비선형 활성화 함수에 대한 상기 파라미터들의 세트의 적용에 기초하여 출력 데이터를 생성하도록구성되는, 프로세서.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들 중 적어도 하나는,상기 파라미터들의 세트 중 하나 이상의 제1 함수 파라미터들을 사용하여 제1 함수를 근사화하도록 구성된 제1 근사화기;상기 파라미터들의 세트 중 하나 이상의 제2 함수 파라미터들을 사용하여 제2 함수를 근사화하도록 구성된 제2 근사화기;상기 파라미터들의 세트 중 하나 이상의 이득 파라미터들에 기초하여 이득 값을 곱하도록 구성된 이득 곱셈기; 및상기 파라미터들의 세트 중 상수 파라미터에 기초하여 상수 값을 가산하도록 구성된 상수 가산기를 포함하는, 프로세서.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제1 근사화기 및 상기 제2 근사화기 양자는 3차 근사화기들인, 프로세서.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서, 상기 제1 근사화기 또는 상기 제2 근사화기 중 하나는 3차 근사화기인, 프로세서.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제1 근사화기 또는 상기 제2 근사화기 중 다른 하나는 2차 근사화기 또는 선형 근사화기인, 프로세서.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 제1 근사화기 또는 상기 제2 근사화기 중 다른 하나는 근사화된 값에 대한 룩업 테이블에 액세스하도록 구성되는, 프로세서.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상기 제1 근사화기 또는 상기 제2 근사화기 중 다른 하나는 최소값 또는 최대값 함수를 수행하도록 구성되는, 프로세서.</claim></claimInfo><claimInfo><claim>15. 제9항에 있어서,상기 결정된 비선형 활성화 함수는 지수 함수를 포함하고,상기 이득 파라미터들은 0의 종속 파라미터 값 및 1의 독립 파라미터 값을 포함하고,상기 상수 값은 0이고,상기 제1 함수는 바이패스되고, 그리고상기 제2 함수는 지수 룩업 테이블인, 프로세서.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 제2 구성가능한 비선형 활성화 함수 회로는, 파라미터들의 세트 중 하나 이상의 제1 함수 파라미터들을 사용하여 제1 함수를 근사화하도록 구성된 제1 근사화기; 상기 파라미터들의 세트 중 하나 이상의 제2 함수 파라미터들을 사용하여 제2 함수를 근사화하도록 구성된 제2 근사화기; 상기 파라미터들의 세트 중 하나 이상의 이득 파라미터들에 기초하여 이득 값을 곱하도록 구성된 이득 곱셈기; 및 상기 파라미터들의 세트 중 상수 파라미터에 기초하여 상수 값을 가산하도록 구성된 상수 가산기를 포함하고,상기 이득 파라미터들은 0의 종속 파라미터 값 및 1의 독립 파라미터 값을 포함하고,상기 상수 값은 0이고,상기 제1 함수는 바이패스되고, 그리고상기 제2 함수는 자연 로그 룩업 테이블인, 프로세서.</claim></claimInfo><claimInfo><claim>17. 구성가능한 비선형 활성화 함수 회로들의 세트에 의해 입력 데이터를 프로세싱하기 위한 방법으로서,지수 함수를 수행하도록 구성된 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들을 사용하여 입력 데이터를 프로세싱함으로써 지수 출력을 생성하는 단계;상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들의 상기 지수 출력을 합산하는 단계; 및자연 로그 함수를 수행하도록 구성된 제2 구성가능한 비선형 활성화 함수 회로를 사용하여 합산된 상기 지수 출력을 프로세싱함으로써 근사화된 로그 소프트맥스 출력을 생성하는 단계를 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들을 사용하여 상기 입력 데이터의 근사화된 로그 소프트맥스를 프로세싱함으로써 상기 입력 데이터의 근사화된 소프트맥스를 생성하는 단계를 더 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들은, 병렬화된 컴퓨팅 어레이로부터의 대응하는 출력 엘리먼트와 각각 연관되는 복수의 제1 구성가능한 비선형 활성화 회로들을 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 병렬화된 컴퓨팅 어레이의 출력 엘리먼트들로부터의 최대 값을 결정하는 단계; 및상기 출력 엘리먼트들로부터의 상기 최대 값을 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들에 제공하는 단계를 더 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>21. 제17항에 있어서, 상기 하나 이상의 제1 구성가능한 비선형 활성화 함수 회로들은 순차적 컴퓨팅 회로로부터 입력 데이터를 수신하는 단일의 제1 구성가능한 비선형 활성화 회로를 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 단일의 제1 구성가능한 비선형 활성화 회로로부터의 최대 출력을 결정하는 단계를 더 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>23. 제21항에 있어서, 상기 순차적 컴퓨팅 회로로부터의 출력을 버퍼링하는 단계를 더 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>24. 제17항에 있어서,입력 데이터로의 적용을 위한 비선형 활성화 함수를 결정하는 단계;결정된 상기 비선형 활성화 함수에 기초하여, 구성가능한 비선형 활성화 함수 회로에 대한 파라미터들의 세트를 결정하는 단계; 및출력 데이터를 생성하기 위해 상기 파라미터들의 세트에 기초하여 상기 구성가능한 비선형 활성화 함수 회로로 입력 데이터를 프로세싱하는 단계를 더 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 결정된 상기 비선형 활성화 함수에 기초하여 메모리로부터 상기 파라미터들의 세트를 취출하는 단계를 더 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서, 상기 파라미터들의 세트는 상기 구성가능한 비선형 활성화 함수 회로를 통해 상기 입력 데이터에 적용할 하나 이상의 이득 파라미터들, 상수 파라미터, 및 하나 이상의 근사화 함수들의 조합을 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 제1 구성가능한 비선형 활성화 함수 회로들 중 적어도 하나는,상기 하나 이상의 근사화 함수들 중 제1 함수를 근사화하도록 구성된 제1 근사화기;상기 하나 이상의 근사화 함수들 중 제2 함수를 근사화하도록 구성된 제2 근사화기;상기 하나 이상의 이득 파라미터들에 기초하여 제1 이득 값을 곱하도록 구성된 제1 이득 곱셈기; 및상기 상수 파라미터에 기초하여 상수 값을 가산하도록 구성된 상수 가산기를 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 제1 구성가능한 비선형 활성화 함수 회로들 중 상기 적어도 하나는,상기 제1 근사화기를 바이패스하도록 구성된 제1 바이패스;상기 제2 근사화기를 바이패스하도록 구성된 제2 바이패스; 및상기 제1 근사화기를 바이패스하고 상기 입력 데이터를 상기 제2 근사화기에 제공하도록 구성된 입력 데이터 바이패스를 더 포함하는, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서,상기 결정된 비선형 활성화 함수는 지수 함수를 포함하고,상기 이득 파라미터들은 0의 종속 파라미터 값 및 1의 독립 파라미터 값을 포함하고,상기 상수 값은 0이고,상기 제1 함수는 바이패스되고, 그리고상기 제2 함수는 지수 룩업 테이블인, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo><claimInfo><claim>30. 제17항에 있어서,상기 제2 구성가능한 비선형 활성화 함수 회로는, 파라미터들의 세트 중 하나 이상의 제1 함수 파라미터들을 사용하여 제1 함수를 근사화하도록 구성된 제1 근사화기; 상기 파라미터들의 세트 중 하나 이상의 제2 함수 파라미터들을 사용하여 제2 함수를 근사화하도록 구성된 제2 근사화기; 상기 파라미터들의 세트 중 하나 이상의 이득 파라미터들에 기초하여 이득 값을 곱하도록 구성된 이득 곱셈기; 및 상기 파라미터들의 세트 중 상수 파라미터에 기초하여 상수 값을 가산하도록 구성된 상수 가산기를 포함하고,상기 이득 파라미터들은 0의 종속 파라미터 값 및 1의 독립 파라미터 값을 포함하고,상기 상수 값은 0이고,상기 제1 함수는 바이패스되고, 그리고상기 제2 함수는 자연 로그 룩업 테이블인, 입력 데이터를 프로세싱하기 위한 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>미국</country><engName>LI, REN</engName><name>리 렌</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>인도</country><engName>KULKARNI, PRAJAKT</engName><name>쿨카르니 프라자크트</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>미국</country><engName>MOHAN, SUREN</engName><name>모한 수렌</name></inventorInfo><inventorInfo><address>미국 *****-**** 캘리...</address><code> </code><country>미국</country><engName>LAMB, AARON DOUGLASS</engName><name>램 애런 더글라스</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.02.07</priorityApplicationDate><priorityApplicationNumber>18/165,802</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.07.25</receiptDate><receiptNumber>1-1-2025-0849593-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.09.10</receiptDate><receiptNumber>1-5-2025-0154841-42</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257025192.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933104015e29aa5af8fad863a592e2ba235e4ff3aaec8db4db96172d71aee31641c545de6024285cf4817ea04830a4b45df5a87f2d3ffc48ef</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf103729edc42411609948871101fce82f058910ea4c3334ca0d63586fd902461a6161683bd0ff1690dc9abcb88d06928230fc253efbc7c827</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>