
*** Running vivado
    with args -log TopDesign.vds -m64 -product Vivado -mode batch -messageDb vivado.pb -notrace -source TopDesign.tcl


****** Vivado v2017.2 (64-bit)
  **** SW Build 1909853 on Thu Jun 15 18:39:09 MDT 2017
  **** IP Build 1909766 on Thu Jun 15 19:58:00 MDT 2017
    ** Copyright 1986-2017 Xilinx, Inc. All Rights Reserved.

source TopDesign.tcl -notrace
Command: synth_design -top TopDesign -part xc7a35tcpg236-1
Starting synth_design
Attempting to get a license for feature 'Synthesis' and/or device 'xc7a35t-cpg236'
INFO: [Common 17-349] Got license for feature 'Synthesis' and/or device 'xc7a35t-cpg236'
INFO: Launching helper process for spawning children vivado processes
INFO: Helper process launched with PID 9132 
---------------------------------------------------------------------------------
Starting RTL Elaboration : Time (s): cpu = 00:00:06 ; elapsed = 00:00:06 . Memory (MB): peak = 347.141 ; gain = 77.785
---------------------------------------------------------------------------------
INFO: [Synth 8-638] synthesizing module 'TopDesign' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:50]
INFO: [Synth 8-3491] module 'FSTM' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/FSTM.vhd:34' bound to instance 'component1' of component 'fstm' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:171]
INFO: [Synth 8-638] synthesizing module 'FSTM' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/FSTM.vhd:43]
WARNING: [Synth 8-614] signal 'oraingoa' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/FSTM.vhd:60]
INFO: [Synth 8-256] done synthesizing module 'FSTM' (1#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/FSTM.vhd:43]
INFO: [Synth 8-3491] module 'f_zat' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/f_zat.vhd:36' bound to instance 'component2' of component 'f_zat' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:180]
INFO: [Synth 8-638] synthesizing module 'f_zat' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/f_zat.vhd:42]
INFO: [Synth 8-256] done synthesizing module 'f_zat' (2#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/f_zat.vhd:42]
INFO: [Synth 8-3491] module 'temp' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/temp.vhd:35' bound to instance 'component3' of component 'temp' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:184]
INFO: [Synth 8-638] synthesizing module 'temp' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/temp.vhd:41]
INFO: [Synth 8-256] done synthesizing module 'temp' (3#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/temp.vhd:41]
INFO: [Synth 8-3491] module 'adder_resta' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/adder_resta.vhd:36' bound to instance 'component4' of component 'adder_resta' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:192]
INFO: [Synth 8-638] synthesizing module 'adder_resta' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/adder_resta.vhd:47]
WARNING: [Synth 8-614] signal 'balioa' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/adder_resta.vhd:54]
WARNING: [Synth 8-614] signal 'elementu_d' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/adder_resta.vhd:54]
WARNING: [Synth 8-614] signal 'elementu_i' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/adder_resta.vhd:54]
INFO: [Synth 8-256] done synthesizing module 'adder_resta' (4#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/adder_resta.vhd:47]
INFO: [Synth 8-3491] module 'blink' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/blink.vhd:34' bound to instance 'component5' of component 'blink' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:201]
INFO: [Synth 8-638] synthesizing module 'blink' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/blink.vhd:42]
WARNING: [Synth 8-614] signal 'izquierda' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/blink.vhd:49]
WARNING: [Synth 8-614] signal 'derecha' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/blink.vhd:49]
INFO: [Synth 8-256] done synthesizing module 'blink' (5#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/blink.vhd:42]
INFO: [Synth 8-3491] module 'deco_bin' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/deco_bin.vhd:34' bound to instance 'component6' of component 'deco_bin' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:208]
INFO: [Synth 8-638] synthesizing module 'deco_bin' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/deco_bin.vhd:40]
INFO: [Synth 8-256] done synthesizing module 'deco_bin' (6#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/deco_bin.vhd:40]
INFO: [Synth 8-3491] module 'deco_bin' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/deco_bin.vhd:34' bound to instance 'component7' of component 'deco_bin' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:212]
INFO: [Synth 8-3491] module 'zazpi_seg4' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/zazpi_seg4.vhd:34' bound to instance 'component8' of component 'zazpi_seg4' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:217]
INFO: [Synth 8-638] synthesizing module 'zazpi_seg4' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/zazpi_seg4.vhd:42]
WARNING: [Synth 8-614] signal 'bin_b_d' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/zazpi_seg4.vhd:55]
WARNING: [Synth 8-614] signal 'bin_h_d' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/zazpi_seg4.vhd:55]
WARNING: [Synth 8-614] signal 'bin_b_i' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/zazpi_seg4.vhd:55]
WARNING: [Synth 8-614] signal 'bin_h_i' is read in the process but is not in the sensitivity list [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/zazpi_seg4.vhd:55]
INFO: [Synth 8-256] done synthesizing module 'zazpi_seg4' (7#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/zazpi_seg4.vhd:42]
INFO: [Synth 8-3491] module 'deco_out' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/deco_out.vhd:34' bound to instance 'component9' of component 'deco_out' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:239]
INFO: [Synth 8-638] synthesizing module 'deco_out' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/deco_out.vhd:39]
INFO: [Synth 8-256] done synthesizing module 'deco_out' (8#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/deco_out.vhd:39]
INFO: [Synth 8-3491] module 'button_debounce' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/tx_button_controller.vhd:8' bound to instance 'component10' of component 'button_debounce' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:242]
INFO: [Synth 8-638] synthesizing module 'button_debounce' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/tx_button_controller.vhd:20]
	Parameter COUNTER_SIZE bound to: 10000 - type: integer 
INFO: [Synth 8-256] done synthesizing module 'button_debounce' (9#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/tx_button_controller.vhd:20]
INFO: [Synth 8-3491] module 'button_debounce' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/tx_button_controller.vhd:8' bound to instance 'component11' of component 'button_debounce' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:249]
INFO: [Synth 8-3491] module 'UART' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART.vhd:9' bound to instance 'component12' of component 'UART' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:260]
INFO: [Synth 8-638] synthesizing module 'UART' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART.vhd:25]
INFO: [Synth 8-3491] module 'UART_tx' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART_tx.vhd:7' bound to instance 'transmitter' of component 'UART_tx' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART.vhd:49]
INFO: [Synth 8-638] synthesizing module 'UART_tx' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART_tx.vhd:22]
	Parameter BAUD_CLK_TICKS bound to: 868 - type: integer 
INFO: [Synth 8-226] default block is never used [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART_tx.vhd:120]
INFO: [Synth 8-256] done synthesizing module 'UART_tx' (10#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART_tx.vhd:22]
INFO: [Synth 8-3491] module 'UART_rx' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART_rx.vhd:8' bound to instance 'receiver' of component 'UART_rx' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART.vhd:59]
INFO: [Synth 8-638] synthesizing module 'UART_rx' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART_rx.vhd:22]
	Parameter BAUD_X16_CLK_TICKS bound to: 54 - type: integer 
INFO: [Synth 8-226] default block is never used [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART_rx.vhd:78]
INFO: [Synth 8-256] done synthesizing module 'UART_rx' (11#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART_rx.vhd:22]
INFO: [Synth 8-256] done synthesizing module 'UART' (12#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/UART.vhd:25]
INFO: [Synth 8-3491] module 'selector' declared at 'C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/selector.vhd:25' bound to instance 'component13' of component 'selector' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:271]
INFO: [Synth 8-638] synthesizing module 'selector' [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/selector.vhd:30]
INFO: [Synth 8-256] done synthesizing module 'selector' (13#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/selector.vhd:30]
INFO: [Synth 8-256] done synthesizing module 'TopDesign' (14#1) [C:/Users/mikel/Desktop/proyecto/producto/Sistemas_logicos_programables/Diseño_Completo/Diseño_Completo.srcs/sources_1/new/TopDesign.vhd:50]
TclStackFree: incorrect freePtr. Call out of sequence?
