<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="west"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(490,270)" to="(580,270)"/>
    <wire from="(340,390)" to="(420,390)"/>
    <wire from="(380,330)" to="(510,330)"/>
    <wire from="(490,270)" to="(490,310)"/>
    <wire from="(480,270)" to="(490,270)"/>
    <wire from="(400,310)" to="(490,310)"/>
    <wire from="(480,370)" to="(510,370)"/>
    <wire from="(510,330)" to="(510,370)"/>
    <wire from="(380,290)" to="(420,290)"/>
    <wire from="(400,310)" to="(400,350)"/>
    <wire from="(510,370)" to="(580,370)"/>
    <wire from="(400,350)" to="(420,350)"/>
    <wire from="(380,290)" to="(380,330)"/>
    <wire from="(340,250)" to="(420,250)"/>
    <comp lib="6" loc="(623,248)" name="Text">
      <a name="text" val="Q - output"/>
    </comp>
    <comp lib="0" loc="(340,390)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(609,410)" name="Text">
      <a name="text" val="inverted"/>
    </comp>
    <comp lib="0" loc="(580,370)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="6" loc="(589,396)" name="Text">
      <a name="text" val="!Q - output"/>
    </comp>
    <comp lib="1" loc="(480,270)" name="NOR Gate"/>
    <comp lib="6" loc="(451,206)" name="Text">
      <a name="text" val="S-R Latch"/>
    </comp>
    <comp lib="1" loc="(480,370)" name="NOR Gate"/>
    <comp lib="0" loc="(340,250)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(332,420)" name="Text">
      <a name="text" val="Set"/>
    </comp>
    <comp lib="0" loc="(580,270)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="6" loc="(332,232)" name="Text">
      <a name="text" val="Reset"/>
    </comp>
  </circuit>
</project>
