# Reading pref.tcl
# do Proyecto_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/samas/Documents/GitHub/Proyecto-Taller-Diseno-Digital/Proyecto {C:/Users/samas/Documents/GitHub/Proyecto-Taller-Diseno-Digital/Proyecto/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:35:28 on Nov 09,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/samas/Documents/GitHub/Proyecto-Taller-Diseno-Digital/Proyecto" C:/Users/samas/Documents/GitHub/Proyecto-Taller-Diseno-Digital/Proyecto/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 10:35:28 on Nov 09,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/samas/Documents/GitHub/Proyecto-Taller-Diseno-Digital/Proyecto {C:/Users/samas/Documents/GitHub/Proyecto-Taller-Diseno-Digital/Proyecto/Alu_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:35:28 on Nov 09,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/samas/Documents/GitHub/Proyecto-Taller-Diseno-Digital/Proyecto" C:/Users/samas/Documents/GitHub/Proyecto-Taller-Diseno-Digital/Proyecto/Alu_tb.sv 
# -- Compiling module Alu_tb
# 
# Top level modules:
# 	Alu_tb
# End time: 10:35:29 on Nov 09,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# 
vsim work.Alu_tb
# vsim work.Alu_tb 
# Start time: 10:35:45 on Nov 09,2021
# Loading sv_std.std
# Loading work.Alu_tb
# Loading work.ALU
add wave  \
sim:/Alu_tb/res \
sim:/Alu_tb/flags \
sim:/Alu_tb/ctrl \
sim:/Alu_tb/b \
sim:/Alu_tb/a
run
run
# End time: 10:38:10 on Nov 09,2021, Elapsed time: 0:02:25
# Errors: 0, Warnings: 0
