;redcode
;assert 1
	SPL 0, <-742
	MOV -77, <-20
	MOV -7, <-20
	JMN 277, 0
	SUB @127, 100
	MOV -0, <-20
	MOV -7, <-20
	DJN -1, @-20
	ADD 270, 0
	SUB -7, <-20
	SUB 3, 20
	SUB -7, <-20
	SUB -7, <-20
	SUB @3, 0
	JMP -7, @-20
	SUB 12, 10
	JMP -7, @-20
	MOV -77, <-20
	SUB -7, <-20
	SUB -7, <-20
	SUB -7, <-20
	SUB @3, 0
	JMZ 0, <2
	ADD @401, @2
	SUB @127, 100
	ADD @401, @2
	ADD 277, 60
	SUB @127, 100
	SUB @127, 100
	SUB @127, 100
	MOV -3, <-20
	SUB @127, 100
	SUB @127, 100
	SUB @127, 100
	JMP @32, #200
	SUB -7, <-20
	SUB -7, <-20
	SUB -7, <-20
	SUB -7, <-20
	SUB -7, <-20
	SUB @127, 100
	MOV -7, <-20
	JMP -7, @-20
	MOV -7, <-20
	ADD 270, 0
	SUB -7, <-20
	SPL 0, <-742
	SUB -7, <-20
	MOV -77, <-20
	MOV -7, <-20
	DJN -1, @-20
	MOV -7, <-20
