Analysis & Synthesis report for Multiplier
Mon Dec 02 15:05:01 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Multiplexer Restructuring Statistics (Restructuring Performed)
 10. Parameter Settings for User Entity Instance: Multiplier_slave:U0_Mul_slave
 11. Parameter Settings for User Entity Instance: Multiplier_Master:U1_Mul_Master|booth_sel:U16_booth_sel
 12. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|cla128:U17_cla128"
 13. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U2_cla8"
 14. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U1_cla8"
 15. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U0_cla8"
 16. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc"
 17. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|mx4_128bits:U10_next_multiplicand"
 18. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|mx2_64bits:U9_next_multiplicand"
 19. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|mx4_128bits:U4_next_result"
 20. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|mx4_8bits:U2_next_num"
 21. Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r"
 22. Elapsed Time Per Partition
 23. Analysis & Synthesis Messages
 24. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                    ;
+------------------------------------+--------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Dec 02 15:05:01 2013      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; Multiplier                                 ;
; Top-level Entity Name              ; Multiplier                                 ;
; Family                             ; Cyclone II                                 ;
; Total logic elements               ; 1,748                                      ;
;     Total combinational functions  ; 1,620                                      ;
;     Dedicated logic registers      ; 557                                        ;
; Total registers                    ; 557                                        ;
; Total pins                         ; 77                                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0                                          ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total PLLs                         ; 0                                          ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C70F896C6       ;                    ;
; Top-level entity name                                                      ; Multiplier         ; Multiplier         ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                       ;
+----------------------------------+-----------------+------------------------+----------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path                                         ; Library ;
+----------------------------------+-----------------+------------------------+----------------------------------------------------------------------+---------+
; Mul_ns_logic.v                   ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/Mul_ns_logic.v      ;         ;
; logical_modules.v                ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/logical_modules.v   ;         ;
; _register32_r.v                  ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/_register32_r.v     ;         ;
; cla128.v                         ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/cla128.v            ;         ;
; booth_enc.v                      ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/booth_enc.v         ;         ;
; Multiplier.v                     ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/Multiplier.v        ;         ;
; Multiplier_slave.v               ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/Multiplier_slave.v  ;         ;
; Multiplier_Master.v              ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/Multiplier_Master.v ;         ;
; booth_sel.v                      ; yes             ; User Verilog HDL File  ; D:/Programming/Verilog/2013-2/project/Multiplier/booth_sel.v         ;         ;
+----------------------------------+-----------------+------------------------+----------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 1,748 ;
;                                             ;       ;
; Total combinational functions               ; 1620  ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 1259  ;
;     -- 3 input functions                    ; 233   ;
;     -- <=2 input functions                  ; 128   ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 1620  ;
;     -- arithmetic mode                      ; 0     ;
;                                             ;       ;
; Total registers                             ; 557   ;
;     -- Dedicated logic registers            ; 557   ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 77    ;
; Embedded Multiplier 9-bit elements          ; 0     ;
; Maximum fan-out node                        ; clk   ;
; Maximum fan-out                             ; 557   ;
; Total fan-out                               ; 8328  ;
; Average fan-out                             ; 3.69  ;
+---------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                  ;
+---------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                         ; Library Name ;
+---------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |Multiplier                                 ; 1620 (0)          ; 557 (0)      ; 0           ; 0            ; 0       ; 0         ; 77   ; 0            ; |Multiplier                                                                                                                 ;              ;
;    |Multiplier_Master:U1_Mul_Master|        ; 1363 (0)          ; 266 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master                                                                                 ;              ;
;       |Mul_ns_logic:U1_ns_logic|            ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|Mul_ns_logic:U1_ns_logic                                                        ;              ;
;       |_register32_r:U11_next_multiplicand| ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand                                             ;              ;
;          |_register8_r:U0_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U1_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U2_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U3_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r ;              ;
;       |_register32_r:U12_next_multiplicand| ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand                                             ;              ;
;          |_register8_r:U0_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U1_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U2_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U3_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r ;              ;
;       |_register32_r:U13_next_multiplicand| ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand                                             ;              ;
;          |_register8_r:U0_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U1_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U2_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U3_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r ;              ;
;       |_register32_r:U14_next_multiplicand| ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand                                             ;              ;
;          |_register8_r:U0_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U1_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U2_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r ;              ;
;          |_register8_r:U3_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r                 ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r ;              ;
;       |_register32_r:U5_next_result|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result                                                    ;              ;
;          |_register8_r:U0_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U1_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U2_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U3_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r        ;              ;
;       |_register32_r:U6_next_result|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result                                                    ;              ;
;          |_register8_r:U0_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U1_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U2_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U3_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r        ;              ;
;       |_register32_r:U7_next_result|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result                                                    ;              ;
;          |_register8_r:U0_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U1_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U2_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U3_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r        ;              ;
;       |_register32_r:U8_next_result|        ; 0 (0)             ; 32 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result                                                    ;              ;
;          |_register8_r:U0_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U1_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U2_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r        ;              ;
;          |_register8_r:U3_register8_r|      ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r                        ;              ;
;             |_dff_r:U0_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U0_dff_r        ;              ;
;             |_dff_r:U1_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r        ;              ;
;             |_dff_r:U2_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r        ;              ;
;             |_dff_r:U3_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r        ;              ;
;             |_dff_r:U4_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U4_dff_r        ;              ;
;             |_dff_r:U5_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r        ;              ;
;             |_dff_r:U6_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r        ;              ;
;             |_dff_r:U7_dff_r|               ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U7_dff_r        ;              ;
;       |_register3_r:U0_register3_r|         ; 0 (0)             ; 2 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r                                                     ;              ;
;          |_dff_r:U0_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r                                     ;              ;
;          |_dff_r:U1_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U1_dff_r                                     ;              ;
;       |_register8_r:U3_next_num|            ; 0 (0)             ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num                                                        ;              ;
;          |_dff_r:U0_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r                                        ;              ;
;          |_dff_r:U1_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r                                        ;              ;
;          |_dff_r:U2_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r                                        ;              ;
;          |_dff_r:U3_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r                                        ;              ;
;          |_dff_r:U4_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r                                        ;              ;
;          |_dff_r:U5_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U5_dff_r                                        ;              ;
;          |_dff_r:U6_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U6_dff_r                                        ;              ;
;          |_dff_r:U7_dff_r|                  ; 0 (0)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U7_dff_r                                        ;              ;
;       |booth_enc:U15_booth_enc|             ; 157 (149)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc                                                         ;              ;
;          |cla8:U0_cla8|                     ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U0_cla8                                            ;              ;
;             |cla4:U0_cla4|                  ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U0_cla8|cla4:U0_cla4                               ;              ;
;             |cla4:U1_cla4|                  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U0_cla8|cla4:U1_cla4                               ;              ;
;          |cla8:U1_cla8|                     ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U1_cla8                                            ;              ;
;             |cla4:U0_cla4|                  ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U1_cla8|cla4:U0_cla4                               ;              ;
;             |cla4:U1_cla4|                  ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U1_cla8|cla4:U1_cla4                               ;              ;
;       |booth_sel:U16_booth_sel|             ; 387 (387)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_sel:U16_booth_sel                                                         ;              ;
;       |cla128:U17_cla128|                   ; 550 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128                                                               ;              ;
;          |cla32:U0_cla32|                   ; 134 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32                                                ;              ;
;             |cla4:U0_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32|cla4:U0_cla4                                   ;              ;
;             |cla4:U1_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32|cla4:U1_cla4                                   ;              ;
;             |cla4:U2_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32|cla4:U2_cla4                                   ;              ;
;             |cla4:U3_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32|cla4:U3_cla4                                   ;              ;
;             |cla4:U4_cla4|                  ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32|cla4:U4_cla4                                   ;              ;
;             |cla4:U5_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32|cla4:U5_cla4                                   ;              ;
;             |cla4:U6_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32|cla4:U6_cla4                                   ;              ;
;             |cla4:U7_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32|cla4:U7_cla4                                   ;              ;
;          |cla32:U1_cla32|                   ; 130 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32                                                ;              ;
;             |cla4:U0_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32|cla4:U0_cla4                                   ;              ;
;             |cla4:U1_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32|cla4:U1_cla4                                   ;              ;
;             |cla4:U2_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32|cla4:U2_cla4                                   ;              ;
;             |cla4:U3_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32|cla4:U3_cla4                                   ;              ;
;             |cla4:U4_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32|cla4:U4_cla4                                   ;              ;
;             |cla4:U5_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32|cla4:U5_cla4                                   ;              ;
;             |cla4:U6_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32|cla4:U6_cla4                                   ;              ;
;             |cla4:U7_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U1_cla32|cla4:U7_cla4                                   ;              ;
;          |cla32:U2_cla32|                   ; 135 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32                                                ;              ;
;             |cla4:U0_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32|cla4:U0_cla4                                   ;              ;
;             |cla4:U1_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32|cla4:U1_cla4                                   ;              ;
;             |cla4:U2_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32|cla4:U2_cla4                                   ;              ;
;             |cla4:U3_cla4|                  ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32|cla4:U3_cla4                                   ;              ;
;             |cla4:U4_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32|cla4:U4_cla4                                   ;              ;
;             |cla4:U5_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32|cla4:U5_cla4                                   ;              ;
;             |cla4:U6_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32|cla4:U6_cla4                                   ;              ;
;             |cla4:U7_cla4|                  ; 17 (17)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U2_cla32|cla4:U7_cla4                                   ;              ;
;          |cla32:U3_cla32|                   ; 151 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32                                                ;              ;
;             |cla4:U0_cla4|                  ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32|cla4:U0_cla4                                   ;              ;
;             |cla4:U1_cla4|                  ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32|cla4:U1_cla4                                   ;              ;
;             |cla4:U2_cla4|                  ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32|cla4:U2_cla4                                   ;              ;
;             |cla4:U3_cla4|                  ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32|cla4:U3_cla4                                   ;              ;
;             |cla4:U4_cla4|                  ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32|cla4:U4_cla4                                   ;              ;
;             |cla4:U5_cla4|                  ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32|cla4:U5_cla4                                   ;              ;
;             |cla4:U6_cla4|                  ; 21 (21)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32|cla4:U6_cla4                                   ;              ;
;             |cla4:U7_cla4|                  ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U3_cla32|cla4:U7_cla4                                   ;              ;
;       |mx4_128bits:U10_next_multiplicand|   ; 128 (128)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|mx4_128bits:U10_next_multiplicand                                               ;              ;
;       |mx4_128bits:U4_next_result|          ; 128 (128)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|mx4_128bits:U4_next_result                                                      ;              ;
;       |mx4_8bits:U2_next_num|               ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_Master:U1_Mul_Master|mx4_8bits:U2_next_num                                                           ;              ;
;    |Multiplier_slave:U0_Mul_slave|          ; 257 (257)         ; 291 (291)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Multiplier|Multiplier_slave:U0_Mul_slave                                                                                   ;              ;
+---------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 557   ;
; Number of registers using Synchronous Clear  ; 31    ;
; Number of registers using Synchronous Load   ; 30    ;
; Number of registers using Asynchronous Clear ; 557   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 542   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; 4:1                ; 128 bits  ; 256 LEs       ; 128 LEs              ; 128 LEs                ; Yes        ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q        ;
; 3:1                ; 65 bits   ; 130 LEs       ; 65 LEs               ; 65 LEs                 ; Yes        ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U6_dff_r|q                                        ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; 4:1                ; 61 bits   ; 122 LEs       ; 122 LEs              ; 0 LEs                  ; Yes        ; |Multiplier|Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; 31:1               ; 30 bits   ; 600 LEs       ; 240 LEs              ; 360 LEs                ; Yes        ; |Multiplier|Multiplier_slave:U0_Mul_slave|S_dout[25]                                                                          ;
; 7:1                ; 126 bits  ; 504 LEs       ; 378 LEs              ; 126 LEs                ; No         ; |Multiplier|Multiplier_Master:U1_Mul_Master|booth_sel:U16_booth_sel|Mux97                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Multiplier_slave:U0_Mul_slave ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; IDLE           ; 00    ; Unsigned Binary                                   ;
; DONE           ; 01    ; Unsigned Binary                                   ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Multiplier_Master:U1_Mul_Master|booth_sel:U16_booth_sel ;
+----------------+-------+-----------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------+
; ZERO           ; 000   ; Unsigned Binary                                                             ;
; ADD1           ; 001   ; Unsigned Binary                                                             ;
; SUB1           ; 010   ; Unsigned Binary                                                             ;
; ADD2           ; 011   ; Unsigned Binary                                                             ;
; SUB2           ; 100   ; Unsigned Binary                                                             ;
+----------------+-------+-----------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|cla128:U17_cla128"                                                       ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                  ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+
; co   ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U2_cla8"                                       ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                  ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------+
; b[7..2] ; Input  ; Info     ; Stuck at GND                                                                                             ;
; b[1]    ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; b[0]    ; Input  ; Info     ; Stuck at GND                                                                                             ;
; ci      ; Input  ; Info     ; Stuck at GND                                                                                             ;
; co      ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U1_cla8"                                    ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                  ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+
; b    ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; ci   ; Input  ; Info     ; Stuck at GND                                                                                             ;
; s[7] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; co   ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U0_cla8"                                       ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                  ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------+
; b[7..1] ; Input  ; Info     ; Stuck at GND                                                                                             ;
; b[0]    ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; ci      ; Input  ; Info     ; Stuck at GND                                                                                             ;
; s[7]    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; co      ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc" ;
+---------------+-------+----------+--------------------------------------------------+
; Port          ; Type  ; Severity ; Details                                          ;
+---------------+-------+----------+--------------------------------------------------+
; multiplier[0] ; Input ; Info     ; Stuck at GND                                     ;
+---------------+-------+----------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|mx4_128bits:U10_next_multiplicand" ;
+------+-------+----------+---------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                             ;
+------+-------+----------+---------------------------------------------------------------------+
; d0   ; Input ; Info     ; Stuck at GND                                                        ;
+------+-------+----------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|mx2_64bits:U9_next_multiplicand"                                                                            ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; d0   ; Input ; Info     ; Stuck at GND                                                                                                                                 ;
; d1   ; Input ; Info     ; Stuck at VCC                                                                                                                                 ;
; d2   ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; d3   ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|mx4_128bits:U4_next_result" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; d0   ; Input ; Info     ; Stuck at GND                                                 ;
; d2   ; Input ; Info     ; Stuck at GND                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|mx4_8bits:U2_next_num" ;
+----------+-------+----------+-----------------------------------------------------+
; Port     ; Type  ; Severity ; Details                                             ;
+----------+-------+----------+-----------------------------------------------------+
; d0       ; Input ; Info     ; Stuck at GND                                        ;
; d1       ; Input ; Info     ; Stuck at GND                                        ;
; d2[7..1] ; Input ; Info     ; Stuck at GND                                        ;
; d2[0]    ; Input ; Info     ; Stuck at VCC                                        ;
+----------+-------+----------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r"                                                                              ;
+------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------+
; d    ; Input  ; Warning  ; Input port expression (2 bits) is smaller than the input port (3 bits) it drives.  Extra input bit(s) "d[2..2]" will be connected to GND. ;
; q    ; Output ; Warning  ; Output or bidir port (3 bits) is wider than the port expression (2 bits) it drives; bit(s) "q[2..2]" have no fanouts                      ;
+------+--------+----------+-------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:05     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Dec 02 15:04:52 2013
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Multiplier -c Multiplier
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file mul_ns_logic.v
    Info (12023): Found entity 1: Mul_ns_logic
Info (12021): Found 7 design units, including 7 entities, in source file logical_modules.v
    Info (12023): Found entity 1: mx2
    Info (12023): Found entity 2: mx2_8bits
    Info (12023): Found entity 3: mx2_32bits
    Info (12023): Found entity 4: mx2_64bits
    Info (12023): Found entity 5: mx4_8bits
    Info (12023): Found entity 6: mx4_32bits
    Info (12023): Found entity 7: mx4_128bits
Info (12021): Found 5 design units, including 5 entities, in source file _register32_r.v
    Info (12023): Found entity 1: _register32_r
    Info (12023): Found entity 2: _register8_r
    Info (12023): Found entity 3: _register3_r
    Info (12023): Found entity 4: _register2_r
    Info (12023): Found entity 5: _dff_r
Info (12021): Found 4 design units, including 4 entities, in source file cla128.v
    Info (12023): Found entity 1: cla128
    Info (12023): Found entity 2: cla32
    Info (12023): Found entity 3: cla8
    Info (12023): Found entity 4: cla4
Info (12021): Found 1 design units, including 1 entities, in source file booth_enc.v
    Info (12023): Found entity 1: booth_enc
Info (12021): Found 1 design units, including 1 entities, in source file multiplier.v
    Info (12023): Found entity 1: Multiplier
Info (12021): Found 1 design units, including 1 entities, in source file multiplier_slave.v
    Info (12023): Found entity 1: Multiplier_slave
Info (12021): Found 1 design units, including 1 entities, in source file multiplier_master.v
    Info (12023): Found entity 1: Multiplier_Master
Info (12021): Found 1 design units, including 1 entities, in source file booth_sel.v
    Info (12023): Found entity 1: booth_sel
Info (12021): Found 1 design units, including 1 entities, in source file tb_multiplier.v
    Info (12023): Found entity 1: tb_multiplier
Info (12127): Elaborating entity "Multiplier" for the top level hierarchy
Info (12128): Elaborating entity "Multiplier_slave" for hierarchy "Multiplier_slave:U0_Mul_slave"
Info (12128): Elaborating entity "Multiplier_Master" for hierarchy "Multiplier_Master:U1_Mul_Master"
Info (12128): Elaborating entity "_register3_r" for hierarchy "Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r"
Info (12128): Elaborating entity "_dff_r" for hierarchy "Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r"
Info (12128): Elaborating entity "Mul_ns_logic" for hierarchy "Multiplier_Master:U1_Mul_Master|Mul_ns_logic:U1_ns_logic"
Info (12128): Elaborating entity "mx4_8bits" for hierarchy "Multiplier_Master:U1_Mul_Master|mx4_8bits:U2_next_num"
Info (12128): Elaborating entity "_register8_r" for hierarchy "Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num"
Info (12128): Elaborating entity "mx4_128bits" for hierarchy "Multiplier_Master:U1_Mul_Master|mx4_128bits:U4_next_result"
Info (12128): Elaborating entity "_register32_r" for hierarchy "Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result"
Info (12128): Elaborating entity "mx2_64bits" for hierarchy "Multiplier_Master:U1_Mul_Master|mx2_64bits:U9_next_multiplicand"
Info (12128): Elaborating entity "booth_enc" for hierarchy "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc"
Info (12128): Elaborating entity "cla8" for hierarchy "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U0_cla8"
Info (12128): Elaborating entity "cla4" for hierarchy "Multiplier_Master:U1_Mul_Master|booth_enc:U15_booth_enc|cla8:U0_cla8|cla4:U0_cla4"
Info (12128): Elaborating entity "booth_sel" for hierarchy "Multiplier_Master:U1_Mul_Master|booth_sel:U16_booth_sel"
Info (12128): Elaborating entity "cla128" for hierarchy "Multiplier_Master:U1_Mul_Master|cla128:U17_cla128"
Info (12128): Elaborating entity "cla32" for hierarchy "Multiplier_Master:U1_Mul_Master|cla128:U17_cla128|cla32:U0_cla32"
Warning (12241): 6 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (144001): Generated suppressed messages file D:/Programming/Verilog/2013-2/project/Multiplier/output_files/Multiplier.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 4 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "S_sel"
    Warning (15610): No output dependent on input pin "S_address[5]"
    Warning (15610): No output dependent on input pin "S_address[6]"
    Warning (15610): No output dependent on input pin "S_address[7]"
Info (21057): Implemented 1953 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 44 input pins
    Info (21059): Implemented 33 output pins
    Info (21061): Implemented 1876 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 462 megabytes
    Info: Processing ended: Mon Dec 02 15:05:01 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in D:/Programming/Verilog/2013-2/project/Multiplier/output_files/Multiplier.map.smsg.


