+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst1|rst_controller_002|alt_rst_req_sync_uq1                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_002|alt_rst_sync_uq1                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_002                                                                                                              ; 33    ; 29             ; 0            ; 29             ; 1      ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001|alt_rst_req_sync_uq1                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001|alt_rst_sync_uq1                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller_001                                                                                                              ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_req_sync_uq1                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_sync_uq1                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller                                                                                                                  ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|irq_mapper_001                                                                                                                  ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|irq_mapper                                                                                                                      ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_003|arb|adder                                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_003|arb                                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_003                                                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_002|arb|adder                                                                                    ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_002|arb                                                                                          ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_002                                                                                              ; 923   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                                                    ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_001|arb                                                                                          ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux_001                                                                                              ; 923   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux|arb                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_mux                                                                                                  ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_014                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_013                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_012                                                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_011                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_010                                                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_009                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_008                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_007                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_006                                                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_005                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_004                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_003                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_002                                                                                            ; 118   ; 1              ; 2            ; 1              ; 116    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux_001                                                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_xbar_demux                                                                                                ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_014                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_013                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_012|arb|adder                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_012|arb                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_012                                                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_011                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_010|arb|adder                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_010|arb                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_010                                                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_009                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_008                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_007                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_006|arb|adder                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_006|arb                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_006                                                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_005                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_004                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_003                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_002                                                                                              ; 118   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_001|arb|adder                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_001|arb                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux_001                                                                                              ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux|arb|adder                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux|arb                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_mux                                                                                                  ; 233   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_demux_003                                                                                            ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_demux_002                                                                                            ; 125   ; 64             ; 2            ; 64             ; 921    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_demux_001                                                                                            ; 125   ; 64             ; 2            ; 64             ; 921    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_xbar_demux                                                                                                ; 119   ; 4              ; 2            ; 4              ; 231    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_014|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_014                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_013|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_013                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_012|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_012                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_011|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_011                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_010|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_010                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_009|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_009                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_008|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_008                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_007|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_007                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_006|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_006                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_005|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_005                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_004|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_004                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_003|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_003                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_002|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_002                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_001|the_default_decode                                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router_001                                                                                                 ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router|the_default_decode                                                                                  ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|id_router                                                                                                     ; 103   ; 0              ; 2            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router_003|the_default_decode                                                                            ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router_003                                                                                               ; 103   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router_002|the_default_decode                                                                            ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router_002                                                                                               ; 103   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router_001|the_default_decode                                                                            ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router_001                                                                                               ; 103   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router|the_default_decode                                                                                ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|addr_router                                                                                                   ; 103   ; 0              ; 6            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|alt_timer_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|alt_timer_1_s1_translator_avalon_universal_slave_0_agent|uncompressor                                         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|alt_timer_1_s1_translator_avalon_universal_slave_0_agent                                                      ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_out_translator_avalon_universal_slave_0_agent_rsp_fifo                                            ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_out_translator_avalon_universal_slave_0_agent|uncompressor                                        ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_out_translator_avalon_universal_slave_0_agent                                                     ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_c1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                           ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_c1_s1_translator_avalon_universal_slave_0_agent|uncompressor                                       ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_c1_s1_translator_avalon_universal_slave_0_agent                                                    ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_1_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                      ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_1_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                                  ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_1_control_slave_translator_avalon_universal_slave_0_agent                                               ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu1_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                     ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu1_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                                 ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu1_jtag_debug_module_translator_avalon_universal_slave_0_agent                                              ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                 ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_1_s1_translator_avalon_universal_slave_0_agent|uncompressor                                             ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_1_s1_translator_avalon_universal_slave_0_agent                                                          ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                              ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor                          ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_1_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                       ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|alt_timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|alt_timer_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|alt_timer_0_s1_translator_avalon_universal_slave_0_agent                                                      ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_in_csr_translator_avalon_universal_slave_0_agent_rsp_fifo                                         ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_in_csr_translator_avalon_universal_slave_0_agent|uncompressor                                     ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_in_csr_translator_avalon_universal_slave_0_agent                                                  ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                             ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_in_translator_avalon_universal_slave_0_agent|uncompressor                                         ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_in_translator_avalon_universal_slave_0_agent                                                      ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                      ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_0_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                                  ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_0_control_slave_translator_avalon_universal_slave_0_agent                                               ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                 ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                             ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_0_s1_translator_avalon_universal_slave_0_agent                                                          ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                              ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor                          ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                       ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_c0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                           ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_c0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                       ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_c0_s1_translator_avalon_universal_slave_0_agent                                                    ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                     ; 143   ; 39             ; 0            ; 39             ; 102    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu0_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                                 ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                              ; 293   ; 39             ; 52           ; 39             ; 301    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu1_instruction_master_translator_avalon_universal_master_0_agent                                            ; 181   ; 40             ; 83           ; 40             ; 135    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu1_data_master_translator_avalon_universal_master_0_agent                                                   ; 181   ; 40             ; 83           ; 40             ; 135    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu0_data_master_translator_avalon_universal_master_0_agent                                                   ; 181   ; 40             ; 83           ; 40             ; 135    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu0_instruction_master_translator_avalon_universal_master_0_agent                                            ; 181   ; 40             ; 83           ; 40             ; 135    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|alt_timer_1_s1_translator                                                                                     ; 87    ; 23             ; 35           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_out_translator                                                                                    ; 103   ; 6              ; 18           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_c1_s1_translator                                                                                   ; 103   ; 8              ; 4            ; 8              ; 88     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_1_control_slave_translator                                                                              ; 103   ; 7              ; 18           ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu1_jtag_debug_module_translator                                                                             ; 103   ; 6              ; 10           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_1_s1_translator                                                                                         ; 87    ; 23             ; 35           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_1_avalon_jtag_slave_translator                                                                      ; 103   ; 6              ; 21           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|alt_timer_0_s1_translator                                                                                     ; 87    ; 23             ; 35           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_in_csr_translator                                                                                 ; 103   ; 7              ; 16           ; 7              ; 71     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|fifo_shared_in_translator                                                                                     ; 103   ; 38             ; 18           ; 38             ; 67     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|sysid_0_control_slave_translator                                                                              ; 103   ; 7              ; 18           ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|timer_0_s1_translator                                                                                         ; 87    ; 23             ; 35           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                      ; 103   ; 6              ; 21           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|onchip_mem_c0_s1_translator                                                                                   ; 103   ; 8              ; 4            ; 8              ; 88     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu0_jtag_debug_module_translator                                                                             ; 103   ; 6              ; 10           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu1_instruction_master_translator                                                                            ; 104   ; 52             ; 0            ; 52             ; 95     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu1_data_master_translator                                                                                   ; 104   ; 13             ; 0            ; 13             ; 95     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu0_data_master_translator                                                                                   ; 104   ; 13             ; 0            ; 13             ; 95     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu0_instruction_master_translator                                                                            ; 104   ; 52             ; 0            ; 52             ; 95     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0                                                                                                               ; 550   ; 0              ; 0            ; 0              ; 565    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|alt_timer_1                                                                                                                     ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|alt_timer_0                                                                                                                     ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                  ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram|altsyncram1                     ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                 ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                              ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                         ; 37    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls|the_scfifo                                                                                 ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared|the_scfifo_with_controls                                                                                            ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|fifo_shared                                                                                                                     ; 73    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sysid_1                                                                                                                         ; 3     ; 21             ; 2            ; 21             ; 32     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|timer_1                                                                                                                         ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_r                                                                                 ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1|the_fifo_mpsoc_jtag_uart_0_scfifo_w                                                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_1                                                                                                                     ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_jtag_debug_module_wrapper|the_fifo_mpsoc_cpu1_jtag_debug_module_sysclk   ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_jtag_debug_module_wrapper|the_fifo_mpsoc_cpu1_jtag_debug_module_tck      ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_jtag_debug_module_wrapper                                                ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_im                                                             ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_pib                                                            ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_fifo|the_fifo_mpsoc_cpu1_oci_test_bench                        ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_fifo|the_fifo_mpsoc_cpu1_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_fifo|the_fifo_mpsoc_cpu1_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_fifo|the_fifo_mpsoc_cpu1_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_fifo                                                           ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_dtrace|fifo_mpsoc_cpu1_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_dtrace                                                         ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_itrace                                                         ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_dbrk                                                           ; 89    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_xbrk                                                           ; 55    ; 5              ; 52           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_break                                                          ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_avalon_reg                                                         ; 48    ; 0              ; 27           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_ocimem|fifo_mpsoc_cpu1_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_ocimem|fifo_mpsoc_cpu1_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_ocimem                                                             ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci|the_fifo_mpsoc_cpu1_nios2_oci_debug                                                          ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_nios2_oci                                                                                              ; 160   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|fifo_mpsoc_cpu1_register_bank_b|the_altsyncram|auto_generated                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|fifo_mpsoc_cpu1_register_bank_b                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|fifo_mpsoc_cpu1_register_bank_a|the_altsyncram|auto_generated                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|fifo_mpsoc_cpu1_register_bank_a                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1|the_fifo_mpsoc_cpu1_test_bench                                                                                             ; 275   ; 3              ; 241          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu1                                                                                                                            ; 149   ; 0              ; 29           ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem_c1|the_altsyncram|auto_generated|mux2                                                                                ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem_c1|the_altsyncram|auto_generated|decode3                                                                             ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem_c1|the_altsyncram|auto_generated                                                                                     ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem_c1                                                                                                                   ; 57    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|sysid_0                                                                                                                         ; 3     ; 20             ; 2            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|timer_0                                                                                                                         ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_r                                                                                 ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0|the_fifo_mpsoc_jtag_uart_0_scfifo_w                                                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag_uart_0                                                                                                                     ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_jtag_debug_module_wrapper|the_fifo_mpsoc_cpu0_jtag_debug_module_sysclk   ; 43    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_jtag_debug_module_wrapper|the_fifo_mpsoc_cpu0_jtag_debug_module_tck      ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_jtag_debug_module_wrapper                                                ; 123   ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_im                                                             ; 97    ; 36             ; 93           ; 36             ; 48     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_pib                                                            ; 39    ; 20             ; 38           ; 20             ; 19     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_fifo|the_fifo_mpsoc_cpu0_oci_test_bench                        ; 36    ; 0              ; 36           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_fifo|the_fifo_mpsoc_cpu0_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_fifo|the_fifo_mpsoc_cpu0_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_fifo|the_fifo_mpsoc_cpu0_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_fifo                                                           ; 151   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_dtrace|fifo_mpsoc_cpu0_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_dtrace                                                         ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_itrace                                                         ; 25    ; 17             ; 23           ; 17             ; 87     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_dbrk                                                           ; 89    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_xbrk                                                           ; 55    ; 5              ; 52           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_break                                                          ; 52    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_avalon_reg                                                         ; 48    ; 0              ; 27           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_ocimem|fifo_mpsoc_cpu0_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_ocimem|fifo_mpsoc_cpu0_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_ocimem                                                             ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci|the_fifo_mpsoc_cpu0_nios2_oci_debug                                                          ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_nios2_oci                                                                                              ; 160   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|fifo_mpsoc_cpu0_register_bank_b|the_altsyncram|auto_generated                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|fifo_mpsoc_cpu0_register_bank_b                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|fifo_mpsoc_cpu0_register_bank_a|the_altsyncram|auto_generated                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|fifo_mpsoc_cpu0_register_bank_a                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0|the_fifo_mpsoc_cpu0_test_bench                                                                                             ; 275   ; 3              ; 241          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu0                                                                                                                            ; 149   ; 0              ; 29           ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem_c0|the_altsyncram|auto_generated|mux2                                                                                ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem_c0|the_altsyncram|auto_generated|decode3                                                                             ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem_c0|the_altsyncram|auto_generated                                                                                     ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|onchip_mem_c0                                                                                                                   ; 57    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
