{
  "module_name": "cs35l41.h",
  "hash_id": "68b7e6db32f5f7e2f4366a55687642d1303cfc12b053a202d29da9d74a923c7f",
  "original_prompt": "Ingested from linux-6.6.14/include/sound/cs35l41.h",
  "human_readable_source": " \n\n#ifndef __CS35L41_H\n#define __CS35L41_H\n\n#include <linux/regmap.h>\n#include <linux/firmware/cirrus/cs_dsp.h>\n\n#define CS35L41_FIRSTREG\t\t0x00000000\n#define CS35L41_LASTREG\t\t\t0x03804FE8\n#define CS35L41_DEVID\t\t\t0x00000000\n#define CS35L41_REVID\t\t\t0x00000004\n#define CS35L41_FABID\t\t\t0x00000008\n#define CS35L41_RELID\t\t\t0x0000000C\n#define CS35L41_OTPID\t\t\t0x00000010\n#define CS35L41_SFT_RESET\t\t0x00000020\n#define CS35L41_TEST_KEY_CTL\t\t0x00000040\n#define CS35L41_USER_KEY_CTL\t\t0x00000044\n#define CS35L41_OTP_MEM0\t\t0x00000400\n#define CS35L41_OTP_MEM31\t\t0x0000047C\n#define CS35L41_OTP_CTRL0\t\t0x00000500\n#define CS35L41_OTP_CTRL1\t\t0x00000504\n#define CS35L41_OTP_CTRL3\t\t0x00000508\n#define CS35L41_OTP_CTRL4\t\t0x0000050C\n#define CS35L41_OTP_CTRL5\t\t0x00000510\n#define CS35L41_OTP_CTRL6\t\t0x00000514\n#define CS35L41_OTP_CTRL7\t\t0x00000518\n#define CS35L41_OTP_CTRL8\t\t0x0000051C\n#define CS35L41_PWR_CTRL1\t\t0x00002014\n#define CS35L41_PWR_CTRL2\t\t0x00002018\n#define CS35L41_PWR_CTRL3\t\t0x0000201C\n#define CS35L41_CTRL_OVRRIDE\t\t0x00002020\n#define CS35L41_AMP_OUT_MUTE\t\t0x00002024\n#define CS35L41_PROTECT_REL_ERR_IGN\t0x00002034\n#define CS35L41_GPIO_PAD_CONTROL\t0x0000242C\n#define CS35L41_JTAG_CONTROL\t\t0x00002438\n#define CS35L41_PWRMGT_CTL\t\t0x00002900\n#define CS35L41_WAKESRC_CTL\t\t0x00002904\n#define CS35L41_PWRMGT_STS\t\t0x00002908\n#define CS35L41_PLL_CLK_CTRL\t\t0x00002C04\n#define CS35L41_DSP_CLK_CTRL\t\t0x00002C08\n#define CS35L41_GLOBAL_CLK_CTRL\t\t0x00002C0C\n#define CS35L41_DATA_FS_SEL\t\t0x00002C10\n#define CS35L41_TST_FS_MON0\t\t0x00002D10\n#define CS35L41_MDSYNC_EN\t\t0x00003400\n#define CS35L41_MDSYNC_TX_ID\t\t0x00003408\n#define CS35L41_MDSYNC_PWR_CTRL\t\t0x0000340C\n#define CS35L41_MDSYNC_DATA_TX\t\t0x00003410\n#define CS35L41_MDSYNC_TX_STATUS\t0x00003414\n#define CS35L41_MDSYNC_DATA_RX\t\t0x0000341C\n#define CS35L41_MDSYNC_RX_STATUS\t0x00003420\n#define CS35L41_MDSYNC_ERR_STATUS\t0x00003424\n#define CS35L41_MDSYNC_SYNC_PTE2\t0x00003528\n#define CS35L41_MDSYNC_SYNC_PTE3\t0x0000352C\n#define CS35L41_MDSYNC_SYNC_MSM_STATUS\t0x0000353C\n#define CS35L41_BSTCVRT_VCTRL1\t\t0x00003800\n#define CS35L41_BSTCVRT_VCTRL2\t\t0x00003804\n#define CS35L41_BSTCVRT_PEAK_CUR\t0x00003808\n#define CS35L41_BSTCVRT_SFT_RAMP\t0x0000380C\n#define CS35L41_BSTCVRT_COEFF\t\t0x00003810\n#define CS35L41_BSTCVRT_SLOPE_LBST\t0x00003814\n#define CS35L41_BSTCVRT_SW_FREQ\t\t0x00003818\n#define CS35L41_BSTCVRT_DCM_CTRL\t0x0000381C\n#define CS35L41_BSTCVRT_DCM_MODE_FORCE\t0x00003820\n#define CS35L41_BSTCVRT_OVERVOLT_CTRL\t0x00003830\n#define CS35L41_VI_VOL_POL\t\t0x00004000\n#define CS35L41_VIMON_SPKMON_RESYNC\t0x00004100\n#define CS35L41_DTEMP_WARN_THLD\t\t0x00004220\n#define CS35L41_DTEMP_CFG\t\t0x00004224\n#define CS35L41_DTEMP_EN\t\t0x00004308\n#define CS35L41_VPVBST_FS_SEL\t\t0x00004400\n#define CS35L41_SP_ENABLES\t\t0x00004800\n#define CS35L41_SP_RATE_CTRL\t\t0x00004804\n#define CS35L41_SP_FORMAT\t\t0x00004808\n#define CS35L41_SP_HIZ_CTRL\t\t0x0000480C\n#define CS35L41_SP_FRAME_TX_SLOT\t0x00004810\n#define CS35L41_SP_FRAME_RX_SLOT\t0x00004820\n#define CS35L41_SP_TX_WL\t\t0x00004830\n#define CS35L41_SP_RX_WL\t\t0x00004840\n#define CS35L41_ASP_CONTROL4\t\t0x00004854\n#define CS35L41_DAC_PCM1_SRC\t\t0x00004C00\n#define CS35L41_ASP_TX1_SRC\t\t0x00004C20\n#define CS35L41_ASP_TX2_SRC\t\t0x00004C24\n#define CS35L41_ASP_TX3_SRC\t\t0x00004C28\n#define CS35L41_ASP_TX4_SRC\t\t0x00004C2C\n#define CS35L41_DSP1_RX1_SRC\t\t0x00004C40\n#define CS35L41_DSP1_RX2_SRC\t\t0x00004C44\n#define CS35L41_DSP1_RX3_SRC\t\t0x00004C48\n#define CS35L41_DSP1_RX4_SRC\t\t0x00004C4C\n#define CS35L41_DSP1_RX5_SRC\t\t0x00004C50\n#define CS35L41_DSP1_RX6_SRC\t\t0x00004C54\n#define CS35L41_DSP1_RX7_SRC\t\t0x00004C58\n#define CS35L41_DSP1_RX8_SRC\t\t0x00004C5C\n#define CS35L41_NGATE1_SRC\t\t0x00004C60\n#define CS35L41_NGATE2_SRC\t\t0x00004C64\n#define CS35L41_AMP_DIG_VOL_CTRL\t0x00006000\n#define CS35L41_VPBR_CFG\t\t0x00006404\n#define CS35L41_VBBR_CFG\t\t0x00006408\n#define CS35L41_VPBR_STATUS\t\t0x0000640C\n#define CS35L41_VBBR_STATUS\t\t0x00006410\n#define CS35L41_OVERTEMP_CFG\t\t0x00006414\n#define CS35L41_AMP_ERR_VOL\t\t0x00006418\n#define CS35L41_VOL_STATUS_TO_DSP\t0x00006450\n#define CS35L41_CLASSH_CFG\t\t0x00006800\n#define CS35L41_WKFET_CFG\t\t0x00006804\n#define CS35L41_NG_CFG\t\t\t0x00006808\n#define CS35L41_AMP_GAIN_CTRL\t\t0x00006C04\n#define CS35L41_DAC_MSM_CFG\t\t0x00007400\n#define CS35L41_IRQ1_CFG\t\t0x00010000\n#define CS35L41_IRQ1_STATUS\t\t0x00010004\n#define CS35L41_IRQ1_STATUS1\t\t0x00010010\n#define CS35L41_IRQ1_STATUS2\t\t0x00010014\n#define CS35L41_IRQ1_STATUS3\t\t0x00010018\n#define CS35L41_IRQ1_STATUS4\t\t0x0001001C\n#define CS35L41_IRQ1_RAW_STATUS1\t0x00010090\n#define CS35L41_IRQ1_RAW_STATUS2\t0x00010094\n#define CS35L41_IRQ1_RAW_STATUS3\t0x00010098\n#define CS35L41_IRQ1_RAW_STATUS4\t0x0001009C\n#define CS35L41_IRQ1_MASK1\t\t0x00010110\n#define CS35L41_IRQ1_MASK2\t\t0x00010114\n#define CS35L41_IRQ1_MASK3\t\t0x00010118\n#define CS35L41_IRQ1_MASK4\t\t0x0001011C\n#define CS35L41_IRQ1_FRC1\t\t0x00010190\n#define CS35L41_IRQ1_FRC2\t\t0x00010194\n#define CS35L41_IRQ1_FRC3\t\t0x00010198\n#define CS35L41_IRQ1_FRC4\t\t0x0001019C\n#define CS35L41_IRQ1_EDGE1\t\t0x00010210\n#define CS35L41_IRQ1_EDGE4\t\t0x0001021C\n#define CS35L41_IRQ1_POL1\t\t0x00010290\n#define CS35L41_IRQ1_POL2\t\t0x00010294\n#define CS35L41_IRQ1_POL3\t\t0x00010298\n#define CS35L41_IRQ1_POL4\t\t0x0001029C\n#define CS35L41_IRQ1_DB3\t\t0x00010318\n#define CS35L41_IRQ2_CFG\t\t0x00010800\n#define CS35L41_IRQ2_STATUS\t\t0x00010804\n#define CS35L41_IRQ2_STATUS1\t\t0x00010810\n#define CS35L41_IRQ2_STATUS2\t\t0x00010814\n#define CS35L41_IRQ2_STATUS3\t\t0x00010818\n#define CS35L41_IRQ2_STATUS4\t\t0x0001081C\n#define CS35L41_IRQ2_RAW_STATUS1\t0x00010890\n#define CS35L41_IRQ2_RAW_STATUS2\t0x00010894\n#define CS35L41_IRQ2_RAW_STATUS3\t0x00010898\n#define CS35L41_IRQ2_RAW_STATUS4\t0x0001089C\n#define CS35L41_IRQ2_MASK1\t\t0x00010910\n#define CS35L41_IRQ2_MASK2\t\t0x00010914\n#define CS35L41_IRQ2_MASK3\t\t0x00010918\n#define CS35L41_IRQ2_MASK4\t\t0x0001091C\n#define CS35L41_IRQ2_FRC1\t\t0x00010990\n#define CS35L41_IRQ2_FRC2\t\t0x00010994\n#define CS35L41_IRQ2_FRC3\t\t0x00010998\n#define CS35L41_IRQ2_FRC4\t\t0x0001099C\n#define CS35L41_IRQ2_EDGE1\t\t0x00010A10\n#define CS35L41_IRQ2_EDGE4\t\t0x00010A1C\n#define CS35L41_IRQ2_POL1\t\t0x00010A90\n#define CS35L41_IRQ2_POL2\t\t0x00010A94\n#define CS35L41_IRQ2_POL3\t\t0x00010A98\n#define CS35L41_IRQ2_POL4\t\t0x00010A9C\n#define CS35L41_IRQ2_DB3\t\t0x00010B18\n#define CS35L41_GPIO_STATUS1\t\t0x00011000\n#define CS35L41_GPIO1_CTRL1\t\t0x00011008\n#define CS35L41_GPIO2_CTRL1\t\t0x0001100C\n#define CS35L41_MIXER_NGATE_CFG\t\t0x00012000\n#define CS35L41_MIXER_NGATE_CH1_CFG\t0x00012004\n#define CS35L41_MIXER_NGATE_CH2_CFG\t0x00012008\n#define CS35L41_DSP_MBOX_1\t\t0x00013000\n#define CS35L41_DSP_MBOX_2\t\t0x00013004\n#define CS35L41_DSP_MBOX_3\t\t0x00013008\n#define CS35L41_DSP_MBOX_4\t\t0x0001300C\n#define CS35L41_DSP_MBOX_5\t\t0x00013010\n#define CS35L41_DSP_MBOX_6\t\t0x00013014\n#define CS35L41_DSP_MBOX_7\t\t0x00013018\n#define CS35L41_DSP_MBOX_8\t\t0x0001301C\n#define CS35L41_DSP_VIRT1_MBOX_1\t0x00013020\n#define CS35L41_DSP_VIRT1_MBOX_2\t0x00013024\n#define CS35L41_DSP_VIRT1_MBOX_3\t0x00013028\n#define CS35L41_DSP_VIRT1_MBOX_4\t0x0001302C\n#define CS35L41_DSP_VIRT1_MBOX_5\t0x00013030\n#define CS35L41_DSP_VIRT1_MBOX_6\t0x00013034\n#define CS35L41_DSP_VIRT1_MBOX_7\t0x00013038\n#define CS35L41_DSP_VIRT1_MBOX_8\t0x0001303C\n#define CS35L41_DSP_VIRT2_MBOX_1\t0x00013040\n#define CS35L41_DSP_VIRT2_MBOX_2\t0x00013044\n#define CS35L41_DSP_VIRT2_MBOX_3\t0x00013048\n#define CS35L41_DSP_VIRT2_MBOX_4\t0x0001304C\n#define CS35L41_DSP_VIRT2_MBOX_5\t0x00013050\n#define CS35L41_DSP_VIRT2_MBOX_6\t0x00013054\n#define CS35L41_DSP_VIRT2_MBOX_7\t0x00013058\n#define CS35L41_DSP_VIRT2_MBOX_8\t0x0001305C\n#define CS35L41_CLOCK_DETECT_1\t\t0x00014000\n#define CS35L41_TIMER1_CONTROL\t\t0x00015000\n#define CS35L41_TIMER1_COUNT_PRESET\t0x00015004\n#define CS35L41_TIMER1_START_STOP\t0x0001500C\n#define CS35L41_TIMER1_STATUS\t\t0x00015010\n#define CS35L41_TIMER1_COUNT_READBACK\t0x00015014\n#define CS35L41_TIMER1_DSP_CLK_CFG\t0x00015018\n#define CS35L41_TIMER1_DSP_CLK_STATUS\t0x0001501C\n#define CS35L41_TIMER2_CONTROL\t\t0x00015100\n#define CS35L41_TIMER2_COUNT_PRESET\t0x00015104\n#define CS35L41_TIMER2_START_STOP\t0x0001510C\n#define CS35L41_TIMER2_STATUS\t\t0x00015110\n#define CS35L41_TIMER2_COUNT_READBACK\t0x00015114\n#define CS35L41_TIMER2_DSP_CLK_CFG\t0x00015118\n#define CS35L41_TIMER2_DSP_CLK_STATUS\t0x0001511C\n#define CS35L41_DFT_JTAG_CONTROL\t0x00016000\n#define CS35L41_DIE_STS1\t\t0x00017040\n#define CS35L41_DIE_STS2\t\t0x00017044\n#define CS35L41_TEMP_CAL1\t\t0x00017048\n#define CS35L41_TEMP_CAL2\t\t0x0001704C\n#define CS35L41_DSP1_XMEM_PACK_0\t0x02000000\n#define CS35L41_DSP1_XMEM_PACK_3068\t0x02002FF0\n#define CS35L41_DSP1_XMEM_UNPACK32_0\t0x02400000\n#define CS35L41_DSP1_XMEM_UNPACK32_2046\t0x02401FF8\n#define CS35L41_DSP1_TIMESTAMP_COUNT\t0x025C0800\n#define CS35L41_DSP1_SYS_ID\t\t0x025E0000\n#define CS35L41_DSP1_SYS_VERSION\t0x025E0004\n#define CS35L41_DSP1_SYS_CORE_ID\t0x025E0008\n#define CS35L41_DSP1_SYS_AHB_ADDR\t0x025E000C\n#define CS35L41_DSP1_SYS_XSRAM_SIZE\t0x025E0010\n#define CS35L41_DSP1_SYS_YSRAM_SIZE\t0x025E0018\n#define CS35L41_DSP1_SYS_PSRAM_SIZE\t0x025E0020\n#define CS35L41_DSP1_SYS_PM_BOOT_SIZE\t0x025E0028\n#define CS35L41_DSP1_SYS_FEATURES\t0x025E002C\n#define CS35L41_DSP1_SYS_FIR_FILTERS\t0x025E0030\n#define CS35L41_DSP1_SYS_LMS_FILTERS\t0x025E0034\n#define CS35L41_DSP1_SYS_XM_BANK_SIZE\t0x025E0038\n#define CS35L41_DSP1_SYS_YM_BANK_SIZE\t0x025E003C\n#define CS35L41_DSP1_SYS_PM_BANK_SIZE\t0x025E0040\n#define CS35L41_DSP1_AHBM_WIN0_CTRL0\t0x025E2000\n#define CS35L41_DSP1_AHBM_WIN0_CTRL1\t0x025E2004\n#define CS35L41_DSP1_AHBM_WIN1_CTRL0\t0x025E2008\n#define CS35L41_DSP1_AHBM_WIN1_CTRL1\t0x025E200C\n#define CS35L41_DSP1_AHBM_WIN2_CTRL0\t0x025E2010\n#define CS35L41_DSP1_AHBM_WIN2_CTRL1\t0x025E2014\n#define CS35L41_DSP1_AHBM_WIN3_CTRL0\t0x025E2018\n#define CS35L41_DSP1_AHBM_WIN3_CTRL1\t0x025E201C\n#define CS35L41_DSP1_AHBM_WIN4_CTRL0\t0x025E2020\n#define CS35L41_DSP1_AHBM_WIN4_CTRL1\t0x025E2024\n#define CS35L41_DSP1_AHBM_WIN5_CTRL0\t0x025E2028\n#define CS35L41_DSP1_AHBM_WIN5_CTRL1\t0x025E202C\n#define CS35L41_DSP1_AHBM_WIN6_CTRL0\t0x025E2030\n#define CS35L41_DSP1_AHBM_WIN6_CTRL1\t0x025E2034\n#define CS35L41_DSP1_AHBM_WIN7_CTRL0\t0x025E2038\n#define CS35L41_DSP1_AHBM_WIN7_CTRL1\t0x025E203C\n#define CS35L41_DSP1_AHBM_WIN_DBG_CTRL0\t0x025E2040\n#define CS35L41_DSP1_AHBM_WIN_DBG_CTRL1\t0x025E2044\n#define CS35L41_DSP1_XMEM_UNPACK24_0\t0x02800000\n#define CS35L41_DSP1_XMEM_UNPACK24_4093\t0x02803FF4\n#define CS35L41_DSP1_CTRL_BASE\t\t0x02B80000\n#define CS35L41_DSP1_CORE_SOFT_RESET\t0x02B80010\n#define CS35L41_DSP1_DEBUG\t\t0x02B80040\n#define CS35L41_DSP1_TIMER_CTRL\t\t0x02B80048\n#define CS35L41_DSP1_STREAM_ARB_CTRL\t0x02B80050\n#define CS35L41_DSP1_RX1_RATE\t\t0x02B80080\n#define CS35L41_DSP1_RX2_RATE\t\t0x02B80088\n#define CS35L41_DSP1_RX3_RATE\t\t0x02B80090\n#define CS35L41_DSP1_RX4_RATE\t\t0x02B80098\n#define CS35L41_DSP1_RX5_RATE\t\t0x02B800A0\n#define CS35L41_DSP1_RX6_RATE\t\t0x02B800A8\n#define CS35L41_DSP1_RX7_RATE\t\t0x02B800B0\n#define CS35L41_DSP1_RX8_RATE\t\t0x02B800B8\n#define CS35L41_DSP1_TX1_RATE\t\t0x02B80280\n#define CS35L41_DSP1_TX2_RATE\t\t0x02B80288\n#define CS35L41_DSP1_TX3_RATE\t\t0x02B80290\n#define CS35L41_DSP1_TX4_RATE\t\t0x02B80298\n#define CS35L41_DSP1_TX5_RATE\t\t0x02B802A0\n#define CS35L41_DSP1_TX6_RATE\t\t0x02B802A8\n#define CS35L41_DSP1_TX7_RATE\t\t0x02B802B0\n#define CS35L41_DSP1_TX8_RATE\t\t0x02B802B8\n#define CS35L41_DSP1_NMI_CTRL1\t\t0x02B80480\n#define CS35L41_DSP1_NMI_CTRL2\t\t0x02B80488\n#define CS35L41_DSP1_NMI_CTRL3\t\t0x02B80490\n#define CS35L41_DSP1_NMI_CTRL4\t\t0x02B80498\n#define CS35L41_DSP1_NMI_CTRL5\t\t0x02B804A0\n#define CS35L41_DSP1_NMI_CTRL6\t\t0x02B804A8\n#define CS35L41_DSP1_NMI_CTRL7\t\t0x02B804B0\n#define CS35L41_DSP1_NMI_CTRL8\t\t0x02B804B8\n#define CS35L41_DSP1_RESUME_CTRL\t0x02B80500\n#define CS35L41_DSP1_IRQ1_CTRL\t\t0x02B80508\n#define CS35L41_DSP1_IRQ2_CTRL\t\t0x02B80510\n#define CS35L41_DSP1_IRQ3_CTRL\t\t0x02B80518\n#define CS35L41_DSP1_IRQ4_CTRL\t\t0x02B80520\n#define CS35L41_DSP1_IRQ5_CTRL\t\t0x02B80528\n#define CS35L41_DSP1_IRQ6_CTRL\t\t0x02B80530\n#define CS35L41_DSP1_IRQ7_CTRL\t\t0x02B80538\n#define CS35L41_DSP1_IRQ8_CTRL\t\t0x02B80540\n#define CS35L41_DSP1_IRQ9_CTRL\t\t0x02B80548\n#define CS35L41_DSP1_IRQ10_CTRL\t\t0x02B80550\n#define CS35L41_DSP1_IRQ11_CTRL\t\t0x02B80558\n#define CS35L41_DSP1_IRQ12_CTRL\t\t0x02B80560\n#define CS35L41_DSP1_IRQ13_CTRL\t\t0x02B80568\n#define CS35L41_DSP1_IRQ14_CTRL\t\t0x02B80570\n#define CS35L41_DSP1_IRQ15_CTRL\t\t0x02B80578\n#define CS35L41_DSP1_IRQ16_CTRL\t\t0x02B80580\n#define CS35L41_DSP1_IRQ17_CTRL\t\t0x02B80588\n#define CS35L41_DSP1_IRQ18_CTRL\t\t0x02B80590\n#define CS35L41_DSP1_IRQ19_CTRL\t\t0x02B80598\n#define CS35L41_DSP1_IRQ20_CTRL\t\t0x02B805A0\n#define CS35L41_DSP1_IRQ21_CTRL\t\t0x02B805A8\n#define CS35L41_DSP1_IRQ22_CTRL\t\t0x02B805B0\n#define CS35L41_DSP1_IRQ23_CTRL\t\t0x02B805B8\n#define CS35L41_DSP1_SCRATCH1\t\t0x02B805C0\n#define CS35L41_DSP1_SCRATCH2\t\t0x02B805C8\n#define CS35L41_DSP1_SCRATCH3\t\t0x02B805D0\n#define CS35L41_DSP1_SCRATCH4\t\t0x02B805D8\n#define CS35L41_DSP1_CCM_CORE_CTRL\t0x02BC1000\n#define CS35L41_DSP1_CCM_CLK_OVERRIDE\t0x02BC1008\n#define CS35L41_DSP1_XM_MSTR_EN\t\t0x02BC2000\n#define CS35L41_DSP1_XM_CORE_PRI\t0x02BC2008\n#define CS35L41_DSP1_XM_AHB_PACK_PL_PRI\t0x02BC2010\n#define CS35L41_DSP1_XM_AHB_UP_PL_PRI\t0x02BC2018\n#define CS35L41_DSP1_XM_ACCEL_PL0_PRI\t0x02BC2020\n#define CS35L41_DSP1_XM_NPL0_PRI\t0x02BC2078\n#define CS35L41_DSP1_YM_MSTR_EN\t\t0x02BC20C0\n#define CS35L41_DSP1_YM_CORE_PRI\t0x02BC20C8\n#define CS35L41_DSP1_YM_AHB_PACK_PL_PRI\t0x02BC20D0\n#define CS35L41_DSP1_YM_AHB_UP_PL_PRI\t0x02BC20D8\n#define CS35L41_DSP1_YM_ACCEL_PL0_PRI\t0x02BC20E0\n#define CS35L41_DSP1_YM_NPL0_PRI\t0x02BC2138\n#define CS35L41_DSP1_PM_MSTR_EN\t\t0x02BC2180\n#define CS35L41_DSP1_PM_PATCH0_ADDR\t0x02BC2188\n#define CS35L41_DSP1_PM_PATCH0_EN\t0x02BC218C\n#define CS35L41_DSP1_PM_PATCH0_DATA_LO\t0x02BC2190\n#define CS35L41_DSP1_PM_PATCH0_DATA_HI\t0x02BC2194\n#define CS35L41_DSP1_PM_PATCH1_ADDR\t0x02BC2198\n#define CS35L41_DSP1_PM_PATCH1_EN\t0x02BC219C\n#define CS35L41_DSP1_PM_PATCH1_DATA_LO\t0x02BC21A0\n#define CS35L41_DSP1_PM_PATCH1_DATA_HI\t0x02BC21A4\n#define CS35L41_DSP1_PM_PATCH2_ADDR\t0x02BC21A8\n#define CS35L41_DSP1_PM_PATCH2_EN\t0x02BC21AC\n#define CS35L41_DSP1_PM_PATCH2_DATA_LO\t0x02BC21B0\n#define CS35L41_DSP1_PM_PATCH2_DATA_HI\t0x02BC21B4\n#define CS35L41_DSP1_PM_PATCH3_ADDR\t0x02BC21B8\n#define CS35L41_DSP1_PM_PATCH3_EN\t0x02BC21BC\n#define CS35L41_DSP1_PM_PATCH3_DATA_LO\t0x02BC21C0\n#define CS35L41_DSP1_PM_PATCH3_DATA_HI\t0x02BC21C4\n#define CS35L41_DSP1_PM_PATCH4_ADDR\t0x02BC21C8\n#define CS35L41_DSP1_PM_PATCH4_EN\t0x02BC21CC\n#define CS35L41_DSP1_PM_PATCH4_DATA_LO\t0x02BC21D0\n#define CS35L41_DSP1_PM_PATCH4_DATA_HI\t0x02BC21D4\n#define CS35L41_DSP1_PM_PATCH5_ADDR\t0x02BC21D8\n#define CS35L41_DSP1_PM_PATCH5_EN\t0x02BC21DC\n#define CS35L41_DSP1_PM_PATCH5_DATA_LO\t0x02BC21E0\n#define CS35L41_DSP1_PM_PATCH5_DATA_HI\t0x02BC21E4\n#define CS35L41_DSP1_PM_PATCH6_ADDR\t0x02BC21E8\n#define CS35L41_DSP1_PM_PATCH6_EN\t0x02BC21EC\n#define CS35L41_DSP1_PM_PATCH6_DATA_LO\t0x02BC21F0\n#define CS35L41_DSP1_PM_PATCH6_DATA_HI\t0x02BC21F4\n#define CS35L41_DSP1_PM_PATCH7_ADDR\t0x02BC21F8\n#define CS35L41_DSP1_PM_PATCH7_EN\t0x02BC21FC\n#define CS35L41_DSP1_PM_PATCH7_DATA_LO\t0x02BC2200\n#define CS35L41_DSP1_PM_PATCH7_DATA_HI\t0x02BC2204\n#define CS35L41_DSP1_MPU_XM_ACCESS0\t0x02BC3000\n#define CS35L41_DSP1_MPU_YM_ACCESS0\t0x02BC3004\n#define CS35L41_DSP1_MPU_WNDW_ACCESS0\t0x02BC3008\n#define CS35L41_DSP1_MPU_XREG_ACCESS0\t0x02BC300C\n#define CS35L41_DSP1_MPU_YREG_ACCESS0\t0x02BC3014\n#define CS35L41_DSP1_MPU_XM_ACCESS1\t0x02BC3018\n#define CS35L41_DSP1_MPU_YM_ACCESS1\t0x02BC301C\n#define CS35L41_DSP1_MPU_WNDW_ACCESS1\t0x02BC3020\n#define CS35L41_DSP1_MPU_XREG_ACCESS1\t0x02BC3024\n#define CS35L41_DSP1_MPU_YREG_ACCESS1\t0x02BC302C\n#define CS35L41_DSP1_MPU_XM_ACCESS2\t0x02BC3030\n#define CS35L41_DSP1_MPU_YM_ACCESS2\t0x02BC3034\n#define CS35L41_DSP1_MPU_WNDW_ACCESS2\t0x02BC3038\n#define CS35L41_DSP1_MPU_XREG_ACCESS2\t0x02BC303C\n#define CS35L41_DSP1_MPU_YREG_ACCESS2\t0x02BC3044\n#define CS35L41_DSP1_MPU_XM_ACCESS3\t0x02BC3048\n#define CS35L41_DSP1_MPU_YM_ACCESS3\t0x02BC304C\n#define CS35L41_DSP1_MPU_WNDW_ACCESS3\t0x02BC3050\n#define CS35L41_DSP1_MPU_XREG_ACCESS3\t0x02BC3054\n#define CS35L41_DSP1_MPU_YREG_ACCESS3\t0x02BC305C\n#define CS35L41_DSP1_MPU_XM_VIO_ADDR\t0x02BC3100\n#define CS35L41_DSP1_MPU_XM_VIO_STATUS\t0x02BC3104\n#define CS35L41_DSP1_MPU_YM_VIO_ADDR\t0x02BC3108\n#define CS35L41_DSP1_MPU_YM_VIO_STATUS\t0x02BC310C\n#define CS35L41_DSP1_MPU_PM_VIO_ADDR\t0x02BC3110\n#define CS35L41_DSP1_MPU_PM_VIO_STATUS\t0x02BC3114\n#define CS35L41_DSP1_MPU_LOCK_CONFIG\t0x02BC3140\n#define CS35L41_DSP1_MPU_WDT_RST_CTRL\t0x02BC3180\n#define CS35L41_DSP1_STRMARB_MSTR0_CFG0\t0x02BC5000\n#define CS35L41_DSP1_STRMARB_MSTR0_CFG1\t0x02BC5004\n#define CS35L41_DSP1_STRMARB_MSTR0_CFG2\t0x02BC5008\n#define CS35L41_DSP1_STRMARB_MSTR1_CFG0\t0x02BC5010\n#define CS35L41_DSP1_STRMARB_MSTR1_CFG1\t0x02BC5014\n#define CS35L41_DSP1_STRMARB_MSTR1_CFG2\t0x02BC5018\n#define CS35L41_DSP1_STRMARB_MSTR2_CFG0\t0x02BC5020\n#define CS35L41_DSP1_STRMARB_MSTR2_CFG1\t0x02BC5024\n#define CS35L41_DSP1_STRMARB_MSTR2_CFG2\t0x02BC5028\n#define CS35L41_DSP1_STRMARB_MSTR3_CFG0\t0x02BC5030\n#define CS35L41_DSP1_STRMARB_MSTR3_CFG1\t0x02BC5034\n#define CS35L41_DSP1_STRMARB_MSTR3_CFG2\t0x02BC5038\n#define CS35L41_DSP1_STRMARB_MSTR4_CFG0\t0x02BC5040\n#define CS35L41_DSP1_STRMARB_MSTR4_CFG1\t0x02BC5044\n#define CS35L41_DSP1_STRMARB_MSTR4_CFG2\t0x02BC5048\n#define CS35L41_DSP1_STRMARB_MSTR5_CFG0\t0x02BC5050\n#define CS35L41_DSP1_STRMARB_MSTR5_CFG1\t0x02BC5054\n#define CS35L41_DSP1_STRMARB_MSTR5_CFG2\t0x02BC5058\n#define CS35L41_DSP1_STRMARB_MSTR6_CFG0\t0x02BC5060\n#define CS35L41_DSP1_STRMARB_MSTR6_CFG1\t0x02BC5064\n#define CS35L41_DSP1_STRMARB_MSTR6_CFG2\t0x02BC5068\n#define CS35L41_DSP1_STRMARB_MSTR7_CFG0\t0x02BC5070\n#define CS35L41_DSP1_STRMARB_MSTR7_CFG1\t0x02BC5074\n#define CS35L41_DSP1_STRMARB_MSTR7_CFG2\t0x02BC5078\n#define CS35L41_DSP1_STRMARB_TX0_CFG0\t0x02BC5200\n#define CS35L41_DSP1_STRMARB_TX0_CFG1\t0x02BC5204\n#define CS35L41_DSP1_STRMARB_TX1_CFG0\t0x02BC5208\n#define CS35L41_DSP1_STRMARB_TX1_CFG1\t0x02BC520C\n#define CS35L41_DSP1_STRMARB_TX2_CFG0\t0x02BC5210\n#define CS35L41_DSP1_STRMARB_TX2_CFG1\t0x02BC5214\n#define CS35L41_DSP1_STRMARB_TX3_CFG0\t0x02BC5218\n#define CS35L41_DSP1_STRMARB_TX3_CFG1\t0x02BC521C\n#define CS35L41_DSP1_STRMARB_TX4_CFG0\t0x02BC5220\n#define CS35L41_DSP1_STRMARB_TX4_CFG1\t0x02BC5224\n#define CS35L41_DSP1_STRMARB_TX5_CFG0\t0x02BC5228\n#define CS35L41_DSP1_STRMARB_TX5_CFG1\t0x02BC522C\n#define CS35L41_DSP1_STRMARB_TX6_CFG0\t0x02BC5230\n#define CS35L41_DSP1_STRMARB_TX6_CFG1\t0x02BC5234\n#define CS35L41_DSP1_STRMARB_TX7_CFG0\t0x02BC5238\n#define CS35L41_DSP1_STRMARB_TX7_CFG1\t0x02BC523C\n#define CS35L41_DSP1_STRMARB_RX0_CFG0\t0x02BC5400\n#define CS35L41_DSP1_STRMARB_RX0_CFG1\t0x02BC5404\n#define CS35L41_DSP1_STRMARB_RX1_CFG0\t0x02BC5408\n#define CS35L41_DSP1_STRMARB_RX1_CFG1\t0x02BC540C\n#define CS35L41_DSP1_STRMARB_RX2_CFG0\t0x02BC5410\n#define CS35L41_DSP1_STRMARB_RX2_CFG1\t0x02BC5414\n#define CS35L41_DSP1_STRMARB_RX3_CFG0\t0x02BC5418\n#define CS35L41_DSP1_STRMARB_RX3_CFG1\t0x02BC541C\n#define CS35L41_DSP1_STRMARB_RX4_CFG0\t0x02BC5420\n#define CS35L41_DSP1_STRMARB_RX4_CFG1\t0x02BC5424\n#define CS35L41_DSP1_STRMARB_RX5_CFG0\t0x02BC5428\n#define CS35L41_DSP1_STRMARB_RX5_CFG1\t0x02BC542C\n#define CS35L41_DSP1_STRMARB_RX6_CFG0\t0x02BC5430\n#define CS35L41_DSP1_STRMARB_RX6_CFG1\t0x02BC5434\n#define CS35L41_DSP1_STRMARB_RX7_CFG0\t0x02BC5438\n#define CS35L41_DSP1_STRMARB_RX7_CFG1\t0x02BC543C\n#define CS35L41_DSP1_STRMARB_IRQ0_CFG0\t0x02BC5600\n#define CS35L41_DSP1_STRMARB_IRQ0_CFG1\t0x02BC5604\n#define CS35L41_DSP1_STRMARB_IRQ0_CFG2\t0x02BC5608\n#define CS35L41_DSP1_STRMARB_IRQ1_CFG0\t0x02BC5610\n#define CS35L41_DSP1_STRMARB_IRQ1_CFG1\t0x02BC5614\n#define CS35L41_DSP1_STRMARB_IRQ1_CFG2\t0x02BC5618\n#define CS35L41_DSP1_STRMARB_IRQ2_CFG0\t0x02BC5620\n#define CS35L41_DSP1_STRMARB_IRQ2_CFG1\t0x02BC5624\n#define CS35L41_DSP1_STRMARB_IRQ2_CFG2\t0x02BC5628\n#define CS35L41_DSP1_STRMARB_IRQ3_CFG0\t0x02BC5630\n#define CS35L41_DSP1_STRMARB_IRQ3_CFG1\t0x02BC5634\n#define CS35L41_DSP1_STRMARB_IRQ3_CFG2\t0x02BC5638\n#define CS35L41_DSP1_STRMARB_IRQ4_CFG0\t0x02BC5640\n#define CS35L41_DSP1_STRMARB_IRQ4_CFG1\t0x02BC5644\n#define CS35L41_DSP1_STRMARB_IRQ4_CFG2\t0x02BC5648\n#define CS35L41_DSP1_STRMARB_IRQ5_CFG0\t0x02BC5650\n#define CS35L41_DSP1_STRMARB_IRQ5_CFG1\t0x02BC5654\n#define CS35L41_DSP1_STRMARB_IRQ5_CFG2\t0x02BC5658\n#define CS35L41_DSP1_STRMARB_IRQ6_CFG0\t0x02BC5660\n#define CS35L41_DSP1_STRMARB_IRQ6_CFG1\t0x02BC5664\n#define CS35L41_DSP1_STRMARB_IRQ6_CFG2\t0x02BC5668\n#define CS35L41_DSP1_STRMARB_IRQ7_CFG0\t0x02BC5670\n#define CS35L41_DSP1_STRMARB_IRQ7_CFG1\t0x02BC5674\n#define CS35L41_DSP1_STRMARB_IRQ7_CFG2\t0x02BC5678\n#define CS35L41_DSP1_STRMARB_RESYNC_MSK\t0x02BC5A00\n#define CS35L41_DSP1_STRMARB_ERR_STATUS\t0x02BC5A08\n#define CS35L41_DSP1_INTPCTL_RES_STATIC\t0x02BC6000\n#define CS35L41_DSP1_INTPCTL_RES_DYN\t0x02BC6004\n#define CS35L41_DSP1_INTPCTL_NMI_CTRL\t0x02BC6008\n#define CS35L41_DSP1_INTPCTL_IRQ_INV\t0x02BC6010\n#define CS35L41_DSP1_INTPCTL_IRQ_MODE\t0x02BC6014\n#define CS35L41_DSP1_INTPCTL_IRQ_EN\t0x02BC6018\n#define CS35L41_DSP1_INTPCTL_IRQ_MSK\t0x02BC601C\n#define CS35L41_DSP1_INTPCTL_IRQ_FLUSH\t0x02BC6020\n#define CS35L41_DSP1_INTPCTL_IRQ_MSKCLR\t0x02BC6024\n#define CS35L41_DSP1_INTPCTL_IRQ_FRC\t0x02BC6028\n#define CS35L41_DSP1_INTPCTL_IRQ_MSKSET\t0x02BC602C\n#define CS35L41_DSP1_INTPCTL_IRQ_ERR\t0x02BC6030\n#define CS35L41_DSP1_INTPCTL_IRQ_PEND\t0x02BC6034\n#define CS35L41_DSP1_INTPCTL_IRQ_GEN\t0x02BC6038\n#define CS35L41_DSP1_INTPCTL_TESTBITS\t0x02BC6040\n#define CS35L41_DSP1_WDT_CONTROL\t0x02BC7000\n#define CS35L41_DSP1_WDT_STATUS\t\t0x02BC7008\n#define CS35L41_DSP1_YMEM_PACK_0\t0x02C00000\n#define CS35L41_DSP1_YMEM_PACK_1532\t0x02C017F0\n#define CS35L41_DSP1_YMEM_UNPACK32_0\t0x03000000\n#define CS35L41_DSP1_YMEM_UNPACK32_1022\t0x03000FF8\n#define CS35L41_DSP1_YMEM_UNPACK24_0\t0x03400000\n#define CS35L41_DSP1_YMEM_UNPACK24_2045\t0x03401FF4\n#define CS35L41_DSP1_PMEM_0\t\t0x03800000\n#define CS35L41_DSP1_PMEM_5114\t\t0x03804FE8\n\n \n#define CS35L41_PLL_OVR\t\t\t0x00003018\n#define CS35L41_BST_TEST_DUTY\t\t0x00003900\n#define CS35L41_DIGPWM_IOCTRL\t\t0x0000706C\n\n \n#define CS35L41_OTP_TRIM_1\t\t0x0000208c\n#define CS35L41_OTP_TRIM_2\t\t0x00002090\n#define CS35L41_OTP_TRIM_3\t\t0x00003010\n#define CS35L41_OTP_TRIM_4\t\t0x0000300C\n#define CS35L41_OTP_TRIM_5\t\t0x0000394C\n#define CS35L41_OTP_TRIM_6\t\t0x00003950\n#define CS35L41_OTP_TRIM_7\t\t0x00003954\n#define CS35L41_OTP_TRIM_8\t\t0x00003958\n#define CS35L41_OTP_TRIM_9\t\t0x0000395C\n#define CS35L41_OTP_TRIM_10\t\t0x0000416C\n#define CS35L41_OTP_TRIM_11\t\t0x00004160\n#define CS35L41_OTP_TRIM_12\t\t0x00004170\n#define CS35L41_OTP_TRIM_13\t\t0x00004360\n#define CS35L41_OTP_TRIM_14\t\t0x00004448\n#define CS35L41_OTP_TRIM_15\t\t0x0000444C\n#define CS35L41_OTP_TRIM_16\t\t0x00006E30\n#define CS35L41_OTP_TRIM_17\t\t0x00006E34\n#define CS35L41_OTP_TRIM_18\t\t0x00006E38\n#define CS35L41_OTP_TRIM_19\t\t0x00006E3C\n#define CS35L41_OTP_TRIM_20\t\t0x00006E40\n#define CS35L41_OTP_TRIM_21\t\t0x00006E44\n#define CS35L41_OTP_TRIM_22\t\t0x00006E48\n#define CS35L41_OTP_TRIM_23\t\t0x00006E4C\n#define CS35L41_OTP_TRIM_24\t\t0x00006E50\n#define CS35L41_OTP_TRIM_25\t\t0x00006E54\n#define CS35L41_OTP_TRIM_26\t\t0x00006E58\n#define CS35L41_OTP_TRIM_27\t\t0x00006E5C\n#define CS35L41_OTP_TRIM_28\t\t0x00006E60\n#define CS35L41_OTP_TRIM_29\t\t0x00006E64\n#define CS35L41_OTP_TRIM_30\t\t0x00007418\n#define CS35L41_OTP_TRIM_31\t\t0x0000741C\n#define CS35L41_OTP_TRIM_32\t\t0x00007434\n#define CS35L41_OTP_TRIM_33\t\t0x00007068\n#define CS35L41_OTP_TRIM_34\t\t0x0000410C\n#define CS35L41_OTP_TRIM_35\t\t0x0000400C\n#define CS35L41_OTP_TRIM_36\t\t0x00002030\n\n#define CS35L41_MAX_CACHE_REG\t\t36\n#define CS35L41_OTP_SIZE_WORDS\t\t32\n\n#define CS35L41_NUM_SUPPLIES            2\n\n#define CS35L41_SCLK_MSTR_MASK\t\t0x10\n#define CS35L41_SCLK_MSTR_SHIFT\t\t4\n#define CS35L41_LRCLK_MSTR_MASK\t\t0x01\n#define CS35L41_LRCLK_MSTR_SHIFT\t0\n#define CS35L41_SCLK_INV_MASK\t\t0x40\n#define CS35L41_SCLK_INV_SHIFT\t\t6\n#define CS35L41_LRCLK_INV_MASK\t\t0x04\n#define CS35L41_LRCLK_INV_SHIFT\t\t2\n#define CS35L41_SCLK_FRC_MASK\t\t0x20\n#define CS35L41_SCLK_FRC_SHIFT\t\t5\n#define CS35L41_LRCLK_FRC_MASK\t\t0x02\n#define CS35L41_LRCLK_FRC_SHIFT\t\t1\n\n#define CS35L41_AMP_GAIN_PCM_MASK\t0x3E0\n#define CS35L41_AMP_GAIN_ZC_MASK\t0x0400\n#define CS35L41_AMP_GAIN_ZC_SHIFT\t10\n\n#define CS35L41_BST_CTL_MASK\t\t0xFF\n#define CS35L41_BST_CTL_SEL_MASK\t0x03\n#define CS35L41_BST_CTL_SEL_REG\t\t0x00\n#define CS35L41_BST_CTL_SEL_CLASSH\t0x01\n#define CS35L41_BST_IPK_MASK\t\t0x7F\n#define CS35L41_BST_IPK_SHIFT\t\t0\n#define CS35L41_BST_LIM_MASK\t\t0x4\n#define CS35L41_BST_LIM_SHIFT\t\t2\n#define CS35L41_BST_K1_MASK\t\t0x000000FF\n#define CS35L41_BST_K1_SHIFT\t\t0\n#define CS35L41_BST_K2_MASK\t\t0x0000FF00\n#define CS35L41_BST_K2_SHIFT\t\t8\n#define CS35L41_BST_SLOPE_MASK\t\t0x0000FF00\n#define CS35L41_BST_SLOPE_SHIFT\t\t8\n#define CS35L41_BST_LBST_VAL_MASK\t0x00000003\n#define CS35L41_BST_LBST_VAL_SHIFT\t0\n\n#define CS35L41_TEMP_THLD_MASK\t\t0x03\n#define CS35L41_VMON_IMON_VOL_MASK\t0x07FF07FF\n#define CS35L41_PDM_MODE_MASK\t\t0x01\n#define CS35L41_PDM_MODE_SHIFT\t\t0\n\n#define CS35L41_CH_MEM_DEPTH_MASK\t0x07\n#define CS35L41_CH_MEM_DEPTH_SHIFT\t0\n#define CS35L41_CH_HDRM_CTL_MASK\t0x007F0000\n#define CS35L41_CH_HDRM_CTL_SHIFT\t16\n#define CS35L41_CH_REL_RATE_MASK\t0xFF00\n#define CS35L41_CH_REL_RATE_SHIFT\t8\n#define CS35L41_CH_WKFET_DLY_MASK\t0x001C\n#define CS35L41_CH_WKFET_DLY_SHIFT\t2\n#define CS35L41_CH_WKFET_THLD_MASK\t0x0F00\n#define CS35L41_CH_WKFET_THLD_SHIFT\t8\n\n#define CS35L41_HW_NG_SEL_MASK\t\t0x3F00\n#define CS35L41_HW_NG_SEL_SHIFT\t\t8\n#define CS35L41_HW_NG_DLY_MASK\t\t0x0070\n#define CS35L41_HW_NG_DLY_SHIFT\t\t4\n#define CS35L41_HW_NG_THLD_MASK\t\t0x0007\n#define CS35L41_HW_NG_THLD_SHIFT\t0\n\n#define CS35L41_DSP_NG_ENABLE_MASK\t0x00010000\n#define CS35L41_DSP_NG_ENABLE_SHIFT\t16\n#define CS35L41_DSP_NG_THLD_MASK\t0x7\n#define CS35L41_DSP_NG_THLD_SHIFT\t0\n#define CS35L41_DSP_NG_DELAY_MASK\t0x0F00\n#define CS35L41_DSP_NG_DELAY_SHIFT\t8\n\n#define CS35L41_ASP_FMT_MASK\t\t0x0700\n#define CS35L41_ASP_FMT_SHIFT\t\t8\n#define CS35L41_ASP_DOUT_HIZ_MASK\t0x03\n#define CS35L41_ASP_DOUT_HIZ_SHIFT\t0\n#define CS35L41_ASP_WIDTH_16\t\t0x10\n#define CS35L41_ASP_WIDTH_24\t\t0x18\n#define CS35L41_ASP_WIDTH_32\t\t0x20\n#define CS35L41_ASP_WIDTH_TX_MASK\t0xFF0000\n#define CS35L41_ASP_WIDTH_TX_SHIFT\t16\n#define CS35L41_ASP_WIDTH_RX_MASK\t0xFF000000\n#define CS35L41_ASP_WIDTH_RX_SHIFT\t24\n#define CS35L41_ASP_RX1_SLOT_MASK\t0x3F\n#define CS35L41_ASP_RX1_SLOT_SHIFT\t0\n#define CS35L41_ASP_RX2_SLOT_MASK\t0x3F00\n#define CS35L41_ASP_RX2_SLOT_SHIFT\t8\n#define CS35L41_ASP_RX_WL_MASK\t\t0x3F\n#define CS35L41_ASP_TX_WL_MASK\t\t0x3F\n#define CS35L41_ASP_RX_WL_SHIFT\t\t0\n#define CS35L41_ASP_TX_WL_SHIFT\t\t0\n#define CS35L41_ASP_SOURCE_MASK\t\t0x7F\n\n#define CS35L41_INPUT_SRC_ASPRX1\t0x08\n#define CS35L41_INPUT_SRC_ASPRX2\t0x09\n#define CS35L41_INPUT_SRC_VMON\t\t0x18\n#define CS35L41_INPUT_SRC_IMON\t\t0x19\n#define CS35L41_INPUT_SRC_CLASSH\t0x21\n#define CS35L41_INPUT_SRC_VPMON\t\t0x28\n#define CS35L41_INPUT_SRC_VBSTMON\t0x29\n#define CS35L41_INPUT_SRC_TEMPMON\t0x3A\n#define CS35L41_INPUT_SRC_RSVD\t\t0x3B\n#define CS35L41_INPUT_DSP_TX1\t\t0x32\n#define CS35L41_INPUT_DSP_TX2\t\t0x33\n\n#define CS35L41_WR_PEND_STS_MASK\t0x2\n\n#define CS35L41_PLL_CLK_SEL_MASK\t0x07\n#define CS35L41_PLL_CLK_SEL_SHIFT\t0\n#define CS35L41_PLL_CLK_EN_MASK\t\t0x10\n#define CS35L41_PLL_CLK_EN_SHIFT\t4\n#define CS35L41_PLL_OPENLOOP_MASK\t0x0800\n#define CS35L41_PLL_OPENLOOP_SHIFT\t11\n#define CS35L41_PLLSRC_SCLK\t\t0\n#define CS35L41_PLLSRC_LRCLK\t\t1\n#define CS35L41_PLLSRC_SELF\t\t3\n#define CS35L41_PLLSRC_PDMCLK\t\t4\n#define CS35L41_PLLSRC_MCLK\t\t5\n#define CS35L41_PLLSRC_SWIRE\t\t7\n#define CS35L41_REFCLK_FREQ_MASK\t0x7E0\n#define CS35L41_REFCLK_FREQ_SHIFT\t5\n\n#define CS35L41_GLOBAL_FS_MASK\t\t0x1F\n#define CS35L41_GLOBAL_FS_SHIFT\t\t0\n\n#define CS35L41_GLOBAL_EN_MASK\t\t0x01\n#define CS35L41_GLOBAL_EN_SHIFT\t\t0\n#define CS35L41_BST_EN_MASK\t\t0x0030\n#define CS35L41_BST_EN_SHIFT\t\t4\n#define CS35L41_BST_DIS_FET_OFF\t\t0x00\n#define CS35L41_BST_EN_DEFAULT\t\t0x2\n#define CS35L41_AMP_EN_SHIFT\t\t0\n#define CS35L41_AMP_EN_MASK\t\t1\n#define CS35L41_VMON_EN_MASK\t\t0x1000\n#define CS35L41_VMON_EN_SHIFT\t\t12\n#define CS35L41_IMON_EN_MASK\t\t0x2000\n#define CS35L41_IMON_EN_SHIFT\t\t13\n\n#define CS35L41_PDN_DONE_MASK\t\t0x00800000\n#define CS35L41_PDN_DONE_SHIFT\t\t23\n#define CS35L41_PUP_DONE_MASK\t\t0x01000000\n#define CS35L41_PUP_DONE_SHIFT\t\t24\n\n#define CS35L36_PUP_DONE_IRQ_UNMASK\t0x5F\n#define CS35L36_PUP_DONE_IRQ_MASK\t0xBF\n#define CS35L41_SYNC_EN_MASK\t\tBIT(8)\n\n#define CS35L41_AMP_SHORT_ERR\t\t0x80000000\n#define CS35L41_BST_SHORT_ERR\t\t0x0100\n#define CS35L41_TEMP_WARN\t\t0x8000\n#define CS35L41_TEMP_ERR\t\t0x00020000\n#define CS35L41_BST_OVP_ERR\t\t0x40\n#define CS35L41_BST_DCM_UVP_ERR\t\t0x80\n#define CS35L41_OTP_BOOT_DONE\t\t0x02\n#define CS35L41_PLL_UNLOCK\t\t0x10\n#define CS35L41_PLL_LOCK\t\tBIT(1)\n#define CS35L41_OTP_BOOT_ERR\t\t0x80000000\n\n#define CS35L41_AMP_SHORT_ERR_RLS\t0x02\n#define CS35L41_BST_SHORT_ERR_RLS\t0x04\n#define CS35L41_BST_OVP_ERR_RLS\t\t0x08\n#define CS35L41_BST_UVP_ERR_RLS\t\t0x10\n#define CS35L41_TEMP_WARN_ERR_RLS\t0x20\n#define CS35L41_TEMP_ERR_RLS\t\t0x40\n\n#define CS35L41_AMP_SHORT_ERR_RLS_SHIFT\t1\n#define CS35L41_BST_SHORT_ERR_RLS_SHIFT\t2\n#define CS35L41_BST_OVP_ERR_RLS_SHIFT\t3\n#define CS35L41_BST_UVP_ERR_RLS_SHIFT\t4\n#define CS35L41_TEMP_WARN_ERR_RLS_SHIFT\t5\n#define CS35L41_TEMP_ERR_RLS_SHIFT\t6\n\n#define CS35L41_INT1_MASK_DEFAULT\t0x7FFCFE3F\n#define CS35L41_INT1_UNMASK_PUP\t\t0xFEFFFFFF\n#define CS35L41_INT1_UNMASK_PDN\t\t0xFF7FFFFF\n#define CS35L41_INT3_PLL_LOCK_SHIFT\t1\n#define CS35L41_INT3_PLL_LOCK_MASK\tBIT(CS35L41_INT3_PLL_LOCK_SHIFT)\n\n#define CS35L41_GPIO_DIR_MASK\t\t0x80000000\n#define CS35L41_GPIO_DIR_SHIFT\t\t31\n#define CS35L41_GPIO1_CTRL_MASK\t\t0x00030000\n#define CS35L41_GPIO1_CTRL_SHIFT\t16\n#define CS35L41_GPIO2_CTRL_MASK\t\t0x07000000\n#define CS35L41_GPIO2_CTRL_SHIFT\t24\n#define CS35L41_GPIO_LVL_SHIFT\t\t15\n#define CS35L41_GPIO_LVL_MASK\t\tBIT(CS35L41_GPIO_LVL_SHIFT)\n#define CS35L41_GPIO_POL_MASK\t\t0x1000\n#define CS35L41_GPIO_POL_SHIFT\t\t12\n\n#define CS35L41_AMP_INV_PCM_SHIFT\t14\n#define CS35L41_AMP_INV_PCM_MASK\tBIT(CS35L41_AMP_INV_PCM_SHIFT)\n#define CS35L41_AMP_PCM_VOL_SHIFT\t3\n#define CS35L41_AMP_PCM_VOL_MASK\t(0x7FF << 3)\n#define CS35L41_AMP_PCM_VOL_MUTE\t0x4CF\n\n#define CS35L41_CHIP_ID\t\t\t0x35a40\n#define CS35L41R_CHIP_ID\t\t0x35b40\n#define CS35L41_MTLREVID_MASK\t\t0x0F\n#define CS35L41_REVID_A0\t\t0xA0\n#define CS35L41_REVID_B0\t\t0xB0\n#define CS35L41_REVID_B2\t\t0xB2\n\n#define CS35L41_HALO_CORE_RESET\t\t0x00000200\n\n#define CS35L41_FS1_WINDOW_MASK\t\t0x000007FF\n#define CS35L41_FS2_WINDOW_MASK\t\t0x00FFF800\n#define CS35L41_FS2_WINDOW_SHIFT\t12\n\n#define CS35L41_SPI_MAX_FREQ\t\t4000000\n#define CS35L41_REGSTRIDE\t\t4\n\nenum cs35l41_boost_type {\n\tCS35L41_INT_BOOST,\n\tCS35L41_EXT_BOOST,\n\tCS35L41_SHD_BOOST_ACTV,\n\tCS35L41_SHD_BOOST_PASS,\n\n\t\n\t\n\tCS35L41_EXT_BOOST_NO_VSPK_SWITCH,\n};\n\nenum cs35l41_clk_ids {\n\tCS35L41_CLKID_SCLK = 0,\n\tCS35L41_CLKID_LRCLK = 1,\n\tCS35L41_CLKID_MCLK = 4,\n};\n\nenum cs35l41_gpio1_func {\n\tCS35L41_GPIO1_HIZ,\n\tCS35L41_GPIO1_GPIO,\n\tCS35L41_GPIO1_MDSYNC,\n\tCS35L41_GPIO1_MCLK,\n\tCS35L41_GPIO1_PDM_CLK,\n\tCS35L41_GPIO1_PDM_DATA,\n};\n\nenum cs35l41_gpio2_func {\n\tCS35L41_GPIO2_HIZ,\n\tCS35L41_GPIO2_GPIO,\n\tCS35L41_GPIO2_INT_OPEN_DRAIN,\n\tCS35L41_GPIO2_MCLK,\n\tCS35L41_GPIO2_INT_PUSH_PULL_LOW,\n\tCS35L41_GPIO2_INT_PUSH_PULL_HIGH,\n\tCS35L41_GPIO2_PDM_CLK,\n\tCS35L41_GPIO2_PDM_DATA,\n};\n\nstruct cs35l41_gpio_cfg {\n\tbool valid;\n\tbool pol_inv;\n\tbool out_en;\n\tunsigned int func;\n};\n\nstruct cs35l41_hw_cfg {\n\tbool valid;\n\tint bst_ind;\n\tint bst_ipk;\n\tint bst_cap;\n\tint dout_hiz;\n\tstruct cs35l41_gpio_cfg gpio1;\n\tstruct cs35l41_gpio_cfg gpio2;\n\tunsigned int spk_pos;\n\n\tenum cs35l41_boost_type bst_type;\n};\n\nstruct cs35l41_otp_packed_element_t {\n\tu32 reg;\n\tu8 shift;\n\tu8 size;\n};\n\nstruct cs35l41_otp_map_element_t {\n\tu32 id;\n\tu32 num_elements;\n\tconst struct cs35l41_otp_packed_element_t *map;\n\tu32 bit_offset;\n\tu32 word_offset;\n};\n\nenum cs35l41_cspl_mbox_status {\n\tCSPL_MBOX_STS_RUNNING = 0,\n\tCSPL_MBOX_STS_PAUSED = 1,\n\tCSPL_MBOX_STS_RDY_FOR_REINIT = 2,\n};\n\nenum cs35l41_cspl_mbox_cmd {\n\tCSPL_MBOX_CMD_NONE = 0,\n\tCSPL_MBOX_CMD_PAUSE = 1,\n\tCSPL_MBOX_CMD_RESUME = 2,\n\tCSPL_MBOX_CMD_REINIT = 3,\n\tCSPL_MBOX_CMD_STOP_PRE_REINIT = 4,\n\tCSPL_MBOX_CMD_HIBERNATE = 5,\n\tCSPL_MBOX_CMD_OUT_OF_HIBERNATE = 6,\n\tCSPL_MBOX_CMD_SPK_OUT_ENABLE = 7,\n\tCSPL_MBOX_CMD_UNKNOWN_CMD = -1,\n\tCSPL_MBOX_CMD_INVALID_SEQUENCE = -2,\n};\n\n \n#define CS35L41_IRQ(_irq, _name, _hand)\t\t\\\n\t{\t\t\t\t\t\\\n\t\t.irq = CS35L41_ ## _irq ## _IRQ,\\\n\t\t.name = _name,\t\t\t\\\n\t\t.handler = _hand,\t\t\\\n\t}\n\nstruct cs35l41_irq {\n\tint irq;\n\tconst char *name;\n\tirqreturn_t (*handler)(int irq, void *data);\n};\n\n#define CS35L41_REG_IRQ(_reg, _irq)\t\t\t\t\t\\\n\t[CS35L41_ ## _irq ## _IRQ] = {\t\t\t\t\t\\\n\t\t.reg_offset = (CS35L41_ ## _reg) - CS35L41_IRQ1_STATUS1,\\\n\t\t.mask = CS35L41_ ## _irq ## _MASK\t\t\t\\\n\t}\n\n \n#define CS35L41_BST_OVP_ERR_SHIFT\t\t6\n#define CS35L41_BST_OVP_ERR_MASK\t\tBIT(CS35L41_BST_OVP_ERR_SHIFT)\n#define CS35L41_BST_DCM_UVP_ERR_SHIFT\t\t7\n#define CS35L41_BST_DCM_UVP_ERR_MASK\t\tBIT(CS35L41_BST_DCM_UVP_ERR_SHIFT)\n#define CS35L41_BST_SHORT_ERR_SHIFT\t\t8\n#define CS35L41_BST_SHORT_ERR_MASK\t\tBIT(CS35L41_BST_SHORT_ERR_SHIFT)\n#define CS35L41_TEMP_WARN_SHIFT\t\t\t15\n#define CS35L41_TEMP_WARN_MASK\t\t\tBIT(CS35L41_TEMP_WARN_SHIFT)\n#define CS35L41_TEMP_ERR_SHIFT\t\t\t17\n#define CS35L41_TEMP_ERR_MASK\t\t\tBIT(CS35L41_TEMP_ERR_SHIFT)\n#define CS35L41_AMP_SHORT_ERR_SHIFT\t\t31\n#define CS35L41_AMP_SHORT_ERR_MASK\t\tBIT(CS35L41_AMP_SHORT_ERR_SHIFT)\n\nenum cs35l41_irq_list {\n\tCS35L41_BST_OVP_ERR_IRQ,\n\tCS35L41_BST_DCM_UVP_ERR_IRQ,\n\tCS35L41_BST_SHORT_ERR_IRQ,\n\tCS35L41_TEMP_WARN_IRQ,\n\tCS35L41_TEMP_ERR_IRQ,\n\tCS35L41_AMP_SHORT_ERR_IRQ,\n\n\tCS35L41_NUM_IRQ\n};\n\nextern struct regmap_config cs35l41_regmap_i2c;\nextern struct regmap_config cs35l41_regmap_spi;\n\nint cs35l41_test_key_unlock(struct device *dev, struct regmap *regmap);\nint cs35l41_test_key_lock(struct device *dev, struct regmap *regmap);\nint cs35l41_otp_unpack(struct device *dev, struct regmap *regmap);\nint cs35l41_register_errata_patch(struct device *dev, struct regmap *reg, unsigned int reg_revid);\nint cs35l41_set_channels(struct device *dev, struct regmap *reg,\n\t\t\t unsigned int tx_num, unsigned int *tx_slot,\n\t\t\t unsigned int rx_num, unsigned int *rx_slot);\nint cs35l41_gpio_config(struct regmap *regmap, struct cs35l41_hw_cfg *hw_cfg);\nvoid cs35l41_configure_cs_dsp(struct device *dev, struct regmap *reg, struct cs_dsp *dsp);\nint cs35l41_set_cspl_mbox_cmd(struct device *dev, struct regmap *regmap,\n\t\t\t      enum cs35l41_cspl_mbox_cmd cmd);\nint cs35l41_write_fs_errata(struct device *dev, struct regmap *regmap);\nint cs35l41_enter_hibernate(struct device *dev, struct regmap *regmap,\n\t\t\t    enum cs35l41_boost_type b_type);\nint cs35l41_exit_hibernate(struct device *dev, struct regmap *regmap);\nint cs35l41_init_boost(struct device *dev, struct regmap *regmap,\n\t\t       struct cs35l41_hw_cfg *hw_cfg);\nbool cs35l41_safe_reset(struct regmap *regmap, enum cs35l41_boost_type b_type);\nint cs35l41_mdsync_up(struct regmap *regmap);\nint cs35l41_global_enable(struct device *dev, struct regmap *regmap, enum cs35l41_boost_type b_type,\n\t\t\t  int enable, bool firmware_running);\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}