TimeQuest Timing Analyzer report for niostest_top
Sun Nov 16 01:44:45 2014
Quartus II 64-Bit Version 14.0.2 Build 209 09/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Output Enable Times
 17. Minimum Output Enable Times
 18. Output Disable Times
 19. Minimum Output Disable Times
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.2 Build 209 09/17/2014 SJ Web Edition ;
; Revision Name      ; niostest_top                                       ;
; Device Family      ; MAX 10 FPGA                                        ;
; Device Name        ; 10M08SAE144C8GES                                   ;
; Timing Models      ; Advance                                            ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.56        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  66.7%      ;
;     Processors 3-4         ;  44.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                  ;
+----------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                              ; Status ; Read at                  ;
+----------------------------------------------------------------------------+--------+--------------------------+
; sodalite_top.sdc                                                           ; OK     ; Sun Nov 16 01:44:37 2014 ;
; testcore/synthesis/submodules/altera_reset_controller.sdc                  ; OK     ; Sun Nov 16 01:44:37 2014 ;
; testcore/synthesis/submodules/altera_onchip_flash_avmm_data_controller.sdc ; OK     ; Sun Nov 16 01:44:37 2014 ;
; testcore/synthesis/submodules/testcore_nios2_gen2_f.sdc                    ; OK     ; Sun Nov 16 01:44:37 2014 ;
+----------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; altera_reserved_tck                               ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { altera_reserved_tck }                               ;
; CLOCK_50                                          ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000  ; 100.0 MHz ; -2.000 ; 3.000  ; 50.00      ; 1         ; 2           ; -72.0 ;        ;           ;            ; false    ; CLOCK_50 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[0] } ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 10.000  ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[1] } ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 25.000  ; 40.0 MHz  ; 0.000  ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[2] } ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; Generated ; 40.000  ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[3] } ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; Generated ; 8.000   ; 125.0 MHz ; 0.000  ; 4.000  ; 50.00      ; 2         ; 5           ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[4] } ;
+---------------------------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 67.17 MHz  ; 67.17 MHz       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;      ;
; 81.47 MHz  ; 81.47 MHz       ; inst3|altpll_component|auto_generated|pll1|clk[3] ;      ;
; 96.81 MHz  ; 96.81 MHz       ; altera_reserved_tck                               ;      ;
; 98.93 MHz  ; 98.93 MHz       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 347.34 MHz ; 347.34 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[4] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; -0.054 ; -0.054        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 1.442  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 3.236  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 4.683  ; 0.000         ;
; altera_reserved_tck                               ; 44.835 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.439 ; 0.000         ;
; altera_reserved_tck                               ; 0.459 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.460 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 0.461 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 0.471 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 1.362  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 1.798  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 21.414 ; 0.000         ;
; altera_reserved_tck                               ; 47.124 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 1.168 ; 0.000         ;
; altera_reserved_tck                               ; 1.680 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 2.041 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 2.429 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 3.734  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.837  ; 0.000         ;
; CLOCK_50                                          ; 9.865  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 12.170 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 19.698 ; 0.000         ;
; altera_reserved_tck                               ; 49.631 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.830 ; 3.939 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 6.360 ; 6.469 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.575 ; 1.661 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.565 ; 1.651 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.565 ; 1.651 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.570 ; 1.656 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.570 ; 1.656 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.570 ; 1.656 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.570 ; 1.656 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.575 ; 1.661 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.575 ; 1.661 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.554 ; 1.640 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.567 ; 1.653 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.567 ; 1.653 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.520 ; 1.606 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.520 ; 1.606 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.520 ; 1.606 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.522 ; 1.608 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.524 ; 1.610 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SD_DAT0             ; CLOCK_50            ; 4.949 ; 4.982 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.747  ; 0.638  ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.843  ; 0.734  ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; -0.783 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; -0.830 ; -0.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; -0.830 ; -0.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; -0.835 ; -0.922 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; -0.835 ; -0.922 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; -0.835 ; -0.922 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; -0.835 ; -0.922 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; -0.840 ; -0.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; -0.840 ; -0.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; -0.818 ; -0.905 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; -0.832 ; -0.919 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; -0.832 ; -0.919 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; -0.783 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; -0.783 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; -0.783 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; -0.785 ; -0.872 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; -0.787 ; -0.874 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SD_DAT0             ; CLOCK_50            ; -4.049 ; -4.085 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 13.179 ; 13.193 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 1.711  ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; 1.720  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.925  ; 3.930  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.851  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.851  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.851  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.851  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.831  ; 3.796  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.925  ; 3.930  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.905  ; 3.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.905  ; 3.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.917  ; 3.936  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.903  ; 3.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.903  ; 3.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.977  ; 3.982  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.975  ; 3.980  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.917  ; 3.936  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.917  ; 3.936  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 5.873  ; 5.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CLK              ; CLOCK_50            ; 6.062  ; 6.098  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CMD              ; CLOCK_50            ; 6.026  ; 6.047  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_DAT3             ; CLOCK_50            ; 8.339  ; 8.571  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 3.741  ; 3.718  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 3.741  ; 3.718  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 3.739  ; 3.716  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 3.739  ; 3.716  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 3.736  ; 3.713  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 3.736  ; 3.713  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 3.736  ; 3.713  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 3.740  ; 3.717  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 3.727  ; 3.711  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 3.727  ; 3.711  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 3.726  ; 3.710  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 3.726  ; 3.710  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 3.722  ; 3.706  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 3.722  ; 3.706  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 3.722  ; 3.706  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 3.727  ; 3.711  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 10.527 ; 10.541 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 1.086  ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; 1.095  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.306  ; 3.271  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.328  ; 3.347  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.328  ; 3.347  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.328  ; 3.347  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.328  ; 3.347  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.309  ; 3.274  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.309  ; 3.274  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.309  ; 3.274  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.309  ; 3.274  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.309  ; 3.274  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.306  ; 3.271  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.326  ; 3.345  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.400  ; 3.405  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.336  ; 3.355  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.326  ; 3.345  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.326  ; 3.345  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.326  ; 3.345  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.336  ; 3.355  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.326  ; 3.345  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.370  ; 3.389  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.380  ; 3.399  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.380  ; 3.399  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.375  ; 3.394  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.375  ; 3.394  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.375  ; 3.394  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.375  ; 3.394  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.370  ; 3.389  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.370  ; 3.389  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.391  ; 3.410  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.378  ; 3.397  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.378  ; 3.397  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.452  ; 3.457  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.452  ; 3.457  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.452  ; 3.457  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.450  ; 3.455  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.448  ; 3.453  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.370  ; 3.389  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.370  ; 3.389  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.391  ; 3.410  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.336  ; 3.355  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.336  ; 3.355  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 5.174  ; 5.102  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CLK              ; CLOCK_50            ; 5.353  ; 5.390  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CMD              ; CLOCK_50            ; 5.319  ; 5.341  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_DAT3             ; CLOCK_50            ; 7.541  ; 7.765  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 3.213  ; 3.202  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 3.213  ; 3.202  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 3.211  ; 3.200  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 3.211  ; 3.200  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 3.208  ; 3.197  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 3.208  ; 3.197  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 3.208  ; 3.197  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 3.212  ; 3.201  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 3.205  ; 3.180  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 3.205  ; 3.180  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 3.204  ; 3.179  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 3.204  ; 3.179  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 3.200  ; 3.175  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 3.200  ; 3.175  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 3.200  ; 3.175  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 3.205  ; 3.180  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 4.114 ; 4.114 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 4.124 ; 4.124 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 4.124 ; 4.124 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 4.119 ; 4.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 4.114 ; 4.114 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 4.114 ; 4.114 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 4.136 ; 4.136 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 4.122 ; 4.122 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 4.122 ; 4.122 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 4.196 ; 4.196 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 4.196 ; 4.196 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 4.196 ; 4.196 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 4.192 ; 4.192 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.078 ; 3.107 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.088 ; 3.117 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.088 ; 3.117 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.083 ; 3.112 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.083 ; 3.112 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.083 ; 3.112 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.083 ; 3.112 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.078 ; 3.107 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.078 ; 3.107 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.099 ; 3.128 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.086 ; 3.115 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.086 ; 3.115 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.130 ; 3.176 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.130 ; 3.176 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.130 ; 3.176 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.128 ; 3.174 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.126 ; 3.172 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.917     ; 4.157     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.927     ; 4.167     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.927     ; 4.167     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.922     ; 4.162     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.922     ; 4.162     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.922     ; 4.162     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.922     ; 4.162     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.917     ; 4.157     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.917     ; 4.157     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.939     ; 4.179     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.925     ; 4.165     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.925     ; 4.165     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.979     ; 4.239     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.979     ; 4.239     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.979     ; 4.239     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.977     ; 4.237     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.975     ; 4.235     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.119     ; 3.119     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.129     ; 3.129     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.129     ; 3.129     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.124     ; 3.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.124     ; 3.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.124     ; 3.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.124     ; 3.124     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.119     ; 3.119     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.119     ; 3.119     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.140     ; 3.140     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.127     ; 3.127     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.127     ; 3.127     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.171     ; 3.171     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.171     ; 3.171     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.171     ; 3.171     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.169     ; 3.169     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.167     ; 3.167     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 70.78 MHz  ; 70.78 MHz       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;      ;
; 87.97 MHz  ; 87.97 MHz       ; inst3|altpll_component|auto_generated|pll1|clk[3] ;      ;
; 101.4 MHz  ; 101.4 MHz       ; altera_reserved_tck                               ;      ;
; 102.97 MHz ; 102.97 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[1] ;      ;
; 375.38 MHz ; 375.38 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[4] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.144  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 1.604  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 3.343  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 4.876  ; 0.000         ;
; altera_reserved_tck                               ; 45.069 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.392 ; 0.000         ;
; altera_reserved_tck                               ; 0.412 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.412 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 0.413 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 0.439 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 1.670  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 2.099  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 21.727 ; 0.000         ;
; altera_reserved_tck                               ; 47.303 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 1.074 ; 0.000         ;
; altera_reserved_tck                               ; 1.551 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 1.838 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 2.211 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 3.738  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.753  ; 0.000         ;
; CLOCK_50                                          ; 9.873  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 12.181 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 19.710 ; 0.000         ;
; altera_reserved_tck                               ; 49.653 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.819 ; 3.915 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 6.190 ; 6.286 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.466 ; 1.544 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.458 ; 1.536 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.458 ; 1.536 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.461 ; 1.539 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.461 ; 1.539 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.461 ; 1.539 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.461 ; 1.539 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.466 ; 1.544 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.466 ; 1.544 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.449 ; 1.527 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.460 ; 1.538 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.460 ; 1.538 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.419 ; 1.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.419 ; 1.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.419 ; 1.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.420 ; 1.498 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.423 ; 1.501 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SD_DAT0             ; CLOCK_50            ; 4.505 ; 4.450 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.583  ; 0.487  ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.676  ; 0.580  ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; -0.783 ; -0.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; -0.783 ; -0.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; -0.792 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; -0.792 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; -0.774 ; -0.852 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; -0.785 ; -0.863 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; -0.785 ; -0.863 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; -0.744 ; -0.822 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; -0.746 ; -0.824 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SD_DAT0             ; CLOCK_50            ; -3.698 ; -3.650 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 12.414 ; 12.371 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 1.418  ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; 1.356  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.609  ; 3.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.548  ; 3.510  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.548  ; 3.510  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.548  ; 3.510  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.548  ; 3.510  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.513  ; 3.497  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.510  ; 3.494  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.543  ; 3.505  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.609  ; 3.557  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.543  ; 3.505  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.543  ; 3.505  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.543  ; 3.505  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.543  ; 3.505  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.661  ; 3.609  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.596  ; 3.558  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.596  ; 3.558  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.592  ; 3.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.592  ; 3.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.592  ; 3.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.592  ; 3.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.587  ; 3.549  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.587  ; 3.549  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.605  ; 3.567  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.594  ; 3.556  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.594  ; 3.556  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.661  ; 3.609  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.661  ; 3.609  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.661  ; 3.609  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.659  ; 3.607  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.657  ; 3.605  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.605  ; 3.567  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.587  ; 3.549  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.605  ; 3.567  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.556  ; 3.518  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 5.421  ; 5.251  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CLK              ; CLOCK_50            ; 5.494  ; 5.616  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CMD              ; CLOCK_50            ; 5.455  ; 5.563  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_DAT3             ; CLOCK_50            ; 7.544  ; 7.980  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 3.409  ; 3.405  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 3.409  ; 3.405  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 3.407  ; 3.403  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 3.407  ; 3.403  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 3.404  ; 3.400  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 3.404  ; 3.400  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 3.404  ; 3.400  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 3.408  ; 3.404  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 3.398  ; 3.401  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 3.398  ; 3.401  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 3.396  ; 3.399  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 3.396  ; 3.399  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 3.392  ; 3.395  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 3.392  ; 3.395  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 3.392  ; 3.395  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 3.398  ; 3.401  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 9.694 ; 9.651 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 0.847 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;       ; 0.786 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.042 ; 3.027 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.081 ; 3.044 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.081 ; 3.044 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.081 ; 3.044 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.081 ; 3.044 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.044 ; 3.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.042 ; 3.027 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.076 ; 3.039 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.141 ; 3.090 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.088 ; 3.051 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.076 ; 3.039 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.076 ; 3.039 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.076 ; 3.039 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.088 ; 3.051 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.076 ; 3.039 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.127 ; 3.090 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.127 ; 3.090 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.124 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.124 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.124 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.124 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.136 ; 3.099 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.125 ; 3.088 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.125 ; 3.088 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.190 ; 3.139 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.190 ; 3.139 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.190 ; 3.139 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.189 ; 3.138 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.186 ; 3.135 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.119 ; 3.082 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.136 ; 3.099 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.088 ; 3.051 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.088 ; 3.051 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 4.783 ; 4.617 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CLK              ; CLOCK_50            ; 4.851 ; 4.969 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CMD              ; CLOCK_50            ; 4.812 ; 4.919 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_DAT3             ; CLOCK_50            ; 6.817 ; 7.238 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 2.933 ; 2.940 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 2.933 ; 2.940 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 2.931 ; 2.938 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 2.931 ; 2.938 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 2.928 ; 2.935 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 2.928 ; 2.935 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 2.928 ; 2.935 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 2.932 ; 2.939 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 2.938 ; 2.933 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 2.938 ; 2.933 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 2.936 ; 2.931 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 2.936 ; 2.931 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 2.933 ; 2.928 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 2.933 ; 2.928 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 2.933 ; 2.928 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 2.938 ; 2.933 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.685 ; 3.685 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.694 ; 3.694 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.694 ; 3.694 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.685 ; 3.685 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.685 ; 3.685 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.692 ; 3.692 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.692 ; 3.692 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.761 ; 3.761 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.761 ; 3.761 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.761 ; 3.761 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.759 ; 3.759 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.757 ; 3.757 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 2.912 ; 2.912 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 2.920 ; 2.920 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 2.920 ; 2.920 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 2.912 ; 2.912 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 2.912 ; 2.912 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 2.929 ; 2.929 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 2.918 ; 2.918 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 2.918 ; 2.918 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 2.962 ; 2.962 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 2.962 ; 2.962 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 2.962 ; 2.962 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 2.961 ; 2.961 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 2.958 ; 2.958 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 3.654     ; 3.725     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 3.663     ; 3.734     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 3.663     ; 3.734     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 3.659     ; 3.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 3.659     ; 3.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 3.659     ; 3.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 3.659     ; 3.730     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 3.654     ; 3.725     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 3.654     ; 3.725     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 3.672     ; 3.743     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 3.661     ; 3.732     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 3.661     ; 3.732     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.702     ; 3.801     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.702     ; 3.801     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.702     ; 3.801     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.700     ; 3.799     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 3.698     ; 3.797     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 2.951     ; 3.087     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 2.959     ; 3.095     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 2.959     ; 3.095     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 2.956     ; 3.092     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 2.956     ; 3.092     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 2.956     ; 3.092     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 2.956     ; 3.092     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 2.951     ; 3.087     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 2.951     ; 3.087     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 2.968     ; 3.104     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 2.957     ; 3.093     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 2.957     ; 3.093     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 3.001     ; 3.132     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 3.001     ; 3.132     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 3.001     ; 3.132     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 3.000     ; 3.131     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 2.997     ; 3.128     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.084  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 3.541  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 4.360  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 6.671  ; 0.000         ;
; altera_reserved_tck                               ; 48.392 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; -0.117 ; -3.669        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.104  ; 0.000         ;
; altera_reserved_tck                               ; 0.151  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 0.152  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 0.162  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.464  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 3.655  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 23.486 ; 0.000         ;
; altera_reserved_tck                               ; 49.320 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 0.408 ; 0.000         ;
; altera_reserved_tck                               ; 0.622 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.848 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 0.990 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[4] ; 3.781  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; 3.968  ; 0.000         ;
; CLOCK_50                                          ; 9.394  ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; 12.221 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; 19.729 ; 0.000         ;
; altera_reserved_tck                               ; 49.198 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.771 ; 2.323 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 2.854 ; 3.406 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.244 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.236 ; 1.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.236 ; 1.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.240 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.240 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.240 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.240 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.244 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.244 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.233 ; 1.775 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.238 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.238 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.219 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.219 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.219 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.221 ; 1.762 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.223 ; 1.764 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SD_DAT0             ; CLOCK_50            ; 2.683 ; 3.319 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.339  ; -0.213 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.336  ; -0.216 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; -0.905 ; -1.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; -0.923 ; -1.465 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; -0.923 ; -1.465 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; -0.927 ; -1.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; -0.927 ; -1.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; -0.927 ; -1.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; -0.927 ; -1.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; -0.932 ; -1.474 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; -0.932 ; -1.474 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; -0.919 ; -1.461 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; -0.925 ; -1.467 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; -0.925 ; -1.467 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; -0.905 ; -1.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; -0.905 ; -1.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; -0.906 ; -1.447 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; -0.907 ; -1.448 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; -0.910 ; -1.451 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SD_DAT0             ; CLOCK_50            ; -2.303 ; -2.938 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 6.482  ; 6.499  ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; -0.922 ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; -0.874 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 1.164  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 1.130  ; 1.145  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 1.130  ; 1.145  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 1.130  ; 1.145  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 1.130  ; 1.145  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 1.069  ; 1.116  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 1.066  ; 1.113  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 1.128  ; 1.143  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 1.164  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 1.128  ; 1.143  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 1.128  ; 1.143  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 1.128  ; 1.143  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 1.128  ; 1.143  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.193  ; 1.196  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.156  ; 1.171  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.156  ; 1.171  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.152  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.152  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.152  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.152  ; 1.167  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.147  ; 1.162  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.147  ; 1.162  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.160  ; 1.175  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.154  ; 1.169  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.154  ; 1.169  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.193  ; 1.196  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.193  ; 1.196  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.192  ; 1.195  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.191  ; 1.194  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.188  ; 1.191  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 1.160  ; 1.175  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 1.147  ; 1.162  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 1.160  ; 1.175  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 1.133  ; 1.148  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 1.891  ; 2.025  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CLK              ; CLOCK_50            ; 2.171  ; 2.012  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CMD              ; CLOCK_50            ; 2.154  ; 2.000  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_DAT3             ; CLOCK_50            ; 3.329  ; 3.033  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 1.059  ; 1.115  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 1.059  ; 1.115  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 1.058  ; 1.114  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 1.058  ; 1.114  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 1.054  ; 1.110  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 1.054  ; 1.110  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 1.054  ; 1.110  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 1.059  ; 1.115  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 1.079  ; 1.133  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 1.079  ; 1.133  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 1.078  ; 1.132  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 1.078  ; 1.132  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 1.075  ; 1.129  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 1.075  ; 1.129  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 1.075  ; 1.129  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 1.079  ; 1.133  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.131  ; 5.148  ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; -1.196 ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; -1.149 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 0.820  ; 0.867  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 0.884  ; 0.899  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 0.884  ; 0.899  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 0.884  ; 0.899  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 0.884  ; 0.899  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 0.820  ; 0.867  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 0.918  ; 0.921  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 0.909  ; 0.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 0.909  ; 0.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 0.912  ; 0.927  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 0.943  ; 0.946  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 0.941  ; 0.944  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 0.912  ; 0.927  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 1.593  ; 1.723  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CLK              ; CLOCK_50            ; 1.865  ; 1.709  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CMD              ; CLOCK_50            ; 1.848  ; 1.698  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_DAT3             ; CLOCK_50            ; 2.976  ; 2.689  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 0.810  ; 0.871  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 0.810  ; 0.871  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 0.808  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 0.808  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 0.805  ; 0.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 0.805  ; 0.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 0.805  ; 0.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 0.809  ; 0.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 0.821  ; 0.875  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 0.821  ; 0.875  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 0.819  ; 0.873  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 0.819  ; 0.873  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 0.816  ; 0.870  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 0.816  ; 0.870  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 0.816  ; 0.870  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 0.820  ; 0.874  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 2.008 ; 1.983 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 2.019 ; 1.992 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 2.019 ; 1.992 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 2.015 ; 1.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 2.015 ; 1.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 2.015 ; 1.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 2.015 ; 1.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 2.010 ; 1.983 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 2.010 ; 1.983 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 2.023 ; 1.996 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 2.017 ; 1.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 2.017 ; 1.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 2.013 ; 1.994 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 2.013 ; 1.994 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 2.012 ; 1.993 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 2.011 ; 1.992 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 2.008 ; 1.989 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 0.865 ; 0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 0.873 ; 0.873 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 0.873 ; 0.873 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 0.869 ; 0.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 0.869 ; 0.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 0.869 ; 0.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 0.869 ; 0.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 0.865 ; 0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 0.865 ; 0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 0.876 ; 0.876 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 0.871 ; 0.871 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 0.871 ; 0.871 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 0.892 ; 0.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 0.892 ; 0.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 0.892 ; 0.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 0.890 ; 0.890 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 0.888 ; 0.888 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 2.021     ; 2.021     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 2.032     ; 2.032     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 2.032     ; 2.032     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 2.028     ; 2.028     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 2.028     ; 2.028     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 2.028     ; 2.028     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 2.028     ; 2.028     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 2.023     ; 2.023     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 2.023     ; 2.023     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 2.036     ; 2.036     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 2.030     ; 2.030     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 2.030     ; 2.030     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 2.026     ; 2.026     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 2.026     ; 2.026     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 2.025     ; 2.025     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 2.024     ; 2.024     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 2.021     ; 2.021     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SDR_DQ[*]   ; CLOCK_50   ; 0.878     ; 0.995     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]  ; CLOCK_50   ; 0.886     ; 1.003     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]  ; CLOCK_50   ; 0.886     ; 1.003     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]  ; CLOCK_50   ; 0.882     ; 0.999     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]  ; CLOCK_50   ; 0.882     ; 0.999     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]  ; CLOCK_50   ; 0.882     ; 0.999     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]  ; CLOCK_50   ; 0.882     ; 0.999     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]  ; CLOCK_50   ; 0.878     ; 0.995     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]  ; CLOCK_50   ; 0.878     ; 0.995     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]  ; CLOCK_50   ; 0.889     ; 1.006     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]  ; CLOCK_50   ; 0.884     ; 1.001     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10] ; CLOCK_50   ; 0.884     ; 1.001     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11] ; CLOCK_50   ; 0.905     ; 1.037     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12] ; CLOCK_50   ; 0.905     ; 1.037     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13] ; CLOCK_50   ; 0.905     ; 1.037     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14] ; CLOCK_50   ; 0.903     ; 1.035     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15] ; CLOCK_50   ; 0.901     ; 1.033     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                                   ; -0.054 ; -0.117 ; 1.362    ; 0.408   ; 3.734               ;
;  CLOCK_50                                          ; N/A    ; N/A    ; N/A      ; N/A     ; 9.394               ;
;  altera_reserved_tck                               ; 44.835 ; 0.151  ; 47.124   ; 0.622   ; 49.198              ;
;  inst3|altpll_component|auto_generated|pll1|clk[1] ; -0.054 ; -0.117 ; 1.362    ; 0.408   ; 3.753               ;
;  inst3|altpll_component|auto_generated|pll1|clk[2] ; 1.442  ; 0.104  ; 21.414   ; 0.848   ; 12.170              ;
;  inst3|altpll_component|auto_generated|pll1|clk[3] ; 3.236  ; 0.152  ; 1.798    ; 0.990   ; 19.698              ;
;  inst3|altpll_component|auto_generated|pll1|clk[4] ; 4.683  ; 0.162  ; N/A      ; N/A     ; 3.734               ;
; Design-wide TNS                                    ; -0.054 ; -3.669 ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                          ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  altera_reserved_tck                               ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[1] ; -0.054 ; -3.669 ; 0.000    ; 0.000   ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[2] ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[3] ; 0.000  ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[4] ; 0.000  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.830 ; 3.939 ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 6.360 ; 6.469 ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; 1.575 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 1.565 ; 1.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 1.565 ; 1.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 1.570 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 1.570 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 1.570 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 1.570 ; 1.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 1.575 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 1.575 ; 1.786 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 1.554 ; 1.775 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 1.567 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 1.567 ; 1.780 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 1.520 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 1.520 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 1.520 ; 1.760 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 1.522 ; 1.762 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 1.524 ; 1.764 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SD_DAT0             ; CLOCK_50            ; 4.949 ; 4.982 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.747  ; 0.638  ; Rise       ; altera_reserved_tck                               ;
; altera_reserved_tms ; altera_reserved_tck ; 0.843  ; 0.734  ; Rise       ; altera_reserved_tck                               ;
; SDR_DQ[*]           ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; -0.783 ; -0.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; -0.783 ; -0.861 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; -0.787 ; -0.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; -0.792 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; -0.792 ; -0.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; -0.774 ; -0.852 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; -0.785 ; -0.863 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; -0.785 ; -0.863 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; -0.742 ; -0.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; -0.744 ; -0.822 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; -0.746 ; -0.824 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SD_DAT0             ; CLOCK_50            ; -2.303 ; -2.938 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 13.179 ; 13.193 ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; 1.711  ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; 1.720  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 3.925  ; 3.930  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 3.851  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 3.851  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 3.851  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 3.851  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 3.834  ; 3.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 3.831  ; 3.796  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 3.925  ; 3.930  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 3.849  ; 3.868  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 3.905  ; 3.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 3.905  ; 3.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 3.900  ; 3.919  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 3.917  ; 3.936  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 3.903  ; 3.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 3.903  ; 3.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 3.979  ; 3.984  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 3.977  ; 3.982  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 3.975  ; 3.980  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 3.917  ; 3.936  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 3.895  ; 3.914  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 3.917  ; 3.936  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 3.860  ; 3.879  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 5.873  ; 5.799  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CLK              ; CLOCK_50            ; 6.062  ; 6.098  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CMD              ; CLOCK_50            ; 6.026  ; 6.047  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_DAT3             ; CLOCK_50            ; 8.339  ; 8.571  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 3.741  ; 3.718  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 3.741  ; 3.718  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 3.739  ; 3.716  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 3.739  ; 3.716  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 3.736  ; 3.713  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 3.736  ; 3.713  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 3.736  ; 3.713  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 3.740  ; 3.717  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 3.727  ; 3.711  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 3.727  ; 3.711  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 3.726  ; 3.710  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 3.726  ; 3.710  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 3.722  ; 3.706  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 3.722  ; 3.706  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 3.722  ; 3.706  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 3.727  ; 3.711  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+
; altera_reserved_tdo ; altera_reserved_tck ; 5.131  ; 5.148  ; Fall       ; altera_reserved_tck                               ;
; SDR_CLK             ; CLOCK_50            ; -1.196 ;        ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_CLK             ; CLOCK_50            ;        ; -1.149 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SDR_A[*]            ; CLOCK_50            ; 0.820  ; 0.867  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[0]           ; CLOCK_50            ; 0.884  ; 0.899  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[1]           ; CLOCK_50            ; 0.884  ; 0.899  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[2]           ; CLOCK_50            ; 0.884  ; 0.899  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[3]           ; CLOCK_50            ; 0.884  ; 0.899  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[4]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[5]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[6]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[7]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[8]           ; CLOCK_50            ; 0.822  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[9]           ; CLOCK_50            ; 0.820  ; 0.867  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[10]          ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[11]          ; CLOCK_50            ; 0.918  ; 0.921  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_A[12]          ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_BA[*]           ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[0]          ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_BA[1]          ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CAS_N           ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_CS_N            ; CLOCK_50            ; 0.882  ; 0.897  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQ[*]           ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[0]          ; CLOCK_50            ; 0.909  ; 0.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[1]          ; CLOCK_50            ; 0.909  ; 0.924  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[2]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[3]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[4]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[5]          ; CLOCK_50            ; 0.905  ; 0.920  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[6]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[7]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[8]          ; CLOCK_50            ; 0.912  ; 0.927  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[9]          ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[10]         ; CLOCK_50            ; 0.907  ; 0.922  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[11]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[12]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[13]         ; CLOCK_50            ; 0.945  ; 0.948  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[14]         ; CLOCK_50            ; 0.943  ; 0.946  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQ[15]         ; CLOCK_50            ; 0.941  ; 0.944  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_DQM[*]          ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[0]         ; CLOCK_50            ; 0.901  ; 0.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
;  SDR_DQM[1]         ; CLOCK_50            ; 0.912  ; 0.927  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_RAS_N           ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; SDR_WE_N            ; CLOCK_50            ; 0.886  ; 0.901  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; LED                 ; CLOCK_50            ; 1.593  ; 1.723  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CLK              ; CLOCK_50            ; 1.865  ; 1.709  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_CMD              ; CLOCK_50            ; 1.848  ; 1.698  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; SD_DAT3             ; CLOCK_50            ; 2.976  ; 2.689  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[2] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 0.810  ; 0.871  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 0.810  ; 0.871  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 0.808  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 0.808  ; 0.869  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 0.805  ; 0.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 0.805  ; 0.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 0.805  ; 0.866  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 0.809  ; 0.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_N        ; CLOCK_50            ; 0.821  ; 0.875  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_CLOCK_P        ; CLOCK_50            ; 0.821  ; 0.875  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_N        ; CLOCK_50            ; 0.819  ; 0.873  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA0_P        ; CLOCK_50            ; 0.819  ; 0.873  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_N        ; CLOCK_50            ; 0.816  ; 0.870  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA1_P        ; CLOCK_50            ; 0.816  ; 0.870  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_N        ; CLOCK_50            ; 0.816  ; 0.870  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
; TMDS_DATA2_P        ; CLOCK_50            ; 0.820  ; 0.874  ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[4] ;
+---------------------+---------------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDR_CLK             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_CAS_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_CKE             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_CS_N            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_RAS_N           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_WE_N            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT3             ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CLK              ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CMD              ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS_DATA0_P        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS_DATA0_N        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS_DATA1_P        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS_DATA1_N        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS_DATA2_P        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS_DATA2_N        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS_CLOCK_P        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS_CLOCK_N        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FREQ_SEL            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED                 ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[12]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[11]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[10]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[9]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[8]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[7]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[6]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[5]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[4]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[3]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[2]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[1]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_A[0]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_BA[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_BA[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQM[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQM[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RESET_N             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT0             ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_nCONFIG~    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_nSTATUS~    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_CONF_DONE~  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDR_CLK             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_CAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_CKE             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_CS_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_RAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_WE_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SD_DAT3             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.5e-08 V                    ; 3.09 V              ; -0.0229 V           ; 0.085 V                              ; 0.241 V                              ; 1.17e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.5e-08 V                   ; 3.09 V             ; -0.0229 V          ; 0.085 V                             ; 0.241 V                             ; 1.17e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SD_CLK              ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.5e-08 V                    ; 3.09 V              ; -0.0229 V           ; 0.085 V                              ; 0.241 V                              ; 1.17e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.5e-08 V                   ; 3.09 V             ; -0.0229 V          ; 0.085 V                             ; 0.241 V                             ; 1.17e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SD_CMD              ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.5e-08 V                    ; 3.09 V              ; -0.0229 V           ; 0.085 V                              ; 0.241 V                              ; 1.17e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.5e-08 V                   ; 3.09 V             ; -0.0229 V          ; 0.085 V                             ; 0.241 V                             ; 1.17e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; TMDS_DATA0_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA0_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA1_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA1_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA2_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA2_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_CLOCK_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_CLOCK_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; FREQ_SEL            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; LED                 ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.5e-08 V                    ; 3.09 V              ; -0.0229 V           ; 0.085 V                              ; 0.241 V                              ; 1.17e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.5e-08 V                   ; 3.09 V             ; -0.0229 V          ; 0.085 V                             ; 0.241 V                             ; 1.17e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDR_A[12]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[11]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_A[10]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[9]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[8]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[7]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[6]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[5]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[4]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.13 V              ; -0.108 V            ; 0.137 V                              ; 0.252 V                              ; 4.49e-10 s                  ; 4.51e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.76e-09 V                  ; 3.13 V             ; -0.108 V           ; 0.137 V                             ; 0.252 V                             ; 4.49e-10 s                 ; 4.51e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[3]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_A[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_BA[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_BA[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQM[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQM[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.76e-09 V                   ; 3.12 V              ; -0.0755 V           ; 0.147 V                              ; 0.232 V                              ; 6.58e-10 s                  ; 6.57e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 8.76e-09 V                  ; 3.12 V             ; -0.0755 V          ; 0.147 V                             ; 0.232 V                             ; 6.58e-10 s                 ; 6.57e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.27e-09 V                   ; 3.13 V              ; -0.0763 V           ; 0.147 V                              ; 0.222 V                              ; 6.49e-10 s                  ; 6.47e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.27e-09 V                  ; 3.13 V             ; -0.0763 V          ; 0.147 V                             ; 0.222 V                             ; 6.49e-10 s                 ; 6.47e-10 s                 ; No                        ; No                        ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDR_CLK             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_CAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_CKE             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_CS_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_RAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_WE_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SD_DAT3             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.00963 V          ; 0.036 V                              ; 0.112 V                              ; 1.44e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.00963 V         ; 0.036 V                             ; 0.112 V                             ; 1.44e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SD_CLK              ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.00963 V          ; 0.036 V                              ; 0.112 V                              ; 1.44e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.00963 V         ; 0.036 V                             ; 0.112 V                             ; 1.44e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SD_CMD              ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.00963 V          ; 0.036 V                              ; 0.112 V                              ; 1.44e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.00963 V         ; 0.036 V                             ; 0.112 V                             ; 1.44e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA0_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA0_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA1_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA1_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA2_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA2_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_CLOCK_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_CLOCK_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; FREQ_SEL            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; LED                 ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.26e-06 V                   ; 3.09 V              ; -0.00963 V          ; 0.036 V                              ; 0.112 V                              ; 1.44e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.26e-06 V                  ; 3.09 V             ; -0.00963 V         ; 0.036 V                             ; 0.112 V                             ; 1.44e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDR_A[12]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[11]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[10]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[9]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[8]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[7]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[6]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[5]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[4]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0454 V           ; 0.086 V                              ; 0.154 V                              ; 5.03e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0454 V          ; 0.086 V                             ; 0.154 V                             ; 5.03e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[3]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_A[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_BA[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_BA[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQM[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQM[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.26e-07 V                   ; 3.11 V              ; -0.0362 V           ; 0.116 V                              ; 0.199 V                              ; 7.35e-10 s                  ; 8.59e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.26e-07 V                  ; 3.11 V             ; -0.0362 V          ; 0.116 V                             ; 0.199 V                             ; 7.35e-10 s                 ; 8.59e-10 s                 ; Yes                       ; Yes                       ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.88e-07 V                   ; 3.11 V              ; -0.0428 V           ; 0.232 V                              ; 0.193 V                              ; 7.18e-10 s                  ; 8.49e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 4.88e-07 V                  ; 3.11 V             ; -0.0428 V          ; 0.232 V                             ; 0.193 V                             ; 7.18e-10 s                 ; 8.49e-10 s                 ; Yes                       ; No                        ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDR_CLK             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_CAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_CKE             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_CS_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_RAS_N           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_WE_N            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SD_DAT3             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.9e-07 V                    ; 3.66 V              ; -0.044 V            ; 0.288 V                              ; 0.331 V                              ; 9e-10 s                     ; 9.07e-10 s                  ; Yes                        ; Yes                        ; 3.63 V                      ; 3.9e-07 V                   ; 3.66 V             ; -0.044 V           ; 0.288 V                             ; 0.331 V                             ; 9e-10 s                    ; 9.07e-10 s                 ; Yes                       ; Yes                       ;
; SD_CLK              ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.9e-07 V                    ; 3.66 V              ; -0.044 V            ; 0.288 V                              ; 0.331 V                              ; 9e-10 s                     ; 9.07e-10 s                  ; Yes                        ; Yes                        ; 3.63 V                      ; 3.9e-07 V                   ; 3.66 V             ; -0.044 V           ; 0.288 V                             ; 0.331 V                             ; 9e-10 s                    ; 9.07e-10 s                 ; Yes                       ; Yes                       ;
; SD_CMD              ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.9e-07 V                    ; 3.66 V              ; -0.044 V            ; 0.288 V                              ; 0.331 V                              ; 9e-10 s                     ; 9.07e-10 s                  ; Yes                        ; Yes                        ; 3.63 V                      ; 3.9e-07 V                   ; 3.66 V             ; -0.044 V           ; 0.288 V                             ; 0.331 V                             ; 9e-10 s                    ; 9.07e-10 s                 ; Yes                       ; Yes                       ;
; TMDS_DATA0_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; TMDS_DATA0_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; TMDS_DATA1_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; TMDS_DATA1_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; TMDS_DATA2_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; TMDS_DATA2_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; TMDS_CLOCK_P        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; TMDS_CLOCK_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; FREQ_SEL            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; LED                 ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.9e-07 V                    ; 3.66 V              ; -0.044 V            ; 0.288 V                              ; 0.331 V                              ; 9e-10 s                     ; 9.07e-10 s                  ; Yes                        ; Yes                        ; 3.63 V                      ; 3.9e-07 V                   ; 3.66 V             ; -0.044 V           ; 0.288 V                             ; 0.331 V                             ; 9e-10 s                    ; 9.07e-10 s                 ; Yes                       ; Yes                       ;
; SDR_A[12]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[11]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_A[10]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[9]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[8]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[7]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[6]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[5]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[4]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.73 V              ; -0.142 V            ; 0.293 V                              ; 0.237 V                              ; 2.89e-10 s                  ; 4.14e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.73 V             ; -0.142 V           ; 0.293 V                             ; 0.237 V                             ; 2.89e-10 s                 ; 4.14e-10 s                 ; Yes                       ; No                        ;
; SDR_A[3]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_A[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_BA[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_BA[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQM[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQM[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[15]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[14]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[13]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[12]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[11]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 2.23e-07 V                   ; 3.72 V              ; -0.102 V            ; 0.273 V                              ; 0.417 V                              ; 4.74e-10 s                  ; 4.95e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 2.23e-07 V                  ; 3.72 V             ; -0.102 V           ; 0.273 V                             ; 0.417 V                             ; 4.74e-10 s                 ; 4.95e-10 s                 ; No                        ; No                        ;
; SDR_DQ[10]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[9]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[8]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[7]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[6]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[5]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[4]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[3]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[2]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[1]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; SDR_DQ[0]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 1.51e-07 V                   ; 3.74 V              ; -0.0927 V           ; 0.278 V                              ; 0.379 V                              ; 4.68e-10 s                  ; 4.84e-10 s                  ; No                         ; No                         ; 3.63 V                      ; 1.51e-07 V                  ; 3.74 V             ; -0.0927 V          ; 0.278 V                             ; 0.379 V                             ; 4.68e-10 s                 ; 4.84e-10 s                 ; No                        ; No                        ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                               ; altera_reserved_tck                               ; 1728       ; 0          ; 32       ; 2        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; altera_reserved_tck                               ; false path ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; altera_reserved_tck                               ; false path ; 0          ; 0        ; 0        ;
; altera_reserved_tck                               ; inst3|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 238746     ; 33         ; 78       ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 108        ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 2          ; 0          ; 0        ; 0        ;
; altera_reserved_tck                               ; inst3|altpll_component|auto_generated|pll1|clk[2] ; false path ; false path ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 88         ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 180904     ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 2          ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[3] ; 9          ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[3] ; 1          ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; inst3|altpll_component|auto_generated|pll1|clk[3] ; 28186      ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; inst3|altpll_component|auto_generated|pll1|clk[4] ; 30         ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; inst3|altpll_component|auto_generated|pll1|clk[4] ; 82         ; 0          ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths   ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
; altera_reserved_tck                               ; altera_reserved_tck                               ; 1728       ; 0          ; 32       ; 2        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; altera_reserved_tck                               ; false path ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; altera_reserved_tck                               ; false path ; 0          ; 0        ; 0        ;
; altera_reserved_tck                               ; inst3|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 238746     ; 33         ; 78       ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 108        ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 2          ; 0          ; 0        ; 0        ;
; altera_reserved_tck                               ; inst3|altpll_component|auto_generated|pll1|clk[2] ; false path ; false path ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 88         ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 180904     ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 2          ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[3] ; 9          ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[3] ; 1          ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; inst3|altpll_component|auto_generated|pll1|clk[3] ; 28186      ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[3] ; inst3|altpll_component|auto_generated|pll1|clk[4] ; 30         ; 0          ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[4] ; inst3|altpll_component|auto_generated|pll1|clk[4] ; 82         ; 0          ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                               ; altera_reserved_tck                               ; 81       ; 0        ; 3        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 2737     ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 79       ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 1082     ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[3] ; 28       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; altera_reserved_tck                               ; altera_reserved_tck                               ; 81       ; 0        ; 3        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 2737     ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[1] ; 79       ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[2] ; 1082     ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[2] ; inst3|altpll_component|auto_generated|pll1|clk[3] ; 28       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 51    ; 51   ;
; Unconstrained Output Port Paths ; 67    ; 67   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.2 Build 209 09/17/2014 SJ Web Edition
    Info: Processing started: Sun Nov 16 01:44:35 2014
Info: Command: quartus_sta niostest_top -c niostest_top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): Core supply voltage operating condition is not set. Assuming a default value of '1.2V'.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'sodalite_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -72.00 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[0]} {inst3|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[1]} {inst3|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[2]} {inst3|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[3]} {inst3|altpll_component|auto_generated|pll1|clk[3]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[4]} {inst3|altpll_component|auto_generated|pll1|clk[4]}
Info (332104): Reading SDC File: 'testcore/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'testcore/synthesis/submodules/altera_onchip_flash_avmm_data_controller.sdc'
Warning (332174): Ignored filter at altera_onchip_flash_avmm_data_controller.sdc(15): *altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~NPROGRAM[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at altera_onchip_flash_avmm_data_controller.sdc(15): Argument <to> is not an object ID
    Info (332050): set_false_path -from [get_registers {*altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.*}] -to {*altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~NPROGRAM[*]}
Warning (332174): Ignored filter at altera_onchip_flash_avmm_data_controller.sdc(16): *altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~NERASE[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at altera_onchip_flash_avmm_data_controller.sdc(16): Argument <to> is not an object ID
    Info (332050): set_false_path -from [get_registers {*altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.*}] -to {*altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~NERASE[*]}
Info (332104): Reading SDC File: 'testcore/synthesis/submodules/testcore_nios2_gen2_f.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.054
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.054              -0.054 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.442               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     3.236               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     4.683               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
    Info (332119):    44.835               0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.439               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.459               0.000 altera_reserved_tck 
    Info (332119):     0.460               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.461               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.471               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
Info (332146): Worst-case recovery slack is 1.362
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.362               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.798               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):    21.414               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    47.124               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 1.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.168               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.680               0.000 altera_reserved_tck 
    Info (332119):     2.041               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     2.429               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case minimum pulse width slack is 3.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.734               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
    Info (332119):     3.837               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.865               0.000 CLOCK_50 
    Info (332119):    12.170               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    19.698               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):    49.631               0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Warning (12535): Advance timing characteristics for device 10M08SAE144C8GES
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.604               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     3.343               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     4.876               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
    Info (332119):    45.069               0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.392               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.412               0.000 altera_reserved_tck 
    Info (332119):     0.412               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.413               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.439               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
Info (332146): Worst-case recovery slack is 1.670
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.670               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     2.099               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):    21.727               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    47.303               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 1.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.074               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.551               0.000 altera_reserved_tck 
    Info (332119):     1.838               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     2.211               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case minimum pulse width slack is 3.738
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.738               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
    Info (332119):     3.753               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.873               0.000 CLOCK_50 
    Info (332119):    12.181               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    19.710               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):    49.653               0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[1] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[3] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) (setup and hold)
    Critical Warning (332169): From inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) to inst3|altpll_component|auto_generated|pll1|clk[4] (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.084
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.084               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.541               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     4.360               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     6.671               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
    Info (332119):    48.392               0.000 altera_reserved_tck 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.117
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.117              -3.669 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.104               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.151               0.000 altera_reserved_tck 
    Info (332119):     0.152               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.162               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
Info (332146): Worst-case recovery slack is 3.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.464               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.655               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):    23.486               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    49.320               0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.622               0.000 altera_reserved_tck 
    Info (332119):     0.848               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.990               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case minimum pulse width slack is 3.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.781               0.000 inst3|altpll_component|auto_generated|pll1|clk[4] 
    Info (332119):     3.968               0.000 inst3|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.394               0.000 CLOCK_50 
    Info (332119):    12.221               0.000 inst3|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    19.729               0.000 inst3|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):    49.198               0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 657 megabytes
    Info: Processing ended: Sun Nov 16 01:44:45 2014
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:23


