# nRiscAoc1

Projeto de simulação do nRisc em linguagem Verilog elaborado na disciplina de LAOC I.

Autores: Emanuel Victor & Giovanni Suriani


Para obter uma cópia funcional do projeto use o comando

git clone https://github.com/seu-username/nRiscAoc1.git
