TimeQuest Timing Analyzer report for GreenScreen
Wed Jan 13 17:00:32 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 12. Slow Model Setup: 'iCLK_50'
 13. Slow Model Setup: 'phase_loop|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'iCLK_50'
 15. Slow Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 16. Slow Model Hold: 'phase_loop|altpll_component|pll|clk[0]'
 17. Slow Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 18. Slow Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'
 19. Slow Model Recovery: 'iCLK_50'
 20. Slow Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 21. Slow Model Removal: 'iCLK_50'
 22. Slow Model Removal: 'phase_loop|altpll_component|pll|clk[0]'
 23. Slow Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 24. Slow Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'
 25. Slow Model Minimum Pulse Width: 'iCLK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 38. Fast Model Setup: 'iCLK_50'
 39. Fast Model Setup: 'phase_loop|altpll_component|pll|clk[0]'
 40. Fast Model Hold: 'iCLK_50'
 41. Fast Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 42. Fast Model Hold: 'phase_loop|altpll_component|pll|clk[0]'
 43. Fast Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 44. Fast Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'
 45. Fast Model Recovery: 'iCLK_50'
 46. Fast Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 47. Fast Model Removal: 'iCLK_50'
 48. Fast Model Removal: 'phase_loop|altpll_component|pll|clk[0]'
 49. Fast Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 50. Fast Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'
 51. Fast Model Minimum Pulse Width: 'iCLK_50'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GreenScreen                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------------+---------------------------------------------+
; Clock Name                              ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                   ; Targets                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------------+---------------------------------------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                          ; { I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK } ;
; iCLK_50                                 ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                          ; { iCLK_50 }                                 ;
; phase_loop|altpll_component|pll|clk[0]  ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; iCLK_50 ; phase_loop|altpll_component|pll|inclk[0] ; { phase_loop|altpll_component|pll|clk[0] }  ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 146.65 MHz ; 146.65 MHz      ; phase_loop|altpll_component|pll|clk[0]  ;      ;
; 186.92 MHz ; 186.92 MHz      ; iCLK_50                                 ;      ;
; 249.44 MHz ; 249.44 MHz      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.154 ; -181.597      ;
; iCLK_50                                 ; 2.965  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 3.181  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; iCLK_50                                 ; -2.695 ; -2.695        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.069 ; -0.069        ;
; phase_loop|altpll_component|pll|clk[0]  ; 0.391  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.653 ; -60.181       ;
; phase_loop|altpll_component|pll|clk[0]  ; 2.663  ; 0.000         ;
; iCLK_50                                 ; 15.327 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.186 ; 0.000         ;
; iCLK_50                                 ; 3.025 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 4.765 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.500 ; -71.000       ;
; phase_loop|altpll_component|pll|clk[0]  ; 2.873  ; 0.000         ;
; iCLK_50                                 ; 9.000  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -3.154 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.948      ;
; -3.154 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.948      ;
; -3.154 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.948      ;
; -3.154 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.948      ;
; -3.107 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.910      ;
; -3.107 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.910      ;
; -3.107 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.910      ;
; -3.107 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.910      ;
; -3.107 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.910      ;
; -3.009 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.045      ;
; -3.009 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.045      ;
; -3.009 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.045      ;
; -3.009 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.045      ;
; -3.009 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.045      ;
; -3.009 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.045      ;
; -2.983 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.019      ;
; -2.983 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.019      ;
; -2.983 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.019      ;
; -2.983 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.019      ;
; -2.983 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.019      ;
; -2.983 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 4.019      ;
; -2.935 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.736      ;
; -2.935 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.736      ;
; -2.935 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.736      ;
; -2.935 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.736      ;
; -2.935 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.736      ;
; -2.935 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.736      ;
; -2.935 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.736      ;
; -2.932 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.791      ; 4.759      ;
; -2.932 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.791      ; 4.759      ;
; -2.932 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.791      ; 4.759      ;
; -2.932 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.791      ; 4.759      ;
; -2.932 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.791      ; 4.759      ;
; -2.932 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.791      ; 4.759      ;
; -2.932 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.791      ; 4.759      ;
; -2.924 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.718      ;
; -2.924 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.718      ;
; -2.924 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.718      ;
; -2.924 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.718      ;
; -2.916 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.720      ;
; -2.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.680      ;
; -2.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.680      ;
; -2.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.680      ;
; -2.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.680      ;
; -2.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.680      ;
; -2.867 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.661      ;
; -2.867 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.661      ;
; -2.867 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.661      ;
; -2.867 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.661      ;
; -2.866 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.860      ;
; -2.866 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.860      ;
; -2.866 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.860      ;
; -2.866 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.860      ;
; -2.865 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.898      ;
; -2.835 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.871      ;
; -2.835 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.871      ;
; -2.835 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.871      ;
; -2.835 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.871      ;
; -2.835 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.871      ;
; -2.835 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.871      ;
; -2.834 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.867      ;
; -2.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.623      ;
; -2.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.623      ;
; -2.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.623      ;
; -2.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.623      ;
; -2.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.623      ;
; -2.819 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.822      ;
; -2.819 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.822      ;
; -2.819 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.822      ;
; -2.819 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.822      ;
; -2.819 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.822      ;
; -2.815 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.609      ;
; -2.815 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.609      ;
; -2.815 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.609      ;
; -2.815 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.758      ; 4.609      ;
; -2.810 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.804      ;
; -2.810 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.804      ;
; -2.810 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.804      ;
; -2.810 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.804      ;
; -2.788 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.821      ;
; -2.768 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.571      ;
; -2.768 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.571      ;
; -2.768 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.571      ;
; -2.768 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.571      ;
; -2.768 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.767      ; 4.571      ;
; -2.763 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.766      ;
; -2.763 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.766      ;
; -2.763 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.766      ;
; -2.763 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.766      ;
; -2.763 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.766      ;
; -2.731 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.033     ; 3.734      ;
; -2.716 ; I2C_CCD_Config:i2c_Config|combo_cnt[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.755      ; 4.507      ;
; -2.716 ; I2C_CCD_Config:i2c_Config|combo_cnt[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.755      ; 4.507      ;
; -2.716 ; I2C_CCD_Config:i2c_Config|combo_cnt[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.755      ; 4.507      ;
; -2.716 ; I2C_CCD_Config:i2c_Config|combo_cnt[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.755      ; 4.507      ;
; -2.715 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.709      ;
; -2.715 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.709      ;
; -2.715 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.709      ;
; -2.715 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.042     ; 3.709      ;
; -2.705 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.506      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                                                                                       ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 2.965  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.500        ; 2.836      ; 0.657      ;
; 3.465  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 1.000        ; 2.836      ; 0.657      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.348      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[3]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[2]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[9]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[8]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[11]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[10]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[6]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[4]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[5]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[7]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[12]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[13]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[14]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[15]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.687 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[1]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.345      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[3]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[2]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[9]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[8]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[11]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[10]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[6]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[4]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[5]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[7]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[12]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[13]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[14]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[15]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.735 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[1]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.297      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[3]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[2]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[9]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[8]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[11]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[10]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[6]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[4]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[5]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[7]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[12]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[13]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[14]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[15]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.818 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[1]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.004     ; 5.214      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.880 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.118      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[18]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[16]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[17]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[19]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[20]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[21]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[22]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[23]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[25]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[26]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[27]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[28]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[29]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[30]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[31]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.936 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[24]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; 0.000      ; 5.100      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
; 14.937 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.038     ; 5.061      ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                        ; To Node                                   ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 3.181 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.860      ;
; 3.192 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.851      ;
; 3.241 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.814      ;
; 3.326 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.730      ;
; 3.451 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.590      ;
; 3.462 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.581      ;
; 3.467 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 6.566      ;
; 3.486 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.017      ; 6.567      ;
; 3.509 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.532      ;
; 3.511 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.544      ;
; 3.520 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.523      ;
; 3.536 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.505      ;
; 3.547 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.496      ;
; 3.550 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.491      ;
; 3.551 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 6.496      ;
; 3.561 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.482      ;
; 3.562 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.487      ;
; 3.569 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.486      ;
; 3.572 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 6.475      ;
; 3.583 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.466      ;
; 3.594 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.447      ;
; 3.596 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.459      ;
; 3.596 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.460      ;
; 3.601 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.440      ;
; 3.605 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.438      ;
; 3.610 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.445      ;
; 3.611 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 6.450      ;
; 3.612 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.431      ;
; 3.624 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[5]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.431      ;
; 3.625 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[2]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.430      ;
; 3.632 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 6.429      ;
; 3.634 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[5]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.409      ;
; 3.638 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 6.409      ;
; 3.640 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18] ; RAWToRGB:image_conversion|rGreen[8]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.017     ; 6.379      ;
; 3.649 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.400      ;
; 3.654 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.402      ;
; 3.654 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.401      ;
; 3.659 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.382      ;
; 3.661 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.394      ;
; 3.670 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.373      ;
; 3.670 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.371      ;
; 3.681 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.375      ;
; 3.681 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.362      ;
; 3.684 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[4]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.017      ; 6.369      ;
; 3.693 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.348      ;
; 3.695 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.361      ;
; 3.696 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.026      ; 6.366      ;
; 3.698 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 6.363      ;
; 3.704 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.339      ;
; 3.717 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18] ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 6.310      ;
; 3.717 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.026      ; 6.345      ;
; 3.719 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.336      ;
; 3.721 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[9]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.320      ;
; 3.730 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[31] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.014      ; 6.320      ;
; 3.730 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.325      ;
; 3.737 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 6.296      ;
; 3.739 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.317      ;
; 3.746 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.310      ;
; 3.753 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.302      ;
; 3.756 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.017      ; 6.297      ;
; 3.765 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[1]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.291      ;
; 3.782 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[0]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.009      ; 6.263      ;
; 3.783 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.026      ; 6.279      ;
; 3.795 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 6.238      ;
; 3.801 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[30] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.014      ; 6.249      ;
; 3.804 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.252      ;
; 3.807 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 6.240      ;
; 3.812 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 6.235      ;
; 3.814 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.017      ; 6.239      ;
; 3.815 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.241      ;
; 3.817 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.224      ;
; 3.818 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.231      ;
; 3.822 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 6.211      ;
; 3.823 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.226      ;
; 3.827 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 6.220      ;
; 3.828 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.215      ;
; 3.829 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.212      ;
; 3.836 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 6.197      ;
; 3.838 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.211      ;
; 3.838 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 6.218      ;
; 3.840 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 6.203      ;
; 3.841 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.017      ; 6.212      ;
; 3.854 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 6.193      ;
; 3.855 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.017      ; 6.198      ;
; 3.856 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.023      ; 6.203      ;
; 3.862 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[6]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.005      ; 6.179      ;
; 3.865 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 6.184      ;
; 3.867 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 6.194      ;
; 3.872 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[29] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.014      ; 6.178      ;
; 3.872 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 6.189      ;
; 3.875 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[4]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.180      ;
; 3.877 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.178      ;
; 3.877 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.023      ; 6.182      ;
; 3.880 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 6.153      ;
; 3.887 ; CCD_Capture:camera_capture|Y_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 6.174      ;
; 3.887 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.003     ; 6.146      ;
; 3.889 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.166      ;
; 3.894 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[5]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.161      ;
; 3.895 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[2]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.019      ; 6.160      ;
; 3.899 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.017      ; 6.154      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -2.695 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 2.836      ; 0.657      ;
; -2.195 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 2.836      ; 0.657      ;
; 0.391  ; ResetDelay:reset_delayer|Cont[0]                 ; ResetDelay:reset_delayer|Cont[0]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ResetDelay:reset_delayer|oRST_2                  ; ResetDelay:reset_delayer|oRST_2                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|sensor_exposure[2]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[2]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; ResetDelay:reset_delayer|Cont[31]                ; ResetDelay:reset_delayer|Cont[31]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.540  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.806      ;
; 0.671  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.937      ;
; 0.788  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[16]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.062      ;
; 0.798  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.805  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[2]                 ; ResetDelay:reset_delayer|Cont[2]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[4]                 ; ResetDelay:reset_delayer|Cont[4]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[7]                 ; ResetDelay:reset_delayer|Cont[7]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[13]                ; ResetDelay:reset_delayer|Cont[13]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[14]                ; ResetDelay:reset_delayer|Cont[14]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[15]                ; ResetDelay:reset_delayer|Cont[15]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[18]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|Cont[20]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[23]                ; ResetDelay:reset_delayer|Cont[23]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[25]                ; ResetDelay:reset_delayer|Cont[25]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[27]                ; ResetDelay:reset_delayer|Cont[27]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[29]                ; ResetDelay:reset_delayer|Cont[29]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[30]                ; ResetDelay:reset_delayer|Cont[30]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; ResetDelay:reset_delayer|Cont[9]                 ; ResetDelay:reset_delayer|Cont[9]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; ResetDelay:reset_delayer|Cont[11]                ; ResetDelay:reset_delayer|Cont[11]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.811  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; ResetDelay:reset_delayer|Cont[1]                 ; ResetDelay:reset_delayer|Cont[1]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.816  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.082      ;
; 0.818  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.084      ;
; 0.833  ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.099      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[3]                 ; ResetDelay:reset_delayer|Cont[3]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[19]                ; ResetDelay:reset_delayer|Cont[19]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[26]                ; ResetDelay:reset_delayer|Cont[26]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[28]                ; ResetDelay:reset_delayer|Cont[28]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[24]                ; ResetDelay:reset_delayer|Cont[24]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[6]                 ; ResetDelay:reset_delayer|Cont[6]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[5]                 ; ResetDelay:reset_delayer|Cont[5]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[22]                ; ResetDelay:reset_delayer|Cont[22]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; ResetDelay:reset_delayer|Cont[8]                 ; ResetDelay:reset_delayer|Cont[8]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; ResetDelay:reset_delayer|Cont[10]                ; ResetDelay:reset_delayer|Cont[10]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.845  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; ResetDelay:reset_delayer|Cont[12]                ; ResetDelay:reset_delayer|Cont[12]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; ResetDelay:reset_delayer|Cont[21]                ; ResetDelay:reset_delayer|Cont[21]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.113      ;
; 0.847  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.113      ;
; 0.885  ; ResetDelay:reset_delayer|Cont[21]                ; ResetDelay:reset_delayer|oRST_1                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.002     ; 1.149      ;
; 0.897  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|oRST_0                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.002     ; 1.161      ;
; 0.956  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.034      ; 1.256      ;
; 0.965  ; ResetDelay:reset_delayer|Cont[24]                ; ResetDelay:reset_delayer|oRST_2                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.002     ; 1.229      ;
; 0.969  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.235      ;
; 0.972  ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.238      ;
; 0.973  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.239      ;
; 0.976  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.242      ;
; 0.978  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.978  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.978  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.244      ;
; 0.979  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.245      ;
; 0.980  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.246      ;
; 0.985  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.251      ;
; 0.996  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.262      ;
; 1.000  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.266      ;
; 1.009  ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.275      ;
; 1.017  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.283      ;
; 1.027  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.293      ;
; 1.028  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.294      ;
; 1.033  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|oRST_1                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.002     ; 1.297      ;
; 1.171  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.437      ;
; 1.178  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.179  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.445      ;
; 1.181  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.069 ; I2C_CCD_Config:i2c_Config|sensor_exposure[14]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.796      ; 0.993      ;
; 0.039  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.796      ; 1.101      ;
; 0.083  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.796      ; 1.145      ;
; 0.084  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.796      ; 1.146      ;
; 0.126  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.829      ; 1.221      ;
; 0.155  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.829      ; 1.250      ;
; 0.169  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.829      ; 1.264      ;
; 0.177  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.829      ; 1.272      ;
; 0.208  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.805      ; 1.279      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.431  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.829      ; 1.526      ;
; 0.442  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.805      ; 1.513      ;
; 0.448  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.829      ; 1.543      ;
; 0.525  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.792      ;
; 0.551  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.817      ;
; 0.570  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.836      ;
; 0.699  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.805      ; 1.770      ;
; 0.782  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.048      ;
; 0.807  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.073      ;
; 0.819  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.085      ;
; 0.829  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.095      ;
; 0.831  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.097      ;
; 0.853  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.119      ;
; 0.853  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.119      ;
; 0.857  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.090      ;
; 0.903  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.136      ;
; 0.941  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.210      ;
; 1.001  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.274      ;
; 1.028  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.261      ;
; 1.066  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.335      ;
; 1.071  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.337      ;
; 1.076  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.340      ;
; 1.083  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.347      ;
; 1.138  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.371      ;
; 1.139  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.372      ;
; 1.141  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.374      ;
; 1.146  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.379      ;
; 1.152  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.416      ;
; 1.153  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.417      ;
; 1.156  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.425      ;
; 1.164  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.437      ;
; 1.171  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.026     ; 1.411      ;
; 1.173  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.446      ;
; 1.195  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.459      ;
; 1.198  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.462      ;
; 1.202  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.026     ; 1.442      ;
; 1.214  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.480      ;
; 1.219  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.452      ;
; 1.234  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.529      ;
; 1.235  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.530      ;
; 1.235  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.530      ;
; 1.236  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 1.493      ;
; 1.237  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.510      ;
; 1.238  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 1.533      ;
; 1.253  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.519      ;
; 1.304  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.568      ;
; 1.304  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 1.535      ;
; 1.312  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.545      ;
; 1.314  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.026     ; 1.554      ;
; 1.329  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.026     ; 1.569      ;
; 1.343  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.616      ;
; 1.351  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.615      ;
; 1.369  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.633      ;
; 1.390  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.659      ;
; 1.394  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.627      ;
; 1.394  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.033     ; 1.627      ;
; 1.395  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.661      ;
; 1.400  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 1.657      ;
; 1.401  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.665      ;
; 1.406  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.669      ;
; 1.411  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.675      ;
; 1.418  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.687      ;
; 1.427  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.026     ; 1.667      ;
; 1.431  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.026     ; 1.671      ;
; 1.439  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.032     ; 1.673      ;
; 1.439  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.032     ; 1.673      ;
; 1.450  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 1.747      ;
; 1.451  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.717      ;
; 1.460  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.724      ;
; 1.474  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.042     ; 1.698      ;
; 1.486  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.752      ;
; 1.504  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 1.735      ;
; 1.519  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.783      ;
; 1.521  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.790      ;
; 1.532  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.796      ;
; 1.535  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 1.792      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                                                 ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.391 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                      ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                              ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; vga_controller:vga|mVGA_V_SYNC                                                                                                                  ; vga_controller:vga|mVGA_V_SYNC                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; rCCD_DATA[9]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.520 ; RAWToRGB:image_conversion|wData2_d2[1]                                                                                                          ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; RAWToRGB:image_conversion|rBlue[9]                                                                                                              ; vga_controller:vga|outVGA_B[9]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; vga_controller:vga|H_Cont[12]                                                                                                                   ; vga_controller:vga|H_Cont[12]                                                                                                                                           ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; RAWToRGB:image_conversion|rBlue[8]                                                                                                              ; vga_controller:vga|outVGA_B[8]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.527 ; vga_controller:vga|V_Cont[12]                                                                                                                   ; vga_controller:vga|V_Cont[12]                                                                                                                                           ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; CCD_Capture:camera_capture|Frame_Cont[31]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[31]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; vga_controller:vga|mVGA_H_SYNC                                                                                                                  ; vga_controller:vga|outVGA_H_SYNC                                                                                                                                        ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; vga_controller:vga|mVGA_H_SYNC                                                                                                                  ; vga_controller:vga|outVGA_BLANK                                                                                                                                         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; vga_controller:vga|mVGA_V_SYNC                                                                                                                  ; vga_controller:vga|outVGA_V_SYNC                                                                                                                                        ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.540 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; RAWToRGB:image_conversion|rBlue[7]                                                                                                              ; vga_controller:vga|outVGA_B[7]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.541 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                              ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.560 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.563 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[1]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.563 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[2]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.568 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.834      ;
; 0.570 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[3]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.836      ;
; 0.571 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.837      ;
; 0.571 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.837      ;
; 0.646 ; rCCD_DATA[4]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.648 ; rCCD_DATA[0]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.649 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.907      ;
; 0.651 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.909      ;
; 0.653 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.911      ;
; 0.658 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.916      ;
; 0.658 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.916      ;
; 0.659 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.917      ;
; 0.660 ; RAWToRGB:image_conversion|wData2_d2[9]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]                                                                                                                                    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.920      ;
; 0.662 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 0.920      ;
; 0.761 ; rCCD_DATA[3]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[3]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.027      ;
; 0.770 ; rCCD_DATA[1]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[1]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.036      ;
; 0.770 ; rCCD_DATA[2]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[2]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.036      ;
; 0.774 ; RAWToRGB:image_conversion|rBlue[5]                                                                                                              ; vga_controller:vga|outVGA_B[5]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.780 ; RAWToRGB:image_conversion|rBlue[2]                                                                                                              ; vga_controller:vga|outVGA_B[2]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.785 ; vga_controller:vga|mVGA_V_SYNC                                                                                                                  ; vga_controller:vga|outVGA_BLANK                                                                                                                                         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.790 ; RAWToRGB:image_conversion|rRed[8]                                                                                                               ; vga_controller:vga|outVGA_R[8]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.792 ; rCCD_DATA[10]                                                                                                                                   ; CCD_Capture:camera_capture|mCCD_DATA[10]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.058      ;
; 0.793 ; rCCD_DATA[6]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; CCD_Capture:camera_capture|Frame_Cont[16]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[16]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; CCD_Capture:camera_capture|Frame_Cont[9]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[9]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; CCD_Capture:camera_capture|Frame_Cont[11]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[11]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; vga_controller:vga|V_Cont[11]                                                                                                                   ; vga_controller:vga|V_Cont[11]                                                                                                                                           ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.803 ; RAWToRGB:image_conversion|rRed[5]                                                                                                               ; vga_controller:vga|outVGA_R[5]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.803 ; rCCD_DATA[7]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; vga_controller:vga|H_Cont[0]                                                                                                                    ; vga_controller:vga|H_Cont[0]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; CCD_Capture:camera_capture|Frame_Cont[17]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[17]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; rCCD_DATA[5]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[2]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[2]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[4]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[4]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[7]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[7]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[13]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[13]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[14]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[14]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[15]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[15]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[18]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[18]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[20]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[20]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[23]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[23]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[25]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[25]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[27]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[27]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[29]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[29]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[30]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[30]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; vga_controller:vga|H_Cont[8]                                                                                                                    ; vga_controller:vga|H_Cont[8]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; vga_controller:vga|V_Cont[7]                                                                                                                    ; vga_controller:vga|V_Cont[7]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; vga_controller:vga|V_Cont[9]                                                                                                                    ; vga_controller:vga|V_Cont[9]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; vga_controller:vga|H_Cont[10]                                                                                                                   ; vga_controller:vga|H_Cont[10]                                                                                                                                           ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; RAWToRGB:image_conversion|wData1_d2[7]                                                                                                          ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; vga_controller:vga|H_Cont[1]                                                                                                                    ; vga_controller:vga|H_Cont[1]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]                                   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]                                   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                              ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.821 ; vga_controller:vga|H_Cont[6]                                                                                                                    ; vga_controller:vga|H_Cont[6]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]                                   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; vga_controller:vga|H_Cont[3]                                                                                                                    ; vga_controller:vga|H_Cont[3]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; vga_controller:vga|V_Cont[0]                                                                                                                    ; vga_controller:vga|V_Cont[0]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.088      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -2.653 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.489      ;
; -2.653 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.489      ;
; -2.653 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.489      ;
; -2.653 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.489      ;
; -2.653 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.489      ;
; -2.653 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.489      ;
; -2.653 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.489      ;
; -2.632 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.433      ;
; -2.623 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.771      ; 4.430      ;
; -2.623 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.459      ;
; -2.623 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.459      ;
; -2.623 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.771      ; 4.430      ;
; -2.607 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.411      ;
; -2.607 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.411      ;
; -2.607 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.411      ;
; -2.607 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.411      ;
; -2.607 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.411      ;
; -2.607 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.411      ;
; -2.604 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.795      ; 4.435      ;
; -2.560 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.393      ;
; -2.560 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.393      ;
; -2.560 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.393      ;
; -2.560 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.393      ;
; -2.423 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.259      ;
; -2.423 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.259      ;
; -2.423 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.259      ;
; -2.423 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.259      ;
; -2.423 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.259      ;
; -2.423 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.259      ;
; -2.423 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.259      ;
; -2.402 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.203      ;
; -2.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.771      ; 4.200      ;
; -2.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.229      ;
; -2.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.229      ;
; -2.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.771      ; 4.200      ;
; -2.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.181      ;
; -2.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.181      ;
; -2.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.181      ;
; -2.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.181      ;
; -2.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.181      ;
; -2.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.181      ;
; -2.374 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.795      ; 4.205      ;
; -2.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.202      ;
; -2.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.202      ;
; -2.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.202      ;
; -2.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.202      ;
; -2.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.202      ;
; -2.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.202      ;
; -2.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.202      ;
; -2.345 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.146      ;
; -2.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.771      ; 4.143      ;
; -2.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.172      ;
; -2.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.172      ;
; -2.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.771      ; 4.143      ;
; -2.330 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.163      ;
; -2.330 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.163      ;
; -2.330 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.163      ;
; -2.330 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.163      ;
; -2.320 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.124      ;
; -2.320 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.124      ;
; -2.320 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.124      ;
; -2.320 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.124      ;
; -2.320 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.124      ;
; -2.320 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.124      ;
; -2.317 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.795      ; 4.148      ;
; -2.314 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.150      ;
; -2.314 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.150      ;
; -2.314 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.150      ;
; -2.314 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.150      ;
; -2.314 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.150      ;
; -2.314 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.150      ;
; -2.314 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.150      ;
; -2.293 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.765      ; 4.094      ;
; -2.284 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.771      ; 4.091      ;
; -2.284 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.120      ;
; -2.284 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.800      ; 4.120      ;
; -2.284 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.771      ; 4.091      ;
; -2.273 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.106      ;
; -2.273 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.106      ;
; -2.273 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.106      ;
; -2.273 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.106      ;
; -2.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.072      ;
; -2.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.072      ;
; -2.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.072      ;
; -2.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.072      ;
; -2.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.072      ;
; -2.268 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.768      ; 4.072      ;
; -2.265 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.795      ; 4.096      ;
; -2.221 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.054      ;
; -2.221 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.054      ;
; -2.221 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.054      ;
; -2.221 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.054      ;
; -2.215 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.048      ;
; -2.215 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.048      ;
; -2.215 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.048      ;
; -2.215 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.048      ;
; -2.215 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.048      ;
; -2.215 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.048      ;
; -2.215 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.797      ; 4.048      ;
; -2.194 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.762      ; 3.992      ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                         ;
+-------+---------------------------------+--------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.702     ; 4.671      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.702     ; 4.671      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.695     ; 4.678      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.688     ; 4.685      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.720     ; 4.653      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.716     ; 4.657      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_FrameValid ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.702     ; 4.671      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_LineValid  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.702     ; 4.671      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[11]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[12]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[13]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[14]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[15]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.701     ; 4.672      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.679     ; 4.694      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[11]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[12]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[13]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[14]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[15]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.707     ; 4.666      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.679     ; 4.694      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.679     ; 4.694      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.679     ; 4.694      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.679     ; 4.694      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.679     ; 4.694      ;
; 2.663 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.657     ; 4.716      ;
+-------+---------------------------------+--------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'iCLK_50'                                                                                                                                           ;
+--------+----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 4.736      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 4.736      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.709      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.709      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.022      ; 4.731      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.025      ; 4.734      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[14]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[15]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.016     ; 4.693      ;
; 15.327 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[2]     ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 4.736      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.443 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.559      ;
; 15.601 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 4.435      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.673 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.329      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.730 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.272      ;
; 15.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.220      ;
; 15.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.220      ;
; 15.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.220      ;
; 15.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.220      ;
; 15.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.220      ;
; 15.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.220      ;
; 15.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.220      ;
; 15.782 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.034     ; 4.220      ;
+--------+----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                          ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 2.186 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.794      ; 3.246      ;
; 2.186 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.794      ; 3.246      ;
; 2.186 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.794      ; 3.246      ;
; 2.186 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.794      ; 3.246      ;
; 2.230 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.792      ; 3.288      ;
; 2.233 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.264      ;
; 2.233 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.264      ;
; 2.233 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.264      ;
; 2.233 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.264      ;
; 2.233 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.264      ;
; 2.233 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.264      ;
; 2.234 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.819      ; 3.319      ;
; 2.234 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.819      ; 3.319      ;
; 2.234 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.819      ; 3.319      ;
; 2.234 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.819      ; 3.319      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.283      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.312      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.312      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.283      ;
; 2.258 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.762      ; 3.286      ;
; 2.278 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.817      ; 3.361      ;
; 2.279 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.342      ;
; 2.279 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.342      ;
; 2.279 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.342      ;
; 2.279 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.342      ;
; 2.279 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.342      ;
; 2.279 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.342      ;
; 2.279 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.342      ;
; 2.281 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.337      ;
; 2.281 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.337      ;
; 2.281 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.337      ;
; 2.281 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.337      ;
; 2.281 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.337      ;
; 2.281 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.337      ;
; 2.297 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.793      ; 3.356      ;
; 2.297 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.385      ;
; 2.297 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.385      ;
; 2.297 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.793      ; 3.356      ;
; 2.306 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.787      ; 3.359      ;
; 2.327 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.415      ;
; 2.327 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.415      ;
; 2.327 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.415      ;
; 2.327 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.415      ;
; 2.327 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.415      ;
; 2.327 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.415      ;
; 2.327 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.415      ;
; 2.367 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.819      ; 3.452      ;
; 2.367 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.819      ; 3.452      ;
; 2.367 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.819      ; 3.452      ;
; 2.367 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.819      ; 3.452      ;
; 2.379 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.794      ; 3.439      ;
; 2.379 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.794      ; 3.439      ;
; 2.379 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.794      ; 3.439      ;
; 2.379 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.794      ; 3.439      ;
; 2.384 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.447      ;
; 2.384 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.447      ;
; 2.384 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.447      ;
; 2.384 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.447      ;
; 2.411 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.817      ; 3.494      ;
; 2.414 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.470      ;
; 2.414 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.470      ;
; 2.414 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.470      ;
; 2.414 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.470      ;
; 2.414 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.470      ;
; 2.414 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.790      ; 3.470      ;
; 2.423 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.792      ; 3.481      ;
; 2.426 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.457      ;
; 2.426 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.457      ;
; 2.426 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.457      ;
; 2.426 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.457      ;
; 2.426 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.457      ;
; 2.426 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.457      ;
; 2.428 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.795      ; 3.489      ;
; 2.430 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.793      ; 3.489      ;
; 2.430 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.518      ;
; 2.430 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.518      ;
; 2.430 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.793      ; 3.489      ;
; 2.431 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.465      ;
; 2.431 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.465      ;
; 2.431 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.465      ;
; 2.431 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.465      ;
; 2.431 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.465      ;
; 2.431 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.465      ;
; 2.439 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.787      ; 3.492      ;
; 2.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.476      ;
; 2.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.505      ;
; 2.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.797      ; 3.505      ;
; 2.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.768      ; 3.476      ;
; 2.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.771      ; 3.484      ;
; 2.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.800      ; 3.513      ;
; 2.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.800      ; 3.513      ;
; 2.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.771      ; 3.484      ;
; 2.451 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.762      ; 3.479      ;
; 2.456 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.765      ; 3.487      ;
; 2.460 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.548      ;
; 2.460 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.548      ;
; 2.460 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.548      ;
; 2.460 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.548      ;
; 2.460 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.548      ;
; 2.460 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.822      ; 3.548      ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'iCLK_50'                                                                                                                                               ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.288      ;
; 3.073 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.022      ; 3.361      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.183 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.412      ;
; 3.206 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.022      ; 3.494      ;
; 3.218 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.481      ;
; 3.223 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 3.489      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.231 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.485      ;
; 3.321 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.022      ; 3.609      ;
; 3.342 ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.605      ;
; 3.356 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 3.622      ;
; 3.357 ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.620      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.364 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.618      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.376 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.037     ; 3.605      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.381 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.034     ; 3.613      ;
; 3.435 ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.698      ;
; 3.460 ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.723      ;
; 3.470 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 3.736      ;
; 3.472 ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 3.738      ;
; 3.479 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.733      ;
; 3.479 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.733      ;
; 3.479 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.733      ;
; 3.479 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.733      ;
; 3.479 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.733      ;
; 3.479 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.733      ;
; 3.479 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.733      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                         ;
+-------+---------------------------------+-------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.765 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.687     ; 2.344      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[4]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 4.808 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[7]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.684     ; 2.390      ;
; 5.003 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.681     ; 2.588      ;
; 5.003 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[3]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.681     ; 2.588      ;
; 5.003 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[4]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.681     ; 2.588      ;
; 5.003 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[1]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.681     ; 2.588      ;
; 5.003 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[3]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.681     ; 2.588      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[7]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[8]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.692     ; 2.587      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.018 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.690     ; 2.594      ;
; 5.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[2]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.694     ; 2.611      ;
; 5.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[5]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.694     ; 2.611      ;
; 5.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[6]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.694     ; 2.611      ;
; 5.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[2]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.694     ; 2.611      ;
; 5.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[5]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.694     ; 2.611      ;
; 5.039 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[6]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.694     ; 2.611      ;
; 5.066 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[7]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.703     ; 2.629      ;
; 5.066 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[8]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.703     ; 2.629      ;
; 5.066 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[9]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.703     ; 2.629      ;
; 5.066 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[9]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.703     ; 2.629      ;
; 5.258 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.705     ; 2.819      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.281 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.683     ; 2.864      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[8]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[6]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.295 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[9]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.696     ; 2.865      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[4]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[2]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[3]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.330 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[5]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.682     ; 2.914      ;
; 5.562 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.704     ; 3.124      ;
; 5.562 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.704     ; 3.124      ;
; 5.562 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.704     ; 3.124      ;
; 5.562 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[10]      ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.704     ; 3.124      ;
; 7.107 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.702     ; 4.671      ;
; 7.107 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.702     ; 4.671      ;
; 7.107 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 4.678      ;
; 7.107 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 4.678      ;
; 7.107 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 4.678      ;
; 7.107 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 4.678      ;
; 7.107 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.695     ; 4.678      ;
+-------+---------------------------------+-------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0   ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0   ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1   ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1   ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0   ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0   ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10 ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                          ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.311 ; 4.311 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.311 ; 4.311 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 6.295 ; 6.295 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 6.295 ; 6.295 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 7.899 ; 7.899 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 7.899 ; 7.899 ; Rise       ; iCLK_50                                 ;
; GPIO_1[*]   ; iCLK_50                                 ; 7.088 ; 7.088 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; 6.651 ; 6.651 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; 6.484 ; 6.484 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; 6.383 ; 6.383 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; 6.928 ; 6.928 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; 6.511 ; 6.511 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; 6.602 ; 6.602 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; 6.423 ; 6.423 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; 6.509 ; 6.509 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; 6.264 ; 6.264 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; 6.295 ; 6.295 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; 6.616 ; 6.616 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; 6.778 ; 6.778 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; 7.088 ; 7.088 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.519 ; -3.519 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.519 ; -3.519 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -4.318 ; -4.318 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -4.318 ; -4.318 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -5.292 ; -5.292 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -5.292 ; -5.292 ; Rise       ; iCLK_50                                 ;
; GPIO_1[*]   ; iCLK_50                                 ; -6.034 ; -6.034 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; -6.421 ; -6.421 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; -6.254 ; -6.254 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; -6.153 ; -6.153 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; -6.698 ; -6.698 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; -6.281 ; -6.281 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; -6.372 ; -6.372 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; -6.193 ; -6.193 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; -6.279 ; -6.279 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; -6.034 ; -6.034 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; -6.065 ; -6.065 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; -6.386 ; -6.386 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; -6.548 ; -6.548 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; -6.858 ; -6.858 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.814 ; 10.814 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.063 ; 10.063 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.814 ; 10.814 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.256  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.256  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 11.021 ; 11.021 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 11.021 ; 11.021 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 11.027 ; 11.027 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 11.027 ; 11.027 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 10.829 ; 10.829 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 8.353  ; 8.353  ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 2.796  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX0_D[*]     ; iCLK_50                                 ; 8.670  ; 8.670  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[0]    ; iCLK_50                                 ; 8.511  ; 8.511  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[1]    ; iCLK_50                                 ; 7.875  ; 7.875  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[2]    ; iCLK_50                                 ; 8.580  ; 8.580  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[3]    ; iCLK_50                                 ; 8.087  ; 8.087  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[4]    ; iCLK_50                                 ; 8.322  ; 8.322  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[5]    ; iCLK_50                                 ; 8.325  ; 8.325  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[6]    ; iCLK_50                                 ; 8.670  ; 8.670  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX1_D[*]     ; iCLK_50                                 ; 10.750 ; 10.750 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[0]    ; iCLK_50                                 ; 10.735 ; 10.735 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[1]    ; iCLK_50                                 ; 10.013 ; 10.013 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[2]    ; iCLK_50                                 ; 10.271 ; 10.271 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[3]    ; iCLK_50                                 ; 10.271 ; 10.271 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[4]    ; iCLK_50                                 ; 10.430 ; 10.430 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[5]    ; iCLK_50                                 ; 10.750 ; 10.750 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[6]    ; iCLK_50                                 ; 10.706 ; 10.706 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX2_D[*]     ; iCLK_50                                 ; 11.246 ; 11.246 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[0]    ; iCLK_50                                 ; 7.136  ; 7.136  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[1]    ; iCLK_50                                 ; 7.589  ; 7.589  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[2]    ; iCLK_50                                 ; 7.349  ; 7.349  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[3]    ; iCLK_50                                 ; 7.172  ; 7.172  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[4]    ; iCLK_50                                 ; 11.246 ; 11.246 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[5]    ; iCLK_50                                 ; 10.913 ; 10.913 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[6]    ; iCLK_50                                 ; 10.008 ; 10.008 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX3_D[*]     ; iCLK_50                                 ; 5.267  ; 5.267  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[0]    ; iCLK_50                                 ; 4.936  ; 4.936  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[1]    ; iCLK_50                                 ; 4.947  ; 4.947  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[2]    ; iCLK_50                                 ; 4.927  ; 4.927  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[3]    ; iCLK_50                                 ; 4.924  ; 4.924  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[4]    ; iCLK_50                                 ; 5.267  ; 5.267  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[5]    ; iCLK_50                                 ; 4.932  ; 4.932  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[6]    ; iCLK_50                                 ; 4.941  ; 4.941  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX4_D[*]     ; iCLK_50                                 ; 4.936  ; 4.936  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[0]    ; iCLK_50                                 ; 4.931  ; 4.931  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[1]    ; iCLK_50                                 ; 4.936  ; 4.936  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[2]    ; iCLK_50                                 ; 4.912  ; 4.912  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[3]    ; iCLK_50                                 ; 4.637  ; 4.637  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[4]    ; iCLK_50                                 ; 4.637  ; 4.637  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[5]    ; iCLK_50                                 ; 4.935  ; 4.935  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[6]    ; iCLK_50                                 ; 4.927  ; 4.927  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX5_D[*]     ; iCLK_50                                 ; 5.580  ; 5.580  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[0]    ; iCLK_50                                 ; 5.113  ; 5.113  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[1]    ; iCLK_50                                 ; 4.990  ; 4.990  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[2]    ; iCLK_50                                 ; 4.977  ; 4.977  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[3]    ; iCLK_50                                 ; 5.261  ; 5.261  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[4]    ; iCLK_50                                 ; 5.150  ; 5.150  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[5]    ; iCLK_50                                 ; 5.275  ; 5.275  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[6]    ; iCLK_50                                 ; 5.580  ; 5.580  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX6_D[*]     ; iCLK_50                                 ; 6.176  ; 6.176  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[0]    ; iCLK_50                                 ; 5.941  ; 5.941  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[1]    ; iCLK_50                                 ; 5.615  ; 5.615  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[2]    ; iCLK_50                                 ; 6.176  ; 6.176  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[3]    ; iCLK_50                                 ; 6.164  ; 6.164  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[4]    ; iCLK_50                                 ; 5.968  ; 5.968  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[5]    ; iCLK_50                                 ; 5.956  ; 5.956  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[6]    ; iCLK_50                                 ; 5.949  ; 5.949  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX7_D[*]     ; iCLK_50                                 ; 5.640  ; 5.640  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[0]    ; iCLK_50                                 ; 5.268  ; 5.268  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[1]    ; iCLK_50                                 ; 5.016  ; 5.016  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[2]    ; iCLK_50                                 ; 5.006  ; 5.006  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[3]    ; iCLK_50                                 ; 5.332  ; 5.332  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[4]    ; iCLK_50                                 ; 5.307  ; 5.307  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[5]    ; iCLK_50                                 ; 5.640  ; 5.640  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[6]    ; iCLK_50                                 ; 5.340  ; 5.340  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 8.676  ; 8.676  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[4]      ; iCLK_50                                 ; 8.676  ; 8.676  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 5.399  ; 5.399  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 8.377  ; 8.377  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 5.240  ; 5.240  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 4.974  ; 4.974  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 5.216  ; 5.216  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 4.806  ; 4.806  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 4.542  ; 4.542  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 4.490  ; 4.490  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 4.799  ; 4.799  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 4.525  ; 4.525  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 4.778  ; 4.778  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 5.240  ; 5.240  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 5.240  ; 5.240  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 5.457  ; 5.457  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 6.363  ; 6.363  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 5.873  ; 5.873  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 6.343  ; 6.343  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 6.363  ; 6.363  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 6.135  ; 6.135  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 5.967  ; 5.967  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 6.001  ; 6.001  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 5.655  ; 5.655  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 5.684  ; 5.684  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 5.521  ; 5.521  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 5.502  ; 5.502  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 5.850  ; 5.850  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 6.137  ; 6.137  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 5.658  ; 5.658  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 6.137  ; 6.137  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 6.093  ; 6.093  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 5.712  ; 5.712  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 5.417  ; 5.417  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 5.448  ; 5.448  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 5.464  ; 5.464  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 5.171  ; 5.171  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 5.681  ; 5.681  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 5.459  ; 5.459  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 5.838  ; 5.838  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;        ; 2.796  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                     ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.063 ; 7.256  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.063 ; 10.063 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.157 ; 7.256  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.256  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.256  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 11.021 ; 11.021 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 11.021 ; 11.021 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 8.353  ; 8.353  ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 11.027 ; 11.027 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 10.829 ; 10.829 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 8.353  ; 8.353  ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 2.796  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX0_D[*]     ; iCLK_50                                 ; 7.680  ; 7.680  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[0]    ; iCLK_50                                 ; 8.338  ; 8.338  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[1]    ; iCLK_50                                 ; 7.680  ; 7.680  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[2]    ; iCLK_50                                 ; 8.386  ; 8.386  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[3]    ; iCLK_50                                 ; 7.890  ; 7.890  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[4]    ; iCLK_50                                 ; 8.154  ; 8.154  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[5]    ; iCLK_50                                 ; 8.136  ; 8.136  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[6]    ; iCLK_50                                 ; 8.483  ; 8.483  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX1_D[*]     ; iCLK_50                                 ; 7.627  ; 7.627  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[0]    ; iCLK_50                                 ; 8.342  ; 8.342  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[1]    ; iCLK_50                                 ; 7.627  ; 7.627  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[2]    ; iCLK_50                                 ; 7.884  ; 7.884  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[3]    ; iCLK_50                                 ; 7.879  ; 7.879  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[4]    ; iCLK_50                                 ; 8.048  ; 8.048  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[5]    ; iCLK_50                                 ; 8.357  ; 8.357  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[6]    ; iCLK_50                                 ; 8.313  ; 8.313  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX2_D[*]     ; iCLK_50                                 ; 6.111  ; 6.111  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[0]    ; iCLK_50                                 ; 6.111  ; 6.111  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[1]    ; iCLK_50                                 ; 6.550  ; 6.550  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[2]    ; iCLK_50                                 ; 6.355  ; 6.355  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[3]    ; iCLK_50                                 ; 6.149  ; 6.149  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[4]    ; iCLK_50                                 ; 10.224 ; 10.224 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[5]    ; iCLK_50                                 ; 9.886  ; 9.886  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[6]    ; iCLK_50                                 ; 8.973  ; 8.973  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX3_D[*]     ; iCLK_50                                 ; 4.445  ; 4.445  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[0]    ; iCLK_50                                 ; 4.455  ; 4.455  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[1]    ; iCLK_50                                 ; 4.472  ; 4.472  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[2]    ; iCLK_50                                 ; 4.475  ; 4.475  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[3]    ; iCLK_50                                 ; 4.445  ; 4.445  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[4]    ; iCLK_50                                 ; 4.785  ; 4.785  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[5]    ; iCLK_50                                 ; 4.452  ; 4.452  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[6]    ; iCLK_50                                 ; 4.460  ; 4.460  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX4_D[*]     ; iCLK_50                                 ; 4.214  ; 4.214  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[0]    ; iCLK_50                                 ; 4.506  ; 4.506  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[1]    ; iCLK_50                                 ; 4.513  ; 4.513  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[2]    ; iCLK_50                                 ; 4.488  ; 4.488  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[3]    ; iCLK_50                                 ; 4.214  ; 4.214  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[4]    ; iCLK_50                                 ; 4.219  ; 4.219  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[5]    ; iCLK_50                                 ; 4.508  ; 4.508  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[6]    ; iCLK_50                                 ; 4.501  ; 4.501  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX5_D[*]     ; iCLK_50                                 ; 4.486  ; 4.486  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[0]    ; iCLK_50                                 ; 4.654  ; 4.654  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[1]    ; iCLK_50                                 ; 4.500  ; 4.500  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[2]    ; iCLK_50                                 ; 4.486  ; 4.486  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[3]    ; iCLK_50                                 ; 4.768  ; 4.768  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[4]    ; iCLK_50                                 ; 4.654  ; 4.654  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[5]    ; iCLK_50                                 ; 4.784  ; 4.784  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[6]    ; iCLK_50                                 ; 5.089  ; 5.089  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX6_D[*]     ; iCLK_50                                 ; 5.167  ; 5.167  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[0]    ; iCLK_50                                 ; 5.500  ; 5.500  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[1]    ; iCLK_50                                 ; 5.167  ; 5.167  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[2]    ; iCLK_50                                 ; 5.735  ; 5.735  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[3]    ; iCLK_50                                 ; 5.726  ; 5.726  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[4]    ; iCLK_50                                 ; 5.526  ; 5.526  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[5]    ; iCLK_50                                 ; 5.515  ; 5.515  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[6]    ; iCLK_50                                 ; 5.506  ; 5.506  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX7_D[*]     ; iCLK_50                                 ; 4.501  ; 4.501  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[0]    ; iCLK_50                                 ; 4.793  ; 4.793  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[1]    ; iCLK_50                                 ; 4.510  ; 4.510  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[2]    ; iCLK_50                                 ; 4.501  ; 4.501  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[3]    ; iCLK_50                                 ; 4.827  ; 4.827  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[4]    ; iCLK_50                                 ; 4.802  ; 4.802  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[5]    ; iCLK_50                                 ; 5.135  ; 5.135  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[6]    ; iCLK_50                                 ; 4.833  ; 4.833  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 5.399  ; 5.399  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[4]      ; iCLK_50                                 ; 8.676  ; 8.676  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 5.399  ; 5.399  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 8.377  ; 8.377  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 4.490  ; 4.490  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 4.974  ; 4.974  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 5.216  ; 5.216  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 4.806  ; 4.806  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 4.542  ; 4.542  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 4.490  ; 4.490  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 4.799  ; 4.799  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 4.525  ; 4.525  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 4.778  ; 4.778  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 5.240  ; 5.240  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 5.240  ; 5.240  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 5.457  ; 5.457  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 5.502  ; 5.502  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 5.873  ; 5.873  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 6.343  ; 6.343  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 6.363  ; 6.363  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 6.135  ; 6.135  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 5.967  ; 5.967  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 6.001  ; 6.001  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 5.655  ; 5.655  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 5.684  ; 5.684  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 5.521  ; 5.521  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 5.502  ; 5.502  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 5.850  ; 5.850  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 5.171  ; 5.171  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 5.658  ; 5.658  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 6.137  ; 6.137  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 6.093  ; 6.093  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 5.712  ; 5.712  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 5.417  ; 5.417  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 5.448  ; 5.448  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 5.464  ; 5.464  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 5.171  ; 5.171  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 5.681  ; 5.681  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 5.459  ; 5.459  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 5.838  ; 5.838  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;        ; 2.796  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 5.755  ;    ;    ; 5.755  ;
; iKEY[0]       ; oLEDG[3]    ; 8.610  ;    ;    ; 8.610  ;
; iSW[0]        ; oLEDR[0]    ; 10.454 ;    ;    ; 10.454 ;
; iSW[1]        ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]        ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]        ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]        ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]        ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]        ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]        ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]        ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]        ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]       ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]       ; oLEDR[11]   ; 9.615  ;    ;    ; 9.615  ;
; iSW[12]       ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]       ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]       ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]       ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]       ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]       ; oLEDR[17]   ; 9.902  ;    ;    ; 9.902  ;
+---------------+-------------+--------+----+----+--------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 5.755  ;    ;    ; 5.755  ;
; iKEY[0]       ; oLEDG[3]    ; 8.610  ;    ;    ; 8.610  ;
; iSW[0]        ; oLEDR[0]    ; 10.454 ;    ;    ; 10.454 ;
; iSW[1]        ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]        ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]        ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]        ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]        ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]        ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]        ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]        ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]        ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]       ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]       ; oLEDR[11]   ; 9.615  ;    ;    ; 9.615  ;
; iSW[12]       ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]       ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]       ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]       ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]       ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]       ; oLEDR[17]   ; 9.902  ;    ;    ; 9.902  ;
+---------------+-------------+--------+----+----+--------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.972 ; -47.280       ;
; iCLK_50                                 ; 2.066  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 6.912  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; iCLK_50                                 ; -1.686 ; -1.686        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.036 ; -0.036        ;
; phase_loop|altpll_component|pll|clk[0]  ; 0.215  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.763 ; -17.037       ;
; phase_loop|altpll_component|pll|clk[0]  ; 5.698  ; 0.000         ;
; iCLK_50                                 ; 17.368 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.072 ; 0.000         ;
; iCLK_50                                 ; 1.461 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 2.762 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.500 ; -71.000       ;
; phase_loop|altpll_component|pll|clk[0]  ; 2.873  ; 0.000         ;
; iCLK_50                                 ; 9.000  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.972 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.336      ;
; -0.972 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.336      ;
; -0.972 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.336      ;
; -0.972 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.336      ;
; -0.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.312      ;
; -0.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.312      ;
; -0.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.312      ;
; -0.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.312      ;
; -0.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.312      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.859      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.859      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.859      ;
; -0.871 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.859      ;
; -0.865 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.229      ;
; -0.865 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.229      ;
; -0.865 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.229      ;
; -0.865 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.229      ;
; -0.862 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.894      ;
; -0.862 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.894      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.227      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.227      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.227      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.227      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.227      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.227      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.227      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.888      ;
; -0.845 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.219      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.367      ; 2.237      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.367      ; 2.237      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.367      ; 2.237      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.367      ; 2.237      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.367      ; 2.237      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.367      ; 2.237      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.367      ; 2.237      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.835      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.835      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.835      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.835      ;
; -0.838 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.835      ;
; -0.832 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.205      ;
; -0.832 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.205      ;
; -0.832 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.205      ;
; -0.832 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.205      ;
; -0.832 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.205      ;
; -0.830 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.194      ;
; -0.830 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.194      ;
; -0.830 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.194      ;
; -0.830 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.194      ;
; -0.826 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.190      ;
; -0.826 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.190      ;
; -0.826 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.190      ;
; -0.826 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.332      ; 2.190      ;
; -0.826 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.814      ;
; -0.826 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.814      ;
; -0.826 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.814      ;
; -0.826 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.814      ;
; -0.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.170      ;
; -0.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.170      ;
; -0.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.170      ;
; -0.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.170      ;
; -0.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.170      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.166      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.166      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.166      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.166      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.341      ; 2.166      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.790      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.790      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.790      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.790      ;
; -0.793 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.035     ; 1.790      ;
; -0.791 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.779      ;
; -0.791 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.779      ;
; -0.791 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.779      ;
; -0.791 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.779      ;
; -0.787 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.775      ;
; -0.787 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.775      ;
; -0.787 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.775      ;
; -0.787 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; -0.044     ; 1.775      ;
; -0.786 ; I2C_CCD_Config:i2c_Config|combo_cnt[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.329      ; 2.147      ;
; -0.786 ; I2C_CCD_Config:i2c_Config|combo_cnt[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.329      ; 2.147      ;
; -0.786 ; I2C_CCD_Config:i2c_Config|combo_cnt[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.329      ; 2.147      ;
; -0.786 ; I2C_CCD_Config:i2c_Config|combo_cnt[15]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.329      ; 2.147      ;
; -0.782 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.814      ;
; -0.782 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.814      ;
; -0.782 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.814      ;
; -0.782 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.814      ;
; -0.782 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.814      ;
; -0.782 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.814      ;
; -0.774 ; I2C_CCD_Config:i2c_Config|combo_cnt[13]                   ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.329      ; 2.135      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                                                                                       ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 2.066  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.500        ; 1.760      ; 0.367      ;
; 2.566  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 1.000        ; 1.760      ; 0.367      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.479 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.514      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[3]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[2]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[9]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[8]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[11]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[10]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[6]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[4]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[5]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[7]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[12]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[13]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[14]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[15]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.554 ; ResetDelay:reset_delayer|Cont[26]       ; ResetDelay:reset_delayer|Cont[1]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.475      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[3]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[2]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[9]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[8]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[11]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[10]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[6]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[4]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[5]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[7]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[12]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[13]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[14]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[15]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.569 ; ResetDelay:reset_delayer|Cont[25]       ; ResetDelay:reset_delayer|Cont[1]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.460      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.586 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.407      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.372      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.625 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.039     ; 2.368      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[3]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[2]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[9]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[8]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[11]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[10]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[6]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[4]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[5]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[7]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[12]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[13]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[14]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[15]             ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.631 ; ResetDelay:reset_delayer|Cont[27]       ; ResetDelay:reset_delayer|Cont[1]              ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.003     ; 2.398      ;
; 17.665 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.042     ; 2.325      ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                        ; To Node                                   ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 6.912 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[31] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 3.133      ;
; 6.947 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[30] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 3.098      ;
; 6.964 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 3.075      ;
; 6.970 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 3.068      ;
; 6.982 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[29] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 3.063      ;
; 6.991 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 3.061      ;
; 7.017 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[28] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 3.028      ;
; 7.036 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 3.018      ;
; 7.052 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[27] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 2.993      ;
; 7.053 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.977      ;
; 7.072 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18] ; RAWToRGB:image_conversion|rGreen[8]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.031     ; 2.929      ;
; 7.087 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[26] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 2.958      ;
; 7.090 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.949      ;
; 7.096 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.942      ;
; 7.099 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 2.949      ;
; 7.112 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.927      ;
; 7.117 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.922      ;
; 7.117 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.935      ;
; 7.118 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.920      ;
; 7.122 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[25] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 2.923      ;
; 7.122 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18] ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.025     ; 2.885      ;
; 7.123 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.915      ;
; 7.138 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.901      ;
; 7.139 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[5]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.913      ;
; 7.139 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.913      ;
; 7.143 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[2]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.909      ;
; 7.144 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.908      ;
; 7.144 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.894      ;
; 7.153 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.886      ;
; 7.153 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.886      ;
; 7.157 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[24] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 2.888      ;
; 7.159 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.879      ;
; 7.159 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.879      ;
; 7.162 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.892      ;
; 7.165 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[5]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.874      ;
; 7.165 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.887      ;
; 7.170 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 2.873      ;
; 7.173 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[9]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.865      ;
; 7.175 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[4]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 2.873      ;
; 7.176 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 2.866      ;
; 7.179 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.851      ;
; 7.179 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 2.864      ;
; 7.180 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.872      ;
; 7.180 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.872      ;
; 7.184 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.870      ;
; 7.185 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 2.857      ;
; 7.189 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.865      ;
; 7.193 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.846      ;
; 7.197 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.859      ;
; 7.199 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.839      ;
; 7.201 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.829      ;
; 7.202 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.837      ;
; 7.206 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.824      ;
; 7.206 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.850      ;
; 7.207 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[0]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 2.835      ;
; 7.208 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.830      ;
; 7.210 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.844      ;
; 7.214 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 2.829      ;
; 7.220 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.832      ;
; 7.220 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 2.822      ;
; 7.225 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.829      ;
; 7.225 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 2.823      ;
; 7.225 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.829      ;
; 7.226 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.813      ;
; 7.227 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.803      ;
; 7.229 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.823      ;
; 7.232 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.806      ;
; 7.236 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rGreen[6]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.802      ;
; 7.239 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[1]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.815      ;
; 7.241 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.815      ;
; 7.242 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.026      ; 2.816      ;
; 7.242 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.788      ;
; 7.242 ; CCD_Capture:camera_capture|X_Counter[12]                                                                                                         ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.788      ;
; 7.245 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]  ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.043     ; 2.744      ;
; 7.247 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 2.801      ;
; 7.251 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[23] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 2.794      ;
; 7.251 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.026      ; 2.807      ;
; 7.252 ; CCD_Capture:camera_capture|X_Counter[8]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 2.796      ;
; 7.253 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                         ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.799      ;
; 7.254 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17] ; RAWToRGB:image_conversion|rGreen[8]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.042     ; 2.736      ;
; 7.254 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.785      ;
; 7.260 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.778      ;
; 7.265 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[5]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.787      ;
; 7.265 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.789      ;
; 7.269 ; CCD_Capture:camera_capture|X_Counter[6]                                                                                                          ; RAWToRGB:image_conversion|rGreen[2]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.783      ;
; 7.273 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 2.775      ;
; 7.274 ; CCD_Capture:camera_capture|X_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.022      ; 2.780      ;
; 7.278 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 2.765      ;
; 7.280 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.007      ; 2.759      ;
; 7.281 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                          ; RAWToRGB:image_conversion|rGreen[3]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.771      ;
; 7.282 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.002     ; 2.748      ;
; 7.283 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                          ; RAWToRGB:image_conversion|rRed[2]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.011      ; 2.760      ;
; 7.284 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.010      ; 2.758      ;
; 7.286 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                         ; CCD_Capture:camera_capture|Frame_Cont[22] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 2.759      ;
; 7.286 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                         ; RAWToRGB:image_conversion|rRed[8]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.006      ; 2.752      ;
; 7.286 ; CCD_Capture:camera_capture|Y_Counter[3]                                                                                                          ; RAWToRGB:image_conversion|rRed[3]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.026      ; 2.772      ;
; 7.287 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                         ; RAWToRGB:image_conversion|rGreen[5]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.765      ;
; 7.288 ; CCD_Capture:camera_capture|X_Counter[5]                                                                                                          ; RAWToRGB:image_conversion|rRed[4]         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.020      ; 2.764      ;
; 7.288 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17] ; RAWToRGB:image_conversion|rGreen[10]      ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -0.054     ; 2.690      ;
; 7.288 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                          ; RAWToRGB:image_conversion|rGreen[7]       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 2.760      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.686 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 1.760      ; 0.367      ;
; -1.186 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 1.760      ; 0.367      ;
; 0.215  ; ResetDelay:reset_delayer|Cont[0]                 ; ResetDelay:reset_delayer|Cont[0]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ResetDelay:reset_delayer|oRST_2                  ; ResetDelay:reset_delayer|oRST_2                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|sensor_exposure[2]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[2]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; ResetDelay:reset_delayer|Cont[31]                ; ResetDelay:reset_delayer|Cont[31]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.252  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.404      ;
; 0.332  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.484      ;
; 0.353  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[16]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[2]                 ; ResetDelay:reset_delayer|Cont[2]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[18]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[25]                ; ResetDelay:reset_delayer|Cont[25]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[27]                ; ResetDelay:reset_delayer|Cont[27]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[4]                 ; ResetDelay:reset_delayer|Cont[4]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[7]                 ; ResetDelay:reset_delayer|Cont[7]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[13]                ; ResetDelay:reset_delayer|Cont[13]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[14]                ; ResetDelay:reset_delayer|Cont[14]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[15]                ; ResetDelay:reset_delayer|Cont[15]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|Cont[20]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[23]                ; ResetDelay:reset_delayer|Cont[23]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[29]                ; ResetDelay:reset_delayer|Cont[29]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[30]                ; ResetDelay:reset_delayer|Cont[30]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; ResetDelay:reset_delayer|Cont[9]                 ; ResetDelay:reset_delayer|Cont[9]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; ResetDelay:reset_delayer|Cont[11]                ; ResetDelay:reset_delayer|Cont[11]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; ResetDelay:reset_delayer|Cont[1]                 ; ResetDelay:reset_delayer|Cont[1]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.370  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[3]                 ; ResetDelay:reset_delayer|Cont[3]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[19]                ; ResetDelay:reset_delayer|Cont[19]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[26]                ; ResetDelay:reset_delayer|Cont[26]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[24]                ; ResetDelay:reset_delayer|Cont[24]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[6]                 ; ResetDelay:reset_delayer|Cont[6]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[5]                 ; ResetDelay:reset_delayer|Cont[5]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[22]                ; ResetDelay:reset_delayer|Cont[22]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[28]                ; ResetDelay:reset_delayer|Cont[28]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; ResetDelay:reset_delayer|Cont[8]                 ; ResetDelay:reset_delayer|Cont[8]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; ResetDelay:reset_delayer|Cont[10]                ; ResetDelay:reset_delayer|Cont[10]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; ResetDelay:reset_delayer|Cont[21]                ; ResetDelay:reset_delayer|Cont[21]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; ResetDelay:reset_delayer|Cont[12]                ; ResetDelay:reset_delayer|Cont[12]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.398  ; ResetDelay:reset_delayer|Cont[21]                ; ResetDelay:reset_delayer|oRST_1                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.003     ; 0.547      ;
; 0.410  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|oRST_0                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.003     ; 0.559      ;
; 0.421  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.035      ; 0.608      ;
; 0.436  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.588      ;
; 0.436  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.588      ;
; 0.437  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.437  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.437  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.589      ;
; 0.438  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.590      ;
; 0.438  ; I2C_CCD_Config:i2c_Config|sensor_exposure[14]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.590      ;
; 0.439  ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.591      ;
; 0.440  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.592      ;
; 0.441  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.593      ;
; 0.441  ; ResetDelay:reset_delayer|Cont[24]                ; ResetDelay:reset_delayer|oRST_2                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.003     ; 0.590      ;
; 0.448  ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.600      ;
; 0.451  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.603      ;
; 0.451  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.603      ;
; 0.453  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]     ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.605      ;
; 0.459  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.611      ;
; 0.461  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.613      ;
; 0.472  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|oRST_1                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.003     ; 0.621      ;
; 0.491  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.036 ; I2C_CCD_Config:i2c_Config|sensor_exposure[14]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.371      ; 0.487      ;
; 0.011  ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.371      ; 0.534      ;
; 0.026  ; I2C_CCD_Config:i2c_Config|sensor_exposure[15]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.371      ; 0.549      ;
; 0.028  ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.371      ; 0.551      ;
; 0.029  ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.406      ; 0.587      ;
; 0.044  ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.406      ; 0.602      ;
; 0.054  ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.406      ; 0.612      ;
; 0.056  ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.406      ; 0.614      ;
; 0.088  ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.380      ; 0.620      ;
; 0.155  ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.406      ; 0.713      ;
; 0.176  ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.406      ; 0.734      ;
; 0.192  ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.380      ; 0.724      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.242  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.394      ;
; 0.245  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.397      ;
; 0.254  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.406      ;
; 0.265  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.417      ;
; 0.296  ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.380      ; 0.828      ;
; 0.369  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.384  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.543      ;
; 0.426  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.581      ;
; 0.444  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.561      ;
; 0.457  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.616      ;
; 0.458  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.575      ;
; 0.466  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.618      ;
; 0.480  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.635      ;
; 0.492  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.609      ;
; 0.499  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.649      ;
; 0.515  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.670      ;
; 0.517  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.667      ;
; 0.535  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.687      ;
; 0.541  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.691      ;
; 0.544  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 0.727      ;
; 0.544  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 0.727      ;
; 0.544  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.694      ;
; 0.545  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 0.728      ;
; 0.547  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.031      ; 0.732      ;
; 0.551  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.701      ;
; 0.553  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.703      ;
; 0.555  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.714      ;
; 0.561  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.678      ;
; 0.563  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.722      ;
; 0.566  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.683      ;
; 0.568  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.685      ;
; 0.569  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.686      ;
; 0.577  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 0.720      ;
; 0.585  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.028     ; 0.709      ;
; 0.586  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.703      ;
; 0.604  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.028     ; 0.728      ;
; 0.607  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.757      ;
; 0.615  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.037     ; 0.730      ;
; 0.618  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.773      ;
; 0.621  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.770      ;
; 0.622  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.781      ;
; 0.625  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.775      ;
; 0.631  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.781      ;
; 0.633  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.785      ;
; 0.637  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.754      ;
; 0.639  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.794      ;
; 0.643  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.793      ;
; 0.657  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.809      ;
; 0.658  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.775      ;
; 0.658  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.035     ; 0.775      ;
; 0.664  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 0.807      ;
; 0.666  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.825      ;
; 0.674  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.028     ; 0.798      ;
; 0.674  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.826      ;
; 0.682  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.837      ;
; 0.685  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.028     ; 0.809      ;
; 0.686  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.034     ; 0.804      ;
; 0.686  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.034     ; 0.804      ;
; 0.687  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.837      ;
; 0.689  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.839      ;
; 0.692  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.028     ; 0.816      ;
; 0.694  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.033      ; 0.879      ;
; 0.694  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.849      ;
; 0.695  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.850      ;
; 0.696  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.029      ; 0.877      ;
; 0.698  ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.028     ; 0.822      ;
; 0.699  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.044     ; 0.807      ;
; 0.699  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.849      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                       ; To Node                                                                                                                                                                 ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                      ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                              ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|mVGA_V_SYNC                                                                                                                  ; vga_controller:vga|mVGA_V_SYNC                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; rCCD_DATA[9]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[9]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; vga_controller:vga|H_Cont[12]                                                                                                                   ; vga_controller:vga|H_Cont[12]                                                                                                                                           ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RAWToRGB:image_conversion|rBlue[9]                                                                                                              ; vga_controller:vga|outVGA_B[9]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RAWToRGB:image_conversion|wData2_d2[1]                                                                                                          ; RAWToRGB:image_conversion|rGreen[2]                                                                                                                                     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RAWToRGB:image_conversion|rBlue[8]                                                                                                              ; vga_controller:vga|outVGA_B[8]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; vga_controller:vga|V_Cont[12]                                                                                                                   ; vga_controller:vga|V_Cont[12]                                                                                                                                           ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; CCD_Capture:camera_capture|Frame_Cont[31]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[31]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[15]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[15]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; vga_controller:vga|mVGA_H_SYNC                                                                                                                  ; vga_controller:vga|outVGA_BLANK                                                                                                                                         ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; vga_controller:vga|mVGA_H_SYNC                                                                                                                  ; vga_controller:vga|outVGA_H_SYNC                                                                                                                                        ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; vga_controller:vga|mVGA_V_SYNC                                                                                                                  ; vga_controller:vga|outVGA_V_SYNC                                                                                                                                        ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|Pre_FrameValid                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[0]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; rCCD_FVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_FrameValid                                                                                                                              ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; RAWToRGB:image_conversion|rBlue[7]                                                                                                              ; vga_controller:vga|outVGA_B[7]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.260 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.262 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[1]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.414      ;
; 0.262 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[2]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.414      ;
; 0.267 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[7]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.419      ;
; 0.270 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[3]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.422      ;
; 0.270 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.422      ;
; 0.270 ; rCCD_LVAL                                                                                                                                       ; CCD_Capture:camera_capture|mCCD_DATA[5]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.422      ;
; 0.294 ; RAWToRGB:image_conversion|wData2_d2[9]                                                                                                          ; RAWToRGB:image_conversion|rGreen[10]                                                                                                                                    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.446      ;
; 0.300 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a8~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.453      ;
; 0.301 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a2~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.454      ;
; 0.302 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a4~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.455      ;
; 0.304 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.457      ;
; 0.305 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a3~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.458      ;
; 0.305 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a6~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.458      ;
; 0.305 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a9~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.458      ;
; 0.307 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a1~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.460      ;
; 0.307 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7] ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a7~porta_datain_reg1 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.015      ; 0.460      ;
; 0.314 ; rCCD_DATA[4]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[4]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.466      ;
; 0.317 ; rCCD_DATA[0]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.355 ; CCD_Capture:camera_capture|Frame_Cont[16]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[16]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; CCD_Capture:camera_capture|Frame_Cont[9]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[9]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; CCD_Capture:camera_capture|Frame_Cont[11]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[11]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; vga_controller:vga|V_Cont[11]                                                                                                                   ; vga_controller:vga|V_Cont[11]                                                                                                                                           ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[0]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; CCD_Capture:camera_capture|Frame_Cont[17]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[17]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[1]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[1]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; rCCD_DATA[3]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[3]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[2]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[2]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[18]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[18]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[25]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[25]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[27]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[27]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[2]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[11]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[2]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[9]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[11]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; RAWToRGB:image_conversion|rRed[8]                                                                                                               ; vga_controller:vga|outVGA_R[8]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[4]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[4]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[7]                                                                                                        ; CCD_Capture:camera_capture|Frame_Cont[7]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[13]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[13]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[14]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[14]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[15]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[15]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[20]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[20]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[23]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[23]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[29]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[29]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[30]                                                                                                       ; CCD_Capture:camera_capture|Frame_Cont[30]                                                                                                                               ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga_controller:vga|H_Cont[0]                                                                                                                    ; vga_controller:vga|H_Cont[0]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[4]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[7]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[13]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                        ; CCD_Capture:camera_capture|X_Counter[14]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[4]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                         ; CCD_Capture:camera_capture|Y_Counter[7]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[13]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                        ; CCD_Capture:camera_capture|Y_Counter[14]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rCCD_DATA[10]                                                                                                                                   ; CCD_Capture:camera_capture|mCCD_DATA[10]                                                                                                                                ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; vga_controller:vga|H_Cont[8]                                                                                                                    ; vga_controller:vga|H_Cont[8]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; rCCD_DATA[6]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[6]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; vga_controller:vga|H_Cont[10]                                                                                                                   ; vga_controller:vga|H_Cont[10]                                                                                                                                           ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                         ; CCD_Capture:camera_capture|X_Counter[9]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; rCCD_DATA[1]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[1]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; rCCD_DATA[2]                                                                                                                                    ; CCD_Capture:camera_capture|mCCD_DATA[2]                                                                                                                                 ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; vga_controller:vga|V_Cont[7]                                                                                                                    ; vga_controller:vga|V_Cont[7]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; vga_controller:vga|V_Cont[9]                                                                                                                    ; vga_controller:vga|V_Cont[9]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; RAWToRGB:image_conversion|wData2_d2[3]                                                                                                          ; RAWToRGB:image_conversion|rGreen[4]                                                                                                                                     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[7]                                   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[9]                                   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; RAWToRGB:image_conversion|rBlue[5]                                                                                                              ; vga_controller:vga|outVGA_B[5]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; vga_controller:vga|H_Cont[1]                                                                                                                    ; vga_controller:vga|H_Cont[1]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; RAWToRGB:image_conversion|wData1_d2[7]                                                                                                          ; RAWToRGB:image_conversion|rRed[7]                                                                                                                                       ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[2]                                   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; RAWToRGB:image_conversion|rBlue[2]                                                                                                              ; vga_controller:vga|outVGA_B[2]                                                                                                                                          ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; vga_controller:vga|H_Cont[3]                                                                                                                    ; vga_controller:vga|H_Cont[3]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; vga_controller:vga|H_Cont[6]                                                                                                                    ; vga_controller:vga|H_Cont[6]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; vga_controller:vga|V_Cont[0]                                                                                                                    ; vga_controller:vga|V_Cont[0]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; vga_controller:vga|V_Cont[2]                                                                                                                    ; vga_controller:vga|V_Cont[2]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; vga_controller:vga|V_Cont[5]                                                                                                                    ; vga_controller:vga|V_Cont[5]                                                                                                                                            ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[0]                                   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]           ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|cntr_3rf:cntr1|safe_q[5]                                   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.763 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.134      ;
; -0.757 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.345      ; 2.134      ;
; -0.757 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.345      ; 2.134      ;
; -0.751 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.159      ;
; -0.751 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.159      ;
; -0.751 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.159      ;
; -0.751 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.159      ;
; -0.751 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.159      ;
; -0.751 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.159      ;
; -0.751 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.159      ;
; -0.748 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.122      ;
; -0.748 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.122      ;
; -0.748 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.122      ;
; -0.748 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.122      ;
; -0.748 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.122      ;
; -0.748 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.122      ;
; -0.736 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.144      ;
; -0.736 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.144      ;
; -0.723 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.371      ; 2.126      ;
; -0.705 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 2.110      ;
; -0.705 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 2.110      ;
; -0.705 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 2.110      ;
; -0.705 ; I2C_CCD_Config:i2c_Config|combo_cnt[7]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 2.110      ;
; -0.656 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 2.027      ;
; -0.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.345      ; 2.027      ;
; -0.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.345      ; 2.027      ;
; -0.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.052      ;
; -0.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.052      ;
; -0.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.052      ;
; -0.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.052      ;
; -0.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.052      ;
; -0.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.052      ;
; -0.644 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.052      ;
; -0.641 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.015      ;
; -0.641 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.015      ;
; -0.641 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.015      ;
; -0.641 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.015      ;
; -0.641 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.015      ;
; -0.641 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 2.015      ;
; -0.629 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.037      ;
; -0.629 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.037      ;
; -0.621 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 1.992      ;
; -0.617 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 1.988      ;
; -0.616 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.371      ; 2.019      ;
; -0.615 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.345      ; 1.992      ;
; -0.615 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.345      ; 1.992      ;
; -0.611 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.345      ; 1.988      ;
; -0.611 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.345      ; 1.988      ;
; -0.609 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.017      ;
; -0.609 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.017      ;
; -0.609 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.017      ;
; -0.609 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.017      ;
; -0.609 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.017      ;
; -0.609 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.017      ;
; -0.609 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.017      ;
; -0.606 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.980      ;
; -0.606 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.980      ;
; -0.606 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.980      ;
; -0.606 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.980      ;
; -0.606 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.980      ;
; -0.606 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.980      ;
; -0.605 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.013      ;
; -0.605 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.013      ;
; -0.605 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.013      ;
; -0.605 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.013      ;
; -0.605 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.013      ;
; -0.605 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.013      ;
; -0.605 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.013      ;
; -0.602 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.976      ;
; -0.602 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.976      ;
; -0.602 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.976      ;
; -0.602 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.976      ;
; -0.602 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.976      ;
; -0.602 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.976      ;
; -0.598 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 2.003      ;
; -0.598 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 2.003      ;
; -0.598 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 2.003      ;
; -0.598 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 2.003      ;
; -0.594 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.002      ;
; -0.594 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 2.002      ;
; -0.590 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 1.998      ;
; -0.590 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.376      ; 1.998      ;
; -0.581 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.371      ; 1.984      ;
; -0.577 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.336      ; 1.945      ;
; -0.577 ; I2C_CCD_Config:i2c_Config|combo_cnt[6]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.371      ; 1.980      ;
; -0.571 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.945      ;
; -0.571 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.342      ; 1.945      ;
; -0.565 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.970      ;
; -0.565 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.970      ;
; -0.565 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.970      ;
; -0.565 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.970      ;
; -0.565 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.970      ;
; -0.565 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.970      ;
; -0.565 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.970      ;
; -0.565 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.336      ; 1.933      ;
; -0.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.968      ;
; -0.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.968      ;
; -0.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.968      ;
; -0.563 ; I2C_CCD_Config:i2c_Config|combo_cnt[4]  ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.373      ; 1.968      ;
; -0.562 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.339      ; 1.933      ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                         ;
+-------+---------------------------------+--------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.705     ; 2.629      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.705     ; 2.629      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.699     ; 2.635      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.692     ; 2.642      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.720     ; 2.614      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]               ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]              ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.716     ; 2.618      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_FrameValid ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.705     ; 2.629      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_LineValid  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.705     ; 2.629      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[11]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[12]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[13]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[14]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[15]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|X_Counter[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.704     ; 2.630      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.682     ; 2.652      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[11]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[12]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[13]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[14]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Y_Counter[15]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.708     ; 2.626      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.682     ; 2.652      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.682     ; 2.652      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.682     ; 2.652      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.682     ; 2.652      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.682     ; 2.652      ;
; 5.698 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|mCCD_DATA[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.661     ; 2.673      ;
+-------+---------------------------------+--------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'iCLK_50'                                                                                                                                           ;
+--------+----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.029      ; 2.693      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.029      ; 2.693      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.664      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.664      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.024      ; 2.688      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.027      ; 2.691      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[3]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[4]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[5]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[6]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[7]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[8]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[9]     ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[14]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[15]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.015     ; 2.649      ;
; 17.368 ; ResetDelay:reset_delayer|oRST_2        ; I2C_CCD_Config:i2c_Config|sensor_exposure[2]     ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.029      ; 2.693      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.200      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.904 ; I2C_CCD_Config:i2c_Config|combo_cnt[5] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.093      ;
; 17.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[7] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.000      ; 2.126      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.939 ; I2C_CCD_Config:i2c_Config|combo_cnt[4] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.058      ;
; 17.943 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.054      ;
; 17.943 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.054      ;
; 17.943 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.054      ;
; 17.943 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.054      ;
; 17.943 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.054      ;
; 17.943 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.054      ;
; 17.943 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.054      ;
; 17.943 ; I2C_CCD_Config:i2c_Config|combo_cnt[6] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.035     ; 2.054      ;
+--------+----------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                          ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 1.072 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.370      ; 1.594      ;
; 1.072 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.370      ; 1.594      ;
; 1.072 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.370      ; 1.594      ;
; 1.072 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.370      ; 1.594      ;
; 1.075 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.397      ; 1.624      ;
; 1.075 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.397      ; 1.624      ;
; 1.075 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.397      ; 1.624      ;
; 1.075 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.397      ; 1.624      ;
; 1.090 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.368      ; 1.610      ;
; 1.093 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.395      ; 1.640      ;
; 1.103 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.628      ;
; 1.103 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.628      ;
; 1.106 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.658      ;
; 1.106 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.658      ;
; 1.115 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.606      ;
; 1.115 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.606      ;
; 1.115 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.606      ;
; 1.115 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.606      ;
; 1.115 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.606      ;
; 1.115 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.606      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.643      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.643      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.643      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.643      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.643      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.643      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.643      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.636      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.636      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.636      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.636      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.636      ;
; 1.118 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.636      ;
; 1.121 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.673      ;
; 1.121 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.673      ;
; 1.121 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.673      ;
; 1.121 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.673      ;
; 1.121 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.673      ;
; 1.121 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.673      ;
; 1.121 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.673      ;
; 1.124 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.342      ; 1.618      ;
; 1.124 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.342      ; 1.618      ;
; 1.127 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.397      ; 1.676      ;
; 1.127 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.397      ; 1.676      ;
; 1.127 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.397      ; 1.676      ;
; 1.127 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.397      ; 1.676      ;
; 1.127 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.369      ; 1.648      ;
; 1.127 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.369      ; 1.648      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.336      ; 1.618      ;
; 1.133 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.363      ; 1.648      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.370      ; 1.657      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.370      ; 1.657      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.370      ; 1.657      ;
; 1.135 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.370      ; 1.657      ;
; 1.138 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.663      ;
; 1.138 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.663      ;
; 1.138 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.663      ;
; 1.138 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.663      ;
; 1.145 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.395      ; 1.692      ;
; 1.153 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.368      ; 1.673      ;
; 1.156 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.371      ; 1.679      ;
; 1.158 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.710      ;
; 1.158 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.710      ;
; 1.166 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.691      ;
; 1.166 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.691      ;
; 1.169 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.376      ; 1.697      ;
; 1.169 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.376      ; 1.697      ;
; 1.170 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.688      ;
; 1.170 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.688      ;
; 1.170 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.688      ;
; 1.170 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.688      ;
; 1.170 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.688      ;
; 1.170 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.366      ; 1.688      ;
; 1.173 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.725      ;
; 1.173 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.725      ;
; 1.173 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.725      ;
; 1.173 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.725      ;
; 1.173 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.725      ;
; 1.173 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.725      ;
; 1.173 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.400      ; 1.725      ;
; 1.178 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.669      ;
; 1.178 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.669      ;
; 1.178 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.669      ;
; 1.178 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.669      ;
; 1.178 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.669      ;
; 1.178 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.339      ; 1.669      ;
; 1.179 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.369      ; 1.700      ;
; 1.179 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.369      ; 1.700      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.342      ; 1.675      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.342      ; 1.675      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.342      ; 1.675      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.342      ; 1.675      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.342      ; 1.675      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.342      ; 1.675      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.706      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.706      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.706      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.706      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.706      ;
; 1.181 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.373      ; 1.706      ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'iCLK_50'                                                                                                                                               ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.461 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.610      ;
; 1.464 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.024      ; 1.640      ;
; 1.516 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.024      ; 1.692      ;
; 1.524 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.673      ;
; 1.527 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.679      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.570 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.684      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.573 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.714      ;
; 1.585 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.024      ; 1.761      ;
; 1.594 ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.743      ;
; 1.602 ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.751      ;
; 1.602 ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.754      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.625 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.766      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.633 ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.038     ; 1.747      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.636 ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.035     ; 1.753      ;
; 1.641 ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.790      ;
; 1.642 ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.791      ;
; 1.650 ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.802      ;
; 1.652 ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.801      ;
; 1.658 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.807      ;
; 1.665 ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.817      ;
; 1.667 ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.819      ;
; 1.694 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.835      ;
; 1.694 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.835      ;
; 1.694 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.835      ;
; 1.694 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.011     ; 1.835      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                         ;
+-------+---------------------------------+-------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.762 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d1[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.226      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[4]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.793 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[7]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.688     ; 1.257      ;
; 2.869 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[1]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.682     ; 1.339      ;
; 2.869 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[3]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.682     ; 1.339      ;
; 2.869 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[4]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.682     ; 1.339      ;
; 2.869 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[1]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.682     ; 1.339      ;
; 2.869 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[3]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.682     ; 1.339      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[0]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[7]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[1]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.885 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[8]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.694     ; 1.343      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.887 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d1[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.692     ; 1.347      ;
; 2.900 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[2]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.355      ;
; 2.900 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[5]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.355      ;
; 2.900 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[6]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.355      ;
; 2.900 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[2]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.355      ;
; 2.900 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[5]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.355      ;
; 2.900 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[6]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.697     ; 1.355      ;
; 2.919 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[7]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.704     ; 1.367      ;
; 2.919 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[8]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.704     ; 1.367      ;
; 2.919 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[9]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.704     ; 1.367      ;
; 2.919 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[9]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.704     ; 1.367      ;
; 3.003 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rBlue[0]        ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.708     ; 1.447      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[0]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[2]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[3]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[6]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[7]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.009 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d1[10]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.686     ; 1.475      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[5]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[8]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[8]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[6]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.013 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[9]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.698     ; 1.467      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[1]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[4]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rRed[4]         ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[2]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[3]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.025 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[5]       ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.684     ; 1.493      ;
; 3.138 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData1_d2[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.706     ; 1.584      ;
; 3.138 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData2_d2[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.706     ; 1.584      ;
; 3.138 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|wData0_d2[9]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.706     ; 1.584      ;
; 3.138 ; ResetDelay:reset_delayer|oRST_1 ; RAWToRGB:image_conversion|rGreen[10]      ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.706     ; 1.584      ;
; 4.182 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.705     ; 2.629      ;
; 4.182 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.705     ; 2.629      ;
; 4.182 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.699     ; 2.635      ;
; 4.182 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.699     ; 2.635      ;
; 4.182 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.699     ; 2.635      ;
; 4.182 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.699     ; 2.635      ;
; 4.182 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.699     ; 2.635      ;
+-------+---------------------------------+-------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[0]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[10]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[12]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[13]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[14]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[15]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[16]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[17]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[18]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[19]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[1]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[20]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[21]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[22]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[24]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[25]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[26]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[27]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[28]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[29]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[2]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[30]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[31]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[32]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[33]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                          ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[34]                          ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[3]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[4]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[5]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[6]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[7]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[8]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                           ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|q_b[9]                           ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg10 ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg2  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg3  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg4  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg5  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg6  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg7  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg8  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_address_reg9  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0   ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg0   ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1   ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_datain_reg1   ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0   ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~porta_memory_reg0   ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg0  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg1  ;
; 2.873 ; 5.000        ; 2.127          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10 ;
; 2.873 ; 5.000        ; 2.127          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; RAWToRGB:image_conversion|line_buffer:L1|altshift_taps:altshift_taps_component|shift_taps_fms:auto_generated|altsyncram_16d1:altsyncram2|ram_block5a0~portb_address_reg10 ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                          ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|sensor_exposure[13]    ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.313 ; 2.313 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.313 ; 2.313 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 3.356 ; 3.356 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 3.356 ; 3.356 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 4.068 ; 4.068 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 4.068 ; 4.068 ; Rise       ; iCLK_50                                 ;
; GPIO_1[*]   ; iCLK_50                                 ; 4.088 ; 4.088 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; 3.848 ; 3.848 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; 3.741 ; 3.741 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; 3.673 ; 3.673 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; 3.976 ; 3.976 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; 3.754 ; 3.754 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; 3.819 ; 3.819 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; 3.718 ; 3.718 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; 3.765 ; 3.765 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; 3.617 ; 3.617 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; 3.646 ; 3.646 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; 3.823 ; 3.823 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; 3.887 ; 3.887 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; 4.088 ; 4.088 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.937 ; -1.937 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.937 ; -1.937 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -2.363 ; -2.363 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -2.363 ; -2.363 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -2.912 ; -2.912 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -2.912 ; -2.912 ; Rise       ; iCLK_50                                 ;
; GPIO_1[*]   ; iCLK_50                                 ; -3.497 ; -3.497 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; -3.728 ; -3.728 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; -3.621 ; -3.621 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; -3.553 ; -3.553 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; -3.856 ; -3.856 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; -3.634 ; -3.634 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; -3.699 ; -3.699 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; -3.598 ; -3.598 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; -3.645 ; -3.645 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; -3.497 ; -3.497 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; -3.526 ; -3.526 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; -3.703 ; -3.703 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; -3.767 ; -3.767 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; -3.968 ; -3.968 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.685 ; 5.685 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.302 ; 5.302 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.685 ; 5.685 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.551 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.551 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 5.923 ; 5.923 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 5.923 ; 5.923 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 5.900 ; 5.900 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 5.900 ; 5.900 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 5.776 ; 5.776 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 4.626 ; 4.626 ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 1.489 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX0_D[*]     ; iCLK_50                                 ; 4.421 ; 4.421 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[0]    ; iCLK_50                                 ; 4.307 ; 4.307 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[1]    ; iCLK_50                                 ; 4.017 ; 4.017 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[2]    ; iCLK_50                                 ; 4.344 ; 4.344 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[3]    ; iCLK_50                                 ; 4.105 ; 4.105 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[4]    ; iCLK_50                                 ; 4.235 ; 4.235 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[5]    ; iCLK_50                                 ; 4.218 ; 4.218 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[6]    ; iCLK_50                                 ; 4.421 ; 4.421 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX1_D[*]     ; iCLK_50                                 ; 5.243 ; 5.243 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[0]    ; iCLK_50                                 ; 5.237 ; 5.237 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[1]    ; iCLK_50                                 ; 4.896 ; 4.896 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[2]    ; iCLK_50                                 ; 5.025 ; 5.025 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[3]    ; iCLK_50                                 ; 5.023 ; 5.023 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[4]    ; iCLK_50                                 ; 5.073 ; 5.073 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[5]    ; iCLK_50                                 ; 5.243 ; 5.243 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[6]    ; iCLK_50                                 ; 5.207 ; 5.207 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX2_D[*]     ; iCLK_50                                 ; 5.457 ; 5.457 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[0]    ; iCLK_50                                 ; 3.614 ; 3.614 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[1]    ; iCLK_50                                 ; 3.812 ; 3.812 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[2]    ; iCLK_50                                 ; 3.725 ; 3.725 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[3]    ; iCLK_50                                 ; 3.639 ; 3.639 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[4]    ; iCLK_50                                 ; 5.457 ; 5.457 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[5]    ; iCLK_50                                 ; 5.356 ; 5.356 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[6]    ; iCLK_50                                 ; 4.999 ; 4.999 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX3_D[*]     ; iCLK_50                                 ; 2.624 ; 2.624 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[0]    ; iCLK_50                                 ; 2.458 ; 2.458 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[1]    ; iCLK_50                                 ; 2.471 ; 2.471 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[2]    ; iCLK_50                                 ; 2.474 ; 2.474 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[3]    ; iCLK_50                                 ; 2.442 ; 2.442 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[4]    ; iCLK_50                                 ; 2.624 ; 2.624 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[5]    ; iCLK_50                                 ; 2.458 ; 2.458 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[6]    ; iCLK_50                                 ; 2.457 ; 2.457 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX4_D[*]     ; iCLK_50                                 ; 2.480 ; 2.480 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[0]    ; iCLK_50                                 ; 2.478 ; 2.478 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[1]    ; iCLK_50                                 ; 2.480 ; 2.480 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[2]    ; iCLK_50                                 ; 2.458 ; 2.458 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[3]    ; iCLK_50                                 ; 2.334 ; 2.334 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[4]    ; iCLK_50                                 ; 2.336 ; 2.336 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[5]    ; iCLK_50                                 ; 2.474 ; 2.474 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[6]    ; iCLK_50                                 ; 2.464 ; 2.464 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX5_D[*]     ; iCLK_50                                 ; 2.769 ; 2.769 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[0]    ; iCLK_50                                 ; 2.567 ; 2.567 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[1]    ; iCLK_50                                 ; 2.503 ; 2.503 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[2]    ; iCLK_50                                 ; 2.492 ; 2.492 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[3]    ; iCLK_50                                 ; 2.616 ; 2.616 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[4]    ; iCLK_50                                 ; 2.573 ; 2.573 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[5]    ; iCLK_50                                 ; 2.628 ; 2.628 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[6]    ; iCLK_50                                 ; 2.769 ; 2.769 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX6_D[*]     ; iCLK_50                                 ; 3.063 ; 3.063 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[0]    ; iCLK_50                                 ; 2.965 ; 2.965 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[1]    ; iCLK_50                                 ; 2.808 ; 2.808 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[2]    ; iCLK_50                                 ; 3.063 ; 3.063 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[3]    ; iCLK_50                                 ; 3.062 ; 3.062 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[4]    ; iCLK_50                                 ; 2.988 ; 2.988 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[5]    ; iCLK_50                                 ; 2.981 ; 2.981 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[6]    ; iCLK_50                                 ; 2.976 ; 2.976 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX7_D[*]     ; iCLK_50                                 ; 2.820 ; 2.820 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[0]    ; iCLK_50                                 ; 2.646 ; 2.646 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[1]    ; iCLK_50                                 ; 2.527 ; 2.527 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[2]    ; iCLK_50                                 ; 2.521 ; 2.521 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[3]    ; iCLK_50                                 ; 2.676 ; 2.676 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[4]    ; iCLK_50                                 ; 2.661 ; 2.661 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[5]    ; iCLK_50                                 ; 2.820 ; 2.820 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[6]    ; iCLK_50                                 ; 2.684 ; 2.684 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 4.221 ; 4.221 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[4]      ; iCLK_50                                 ; 4.221 ; 4.221 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 2.813 ; 2.813 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 4.087 ; 4.087 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 2.722 ; 2.722 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 2.596 ; 2.596 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 2.722 ; 2.722 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 2.520 ; 2.520 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 2.397 ; 2.397 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 2.367 ; 2.367 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 2.517 ; 2.517 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 2.395 ; 2.395 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 2.503 ; 2.503 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 2.713 ; 2.713 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 2.712 ; 2.712 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 2.807 ; 2.807 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 3.360 ; 3.360 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 3.080 ; 3.080 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 3.263 ; 3.263 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 3.360 ; 3.360 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 3.120 ; 3.120 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 3.062 ; 3.062 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 3.075 ; 3.075 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 2.900 ; 2.900 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 2.919 ; 2.919 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 2.882 ; 2.882 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 2.954 ; 2.954 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 3.121 ; 3.121 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 2.940 ; 2.940 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 3.121 ; 3.121 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 3.091 ; 3.091 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 2.961 ; 2.961 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 2.824 ; 2.824 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 2.882 ; 2.882 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 2.850 ; 2.850 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 2.674 ; 2.674 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 2.906 ; 2.906 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 2.845 ; 2.845 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 2.945 ; 2.945 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;       ; 1.489 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.302 ; 3.551 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.302 ; 5.302 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.365 ; 3.551 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.551 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.551 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 5.923 ; 5.923 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 5.923 ; 5.923 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 4.626 ; 4.626 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 5.900 ; 5.900 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 5.776 ; 5.776 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 4.626 ; 4.626 ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 1.489 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX0_D[*]     ; iCLK_50                                 ; 3.858 ; 3.858 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[0]    ; iCLK_50                                 ; 4.147 ; 4.147 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[1]    ; iCLK_50                                 ; 3.858 ; 3.858 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[2]    ; iCLK_50                                 ; 4.187 ; 4.187 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[3]    ; iCLK_50                                 ; 3.945 ; 3.945 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[4]    ; iCLK_50                                 ; 4.075 ; 4.075 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[5]    ; iCLK_50                                 ; 4.059 ; 4.059 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[6]    ; iCLK_50                                 ; 4.261 ; 4.261 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX1_D[*]     ; iCLK_50                                 ; 3.955 ; 3.955 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[0]    ; iCLK_50                                 ; 4.289 ; 4.289 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[1]    ; iCLK_50                                 ; 3.955 ; 3.955 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[2]    ; iCLK_50                                 ; 4.085 ; 4.085 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[3]    ; iCLK_50                                 ; 4.075 ; 4.075 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[4]    ; iCLK_50                                 ; 4.138 ; 4.138 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[5]    ; iCLK_50                                 ; 4.295 ; 4.295 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[6]    ; iCLK_50                                 ; 4.259 ; 4.259 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX2_D[*]     ; iCLK_50                                 ; 3.191 ; 3.191 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[0]    ; iCLK_50                                 ; 3.191 ; 3.191 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[1]    ; iCLK_50                                 ; 3.384 ; 3.384 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[2]    ; iCLK_50                                 ; 3.310 ; 3.310 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[3]    ; iCLK_50                                 ; 3.224 ; 3.224 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[4]    ; iCLK_50                                 ; 5.036 ; 5.036 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[5]    ; iCLK_50                                 ; 4.938 ; 4.938 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[6]    ; iCLK_50                                 ; 4.576 ; 4.576 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX3_D[*]     ; iCLK_50                                 ; 2.257 ; 2.257 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[0]    ; iCLK_50                                 ; 2.267 ; 2.267 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[1]    ; iCLK_50                                 ; 2.289 ; 2.289 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[2]    ; iCLK_50                                 ; 2.289 ; 2.289 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[3]    ; iCLK_50                                 ; 2.257 ; 2.257 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[4]    ; iCLK_50                                 ; 2.432 ; 2.432 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[5]    ; iCLK_50                                 ; 2.267 ; 2.267 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[6]    ; iCLK_50                                 ; 2.269 ; 2.269 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX4_D[*]     ; iCLK_50                                 ; 2.161 ; 2.161 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[0]    ; iCLK_50                                 ; 2.306 ; 2.306 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[1]    ; iCLK_50                                 ; 2.311 ; 2.311 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[2]    ; iCLK_50                                 ; 2.291 ; 2.291 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[3]    ; iCLK_50                                 ; 2.161 ; 2.161 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[4]    ; iCLK_50                                 ; 2.169 ; 2.169 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[5]    ; iCLK_50                                 ; 2.301 ; 2.301 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[6]    ; iCLK_50                                 ; 2.295 ; 2.295 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX5_D[*]     ; iCLK_50                                 ; 2.291 ; 2.291 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[0]    ; iCLK_50                                 ; 2.366 ; 2.366 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[1]    ; iCLK_50                                 ; 2.303 ; 2.303 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[2]    ; iCLK_50                                 ; 2.291 ; 2.291 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[3]    ; iCLK_50                                 ; 2.412 ; 2.412 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[4]    ; iCLK_50                                 ; 2.367 ; 2.367 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[5]    ; iCLK_50                                 ; 2.426 ; 2.426 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[6]    ; iCLK_50                                 ; 2.566 ; 2.566 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX6_D[*]     ; iCLK_50                                 ; 2.627 ; 2.627 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[0]    ; iCLK_50                                 ; 2.790 ; 2.790 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[1]    ; iCLK_50                                 ; 2.627 ; 2.627 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[2]    ; iCLK_50                                 ; 2.888 ; 2.888 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[3]    ; iCLK_50                                 ; 2.887 ; 2.887 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[4]    ; iCLK_50                                 ; 2.813 ; 2.813 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[5]    ; iCLK_50                                 ; 2.806 ; 2.806 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[6]    ; iCLK_50                                 ; 2.799 ; 2.799 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX7_D[*]     ; iCLK_50                                 ; 2.324 ; 2.324 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[0]    ; iCLK_50                                 ; 2.448 ; 2.448 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[1]    ; iCLK_50                                 ; 2.330 ; 2.330 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[2]    ; iCLK_50                                 ; 2.324 ; 2.324 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[3]    ; iCLK_50                                 ; 2.478 ; 2.478 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[4]    ; iCLK_50                                 ; 2.463 ; 2.463 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[5]    ; iCLK_50                                 ; 2.622 ; 2.622 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[6]    ; iCLK_50                                 ; 2.486 ; 2.486 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 2.813 ; 2.813 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[4]      ; iCLK_50                                 ; 4.221 ; 4.221 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 2.813 ; 2.813 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 4.087 ; 4.087 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 2.367 ; 2.367 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 2.596 ; 2.596 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 2.722 ; 2.722 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 2.520 ; 2.520 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 2.397 ; 2.397 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 2.367 ; 2.367 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 2.517 ; 2.517 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 2.395 ; 2.395 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 2.503 ; 2.503 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 2.713 ; 2.713 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 2.712 ; 2.712 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 2.807 ; 2.807 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 3.080 ; 3.080 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 3.263 ; 3.263 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 3.360 ; 3.360 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 3.120 ; 3.120 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 3.062 ; 3.062 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 3.075 ; 3.075 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 2.900 ; 2.900 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 2.919 ; 2.919 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 2.882 ; 2.882 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 2.954 ; 2.954 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 2.674 ; 2.674 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 2.940 ; 2.940 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 3.121 ; 3.121 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 3.091 ; 3.091 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 2.961 ; 2.961 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 2.824 ; 2.824 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 2.882 ; 2.882 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 2.850 ; 2.850 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 2.674 ; 2.674 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 2.906 ; 2.906 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 2.845 ; 2.845 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 2.945 ; 2.945 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;       ; 1.489 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 3.028 ;    ;    ; 3.028 ;
; iKEY[0]       ; oLEDG[3]    ; 4.914 ;    ;    ; 4.914 ;
; iSW[0]        ; oLEDR[0]    ; 5.959 ;    ;    ; 5.959 ;
; iSW[1]        ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]        ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]        ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]        ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]        ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]        ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]        ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]        ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]        ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]       ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]       ; oLEDR[11]   ; 5.505 ;    ;    ; 5.505 ;
; iSW[12]       ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]       ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]       ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]       ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]       ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]       ; oLEDR[17]   ; 5.720 ;    ;    ; 5.720 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 3.028 ;    ;    ; 3.028 ;
; iKEY[0]       ; oLEDG[3]    ; 4.914 ;    ;    ; 4.914 ;
; iSW[0]        ; oLEDR[0]    ; 5.959 ;    ;    ; 5.959 ;
; iSW[1]        ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]        ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]        ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]        ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]        ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]        ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]        ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]        ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]        ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]       ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]       ; oLEDR[11]   ; 5.505 ;    ;    ; 5.505 ;
; iSW[12]       ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]       ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]       ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]       ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]       ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]       ; oLEDR[17]   ; 5.720 ;    ;    ; 5.720 ;
+---------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -3.154   ; -2.695 ; -2.653   ; 1.072   ; -0.500              ;
;  I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.154   ; -0.069 ; -2.653   ; 1.072   ; -0.500              ;
;  iCLK_50                                 ; 2.066    ; -2.695 ; 15.327   ; 1.461   ; 9.000               ;
;  phase_loop|altpll_component|pll|clk[0]  ; 3.181    ; 0.215  ; 2.663    ; 2.762   ; 2.873               ;
; Design-wide TNS                          ; -181.597 ; -2.764 ; -60.181  ; 0.0     ; -71.0               ;
;  I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -181.597 ; -0.069 ; -60.181  ; 0.000   ; -71.000             ;
;  iCLK_50                                 ; 0.000    ; -2.695 ; 0.000    ; 0.000   ; 0.000               ;
;  phase_loop|altpll_component|pll|clk[0]  ; 0.000    ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
+------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.311 ; 4.311 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.311 ; 4.311 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 6.295 ; 6.295 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 6.295 ; 6.295 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 7.899 ; 7.899 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 7.899 ; 7.899 ; Rise       ; iCLK_50                                 ;
; GPIO_1[*]   ; iCLK_50                                 ; 7.088 ; 7.088 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; 6.651 ; 6.651 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; 6.484 ; 6.484 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; 6.383 ; 6.383 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; 6.928 ; 6.928 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; 6.511 ; 6.511 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; 6.602 ; 6.602 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; 6.423 ; 6.423 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; 6.509 ; 6.509 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; 6.264 ; 6.264 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; 6.295 ; 6.295 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; 6.616 ; 6.616 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; 6.778 ; 6.778 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; 7.088 ; 7.088 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.937 ; -1.937 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.937 ; -1.937 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -2.363 ; -2.363 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -2.363 ; -2.363 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -2.912 ; -2.912 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -2.912 ; -2.912 ; Rise       ; iCLK_50                                 ;
; GPIO_1[*]   ; iCLK_50                                 ; -3.497 ; -3.497 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[1]  ; iCLK_50                                 ; -3.728 ; -3.728 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[2]  ; iCLK_50                                 ; -3.621 ; -3.621 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[3]  ; iCLK_50                                 ; -3.553 ; -3.553 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[4]  ; iCLK_50                                 ; -3.856 ; -3.856 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[5]  ; iCLK_50                                 ; -3.634 ; -3.634 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[6]  ; iCLK_50                                 ; -3.699 ; -3.699 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[7]  ; iCLK_50                                 ; -3.598 ; -3.598 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[8]  ; iCLK_50                                 ; -3.645 ; -3.645 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[9]  ; iCLK_50                                 ; -3.497 ; -3.497 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[10] ; iCLK_50                                 ; -3.526 ; -3.526 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[11] ; iCLK_50                                 ; -3.703 ; -3.703 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[17] ; iCLK_50                                 ; -3.767 ; -3.767 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  GPIO_1[18] ; iCLK_50                                 ; -3.968 ; -3.968 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                             ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.814 ; 10.814 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.063 ; 10.063 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.814 ; 10.814 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.256  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 7.256  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 11.021 ; 11.021 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 11.021 ; 11.021 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 11.027 ; 11.027 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 11.027 ; 11.027 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 10.829 ; 10.829 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 8.353  ; 8.353  ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 2.796  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX0_D[*]     ; iCLK_50                                 ; 8.670  ; 8.670  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[0]    ; iCLK_50                                 ; 8.511  ; 8.511  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[1]    ; iCLK_50                                 ; 7.875  ; 7.875  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[2]    ; iCLK_50                                 ; 8.580  ; 8.580  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[3]    ; iCLK_50                                 ; 8.087  ; 8.087  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[4]    ; iCLK_50                                 ; 8.322  ; 8.322  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[5]    ; iCLK_50                                 ; 8.325  ; 8.325  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[6]    ; iCLK_50                                 ; 8.670  ; 8.670  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX1_D[*]     ; iCLK_50                                 ; 10.750 ; 10.750 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[0]    ; iCLK_50                                 ; 10.735 ; 10.735 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[1]    ; iCLK_50                                 ; 10.013 ; 10.013 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[2]    ; iCLK_50                                 ; 10.271 ; 10.271 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[3]    ; iCLK_50                                 ; 10.271 ; 10.271 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[4]    ; iCLK_50                                 ; 10.430 ; 10.430 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[5]    ; iCLK_50                                 ; 10.750 ; 10.750 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[6]    ; iCLK_50                                 ; 10.706 ; 10.706 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX2_D[*]     ; iCLK_50                                 ; 11.246 ; 11.246 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[0]    ; iCLK_50                                 ; 7.136  ; 7.136  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[1]    ; iCLK_50                                 ; 7.589  ; 7.589  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[2]    ; iCLK_50                                 ; 7.349  ; 7.349  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[3]    ; iCLK_50                                 ; 7.172  ; 7.172  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[4]    ; iCLK_50                                 ; 11.246 ; 11.246 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[5]    ; iCLK_50                                 ; 10.913 ; 10.913 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[6]    ; iCLK_50                                 ; 10.008 ; 10.008 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX3_D[*]     ; iCLK_50                                 ; 5.267  ; 5.267  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[0]    ; iCLK_50                                 ; 4.936  ; 4.936  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[1]    ; iCLK_50                                 ; 4.947  ; 4.947  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[2]    ; iCLK_50                                 ; 4.927  ; 4.927  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[3]    ; iCLK_50                                 ; 4.924  ; 4.924  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[4]    ; iCLK_50                                 ; 5.267  ; 5.267  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[5]    ; iCLK_50                                 ; 4.932  ; 4.932  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[6]    ; iCLK_50                                 ; 4.941  ; 4.941  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX4_D[*]     ; iCLK_50                                 ; 4.936  ; 4.936  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[0]    ; iCLK_50                                 ; 4.931  ; 4.931  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[1]    ; iCLK_50                                 ; 4.936  ; 4.936  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[2]    ; iCLK_50                                 ; 4.912  ; 4.912  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[3]    ; iCLK_50                                 ; 4.637  ; 4.637  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[4]    ; iCLK_50                                 ; 4.637  ; 4.637  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[5]    ; iCLK_50                                 ; 4.935  ; 4.935  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[6]    ; iCLK_50                                 ; 4.927  ; 4.927  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX5_D[*]     ; iCLK_50                                 ; 5.580  ; 5.580  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[0]    ; iCLK_50                                 ; 5.113  ; 5.113  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[1]    ; iCLK_50                                 ; 4.990  ; 4.990  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[2]    ; iCLK_50                                 ; 4.977  ; 4.977  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[3]    ; iCLK_50                                 ; 5.261  ; 5.261  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[4]    ; iCLK_50                                 ; 5.150  ; 5.150  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[5]    ; iCLK_50                                 ; 5.275  ; 5.275  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[6]    ; iCLK_50                                 ; 5.580  ; 5.580  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX6_D[*]     ; iCLK_50                                 ; 6.176  ; 6.176  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[0]    ; iCLK_50                                 ; 5.941  ; 5.941  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[1]    ; iCLK_50                                 ; 5.615  ; 5.615  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[2]    ; iCLK_50                                 ; 6.176  ; 6.176  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[3]    ; iCLK_50                                 ; 6.164  ; 6.164  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[4]    ; iCLK_50                                 ; 5.968  ; 5.968  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[5]    ; iCLK_50                                 ; 5.956  ; 5.956  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[6]    ; iCLK_50                                 ; 5.949  ; 5.949  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX7_D[*]     ; iCLK_50                                 ; 5.640  ; 5.640  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[0]    ; iCLK_50                                 ; 5.268  ; 5.268  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[1]    ; iCLK_50                                 ; 5.016  ; 5.016  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[2]    ; iCLK_50                                 ; 5.006  ; 5.006  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[3]    ; iCLK_50                                 ; 5.332  ; 5.332  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[4]    ; iCLK_50                                 ; 5.307  ; 5.307  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[5]    ; iCLK_50                                 ; 5.640  ; 5.640  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[6]    ; iCLK_50                                 ; 5.340  ; 5.340  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 8.676  ; 8.676  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[4]      ; iCLK_50                                 ; 8.676  ; 8.676  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 5.399  ; 5.399  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 8.377  ; 8.377  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 5.240  ; 5.240  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 4.974  ; 4.974  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 5.216  ; 5.216  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 4.806  ; 4.806  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 4.542  ; 4.542  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 4.490  ; 4.490  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 4.799  ; 4.799  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 4.525  ; 4.525  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 4.778  ; 4.778  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 5.240  ; 5.240  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 5.240  ; 5.240  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 5.457  ; 5.457  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 6.363  ; 6.363  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 5.873  ; 5.873  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 6.343  ; 6.343  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 6.363  ; 6.363  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 6.135  ; 6.135  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 5.967  ; 5.967  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 6.001  ; 6.001  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 5.655  ; 5.655  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 5.684  ; 5.684  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 5.521  ; 5.521  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 5.502  ; 5.502  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 5.850  ; 5.850  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 6.137  ; 6.137  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 5.658  ; 5.658  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 6.137  ; 6.137  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 6.093  ; 6.093  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 5.712  ; 5.712  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 5.417  ; 5.417  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 5.448  ; 5.448  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 5.464  ; 5.464  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 5.171  ; 5.171  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 5.681  ; 5.681  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 5.459  ; 5.459  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 5.838  ; 5.838  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;        ; 2.796  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port      ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.302 ; 3.551 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.302 ; 5.302 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.365 ; 3.551 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.551 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.551 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; iCLK_50                                 ; 5.923 ; 5.923 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]    ; iCLK_50                                 ; 5.923 ; 5.923 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]       ; iCLK_50                                 ; 4.626 ; 4.626 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]      ; iCLK_50                                 ; 5.900 ; 5.900 ; Rise       ; iCLK_50                                 ;
;  oLEDG[1]      ; iCLK_50                                 ; 5.776 ; 5.776 ; Rise       ; iCLK_50                                 ;
;  oLEDG[2]      ; iCLK_50                                 ; 4.626 ; 4.626 ; Rise       ; iCLK_50                                 ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ; 1.489 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX0_D[*]     ; iCLK_50                                 ; 3.858 ; 3.858 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[0]    ; iCLK_50                                 ; 4.147 ; 4.147 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[1]    ; iCLK_50                                 ; 3.858 ; 3.858 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[2]    ; iCLK_50                                 ; 4.187 ; 4.187 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[3]    ; iCLK_50                                 ; 3.945 ; 3.945 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[4]    ; iCLK_50                                 ; 4.075 ; 4.075 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[5]    ; iCLK_50                                 ; 4.059 ; 4.059 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX0_D[6]    ; iCLK_50                                 ; 4.261 ; 4.261 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX1_D[*]     ; iCLK_50                                 ; 3.955 ; 3.955 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[0]    ; iCLK_50                                 ; 4.289 ; 4.289 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[1]    ; iCLK_50                                 ; 3.955 ; 3.955 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[2]    ; iCLK_50                                 ; 4.085 ; 4.085 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[3]    ; iCLK_50                                 ; 4.075 ; 4.075 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[4]    ; iCLK_50                                 ; 4.138 ; 4.138 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[5]    ; iCLK_50                                 ; 4.295 ; 4.295 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX1_D[6]    ; iCLK_50                                 ; 4.259 ; 4.259 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX2_D[*]     ; iCLK_50                                 ; 3.191 ; 3.191 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[0]    ; iCLK_50                                 ; 3.191 ; 3.191 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[1]    ; iCLK_50                                 ; 3.384 ; 3.384 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[2]    ; iCLK_50                                 ; 3.310 ; 3.310 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[3]    ; iCLK_50                                 ; 3.224 ; 3.224 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[4]    ; iCLK_50                                 ; 5.036 ; 5.036 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[5]    ; iCLK_50                                 ; 4.938 ; 4.938 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX2_D[6]    ; iCLK_50                                 ; 4.576 ; 4.576 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX3_D[*]     ; iCLK_50                                 ; 2.257 ; 2.257 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[0]    ; iCLK_50                                 ; 2.267 ; 2.267 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[1]    ; iCLK_50                                 ; 2.289 ; 2.289 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[2]    ; iCLK_50                                 ; 2.289 ; 2.289 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[3]    ; iCLK_50                                 ; 2.257 ; 2.257 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[4]    ; iCLK_50                                 ; 2.432 ; 2.432 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[5]    ; iCLK_50                                 ; 2.267 ; 2.267 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX3_D[6]    ; iCLK_50                                 ; 2.269 ; 2.269 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX4_D[*]     ; iCLK_50                                 ; 2.161 ; 2.161 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[0]    ; iCLK_50                                 ; 2.306 ; 2.306 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[1]    ; iCLK_50                                 ; 2.311 ; 2.311 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[2]    ; iCLK_50                                 ; 2.291 ; 2.291 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[3]    ; iCLK_50                                 ; 2.161 ; 2.161 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[4]    ; iCLK_50                                 ; 2.169 ; 2.169 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[5]    ; iCLK_50                                 ; 2.301 ; 2.301 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX4_D[6]    ; iCLK_50                                 ; 2.295 ; 2.295 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX5_D[*]     ; iCLK_50                                 ; 2.291 ; 2.291 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[0]    ; iCLK_50                                 ; 2.366 ; 2.366 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[1]    ; iCLK_50                                 ; 2.303 ; 2.303 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[2]    ; iCLK_50                                 ; 2.291 ; 2.291 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[3]    ; iCLK_50                                 ; 2.412 ; 2.412 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[4]    ; iCLK_50                                 ; 2.367 ; 2.367 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[5]    ; iCLK_50                                 ; 2.426 ; 2.426 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX5_D[6]    ; iCLK_50                                 ; 2.566 ; 2.566 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX6_D[*]     ; iCLK_50                                 ; 2.627 ; 2.627 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[0]    ; iCLK_50                                 ; 2.790 ; 2.790 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[1]    ; iCLK_50                                 ; 2.627 ; 2.627 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[2]    ; iCLK_50                                 ; 2.888 ; 2.888 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[3]    ; iCLK_50                                 ; 2.887 ; 2.887 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[4]    ; iCLK_50                                 ; 2.813 ; 2.813 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[5]    ; iCLK_50                                 ; 2.806 ; 2.806 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX6_D[6]    ; iCLK_50                                 ; 2.799 ; 2.799 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oHEX7_D[*]     ; iCLK_50                                 ; 2.324 ; 2.324 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[0]    ; iCLK_50                                 ; 2.448 ; 2.448 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[1]    ; iCLK_50                                 ; 2.330 ; 2.330 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[2]    ; iCLK_50                                 ; 2.324 ; 2.324 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[3]    ; iCLK_50                                 ; 2.478 ; 2.478 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[4]    ; iCLK_50                                 ; 2.463 ; 2.463 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[5]    ; iCLK_50                                 ; 2.622 ; 2.622 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oHEX7_D[6]    ; iCLK_50                                 ; 2.486 ; 2.486 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]       ; iCLK_50                                 ; 2.813 ; 2.813 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[4]      ; iCLK_50                                 ; 4.221 ; 4.221 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[6]      ; iCLK_50                                 ; 2.813 ; 2.813 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[7]      ; iCLK_50                                 ; 4.087 ; 4.087 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]      ; iCLK_50                                 ; 2.367 ; 2.367 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]     ; iCLK_50                                 ; 2.596 ; 2.596 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]     ; iCLK_50                                 ; 2.722 ; 2.722 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]     ; iCLK_50                                 ; 2.520 ; 2.520 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]     ; iCLK_50                                 ; 2.397 ; 2.397 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]     ; iCLK_50                                 ; 2.367 ; 2.367 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]     ; iCLK_50                                 ; 2.517 ; 2.517 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]     ; iCLK_50                                 ; 2.395 ; 2.395 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]     ; iCLK_50                                 ; 2.503 ; 2.503 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]     ; iCLK_50                                 ; 2.713 ; 2.713 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]     ; iCLK_50                                 ; 2.712 ; 2.712 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N   ; iCLK_50                                 ; 2.807 ; 2.807 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]      ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]     ; iCLK_50                                 ; 3.080 ; 3.080 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]     ; iCLK_50                                 ; 3.263 ; 3.263 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]     ; iCLK_50                                 ; 3.360 ; 3.360 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]     ; iCLK_50                                 ; 3.120 ; 3.120 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]     ; iCLK_50                                 ; 3.062 ; 3.062 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]     ; iCLK_50                                 ; 3.075 ; 3.075 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]     ; iCLK_50                                 ; 2.900 ; 2.900 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]     ; iCLK_50                                 ; 2.919 ; 2.919 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]     ; iCLK_50                                 ; 2.853 ; 2.853 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]     ; iCLK_50                                 ; 2.882 ; 2.882 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS        ; iCLK_50                                 ; 2.954 ; 2.954 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]      ; iCLK_50                                 ; 2.674 ; 2.674 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]     ; iCLK_50                                 ; 2.940 ; 2.940 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]     ; iCLK_50                                 ; 3.121 ; 3.121 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]     ; iCLK_50                                 ; 3.091 ; 3.091 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]     ; iCLK_50                                 ; 2.961 ; 2.961 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]     ; iCLK_50                                 ; 2.824 ; 2.824 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]     ; iCLK_50                                 ; 2.882 ; 2.882 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]     ; iCLK_50                                 ; 2.850 ; 2.850 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]     ; iCLK_50                                 ; 2.674 ; 2.674 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]     ; iCLK_50                                 ; 2.906 ; 2.906 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]     ; iCLK_50                                 ; 2.845 ; 2.845 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS        ; iCLK_50                                 ; 2.945 ; 2.945 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; GPIO_CLKOUT_N1 ; iCLK_50                                 ;       ; 1.489 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK     ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+----------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+---------------------------------------------------------+
; Progagation Delay                                       ;
+---------------+-------------+--------+----+----+--------+
; Input Port    ; Output Port ; RR     ; RF ; FR ; FF     ;
+---------------+-------------+--------+----+----+--------+
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 5.755  ;    ;    ; 5.755  ;
; iKEY[0]       ; oLEDG[3]    ; 8.610  ;    ;    ; 8.610  ;
; iSW[0]        ; oLEDR[0]    ; 10.454 ;    ;    ; 10.454 ;
; iSW[1]        ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]        ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]        ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]        ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]        ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]        ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]        ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]        ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]        ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]       ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]       ; oLEDR[11]   ; 9.615  ;    ;    ; 9.615  ;
; iSW[12]       ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]       ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]       ; oLEDR[14]   ; 10.095 ;    ;    ; 10.095 ;
; iSW[15]       ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]       ; oLEDR[16]   ; 10.110 ;    ;    ; 10.110 ;
; iSW[17]       ; oLEDR[17]   ; 9.902  ;    ;    ; 9.902  ;
+---------------+-------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Progagation Delay                             ;
+---------------+-------------+-------+----+----+-------+
; Input Port    ; Output Port ; RR    ; RF ; FR ; FF    ;
+---------------+-------------+-------+----+----+-------+
; GPIO_CLKIN_N1 ; oLEDG[5]    ; 3.028 ;    ;    ; 3.028 ;
; iKEY[0]       ; oLEDG[3]    ; 4.914 ;    ;    ; 4.914 ;
; iSW[0]        ; oLEDR[0]    ; 5.959 ;    ;    ; 5.959 ;
; iSW[1]        ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]        ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]        ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]        ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]        ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]        ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]        ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]        ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]        ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]       ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]       ; oLEDR[11]   ; 5.505 ;    ;    ; 5.505 ;
; iSW[12]       ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]       ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]       ; oLEDR[14]   ; 5.780 ;    ;    ; 5.780 ;
; iSW[15]       ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]       ; oLEDR[16]   ; 5.788 ;    ;    ; 5.788 ;
; iSW[17]       ; oLEDR[17]   ; 5.720 ;    ;    ; 5.720 ;
+---------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 874      ; 0        ; 0        ; 0        ;
; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1361     ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50                                 ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                                 ; iCLK_50                                 ; 3184     ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0]  ; 9064     ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 874      ; 0        ; 0        ; 0        ;
; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1361     ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50                                 ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                                 ; iCLK_50                                 ; 3184     ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0]  ; 9064     ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                               ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; iCLK_50    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 644      ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                                 ; 519      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop|altpll_component|pll|clk[0]  ; 232      ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; iCLK_50    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 644      ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                                 ; 519      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop|altpll_component|pll|clk[0]  ; 232      ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 101   ; 101  ;
; Unconstrained Output Ports      ; 120   ; 120  ;
; Unconstrained Output Port Paths ; 294   ; 294  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jan 13 17:00:30 2016
Info: Command: quartus_sta GreenScreen -c GreenScreen
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GreenScreen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {phase_loop|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {phase_loop|altpll_component|pll|clk[0]} {phase_loop|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.154
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.154      -181.597 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     2.965         0.000 iCLK_50 
    Info (332119):     3.181         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.695        -2.695 iCLK_50 
    Info (332119):    -0.069        -0.069 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -2.653
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.653       -60.181 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     2.663         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    15.327         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 2.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.186         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     3.025         0.000 iCLK_50 
    Info (332119):     4.765         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -71.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     2.873         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 iCLK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.972       -47.280 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     2.066         0.000 iCLK_50 
    Info (332119):     6.912         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.686
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.686        -1.686 iCLK_50 
    Info (332119):    -0.036        -0.036 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -0.763
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.763       -17.037 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     5.698         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    17.368         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 1.072
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.072         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     1.461         0.000 iCLK_50 
    Info (332119):     2.762         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -71.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     2.873         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 iCLK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 455 megabytes
    Info: Processing ended: Wed Jan 13 17:00:32 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


