#Substrate Graph
# noVertices
30
# noArcs
102
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 1813 1813 1
2 1445 1445 1
3 450 450 1
4 37 37 0
5 816 816 1
6 636 636 1
7 100 100 0
8 150 150 0
9 279 279 1
10 25 25 0
11 692 692 1
12 1694 1694 1
13 37 37 0
14 150 150 0
15 150 150 0
16 279 279 1
17 167 167 1
18 274 274 1
19 279 279 1
20 150 150 0
21 100 100 0
22 279 279 1
23 37 37 0
24 279 279 1
25 37 37 0
26 37 37 0
27 25 25 0
28 37 37 0
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 93
1 0 1 93
0 2 4 93
2 0 4 93
0 12 4 93
12 0 4 93
1 2 13 312
2 1 13 312
1 4 1 37
4 1 1 37
1 5 7 218
5 1 7 218
1 6 1 156
6 1 1 156
1 9 1 93
9 1 1 93
1 18 11 125
18 1 11 125
1 24 1 93
24 1 1 93
1 3 9 125
3 1 9 125
1 12 10 375
12 1 10 375
1 22 9 93
22 1 9 93
1 19 7 93
19 1 7 93
2 3 13 125
3 2 13 125
2 7 2 75
7 2 2 75
2 19 13 93
19 2 13 93
2 22 6 93
22 2 6 93
2 9 2 93
9 2 2 93
2 12 6 312
12 2 6 312
2 6 2 156
6 2 2 156
2 24 1 93
24 2 1 93
3 12 2 125
12 3 2 125
3 8 6 75
8 3 6 75
5 11 1 187
11 5 1 187
5 14 1 75
14 5 1 75
5 15 1 75
15 5 1 75
5 17 8 93
17 5 8 93
5 20 1 75
20 5 1 75
5 16 3 93
16 5 3 93
6 8 8 75
8 6 8 75
6 16 7 93
16 6 7 93
6 12 3 156
12 6 3 156
7 10 1 25
10 7 1 25
9 12 1 93
12 9 1 93
11 16 7 93
16 11 7 93
11 15 7 75
15 11 7 75
11 20 6 75
20 11 6 75
11 12 2 187
12 11 2 187
11 14 2 75
14 11 2 75
12 13 1 37
13 12 1 37
12 22 1 93
22 12 1 93
12 29 1 37
29 12 1 37
12 19 6 93
19 12 6 93
12 24 5 93
24 12 5 93
17 25 1 37
25 17 1 37
17 28 1 37
28 17 1 37
18 21 22 75
21 18 22 75
18 23 1 37
23 18 1 37
18 26 1 37
26 18 1 37
21 27 21 25
27 21 21 25
