\documentclass[xcolor=table]{beamer} % NORMAL !!!
%\documentclass[xcolor=table,aspectratio=149]{beamer} % pour IMPRESSION !!!

%\usepackage[size=a4]{beamerposter} % pour IMPRESSION !!!!

\usepackage[frenchb]{babel}

\usepackage[T1]{fontenc}

\usepackage[utf8]{inputenc}
\usepackage{amsmath}
\usepackage{graphicx}
\usepackage{listings}

\usetheme{default}

\addtobeamertemplate{navigation symbols}{}{%
    \usebeamerfont{footline}%
    \usebeamercolor[fg]{footline}%
    \hspace{1em}%
    \insertframenumber/\inserttotalframenumber
}
% \usetheme{Warsaw} -> A utiliser dans un second temps


\title[Automates]{Introduction au langage VHDL}

\author{Jean-Christophe Le Lann}

\institute{ENSTA Bretagne}

\date{\today}


\begin{document}

\begin{frame}
\titlepage
\end{frame}

\begin{frame}{HDL : Hardware description language}
  \begin{itemize}
    \item Les HDL permettent de \textbf{décrire} des systèmes.
    \item Ils sont donc très différents des langages de programmation classiques.
  \end{itemize}

  A titre d'exemple, nous donnons ici un code d'un HDL très important en Electronique {\it analogique} : Spice.
  Spice permet de décrire comment les composants usuels (résistance, capacité, inductance) sont interconnectés.
  Le simulateur Spice permet de rendre compte du comportement du circuit.
  \textbf{Nous allons procéder de même avec VHDL}, mais à plus haut niveau
  \begin{figure}[h!]
    \centering
    \includegraphics[scale=0.30]{./figures/spice.png}
  \end{figure}
\end{frame}

\begin{frame}{Historique de VHDL}
  \begin{itemize}
    \item VHDL est l'acronyme de : VHSIC Hardware Description Language.
    \item VHDL a été commandé par le Département à la Défense Américaine (DoD).
    \item Sa syntaxe s'inspire fortement d'ADA, très utilisé dans les années 80.
    \item VHDL est fortement et explicitement \textbf{typé}.
    \item Il permet notamment aux acteurs de la Silicon Valley d'échanger des informations/designs de manière cohérente.
    \item Son concurrent direct est le langage Verilog.
    \item VHDL parle de signaux, structures qui opèrent en parallèle, et temps : c'est un langage difficile.
  \end{itemize}

  Ces langages sont standardisés par l'IEEE. Plusieurs versions pour VHDL : 87,\textbf{93},08 notamment.
\end{frame}

\begin{frame}{VHDL : Simulation \& Synthèse}
  VHDL est utilisé pour deux activités différentes :

  \begin{itemize}
    \item La \textbf{simulation} : vérification fonctionnelle sur PC, du bon fonctionnement du système décrit.
    \item La \textbf{synthèse} : la génération automatique du système à partir des descriptions.
    \begin{itemize}
      \item Ces descriptions sont de plus en plus abstraites.
      \item On se limitera pour l'essentiel ici à décrire le circuit en terme d'équations logiques.
      \item Le niveau directement plus abstrait est le niveau RTL.
    \end{itemize}
  \end{itemize}
\end{frame}

\begin{frame}{Flot général}
  \begin{center}
  \begin{minipage}[t]{8cm}
   \centering
   \includegraphics[width=6cm]{./figures/conception_generale.png}
  \end{minipage}
  \end{center}
\end{frame}

\begin{frame}{Survol de la Simulation VHDL}
  La simulation, réalisée sur PC :
  \begin{itemize}
    \item Repose sur un \textbf{mécanisme d'échéancier} : to-do list.
    \item Le temps est incrémenté petit-à-petit :
    \begin{itemize}
      \item Temps physique
      \item Temps causal : {\it delta delay}. Pas infinitésimaux de propagation.
    \end{itemize}
    \item Le simulateur préserve la {\it causalité} entre signaux.
    \item C'est une tâche non-triviale pour un programme (simulateur) qui s'exécute sur un ordinateur séquentiel.
  \end{itemize}
\end{frame}

\begin{frame}{Survol de la Synthèse VHDL}
  \begin{itemize}
    \item La synthèse, réalisée sur PC, permet d'obtenir un circuit (optimisé) à partir d'une description.
    \item Seul un sous-ensemble du langage est "synthétisable", mais il est très large.
    \item Le résultat est fourni sous un format de graphe précisant toutes les interconnexions : "netlist"
    \item Dans le cas de la synthèse sur FPGA, cette netlist est ensuite transformée en \textbf{bitstream}.
  \end{itemize}
  \includegraphics[width=\textwidth]{Schematic.pdf}
\end{frame}

%\frame[plain]{\includegraphics[width=\textwidth]{Schematic.pdf}}

\begin{frame}{Structure globale d'une description VHDL}
  En première approche, on peut proposer la structure de fichier suivante :
  \begin{itemize}
    \item Déclaration des bibliothèques et packages utilisés : \textbf{library}...,\textbf{use}...
    \item Déclaration des entrées-sorties du circuit : \textbf{entity}
    \item Déclaration de l'intérieur du circuit : \textbf{architecture}
  \end{itemize}
\end{frame}

\begin{frame}{Structure globale d'une description VHDL (UE 1.2 !)}
  \begin{figure}[h]
    \centering
    \includegraphics[scale=0.3]{./figures/vhdl_1.png}
    %\caption{Vending machine et son environnement}
  \end{figure}
\end{frame}

\begin{frame}{Netlist : après synthèse}
  \begin{figure}[h]
    \centering
    \includegraphics[scale=0.4]{./figures/netlist.png}
    %\caption{Vending machine et son environnement}
  \end{figure}
\end{frame}


\begin{frame}{Notion d'entité}
  L'\textbf{entity} est la \textbf{vue extérieure} d'un composant.
  \begin{itemize}
    \item Nom du composant
    \item Liste de ports :
    \begin{itemize}
      \item Entrées : \boxed{nom : \textbf{in } type;}
      \item Sorties : \boxed{nom : \textbf{out } type;}
      \item Il est possible de déclarer plusieurs ports comme ceci : \boxed{n1,n2,n3 : \textbf{out } type;}
    \end{itemize}
  \end{itemize}
\end{frame}

\begin{frame}{Type en VHDL}
  On dispose de type de base, inclus dans le langage (bit par exemple), mais on repose
  plutôt sur des librairies complémentaires :
  \begin{itemize}
    \item std\_logic\_1164 : type std\_logic, std\_logic\_vector
    \item std\_logic : '1','0', mais aussi 'Z','X','U','L','H'
    \begin{itemize}
      \item '0','1' : logique booléenne traditionnelle
      \item 'U' : signal 'Undefined' (non connecté)
      \item 'X' : signal en conflit. Plusieurs connexions cherchent à affecter le signal.
      \item 'Z' : haute impédance.
      \item 'L','H' : signal à peu près à '0' et '1' (peu usités)
    \end{itemize}
  \end{itemize}
\end{frame}

\begin{frame}{Notion d'architecture}
  \begin{itemize}
    \item L'architecture : la vue \textbf{interne} d'un composant.
    \item Partie déclaration suivie d'un corps de l'architecture.
    \item Le corps contient des \textbf{éléments qui fonctionnent en parallèle} !
    \begin{itemize}
      \item L'ordre dans lesquels ils sont écrits est indifférent !
      \item On parle plutôt de \textbf{concurrence} (en simulation ces éléments partagent le processeur qui simule...)
    \end{itemize}
  \end{itemize}
\end{frame}

\begin{frame}{Notion d'architecture : éléments concurrents}
  \begin{itemize}
    \item Assignations de signaux : comme des équations.
    \begin{itemize}
      \item les assignations peuvent être conditionnelles ou non.
    \end{itemize}
    \item Instanciations de composants : assemblage hiérarchique.
    \item Processus : codes séquentiels isolés les uns des autres.
  \end{itemize}
  Nous allons les passer en revue ici.
\end{frame}

\begin{frame}{Assignations concurrentes}
  \begin{figure}[h]
    \centering
    \includegraphics[scale=0.35]{./figures/assignations_concurrentes.png}
  \end{figure}
\end{frame}

\begin{frame}{Instanciation de composants}
  \begin{figure}[h]
    \centering
    \includegraphics[scale=0.17]{./figures/instanciation.png}
  \end{figure}
\end{frame}

\begin{frame}{Processus concurrents}
  \begin{itemize}
    \item Un processus est un petit programme séquentiel.
    \item Les processus fonctionnent en parallèle (concurrence).
    \item Ils communiquent par signaux.
    \item Une \textbf{liste de sensibilité} explicite permet au simulateur de savoir quand (i.e sur quel changement de valeur) il doit
    ré-évaluer le processus.
    \item Du point de vue du simulateur, les processus s'exécutent jusqu'à rencontrer un éventuel \textbf{wait}. Sinon, ils rendent la main, avant de se ré-executer.
    \item Du point de vue de la synthèse, les processus nous permettront notamment de décrire les bascules D.
  \end{itemize}
\end{frame}

\begin{frame}{Processus concurrents : exemple}
  \begin{figure}[h]
    \centering
    \includegraphics[scale=0.25]{./figures/processus_sequentiel.png}
  \end{figure}
\end{frame}

\begin{frame}{Décrire des automates : en équations}
  \begin{figure}[h]
    \centering
    \includegraphics[scale=0.3]{./figures/vhdl_1.png}
  \end{figure}
\end{frame}

\begin{frame}{Décrire des automates : en RTL}
  \begin{figure}[h]
    \centering
    \includegraphics[scale=0.21]{./figures/ping_pong_rtl.png}
  \end{figure}
\end{frame}

\begin{frame}{Décrire des automates : en RTL}
  \begin{itemize}
    \item Les états sont représentés par un \textbf{type énumeré}.
    \item Deux signaux \textbf{state,next\_state} codent l'état courant et l'état futur.
    \item Un processus combinatoire permet d'expliciter le signal {\it next\_state}, à l'aide
    de différents {\it cas} présents dans le \textbf{case...when} du langage.
    \item Un processus séquentiel réalise l'échantillonnage et l'affectation de {\it next\_state} dans {\it state}
  \end{itemize}
\end{frame}

\begin{frame}{Décrire des automates : en RTL}
  \begin{itemize}
    \item A ce stade, le synthétiseur a suffisamment d'informations, pour \textbf{inférer} les équations logiques.
    \item Il a au préalable choisi un encodage de l'état. Cet encodage peut être forcé dans VHDL par des attributs ou guidés par des scripts.
    \item Le synthétiseur est capable d'explorer plusieurs solutions, notamment en fonction de l'encodage.
    \item Les sorties peuvent être encodées dans un troisème processus, mais généralement on les retrouvent dans le même processus que le calcul
    de l'état suivant.
  \end{itemize}
\end{frame}

\begin{frame}{Bancs de tests}
  Les {\it testbenchs} représentent un \textbf{laboratoire virtuel}, où l'on retrouve :
  \begin{itemize}
    \item le circuit à tester (DUT)
    \item des générateurs de signaux : horloge, reset, flux de données complexes.
    \item des instruments d'observations : loggers, comparateurs, etc
    \item la simulation elle-même fournit un oscilloscope, capable d'observer:
    \begin{itemize}
      \item la totalité des signaux
      \item sur une durée limitée par la seule mémoire de l'ordinateur
    \end{itemize}
  \end{itemize}

  A noter :
  \begin{itemize}
    \item seul un testbench est simulable.
    \item les bancs de test sont également décrits par un couple entité-architecture.
    \item il est logique que cette entité ne présente aucun port : laboratoire portes closes !
  \end{itemize}

\end{frame}

\begin{frame}{Bancs de tests}
  \begin{itemize}
    \item Les {\it testbenchs} VHDL sont le seul moyen de tester si un circuit fonctionne correctement : un circuit seul ne fonctionne pas.
    \item Les {\it testbenchs} peuvent être de différente nature et représentent l'essentiel du travail de conception.
    \begin{itemize}
      \item Testbenchs qui stimulent seulement les entrées, à partir de stimuli internes.
      \item Testbenchs qui stimulent seulement les entrées, à partir de stimuli externes (matlab, python, ruby, c, c++).
      \item Testbenchs qui vérifient les sorties, en calculant en interne les sorties attendues.
      \item Testbenchs qui vérifient les sorties, en les comparant à des valeurs calculées par un modèle externe : le \textbf{golden model}.
      \item Testbenchs qui "randomisent" la vérification, afin d'assurer une \textbf{couverture de code}.
    \end{itemize}

  \end{itemize}
\end{frame}

\begin{frame}{Banc de test et Golden model}
  \begin{center}
  \begin{minipage}[t]{8cm}
   \centering
   \includegraphics[width=8cm]{./figures/flot_testbench.png}
  \end{minipage}
  \end{center}
\end{frame}

\begin{frame}{Banc de test VHDL : "I love Paris" (TD)}
  \begin{center}
  \begin{minipage}[t]{15cm}
   \includegraphics[width=10cm]{./figures/iloveparis.png}
  \end{minipage}
  \end{center}
\end{frame}

\begin{frame}{Banc de test VHDL : exemple}
  \begin{center}
  \begin{minipage}[t]{19cm}
   \includegraphics[scale=0.12]{./figures/tb_000.png}
  \end{minipage}
  \end{center}
\end{frame}

\begin{frame}{Banc de test VHDL : exemple}
  \begin{center}
  \begin{minipage}[t]{19cm}
   \includegraphics[scale=0.3]{./figures/wave_drom.png}
  \end{minipage}
  \end{center}
\end{frame}

\begin{frame}{Pour la petite histoire...}
  Les {\it timing diagrams} ont été crées avec une syntaxe textuelle ! Le compilateur
  transforme ces {\it timing diagrams} en graphique SVG dans html5.
  \begin{center}
  \begin{minipage}[t]{19cm}
   \includegraphics[scale=0.17]{./figures/wave_drom_ex.png}
  \end{minipage}
  \end{center}
\end{frame}

\begin{frame}{Banc de test VHDL : exemple}
  Chronogrammes issus de la chaîne de compilation-simulation-visualisation autour de GHDL+Gtkwave.
  \begin{center}
  \begin{minipage}[t]{19cm}
   \includegraphics[scale=0.32]{./figures/metro_boulot_dodo_chrono.png}
  \end{minipage}
  \end{center}
\end{frame}

\begin{frame}{Simulation avec GHDL}
  GHDL est un simulateur open source développé par un français : Tristan Gingold.
  \begin{itemize}
    \item Il est open source. Développé en ADA.
    \item Il supporte les évolutions récentes du langage.
    \item Il est scrupuleux sur le respect de la norme.
    \item Il présente encore quelques bugs.
    \item Ce n'est pas le simulateur le plus utilisé au Monde : il s'agit de Modelsim.
  \end{itemize}
\end{frame}

\begin{frame}{Simulation avec GHDL}
  Pour simuler un testbench, il faut passer par 3 phases :
  \begin{itemize}
    \item \textbf{A}nalyse : \textbf{ ghdl -a circuit.vhd}
    \item ...
    \item \textbf{A}nalyse : \textbf{ghdl -a circuit\_tb.vhd}
    \item \textbf{E}laboration : \textbf{ghdl -e circuit\_tb} (sans .vhd).
    \begin{itemize}
      \item cette phase réunit les fichiers binaires produits par l'analyse
      \item ...adjoint un {\it runtime} (le coeur du simulateur)
      \item ...et produit un exécutable : le simulateur
    \end{itemize}
    \item \textbf{R}un : \textbf{ghdl -r circuit\_tb --wave=waves.ghw}.
    \begin{itemize}
      \item Le simulateur s'exécute et enregistre les signaux dans le fichier waves.
    \end{itemize}
    \item Un viewer externe est alors utilisé pour visualiser les signaux : \textbf{gtkwave waves.ghw}.
    \item La disposition des signaux est enregistrable dans un fichier spécifique à gtkwave (.sav).
    \item Il faut \textbf{scripter} l'ensemble.
  \end{itemize}
\end{frame}

\begin{frame}{Visualisation avec Gtkwave}
  \textbf{gtkwave wave.ghw chrono.sav}
  Le fichier chrono.sav correspond à la mise en forme des chronogrammes, sauvée dans ce fichier.
  \begin{center}
  \begin{minipage}[t]{8cm}
   \centering
   \includegraphics[width=8cm]{./figures/gtkwave.png}
  \end{minipage}
  \end{center}
\end{frame}

\begin{frame}{Un mot sur les prochains TP VHDL}
  \begin{enumerate}
    \item Création d'un design hiérarchique : additionneur 8 bits. Compilation et simulation d'un banc de test.
    \item Design séquentiel en VHDL. Design logique vs RTL dans le cas des Automates.
    \item Synthèse sur FPGA : moyenne mobile {\it ou} coeur de processeur {\it ou} serrure numérique.
  \end{enumerate}
\end{frame}

\end{document}
