TimeQuest Timing Analyzer report for AL_Controller
Tue Oct 12 19:37:05 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'SlowCLK'
 12. Setup: 'UserCLK'
 13. Setup: 'CLK_Select'
 14. Hold: 'CLK_Select'
 15. Hold: 'SlowCLK'
 16. Hold: 'UserCLK'
 17. Minimum Pulse Width: 'SlowCLK'
 18. Minimum Pulse Width: 'UserCLK'
 19. Minimum Pulse Width: 'CLK_Select'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Setup Transfers
 29. Hold Transfers
 30. Report TCCS
 31. Report RSKM
 32. Unconstrained Paths
 33. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AL_Controller                                                     ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128SLC84-15                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; CLK_Select ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Select } ;
; SlowCLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SlowCLK }    ;
; UserCLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UserCLK }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.92 MHz ; 76.92 MHz       ; CLK_Select ;      ;
; 76.92 MHz ; 76.92 MHz       ; SlowCLK    ;      ;
; 76.92 MHz ; 76.92 MHz       ; UserCLK    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Setup Summary                        ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; SlowCLK    ; -12.000 ; -36.000       ;
; UserCLK    ; -12.000 ; -36.000       ;
; CLK_Select ; -12.000 ; -12.000       ;
+------------+---------+---------------+


+------------------------------------+
; Hold Summary                       ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; CLK_Select ; 5.000 ; 0.000         ;
; SlowCLK    ; 5.000 ; 0.000         ;
; UserCLK    ; 5.000 ; 0.000         ;
+------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-------------------------------------+
; Minimum Pulse Width Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; SlowCLK    ; -5.500 ; -44.000       ;
; UserCLK    ; -5.500 ; -44.000       ;
; CLK_Select ; -5.500 ; -22.000       ;
+------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'SlowCLK'                                                                                                                                                              ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; UserCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; UserCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; UserCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; UserCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; UserCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; UserCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; SlowCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; SlowCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; SlowCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; SlowCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; SlowCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; SlowCLK      ; SlowCLK     ; 1.000        ; 0.000      ; 9.000      ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'UserCLK'                                                                                                                                                              ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; UserCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; UserCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; UserCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; UserCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; UserCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; UserCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; SlowCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; SlowCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; SlowCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; SlowCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; SlowCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; SlowCLK      ; UserCLK     ; 1.000        ; 0.000      ; 9.000      ;
+---------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_Select'                                                                                                                     ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -12.000 ; D_flip_flop:CLKFLOP|Q~reg0 ; D_flip_flop:CLKFLOP|Q~reg0 ; CLK_Select   ; CLK_Select  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; D_flip_flop:CLKFLOP|Q~en   ; D_flip_flop:CLKFLOP|Q~reg0 ; CLK_Select   ; CLK_Select  ; 1.000        ; 0.000      ; 9.000      ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_Select'                                                                                                                    ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 5.000 ; D_flip_flop:CLKFLOP|Q~reg0 ; D_flip_flop:CLKFLOP|Q~reg0 ; CLK_Select   ; CLK_Select  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; D_flip_flop:CLKFLOP|Q~en   ; D_flip_flop:CLKFLOP|Q~reg0 ; CLK_Select   ; CLK_Select  ; 0.000        ; 0.000      ; 9.000      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'SlowCLK'                                                                                                                                                             ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; UserCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; UserCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; UserCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; UserCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; UserCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; UserCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; SlowCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; SlowCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; SlowCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; SlowCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; SlowCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; SlowCLK      ; SlowCLK     ; 0.000        ; 0.000      ; 9.000      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'UserCLK'                                                                                                                                                             ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; UserCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; UserCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; UserCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; UserCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; UserCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; UserCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; SlowCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; SlowCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; SlowCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; SlowCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; SlowCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ; SlowCLK      ; UserCLK     ; 0.000        ; 0.000      ; 9.000      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'SlowCLK'                                                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SlowCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SlowCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SlowCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SlowCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SlowCLK ; Fall       ; Control_Unit|D0|Q~en|[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; Control_Unit|D0|Q~en|[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SlowCLK ; Fall       ; Control_Unit|D0|Q~reg0|[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; Control_Unit|D0|Q~reg0|[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SlowCLK ; Fall       ; Control_Unit|D1|Q~reg0|[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; Control_Unit|D1|Q~reg0|[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SlowCLK ; Fall       ; Control_Unit|D2|Q~reg0|[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; Control_Unit|D2|Q~reg0|[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SlowCLK ; Rise       ; SlowCLK|dataout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SlowCLK ; Rise       ; SlowCLK|dataout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SlowCLK ; Rise       ; interntalCLK~12|datain[0]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SlowCLK ; Rise       ; interntalCLK~12|datain[0]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SlowCLK ; Fall       ; interntalCLK~12|dataout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SlowCLK ; Fall       ; interntalCLK~12|dataout                       ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'UserCLK'                                                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; UserCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; UserCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~en   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; UserCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; UserCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D0|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; UserCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; UserCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D1|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; UserCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; UserCLK ; Fall       ; StandbyGen:Control_Unit|D_flip_flop:D2|Q~reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; Control_Unit|D0|Q~en|[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; Control_Unit|D0|Q~en|[1]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; Control_Unit|D0|Q~en|[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; Control_Unit|D0|Q~en|[2]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; Control_Unit|D0|Q~reg0|[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; Control_Unit|D0|Q~reg0|[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; Control_Unit|D0|Q~reg0|[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; Control_Unit|D0|Q~reg0|[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; Control_Unit|D1|Q~reg0|[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; Control_Unit|D1|Q~reg0|[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; Control_Unit|D1|Q~reg0|[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; Control_Unit|D1|Q~reg0|[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; Control_Unit|D2|Q~reg0|[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; Control_Unit|D2|Q~reg0|[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; Control_Unit|D2|Q~reg0|[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; Control_Unit|D2|Q~reg0|[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Rise       ; UserCLK|dataout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Rise       ; UserCLK|dataout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Rise       ; interntalCLK~13|datain[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Rise       ; interntalCLK~13|datain[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; interntalCLK~13|dataout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; interntalCLK~13|dataout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Rise       ; interntalCLK~14|datain[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Rise       ; interntalCLK~14|datain[1]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UserCLK ; Fall       ; interntalCLK~14|dataout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UserCLK ; Fall       ; interntalCLK~14|dataout                       ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK_Select'                                                                                ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; CLK_Select ; Rise       ; D_flip_flop:CLKFLOP|Q~en   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; CLK_Select ; Rise       ; D_flip_flop:CLKFLOP|Q~en   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; CLK_Select ; Rise       ; D_flip_flop:CLKFLOP|Q~reg0 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; CLK_Select ; Rise       ; D_flip_flop:CLKFLOP|Q~reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Select ; Rise       ; CLKFLOP|Q~en|[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Select ; Rise       ; CLKFLOP|Q~en|[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Select ; Rise       ; CLKFLOP|Q~reg0|[2]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Select ; Rise       ; CLKFLOP|Q~reg0|[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Select ; Rise       ; CLK_Select|dataout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Select ; Rise       ; CLK_Select|dataout         ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; CLK                  ; CLK_Select ; 24.000 ; 24.000 ; Rise       ; CLK_Select      ;
; CLK                  ; SlowCLK    ; 15.000 ; 15.000 ; Rise       ; SlowCLK         ;
; CLK                  ; SlowCLK    ; 15.000 ; 15.000 ; Fall       ; SlowCLK         ;
; Count                ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; CounterOutControl    ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; DisplayControl       ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; HighJumpRegLoad      ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; InsRegControl        ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; JumpEnable           ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; LowJumpRegLoad       ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; MainBus[*]           ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
;  MainBus[0]          ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
;  MainBus[1]          ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
;  MainBus[2]          ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
;  MainBus[3]          ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
;  MainBus[4]          ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
;  MainBus[5]          ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
;  MainBus[6]          ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
;  MainBus[7]          ; SlowCLK    ; 50.000 ; 50.000 ; Fall       ; SlowCLK         ;
; MainRegOutputControl ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; MainRegReadControl   ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; MemOutEnable         ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; RegAControl          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; RegBControl          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; CLK                  ; UserCLK    ; 15.000 ; 15.000 ; Rise       ; UserCLK         ;
; CLK                  ; UserCLK    ; 15.000 ; 15.000 ; Fall       ; UserCLK         ;
; Count                ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; CounterOutControl    ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; DisplayControl       ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; HighJumpRegLoad      ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; InsRegControl        ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; JumpEnable           ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; LowJumpRegLoad       ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; MainBus[*]           ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
;  MainBus[0]          ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
;  MainBus[1]          ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
;  MainBus[2]          ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
;  MainBus[3]          ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
;  MainBus[4]          ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
;  MainBus[5]          ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
;  MainBus[6]          ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
;  MainBus[7]          ; UserCLK    ; 50.000 ; 50.000 ; Fall       ; UserCLK         ;
; MainRegOutputControl ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; MainRegReadControl   ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; MemOutEnable         ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; RegAControl          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; RegBControl          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; CLK                  ; CLK_Select ; 24.000 ; 24.000 ; Rise       ; CLK_Select      ;
; CLK                  ; SlowCLK    ; 15.000 ; 15.000 ; Rise       ; SlowCLK         ;
; CLK                  ; SlowCLK    ; 15.000 ; 15.000 ; Fall       ; SlowCLK         ;
; Count                ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; CounterOutControl    ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; DisplayControl       ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; HighJumpRegLoad      ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; InsRegControl        ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; JumpEnable           ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; LowJumpRegLoad       ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; MainBus[*]           ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
;  MainBus[0]          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
;  MainBus[1]          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
;  MainBus[2]          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
;  MainBus[3]          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
;  MainBus[4]          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
;  MainBus[5]          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
;  MainBus[6]          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
;  MainBus[7]          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; MainRegOutputControl ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; MainRegReadControl   ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; MemOutEnable         ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; RegAControl          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; RegBControl          ; SlowCLK    ; 32.000 ; 32.000 ; Fall       ; SlowCLK         ;
; CLK                  ; UserCLK    ; 15.000 ; 15.000 ; Rise       ; UserCLK         ;
; CLK                  ; UserCLK    ; 15.000 ; 15.000 ; Fall       ; UserCLK         ;
; Count                ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; CounterOutControl    ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; DisplayControl       ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; HighJumpRegLoad      ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; InsRegControl        ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; JumpEnable           ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; LowJumpRegLoad       ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; MainBus[*]           ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
;  MainBus[0]          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
;  MainBus[1]          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
;  MainBus[2]          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
;  MainBus[3]          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
;  MainBus[4]          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
;  MainBus[5]          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
;  MainBus[6]          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
;  MainBus[7]          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; MainRegOutputControl ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; MainRegReadControl   ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; MemOutEnable         ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; RegAControl          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
; RegBControl          ; UserCLK    ; 32.000 ; 32.000 ; Fall       ; UserCLK         ;
+----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Propagation Delay                                                     ;
+------------+----------------------+--------+--------+--------+--------+
; Input Port ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------------+--------+--------+--------+--------+
; Ins[0]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[0]     ; DisplayControl       ; 15.000 ;        ;        ; 15.000 ;
; Ins[0]     ; HighJumpRegLoad      ; 15.000 ;        ;        ; 15.000 ;
; Ins[0]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[0]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[0]     ; MainBus[0]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[0]     ; MainBus[1]           ; 24.000 ; 32.000 ; 32.000 ; 24.000 ;
; Ins[0]     ; MainBus[2]           ; 32.000 ;        ;        ; 32.000 ;
; Ins[0]     ; MainBus[3]           ; 36.000 ; 32.000 ; 32.000 ; 36.000 ;
; Ins[0]     ; MainBus[4]           ; 36.000 ; 32.000 ; 32.000 ; 36.000 ;
; Ins[0]     ; MainBus[5]           ; 36.000 ; 32.000 ; 32.000 ; 36.000 ;
; Ins[0]     ; MainBus[6]           ; 36.000 ; 32.000 ; 32.000 ; 36.000 ;
; Ins[0]     ; MainBus[7]           ; 36.000 ; 32.000 ; 32.000 ; 36.000 ;
; Ins[0]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[0]     ; RegBControl          ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; Count                ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; CounterOutControl    ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; DisplayControl       ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; HighJumpRegLoad      ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; InsRegControl        ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; JumpEnable           ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; LowJumpRegLoad       ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; MainBus[0]           ; 34.000 ; 41.000 ; 41.000 ; 34.000 ;
; Ins[1]     ; MainBus[1]           ; 34.000 ; 41.000 ; 41.000 ; 34.000 ;
; Ins[1]     ; MainBus[2]           ; 34.000 ; 41.000 ; 41.000 ; 34.000 ;
; Ins[1]     ; MainBus[3]           ; 36.000 ; 41.000 ; 41.000 ; 36.000 ;
; Ins[1]     ; MainBus[4]           ; 36.000 ; 41.000 ; 41.000 ; 36.000 ;
; Ins[1]     ; MainBus[5]           ; 36.000 ; 41.000 ; 41.000 ; 36.000 ;
; Ins[1]     ; MainBus[6]           ; 36.000 ; 41.000 ; 41.000 ; 36.000 ;
; Ins[1]     ; MainBus[7]           ; 36.000 ; 41.000 ; 41.000 ; 36.000 ;
; Ins[1]     ; MainRegOutputControl ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; MemOutEnable         ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[1]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; HighJumpRegLoad      ; 15.000 ;        ;        ; 15.000 ;
; Ins[2]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; LowJumpRegLoad       ; 15.000 ;        ;        ; 15.000 ;
; Ins[2]     ; MainBus[0]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[2]     ; MainBus[1]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[2]     ; MainBus[2]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[2]     ; MainBus[3]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[2]     ; MainBus[4]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[2]     ; MainBus[5]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[2]     ; MainBus[6]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[2]     ; MainBus[7]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[2]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; HighJumpRegLoad      ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; MainBus[0]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[3]     ; MainBus[1]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[3]     ; MainBus[2]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[3]     ; MainBus[3]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[3]     ; MainBus[4]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[3]     ; MainBus[5]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[3]     ; MainBus[6]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[3]     ; MainBus[7]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[3]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; HighJumpRegLoad      ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; MainBus[0]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[4]     ; MainBus[1]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[4]     ; MainBus[2]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[4]     ; MainBus[3]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[4]     ; MainBus[4]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[4]     ; MainBus[5]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[4]     ; MainBus[6]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[4]     ; MainBus[7]           ; 41.000 ; 34.000 ; 34.000 ; 41.000 ;
; Ins[4]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; HighJumpRegLoad      ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; MainBus[0]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[5]     ; MainBus[1]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[5]     ; MainBus[2]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[5]     ; MainBus[3]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[5]     ; MainBus[4]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[5]     ; MainBus[5]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[5]     ; MainBus[6]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[5]     ; MainBus[7]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[5]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; Count                ; 15.000 ; 15.000 ; 15.000 ; 15.000 ;
; Ins[6]     ; CounterOutControl    ; 15.000 ;        ;        ; 15.000 ;
; Ins[6]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; HighJumpRegLoad      ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; InsRegControl        ; 15.000 ;        ;        ; 15.000 ;
; Ins[6]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; MainBus[0]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[6]     ; MainBus[1]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[6]     ; MainBus[2]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[6]     ; MainBus[3]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[6]     ; MainBus[4]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[6]     ; MainBus[5]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[6]     ; MainBus[6]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[6]     ; MainBus[7]           ; 40.000 ; 33.000 ; 33.000 ; 40.000 ;
; Ins[6]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; MainRegReadControl   ; 15.000 ;        ;        ; 15.000 ;
; Ins[6]     ; MemOutEnable         ; 15.000 ;        ;        ; 15.000 ;
; Ins[6]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; Count                ; 15.000 ; 15.000 ; 15.000 ; 15.000 ;
; Ins[7]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; DisplayControl       ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; HighJumpRegLoad      ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; JumpEnable           ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; LowJumpRegLoad       ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; MainBus[0]           ; 33.000 ; 40.000 ; 40.000 ; 33.000 ;
; Ins[7]     ; MainBus[1]           ; 33.000 ; 40.000 ; 40.000 ; 33.000 ;
; Ins[7]     ; MainBus[2]           ; 33.000 ; 40.000 ; 40.000 ; 33.000 ;
; Ins[7]     ; MainBus[3]           ; 33.000 ; 40.000 ; 40.000 ; 33.000 ;
; Ins[7]     ; MainBus[4]           ; 33.000 ; 40.000 ; 40.000 ; 33.000 ;
; Ins[7]     ; MainBus[5]           ; 33.000 ; 40.000 ; 40.000 ; 33.000 ;
; Ins[7]     ; MainBus[6]           ; 33.000 ; 40.000 ; 40.000 ; 33.000 ;
; Ins[7]     ; MainBus[7]           ; 33.000 ; 40.000 ; 40.000 ; 33.000 ;
; Ins[7]     ; MainRegOutputControl ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; MainRegReadControl   ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; RegAControl          ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; RegBControl          ; 15.000 ;        ;        ; 15.000 ;
; regA[0]    ; MainBus[0]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regA[0]    ; MainBus[1]           ;        ; 32.000 ; 32.000 ;        ;
; regA[0]    ; MainBus[2]           ; 26.000 ;        ;        ; 26.000 ;
; regA[0]    ; MainBus[3]           ; 35.000 ;        ;        ; 35.000 ;
; regA[0]    ; MainBus[4]           ; 35.000 ;        ;        ; 35.000 ;
; regA[0]    ; MainBus[5]           ; 35.000 ;        ;        ; 35.000 ;
; regA[0]    ; MainBus[6]           ; 35.000 ;        ;        ; 35.000 ;
; regA[0]    ; MainBus[7]           ; 35.000 ;        ;        ; 35.000 ;
; regA[1]    ; MainBus[1]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regA[1]    ; MainBus[2]           ; 32.000 ;        ;        ; 32.000 ;
; regA[1]    ; MainBus[3]           ; 35.000 ;        ;        ; 35.000 ;
; regA[1]    ; MainBus[4]           ; 35.000 ;        ;        ; 35.000 ;
; regA[1]    ; MainBus[5]           ; 35.000 ;        ;        ; 35.000 ;
; regA[1]    ; MainBus[6]           ; 35.000 ;        ;        ; 35.000 ;
; regA[1]    ; MainBus[7]           ; 35.000 ;        ;        ; 35.000 ;
; regA[2]    ; MainBus[2]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[2]    ; MainBus[3]           ; 36.000 ;        ;        ; 36.000 ;
; regA[2]    ; MainBus[4]           ; 36.000 ;        ;        ; 36.000 ;
; regA[2]    ; MainBus[5]           ; 36.000 ;        ;        ; 36.000 ;
; regA[2]    ; MainBus[6]           ; 36.000 ;        ;        ; 36.000 ;
; regA[2]    ; MainBus[7]           ; 36.000 ;        ;        ; 36.000 ;
; regA[3]    ; MainBus[3]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[3]    ; MainBus[4]           ; 33.000 ;        ;        ; 33.000 ;
; regA[3]    ; MainBus[5]           ; 33.000 ;        ;        ; 33.000 ;
; regA[3]    ; MainBus[6]           ; 33.000 ;        ;        ; 33.000 ;
; regA[3]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[4]    ; MainBus[4]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[4]    ; MainBus[5]           ; 33.000 ;        ;        ; 33.000 ;
; regA[4]    ; MainBus[6]           ; 33.000 ;        ;        ; 33.000 ;
; regA[4]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[5]    ; MainBus[5]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[5]    ; MainBus[6]           ; 33.000 ;        ;        ; 33.000 ;
; regA[5]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[6]    ; MainBus[6]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[6]    ; MainBus[7]           ; 34.000 ;        ;        ; 34.000 ;
; regA[7]    ; MainBus[7]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[0]    ; MainBus[0]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regB[0]    ; MainBus[1]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[0]    ; MainBus[2]           ; 25.000 ; 26.000 ; 26.000 ; 25.000 ;
; regB[0]    ; MainBus[3]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[0]    ; MainBus[4]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[0]    ; MainBus[5]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[0]    ; MainBus[6]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[0]    ; MainBus[7]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[1]    ; MainBus[1]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regB[1]    ; MainBus[2]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[1]    ; MainBus[3]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[1]    ; MainBus[4]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[1]    ; MainBus[5]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[1]    ; MainBus[6]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[1]    ; MainBus[7]           ; 35.000 ; 35.000 ; 35.000 ; 35.000 ;
; regB[2]    ; MainBus[2]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[2]    ; MainBus[3]           ; 36.000 ; 36.000 ; 36.000 ; 36.000 ;
; regB[2]    ; MainBus[4]           ; 36.000 ; 36.000 ; 36.000 ; 36.000 ;
; regB[2]    ; MainBus[5]           ; 36.000 ; 36.000 ; 36.000 ; 36.000 ;
; regB[2]    ; MainBus[6]           ; 36.000 ; 36.000 ; 36.000 ; 36.000 ;
; regB[2]    ; MainBus[7]           ; 36.000 ; 36.000 ; 36.000 ; 36.000 ;
; regB[3]    ; MainBus[3]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[3]    ; MainBus[4]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[3]    ; MainBus[5]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[3]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[3]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[4]    ; MainBus[4]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[4]    ; MainBus[5]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[4]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[4]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[5]    ; MainBus[5]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[5]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[5]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[6]    ; MainBus[6]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[6]    ; MainBus[7]           ; 34.000 ; 34.000 ; 34.000 ; 34.000 ;
; regB[7]    ; MainBus[7]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
+------------+----------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Minimum Propagation Delay                                             ;
+------------+----------------------+--------+--------+--------+--------+
; Input Port ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------------+--------+--------+--------+--------+
; Ins[0]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[0]     ; DisplayControl       ; 15.000 ;        ;        ; 15.000 ;
; Ins[0]     ; HighJumpRegLoad      ; 15.000 ;        ;        ; 15.000 ;
; Ins[0]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[0]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[0]     ; MainBus[0]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[0]     ; MainBus[1]           ; 24.000 ; 32.000 ; 32.000 ; 24.000 ;
; Ins[0]     ; MainBus[2]           ; 25.000 ;        ;        ; 25.000 ;
; Ins[0]     ; MainBus[3]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[0]     ; MainBus[4]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[0]     ; MainBus[5]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[0]     ; MainBus[6]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[0]     ; MainBus[7]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[0]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[0]     ; RegBControl          ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; Count                ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; CounterOutControl    ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; DisplayControl       ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; HighJumpRegLoad      ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; InsRegControl        ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; JumpEnable           ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; LowJumpRegLoad       ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; MainBus[0]           ; 24.000 ; 41.000 ; 41.000 ; 24.000 ;
; Ins[1]     ; MainBus[1]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[1]     ; MainBus[2]           ; 25.000 ; 41.000 ; 41.000 ; 25.000 ;
; Ins[1]     ; MainBus[3]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[1]     ; MainBus[4]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[1]     ; MainBus[5]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[1]     ; MainBus[6]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[1]     ; MainBus[7]           ; 33.000 ; 32.000 ; 32.000 ; 33.000 ;
; Ins[1]     ; MainRegOutputControl ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; MemOutEnable         ; 15.000 ;        ;        ; 15.000 ;
; Ins[1]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[1]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; HighJumpRegLoad      ; 15.000 ;        ;        ; 15.000 ;
; Ins[2]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; LowJumpRegLoad       ; 15.000 ;        ;        ; 15.000 ;
; Ins[2]     ; MainBus[0]           ; 41.000 ; 24.000 ; 24.000 ; 41.000 ;
; Ins[2]     ; MainBus[1]           ; 41.000 ; 24.000 ; 24.000 ; 41.000 ;
; Ins[2]     ; MainBus[2]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[2]     ; MainBus[3]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[2]     ; MainBus[4]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[2]     ; MainBus[5]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[2]     ; MainBus[6]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[2]     ; MainBus[7]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[2]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[2]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; HighJumpRegLoad      ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; MainBus[0]           ; 41.000 ; 24.000 ; 24.000 ; 41.000 ;
; Ins[3]     ; MainBus[1]           ; 41.000 ; 24.000 ; 24.000 ; 41.000 ;
; Ins[3]     ; MainBus[2]           ; 24.000 ; 32.000 ; 32.000 ; 24.000 ;
; Ins[3]     ; MainBus[3]           ; 32.000 ; 15.000 ; 15.000 ; 32.000 ;
; Ins[3]     ; MainBus[4]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[3]     ; MainBus[5]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[3]     ; MainBus[6]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[3]     ; MainBus[7]           ; 32.000 ; 34.000 ; 34.000 ; 32.000 ;
; Ins[3]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[3]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; HighJumpRegLoad      ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; MainBus[0]           ; 41.000 ; 24.000 ; 24.000 ; 41.000 ;
; Ins[4]     ; MainBus[1]           ; 41.000 ; 32.000 ; 32.000 ; 41.000 ;
; Ins[4]     ; MainBus[2]           ; 24.000 ; 34.000 ; 34.000 ; 24.000 ;
; Ins[4]     ; MainBus[3]           ; 33.000 ; 34.000 ; 34.000 ; 33.000 ;
; Ins[4]     ; MainBus[4]           ; 33.000 ; 15.000 ; 15.000 ; 33.000 ;
; Ins[4]     ; MainBus[5]           ; 33.000 ; 34.000 ; 34.000 ; 33.000 ;
; Ins[4]     ; MainBus[6]           ; 33.000 ; 34.000 ; 34.000 ; 33.000 ;
; Ins[4]     ; MainBus[7]           ; 33.000 ; 34.000 ; 34.000 ; 33.000 ;
; Ins[4]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[4]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; Count                ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; HighJumpRegLoad      ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; MainBus[0]           ; 40.000 ; 24.000 ; 24.000 ; 40.000 ;
; Ins[5]     ; MainBus[1]           ; 40.000 ; 24.000 ; 24.000 ; 40.000 ;
; Ins[5]     ; MainBus[2]           ; 24.000 ; 33.000 ; 33.000 ; 24.000 ;
; Ins[5]     ; MainBus[3]           ; 24.000 ; 33.000 ; 33.000 ; 24.000 ;
; Ins[5]     ; MainBus[4]           ; 24.000 ; 33.000 ; 33.000 ; 24.000 ;
; Ins[5]     ; MainBus[5]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[5]     ; MainBus[6]           ; 25.000 ; 33.000 ; 33.000 ; 25.000 ;
; Ins[5]     ; MainBus[7]           ; 25.000 ; 33.000 ; 33.000 ; 25.000 ;
; Ins[5]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[5]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; Count                ; 15.000 ; 15.000 ; 15.000 ; 15.000 ;
; Ins[6]     ; CounterOutControl    ; 15.000 ;        ;        ; 15.000 ;
; Ins[6]     ; DisplayControl       ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; HighJumpRegLoad      ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; InsRegControl        ; 15.000 ;        ;        ; 15.000 ;
; Ins[6]     ; JumpEnable           ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; LowJumpRegLoad       ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; MainBus[0]           ; 24.000 ; 31.000 ; 31.000 ; 24.000 ;
; Ins[6]     ; MainBus[1]           ; 24.000 ; 31.000 ; 31.000 ; 24.000 ;
; Ins[6]     ; MainBus[2]           ; 24.000 ; 31.000 ; 31.000 ; 24.000 ;
; Ins[6]     ; MainBus[3]           ; 24.000 ; 31.000 ; 31.000 ; 24.000 ;
; Ins[6]     ; MainBus[4]           ; 24.000 ; 31.000 ; 31.000 ; 24.000 ;
; Ins[6]     ; MainBus[5]           ; 24.000 ; 31.000 ; 31.000 ; 24.000 ;
; Ins[6]     ; MainBus[6]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[6]     ; MainBus[7]           ; 24.000 ; 31.000 ; 31.000 ; 24.000 ;
; Ins[6]     ; MainRegOutputControl ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; MainRegReadControl   ; 15.000 ;        ;        ; 15.000 ;
; Ins[6]     ; MemOutEnable         ; 15.000 ;        ;        ; 15.000 ;
; Ins[6]     ; RegAControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[6]     ; RegBControl          ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; Count                ; 15.000 ; 15.000 ; 15.000 ; 15.000 ;
; Ins[7]     ; CounterOutControl    ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; DisplayControl       ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; HighJumpRegLoad      ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; InsRegControl        ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; JumpEnable           ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; LowJumpRegLoad       ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; MainBus[0]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[7]     ; MainBus[1]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[7]     ; MainBus[2]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[7]     ; MainBus[3]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[7]     ; MainBus[4]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[7]     ; MainBus[5]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[7]     ; MainBus[6]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[7]     ; MainBus[7]           ; 24.000 ; 15.000 ; 15.000 ; 24.000 ;
; Ins[7]     ; MainRegOutputControl ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; MainRegReadControl   ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; MemOutEnable         ;        ; 15.000 ; 15.000 ;        ;
; Ins[7]     ; RegAControl          ; 15.000 ;        ;        ; 15.000 ;
; Ins[7]     ; RegBControl          ; 15.000 ;        ;        ; 15.000 ;
; regA[0]    ; MainBus[0]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regA[0]    ; MainBus[1]           ;        ; 32.000 ; 32.000 ;        ;
; regA[0]    ; MainBus[2]           ; 24.000 ;        ;        ; 24.000 ;
; regA[0]    ; MainBus[3]           ; 33.000 ;        ;        ; 33.000 ;
; regA[0]    ; MainBus[4]           ; 33.000 ;        ;        ; 33.000 ;
; regA[0]    ; MainBus[5]           ; 33.000 ;        ;        ; 33.000 ;
; regA[0]    ; MainBus[6]           ; 33.000 ;        ;        ; 33.000 ;
; regA[0]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[1]    ; MainBus[1]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regA[1]    ; MainBus[2]           ; 25.000 ;        ;        ; 25.000 ;
; regA[1]    ; MainBus[3]           ; 34.000 ;        ;        ; 34.000 ;
; regA[1]    ; MainBus[4]           ; 34.000 ;        ;        ; 34.000 ;
; regA[1]    ; MainBus[5]           ; 34.000 ;        ;        ; 34.000 ;
; regA[1]    ; MainBus[6]           ; 34.000 ;        ;        ; 34.000 ;
; regA[1]    ; MainBus[7]           ; 34.000 ;        ;        ; 34.000 ;
; regA[2]    ; MainBus[2]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[2]    ; MainBus[3]           ; 33.000 ;        ;        ; 33.000 ;
; regA[2]    ; MainBus[4]           ; 33.000 ;        ;        ; 33.000 ;
; regA[2]    ; MainBus[5]           ; 33.000 ;        ;        ; 33.000 ;
; regA[2]    ; MainBus[6]           ; 33.000 ;        ;        ; 33.000 ;
; regA[2]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[3]    ; MainBus[3]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[3]    ; MainBus[4]           ; 33.000 ;        ;        ; 33.000 ;
; regA[3]    ; MainBus[5]           ; 33.000 ;        ;        ; 33.000 ;
; regA[3]    ; MainBus[6]           ; 33.000 ;        ;        ; 33.000 ;
; regA[3]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[4]    ; MainBus[4]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[4]    ; MainBus[5]           ; 33.000 ;        ;        ; 33.000 ;
; regA[4]    ; MainBus[6]           ; 33.000 ;        ;        ; 33.000 ;
; regA[4]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[5]    ; MainBus[5]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[5]    ; MainBus[6]           ; 33.000 ;        ;        ; 33.000 ;
; regA[5]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[6]    ; MainBus[6]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regA[6]    ; MainBus[7]           ; 33.000 ;        ;        ; 33.000 ;
; regA[7]    ; MainBus[7]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[0]    ; MainBus[0]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regB[0]    ; MainBus[1]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[0]    ; MainBus[2]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regB[0]    ; MainBus[3]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[0]    ; MainBus[4]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[0]    ; MainBus[5]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[0]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[0]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[1]    ; MainBus[1]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regB[1]    ; MainBus[2]           ; 24.000 ; 24.000 ; 24.000 ; 24.000 ;
; regB[1]    ; MainBus[3]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[1]    ; MainBus[4]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[1]    ; MainBus[5]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[1]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[1]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[2]    ; MainBus[2]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[2]    ; MainBus[3]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[2]    ; MainBus[4]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[2]    ; MainBus[5]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[2]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[2]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[3]    ; MainBus[3]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[3]    ; MainBus[4]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[3]    ; MainBus[5]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[3]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[3]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[4]    ; MainBus[4]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[4]    ; MainBus[5]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[4]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[4]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[5]    ; MainBus[5]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[5]    ; MainBus[6]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[5]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[6]    ; MainBus[6]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; regB[6]    ; MainBus[7]           ; 33.000 ; 33.000 ; 33.000 ; 33.000 ;
; regB[7]    ; MainBus[7]           ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
+------------+----------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; MainBus[*]  ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[0] ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[1] ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[2] ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[3] ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[4] ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[5] ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[6] ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[7] ; SlowCLK    ; 57.000 ;      ; Fall       ; SlowCLK         ;
; MainBus[*]  ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[0] ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[1] ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[2] ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[3] ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[4] ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[5] ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[6] ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[7] ; UserCLK    ; 57.000 ;      ; Fall       ; UserCLK         ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; MainBus[*]  ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[0] ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[1] ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[2] ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[3] ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[4] ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[5] ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[6] ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
;  MainBus[7] ; SlowCLK    ; 47.000 ;      ; Fall       ; SlowCLK         ;
; MainBus[*]  ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[0] ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[1] ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[2] ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[3] ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[4] ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[5] ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[6] ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
;  MainBus[7] ; UserCLK    ; 47.000 ;      ; Fall       ; UserCLK         ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MainBus[*]  ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[0] ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[1] ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[2] ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[3] ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[4] ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[5] ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[6] ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[7] ; SlowCLK    ; 57.000    ;           ; Fall       ; SlowCLK         ;
; MainBus[*]  ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[0] ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[1] ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[2] ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[3] ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[4] ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[5] ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[6] ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[7] ; UserCLK    ; 57.000    ;           ; Fall       ; UserCLK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MainBus[*]  ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[0] ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[1] ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[2] ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[3] ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[4] ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[5] ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[6] ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
;  MainBus[7] ; SlowCLK    ; 47.000    ;           ; Fall       ; SlowCLK         ;
; MainBus[*]  ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[0] ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[1] ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[2] ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[3] ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[4] ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[5] ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[6] ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
;  MainBus[7] ; UserCLK    ; 47.000    ;           ; Fall       ; UserCLK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK_Select ; CLK_Select ; 2        ; 0        ; 0        ; 0        ;
; SlowCLK    ; SlowCLK    ; 0        ; 0        ; 0        ; 6        ;
; UserCLK    ; SlowCLK    ; 0        ; 0        ; 0        ; 6        ;
; SlowCLK    ; UserCLK    ; 0        ; 0        ; 0        ; 6        ;
; UserCLK    ; UserCLK    ; 0        ; 0        ; 0        ; 6        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK_Select ; CLK_Select ; 2        ; 0        ; 0        ; 0        ;
; SlowCLK    ; SlowCLK    ; 0        ; 0        ; 0        ; 6        ;
; UserCLK    ; SlowCLK    ; 0        ; 0        ; 0        ; 6        ;
; SlowCLK    ; UserCLK    ; 0        ; 0        ; 0        ; 6        ;
; UserCLK    ; UserCLK    ; 0        ; 0        ; 0        ; 6        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 230   ; 230  ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 303   ; 303  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 12 19:37:04 2021
Info: Command: quartus_sta AL_Controller -c AL_Controller
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AL_Controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_Select CLK_Select
    Info (332105): create_clock -period 1.000 -name UserCLK UserCLK
    Info (332105): create_clock -period 1.000 -name SlowCLK SlowCLK
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Control_Unit|ALU_Enable~21|[2]"
    Warning (332126): Node "Control_Unit|ALU_Enable~21|dataout"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.000       -36.000 SlowCLK 
    Info (332119):   -12.000       -36.000 UserCLK 
    Info (332119):   -12.000       -12.000 CLK_Select 
Info (332146): Worst-case hold slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 CLK_Select 
    Info (332119):     5.000         0.000 SlowCLK 
    Info (332119):     5.000         0.000 UserCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -5.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.500       -44.000 SlowCLK 
    Info (332119):    -5.500       -44.000 UserCLK 
    Info (332119):    -5.500       -22.000 CLK_Select 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4508 megabytes
    Info: Processing ended: Tue Oct 12 19:37:05 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


