# VeriGen: A Large Language Models for Verilog Code Generation

## 基本信息

## 摘要

## 研究背景

## 研究动机

## 主要贡献 & 创新点

## 数据集

## 模型结构

## 实验结果