逻辑综合过程：是将行为描述的电路、RTL 级的电路转换到门级的过程

Design Compiler：将 HDL 语言描述的电路转换到基于工艺库的门级网表工具

逻辑综合的目的：决定电路门级结构、寻求时序和与面积的平衡、寻求功耗与时序的平衡、增强电路的测试性。

逻辑综合三个阶段：转译+优化+映射

转译：将VHDL代码转换为数据库（与工艺库独立无关）
优化：DC根据施加的约束对代码进行优化
映射：形成该工艺库对应的门级网表

代码转译为几个变量（对象）：
Design（待综合的整个对象）
port：Design<mark class="hltr-blue">最外部</mark>的输入输出端口
clock：时钟信号单独处理
reference：cell的原电路（相当于一个模具）
cell：被例化的模块（reference这个模具下刻出来的成品）
pin：cell自身引脚
net：内部连线
![[Pasted image 20240511134326.png]]


整个电路会被划分成4种时序路径




逻辑综合流程
![[Pasted image 20240511135130.png]]


逻辑综合实施流程
![[Pasted image 20240511135228.png]]


具体实施流程：
设置逻辑综合各种工艺库
读入待综合的代码
设置时序约束（需要施加的约束主要包括：设计环境约束、设计时序约束）
生成报告，解读报告是否满足约束需求



## Synopsys公司的Design Compiler操作

### DC启动
四种打开方式：design_vision图形方式、**dc_shell-t**命令行方式、 **dc_shell**命令行方式 、design_analyzer图形方式  （推荐用shell命令）

启动时会自动生成**日志文件**，对于后期查看一些warning的时候溯源很重要  
dc_shell就是生成command.log文件
![[Pasted image 20240511140247.png]]

### 读入设计文件
两种方式（推荐使用**analyze-elaborate**）
![[Pasted image 20240511140600.png]]
![[Pasted image 20240511141821.png]]

读取源程序的另外一种方式：配合使用analyze和elaborate命令
![[Pasted image 20240511142125.png]]

read和配合使用analyze和elaborate命令这两种方法的总结
![[Pasted image 20240511142227.png]]


![[Pasted image 20240511142329 1.png]]