**同步电路的设计**   
同步电路的时序收敛问题：需要考虑触发器的建立时间(setup time)、触发器的保持时间(hold time);
同步电路设计的优缺点:   
优点：EDA工具可以保证电路系统的时序收敛，有效避免了电路设计中的竞争冒险行为；    
由于触发器只在时钟边缘才改变取值，极大限度的见笑了整个电路受毛刺和噪声影响的可能。   
缺点：时钟的偏斜(clock skew)及功耗的问题，这个问题的原因是时钟经过的路径不同所带来的影响。解决的办法是时钟树综合。   
**全异步电路设计**   
特点是电路中的数据传输可以发生在任何时候，电路中没有一个全局或局部的控制时钟。但是可能带来竞争冒险现象。    
异步电路设计的基本原理   
1、自定时方法   
需要这样一套技术来解决异步电路中可能碰到的时序问题。    
2、握手协议    
自同步方法的实现离不开握手协议的支持，否则会出现竞争现象。常用的握手协议是二相位握手协议和四相位握手协议。   
异步电路设计的优缺点    
优点：模块化设计突出、对信号的延迟不敏感、没有时钟偏斜问题、有潜在的高性能特性、好的电磁兼容性、低功耗特性。    
缺点：设计复杂，奴前缺少相应的EDA工具的支持。    
**异步信号与同步电路交互的问题及其解决办法**    
SOC设计中只用一个全局同步的时钟来设计是不经济的。如果强行让所有的设备或模块工作在同一个时钟频率下，为了满足   
设备或模块的速度而使系统不得不工作在较低的频率下，显然降低了系统的性能。    
交互问题：   
1、亚稳态现象   
通常把两个彼此不同频率的时钟或两个彼此上升沿不对齐的时钟成为彼此异步时钟。

