基于AMBA总线的CRC运算核IP可通过配置数据进行片外数据的读取，然后进行CRC码的运算或校验。IP数据的读写采用根据需求定制的高性能的200MHz的32位AXI总线，在CRC运算模块中，我们对其逻辑进行了优化，使其能在500MHz的高频下进行CRC码的计算，并且与AXI总线的读取速度进行了匹配。对于两个时钟域的跨时钟信号传输，采用了握手信号传输控制信号，FIFO传输数据信号。IP同时设置有一中断模块，在IP完成运算/校验或者AXI总线发生读写错误时发出中断信号使软件能够查询IP的工作状态。最后我们搭建了Testbench仿真平台和UVM验证平台对IP进行了仿真及验证，确保设计功能的正确性。

总体框架如下图所示

![image](https://github.com/18326136235/CRC/blob/master/KJ.png)
