# TP-ISL
Parte da descrição, simulação e da sintese do TP de ISL em Verilog(.v) 

![Captura_de_tela_de_2019-11-15_15-11-26](https://user-images.githubusercontent.com/48726318/68971689-dc5a9900-07c8-11ea-969c-0e1f9e73ad05.png)

