Fitter report for de0_debounce_cnt
Tue Dec 10 17:38:25 2013
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 10 17:38:25 2013      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; de0_debounce_cnt                           ;
; Top-level Entity Name              ; de0_debounce_cnt                           ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 394 / 15,408 ( 3 % )                       ;
;     Total combinational functions  ; 365 / 15,408 ( 2 % )                       ;
;     Dedicated logic registers      ; 221 / 15,408 ( 1 % )                       ;
; Total registers                    ; 221                                        ;
; Total pins                         ; 63 / 347 ( 18 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 12,288 / 516,096 ( 2 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; GPIO0_CLKOUT[0] ; Missing drive strength ;
; GPIO0_CLKOUT[1] ; Missing drive strength ;
; GPIO1_CLKOUT[0] ; Missing drive strength ;
; GPIO1_CLKOUT[1] ; Missing drive strength ;
; GPIO0_D[0]      ; Missing drive strength ;
; GPIO0_D[1]      ; Missing drive strength ;
; GPIO0_D[2]      ; Missing drive strength ;
; GPIO0_D[3]      ; Missing drive strength ;
; GPIO0_D[4]      ; Missing drive strength ;
; GPIO0_D[5]      ; Missing drive strength ;
; GPIO0_D[6]      ; Missing drive strength ;
; GPIO0_D[7]      ; Missing drive strength ;
; GPIO0_D[8]      ; Missing drive strength ;
; GPIO0_D[9]      ; Missing drive strength ;
; GPIO0_D[10]     ; Missing drive strength ;
; GPIO0_D[11]     ; Missing drive strength ;
; GPIO0_D[12]     ; Missing drive strength ;
; GPIO0_D[13]     ; Missing drive strength ;
; GPIO0_D[14]     ; Missing drive strength ;
; GPIO0_D[15]     ; Missing drive strength ;
; GPIO0_D[16]     ; Missing drive strength ;
; GPIO0_D[17]     ; Missing drive strength ;
; GPIO0_D[18]     ; Missing drive strength ;
; GPIO0_D[19]     ; Missing drive strength ;
; GPIO0_D[20]     ; Missing drive strength ;
; GPIO0_D[21]     ; Missing drive strength ;
; GPIO0_D[22]     ; Missing drive strength ;
; GPIO0_D[23]     ; Missing drive strength ;
; GPIO0_D[24]     ; Missing drive strength ;
; GPIO0_D[25]     ; Missing drive strength ;
; GPIO0_D[26]     ; Missing drive strength ;
; GPIO0_D[27]     ; Missing drive strength ;
; GPIO0_D[28]     ; Missing drive strength ;
; GPIO0_D[29]     ; Missing drive strength ;
; GPIO0_D[30]     ; Missing drive strength ;
; GPIO0_D[31]     ; Missing drive strength ;
; HEX0_D[0]       ; Missing drive strength ;
; HEX0_D[1]       ; Missing drive strength ;
; HEX0_D[2]       ; Missing drive strength ;
; HEX0_D[3]       ; Missing drive strength ;
; HEX0_D[4]       ; Missing drive strength ;
; HEX0_D[5]       ; Missing drive strength ;
; HEX0_D[6]       ; Missing drive strength ;
; HEX0_DP         ; Missing drive strength ;
+-----------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+------------------+--------------+-------------+---------------+----------------+
; Name         ; Ignored Entity   ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+--------------+------------------+--------------+-------------+---------------+----------------+
; Location     ;                  ;              ; GPIO1_D[0]  ; PIN_AA20      ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[10] ; PIN_U15       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[11] ; PIN_T15       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[12] ; PIN_W15       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[13] ; PIN_V15       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[14] ; PIN_AB9       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[15] ; PIN_AA9       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[16] ; PIN_AA7       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[17] ; PIN_AB7       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[18] ; PIN_T14       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[19] ; PIN_R14       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[1]  ; PIN_AB20      ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[20] ; PIN_U12       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[21] ; PIN_T12       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[22] ; PIN_R11       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[23] ; PIN_R12       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[24] ; PIN_U10       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[25] ; PIN_T10       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[26] ; PIN_U9        ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[27] ; PIN_T9        ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[28] ; PIN_Y7        ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[29] ; PIN_U8        ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[2]  ; PIN_AA19      ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[30] ; PIN_V6        ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[31] ; PIN_V7        ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[3]  ; PIN_AB19      ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[4]  ; PIN_AB18      ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[5]  ; PIN_AA18      ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[6]  ; PIN_AA17      ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[7]  ; PIN_AB17      ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[8]  ; PIN_Y17       ; QSF Assignment ;
; Location     ;                  ;              ; GPIO1_D[9]  ; PIN_W17       ; QSF Assignment ;
; Location     ;                  ;              ; HEX1_DP     ; PIN_B15       ; QSF Assignment ;
; Location     ;                  ;              ; HEX1_D[0]   ; PIN_A13       ; QSF Assignment ;
; Location     ;                  ;              ; HEX1_D[1]   ; PIN_B13       ; QSF Assignment ;
; Location     ;                  ;              ; HEX1_D[2]   ; PIN_C13       ; QSF Assignment ;
; Location     ;                  ;              ; HEX1_D[3]   ; PIN_A14       ; QSF Assignment ;
; Location     ;                  ;              ; HEX1_D[4]   ; PIN_B14       ; QSF Assignment ;
; Location     ;                  ;              ; HEX1_D[5]   ; PIN_E14       ; QSF Assignment ;
; Location     ;                  ;              ; HEX1_D[6]   ; PIN_A15       ; QSF Assignment ;
; Location     ;                  ;              ; HEX2_DP     ; PIN_A18       ; QSF Assignment ;
; Location     ;                  ;              ; HEX2_D[0]   ; PIN_D15       ; QSF Assignment ;
; Location     ;                  ;              ; HEX2_D[1]   ; PIN_A16       ; QSF Assignment ;
; Location     ;                  ;              ; HEX2_D[2]   ; PIN_B16       ; QSF Assignment ;
; Location     ;                  ;              ; HEX2_D[3]   ; PIN_E15       ; QSF Assignment ;
; Location     ;                  ;              ; HEX2_D[4]   ; PIN_A17       ; QSF Assignment ;
; Location     ;                  ;              ; HEX2_D[5]   ; PIN_B17       ; QSF Assignment ;
; Location     ;                  ;              ; HEX2_D[6]   ; PIN_F14       ; QSF Assignment ;
; Location     ;                  ;              ; HEX3_DP     ; PIN_G16       ; QSF Assignment ;
; Location     ;                  ;              ; HEX3_D[0]   ; PIN_B18       ; QSF Assignment ;
; Location     ;                  ;              ; HEX3_D[1]   ; PIN_F15       ; QSF Assignment ;
; Location     ;                  ;              ; HEX3_D[2]   ; PIN_A19       ; QSF Assignment ;
; Location     ;                  ;              ; HEX3_D[3]   ; PIN_B19       ; QSF Assignment ;
; Location     ;                  ;              ; HEX3_D[4]   ; PIN_C19       ; QSF Assignment ;
; Location     ;                  ;              ; HEX3_D[5]   ; PIN_D19       ; QSF Assignment ;
; Location     ;                  ;              ; HEX3_D[6]   ; PIN_G15       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_BLON    ; PIN_F21       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_DATA[0] ; PIN_D22       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_DATA[1] ; PIN_D21       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_DATA[2] ; PIN_C22       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_DATA[3] ; PIN_C21       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_DATA[4] ; PIN_B22       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_DATA[5] ; PIN_B21       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_DATA[6] ; PIN_D20       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_DATA[7] ; PIN_C20       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_EN      ; PIN_E21       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_RS      ; PIN_F22       ; QSF Assignment ;
; Location     ;                  ;              ; LCD_RW      ; PIN_E22       ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[0]     ; PIN_J1        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[1]     ; PIN_J2        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[2]     ; PIN_J3        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[3]     ; PIN_H1        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[4]     ; PIN_F2        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[5]     ; PIN_E1        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[6]     ; PIN_C1        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[7]     ; PIN_C2        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[8]     ; PIN_B2        ; QSF Assignment ;
; Location     ;                  ;              ; LEDG[9]     ; PIN_B1        ; QSF Assignment ;
; Location     ;                  ;              ; SD_CLK      ; PIN_Y21       ; QSF Assignment ;
; Location     ;                  ;              ; SD_CMD      ; PIN_Y22       ; QSF Assignment ;
; Location     ;                  ;              ; SD_DAT0     ; PIN_AA22      ; QSF Assignment ;
; Location     ;                  ;              ; SD_DAT3     ; PIN_W21       ; QSF Assignment ;
; Location     ;                  ;              ; SD_WP_N     ; PIN_W20       ; QSF Assignment ;
; Location     ;                  ;              ; UART_CTS    ; PIN_V21       ; QSF Assignment ;
; Location     ;                  ;              ; UART_RTS    ; PIN_V22       ; QSF Assignment ;
; Location     ;                  ;              ; UART_RXD    ; PIN_U22       ; QSF Assignment ;
; Location     ;                  ;              ; UART_TXD    ; PIN_U21       ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[10] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[11] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[12] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[13] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[14] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[15] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[16] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[17] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[18] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[19] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[20] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[21] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[22] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[23] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[24] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[25] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[26] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[27] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[28] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[29] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[2]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[30] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[31] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[3]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[4]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[5]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[6]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[7]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[8]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; GPIO1_D[9]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX1_DP     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX1_D[0]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX1_D[1]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX1_D[2]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX1_D[3]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX1_D[4]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX1_D[5]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX1_D[6]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX2_DP     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX2_D[0]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX2_D[1]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX2_D[2]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX2_D[3]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX2_D[4]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX2_D[5]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX2_D[6]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX3_DP     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX3_D[0]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX3_D[1]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX3_D[2]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX3_D[3]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX3_D[4]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX3_D[5]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; HEX3_D[6]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_BLON    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_DATA[0] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_DATA[1] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_DATA[2] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_DATA[3] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_DATA[4] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_DATA[5] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_DATA[6] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_DATA[7] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_EN      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_RS      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LCD_RW      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[8]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; LEDG[9]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; SD_CLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; SD_CMD      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; SD_DAT0     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; SD_DAT3     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; SD_WP_N     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; UART_CTS    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; UART_RTS    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; UART_RXD    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; de0_debounce_cnt ;              ; UART_TXD    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+------------------+--------------+-------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 747 ) ; 0.00 % ( 0 / 747 )         ; 0.00 % ( 0 / 747 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 747 ) ; 0.00 % ( 0 / 747 )         ; 0.00 % ( 0 / 747 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 543 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 193 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/sja/Documents/GitHub/Fabrica-FPGA/de0_debounce_cnt.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 394 / 15,408 ( 3 % )     ;
;     -- Combinational with no register       ; 173                      ;
;     -- Register only                        ; 29                       ;
;     -- Combinational with a register        ; 192                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 150                      ;
;     -- 3 input functions                    ; 72                       ;
;     -- <=2 input functions                  ; 143                      ;
;     -- Register only                        ; 29                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 294                      ;
;     -- arithmetic mode                      ; 71                       ;
;                                             ;                          ;
; Total registers*                            ; 221 / 17,068 ( 1 % )     ;
;     -- Dedicated logic registers            ; 221 / 15,408 ( 1 % )     ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 35 / 963 ( 4 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 63 / 347 ( 18 % )        ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )           ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )           ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 12,288 / 516,096 ( 2 % ) ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%             ;
; Maximum fan-out                             ; 122                      ;
; Highest non-global fan-out                  ; 76                       ;
; Total fan-out                               ; 1960                     ;
; Average fan-out                             ; 2.59                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 262 / 15408 ( 2 % )   ; 132 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 121                   ; 52                    ; 0                              ;
;     -- Register only                        ; 10                    ; 19                    ; 0                              ;
;     -- Combinational with a register        ; 131                   ; 61                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 103                   ; 47                    ; 0                              ;
;     -- 3 input functions                    ; 43                    ; 29                    ; 0                              ;
;     -- <=2 input functions                  ; 106                   ; 37                    ; 0                              ;
;     -- Register only                        ; 10                    ; 19                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 189                   ; 105                   ; 0                              ;
;     -- arithmetic mode                      ; 63                    ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 141                   ; 80                    ; 0                              ;
;     -- Dedicated logic registers            ; 141 / 15408 ( < 1 % ) ; 80 / 15408 ( < 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 22 / 963 ( 2 % )      ; 16 / 963 ( 2 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 63                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 12288                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 2 / 56 ( 3 % )        ; 0 / 56 ( 0 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 120                   ; 118                   ; 2                              ;
;     -- Registered Input Connections         ; 57                    ; 89                    ; 0                              ;
;     -- Output Connections                   ; 166                   ; 71                    ; 3                              ;
;     -- Registered Output Connections        ; 5                     ; 70                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 1447                  ; 696                   ; 12                             ;
;     -- Registered Connections               ; 445                   ; 469                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 92                    ; 189                   ; 5                              ;
;     -- sld_hub:auto_hub                     ; 189                   ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 5                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 37                    ; 16                    ; 2                              ;
;     -- Output Ports                         ; 51                    ; 34                    ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 23                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 19                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50       ; G21   ; 6        ; 41           ; 15           ; 0            ; 104                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50_2     ; B12   ; 7        ; 19           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO0_CLKIN[0] ; AB12  ; 4        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO0_CLKIN[1] ; AA12  ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1_CLKIN[0] ; AB11  ; 3        ; 21           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1_CLKIN[1] ; AA11  ; 3        ; 21           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ORG_BUTTON[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; ORG_BUTTON[1]  ; F7    ; 8        ; 1            ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; ORG_BUTTON[2]  ; K22   ; 6        ; 41           ; 19           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; SW[0]          ; J6    ; 1        ; 0            ; 24           ; 0            ; 76                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]          ; H5    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]          ; H6    ; 1        ; 0            ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]          ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]          ; G5    ; 1        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]          ; J7    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]          ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]          ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]          ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]          ; D2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO0_CLKOUT[0] ; AB3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_CLKOUT[1] ; AA3   ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[0]      ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[10]     ; AB8   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[11]     ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[12]     ; AB5   ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[13]     ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[14]     ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[15]     ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[16]     ; V14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[17]     ; U14   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[18]     ; Y13   ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[19]     ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[1]      ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[20]     ; U13   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[21]     ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[22]     ; R10   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[23]     ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[24]     ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[25]     ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[26]     ; T8    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[27]     ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[28]     ; W7    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[29]     ; W6    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[2]      ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[30]     ; V5    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[31]     ; U7    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[3]      ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[4]      ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[5]      ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[6]      ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[7]      ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[8]      ; AB10  ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO0_D[9]      ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO1_CLKOUT[0] ; R16   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO1_CLKOUT[1] ; T16   ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_DP         ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[0]       ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[1]       ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[2]       ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[3]       ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[4]       ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[5]       ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[6]       ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                    ; Use as regular IO        ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                   ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                   ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                   ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                   ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                     ; Use as programming pin   ; ORG_BUTTON[2]           ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; HEX0_D[6]               ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                    ; Use as regular IO        ; HEX0_DP                 ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                   ; Use as regular IO        ; HEX0_D[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                   ; Use as regular IO        ; HEX0_D[1]               ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 33 ( 42 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 22 / 46 ( 48 % ) ; 3.3V          ; --           ;
; 4        ; 18 / 41 ( 44 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 9 / 47 ( 19 % )  ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; GPIO0_CLKOUT[1]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; GPIO0_D[15]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; GPIO0_D[13]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; GPIO0_D[11]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; GPIO0_D[9]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GPIO1_CLKIN[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 136        ; 4        ; GPIO0_CLKIN[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; GPIO0_D[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; GPIO0_D[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; GPIO0_D[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; GPIO0_D[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; GPIO0_CLKOUT[0]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; GPIO0_D[14]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; GPIO0_D[12]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; GPIO0_D[10]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; GPIO0_D[8]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GPIO1_CLKIN[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 137        ; 4        ; GPIO0_CLKIN[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; GPIO0_D[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; GPIO0_D[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; GPIO0_D[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; GPIO0_D[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; CLOCK_50_2                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; ORG_BUTTON[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; HEX0_DP                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; HEX0_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; ORG_BUTTON[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; HEX0_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; HEX0_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; HEX0_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ORG_BUTTON[2]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; GPIO0_D[22]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; GPIO1_CLKOUT[0]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; GPIO0_D[26]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; GPIO1_CLKOUT[1]                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; GPIO0_D[31]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; GPIO0_D[20]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; GPIO0_D[17]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; GPIO0_D[30]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; GPIO0_D[27]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; GPIO0_D[23]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; GPIO0_D[21]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; GPIO0_D[16]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; GPIO0_D[29]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; GPIO0_D[28]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; GPIO0_D[25]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; GPIO0_D[19]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; GPIO0_D[24]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; GPIO0_D[18]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                           ;
+-------------------------------+---------------------------------------------------------------------------------------+
; Name                          ; clock_ccd:clock_ccd_inst|altpll:altpll_component|clock_ccd_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------+
; SDC pin name                  ; clock_ccd_inst|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                                ;
; Compensate clock              ; clock0                                                                                ;
; Compensated input/output pins ; --                                                                                    ;
; Switchover type               ; --                                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                                              ;
; Input frequency 1             ; --                                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                                              ;
; Nominal VCO frequency         ; 600.0 MHz                                                                             ;
; VCO post scale K counter      ; 2                                                                                     ;
; VCO frequency control         ; Auto                                                                                  ;
; VCO phase shift step          ; 208 ps                                                                                ;
; VCO multiply                  ; --                                                                                    ;
; VCO divide                    ; --                                                                                    ;
; Freq min lock                 ; 25.0 MHz                                                                              ;
; Freq max lock                 ; 54.18 MHz                                                                             ;
; M VCO Tap                     ; 0                                                                                     ;
; M Initial                     ; 1                                                                                     ;
; M value                       ; 12                                                                                    ;
; N value                       ; 1                                                                                     ;
; Charge pump current           ; setting 1                                                                             ;
; Loop filter resistance        ; setting 27                                                                            ;
; Loop filter capacitance       ; setting 0                                                                             ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                    ;
; Bandwidth type                ; Medium                                                                                ;
; Real time reconfigurable      ; Off                                                                                   ;
; Scan chain MIF file           ; --                                                                                    ;
; Preserve PLL counter order    ; Off                                                                                   ;
; PLL location                  ; PLL_2                                                                                 ;
; Inclk0 signal                 ; CLOCK_50                                                                              ;
; Inclk1 signal                 ; --                                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                                         ;
; Inclk1 signal type            ; --                                                                                    ;
+-------------------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                               ;
+------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------------+
; Name             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                               ;
+------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------------+
; for_ccd          ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 0 (0 ps)    ; 0.15 (208 ps)    ; 50/50      ; C0      ; 300           ; 150/150 Even ; --            ; 1       ; 0       ; clock_ccd_inst|altpll_component|auto_generated|pll1|clk[0] ;
; for_m            ; clock1       ; 1    ; 100 ; 0.5 MHz          ; 0 (0 ps)    ; 0.11 (208 ps)    ; 50/50      ; C2      ; 400           ; 200/200 Even ; C1            ; 1       ; 0       ; clock_ccd_inst|altpll_component|auto_generated|pll1|clk[1] ;
; for_m~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C1      ; 3             ; 1/2 Odd      ; --            ; 1       ; 0       ;                                                            ;
+------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                     ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |de0_debounce_cnt                                                      ; 394 (54)    ; 221 (25)                  ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 63   ; 0            ; 173 (29)     ; 29 (0)            ; 192 (25)         ; |de0_debounce_cnt                                                                                                                                                                       ; work         ;
;    |SEG7_LUT:SEG0|                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de0_debounce_cnt|SEG7_LUT:SEG0                                                                                                                                                         ; work         ;
;    |button_debouncer:button_debouncer_inst0|                           ; 54 (54)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 4 (4)             ; 22 (22)          ; |de0_debounce_cnt|button_debouncer:button_debouncer_inst0                                                                                                                               ; work         ;
;    |ccd_reader:ccdreader|                                              ; 40 (40)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 25 (25)          ; |de0_debounce_cnt|ccd_reader:ccdreader                                                                                                                                                  ; work         ;
;    |clock_ccd:clock_ccd_inst|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_debounce_cnt|clock_ccd:clock_ccd_inst                                                                                                                                              ; work         ;
;       |altpll:altpll_component|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_debounce_cnt|clock_ccd:clock_ccd_inst|altpll:altpll_component                                                                                                                      ; work         ;
;          |clock_ccd_altpll:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_debounce_cnt|clock_ccd:clock_ccd_inst|altpll:altpll_component|clock_ccd_altpll:auto_generated                                                                                      ; work         ;
;    |edge_detector:SH_input|                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |de0_debounce_cnt|edge_detector:SH_input                                                                                                                                                ; work         ;
;    |edge_detector:button0_edge|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de0_debounce_cnt|edge_detector:button0_edge                                                                                                                                            ; work         ;
;    |edge_detector:ccd_mclk_input|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |de0_debounce_cnt|edge_detector:ccd_mclk_input                                                                                                                                          ; work         ;
;    |part_mem:part_mem_inst|                                            ; 66 (0)      ; 40 (0)                    ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 36 (0)           ; |de0_debounce_cnt|part_mem:part_mem_inst                                                                                                                                                ; work         ;
;       |altsyncram:altsyncram_component|                                ; 66 (0)      ; 40 (0)                    ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 36 (0)           ; |de0_debounce_cnt|part_mem:part_mem_inst|altsyncram:altsyncram_component                                                                                                                ; work         ;
;          |altsyncram_72k1:auto_generated|                              ; 66 (0)      ; 40 (0)                    ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 4 (0)             ; 36 (0)           ; |de0_debounce_cnt|part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated                                                                                 ; work         ;
;             |altsyncram_jba2:altsyncram1|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_debounce_cnt|part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1                                                     ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                ; 66 (48)     ; 40 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 4 (4)             ; 36 (28)          ; |de0_debounce_cnt|part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                       ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr| ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |de0_debounce_cnt|part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr ; work         ;
;    |sh_generator:sh_generator_inst|                                    ; 39 (39)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 18 (18)          ; |de0_debounce_cnt|sh_generator:sh_generator_inst                                                                                                                                        ; work         ;
;    |sld_hub:auto_hub|                                                  ; 132 (1)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (1)       ; 19 (0)            ; 61 (0)           ; |de0_debounce_cnt|sld_hub:auto_hub                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                   ; 131 (91)    ; 80 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (39)      ; 19 (19)           ; 61 (36)          ; |de0_debounce_cnt|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                     ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |de0_debounce_cnt|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |de0_debounce_cnt|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                               ; work         ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK_50_2      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_CLKIN[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_CLKIN[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_CLKOUT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_CLKOUT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO1_CLKIN[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO1_CLKIN[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO1_CLKOUT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO1_CLKOUT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[16]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[17]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[18]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[19]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[20]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[21]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[22]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[23]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[24]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[25]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[26]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[27]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[28]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[29]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[30]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_D[31]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ORG_BUTTON[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ORG_BUTTON[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_DP         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ORG_BUTTON[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                             ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50_2                                                                                   ;                   ;         ;
; SW[1]                                                                                        ;                   ;         ;
; SW[2]                                                                                        ;                   ;         ;
; SW[3]                                                                                        ;                   ;         ;
; SW[4]                                                                                        ;                   ;         ;
; SW[5]                                                                                        ;                   ;         ;
; SW[6]                                                                                        ;                   ;         ;
; SW[7]                                                                                        ;                   ;         ;
; SW[8]                                                                                        ;                   ;         ;
; SW[9]                                                                                        ;                   ;         ;
; GPIO0_CLKIN[0]                                                                               ;                   ;         ;
; GPIO0_CLKIN[1]                                                                               ;                   ;         ;
; GPIO1_CLKIN[0]                                                                               ;                   ;         ;
; GPIO1_CLKIN[1]                                                                               ;                   ;         ;
; ORG_BUTTON[1]                                                                                ;                   ;         ;
; ORG_BUTTON[2]                                                                                ;                   ;         ;
; SW[0]                                                                                        ;                   ;         ;
;      - state[0]                                                                              ; 1                 ; 6       ;
;      - state[1]                                                                              ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|data_out_valid                                                   ; 1                 ; 6       ;
;      - part_mem_wren                                                                         ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|data_out~0                                             ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|data_out                                      ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|data_out~0                                                       ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|counter~1                                              ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~4                                                 ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~7                                                 ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|counter~2                                              ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|counter~3                                              ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~14                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~17                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~20                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~23                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~26                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~29                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~32                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~35                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~38                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~41                                                ; 1                 ; 6       ;
;      - sh_generator:sh_generator_inst|Add0~44                                                ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|data_in_3                                     ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[20]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[19]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[18]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[17]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[16]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[15]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[14]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[13]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[10]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[9]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[12]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[11]                                   ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[7]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[5]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[8]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[6]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[4]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[3]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[2]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[1]                                    ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|counter[0]                                    ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|state~5                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|data_out[3]~12                                                   ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~22                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|counter~0                                                        ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~23                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~24                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~25                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~26                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~27                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~28                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~29                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~30                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~31                                                          ; 1                 ; 6       ;
;      - ccd_reader:ccdreader|Add0~32                                                          ; 1                 ; 6       ;
;      - part_mem_in_reg~0                                                                     ; 1                 ; 6       ;
;      - part_mem_address[9]~12                                                                ; 1                 ; 6       ;
;      - part_mem_address[9]~13                                                                ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|data_in_2                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~1                                                                     ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|data_in_1                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~2                                                                     ; 1                 ; 6       ;
;      - button_debouncer:button_debouncer_inst0|data_in_0                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~3                                                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~4                                                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~5                                                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~6                                                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~7                                                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~8                                                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~9                                                                     ; 1                 ; 6       ;
;      - part_mem_in_reg~10                                                                    ; 1                 ; 6       ;
;      - clock_ccd:clock_ccd_inst|altpll:altpll_component|clock_ccd_altpll:auto_generated|pll1 ; 1                 ; 6       ;
; CLOCK_50                                                                                     ;                   ;         ;
; ORG_BUTTON[0]                                                                                ;                   ;         ;
;      - button_debouncer:button_debouncer_inst0|data_in_0                                     ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                    ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                ; PIN_G21            ; 103     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; CLOCK_50                                                                                                                                                                                ; PIN_G21            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                                                                                                                                   ; PIN_J6             ; 76      ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                            ; JTAG_X1_Y15_N0     ; 122     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                            ; JTAG_X1_Y15_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ccd_reader:ccdreader|counter~1                                                                                                                                                          ; LCCOMB_X28_Y20_N10 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ccd_reader:ccdreader|state.IDLE_CCD_READ                                                                                                                                                ; FF_X27_Y19_N15     ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                          ; LCCOMB_X24_Y21_N28 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                             ; LCCOMB_X22_Y21_N2  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                             ; LCCOMB_X24_Y21_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                             ; LCCOMB_X24_Y21_N26 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~12                                                  ; LCCOMB_X24_Y21_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~14                                                  ; LCCOMB_X24_Y19_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[0]~1      ; LCCOMB_X23_Y20_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[3]~7 ; LCCOMB_X23_Y20_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; part_mem_address[9]~12                                                                                                                                                                  ; LCCOMB_X24_Y20_N4  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; part_mem_address[9]~14                                                                                                                                                                  ; LCCOMB_X24_Y20_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; part_mem_wren                                                                                                                                                                           ; FF_X27_Y19_N7      ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                   ; FF_X21_Y20_N1      ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                        ; LCCOMB_X20_Y21_N2  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                          ; LCCOMB_X20_Y21_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                        ; LCCOMB_X21_Y21_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                           ; LCCOMB_X19_Y21_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                          ; LCCOMB_X19_Y21_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                             ; FF_X22_Y21_N5      ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                           ; LCCOMB_X22_Y22_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                             ; FF_X23_Y20_N31     ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                             ; LCCOMB_X21_Y21_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~7                                                                                                       ; LCCOMB_X21_Y24_N26 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~8                                                                                                       ; LCCOMB_X22_Y22_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                                     ; LCCOMB_X22_Y22_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                ; LCCOMB_X23_Y22_N4  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                ; LCCOMB_X23_Y22_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                        ; FF_X21_Y20_N3      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                       ; FF_X21_Y20_N11     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                        ; FF_X21_Y20_N31     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                        ; FF_X21_Y21_N1      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                 ; LCCOMB_X21_Y20_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                       ; FF_X21_Y22_N17     ; 22      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                     ; PIN_G21        ; 103     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y15_N0 ; 122     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; for_ccd                      ; PLL_2          ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; for_m                        ; PLL_2          ; 1       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SW[0]~input                                                                                                                                                                             ; 76      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                        ; 29      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                            ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                       ; 22      ;
; part_mem_in[2]~0                                                                                                                                                                        ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                        ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                   ; 17      ;
; button_debouncer:button_debouncer_inst0|counter[0]                                                                                                                                      ; 17      ;
; sh_generator:sh_generator_inst|WideOr0~4                                                                                                                                                ; 17      ;
; button_debouncer:button_debouncer_inst0|Equal0~5                                                                                                                                        ; 16      ;
; button_debouncer:button_debouncer_inst0|Equal0~4                                                                                                                                        ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                        ; 15      ;
; ccd_reader:ccdreader|state.IDLE_CCD_READ                                                                                                                                                ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                             ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                               ; 13      ;
; edge_detector:SH_input|rise_out                                                                                                                                                         ; 13      ;
; state[1]                                                                                                                                                                                ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                       ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                            ; 12      ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]~14                                                  ; 12      ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                             ; 12      ;
; part_mem_address[9]~12                                                                                                                                                                  ; 11      ;
; ccd_reader:ccdreader|counter~1                                                                                                                                                          ; 11      ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                             ; 11      ;
; ccd_reader:ccdreader|data_out~0                                                                                                                                                         ; 11      ;
; sh_generator:sh_generator_inst|state.STATE_SH_LOW                                                                                                                                       ; 11      ;
; state[0]                                                                                                                                                                                ; 11      ;
; part_mem_address[9]~14                                                                                                                                                                  ; 10      ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~12                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                         ; 8       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[0]   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                          ; 7       ;
; ccd_reader:ccdreader|data_out_valid                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                   ; 6       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[1]   ; 6       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~0                                                                ; 6       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                          ; 6       ;
; Equal0~2                                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~8                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~7                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                               ; 5       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[2]   ; 5       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                             ; 5       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                          ; 5       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                          ; 5       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|clear_signal      ; 5       ;
; ccd_reader:ccdreader|data_out[9]                                                                                                                                                        ; 5       ;
; ccd_reader:ccdreader|data_out[8]                                                                                                                                                        ; 5       ;
; ccd_reader:ccdreader|data_out[6]                                                                                                                                                        ; 5       ;
; ccd_reader:ccdreader|data_out[5]                                                                                                                                                        ; 5       ;
; ccd_reader:ccdreader|data_out[4]                                                                                                                                                        ; 5       ;
; ccd_reader:ccdreader|data_out[1]                                                                                                                                                        ; 5       ;
; ccd_reader:ccdreader|data_out[10]                                                                                                                                                       ; 5       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                     ; 5       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                     ; 5       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~8                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                   ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[3]~7 ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[3]~6 ; 4       ;
; Mux2~1                                                                                                                                                                                  ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                          ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[0]~1      ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                             ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                             ; 4       ;
; ccd_reader:ccdreader|data_out[7]                                                                                                                                                        ; 4       ;
; ccd_reader:ccdreader|data_out[3]                                                                                                                                                        ; 4       ;
; ccd_reader:ccdreader|data_out[2]                                                                                                                                                        ; 4       ;
; ccd_reader:ccdreader|data_out[0]                                                                                                                                                        ; 4       ;
; sh_generator:sh_generator_inst|data_out                                                                                                                                                 ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                     ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                     ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                     ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                     ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                     ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                     ; 4       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                        ; 3       ;
; for_ccd_int                                                                                                                                                                             ; 3       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter[3]   ; 3       ;
; ccd_reader:ccdreader|Selector0~0                                                                                                                                                        ; 3       ;
; button_debouncer:button_debouncer_inst0|data_out                                                                                                                                        ; 3       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~0                                                     ; 3       ;
; part_mem_address[9]                                                                                                                                                                     ; 3       ;
; part_mem_address[8]                                                                                                                                                                     ; 3       ;
; part_mem_address[7]                                                                                                                                                                     ; 3       ;
; part_mem_address[6]                                                                                                                                                                     ; 3       ;
; part_mem_address[5]                                                                                                                                                                     ; 3       ;
; part_mem_address[4]                                                                                                                                                                     ; 3       ;
; part_mem_address[3]                                                                                                                                                                     ; 3       ;
; part_mem_address[2]                                                                                                                                                                     ; 3       ;
; part_mem_address[1]                                                                                                                                                                     ; 3       ;
; part_mem_address[0]                                                                                                                                                                     ; 3       ;
; part_mem_wren                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~11                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~4                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                        ; 2       ;
; ~GND                                                                                                                                                                                    ; 2       ;
; part_mem_in_reg[10]                                                                                                                                                                     ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                    ; 2       ;
; part_mem_in_reg[9]                                                                                                                                                                      ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                    ; 2       ;
; part_mem_in_reg[8]                                                                                                                                                                      ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]                                                     ; 2       ;
; part_mem_in_reg[7]                                                                                                                                                                      ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8]                                                     ; 2       ;
; part_mem_in_reg[6]                                                                                                                                                                      ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                     ; 2       ;
; part_mem_in_reg[5]                                                                                                                                                                      ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                     ; 2       ;
; part_mem_in_reg[4]                                                                                                                                                                      ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                     ; 2       ;
; part_mem_in_reg[3]                                                                                                                                                                      ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                     ; 2       ;
; part_mem_in_reg[2]                                                                                                                                                                      ; 2       ;
; edge_detector:ccd_mclk_input|signal_dld                                                                                                                                                 ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                     ; 2       ;
; part_mem_in_reg[1]                                                                                                                                                                      ; 2       ;
; edge_detector:SH_input|signal_dld                                                                                                                                                       ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[1]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[2]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[3]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[4]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[6]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[8]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[5]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[7]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[11]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[12]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[9]                                                                                                                                      ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[10]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[13]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[14]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[15]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[16]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[17]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[18]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[19]                                                                                                                                     ; 2       ;
; button_debouncer:button_debouncer_inst0|counter[20]                                                                                                                                     ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                     ; 2       ;
; Equal1~3                                                                                                                                                                                ; 2       ;
; part_mem_in_reg[0]                                                                                                                                                                      ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                          ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR~4         ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR~3         ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR~2         ; 2       ;
; sh_generator:sh_generator_inst|data_out~0                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[15]                                                                                                                                              ; 2       ;
; sh_generator:sh_generator_inst|counter[14]                                                                                                                                              ; 2       ;
; sh_generator:sh_generator_inst|counter[13]                                                                                                                                              ; 2       ;
; sh_generator:sh_generator_inst|counter[12]                                                                                                                                              ; 2       ;
; sh_generator:sh_generator_inst|counter[11]                                                                                                                                              ; 2       ;
; sh_generator:sh_generator_inst|counter[10]                                                                                                                                              ; 2       ;
; sh_generator:sh_generator_inst|counter[9]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[8]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[7]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[6]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[5]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[4]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[3]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[2]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[1]                                                                                                                                               ; 2       ;
; sh_generator:sh_generator_inst|counter[0]                                                                                                                                               ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                     ; 2       ;
; Equal1~0                                                                                                                                                                                ; 2       ;
; edge_detector:button0_edge|fall_out                                                                                                                                                     ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                          ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                     ; 2       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg                                                           ; 2       ;
; SEG7_LUT:SEG0|Decoder0~1                                                                                                                                                                ; 2       ;
; SEG7_LUT:SEG0|Decoder0~0                                                                                                                                                                ; 2       ;
; ccd_reader:ccdreader|counter[7]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[3]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[2]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[0]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[9]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[8]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[6]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[5]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[4]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[1]                                                                                                                                                         ; 2       ;
; ccd_reader:ccdreader|counter[10]                                                                                                                                                        ; 2       ;
; altera_reserved_tdi~input                                                                                                                                                               ; 1       ;
; altera_reserved_tck~input                                                                                                                                                               ; 1       ;
; altera_reserved_tms~input                                                                                                                                                               ; 1       ;
; ORG_BUTTON[0]~input                                                                                                                                                                     ; 1       ;
; CLOCK_50~input                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~1                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~0                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~16                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~14                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~13                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~15                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~14                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~13                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~12                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~17                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~4                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~3                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~2                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~1                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~0                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~9                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~8                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~7                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~6                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~5                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~7                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~5                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~5                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]~2                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~18                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~15                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~1                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~15                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~14                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~13                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~12                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~11                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~10                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~9                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~6                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~5                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~0                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                        ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                                ; 1       ;
; for_sh                                                                                                                                                                                  ; 1       ;
; edge_detector:SH_input|signal_dld~0                                                                                                                                                     ; 1       ;
; button_debouncer:button_debouncer_inst0|counter[5]~22                                                                                                                                   ; 1       ;
; button_debouncer:button_debouncer_inst0|counter[7]~21                                                                                                                                   ; 1       ;
; button_debouncer:button_debouncer_inst0|counter[9]~20                                                                                                                                   ; 1       ;
; button_debouncer:button_debouncer_inst0|counter[10]~19                                                                                                                                  ; 1       ;
; button_debouncer:button_debouncer_inst0|counter[15]~18                                                                                                                                  ; 1       ;
; button_debouncer:button_debouncer_inst0|counter[16]~17                                                                                                                                  ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~16                                                                                                                                      ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter~11   ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter~10   ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter~9    ; 1       ;
; part_mem_in_reg~10                                                                                                                                                                      ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~13                                                     ; 1       ;
; part_mem_in[10]~11                                                                                                                                                                      ; 1       ;
; part_mem_in_reg~9                                                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~12                                                     ; 1       ;
; part_mem_in[9]~10                                                                                                                                                                       ; 1       ;
; part_mem_in_reg~8                                                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~11                                                     ; 1       ;
; part_mem_in[8]~9                                                                                                                                                                        ; 1       ;
; part_mem_in_reg~7                                                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~10                                                     ; 1       ;
; part_mem_in[7]~8                                                                                                                                                                        ; 1       ;
; part_mem_in_reg~6                                                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~9                                                      ; 1       ;
; part_mem_in[6]~7                                                                                                                                                                        ; 1       ;
; part_mem_in_reg~5                                                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~8                                                      ; 1       ;
; part_mem_in[5]~6                                                                                                                                                                        ; 1       ;
; part_mem_in_reg~4                                                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~7                                                      ; 1       ;
; part_mem_in[4]~5                                                                                                                                                                        ; 1       ;
; part_mem_in_reg~3                                                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|data_in_0                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~6                                                      ; 1       ;
; part_mem_in[3]~4                                                                                                                                                                        ; 1       ;
; part_mem_in_reg~2                                                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|data_in_1                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~5                                                      ; 1       ;
; part_mem_in[2]~3                                                                                                                                                                        ; 1       ;
; part_mem_in_reg~1                                                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR~8         ; 1       ;
; edge_detector:ccd_mclk_input|fall_out~0                                                                                                                                                 ; 1       ;
; edge_detector:ccd_mclk_input|rise_out~0                                                                                                                                                 ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~15                                                                                                                                      ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~14                                                                                                                                      ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~13                                                                                                                                      ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~12                                                                                                                                      ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~11                                                                                                                                      ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~10                                                                                                                                      ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~9                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~8                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~7                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~6                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~5                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~4                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~3                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|counter~2                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|data_in_2                                                                                                                                       ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~4                                                      ; 1       ;
; part_mem_in[1]~2                                                                                                                                                                        ; 1       ;
; part_mem_address[9]~13                                                                                                                                                                  ; 1       ;
; part_mem_in_reg~0                                                                                                                                                                       ; 1       ;
; Mux3~1                                                                                                                                                                                  ; 1       ;
; Mux3~0                                                                                                                                                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|Add0~1            ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|word_counter~8    ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|Add0~0            ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR~7         ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[3]        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR~6         ; 1       ;
; ccd_reader:ccdreader|Add0~32                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~31                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~30                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~29                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~28                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~27                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~26                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~25                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~24                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~23                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|counter~0                                                                                                                                                          ; 1       ;
; edge_detector:ccd_mclk_input|fall_out                                                                                                                                                   ; 1       ;
; edge_detector:ccd_mclk_input|rise_out                                                                                                                                                   ; 1       ;
; ccd_reader:ccdreader|Add0~22                                                                                                                                                            ; 1       ;
; edge_detector:SH_input|fall_out~0                                                                                                                                                       ; 1       ;
; ccd_reader:ccdreader|data_out[3]~12                                                                                                                                                     ; 1       ;
; ccd_reader:ccdreader|state~5                                                                                                                                                            ; 1       ;
; edge_detector:SH_input|rise_out~0                                                                                                                                                       ; 1       ;
; button_debouncer:button_debouncer_inst0|data_out~0                                                                                                                                      ; 1       ;
; button_debouncer:button_debouncer_inst0|Equal0~6                                                                                                                                        ; 1       ;
; button_debouncer:button_debouncer_inst0|Equal0~3                                                                                                                                        ; 1       ;
; button_debouncer:button_debouncer_inst0|Equal0~2                                                                                                                                        ; 1       ;
; button_debouncer:button_debouncer_inst0|Equal0~1                                                                                                                                        ; 1       ;
; button_debouncer:button_debouncer_inst0|Equal0~0                                                                                                                                        ; 1       ;
; button_debouncer:button_debouncer_inst0|data_in_3                                                                                                                                       ; 1       ;
; sh_generator:sh_generator_inst|Add0~44                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~41                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~38                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~35                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~32                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~29                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~26                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~23                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~20                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~17                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~14                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|counter~3                                                                                                                                                ; 1       ;
; sh_generator:sh_generator_inst|counter~2                                                                                                                                                ; 1       ;
; sh_generator:sh_generator_inst|Add0~7                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|Add0~4                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|counter~1                                                                                                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~3                                        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|Add1~1                                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~2                                        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]~1                                        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|Add1~0                                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~0                                        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~3                                                      ; 1       ;
; part_mem_in[0]~1                                                                                                                                                                        ; 1       ;
; Equal1~2                                                                                                                                                                                ; 1       ;
; Equal1~1                                                                                                                                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR~5         ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[2]        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~2                                                     ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~1                                                     ; 1       ;
; ccd_reader:ccdreader|data_out~11                                                                                                                                                        ; 1       ;
; ccd_reader:ccdreader|data_out~10                                                                                                                                                        ; 1       ;
; ccd_reader:ccdreader|data_out~9                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|data_out~8                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|data_out~7                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|data_out~6                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|data_out~5                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|data_out~4                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|data_out~3                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|data_out~2                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|data_out~1                                                                                                                                                         ; 1       ;
; ccd_reader:ccdreader|Selector26~0                                                                                                                                                       ; 1       ;
; edge_detector:SH_input|fall_out                                                                                                                                                         ; 1       ;
; Mux2~0                                                                                                                                                                                  ; 1       ;
; en_CCD_read_reg                                                                                                                                                                         ; 1       ;
; edge_detector:button0_edge|fall_out~0                                                                                                                                                   ; 1       ;
; edge_detector:button0_edge|signal_dld                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|WideOr0~3                                                                                                                                                ; 1       ;
; sh_generator:sh_generator_inst|WideOr0~2                                                                                                                                                ; 1       ;
; sh_generator:sh_generator_inst|WideOr0~1                                                                                                                                                ; 1       ;
; sh_generator:sh_generator_inst|WideOr0~0                                                                                                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out~0                                                        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~2                                                      ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR~0         ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[1]        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0                                                         ; 1       ;
; Mux0~0                                                                                                                                                                                  ; 1       ;
; Mux1~2                                                                                                                                                                                  ; 1       ;
; Equal0~1                                                                                                                                                                                ; 1       ;
; Equal0~0                                                                                                                                                                                ; 1       ;
; Mux1~1                                                                                                                                                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1                                                                   ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~0                                                                   ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr|WORD_SR[0]        ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[3]                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[2]                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[1]                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[0]                                                ; 1       ;
; Mux1~0                                                                                                                                                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[10]                                                               ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[11]                                                               ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[9]                                                                ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~40                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~39                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~38                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~37                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~36                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~35                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~34                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~33                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~32                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~31                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~30                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~29                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~28                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~27                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~26                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~25                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~24                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~23                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~22                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~21                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~20                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~19                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~18                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~17                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~16                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~15                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~14                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~13                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~12                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~11                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~10                                                                                                                                         ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~9                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~8                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~7                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~6                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~5                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~4                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~3                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~2                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~1                                                                                                                                          ; 1       ;
; button_debouncer:button_debouncer_inst0|Add0~0                                                                                                                                          ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]~29                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~28                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~27                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~26                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~25                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~24                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~23                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~22                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~21                                                  ; 1       ;
; part_mem_address[9]~31                                                                                                                                                                  ; 1       ;
; part_mem_address[8]~30                                                                                                                                                                  ; 1       ;
; part_mem_address[8]~29                                                                                                                                                                  ; 1       ;
; part_mem_address[7]~28                                                                                                                                                                  ; 1       ;
; part_mem_address[7]~27                                                                                                                                                                  ; 1       ;
; part_mem_address[6]~26                                                                                                                                                                  ; 1       ;
; part_mem_address[6]~25                                                                                                                                                                  ; 1       ;
; part_mem_address[5]~24                                                                                                                                                                  ; 1       ;
; part_mem_address[5]~23                                                                                                                                                                  ; 1       ;
; part_mem_address[4]~22                                                                                                                                                                  ; 1       ;
; part_mem_address[4]~21                                                                                                                                                                  ; 1       ;
; part_mem_address[3]~20                                                                                                                                                                  ; 1       ;
; part_mem_address[3]~19                                                                                                                                                                  ; 1       ;
; part_mem_address[2]~18                                                                                                                                                                  ; 1       ;
; part_mem_address[2]~17                                                                                                                                                                  ; 1       ;
; part_mem_address[1]~16                                                                                                                                                                  ; 1       ;
; part_mem_address[1]~15                                                                                                                                                                  ; 1       ;
; part_mem_address[0]~11                                                                                                                                                                  ; 1       ;
; part_mem_address[0]~10                                                                                                                                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~20                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~19                                                  ; 1       ;
; ccd_reader:ccdreader|Add0~20                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~19                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~18                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~17                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~16                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~15                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~14                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~13                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~12                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~11                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~10                                                                                                                                                            ; 1       ;
; ccd_reader:ccdreader|Add0~9                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~8                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~7                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~6                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~5                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~4                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~3                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~2                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~1                                                                                                                                                             ; 1       ;
; ccd_reader:ccdreader|Add0~0                                                                                                                                                             ; 1       ;
; sh_generator:sh_generator_inst|Add0~42                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~40                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~39                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~37                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~36                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~34                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~33                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~31                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~30                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~28                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~27                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~25                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~24                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~22                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~21                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~19                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~18                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~16                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~15                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~13                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~12                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~11                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~10                                                                                                                                                  ; 1       ;
; sh_generator:sh_generator_inst|Add0~9                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|Add0~8                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|Add0~6                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|Add0~5                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|Add0~3                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|Add0~2                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|Add0~1                                                                                                                                                   ; 1       ;
; sh_generator:sh_generator_inst|Add0~0                                                                                                                                                   ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~18                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~17                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~16                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~15                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~14                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~13                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~11                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~10                                                  ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[1]                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[2]                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[3]                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[4]                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[5]                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[6]                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[7]                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[8]                                                                ; 1       ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|q_b[0]                                                                ; 1       ;
; clock_ccd:clock_ccd_inst|altpll:altpll_component|clock_ccd_altpll:auto_generated|wire_pll1_fbout                                                                                        ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                         ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ALTSYNCRAM ; M9K  ; True Dual Port ; Dual Clocks ; 1024         ; 12           ; 1024         ; 12           ; yes                    ; yes                     ; yes                    ; no                      ; 12288 ; 1024                        ; 12                          ; 1024                        ; 12                          ; 12288               ; 2    ; None ; M9K_X25_Y19_N0, M9K_X25_Y20_N0 ; Don't care           ; Old data        ; Old data        ; Yes           ;
+------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 427 / 47,787 ( < 1 % ) ;
; C16 interconnects     ; 5 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 168 / 31,272 ( < 1 % ) ;
; Direct links          ; 132 / 47,787 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )        ;
; Local interconnects   ; 244 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 5 / 1,775 ( < 1 % )    ;
; R4 interconnects      ; 174 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.26) ; Number of LABs  (Total = 35) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.63) ; Number of LABs  (Total = 35) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 12                           ;
; 1 Clock                            ; 30                           ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Async. clears                    ; 2                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.26) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.57) ; Number of LABs  (Total = 35) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 4                            ;
; 2                                               ; 6                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 4                            ;
; 8                                               ; 0                            ;
; 9                                               ; 3                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
; 13                                              ; 5                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.49) ; Number of LABs  (Total = 35) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 3                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 6                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 1                            ;
; 16                                          ; 1                            ;
; 17                                          ; 1                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 60           ; 0            ; 60           ; 0            ; 0            ; 67        ; 60           ; 0            ; 67        ; 67        ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 67        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 7            ; 67           ; 7            ; 67           ; 67           ; 0         ; 7            ; 67           ; 0         ; 0         ; 67           ; 67           ; 67           ; 67           ; 48           ; 67           ; 67           ; 48           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 0         ; 67           ; 67           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_50_2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_CLKIN[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_CLKIN[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_CLKOUT[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_CLKOUT[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_CLKIN[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_CLKIN[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_CLKOUT[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1_CLKOUT[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_D[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ORG_BUTTON[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ORG_BUTTON[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_DP             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ORG_BUTTON[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk50                ; 13.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                     ; Destination Register                                                                                                                             ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; CLOCK_50                                                                                                                            ; edge_detector:ccd_mclk_input|rise_out                                                                                                            ; 4.547             ;
; sh_generator:sh_generator_inst|data_out                                                                                             ; edge_detector:SH_input|fall_out                                                                                                                  ; 0.196             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[8] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a8~portb_datain_reg0 ; 0.087             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a1~portb_datain_reg0 ; 0.087             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a7~portb_datain_reg0 ; 0.085             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a6~portb_datain_reg0 ; 0.085             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a5~portb_datain_reg0 ; 0.085             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a4~portb_datain_reg0 ; 0.085             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a3~portb_datain_reg0 ; 0.085             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a2~portb_datain_reg0 ; 0.085             ;
; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0] ; part_mem:part_mem_inst|altsyncram:altsyncram_component|altsyncram_72k1:auto_generated|altsyncram_jba2:altsyncram1|ram_block3a0~portb_datain_reg0 ; 0.085             ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 11 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP3C16F484C6 for design "de0_debounce_cnt"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clock_ccd:clock_ccd_inst|altpll:altpll_component|clock_ccd_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for for_ccd port
    Info (15099): Implementing clock multiplication of 1, clock division of 100, and phase shift of 0 degrees (0 ps) for for_m port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 63 total pins
    Info (169086): Pin ORG_BUTTON[1] not assigned to an exact location on the device
    Info (169086): Pin ORG_BUTTON[2] not assigned to an exact location on the device
    Info (169086): Pin ORG_BUTTON[0] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'de0_debounce_cnt.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332061): Virtual clock clk50_virtual is never referenced in any input or output delay assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111): 1200500.000   ccd_sh_clk
    Info (332111):   20.000        clk50
    Info (332111):   20.000 clk50_virtual
    Info (332111):  500.000 clock_ccd_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111): 2000.000 clock_ccd_inst|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node for_ccd (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node for_m (placed in counter C2 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 2.5V VCCIO, 3 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 18 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning (15064): PLL "clock_ccd:clock_ccd_inst|altpll:altpll_component|clock_ccd_altpll:auto_generated|pll1" output port clk[0] feeds output pin "GPIO0_CLKOUT[0]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "clock_ccd:clock_ccd_inst|altpll:altpll_component|clock_ccd_altpll:auto_generated|pll1" output port clk[1] feeds output pin "GPIO0_CLKOUT[1]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "GPIO1_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.81 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 16 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_50_2 uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin GPIO0_CLKIN[0] uses I/O standard 3.3-V LVTTL at AB12
    Info (169178): Pin GPIO0_CLKIN[1] uses I/O standard 3.3-V LVTTL at AA12
    Info (169178): Pin GPIO1_CLKIN[0] uses I/O standard 3.3-V LVTTL at AB11
    Info (169178): Pin GPIO1_CLKIN[1] uses I/O standard 3.3-V LVTTL at AA11
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at G21
Info (144001): Generated suppressed messages file C:/Users/sja/Documents/GitHub/Fabrica-FPGA/de0_debounce_cnt.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 96 warnings
    Info: Peak virtual memory: 1081 megabytes
    Info: Processing ended: Tue Dec 10 17:38:26 2013
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/sja/Documents/GitHub/Fabrica-FPGA/de0_debounce_cnt.fit.smsg.


