<?xml version="1.0" encoding="UTF-8" standalone="no" ?><Component xmlns="http://actel.com/sweng/afi"><name>CORE16550</name><vendor>Actel</vendor><library>DirectCore</library><version>3.3.105</version><fileSets><fileSet fileSetId="STIMULUS_FILESET"><file fileid="0"><name>coreparameters.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="1"><name>rtl\vhdl\test\user\Core16550_usertb.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType><vendorExtensions><ModuleUnderTest>Core16550_usertb</ModuleUnderTest><SimulationTime>-all</SimulationTime></vendorExtensions></file></fileSet><fileSet fileSetId="ANY_SIMULATION_FILESET"><file fileid="2"><name>mti\scripts\wave.do</name><userFileType>DO</userFileType><vendorExtensions><IncludeInRunDo/></vendorExtensions></file><file fileid="3"><name>simulation\RAM_INIT.mem</name><userFileType>MEM</userFileType></file></fileSet><fileSet fileSetId="HDL_FILESET"><file fileid="4"><name>rtl\vhdl\core\Core16550_package.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="5"><name>rtl\vhdl\core\uart_reg.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="6"><name>rtl\vhdl\core\baudgen.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="7"><name>rtl\vhdl\core\intcontrol.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="8"><name>rtl\vhdl\core\rwcontrol.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="9"><name>rtl\vhdl\core\fifoctrl.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="10"><name>rtl\vhdl\core\rxblock.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="11"><name>rtl\vhdl\core\txblock.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="12"><name>rtl\vhdl\core\Core16550w.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="13"><name>rtl\vhdl\core\Core16550.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="14"><name>rtl\vhdl\core\components.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file><file fileid="15"><name>rtl\vhdl\core\uart_fifo_smartfusion2.vhd</name><logicalName>CORE16550_LIB</logicalName><fileType>VHDLSource</fileType></file></fileSet></fileSets><hwModel><views><view><fileSetRef>STIMULUS_FILESET</fileSetRef><fileSetRef>ANY_SIMULATION_FILESET</fileSetRef><name>SIMULATION</name></view><view><fileSetRef>HDL_FILESET</fileSetRef><name>HDL</name></view></views></hwModel></Component>