[
  {
    "objectID": "index.html",
    "href": "index.html",
    "title": "TinyML",
    "section": "",
    "text": "0.1 Hi there!\nThis is a graduation project titled System-Level Co-Design and AI-EDA of RISC-V Accelerators for TinyML at the Edge under my supervisor LIYUN. His PhD student Jintao Li also helps me greatly. This is a place where I record my learning journey into TinyML and RISC-V accelerators – from scratch. The contents are actively updating. Some of the content may be too basic or even technically incorrect up to now, but they are, hopefully, informative and motivation-boosting. The pure English documentation will be available soon.\n本项目有关的代码主要存放在两个仓库:",
    "crumbs": [
      "Prologue",
      "<span class='chapter-number'>1</span>  <span class='chapter-title'>Introduction</span>"
    ]
  },
  {
    "objectID": "index.html#hi-there",
    "href": "index.html#hi-there",
    "title": "TinyML",
    "section": "",
    "text": "Correctness is the enemy of progress. – Myself\n\n\n\nMy TinyML Repo\nMy Forked CFU Playground",
    "crumbs": [
      "Prologue",
      "<span class='chapter-number'>1</span>  <span class='chapter-title'>Introduction</span>"
    ]
  },
  {
    "objectID": "index.html#motivation-动机",
    "href": "index.html#motivation-动机",
    "title": "TinyML",
    "section": "0.2 Motivation 动机",
    "text": "0.2 Motivation 动机\n移动端设备和嵌入式设备通常合称为端设备, 与“云”的概念相对应. 端设备数量庞大, 产生的数据极多. 因此, 若想单纯依靠传统云计算来实现端设备的智能化, 则云与端之间的网络带宽必定成为系统的性能瓶颈. 为了解决这个问题, 需要 将云端的一部分计算任务下放到端设备, 以减轻云端和网络带宽的压力. 然而端设备大多采用嵌入式处理器 —— 嵌入式处理器受到功耗、体积、散热等多方客观因素的限制, 其性能远不如桌面平台. 为了提高端设备的性能, 同时保证其满足原有的功耗、体积、散热等需求, 可以利用FPGA、ASIC等 低功耗、高能效 的器件, 为相应的应用场景定制该领域所专用的加速器. [a2021?]",
    "crumbs": [
      "Prologue",
      "<span class='chapter-number'>1</span>  <span class='chapter-title'>Introduction</span>"
    ]
  },
  {
    "objectID": "index.html#change-logs-更新日志",
    "href": "index.html#change-logs-更新日志",
    "title": "TinyML",
    "section": "0.3 Change Logs 更新日志",
    "text": "0.3 Change Logs 更新日志\n\n2025-06-29: Initial commit.\n2025-07-06: 尝试在 MacOS 上原生搭建和用 Docker 搭建, 无果, 遂改用 Parallel Desktop 上安装 Ubuntu 24.04.\n2025-07-07: 发现在 M 芯片 MacOS 上无法安装 linux-64 架构, 改用 Docker 搭建环境成功 … 了一半, 最后因为 Docker 无法连接访问 MacOS 连接的 USB 而构建实例工程失败.\n2025-07-08: 喜提新 Thinkbook, 由于显卡和网卡驱动找不到安装 Debian 失败特别狂躁, Tonic 上报复性狂练 3 小时降 E 大调音阶. 后来安装 Ubuntu 24.04 实体机成功编译. btw, Spark 推荐的 AtlasOS 太好用啦, Synergy 同步 Win, Mac, IOS, Linux 剪切板太方便啦 (就是没有安卓hh)\n2025-07-09: 在 Ubuntu 24.04 上成功构建 CFU-Playground 的 /proj/proj_template 实例工程. 并且发现 MacOS 上也可以用 Docker 成功生成比特流文件.\n2025-07-10: 在 Ubuntu 24.04 和 MacOS 上成功搭建 iCESugar-UP5K 开发环境, 并成功烧录! 完善了教程内容, 建立了 My TinyML Repo 用来存放 iCESugar-UP5K 开发板的例子代码和 ML 加速器的代码.\n2025-07-11: 大致了解了各大 submodule 的功能.\n2025-07-12: 成功将 CFU-playground 的 proj_template 烧到 Arty 开发板上. 认识到开发环境的搭建和理解是一项较大的工程, 但是实际有用的信息并不多, 所以打算并行地学习环境的搭建和 CPU、GPU、Cuda 的知识.",
    "crumbs": [
      "Prologue",
      "<span class='chapter-number'>1</span>  <span class='chapter-title'>Introduction</span>"
    ]
  },
  {
    "objectID": "resources.html",
    "href": "resources.html",
    "title": "2  Resources 学习资料汇总",
    "section": "",
    "text": "2.1 FPGA 理论",
    "crumbs": [
      "Prologue",
      "<span class='chapter-number'>2</span>  <span class='chapter-title'>Resources 学习资料汇总</span>"
    ]
  },
  {
    "objectID": "resources.html#fpga-理论",
    "href": "resources.html#fpga-理论",
    "title": "2  Resources 学习资料汇总",
    "section": "",
    "text": "FPGA: 用来学习 FPGA 的资料库.\n\nVerilog 语法 (Artix7修炼秘籍)",
    "crumbs": [
      "Prologue",
      "<span class='chapter-number'>2</span>  <span class='chapter-title'>Resources 学习资料汇总</span>"
    ]
  },
  {
    "objectID": "resources.html#hls-design-fpga-并行编程",
    "href": "resources.html#hls-design-fpga-并行编程",
    "title": "2  Resources 学习资料汇总",
    "section": "2.2 HLS Design FPGA 并行编程",
    "text": "2.2 HLS Design FPGA 并行编程\n\nParallel Programming for FPGAs: Xilinx 研究院的 Steve 首席工程师与 UCSD 的 Ryan Kastner 教授团队合作, 推出了这本开源书, 全书通过 10 个算法实现案例完整的介绍了通过 HLS 工具利用 C/C++ 语言快速实现高性能 FPGA 实现的过程.\n\nFPGA 并行编程中文版, 中文版 github repo",
    "crumbs": [
      "Prologue",
      "<span class='chapter-number'>2</span>  <span class='chapter-title'>Resources 学习资料汇总</span>"
    ]
  },
  {
    "objectID": "resources.html#gpu",
    "href": "resources.html#gpu",
    "title": "2  Resources 学习资料汇总",
    "section": "2.3 GPU",
    "text": "2.3 GPU\n\ntiny-gpu: 一个小型的 GPU 实现.\nVeriGPU: 一个复杂点的 GPU 实现, 不适合用来入门.",
    "crumbs": [
      "Prologue",
      "<span class='chapter-number'>2</span>  <span class='chapter-title'>Resources 学习资料汇总</span>"
    ]
  },
  {
    "objectID": "env-setup.html",
    "href": "env-setup.html",
    "title": "3  FPGA 开发环境配置",
    "section": "",
    "text": "3.1 Arty A7-100T CFU-playground 环境配置\n资料:",
    "crumbs": [
      "Environment Setup",
      "<span class='chapter-number'>3</span>  <span class='chapter-title'>FPGA 开发环境配置</span>"
    ]
  },
  {
    "objectID": "env-setup.html#arty-a7-100t-cfu-playground-环境配置",
    "href": "env-setup.html#arty-a7-100t-cfu-playground-环境配置",
    "title": "3  FPGA 开发环境配置",
    "section": "",
    "text": "官方 CFU Playground Setup Guide, 官方 CFU Github\nMy Forked CFU Playground\n\n\n3.1.1 MacOS Docker 部署\n以下是本人在 MacOS 试过的两种失败的方法, 供参考:\n\n\n\n\n\n\n\nMacOS 原生部署 (未成功)\n\n\n\n\n\n官方 Setup Guide 不适用于 MacOS, 本教程可以配合官方教程. 以下是在 14-inch MacBook Pro (M2 pro) 上我执行过的命令, 可能有不必要的步骤. 另外我之前安装过一些工具如 make, brew, openocd 等, 如有漏掉的步骤请用 brew 自行安装.\n\nCFU 环境配置\ngit clone https://github.com/google/CFU-Playground.git\ncd CFU-Playground\n# Check necessary tools\nwhich gcc\nwhich make\nwhich brew\nbrew install openocd ccache verilator ninja libusb libftdi\nwhich expect\n将 scripts/setup 中的 line 58-60 替换为:\n# Check for libusb development libraries\nif [[ \"$OSTYPE\" == \"darwin\"* ]]; then\n    # macOS: check for Homebrew libusb\n    if ! brew list libusb &gt;/dev/null 2&gt;&1 || ! brew list libftdi &gt;/dev/null 2&gt;&1; then\n        missing+=(libusb libftdi)\n    fi\nelse\n    # Linux: check for apt packages\n    if ! (apt list -i | grep libusb-1.0-0-dev) ; then\n        missing+=(libusb-1.0-0-dev libftdi1-dev)\n    fi\nfi\n再运行:\n# Should end up \"Setup complete\"\n./scripts/setup\nAmaranth 能让你用 Python 写硬件描述语言, 我们暂时不安装.\nFPGA 开源工具链 SymbiFlow 配置\nSymbiFlow 是一个开源的 FPGA 工具链, 支持我们用的 Arty A7-35T 开发板. F4PGA (Framework for FPGA) 是它的下一代.\nMacOS 上会遇到以下问题:\n\ndfu-util 包不可用\nflterm 包不可用\nPython 3.7 不支持\n\n执行:\nbrew install dfu-util yosys\n将 conf/environment-symbiflow.yml 中替换为:\nname: cfu-symbiflow\nchannels:\n- defaults\n- conda-forge\ndependencies:\n# Basic Python packages that should be available\n- lxml\n- simplejson\n- intervaltree\n- json-c\n- libevent\n- python=3.9\n- pip\n- pip:\n    - -r ./requirements-symbiflow.txt\n然后运行:\nrm -rf env/symbiflow && make install-sf\n出现以下输出时表示安装成功:\nDone installing SymbiFlow.  To enter the environment, type 'make enter-sf', which creates a new subshell, and 'exit' when done.\n测试环境:\nmake enter-sf\nexit\n以上方法会在执行 zsh  make prog TARGET=digilent_arty USE_SYMBIFLOW=1\n时出现错误, 因为我们删掉了很多 python 依赖. 这些依赖在 litex-hub 源里面没有 osx-arm64 的版本!!!\n\n\n\n\n\n\n\n\n\n\n\n\nMacOS 虚拟机部署 (未成功)\n\n\n\n\n\nCFU playground 里的 environment-symbiflow 里的很多依赖 (比如 dfu-util 和 flterm 等, 可以在 Anaconda 里面搜索你需要的包) 只支持 linux-64 版本, M 芯片的 MacOS 上的 PD 好像只能安装 linux-aarch64 架构的虚拟机.\n\n\n\ngcc-riscv32-elf-newlib 只支持 linux-64\n\n\n在你安装的虚拟机终端执行:\narch\n不能是 aarch64 才行, 需要是 x86_64 才能安装 linux-64 架构的包!!!\n\n\n\n\n我们利用 Docker 来搭建 CFU Playground 环境, 这样可以避免 MacOS 上的架构问题. 自行安装 Docker, 然后需要稍微改一下 scripts/Dockerfile 和 scripts/setup 脚本. 可以直接 clone 我的 fork:\ngit clone https://github.com/Marcobisky/CFU-Playground.git\n然后切换到 macos-env 分支, 在 CFU-Playground 目录下执行:\n# Takes around 20 min\ndocker build -t cfu-playground --platform linux/amd64 ./scripts\n查看镜像:\ndocker images\n逐条执行, 其中 -v $(pwd):/workspace 表示当前目录 (宿主机)挂载到容器的 /workspace 目录中 (数据共享通道). 但是以下命令不要在 /workspace 里面执行:\ndocker run -it -v $(pwd):/workspace cfu-playground bash\n./scripts/setup\n# Takes around 9 min\nmake install-sf\nmake enter-sf\ncd proj/proj_template\nmake clean\nmake bitstream TARGET=digilent_arty USE_SYMBIFLOW=1\n如果没报错, 恭喜你成功生成了比特流文件! 当你没插上板子的时候如果按照官方运行 make prog TARGET=digilent_arty USE_SYMBIFLOW=1 会报错:\nError: libusb_init() failed with LIBUSB_ERROR_OTHER\n\nTraceback (most recent call last):\n  File \"./common_soc.py\", line 57, in &lt;module&gt;\n    main()\n  File \"./common_soc.py\", line 53, in main\n    workflow.run()\n  File \"/CFU-Playground/soc/board_specific_workflows/general.py\", line 127, in run\n    self.load(soc, soc_builder)\n  File \"/CFU-Playground/soc/board_specific_workflows/general.py\", line 116, in load\n    prog.load_bitstream(bitstream_filename)\n  File \"/CFU-Playground/third_party/python/litex/litex/build/openocd.py\", line 27, in load_bitstream\n    self.call([\"openocd\", \"-f\", config, \"-c\", script])\n  File \"/CFU-Playground/third_party/python/litex/litex/build/generic_programmer.py\", line 101, in call\n    raise OSError(msg)\nOSError: Error occured during OpenOCD's call, please check:\n- OpenOCD installation.\n- Access permissions.\n- Hardware and cable.\n- Bitstream presence.\n即 libusb_init() 函数初始化错误. 事实上不可能通过 Docker 给开发版烧录, MacOS 环境有一个隔离层, GPT 如是说:\n\n\n\n不可能通过 Docker 给开发版烧录\n\n\n可以用两次 exit 退出容器 (第一次只会退出 enter-sf 的子 shell).\n如果要交互式运行已经存在的容器 (例如叫 romantic_austin), 运行:\ndocker start -ai romantic_austin\n\n\n3.1.2 Ubuntu 24.04 实体机部署\n我们用 Arty A7-100T 开发板.\n具体运行步骤几乎与 MacOS 一样, 直接按照 Setup Guide 执行即可. 如果 make install-sf 报错:\nwget -qO- https://storage.googleapis.com/symbiflow-arch-defs/artifacts/prod/foss-fpga-tools/symbiflow-arch-defs/continuous/install/20220729-181657/symbiflow-arch-defs-install-xc7-7833050.tar.xz | tar -xJC env/symbiflow/xc7/install\nxz: (stdin): File format not recognized\ntar: Child returned status 1\ntar: Error is not recoverable: exiting now\nmake: *** [Makefile:58: install-sf] Error 2\n仅仅是网络连接的问题, 请把科学上网 (如 Clash Verge) 安装上 Service Mode, 然后打开 Tun Mode. 把 Makefile 中 63-65 行的三个 wget 改成 curl 的写法. 在我的 fork 上已经更改, 直接 clone 即可:\ngit clone https://github.com/Marcobisky/CFU-Playground.git\n让后切换到 ubuntu-env 分支, 即可跑通 make install-sf.\n如果没插入开发板, 运行:\nmake bitstream TARGET=digilent_arty USE_SYMBIFLOW=1\n即可跑通. 若已经插入开发板, 则运行:\nmake prog TARGET=digilent_arty USE_SYMBIFLOW=1 EXTRA_LITEX_ARGS='--variant=a7-100'\nmake load BUILD_JOBS=4 TARGET=digilent_arty EXTRA_LITEX_ARGS='--variant=a7-100'\n\n\n\n\n\n\n\nImportant\n\n\n\n\n\n如果你跟我一样用的是 Arty A7-100T 而不是 35T, 必须加上 EXTRA_LITEX_ARGS='--variant=a7-100' 参数 (见 CFU Wiki), 否则程序会卡在 make load 这一步, 并且会一直卡在这里 (按 enter 也没有用, 只能两下 Ctrl+C 退出):\n/home/merlin/fpga/CFU-Playground/soc/bin/litex_term --speed 3686400  --kernel /home/merlin/fpga/CFU-Playground/proj/proj_template/build/software.bin /dev/ttyUSB1\n当然卡在这里还有可能是其它问题: 见 Issue #787, Issue #775.",
    "crumbs": [
      "Environment Setup",
      "<span class='chapter-number'>3</span>  <span class='chapter-title'>FPGA 开发环境配置</span>"
    ]
  },
  {
    "objectID": "env-setup.html#icesugar-up5k-开发环境配置",
    "href": "env-setup.html#icesugar-up5k-开发环境配置",
    "title": "3  FPGA 开发环境配置",
    "section": "3.2 iCESugar-UP5K 开发环境配置",
    "text": "3.2 iCESugar-UP5K 开发环境配置\n资料:\n\n官方 icesugar: 重要! 用它来学习 iCESugar-UP5K 开发板.\nMy TinyML Repo\n\n\n3.2.1 MacOS 部署\n如果你没有安装 Homebrew 包管理器, 请先安装 (会自动先安装 Xcode 命令行工具, 输入密码的过程不可见, 装完了要按照提示将 brew 添加到 PATH 中):\n/bin/bash -c \"$(curl -fsSL https://raw.githubusercontent.com/Homebrew/install/HEAD/install.sh)\"\n直接按 nextpnr 中的 next-pnr-ice40 的说明安装即可. 大致为以下几个命令 (可能有遗漏), 逐条执行:\ngit clone https://github.com/YosysHQ/nextpnr.git\ncd nextpnr\n# May not be successful immediately\nbrew install cmake python boost eigen\ngit submodule update --init --recursive\nbrew install boost\n# These two lines just to make sure dependencies are installed\nbrew install eigen\nmkdir -p build && cd build\ncmake .. -DARCH=ice40 -DICESTORM_INSTALL_PREFIX=/usr -DICEBOX_DATADIR=/usr/share/fpga-icestorm/chipdb\n# May be some error, please solve by yourself using GPT.\nmake -j$(nproc)\n# Check if nextpnr-ice40 is built\nls -la nextpnr-ice40\n# Install placing, routing and binary database format files\nsudo make install\n\n\n3.2.2 Ubuntu 24.04 实体机部署\n按 nextpnr 中的 next-pnr-ice40 的说明安装即可. i.e., 逐条执行:\ngit clone https://github.com/YosysHQ/nextpnr.git\nsudo apt update\nsudo apt install libboost-all-dev libboost-filesystem-dev libboost-program-options-dev libboost-iostreams-dev libboost-system-dev libboost-thread-dev libeigen3-dev\ngit submodule update --init --recursive\nmkdir -p build && cd build\nsudo apt install fpga-icestorm\ncmake .. -DARCH=ice40 -DICESTORM_INSTALL_PREFIX=/usr -DICEBOX_DATADIR=/usr/share/fpga-icestorm/chipdb\nmake -j$(nproc)\n# Check if nextpnr-ice40 is built\nls -la nextpnr-ice40\n# Install placing, routing and binary database format files\nsudo make install\n\n\n3.2.3 blink 例子测试\n用 My TinyML Repo 的 blink 例子测试一下. 将 iCESugar 开发板连接到电脑 (注意不要用 JTAG 调试器, 直接用 C 口连接电脑). 按以下方式生成比特流 blink.bin:\ncd iCESugar/examples/blink\nmake\n在 Ubuntu 上可通过以下方式烧录:\nsudo icesprog blink.bin\n在 MacOS 上, 好像安装不上 icesprog, 直接将 blink.bin 拷贝到 iCESugar 虚拟磁盘上即可烧录.\n\n\n\n\n\n\n\n烧录方法注意\n\n\n\n\n\n\nUbuntu\n一定要用 sudo icesprog! 单用 iceprog 会报错:\ninit..\nCan't find iCE FTDI USB device (vendor_id 0x0403, device_id 0x6010 or 0x6014).\nABORT.\nMacOS\n注意 MacOS 上 iceprog 和 icesprog 烧录工具都不能用!\nMacOS 上的烧录工具 iceprog 不能识别到 FTDI 设备, 这可能是 MacOS 上的 USB 设备权限问题, 本人尝试过安装 FTDI 驱动, 安装手册见这里. 安装的时候如果不小心点了 OK, 安装程序会提示 “awaiting approval”, 解决方法见这里. 但是安装好了, Mac 还是识别不到开发板.",
    "crumbs": [
      "Environment Setup",
      "<span class='chapter-number'>3</span>  <span class='chapter-title'>FPGA 开发环境配置</span>"
    ]
  },
  {
    "objectID": "verilog.html",
    "href": "verilog.html",
    "title": "4  Digital Circuit and Verilog 数字电路与 Verilog",
    "section": "",
    "text": "4.1 Verilog",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>4</span>  <span class='chapter-title'>Digital Circuit and Verilog 数字电路与 Verilog</span>"
    ]
  },
  {
    "objectID": "verilog.html#verilog",
    "href": "verilog.html#verilog",
    "title": "4  Digital Circuit and Verilog 数字电路与 Verilog",
    "section": "",
    "text": "4.1.1 语法注意\nOngoing",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>4</span>  <span class='chapter-title'>Digital Circuit and Verilog 数字电路与 Verilog</span>"
    ]
  },
  {
    "objectID": "verilog.html#verilog-语法的电路对应",
    "href": "verilog.html#verilog-语法的电路对应",
    "title": "4  Digital Circuit and Verilog 数字电路与 Verilog",
    "section": "4.2 Verilog 语法的电路对应",
    "text": "4.2 Verilog 语法的电路对应",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>4</span>  <span class='chapter-title'>Digital Circuit and Verilog 数字电路与 Verilog</span>"
    ]
  },
  {
    "objectID": "cc-fpga.html",
    "href": "cc-fpga.html",
    "title": "5  FPGA 原理速成",
    "section": "",
    "text": "5.1 FPGA Structure 结构\nOngoing",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>5</span>  <span class='chapter-title'>FPGA 原理速成</span>"
    ]
  },
  {
    "objectID": "cc-fpga.html#编译过程",
    "href": "cc-fpga.html#编译过程",
    "title": "5  FPGA 原理速成",
    "section": "5.2 编译过程",
    "text": "5.2 编译过程\n\n5.2.1 Synthesis 综合\n\n动机: FPGA 不懂 “行为”, 它需要的是 “你想用哪些门, 怎么连线”. 所以 Synthesis 是将你写的 .v 逻辑翻译成各种 Logic gates 应该如何连接 (门级网表) 的过程 (以 .json 格式输出).",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>5</span>  <span class='chapter-title'>FPGA 原理速成</span>"
    ]
  },
  {
    "objectID": "cc-cpu.html",
    "href": "cc-cpu.html",
    "title": "6  CPU 原理速成",
    "section": "",
    "text": "6.1 Test\nOngoing",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>6</span>  <span class='chapter-title'>CPU 原理速成</span>"
    ]
  },
  {
    "objectID": "cc-gpu.html",
    "href": "cc-gpu.html",
    "title": "7  GPU 原理速成",
    "section": "",
    "text": "7.1 Useful Links\nOngoing",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>7</span>  <span class='chapter-title'>GPU 原理速成</span>"
    ]
  },
  {
    "objectID": "glossary.html",
    "href": "glossary.html",
    "title": "8  Glossary 名词解释",
    "section": "",
    "text": "8.1 General Terms",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>8</span>  <span class='chapter-title'>Glossary 名词解释</span>"
    ]
  },
  {
    "objectID": "glossary.html#general-terms",
    "href": "glossary.html#general-terms",
    "title": "8  Glossary 名词解释",
    "section": "",
    "text": "CFU: Custom Function Unit (自定义功能单元). 为 ML 某些耗时的计算 (如卷积、矩阵乘法、位操作等) 定制的指令加速硬件模块.\n\n一旦主处理器执行到特定的 CFU 指令，就会将数据发送给 CFU 处理，然后 CFU 返回结果.\nFPU: Floating Point Unit (浮点运算单元), 是 CPU 中专门处理浮点数运算的硬件组件.",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>8</span>  <span class='chapter-title'>Glossary 名词解释</span>"
    ]
  },
  {
    "objectID": "glossary.html#fpga-terms",
    "href": "glossary.html#fpga-terms",
    "title": "8  Glossary 名词解释",
    "section": "8.2 FPGA Terms",
    "text": "8.2 FPGA Terms\n\n8.2.1 General\n\nTfLM: TensorFlow Lite for Microcontrollers.\n\nPDTI8: Person DeTection Int 8\n\nGateware: 用软件编写的硬件电路. (既不是 Software, 也不是 Hardware).\nHPS: High Performance System.\n\nPLATFORMS=common_soc sim hps, 三个平台. common_soc 指标准的 FPGA 开发平台; sim 指用 Verilator 进行软件仿真.\n\n\n\n\n8.2.2 Interface\n\nPMOD (Peripheral Module) 接口: 一组 2*6 排针的引脚 PMOD. 定义了电源、地线、以及最多 8 条可用于通信的信号线. PMOD模块通常通过 SPI、I2C 或 GPIO (通用数字输入输出) 与主控通信. 你可以买到很多支持 PMOD 的模块, 如传感器、显示屏、存储器等.\nJTAG 接口: 一种用于调试和编程的标准接口.\n\n\n\n8.2.3 File formats\n\n.pcf 文件: Physical Constraints File. .pcf 文件告诉工具：Verilog 中的某个逻辑信号，物理上应该接到 FPGA 的哪个 pin. 比如:\nset_io D1 B5\n表示把 D1 (在 .v 文件中定义的) 信号连接到 FPGA 的 B5 引脚.\n\n.xdc 文件: Xilinx Design Constraints File. Vivado 工具使用的约束文件.\n\n\n\n\n8.2.4 HDL\n\nHLS: High-Level Synthesis. 用 C/C++ 等高级语言来写硬件电路设计.\n\nSpinalHDL: 一种 Hardware Description Language (HDL, scala 的一种 DSL (Domain Specific Language)). 可用来生成更底层的 Verilog 代码.\n\nScala: 其实这才是 SpinalHDL 的语言. SpinalHDL 只是用 scala 来构建了一个电路.\n\nScalac: Scala 编译器.\nsbt: Scala Build Tool. 配置依赖、插件和调用 Scalac.\nMill: 跟 sbt 类似, 但更轻量.\n\nVexRiscv Soft CPU: 用 SpinalHDL 写的一个 高度可配置的 RISC-V soft CPU 内核 (soft 的意思就是 CPU 不是硬件焊死的 (“hard CPU”) , 而是部署在 FPGA 上可以改变结构的).\nIP Core: Intellectual Property Core. 由一方 (开发者或公司) 设计，并通过许可授权给其他设计者使用。常见的 IP 核包括 CPU 内核、以太网控制器、内存控制器等.\n\nSoft IP: 软核\nHard IP: 硬核\n\n\nAmaranth: 一个 Python 库, 也是用于硬件描述和设计. 可生成 Verilog 代码.\n\nRTL: Register Transfer Level. 通俗说就是 verilog 代码的抽象程度水平.\n\n\n\n\n8.2.5 FPGA Principles\n\nPAR： Place and Route. 布局布线.\n\n\n\n8.2.6 FPGA Structure 结构",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>8</span>  <span class='chapter-title'>Glossary 名词解释</span>"
    ]
  },
  {
    "objectID": "glossary.html#submodules-项目中用到的核心子模块",
    "href": "glossary.html#submodules-项目中用到的核心子模块",
    "title": "8  Glossary 名词解释",
    "section": "8.3 Submodules 项目中用到的核心子模块",
    "text": "8.3 Submodules 项目中用到的核心子模块\n\n该项目重度使用了以下开源项目, FPGA 开源是一个很大的工程, 感谢所有开源者!\n\n\nverilator: 将 verilog 代码变成 C++ 代码, 然后编译并运行在 CPU 上进行仿真, 模拟出时钟、寄存器逻辑、外设交互等行为.\niverilog (Icarus Verilog): 也是仿真 (但不输出 C 代码):\niverilog -o blink.vvp blink.v blink_tb.v\n# 生成 vcd 文件可配合 GTKWave 查看波形\nvvp blink.vvp\nopenFPGALoader: 用于将比特流烧录到 FPGA (但不能调试).\n# 示例：\nopenFPGALoader -b arty arty_bitstream.bit      # SRAM 加载\nopenFPGALoader -b arty -f arty_bitstream.bit   # 写入 flash\nopenocd: Open On-Chip Debugger. 用于调试 FPGA 的工具. 支持 JTAG 接口.\n三个端到端的工具链:\n\nVivado: IDE, 闭源.\nyosysHQ (Yosys Open SYnthesis Suite Headquarters): yyds!! 一个开源的 EDA 工具链. 子项目包括:\n\nicestorm: 用于针对 Lattice iCE40 FPGA 实现完全的端到端开源流程, 从 Verilog 到 bitstream, 再烧写到 FPGA 板卡上. 以下每一个命令都是一个单独的 repo!!\n# yosys 综合 (将 verilog 转换为网表 .json)\nyosys -p 'synth_ice40 -top blink -json blink.json' blink.v\n# nextpnr 布局布线 (生成 bitstream 的中间文件 .asc)\nnextpnr-ice40 --up5k --json blink.json --pcf blink.pcf --asc blink.asc\n# icepack 打包 (生成 bitstream .bin)\nicepack blink.asc blink.bin\n# icesprog 烧写 (将 bitstream 写入 FPGA)\nsudo icesprog blink.bin\n\nF4PGA: 以前叫 Symbiflow, 旨在为多家 FPGA 供应商 (Xilinx 7 系列、Lattice iCE40/ECP5、QuickLogic EOS S3 等) 提供统一、功能完备、可扩展且无需专有软件的端到端开发流程.\n\n里面大量使用了 YosysHQ 的工具.\n\n\nSpinalHDL: 一个基于 Scala 的硬件描述语言 (HDL), 用于生成 Verilog 代码. SpinalHDL 提供了更高级的抽象和更强大的功能, 使得硬件设计更加灵活和可扩展.\n\nVexRiscv:\n\nLitex: 支持用 Python 脚本拼装出完整的 SoC.",
    "crumbs": [
      "Crash Courses",
      "<span class='chapter-number'>8</span>  <span class='chapter-title'>Glossary 名词解释</span>"
    ]
  },
  {
    "objectID": "HLS-design.html",
    "href": "HLS-design.html",
    "title": "9  HLS Design FPGA 并行编程",
    "section": "",
    "text": "9.1 Test\nOngoing",
    "crumbs": [
      "ML Accelerators",
      "<span class='chapter-number'>9</span>  <span class='chapter-title'>HLS Design FPGA 并行编程</span>"
    ]
  },
  {
    "objectID": "cfu-proj-struct.html",
    "href": "cfu-proj-struct.html",
    "title": "10  CFU-Playground 工程结构",
    "section": "",
    "text": "10.1 Folder 文件夹描述",
    "crumbs": [
      "CFU Playground",
      "<span class='chapter-number'>10</span>  <span class='chapter-title'>CFU-Playground 工程结构</span>"
    ]
  },
  {
    "objectID": "cfu-proj-struct.html#folder-文件夹描述",
    "href": "cfu-proj-struct.html#folder-文件夹描述",
    "title": "10  CFU-Playground 工程结构",
    "section": "",
    "text": "soc: 存放一个完整的 CPU 的 verilog 设计.\n\n有很多种 CPU, 比如带或不带 CFU 接口的.",
    "crumbs": [
      "CFU Playground",
      "<span class='chapter-number'>10</span>  <span class='chapter-title'>CFU-Playground 工程结构</span>"
    ]
  }
]