Partition Merge report for adc
Tue Sep 28 19:17:43 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Tue Sep 28 19:17:43 2021           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; adc                                             ;
; Top-level Entity Name              ; ad                                              ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 1,679                                           ;
;     Total combinational functions  ; 822                                             ;
;     Dedicated logic registers      ; 1,357                                           ;
; Total registers                    ; 1357                                            ;
; Total pins                         ; 21                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 296,960                                         ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                              ;
+-------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------+---------+
; Name                          ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                ; Details ;
+-------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------+---------+
; Data[0]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[0]                                                                          ; N/A     ;
; Data[0]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[0]                                                                          ; N/A     ;
; Data[10]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[10]                                                                         ; N/A     ;
; Data[10]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[10]                                                                         ; N/A     ;
; Data[11]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[11]                                                                         ; N/A     ;
; Data[11]                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[11]                                                                         ; N/A     ;
; Data[1]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[1]                                                                          ; N/A     ;
; Data[1]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[1]                                                                          ; N/A     ;
; Data[2]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[2]                                                                          ; N/A     ;
; Data[2]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[2]                                                                          ; N/A     ;
; Data[3]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[3]                                                                          ; N/A     ;
; Data[3]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[3]                                                                          ; N/A     ;
; Data[4]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[4]                                                                          ; N/A     ;
; Data[4]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[4]                                                                          ; N/A     ;
; Data[5]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[5]                                                                          ; N/A     ;
; Data[5]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[5]                                                                          ; N/A     ;
; Data[6]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[6]                                                                          ; N/A     ;
; Data[6]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[6]                                                                          ; N/A     ;
; Data[7]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[7]                                                                          ; N/A     ;
; Data[7]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[7]                                                                          ; N/A     ;
; Data[8]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[8]                                                                          ; N/A     ;
; Data[8]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[8]                                                                          ; N/A     ;
; Data[9]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[9]                                                                          ; N/A     ;
; Data[9]                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Data[9]                                                                          ; N/A     ;
; address[0]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[0]                                                                       ; N/A     ;
; address[0]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[0]                                                                       ; N/A     ;
; address[1]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[1]                                                                       ; N/A     ;
; address[1]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[1]                                                                       ; N/A     ;
; address[2]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[2]                                                                       ; N/A     ;
; address[2]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[2]                                                                       ; N/A     ;
; address[3]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[3]                                                                       ; N/A     ;
; address[3]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[3]                                                                       ; N/A     ;
; address[4]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[4]                                                                       ; N/A     ;
; address[4]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[4]                                                                       ; N/A     ;
; address[5]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[5]                                                                       ; N/A     ;
; address[5]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[5]                                                                       ; N/A     ;
; address[6]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[6]                                                                       ; N/A     ;
; address[6]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[6]                                                                       ; N/A     ;
; address[7]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[7]                                                                       ; N/A     ;
; address[7]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[7]                                                                       ; N/A     ;
; address[8]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[8]                                                                       ; N/A     ;
; address[8]                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; address[8]                                                                       ; N/A     ;
; clk10M                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]     ; N/A     ;
; mosi                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[15]                                                    ; N/A     ;
; mosi                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[15]                                                    ; N/A     ;
; nc                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|WideOr8                                                                ; N/A     ;
; nc                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|WideOr8                                                                ; N/A     ;
; otr                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; otr                                                                              ; N/A     ;
; otr                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; otr                                                                              ; N/A     ;
; ram:u_ram|wren                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; wren~_wirecell                                                                   ; N/A     ;
; ram:u_ram|wren                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; wren~_wirecell                                                                   ; N/A     ;
; rst_n                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; rst_n                                                                            ; N/A     ;
; rst_n                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; rst_n                                                                            ; N/A     ;
; sck                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|sck:u2|sck                                                             ; N/A     ;
; sck                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|sck:u2|sck                                                             ; N/A     ;
; start                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; start                                                                            ; N/A     ;
; start                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; start                                                                            ; N/A     ;
; top:u_top|shifter:u3|data[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[0]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[0]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[10]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[10]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[11]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[11]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[12]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[12]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[13]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[13]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[14]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[14]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[15]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[15]                                                    ; N/A     ;
; top:u_top|shifter:u3|data[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[1]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[1]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[2]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[2]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[3]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[3]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[4]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[4]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[5]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[5]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[6]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[6]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[7]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[7]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[8]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[8]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[9]                                                     ; N/A     ;
; top:u_top|shifter:u3|data[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; top:u_top|shifter:u3|data[9]                                                     ; N/A     ;
; top:u_top|spi_data[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[0]  ; N/A     ;
; top:u_top|spi_data[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[0]  ; N/A     ;
; top:u_top|spi_data[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[10] ; N/A     ;
; top:u_top|spi_data[10]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[10] ; N/A     ;
; top:u_top|spi_data[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[11] ; N/A     ;
; top:u_top|spi_data[11]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[11] ; N/A     ;
; top:u_top|spi_data[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[1]  ; N/A     ;
; top:u_top|spi_data[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[1]  ; N/A     ;
; top:u_top|spi_data[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[2]  ; N/A     ;
; top:u_top|spi_data[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[2]  ; N/A     ;
; top:u_top|spi_data[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[3]  ; N/A     ;
; top:u_top|spi_data[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[3]  ; N/A     ;
; top:u_top|spi_data[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[4]  ; N/A     ;
; top:u_top|spi_data[4]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[4]  ; N/A     ;
; top:u_top|spi_data[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[5]  ; N/A     ;
; top:u_top|spi_data[5]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[5]  ; N/A     ;
; top:u_top|spi_data[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[6]  ; N/A     ;
; top:u_top|spi_data[6]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[6]  ; N/A     ;
; top:u_top|spi_data[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[7]  ; N/A     ;
; top:u_top|spi_data[7]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[7]  ; N/A     ;
; top:u_top|spi_data[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[8]  ; N/A     ;
; top:u_top|spi_data[8]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[8]  ; N/A     ;
; top:u_top|spi_data[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[9]  ; N/A     ;
; top:u_top|spi_data[9]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|q_a[9]  ; N/A     ;
; Start                         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Start                                                                            ; N/A     ;
; Start                         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Start                                                                            ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|gnd          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; auto_signaltap_0|vcc          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                              ; N/A     ;
; q[0]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[0]                                                                             ; N/A     ;
; q[0]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[0]                                                                             ; N/A     ;
; q[10]                         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[10]                                                                            ; N/A     ;
; q[10]                         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[10]                                                                            ; N/A     ;
; q[11]                         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[11]                                                                            ; N/A     ;
; q[11]                         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[11]                                                                            ; N/A     ;
; q[1]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[1]                                                                             ; N/A     ;
; q[1]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[1]                                                                             ; N/A     ;
; q[2]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[2]                                                                             ; N/A     ;
; q[2]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[2]                                                                             ; N/A     ;
; q[3]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[3]                                                                             ; N/A     ;
; q[3]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[3]                                                                             ; N/A     ;
; q[4]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[4]                                                                             ; N/A     ;
; q[4]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[4]                                                                             ; N/A     ;
; q[5]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[5]                                                                             ; N/A     ;
; q[5]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[5]                                                                             ; N/A     ;
; q[6]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[6]                                                                             ; N/A     ;
; q[6]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[6]                                                                             ; N/A     ;
; q[7]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[7]                                                                             ; N/A     ;
; q[7]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[7]                                                                             ; N/A     ;
; q[8]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[8]                                                                             ; N/A     ;
; q[8]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[8]                                                                             ; N/A     ;
; q[9]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[9]                                                                             ; N/A     ;
; q[9]                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; q[9]                                                                             ; N/A     ;
; rden                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; rden                                                                             ; N/A     ;
; rden                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; rden                                                                             ; N/A     ;
; tend                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tend                                                                             ; N/A     ;
; tend                          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tend                                                                             ; N/A     ;
+-------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                    ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top  ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 94   ; 153              ; 1446                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Total combinational functions               ; 94   ; 126              ; 602                            ; 0                              ;
; Logic element usage by number of LUT inputs ;      ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 34   ; 54               ; 285                            ; 0                              ;
;     -- 3 input functions                    ; 22   ; 37               ; 183                            ; 0                              ;
;     -- <=2 input functions                  ; 38   ; 35               ; 134                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Logic elements by mode                      ;      ;                  ;                                ;                                ;
;     -- normal mode                          ; 81   ; 118              ; 513                            ; 0                              ;
;     -- arithmetic mode                      ; 13   ; 8                ; 89                             ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Total registers                             ; 44   ; 91               ; 1222                           ; 0                              ;
;     -- Dedicated logic registers            ; 44   ; 91               ; 1222                           ; 0                              ;
;     -- I/O registers                        ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Virtual pins                                ; 0    ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 21   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0    ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 6144 ; 0                ; 290816                         ; 0                              ;
; Total RAM block bits                        ; 0    ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1    ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0    ; 0                ; 0                              ; 1                              ;
;                                             ;      ;                  ;                                ;                                ;
; Connections                                 ;      ;                  ;                                ;                                ;
;     -- Input Connections                    ; 59   ; 134              ; 1756                           ; 1                              ;
;     -- Registered Input Connections         ; 44   ; 102              ; 1398                           ; 0                              ;
;     -- Output Connections                   ; 841  ; 223              ; 34                             ; 852                            ;
;     -- Registered Output Connections        ; 60   ; 223              ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Internal Connections                        ;      ;                  ;                                ;                                ;
;     -- Total Connections                    ; 1427 ; 913              ; 7574                           ; 854                            ;
;     -- Registered Connections               ; 386  ; 683              ; 5620                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; External Connections                        ;      ;                  ;                                ;                                ;
;     -- Top                                  ; 0    ; 123              ; 718                            ; 59                             ;
;     -- sld_hub:auto_hub                     ; 123  ; 20               ; 214                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 718  ; 214              ; 64                             ; 794                            ;
;     -- hard_block:auto_generated_inst       ; 59   ; 0                ; 794                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Partition Interface                         ;      ;                  ;                                ;                                ;
;     -- Input Ports                          ; 19   ; 45               ; 282                            ; 1                              ;
;     -- Output Ports                         ; 45   ; 62               ; 157                            ; 2                              ;
;     -- Bidir Ports                          ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Registered Ports                            ;      ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0    ; 4                ; 148                            ; 0                              ;
;     -- Registered Output Ports              ; 0    ; 29               ; 143                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Port Connectivity                           ;      ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0    ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0    ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0    ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0    ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0    ; 25               ; 75                             ; 0                              ;
;     -- Output Ports with no Source          ; 0    ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0    ; 30               ; 89                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0    ; 29               ; 145                            ; 0                              ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                               ;
+-----------------------------------+-----------+---------------+----------+-------------+
; Name                              ; Partition ; Type          ; Location ; Status      ;
+-----------------------------------+-----------+---------------+----------+-------------+
; Data[0]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[0]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[0]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[10]                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[10]                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[10]~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[11]                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[11]                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[11]~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[1]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[1]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[1]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[2]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[2]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[2]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[3]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[3]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[3]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[4]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[4]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[4]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[5]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[5]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[5]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[6]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[6]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[6]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[7]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[7]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[7]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[8]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[8]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[8]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Data[9]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- Data[9]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Data[9]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; Start                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- Start                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Start~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; clk                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- clk                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- clk~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; clk10M                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- clk10M                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- clk10M~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; clk1M                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- clk1M                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- clk1M~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; mosi                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- mosi                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- mosi~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; nc                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- nc                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- nc~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; otr                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- otr                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- otr~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_0_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_1_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_2_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_3_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_4_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_5_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_6_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_7_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.address_8_             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.start                  ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_ram_wren             ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_0_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_10_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_11_     ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_1_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_2_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_3_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_4_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_5_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_6_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_7_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_8_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_spi_data_9_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_10_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_11_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_12_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_13_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_14_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_15_      ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_8_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.u_top_u3_data_9_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; rst_n                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- rst_n                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- rst_n~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; sck                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- sck                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- sck~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
+-----------------------------------+-----------+---------------+----------+-------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                     ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 1,679                                                                        ;
;                                             ;                                                                              ;
; Total combinational functions               ; 822                                                                          ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 373                                                                          ;
;     -- 3 input functions                    ; 242                                                                          ;
;     -- <=2 input functions                  ; 207                                                                          ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 712                                                                          ;
;     -- arithmetic mode                      ; 110                                                                          ;
;                                             ;                                                                              ;
; Total registers                             ; 1357                                                                         ;
;     -- Dedicated logic registers            ; 1357                                                                         ;
;     -- I/O registers                        ; 0                                                                            ;
;                                             ;                                                                              ;
; I/O pins                                    ; 21                                                                           ;
; Total memory bits                           ; 296960                                                                       ;
;                                             ;                                                                              ;
; Embedded Multiplier 9-bit elements          ; 0                                                                            ;
;                                             ;                                                                              ;
; Total PLLs                                  ; 1                                                                            ;
;     -- PLLs                                 ; 1                                                                            ;
;                                             ;                                                                              ;
; Maximum fan-out node                        ; pll:u_pll|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 853                                                                          ;
; Total fan-out                               ; 8769                                                                         ;
; Average fan-out                             ; 3.79                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; ram:u_ram|altsyncram:altsyncram_component|altsyncram_0sg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Single Port      ; 513          ; 12           ; --           ; --           ; 6156   ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ob24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4096         ; 71           ; 4096         ; 71           ; 290816 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Tue Sep 28 19:17:42 2021
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off adc -c adc --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus Prime software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 175 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1821 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 19 input pins
    Info (21059): Implemented 6 output pins
    Info (21061): Implemented 1711 logic cells
    Info (21064): Implemented 83 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4706 megabytes
    Info: Processing ended: Tue Sep 28 19:17:43 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


