<?xml version="1.0" encoding="UTF-8" standalone="no" ?>
<?xml-stylesheet href="rptstyle.xsl" type="text/xsl" ?>
<doc>
<text>SmartTime Version 2022.2.0.10</text>
<text>Microsemi Corporation - Microchip Libero Software Release v2022.2 (Version 2022.2.0.10)
Date: Tue Feb 28 17:06:03 2023 </text>
<table>
<header>
</header>
<row>
 <cell>Design</cell>
 <cell>Top</cell>
</row>
<row>
 <cell>Family</cell>
 <cell>IGLOO2</cell>
</row>
<row>
 <cell>Die</cell>
 <cell>M2GL005</cell>
</row>
<row>
 <cell>Package</cell>
 <cell>256 VF</cell>
</row>
<row>
 <cell>Temperature Range</cell>
 <cell>0 - 85 C</cell>
</row>
<row>
 <cell>Voltage Range</cell>
 <cell>1.14 - 1.26 V</cell>
</row>
<row>
 <cell>Speed Grade</cell>
 <cell>STD</cell>
</row>
</table>
<text></text>
<text></text>
<section>
<name>Coverage Summary</name>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>         4393</cell>
 <cell>          475</cell>
 <cell>         4868</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>          279</cell>
 <cell>           55</cell>
 <cell>          334</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>          128</cell>
 <cell>           83</cell>
 <cell>          211</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>         4800</cell>
 <cell>          613</cell>
 <cell>         5413</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>         4391</cell>
 <cell>          477</cell>
 <cell>         4868</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>          279</cell>
 <cell>           55</cell>
 <cell>          334</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>          211</cell>
 <cell>          211</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>         4670</cell>
 <cell>          743</cell>
 <cell>         5413</cell>
</row>
</table>
<section>
<name>Clock domain: </name>
<text>ClkCtrl_1/clk_1/Clock_Gen_0/GL0</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>          468</cell>
 <cell>           37</cell>
 <cell>          505</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>            0</cell>
 <cell>            1</cell>
 <cell>            1</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>           32</cell>
 <cell>           16</cell>
 <cell>           48</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>          500</cell>
 <cell>           54</cell>
 <cell>          554</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>          466</cell>
 <cell>           39</cell>
 <cell>          505</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>            0</cell>
 <cell>            1</cell>
 <cell>            1</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>           48</cell>
 <cell>           48</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>          466</cell>
 <cell>           88</cell>
 <cell>          554</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text> - Max input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>DATA[0]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[2]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>LOOPTICK</item>
 <item>RESET</item>
 <item>WR_L</item>
</list>
<text></text>
<text> - Min input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>CS_L</item>
 <item>DATA[0]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[2]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>ExtADDR[10]</item>
 <item>ExtADDR[11]</item>
 <item>ExtADDR[2]</item>
 <item>ExtADDR[3]</item>
 <item>ExtADDR[4]</item>
 <item>ExtADDR[5]</item>
 <item>ExtADDR[6]</item>
 <item>ExtADDR[7]</item>
 <item>ExtADDR[8]</item>
 <item>ExtADDR[9]</item>
 <item>LOOPTICK</item>
 <item>M_AX0_RET_DATA</item>
 <item>M_AX1_RET_DATA</item>
 <item>RD_L</item>
 <item>RESET</item>
 <item>WR_L</item>
</list>
<text></text>
<text></text>
<text> - Max output delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>Exp0Data[0]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[5]</item>
 <item>Exp1Data[0]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[5]</item>
 <item>Exp2Data[0]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[5]</item>
 <item>Exp3Data[0]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[5]</item>
 <item>M_AX0_0</item>
 <item>M_AX1_INT_CLK</item>
 <item>M_SPROM_CLK</item>
 <item>M_SPROM_DATA</item>
</list>
<text></text>
<text> - Min output delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>DATA[0]</item>
 <item>DATA[10]</item>
 <item>DATA[11]</item>
 <item>DATA[12]</item>
 <item>DATA[13]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[25]</item>
 <item>DATA[26]</item>
 <item>DATA[27]</item>
 <item>DATA[28]</item>
 <item>DATA[29]</item>
 <item>DATA[2]</item>
 <item>DATA[30]</item>
 <item>DATA[31]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>DATA[8]</item>
 <item>DATA[9]</item>
 <item>Exp0Data[0]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[5]</item>
 <item>Exp1Data[0]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[5]</item>
 <item>Exp2Data[0]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[5]</item>
 <item>Exp3Data[0]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[5]</item>
 <item>M_AX0_0</item>
 <item>M_AX1_INT_CLK</item>
 <item>M_SPROM_CLK</item>
 <item>M_SPROM_DATA</item>
</list>
<text></text>
<text></text>
<text> - Setup unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>MDTTop_1/RisingA[1]:D</item>
 <item>MDTTop_2/RisingA[1]:D</item>
 <item>SerMemInt_1/DataBuffer[0]:D</item>
 <item>SerMemInt_1/DataBuffer[0]:EN</item>
 <item>SerMemInt_1/DataBuffer[1]:D</item>
 <item>SerMemInt_1/DataBuffer[1]:EN</item>
 <item>SerMemInt_1/DataBuffer[2]:D</item>
 <item>SerMemInt_1/DataBuffer[2]:EN</item>
 <item>SerMemInt_1/DataBuffer[3]:D</item>
 <item>SerMemInt_1/DataBuffer[3]:EN</item>
 <item>SerMemInt_1/DataBuffer[4]:D</item>
 <item>SerMemInt_1/DataBuffer[4]:EN</item>
 <item>SerMemInt_1/DataBuffer[5]:D</item>
 <item>SerMemInt_1/DataBuffer[5]:EN</item>
 <item>SerMemInt_1/DataBuffer[6]:D</item>
 <item>SerMemInt_1/DataBuffer[6]:EN</item>
 <item>SerMemInt_1/DataBuffer[7]:D</item>
 <item>SerMemInt_1/DataBuffer[7]:EN</item>
 <item>SerMemInt_1/MemoryAddress[0]:D</item>
 <item>SerMemInt_1/MemoryAddress[0]:EN</item>
 <item>SerMemInt_1/MemoryAddress[1]:D</item>
 <item>SerMemInt_1/MemoryAddress[1]:EN</item>
 <item>SerMemInt_1/MemoryAddress[2]:D</item>
 <item>SerMemInt_1/MemoryAddress[2]:EN</item>
 <item>SerMemInt_1/MemoryAddress[3]:D</item>
 <item>SerMemInt_1/MemoryAddress[3]:EN</item>
 <item>SerMemInt_1/MemoryAddress[4]:D</item>
 <item>SerMemInt_1/MemoryAddress[4]:EN</item>
 <item>SerMemInt_1/MemoryAddress[5]:D</item>
 <item>SerMemInt_1/MemoryAddress[5]:EN</item>
 <item>SerMemInt_1/intModuleAddress[0]:D</item>
 <item>SerMemInt_1/intModuleAddress[0]:EN</item>
 <item>SerMemInt_1/intModuleAddress[1]:D</item>
 <item>SerMemInt_1/intModuleAddress[1]:EN</item>
 <item>SerMemInt_1/intModuleAddress[2]:D</item>
 <item>SerMemInt_1/intModuleAddress[2]:EN</item>
 <item>TickSync_1/LatchedTickSync60:EN</item>
</list>
<text></text>
<text> - Recovery unconstrained for the following pin:</text>
<text>   </text>
<list>
 <item>TickSync_1/TickSync60:ALn</item>
</list>
<text></text>
<text> - Hold unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>MDTTop_1/FallingA[1]:D</item>
 <item>MDTTop_1/RisingA[1]:D</item>
 <item>MDTTop_2/FallingA[1]:D</item>
 <item>MDTTop_2/RisingA[1]:D</item>
 <item>SerMemInt_1/DataBuffer[0]:D</item>
 <item>SerMemInt_1/DataBuffer[0]:EN</item>
 <item>SerMemInt_1/DataBuffer[1]:D</item>
 <item>SerMemInt_1/DataBuffer[1]:EN</item>
 <item>SerMemInt_1/DataBuffer[2]:D</item>
 <item>SerMemInt_1/DataBuffer[2]:EN</item>
 <item>SerMemInt_1/DataBuffer[3]:D</item>
 <item>SerMemInt_1/DataBuffer[3]:EN</item>
 <item>SerMemInt_1/DataBuffer[4]:D</item>
 <item>SerMemInt_1/DataBuffer[4]:EN</item>
 <item>SerMemInt_1/DataBuffer[5]:D</item>
 <item>SerMemInt_1/DataBuffer[5]:EN</item>
 <item>SerMemInt_1/DataBuffer[6]:D</item>
 <item>SerMemInt_1/DataBuffer[6]:EN</item>
 <item>SerMemInt_1/DataBuffer[7]:D</item>
 <item>SerMemInt_1/DataBuffer[7]:EN</item>
 <item>SerMemInt_1/MemoryAddress[0]:D</item>
 <item>SerMemInt_1/MemoryAddress[0]:EN</item>
 <item>SerMemInt_1/MemoryAddress[1]:D</item>
 <item>SerMemInt_1/MemoryAddress[1]:EN</item>
 <item>SerMemInt_1/MemoryAddress[2]:D</item>
 <item>SerMemInt_1/MemoryAddress[2]:EN</item>
 <item>SerMemInt_1/MemoryAddress[3]:D</item>
 <item>SerMemInt_1/MemoryAddress[3]:EN</item>
 <item>SerMemInt_1/MemoryAddress[4]:D</item>
 <item>SerMemInt_1/MemoryAddress[4]:EN</item>
 <item>SerMemInt_1/MemoryAddress[5]:D</item>
 <item>SerMemInt_1/MemoryAddress[5]:EN</item>
 <item>SerMemInt_1/intModuleAddress[0]:D</item>
 <item>SerMemInt_1/intModuleAddress[0]:EN</item>
 <item>SerMemInt_1/intModuleAddress[1]:D</item>
 <item>SerMemInt_1/intModuleAddress[1]:EN</item>
 <item>SerMemInt_1/intModuleAddress[2]:D</item>
 <item>SerMemInt_1/intModuleAddress[2]:EN</item>
 <item>TickSync_1/LatchedTickSync60:EN</item>
</list>
<text></text>
<text> - Removal unconstrained for the following pin:</text>
<text>   </text>
<list>
 <item>TickSync_1/TickSync60:ALn</item>
</list>
<text></text>
</section>
</section>
<section>
<name>Clock domain: </name>
<text>ClkCtrl_1/clk_1/Clock_Gen_0/GL1</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>            8</cell>
 <cell>            4</cell>
 <cell>           12</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>            8</cell>
 <cell>            4</cell>
 <cell>           12</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>            8</cell>
 <cell>            4</cell>
 <cell>           12</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>            8</cell>
 <cell>            4</cell>
 <cell>           12</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text> - Min input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>M_AX0_RET_DATA</item>
 <item>M_AX1_RET_DATA</item>
</list>
<text></text>
<text></text>
<text></text>
<text> - Setup unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>MDTTop_1/FallingB[1]:D</item>
 <item>MDTTop_1/RisingB[1]:D</item>
 <item>MDTTop_2/FallingB[1]:D</item>
 <item>MDTTop_2/RisingB[1]:D</item>
</list>
<text></text>
<text> - Hold unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>MDTTop_1/FallingB[1]:D</item>
 <item>MDTTop_1/RisingB[1]:D</item>
 <item>MDTTop_2/FallingB[1]:D</item>
 <item>MDTTop_2/RisingB[1]:D</item>
</list>
<text></text>
</section>
</section>
<section>
<name>Clock domain: </name>
<text>ClkCtrl_1/clk_1/Clock_Gen_0/GL2</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>         3405</cell>
 <cell>           17</cell>
 <cell>         3422</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>           88</cell>
 <cell>           21</cell>
 <cell>          109</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>           32</cell>
 <cell>           51</cell>
 <cell>           83</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>         3525</cell>
 <cell>           89</cell>
 <cell>         3614</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>         3405</cell>
 <cell>           17</cell>
 <cell>         3422</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>           88</cell>
 <cell>           21</cell>
 <cell>          109</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>           83</cell>
 <cell>           83</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>         3493</cell>
 <cell>          121</cell>
 <cell>         3614</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text> - Max input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>Exp0Data[0]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[2]</item>
 <item>Exp0Data[3]</item>
 <item>Exp0Data[4]</item>
 <item>Exp1Data[0]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[2]</item>
 <item>Exp1Data[3]</item>
 <item>Exp1Data[4]</item>
 <item>Exp2Data[0]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[2]</item>
 <item>Exp2Data[3]</item>
 <item>Exp2Data[4]</item>
 <item>Exp3Data[0]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[2]</item>
 <item>Exp3Data[3]</item>
 <item>Exp3Data[4]</item>
 <item>Exp_ID_DATA</item>
 <item>LOOPTICK</item>
 <item>M_Card_ID_DATA</item>
 <item>M_IO_DATAIn</item>
 <item>M_MUXED_ADC_CS_QA0_SIGA</item>
 <item>M_MUXED_ADC_DATA0_QA0_SIGB</item>
 <item>M_MUXED_ADC_DATA1_QA1_SIGA</item>
 <item>M_SPROM_DATA</item>
 <item>QA0_Home</item>
 <item>QA0_RegX_PosLmt</item>
 <item>QA0_RegY_NegLmt</item>
 <item>QA0_SigZ</item>
 <item>QA1_Home</item>
 <item>QA1_RegX_PosLmt</item>
 <item>QA1_RegY_NegLmt</item>
 <item>QA1_SigB</item>
 <item>QA1_SigZ</item>
 <item>RESET</item>
 <item>WD_TICKLE</item>
 <item>WR_L</item>
</list>
<text></text>
<text> - Min input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>CS_L</item>
 <item>Exp0Data[0]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[2]</item>
 <item>Exp0Data[3]</item>
 <item>Exp0Data[4]</item>
 <item>Exp1Data[0]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[2]</item>
 <item>Exp1Data[3]</item>
 <item>Exp1Data[4]</item>
 <item>Exp2Data[0]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[2]</item>
 <item>Exp2Data[3]</item>
 <item>Exp2Data[4]</item>
 <item>Exp3Data[0]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[2]</item>
 <item>Exp3Data[3]</item>
 <item>Exp3Data[4]</item>
 <item>Exp_ID_DATA</item>
 <item>ExtADDR[10]</item>
 <item>ExtADDR[11]</item>
 <item>ExtADDR[2]</item>
 <item>ExtADDR[3]</item>
 <item>ExtADDR[4]</item>
 <item>ExtADDR[5]</item>
 <item>ExtADDR[6]</item>
 <item>ExtADDR[7]</item>
 <item>ExtADDR[8]</item>
 <item>ExtADDR[9]</item>
 <item>LOOPTICK</item>
 <item>M_Card_ID_DATA</item>
 <item>M_IO_DATAIn</item>
 <item>M_MUXED_ADC_CS_QA0_SIGA</item>
 <item>M_MUXED_ADC_DATA0_QA0_SIGB</item>
 <item>M_MUXED_ADC_DATA1_QA1_SIGA</item>
 <item>M_SPROM_DATA</item>
 <item>QA0_Home</item>
 <item>QA0_RegX_PosLmt</item>
 <item>QA0_RegY_NegLmt</item>
 <item>QA0_SigZ</item>
 <item>QA1_Home</item>
 <item>QA1_RegX_PosLmt</item>
 <item>QA1_RegY_NegLmt</item>
 <item>QA1_SigB</item>
 <item>QA1_SigZ</item>
 <item>RD_L</item>
 <item>RESET</item>
 <item>WD_TICKLE</item>
 <item>WR_L</item>
</list>
<text></text>
<text></text>
<text> - Max output delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>CPUStatLEDDrive[0]</item>
 <item>CPUStatLEDDrive[1]</item>
 <item>Exp0Data[0]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[2]</item>
 <item>Exp0Data[3]</item>
 <item>Exp0Data[4]</item>
 <item>Exp0Data[5]</item>
 <item>Exp1Data[0]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[2]</item>
 <item>Exp1Data[3]</item>
 <item>Exp1Data[4]</item>
 <item>Exp1Data[5]</item>
 <item>Exp2Data[0]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[2]</item>
 <item>Exp2Data[3]</item>
 <item>Exp2Data[4]</item>
 <item>Exp2Data[5]</item>
 <item>Exp3Data[0]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[2]</item>
 <item>Exp3Data[3]</item>
 <item>Exp3Data[4]</item>
 <item>Exp3Data[5]</item>
 <item>Exp_Mxd_ID_CLK</item>
 <item>Exp_Mxd_ID_LATCH</item>
 <item>Exp_Mxd_ID_LOAD</item>
 <item>M_AX0_0</item>
 <item>M_AX1_INT_CLK</item>
 <item>M_Card_ID_CLK</item>
 <item>M_Card_ID_LATCH</item>
 <item>M_Card_ID_LOAD</item>
 <item>M_ENABLE[0]</item>
 <item>M_ENABLE[1]</item>
 <item>M_IO_CLK</item>
 <item>M_IO_DATAOut</item>
 <item>M_IO_LATCH</item>
 <item>M_IO_LOAD</item>
 <item>M_IO_OE</item>
 <item>M_MUXED_ADC_CS_QA0_SIGA</item>
 <item>M_OUT0_CLK</item>
 <item>M_OUT0_CONTROL</item>
 <item>M_OUT0_DATA</item>
 <item>M_OUT1_CLK</item>
 <item>M_OUT1_CONTROL</item>
 <item>M_OUT1_DATA</item>
 <item>M_SPROM_CLK</item>
 <item>M_SPROM_DATA</item>
 <item>WD_RST_L</item>
</list>
<text></text>
<text> - Min output delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>CPUStatLEDDrive[0]</item>
 <item>CPUStatLEDDrive[1]</item>
 <item>DATA[0]</item>
 <item>DATA[10]</item>
 <item>DATA[11]</item>
 <item>DATA[12]</item>
 <item>DATA[13]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[25]</item>
 <item>DATA[26]</item>
 <item>DATA[27]</item>
 <item>DATA[28]</item>
 <item>DATA[29]</item>
 <item>DATA[2]</item>
 <item>DATA[30]</item>
 <item>DATA[31]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>DATA[8]</item>
 <item>DATA[9]</item>
 <item>Exp0Data[0]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[2]</item>
 <item>Exp0Data[3]</item>
 <item>Exp0Data[4]</item>
 <item>Exp0Data[5]</item>
 <item>Exp1Data[0]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[2]</item>
 <item>Exp1Data[3]</item>
 <item>Exp1Data[4]</item>
 <item>Exp1Data[5]</item>
 <item>Exp2Data[0]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[2]</item>
 <item>Exp2Data[3]</item>
 <item>Exp2Data[4]</item>
 <item>Exp2Data[5]</item>
 <item>Exp3Data[0]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[2]</item>
 <item>Exp3Data[3]</item>
 <item>Exp3Data[4]</item>
 <item>Exp3Data[5]</item>
 <item>Exp_Mxd_ID_CLK</item>
 <item>Exp_Mxd_ID_LATCH</item>
 <item>Exp_Mxd_ID_LOAD</item>
 <item>M_AX0_0</item>
 <item>M_AX1_INT_CLK</item>
 <item>M_Card_ID_CLK</item>
 <item>M_Card_ID_LATCH</item>
 <item>M_Card_ID_LOAD</item>
 <item>M_ENABLE[0]</item>
 <item>M_ENABLE[1]</item>
 <item>M_IO_CLK</item>
 <item>M_IO_DATAOut</item>
 <item>M_IO_LATCH</item>
 <item>M_IO_LOAD</item>
 <item>M_IO_OE</item>
 <item>M_MUXED_ADC_CS_QA0_SIGA</item>
 <item>M_OUT0_CLK</item>
 <item>M_OUT0_CONTROL</item>
 <item>M_OUT0_DATA</item>
 <item>M_OUT1_CLK</item>
 <item>M_OUT1_CONTROL</item>
 <item>M_OUT1_DATA</item>
 <item>M_SPROM_CLK</item>
 <item>M_SPROM_DATA</item>
 <item>WD_RST_L</item>
</list>
<text></text>
<text></text>
<text> - Setup unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>Analog_1/Ser2Par_1/S2P_CtrlAxis0_Data[0]:D</item>
 <item>Analog_1/Ser2Par_1/S2P_CtrlAxis1_Data[0]:D</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[0]:D</item>
 <item>CtrlIO_1/ShiftInRegister[0]:D</item>
 <item>DiscID_1/DiscCtrlID_1/ControlID_1[15]:D</item>
 <item>DiscID_1/DiscExpID_1/ExpansionID3_1[15]:D</item>
 <item>DiscID_1/DiscExpID_1/ExpansionID3_1_fast[15]:D</item>
 <item>Quad_1/QuadXface_5/QA[0]:D</item>
 <item>Quad_1/QuadXface_5/QB[0]:D</item>
 <item>Quad_1/QuadXface_5/QH[0]:D</item>
 <item>Quad_1/QuadXface_5/QZ[0]:D</item>
 <item>Quad_1/QuadXface_6/QA[0]:D</item>
 <item>Quad_1/QuadXface_6/QB[0]:D</item>
 <item>Quad_1/QuadXface_6/QH[0]:D</item>
 <item>Quad_1/QuadXface_6/QZ[0]:D</item>
 <item>TickSync_1/LatchedTickSync:EN</item>
 <item>WDT_1/WDTKick:D</item>
</list>
<text></text>
<text> - Recovery unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>ClkCtrl_1/DLL_LOCK_Int:ALn</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[0]:ALn</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[1]:ALn</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[2]:ALn</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[3]:ALn</item>
 <item>ClkCtrl_1/DLL_RST_sync:ALn</item>
 <item>ClkCtrl_1/DLL_Rst_ShiftReg[0]:ALn</item>
 <item>ClkCtrl_1/DLL_Rst_ShiftReg[1]:ALn</item>
 <item>ClkCtrl_1/Enable:ALn</item>
 <item>ClkCtrl_1/EnableCount[0]:ALn</item>
 <item>ClkCtrl_1/EnableCount[1]:ALn</item>
 <item>ClkCtrl_1/EnableCount[2]:ALn</item>
 <item>ClkCtrl_1/PowerUp:ALn</item>
 <item>ClkCtrl_1/PowerUpOneShot[0]:ALn</item>
 <item>ClkCtrl_1/PowerUpOneShot[1]:ALn</item>
 <item>ClkCtrl_1/PowerUpOneShot[2]:ALn</item>
 <item>ClkCtrl_1/Reset_int:ALn</item>
 <item>ClkCtrl_1/SlowEnable:ALn</item>
 <item>ClkCtrl_1/SysRESET:ALn</item>
 <item>ClkCtrl_1/SysRESET_rep:ALn</item>
 <item>TickSync_1/TickSync:ALn</item>
</list>
<text></text>
<text> - Hold unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>Analog_1/Ser2Par_1/S2P_CtrlAxis0_Data[0]:D</item>
 <item>Analog_1/Ser2Par_1/S2P_CtrlAxis1_Data[0]:D</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[0]:D</item>
 <item>CtrlIO_1/ShiftInRegister[0]:D</item>
 <item>DiscID_1/DiscCtrlID_1/ControlID_1[15]:D</item>
 <item>DiscID_1/DiscExpID_1/ExpansionID3_1[15]:D</item>
 <item>DiscID_1/DiscExpID_1/ExpansionID3_1_fast[15]:D</item>
 <item>Quad_1/QuadXface_5/QA[0]:D</item>
 <item>Quad_1/QuadXface_5/QB[0]:D</item>
 <item>Quad_1/QuadXface_5/QH[0]:D</item>
 <item>Quad_1/QuadXface_5/QZ[0]:D</item>
 <item>Quad_1/QuadXface_6/QA[0]:D</item>
 <item>Quad_1/QuadXface_6/QB[0]:D</item>
 <item>Quad_1/QuadXface_6/QH[0]:D</item>
 <item>Quad_1/QuadXface_6/QZ[0]:D</item>
 <item>TickSync_1/LatchedTickSync:EN</item>
 <item>WDT_1/WDTKick:D</item>
</list>
<text></text>
<text> - Removal unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>ClkCtrl_1/DLL_LOCK_Int:ALn</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[0]:ALn</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[1]:ALn</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[2]:ALn</item>
 <item>ClkCtrl_1/DLL_Lock_ShiftReg[3]:ALn</item>
 <item>ClkCtrl_1/DLL_RST_sync:ALn</item>
 <item>ClkCtrl_1/DLL_Rst_ShiftReg[0]:ALn</item>
 <item>ClkCtrl_1/DLL_Rst_ShiftReg[1]:ALn</item>
 <item>ClkCtrl_1/Enable:ALn</item>
 <item>ClkCtrl_1/EnableCount[0]:ALn</item>
 <item>ClkCtrl_1/EnableCount[1]:ALn</item>
 <item>ClkCtrl_1/EnableCount[2]:ALn</item>
 <item>ClkCtrl_1/PowerUp:ALn</item>
 <item>ClkCtrl_1/PowerUpOneShot[0]:ALn</item>
 <item>ClkCtrl_1/PowerUpOneShot[1]:ALn</item>
 <item>ClkCtrl_1/PowerUpOneShot[2]:ALn</item>
 <item>ClkCtrl_1/Reset_int:ALn</item>
 <item>ClkCtrl_1/SlowEnable:ALn</item>
 <item>ClkCtrl_1/SysRESET:ALn</item>
 <item>ClkCtrl_1/SysRESET_rep:ALn</item>
 <item>TickSync_1/TickSync:ALn</item>
</list>
<text></text>
</section>
</section>
<section>
<name>Clock domain: </name>
<text>WriteClk60MHz</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>          480</cell>
 <cell>          417</cell>
 <cell>          897</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>          191</cell>
 <cell>           33</cell>
 <cell>          224</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>           32</cell>
 <cell>           16</cell>
 <cell>           48</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>          703</cell>
 <cell>          466</cell>
 <cell>         1169</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>          480</cell>
 <cell>          417</cell>
 <cell>          897</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>          191</cell>
 <cell>           33</cell>
 <cell>          224</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>           48</cell>
 <cell>           48</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>          671</cell>
 <cell>          498</cell>
 <cell>         1169</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text> - Max input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>DATA[0]</item>
 <item>DATA[10]</item>
 <item>DATA[11]</item>
 <item>DATA[12]</item>
 <item>DATA[13]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[25]</item>
 <item>DATA[26]</item>
 <item>DATA[27]</item>
 <item>DATA[28]</item>
 <item>DATA[29]</item>
 <item>DATA[2]</item>
 <item>DATA[30]</item>
 <item>DATA[31]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>DATA[8]</item>
 <item>DATA[9]</item>
 <item>HALT_DRIVE_L</item>
 <item>RESET</item>
 <item>WR_L</item>
</list>
<text></text>
<text> - Min input delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>CS_L</item>
 <item>DATA[0]</item>
 <item>DATA[10]</item>
 <item>DATA[11]</item>
 <item>DATA[12]</item>
 <item>DATA[13]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[25]</item>
 <item>DATA[26]</item>
 <item>DATA[27]</item>
 <item>DATA[28]</item>
 <item>DATA[29]</item>
 <item>DATA[2]</item>
 <item>DATA[30]</item>
 <item>DATA[31]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>DATA[8]</item>
 <item>DATA[9]</item>
 <item>ExtADDR[10]</item>
 <item>ExtADDR[11]</item>
 <item>ExtADDR[2]</item>
 <item>ExtADDR[3]</item>
 <item>ExtADDR[4]</item>
 <item>ExtADDR[5]</item>
 <item>ExtADDR[6]</item>
 <item>ExtADDR[7]</item>
 <item>ExtADDR[8]</item>
 <item>ExtADDR[9]</item>
 <item>HALT_DRIVE_L</item>
 <item>RD_L</item>
 <item>RESET</item>
 <item>WR_L</item>
</list>
<text></text>
<text></text>
<text> - Max output delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>CPUStatLEDDrive[0]</item>
 <item>CPUStatLEDDrive[1]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[5]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[5]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[5]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[5]</item>
 <item>M_AX0_0</item>
 <item>M_AX1_INT_CLK</item>
 <item>M_DRV_EN_L</item>
 <item>M_ENABLE[0]</item>
 <item>M_ENABLE[1]</item>
 <item>WD_RST_L</item>
</list>
<text></text>
<text> - Min output delay constraint missing on ports:</text>
<text>   </text>
<list>
 <item>CPUStatLEDDrive[0]</item>
 <item>CPUStatLEDDrive[1]</item>
 <item>DATA[0]</item>
 <item>DATA[10]</item>
 <item>DATA[11]</item>
 <item>DATA[12]</item>
 <item>DATA[13]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[25]</item>
 <item>DATA[26]</item>
 <item>DATA[27]</item>
 <item>DATA[28]</item>
 <item>DATA[29]</item>
 <item>DATA[2]</item>
 <item>DATA[30]</item>
 <item>DATA[31]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>DATA[8]</item>
 <item>DATA[9]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[5]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[5]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[5]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[5]</item>
 <item>M_AX0_0</item>
 <item>M_AX1_INT_CLK</item>
 <item>M_DRV_EN_L</item>
 <item>M_ENABLE[0]</item>
 <item>M_ENABLE[1]</item>
 <item>WD_RST_L</item>
</list>
<text></text>
<text></text>
<text> - Setup unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>CPUCnf_1/dll_rst_pre_queue:EN</item>
 <item>CPUCnf_1/intLoopTime[0]:D</item>
 <item>CPUCnf_1/intLoopTime[0]:EN</item>
 <item>CPUCnf_1/intLoopTime[1]:D</item>
 <item>CPUCnf_1/intLoopTime[1]:EN</item>
 <item>CPUCnf_1/intLoopTime[2]:D</item>
 <item>CPUCnf_1/intLoopTime[2]:EN</item>
 <item>CPUCnf_1/int_M_DRV_EN:D</item>
 <item>CPUCnf_1/int_M_DRV_EN:EN</item>
 <item>CPULED_1/CPUStatusLED[0]:D</item>
 <item>CPULED_1/CPUStatusLED[0]:EN</item>
 <item>CPULED_1/CPUStatusLED[1]:D</item>
 <item>CPULED_1/CPUStatusLED[1]:EN</item>
 <item>CtrlIO_1/Axis0EnFlt0:D</item>
 <item>CtrlIO_1/Axis0EnFlt0:EN</item>
 <item>CtrlIO_1/Axis0EnFlt1:D</item>
 <item>CtrlIO_1/Axis0EnFlt1:EN</item>
 <item>CtrlIO_1/Axis0Status0:D</item>
 <item>CtrlIO_1/Axis0Status0:EN</item>
 <item>CtrlIO_1/Axis0Status1:D</item>
 <item>CtrlIO_1/Axis0Status1:EN</item>
 <item>CtrlIO_1/Axis1EnFlt0:D</item>
 <item>CtrlIO_1/Axis1EnFlt0:EN</item>
 <item>CtrlIO_1/Axis1EnFlt1:D</item>
 <item>CtrlIO_1/Axis1EnFlt1:EN</item>
 <item>CtrlIO_1/Axis1Status0:D</item>
 <item>CtrlIO_1/Axis1Status0:EN</item>
 <item>CtrlIO_1/Axis1Status1:D</item>
 <item>CtrlIO_1/Axis1Status1:EN</item>
 <item>CtrlIO_1/M_ENABLE[0]:D</item>
 <item>CtrlIO_1/M_ENABLE[0]:EN</item>
 <item>CtrlIO_1/M_ENABLE[1]:D</item>
 <item>CtrlIO_1/M_ENABLE[1]:EN</item>
 <item>CtrlIO_1/QA0DisableTermination:D</item>
 <item>CtrlIO_1/QA0DisableTermination:EN</item>
 <item>CtrlIO_1/QA1DisableTermination:D</item>
 <item>CtrlIO_1/QA1DisableTermination:EN</item>
 <item>CtrlOut_1/DataBuffer[0]:D</item>
 <item>CtrlOut_1/DataBuffer[0]:EN</item>
 <item>CtrlOut_1/DataBuffer[10]:D</item>
 <item>CtrlOut_1/DataBuffer[10]:EN</item>
 <item>CtrlOut_1/DataBuffer[11]:D</item>
 <item>CtrlOut_1/DataBuffer[11]:EN</item>
 <item>CtrlOut_1/DataBuffer[12]:D</item>
 <item>CtrlOut_1/DataBuffer[12]:EN</item>
 <item>CtrlOut_1/DataBuffer[13]:D</item>
 <item>CtrlOut_1/DataBuffer[13]:EN</item>
 <item>CtrlOut_1/DataBuffer[14]:D</item>
 <item>CtrlOut_1/DataBuffer[14]:EN</item>
 <item>CtrlOut_1/DataBuffer[15]:D</item>
 <item>CtrlOut_1/DataBuffer[15]:EN</item>
 <item>CtrlOut_1/DataBuffer[1]:D</item>
 <item>CtrlOut_1/DataBuffer[1]:EN</item>
 <item>CtrlOut_1/DataBuffer[2]:D</item>
 <item>CtrlOut_1/DataBuffer[2]:EN</item>
 <item>CtrlOut_1/DataBuffer[3]:D</item>
 <item>CtrlOut_1/DataBuffer[3]:EN</item>
 <item>CtrlOut_1/DataBuffer[4]:D</item>
 <item>CtrlOut_1/DataBuffer[4]:EN</item>
 <item>CtrlOut_1/DataBuffer[5]:D</item>
 <item>CtrlOut_1/DataBuffer[5]:EN</item>
 <item>CtrlOut_1/DataBuffer[6]:D</item>
 <item>CtrlOut_1/DataBuffer[6]:EN</item>
 <item>CtrlOut_1/DataBuffer[7]:D</item>
 <item>CtrlOut_1/DataBuffer[7]:EN</item>
 <item>CtrlOut_1/DataBuffer[8]:D</item>
 <item>CtrlOut_1/DataBuffer[8]:EN</item>
 <item>CtrlOut_1/DataBuffer[9]:D</item>
 <item>CtrlOut_1/DataBuffer[9]:EN</item>
 <item>CtrlOut_2/DataBuffer[0]:D</item>
 <item>CtrlOut_2/DataBuffer[0]:EN</item>
 <item>CtrlOut_2/DataBuffer[10]:D</item>
 <item>CtrlOut_2/DataBuffer[10]:EN</item>
 <item>CtrlOut_2/DataBuffer[11]:D</item>
 <item>CtrlOut_2/DataBuffer[11]:EN</item>
 <item>CtrlOut_2/DataBuffer[12]:D</item>
 <item>CtrlOut_2/DataBuffer[12]:EN</item>
 <item>CtrlOut_2/DataBuffer[13]:D</item>
 <item>CtrlOut_2/DataBuffer[13]:EN</item>
 <item>CtrlOut_2/DataBuffer[14]:D</item>
 <item>CtrlOut_2/DataBuffer[14]:EN</item>
 <item>CtrlOut_2/DataBuffer[15]:D</item>
 <item>CtrlOut_2/DataBuffer[15]:EN</item>
 <item>CtrlOut_2/DataBuffer[1]:D</item>
 <item>CtrlOut_2/DataBuffer[1]:EN</item>
 <item>CtrlOut_2/DataBuffer[2]:D</item>
 <item>CtrlOut_2/DataBuffer[2]:EN</item>
 <item>CtrlOut_2/DataBuffer[3]:D</item>
 <item>CtrlOut_2/DataBuffer[3]:EN</item>
 <item>CtrlOut_2/DataBuffer[4]:D</item>
 <item>CtrlOut_2/DataBuffer[4]:EN</item>
 <item>CtrlOut_2/DataBuffer[5]:D</item>
 <item>CtrlOut_2/DataBuffer[5]:EN</item>
 <item>CtrlOut_2/DataBuffer[6]:D</item>
 <item>CtrlOut_2/DataBuffer[6]:EN</item>
 <item>CtrlOut_2/DataBuffer[7]:D</item>
 <item>CtrlOut_2/DataBuffer[7]:EN</item>
 <item>CtrlOut_2/DataBuffer[8]:D</item>
 <item>CtrlOut_2/DataBuffer[8]:EN</item>
 <item>CtrlOut_2/DataBuffer[9]:D</item>
</list>
<text></text>
<text> - Recovery unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>CPUCnf_1/DLL_RST:ALn</item>
 <item>CPUCnf_1/dll_rst_pre_queue:ALn</item>
 <item>CPUCnf_1/dll_rst_queue[0]:ALn</item>
 <item>CPUCnf_1/dll_rst_queue[1]:ALn</item>
 <item>CPUCnf_1/int_DLL_RST:ALn</item>
 <item>CPUCnf_1/int_M_DRV_EN:ALn</item>
 <item>WDT_1/AccessKeyReg1[0]:ALn</item>
 <item>WDT_1/AccessKeyReg1[1]:ALn</item>
 <item>WDT_1/AccessKeyReg1[2]:ALn</item>
 <item>WDT_1/AccessKeyReg1[3]:ALn</item>
 <item>WDT_1/FPGAResetStatus:ALn</item>
 <item>WDT_1/FPGA_RstReq:ALn</item>
 <item>WDT_1/IntReset[0]:ALn</item>
 <item>WDT_1/IntReset[1]:ALn</item>
 <item>WDT_1/IntReset[2]:ALn</item>
 <item>WDT_1/Res_OS:ALn</item>
 <item>WDT_1/WDTDelay[0]:ALn</item>
 <item>WDT_1/WDTDelay[10]:ALn</item>
 <item>WDT_1/WDTDelay[11]:ALn</item>
 <item>WDT_1/WDTDelay[12]:ALn</item>
 <item>WDT_1/WDTDelay[13]:ALn</item>
 <item>WDT_1/WDTDelay[14]:ALn</item>
 <item>WDT_1/WDTDelay[15]:ALn</item>
 <item>WDT_1/WDTDelay[1]:ALn</item>
 <item>WDT_1/WDTDelay[2]:ALn</item>
 <item>WDT_1/WDTDelay[3]:ALn</item>
 <item>WDT_1/WDTDelay[4]:ALn</item>
 <item>WDT_1/WDTDelay[5]:ALn</item>
 <item>WDT_1/WDTDelay[6]:ALn</item>
 <item>WDT_1/WDTDelay[7]:ALn</item>
 <item>WDT_1/WDTDelay[8]:ALn</item>
 <item>WDT_1/WDTDelay[9]:ALn</item>
 <item>WDT_1/WDTExpFlag:ALn</item>
</list>
<text></text>
<text> - Hold unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>CPUCnf_1/dll_rst_pre_queue:EN</item>
 <item>CPUCnf_1/intLoopTime[0]:D</item>
 <item>CPUCnf_1/intLoopTime[0]:EN</item>
 <item>CPUCnf_1/intLoopTime[1]:D</item>
 <item>CPUCnf_1/intLoopTime[1]:EN</item>
 <item>CPUCnf_1/intLoopTime[2]:D</item>
 <item>CPUCnf_1/intLoopTime[2]:EN</item>
 <item>CPUCnf_1/int_M_DRV_EN:D</item>
 <item>CPUCnf_1/int_M_DRV_EN:EN</item>
 <item>CPULED_1/CPUStatusLED[0]:D</item>
 <item>CPULED_1/CPUStatusLED[0]:EN</item>
 <item>CPULED_1/CPUStatusLED[1]:D</item>
 <item>CPULED_1/CPUStatusLED[1]:EN</item>
 <item>CtrlIO_1/Axis0EnFlt0:D</item>
 <item>CtrlIO_1/Axis0EnFlt0:EN</item>
 <item>CtrlIO_1/Axis0EnFlt1:D</item>
 <item>CtrlIO_1/Axis0EnFlt1:EN</item>
 <item>CtrlIO_1/Axis0Status0:D</item>
 <item>CtrlIO_1/Axis0Status0:EN</item>
 <item>CtrlIO_1/Axis0Status1:D</item>
 <item>CtrlIO_1/Axis0Status1:EN</item>
 <item>CtrlIO_1/Axis1EnFlt0:D</item>
 <item>CtrlIO_1/Axis1EnFlt0:EN</item>
 <item>CtrlIO_1/Axis1EnFlt1:D</item>
 <item>CtrlIO_1/Axis1EnFlt1:EN</item>
 <item>CtrlIO_1/Axis1Status0:D</item>
 <item>CtrlIO_1/Axis1Status0:EN</item>
 <item>CtrlIO_1/Axis1Status1:D</item>
 <item>CtrlIO_1/Axis1Status1:EN</item>
 <item>CtrlIO_1/M_ENABLE[0]:D</item>
 <item>CtrlIO_1/M_ENABLE[0]:EN</item>
 <item>CtrlIO_1/M_ENABLE[1]:D</item>
 <item>CtrlIO_1/M_ENABLE[1]:EN</item>
 <item>CtrlIO_1/QA0DisableTermination:D</item>
 <item>CtrlIO_1/QA0DisableTermination:EN</item>
 <item>CtrlIO_1/QA1DisableTermination:D</item>
 <item>CtrlIO_1/QA1DisableTermination:EN</item>
 <item>CtrlOut_1/DataBuffer[0]:D</item>
 <item>CtrlOut_1/DataBuffer[0]:EN</item>
 <item>CtrlOut_1/DataBuffer[10]:D</item>
 <item>CtrlOut_1/DataBuffer[10]:EN</item>
 <item>CtrlOut_1/DataBuffer[11]:D</item>
 <item>CtrlOut_1/DataBuffer[11]:EN</item>
 <item>CtrlOut_1/DataBuffer[12]:D</item>
 <item>CtrlOut_1/DataBuffer[12]:EN</item>
 <item>CtrlOut_1/DataBuffer[13]:D</item>
 <item>CtrlOut_1/DataBuffer[13]:EN</item>
 <item>CtrlOut_1/DataBuffer[14]:D</item>
 <item>CtrlOut_1/DataBuffer[14]:EN</item>
 <item>CtrlOut_1/DataBuffer[15]:D</item>
 <item>CtrlOut_1/DataBuffer[15]:EN</item>
 <item>CtrlOut_1/DataBuffer[1]:D</item>
 <item>CtrlOut_1/DataBuffer[1]:EN</item>
 <item>CtrlOut_1/DataBuffer[2]:D</item>
 <item>CtrlOut_1/DataBuffer[2]:EN</item>
 <item>CtrlOut_1/DataBuffer[3]:D</item>
 <item>CtrlOut_1/DataBuffer[3]:EN</item>
 <item>CtrlOut_1/DataBuffer[4]:D</item>
 <item>CtrlOut_1/DataBuffer[4]:EN</item>
 <item>CtrlOut_1/DataBuffer[5]:D</item>
 <item>CtrlOut_1/DataBuffer[5]:EN</item>
 <item>CtrlOut_1/DataBuffer[6]:D</item>
 <item>CtrlOut_1/DataBuffer[6]:EN</item>
 <item>CtrlOut_1/DataBuffer[7]:D</item>
 <item>CtrlOut_1/DataBuffer[7]:EN</item>
 <item>CtrlOut_1/DataBuffer[8]:D</item>
 <item>CtrlOut_1/DataBuffer[8]:EN</item>
 <item>CtrlOut_1/DataBuffer[9]:D</item>
 <item>CtrlOut_1/DataBuffer[9]:EN</item>
 <item>CtrlOut_2/DataBuffer[0]:D</item>
 <item>CtrlOut_2/DataBuffer[0]:EN</item>
 <item>CtrlOut_2/DataBuffer[10]:D</item>
 <item>CtrlOut_2/DataBuffer[10]:EN</item>
 <item>CtrlOut_2/DataBuffer[11]:D</item>
 <item>CtrlOut_2/DataBuffer[11]:EN</item>
 <item>CtrlOut_2/DataBuffer[12]:D</item>
 <item>CtrlOut_2/DataBuffer[12]:EN</item>
 <item>CtrlOut_2/DataBuffer[13]:D</item>
 <item>CtrlOut_2/DataBuffer[13]:EN</item>
 <item>CtrlOut_2/DataBuffer[14]:D</item>
 <item>CtrlOut_2/DataBuffer[14]:EN</item>
 <item>CtrlOut_2/DataBuffer[15]:D</item>
 <item>CtrlOut_2/DataBuffer[15]:EN</item>
 <item>CtrlOut_2/DataBuffer[1]:D</item>
 <item>CtrlOut_2/DataBuffer[1]:EN</item>
 <item>CtrlOut_2/DataBuffer[2]:D</item>
 <item>CtrlOut_2/DataBuffer[2]:EN</item>
 <item>CtrlOut_2/DataBuffer[3]:D</item>
 <item>CtrlOut_2/DataBuffer[3]:EN</item>
 <item>CtrlOut_2/DataBuffer[4]:D</item>
 <item>CtrlOut_2/DataBuffer[4]:EN</item>
 <item>CtrlOut_2/DataBuffer[5]:D</item>
 <item>CtrlOut_2/DataBuffer[5]:EN</item>
 <item>CtrlOut_2/DataBuffer[6]:D</item>
 <item>CtrlOut_2/DataBuffer[6]:EN</item>
 <item>CtrlOut_2/DataBuffer[7]:D</item>
 <item>CtrlOut_2/DataBuffer[7]:EN</item>
 <item>CtrlOut_2/DataBuffer[8]:D</item>
 <item>CtrlOut_2/DataBuffer[8]:EN</item>
 <item>CtrlOut_2/DataBuffer[9]:D</item>
</list>
<text></text>
<text> - Removal unconstrained for the following pins:</text>
<text>   </text>
<list>
 <item>CPUCnf_1/DLL_RST:ALn</item>
 <item>CPUCnf_1/dll_rst_pre_queue:ALn</item>
 <item>CPUCnf_1/dll_rst_queue[0]:ALn</item>
 <item>CPUCnf_1/dll_rst_queue[1]:ALn</item>
 <item>CPUCnf_1/int_DLL_RST:ALn</item>
 <item>CPUCnf_1/int_M_DRV_EN:ALn</item>
 <item>WDT_1/AccessKeyReg1[0]:ALn</item>
 <item>WDT_1/AccessKeyReg1[1]:ALn</item>
 <item>WDT_1/AccessKeyReg1[2]:ALn</item>
 <item>WDT_1/AccessKeyReg1[3]:ALn</item>
 <item>WDT_1/FPGAResetStatus:ALn</item>
 <item>WDT_1/FPGA_RstReq:ALn</item>
 <item>WDT_1/IntReset[0]:ALn</item>
 <item>WDT_1/IntReset[1]:ALn</item>
 <item>WDT_1/IntReset[2]:ALn</item>
 <item>WDT_1/Res_OS:ALn</item>
 <item>WDT_1/WDTDelay[0]:ALn</item>
 <item>WDT_1/WDTDelay[10]:ALn</item>
 <item>WDT_1/WDTDelay[11]:ALn</item>
 <item>WDT_1/WDTDelay[12]:ALn</item>
 <item>WDT_1/WDTDelay[13]:ALn</item>
 <item>WDT_1/WDTDelay[14]:ALn</item>
 <item>WDT_1/WDTDelay[15]:ALn</item>
 <item>WDT_1/WDTDelay[1]:ALn</item>
 <item>WDT_1/WDTDelay[2]:ALn</item>
 <item>WDT_1/WDTDelay[3]:ALn</item>
 <item>WDT_1/WDTDelay[4]:ALn</item>
 <item>WDT_1/WDTDelay[5]:ALn</item>
 <item>WDT_1/WDTDelay[6]:ALn</item>
 <item>WDT_1/WDTDelay[7]:ALn</item>
 <item>WDT_1/WDTDelay[8]:ALn</item>
 <item>WDT_1/WDTDelay[9]:ALn</item>
 <item>WDT_1/WDTExpFlag:ALn</item>
</list>
<text></text>
</section>
</section>
<section>
<name>Clock domain: </name>
<text>MainClockIn60MHz</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
</table>
</section>
<section>
<name>Clock domain: </name>
<text>Clk_30M</text>
<text></text>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Setup</cell>
 <cell>           32</cell>
 <cell>            0</cell>
 <cell>           32</cell>
</row>
<row>
 <cell>Recovery</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Output Setup</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Total Setup</cell>
 <cell>           32</cell>
 <cell>            0</cell>
 <cell>           32</cell>
</row>
<separator/>
<row>
 <cell>Hold</cell>
 <cell>           32</cell>
 <cell>            0</cell>
 <cell>           32</cell>
</row>
<row>
 <cell>Removal</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>            0</cell>
 <cell>            0</cell>
</row>
<row>
 <cell>Total Hold</cell>
 <cell>           32</cell>
 <cell>            0</cell>
 <cell>           32</cell>
</row>
</table>
</section>
<section>
<name>Input to Output</name>
<table>
<header>
 <cell>Type of check</cell>
 <cell>Constrained</cell>
 <cell>UnConstrained</cell>
 <cell>Total</cell>
</header>
<row>
 <cell>Output Setup</cell>
 <cell>           32</cell>
 <cell>            0</cell>
 <cell>           32</cell>
</row>
<separator/>
<row>
 <cell>Output Hold</cell>
 <cell>            0</cell>
 <cell>           32</cell>
 <cell>           32</cell>
</row>
</table>
<section>
<name>Enhancement Suggestions</name>
<text></text>
<text> - Max delay constraint missing on input ports:</text>
<text>   </text>
<list>
 <item>DATA[0]</item>
 <item>DATA[10]</item>
 <item>DATA[11]</item>
 <item>DATA[12]</item>
 <item>DATA[13]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[25]</item>
 <item>DATA[26]</item>
 <item>DATA[27]</item>
 <item>DATA[28]</item>
 <item>DATA[29]</item>
 <item>DATA[2]</item>
 <item>DATA[30]</item>
 <item>DATA[31]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>DATA[8]</item>
 <item>DATA[9]</item>
 <item>Exp0Data[0]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[2]</item>
 <item>Exp1Data[0]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[2]</item>
 <item>Exp2Data[0]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[2]</item>
 <item>Exp3Data[0]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[2]</item>
 <item>M_FAULT[0]</item>
 <item>M_FAULT[1]</item>
 <item>M_MUXED_ADC_CS_QA0_SIGA</item>
 <item>M_MUXED_ADC_DATA0_QA0_SIGB</item>
 <item>M_MUXED_ADC_DATA1_QA1_SIGA</item>
 <item>QA0_Home</item>
 <item>QA0_RegX_PosLmt</item>
 <item>QA0_RegY_NegLmt</item>
 <item>QA1_Home</item>
 <item>QA1_RegX_PosLmt</item>
 <item>QA1_RegY_NegLmt</item>
 <item>QA1_SigB</item>
 <item>WR_L</item>
</list>
<text></text>
<text> - Min delay constraint missing on input ports:</text>
<text>   </text>
<list>
 <item>CS_L</item>
 <item>DATA[0]</item>
 <item>DATA[10]</item>
 <item>DATA[11]</item>
 <item>DATA[12]</item>
 <item>DATA[13]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[25]</item>
 <item>DATA[26]</item>
 <item>DATA[27]</item>
 <item>DATA[28]</item>
 <item>DATA[29]</item>
 <item>DATA[2]</item>
 <item>DATA[30]</item>
 <item>DATA[31]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>DATA[8]</item>
 <item>DATA[9]</item>
 <item>Exp0Data[0]</item>
 <item>Exp0Data[1]</item>
 <item>Exp0Data[2]</item>
 <item>Exp1Data[0]</item>
 <item>Exp1Data[1]</item>
 <item>Exp1Data[2]</item>
 <item>Exp2Data[0]</item>
 <item>Exp2Data[1]</item>
 <item>Exp2Data[2]</item>
 <item>Exp3Data[0]</item>
 <item>Exp3Data[1]</item>
 <item>Exp3Data[2]</item>
 <item>ExtADDR[10]</item>
 <item>ExtADDR[11]</item>
 <item>ExtADDR[2]</item>
 <item>ExtADDR[3]</item>
 <item>ExtADDR[4]</item>
 <item>ExtADDR[5]</item>
 <item>ExtADDR[6]</item>
 <item>ExtADDR[7]</item>
 <item>ExtADDR[8]</item>
 <item>ExtADDR[9]</item>
 <item>M_FAULT[0]</item>
 <item>M_FAULT[1]</item>
 <item>M_MUXED_ADC_CS_QA0_SIGA</item>
 <item>M_MUXED_ADC_DATA0_QA0_SIGB</item>
 <item>M_MUXED_ADC_DATA1_QA1_SIGA</item>
 <item>QA0_Home</item>
 <item>QA0_RegX_PosLmt</item>
 <item>QA0_RegY_NegLmt</item>
 <item>QA1_Home</item>
 <item>QA1_RegX_PosLmt</item>
 <item>QA1_RegY_NegLmt</item>
 <item>QA1_SigB</item>
 <item>RD_L</item>
 <item>WR_L</item>
</list>
<text></text>
<text></text>
<text> - Min delay constraint missing on output ports:</text>
<text>   </text>
<list>
 <item>DATA[0]</item>
 <item>DATA[10]</item>
 <item>DATA[11]</item>
 <item>DATA[12]</item>
 <item>DATA[13]</item>
 <item>DATA[14]</item>
 <item>DATA[15]</item>
 <item>DATA[16]</item>
 <item>DATA[17]</item>
 <item>DATA[18]</item>
 <item>DATA[19]</item>
 <item>DATA[1]</item>
 <item>DATA[20]</item>
 <item>DATA[21]</item>
 <item>DATA[22]</item>
 <item>DATA[23]</item>
 <item>DATA[24]</item>
 <item>DATA[25]</item>
 <item>DATA[26]</item>
 <item>DATA[27]</item>
 <item>DATA[28]</item>
 <item>DATA[29]</item>
 <item>DATA[2]</item>
 <item>DATA[30]</item>
 <item>DATA[31]</item>
 <item>DATA[3]</item>
 <item>DATA[4]</item>
 <item>DATA[5]</item>
 <item>DATA[6]</item>
 <item>DATA[7]</item>
 <item>DATA[8]</item>
 <item>DATA[9]</item>
</list>
<text></text>
<text></text>
</section>
</section>
</section>
</doc>
