---
marp: false
title: Marp CLI example
description: Hosting Marp slide deck on the web
theme: uncover
paginate: true
---
<style>
hr {
    height: 0px;
    border: none;
}
</style>

## 目录
- [数字电路](#数字电路)
  - [布尔代数](#布尔代数)
    - [逻辑的代数表示](#逻辑的代数表示)
    - [真值表,卡诺图](#真值表卡诺图)
  - [组合逻辑](#组合逻辑)
    - [门级电路](#门级电路)
    - [组合电路中的延时与冒险](#组合电路中的延时与冒险)
    - [常见的组合逻辑电路](#常见的组合逻辑电路)
  - [时序逻辑](#时序逻辑)
    - [基本的时序电路元件](#基本的时序电路元件)
    - [时钟与时钟域](#时钟与时钟域)
  - [Verilog 入门](#verilog-入门)
    - [Verilog 基本概念](#verilog-基本概念)
    - [Verilog 基本语句](#verilog-基本语句)
    - [实践](#实践)
    - [仿真](#仿真)
    - [综合](#综合)
  - [Verilog 安全分析](#verilog-安全分析)
    - [电路分析](#电路分析)
    - [逆向](#逆向)
  - [从硬件到软件](#从硬件到软件)
    - [使用电路构造运算器](#使用电路构造运算器)
    - [建立数据通路](#建立数据通路)
    - [简单 CPU 设计](#简单-cpu-设计)


---
# 数字电路

周君宝

---
## 布尔代数

### 逻辑的代数表示

与、或、非、异或、同或

德·摩根定律

### 真值表,卡诺图

---
## 组合逻辑

### 门级电路

### 组合电路中的延时与冒险

### 常见的组合逻辑电路

---
## 时序逻辑

### 基本的时序电路元件

### 时钟与时钟域

---
## Verilog 入门

### Verilog 基本概念

模块

端口

### Verilog 基本语句

```verilog
module
always
```

### 实践

[Xilinx Vivado 下载页面](https://www.xilinx.com/support/download.html)

[Xilinx Vivado Archive](https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive.html)

下载 2019.2 版本 `Xilinx Unified Installer 2019.2: Windows Self Extracting Web Installer (EXE - 65.5 MB)`

[网盘下载地址](https://cloud.tsinghua.edu.cn/d/8dae2fcba4924b208279/)



### 仿真

### 综合

## Verilog 安全分析

### 电路分析

### 逆向

## 从硬件到软件

### 使用电路构造运算器

### 建立数据通路

### 简单 CPU 设计
