Icache_SRAM_bank.v,verilog,xil_defaultlib,../../../../memory_system.srcs/sources_1/ip/Icache_SRAM_bank/sim/Icache_SRAM_bank.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
