In questo file viene definito come espressioni booleane in VHDL vengano tradotte in
	gate
Il formanto Ã¨ il seguente:
nome_funzione : espressione
l'espressione deve avere il seguente formato:
X <= "X operatore X operatore X ..."
le X rappresentano i segnali, i quali possono essere solo singoli bit, e non buss
sono ammesse parentesi, ma non devono esserci spzi tra queste e il segnale vicino,
	mentre deve essercialmeno uno spazio tra queste e l'operatore vicino

start
AND2 : "X <= X and X"
OR2 : "X <= X or X"
XOR2 : "X <= X xor X"
OR2AND2 : "X <= (X or X) and X"