#define BASE_ADDR_NORMPORT_ADDR	0x00000000  //  512     NORMPORT
#define BASE_ADDR_INTERNAL 		0x20000000  //  512     
#define BASE_ADDR_DDRMC0 		0x40000000  //  1,5     DDRMC0 
#define BASE_ADDR_DDRMC1 		0xA0000000  //  1,5     DDRMC1 
#define BASE_ADDR_RAM 			0x20000000  //  64 	K  	RAM 
#define BASE_ADDR_CSSYS_STM 	0x28000000  //  128     CSSYS STM 
#define BASE_ADDR_ROM 			0x30000000  //  32 	K  	ROM 
#define BASE_ADDR_DSP_XBUF 		0x37000000  //  128    	DSP   XBUF 
#define BASE_ADDR_VPU_			0x37100000  //  192 K   VPU 
#define BASE_ADDR_VPIN 			0x37200000  //  16 	K  	VPIN 
#define BASE_ADDR_DDRMC0_1     	0x37204000  //  4 	K   DDRMC0
#define BASE_ADDR_DDRMC0_PHY 	0x37205000  //  4 	K   DDRMC0 PHY 
#define BASE_ADDR_DDRMC1_1     	0x37206000  //  4 	K   DDRMC1
#define BASE_ADDR_DDRMC1_PHY 	0x37207000  //  4 	K   DDRMC1 PHY 
#define BASE_ADDR_GPU 			0x37210000  //  64 	K   GPU 
#define BASE_ADDR_SDMA 			0x37220000  //  4 	K  	SDMA 
#define BASE_ADDR_PDMA 			0x38000000  //  8   K	PDMA 
#define BASE_ADDR_USBIC 		0x38002000  //  4   K	USBIC 
#define BASE_ADDR_LCD 			0x38004000  //  4   K	LCD  VPOUT 
#define BASE_ADDR_MIPI 			0x38005000  //  4   K	MIPI DSI  VPOUT 
#define BASE_ADDR_NANDMPORT 	0x38007000  //  4   K	NANDMPORT 
#define BASE_ADDR_NORMPORT 		0x38008000  //  12  K	 NORMPORT 
#define BASE_ADDR_SDMMC0 		0x3800B000  //  8   K	SDMMC0 
#define BASE_ADDR_SDMMC1 		0x3800D000  //  8   K	SDMMC1 
#define BASE_ADDR_EMAC   		0x3800F000  //  4   K	EMAC 
#define BASE_ADDR_TIMERs 		0x38026000  //  4   K	TIMERs 
#define BASE_ADDR_RTC    		0x38027000  //  4   K	RTC 
#define BASE_ADDR_UART0  		0x38028000  //  4   K	UART0 
#define BASE_ADDR_UART1  		0x38029000  //  4   K	UART1 
#define BASE_ADDR_UART2  		0x3802A000  //  4   K	UART2 
#define BASE_ADDR_UART3  		0x3802B000  //  4   K	UART3 
#define BASE_ADDR_I2C0   		0x3802C000  //  4   K	I2C0 
#define BASE_ADDR_I2C1   		0x3802D000  //  4   K	I2C1 
#define BASE_ADDR_I2C2   		0x3802E000  //  4   K	I2C2 
#define BASE_ADDR_I2S0   		0x38030000  //  4   K	I2S0 
#define BASE_ADDR_WDT    		0x38031000  //  4   K	WDT 
#define BASE_ADDR_SPI0   		0x38032000  //  4   K	SPI0 
#define BASE_ADDR_SPI1   		0x38033000  //  4   K	SPI1 
#define BASE_ADDR_GPIO0  		0x38034000  //  4   K	GPIO0 
#define BASE_ADDR_EFUSE  		0x38035000  //  4   K	EFUSE 
#define BASE_ADDR_MAILBOX   	0x38080000  //  4   K	MAILBOX 
#define BASE_ADDR_SPINLOCK  	0x38081000  //  4   K	SPINLOCK 
#define BASE_ADDR_SWIC0     	0x38082000  //  4   K	SWIC0 
#define BASE_ADDR_DMA_SWIC0 	0x38083000  //  4   K	DMA SWIC0 
#define BASE_ADDR_SWIC1     	0x38084000  //  4   K	SWIC1 
#define BASE_ADDR_DMA_SWIC1 	0x38085000  //  4   K	DMA SWIC1 
#define BASE_ADDR_MFBSP0    	0x38086000  //  4   K	MFBSP0 
#define BASE_ADDR_DMA_MFBSP0  	0x38087000  //  4   K	DMA#define BASE_ADDR_ 0xMFBSP0 
#define BASE_ADDR_MFBSP1 		0x38088000  //  4   K	MFBSP1 
#define BASE_ADDR_DMA_MFBSP1 	0x38089000  //  4   K	DMA#define BASE_ADDR_ 0xMFBSP1 
#define BASE_ADDR_PWM 			0x38090000  //  4   K	PWM 
#define BASE_ADDR_MCC 			0x38091000  //  4   K	MCC 
#define BASE_ADDR_CMCTR 		0x38094000  //  4   K	CMCTR 
#define BASE_ADDR_PMCTR 		0x38095000  //  4 	K  	PMCTR 
#define BASE_ADDR_SMCTR 		0x38096000  //  4 	K  	SMCTR 
#define BASE_ADDR_CSSYS 		0x38800000  //  2 	M   CSSYS 
#define BASE_ADDR_MPU 			0x39000000  //  8   K 	MPU  
#define BASE_ADDR_MPU_L2CACHE 	0x39004000  //  8  	K   MPU L2CACHE 
#define BASE_ADDR_DSP 			0x3A400000  //  4  	M  	DSP-core 
#define BASE_ADDR_VPU_MEM		0x3B000000  //  16 	M   VPU-core

#define BASE_ADDR_DSP0_REG		0x37000000  //0x3700_055С  //  Регистры данных и управления ядра DSP0 
#define BASE_ADDR_HOLE			0x37000560  //0x3700_0FFС  //  Резерв (отступ) 
#define BASE_ADDR_DSP_REG		0x37001000  //0x3700_1018  //  Системные регистры DSP - кластера 
#define BASE_ADDR_XBUF			0x37001100  //0x3700_11FС  //  Буфер обмена XBUF 
#define BASE_ADDR_JPEG_ENC_REG	0x37001200  //0x3700_12FC  //  Регистры JPEG_ENC 
#define BASE_ADDR_DSP1_REG		0x37010000  //0x3701_055С  //  Регистры данных и управления ядра DSP1 
#define BASE_ADDR_XYRAM_DSP0	0x3A400000  //0x3A41_FFFC  //  Память данных XYRAM ядра DSP0 
#define BASE_ADDR_XYRAM_DSP1	0x3A420000  //0x3A43_FFFC  //  Память данных XYRAM ядра DSP1 
#define BASE_ADDR_BUF0_JPEG_ENC	0x3A480000  //0x3A48_7FFC  //  Память данных BUF0 JPEG_ENC 
#define BASE_ADDR_BUF1_JPEG_ENC	0x3A488000  //0x3A48_FFFC  //  Память данных BUF1 JPEG_ENC 
#define BASE_ADDR_PRAM_DSP0   	0x3A600000  //0x3A60_7FFC  //  Память программ PRAM ядра DSP0 
#define BASE_ADDR_PRAM_DSP1		0x3A620000  //0x3A62_7FFC  //  Память программ PRAM ядра DSP1 
   	                 	