以雙鎖相迴路為核心之游標尺式高精度數位至時間轉換器 
“ A high accurate vernier-based of multiphase PLL digital to time converter ” 
計畫編號：95-2221-E-011-185 
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日 
主持人：陳伯奇  台灣科技大學電子工程系 教授 
 
一、 中文摘要 
早期的數位至時間轉換器採用 Fig.1-1到 Fig.1-3 的
電路為基礎來製作，使用串接邏輯閘之傳遞延遲時間來
當作為最小解析度的脈衝寬度使用，而傳統的數位至時
間轉換器即為使用延遲線的技巧來產生所需求的脈衝
寬度。事實上以晶片製作的方式來實現脈衝產生電路的
架構，到目前為止還沒有很大的突破，原因也在於傳統
的作法無法有效地產生精確的脈衝寬度，且在電路上也
會因為抖動(jitter)使輸出訊號會有時間軸上的不規則
變化，因此如何精確地產生脈衝寬度確實是一大挑戰。 
一般數位至時間轉換器利用游標尺法來實現之目
的係利用兩相近之參考頻率來達成高解析度目標；本研
究提出增加時序產生範圍之電路以解決輸出時脈範圍
受限之缺點；此外，為有效降低環境變異之影響，利用
相位鎖定迴路(Phase Locked Loop，PLL)來自動校準該
二參考頻率之振盪週期以達成解析度不受影響之目
的。本晶片以 TSMC 0.35-μm 標準製程製作，其解析度為
25ps。 
英文摘要 
Fig.1-1 to Fig.1-3 illustrate the conventional structures for 
digital to time converters. The serial logic gates are used to 
postpone input time signal with small timing increment. Several 
traditional digital to time converters use the delay line[1] [2] to 
generate a pulse with predetermined width according to the 
digital input value. The accuracy is seriously limited by element 
mismatch. In fact, there is no apparent break-through in the 
recent design of on-chip pulse generator circuits till now. In 
addition to element mismatch, the jitter in output signal also 
deteriorates the accuracy of the achievable pulse width  
The aim of this project is to present a Digital to time converter 
(DTC) based on two multiphase PLLs with periods close to each 
other to generate extremely fine resolution based on vernier 
mechanism. All process, voltage and temperature (PVT) 
variations will be automatically calibrated out by PLL operation. 
Designed with a TSMC 0.35-μm standard 2P4M CMOS 
process, the proposed circuit features with 25ps time resolution 
and unlimited output range. Since only one single-stage Vernier 
delay line (VDL) is utilized for both coarse and fine time 
generation, no other interpolation circuit is required and element 
mismatch will cause no problem at all. 
MUX
select
in
out
 
Fig.1-1 使用反相器產生數位式脈衝產生電路 
MUX
select
in
out
D Q D Q D Q D Q
 
Fig.1-2 使用正反器產生數位式脈衝產生電路 
Phase 
dector
Charge
 pump
clk
Delay chain
 
Fig.1-3 延遲鎖定迴路 
 
二、 計畫的緣由與目的 
隨著積體電路製程的不斷進步，許多應用
在民生電子、電腦與通信上的積體電路，已朝
向高速、數位化的電路設計模式。為了滿足大
量製造的需求，自動測試是生產過程中不可或
缺的一環。因此，得針對一般積體電路設計或
製造公司的需求而發展出適合它們的測試機
nsTref 8.2=
100p 2.9n
2.9n100p
nsTref 8.2=
5.7n
5.7n
等分成8份
等分成7份 psnsPs 4007
8.2 ==
psnsPf 3508
8.2 ==
 
 
 
 
 
 
 
            解析度示意圖 
 
3.2 游標卡尺數位至時間轉換器 
DDD Q Q Q
Start
Stop
Q1 Q2 Qn
clk clk clk
sτ sτ sτ
fτ fτ fτ
 
     圖三  游標卡尺時間至數位轉換器架構示意圖 
   為了讓游標卡尺法運用在CMOS積體電路
上，有論文提出利用延遲線的方式來實現
[7]-[9]，由於只需使用標準的 CMOS 數位製
程，相較之下價錢較便宜且具有較低之消耗功
率及高整合度等優點。其核心電路採用兩條不
同延遲時間的延遲線如圖三所示，延遲時間較
長的為 τs，延遲時間較短的為 τf，中間的 D 型
正反器作為相位比較器，而量測信號分別為
Start 及 Stop。當 Start 信號產生後，訊號開始
在廷遲較長的 τs 廷遲線中傳遞。當 Stop 信號
產生後，訊號也開始在廷遲較短的 τf 廷遲線中
傳遞。因此會在一定的時間內追上 Start 信號，
在 Stop 信號還沒追上 Start 信號之前的 D 型正
反器將會鎖定在高位準，而在 Stop 信號追上
Start 信號之後的 D 型正反器將會鎖定在低位
準。將 τs 與 τf 的時間差定義為 TΔ ，n 則為最
終鎖定在高位準的 D 型正反器個數。 
3.3 以雙鎖相迴路為核心之游標尺式高精度數
位至時間轉換器 
游標卡尺法之時間至數位轉換器的優點
是解析度高，在不需相當高頻的輸入參考信號
下便可得到相當高的解析度高，但缺點卻是測
量範圍相當窄。 
在此次的應用中，多相位鎖相迴路
(multiphase PLL)將用來產生週期 Tvco ns 的
訊號源並產生成 n與 m組相位差。由多工器採
用來選擇相位差,並由 decoder 來選擇週期差,
由以上的相位差及週期差來達到我們所需要
的脈衝寬度。 
此電路的設計想法，輸出頻率相位如圖五
所示，在此我們將解說如何以電路方式來實
現。在圖四，我們可以看到利用兩組鎖相迴路
產生穩定的振盪週期，之後利用 4 組加載下數
計數器，1 組移位暫存器和邏輯判斷電路來產
生我們輸入訊號所對應的數位輸出。 
數位控制電路裡面包括:串入並出移位暫
存器、STOP 用加載下數計數器、RESET 用加載
下數計數器、多工器。此控制電路是要將串入
並出移位暫存器將所需要的計數週期載入，經
由加載下數計數器去計算，待計數完後將訊號
送出，再由一些基本邏輯電路去判斷執行
RESET 動作，如此反覆就可以得到我們所要的
訊號時間差。 
Reset in 為整體電路的重置(Reset)腳位，
等待移位暫存器將計數資料經由 Din 以 Data 
Clk 的頻率載入到下數計數器後，將 Reset in
輸入一個由 Low 到 High 的 Step 步階訊號，使
trigger 電路可以進入預備動作。 
PLL_fast
PLL_slow
Start Count
Stop Count 1
Stop Count 2
Reset Count Shift RegisterDin
Data Clk
Ref Clk
trigger
Start 
Channel 
Stop 
Channel 2
Stop 
Channel 1
Reset 
Channel
Reset in
trigger
trigger
trigger
trigger
sl
clk
data
clk
sl
data
clk
sl
data
clk sl
data
reset
Ffast
Fslow
reset
reset
reset
 
圖四 數位至時間轉換整體架構圖 
 
   加載計數器在 SL 為 High 時第一計數器以
Ffast 為頻率開始計數，直到計數完畢後，輸出
端 Start Channel 會得到一個 step 訊號；同理，
其餘三組加載型計數器以Fslow為頻率開始計
數，直到計數完畢後，輸出端 Stop Channel 也
會得到一個 step 訊號，該 Start Channel 與 Stop 
Channel 之間的時間差即為我們經由數位至時
間的轉換訊號。 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                           96 年 10 月 19  日 
報告人姓名 陳伯奇 
 
 
服務機構
及職稱 
國立台灣科技大學 
電子工程系 
副教授 
     時間 
會議 
     地點 
95 年 9 月 18~22 日 
Montreux, Switzerland
本會核定
補助文號
NSC 95-2221-E-011-185 
會議 
名稱 
 (中文) 2006 第 32 屆歐洲固態電路會議 
 (英文) 2006 32nd European Solid-State Circuits Conference 
發表 
論文 
題目 
 (中文) 低功耗、基於可控制工作週期脈衝延展器之 CMOS 時間至數位轉換
器 
(英文) A Low Power CMOS Time-to-Digital Converter Based on Duty Cycle 
Controllable Pulse Stretcher 
報告內容應包括下列各項： 
一、參加會議經過 
  本人於 9/18 至瑞士蒙特勒市參交 2006 年第 32 屆歐洲固態電路會議，並於 9/20 上
午於此次會議中發表名為「A Low Power CMOS Time-to-Digital Converter Based on Duty 
Cycle Controllable Pulse Stretcher」之論文，所參加的 sessions 涵蓋 Bandgap Voltage 
References、Time-to-Digital Converter、High Frequency Comparator、DC-DC Converter、
CMOS Filter、Low Noise Amplifier、Power Amplifier、Operational Amplifier、Wireless 
Transmitter、ADC、DAC、Image Sensor、VCO、Delay-Locked Loop、Gigabit Optical 
Receiver、SRAM、Mixer、Phase-Locked Loop、Frequency Synthesizer、Random Number 
Generator、與 Variable-Gain Amplifier．．．等等內容相當豐碩，提早獲知許多先進之研
發技術與趨勢並和與會者多所討論交流，對日後之研究之拓展與方向掌握助益良多，可
謂成果豐碩。除了於會議期間積極參與討論，本人於發表結束後當場接受約莫 6 組與會
人士提問，直到議程主席出面終止討論為止，氣氛異常熱烈，且議程主席還當場趨前和
我握手致意並讚許發表相當成功，實感榮幸之至！會後亦利用中場與用餐時間和各國與
會者交換研究心得，並討論台灣當前的處境，廣泛感受到大部分國家一般百姓對台灣民
主的支持，不但意外，更屬難得。 
  大會結束後並順道瀏覽瑞士當地著名景點，發現瑞士國民所得雖高，但環境保護良
好，景色宏偉秀麗，實在令人感佩異常，環保與經濟發展並不相違背，值得台灣借鏡。
 
 
二、與會心得 
  這雖是本人第一次參加此歐洲最大的積體電路設計會議，但印象實在非常良好。不
但與會人數眾多，歐洲各國的尖端研究者也都踴躍出席、齊聚一堂，台灣全國學界只有
六篇論文被接受，台大、清大各二，本校與中央各一，其難度可見一斑，能與台清中央
與世界其他著名雸就機構之教授學生們同台發表論文，對本人之實驗室及本校之學生都
其了相當大之鼓舞作用，讓我們有源源不斷的向上研發動力。 
