### 硬件设计的发展

卡诺图&面包板->EDA软件->HDL

### 概念

#### 综合（synthesize）

将高抽象层次的电路描述解析到门级等低层次电路描述的过程被称为综合（或逻辑综合）。综合工具能将高层次的 HDL 语言、原理图等设计描述翻译成由与、或、非门等基本逻辑单元组成的门级连接(网表) ，并根据设计目标与要求(约束条件)优化所生成的逻辑连接，输出门级网表文件。 

#### HDL vs 原理图

原理图直观但不利于维护，特别是系统变大之后，原理图难以复用的特点会更明显。原理图直观，便于理解

#### VHDL vs Verilog

VHDL抽象能力更强，更适合更高层次（行为级&系统级）硬件电路的设计

Verilog 语言是根据 C 语言发明而来的，闲此 Verilog 语言具备了 C 语言简洁易用的特点。 

Verilog vs C

两者最大的区别是：互连、并发和时间

模块之间互连的变量、Verilog有严格的时序

一方面由硬件设计者使用 Verilog 进行硬件建模，另­方面验证工程师却常常使用 C 语言来编写测试向量，然后通过 Verilog 的编程语言接口(PLI) 将 Verilog 和 C 联系起来。 

### 开发过程

#### 系统与功能模块定义

大型系统的设计首先需要做系统规划与描述。系统级仿真的目的在于系统功能和性能的衡量。系统级仿真常用的工具有C++、System C、System Verilog等。系统仿真结束后将整个系统分为不同的模块进行开发

#### 行为级

在知道模块之间所有边界和接口后就可以进行模块的行为级开发，常用工具为HDL、Verilog等

#### 寄存器传输级

RTL(Register Transfer Level )通过描述寄存器到寄存器之间的逻辑功能描述电路的 HDL 层次。 寄存器传输级指不关注寄存器和组合逻辑的细节。RTL比门级电路的抽象层次更高

#### RTL 级仿真

一般来说需要对 RTL 级设计进行功能仿真，仿真的目的是验证 RTL 级描述是否与设计意图一致。 

#### 逻辑综合

逻辑综合(使用 RTL 级 EDA 工具)RTL 级综合指将 RTL 级 HDL 语言翻译成由与、或、非门等基本逻辑单元
组成的门级连接(网表)，并根据设计目标与要求(约束条件)优化所生成的逻辑连接，输出门级网表文件。 

#### 门级

#### 综合后门级仿真 

综合后仿真虽然比功能仿真精确一些，但是只能估算门延时，不能估算线延时，仿真结果与布线后的实际情况还有一定的差距，并不十分准确。 

#### 布局规划与布局布线 

#### 布局布线后的时序仿真与验证 

布局规划与布局布线之后生成的仿真延时文件包含的延时信息最全，不仅包含门延时，而且还包含实际的布线延时，所以时序仿真最准确。 

## Verilog 基础



