
.. _pcie:

PCIe
===============
``PCI-E`` ``储存`` ``外设`` ``主板集成``



基于 `PCIe接口 <https://github.com/stops-top/PCIE>`_ 的边缘计算型扩展板卡，用于连接终端设备进行实时处理，或者为主机设备提供环境管理支持


集成的开发调试环境，相对封闭的隔离环境，可以用于更多实用功能开发


.. contents::
    :local:
    :depth: 1


.. include:: stopi.rst


PCIe接口
-----------

编码效率
~~~~~~~~~~~

我们一般谈论的PCIE带宽，采用GT/s为单位表示，也即PCIE总线上实际编码后发送的数据速率。

因为PCIe是一条串行总线，数据中嵌入了时钟，它需要确保发生足够的电平转换（1到0和0到1），以便接收端恢复时钟。

为了增加电平转换，PCIe使用了 “8b/10b “编码，即每8个bit（1个字节）被编码成一个10 bit 的符号进行传输，然后在接收端进行解码。因此，总线需要传输10 bit的编码数据来表示所发送的8 bit的数据。而到了PCIE 3.0 标准，编码方案为128b/130b编码，也即每128 bit的数据编码为130 bit的符号进行传输。

以每条PCIe 1.0 lane 为例，PCIe是全双工的总线，一个lane由两对差分信号线，即4根信号线组成。

双向总线在每个方向上可以每秒传输 2.5 Gbit，全双工即5 Gbit, 也即全双工每秒传输 5GT/s。

由于总线每传送的8bit未编码数据需要转换为10 bit的编码数据来传送，其有效带宽为GT(Gigatransfer) x Lane的数量 x 编码方案效率

用上边 PCIe 1.0 单条 lane 单个方向的速率为例，代入数据：2.5 GT x 1 lane x (8/10 的编码方案效率) = 2Gbps ÷ 8 = 250MB/s。

而一条16通道的PCIe 1.0 总线，每秒传输 40 GT/s，有效带宽  32 Gbps，到了 PCIE 3.0, 编码方案为 128b/130b，效率得到的很大的提高。


.. note::
    PCI-E 每 lane是全双工传输，这里给出的速率是单个方向的速率

功能定义
-----------

.. contents::
    :local:
    :depth: 1

安全存储
~~~~~~~~~~~

相对于用户自己的硬盘，平台对该存储设备具有更高的权限，可以通过编程控制读写，可以用于储存非开源源文件，一机一密，保证数据在限定范围流通

安全同步
~~~~~~~~~~~

不依赖主机的网络，可以在设备网络间进行数据的同步和共享，而由于硬件隔离，这种受限的同步不会波及其他文件区域，没有安全风险

硬件绑定
~~~~~~~~~~~

通过统一的硬件绑定通道，实现内部多系统复用，减少驱动适配和操作
