Prova Finale (Progetto di Reti Logiche) A.A. 2020/2021
======================================================
## English
The Logic Networks project consists in the design and implementation of a module in VHDL language starting from a specification in natural language of its behaviour.
The structure of the specification is designed so that the student uses the knowledge acquired in the Logic Networks exam to create an implementation that is functionally correct, but also synthesized using CAD tools.
The aim of the test is to apply the design techniques of complex circuits using the VHDL language and the synthesis tools used for the development of FPGAs.

### Contents
* In the **code** folder there is the code written in VHDL language of the implemented module and two testbench.
* The documentation of the project is in the **doc** folder.
* In the **spec** folder there are the specifications and project rules provided by the teachers.

---------

## Italiano
Il progetto di Reti Logiche consiste nella progettazione e realizzazione di un modulo in linguaggio VHDL a partire da una specifica in linguaggio naturale del suo funzionamento.
La struttura della specifica è pensata affinché lo studente utilizzi le conoscenze acquisite nell'esame di Reti Logiche per realizzare un'implementazione che sia funzionalmente  corretta, ma anche sintetizzabile usando strumenti CAD.
Lo scopo della prova è quello di applicare le tecniche di progettazione di circuiti complessi mediante il linguaggio VHDL e gli strumenti di sintesi usati per lo sviluppo di FPGA.

### Contenuti
* Nella cartella **code** è presente il codice scritto in linguaggio VHDL del modulo implementato e due Test Bench.
* Nella cartella **doc** è presente la documentazione del progetto.
* Nella cartella **spec** sono presenti le specifiche e le regole di progetto fornite dai docenti.



### Developers
* [Mauro Famà](https://github.com/maurofama99)
* [Elia Fantini](https://github.com/EliaFantini)
