[3.5 总线结构 - 绘图](../../attachment/3.5%20总线结构%20-%20绘图.vsdx)

# 总线结构

## 单总线结构

![[20241209161931.svg]]


## 多总线结构

### 双总线结构

![[20241209164548.svg]]



通道：具有特殊功能的处理器，对IO进行统一管理，有指令系统、控制器，能执行简单的通道指令

### 三总线结构
![[20241210200217.svg]]

高速外设总线(DMA总线)

### 优化三总线结构
![[20241210202801.svg]]

Cache(高速缓存)：缓冲存储CPU和内存之间交换的数据，解决高速CPU与低速内存之间数据交换的矛盾
- CPU速度的增长：平均每年提升57%
- 内存的存储延迟：平均每十年降低50%

> [!bug] 问题：多种速度的模块链接到一条总线上，影响高速模块的运行

### 四总线结构

![image 20240228130810](../../attachment/png/Pasted%20image%2020240228130810.png)

高速总线：解决不同速度的模块的高效率运行

## 总线结构举例

### 传统微型机总线结构

![image 20240228130818](../../attachment/png/Pasted%20image%2020240228130818.png)

### VL-BUS局部总线结构

![image 20240228130822](../../attachment/png/Pasted%20image%2020240228130822.png)

### PCI总线

![image 20240228130826](../../attachment/png/Pasted%20image%2020240228130826.png)

### 多层PCI总线结构

![image 20240228130839](../../attachment/png/Pasted%20image%2020240228130839.png)

PCI总线：实现总线驱动能力的提高和桥的扩展
