# MIPS_Pipeline_CPU
一个简单的类MIPS流水线CPU的实现，ISE平台，Verilog语言逻辑实现，Virtex II Pro 实验板
该实验分四次构成，已整理好pdf版实验报告
第一次实验（文件名为实验3）设计并实现了ALU的逻辑结构
第二次实验（文件名为实验4）设计并实现了寄存器与内存
第三次实验（文件名为实验5）设计并实现了单周期MPIS处理器
第四次实验（文件名为实验6）在实验5的基础上实现了多周期流水线MPIS处理器
