# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../unidadControl.srcs/sources_1/new/unidadControl.vhd" \
"../../../../unidadControl.srcs/sim_1/new/unidadControl.vhd" \

# Do not sort compile order
nosort
