|PolyMult_v2
clk => clk.IN2
reset => reset.IN2
start_transaction => busy.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => cnt.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
start_transaction => state.OUTPUTSELECT
mode[0] => Decoder0.IN2
mode[1] => Decoder0.IN1
mode[2] => Decoder0.IN0
mode[2] => state.DATAB
busy <= busy~reg0.DB_MAX_OUTPUT_PORT_TYPE
done_all <= done_all~reg0.DB_MAX_OUTPUT_PORT_TYPE
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => ntt_din.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => cnt.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => state.OUTPUTSELECT
valid_in => Selector59.IN1
valid_in => Selector89.IN1
valid_in => Selector58.IN1
din[0] => ntt_din.DATAB
din[0] => ram_a.data_a[0].DATAIN
din[0] => ram_b.data_a[0].DATAIN
din[0] => ram_a.DATAIN
din[0] => ram_b.DATAIN
din[1] => ntt_din.DATAB
din[1] => ram_a.data_a[1].DATAIN
din[1] => ram_b.data_a[1].DATAIN
din[1] => ram_a.DATAIN1
din[1] => ram_b.DATAIN1
din[2] => ntt_din.DATAB
din[2] => ram_a.data_a[2].DATAIN
din[2] => ram_b.data_a[2].DATAIN
din[2] => ram_a.DATAIN2
din[2] => ram_b.DATAIN2
din[3] => ntt_din.DATAB
din[3] => ram_a.data_a[3].DATAIN
din[3] => ram_b.data_a[3].DATAIN
din[3] => ram_a.DATAIN3
din[3] => ram_b.DATAIN3
din[4] => ntt_din.DATAB
din[4] => ram_a.data_a[4].DATAIN
din[4] => ram_b.data_a[4].DATAIN
din[4] => ram_a.DATAIN4
din[4] => ram_b.DATAIN4
din[5] => ntt_din.DATAB
din[5] => ram_a.data_a[5].DATAIN
din[5] => ram_b.data_a[5].DATAIN
din[5] => ram_a.DATAIN5
din[5] => ram_b.DATAIN5
din[6] => ntt_din.DATAB
din[6] => ram_a.data_a[6].DATAIN
din[6] => ram_b.data_a[6].DATAIN
din[6] => ram_a.DATAIN6
din[6] => ram_b.DATAIN6
din[7] => ntt_din.DATAB
din[7] => ram_a.data_a[7].DATAIN
din[7] => ram_b.data_a[7].DATAIN
din[7] => ram_a.DATAIN7
din[7] => ram_b.DATAIN7
din[8] => ntt_din.DATAB
din[8] => ram_a.data_a[8].DATAIN
din[8] => ram_b.data_a[8].DATAIN
din[8] => ram_a.DATAIN8
din[8] => ram_b.DATAIN8
din[9] => ntt_din.DATAB
din[9] => ram_a.data_a[9].DATAIN
din[9] => ram_b.data_a[9].DATAIN
din[9] => ram_a.DATAIN9
din[9] => ram_b.DATAIN9
din[10] => ntt_din.DATAB
din[10] => ram_a.data_a[10].DATAIN
din[10] => ram_b.data_a[10].DATAIN
din[10] => ram_a.DATAIN10
din[10] => ram_b.DATAIN10
din[11] => ntt_din.DATAB
din[11] => ram_a.data_a[11].DATAIN
din[11] => ram_b.data_a[11].DATAIN
din[11] => ram_a.DATAIN11
din[11] => ram_b.DATAIN11
din[12] => ntt_din.DATAB
din[12] => ram_a.data_a[12].DATAIN
din[12] => ram_b.data_a[12].DATAIN
din[12] => ram_a.DATAIN12
din[12] => ram_b.DATAIN12
fifo_rd_enable <= fifo_rd_enable~reg0.DB_MAX_OUTPUT_PORT_TYPE
valid_out <= valid_out_reg.DB_MAX_OUTPUT_PORT_TYPE
dout[0] <= NTTN:uut_ntt.dout
dout[1] <= NTTN:uut_ntt.dout
dout[2] <= NTTN:uut_ntt.dout
dout[3] <= NTTN:uut_ntt.dout
dout[4] <= NTTN:uut_ntt.dout
dout[5] <= NTTN:uut_ntt.dout
dout[6] <= NTTN:uut_ntt.dout
dout[7] <= NTTN:uut_ntt.dout
dout[8] <= NTTN:uut_ntt.dout
dout[9] <= NTTN:uut_ntt.dout
dout[10] <= NTTN:uut_ntt.dout
dout[11] <= NTTN:uut_ntt.dout
dout[12] <= NTTN:uut_ntt.dout
fifo_wr_enable <= fifo_wr_enable~reg0.DB_MAX_OUTPUT_PORT_TYPE
fifo_full => done_all.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => state.OUTPUTSELECT
fifo_full => valid_out_reg.OUTPUTSELECT
fifo_full => fifo_wr_enable.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => cnt.OUTPUTSELECT
fifo_full => fifo_wr_enable.DATAB
fifo_full => fifo_wr_enable.DATAA


|PolyMult_v2|NTTN:uut_ntt
clk => clk.IN35
reset => reset.IN11
load_w => state.OUTPUTSELECT
load_w => state.OUTPUTSELECT
load_w => state.OUTPUTSELECT
load_w => Selector1.IN3
load_data => state.OUTPUTSELECT
load_data => state.OUTPUTSELECT
load_data => state.DATAA
start => comb.IN0
start => ntt_intt.OUTPUTSELECT
start => always1.IN0
start_intt => comb.IN1
start_intt => ntt_intt.OUTPUTSELECT
start_intt => always1.IN1
din[0] => ti.DATAB
din[0] => ti.DATAB
din[0] => q.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => pi.DATAB
din[0] => n_inv[0].DATAIN
din[1] => ti.DATAB
din[1] => ti.DATAB
din[1] => q.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => pi.DATAB
din[1] => n_inv[1].DATAIN
din[2] => ti.DATAB
din[2] => ti.DATAB
din[2] => q.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => pi.DATAB
din[2] => n_inv[2].DATAIN
din[3] => ti.DATAB
din[3] => ti.DATAB
din[3] => q.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => pi.DATAB
din[3] => n_inv[3].DATAIN
din[4] => ti.DATAB
din[4] => ti.DATAB
din[4] => q.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => pi.DATAB
din[4] => n_inv[4].DATAIN
din[5] => ti.DATAB
din[5] => ti.DATAB
din[5] => q.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => pi.DATAB
din[5] => n_inv[5].DATAIN
din[6] => ti.DATAB
din[6] => ti.DATAB
din[6] => q.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => pi.DATAB
din[6] => n_inv[6].DATAIN
din[7] => ti.DATAB
din[7] => ti.DATAB
din[7] => q.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => pi.DATAB
din[7] => n_inv[7].DATAIN
din[8] => ti.DATAB
din[8] => ti.DATAB
din[8] => q.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => pi.DATAB
din[8] => n_inv[8].DATAIN
din[9] => ti.DATAB
din[9] => ti.DATAB
din[9] => q.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => pi.DATAB
din[9] => n_inv[9].DATAIN
din[10] => ti.DATAB
din[10] => ti.DATAB
din[10] => q.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => pi.DATAB
din[10] => n_inv[10].DATAIN
din[11] => ti.DATAB
din[11] => ti.DATAB
din[11] => q.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => pi.DATAB
din[11] => n_inv[11].DATAIN
din[12] => ti.DATAB
din[12] => ti.DATAB
din[12] => q.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => pi.DATAB
din[12] => n_inv[12].DATAIN
done <= done~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd01
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bt00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[8].CLK
clk => blockram.waddr_a[7].CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
waddr[7] => blockram.waddr_a[7].DATAIN
waddr[7] => blockram.WADDR7
waddr[8] => blockram.waddr_a[8].DATAIN
waddr[8] => blockram.WADDR8
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
raddr[7] => blockram.RADDR7
raddr[8] => blockram.RADDR8
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd01
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bt00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[8].CLK
clk => blockram.waddr_a[7].CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
waddr[7] => blockram.waddr_a[7].DATAIN
waddr[7] => blockram.WADDR7
waddr[8] => blockram.waddr_a[8].DATAIN
waddr[8] => blockram.WADDR8
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
raddr[7] => blockram.RADDR7
raddr[8] => blockram.RADDR8
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd01
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bt00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[8].CLK
clk => blockram.waddr_a[7].CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
waddr[7] => blockram.waddr_a[7].DATAIN
waddr[7] => blockram.WADDR7
waddr[8] => blockram.waddr_a[8].DATAIN
waddr[8] => blockram.WADDR8
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
raddr[7] => blockram.RADDR7
raddr[8] => blockram.RADDR8
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd01
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bt00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[8].CLK
clk => blockram.waddr_a[7].CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
waddr[7] => blockram.waddr_a[7].DATAIN
waddr[7] => blockram.WADDR7
waddr[8] => blockram.waddr_a[8].DATAIN
waddr[8] => blockram.WADDR8
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
raddr[7] => blockram.RADDR7
raddr[8] => blockram.RADDR8
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd01
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bt00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[8].CLK
clk => blockram.waddr_a[7].CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
waddr[7] => blockram.waddr_a[7].DATAIN
waddr[7] => blockram.WADDR7
waddr[8] => blockram.waddr_a[8].DATAIN
waddr[8] => blockram.WADDR8
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
raddr[7] => blockram.RADDR7
raddr[8] => blockram.RADDR8
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd01
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bt00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[8].CLK
clk => blockram.waddr_a[7].CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
waddr[7] => blockram.waddr_a[7].DATAIN
waddr[7] => blockram.WADDR7
waddr[8] => blockram.waddr_a[8].DATAIN
waddr[8] => blockram.WADDR8
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
raddr[7] => blockram.RADDR7
raddr[8] => blockram.RADDR8
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd01
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bt00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[8].CLK
clk => blockram.waddr_a[7].CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
waddr[7] => blockram.waddr_a[7].DATAIN
waddr[7] => blockram.WADDR7
waddr[8] => blockram.waddr_a[8].DATAIN
waddr[8] => blockram.WADDR8
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
raddr[7] => blockram.RADDR7
raddr[8] => blockram.RADDR8
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd01
clk => blockram.we_a.CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bt00
clk => blockram.we_a.CLK
clk => blockram.waddr_a[8].CLK
clk => blockram.waddr_a[7].CLK
clk => blockram.waddr_a[6].CLK
clk => blockram.waddr_a[5].CLK
clk => blockram.waddr_a[4].CLK
clk => blockram.waddr_a[3].CLK
clk => blockram.waddr_a[2].CLK
clk => blockram.waddr_a[1].CLK
clk => blockram.waddr_a[0].CLK
clk => blockram.data_a[12].CLK
clk => blockram.data_a[11].CLK
clk => blockram.data_a[10].CLK
clk => blockram.data_a[9].CLK
clk => blockram.data_a[8].CLK
clk => blockram.data_a[7].CLK
clk => blockram.data_a[6].CLK
clk => blockram.data_a[5].CLK
clk => blockram.data_a[4].CLK
clk => blockram.data_a[3].CLK
clk => blockram.data_a[2].CLK
clk => blockram.data_a[1].CLK
clk => blockram.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => blockram.CLK0
wen => blockram.we_a.DATAIN
wen => blockram.WE
waddr[0] => blockram.waddr_a[0].DATAIN
waddr[0] => blockram.WADDR
waddr[1] => blockram.waddr_a[1].DATAIN
waddr[1] => blockram.WADDR1
waddr[2] => blockram.waddr_a[2].DATAIN
waddr[2] => blockram.WADDR2
waddr[3] => blockram.waddr_a[3].DATAIN
waddr[3] => blockram.WADDR3
waddr[4] => blockram.waddr_a[4].DATAIN
waddr[4] => blockram.WADDR4
waddr[5] => blockram.waddr_a[5].DATAIN
waddr[5] => blockram.WADDR5
waddr[6] => blockram.waddr_a[6].DATAIN
waddr[6] => blockram.WADDR6
waddr[7] => blockram.waddr_a[7].DATAIN
waddr[7] => blockram.WADDR7
waddr[8] => blockram.waddr_a[8].DATAIN
waddr[8] => blockram.WADDR8
din[0] => blockram.data_a[0].DATAIN
din[0] => blockram.DATAIN
din[1] => blockram.data_a[1].DATAIN
din[1] => blockram.DATAIN1
din[2] => blockram.data_a[2].DATAIN
din[2] => blockram.DATAIN2
din[3] => blockram.data_a[3].DATAIN
din[3] => blockram.DATAIN3
din[4] => blockram.data_a[4].DATAIN
din[4] => blockram.DATAIN4
din[5] => blockram.data_a[5].DATAIN
din[5] => blockram.DATAIN5
din[6] => blockram.data_a[6].DATAIN
din[6] => blockram.DATAIN6
din[7] => blockram.data_a[7].DATAIN
din[7] => blockram.DATAIN7
din[8] => blockram.data_a[8].DATAIN
din[8] => blockram.DATAIN8
din[9] => blockram.data_a[9].DATAIN
din[9] => blockram.DATAIN9
din[10] => blockram.data_a[10].DATAIN
din[10] => blockram.DATAIN10
din[11] => blockram.data_a[11].DATAIN
din[11] => blockram.DATAIN11
din[12] => blockram.data_a[12].DATAIN
din[12] => blockram.DATAIN12
raddr[0] => blockram.RADDR
raddr[1] => blockram.RADDR1
raddr[2] => blockram.RADDR2
raddr[3] => blockram.RADDR3
raddr[4] => blockram.RADDR4
raddr[5] => blockram.RADDR5
raddr[6] => blockram.RADDR6
raddr[7] => blockram.RADDR7
raddr[8] => blockram.RADDR8
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu
clk => clk.IN2
reset => reset.IN2
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
NTTin0[0] => Add0.IN13
NTTin0[0] => Add2.IN26
NTTin0[1] => Add0.IN12
NTTin0[1] => Add2.IN25
NTTin0[2] => Add0.IN11
NTTin0[2] => Add2.IN24
NTTin0[3] => Add0.IN10
NTTin0[3] => Add2.IN23
NTTin0[4] => Add0.IN9
NTTin0[4] => Add2.IN22
NTTin0[5] => Add0.IN8
NTTin0[5] => Add2.IN21
NTTin0[6] => Add0.IN7
NTTin0[6] => Add2.IN20
NTTin0[7] => Add0.IN6
NTTin0[7] => Add2.IN19
NTTin0[8] => Add0.IN5
NTTin0[8] => Add2.IN18
NTTin0[9] => Add0.IN4
NTTin0[9] => Add2.IN17
NTTin0[10] => Add0.IN3
NTTin0[10] => Add2.IN16
NTTin0[11] => Add0.IN2
NTTin0[11] => Add2.IN15
NTTin0[12] => Add0.IN1
NTTin0[12] => Add2.IN14
NTTin1[0] => Add0.IN26
NTTin1[0] => Add2.IN13
NTTin1[1] => Add0.IN25
NTTin1[1] => Add2.IN12
NTTin1[2] => Add0.IN24
NTTin1[2] => Add2.IN11
NTTin1[3] => Add0.IN23
NTTin1[3] => Add2.IN10
NTTin1[4] => Add0.IN22
NTTin1[4] => Add2.IN9
NTTin1[5] => Add0.IN21
NTTin1[5] => Add2.IN8
NTTin1[6] => Add0.IN20
NTTin1[6] => Add2.IN7
NTTin1[7] => Add0.IN19
NTTin1[7] => Add2.IN6
NTTin1[8] => Add0.IN18
NTTin1[8] => Add2.IN5
NTTin1[9] => Add0.IN17
NTTin1[9] => Add2.IN4
NTTin1[10] => Add0.IN16
NTTin1[10] => Add2.IN3
NTTin1[11] => Add0.IN15
NTTin1[11] => Add2.IN2
NTTin1[12] => Add0.IN14
NTTin1[12] => Add2.IN1
MULin[0] => MULin0.DATAA
MULin[1] => MULin0.DATAA
MULin[2] => MULin0.DATAA
MULin[3] => MULin0.DATAA
MULin[4] => MULin0.DATAA
MULin[5] => MULin0.DATAA
MULin[6] => MULin0.DATAA
MULin[7] => MULin0.DATAA
MULin[8] => MULin0.DATAA
MULin[9] => MULin0.DATAA
MULin[10] => MULin0.DATAA
MULin[11] => MULin0.DATAA
MULin[12] => MULin0.DATAA
ADDout[0] <= ShiftReg:unit00.port3
ADDout[1] <= ShiftReg:unit00.port3
ADDout[2] <= ShiftReg:unit00.port3
ADDout[3] <= ShiftReg:unit00.port3
ADDout[4] <= ShiftReg:unit00.port3
ADDout[5] <= ShiftReg:unit00.port3
ADDout[6] <= ShiftReg:unit00.port3
ADDout[7] <= ShiftReg:unit00.port3
ADDout[8] <= ShiftReg:unit00.port3
ADDout[9] <= ShiftReg:unit00.port3
ADDout[10] <= ShiftReg:unit00.port3
ADDout[11] <= ShiftReg:unit00.port3
ADDout[12] <= ShiftReg:unit00.port3
SUBout[0] <= ModMult:mm.port5
SUBout[1] <= ModMult:mm.port5
SUBout[2] <= ModMult:mm.port5
SUBout[3] <= ModMult:mm.port5
SUBout[4] <= ModMult:mm.port5
SUBout[5] <= ModMult:mm.port5
SUBout[6] <= ModMult:mm.port5
SUBout[7] <= ModMult:mm.port5
SUBout[8] <= ModMult:mm.port5
SUBout[9] <= ModMult:mm.port5
SUBout[10] <= ModMult:mm.port5
SUBout[11] <= ModMult:mm.port5
SUBout[12] <= ModMult:mm.port5
NTToutEVEN[0] <= ShiftReg:unit00.port3
NTToutEVEN[1] <= ShiftReg:unit00.port3
NTToutEVEN[2] <= ShiftReg:unit00.port3
NTToutEVEN[3] <= ShiftReg:unit00.port3
NTToutEVEN[4] <= ShiftReg:unit00.port3
NTToutEVEN[5] <= ShiftReg:unit00.port3
NTToutEVEN[6] <= ShiftReg:unit00.port3
NTToutEVEN[7] <= ShiftReg:unit00.port3
NTToutEVEN[8] <= ShiftReg:unit00.port3
NTToutEVEN[9] <= ShiftReg:unit00.port3
NTToutEVEN[10] <= ShiftReg:unit00.port3
NTToutEVEN[11] <= ShiftReg:unit00.port3
NTToutEVEN[12] <= ShiftReg:unit00.port3
NTToutODD[0] <= NTToutODD[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[1] <= NTToutODD[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[2] <= NTToutODD[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[3] <= NTToutODD[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[4] <= NTToutODD[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[5] <= NTToutODD[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[6] <= NTToutODD[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[7] <= NTToutODD[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[8] <= NTToutODD[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[9] <= NTToutODD[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[10] <= NTToutODD[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[11] <= NTToutODD[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[12] <= NTToutODD[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm
clk => clk.IN2
reset => reset.IN2
A[0] => A[0].IN1
A[1] => A[1].IN1
A[2] => A[2].IN1
A[3] => A[3].IN1
A[4] => A[4].IN1
A[5] => A[5].IN1
A[6] => A[6].IN1
A[7] => A[7].IN1
A[8] => A[8].IN1
A[9] => A[9].IN1
A[10] => A[10].IN1
A[11] => A[11].IN1
A[12] => A[12].IN1
B[0] => B[0].IN1
B[1] => B[1].IN1
B[2] => B[2].IN1
B[3] => B[3].IN1
B[4] => B[4].IN1
B[5] => B[5].IN1
B[6] => B[6].IN1
B[7] => B[7].IN1
B[8] => B[8].IN1
B[9] => B[9].IN1
B[10] => B[10].IN1
B[11] => B[11].IN1
B[12] => B[12].IN1
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
C[0] <= ModRed:mr.port4
C[1] <= ModRed:mr.port4
C[2] <= ModRed:mr.port4
C[3] <= ModRed:mr.port4
C[4] <= ModRed:mr.port4
C[5] <= ModRed:mr.port4
C[6] <= ModRed:mr.port4
C[7] <= ModRed:mr.port4
C[8] <= ModRed:mr.port4
C[9] <= ModRed:mr.port4
C[10] <= ModRed:mr.port4
C[11] <= ModRed:mr.port4
C[12] <= ModRed:mr.port4


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => C[18]~reg0.CLK
clk => C[19]~reg0.CLK
clk => C[20]~reg0.CLK
clk => C[21]~reg0.CLK
clk => C[22]~reg0.CLK
clk => C[23]~reg0.CLK
clk => C[24]~reg0.CLK
clk => C[25]~reg0.CLK
clk => S_out[0].CLK
clk => S_out[1].CLK
clk => S_out[2].CLK
clk => S_out[3].CLK
clk => S_out[4].CLK
clk => S_out[5].CLK
clk => S_out[6].CLK
clk => S_out[7].CLK
clk => S_out[8].CLK
clk => S_out[9].CLK
clk => S_out[10].CLK
clk => S_out[11].CLK
clk => S_out[12].CLK
clk => S_out[13].CLK
clk => S_out[14].CLK
clk => S_out[15].CLK
clk => S_out[16].CLK
clk => S_out[17].CLK
clk => S_out[18].CLK
clk => S_out[19].CLK
clk => S_out[20].CLK
clk => S_out[21].CLK
clk => S_out[22].CLK
clk => S_out[23].CLK
clk => S_out[24].CLK
clk => S_out[25].CLK
clk => output_dsp[0][0].CLK
clk => output_dsp[0][1].CLK
clk => output_dsp[0][2].CLK
clk => output_dsp[0][3].CLK
clk => output_dsp[0][4].CLK
clk => output_dsp[0][5].CLK
clk => output_dsp[0][6].CLK
clk => output_dsp[0][7].CLK
clk => output_dsp[0][8].CLK
clk => output_dsp[0][9].CLK
clk => output_dsp[0][10].CLK
clk => output_dsp[0][11].CLK
clk => output_dsp[0][12].CLK
clk => output_dsp[0][13].CLK
clk => output_dsp[0][14].CLK
clk => output_dsp[0][15].CLK
clk => output_dsp[0][16].CLK
clk => output_dsp[0][17].CLK
clk => output_dsp[0][18].CLK
clk => output_dsp[0][19].CLK
clk => output_dsp[0][20].CLK
clk => output_dsp[0][21].CLK
clk => output_dsp[0][22].CLK
clk => output_dsp[0][23].CLK
clk => output_dsp[0][24].CLK
clk => output_dsp[0][25].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => C[18]~reg0.ACLR
reset => C[19]~reg0.ACLR
reset => C[20]~reg0.ACLR
reset => C[21]~reg0.ACLR
reset => C[22]~reg0.ACLR
reset => C[23]~reg0.ACLR
reset => C[24]~reg0.ACLR
reset => C[25]~reg0.ACLR
reset => S_out[0].ACLR
reset => S_out[1].ACLR
reset => S_out[2].ACLR
reset => S_out[3].ACLR
reset => S_out[4].ACLR
reset => S_out[5].ACLR
reset => S_out[6].ACLR
reset => S_out[7].ACLR
reset => S_out[8].ACLR
reset => S_out[9].ACLR
reset => S_out[10].ACLR
reset => S_out[11].ACLR
reset => S_out[12].ACLR
reset => S_out[13].ACLR
reset => S_out[14].ACLR
reset => S_out[15].ACLR
reset => S_out[16].ACLR
reset => S_out[17].ACLR
reset => S_out[18].ACLR
reset => S_out[19].ACLR
reset => S_out[20].ACLR
reset => S_out[21].ACLR
reset => S_out[22].ACLR
reset => S_out[23].ACLR
reset => S_out[24].ACLR
reset => S_out[25].ACLR
reset => output_dsp[0][0].ACLR
reset => output_dsp[0][1].ACLR
reset => output_dsp[0][2].ACLR
reset => output_dsp[0][3].ACLR
reset => output_dsp[0][4].ACLR
reset => output_dsp[0][5].ACLR
reset => output_dsp[0][6].ACLR
reset => output_dsp[0][7].ACLR
reset => output_dsp[0][8].ACLR
reset => output_dsp[0][9].ACLR
reset => output_dsp[0][10].ACLR
reset => output_dsp[0][11].ACLR
reset => output_dsp[0][12].ACLR
reset => output_dsp[0][13].ACLR
reset => output_dsp[0][14].ACLR
reset => output_dsp[0][15].ACLR
reset => output_dsp[0][16].ACLR
reset => output_dsp[0][17].ACLR
reset => output_dsp[0][18].ACLR
reset => output_dsp[0][19].ACLR
reset => output_dsp[0][20].ACLR
reset => output_dsp[0][21].ACLR
reset => output_dsp[0][22].ACLR
reset => output_dsp[0][23].ACLR
reset => output_dsp[0][24].ACLR
reset => output_dsp[0][25].ACLR
A[0] => Mult0.IN18
A[1] => Mult0.IN17
A[2] => Mult0.IN16
A[3] => Mult0.IN15
A[4] => Mult0.IN14
A[5] => Mult0.IN13
A[6] => Mult0.IN12
A[7] => Mult0.IN11
A[8] => Mult0.IN10
A[9] => Mult0.IN9
A[10] => Mult0.IN8
A[11] => Mult0.IN7
A[12] => Mult0.IN6
B[0] => Mult0.IN31
B[1] => Mult0.IN30
B[2] => Mult0.IN29
B[3] => Mult0.IN28
B[4] => Mult0.IN27
B[5] => Mult0.IN26
B[6] => Mult0.IN25
B[7] => Mult0.IN24
B[8] => Mult0.IN23
B[9] => Mult0.IN22
B[10] => Mult0.IN21
B[11] => Mult0.IN20
B[12] => Mult0.IN19
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[18] <= C[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[19] <= C[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[20] <= C[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[21] <= C[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[22] <= C[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[23] <= C[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[24] <= C[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[25] <= C[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr
clk => clk.IN2
reset => reset.IN2
q[0] => Add0.IN15
q[1] => Add0.IN14
q[2] => Add0.IN13
q[3] => Add0.IN12
q[4] => Add0.IN11
q[5] => Add0.IN10
q[6] => Add0.IN9
q[7] => Add0.IN8
q[8] => Add0.IN7
q[9] => q[9].IN2
q[10] => q[10].IN2
q[11] => q[11].IN2
q[12] => q[12].IN2
P[0] => C_reg[0][0].IN1
P[1] => C_reg[0][1].IN1
P[2] => C_reg[0][2].IN1
P[3] => C_reg[0][3].IN1
P[4] => C_reg[0][4].IN1
P[5] => C_reg[0][5].IN1
P[6] => C_reg[0][6].IN1
P[7] => C_reg[0][7].IN1
P[8] => C_reg[0][8].IN1
P[9] => C_reg[0][9].IN1
P[10] => C_reg[0][10].IN1
P[11] => C_reg[0][11].IN1
P[12] => C_reg[0][12].IN1
P[13] => C_reg[0][13].IN1
P[14] => C_reg[0][14].IN1
P[15] => C_reg[0][15].IN1
P[16] => C_reg[0][16].IN1
P[17] => C_reg[0][17].IN1
P[18] => C_reg[0][18].IN1
P[19] => C_reg[0][19].IN1
P[20] => C_reg[0][20].IN1
P[21] => C_reg[0][21].IN1
P[22] => C_reg[0][22].IN1
P[23] => C_reg[0][23].IN1
P[24] => C_reg[0][24].IN1
P[25] => C_reg[0][25].IN1
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
clk => T2H[9].CLK
clk => T2H[10].CLK
clk => T2H[11].CLK
clk => T2H[12].CLK
clk => T2H[13].CLK
clk => T2H[14].CLK
clk => T2H[15].CLK
clk => T2H[16].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
reset => T2H[9].ACLR
reset => T2H[10].ACLR
reset => T2H[11].ACLR
reset => T2H[12].ACLR
reset => T2H[13].ACLR
reset => T2H[14].ACLR
reset => T2H[15].ACLR
reset => T2H[16].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
T1[18] => T2H[9].DATAIN
T1[19] => T2H[10].DATAIN
T1[20] => T2H[11].DATAIN
T1[21] => T2H[12].DATAIN
T1[22] => T2H[13].DATAIN
T1[23] => T2H[14].DATAIN
T1[24] => T2H[15].DATAIN
T1[25] => T2H[16].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ShiftReg:unit00
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_out[0] <= shift_array[7][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[7][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[7][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[7][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[7][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[7][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[7][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[7][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[7][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[7][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[7][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[7][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[7][12].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu
clk => clk.IN2
reset => reset.IN2
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
NTTin0[0] => Add0.IN13
NTTin0[0] => Add2.IN26
NTTin0[1] => Add0.IN12
NTTin0[1] => Add2.IN25
NTTin0[2] => Add0.IN11
NTTin0[2] => Add2.IN24
NTTin0[3] => Add0.IN10
NTTin0[3] => Add2.IN23
NTTin0[4] => Add0.IN9
NTTin0[4] => Add2.IN22
NTTin0[5] => Add0.IN8
NTTin0[5] => Add2.IN21
NTTin0[6] => Add0.IN7
NTTin0[6] => Add2.IN20
NTTin0[7] => Add0.IN6
NTTin0[7] => Add2.IN19
NTTin0[8] => Add0.IN5
NTTin0[8] => Add2.IN18
NTTin0[9] => Add0.IN4
NTTin0[9] => Add2.IN17
NTTin0[10] => Add0.IN3
NTTin0[10] => Add2.IN16
NTTin0[11] => Add0.IN2
NTTin0[11] => Add2.IN15
NTTin0[12] => Add0.IN1
NTTin0[12] => Add2.IN14
NTTin1[0] => Add0.IN26
NTTin1[0] => Add2.IN13
NTTin1[1] => Add0.IN25
NTTin1[1] => Add2.IN12
NTTin1[2] => Add0.IN24
NTTin1[2] => Add2.IN11
NTTin1[3] => Add0.IN23
NTTin1[3] => Add2.IN10
NTTin1[4] => Add0.IN22
NTTin1[4] => Add2.IN9
NTTin1[5] => Add0.IN21
NTTin1[5] => Add2.IN8
NTTin1[6] => Add0.IN20
NTTin1[6] => Add2.IN7
NTTin1[7] => Add0.IN19
NTTin1[7] => Add2.IN6
NTTin1[8] => Add0.IN18
NTTin1[8] => Add2.IN5
NTTin1[9] => Add0.IN17
NTTin1[9] => Add2.IN4
NTTin1[10] => Add0.IN16
NTTin1[10] => Add2.IN3
NTTin1[11] => Add0.IN15
NTTin1[11] => Add2.IN2
NTTin1[12] => Add0.IN14
NTTin1[12] => Add2.IN1
MULin[0] => MULin0.DATAA
MULin[1] => MULin0.DATAA
MULin[2] => MULin0.DATAA
MULin[3] => MULin0.DATAA
MULin[4] => MULin0.DATAA
MULin[5] => MULin0.DATAA
MULin[6] => MULin0.DATAA
MULin[7] => MULin0.DATAA
MULin[8] => MULin0.DATAA
MULin[9] => MULin0.DATAA
MULin[10] => MULin0.DATAA
MULin[11] => MULin0.DATAA
MULin[12] => MULin0.DATAA
ADDout[0] <= ShiftReg:unit00.port3
ADDout[1] <= ShiftReg:unit00.port3
ADDout[2] <= ShiftReg:unit00.port3
ADDout[3] <= ShiftReg:unit00.port3
ADDout[4] <= ShiftReg:unit00.port3
ADDout[5] <= ShiftReg:unit00.port3
ADDout[6] <= ShiftReg:unit00.port3
ADDout[7] <= ShiftReg:unit00.port3
ADDout[8] <= ShiftReg:unit00.port3
ADDout[9] <= ShiftReg:unit00.port3
ADDout[10] <= ShiftReg:unit00.port3
ADDout[11] <= ShiftReg:unit00.port3
ADDout[12] <= ShiftReg:unit00.port3
SUBout[0] <= ModMult:mm.port5
SUBout[1] <= ModMult:mm.port5
SUBout[2] <= ModMult:mm.port5
SUBout[3] <= ModMult:mm.port5
SUBout[4] <= ModMult:mm.port5
SUBout[5] <= ModMult:mm.port5
SUBout[6] <= ModMult:mm.port5
SUBout[7] <= ModMult:mm.port5
SUBout[8] <= ModMult:mm.port5
SUBout[9] <= ModMult:mm.port5
SUBout[10] <= ModMult:mm.port5
SUBout[11] <= ModMult:mm.port5
SUBout[12] <= ModMult:mm.port5
NTToutEVEN[0] <= ShiftReg:unit00.port3
NTToutEVEN[1] <= ShiftReg:unit00.port3
NTToutEVEN[2] <= ShiftReg:unit00.port3
NTToutEVEN[3] <= ShiftReg:unit00.port3
NTToutEVEN[4] <= ShiftReg:unit00.port3
NTToutEVEN[5] <= ShiftReg:unit00.port3
NTToutEVEN[6] <= ShiftReg:unit00.port3
NTToutEVEN[7] <= ShiftReg:unit00.port3
NTToutEVEN[8] <= ShiftReg:unit00.port3
NTToutEVEN[9] <= ShiftReg:unit00.port3
NTToutEVEN[10] <= ShiftReg:unit00.port3
NTToutEVEN[11] <= ShiftReg:unit00.port3
NTToutEVEN[12] <= ShiftReg:unit00.port3
NTToutODD[0] <= NTToutODD[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[1] <= NTToutODD[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[2] <= NTToutODD[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[3] <= NTToutODD[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[4] <= NTToutODD[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[5] <= NTToutODD[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[6] <= NTToutODD[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[7] <= NTToutODD[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[8] <= NTToutODD[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[9] <= NTToutODD[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[10] <= NTToutODD[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[11] <= NTToutODD[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[12] <= NTToutODD[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm
clk => clk.IN2
reset => reset.IN2
A[0] => A[0].IN1
A[1] => A[1].IN1
A[2] => A[2].IN1
A[3] => A[3].IN1
A[4] => A[4].IN1
A[5] => A[5].IN1
A[6] => A[6].IN1
A[7] => A[7].IN1
A[8] => A[8].IN1
A[9] => A[9].IN1
A[10] => A[10].IN1
A[11] => A[11].IN1
A[12] => A[12].IN1
B[0] => B[0].IN1
B[1] => B[1].IN1
B[2] => B[2].IN1
B[3] => B[3].IN1
B[4] => B[4].IN1
B[5] => B[5].IN1
B[6] => B[6].IN1
B[7] => B[7].IN1
B[8] => B[8].IN1
B[9] => B[9].IN1
B[10] => B[10].IN1
B[11] => B[11].IN1
B[12] => B[12].IN1
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
C[0] <= ModRed:mr.port4
C[1] <= ModRed:mr.port4
C[2] <= ModRed:mr.port4
C[3] <= ModRed:mr.port4
C[4] <= ModRed:mr.port4
C[5] <= ModRed:mr.port4
C[6] <= ModRed:mr.port4
C[7] <= ModRed:mr.port4
C[8] <= ModRed:mr.port4
C[9] <= ModRed:mr.port4
C[10] <= ModRed:mr.port4
C[11] <= ModRed:mr.port4
C[12] <= ModRed:mr.port4


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => C[18]~reg0.CLK
clk => C[19]~reg0.CLK
clk => C[20]~reg0.CLK
clk => C[21]~reg0.CLK
clk => C[22]~reg0.CLK
clk => C[23]~reg0.CLK
clk => C[24]~reg0.CLK
clk => C[25]~reg0.CLK
clk => S_out[0].CLK
clk => S_out[1].CLK
clk => S_out[2].CLK
clk => S_out[3].CLK
clk => S_out[4].CLK
clk => S_out[5].CLK
clk => S_out[6].CLK
clk => S_out[7].CLK
clk => S_out[8].CLK
clk => S_out[9].CLK
clk => S_out[10].CLK
clk => S_out[11].CLK
clk => S_out[12].CLK
clk => S_out[13].CLK
clk => S_out[14].CLK
clk => S_out[15].CLK
clk => S_out[16].CLK
clk => S_out[17].CLK
clk => S_out[18].CLK
clk => S_out[19].CLK
clk => S_out[20].CLK
clk => S_out[21].CLK
clk => S_out[22].CLK
clk => S_out[23].CLK
clk => S_out[24].CLK
clk => S_out[25].CLK
clk => output_dsp[0][0].CLK
clk => output_dsp[0][1].CLK
clk => output_dsp[0][2].CLK
clk => output_dsp[0][3].CLK
clk => output_dsp[0][4].CLK
clk => output_dsp[0][5].CLK
clk => output_dsp[0][6].CLK
clk => output_dsp[0][7].CLK
clk => output_dsp[0][8].CLK
clk => output_dsp[0][9].CLK
clk => output_dsp[0][10].CLK
clk => output_dsp[0][11].CLK
clk => output_dsp[0][12].CLK
clk => output_dsp[0][13].CLK
clk => output_dsp[0][14].CLK
clk => output_dsp[0][15].CLK
clk => output_dsp[0][16].CLK
clk => output_dsp[0][17].CLK
clk => output_dsp[0][18].CLK
clk => output_dsp[0][19].CLK
clk => output_dsp[0][20].CLK
clk => output_dsp[0][21].CLK
clk => output_dsp[0][22].CLK
clk => output_dsp[0][23].CLK
clk => output_dsp[0][24].CLK
clk => output_dsp[0][25].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => C[18]~reg0.ACLR
reset => C[19]~reg0.ACLR
reset => C[20]~reg0.ACLR
reset => C[21]~reg0.ACLR
reset => C[22]~reg0.ACLR
reset => C[23]~reg0.ACLR
reset => C[24]~reg0.ACLR
reset => C[25]~reg0.ACLR
reset => S_out[0].ACLR
reset => S_out[1].ACLR
reset => S_out[2].ACLR
reset => S_out[3].ACLR
reset => S_out[4].ACLR
reset => S_out[5].ACLR
reset => S_out[6].ACLR
reset => S_out[7].ACLR
reset => S_out[8].ACLR
reset => S_out[9].ACLR
reset => S_out[10].ACLR
reset => S_out[11].ACLR
reset => S_out[12].ACLR
reset => S_out[13].ACLR
reset => S_out[14].ACLR
reset => S_out[15].ACLR
reset => S_out[16].ACLR
reset => S_out[17].ACLR
reset => S_out[18].ACLR
reset => S_out[19].ACLR
reset => S_out[20].ACLR
reset => S_out[21].ACLR
reset => S_out[22].ACLR
reset => S_out[23].ACLR
reset => S_out[24].ACLR
reset => S_out[25].ACLR
reset => output_dsp[0][0].ACLR
reset => output_dsp[0][1].ACLR
reset => output_dsp[0][2].ACLR
reset => output_dsp[0][3].ACLR
reset => output_dsp[0][4].ACLR
reset => output_dsp[0][5].ACLR
reset => output_dsp[0][6].ACLR
reset => output_dsp[0][7].ACLR
reset => output_dsp[0][8].ACLR
reset => output_dsp[0][9].ACLR
reset => output_dsp[0][10].ACLR
reset => output_dsp[0][11].ACLR
reset => output_dsp[0][12].ACLR
reset => output_dsp[0][13].ACLR
reset => output_dsp[0][14].ACLR
reset => output_dsp[0][15].ACLR
reset => output_dsp[0][16].ACLR
reset => output_dsp[0][17].ACLR
reset => output_dsp[0][18].ACLR
reset => output_dsp[0][19].ACLR
reset => output_dsp[0][20].ACLR
reset => output_dsp[0][21].ACLR
reset => output_dsp[0][22].ACLR
reset => output_dsp[0][23].ACLR
reset => output_dsp[0][24].ACLR
reset => output_dsp[0][25].ACLR
A[0] => Mult0.IN18
A[1] => Mult0.IN17
A[2] => Mult0.IN16
A[3] => Mult0.IN15
A[4] => Mult0.IN14
A[5] => Mult0.IN13
A[6] => Mult0.IN12
A[7] => Mult0.IN11
A[8] => Mult0.IN10
A[9] => Mult0.IN9
A[10] => Mult0.IN8
A[11] => Mult0.IN7
A[12] => Mult0.IN6
B[0] => Mult0.IN31
B[1] => Mult0.IN30
B[2] => Mult0.IN29
B[3] => Mult0.IN28
B[4] => Mult0.IN27
B[5] => Mult0.IN26
B[6] => Mult0.IN25
B[7] => Mult0.IN24
B[8] => Mult0.IN23
B[9] => Mult0.IN22
B[10] => Mult0.IN21
B[11] => Mult0.IN20
B[12] => Mult0.IN19
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[18] <= C[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[19] <= C[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[20] <= C[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[21] <= C[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[22] <= C[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[23] <= C[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[24] <= C[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[25] <= C[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr
clk => clk.IN2
reset => reset.IN2
q[0] => Add0.IN15
q[1] => Add0.IN14
q[2] => Add0.IN13
q[3] => Add0.IN12
q[4] => Add0.IN11
q[5] => Add0.IN10
q[6] => Add0.IN9
q[7] => Add0.IN8
q[8] => Add0.IN7
q[9] => q[9].IN2
q[10] => q[10].IN2
q[11] => q[11].IN2
q[12] => q[12].IN2
P[0] => C_reg[0][0].IN1
P[1] => C_reg[0][1].IN1
P[2] => C_reg[0][2].IN1
P[3] => C_reg[0][3].IN1
P[4] => C_reg[0][4].IN1
P[5] => C_reg[0][5].IN1
P[6] => C_reg[0][6].IN1
P[7] => C_reg[0][7].IN1
P[8] => C_reg[0][8].IN1
P[9] => C_reg[0][9].IN1
P[10] => C_reg[0][10].IN1
P[11] => C_reg[0][11].IN1
P[12] => C_reg[0][12].IN1
P[13] => C_reg[0][13].IN1
P[14] => C_reg[0][14].IN1
P[15] => C_reg[0][15].IN1
P[16] => C_reg[0][16].IN1
P[17] => C_reg[0][17].IN1
P[18] => C_reg[0][18].IN1
P[19] => C_reg[0][19].IN1
P[20] => C_reg[0][20].IN1
P[21] => C_reg[0][21].IN1
P[22] => C_reg[0][22].IN1
P[23] => C_reg[0][23].IN1
P[24] => C_reg[0][24].IN1
P[25] => C_reg[0][25].IN1
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
clk => T2H[9].CLK
clk => T2H[10].CLK
clk => T2H[11].CLK
clk => T2H[12].CLK
clk => T2H[13].CLK
clk => T2H[14].CLK
clk => T2H[15].CLK
clk => T2H[16].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
reset => T2H[9].ACLR
reset => T2H[10].ACLR
reset => T2H[11].ACLR
reset => T2H[12].ACLR
reset => T2H[13].ACLR
reset => T2H[14].ACLR
reset => T2H[15].ACLR
reset => T2H[16].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
T1[18] => T2H[9].DATAIN
T1[19] => T2H[10].DATAIN
T1[20] => T2H[11].DATAIN
T1[21] => T2H[12].DATAIN
T1[22] => T2H[13].DATAIN
T1[23] => T2H[14].DATAIN
T1[24] => T2H[15].DATAIN
T1[25] => T2H[16].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ShiftReg:unit00
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_out[0] <= shift_array[7][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[7][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[7][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[7][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[7][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[7][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[7][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[7][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[7][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[7][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[7][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[7][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[7][12].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu
clk => clk.IN2
reset => reset.IN2
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
NTTin0[0] => Add0.IN13
NTTin0[0] => Add2.IN26
NTTin0[1] => Add0.IN12
NTTin0[1] => Add2.IN25
NTTin0[2] => Add0.IN11
NTTin0[2] => Add2.IN24
NTTin0[3] => Add0.IN10
NTTin0[3] => Add2.IN23
NTTin0[4] => Add0.IN9
NTTin0[4] => Add2.IN22
NTTin0[5] => Add0.IN8
NTTin0[5] => Add2.IN21
NTTin0[6] => Add0.IN7
NTTin0[6] => Add2.IN20
NTTin0[7] => Add0.IN6
NTTin0[7] => Add2.IN19
NTTin0[8] => Add0.IN5
NTTin0[8] => Add2.IN18
NTTin0[9] => Add0.IN4
NTTin0[9] => Add2.IN17
NTTin0[10] => Add0.IN3
NTTin0[10] => Add2.IN16
NTTin0[11] => Add0.IN2
NTTin0[11] => Add2.IN15
NTTin0[12] => Add0.IN1
NTTin0[12] => Add2.IN14
NTTin1[0] => Add0.IN26
NTTin1[0] => Add2.IN13
NTTin1[1] => Add0.IN25
NTTin1[1] => Add2.IN12
NTTin1[2] => Add0.IN24
NTTin1[2] => Add2.IN11
NTTin1[3] => Add0.IN23
NTTin1[3] => Add2.IN10
NTTin1[4] => Add0.IN22
NTTin1[4] => Add2.IN9
NTTin1[5] => Add0.IN21
NTTin1[5] => Add2.IN8
NTTin1[6] => Add0.IN20
NTTin1[6] => Add2.IN7
NTTin1[7] => Add0.IN19
NTTin1[7] => Add2.IN6
NTTin1[8] => Add0.IN18
NTTin1[8] => Add2.IN5
NTTin1[9] => Add0.IN17
NTTin1[9] => Add2.IN4
NTTin1[10] => Add0.IN16
NTTin1[10] => Add2.IN3
NTTin1[11] => Add0.IN15
NTTin1[11] => Add2.IN2
NTTin1[12] => Add0.IN14
NTTin1[12] => Add2.IN1
MULin[0] => MULin0.DATAA
MULin[1] => MULin0.DATAA
MULin[2] => MULin0.DATAA
MULin[3] => MULin0.DATAA
MULin[4] => MULin0.DATAA
MULin[5] => MULin0.DATAA
MULin[6] => MULin0.DATAA
MULin[7] => MULin0.DATAA
MULin[8] => MULin0.DATAA
MULin[9] => MULin0.DATAA
MULin[10] => MULin0.DATAA
MULin[11] => MULin0.DATAA
MULin[12] => MULin0.DATAA
ADDout[0] <= ShiftReg:unit00.port3
ADDout[1] <= ShiftReg:unit00.port3
ADDout[2] <= ShiftReg:unit00.port3
ADDout[3] <= ShiftReg:unit00.port3
ADDout[4] <= ShiftReg:unit00.port3
ADDout[5] <= ShiftReg:unit00.port3
ADDout[6] <= ShiftReg:unit00.port3
ADDout[7] <= ShiftReg:unit00.port3
ADDout[8] <= ShiftReg:unit00.port3
ADDout[9] <= ShiftReg:unit00.port3
ADDout[10] <= ShiftReg:unit00.port3
ADDout[11] <= ShiftReg:unit00.port3
ADDout[12] <= ShiftReg:unit00.port3
SUBout[0] <= ModMult:mm.port5
SUBout[1] <= ModMult:mm.port5
SUBout[2] <= ModMult:mm.port5
SUBout[3] <= ModMult:mm.port5
SUBout[4] <= ModMult:mm.port5
SUBout[5] <= ModMult:mm.port5
SUBout[6] <= ModMult:mm.port5
SUBout[7] <= ModMult:mm.port5
SUBout[8] <= ModMult:mm.port5
SUBout[9] <= ModMult:mm.port5
SUBout[10] <= ModMult:mm.port5
SUBout[11] <= ModMult:mm.port5
SUBout[12] <= ModMult:mm.port5
NTToutEVEN[0] <= ShiftReg:unit00.port3
NTToutEVEN[1] <= ShiftReg:unit00.port3
NTToutEVEN[2] <= ShiftReg:unit00.port3
NTToutEVEN[3] <= ShiftReg:unit00.port3
NTToutEVEN[4] <= ShiftReg:unit00.port3
NTToutEVEN[5] <= ShiftReg:unit00.port3
NTToutEVEN[6] <= ShiftReg:unit00.port3
NTToutEVEN[7] <= ShiftReg:unit00.port3
NTToutEVEN[8] <= ShiftReg:unit00.port3
NTToutEVEN[9] <= ShiftReg:unit00.port3
NTToutEVEN[10] <= ShiftReg:unit00.port3
NTToutEVEN[11] <= ShiftReg:unit00.port3
NTToutEVEN[12] <= ShiftReg:unit00.port3
NTToutODD[0] <= NTToutODD[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[1] <= NTToutODD[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[2] <= NTToutODD[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[3] <= NTToutODD[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[4] <= NTToutODD[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[5] <= NTToutODD[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[6] <= NTToutODD[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[7] <= NTToutODD[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[8] <= NTToutODD[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[9] <= NTToutODD[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[10] <= NTToutODD[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[11] <= NTToutODD[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[12] <= NTToutODD[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm
clk => clk.IN2
reset => reset.IN2
A[0] => A[0].IN1
A[1] => A[1].IN1
A[2] => A[2].IN1
A[3] => A[3].IN1
A[4] => A[4].IN1
A[5] => A[5].IN1
A[6] => A[6].IN1
A[7] => A[7].IN1
A[8] => A[8].IN1
A[9] => A[9].IN1
A[10] => A[10].IN1
A[11] => A[11].IN1
A[12] => A[12].IN1
B[0] => B[0].IN1
B[1] => B[1].IN1
B[2] => B[2].IN1
B[3] => B[3].IN1
B[4] => B[4].IN1
B[5] => B[5].IN1
B[6] => B[6].IN1
B[7] => B[7].IN1
B[8] => B[8].IN1
B[9] => B[9].IN1
B[10] => B[10].IN1
B[11] => B[11].IN1
B[12] => B[12].IN1
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
C[0] <= ModRed:mr.port4
C[1] <= ModRed:mr.port4
C[2] <= ModRed:mr.port4
C[3] <= ModRed:mr.port4
C[4] <= ModRed:mr.port4
C[5] <= ModRed:mr.port4
C[6] <= ModRed:mr.port4
C[7] <= ModRed:mr.port4
C[8] <= ModRed:mr.port4
C[9] <= ModRed:mr.port4
C[10] <= ModRed:mr.port4
C[11] <= ModRed:mr.port4
C[12] <= ModRed:mr.port4


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => C[18]~reg0.CLK
clk => C[19]~reg0.CLK
clk => C[20]~reg0.CLK
clk => C[21]~reg0.CLK
clk => C[22]~reg0.CLK
clk => C[23]~reg0.CLK
clk => C[24]~reg0.CLK
clk => C[25]~reg0.CLK
clk => S_out[0].CLK
clk => S_out[1].CLK
clk => S_out[2].CLK
clk => S_out[3].CLK
clk => S_out[4].CLK
clk => S_out[5].CLK
clk => S_out[6].CLK
clk => S_out[7].CLK
clk => S_out[8].CLK
clk => S_out[9].CLK
clk => S_out[10].CLK
clk => S_out[11].CLK
clk => S_out[12].CLK
clk => S_out[13].CLK
clk => S_out[14].CLK
clk => S_out[15].CLK
clk => S_out[16].CLK
clk => S_out[17].CLK
clk => S_out[18].CLK
clk => S_out[19].CLK
clk => S_out[20].CLK
clk => S_out[21].CLK
clk => S_out[22].CLK
clk => S_out[23].CLK
clk => S_out[24].CLK
clk => S_out[25].CLK
clk => output_dsp[0][0].CLK
clk => output_dsp[0][1].CLK
clk => output_dsp[0][2].CLK
clk => output_dsp[0][3].CLK
clk => output_dsp[0][4].CLK
clk => output_dsp[0][5].CLK
clk => output_dsp[0][6].CLK
clk => output_dsp[0][7].CLK
clk => output_dsp[0][8].CLK
clk => output_dsp[0][9].CLK
clk => output_dsp[0][10].CLK
clk => output_dsp[0][11].CLK
clk => output_dsp[0][12].CLK
clk => output_dsp[0][13].CLK
clk => output_dsp[0][14].CLK
clk => output_dsp[0][15].CLK
clk => output_dsp[0][16].CLK
clk => output_dsp[0][17].CLK
clk => output_dsp[0][18].CLK
clk => output_dsp[0][19].CLK
clk => output_dsp[0][20].CLK
clk => output_dsp[0][21].CLK
clk => output_dsp[0][22].CLK
clk => output_dsp[0][23].CLK
clk => output_dsp[0][24].CLK
clk => output_dsp[0][25].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => C[18]~reg0.ACLR
reset => C[19]~reg0.ACLR
reset => C[20]~reg0.ACLR
reset => C[21]~reg0.ACLR
reset => C[22]~reg0.ACLR
reset => C[23]~reg0.ACLR
reset => C[24]~reg0.ACLR
reset => C[25]~reg0.ACLR
reset => S_out[0].ACLR
reset => S_out[1].ACLR
reset => S_out[2].ACLR
reset => S_out[3].ACLR
reset => S_out[4].ACLR
reset => S_out[5].ACLR
reset => S_out[6].ACLR
reset => S_out[7].ACLR
reset => S_out[8].ACLR
reset => S_out[9].ACLR
reset => S_out[10].ACLR
reset => S_out[11].ACLR
reset => S_out[12].ACLR
reset => S_out[13].ACLR
reset => S_out[14].ACLR
reset => S_out[15].ACLR
reset => S_out[16].ACLR
reset => S_out[17].ACLR
reset => S_out[18].ACLR
reset => S_out[19].ACLR
reset => S_out[20].ACLR
reset => S_out[21].ACLR
reset => S_out[22].ACLR
reset => S_out[23].ACLR
reset => S_out[24].ACLR
reset => S_out[25].ACLR
reset => output_dsp[0][0].ACLR
reset => output_dsp[0][1].ACLR
reset => output_dsp[0][2].ACLR
reset => output_dsp[0][3].ACLR
reset => output_dsp[0][4].ACLR
reset => output_dsp[0][5].ACLR
reset => output_dsp[0][6].ACLR
reset => output_dsp[0][7].ACLR
reset => output_dsp[0][8].ACLR
reset => output_dsp[0][9].ACLR
reset => output_dsp[0][10].ACLR
reset => output_dsp[0][11].ACLR
reset => output_dsp[0][12].ACLR
reset => output_dsp[0][13].ACLR
reset => output_dsp[0][14].ACLR
reset => output_dsp[0][15].ACLR
reset => output_dsp[0][16].ACLR
reset => output_dsp[0][17].ACLR
reset => output_dsp[0][18].ACLR
reset => output_dsp[0][19].ACLR
reset => output_dsp[0][20].ACLR
reset => output_dsp[0][21].ACLR
reset => output_dsp[0][22].ACLR
reset => output_dsp[0][23].ACLR
reset => output_dsp[0][24].ACLR
reset => output_dsp[0][25].ACLR
A[0] => Mult0.IN18
A[1] => Mult0.IN17
A[2] => Mult0.IN16
A[3] => Mult0.IN15
A[4] => Mult0.IN14
A[5] => Mult0.IN13
A[6] => Mult0.IN12
A[7] => Mult0.IN11
A[8] => Mult0.IN10
A[9] => Mult0.IN9
A[10] => Mult0.IN8
A[11] => Mult0.IN7
A[12] => Mult0.IN6
B[0] => Mult0.IN31
B[1] => Mult0.IN30
B[2] => Mult0.IN29
B[3] => Mult0.IN28
B[4] => Mult0.IN27
B[5] => Mult0.IN26
B[6] => Mult0.IN25
B[7] => Mult0.IN24
B[8] => Mult0.IN23
B[9] => Mult0.IN22
B[10] => Mult0.IN21
B[11] => Mult0.IN20
B[12] => Mult0.IN19
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[18] <= C[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[19] <= C[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[20] <= C[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[21] <= C[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[22] <= C[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[23] <= C[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[24] <= C[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[25] <= C[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr
clk => clk.IN2
reset => reset.IN2
q[0] => Add0.IN15
q[1] => Add0.IN14
q[2] => Add0.IN13
q[3] => Add0.IN12
q[4] => Add0.IN11
q[5] => Add0.IN10
q[6] => Add0.IN9
q[7] => Add0.IN8
q[8] => Add0.IN7
q[9] => q[9].IN2
q[10] => q[10].IN2
q[11] => q[11].IN2
q[12] => q[12].IN2
P[0] => C_reg[0][0].IN1
P[1] => C_reg[0][1].IN1
P[2] => C_reg[0][2].IN1
P[3] => C_reg[0][3].IN1
P[4] => C_reg[0][4].IN1
P[5] => C_reg[0][5].IN1
P[6] => C_reg[0][6].IN1
P[7] => C_reg[0][7].IN1
P[8] => C_reg[0][8].IN1
P[9] => C_reg[0][9].IN1
P[10] => C_reg[0][10].IN1
P[11] => C_reg[0][11].IN1
P[12] => C_reg[0][12].IN1
P[13] => C_reg[0][13].IN1
P[14] => C_reg[0][14].IN1
P[15] => C_reg[0][15].IN1
P[16] => C_reg[0][16].IN1
P[17] => C_reg[0][17].IN1
P[18] => C_reg[0][18].IN1
P[19] => C_reg[0][19].IN1
P[20] => C_reg[0][20].IN1
P[21] => C_reg[0][21].IN1
P[22] => C_reg[0][22].IN1
P[23] => C_reg[0][23].IN1
P[24] => C_reg[0][24].IN1
P[25] => C_reg[0][25].IN1
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
clk => T2H[9].CLK
clk => T2H[10].CLK
clk => T2H[11].CLK
clk => T2H[12].CLK
clk => T2H[13].CLK
clk => T2H[14].CLK
clk => T2H[15].CLK
clk => T2H[16].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
reset => T2H[9].ACLR
reset => T2H[10].ACLR
reset => T2H[11].ACLR
reset => T2H[12].ACLR
reset => T2H[13].ACLR
reset => T2H[14].ACLR
reset => T2H[15].ACLR
reset => T2H[16].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
T1[18] => T2H[9].DATAIN
T1[19] => T2H[10].DATAIN
T1[20] => T2H[11].DATAIN
T1[21] => T2H[12].DATAIN
T1[22] => T2H[13].DATAIN
T1[23] => T2H[14].DATAIN
T1[24] => T2H[15].DATAIN
T1[25] => T2H[16].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ShiftReg:unit00
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_out[0] <= shift_array[7][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[7][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[7][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[7][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[7][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[7][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[7][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[7][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[7][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[7][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[7][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[7][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[7][12].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu
clk => clk.IN2
reset => reset.IN2
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
NTTin0[0] => Add0.IN13
NTTin0[0] => Add2.IN26
NTTin0[1] => Add0.IN12
NTTin0[1] => Add2.IN25
NTTin0[2] => Add0.IN11
NTTin0[2] => Add2.IN24
NTTin0[3] => Add0.IN10
NTTin0[3] => Add2.IN23
NTTin0[4] => Add0.IN9
NTTin0[4] => Add2.IN22
NTTin0[5] => Add0.IN8
NTTin0[5] => Add2.IN21
NTTin0[6] => Add0.IN7
NTTin0[6] => Add2.IN20
NTTin0[7] => Add0.IN6
NTTin0[7] => Add2.IN19
NTTin0[8] => Add0.IN5
NTTin0[8] => Add2.IN18
NTTin0[9] => Add0.IN4
NTTin0[9] => Add2.IN17
NTTin0[10] => Add0.IN3
NTTin0[10] => Add2.IN16
NTTin0[11] => Add0.IN2
NTTin0[11] => Add2.IN15
NTTin0[12] => Add0.IN1
NTTin0[12] => Add2.IN14
NTTin1[0] => Add0.IN26
NTTin1[0] => Add2.IN13
NTTin1[1] => Add0.IN25
NTTin1[1] => Add2.IN12
NTTin1[2] => Add0.IN24
NTTin1[2] => Add2.IN11
NTTin1[3] => Add0.IN23
NTTin1[3] => Add2.IN10
NTTin1[4] => Add0.IN22
NTTin1[4] => Add2.IN9
NTTin1[5] => Add0.IN21
NTTin1[5] => Add2.IN8
NTTin1[6] => Add0.IN20
NTTin1[6] => Add2.IN7
NTTin1[7] => Add0.IN19
NTTin1[7] => Add2.IN6
NTTin1[8] => Add0.IN18
NTTin1[8] => Add2.IN5
NTTin1[9] => Add0.IN17
NTTin1[9] => Add2.IN4
NTTin1[10] => Add0.IN16
NTTin1[10] => Add2.IN3
NTTin1[11] => Add0.IN15
NTTin1[11] => Add2.IN2
NTTin1[12] => Add0.IN14
NTTin1[12] => Add2.IN1
MULin[0] => MULin0.DATAA
MULin[1] => MULin0.DATAA
MULin[2] => MULin0.DATAA
MULin[3] => MULin0.DATAA
MULin[4] => MULin0.DATAA
MULin[5] => MULin0.DATAA
MULin[6] => MULin0.DATAA
MULin[7] => MULin0.DATAA
MULin[8] => MULin0.DATAA
MULin[9] => MULin0.DATAA
MULin[10] => MULin0.DATAA
MULin[11] => MULin0.DATAA
MULin[12] => MULin0.DATAA
ADDout[0] <= ShiftReg:unit00.port3
ADDout[1] <= ShiftReg:unit00.port3
ADDout[2] <= ShiftReg:unit00.port3
ADDout[3] <= ShiftReg:unit00.port3
ADDout[4] <= ShiftReg:unit00.port3
ADDout[5] <= ShiftReg:unit00.port3
ADDout[6] <= ShiftReg:unit00.port3
ADDout[7] <= ShiftReg:unit00.port3
ADDout[8] <= ShiftReg:unit00.port3
ADDout[9] <= ShiftReg:unit00.port3
ADDout[10] <= ShiftReg:unit00.port3
ADDout[11] <= ShiftReg:unit00.port3
ADDout[12] <= ShiftReg:unit00.port3
SUBout[0] <= ModMult:mm.port5
SUBout[1] <= ModMult:mm.port5
SUBout[2] <= ModMult:mm.port5
SUBout[3] <= ModMult:mm.port5
SUBout[4] <= ModMult:mm.port5
SUBout[5] <= ModMult:mm.port5
SUBout[6] <= ModMult:mm.port5
SUBout[7] <= ModMult:mm.port5
SUBout[8] <= ModMult:mm.port5
SUBout[9] <= ModMult:mm.port5
SUBout[10] <= ModMult:mm.port5
SUBout[11] <= ModMult:mm.port5
SUBout[12] <= ModMult:mm.port5
NTToutEVEN[0] <= ShiftReg:unit00.port3
NTToutEVEN[1] <= ShiftReg:unit00.port3
NTToutEVEN[2] <= ShiftReg:unit00.port3
NTToutEVEN[3] <= ShiftReg:unit00.port3
NTToutEVEN[4] <= ShiftReg:unit00.port3
NTToutEVEN[5] <= ShiftReg:unit00.port3
NTToutEVEN[6] <= ShiftReg:unit00.port3
NTToutEVEN[7] <= ShiftReg:unit00.port3
NTToutEVEN[8] <= ShiftReg:unit00.port3
NTToutEVEN[9] <= ShiftReg:unit00.port3
NTToutEVEN[10] <= ShiftReg:unit00.port3
NTToutEVEN[11] <= ShiftReg:unit00.port3
NTToutEVEN[12] <= ShiftReg:unit00.port3
NTToutODD[0] <= NTToutODD[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[1] <= NTToutODD[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[2] <= NTToutODD[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[3] <= NTToutODD[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[4] <= NTToutODD[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[5] <= NTToutODD[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[6] <= NTToutODD[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[7] <= NTToutODD[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[8] <= NTToutODD[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[9] <= NTToutODD[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[10] <= NTToutODD[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[11] <= NTToutODD[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[12] <= NTToutODD[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm
clk => clk.IN2
reset => reset.IN2
A[0] => A[0].IN1
A[1] => A[1].IN1
A[2] => A[2].IN1
A[3] => A[3].IN1
A[4] => A[4].IN1
A[5] => A[5].IN1
A[6] => A[6].IN1
A[7] => A[7].IN1
A[8] => A[8].IN1
A[9] => A[9].IN1
A[10] => A[10].IN1
A[11] => A[11].IN1
A[12] => A[12].IN1
B[0] => B[0].IN1
B[1] => B[1].IN1
B[2] => B[2].IN1
B[3] => B[3].IN1
B[4] => B[4].IN1
B[5] => B[5].IN1
B[6] => B[6].IN1
B[7] => B[7].IN1
B[8] => B[8].IN1
B[9] => B[9].IN1
B[10] => B[10].IN1
B[11] => B[11].IN1
B[12] => B[12].IN1
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
C[0] <= ModRed:mr.port4
C[1] <= ModRed:mr.port4
C[2] <= ModRed:mr.port4
C[3] <= ModRed:mr.port4
C[4] <= ModRed:mr.port4
C[5] <= ModRed:mr.port4
C[6] <= ModRed:mr.port4
C[7] <= ModRed:mr.port4
C[8] <= ModRed:mr.port4
C[9] <= ModRed:mr.port4
C[10] <= ModRed:mr.port4
C[11] <= ModRed:mr.port4
C[12] <= ModRed:mr.port4


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => C[18]~reg0.CLK
clk => C[19]~reg0.CLK
clk => C[20]~reg0.CLK
clk => C[21]~reg0.CLK
clk => C[22]~reg0.CLK
clk => C[23]~reg0.CLK
clk => C[24]~reg0.CLK
clk => C[25]~reg0.CLK
clk => S_out[0].CLK
clk => S_out[1].CLK
clk => S_out[2].CLK
clk => S_out[3].CLK
clk => S_out[4].CLK
clk => S_out[5].CLK
clk => S_out[6].CLK
clk => S_out[7].CLK
clk => S_out[8].CLK
clk => S_out[9].CLK
clk => S_out[10].CLK
clk => S_out[11].CLK
clk => S_out[12].CLK
clk => S_out[13].CLK
clk => S_out[14].CLK
clk => S_out[15].CLK
clk => S_out[16].CLK
clk => S_out[17].CLK
clk => S_out[18].CLK
clk => S_out[19].CLK
clk => S_out[20].CLK
clk => S_out[21].CLK
clk => S_out[22].CLK
clk => S_out[23].CLK
clk => S_out[24].CLK
clk => S_out[25].CLK
clk => output_dsp[0][0].CLK
clk => output_dsp[0][1].CLK
clk => output_dsp[0][2].CLK
clk => output_dsp[0][3].CLK
clk => output_dsp[0][4].CLK
clk => output_dsp[0][5].CLK
clk => output_dsp[0][6].CLK
clk => output_dsp[0][7].CLK
clk => output_dsp[0][8].CLK
clk => output_dsp[0][9].CLK
clk => output_dsp[0][10].CLK
clk => output_dsp[0][11].CLK
clk => output_dsp[0][12].CLK
clk => output_dsp[0][13].CLK
clk => output_dsp[0][14].CLK
clk => output_dsp[0][15].CLK
clk => output_dsp[0][16].CLK
clk => output_dsp[0][17].CLK
clk => output_dsp[0][18].CLK
clk => output_dsp[0][19].CLK
clk => output_dsp[0][20].CLK
clk => output_dsp[0][21].CLK
clk => output_dsp[0][22].CLK
clk => output_dsp[0][23].CLK
clk => output_dsp[0][24].CLK
clk => output_dsp[0][25].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => C[18]~reg0.ACLR
reset => C[19]~reg0.ACLR
reset => C[20]~reg0.ACLR
reset => C[21]~reg0.ACLR
reset => C[22]~reg0.ACLR
reset => C[23]~reg0.ACLR
reset => C[24]~reg0.ACLR
reset => C[25]~reg0.ACLR
reset => S_out[0].ACLR
reset => S_out[1].ACLR
reset => S_out[2].ACLR
reset => S_out[3].ACLR
reset => S_out[4].ACLR
reset => S_out[5].ACLR
reset => S_out[6].ACLR
reset => S_out[7].ACLR
reset => S_out[8].ACLR
reset => S_out[9].ACLR
reset => S_out[10].ACLR
reset => S_out[11].ACLR
reset => S_out[12].ACLR
reset => S_out[13].ACLR
reset => S_out[14].ACLR
reset => S_out[15].ACLR
reset => S_out[16].ACLR
reset => S_out[17].ACLR
reset => S_out[18].ACLR
reset => S_out[19].ACLR
reset => S_out[20].ACLR
reset => S_out[21].ACLR
reset => S_out[22].ACLR
reset => S_out[23].ACLR
reset => S_out[24].ACLR
reset => S_out[25].ACLR
reset => output_dsp[0][0].ACLR
reset => output_dsp[0][1].ACLR
reset => output_dsp[0][2].ACLR
reset => output_dsp[0][3].ACLR
reset => output_dsp[0][4].ACLR
reset => output_dsp[0][5].ACLR
reset => output_dsp[0][6].ACLR
reset => output_dsp[0][7].ACLR
reset => output_dsp[0][8].ACLR
reset => output_dsp[0][9].ACLR
reset => output_dsp[0][10].ACLR
reset => output_dsp[0][11].ACLR
reset => output_dsp[0][12].ACLR
reset => output_dsp[0][13].ACLR
reset => output_dsp[0][14].ACLR
reset => output_dsp[0][15].ACLR
reset => output_dsp[0][16].ACLR
reset => output_dsp[0][17].ACLR
reset => output_dsp[0][18].ACLR
reset => output_dsp[0][19].ACLR
reset => output_dsp[0][20].ACLR
reset => output_dsp[0][21].ACLR
reset => output_dsp[0][22].ACLR
reset => output_dsp[0][23].ACLR
reset => output_dsp[0][24].ACLR
reset => output_dsp[0][25].ACLR
A[0] => Mult0.IN18
A[1] => Mult0.IN17
A[2] => Mult0.IN16
A[3] => Mult0.IN15
A[4] => Mult0.IN14
A[5] => Mult0.IN13
A[6] => Mult0.IN12
A[7] => Mult0.IN11
A[8] => Mult0.IN10
A[9] => Mult0.IN9
A[10] => Mult0.IN8
A[11] => Mult0.IN7
A[12] => Mult0.IN6
B[0] => Mult0.IN31
B[1] => Mult0.IN30
B[2] => Mult0.IN29
B[3] => Mult0.IN28
B[4] => Mult0.IN27
B[5] => Mult0.IN26
B[6] => Mult0.IN25
B[7] => Mult0.IN24
B[8] => Mult0.IN23
B[9] => Mult0.IN22
B[10] => Mult0.IN21
B[11] => Mult0.IN20
B[12] => Mult0.IN19
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[18] <= C[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[19] <= C[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[20] <= C[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[21] <= C[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[22] <= C[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[23] <= C[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[24] <= C[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[25] <= C[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr
clk => clk.IN2
reset => reset.IN2
q[0] => Add0.IN15
q[1] => Add0.IN14
q[2] => Add0.IN13
q[3] => Add0.IN12
q[4] => Add0.IN11
q[5] => Add0.IN10
q[6] => Add0.IN9
q[7] => Add0.IN8
q[8] => Add0.IN7
q[9] => q[9].IN2
q[10] => q[10].IN2
q[11] => q[11].IN2
q[12] => q[12].IN2
P[0] => C_reg[0][0].IN1
P[1] => C_reg[0][1].IN1
P[2] => C_reg[0][2].IN1
P[3] => C_reg[0][3].IN1
P[4] => C_reg[0][4].IN1
P[5] => C_reg[0][5].IN1
P[6] => C_reg[0][6].IN1
P[7] => C_reg[0][7].IN1
P[8] => C_reg[0][8].IN1
P[9] => C_reg[0][9].IN1
P[10] => C_reg[0][10].IN1
P[11] => C_reg[0][11].IN1
P[12] => C_reg[0][12].IN1
P[13] => C_reg[0][13].IN1
P[14] => C_reg[0][14].IN1
P[15] => C_reg[0][15].IN1
P[16] => C_reg[0][16].IN1
P[17] => C_reg[0][17].IN1
P[18] => C_reg[0][18].IN1
P[19] => C_reg[0][19].IN1
P[20] => C_reg[0][20].IN1
P[21] => C_reg[0][21].IN1
P[22] => C_reg[0][22].IN1
P[23] => C_reg[0][23].IN1
P[24] => C_reg[0][24].IN1
P[25] => C_reg[0][25].IN1
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
clk => T2H[9].CLK
clk => T2H[10].CLK
clk => T2H[11].CLK
clk => T2H[12].CLK
clk => T2H[13].CLK
clk => T2H[14].CLK
clk => T2H[15].CLK
clk => T2H[16].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
reset => T2H[9].ACLR
reset => T2H[10].ACLR
reset => T2H[11].ACLR
reset => T2H[12].ACLR
reset => T2H[13].ACLR
reset => T2H[14].ACLR
reset => T2H[15].ACLR
reset => T2H[16].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
T1[18] => T2H[9].DATAIN
T1[19] => T2H[10].DATAIN
T1[20] => T2H[11].DATAIN
T1[21] => T2H[12].DATAIN
T1[22] => T2H[13].DATAIN
T1[23] => T2H[14].DATAIN
T1[24] => T2H[15].DATAIN
T1[25] => T2H[16].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ShiftReg:unit00
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_out[0] <= shift_array[7][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[7][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[7][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[7][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[7][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[7][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[7][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[7][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[7][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[7][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[7][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[7][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[7][12].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu
clk => clk.IN2
reset => reset.IN2
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
NTTin0[0] => Add0.IN13
NTTin0[0] => Add2.IN26
NTTin0[1] => Add0.IN12
NTTin0[1] => Add2.IN25
NTTin0[2] => Add0.IN11
NTTin0[2] => Add2.IN24
NTTin0[3] => Add0.IN10
NTTin0[3] => Add2.IN23
NTTin0[4] => Add0.IN9
NTTin0[4] => Add2.IN22
NTTin0[5] => Add0.IN8
NTTin0[5] => Add2.IN21
NTTin0[6] => Add0.IN7
NTTin0[6] => Add2.IN20
NTTin0[7] => Add0.IN6
NTTin0[7] => Add2.IN19
NTTin0[8] => Add0.IN5
NTTin0[8] => Add2.IN18
NTTin0[9] => Add0.IN4
NTTin0[9] => Add2.IN17
NTTin0[10] => Add0.IN3
NTTin0[10] => Add2.IN16
NTTin0[11] => Add0.IN2
NTTin0[11] => Add2.IN15
NTTin0[12] => Add0.IN1
NTTin0[12] => Add2.IN14
NTTin1[0] => Add0.IN26
NTTin1[0] => Add2.IN13
NTTin1[1] => Add0.IN25
NTTin1[1] => Add2.IN12
NTTin1[2] => Add0.IN24
NTTin1[2] => Add2.IN11
NTTin1[3] => Add0.IN23
NTTin1[3] => Add2.IN10
NTTin1[4] => Add0.IN22
NTTin1[4] => Add2.IN9
NTTin1[5] => Add0.IN21
NTTin1[5] => Add2.IN8
NTTin1[6] => Add0.IN20
NTTin1[6] => Add2.IN7
NTTin1[7] => Add0.IN19
NTTin1[7] => Add2.IN6
NTTin1[8] => Add0.IN18
NTTin1[8] => Add2.IN5
NTTin1[9] => Add0.IN17
NTTin1[9] => Add2.IN4
NTTin1[10] => Add0.IN16
NTTin1[10] => Add2.IN3
NTTin1[11] => Add0.IN15
NTTin1[11] => Add2.IN2
NTTin1[12] => Add0.IN14
NTTin1[12] => Add2.IN1
MULin[0] => MULin0.DATAA
MULin[1] => MULin0.DATAA
MULin[2] => MULin0.DATAA
MULin[3] => MULin0.DATAA
MULin[4] => MULin0.DATAA
MULin[5] => MULin0.DATAA
MULin[6] => MULin0.DATAA
MULin[7] => MULin0.DATAA
MULin[8] => MULin0.DATAA
MULin[9] => MULin0.DATAA
MULin[10] => MULin0.DATAA
MULin[11] => MULin0.DATAA
MULin[12] => MULin0.DATAA
ADDout[0] <= ShiftReg:unit00.port3
ADDout[1] <= ShiftReg:unit00.port3
ADDout[2] <= ShiftReg:unit00.port3
ADDout[3] <= ShiftReg:unit00.port3
ADDout[4] <= ShiftReg:unit00.port3
ADDout[5] <= ShiftReg:unit00.port3
ADDout[6] <= ShiftReg:unit00.port3
ADDout[7] <= ShiftReg:unit00.port3
ADDout[8] <= ShiftReg:unit00.port3
ADDout[9] <= ShiftReg:unit00.port3
ADDout[10] <= ShiftReg:unit00.port3
ADDout[11] <= ShiftReg:unit00.port3
ADDout[12] <= ShiftReg:unit00.port3
SUBout[0] <= ModMult:mm.port5
SUBout[1] <= ModMult:mm.port5
SUBout[2] <= ModMult:mm.port5
SUBout[3] <= ModMult:mm.port5
SUBout[4] <= ModMult:mm.port5
SUBout[5] <= ModMult:mm.port5
SUBout[6] <= ModMult:mm.port5
SUBout[7] <= ModMult:mm.port5
SUBout[8] <= ModMult:mm.port5
SUBout[9] <= ModMult:mm.port5
SUBout[10] <= ModMult:mm.port5
SUBout[11] <= ModMult:mm.port5
SUBout[12] <= ModMult:mm.port5
NTToutEVEN[0] <= ShiftReg:unit00.port3
NTToutEVEN[1] <= ShiftReg:unit00.port3
NTToutEVEN[2] <= ShiftReg:unit00.port3
NTToutEVEN[3] <= ShiftReg:unit00.port3
NTToutEVEN[4] <= ShiftReg:unit00.port3
NTToutEVEN[5] <= ShiftReg:unit00.port3
NTToutEVEN[6] <= ShiftReg:unit00.port3
NTToutEVEN[7] <= ShiftReg:unit00.port3
NTToutEVEN[8] <= ShiftReg:unit00.port3
NTToutEVEN[9] <= ShiftReg:unit00.port3
NTToutEVEN[10] <= ShiftReg:unit00.port3
NTToutEVEN[11] <= ShiftReg:unit00.port3
NTToutEVEN[12] <= ShiftReg:unit00.port3
NTToutODD[0] <= NTToutODD[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[1] <= NTToutODD[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[2] <= NTToutODD[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[3] <= NTToutODD[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[4] <= NTToutODD[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[5] <= NTToutODD[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[6] <= NTToutODD[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[7] <= NTToutODD[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[8] <= NTToutODD[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[9] <= NTToutODD[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[10] <= NTToutODD[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[11] <= NTToutODD[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[12] <= NTToutODD[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm
clk => clk.IN2
reset => reset.IN2
A[0] => A[0].IN1
A[1] => A[1].IN1
A[2] => A[2].IN1
A[3] => A[3].IN1
A[4] => A[4].IN1
A[5] => A[5].IN1
A[6] => A[6].IN1
A[7] => A[7].IN1
A[8] => A[8].IN1
A[9] => A[9].IN1
A[10] => A[10].IN1
A[11] => A[11].IN1
A[12] => A[12].IN1
B[0] => B[0].IN1
B[1] => B[1].IN1
B[2] => B[2].IN1
B[3] => B[3].IN1
B[4] => B[4].IN1
B[5] => B[5].IN1
B[6] => B[6].IN1
B[7] => B[7].IN1
B[8] => B[8].IN1
B[9] => B[9].IN1
B[10] => B[10].IN1
B[11] => B[11].IN1
B[12] => B[12].IN1
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
C[0] <= ModRed:mr.port4
C[1] <= ModRed:mr.port4
C[2] <= ModRed:mr.port4
C[3] <= ModRed:mr.port4
C[4] <= ModRed:mr.port4
C[5] <= ModRed:mr.port4
C[6] <= ModRed:mr.port4
C[7] <= ModRed:mr.port4
C[8] <= ModRed:mr.port4
C[9] <= ModRed:mr.port4
C[10] <= ModRed:mr.port4
C[11] <= ModRed:mr.port4
C[12] <= ModRed:mr.port4


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => C[18]~reg0.CLK
clk => C[19]~reg0.CLK
clk => C[20]~reg0.CLK
clk => C[21]~reg0.CLK
clk => C[22]~reg0.CLK
clk => C[23]~reg0.CLK
clk => C[24]~reg0.CLK
clk => C[25]~reg0.CLK
clk => S_out[0].CLK
clk => S_out[1].CLK
clk => S_out[2].CLK
clk => S_out[3].CLK
clk => S_out[4].CLK
clk => S_out[5].CLK
clk => S_out[6].CLK
clk => S_out[7].CLK
clk => S_out[8].CLK
clk => S_out[9].CLK
clk => S_out[10].CLK
clk => S_out[11].CLK
clk => S_out[12].CLK
clk => S_out[13].CLK
clk => S_out[14].CLK
clk => S_out[15].CLK
clk => S_out[16].CLK
clk => S_out[17].CLK
clk => S_out[18].CLK
clk => S_out[19].CLK
clk => S_out[20].CLK
clk => S_out[21].CLK
clk => S_out[22].CLK
clk => S_out[23].CLK
clk => S_out[24].CLK
clk => S_out[25].CLK
clk => output_dsp[0][0].CLK
clk => output_dsp[0][1].CLK
clk => output_dsp[0][2].CLK
clk => output_dsp[0][3].CLK
clk => output_dsp[0][4].CLK
clk => output_dsp[0][5].CLK
clk => output_dsp[0][6].CLK
clk => output_dsp[0][7].CLK
clk => output_dsp[0][8].CLK
clk => output_dsp[0][9].CLK
clk => output_dsp[0][10].CLK
clk => output_dsp[0][11].CLK
clk => output_dsp[0][12].CLK
clk => output_dsp[0][13].CLK
clk => output_dsp[0][14].CLK
clk => output_dsp[0][15].CLK
clk => output_dsp[0][16].CLK
clk => output_dsp[0][17].CLK
clk => output_dsp[0][18].CLK
clk => output_dsp[0][19].CLK
clk => output_dsp[0][20].CLK
clk => output_dsp[0][21].CLK
clk => output_dsp[0][22].CLK
clk => output_dsp[0][23].CLK
clk => output_dsp[0][24].CLK
clk => output_dsp[0][25].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => C[18]~reg0.ACLR
reset => C[19]~reg0.ACLR
reset => C[20]~reg0.ACLR
reset => C[21]~reg0.ACLR
reset => C[22]~reg0.ACLR
reset => C[23]~reg0.ACLR
reset => C[24]~reg0.ACLR
reset => C[25]~reg0.ACLR
reset => S_out[0].ACLR
reset => S_out[1].ACLR
reset => S_out[2].ACLR
reset => S_out[3].ACLR
reset => S_out[4].ACLR
reset => S_out[5].ACLR
reset => S_out[6].ACLR
reset => S_out[7].ACLR
reset => S_out[8].ACLR
reset => S_out[9].ACLR
reset => S_out[10].ACLR
reset => S_out[11].ACLR
reset => S_out[12].ACLR
reset => S_out[13].ACLR
reset => S_out[14].ACLR
reset => S_out[15].ACLR
reset => S_out[16].ACLR
reset => S_out[17].ACLR
reset => S_out[18].ACLR
reset => S_out[19].ACLR
reset => S_out[20].ACLR
reset => S_out[21].ACLR
reset => S_out[22].ACLR
reset => S_out[23].ACLR
reset => S_out[24].ACLR
reset => S_out[25].ACLR
reset => output_dsp[0][0].ACLR
reset => output_dsp[0][1].ACLR
reset => output_dsp[0][2].ACLR
reset => output_dsp[0][3].ACLR
reset => output_dsp[0][4].ACLR
reset => output_dsp[0][5].ACLR
reset => output_dsp[0][6].ACLR
reset => output_dsp[0][7].ACLR
reset => output_dsp[0][8].ACLR
reset => output_dsp[0][9].ACLR
reset => output_dsp[0][10].ACLR
reset => output_dsp[0][11].ACLR
reset => output_dsp[0][12].ACLR
reset => output_dsp[0][13].ACLR
reset => output_dsp[0][14].ACLR
reset => output_dsp[0][15].ACLR
reset => output_dsp[0][16].ACLR
reset => output_dsp[0][17].ACLR
reset => output_dsp[0][18].ACLR
reset => output_dsp[0][19].ACLR
reset => output_dsp[0][20].ACLR
reset => output_dsp[0][21].ACLR
reset => output_dsp[0][22].ACLR
reset => output_dsp[0][23].ACLR
reset => output_dsp[0][24].ACLR
reset => output_dsp[0][25].ACLR
A[0] => Mult0.IN18
A[1] => Mult0.IN17
A[2] => Mult0.IN16
A[3] => Mult0.IN15
A[4] => Mult0.IN14
A[5] => Mult0.IN13
A[6] => Mult0.IN12
A[7] => Mult0.IN11
A[8] => Mult0.IN10
A[9] => Mult0.IN9
A[10] => Mult0.IN8
A[11] => Mult0.IN7
A[12] => Mult0.IN6
B[0] => Mult0.IN31
B[1] => Mult0.IN30
B[2] => Mult0.IN29
B[3] => Mult0.IN28
B[4] => Mult0.IN27
B[5] => Mult0.IN26
B[6] => Mult0.IN25
B[7] => Mult0.IN24
B[8] => Mult0.IN23
B[9] => Mult0.IN22
B[10] => Mult0.IN21
B[11] => Mult0.IN20
B[12] => Mult0.IN19
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[18] <= C[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[19] <= C[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[20] <= C[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[21] <= C[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[22] <= C[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[23] <= C[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[24] <= C[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[25] <= C[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr
clk => clk.IN2
reset => reset.IN2
q[0] => Add0.IN15
q[1] => Add0.IN14
q[2] => Add0.IN13
q[3] => Add0.IN12
q[4] => Add0.IN11
q[5] => Add0.IN10
q[6] => Add0.IN9
q[7] => Add0.IN8
q[8] => Add0.IN7
q[9] => q[9].IN2
q[10] => q[10].IN2
q[11] => q[11].IN2
q[12] => q[12].IN2
P[0] => C_reg[0][0].IN1
P[1] => C_reg[0][1].IN1
P[2] => C_reg[0][2].IN1
P[3] => C_reg[0][3].IN1
P[4] => C_reg[0][4].IN1
P[5] => C_reg[0][5].IN1
P[6] => C_reg[0][6].IN1
P[7] => C_reg[0][7].IN1
P[8] => C_reg[0][8].IN1
P[9] => C_reg[0][9].IN1
P[10] => C_reg[0][10].IN1
P[11] => C_reg[0][11].IN1
P[12] => C_reg[0][12].IN1
P[13] => C_reg[0][13].IN1
P[14] => C_reg[0][14].IN1
P[15] => C_reg[0][15].IN1
P[16] => C_reg[0][16].IN1
P[17] => C_reg[0][17].IN1
P[18] => C_reg[0][18].IN1
P[19] => C_reg[0][19].IN1
P[20] => C_reg[0][20].IN1
P[21] => C_reg[0][21].IN1
P[22] => C_reg[0][22].IN1
P[23] => C_reg[0][23].IN1
P[24] => C_reg[0][24].IN1
P[25] => C_reg[0][25].IN1
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
clk => T2H[9].CLK
clk => T2H[10].CLK
clk => T2H[11].CLK
clk => T2H[12].CLK
clk => T2H[13].CLK
clk => T2H[14].CLK
clk => T2H[15].CLK
clk => T2H[16].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
reset => T2H[9].ACLR
reset => T2H[10].ACLR
reset => T2H[11].ACLR
reset => T2H[12].ACLR
reset => T2H[13].ACLR
reset => T2H[14].ACLR
reset => T2H[15].ACLR
reset => T2H[16].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
T1[18] => T2H[9].DATAIN
T1[19] => T2H[10].DATAIN
T1[20] => T2H[11].DATAIN
T1[21] => T2H[12].DATAIN
T1[22] => T2H[13].DATAIN
T1[23] => T2H[14].DATAIN
T1[24] => T2H[15].DATAIN
T1[25] => T2H[16].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ShiftReg:unit00
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_out[0] <= shift_array[7][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[7][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[7][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[7][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[7][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[7][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[7][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[7][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[7][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[7][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[7][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[7][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[7][12].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu
clk => clk.IN2
reset => reset.IN2
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
NTTin0[0] => Add0.IN13
NTTin0[0] => Add2.IN26
NTTin0[1] => Add0.IN12
NTTin0[1] => Add2.IN25
NTTin0[2] => Add0.IN11
NTTin0[2] => Add2.IN24
NTTin0[3] => Add0.IN10
NTTin0[3] => Add2.IN23
NTTin0[4] => Add0.IN9
NTTin0[4] => Add2.IN22
NTTin0[5] => Add0.IN8
NTTin0[5] => Add2.IN21
NTTin0[6] => Add0.IN7
NTTin0[6] => Add2.IN20
NTTin0[7] => Add0.IN6
NTTin0[7] => Add2.IN19
NTTin0[8] => Add0.IN5
NTTin0[8] => Add2.IN18
NTTin0[9] => Add0.IN4
NTTin0[9] => Add2.IN17
NTTin0[10] => Add0.IN3
NTTin0[10] => Add2.IN16
NTTin0[11] => Add0.IN2
NTTin0[11] => Add2.IN15
NTTin0[12] => Add0.IN1
NTTin0[12] => Add2.IN14
NTTin1[0] => Add0.IN26
NTTin1[0] => Add2.IN13
NTTin1[1] => Add0.IN25
NTTin1[1] => Add2.IN12
NTTin1[2] => Add0.IN24
NTTin1[2] => Add2.IN11
NTTin1[3] => Add0.IN23
NTTin1[3] => Add2.IN10
NTTin1[4] => Add0.IN22
NTTin1[4] => Add2.IN9
NTTin1[5] => Add0.IN21
NTTin1[5] => Add2.IN8
NTTin1[6] => Add0.IN20
NTTin1[6] => Add2.IN7
NTTin1[7] => Add0.IN19
NTTin1[7] => Add2.IN6
NTTin1[8] => Add0.IN18
NTTin1[8] => Add2.IN5
NTTin1[9] => Add0.IN17
NTTin1[9] => Add2.IN4
NTTin1[10] => Add0.IN16
NTTin1[10] => Add2.IN3
NTTin1[11] => Add0.IN15
NTTin1[11] => Add2.IN2
NTTin1[12] => Add0.IN14
NTTin1[12] => Add2.IN1
MULin[0] => MULin0.DATAA
MULin[1] => MULin0.DATAA
MULin[2] => MULin0.DATAA
MULin[3] => MULin0.DATAA
MULin[4] => MULin0.DATAA
MULin[5] => MULin0.DATAA
MULin[6] => MULin0.DATAA
MULin[7] => MULin0.DATAA
MULin[8] => MULin0.DATAA
MULin[9] => MULin0.DATAA
MULin[10] => MULin0.DATAA
MULin[11] => MULin0.DATAA
MULin[12] => MULin0.DATAA
ADDout[0] <= ShiftReg:unit00.port3
ADDout[1] <= ShiftReg:unit00.port3
ADDout[2] <= ShiftReg:unit00.port3
ADDout[3] <= ShiftReg:unit00.port3
ADDout[4] <= ShiftReg:unit00.port3
ADDout[5] <= ShiftReg:unit00.port3
ADDout[6] <= ShiftReg:unit00.port3
ADDout[7] <= ShiftReg:unit00.port3
ADDout[8] <= ShiftReg:unit00.port3
ADDout[9] <= ShiftReg:unit00.port3
ADDout[10] <= ShiftReg:unit00.port3
ADDout[11] <= ShiftReg:unit00.port3
ADDout[12] <= ShiftReg:unit00.port3
SUBout[0] <= ModMult:mm.port5
SUBout[1] <= ModMult:mm.port5
SUBout[2] <= ModMult:mm.port5
SUBout[3] <= ModMult:mm.port5
SUBout[4] <= ModMult:mm.port5
SUBout[5] <= ModMult:mm.port5
SUBout[6] <= ModMult:mm.port5
SUBout[7] <= ModMult:mm.port5
SUBout[8] <= ModMult:mm.port5
SUBout[9] <= ModMult:mm.port5
SUBout[10] <= ModMult:mm.port5
SUBout[11] <= ModMult:mm.port5
SUBout[12] <= ModMult:mm.port5
NTToutEVEN[0] <= ShiftReg:unit00.port3
NTToutEVEN[1] <= ShiftReg:unit00.port3
NTToutEVEN[2] <= ShiftReg:unit00.port3
NTToutEVEN[3] <= ShiftReg:unit00.port3
NTToutEVEN[4] <= ShiftReg:unit00.port3
NTToutEVEN[5] <= ShiftReg:unit00.port3
NTToutEVEN[6] <= ShiftReg:unit00.port3
NTToutEVEN[7] <= ShiftReg:unit00.port3
NTToutEVEN[8] <= ShiftReg:unit00.port3
NTToutEVEN[9] <= ShiftReg:unit00.port3
NTToutEVEN[10] <= ShiftReg:unit00.port3
NTToutEVEN[11] <= ShiftReg:unit00.port3
NTToutEVEN[12] <= ShiftReg:unit00.port3
NTToutODD[0] <= NTToutODD[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[1] <= NTToutODD[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[2] <= NTToutODD[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[3] <= NTToutODD[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[4] <= NTToutODD[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[5] <= NTToutODD[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[6] <= NTToutODD[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[7] <= NTToutODD[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[8] <= NTToutODD[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[9] <= NTToutODD[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[10] <= NTToutODD[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[11] <= NTToutODD[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[12] <= NTToutODD[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm
clk => clk.IN2
reset => reset.IN2
A[0] => A[0].IN1
A[1] => A[1].IN1
A[2] => A[2].IN1
A[3] => A[3].IN1
A[4] => A[4].IN1
A[5] => A[5].IN1
A[6] => A[6].IN1
A[7] => A[7].IN1
A[8] => A[8].IN1
A[9] => A[9].IN1
A[10] => A[10].IN1
A[11] => A[11].IN1
A[12] => A[12].IN1
B[0] => B[0].IN1
B[1] => B[1].IN1
B[2] => B[2].IN1
B[3] => B[3].IN1
B[4] => B[4].IN1
B[5] => B[5].IN1
B[6] => B[6].IN1
B[7] => B[7].IN1
B[8] => B[8].IN1
B[9] => B[9].IN1
B[10] => B[10].IN1
B[11] => B[11].IN1
B[12] => B[12].IN1
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
C[0] <= ModRed:mr.port4
C[1] <= ModRed:mr.port4
C[2] <= ModRed:mr.port4
C[3] <= ModRed:mr.port4
C[4] <= ModRed:mr.port4
C[5] <= ModRed:mr.port4
C[6] <= ModRed:mr.port4
C[7] <= ModRed:mr.port4
C[8] <= ModRed:mr.port4
C[9] <= ModRed:mr.port4
C[10] <= ModRed:mr.port4
C[11] <= ModRed:mr.port4
C[12] <= ModRed:mr.port4


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => C[18]~reg0.CLK
clk => C[19]~reg0.CLK
clk => C[20]~reg0.CLK
clk => C[21]~reg0.CLK
clk => C[22]~reg0.CLK
clk => C[23]~reg0.CLK
clk => C[24]~reg0.CLK
clk => C[25]~reg0.CLK
clk => S_out[0].CLK
clk => S_out[1].CLK
clk => S_out[2].CLK
clk => S_out[3].CLK
clk => S_out[4].CLK
clk => S_out[5].CLK
clk => S_out[6].CLK
clk => S_out[7].CLK
clk => S_out[8].CLK
clk => S_out[9].CLK
clk => S_out[10].CLK
clk => S_out[11].CLK
clk => S_out[12].CLK
clk => S_out[13].CLK
clk => S_out[14].CLK
clk => S_out[15].CLK
clk => S_out[16].CLK
clk => S_out[17].CLK
clk => S_out[18].CLK
clk => S_out[19].CLK
clk => S_out[20].CLK
clk => S_out[21].CLK
clk => S_out[22].CLK
clk => S_out[23].CLK
clk => S_out[24].CLK
clk => S_out[25].CLK
clk => output_dsp[0][0].CLK
clk => output_dsp[0][1].CLK
clk => output_dsp[0][2].CLK
clk => output_dsp[0][3].CLK
clk => output_dsp[0][4].CLK
clk => output_dsp[0][5].CLK
clk => output_dsp[0][6].CLK
clk => output_dsp[0][7].CLK
clk => output_dsp[0][8].CLK
clk => output_dsp[0][9].CLK
clk => output_dsp[0][10].CLK
clk => output_dsp[0][11].CLK
clk => output_dsp[0][12].CLK
clk => output_dsp[0][13].CLK
clk => output_dsp[0][14].CLK
clk => output_dsp[0][15].CLK
clk => output_dsp[0][16].CLK
clk => output_dsp[0][17].CLK
clk => output_dsp[0][18].CLK
clk => output_dsp[0][19].CLK
clk => output_dsp[0][20].CLK
clk => output_dsp[0][21].CLK
clk => output_dsp[0][22].CLK
clk => output_dsp[0][23].CLK
clk => output_dsp[0][24].CLK
clk => output_dsp[0][25].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => C[18]~reg0.ACLR
reset => C[19]~reg0.ACLR
reset => C[20]~reg0.ACLR
reset => C[21]~reg0.ACLR
reset => C[22]~reg0.ACLR
reset => C[23]~reg0.ACLR
reset => C[24]~reg0.ACLR
reset => C[25]~reg0.ACLR
reset => S_out[0].ACLR
reset => S_out[1].ACLR
reset => S_out[2].ACLR
reset => S_out[3].ACLR
reset => S_out[4].ACLR
reset => S_out[5].ACLR
reset => S_out[6].ACLR
reset => S_out[7].ACLR
reset => S_out[8].ACLR
reset => S_out[9].ACLR
reset => S_out[10].ACLR
reset => S_out[11].ACLR
reset => S_out[12].ACLR
reset => S_out[13].ACLR
reset => S_out[14].ACLR
reset => S_out[15].ACLR
reset => S_out[16].ACLR
reset => S_out[17].ACLR
reset => S_out[18].ACLR
reset => S_out[19].ACLR
reset => S_out[20].ACLR
reset => S_out[21].ACLR
reset => S_out[22].ACLR
reset => S_out[23].ACLR
reset => S_out[24].ACLR
reset => S_out[25].ACLR
reset => output_dsp[0][0].ACLR
reset => output_dsp[0][1].ACLR
reset => output_dsp[0][2].ACLR
reset => output_dsp[0][3].ACLR
reset => output_dsp[0][4].ACLR
reset => output_dsp[0][5].ACLR
reset => output_dsp[0][6].ACLR
reset => output_dsp[0][7].ACLR
reset => output_dsp[0][8].ACLR
reset => output_dsp[0][9].ACLR
reset => output_dsp[0][10].ACLR
reset => output_dsp[0][11].ACLR
reset => output_dsp[0][12].ACLR
reset => output_dsp[0][13].ACLR
reset => output_dsp[0][14].ACLR
reset => output_dsp[0][15].ACLR
reset => output_dsp[0][16].ACLR
reset => output_dsp[0][17].ACLR
reset => output_dsp[0][18].ACLR
reset => output_dsp[0][19].ACLR
reset => output_dsp[0][20].ACLR
reset => output_dsp[0][21].ACLR
reset => output_dsp[0][22].ACLR
reset => output_dsp[0][23].ACLR
reset => output_dsp[0][24].ACLR
reset => output_dsp[0][25].ACLR
A[0] => Mult0.IN18
A[1] => Mult0.IN17
A[2] => Mult0.IN16
A[3] => Mult0.IN15
A[4] => Mult0.IN14
A[5] => Mult0.IN13
A[6] => Mult0.IN12
A[7] => Mult0.IN11
A[8] => Mult0.IN10
A[9] => Mult0.IN9
A[10] => Mult0.IN8
A[11] => Mult0.IN7
A[12] => Mult0.IN6
B[0] => Mult0.IN31
B[1] => Mult0.IN30
B[2] => Mult0.IN29
B[3] => Mult0.IN28
B[4] => Mult0.IN27
B[5] => Mult0.IN26
B[6] => Mult0.IN25
B[7] => Mult0.IN24
B[8] => Mult0.IN23
B[9] => Mult0.IN22
B[10] => Mult0.IN21
B[11] => Mult0.IN20
B[12] => Mult0.IN19
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[18] <= C[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[19] <= C[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[20] <= C[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[21] <= C[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[22] <= C[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[23] <= C[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[24] <= C[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[25] <= C[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr
clk => clk.IN2
reset => reset.IN2
q[0] => Add0.IN15
q[1] => Add0.IN14
q[2] => Add0.IN13
q[3] => Add0.IN12
q[4] => Add0.IN11
q[5] => Add0.IN10
q[6] => Add0.IN9
q[7] => Add0.IN8
q[8] => Add0.IN7
q[9] => q[9].IN2
q[10] => q[10].IN2
q[11] => q[11].IN2
q[12] => q[12].IN2
P[0] => C_reg[0][0].IN1
P[1] => C_reg[0][1].IN1
P[2] => C_reg[0][2].IN1
P[3] => C_reg[0][3].IN1
P[4] => C_reg[0][4].IN1
P[5] => C_reg[0][5].IN1
P[6] => C_reg[0][6].IN1
P[7] => C_reg[0][7].IN1
P[8] => C_reg[0][8].IN1
P[9] => C_reg[0][9].IN1
P[10] => C_reg[0][10].IN1
P[11] => C_reg[0][11].IN1
P[12] => C_reg[0][12].IN1
P[13] => C_reg[0][13].IN1
P[14] => C_reg[0][14].IN1
P[15] => C_reg[0][15].IN1
P[16] => C_reg[0][16].IN1
P[17] => C_reg[0][17].IN1
P[18] => C_reg[0][18].IN1
P[19] => C_reg[0][19].IN1
P[20] => C_reg[0][20].IN1
P[21] => C_reg[0][21].IN1
P[22] => C_reg[0][22].IN1
P[23] => C_reg[0][23].IN1
P[24] => C_reg[0][24].IN1
P[25] => C_reg[0][25].IN1
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
clk => T2H[9].CLK
clk => T2H[10].CLK
clk => T2H[11].CLK
clk => T2H[12].CLK
clk => T2H[13].CLK
clk => T2H[14].CLK
clk => T2H[15].CLK
clk => T2H[16].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
reset => T2H[9].ACLR
reset => T2H[10].ACLR
reset => T2H[11].ACLR
reset => T2H[12].ACLR
reset => T2H[13].ACLR
reset => T2H[14].ACLR
reset => T2H[15].ACLR
reset => T2H[16].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
T1[18] => T2H[9].DATAIN
T1[19] => T2H[10].DATAIN
T1[20] => T2H[11].DATAIN
T1[21] => T2H[12].DATAIN
T1[22] => T2H[13].DATAIN
T1[23] => T2H[14].DATAIN
T1[24] => T2H[15].DATAIN
T1[25] => T2H[16].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ShiftReg:unit00
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_out[0] <= shift_array[7][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[7][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[7][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[7][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[7][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[7][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[7][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[7][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[7][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[7][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[7][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[7][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[7][12].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu
clk => clk.IN2
reset => reset.IN2
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
NTTin0[0] => Add0.IN13
NTTin0[0] => Add2.IN26
NTTin0[1] => Add0.IN12
NTTin0[1] => Add2.IN25
NTTin0[2] => Add0.IN11
NTTin0[2] => Add2.IN24
NTTin0[3] => Add0.IN10
NTTin0[3] => Add2.IN23
NTTin0[4] => Add0.IN9
NTTin0[4] => Add2.IN22
NTTin0[5] => Add0.IN8
NTTin0[5] => Add2.IN21
NTTin0[6] => Add0.IN7
NTTin0[6] => Add2.IN20
NTTin0[7] => Add0.IN6
NTTin0[7] => Add2.IN19
NTTin0[8] => Add0.IN5
NTTin0[8] => Add2.IN18
NTTin0[9] => Add0.IN4
NTTin0[9] => Add2.IN17
NTTin0[10] => Add0.IN3
NTTin0[10] => Add2.IN16
NTTin0[11] => Add0.IN2
NTTin0[11] => Add2.IN15
NTTin0[12] => Add0.IN1
NTTin0[12] => Add2.IN14
NTTin1[0] => Add0.IN26
NTTin1[0] => Add2.IN13
NTTin1[1] => Add0.IN25
NTTin1[1] => Add2.IN12
NTTin1[2] => Add0.IN24
NTTin1[2] => Add2.IN11
NTTin1[3] => Add0.IN23
NTTin1[3] => Add2.IN10
NTTin1[4] => Add0.IN22
NTTin1[4] => Add2.IN9
NTTin1[5] => Add0.IN21
NTTin1[5] => Add2.IN8
NTTin1[6] => Add0.IN20
NTTin1[6] => Add2.IN7
NTTin1[7] => Add0.IN19
NTTin1[7] => Add2.IN6
NTTin1[8] => Add0.IN18
NTTin1[8] => Add2.IN5
NTTin1[9] => Add0.IN17
NTTin1[9] => Add2.IN4
NTTin1[10] => Add0.IN16
NTTin1[10] => Add2.IN3
NTTin1[11] => Add0.IN15
NTTin1[11] => Add2.IN2
NTTin1[12] => Add0.IN14
NTTin1[12] => Add2.IN1
MULin[0] => MULin0.DATAA
MULin[1] => MULin0.DATAA
MULin[2] => MULin0.DATAA
MULin[3] => MULin0.DATAA
MULin[4] => MULin0.DATAA
MULin[5] => MULin0.DATAA
MULin[6] => MULin0.DATAA
MULin[7] => MULin0.DATAA
MULin[8] => MULin0.DATAA
MULin[9] => MULin0.DATAA
MULin[10] => MULin0.DATAA
MULin[11] => MULin0.DATAA
MULin[12] => MULin0.DATAA
ADDout[0] <= ShiftReg:unit00.port3
ADDout[1] <= ShiftReg:unit00.port3
ADDout[2] <= ShiftReg:unit00.port3
ADDout[3] <= ShiftReg:unit00.port3
ADDout[4] <= ShiftReg:unit00.port3
ADDout[5] <= ShiftReg:unit00.port3
ADDout[6] <= ShiftReg:unit00.port3
ADDout[7] <= ShiftReg:unit00.port3
ADDout[8] <= ShiftReg:unit00.port3
ADDout[9] <= ShiftReg:unit00.port3
ADDout[10] <= ShiftReg:unit00.port3
ADDout[11] <= ShiftReg:unit00.port3
ADDout[12] <= ShiftReg:unit00.port3
SUBout[0] <= ModMult:mm.port5
SUBout[1] <= ModMult:mm.port5
SUBout[2] <= ModMult:mm.port5
SUBout[3] <= ModMult:mm.port5
SUBout[4] <= ModMult:mm.port5
SUBout[5] <= ModMult:mm.port5
SUBout[6] <= ModMult:mm.port5
SUBout[7] <= ModMult:mm.port5
SUBout[8] <= ModMult:mm.port5
SUBout[9] <= ModMult:mm.port5
SUBout[10] <= ModMult:mm.port5
SUBout[11] <= ModMult:mm.port5
SUBout[12] <= ModMult:mm.port5
NTToutEVEN[0] <= ShiftReg:unit00.port3
NTToutEVEN[1] <= ShiftReg:unit00.port3
NTToutEVEN[2] <= ShiftReg:unit00.port3
NTToutEVEN[3] <= ShiftReg:unit00.port3
NTToutEVEN[4] <= ShiftReg:unit00.port3
NTToutEVEN[5] <= ShiftReg:unit00.port3
NTToutEVEN[6] <= ShiftReg:unit00.port3
NTToutEVEN[7] <= ShiftReg:unit00.port3
NTToutEVEN[8] <= ShiftReg:unit00.port3
NTToutEVEN[9] <= ShiftReg:unit00.port3
NTToutEVEN[10] <= ShiftReg:unit00.port3
NTToutEVEN[11] <= ShiftReg:unit00.port3
NTToutEVEN[12] <= ShiftReg:unit00.port3
NTToutODD[0] <= NTToutODD[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[1] <= NTToutODD[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[2] <= NTToutODD[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[3] <= NTToutODD[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[4] <= NTToutODD[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[5] <= NTToutODD[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[6] <= NTToutODD[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[7] <= NTToutODD[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[8] <= NTToutODD[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[9] <= NTToutODD[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[10] <= NTToutODD[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[11] <= NTToutODD[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[12] <= NTToutODD[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm
clk => clk.IN2
reset => reset.IN2
A[0] => A[0].IN1
A[1] => A[1].IN1
A[2] => A[2].IN1
A[3] => A[3].IN1
A[4] => A[4].IN1
A[5] => A[5].IN1
A[6] => A[6].IN1
A[7] => A[7].IN1
A[8] => A[8].IN1
A[9] => A[9].IN1
A[10] => A[10].IN1
A[11] => A[11].IN1
A[12] => A[12].IN1
B[0] => B[0].IN1
B[1] => B[1].IN1
B[2] => B[2].IN1
B[3] => B[3].IN1
B[4] => B[4].IN1
B[5] => B[5].IN1
B[6] => B[6].IN1
B[7] => B[7].IN1
B[8] => B[8].IN1
B[9] => B[9].IN1
B[10] => B[10].IN1
B[11] => B[11].IN1
B[12] => B[12].IN1
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
C[0] <= ModRed:mr.port4
C[1] <= ModRed:mr.port4
C[2] <= ModRed:mr.port4
C[3] <= ModRed:mr.port4
C[4] <= ModRed:mr.port4
C[5] <= ModRed:mr.port4
C[6] <= ModRed:mr.port4
C[7] <= ModRed:mr.port4
C[8] <= ModRed:mr.port4
C[9] <= ModRed:mr.port4
C[10] <= ModRed:mr.port4
C[11] <= ModRed:mr.port4
C[12] <= ModRed:mr.port4


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => C[18]~reg0.CLK
clk => C[19]~reg0.CLK
clk => C[20]~reg0.CLK
clk => C[21]~reg0.CLK
clk => C[22]~reg0.CLK
clk => C[23]~reg0.CLK
clk => C[24]~reg0.CLK
clk => C[25]~reg0.CLK
clk => S_out[0].CLK
clk => S_out[1].CLK
clk => S_out[2].CLK
clk => S_out[3].CLK
clk => S_out[4].CLK
clk => S_out[5].CLK
clk => S_out[6].CLK
clk => S_out[7].CLK
clk => S_out[8].CLK
clk => S_out[9].CLK
clk => S_out[10].CLK
clk => S_out[11].CLK
clk => S_out[12].CLK
clk => S_out[13].CLK
clk => S_out[14].CLK
clk => S_out[15].CLK
clk => S_out[16].CLK
clk => S_out[17].CLK
clk => S_out[18].CLK
clk => S_out[19].CLK
clk => S_out[20].CLK
clk => S_out[21].CLK
clk => S_out[22].CLK
clk => S_out[23].CLK
clk => S_out[24].CLK
clk => S_out[25].CLK
clk => output_dsp[0][0].CLK
clk => output_dsp[0][1].CLK
clk => output_dsp[0][2].CLK
clk => output_dsp[0][3].CLK
clk => output_dsp[0][4].CLK
clk => output_dsp[0][5].CLK
clk => output_dsp[0][6].CLK
clk => output_dsp[0][7].CLK
clk => output_dsp[0][8].CLK
clk => output_dsp[0][9].CLK
clk => output_dsp[0][10].CLK
clk => output_dsp[0][11].CLK
clk => output_dsp[0][12].CLK
clk => output_dsp[0][13].CLK
clk => output_dsp[0][14].CLK
clk => output_dsp[0][15].CLK
clk => output_dsp[0][16].CLK
clk => output_dsp[0][17].CLK
clk => output_dsp[0][18].CLK
clk => output_dsp[0][19].CLK
clk => output_dsp[0][20].CLK
clk => output_dsp[0][21].CLK
clk => output_dsp[0][22].CLK
clk => output_dsp[0][23].CLK
clk => output_dsp[0][24].CLK
clk => output_dsp[0][25].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => C[18]~reg0.ACLR
reset => C[19]~reg0.ACLR
reset => C[20]~reg0.ACLR
reset => C[21]~reg0.ACLR
reset => C[22]~reg0.ACLR
reset => C[23]~reg0.ACLR
reset => C[24]~reg0.ACLR
reset => C[25]~reg0.ACLR
reset => S_out[0].ACLR
reset => S_out[1].ACLR
reset => S_out[2].ACLR
reset => S_out[3].ACLR
reset => S_out[4].ACLR
reset => S_out[5].ACLR
reset => S_out[6].ACLR
reset => S_out[7].ACLR
reset => S_out[8].ACLR
reset => S_out[9].ACLR
reset => S_out[10].ACLR
reset => S_out[11].ACLR
reset => S_out[12].ACLR
reset => S_out[13].ACLR
reset => S_out[14].ACLR
reset => S_out[15].ACLR
reset => S_out[16].ACLR
reset => S_out[17].ACLR
reset => S_out[18].ACLR
reset => S_out[19].ACLR
reset => S_out[20].ACLR
reset => S_out[21].ACLR
reset => S_out[22].ACLR
reset => S_out[23].ACLR
reset => S_out[24].ACLR
reset => S_out[25].ACLR
reset => output_dsp[0][0].ACLR
reset => output_dsp[0][1].ACLR
reset => output_dsp[0][2].ACLR
reset => output_dsp[0][3].ACLR
reset => output_dsp[0][4].ACLR
reset => output_dsp[0][5].ACLR
reset => output_dsp[0][6].ACLR
reset => output_dsp[0][7].ACLR
reset => output_dsp[0][8].ACLR
reset => output_dsp[0][9].ACLR
reset => output_dsp[0][10].ACLR
reset => output_dsp[0][11].ACLR
reset => output_dsp[0][12].ACLR
reset => output_dsp[0][13].ACLR
reset => output_dsp[0][14].ACLR
reset => output_dsp[0][15].ACLR
reset => output_dsp[0][16].ACLR
reset => output_dsp[0][17].ACLR
reset => output_dsp[0][18].ACLR
reset => output_dsp[0][19].ACLR
reset => output_dsp[0][20].ACLR
reset => output_dsp[0][21].ACLR
reset => output_dsp[0][22].ACLR
reset => output_dsp[0][23].ACLR
reset => output_dsp[0][24].ACLR
reset => output_dsp[0][25].ACLR
A[0] => Mult0.IN18
A[1] => Mult0.IN17
A[2] => Mult0.IN16
A[3] => Mult0.IN15
A[4] => Mult0.IN14
A[5] => Mult0.IN13
A[6] => Mult0.IN12
A[7] => Mult0.IN11
A[8] => Mult0.IN10
A[9] => Mult0.IN9
A[10] => Mult0.IN8
A[11] => Mult0.IN7
A[12] => Mult0.IN6
B[0] => Mult0.IN31
B[1] => Mult0.IN30
B[2] => Mult0.IN29
B[3] => Mult0.IN28
B[4] => Mult0.IN27
B[5] => Mult0.IN26
B[6] => Mult0.IN25
B[7] => Mult0.IN24
B[8] => Mult0.IN23
B[9] => Mult0.IN22
B[10] => Mult0.IN21
B[11] => Mult0.IN20
B[12] => Mult0.IN19
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[18] <= C[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[19] <= C[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[20] <= C[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[21] <= C[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[22] <= C[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[23] <= C[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[24] <= C[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[25] <= C[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr
clk => clk.IN2
reset => reset.IN2
q[0] => Add0.IN15
q[1] => Add0.IN14
q[2] => Add0.IN13
q[3] => Add0.IN12
q[4] => Add0.IN11
q[5] => Add0.IN10
q[6] => Add0.IN9
q[7] => Add0.IN8
q[8] => Add0.IN7
q[9] => q[9].IN2
q[10] => q[10].IN2
q[11] => q[11].IN2
q[12] => q[12].IN2
P[0] => C_reg[0][0].IN1
P[1] => C_reg[0][1].IN1
P[2] => C_reg[0][2].IN1
P[3] => C_reg[0][3].IN1
P[4] => C_reg[0][4].IN1
P[5] => C_reg[0][5].IN1
P[6] => C_reg[0][6].IN1
P[7] => C_reg[0][7].IN1
P[8] => C_reg[0][8].IN1
P[9] => C_reg[0][9].IN1
P[10] => C_reg[0][10].IN1
P[11] => C_reg[0][11].IN1
P[12] => C_reg[0][12].IN1
P[13] => C_reg[0][13].IN1
P[14] => C_reg[0][14].IN1
P[15] => C_reg[0][15].IN1
P[16] => C_reg[0][16].IN1
P[17] => C_reg[0][17].IN1
P[18] => C_reg[0][18].IN1
P[19] => C_reg[0][19].IN1
P[20] => C_reg[0][20].IN1
P[21] => C_reg[0][21].IN1
P[22] => C_reg[0][22].IN1
P[23] => C_reg[0][23].IN1
P[24] => C_reg[0][24].IN1
P[25] => C_reg[0][25].IN1
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
clk => T2H[9].CLK
clk => T2H[10].CLK
clk => T2H[11].CLK
clk => T2H[12].CLK
clk => T2H[13].CLK
clk => T2H[14].CLK
clk => T2H[15].CLK
clk => T2H[16].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
reset => T2H[9].ACLR
reset => T2H[10].ACLR
reset => T2H[11].ACLR
reset => T2H[12].ACLR
reset => T2H[13].ACLR
reset => T2H[14].ACLR
reset => T2H[15].ACLR
reset => T2H[16].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
T1[18] => T2H[9].DATAIN
T1[19] => T2H[10].DATAIN
T1[20] => T2H[11].DATAIN
T1[21] => T2H[12].DATAIN
T1[22] => T2H[13].DATAIN
T1[23] => T2H[14].DATAIN
T1[24] => T2H[15].DATAIN
T1[25] => T2H[16].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ShiftReg:unit00
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_out[0] <= shift_array[7][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[7][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[7][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[7][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[7][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[7][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[7][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[7][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[7][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[7][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[7][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[7][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[7][12].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu
clk => clk.IN2
reset => reset.IN2
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
NTTin0[0] => Add0.IN13
NTTin0[0] => Add2.IN26
NTTin0[1] => Add0.IN12
NTTin0[1] => Add2.IN25
NTTin0[2] => Add0.IN11
NTTin0[2] => Add2.IN24
NTTin0[3] => Add0.IN10
NTTin0[3] => Add2.IN23
NTTin0[4] => Add0.IN9
NTTin0[4] => Add2.IN22
NTTin0[5] => Add0.IN8
NTTin0[5] => Add2.IN21
NTTin0[6] => Add0.IN7
NTTin0[6] => Add2.IN20
NTTin0[7] => Add0.IN6
NTTin0[7] => Add2.IN19
NTTin0[8] => Add0.IN5
NTTin0[8] => Add2.IN18
NTTin0[9] => Add0.IN4
NTTin0[9] => Add2.IN17
NTTin0[10] => Add0.IN3
NTTin0[10] => Add2.IN16
NTTin0[11] => Add0.IN2
NTTin0[11] => Add2.IN15
NTTin0[12] => Add0.IN1
NTTin0[12] => Add2.IN14
NTTin1[0] => Add0.IN26
NTTin1[0] => Add2.IN13
NTTin1[1] => Add0.IN25
NTTin1[1] => Add2.IN12
NTTin1[2] => Add0.IN24
NTTin1[2] => Add2.IN11
NTTin1[3] => Add0.IN23
NTTin1[3] => Add2.IN10
NTTin1[4] => Add0.IN22
NTTin1[4] => Add2.IN9
NTTin1[5] => Add0.IN21
NTTin1[5] => Add2.IN8
NTTin1[6] => Add0.IN20
NTTin1[6] => Add2.IN7
NTTin1[7] => Add0.IN19
NTTin1[7] => Add2.IN6
NTTin1[8] => Add0.IN18
NTTin1[8] => Add2.IN5
NTTin1[9] => Add0.IN17
NTTin1[9] => Add2.IN4
NTTin1[10] => Add0.IN16
NTTin1[10] => Add2.IN3
NTTin1[11] => Add0.IN15
NTTin1[11] => Add2.IN2
NTTin1[12] => Add0.IN14
NTTin1[12] => Add2.IN1
MULin[0] => MULin0.DATAA
MULin[1] => MULin0.DATAA
MULin[2] => MULin0.DATAA
MULin[3] => MULin0.DATAA
MULin[4] => MULin0.DATAA
MULin[5] => MULin0.DATAA
MULin[6] => MULin0.DATAA
MULin[7] => MULin0.DATAA
MULin[8] => MULin0.DATAA
MULin[9] => MULin0.DATAA
MULin[10] => MULin0.DATAA
MULin[11] => MULin0.DATAA
MULin[12] => MULin0.DATAA
ADDout[0] <= ShiftReg:unit00.port3
ADDout[1] <= ShiftReg:unit00.port3
ADDout[2] <= ShiftReg:unit00.port3
ADDout[3] <= ShiftReg:unit00.port3
ADDout[4] <= ShiftReg:unit00.port3
ADDout[5] <= ShiftReg:unit00.port3
ADDout[6] <= ShiftReg:unit00.port3
ADDout[7] <= ShiftReg:unit00.port3
ADDout[8] <= ShiftReg:unit00.port3
ADDout[9] <= ShiftReg:unit00.port3
ADDout[10] <= ShiftReg:unit00.port3
ADDout[11] <= ShiftReg:unit00.port3
ADDout[12] <= ShiftReg:unit00.port3
SUBout[0] <= ModMult:mm.port5
SUBout[1] <= ModMult:mm.port5
SUBout[2] <= ModMult:mm.port5
SUBout[3] <= ModMult:mm.port5
SUBout[4] <= ModMult:mm.port5
SUBout[5] <= ModMult:mm.port5
SUBout[6] <= ModMult:mm.port5
SUBout[7] <= ModMult:mm.port5
SUBout[8] <= ModMult:mm.port5
SUBout[9] <= ModMult:mm.port5
SUBout[10] <= ModMult:mm.port5
SUBout[11] <= ModMult:mm.port5
SUBout[12] <= ModMult:mm.port5
NTToutEVEN[0] <= ShiftReg:unit00.port3
NTToutEVEN[1] <= ShiftReg:unit00.port3
NTToutEVEN[2] <= ShiftReg:unit00.port3
NTToutEVEN[3] <= ShiftReg:unit00.port3
NTToutEVEN[4] <= ShiftReg:unit00.port3
NTToutEVEN[5] <= ShiftReg:unit00.port3
NTToutEVEN[6] <= ShiftReg:unit00.port3
NTToutEVEN[7] <= ShiftReg:unit00.port3
NTToutEVEN[8] <= ShiftReg:unit00.port3
NTToutEVEN[9] <= ShiftReg:unit00.port3
NTToutEVEN[10] <= ShiftReg:unit00.port3
NTToutEVEN[11] <= ShiftReg:unit00.port3
NTToutEVEN[12] <= ShiftReg:unit00.port3
NTToutODD[0] <= NTToutODD[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[1] <= NTToutODD[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[2] <= NTToutODD[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[3] <= NTToutODD[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[4] <= NTToutODD[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[5] <= NTToutODD[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[6] <= NTToutODD[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[7] <= NTToutODD[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[8] <= NTToutODD[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[9] <= NTToutODD[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[10] <= NTToutODD[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[11] <= NTToutODD[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
NTToutODD[12] <= NTToutODD[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm
clk => clk.IN2
reset => reset.IN2
A[0] => A[0].IN1
A[1] => A[1].IN1
A[2] => A[2].IN1
A[3] => A[3].IN1
A[4] => A[4].IN1
A[5] => A[5].IN1
A[6] => A[6].IN1
A[7] => A[7].IN1
A[8] => A[8].IN1
A[9] => A[9].IN1
A[10] => A[10].IN1
A[11] => A[11].IN1
A[12] => A[12].IN1
B[0] => B[0].IN1
B[1] => B[1].IN1
B[2] => B[2].IN1
B[3] => B[3].IN1
B[4] => B[4].IN1
B[5] => B[5].IN1
B[6] => B[6].IN1
B[7] => B[7].IN1
B[8] => B[8].IN1
B[9] => B[9].IN1
B[10] => B[10].IN1
B[11] => B[11].IN1
B[12] => B[12].IN1
q[0] => q[0].IN1
q[1] => q[1].IN1
q[2] => q[2].IN1
q[3] => q[3].IN1
q[4] => q[4].IN1
q[5] => q[5].IN1
q[6] => q[6].IN1
q[7] => q[7].IN1
q[8] => q[8].IN1
q[9] => q[9].IN1
q[10] => q[10].IN1
q[11] => q[11].IN1
q[12] => q[12].IN1
C[0] <= ModRed:mr.port4
C[1] <= ModRed:mr.port4
C[2] <= ModRed:mr.port4
C[3] <= ModRed:mr.port4
C[4] <= ModRed:mr.port4
C[5] <= ModRed:mr.port4
C[6] <= ModRed:mr.port4
C[7] <= ModRed:mr.port4
C[8] <= ModRed:mr.port4
C[9] <= ModRed:mr.port4
C[10] <= ModRed:mr.port4
C[11] <= ModRed:mr.port4
C[12] <= ModRed:mr.port4


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => C[18]~reg0.CLK
clk => C[19]~reg0.CLK
clk => C[20]~reg0.CLK
clk => C[21]~reg0.CLK
clk => C[22]~reg0.CLK
clk => C[23]~reg0.CLK
clk => C[24]~reg0.CLK
clk => C[25]~reg0.CLK
clk => S_out[0].CLK
clk => S_out[1].CLK
clk => S_out[2].CLK
clk => S_out[3].CLK
clk => S_out[4].CLK
clk => S_out[5].CLK
clk => S_out[6].CLK
clk => S_out[7].CLK
clk => S_out[8].CLK
clk => S_out[9].CLK
clk => S_out[10].CLK
clk => S_out[11].CLK
clk => S_out[12].CLK
clk => S_out[13].CLK
clk => S_out[14].CLK
clk => S_out[15].CLK
clk => S_out[16].CLK
clk => S_out[17].CLK
clk => S_out[18].CLK
clk => S_out[19].CLK
clk => S_out[20].CLK
clk => S_out[21].CLK
clk => S_out[22].CLK
clk => S_out[23].CLK
clk => S_out[24].CLK
clk => S_out[25].CLK
clk => output_dsp[0][0].CLK
clk => output_dsp[0][1].CLK
clk => output_dsp[0][2].CLK
clk => output_dsp[0][3].CLK
clk => output_dsp[0][4].CLK
clk => output_dsp[0][5].CLK
clk => output_dsp[0][6].CLK
clk => output_dsp[0][7].CLK
clk => output_dsp[0][8].CLK
clk => output_dsp[0][9].CLK
clk => output_dsp[0][10].CLK
clk => output_dsp[0][11].CLK
clk => output_dsp[0][12].CLK
clk => output_dsp[0][13].CLK
clk => output_dsp[0][14].CLK
clk => output_dsp[0][15].CLK
clk => output_dsp[0][16].CLK
clk => output_dsp[0][17].CLK
clk => output_dsp[0][18].CLK
clk => output_dsp[0][19].CLK
clk => output_dsp[0][20].CLK
clk => output_dsp[0][21].CLK
clk => output_dsp[0][22].CLK
clk => output_dsp[0][23].CLK
clk => output_dsp[0][24].CLK
clk => output_dsp[0][25].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => C[18]~reg0.ACLR
reset => C[19]~reg0.ACLR
reset => C[20]~reg0.ACLR
reset => C[21]~reg0.ACLR
reset => C[22]~reg0.ACLR
reset => C[23]~reg0.ACLR
reset => C[24]~reg0.ACLR
reset => C[25]~reg0.ACLR
reset => S_out[0].ACLR
reset => S_out[1].ACLR
reset => S_out[2].ACLR
reset => S_out[3].ACLR
reset => S_out[4].ACLR
reset => S_out[5].ACLR
reset => S_out[6].ACLR
reset => S_out[7].ACLR
reset => S_out[8].ACLR
reset => S_out[9].ACLR
reset => S_out[10].ACLR
reset => S_out[11].ACLR
reset => S_out[12].ACLR
reset => S_out[13].ACLR
reset => S_out[14].ACLR
reset => S_out[15].ACLR
reset => S_out[16].ACLR
reset => S_out[17].ACLR
reset => S_out[18].ACLR
reset => S_out[19].ACLR
reset => S_out[20].ACLR
reset => S_out[21].ACLR
reset => S_out[22].ACLR
reset => S_out[23].ACLR
reset => S_out[24].ACLR
reset => S_out[25].ACLR
reset => output_dsp[0][0].ACLR
reset => output_dsp[0][1].ACLR
reset => output_dsp[0][2].ACLR
reset => output_dsp[0][3].ACLR
reset => output_dsp[0][4].ACLR
reset => output_dsp[0][5].ACLR
reset => output_dsp[0][6].ACLR
reset => output_dsp[0][7].ACLR
reset => output_dsp[0][8].ACLR
reset => output_dsp[0][9].ACLR
reset => output_dsp[0][10].ACLR
reset => output_dsp[0][11].ACLR
reset => output_dsp[0][12].ACLR
reset => output_dsp[0][13].ACLR
reset => output_dsp[0][14].ACLR
reset => output_dsp[0][15].ACLR
reset => output_dsp[0][16].ACLR
reset => output_dsp[0][17].ACLR
reset => output_dsp[0][18].ACLR
reset => output_dsp[0][19].ACLR
reset => output_dsp[0][20].ACLR
reset => output_dsp[0][21].ACLR
reset => output_dsp[0][22].ACLR
reset => output_dsp[0][23].ACLR
reset => output_dsp[0][24].ACLR
reset => output_dsp[0][25].ACLR
A[0] => Mult0.IN18
A[1] => Mult0.IN17
A[2] => Mult0.IN16
A[3] => Mult0.IN15
A[4] => Mult0.IN14
A[5] => Mult0.IN13
A[6] => Mult0.IN12
A[7] => Mult0.IN11
A[8] => Mult0.IN10
A[9] => Mult0.IN9
A[10] => Mult0.IN8
A[11] => Mult0.IN7
A[12] => Mult0.IN6
B[0] => Mult0.IN31
B[1] => Mult0.IN30
B[2] => Mult0.IN29
B[3] => Mult0.IN28
B[4] => Mult0.IN27
B[5] => Mult0.IN26
B[6] => Mult0.IN25
B[7] => Mult0.IN24
B[8] => Mult0.IN23
B[9] => Mult0.IN22
B[10] => Mult0.IN21
B[11] => Mult0.IN20
B[12] => Mult0.IN19
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[18] <= C[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[19] <= C[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[20] <= C[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[21] <= C[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[22] <= C[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[23] <= C[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[24] <= C[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[25] <= C[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr
clk => clk.IN2
reset => reset.IN2
q[0] => Add0.IN15
q[1] => Add0.IN14
q[2] => Add0.IN13
q[3] => Add0.IN12
q[4] => Add0.IN11
q[5] => Add0.IN10
q[6] => Add0.IN9
q[7] => Add0.IN8
q[8] => Add0.IN7
q[9] => q[9].IN2
q[10] => q[10].IN2
q[11] => q[11].IN2
q[12] => q[12].IN2
P[0] => C_reg[0][0].IN1
P[1] => C_reg[0][1].IN1
P[2] => C_reg[0][2].IN1
P[3] => C_reg[0][3].IN1
P[4] => C_reg[0][4].IN1
P[5] => C_reg[0][5].IN1
P[6] => C_reg[0][6].IN1
P[7] => C_reg[0][7].IN1
P[8] => C_reg[0][8].IN1
P[9] => C_reg[0][9].IN1
P[10] => C_reg[0][10].IN1
P[11] => C_reg[0][11].IN1
P[12] => C_reg[0][12].IN1
P[13] => C_reg[0][13].IN1
P[14] => C_reg[0][14].IN1
P[15] => C_reg[0][15].IN1
P[16] => C_reg[0][16].IN1
P[17] => C_reg[0][17].IN1
P[18] => C_reg[0][18].IN1
P[19] => C_reg[0][19].IN1
P[20] => C_reg[0][20].IN1
P[21] => C_reg[0][21].IN1
P[22] => C_reg[0][22].IN1
P[23] => C_reg[0][23].IN1
P[24] => C_reg[0][24].IN1
P[25] => C_reg[0][25].IN1
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => C[15]~reg0.CLK
clk => C[16]~reg0.CLK
clk => C[17]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
clk => T2H[9].CLK
clk => T2H[10].CLK
clk => T2H[11].CLK
clk => T2H[12].CLK
clk => T2H[13].CLK
clk => T2H[14].CLK
clk => T2H[15].CLK
clk => T2H[16].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => C[15]~reg0.ACLR
reset => C[16]~reg0.ACLR
reset => C[17]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
reset => T2H[9].ACLR
reset => T2H[10].ACLR
reset => T2H[11].ACLR
reset => T2H[12].ACLR
reset => T2H[13].ACLR
reset => T2H[14].ACLR
reset => T2H[15].ACLR
reset => T2H[16].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
T1[18] => T2H[9].DATAIN
T1[19] => T2H[10].DATAIN
T1[20] => T2H[11].DATAIN
T1[21] => T2H[12].DATAIN
T1[22] => T2H[13].DATAIN
T1[23] => T2H[14].DATAIN
T1[24] => T2H[15].DATAIN
T1[25] => T2H[16].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[15] <= C[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[16] <= C[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[17] <= C[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl
clk => C[0]~reg0.CLK
clk => C[1]~reg0.CLK
clk => C[2]~reg0.CLK
clk => C[3]~reg0.CLK
clk => C[4]~reg0.CLK
clk => C[5]~reg0.CLK
clk => C[6]~reg0.CLK
clk => C[7]~reg0.CLK
clk => C[8]~reg0.CLK
clk => C[9]~reg0.CLK
clk => C[10]~reg0.CLK
clk => C[11]~reg0.CLK
clk => C[12]~reg0.CLK
clk => C[13]~reg0.CLK
clk => C[14]~reg0.CLK
clk => MULT[0].CLK
clk => MULT[1].CLK
clk => MULT[2].CLK
clk => MULT[3].CLK
clk => MULT[4].CLK
clk => MULT[5].CLK
clk => MULT[6].CLK
clk => MULT[7].CLK
clk => MULT[8].CLK
clk => MULT[9].CLK
clk => MULT[10].CLK
clk => MULT[11].CLK
clk => MULT[12].CLK
clk => CARRY.CLK
clk => T2H[0].CLK
clk => T2H[1].CLK
clk => T2H[2].CLK
clk => T2H[3].CLK
clk => T2H[4].CLK
clk => T2H[5].CLK
clk => T2H[6].CLK
clk => T2H[7].CLK
clk => T2H[8].CLK
reset => C[0]~reg0.ACLR
reset => C[1]~reg0.ACLR
reset => C[2]~reg0.ACLR
reset => C[3]~reg0.ACLR
reset => C[4]~reg0.ACLR
reset => C[5]~reg0.ACLR
reset => C[6]~reg0.ACLR
reset => C[7]~reg0.ACLR
reset => C[8]~reg0.ACLR
reset => C[9]~reg0.ACLR
reset => C[10]~reg0.ACLR
reset => C[11]~reg0.ACLR
reset => C[12]~reg0.ACLR
reset => C[13]~reg0.ACLR
reset => C[14]~reg0.ACLR
reset => MULT[0].ACLR
reset => MULT[1].ACLR
reset => MULT[2].ACLR
reset => MULT[3].ACLR
reset => MULT[4].ACLR
reset => MULT[5].ACLR
reset => MULT[6].ACLR
reset => MULT[7].ACLR
reset => MULT[8].ACLR
reset => MULT[9].ACLR
reset => MULT[10].ACLR
reset => MULT[11].ACLR
reset => MULT[12].ACLR
reset => CARRY.ACLR
reset => T2H[0].ACLR
reset => T2H[1].ACLR
reset => T2H[2].ACLR
reset => T2H[3].ACLR
reset => T2H[4].ACLR
reset => T2H[5].ACLR
reset => T2H[6].ACLR
reset => T2H[7].ACLR
reset => T2H[8].ACLR
qH[0] => Mult0.IN3
qH[1] => Mult0.IN2
qH[2] => Mult0.IN1
qH[3] => Mult0.IN0
T1[0] => Add0.IN10
T1[1] => Add0.IN9
T1[2] => Add0.IN8
T1[3] => Add0.IN7
T1[4] => Add0.IN6
T1[5] => Add0.IN5
T1[6] => Add0.IN4
T1[7] => Add0.IN3
T1[8] => CARRY.IN1
T1[8] => Add0.IN2
T1[9] => T2H[0].DATAIN
T1[10] => T2H[1].DATAIN
T1[11] => T2H[2].DATAIN
T1[12] => T2H[3].DATAIN
T1[13] => T2H[4].DATAIN
T1[14] => T2H[5].DATAIN
T1[15] => T2H[6].DATAIN
T1[16] => T2H[7].DATAIN
T1[17] => T2H[8].DATAIN
C[0] <= C[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[1] <= C[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[2] <= C[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[3] <= C[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[4] <= C[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[5] <= C[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[6] <= C[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[7] <= C[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[8] <= C[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[9] <= C[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[10] <= C[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[11] <= C[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[12] <= C[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[13] <= C[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
C[14] <= C[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_out[0] <= shift_array[7][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[7][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[7][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[7][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[7][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[7][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[7][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[7][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[7][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[7][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[7][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[7][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[7][12].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag
clk => clk.IN12
reset => reset.IN12
start => c_stage.OUTPUTSELECT
start => c_stage.OUTPUTSELECT
start => c_stage.OUTPUTSELECT
start => c_stage.OUTPUTSELECT
start => c_stage.OUTPUTSELECT
start => c_loop.OUTPUTSELECT
start => c_loop.OUTPUTSELECT
start => c_loop.OUTPUTSELECT
start => c_loop.OUTPUTSELECT
start => c_loop.OUTPUTSELECT
start => c_loop.OUTPUTSELECT
start => c_tw.OUTPUTSELECT
start => c_tw.OUTPUTSELECT
start => c_tw.OUTPUTSELECT
start => c_tw.OUTPUTSELECT
start => c_tw.OUTPUTSELECT
start => c_tw.OUTPUTSELECT
start => c_tw.OUTPUTSELECT
start => c_tw.OUTPUTSELECT
start => raddr.OUTPUTSELECT
start => raddr.OUTPUTSELECT
start => raddr.OUTPUTSELECT
start => raddr.OUTPUTSELECT
start => raddr.OUTPUTSELECT
start => raddr_m.OUTPUTSELECT
start => waddre.OUTPUTSELECT
start => waddre.OUTPUTSELECT
start => waddre.OUTPUTSELECT
start => waddre.OUTPUTSELECT
start => waddre.OUTPUTSELECT
start => waddro.OUTPUTSELECT
start => waddro.OUTPUTSELECT
start => waddro.OUTPUTSELECT
start => waddro.OUTPUTSELECT
start => waddro.OUTPUTSELECT
start => waddr_m.OUTPUTSELECT
start => waddr_m.OUTPUTSELECT
start => Selector1.IN2
start => Selector0.IN1
start => c_wait_limit[8].ENA
start => c_wait_limit[7].ENA
start => c_wait_limit[6].ENA
start => c_wait_limit[5].ENA
start => c_wait_limit[4].ENA
start => c_wait_limit[3].ENA
start => c_wait_limit[2].ENA
start => c_wait_limit[1].ENA
start => c_wait_limit[0].ENA
start => c_stage_limit[4].ENA
start => c_stage_limit[3].ENA
start => c_stage_limit[2].ENA
start => c_stage_limit[1].ENA
start => c_stage_limit[0].ENA
start => c_loop_limit[5].ENA
start => c_loop_limit[4].ENA
start => c_loop_limit[3].ENA
start => c_loop_limit[2].ENA
start => c_loop_limit[1].ENA
start => c_loop_limit[0].ENA
start => raddr_m[1].ENA
raddr0[0] <= raddr0[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr0[1] <= raddr0[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr0[2] <= raddr0[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr0[3] <= raddr0[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr0[4] <= raddr0[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr0[5] <= raddr0[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr0[6] <= raddr0[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
waddr0[0] <= ShiftReg:sr01.port3
waddr0[1] <= ShiftReg:sr01.port3
waddr0[2] <= ShiftReg:sr01.port3
waddr0[3] <= ShiftReg:sr01.port3
waddr0[4] <= ShiftReg:sr01.port3
waddr0[5] <= ShiftReg:sr01.port3
waddr0[6] <= ShiftReg:sr01.port3
waddr1[0] <= ShiftReg:sr02.port3
waddr1[1] <= ShiftReg:sr02.port3
waddr1[2] <= ShiftReg:sr02.port3
waddr1[3] <= ShiftReg:sr02.port3
waddr1[4] <= ShiftReg:sr02.port3
waddr1[5] <= ShiftReg:sr02.port3
waddr1[6] <= ShiftReg:sr02.port3
wen0 <= ShiftReg:sr03.port3
wen1 <= ShiftReg:sr04.port3
brsel0 <= ShiftReg:sr05.port3
brsel1 <= ShiftReg:sr06.port3
brselen0 <= ShiftReg:sr07.port3
brselen1 <= ShiftReg:sr08.port3
brscramble0[0] <= ShiftReg:sr10.port3
brscramble0[1] <= ShiftReg:sr10.port3
brscramble0[2] <= ShiftReg:sr10.port3
brscramble0[3] <= ShiftReg:sr10.port3
brscramble0[4] <= ShiftReg:sr10.port3
brscramble0[5] <= ShiftReg:sr10.port3
brscramble0[6] <= ShiftReg:sr10.port3
brscramble0[7] <= ShiftReg:sr10.port3
brscramble0[8] <= ShiftReg:sr10.port3
brscramble0[9] <= ShiftReg:sr10.port3
brscramble0[10] <= ShiftReg:sr10.port3
brscramble0[11] <= ShiftReg:sr10.port3
brscramble0[12] <= ShiftReg:sr10.port3
brscramble0[13] <= ShiftReg:sr10.port3
brscramble0[14] <= ShiftReg:sr10.port3
brscramble0[15] <= ShiftReg:sr10.port3
brscramble0[16] <= ShiftReg:sr10.port3
brscramble0[17] <= ShiftReg:sr10.port3
brscramble0[18] <= ShiftReg:sr10.port3
brscramble0[19] <= ShiftReg:sr10.port3
brscramble0[20] <= ShiftReg:sr10.port3
brscramble0[21] <= ShiftReg:sr10.port3
brscramble0[22] <= ShiftReg:sr10.port3
brscramble0[23] <= ShiftReg:sr10.port3
brscramble0[24] <= ShiftReg:sr10.port3
brscramble0[25] <= ShiftReg:sr10.port3
brscramble0[26] <= ShiftReg:sr10.port3
brscramble0[27] <= ShiftReg:sr10.port3
brscramble0[28] <= ShiftReg:sr10.port3
brscramble0[29] <= ShiftReg:sr10.port3
brscramble0[30] <= ShiftReg:sr10.port3
brscramble0[31] <= ShiftReg:sr10.port3
brscramble0[32] <= ShiftReg:sr10.port3
brscramble0[33] <= ShiftReg:sr10.port3
brscramble0[34] <= ShiftReg:sr10.port3
brscramble0[35] <= ShiftReg:sr10.port3
brscramble0[36] <= ShiftReg:sr10.port3
brscramble0[37] <= ShiftReg:sr10.port3
brscramble0[38] <= ShiftReg:sr10.port3
brscramble0[39] <= ShiftReg:sr10.port3
brscramble0[40] <= ShiftReg:sr10.port3
brscramble0[41] <= ShiftReg:sr10.port3
brscramble0[42] <= ShiftReg:sr10.port3
brscramble0[43] <= ShiftReg:sr10.port3
brscramble0[44] <= ShiftReg:sr10.port3
brscramble0[45] <= ShiftReg:sr10.port3
brscramble0[46] <= ShiftReg:sr10.port3
brscramble0[47] <= ShiftReg:sr10.port3
brscramble0[48] <= ShiftReg:sr10.port3
brscramble0[49] <= ShiftReg:sr10.port3
brscramble0[50] <= ShiftReg:sr10.port3
brscramble0[51] <= ShiftReg:sr10.port3
brscramble0[52] <= ShiftReg:sr10.port3
brscramble0[53] <= ShiftReg:sr10.port3
brscramble0[54] <= ShiftReg:sr10.port3
brscramble0[55] <= ShiftReg:sr10.port3
brscramble0[56] <= ShiftReg:sr10.port3
brscramble0[57] <= ShiftReg:sr10.port3
brscramble0[58] <= ShiftReg:sr10.port3
brscramble0[59] <= ShiftReg:sr10.port3
brscramble0[60] <= ShiftReg:sr10.port3
brscramble0[61] <= ShiftReg:sr10.port3
brscramble0[62] <= ShiftReg:sr10.port3
brscramble0[63] <= ShiftReg:sr10.port3
raddr_tw[0] <= raddr_tw[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr_tw[1] <= raddr_tw[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr_tw[2] <= raddr_tw[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr_tw[3] <= raddr_tw[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr_tw[4] <= raddr_tw[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr_tw[5] <= raddr_tw[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr_tw[6] <= raddr_tw[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
raddr_tw[7] <= raddr_tw[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
stage_count[0] <= ShiftReg:sr09.port3
stage_count[1] <= ShiftReg:sr09.port3
stage_count[2] <= ShiftReg:sr09.port3
stage_count[3] <= ShiftReg:sr09.port3
stage_count[4] <= ShiftReg:sr09.port3
ntt_finished <= ShiftReg:sr11.port3


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr00
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_out[0] <= shift_array[0][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[0][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[0][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[0][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[0][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[0][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[0][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[0][7].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01
clk => shift_array[12][0].CLK
clk => shift_array[12][1].CLK
clk => shift_array[12][2].CLK
clk => shift_array[12][3].CLK
clk => shift_array[12][4].CLK
clk => shift_array[12][5].CLK
clk => shift_array[12][6].CLK
clk => shift_array[11][0].CLK
clk => shift_array[11][1].CLK
clk => shift_array[11][2].CLK
clk => shift_array[11][3].CLK
clk => shift_array[11][4].CLK
clk => shift_array[11][5].CLK
clk => shift_array[11][6].CLK
clk => shift_array[10][0].CLK
clk => shift_array[10][1].CLK
clk => shift_array[10][2].CLK
clk => shift_array[10][3].CLK
clk => shift_array[10][4].CLK
clk => shift_array[10][5].CLK
clk => shift_array[10][6].CLK
clk => shift_array[9][0].CLK
clk => shift_array[9][1].CLK
clk => shift_array[9][2].CLK
clk => shift_array[9][3].CLK
clk => shift_array[9][4].CLK
clk => shift_array[9][5].CLK
clk => shift_array[9][6].CLK
clk => shift_array[8][0].CLK
clk => shift_array[8][1].CLK
clk => shift_array[8][2].CLK
clk => shift_array[8][3].CLK
clk => shift_array[8][4].CLK
clk => shift_array[8][5].CLK
clk => shift_array[8][6].CLK
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
reset => shift_array[12][0].ACLR
reset => shift_array[12][1].ACLR
reset => shift_array[12][2].ACLR
reset => shift_array[12][3].ACLR
reset => shift_array[12][4].ACLR
reset => shift_array[12][5].ACLR
reset => shift_array[12][6].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[11][1].ACLR
reset => shift_array[11][2].ACLR
reset => shift_array[11][3].ACLR
reset => shift_array[11][4].ACLR
reset => shift_array[11][5].ACLR
reset => shift_array[11][6].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[10][1].ACLR
reset => shift_array[10][2].ACLR
reset => shift_array[10][3].ACLR
reset => shift_array[10][4].ACLR
reset => shift_array[10][5].ACLR
reset => shift_array[10][6].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[9][1].ACLR
reset => shift_array[9][2].ACLR
reset => shift_array[9][3].ACLR
reset => shift_array[9][4].ACLR
reset => shift_array[9][5].ACLR
reset => shift_array[9][6].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[8][1].ACLR
reset => shift_array[8][2].ACLR
reset => shift_array[8][3].ACLR
reset => shift_array[8][4].ACLR
reset => shift_array[8][5].ACLR
reset => shift_array[8][6].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_out[0] <= shift_array[12][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[12][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[12][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[12][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[12][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[12][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[12][6].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr02
clk => shift_array[13][0].CLK
clk => shift_array[13][1].CLK
clk => shift_array[13][2].CLK
clk => shift_array[13][3].CLK
clk => shift_array[13][4].CLK
clk => shift_array[13][5].CLK
clk => shift_array[13][6].CLK
clk => shift_array[12][0].CLK
clk => shift_array[12][1].CLK
clk => shift_array[12][2].CLK
clk => shift_array[12][3].CLK
clk => shift_array[12][4].CLK
clk => shift_array[12][5].CLK
clk => shift_array[12][6].CLK
clk => shift_array[11][0].CLK
clk => shift_array[11][1].CLK
clk => shift_array[11][2].CLK
clk => shift_array[11][3].CLK
clk => shift_array[11][4].CLK
clk => shift_array[11][5].CLK
clk => shift_array[11][6].CLK
clk => shift_array[10][0].CLK
clk => shift_array[10][1].CLK
clk => shift_array[10][2].CLK
clk => shift_array[10][3].CLK
clk => shift_array[10][4].CLK
clk => shift_array[10][5].CLK
clk => shift_array[10][6].CLK
clk => shift_array[9][0].CLK
clk => shift_array[9][1].CLK
clk => shift_array[9][2].CLK
clk => shift_array[9][3].CLK
clk => shift_array[9][4].CLK
clk => shift_array[9][5].CLK
clk => shift_array[9][6].CLK
clk => shift_array[8][0].CLK
clk => shift_array[8][1].CLK
clk => shift_array[8][2].CLK
clk => shift_array[8][3].CLK
clk => shift_array[8][4].CLK
clk => shift_array[8][5].CLK
clk => shift_array[8][6].CLK
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
reset => shift_array[13][0].ACLR
reset => shift_array[13][1].ACLR
reset => shift_array[13][2].ACLR
reset => shift_array[13][3].ACLR
reset => shift_array[13][4].ACLR
reset => shift_array[13][5].ACLR
reset => shift_array[13][6].ACLR
reset => shift_array[12][0].ACLR
reset => shift_array[12][1].ACLR
reset => shift_array[12][2].ACLR
reset => shift_array[12][3].ACLR
reset => shift_array[12][4].ACLR
reset => shift_array[12][5].ACLR
reset => shift_array[12][6].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[11][1].ACLR
reset => shift_array[11][2].ACLR
reset => shift_array[11][3].ACLR
reset => shift_array[11][4].ACLR
reset => shift_array[11][5].ACLR
reset => shift_array[11][6].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[10][1].ACLR
reset => shift_array[10][2].ACLR
reset => shift_array[10][3].ACLR
reset => shift_array[10][4].ACLR
reset => shift_array[10][5].ACLR
reset => shift_array[10][6].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[9][1].ACLR
reset => shift_array[9][2].ACLR
reset => shift_array[9][3].ACLR
reset => shift_array[9][4].ACLR
reset => shift_array[9][5].ACLR
reset => shift_array[9][6].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[8][1].ACLR
reset => shift_array[8][2].ACLR
reset => shift_array[8][3].ACLR
reset => shift_array[8][4].ACLR
reset => shift_array[8][5].ACLR
reset => shift_array[8][6].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_out[0] <= shift_array[13][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[13][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[13][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[13][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[13][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[13][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[13][6].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr03
clk => shift_array[12][0].CLK
clk => shift_array[11][0].CLK
clk => shift_array[10][0].CLK
clk => shift_array[9][0].CLK
clk => shift_array[8][0].CLK
clk => shift_array[7][0].CLK
clk => shift_array[6][0].CLK
clk => shift_array[5][0].CLK
clk => shift_array[4][0].CLK
clk => shift_array[3][0].CLK
clk => shift_array[2][0].CLK
clk => shift_array[1][0].CLK
clk => shift_array[0][0].CLK
reset => shift_array[12][0].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[0][0].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_out[0] <= shift_array[12][0].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr04
clk => shift_array[13][0].CLK
clk => shift_array[12][0].CLK
clk => shift_array[11][0].CLK
clk => shift_array[10][0].CLK
clk => shift_array[9][0].CLK
clk => shift_array[8][0].CLK
clk => shift_array[7][0].CLK
clk => shift_array[6][0].CLK
clk => shift_array[5][0].CLK
clk => shift_array[4][0].CLK
clk => shift_array[3][0].CLK
clk => shift_array[2][0].CLK
clk => shift_array[1][0].CLK
clk => shift_array[0][0].CLK
reset => shift_array[13][0].ACLR
reset => shift_array[12][0].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[0][0].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_out[0] <= shift_array[13][0].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr05
clk => shift_array[12][0].CLK
clk => shift_array[11][0].CLK
clk => shift_array[10][0].CLK
clk => shift_array[9][0].CLK
clk => shift_array[8][0].CLK
clk => shift_array[7][0].CLK
clk => shift_array[6][0].CLK
clk => shift_array[5][0].CLK
clk => shift_array[4][0].CLK
clk => shift_array[3][0].CLK
clk => shift_array[2][0].CLK
clk => shift_array[1][0].CLK
clk => shift_array[0][0].CLK
reset => shift_array[12][0].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[0][0].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_out[0] <= shift_array[12][0].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr06
clk => shift_array[13][0].CLK
clk => shift_array[12][0].CLK
clk => shift_array[11][0].CLK
clk => shift_array[10][0].CLK
clk => shift_array[9][0].CLK
clk => shift_array[8][0].CLK
clk => shift_array[7][0].CLK
clk => shift_array[6][0].CLK
clk => shift_array[5][0].CLK
clk => shift_array[4][0].CLK
clk => shift_array[3][0].CLK
clk => shift_array[2][0].CLK
clk => shift_array[1][0].CLK
clk => shift_array[0][0].CLK
reset => shift_array[13][0].ACLR
reset => shift_array[12][0].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[0][0].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_out[0] <= shift_array[13][0].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr07
clk => shift_array[12][0].CLK
clk => shift_array[11][0].CLK
clk => shift_array[10][0].CLK
clk => shift_array[9][0].CLK
clk => shift_array[8][0].CLK
clk => shift_array[7][0].CLK
clk => shift_array[6][0].CLK
clk => shift_array[5][0].CLK
clk => shift_array[4][0].CLK
clk => shift_array[3][0].CLK
clk => shift_array[2][0].CLK
clk => shift_array[1][0].CLK
clk => shift_array[0][0].CLK
reset => shift_array[12][0].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[0][0].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_out[0] <= shift_array[12][0].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr08
clk => shift_array[13][0].CLK
clk => shift_array[12][0].CLK
clk => shift_array[11][0].CLK
clk => shift_array[10][0].CLK
clk => shift_array[9][0].CLK
clk => shift_array[8][0].CLK
clk => shift_array[7][0].CLK
clk => shift_array[6][0].CLK
clk => shift_array[5][0].CLK
clk => shift_array[4][0].CLK
clk => shift_array[3][0].CLK
clk => shift_array[2][0].CLK
clk => shift_array[1][0].CLK
clk => shift_array[0][0].CLK
reset => shift_array[13][0].ACLR
reset => shift_array[12][0].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[0][0].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_out[0] <= shift_array[13][0].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr09
clk => shift_array[13][0].CLK
clk => shift_array[13][1].CLK
clk => shift_array[13][2].CLK
clk => shift_array[13][3].CLK
clk => shift_array[13][4].CLK
clk => shift_array[12][0].CLK
clk => shift_array[12][1].CLK
clk => shift_array[12][2].CLK
clk => shift_array[12][3].CLK
clk => shift_array[12][4].CLK
clk => shift_array[11][0].CLK
clk => shift_array[11][1].CLK
clk => shift_array[11][2].CLK
clk => shift_array[11][3].CLK
clk => shift_array[11][4].CLK
clk => shift_array[10][0].CLK
clk => shift_array[10][1].CLK
clk => shift_array[10][2].CLK
clk => shift_array[10][3].CLK
clk => shift_array[10][4].CLK
clk => shift_array[9][0].CLK
clk => shift_array[9][1].CLK
clk => shift_array[9][2].CLK
clk => shift_array[9][3].CLK
clk => shift_array[9][4].CLK
clk => shift_array[8][0].CLK
clk => shift_array[8][1].CLK
clk => shift_array[8][2].CLK
clk => shift_array[8][3].CLK
clk => shift_array[8][4].CLK
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
reset => shift_array[13][0].ACLR
reset => shift_array[13][1].ACLR
reset => shift_array[13][2].ACLR
reset => shift_array[13][3].ACLR
reset => shift_array[13][4].ACLR
reset => shift_array[12][0].ACLR
reset => shift_array[12][1].ACLR
reset => shift_array[12][2].ACLR
reset => shift_array[12][3].ACLR
reset => shift_array[12][4].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[11][1].ACLR
reset => shift_array[11][2].ACLR
reset => shift_array[11][3].ACLR
reset => shift_array[11][4].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[10][1].ACLR
reset => shift_array[10][2].ACLR
reset => shift_array[10][3].ACLR
reset => shift_array[10][4].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[9][1].ACLR
reset => shift_array[9][2].ACLR
reset => shift_array[9][3].ACLR
reset => shift_array[9][4].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[8][1].ACLR
reset => shift_array[8][2].ACLR
reset => shift_array[8][3].ACLR
reset => shift_array[8][4].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_out[0] <= shift_array[13][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[13][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[13][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[13][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[13][4].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr10
clk => shift_array[12][0].CLK
clk => shift_array[12][1].CLK
clk => shift_array[12][2].CLK
clk => shift_array[12][3].CLK
clk => shift_array[12][4].CLK
clk => shift_array[12][5].CLK
clk => shift_array[12][6].CLK
clk => shift_array[12][7].CLK
clk => shift_array[12][8].CLK
clk => shift_array[12][9].CLK
clk => shift_array[12][10].CLK
clk => shift_array[12][11].CLK
clk => shift_array[12][12].CLK
clk => shift_array[12][13].CLK
clk => shift_array[12][14].CLK
clk => shift_array[12][15].CLK
clk => shift_array[12][16].CLK
clk => shift_array[12][17].CLK
clk => shift_array[12][18].CLK
clk => shift_array[12][19].CLK
clk => shift_array[12][20].CLK
clk => shift_array[12][21].CLK
clk => shift_array[12][22].CLK
clk => shift_array[12][23].CLK
clk => shift_array[12][24].CLK
clk => shift_array[12][25].CLK
clk => shift_array[12][26].CLK
clk => shift_array[12][27].CLK
clk => shift_array[12][28].CLK
clk => shift_array[12][29].CLK
clk => shift_array[12][30].CLK
clk => shift_array[12][31].CLK
clk => shift_array[12][32].CLK
clk => shift_array[12][33].CLK
clk => shift_array[12][34].CLK
clk => shift_array[12][35].CLK
clk => shift_array[12][36].CLK
clk => shift_array[12][37].CLK
clk => shift_array[12][38].CLK
clk => shift_array[12][39].CLK
clk => shift_array[12][40].CLK
clk => shift_array[12][41].CLK
clk => shift_array[12][42].CLK
clk => shift_array[12][43].CLK
clk => shift_array[12][44].CLK
clk => shift_array[12][45].CLK
clk => shift_array[12][46].CLK
clk => shift_array[12][47].CLK
clk => shift_array[12][48].CLK
clk => shift_array[12][49].CLK
clk => shift_array[12][50].CLK
clk => shift_array[12][51].CLK
clk => shift_array[12][52].CLK
clk => shift_array[12][53].CLK
clk => shift_array[12][54].CLK
clk => shift_array[12][55].CLK
clk => shift_array[12][56].CLK
clk => shift_array[12][57].CLK
clk => shift_array[12][58].CLK
clk => shift_array[12][59].CLK
clk => shift_array[12][60].CLK
clk => shift_array[12][61].CLK
clk => shift_array[12][62].CLK
clk => shift_array[12][63].CLK
clk => shift_array[11][0].CLK
clk => shift_array[11][1].CLK
clk => shift_array[11][2].CLK
clk => shift_array[11][3].CLK
clk => shift_array[11][4].CLK
clk => shift_array[11][5].CLK
clk => shift_array[11][6].CLK
clk => shift_array[11][7].CLK
clk => shift_array[11][8].CLK
clk => shift_array[11][9].CLK
clk => shift_array[11][10].CLK
clk => shift_array[11][11].CLK
clk => shift_array[11][12].CLK
clk => shift_array[11][13].CLK
clk => shift_array[11][14].CLK
clk => shift_array[11][15].CLK
clk => shift_array[11][16].CLK
clk => shift_array[11][17].CLK
clk => shift_array[11][18].CLK
clk => shift_array[11][19].CLK
clk => shift_array[11][20].CLK
clk => shift_array[11][21].CLK
clk => shift_array[11][22].CLK
clk => shift_array[11][23].CLK
clk => shift_array[11][24].CLK
clk => shift_array[11][25].CLK
clk => shift_array[11][26].CLK
clk => shift_array[11][27].CLK
clk => shift_array[11][28].CLK
clk => shift_array[11][29].CLK
clk => shift_array[11][30].CLK
clk => shift_array[11][31].CLK
clk => shift_array[11][32].CLK
clk => shift_array[11][33].CLK
clk => shift_array[11][34].CLK
clk => shift_array[11][35].CLK
clk => shift_array[11][36].CLK
clk => shift_array[11][37].CLK
clk => shift_array[11][38].CLK
clk => shift_array[11][39].CLK
clk => shift_array[11][40].CLK
clk => shift_array[11][41].CLK
clk => shift_array[11][42].CLK
clk => shift_array[11][43].CLK
clk => shift_array[11][44].CLK
clk => shift_array[11][45].CLK
clk => shift_array[11][46].CLK
clk => shift_array[11][47].CLK
clk => shift_array[11][48].CLK
clk => shift_array[11][49].CLK
clk => shift_array[11][50].CLK
clk => shift_array[11][51].CLK
clk => shift_array[11][52].CLK
clk => shift_array[11][53].CLK
clk => shift_array[11][54].CLK
clk => shift_array[11][55].CLK
clk => shift_array[11][56].CLK
clk => shift_array[11][57].CLK
clk => shift_array[11][58].CLK
clk => shift_array[11][59].CLK
clk => shift_array[11][60].CLK
clk => shift_array[11][61].CLK
clk => shift_array[11][62].CLK
clk => shift_array[11][63].CLK
clk => shift_array[10][0].CLK
clk => shift_array[10][1].CLK
clk => shift_array[10][2].CLK
clk => shift_array[10][3].CLK
clk => shift_array[10][4].CLK
clk => shift_array[10][5].CLK
clk => shift_array[10][6].CLK
clk => shift_array[10][7].CLK
clk => shift_array[10][8].CLK
clk => shift_array[10][9].CLK
clk => shift_array[10][10].CLK
clk => shift_array[10][11].CLK
clk => shift_array[10][12].CLK
clk => shift_array[10][13].CLK
clk => shift_array[10][14].CLK
clk => shift_array[10][15].CLK
clk => shift_array[10][16].CLK
clk => shift_array[10][17].CLK
clk => shift_array[10][18].CLK
clk => shift_array[10][19].CLK
clk => shift_array[10][20].CLK
clk => shift_array[10][21].CLK
clk => shift_array[10][22].CLK
clk => shift_array[10][23].CLK
clk => shift_array[10][24].CLK
clk => shift_array[10][25].CLK
clk => shift_array[10][26].CLK
clk => shift_array[10][27].CLK
clk => shift_array[10][28].CLK
clk => shift_array[10][29].CLK
clk => shift_array[10][30].CLK
clk => shift_array[10][31].CLK
clk => shift_array[10][32].CLK
clk => shift_array[10][33].CLK
clk => shift_array[10][34].CLK
clk => shift_array[10][35].CLK
clk => shift_array[10][36].CLK
clk => shift_array[10][37].CLK
clk => shift_array[10][38].CLK
clk => shift_array[10][39].CLK
clk => shift_array[10][40].CLK
clk => shift_array[10][41].CLK
clk => shift_array[10][42].CLK
clk => shift_array[10][43].CLK
clk => shift_array[10][44].CLK
clk => shift_array[10][45].CLK
clk => shift_array[10][46].CLK
clk => shift_array[10][47].CLK
clk => shift_array[10][48].CLK
clk => shift_array[10][49].CLK
clk => shift_array[10][50].CLK
clk => shift_array[10][51].CLK
clk => shift_array[10][52].CLK
clk => shift_array[10][53].CLK
clk => shift_array[10][54].CLK
clk => shift_array[10][55].CLK
clk => shift_array[10][56].CLK
clk => shift_array[10][57].CLK
clk => shift_array[10][58].CLK
clk => shift_array[10][59].CLK
clk => shift_array[10][60].CLK
clk => shift_array[10][61].CLK
clk => shift_array[10][62].CLK
clk => shift_array[10][63].CLK
clk => shift_array[9][0].CLK
clk => shift_array[9][1].CLK
clk => shift_array[9][2].CLK
clk => shift_array[9][3].CLK
clk => shift_array[9][4].CLK
clk => shift_array[9][5].CLK
clk => shift_array[9][6].CLK
clk => shift_array[9][7].CLK
clk => shift_array[9][8].CLK
clk => shift_array[9][9].CLK
clk => shift_array[9][10].CLK
clk => shift_array[9][11].CLK
clk => shift_array[9][12].CLK
clk => shift_array[9][13].CLK
clk => shift_array[9][14].CLK
clk => shift_array[9][15].CLK
clk => shift_array[9][16].CLK
clk => shift_array[9][17].CLK
clk => shift_array[9][18].CLK
clk => shift_array[9][19].CLK
clk => shift_array[9][20].CLK
clk => shift_array[9][21].CLK
clk => shift_array[9][22].CLK
clk => shift_array[9][23].CLK
clk => shift_array[9][24].CLK
clk => shift_array[9][25].CLK
clk => shift_array[9][26].CLK
clk => shift_array[9][27].CLK
clk => shift_array[9][28].CLK
clk => shift_array[9][29].CLK
clk => shift_array[9][30].CLK
clk => shift_array[9][31].CLK
clk => shift_array[9][32].CLK
clk => shift_array[9][33].CLK
clk => shift_array[9][34].CLK
clk => shift_array[9][35].CLK
clk => shift_array[9][36].CLK
clk => shift_array[9][37].CLK
clk => shift_array[9][38].CLK
clk => shift_array[9][39].CLK
clk => shift_array[9][40].CLK
clk => shift_array[9][41].CLK
clk => shift_array[9][42].CLK
clk => shift_array[9][43].CLK
clk => shift_array[9][44].CLK
clk => shift_array[9][45].CLK
clk => shift_array[9][46].CLK
clk => shift_array[9][47].CLK
clk => shift_array[9][48].CLK
clk => shift_array[9][49].CLK
clk => shift_array[9][50].CLK
clk => shift_array[9][51].CLK
clk => shift_array[9][52].CLK
clk => shift_array[9][53].CLK
clk => shift_array[9][54].CLK
clk => shift_array[9][55].CLK
clk => shift_array[9][56].CLK
clk => shift_array[9][57].CLK
clk => shift_array[9][58].CLK
clk => shift_array[9][59].CLK
clk => shift_array[9][60].CLK
clk => shift_array[9][61].CLK
clk => shift_array[9][62].CLK
clk => shift_array[9][63].CLK
clk => shift_array[8][0].CLK
clk => shift_array[8][1].CLK
clk => shift_array[8][2].CLK
clk => shift_array[8][3].CLK
clk => shift_array[8][4].CLK
clk => shift_array[8][5].CLK
clk => shift_array[8][6].CLK
clk => shift_array[8][7].CLK
clk => shift_array[8][8].CLK
clk => shift_array[8][9].CLK
clk => shift_array[8][10].CLK
clk => shift_array[8][11].CLK
clk => shift_array[8][12].CLK
clk => shift_array[8][13].CLK
clk => shift_array[8][14].CLK
clk => shift_array[8][15].CLK
clk => shift_array[8][16].CLK
clk => shift_array[8][17].CLK
clk => shift_array[8][18].CLK
clk => shift_array[8][19].CLK
clk => shift_array[8][20].CLK
clk => shift_array[8][21].CLK
clk => shift_array[8][22].CLK
clk => shift_array[8][23].CLK
clk => shift_array[8][24].CLK
clk => shift_array[8][25].CLK
clk => shift_array[8][26].CLK
clk => shift_array[8][27].CLK
clk => shift_array[8][28].CLK
clk => shift_array[8][29].CLK
clk => shift_array[8][30].CLK
clk => shift_array[8][31].CLK
clk => shift_array[8][32].CLK
clk => shift_array[8][33].CLK
clk => shift_array[8][34].CLK
clk => shift_array[8][35].CLK
clk => shift_array[8][36].CLK
clk => shift_array[8][37].CLK
clk => shift_array[8][38].CLK
clk => shift_array[8][39].CLK
clk => shift_array[8][40].CLK
clk => shift_array[8][41].CLK
clk => shift_array[8][42].CLK
clk => shift_array[8][43].CLK
clk => shift_array[8][44].CLK
clk => shift_array[8][45].CLK
clk => shift_array[8][46].CLK
clk => shift_array[8][47].CLK
clk => shift_array[8][48].CLK
clk => shift_array[8][49].CLK
clk => shift_array[8][50].CLK
clk => shift_array[8][51].CLK
clk => shift_array[8][52].CLK
clk => shift_array[8][53].CLK
clk => shift_array[8][54].CLK
clk => shift_array[8][55].CLK
clk => shift_array[8][56].CLK
clk => shift_array[8][57].CLK
clk => shift_array[8][58].CLK
clk => shift_array[8][59].CLK
clk => shift_array[8][60].CLK
clk => shift_array[8][61].CLK
clk => shift_array[8][62].CLK
clk => shift_array[8][63].CLK
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[7][12].CLK
clk => shift_array[7][13].CLK
clk => shift_array[7][14].CLK
clk => shift_array[7][15].CLK
clk => shift_array[7][16].CLK
clk => shift_array[7][17].CLK
clk => shift_array[7][18].CLK
clk => shift_array[7][19].CLK
clk => shift_array[7][20].CLK
clk => shift_array[7][21].CLK
clk => shift_array[7][22].CLK
clk => shift_array[7][23].CLK
clk => shift_array[7][24].CLK
clk => shift_array[7][25].CLK
clk => shift_array[7][26].CLK
clk => shift_array[7][27].CLK
clk => shift_array[7][28].CLK
clk => shift_array[7][29].CLK
clk => shift_array[7][30].CLK
clk => shift_array[7][31].CLK
clk => shift_array[7][32].CLK
clk => shift_array[7][33].CLK
clk => shift_array[7][34].CLK
clk => shift_array[7][35].CLK
clk => shift_array[7][36].CLK
clk => shift_array[7][37].CLK
clk => shift_array[7][38].CLK
clk => shift_array[7][39].CLK
clk => shift_array[7][40].CLK
clk => shift_array[7][41].CLK
clk => shift_array[7][42].CLK
clk => shift_array[7][43].CLK
clk => shift_array[7][44].CLK
clk => shift_array[7][45].CLK
clk => shift_array[7][46].CLK
clk => shift_array[7][47].CLK
clk => shift_array[7][48].CLK
clk => shift_array[7][49].CLK
clk => shift_array[7][50].CLK
clk => shift_array[7][51].CLK
clk => shift_array[7][52].CLK
clk => shift_array[7][53].CLK
clk => shift_array[7][54].CLK
clk => shift_array[7][55].CLK
clk => shift_array[7][56].CLK
clk => shift_array[7][57].CLK
clk => shift_array[7][58].CLK
clk => shift_array[7][59].CLK
clk => shift_array[7][60].CLK
clk => shift_array[7][61].CLK
clk => shift_array[7][62].CLK
clk => shift_array[7][63].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[6][12].CLK
clk => shift_array[6][13].CLK
clk => shift_array[6][14].CLK
clk => shift_array[6][15].CLK
clk => shift_array[6][16].CLK
clk => shift_array[6][17].CLK
clk => shift_array[6][18].CLK
clk => shift_array[6][19].CLK
clk => shift_array[6][20].CLK
clk => shift_array[6][21].CLK
clk => shift_array[6][22].CLK
clk => shift_array[6][23].CLK
clk => shift_array[6][24].CLK
clk => shift_array[6][25].CLK
clk => shift_array[6][26].CLK
clk => shift_array[6][27].CLK
clk => shift_array[6][28].CLK
clk => shift_array[6][29].CLK
clk => shift_array[6][30].CLK
clk => shift_array[6][31].CLK
clk => shift_array[6][32].CLK
clk => shift_array[6][33].CLK
clk => shift_array[6][34].CLK
clk => shift_array[6][35].CLK
clk => shift_array[6][36].CLK
clk => shift_array[6][37].CLK
clk => shift_array[6][38].CLK
clk => shift_array[6][39].CLK
clk => shift_array[6][40].CLK
clk => shift_array[6][41].CLK
clk => shift_array[6][42].CLK
clk => shift_array[6][43].CLK
clk => shift_array[6][44].CLK
clk => shift_array[6][45].CLK
clk => shift_array[6][46].CLK
clk => shift_array[6][47].CLK
clk => shift_array[6][48].CLK
clk => shift_array[6][49].CLK
clk => shift_array[6][50].CLK
clk => shift_array[6][51].CLK
clk => shift_array[6][52].CLK
clk => shift_array[6][53].CLK
clk => shift_array[6][54].CLK
clk => shift_array[6][55].CLK
clk => shift_array[6][56].CLK
clk => shift_array[6][57].CLK
clk => shift_array[6][58].CLK
clk => shift_array[6][59].CLK
clk => shift_array[6][60].CLK
clk => shift_array[6][61].CLK
clk => shift_array[6][62].CLK
clk => shift_array[6][63].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[5][12].CLK
clk => shift_array[5][13].CLK
clk => shift_array[5][14].CLK
clk => shift_array[5][15].CLK
clk => shift_array[5][16].CLK
clk => shift_array[5][17].CLK
clk => shift_array[5][18].CLK
clk => shift_array[5][19].CLK
clk => shift_array[5][20].CLK
clk => shift_array[5][21].CLK
clk => shift_array[5][22].CLK
clk => shift_array[5][23].CLK
clk => shift_array[5][24].CLK
clk => shift_array[5][25].CLK
clk => shift_array[5][26].CLK
clk => shift_array[5][27].CLK
clk => shift_array[5][28].CLK
clk => shift_array[5][29].CLK
clk => shift_array[5][30].CLK
clk => shift_array[5][31].CLK
clk => shift_array[5][32].CLK
clk => shift_array[5][33].CLK
clk => shift_array[5][34].CLK
clk => shift_array[5][35].CLK
clk => shift_array[5][36].CLK
clk => shift_array[5][37].CLK
clk => shift_array[5][38].CLK
clk => shift_array[5][39].CLK
clk => shift_array[5][40].CLK
clk => shift_array[5][41].CLK
clk => shift_array[5][42].CLK
clk => shift_array[5][43].CLK
clk => shift_array[5][44].CLK
clk => shift_array[5][45].CLK
clk => shift_array[5][46].CLK
clk => shift_array[5][47].CLK
clk => shift_array[5][48].CLK
clk => shift_array[5][49].CLK
clk => shift_array[5][50].CLK
clk => shift_array[5][51].CLK
clk => shift_array[5][52].CLK
clk => shift_array[5][53].CLK
clk => shift_array[5][54].CLK
clk => shift_array[5][55].CLK
clk => shift_array[5][56].CLK
clk => shift_array[5][57].CLK
clk => shift_array[5][58].CLK
clk => shift_array[5][59].CLK
clk => shift_array[5][60].CLK
clk => shift_array[5][61].CLK
clk => shift_array[5][62].CLK
clk => shift_array[5][63].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[4][12].CLK
clk => shift_array[4][13].CLK
clk => shift_array[4][14].CLK
clk => shift_array[4][15].CLK
clk => shift_array[4][16].CLK
clk => shift_array[4][17].CLK
clk => shift_array[4][18].CLK
clk => shift_array[4][19].CLK
clk => shift_array[4][20].CLK
clk => shift_array[4][21].CLK
clk => shift_array[4][22].CLK
clk => shift_array[4][23].CLK
clk => shift_array[4][24].CLK
clk => shift_array[4][25].CLK
clk => shift_array[4][26].CLK
clk => shift_array[4][27].CLK
clk => shift_array[4][28].CLK
clk => shift_array[4][29].CLK
clk => shift_array[4][30].CLK
clk => shift_array[4][31].CLK
clk => shift_array[4][32].CLK
clk => shift_array[4][33].CLK
clk => shift_array[4][34].CLK
clk => shift_array[4][35].CLK
clk => shift_array[4][36].CLK
clk => shift_array[4][37].CLK
clk => shift_array[4][38].CLK
clk => shift_array[4][39].CLK
clk => shift_array[4][40].CLK
clk => shift_array[4][41].CLK
clk => shift_array[4][42].CLK
clk => shift_array[4][43].CLK
clk => shift_array[4][44].CLK
clk => shift_array[4][45].CLK
clk => shift_array[4][46].CLK
clk => shift_array[4][47].CLK
clk => shift_array[4][48].CLK
clk => shift_array[4][49].CLK
clk => shift_array[4][50].CLK
clk => shift_array[4][51].CLK
clk => shift_array[4][52].CLK
clk => shift_array[4][53].CLK
clk => shift_array[4][54].CLK
clk => shift_array[4][55].CLK
clk => shift_array[4][56].CLK
clk => shift_array[4][57].CLK
clk => shift_array[4][58].CLK
clk => shift_array[4][59].CLK
clk => shift_array[4][60].CLK
clk => shift_array[4][61].CLK
clk => shift_array[4][62].CLK
clk => shift_array[4][63].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[3][12].CLK
clk => shift_array[3][13].CLK
clk => shift_array[3][14].CLK
clk => shift_array[3][15].CLK
clk => shift_array[3][16].CLK
clk => shift_array[3][17].CLK
clk => shift_array[3][18].CLK
clk => shift_array[3][19].CLK
clk => shift_array[3][20].CLK
clk => shift_array[3][21].CLK
clk => shift_array[3][22].CLK
clk => shift_array[3][23].CLK
clk => shift_array[3][24].CLK
clk => shift_array[3][25].CLK
clk => shift_array[3][26].CLK
clk => shift_array[3][27].CLK
clk => shift_array[3][28].CLK
clk => shift_array[3][29].CLK
clk => shift_array[3][30].CLK
clk => shift_array[3][31].CLK
clk => shift_array[3][32].CLK
clk => shift_array[3][33].CLK
clk => shift_array[3][34].CLK
clk => shift_array[3][35].CLK
clk => shift_array[3][36].CLK
clk => shift_array[3][37].CLK
clk => shift_array[3][38].CLK
clk => shift_array[3][39].CLK
clk => shift_array[3][40].CLK
clk => shift_array[3][41].CLK
clk => shift_array[3][42].CLK
clk => shift_array[3][43].CLK
clk => shift_array[3][44].CLK
clk => shift_array[3][45].CLK
clk => shift_array[3][46].CLK
clk => shift_array[3][47].CLK
clk => shift_array[3][48].CLK
clk => shift_array[3][49].CLK
clk => shift_array[3][50].CLK
clk => shift_array[3][51].CLK
clk => shift_array[3][52].CLK
clk => shift_array[3][53].CLK
clk => shift_array[3][54].CLK
clk => shift_array[3][55].CLK
clk => shift_array[3][56].CLK
clk => shift_array[3][57].CLK
clk => shift_array[3][58].CLK
clk => shift_array[3][59].CLK
clk => shift_array[3][60].CLK
clk => shift_array[3][61].CLK
clk => shift_array[3][62].CLK
clk => shift_array[3][63].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[2][12].CLK
clk => shift_array[2][13].CLK
clk => shift_array[2][14].CLK
clk => shift_array[2][15].CLK
clk => shift_array[2][16].CLK
clk => shift_array[2][17].CLK
clk => shift_array[2][18].CLK
clk => shift_array[2][19].CLK
clk => shift_array[2][20].CLK
clk => shift_array[2][21].CLK
clk => shift_array[2][22].CLK
clk => shift_array[2][23].CLK
clk => shift_array[2][24].CLK
clk => shift_array[2][25].CLK
clk => shift_array[2][26].CLK
clk => shift_array[2][27].CLK
clk => shift_array[2][28].CLK
clk => shift_array[2][29].CLK
clk => shift_array[2][30].CLK
clk => shift_array[2][31].CLK
clk => shift_array[2][32].CLK
clk => shift_array[2][33].CLK
clk => shift_array[2][34].CLK
clk => shift_array[2][35].CLK
clk => shift_array[2][36].CLK
clk => shift_array[2][37].CLK
clk => shift_array[2][38].CLK
clk => shift_array[2][39].CLK
clk => shift_array[2][40].CLK
clk => shift_array[2][41].CLK
clk => shift_array[2][42].CLK
clk => shift_array[2][43].CLK
clk => shift_array[2][44].CLK
clk => shift_array[2][45].CLK
clk => shift_array[2][46].CLK
clk => shift_array[2][47].CLK
clk => shift_array[2][48].CLK
clk => shift_array[2][49].CLK
clk => shift_array[2][50].CLK
clk => shift_array[2][51].CLK
clk => shift_array[2][52].CLK
clk => shift_array[2][53].CLK
clk => shift_array[2][54].CLK
clk => shift_array[2][55].CLK
clk => shift_array[2][56].CLK
clk => shift_array[2][57].CLK
clk => shift_array[2][58].CLK
clk => shift_array[2][59].CLK
clk => shift_array[2][60].CLK
clk => shift_array[2][61].CLK
clk => shift_array[2][62].CLK
clk => shift_array[2][63].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[1][12].CLK
clk => shift_array[1][13].CLK
clk => shift_array[1][14].CLK
clk => shift_array[1][15].CLK
clk => shift_array[1][16].CLK
clk => shift_array[1][17].CLK
clk => shift_array[1][18].CLK
clk => shift_array[1][19].CLK
clk => shift_array[1][20].CLK
clk => shift_array[1][21].CLK
clk => shift_array[1][22].CLK
clk => shift_array[1][23].CLK
clk => shift_array[1][24].CLK
clk => shift_array[1][25].CLK
clk => shift_array[1][26].CLK
clk => shift_array[1][27].CLK
clk => shift_array[1][28].CLK
clk => shift_array[1][29].CLK
clk => shift_array[1][30].CLK
clk => shift_array[1][31].CLK
clk => shift_array[1][32].CLK
clk => shift_array[1][33].CLK
clk => shift_array[1][34].CLK
clk => shift_array[1][35].CLK
clk => shift_array[1][36].CLK
clk => shift_array[1][37].CLK
clk => shift_array[1][38].CLK
clk => shift_array[1][39].CLK
clk => shift_array[1][40].CLK
clk => shift_array[1][41].CLK
clk => shift_array[1][42].CLK
clk => shift_array[1][43].CLK
clk => shift_array[1][44].CLK
clk => shift_array[1][45].CLK
clk => shift_array[1][46].CLK
clk => shift_array[1][47].CLK
clk => shift_array[1][48].CLK
clk => shift_array[1][49].CLK
clk => shift_array[1][50].CLK
clk => shift_array[1][51].CLK
clk => shift_array[1][52].CLK
clk => shift_array[1][53].CLK
clk => shift_array[1][54].CLK
clk => shift_array[1][55].CLK
clk => shift_array[1][56].CLK
clk => shift_array[1][57].CLK
clk => shift_array[1][58].CLK
clk => shift_array[1][59].CLK
clk => shift_array[1][60].CLK
clk => shift_array[1][61].CLK
clk => shift_array[1][62].CLK
clk => shift_array[1][63].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
clk => shift_array[0][12].CLK
clk => shift_array[0][13].CLK
clk => shift_array[0][14].CLK
clk => shift_array[0][15].CLK
clk => shift_array[0][16].CLK
clk => shift_array[0][17].CLK
clk => shift_array[0][18].CLK
clk => shift_array[0][19].CLK
clk => shift_array[0][20].CLK
clk => shift_array[0][21].CLK
clk => shift_array[0][22].CLK
clk => shift_array[0][23].CLK
clk => shift_array[0][24].CLK
clk => shift_array[0][25].CLK
clk => shift_array[0][26].CLK
clk => shift_array[0][27].CLK
clk => shift_array[0][28].CLK
clk => shift_array[0][29].CLK
clk => shift_array[0][30].CLK
clk => shift_array[0][31].CLK
clk => shift_array[0][32].CLK
clk => shift_array[0][33].CLK
clk => shift_array[0][34].CLK
clk => shift_array[0][35].CLK
clk => shift_array[0][36].CLK
clk => shift_array[0][37].CLK
clk => shift_array[0][38].CLK
clk => shift_array[0][39].CLK
clk => shift_array[0][40].CLK
clk => shift_array[0][41].CLK
clk => shift_array[0][42].CLK
clk => shift_array[0][43].CLK
clk => shift_array[0][44].CLK
clk => shift_array[0][45].CLK
clk => shift_array[0][46].CLK
clk => shift_array[0][47].CLK
clk => shift_array[0][48].CLK
clk => shift_array[0][49].CLK
clk => shift_array[0][50].CLK
clk => shift_array[0][51].CLK
clk => shift_array[0][52].CLK
clk => shift_array[0][53].CLK
clk => shift_array[0][54].CLK
clk => shift_array[0][55].CLK
clk => shift_array[0][56].CLK
clk => shift_array[0][57].CLK
clk => shift_array[0][58].CLK
clk => shift_array[0][59].CLK
clk => shift_array[0][60].CLK
clk => shift_array[0][61].CLK
clk => shift_array[0][62].CLK
clk => shift_array[0][63].CLK
reset => shift_array[12][0].ACLR
reset => shift_array[12][1].ACLR
reset => shift_array[12][2].ACLR
reset => shift_array[12][3].ACLR
reset => shift_array[12][4].ACLR
reset => shift_array[12][5].ACLR
reset => shift_array[12][6].ACLR
reset => shift_array[12][7].ACLR
reset => shift_array[12][8].ACLR
reset => shift_array[12][9].ACLR
reset => shift_array[12][10].ACLR
reset => shift_array[12][11].ACLR
reset => shift_array[12][12].ACLR
reset => shift_array[12][13].ACLR
reset => shift_array[12][14].ACLR
reset => shift_array[12][15].ACLR
reset => shift_array[12][16].ACLR
reset => shift_array[12][17].ACLR
reset => shift_array[12][18].ACLR
reset => shift_array[12][19].ACLR
reset => shift_array[12][20].ACLR
reset => shift_array[12][21].ACLR
reset => shift_array[12][22].ACLR
reset => shift_array[12][23].ACLR
reset => shift_array[12][24].ACLR
reset => shift_array[12][25].ACLR
reset => shift_array[12][26].ACLR
reset => shift_array[12][27].ACLR
reset => shift_array[12][28].ACLR
reset => shift_array[12][29].ACLR
reset => shift_array[12][30].ACLR
reset => shift_array[12][31].ACLR
reset => shift_array[12][32].ACLR
reset => shift_array[12][33].ACLR
reset => shift_array[12][34].ACLR
reset => shift_array[12][35].ACLR
reset => shift_array[12][36].ACLR
reset => shift_array[12][37].ACLR
reset => shift_array[12][38].ACLR
reset => shift_array[12][39].ACLR
reset => shift_array[12][40].ACLR
reset => shift_array[12][41].ACLR
reset => shift_array[12][42].ACLR
reset => shift_array[12][43].ACLR
reset => shift_array[12][44].ACLR
reset => shift_array[12][45].ACLR
reset => shift_array[12][46].ACLR
reset => shift_array[12][47].ACLR
reset => shift_array[12][48].ACLR
reset => shift_array[12][49].ACLR
reset => shift_array[12][50].ACLR
reset => shift_array[12][51].ACLR
reset => shift_array[12][52].ACLR
reset => shift_array[12][53].ACLR
reset => shift_array[12][54].ACLR
reset => shift_array[12][55].ACLR
reset => shift_array[12][56].ACLR
reset => shift_array[12][57].ACLR
reset => shift_array[12][58].ACLR
reset => shift_array[12][59].ACLR
reset => shift_array[12][60].ACLR
reset => shift_array[12][61].ACLR
reset => shift_array[12][62].ACLR
reset => shift_array[12][63].ACLR
reset => shift_array[11][0].ACLR
reset => shift_array[11][1].ACLR
reset => shift_array[11][2].ACLR
reset => shift_array[11][3].ACLR
reset => shift_array[11][4].ACLR
reset => shift_array[11][5].ACLR
reset => shift_array[11][6].ACLR
reset => shift_array[11][7].ACLR
reset => shift_array[11][8].ACLR
reset => shift_array[11][9].ACLR
reset => shift_array[11][10].ACLR
reset => shift_array[11][11].ACLR
reset => shift_array[11][12].ACLR
reset => shift_array[11][13].ACLR
reset => shift_array[11][14].ACLR
reset => shift_array[11][15].ACLR
reset => shift_array[11][16].ACLR
reset => shift_array[11][17].ACLR
reset => shift_array[11][18].ACLR
reset => shift_array[11][19].ACLR
reset => shift_array[11][20].ACLR
reset => shift_array[11][21].ACLR
reset => shift_array[11][22].ACLR
reset => shift_array[11][23].ACLR
reset => shift_array[11][24].ACLR
reset => shift_array[11][25].ACLR
reset => shift_array[11][26].ACLR
reset => shift_array[11][27].ACLR
reset => shift_array[11][28].ACLR
reset => shift_array[11][29].ACLR
reset => shift_array[11][30].ACLR
reset => shift_array[11][31].ACLR
reset => shift_array[11][32].ACLR
reset => shift_array[11][33].ACLR
reset => shift_array[11][34].ACLR
reset => shift_array[11][35].ACLR
reset => shift_array[11][36].ACLR
reset => shift_array[11][37].ACLR
reset => shift_array[11][38].ACLR
reset => shift_array[11][39].ACLR
reset => shift_array[11][40].ACLR
reset => shift_array[11][41].ACLR
reset => shift_array[11][42].ACLR
reset => shift_array[11][43].ACLR
reset => shift_array[11][44].ACLR
reset => shift_array[11][45].ACLR
reset => shift_array[11][46].ACLR
reset => shift_array[11][47].ACLR
reset => shift_array[11][48].ACLR
reset => shift_array[11][49].ACLR
reset => shift_array[11][50].ACLR
reset => shift_array[11][51].ACLR
reset => shift_array[11][52].ACLR
reset => shift_array[11][53].ACLR
reset => shift_array[11][54].ACLR
reset => shift_array[11][55].ACLR
reset => shift_array[11][56].ACLR
reset => shift_array[11][57].ACLR
reset => shift_array[11][58].ACLR
reset => shift_array[11][59].ACLR
reset => shift_array[11][60].ACLR
reset => shift_array[11][61].ACLR
reset => shift_array[11][62].ACLR
reset => shift_array[11][63].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[10][1].ACLR
reset => shift_array[10][2].ACLR
reset => shift_array[10][3].ACLR
reset => shift_array[10][4].ACLR
reset => shift_array[10][5].ACLR
reset => shift_array[10][6].ACLR
reset => shift_array[10][7].ACLR
reset => shift_array[10][8].ACLR
reset => shift_array[10][9].ACLR
reset => shift_array[10][10].ACLR
reset => shift_array[10][11].ACLR
reset => shift_array[10][12].ACLR
reset => shift_array[10][13].ACLR
reset => shift_array[10][14].ACLR
reset => shift_array[10][15].ACLR
reset => shift_array[10][16].ACLR
reset => shift_array[10][17].ACLR
reset => shift_array[10][18].ACLR
reset => shift_array[10][19].ACLR
reset => shift_array[10][20].ACLR
reset => shift_array[10][21].ACLR
reset => shift_array[10][22].ACLR
reset => shift_array[10][23].ACLR
reset => shift_array[10][24].ACLR
reset => shift_array[10][25].ACLR
reset => shift_array[10][26].ACLR
reset => shift_array[10][27].ACLR
reset => shift_array[10][28].ACLR
reset => shift_array[10][29].ACLR
reset => shift_array[10][30].ACLR
reset => shift_array[10][31].ACLR
reset => shift_array[10][32].ACLR
reset => shift_array[10][33].ACLR
reset => shift_array[10][34].ACLR
reset => shift_array[10][35].ACLR
reset => shift_array[10][36].ACLR
reset => shift_array[10][37].ACLR
reset => shift_array[10][38].ACLR
reset => shift_array[10][39].ACLR
reset => shift_array[10][40].ACLR
reset => shift_array[10][41].ACLR
reset => shift_array[10][42].ACLR
reset => shift_array[10][43].ACLR
reset => shift_array[10][44].ACLR
reset => shift_array[10][45].ACLR
reset => shift_array[10][46].ACLR
reset => shift_array[10][47].ACLR
reset => shift_array[10][48].ACLR
reset => shift_array[10][49].ACLR
reset => shift_array[10][50].ACLR
reset => shift_array[10][51].ACLR
reset => shift_array[10][52].ACLR
reset => shift_array[10][53].ACLR
reset => shift_array[10][54].ACLR
reset => shift_array[10][55].ACLR
reset => shift_array[10][56].ACLR
reset => shift_array[10][57].ACLR
reset => shift_array[10][58].ACLR
reset => shift_array[10][59].ACLR
reset => shift_array[10][60].ACLR
reset => shift_array[10][61].ACLR
reset => shift_array[10][62].ACLR
reset => shift_array[10][63].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[9][1].ACLR
reset => shift_array[9][2].ACLR
reset => shift_array[9][3].ACLR
reset => shift_array[9][4].ACLR
reset => shift_array[9][5].ACLR
reset => shift_array[9][6].ACLR
reset => shift_array[9][7].ACLR
reset => shift_array[9][8].ACLR
reset => shift_array[9][9].ACLR
reset => shift_array[9][10].ACLR
reset => shift_array[9][11].ACLR
reset => shift_array[9][12].ACLR
reset => shift_array[9][13].ACLR
reset => shift_array[9][14].ACLR
reset => shift_array[9][15].ACLR
reset => shift_array[9][16].ACLR
reset => shift_array[9][17].ACLR
reset => shift_array[9][18].ACLR
reset => shift_array[9][19].ACLR
reset => shift_array[9][20].ACLR
reset => shift_array[9][21].ACLR
reset => shift_array[9][22].ACLR
reset => shift_array[9][23].ACLR
reset => shift_array[9][24].ACLR
reset => shift_array[9][25].ACLR
reset => shift_array[9][26].ACLR
reset => shift_array[9][27].ACLR
reset => shift_array[9][28].ACLR
reset => shift_array[9][29].ACLR
reset => shift_array[9][30].ACLR
reset => shift_array[9][31].ACLR
reset => shift_array[9][32].ACLR
reset => shift_array[9][33].ACLR
reset => shift_array[9][34].ACLR
reset => shift_array[9][35].ACLR
reset => shift_array[9][36].ACLR
reset => shift_array[9][37].ACLR
reset => shift_array[9][38].ACLR
reset => shift_array[9][39].ACLR
reset => shift_array[9][40].ACLR
reset => shift_array[9][41].ACLR
reset => shift_array[9][42].ACLR
reset => shift_array[9][43].ACLR
reset => shift_array[9][44].ACLR
reset => shift_array[9][45].ACLR
reset => shift_array[9][46].ACLR
reset => shift_array[9][47].ACLR
reset => shift_array[9][48].ACLR
reset => shift_array[9][49].ACLR
reset => shift_array[9][50].ACLR
reset => shift_array[9][51].ACLR
reset => shift_array[9][52].ACLR
reset => shift_array[9][53].ACLR
reset => shift_array[9][54].ACLR
reset => shift_array[9][55].ACLR
reset => shift_array[9][56].ACLR
reset => shift_array[9][57].ACLR
reset => shift_array[9][58].ACLR
reset => shift_array[9][59].ACLR
reset => shift_array[9][60].ACLR
reset => shift_array[9][61].ACLR
reset => shift_array[9][62].ACLR
reset => shift_array[9][63].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[8][1].ACLR
reset => shift_array[8][2].ACLR
reset => shift_array[8][3].ACLR
reset => shift_array[8][4].ACLR
reset => shift_array[8][5].ACLR
reset => shift_array[8][6].ACLR
reset => shift_array[8][7].ACLR
reset => shift_array[8][8].ACLR
reset => shift_array[8][9].ACLR
reset => shift_array[8][10].ACLR
reset => shift_array[8][11].ACLR
reset => shift_array[8][12].ACLR
reset => shift_array[8][13].ACLR
reset => shift_array[8][14].ACLR
reset => shift_array[8][15].ACLR
reset => shift_array[8][16].ACLR
reset => shift_array[8][17].ACLR
reset => shift_array[8][18].ACLR
reset => shift_array[8][19].ACLR
reset => shift_array[8][20].ACLR
reset => shift_array[8][21].ACLR
reset => shift_array[8][22].ACLR
reset => shift_array[8][23].ACLR
reset => shift_array[8][24].ACLR
reset => shift_array[8][25].ACLR
reset => shift_array[8][26].ACLR
reset => shift_array[8][27].ACLR
reset => shift_array[8][28].ACLR
reset => shift_array[8][29].ACLR
reset => shift_array[8][30].ACLR
reset => shift_array[8][31].ACLR
reset => shift_array[8][32].ACLR
reset => shift_array[8][33].ACLR
reset => shift_array[8][34].ACLR
reset => shift_array[8][35].ACLR
reset => shift_array[8][36].ACLR
reset => shift_array[8][37].ACLR
reset => shift_array[8][38].ACLR
reset => shift_array[8][39].ACLR
reset => shift_array[8][40].ACLR
reset => shift_array[8][41].ACLR
reset => shift_array[8][42].ACLR
reset => shift_array[8][43].ACLR
reset => shift_array[8][44].ACLR
reset => shift_array[8][45].ACLR
reset => shift_array[8][46].ACLR
reset => shift_array[8][47].ACLR
reset => shift_array[8][48].ACLR
reset => shift_array[8][49].ACLR
reset => shift_array[8][50].ACLR
reset => shift_array[8][51].ACLR
reset => shift_array[8][52].ACLR
reset => shift_array[8][53].ACLR
reset => shift_array[8][54].ACLR
reset => shift_array[8][55].ACLR
reset => shift_array[8][56].ACLR
reset => shift_array[8][57].ACLR
reset => shift_array[8][58].ACLR
reset => shift_array[8][59].ACLR
reset => shift_array[8][60].ACLR
reset => shift_array[8][61].ACLR
reset => shift_array[8][62].ACLR
reset => shift_array[8][63].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[7][12].ACLR
reset => shift_array[7][13].ACLR
reset => shift_array[7][14].ACLR
reset => shift_array[7][15].ACLR
reset => shift_array[7][16].ACLR
reset => shift_array[7][17].ACLR
reset => shift_array[7][18].ACLR
reset => shift_array[7][19].ACLR
reset => shift_array[7][20].ACLR
reset => shift_array[7][21].ACLR
reset => shift_array[7][22].ACLR
reset => shift_array[7][23].ACLR
reset => shift_array[7][24].ACLR
reset => shift_array[7][25].ACLR
reset => shift_array[7][26].ACLR
reset => shift_array[7][27].ACLR
reset => shift_array[7][28].ACLR
reset => shift_array[7][29].ACLR
reset => shift_array[7][30].ACLR
reset => shift_array[7][31].ACLR
reset => shift_array[7][32].ACLR
reset => shift_array[7][33].ACLR
reset => shift_array[7][34].ACLR
reset => shift_array[7][35].ACLR
reset => shift_array[7][36].ACLR
reset => shift_array[7][37].ACLR
reset => shift_array[7][38].ACLR
reset => shift_array[7][39].ACLR
reset => shift_array[7][40].ACLR
reset => shift_array[7][41].ACLR
reset => shift_array[7][42].ACLR
reset => shift_array[7][43].ACLR
reset => shift_array[7][44].ACLR
reset => shift_array[7][45].ACLR
reset => shift_array[7][46].ACLR
reset => shift_array[7][47].ACLR
reset => shift_array[7][48].ACLR
reset => shift_array[7][49].ACLR
reset => shift_array[7][50].ACLR
reset => shift_array[7][51].ACLR
reset => shift_array[7][52].ACLR
reset => shift_array[7][53].ACLR
reset => shift_array[7][54].ACLR
reset => shift_array[7][55].ACLR
reset => shift_array[7][56].ACLR
reset => shift_array[7][57].ACLR
reset => shift_array[7][58].ACLR
reset => shift_array[7][59].ACLR
reset => shift_array[7][60].ACLR
reset => shift_array[7][61].ACLR
reset => shift_array[7][62].ACLR
reset => shift_array[7][63].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[6][12].ACLR
reset => shift_array[6][13].ACLR
reset => shift_array[6][14].ACLR
reset => shift_array[6][15].ACLR
reset => shift_array[6][16].ACLR
reset => shift_array[6][17].ACLR
reset => shift_array[6][18].ACLR
reset => shift_array[6][19].ACLR
reset => shift_array[6][20].ACLR
reset => shift_array[6][21].ACLR
reset => shift_array[6][22].ACLR
reset => shift_array[6][23].ACLR
reset => shift_array[6][24].ACLR
reset => shift_array[6][25].ACLR
reset => shift_array[6][26].ACLR
reset => shift_array[6][27].ACLR
reset => shift_array[6][28].ACLR
reset => shift_array[6][29].ACLR
reset => shift_array[6][30].ACLR
reset => shift_array[6][31].ACLR
reset => shift_array[6][32].ACLR
reset => shift_array[6][33].ACLR
reset => shift_array[6][34].ACLR
reset => shift_array[6][35].ACLR
reset => shift_array[6][36].ACLR
reset => shift_array[6][37].ACLR
reset => shift_array[6][38].ACLR
reset => shift_array[6][39].ACLR
reset => shift_array[6][40].ACLR
reset => shift_array[6][41].ACLR
reset => shift_array[6][42].ACLR
reset => shift_array[6][43].ACLR
reset => shift_array[6][44].ACLR
reset => shift_array[6][45].ACLR
reset => shift_array[6][46].ACLR
reset => shift_array[6][47].ACLR
reset => shift_array[6][48].ACLR
reset => shift_array[6][49].ACLR
reset => shift_array[6][50].ACLR
reset => shift_array[6][51].ACLR
reset => shift_array[6][52].ACLR
reset => shift_array[6][53].ACLR
reset => shift_array[6][54].ACLR
reset => shift_array[6][55].ACLR
reset => shift_array[6][56].ACLR
reset => shift_array[6][57].ACLR
reset => shift_array[6][58].ACLR
reset => shift_array[6][59].ACLR
reset => shift_array[6][60].ACLR
reset => shift_array[6][61].ACLR
reset => shift_array[6][62].ACLR
reset => shift_array[6][63].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[5][12].ACLR
reset => shift_array[5][13].ACLR
reset => shift_array[5][14].ACLR
reset => shift_array[5][15].ACLR
reset => shift_array[5][16].ACLR
reset => shift_array[5][17].ACLR
reset => shift_array[5][18].ACLR
reset => shift_array[5][19].ACLR
reset => shift_array[5][20].ACLR
reset => shift_array[5][21].ACLR
reset => shift_array[5][22].ACLR
reset => shift_array[5][23].ACLR
reset => shift_array[5][24].ACLR
reset => shift_array[5][25].ACLR
reset => shift_array[5][26].ACLR
reset => shift_array[5][27].ACLR
reset => shift_array[5][28].ACLR
reset => shift_array[5][29].ACLR
reset => shift_array[5][30].ACLR
reset => shift_array[5][31].ACLR
reset => shift_array[5][32].ACLR
reset => shift_array[5][33].ACLR
reset => shift_array[5][34].ACLR
reset => shift_array[5][35].ACLR
reset => shift_array[5][36].ACLR
reset => shift_array[5][37].ACLR
reset => shift_array[5][38].ACLR
reset => shift_array[5][39].ACLR
reset => shift_array[5][40].ACLR
reset => shift_array[5][41].ACLR
reset => shift_array[5][42].ACLR
reset => shift_array[5][43].ACLR
reset => shift_array[5][44].ACLR
reset => shift_array[5][45].ACLR
reset => shift_array[5][46].ACLR
reset => shift_array[5][47].ACLR
reset => shift_array[5][48].ACLR
reset => shift_array[5][49].ACLR
reset => shift_array[5][50].ACLR
reset => shift_array[5][51].ACLR
reset => shift_array[5][52].ACLR
reset => shift_array[5][53].ACLR
reset => shift_array[5][54].ACLR
reset => shift_array[5][55].ACLR
reset => shift_array[5][56].ACLR
reset => shift_array[5][57].ACLR
reset => shift_array[5][58].ACLR
reset => shift_array[5][59].ACLR
reset => shift_array[5][60].ACLR
reset => shift_array[5][61].ACLR
reset => shift_array[5][62].ACLR
reset => shift_array[5][63].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[4][12].ACLR
reset => shift_array[4][13].ACLR
reset => shift_array[4][14].ACLR
reset => shift_array[4][15].ACLR
reset => shift_array[4][16].ACLR
reset => shift_array[4][17].ACLR
reset => shift_array[4][18].ACLR
reset => shift_array[4][19].ACLR
reset => shift_array[4][20].ACLR
reset => shift_array[4][21].ACLR
reset => shift_array[4][22].ACLR
reset => shift_array[4][23].ACLR
reset => shift_array[4][24].ACLR
reset => shift_array[4][25].ACLR
reset => shift_array[4][26].ACLR
reset => shift_array[4][27].ACLR
reset => shift_array[4][28].ACLR
reset => shift_array[4][29].ACLR
reset => shift_array[4][30].ACLR
reset => shift_array[4][31].ACLR
reset => shift_array[4][32].ACLR
reset => shift_array[4][33].ACLR
reset => shift_array[4][34].ACLR
reset => shift_array[4][35].ACLR
reset => shift_array[4][36].ACLR
reset => shift_array[4][37].ACLR
reset => shift_array[4][38].ACLR
reset => shift_array[4][39].ACLR
reset => shift_array[4][40].ACLR
reset => shift_array[4][41].ACLR
reset => shift_array[4][42].ACLR
reset => shift_array[4][43].ACLR
reset => shift_array[4][44].ACLR
reset => shift_array[4][45].ACLR
reset => shift_array[4][46].ACLR
reset => shift_array[4][47].ACLR
reset => shift_array[4][48].ACLR
reset => shift_array[4][49].ACLR
reset => shift_array[4][50].ACLR
reset => shift_array[4][51].ACLR
reset => shift_array[4][52].ACLR
reset => shift_array[4][53].ACLR
reset => shift_array[4][54].ACLR
reset => shift_array[4][55].ACLR
reset => shift_array[4][56].ACLR
reset => shift_array[4][57].ACLR
reset => shift_array[4][58].ACLR
reset => shift_array[4][59].ACLR
reset => shift_array[4][60].ACLR
reset => shift_array[4][61].ACLR
reset => shift_array[4][62].ACLR
reset => shift_array[4][63].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[3][12].ACLR
reset => shift_array[3][13].ACLR
reset => shift_array[3][14].ACLR
reset => shift_array[3][15].ACLR
reset => shift_array[3][16].ACLR
reset => shift_array[3][17].ACLR
reset => shift_array[3][18].ACLR
reset => shift_array[3][19].ACLR
reset => shift_array[3][20].ACLR
reset => shift_array[3][21].ACLR
reset => shift_array[3][22].ACLR
reset => shift_array[3][23].ACLR
reset => shift_array[3][24].ACLR
reset => shift_array[3][25].ACLR
reset => shift_array[3][26].ACLR
reset => shift_array[3][27].ACLR
reset => shift_array[3][28].ACLR
reset => shift_array[3][29].ACLR
reset => shift_array[3][30].ACLR
reset => shift_array[3][31].ACLR
reset => shift_array[3][32].ACLR
reset => shift_array[3][33].ACLR
reset => shift_array[3][34].ACLR
reset => shift_array[3][35].ACLR
reset => shift_array[3][36].ACLR
reset => shift_array[3][37].ACLR
reset => shift_array[3][38].ACLR
reset => shift_array[3][39].ACLR
reset => shift_array[3][40].ACLR
reset => shift_array[3][41].ACLR
reset => shift_array[3][42].ACLR
reset => shift_array[3][43].ACLR
reset => shift_array[3][44].ACLR
reset => shift_array[3][45].ACLR
reset => shift_array[3][46].ACLR
reset => shift_array[3][47].ACLR
reset => shift_array[3][48].ACLR
reset => shift_array[3][49].ACLR
reset => shift_array[3][50].ACLR
reset => shift_array[3][51].ACLR
reset => shift_array[3][52].ACLR
reset => shift_array[3][53].ACLR
reset => shift_array[3][54].ACLR
reset => shift_array[3][55].ACLR
reset => shift_array[3][56].ACLR
reset => shift_array[3][57].ACLR
reset => shift_array[3][58].ACLR
reset => shift_array[3][59].ACLR
reset => shift_array[3][60].ACLR
reset => shift_array[3][61].ACLR
reset => shift_array[3][62].ACLR
reset => shift_array[3][63].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[2][12].ACLR
reset => shift_array[2][13].ACLR
reset => shift_array[2][14].ACLR
reset => shift_array[2][15].ACLR
reset => shift_array[2][16].ACLR
reset => shift_array[2][17].ACLR
reset => shift_array[2][18].ACLR
reset => shift_array[2][19].ACLR
reset => shift_array[2][20].ACLR
reset => shift_array[2][21].ACLR
reset => shift_array[2][22].ACLR
reset => shift_array[2][23].ACLR
reset => shift_array[2][24].ACLR
reset => shift_array[2][25].ACLR
reset => shift_array[2][26].ACLR
reset => shift_array[2][27].ACLR
reset => shift_array[2][28].ACLR
reset => shift_array[2][29].ACLR
reset => shift_array[2][30].ACLR
reset => shift_array[2][31].ACLR
reset => shift_array[2][32].ACLR
reset => shift_array[2][33].ACLR
reset => shift_array[2][34].ACLR
reset => shift_array[2][35].ACLR
reset => shift_array[2][36].ACLR
reset => shift_array[2][37].ACLR
reset => shift_array[2][38].ACLR
reset => shift_array[2][39].ACLR
reset => shift_array[2][40].ACLR
reset => shift_array[2][41].ACLR
reset => shift_array[2][42].ACLR
reset => shift_array[2][43].ACLR
reset => shift_array[2][44].ACLR
reset => shift_array[2][45].ACLR
reset => shift_array[2][46].ACLR
reset => shift_array[2][47].ACLR
reset => shift_array[2][48].ACLR
reset => shift_array[2][49].ACLR
reset => shift_array[2][50].ACLR
reset => shift_array[2][51].ACLR
reset => shift_array[2][52].ACLR
reset => shift_array[2][53].ACLR
reset => shift_array[2][54].ACLR
reset => shift_array[2][55].ACLR
reset => shift_array[2][56].ACLR
reset => shift_array[2][57].ACLR
reset => shift_array[2][58].ACLR
reset => shift_array[2][59].ACLR
reset => shift_array[2][60].ACLR
reset => shift_array[2][61].ACLR
reset => shift_array[2][62].ACLR
reset => shift_array[2][63].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[1][12].ACLR
reset => shift_array[1][13].ACLR
reset => shift_array[1][14].ACLR
reset => shift_array[1][15].ACLR
reset => shift_array[1][16].ACLR
reset => shift_array[1][17].ACLR
reset => shift_array[1][18].ACLR
reset => shift_array[1][19].ACLR
reset => shift_array[1][20].ACLR
reset => shift_array[1][21].ACLR
reset => shift_array[1][22].ACLR
reset => shift_array[1][23].ACLR
reset => shift_array[1][24].ACLR
reset => shift_array[1][25].ACLR
reset => shift_array[1][26].ACLR
reset => shift_array[1][27].ACLR
reset => shift_array[1][28].ACLR
reset => shift_array[1][29].ACLR
reset => shift_array[1][30].ACLR
reset => shift_array[1][31].ACLR
reset => shift_array[1][32].ACLR
reset => shift_array[1][33].ACLR
reset => shift_array[1][34].ACLR
reset => shift_array[1][35].ACLR
reset => shift_array[1][36].ACLR
reset => shift_array[1][37].ACLR
reset => shift_array[1][38].ACLR
reset => shift_array[1][39].ACLR
reset => shift_array[1][40].ACLR
reset => shift_array[1][41].ACLR
reset => shift_array[1][42].ACLR
reset => shift_array[1][43].ACLR
reset => shift_array[1][44].ACLR
reset => shift_array[1][45].ACLR
reset => shift_array[1][46].ACLR
reset => shift_array[1][47].ACLR
reset => shift_array[1][48].ACLR
reset => shift_array[1][49].ACLR
reset => shift_array[1][50].ACLR
reset => shift_array[1][51].ACLR
reset => shift_array[1][52].ACLR
reset => shift_array[1][53].ACLR
reset => shift_array[1][54].ACLR
reset => shift_array[1][55].ACLR
reset => shift_array[1][56].ACLR
reset => shift_array[1][57].ACLR
reset => shift_array[1][58].ACLR
reset => shift_array[1][59].ACLR
reset => shift_array[1][60].ACLR
reset => shift_array[1][61].ACLR
reset => shift_array[1][62].ACLR
reset => shift_array[1][63].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
reset => shift_array[0][12].ACLR
reset => shift_array[0][13].ACLR
reset => shift_array[0][14].ACLR
reset => shift_array[0][15].ACLR
reset => shift_array[0][16].ACLR
reset => shift_array[0][17].ACLR
reset => shift_array[0][18].ACLR
reset => shift_array[0][19].ACLR
reset => shift_array[0][20].ACLR
reset => shift_array[0][21].ACLR
reset => shift_array[0][22].ACLR
reset => shift_array[0][23].ACLR
reset => shift_array[0][24].ACLR
reset => shift_array[0][25].ACLR
reset => shift_array[0][26].ACLR
reset => shift_array[0][27].ACLR
reset => shift_array[0][28].ACLR
reset => shift_array[0][29].ACLR
reset => shift_array[0][30].ACLR
reset => shift_array[0][31].ACLR
reset => shift_array[0][32].ACLR
reset => shift_array[0][33].ACLR
reset => shift_array[0][34].ACLR
reset => shift_array[0][35].ACLR
reset => shift_array[0][36].ACLR
reset => shift_array[0][37].ACLR
reset => shift_array[0][38].ACLR
reset => shift_array[0][39].ACLR
reset => shift_array[0][40].ACLR
reset => shift_array[0][41].ACLR
reset => shift_array[0][42].ACLR
reset => shift_array[0][43].ACLR
reset => shift_array[0][44].ACLR
reset => shift_array[0][45].ACLR
reset => shift_array[0][46].ACLR
reset => shift_array[0][47].ACLR
reset => shift_array[0][48].ACLR
reset => shift_array[0][49].ACLR
reset => shift_array[0][50].ACLR
reset => shift_array[0][51].ACLR
reset => shift_array[0][52].ACLR
reset => shift_array[0][53].ACLR
reset => shift_array[0][54].ACLR
reset => shift_array[0][55].ACLR
reset => shift_array[0][56].ACLR
reset => shift_array[0][57].ACLR
reset => shift_array[0][58].ACLR
reset => shift_array[0][59].ACLR
reset => shift_array[0][60].ACLR
reset => shift_array[0][61].ACLR
reset => shift_array[0][62].ACLR
reset => shift_array[0][63].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_in[12] => shift_array[0][12].DATAIN
data_in[13] => shift_array[0][13].DATAIN
data_in[14] => shift_array[0][14].DATAIN
data_in[15] => shift_array[0][15].DATAIN
data_in[16] => shift_array[0][16].DATAIN
data_in[17] => shift_array[0][17].DATAIN
data_in[18] => shift_array[0][18].DATAIN
data_in[19] => shift_array[0][19].DATAIN
data_in[20] => shift_array[0][20].DATAIN
data_in[21] => shift_array[0][21].DATAIN
data_in[22] => shift_array[0][22].DATAIN
data_in[23] => shift_array[0][23].DATAIN
data_in[24] => shift_array[0][24].DATAIN
data_in[25] => shift_array[0][25].DATAIN
data_in[26] => shift_array[0][26].DATAIN
data_in[27] => shift_array[0][27].DATAIN
data_in[28] => shift_array[0][28].DATAIN
data_in[29] => shift_array[0][29].DATAIN
data_in[30] => shift_array[0][30].DATAIN
data_in[31] => shift_array[0][31].DATAIN
data_in[32] => shift_array[0][32].DATAIN
data_in[33] => shift_array[0][33].DATAIN
data_in[34] => shift_array[0][34].DATAIN
data_in[35] => shift_array[0][35].DATAIN
data_in[36] => shift_array[0][36].DATAIN
data_in[37] => shift_array[0][37].DATAIN
data_in[38] => shift_array[0][38].DATAIN
data_in[39] => shift_array[0][39].DATAIN
data_in[40] => shift_array[0][40].DATAIN
data_in[41] => shift_array[0][41].DATAIN
data_in[42] => shift_array[0][42].DATAIN
data_in[43] => shift_array[0][43].DATAIN
data_in[44] => shift_array[0][44].DATAIN
data_in[45] => shift_array[0][45].DATAIN
data_in[46] => shift_array[0][46].DATAIN
data_in[47] => shift_array[0][47].DATAIN
data_in[48] => shift_array[0][48].DATAIN
data_in[49] => shift_array[0][49].DATAIN
data_in[50] => shift_array[0][50].DATAIN
data_in[51] => shift_array[0][51].DATAIN
data_in[52] => shift_array[0][52].DATAIN
data_in[53] => shift_array[0][53].DATAIN
data_in[54] => shift_array[0][54].DATAIN
data_in[55] => shift_array[0][55].DATAIN
data_in[56] => shift_array[0][56].DATAIN
data_in[57] => shift_array[0][57].DATAIN
data_in[58] => shift_array[0][58].DATAIN
data_in[59] => shift_array[0][59].DATAIN
data_in[60] => shift_array[0][60].DATAIN
data_in[61] => shift_array[0][61].DATAIN
data_in[62] => shift_array[0][62].DATAIN
data_in[63] => shift_array[0][63].DATAIN
data_out[0] <= shift_array[12][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[12][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[12][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[12][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[12][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[12][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[12][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[12][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[12][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[12][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[12][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[12][11].DB_MAX_OUTPUT_PORT_TYPE
data_out[12] <= shift_array[12][12].DB_MAX_OUTPUT_PORT_TYPE
data_out[13] <= shift_array[12][13].DB_MAX_OUTPUT_PORT_TYPE
data_out[14] <= shift_array[12][14].DB_MAX_OUTPUT_PORT_TYPE
data_out[15] <= shift_array[12][15].DB_MAX_OUTPUT_PORT_TYPE
data_out[16] <= shift_array[12][16].DB_MAX_OUTPUT_PORT_TYPE
data_out[17] <= shift_array[12][17].DB_MAX_OUTPUT_PORT_TYPE
data_out[18] <= shift_array[12][18].DB_MAX_OUTPUT_PORT_TYPE
data_out[19] <= shift_array[12][19].DB_MAX_OUTPUT_PORT_TYPE
data_out[20] <= shift_array[12][20].DB_MAX_OUTPUT_PORT_TYPE
data_out[21] <= shift_array[12][21].DB_MAX_OUTPUT_PORT_TYPE
data_out[22] <= shift_array[12][22].DB_MAX_OUTPUT_PORT_TYPE
data_out[23] <= shift_array[12][23].DB_MAX_OUTPUT_PORT_TYPE
data_out[24] <= shift_array[12][24].DB_MAX_OUTPUT_PORT_TYPE
data_out[25] <= shift_array[12][25].DB_MAX_OUTPUT_PORT_TYPE
data_out[26] <= shift_array[12][26].DB_MAX_OUTPUT_PORT_TYPE
data_out[27] <= shift_array[12][27].DB_MAX_OUTPUT_PORT_TYPE
data_out[28] <= shift_array[12][28].DB_MAX_OUTPUT_PORT_TYPE
data_out[29] <= shift_array[12][29].DB_MAX_OUTPUT_PORT_TYPE
data_out[30] <= shift_array[12][30].DB_MAX_OUTPUT_PORT_TYPE
data_out[31] <= shift_array[12][31].DB_MAX_OUTPUT_PORT_TYPE
data_out[32] <= shift_array[12][32].DB_MAX_OUTPUT_PORT_TYPE
data_out[33] <= shift_array[12][33].DB_MAX_OUTPUT_PORT_TYPE
data_out[34] <= shift_array[12][34].DB_MAX_OUTPUT_PORT_TYPE
data_out[35] <= shift_array[12][35].DB_MAX_OUTPUT_PORT_TYPE
data_out[36] <= shift_array[12][36].DB_MAX_OUTPUT_PORT_TYPE
data_out[37] <= shift_array[12][37].DB_MAX_OUTPUT_PORT_TYPE
data_out[38] <= shift_array[12][38].DB_MAX_OUTPUT_PORT_TYPE
data_out[39] <= shift_array[12][39].DB_MAX_OUTPUT_PORT_TYPE
data_out[40] <= shift_array[12][40].DB_MAX_OUTPUT_PORT_TYPE
data_out[41] <= shift_array[12][41].DB_MAX_OUTPUT_PORT_TYPE
data_out[42] <= shift_array[12][42].DB_MAX_OUTPUT_PORT_TYPE
data_out[43] <= shift_array[12][43].DB_MAX_OUTPUT_PORT_TYPE
data_out[44] <= shift_array[12][44].DB_MAX_OUTPUT_PORT_TYPE
data_out[45] <= shift_array[12][45].DB_MAX_OUTPUT_PORT_TYPE
data_out[46] <= shift_array[12][46].DB_MAX_OUTPUT_PORT_TYPE
data_out[47] <= shift_array[12][47].DB_MAX_OUTPUT_PORT_TYPE
data_out[48] <= shift_array[12][48].DB_MAX_OUTPUT_PORT_TYPE
data_out[49] <= shift_array[12][49].DB_MAX_OUTPUT_PORT_TYPE
data_out[50] <= shift_array[12][50].DB_MAX_OUTPUT_PORT_TYPE
data_out[51] <= shift_array[12][51].DB_MAX_OUTPUT_PORT_TYPE
data_out[52] <= shift_array[12][52].DB_MAX_OUTPUT_PORT_TYPE
data_out[53] <= shift_array[12][53].DB_MAX_OUTPUT_PORT_TYPE
data_out[54] <= shift_array[12][54].DB_MAX_OUTPUT_PORT_TYPE
data_out[55] <= shift_array[12][55].DB_MAX_OUTPUT_PORT_TYPE
data_out[56] <= shift_array[12][56].DB_MAX_OUTPUT_PORT_TYPE
data_out[57] <= shift_array[12][57].DB_MAX_OUTPUT_PORT_TYPE
data_out[58] <= shift_array[12][58].DB_MAX_OUTPUT_PORT_TYPE
data_out[59] <= shift_array[12][59].DB_MAX_OUTPUT_PORT_TYPE
data_out[60] <= shift_array[12][60].DB_MAX_OUTPUT_PORT_TYPE
data_out[61] <= shift_array[12][61].DB_MAX_OUTPUT_PORT_TYPE
data_out[62] <= shift_array[12][62].DB_MAX_OUTPUT_PORT_TYPE
data_out[63] <= shift_array[12][63].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr11
clk => shift_array[3][0].CLK
clk => shift_array[2][0].CLK
clk => shift_array[1][0].CLK
clk => shift_array[0][0].CLK
reset => shift_array[3][0].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[0][0].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_out[0] <= shift_array[3][0].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr00
clk => shift_array[11][0].CLK
clk => shift_array[11][1].CLK
clk => shift_array[11][2].CLK
clk => shift_array[11][3].CLK
clk => shift_array[11][4].CLK
clk => shift_array[11][5].CLK
clk => shift_array[11][6].CLK
clk => shift_array[11][7].CLK
clk => shift_array[11][8].CLK
clk => shift_array[11][9].CLK
clk => shift_array[11][10].CLK
clk => shift_array[11][11].CLK
clk => shift_array[10][0].CLK
clk => shift_array[10][1].CLK
clk => shift_array[10][2].CLK
clk => shift_array[10][3].CLK
clk => shift_array[10][4].CLK
clk => shift_array[10][5].CLK
clk => shift_array[10][6].CLK
clk => shift_array[10][7].CLK
clk => shift_array[10][8].CLK
clk => shift_array[10][9].CLK
clk => shift_array[10][10].CLK
clk => shift_array[10][11].CLK
clk => shift_array[9][0].CLK
clk => shift_array[9][1].CLK
clk => shift_array[9][2].CLK
clk => shift_array[9][3].CLK
clk => shift_array[9][4].CLK
clk => shift_array[9][5].CLK
clk => shift_array[9][6].CLK
clk => shift_array[9][7].CLK
clk => shift_array[9][8].CLK
clk => shift_array[9][9].CLK
clk => shift_array[9][10].CLK
clk => shift_array[9][11].CLK
clk => shift_array[8][0].CLK
clk => shift_array[8][1].CLK
clk => shift_array[8][2].CLK
clk => shift_array[8][3].CLK
clk => shift_array[8][4].CLK
clk => shift_array[8][5].CLK
clk => shift_array[8][6].CLK
clk => shift_array[8][7].CLK
clk => shift_array[8][8].CLK
clk => shift_array[8][9].CLK
clk => shift_array[8][10].CLK
clk => shift_array[8][11].CLK
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[7][5].CLK
clk => shift_array[7][6].CLK
clk => shift_array[7][7].CLK
clk => shift_array[7][8].CLK
clk => shift_array[7][9].CLK
clk => shift_array[7][10].CLK
clk => shift_array[7][11].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[6][5].CLK
clk => shift_array[6][6].CLK
clk => shift_array[6][7].CLK
clk => shift_array[6][8].CLK
clk => shift_array[6][9].CLK
clk => shift_array[6][10].CLK
clk => shift_array[6][11].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[5][5].CLK
clk => shift_array[5][6].CLK
clk => shift_array[5][7].CLK
clk => shift_array[5][8].CLK
clk => shift_array[5][9].CLK
clk => shift_array[5][10].CLK
clk => shift_array[5][11].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[4][5].CLK
clk => shift_array[4][6].CLK
clk => shift_array[4][7].CLK
clk => shift_array[4][8].CLK
clk => shift_array[4][9].CLK
clk => shift_array[4][10].CLK
clk => shift_array[4][11].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[3][5].CLK
clk => shift_array[3][6].CLK
clk => shift_array[3][7].CLK
clk => shift_array[3][8].CLK
clk => shift_array[3][9].CLK
clk => shift_array[3][10].CLK
clk => shift_array[3][11].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[2][5].CLK
clk => shift_array[2][6].CLK
clk => shift_array[2][7].CLK
clk => shift_array[2][8].CLK
clk => shift_array[2][9].CLK
clk => shift_array[2][10].CLK
clk => shift_array[2][11].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[1][5].CLK
clk => shift_array[1][6].CLK
clk => shift_array[1][7].CLK
clk => shift_array[1][8].CLK
clk => shift_array[1][9].CLK
clk => shift_array[1][10].CLK
clk => shift_array[1][11].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
clk => shift_array[0][5].CLK
clk => shift_array[0][6].CLK
clk => shift_array[0][7].CLK
clk => shift_array[0][8].CLK
clk => shift_array[0][9].CLK
clk => shift_array[0][10].CLK
clk => shift_array[0][11].CLK
reset => shift_array[11][0].ACLR
reset => shift_array[11][1].ACLR
reset => shift_array[11][2].ACLR
reset => shift_array[11][3].ACLR
reset => shift_array[11][4].ACLR
reset => shift_array[11][5].ACLR
reset => shift_array[11][6].ACLR
reset => shift_array[11][7].ACLR
reset => shift_array[11][8].ACLR
reset => shift_array[11][9].ACLR
reset => shift_array[11][10].ACLR
reset => shift_array[11][11].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[10][1].ACLR
reset => shift_array[10][2].ACLR
reset => shift_array[10][3].ACLR
reset => shift_array[10][4].ACLR
reset => shift_array[10][5].ACLR
reset => shift_array[10][6].ACLR
reset => shift_array[10][7].ACLR
reset => shift_array[10][8].ACLR
reset => shift_array[10][9].ACLR
reset => shift_array[10][10].ACLR
reset => shift_array[10][11].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[9][1].ACLR
reset => shift_array[9][2].ACLR
reset => shift_array[9][3].ACLR
reset => shift_array[9][4].ACLR
reset => shift_array[9][5].ACLR
reset => shift_array[9][6].ACLR
reset => shift_array[9][7].ACLR
reset => shift_array[9][8].ACLR
reset => shift_array[9][9].ACLR
reset => shift_array[9][10].ACLR
reset => shift_array[9][11].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[8][1].ACLR
reset => shift_array[8][2].ACLR
reset => shift_array[8][3].ACLR
reset => shift_array[8][4].ACLR
reset => shift_array[8][5].ACLR
reset => shift_array[8][6].ACLR
reset => shift_array[8][7].ACLR
reset => shift_array[8][8].ACLR
reset => shift_array[8][9].ACLR
reset => shift_array[8][10].ACLR
reset => shift_array[8][11].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[7][5].ACLR
reset => shift_array[7][6].ACLR
reset => shift_array[7][7].ACLR
reset => shift_array[7][8].ACLR
reset => shift_array[7][9].ACLR
reset => shift_array[7][10].ACLR
reset => shift_array[7][11].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[6][5].ACLR
reset => shift_array[6][6].ACLR
reset => shift_array[6][7].ACLR
reset => shift_array[6][8].ACLR
reset => shift_array[6][9].ACLR
reset => shift_array[6][10].ACLR
reset => shift_array[6][11].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[5][5].ACLR
reset => shift_array[5][6].ACLR
reset => shift_array[5][7].ACLR
reset => shift_array[5][8].ACLR
reset => shift_array[5][9].ACLR
reset => shift_array[5][10].ACLR
reset => shift_array[5][11].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[4][5].ACLR
reset => shift_array[4][6].ACLR
reset => shift_array[4][7].ACLR
reset => shift_array[4][8].ACLR
reset => shift_array[4][9].ACLR
reset => shift_array[4][10].ACLR
reset => shift_array[4][11].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[3][5].ACLR
reset => shift_array[3][6].ACLR
reset => shift_array[3][7].ACLR
reset => shift_array[3][8].ACLR
reset => shift_array[3][9].ACLR
reset => shift_array[3][10].ACLR
reset => shift_array[3][11].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[2][5].ACLR
reset => shift_array[2][6].ACLR
reset => shift_array[2][7].ACLR
reset => shift_array[2][8].ACLR
reset => shift_array[2][9].ACLR
reset => shift_array[2][10].ACLR
reset => shift_array[2][11].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[1][5].ACLR
reset => shift_array[1][6].ACLR
reset => shift_array[1][7].ACLR
reset => shift_array[1][8].ACLR
reset => shift_array[1][9].ACLR
reset => shift_array[1][10].ACLR
reset => shift_array[1][11].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
reset => shift_array[0][5].ACLR
reset => shift_array[0][6].ACLR
reset => shift_array[0][7].ACLR
reset => shift_array[0][8].ACLR
reset => shift_array[0][9].ACLR
reset => shift_array[0][10].ACLR
reset => shift_array[0][11].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_in[5] => shift_array[0][5].DATAIN
data_in[6] => shift_array[0][6].DATAIN
data_in[7] => shift_array[0][7].DATAIN
data_in[8] => shift_array[0][8].DATAIN
data_in[9] => shift_array[0][9].DATAIN
data_in[10] => shift_array[0][10].DATAIN
data_in[11] => shift_array[0][11].DATAIN
data_out[0] <= shift_array[11][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[11][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[11][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[11][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[11][4].DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= shift_array[11][5].DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= shift_array[11][6].DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= shift_array[11][7].DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= shift_array[11][8].DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= shift_array[11][9].DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= shift_array[11][10].DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= shift_array[11][11].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr01
clk => shift_array[11][0].CLK
clk => shift_array[11][1].CLK
clk => shift_array[11][2].CLK
clk => shift_array[11][3].CLK
clk => shift_array[11][4].CLK
clk => shift_array[10][0].CLK
clk => shift_array[10][1].CLK
clk => shift_array[10][2].CLK
clk => shift_array[10][3].CLK
clk => shift_array[10][4].CLK
clk => shift_array[9][0].CLK
clk => shift_array[9][1].CLK
clk => shift_array[9][2].CLK
clk => shift_array[9][3].CLK
clk => shift_array[9][4].CLK
clk => shift_array[8][0].CLK
clk => shift_array[8][1].CLK
clk => shift_array[8][2].CLK
clk => shift_array[8][3].CLK
clk => shift_array[8][4].CLK
clk => shift_array[7][0].CLK
clk => shift_array[7][1].CLK
clk => shift_array[7][2].CLK
clk => shift_array[7][3].CLK
clk => shift_array[7][4].CLK
clk => shift_array[6][0].CLK
clk => shift_array[6][1].CLK
clk => shift_array[6][2].CLK
clk => shift_array[6][3].CLK
clk => shift_array[6][4].CLK
clk => shift_array[5][0].CLK
clk => shift_array[5][1].CLK
clk => shift_array[5][2].CLK
clk => shift_array[5][3].CLK
clk => shift_array[5][4].CLK
clk => shift_array[4][0].CLK
clk => shift_array[4][1].CLK
clk => shift_array[4][2].CLK
clk => shift_array[4][3].CLK
clk => shift_array[4][4].CLK
clk => shift_array[3][0].CLK
clk => shift_array[3][1].CLK
clk => shift_array[3][2].CLK
clk => shift_array[3][3].CLK
clk => shift_array[3][4].CLK
clk => shift_array[2][0].CLK
clk => shift_array[2][1].CLK
clk => shift_array[2][2].CLK
clk => shift_array[2][3].CLK
clk => shift_array[2][4].CLK
clk => shift_array[1][0].CLK
clk => shift_array[1][1].CLK
clk => shift_array[1][2].CLK
clk => shift_array[1][3].CLK
clk => shift_array[1][4].CLK
clk => shift_array[0][0].CLK
clk => shift_array[0][1].CLK
clk => shift_array[0][2].CLK
clk => shift_array[0][3].CLK
clk => shift_array[0][4].CLK
reset => shift_array[11][0].ACLR
reset => shift_array[11][1].ACLR
reset => shift_array[11][2].ACLR
reset => shift_array[11][3].ACLR
reset => shift_array[11][4].ACLR
reset => shift_array[10][0].ACLR
reset => shift_array[10][1].ACLR
reset => shift_array[10][2].ACLR
reset => shift_array[10][3].ACLR
reset => shift_array[10][4].ACLR
reset => shift_array[9][0].ACLR
reset => shift_array[9][1].ACLR
reset => shift_array[9][2].ACLR
reset => shift_array[9][3].ACLR
reset => shift_array[9][4].ACLR
reset => shift_array[8][0].ACLR
reset => shift_array[8][1].ACLR
reset => shift_array[8][2].ACLR
reset => shift_array[8][3].ACLR
reset => shift_array[8][4].ACLR
reset => shift_array[7][0].ACLR
reset => shift_array[7][1].ACLR
reset => shift_array[7][2].ACLR
reset => shift_array[7][3].ACLR
reset => shift_array[7][4].ACLR
reset => shift_array[6][0].ACLR
reset => shift_array[6][1].ACLR
reset => shift_array[6][2].ACLR
reset => shift_array[6][3].ACLR
reset => shift_array[6][4].ACLR
reset => shift_array[5][0].ACLR
reset => shift_array[5][1].ACLR
reset => shift_array[5][2].ACLR
reset => shift_array[5][3].ACLR
reset => shift_array[5][4].ACLR
reset => shift_array[4][0].ACLR
reset => shift_array[4][1].ACLR
reset => shift_array[4][2].ACLR
reset => shift_array[4][3].ACLR
reset => shift_array[4][4].ACLR
reset => shift_array[3][0].ACLR
reset => shift_array[3][1].ACLR
reset => shift_array[3][2].ACLR
reset => shift_array[3][3].ACLR
reset => shift_array[3][4].ACLR
reset => shift_array[2][0].ACLR
reset => shift_array[2][1].ACLR
reset => shift_array[2][2].ACLR
reset => shift_array[2][3].ACLR
reset => shift_array[2][4].ACLR
reset => shift_array[1][0].ACLR
reset => shift_array[1][1].ACLR
reset => shift_array[1][2].ACLR
reset => shift_array[1][3].ACLR
reset => shift_array[1][4].ACLR
reset => shift_array[0][0].ACLR
reset => shift_array[0][1].ACLR
reset => shift_array[0][2].ACLR
reset => shift_array[0][3].ACLR
reset => shift_array[0][4].ACLR
data_in[0] => shift_array[0][0].DATAIN
data_in[1] => shift_array[0][1].DATAIN
data_in[2] => shift_array[0][2].DATAIN
data_in[3] => shift_array[0][3].DATAIN
data_in[4] => shift_array[0][4].DATAIN
data_out[0] <= shift_array[11][0].DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= shift_array[11][1].DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= shift_array[11][2].DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= shift_array[11][3].DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= shift_array[11][4].DB_MAX_OUTPUT_PORT_TYPE


|PolyMult_v2|PolyPointwiseMult:uut_polypointwise
clk => A.we_a.CLK
clk => A.waddr_a[7].CLK
clk => A.waddr_a[6].CLK
clk => A.waddr_a[5].CLK
clk => A.waddr_a[4].CLK
clk => A.waddr_a[3].CLK
clk => A.waddr_a[2].CLK
clk => A.waddr_a[1].CLK
clk => A.waddr_a[0].CLK
clk => A.data_a[15].CLK
clk => A.data_a[14].CLK
clk => A.data_a[13].CLK
clk => A.data_a[12].CLK
clk => A.data_a[11].CLK
clk => A.data_a[10].CLK
clk => A.data_a[9].CLK
clk => A.data_a[8].CLK
clk => A.data_a[7].CLK
clk => A.data_a[6].CLK
clk => A.data_a[5].CLK
clk => A.data_a[4].CLK
clk => A.data_a[3].CLK
clk => A.data_a[2].CLK
clk => A.data_a[1].CLK
clk => A.data_a[0].CLK
clk => B.we_a.CLK
clk => B.waddr_a[7].CLK
clk => B.waddr_a[6].CLK
clk => B.waddr_a[5].CLK
clk => B.waddr_a[4].CLK
clk => B.waddr_a[3].CLK
clk => B.waddr_a[2].CLK
clk => B.waddr_a[1].CLK
clk => B.waddr_a[0].CLK
clk => B.data_a[15].CLK
clk => B.data_a[14].CLK
clk => B.data_a[13].CLK
clk => B.data_a[12].CLK
clk => B.data_a[11].CLK
clk => B.data_a[10].CLK
clk => B.data_a[9].CLK
clk => B.data_a[8].CLK
clk => B.data_a[7].CLK
clk => B.data_a[6].CLK
clk => B.data_a[5].CLK
clk => B.data_a[4].CLK
clk => B.data_a[3].CLK
clk => B.data_a[2].CLK
clk => B.data_a[1].CLK
clk => B.data_a[0].CLK
clk => C.we_a.CLK
clk => C.waddr_a[7].CLK
clk => C.waddr_a[6].CLK
clk => C.waddr_a[5].CLK
clk => C.waddr_a[4].CLK
clk => C.waddr_a[3].CLK
clk => C.waddr_a[2].CLK
clk => C.waddr_a[1].CLK
clk => C.waddr_a[0].CLK
clk => C.data_a[15].CLK
clk => C.data_a[14].CLK
clk => C.data_a[13].CLK
clk => C.data_a[12].CLK
clk => C.data_a[11].CLK
clk => C.data_a[10].CLK
clk => C.data_a[9].CLK
clk => C.data_a[8].CLK
clk => C.data_a[7].CLK
clk => C.data_a[6].CLK
clk => C.data_a[5].CLK
clk => C.data_a[4].CLK
clk => C.data_a[3].CLK
clk => C.data_a[2].CLK
clk => C.data_a[1].CLK
clk => C.data_a[0].CLK
clk => rd_data[0]~reg0.CLK
clk => rd_data[1]~reg0.CLK
clk => rd_data[2]~reg0.CLK
clk => rd_data[3]~reg0.CLK
clk => rd_data[4]~reg0.CLK
clk => rd_data[5]~reg0.CLK
clk => rd_data[6]~reg0.CLK
clk => rd_data[7]~reg0.CLK
clk => rd_data[8]~reg0.CLK
clk => rd_data[9]~reg0.CLK
clk => rd_data[10]~reg0.CLK
clk => rd_data[11]~reg0.CLK
clk => rd_data[12]~reg0.CLK
clk => rd_data[13]~reg0.CLK
clk => rd_data[14]~reg0.CLK
clk => rd_data[15]~reg0.CLK
clk => product_reg[0].CLK
clk => product_reg[1].CLK
clk => product_reg[2].CLK
clk => product_reg[3].CLK
clk => product_reg[4].CLK
clk => product_reg[5].CLK
clk => product_reg[6].CLK
clk => product_reg[7].CLK
clk => product_reg[8].CLK
clk => product_reg[9].CLK
clk => product_reg[10].CLK
clk => product_reg[11].CLK
clk => product_reg[12].CLK
clk => product_reg[13].CLK
clk => product_reg[14].CLK
clk => product_reg[15].CLK
clk => product_reg[16].CLK
clk => product_reg[17].CLK
clk => product_reg[18].CLK
clk => product_reg[19].CLK
clk => product_reg[20].CLK
clk => product_reg[21].CLK
clk => product_reg[22].CLK
clk => product_reg[23].CLK
clk => product_reg[24].CLK
clk => product_reg[25].CLK
clk => product_reg[26].CLK
clk => product_reg[27].CLK
clk => product_reg[28].CLK
clk => product_reg[29].CLK
clk => product_reg[30].CLK
clk => product_reg[31].CLK
clk => result_reg[0].CLK
clk => result_reg[1].CLK
clk => result_reg[2].CLK
clk => result_reg[3].CLK
clk => result_reg[4].CLK
clk => result_reg[5].CLK
clk => result_reg[6].CLK
clk => result_reg[7].CLK
clk => result_reg[8].CLK
clk => result_reg[9].CLK
clk => result_reg[10].CLK
clk => result_reg[11].CLK
clk => result_reg[12].CLK
clk => result_reg[13].CLK
clk => result_reg[14].CLK
clk => result_reg[15].CLK
clk => done~reg0.CLK
clk => idx[0].CLK
clk => idx[1].CLK
clk => idx[2].CLK
clk => idx[3].CLK
clk => idx[4].CLK
clk => idx[5].CLK
clk => idx[6].CLK
clk => idx[7].CLK
clk => state~7.DATAIN
clk => C.CLK0
clk => A.CLK0
clk => B.CLK0
reset => result_reg[0].ACLR
reset => result_reg[1].ACLR
reset => result_reg[2].ACLR
reset => result_reg[3].ACLR
reset => result_reg[4].ACLR
reset => result_reg[5].ACLR
reset => result_reg[6].ACLR
reset => result_reg[7].ACLR
reset => result_reg[8].ACLR
reset => result_reg[9].ACLR
reset => result_reg[10].ACLR
reset => result_reg[11].ACLR
reset => result_reg[12].ACLR
reset => result_reg[13].ACLR
reset => result_reg[14].ACLR
reset => result_reg[15].ACLR
reset => done~reg0.ACLR
reset => idx[0].ACLR
reset => idx[1].ACLR
reset => idx[2].ACLR
reset => idx[3].ACLR
reset => idx[4].ACLR
reset => idx[5].ACLR
reset => idx[6].ACLR
reset => idx[7].ACLR
reset => state~9.DATAIN
reset => comb.IN0
reset => product_reg[31].ENA
reset => product_reg[30].ENA
reset => product_reg[29].ENA
reset => product_reg[28].ENA
reset => product_reg[27].ENA
reset => product_reg[26].ENA
reset => product_reg[25].ENA
reset => product_reg[24].ENA
reset => product_reg[23].ENA
reset => product_reg[22].ENA
reset => product_reg[21].ENA
reset => product_reg[20].ENA
reset => product_reg[19].ENA
reset => product_reg[18].ENA
reset => product_reg[17].ENA
reset => product_reg[16].ENA
reset => product_reg[15].ENA
reset => product_reg[14].ENA
reset => product_reg[13].ENA
reset => product_reg[12].ENA
reset => product_reg[11].ENA
reset => product_reg[10].ENA
reset => product_reg[9].ENA
reset => product_reg[8].ENA
reset => product_reg[7].ENA
reset => product_reg[6].ENA
reset => product_reg[5].ENA
reset => product_reg[4].ENA
reset => product_reg[3].ENA
reset => product_reg[2].ENA
reset => product_reg[1].ENA
reset => product_reg[0].ENA
start => idx.OUTPUTSELECT
start => idx.OUTPUTSELECT
start => idx.OUTPUTSELECT
start => idx.OUTPUTSELECT
start => idx.OUTPUTSELECT
start => idx.OUTPUTSELECT
start => idx.OUTPUTSELECT
start => idx.OUTPUTSELECT
start => state.OUTPUTSELECT
start => state.OUTPUTSELECT
start => state.OUTPUTSELECT
start => state.OUTPUTSELECT
start => state.OUTPUTSELECT
start => state.OUTPUTSELECT
done <= done~reg0.DB_MAX_OUTPUT_PORT_TYPE
wr_en => A.we_a.DATAIN
wr_en => B.we_a.DATAIN
wr_en => A.WE
wr_en => B.WE
wr_addr[0] => A.waddr_a[0].DATAIN
wr_addr[0] => B.waddr_a[0].DATAIN
wr_addr[0] => A.WADDR
wr_addr[0] => B.WADDR
wr_addr[1] => A.waddr_a[1].DATAIN
wr_addr[1] => B.waddr_a[1].DATAIN
wr_addr[1] => A.WADDR1
wr_addr[1] => B.WADDR1
wr_addr[2] => A.waddr_a[2].DATAIN
wr_addr[2] => B.waddr_a[2].DATAIN
wr_addr[2] => A.WADDR2
wr_addr[2] => B.WADDR2
wr_addr[3] => A.waddr_a[3].DATAIN
wr_addr[3] => B.waddr_a[3].DATAIN
wr_addr[3] => A.WADDR3
wr_addr[3] => B.WADDR3
wr_addr[4] => A.waddr_a[4].DATAIN
wr_addr[4] => B.waddr_a[4].DATAIN
wr_addr[4] => A.WADDR4
wr_addr[4] => B.WADDR4
wr_addr[5] => A.waddr_a[5].DATAIN
wr_addr[5] => B.waddr_a[5].DATAIN
wr_addr[5] => A.WADDR5
wr_addr[5] => B.WADDR5
wr_addr[6] => A.waddr_a[6].DATAIN
wr_addr[6] => B.waddr_a[6].DATAIN
wr_addr[6] => A.WADDR6
wr_addr[6] => B.WADDR6
wr_addr[7] => A.waddr_a[7].DATAIN
wr_addr[7] => B.waddr_a[7].DATAIN
wr_addr[7] => A.WADDR7
wr_addr[7] => B.WADDR7
wr_A[0] => A.data_a[0].DATAIN
wr_A[0] => A.DATAIN
wr_A[1] => A.data_a[1].DATAIN
wr_A[1] => A.DATAIN1
wr_A[2] => A.data_a[2].DATAIN
wr_A[2] => A.DATAIN2
wr_A[3] => A.data_a[3].DATAIN
wr_A[3] => A.DATAIN3
wr_A[4] => A.data_a[4].DATAIN
wr_A[4] => A.DATAIN4
wr_A[5] => A.data_a[5].DATAIN
wr_A[5] => A.DATAIN5
wr_A[6] => A.data_a[6].DATAIN
wr_A[6] => A.DATAIN6
wr_A[7] => A.data_a[7].DATAIN
wr_A[7] => A.DATAIN7
wr_A[8] => A.data_a[8].DATAIN
wr_A[8] => A.DATAIN8
wr_A[9] => A.data_a[9].DATAIN
wr_A[9] => A.DATAIN9
wr_A[10] => A.data_a[10].DATAIN
wr_A[10] => A.DATAIN10
wr_A[11] => A.data_a[11].DATAIN
wr_A[11] => A.DATAIN11
wr_A[12] => A.data_a[12].DATAIN
wr_A[12] => A.DATAIN12
wr_A[13] => A.data_a[13].DATAIN
wr_A[13] => A.DATAIN13
wr_A[14] => A.data_a[14].DATAIN
wr_A[14] => A.DATAIN14
wr_A[15] => A.data_a[15].DATAIN
wr_A[15] => A.DATAIN15
wr_B[0] => B.data_a[0].DATAIN
wr_B[0] => B.DATAIN
wr_B[1] => B.data_a[1].DATAIN
wr_B[1] => B.DATAIN1
wr_B[2] => B.data_a[2].DATAIN
wr_B[2] => B.DATAIN2
wr_B[3] => B.data_a[3].DATAIN
wr_B[3] => B.DATAIN3
wr_B[4] => B.data_a[4].DATAIN
wr_B[4] => B.DATAIN4
wr_B[5] => B.data_a[5].DATAIN
wr_B[5] => B.DATAIN5
wr_B[6] => B.data_a[6].DATAIN
wr_B[6] => B.DATAIN6
wr_B[7] => B.data_a[7].DATAIN
wr_B[7] => B.DATAIN7
wr_B[8] => B.data_a[8].DATAIN
wr_B[8] => B.DATAIN8
wr_B[9] => B.data_a[9].DATAIN
wr_B[9] => B.DATAIN9
wr_B[10] => B.data_a[10].DATAIN
wr_B[10] => B.DATAIN10
wr_B[11] => B.data_a[11].DATAIN
wr_B[11] => B.DATAIN11
wr_B[12] => B.data_a[12].DATAIN
wr_B[12] => B.DATAIN12
wr_B[13] => B.data_a[13].DATAIN
wr_B[13] => B.DATAIN13
wr_B[14] => B.data_a[14].DATAIN
wr_B[14] => B.DATAIN14
wr_B[15] => B.data_a[15].DATAIN
wr_B[15] => B.DATAIN15
q[0] => Mod0.IN15
q[0] => Equal0.IN31
q[1] => Mod0.IN14
q[1] => Equal0.IN30
q[2] => Mod0.IN13
q[2] => Equal0.IN29
q[3] => Mod0.IN12
q[3] => Equal0.IN28
q[4] => Mod0.IN11
q[4] => Equal0.IN27
q[5] => Mod0.IN10
q[5] => Equal0.IN26
q[6] => Mod0.IN9
q[6] => Equal0.IN25
q[7] => Mod0.IN8
q[7] => Equal0.IN24
q[8] => Mod0.IN7
q[8] => Equal0.IN23
q[9] => Mod0.IN6
q[9] => Equal0.IN22
q[10] => Mod0.IN5
q[10] => Equal0.IN21
q[11] => Mod0.IN4
q[11] => Equal0.IN20
q[12] => Mod0.IN3
q[12] => Equal0.IN19
q[13] => Mod0.IN2
q[13] => Equal0.IN18
q[14] => Mod0.IN1
q[14] => Equal0.IN17
q[15] => Mod0.IN0
q[15] => Equal0.IN16
rd_en => rd_data[15]~reg0.ENA
rd_en => rd_data[14]~reg0.ENA
rd_en => rd_data[13]~reg0.ENA
rd_en => rd_data[12]~reg0.ENA
rd_en => rd_data[11]~reg0.ENA
rd_en => rd_data[10]~reg0.ENA
rd_en => rd_data[9]~reg0.ENA
rd_en => rd_data[8]~reg0.ENA
rd_en => rd_data[7]~reg0.ENA
rd_en => rd_data[6]~reg0.ENA
rd_en => rd_data[5]~reg0.ENA
rd_en => rd_data[4]~reg0.ENA
rd_en => rd_data[3]~reg0.ENA
rd_en => rd_data[2]~reg0.ENA
rd_en => rd_data[1]~reg0.ENA
rd_en => rd_data[0]~reg0.ENA
rd_addr[0] => C.RADDR
rd_addr[1] => C.RADDR1
rd_addr[2] => C.RADDR2
rd_addr[3] => C.RADDR3
rd_addr[4] => C.RADDR4
rd_addr[5] => C.RADDR5
rd_addr[6] => C.RADDR6
rd_addr[7] => C.RADDR7
rd_data[0] <= rd_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[1] <= rd_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[2] <= rd_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[3] <= rd_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[4] <= rd_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[5] <= rd_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[6] <= rd_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[7] <= rd_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[8] <= rd_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[9] <= rd_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[10] <= rd_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[11] <= rd_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[12] <= rd_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[13] <= rd_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[14] <= rd_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[15] <= rd_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE


