multiple dynamic supply voltage, adjustable delay 
buffer. 
 
 1
結合可調整延遲時間緩衝器及兼顧負載平衡與最小時序偏移之時脈樹合成方法應用於動
態式多重供應電壓佈局環境(I) 
Clock Tree Synthesis Associated with Adjustable Delay Buffers for Load Balancing and 
Skew Minimization in Multiple Dynamic Supply Voltages (I) 
計畫類別：個別型計畫 
國科會計劃編號：NSC 100-2221-E-343-006  
執行期限：100 年 8 月 1 日至 101 年 7 月 31 日 
主持人：南華大學資工系 蔡加春教授 
 
摘要--- 對目前的奈米積體電路設計來說，功率消耗是個很重要的影響。對於這個問題，動態式的多重供應
電壓(multiple dynamic supply voltage, MDSV)設計方法是個有效的解決方法。然而，在功率模式切換的時候，
會增加時序差異的改變，進而增加修正時序差異的困難度。在此，我們提出了一個負載平衡式的時脈樹合
成器，並加入可調整延遲時間的緩衝器(adjustable delay buffer, ADB)，讓使用MDSV設計方法的晶片能有最
小的時序差異。一旦初步的時脈樹已建立完成，我們會逐層的加入ADB並指派它本身的延遲時間，去減少
MDSV時脈樹的時序差異。由於ADB可以被用來產生額外的延遲時間，因此能調整時脈樹的延遲時間與時
序差異。最後，對於MDSV的時脈樹，我們提出了一個有效的演算法，以最少的執行時間加入ADB去改善
時序差異，並讓ADB消耗最少的面積。相較於目前最好的加入ADB演算法，實驗結果顯示了我們的方法能
減少42.40%的ADB面積以及加快117倍的執行時間。 
 
關鍵詞：功率消耗、時脈樹合成器、時序差異、動態式的多重供應電壓、可調整延遲時間的緩衝器。 
 
 
Abstract--- Power consumption is known to be a crucial issue in current nanometer-based chip designs. To tackle 
this problem, multiple dynamic supply voltage (MDSV) designs are proposed as an efficient solution in modern 
chip designs. However, the increasing variability of clock skew during the switching of power modes leads to an 
increase in the complication of clock skew reduction in MDSV designs. In this project, we propose a tunable clock 
tree structure with considering loading balance by adopting the adjustable delay buffers (ADBs). The ADBs can be 
used to produce additional delays, hence the clock latencies and skew become tunable in a clock tree. Importing a 
buffered clock tree, the ADBs with delay value assignments are inserted to reduce clock skew in MDSV designs. 
An efficient algorithm of ADB insertion for the minimization of clock skew, area, and runtime in MDSV designs 
has been presented. Comparing with the state-of-the-art algorithm, experimental results show maximum 42% area 
overhead improvement and 117× runtime speedup. 
 
Keywords: power consumption, clock tree synthesis, clock skew, multiple dynamic supply voltage, adjustable 
delay buffer. 
 
 
一、簡介 
隨著積體電路製程的進步，功率消耗對於現今的奈米設計來說是個重要的考量因素。近年來，多重供
應電壓(multiple supply voltage, MSV)的設計方式可解決功率消耗的問題；它和傳統單一供應電壓的設計方
法不同之處在於，MSV 方法將原本已經設計好的電路分割成數個電壓島(voltage island)，並將相同供應電
壓的單元區塊(cell block)擺放在同一個電壓島。而著重效能的區塊則施以較高的供應電壓。利用不同的供應
電壓設計，降低整體的晶片功率消耗。然而，MSV 設計方法算是靜態的概念，因為此方法是在電路的設計
階段即指定各電壓島的供應電壓。 
為了較符合晶片在實際操作過程下，各功能區塊的非定性動態的改變供應電壓運作情況，動態式多重
供應電壓(multiple dynamic supply voltage, MDSV)設計方式被提出來了，並藉此提供動態地節省能量。當電
壓島處理非著重效能的工作時，可以使用較低的供應電壓。相對的，當處理大量計算工作的時候，電壓島
就使用較高的供應電壓。因此，能夠以動態的方式調整每個電壓島的供應電壓，更進一步地降低整體的晶
片功率消耗，且能保持原本的晶片效能。圖 1 顯示了當系統晶片(system-on-chip)處理不同的工作時，各電
壓島所使用的供應電壓情況。 
 3
操作模式給定不同的電壓，例如：全速(full speed)時使用電壓模式二(active 2)，保持高效能。而在其他動作
或等待狀態時使用較低電壓的模式一(active 1)，藉此節省功率消耗，如圖 3(b)所示。當晶片操作在全速模
式下，如圖 3(c)所示，時脈信號從最上層的時脈源(clock source)經過兩層的緩衝器之後，到達 A、B 及 C 三
個電壓島的時脈延遲均為 2 個單位時間，因此，時序差異為 0。當晶片切換到 Active 2 模式時，從圖 3(b)
得到，A 與 C 電壓島的操作電壓由原本的模式二(1.2v)降低為模式一(1.0v)，所以緩衝器的自身延遲時間也
由 1 個單位時間增加到 3 個單位時間，更讓整體的時脈延遲改變成最大的 4 個單位時間與最小的 2 個單位
時間，形成了 2 個單位時間的時序差異，如圖 3(d)所示。 
Partition
CBA
Voltage
Mode 1
Voltage
Mode 2
Voltage
Mode 1Active 2
Voltage
Mode 1
Voltage
Mode 1
Voltage
Mode 1Standby
Voltage
Mode 2
Voltage
Mode 1
Voltage
Mode 2Active 1
Voltage
Mode 2
Voltage
Mode 2
Voltage
Mode 2Full Speed
Po
w
er
 M
od
e
Partition A
Voltage Mode 1: 1.0v
Voltage Mode 2: 1.2v
Partition B
Voltage Mode 1: 1.0v
Voltage Mode 2: 1.2v
Partition C
Voltage Mode 1: 1.0v
Voltage Mode 2: 1.2v
Clock
Source
Buffer Clock sink
(a) (b)
2 2 2
1 1 1
1
A B C
4 2 4
3 1 3
1
A B C
(c)
(d)  
圖 3 (a)以 MDSV 方法設計之晶片，(b)各電壓島之電壓模式，(c)操作在全速模式時的時脈樹，(d)操作在
Active 2 模式時的時脈樹 
為了解決使用 MDSV 方法設計晶片所造成的時序差異，Su et al. [12]等學者首先採用具可調整延遲時
間式的緩衝器(adjustable delay buffer, ADB) [6, 10]加入到時脈樹裡面去調整時序差異。當傳送信號時，ADB
被用於產生額外的延遲時間，因此可以使用 ADB 去調整時脈樹的延遲時間與時序差異，在不同的電壓操作
模式下，都可以讓修正過的時脈樹符合所需的時序差異條件。他們的方法是先讀取一個有加入緩衝器的時
脈樹，接著再針對不同的功率模式加入 ADB 去產生額外的延遲時間，讓隨著功率模式而改變的時序差異能
夠被減小。對於單功率模式與多功率模式，也提出了一個隨機啟發式的逐步調整 ADB 延遲時間方法，讓修
正過的時脈樹能有允許的結果。圖 4(a)為一個操作在兩種電壓模式下的時脈樹，以模式一(Mode 1)來說，最
長與最短的時脈延遲時間分別是 16 和 3 的單位時間，所以模式一的時序差異是 13 個單位時間 (i.e., 16-3)；
而模式二(Mode 2)最長與最短的時脈延遲時間分別是 14 和 2 的單位時間，時序差異是 12 個單位時間 (i.e., 
14−2)。為了最小化時序差異，他們利用廣度優先搜尋(breadth-first search)的方式，如圖 4(b)，找出可調整
延遲時間式的緩衝器 ADB 的延遲時間，並將 ADB 擺放到時脈樹中。最後，可以將模式一與模式二的時序
差異都減少至 4 個單位時間，如圖 4(c)所示。 
1213Skew
Mode 2Mode 1
44Skew
Mode 2Mode 1
(a) (b) (c)  
圖 4 (a)未加入 ADB 的兩種模式之時序差異，(b)指定 ADB 之延遲時間的演算法，(c) 加入 ADB 後，兩種
模式之時序差異變小了 
而 Lung et al. [8]等作者提出了考慮功率模式的時脈樹最佳化(power-mode-aware clock tree optimization, 
CTO)方法。此方法同樣利用 ADB 且搭配一組多工器去選擇加入 ADB 之後的時脈路徑，讓使用 MDSV 設
計之電路的時序差異獲得改善。CTO 的方法包含了兩個部份，第一部份是晶片層的時脈樹最佳化(chip-level 
CTO)，第二部份是模組層的時脈樹最佳化(module-level CTO)。在所有可能發生的功率模式下，chip-level 
CTO 用於減少其全域時序差異；而 module-level CTO 著重在各電壓島操作在不同電壓下的時序差異控制。
對 chip-level CTO 來說，他們設計了考慮功率模式的緩衝器(power-mode-aware buffer, PMAB)。 
B. 貢獻 
 對於具有緩衝器的時脈樹建立，目前最佳的方法為 Mehta et al. [9]，可以減少建立時的負載不平衡問
題，但以切割方式去叢集時脈端點會增加繞線時的長度。不同於[9]，我們提出了以圖形理論式的叢集方式，
確保負載能夠平衡且能夠減少繞線長度。此外，我們更提出了以功率模式導向設計之叢集方式，將類似的
切換功率模式做預先叢集，進而減少 ADB 所需的數量或電晶體數目。 
 對於 MDSV 設計的時序差異，目前最佳的方法 Su et al. [12]可以減少時序差異，但需要花費較多的執
 5
1 
2 1 2 
1 1 2 2 1 2 2 1 1 1 
4 4 5 3 4 3 4 5 4 4 4 
:Buffer :Flip-flop
1 
1 
 
1 
4 2 1 5 
1 4 5 1 2 1 5 2 1 4 1 
4 7 8 6 7 3 7 8 7 10 7 
Bufrsuudr lowoltag md 
 
(a)        (b) 
圖 6 當時脈樹在不同功率模式下的時序差異 (a)全速模式的時序差異為 2 個單位(符合時序差異的約定值) 
(b) 動作模式一的時序差異為 7 個單位(違反原先設定的時序差異條件) 
C. 可調整延遲時間式的緩衝器(ADB)的模型 
圖 7 是具可調整延遲時間式緩衝器(adjustable delay buffer, ADB)的模型，是將兩個反向器並聯後再加
上一個選擇(SELECT)接腳去控制驅動模式，藉此讓 ADB 提供兩種延遲時間。亦可並聯多個 ADB 與增加選
擇接腳，去達成具有更多種延遲時間的緩衝器。但受限於積體電路的實體設計情況，ADB 的延遲時間無法
連續地調整。因此，對於有違反時序差異條件的 MDSV 時脈樹，可以將原本的緩衝器替換為 ADB，去修
正時序差異，進而讓全部的電壓島都能同步動作。 
INPUT 
M9
M7
M6
M4 
M5 M8
OUTPUT
GND
GND
VDD
SELECT*
SELECT
 
 Full buffer Partial buffer
SELECT 1 0 
SELECT* 0 1 
Delay 3.5 ns 9.0 ns 
(a) (b)  
圖 7 ADB 的模型與其所能提供的延遲時間 
三、問題定義 
 對於一個尚未具有時脈樹的動態多重供應電壓(multiple dynamic supply voltage, MDSV)設計，而此設計
已包含了數個電壓島。假設每個電壓島有兩種電壓模式：1.0v 模式與 1.2v 模式。我們先建立 MDSV 設計
的時脈樹並加入緩衝器。接著，加入可調整延遲時間式緩衝器(adjustable delay buffer, ADB)，並指派其自身
延遲時間去進一步縮小時脈樹的時序差異(clock skew)。我們參考了 Synopsys 的業界元件庫(industry cell 
library)取得每個元件的時間資訊，而延遲時間是參考每個分支點上的緩衝器時間總和。所以，時脈樹的延
遲時間與時序差異就能被計算出來。此時脈樹建置的問題定義如下： 
輸入：給定一個 MDSV 設計，其具有一組時脈端點(如正反器)、已被定義好的端點電容量、數個電壓
島及各種功率模式。 
 輸出：在 MDSV 設計下，合成出一個具有緩衝器的時脈樹建置，且不會違反時序差異。 
四、演算法 
我們的演算法流程可以分為主要步驟(main step)和後端最佳化步驟(post-optimization step)兩部份。主要
步驟是建立初步的時脈樹並加入緩衝器。首先，讀取各電壓島的時脈端點位置，並建立其最小擴張樹
(minimum spanning tree, MST)表示鄰近的時脈端點與估計線段負載。為了減少連接各電壓島之間的連線延
遲與時序差異，我們將叢集(clustering)方法分為本地階層叢集(local-leveled clustering)與全域階層叢集
(global-leveled clustering)。前者限制了叢集的範圍為每個電壓島，而後者並沒有此限制。在叢集完成之後，
這些時脈端點所構成的數個電壓島已達到負載平衡的情況，因此可以執行階層式的時脈繞線並逐層加入緩
衝器。建立完時脈樹之後，我們的後端最佳化步驟可以減少 MDSV 設計的時序差異。此步驟包含了四個部
份，分別是：由上而下地加入 ADB 並指派延遲時間、由下而上地估計 ADB 並擴展延遲時間、在多種功率
模式下的加入 ADB 並指派延遲時間，以及延遲時間的改善。 
 7
 1) 由上而下地加入 ADB 並指派延遲時間 
為了避免使用額外的 ADB，我們以由上而下的方式，在較上層的時脈樹部份加入 ADB 去影響大部分
的時脈子樹。此種策略能讓較高層的時脈樹有較高的優先權去加入 ADB。 
在實現這個由上而下的演算法時，我們將時序差異的約束條件設定為零。首先，分析整個時脈樹，並
於單功率模式下找出時脈樹的最大延遲時間。由於改變時脈樹 root 端的延遲時間並無法改善時序差異，所
以我們從 root 端以下的階層用由上而下的方式掃描每個時脈樹節點。然後將整個時脈樹定義為全域時脈
樹，而每個節點下的時脈樹定義為本地時脈樹。若本地時脈樹的最大延遲時間不等於全域時脈樹的最大延
遲時間，我們會加入一個 ADB 到時脈樹的節點並指派兩個最大延遲時間之差值當作是 ADB 的延遲時間。 
圖 10 是我們所提出的演算法，此演算法以由上而下的方式掃描整個時脈樹(第 2 行)。若本地時脈樹的
最大延遲時間(Llt)小於全域時脈樹的最大延遲時間(Lgt)(第 3 行)，則此演算法會加入一個 ADB 到時脈樹的節
點，並指派一個延遲時間(ADBd)給它(第 4-5 行)。若兩者的延遲時間相等，則此演算法將繼續掃描下一個時
脈樹節點(第 7-8 行)。 
Algorithm: Top-Down ADB Insertion and Delay Value Assignments 
  Input: A buffered clock tree 
  Output: The buffered clock tree with ADB insertion 
1 { 
2   for each clock tree node (top-down order) do 
3   {   if (Lgt > Llt) then 
4   {   Insert ADB; 
5    ADBd = Lgt－Llt; 
6   } 
7   if (Lgt = Llt) then 
8   { Keep original buffer; 
9   } 
10   } 
11 }  
圖 10 由上而下地加入 ADB 並指派延遲時間之演算法 
圖 11(a)和(b)顯示了這個演算法的例子。從 Level 1 由上而下掃瞄之後，得到時脈樹的本地最大延遲時
間(Llt)為 10 個單位，且不等於全域時脈樹的最大延遲時間(Lgt) 11 個單位(如虛線所示)。所以我們在節點 A
和 B 加入分別加入 ADB，並指派他的延遲時間為兩者的延遲時間差(11−10)。之後，繼續以同樣的方法掃
描整個時脈樹。 
2 
3 3 3 4 
5 4 3 4 6 4 5 4 5 3 4 
10 9 8 9 11 9 10 10 11 9 10 
Buffer Flip-flop 
A B 
Level 0
Level 1 
Level 2
  
2 
3 4 4 4 
5 5 5 6 6 5 5 5 5 5 5 
11 11 11 11 11 11 11 11 11 11 11 
Level 0 
Level 1 
Level 2 
A B
C D E F G H I J 
ADB 
 
(a)           (b) 
圖 11 由上而下地加入 ADB 並指派延遲時間之演算法，(a)初始的時脈樹與(b)修正後的時脈樹 
 2) 由下而上地估計 ADB 並擴展延遲時間 
在前面的步驟中，單功率模式下的時序差異已經被解決了。但在零時序差異的約束條件下，這個結果
對於 ADB 的數量和所需面積來說會有過於浪費的問題產生。在實際的晶片設計上，有限的時序差異(非零
時序差異)在時脈樹的建立過程中是被允許的。根據這點，我們觀察初步加入 ADB 的結果後發現，位於較
上層的 ADB 改善了大部分的時序差異問題。所以我們在由下而上的步驟裡，著重在減少驅動著小型本地時
脈樹的 ADB 數量。 
在這個步驟裡，於使用者定義的時序差異約束條件下，我們提出了由下而上的減少 ADB 數量並加長
延遲時間的演算法，去減少 ADB 的面積消耗。首先，以由下而上的方式掃描整個時脈樹，一旦 ADB 的延
遲時間小於或等於時序差異約束條件，這個 ADB 將被定義為冗餘(redundant)ADB，因而能夠被移除掉。反
之，若 ADB 的延遲時間大於時序差異約束條件，原本的延遲時間會被延長為一個範圍，且任何位於此範圍
的延遲時間值，都能符合時序差異約束條件。所以就能利用此範圍去減少 ADB 的電晶體數量。 
圖 12(a)是我們所提出的演算法，此演算法以由下而上的方式掃描整個時脈樹(第 2 行)。如果 ADB 的
延遲時間(ADBd)小於或等於使用者定義的時序差異(user-defined skew, Skewu)(第 3 行)，則這個演算法會把這
個 ADB 從時脈樹的節點上移除掉(第四行)。反之，這個演算法會保留這個 ADB，並指派 ADBd與 Skewu的
 9
圖 14 在多種功率模式下的加入 ADB 並指派延遲時間之演算法 
 4) 延遲時間的改善 
完成第三步驟之後，所有功率模式下的 ADB 位置與其延遲時間都已經決定好了。由於每個 ADB 的面
積臨界值可以利用 ADB 的延遲時間種類數來估計，為了將面積臨界值最小化，ADB 的延遲時間種類
(ADBcount)也應該要減至最少。所以，我們提出了合併延遲時間的演算法，對 ADBcount 做最佳化。在第二步
驟中，我們已經確定了 ADB 的延長時間(ADBed)範圍，所以這個合併演算法能利用此區間去調整延遲時間，
且不會有違反的情況發生。最後，找出延長時間範圍的交集，就能合併與分享延遲時間。 
圖 15 是用來解釋合併延遲時間演算法的例子，而 ADB 的六種延長時間(ADBed)範圍已經在第二步驟
決定了，如圖 15(a)所示。接著，我們找出 ADBed範圍的交集，如圖 15(b)的藍色區塊所示。對於(PM0, PM1, 
PM5)和(PM2, PM3)來說，可以合併成兩個延遲時間，而最終會有三個延遲時間，如圖 15(b)的藍色粗線所
示。最後，得到 ADB 有三個延遲時間，分別為 6.5、9.5 和 11.5 個單位時間。 
6 7 8 9 10 11 12 13
Delay time (ns)
Power modes 
PM0 
PM1 
PM2 
PM3 
PM4 
PM5 
6 7 8 9 10 11 12 13
Delay time (ns) 
Power modes
PM0
PM1
PM2
PM3
PM4
PM5
9.5 11.5 
(a) 
6.5
(b)
Original 
delay (ns) 
 
: Original value 
: Extended range 
: Intersected range 
Power modes 
Delay range 
(ns) 
PM0 PM1 PM2 PM5 PM3 PM4 
10 11 8 13 7 10 
8.5~10 9.5~11 6.5~8 5.5~7 11.5~13 8.5~10
 
圖 15 合併延遲時間的演算法 
 5) 時間複雜度分析 
在所提出的加入 ADB 演算法中，假設初步時脈樹中已被加入了 n 個緩衝器。兩階段的加入 ADB 演算
法，時脈樹的合併與延遲時間合併過程都使用了寬度優先(breath-first traversal)方式去遍歷時脈樹，所以他
們的時間複雜度都是 O(n)。在最差的情況下，ADB 的指派延遲時間與延遲時間的合併都需要 O(n)的時間
去計算結果，所以整體的時間複雜度是 O(n2)。 
五、實驗結果 
 我們透過 C/C++語言實現了我們的演算法，以標準測試例子作為評估。在每個標準測試例子裡設計了
九到三十八個電壓島去模擬 MDSV 的操作環境。也參考了 Synopsys 的元件庫去定義實驗中所需的兩種電
壓模式，分別為 1.0v 和 1.2v。在功率模式部份，除了全速模式與等待模式是讓全部的電壓島分別操作在 1.2v
與 1.0v，剩餘的功率模式都採隨機方式去指派各電壓島的操作電壓。為了估計整個時脈樹所使用的面積，
我們以所需的電晶體數量作為參考。基本的非反向型緩衝器需要四個電晶體。此外，我們參考了[10]的設
計去定義非反向型 ADB 所需的電晶體數量。當 ADB 的延遲時間增加一個單位，ADB 就需要增加四個電晶
體。 
表 2 列出了我們所使用的標準測試例子(benchmark)統計數據，並以他們的晶片規模由小至大排列。在
所有的標準測試例子裡，我們設定 ADB 最多能有三倍的延遲時間調整範圍。由於 ADB 的延遲時間不能連
續性的調整，所以我們必須指派固定的延遲時間。當 ADB 的延遲時間數量增加時，其所需的晶片面積也會
同步增加，並影響到電晶體的數量。 
表 2 標準測試例子的統計數據 
Circuits #Flip-flops #Voltage Islands #Power Modes 
design 1 384 10 10 
design 2 992 29 15 
design 3 1536 39 25 
design 4 3360 46 30 
design 5 6144 38 40 
表 3 列出了標準測試例子的延遲時間與時序差異之實驗結果，並實現 [12]方法作為比較。分析了時脈
 11
執行時間方面，我們的方法是相當有效果且有效率。 
 
(a) (b)  
圖 16 design3.def 之(a)初步時脈樹與(b)加入 ADB 後之時脈樹 
參考文獻 
[1] T. H .Chao, Y. C. Hsu, J. M. Ho, K. D. Boese, and A. B. Kahng, “Zero skew clock routing with minimum 
wirelength,” IEEE Trans. on Circuits and Systems, vol. 39, no. 11, pp. 799-814, 1992. 
[2] Y. P. Chen and D. F. Wong, “An algorithm for zero-skew clock tree routing with buffer insertion,” in Proc. 
European Design and Test Conference, pp. 230-236, 1996. 
[3] M. Edahiro, “A clustering-based optimization algorithm in zero-skew routings,” in Proc. ACM/IEEE Design 
Automation Conference, pp. 612-616, 1993. 
[4] M. Edahiro, “An efficient zero-skew routing algorithm,” in Proc. ACM/IEEE Design Automation Conference, 
pp. 375-380, 1994. 
[5] A. K. Jain. M. N. Murty, and P. J. Flynn, “Data clustering: a review,” ACM Computing Surveys, vol. 31, no. 
3, pp. 264-323, 1999. 
[6] T. K. Johnston, “Clock tree adjustable buffer,” U. S. Patent, no. 7571406B2, 2009 
[7] I. M. Liu, T. L. Chou, A. Aziz, and D. F. Wong, “Zero-skew clock tree construction by simultaneous routing, 
wire sizing and buffer insertion,” in Proc. Intl. Symposium on Physical Design, pp. 33-38, 2000. 
[8] C. L. Lung, Z. Y. Zeng, C. H. Chou, and S. C. Chang, “Clock skew optimization considering complicated 
power modes,” Proc. Design Automation and Test in Europe, pp. 1474-1480, Nov. 2010. 
[9] A. D. Mehta, Y. P. Chen, N. Menezes, D. F. Wong, and L. T. Pileggi, “Clustering and load balancing for 
buffered clock tree synthesis,” Proc. IEEE International Conference on Computer Design, pp. 217-223, Oct. 
1997. 
[10] G. N. Roberts, “Adjustable buffer driver,” U. S. Patent, no. 5361003, 1994. 
[11] R. S. Shelar, “An efficient clustering algorithm for low power clock tree synthesis,” Proc. International 
Symposium on Physical Design, pp. 181-188, March 2007. 
[12] Y. S. Su, W. K. Hon, C. C. Yang, S. C. Chang, and Y. J. Chang, “Value assignment of adjustable delay 
buffers for clock skew minimization,” Proc. International Conference on Computer Aided Design, pp. 
535-538, Nov. 2009. 
[13] R. S. Tsay, “An exact zero-skew clock routing algorithm,” IEEE Trans. on Computer-Aided Design of 
Integrated Circuits and Systems, vol. 12, no. 2, pp. 242-249, Feb. 1993. 
[14] J. L. Tsai, T. H. Chen, and C. C. P. Chen, “Zero skew clock tree optimization with buffer insertion/sizing and 
wire sizing,” IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, vol. 23, no. 4, pp. 
565-572, 2004. 
 
 
研究成果與相關論文發表 
1. Chia-Chun Tsai, Chung-Chieh Kuo, and Trong-Yen Lee “Post-Routing Double-Via Insertion for 
X-Architecture Clock Tree Yield Improvement,” IEICE Trans. on Fundamentals of Electronics, 
Communications and Computer Sciences, Paper No. 2010EAP1166, 2011. (SCI) 
2. Chia-Chun Tsai, Chung-Chieh Kuo, and Trong-Yen Lee “High Performance Buffered X-Architecture 
Zero-Skew Clock Tree Construction with Via Delay Consideration,” International Journal of Innovative 
Computing, Information and Control, Vol. 7, No. 9, pp. 5145-5161, Sept. 2011. (SCI) 
3. Chia-Chun Tsai, Sheng-Bin Dai, and Trong-Yen Lee, “The RF Circuit Design of Power and Data Contactless 
Transmission for ISO/IEC 14443-2 Type B,” Journal of Circuits, Systems, and Computers, Vol. 20, No. 8, 
pp. 1637-1658, Aug. 2011. (SCI)  
4. Chung-Chieh Kuo, Chia-Chun Tsai, and Trong-Yen Lee, “Pattern-matching-based X-Architecture Zero-skew 
Clock Tree Construction with X-Flip Technique and Via Delay Consideration,” Integration, the VLSI 
  1
出席國際會議研討心得報告 
南華大學資工系 蔡加春 教授 
國科會專題計畫補助：NSC 100-2221-E-343-006，2011/8/1~2012/7/31 
結合可調整延遲時間緩衝器及兼顧負載平衡與最小時序偏移之時脈樹合成方法應用於動態式
多重供應電壓佈局環境(I) 
 Clock Tree Synthesis Associated with Adjustable Delay Buffers for Load Balancing and Skew 
Minimization in Multiple Dynamic Supply Voltages (I) 
z 2012年亞洲版品質電子設計國際研討會 
4th ASQED, July 10-11, 2012, Penang, Malaysia 
 
品質電子設計國際研討會（ISQED---International Symposium on Quality 
Electronic Design）在美國已舉辦十三屆了，它是一個高品質又專業的技術研討
會，提供給此領域的業界、學術界及資訊技術系統應用者等經驗交流的機會，
且引起熱烈的迴響與好評。 2009 年起第一次建立亞洲版 ISQED，即
ASQED---Asia Symposium on Quality Electronic Design，並於當年 7月 15-16日
在馬來西亞吉隆坡 Crowne Plaza Mutiara Kuala Lumpur舉行第一屆 ASQED；
而後每年在馬來西亞檳城(Penang)與吉隆坡(Kuala Lumpur)兩地輪流舉辦，今年
2012年又輪到在檳城(Penang)舉辦，於 Queensbay Estin Hotel 舉行。第四屆亞洲
版品質電子設計國際研討會(ASQED 2012) 是在橋接 electronic design tools and 
processes, integrated circuit technologies, processes & manufacturing之間的間隙去
完成高設計品質. ASQED’12 舉辦單位為 the International Society for Quality 
Electronic Design with technical sponsorship from several IEEE Societies. 主要共同
承辦與管理單位為 SHRDC. 次要共同承辦單位為 Malaysian Industry- 
  3
 
本研討會為來自 16個國家投稿論文為 120篇，僅接受 59篇為口頭報告與海
報，接受率約為 48%。國內來自各公私立大學在此會議中總計發表論文八篇，
其中 Session 2A Device Modeling and Automation for Physical Design，四篇口頭報告全由台灣
包辦: 2A.1  Clock Tree Construction Using Gated Clock Cloning, Wun-Han Chen1, Hsin-Hung 
Chang1, Jui-Hung Hung2, Tsai-Ming Hsieh1 1Department of Information and Computer Engineering, 
2Department of Electronic Engineering, 中原大學。2A.2  A Bias-Driven Approach to Improve 
the Efficiency of Automatic Design Optimization for CMOS OP-Amps, Ya-Fang Cheng, Li-Yu 
Chan, Yen-Lung Chen, Yu-Ching Liao, Chien-Nan Jimmy Liu 國立中央大學。2A.3  A Robust 
Incremental Power Grid Analyzer by Macromodeling Approach and Orthogonal Matching 
Pursuit, Yi-Hsuan Lee1, Yu-Min Lee1, Liang-Chia Cheng2, Yen-Tang Chang3 1Department of 
Electrical and Computer Engineering, 國立交通大學, 2Information and Communications Research 
Laboratories, 工業技術研究院, 3Bureau of Standards, Metrology and Inspection, M.O.E.A., 
Taiwan。2A.4  Analyzing BTI Effects on Retention Registers, Yao-Te Wang and Ing-Chao Lin
國立成功大學。 
南華大學只有本人參與，藉此與國內外學者交流，有助於增加南華大學的曝
光率。本人有一篇論文以海報方式在會中發表，隸屬於 EDA領域，來參與面對
  5
Sleeping Budda (臥佛)、緬甸寺大佛及百年菩提樹。 
   
    
    
此行參加研討會，與來自世界各地之國際學者及業界相互交流，藉此了解他
們研究方向與成果，並帶回大會相關資料及論文光碟片，學術之旅收穫豐碩。
有關大會註冊費、機票與生活費方面等，感謝國科會專題計畫補助及南華大學
支援部分補助，共同鼎力支持學術論文發表。 
  7
功大學 Prof. Pau-Choo (Julia) Chung擔任。 
 Title Keynote Speaker  Affiliation 
Intelligent Sensing for Ambient Assisted 
Living for Ageing  
Prof. Pau-Choo 
(Julia) Chung 
National Cheng 
Kung University, 
Taiwan 
Rough-Neuro-Fuzzy-Genetic Hybrid Intelligent 
Systems and Their Applications 
Prof. Leszek 
Rutkowski 
 
Technical University 
of Czestochowa, 
Poland 
Social Computing: From Social Informatics to 
Social Intelligence  
Prof. Fei-Yue Wang 
 
Director, National 
Lab. Of Intelligent 
Control and 
Management for 
Complex Systems, 
Mainland 
Robust Model Predictive Control Based on 
Neural Computation and Its Application for 
Tracking of Marine Vessels 
Prof. Jun Wang 
Dalian University of 
Technology, 
Mainland 
本人有一篇論文，並選擇海報展示有更多得互動與討論，同時也聽了幾場
sessions，其中有一篇較有趣的係以螞蟻演算法來解決網路路徑選擇方法。 
Chia-Chun Tsai, Tsung-Ming Liu, and Trong-Yen Lee, “Micro Fuel Cell Power Management 
Circuit Design for Portable Devices,” International Conference on Fussy Systems and 
Knowledge Discovery, pp. 2506-2509, May 29-31, 2012, Chongqing, Mainland China. 
   
    
論文發表的情況 
  9
此行參加研討會，也參觀了一些重慶一些歷史景點，包含日軍當年大轟炸重
慶舊址、蔣介石退守重慶抗戰南山指揮所遺址、長江與嘉陵江會合處之朝天門
廣場、重慶吊腳樓的代表之洪崖洞、重慶人民大禮堂及列為聯合國世界遺產的
明朝之大足石刻等，經歷了歷史文化之旅。 
   
  日軍大轟炸重慶舊址  重慶抗戰南山指揮所遺址 吊腳樓的代表之洪崖洞  
   
   長江與嘉陵江會合處   重慶人民大禮堂     明朝大足石刻 
此行參加研討會，與來自世界各地之國際學者及業界相互交流，藉此了解他
們研究方向與成果，並帶回大會相關資料及論文光碟片，學術之旅收穫豐碩。
有關大會註冊費、機票與生活費方面等，感謝國科會專題計畫補助及南華大學
支援部分補助，共同鼎力支持學術論文發表。 
100 年度專題研究計畫研究成果彙整表 
計畫主持人：蔡加春 計畫編號：100-2221-E-343-006- 
計畫名稱：結合可調整延遲時間緩衝器及兼顧負載平衡與最小時序偏移之時脈樹合成方法應用於動態
式多重供應電壓佈局環境(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
