# 10주차 : SRAM의 static noise margin, readability, writability

SRAM은 2진 논리값 '0'과 '1'을 저장하는 휘발성 반도체 메모리의 일종이다. 소자 집적 기술의 발달로 SRAM의 집적도는 꾸준히 증가하였고, SOC 칩 내의 작은 구동 전압원을 사용하는 집적 소자들로 인해 SRAM도 작은 공급 전압원으로 동작할 수 있게 되었다. 덕분에 상당한 규모로 전체 SRAM Array의 전력 소모를 감소시킬 수 있었다. 하지만 회로 공급 전압원 VDD의 감소는 SRAM의 동작 속도를 저하시켰고, 안정성과 직결되는 SNM을 감소시켰다. 따라서 VDD의 감소로 인해 SRAM의 안정성은 나빠졌고, 이는 SRAM 소자의 신뢰성을 크게 떨어뜨렸다. 최근 발표된 연구들에 의하면 Conventional 6T SRAM에서는 VDD가 작아질수록 SNM은 감소하며, 회로가 Read 또는 Write 동작 시에 SNM이 급격하게 감소한다고 한다. 따라서 본 보고서에서는 SRAM의 SNM과 Read, Write 동작 시에 Cell의 SNM 변화를 알아보고, SNM 감소로 인한 안정성 저하문제를 해결하기 위한 여러 방안들을 살펴보겠다.

1. 

    ![HW10%2059cadc58af0844feba8339ffc552ad09/image65.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image65.bmp)

![HW10%2059cadc58af0844feba8339ffc552ad09/image66.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image66.bmp)

SNM이란 SRAM의 Stability를 나타내는 지표로 SRAM Cell의 state 반전 없이 교차 결합된 Inverter의 출력 노드에서 허용될 수 있는 noise의 최댓값을 말한다. 만약 여러 가지 환경 요인으로 인해 Q 또는 Q bar의 noise(그림 3에서의 Vn)가 Static Noise Margin보다 크게 되면 SRAM Cell에 저장된 값이 toggling되어 반대 값을 가지게 된다. 이는 저장된 data가 손실되는 바람직하지 못한 결과이다.

그림 SNM 정의를 위한 표준적인 구조

![HW10%2059cadc58af0844feba8339ffc552ad09/image67.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image67.bmp)

① 교차 결합된 인버터에 대해서 DC transfer curve를 그린다. 이때 inv2는 정방향으로, inv1은 뒤집어서(inverse) VTC를 그린다.

② [그림 2]처럼 2엽 장미 형태의 그래프가 나타나는데 이를 버터플라이 커브라고 한다.

③ 버터플라이 커브의 내부에 만들어질 수 있는 가장 큰 정사각형의 변의 길이가 SNM이 된다.

일반적인 SRAM의 구조는 [그림 1]의 Conventional 6T SRAM을 사용한다. 이는 8T SRAM에 비해 더 작은 면적을 차지한다는 이점이 있다. 그러나 이러한 설계는 read와 write 동작이 일어날 때 Cell이 noise에 취약하고 따라서 Cell의 안정성에 영향을 끼칠 수 있는 잠재적인 안정성 문제가 일어날 수 있다. 따라서 Cell의 구조가 적절하게 설계되지 않으면 read와 write 동작이 일어날 때 상태가 변화할 수 있다.

SNM은 SRAM의 동작 모드에 따라 달라진다. 그리고 SNM은 read 동작을 하는 동안 Cell의 안정성을 확인하기 위한 중요한 요소이다. 따라서 Read, Writer 동작 시에 SRAM의 동작과 SNM의 변화를 살펴보면 다음과 같다.

**2. Read Stability**

그림 4 Static Noise Margin

![HW10%2059cadc58af0844feba8339ffc552ad09/image68.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image68.bmp)

[그림 4]는 SRAM의 Hold, Read 동작 시에 Static Noise Margin(SNM)을 나타낸다. Cell이 hold 상태일 때 보다 read 동작을 할 때 SNM이 가장 작은 값을 가지고 있다는 것을 확인할 수 있고 이는 Cell이 노이즈에 취약한 상태라는 것을 의미한다. 즉 SRAM은 Read 동작시에 안정성이 저하된다는 것을 알 수 있다.

그림 셀에 데이터 0이 저장된 상태의 읽기 동작

![HW10%2059cadc58af0844feba8339ffc552ad09/image69.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image69.bmp)

메모리 셀에 데이터 0이 저장되어 있는 경우의 읽기 동작을 살펴보자. [그림 5]는 메모리 셀에 데이터 0이 저장된 상태의 읽기 동작을 보이고 있다. 셀 내부의 두 CMOS 인버터는 교차 결합되어 있으므로, N1과 P2는 도통 상태이고, N2와 P1은 개방상태를 유지하고 있다. 따라서 Q=0, $\overline{Q}$=1을 유지하고 있다. 비트라인 BL과 반전 비트라인 $\overline{\text{BL}}$을 1로 프리차지시킨 후, 읽기 동작을 위해 워드라인을 WL=1로 활성화시키면, BL과 $\overline{\text{BL}}$에 연결된 액세스 트랜지스터 N3와 N4가 도통된다. 이때 비트라인 BL의 전압은 도통된 N1을 통해 0으로 감소하며, 동시에 노드 Q의 전압은 프리차지된 비트라인의 전압에 의해 상승한다. 노드 Q의 전압은 도통된 N1에 의해 낮은 전압을 유지하고 있지만, 도통된 N3를 통해 유입되는 전류에 의해 상승한다. 따라서 만약 N3 패스 트랜지스터와 N1 Pull-Down 트랜지스터의 설계 값이 적절하게 선택되지 않는다면 Q 노드에 BL에 의한 전하가 축적된다. 만약 이 축적된 전하에 의한 노이즈가 SNM보다 크다면 Cell의 state가 변화될 것이다. 이것은 SRAM이 정상 작동하지 못 한다는 것을 의미한다.

읽기 동작이 올바로 이루어지기 위해서는 노드 Q의 전압이 비트라인의 전압의 영향을 작게 받아야 하므로, 트랜지스터 N1의 구동력이 액세스 트랜지스터 N3보다 크게 설계되어야 한다. 이 조건을 읽기 안정화(read stability) 조건이라고 한다.

일정 시간 내 읽기 비트라인 방전 전압이 감지 증폭기의 오프셋 전압보다 작을 때 Readability failures가 발생한다. 종전의 6T-SRAM 해석을 하면서 패스 트랜지스터를 통과한 *V*DD가 NMOS로 방전이 제대로 되지 않으면 Q가 반전되는 상황을 볼 수 있었다. 이로 인해 읽기에 문제가 생긴다면 Read Stability가 떨어지는 것이다.

Read ability 측정에는 Static Noise Margin (SNM)을 이용하며 SRAM의 안정성을 나타내는 척도로 사용된다. SRAM의 Cell Stability을 계산하는 고전적인 방법은 SRAM에서 교차 결합된 인버터의 Static Noise Margin (SNM) 을 측정하는 것이다. SNM은 셀이 반전되지 않으면서 인버터 노드에서 허용 할 수 있는 최대 Noise 전압 범위를 측정한 것이다. 즉, 저장된 비트를 변경하지 않고 SRAM 셀에 의해 허용될 수 있는 DC Noise 전압을 뜻한다.

따라서 Stability는 일반적으로 SNM의 최댓값으로 정의할 수 있다. 셀의 공급 전압이 낮으면 Leakgae current 가 증가하고 가변성이 증가하여 셀의 안정성이 떨어진다. 이 결과들은 Technology scaling 으로 인해 발생하는 것이다.

**3. Write ability**

그림 셀에 데이터 0이 저장된 상태에서 데이터 1 쓰기 동작

![HW10%2059cadc58af0844feba8339ffc552ad09/image70.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image70.bmp)

다음은 SRAM 메모리 셀의 쓰기 동작을 알아보자. 메모리 셀에 데이터 0이 저장되어 있는 상태에서 데이터 1의 쓰기 동작을 살펴본다. [그림 6]은 메모리 셀에 데이터 0이 저장된 상태의 쓰기 동작을 보이고 있다. 비트라인 BL과 반전 비트라인 $\overline{\text{BL}}$을 VDD로 프리차지시킨 후, $\overline{\text{BL}}$=0으로 만들어 저장될 데이터 1을 BL과 $\overline{\text{BL}}$에 인가한다. 쓰기 동작을 위해 워드라인을 WL=1로 활성화시키면, BL과 $\overline{\text{BL}}$에 연결된 액세스 트랜지스터 N3와 N4가 도통된다.

메모리 셀의 읽기 동작을 위한 읽기 안정화 조건에 의해 액세스 트랜지스터 N3의 구동력이 약하게 만들어지므로, BL에 실린 1이 노드 Q를 1로 만드는 데 시간이 걸리게 된다. 따라서 쓰기 동작은 N4를 통해 $\overline{Q}$가 0이 되어야 하며, 이를 위해 액세스 트랜지스터 N4의 구동력이 P2보다 크게 설계되어야 한다. 이를 쓰기 가능(writability) 조건이라고 한다.

![HW10%2059cadc58af0844feba8339ffc552ad09/image71.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image71.bmp)

Write noise margin은 SRAM이 Cell의 state를 flip할 때의 BL 최솟값으로 정의되고, 그 때의 BL 값을 Write Trip Point(WTP)라 한다.

그림 7 WTP

**4. Conventional 6T SRAM의 안정성을 향상시키는 방법**

SRAM Cell Stability는 문턱 전압과 Scaling을 비롯해 현재와 미래 기술에 대한 주요한 고민거리이다. SRAM이 대기 혹은 읽기를 하면서 SRAM 셀의 데이터 손실이 생기는 것은 치명적인 문제로 이어지기 때문이다. 그래서 SRAM 메모리의 Stability를 올려 Write와 Read를 도와줄 회로 기술이 필요하다.

SRAM의 안정성을 향상시키기 위해서 8T, 9T 등 트랜지스터의 양을 늘리기도 한다. SNM은 트랜지스터의 양을 늘림으로써 향상되지만, 소자의 속도가 느려진다. 트랜지스터의 수가 증가함에 따라 전력 소모가 증가하고, switching activity factor의 가능성이 높아져서 실리콘 면적이 커진다. 하지만 배터리로 작동하는 장치의 필요성 때문에 CMOS 기술의 크기 조정은 불가피하다. 따라서 공급 전압, 셀 비율, 풀업 비율, 온도 및 word line 전압 변조를 수정하여 최적의 셀 안정성을 얻기 위해 6T SRAM Cell을 수정했다. 이러한 수정은 SNM 곡선의 급격한 변화를 보여준다.

① 공급 전압이 클수록 SNM은 증가한다.

![HW10%2059cadc58af0844feba8339ffc552ad09/image72.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image72.bmp)

![HW10%2059cadc58af0844feba8339ffc552ad09/image73.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image73.bmp)

② 온도는 SNM에 큰 영향을 미치지 않는다

![HW10%2059cadc58af0844feba8339ffc552ad09/image74.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image74.bmp)

![HW10%2059cadc58af0844feba8339ffc552ad09/image75.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image75.bmp)

③ Word line 전압이 작아질수록 SNM이 작아진다.

![HW10%2059cadc58af0844feba8339ffc552ad09/image76.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image76.bmp)

![HW10%2059cadc58af0844feba8339ffc552ad09/image77.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image77.bmp)

④ Transistor width modulation effect

앞의 3가지 방법보다 SNM을 키우기 위해 가장 일반적인 방법은 2, Read Stability 3. Write ability에서 하였던 TR Channel width를 조정하는 것이다. 드라이버 트랜지스터의 적절한 크기 조정은 SNM 값에 막대한 영향을 끼치고, 이를 자세히 설명하자면 다음과 같다.

![HW10%2059cadc58af0844feba8339ffc552ad09/image78.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image78.bmp)

[그림 5]에서 읽기 안정화 조건이 만족되면 프리차지된 비트라인은 N3와 N1을 통해 접지로 방전되어 0이 되고, 반전 비트라인은 1을 유지하여 저장된 값 0이 읽히게 된다. 동일한 원리에 의해 1을 읽기 위해서는 트랜지스터 N2의 구동력이 액세스 트랜지스터 N4보다 크게 설계되어야 한다. 이상을 종합하면, SRAM 셀의 읽기 안정화 조건을 만족하기 위해서는 트랜지스터의 채널폭이 *WN*3⟨*WN*1와 *WN*4⟨*WN*2를 만족하도록 설계되어야 한다. 즉, CR이 1.2보다 크면 readability를 만족하며, 1.2 ≤ CR ≤ 2 정도로 설정하는 것이 일반적이다.

![HW10%2059cadc58af0844feba8339ffc552ad09/image79.bmp](HW10%2059cadc58af0844feba8339ffc552ad09/image79.bmp)

[그림 6]에서 $\overline{Q}$가 0이 되면, 이에 의해 P1이 도통되어 Q=1이 되고, 교차결합된 인버터에 1이 저장된다. 동일한 원리에 의해 1이 저장된 셀에 0을 쓰기 위해서는 액세스 트랜지스터 N3의 구동력이 P1보다 크게 설계되어야 한다. 이상을 종합하면 SRAM 셀의 쓰기 가능 조건을 만족하기 위해서는 트랜지스터의 채널폭이 *WP*1⟨*WN*3와 *WP*2⟨*WN*4를 만족하도록 설계되어야 한다. 즉, PR이 1.8보다 작으면 writability를 만족하며, 0.4 ≤ PR ≤ 1.8로 설정하는 것이 일반적이다.

9주차

김승현 : 디자인 및 보고서 작성

김동현, 나경운, 이경민, 이근정 : 디자인

10주차

나경운 : 자료조사 및 보고서 작성

김동현, 김승현, 이경민, 이근정 : 자료조사

참고문헌

신경욱, 『CMOS 디지털 집적회로 설계』, 한빛아카데미, 2014, p437-438

Nahid Rahman, 「Static-Noise-Margin Analysis of Conventional 6T SRAM Cell at 45nm Technology」, 『International Journal of Computer Applications』, 2013

Ajay Gadhe, 「Read stability and Write ability analysis of different SRAM cell structures」, 『International Journal of Engineering Research and Applications』, 2013

Tanvir Tanvir, 「DESIGN AND STABILITY ANALYSIS OF A HIGH-TEMPERATURE SRAM」, December, 2012