OpenROAD autotuner-v1-2861-g832b18e7 
This program is licensed under the BSD-3 license. See the LICENSE file for details.
Components of this program may be licensed under more restrictive licenses which must be honored.
[INFO PPL-0048] Restrict pins [{io_mem_axi4_0_ar_bits_addr[0]} {io_mem_axi4_0_ar_bits_addr[10]} {io_mem_axi4_0_ar_bits_addr[11]} {io_mem_axi4_0_ar_bits_addr[12]} {io_mem_axi4_0_ar_bits_addr[13]} {io_mem_axi4_0_ar_bits_addr[14]} {io_mem_axi4_0_ar_bits_addr[15]} {io_mem_axi4_0_ar_bits_addr[16]} {io_mem_axi4_0_ar_bits_addr[17]} {io_mem_axi4_0_ar_bits_addr[18]} {io_mem_axi4_0_ar_bits_addr[19]} {io_mem_axi4_0_ar_bits_addr[1]} {io_mem_axi4_0_ar_bits_addr[20]} {io_mem_axi4_0_ar_bits_addr[21]} {io_mem_axi4_0_ar_bits_addr[22]} {io_mem_axi4_0_ar_bits_addr[23]} {io_mem_axi4_0_ar_bits_addr[24]} {io_mem_axi4_0_ar_bits_addr[25]} {io_mem_axi4_0_ar_bits_addr[26]} {io_mem_axi4_0_ar_bits_addr[27]} {io_mem_axi4_0_ar_bits_addr[28]} {io_mem_axi4_0_ar_bits_addr[29]} {io_mem_axi4_0_ar_bits_addr[2]} {io_mem_axi4_0_ar_bits_addr[30]} {io_mem_axi4_0_ar_bits_addr[31]} {io_mem_axi4_0_ar_bits_addr[3]} {io_mem_axi4_0_ar_bits_addr[4]} {io_mem_axi4_0_ar_bits_addr[5]} {io_mem_axi4_0_ar_bits_addr[6]} {io_mem_axi4_0_ar_bits_addr[7]} {io_mem_axi4_0_ar_bits_addr[8]} {io_mem_axi4_0_ar_bits_addr[9]} {io_mem_axi4_0_ar_bits_burst[0]} {io_mem_axi4_0_ar_bits_burst[1]} {io_mem_axi4_0_ar_bits_cache[0]} {io_mem_axi4_0_ar_bits_cache[1]} {io_mem_axi4_0_ar_bits_cache[2]} {io_mem_axi4_0_ar_bits_cache[3]} {io_mem_axi4_0_ar_bits_id[0]} {io_mem_axi4_0_ar_bits_id[1]} {io_mem_axi4_0_ar_bits_id[2]} {io_mem_axi4_0_ar_bits_id[3]} {io_mem_axi4_0_ar_bits_len[0]} {io_mem_axi4_0_ar_bits_len[1]} {io_mem_axi4_0_ar_bits_len[2]} {io_mem_axi4_0_ar_bits_len[3]} {io_mem_axi4_0_ar_bits_len[4]} {io_mem_axi4_0_ar_bits_len[5]} {io_mem_axi4_0_ar_bits_len[6]} {io_mem_axi4_0_ar_bits_len[7]} io_mem_axi4_0_ar_bits_lock {io_mem_axi4_0_ar_bits_prot[0]} {io_mem_axi4_0_ar_bits_prot[1]} {io_mem_axi4_0_ar_bits_prot[2]} {io_mem_axi4_0_ar_bits_qos[0]} {io_mem_axi4_0_ar_bits_qos[1]} {io_mem_axi4_0_ar_bits_qos[2]} {io_mem_axi4_0_ar_bits_qos[3]} {io_mem_axi4_0_ar_bits_size[0]} {io_mem_axi4_0_ar_bits_size[1]} {io_mem_axi4_0_ar_bits_size[2]} io_mem_axi4_0_ar_ready io_mem_axi4_0_ar_valid] to region 200.0u-206.048u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mem_axi4_0_aw_bits_addr[0]} {io_mem_axi4_0_aw_bits_addr[10]} {io_mem_axi4_0_aw_bits_addr[11]} {io_mem_axi4_0_aw_bits_addr[12]} {io_mem_axi4_0_aw_bits_addr[13]} {io_mem_axi4_0_aw_bits_addr[14]} {io_mem_axi4_0_aw_bits_addr[15]} {io_mem_axi4_0_aw_bits_addr[16]} {io_mem_axi4_0_aw_bits_addr[17]} {io_mem_axi4_0_aw_bits_addr[18]} {io_mem_axi4_0_aw_bits_addr[19]} {io_mem_axi4_0_aw_bits_addr[1]} {io_mem_axi4_0_aw_bits_addr[20]} {io_mem_axi4_0_aw_bits_addr[21]} {io_mem_axi4_0_aw_bits_addr[22]} {io_mem_axi4_0_aw_bits_addr[23]} {io_mem_axi4_0_aw_bits_addr[24]} {io_mem_axi4_0_aw_bits_addr[25]} {io_mem_axi4_0_aw_bits_addr[26]} {io_mem_axi4_0_aw_bits_addr[27]} {io_mem_axi4_0_aw_bits_addr[28]} {io_mem_axi4_0_aw_bits_addr[29]} {io_mem_axi4_0_aw_bits_addr[2]} {io_mem_axi4_0_aw_bits_addr[30]} {io_mem_axi4_0_aw_bits_addr[31]} {io_mem_axi4_0_aw_bits_addr[3]} {io_mem_axi4_0_aw_bits_addr[4]} {io_mem_axi4_0_aw_bits_addr[5]} {io_mem_axi4_0_aw_bits_addr[6]} {io_mem_axi4_0_aw_bits_addr[7]} {io_mem_axi4_0_aw_bits_addr[8]} {io_mem_axi4_0_aw_bits_addr[9]} {io_mem_axi4_0_aw_bits_burst[0]} {io_mem_axi4_0_aw_bits_burst[1]} {io_mem_axi4_0_aw_bits_cache[0]} {io_mem_axi4_0_aw_bits_cache[1]} {io_mem_axi4_0_aw_bits_cache[2]} {io_mem_axi4_0_aw_bits_cache[3]} {io_mem_axi4_0_aw_bits_id[0]} {io_mem_axi4_0_aw_bits_id[1]} {io_mem_axi4_0_aw_bits_id[2]} {io_mem_axi4_0_aw_bits_id[3]} {io_mem_axi4_0_aw_bits_len[0]} {io_mem_axi4_0_aw_bits_len[1]} {io_mem_axi4_0_aw_bits_len[2]} {io_mem_axi4_0_aw_bits_len[3]} {io_mem_axi4_0_aw_bits_len[4]} {io_mem_axi4_0_aw_bits_len[5]} {io_mem_axi4_0_aw_bits_len[6]} {io_mem_axi4_0_aw_bits_len[7]} io_mem_axi4_0_aw_bits_lock {io_mem_axi4_0_aw_bits_prot[0]} {io_mem_axi4_0_aw_bits_prot[1]} {io_mem_axi4_0_aw_bits_prot[2]} {io_mem_axi4_0_aw_bits_qos[0]} {io_mem_axi4_0_aw_bits_qos[1]} {io_mem_axi4_0_aw_bits_qos[2]} {io_mem_axi4_0_aw_bits_qos[3]} {io_mem_axi4_0_aw_bits_size[0]} {io_mem_axi4_0_aw_bits_size[1]} {io_mem_axi4_0_aw_bits_size[2]} io_mem_axi4_0_aw_ready io_mem_axi4_0_aw_valid] to region 216.144u-222.192u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mem_axi4_0_b_bits_id[0]} {io_mem_axi4_0_b_bits_id[1]} {io_mem_axi4_0_b_bits_id[2]} {io_mem_axi4_0_b_bits_id[3]} {io_mem_axi4_0_b_bits_resp[0]} {io_mem_axi4_0_b_bits_resp[1]} io_mem_axi4_0_b_ready io_mem_axi4_0_b_valid] to region 232.288u-233.056u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mem_axi4_0_r_bits_data[0]} {io_mem_axi4_0_r_bits_data[10]} {io_mem_axi4_0_r_bits_data[11]} {io_mem_axi4_0_r_bits_data[12]} {io_mem_axi4_0_r_bits_data[13]} {io_mem_axi4_0_r_bits_data[14]} {io_mem_axi4_0_r_bits_data[15]} {io_mem_axi4_0_r_bits_data[16]} {io_mem_axi4_0_r_bits_data[17]} {io_mem_axi4_0_r_bits_data[18]} {io_mem_axi4_0_r_bits_data[19]} {io_mem_axi4_0_r_bits_data[1]} {io_mem_axi4_0_r_bits_data[20]} {io_mem_axi4_0_r_bits_data[21]} {io_mem_axi4_0_r_bits_data[22]} {io_mem_axi4_0_r_bits_data[23]} {io_mem_axi4_0_r_bits_data[24]} {io_mem_axi4_0_r_bits_data[25]} {io_mem_axi4_0_r_bits_data[26]} {io_mem_axi4_0_r_bits_data[27]} {io_mem_axi4_0_r_bits_data[28]} {io_mem_axi4_0_r_bits_data[29]} {io_mem_axi4_0_r_bits_data[2]} {io_mem_axi4_0_r_bits_data[30]} {io_mem_axi4_0_r_bits_data[31]} {io_mem_axi4_0_r_bits_data[32]} {io_mem_axi4_0_r_bits_data[33]} {io_mem_axi4_0_r_bits_data[34]} {io_mem_axi4_0_r_bits_data[35]} {io_mem_axi4_0_r_bits_data[36]} {io_mem_axi4_0_r_bits_data[37]} {io_mem_axi4_0_r_bits_data[38]} {io_mem_axi4_0_r_bits_data[39]} {io_mem_axi4_0_r_bits_data[3]} {io_mem_axi4_0_r_bits_data[40]} {io_mem_axi4_0_r_bits_data[41]} {io_mem_axi4_0_r_bits_data[42]} {io_mem_axi4_0_r_bits_data[43]} {io_mem_axi4_0_r_bits_data[44]} {io_mem_axi4_0_r_bits_data[45]} {io_mem_axi4_0_r_bits_data[46]} {io_mem_axi4_0_r_bits_data[47]} {io_mem_axi4_0_r_bits_data[48]} {io_mem_axi4_0_r_bits_data[49]} {io_mem_axi4_0_r_bits_data[4]} {io_mem_axi4_0_r_bits_data[50]} {io_mem_axi4_0_r_bits_data[51]} {io_mem_axi4_0_r_bits_data[52]} {io_mem_axi4_0_r_bits_data[53]} {io_mem_axi4_0_r_bits_data[54]} {io_mem_axi4_0_r_bits_data[55]} {io_mem_axi4_0_r_bits_data[56]} {io_mem_axi4_0_r_bits_data[57]} {io_mem_axi4_0_r_bits_data[58]} {io_mem_axi4_0_r_bits_data[59]} {io_mem_axi4_0_r_bits_data[5]} {io_mem_axi4_0_r_bits_data[60]} {io_mem_axi4_0_r_bits_data[61]} {io_mem_axi4_0_r_bits_data[62]} {io_mem_axi4_0_r_bits_data[63]} {io_mem_axi4_0_r_bits_data[6]} {io_mem_axi4_0_r_bits_data[7]} {io_mem_axi4_0_r_bits_data[8]} {io_mem_axi4_0_r_bits_data[9]} {io_mem_axi4_0_r_bits_id[0]} {io_mem_axi4_0_r_bits_id[1]} {io_mem_axi4_0_r_bits_id[2]} {io_mem_axi4_0_r_bits_id[3]} io_mem_axi4_0_r_bits_last {io_mem_axi4_0_r_bits_resp[0]} {io_mem_axi4_0_r_bits_resp[1]} io_mem_axi4_0_r_ready io_mem_axi4_0_r_valid] to region 243.152u-250.16u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mem_axi4_0_w_bits_data[0]} {io_mem_axi4_0_w_bits_data[10]} {io_mem_axi4_0_w_bits_data[11]} {io_mem_axi4_0_w_bits_data[12]} {io_mem_axi4_0_w_bits_data[13]} {io_mem_axi4_0_w_bits_data[14]} {io_mem_axi4_0_w_bits_data[15]} {io_mem_axi4_0_w_bits_data[16]} {io_mem_axi4_0_w_bits_data[17]} {io_mem_axi4_0_w_bits_data[18]} {io_mem_axi4_0_w_bits_data[19]} {io_mem_axi4_0_w_bits_data[1]} {io_mem_axi4_0_w_bits_data[20]} {io_mem_axi4_0_w_bits_data[21]} {io_mem_axi4_0_w_bits_data[22]} {io_mem_axi4_0_w_bits_data[23]} {io_mem_axi4_0_w_bits_data[24]} {io_mem_axi4_0_w_bits_data[25]} {io_mem_axi4_0_w_bits_data[26]} {io_mem_axi4_0_w_bits_data[27]} {io_mem_axi4_0_w_bits_data[28]} {io_mem_axi4_0_w_bits_data[29]} {io_mem_axi4_0_w_bits_data[2]} {io_mem_axi4_0_w_bits_data[30]} {io_mem_axi4_0_w_bits_data[31]} {io_mem_axi4_0_w_bits_data[32]} {io_mem_axi4_0_w_bits_data[33]} {io_mem_axi4_0_w_bits_data[34]} {io_mem_axi4_0_w_bits_data[35]} {io_mem_axi4_0_w_bits_data[36]} {io_mem_axi4_0_w_bits_data[37]} {io_mem_axi4_0_w_bits_data[38]} {io_mem_axi4_0_w_bits_data[39]} {io_mem_axi4_0_w_bits_data[3]} {io_mem_axi4_0_w_bits_data[40]} {io_mem_axi4_0_w_bits_data[41]} {io_mem_axi4_0_w_bits_data[42]} {io_mem_axi4_0_w_bits_data[43]} {io_mem_axi4_0_w_bits_data[44]} {io_mem_axi4_0_w_bits_data[45]} {io_mem_axi4_0_w_bits_data[46]} {io_mem_axi4_0_w_bits_data[47]} {io_mem_axi4_0_w_bits_data[48]} {io_mem_axi4_0_w_bits_data[49]} {io_mem_axi4_0_w_bits_data[4]} {io_mem_axi4_0_w_bits_data[50]} {io_mem_axi4_0_w_bits_data[51]} {io_mem_axi4_0_w_bits_data[52]} {io_mem_axi4_0_w_bits_data[53]} {io_mem_axi4_0_w_bits_data[54]} {io_mem_axi4_0_w_bits_data[55]} {io_mem_axi4_0_w_bits_data[56]} {io_mem_axi4_0_w_bits_data[57]} {io_mem_axi4_0_w_bits_data[58]} {io_mem_axi4_0_w_bits_data[59]} {io_mem_axi4_0_w_bits_data[5]} {io_mem_axi4_0_w_bits_data[60]} {io_mem_axi4_0_w_bits_data[61]} {io_mem_axi4_0_w_bits_data[62]} {io_mem_axi4_0_w_bits_data[63]} {io_mem_axi4_0_w_bits_data[6]} {io_mem_axi4_0_w_bits_data[7]} {io_mem_axi4_0_w_bits_data[8]} {io_mem_axi4_0_w_bits_data[9]} io_mem_axi4_0_w_bits_last {io_mem_axi4_0_w_bits_strb[0]} {io_mem_axi4_0_w_bits_strb[1]} {io_mem_axi4_0_w_bits_strb[2]} {io_mem_axi4_0_w_bits_strb[3]} {io_mem_axi4_0_w_bits_strb[4]} {io_mem_axi4_0_w_bits_strb[5]} {io_mem_axi4_0_w_bits_strb[6]} {io_mem_axi4_0_w_bits_strb[7]} io_mem_axi4_0_w_ready io_mem_axi4_0_w_valid] to region 260.256u-267.456u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mmio_axi4_0_ar_bits_addr[0]} {io_mmio_axi4_0_ar_bits_addr[10]} {io_mmio_axi4_0_ar_bits_addr[11]} {io_mmio_axi4_0_ar_bits_addr[12]} {io_mmio_axi4_0_ar_bits_addr[13]} {io_mmio_axi4_0_ar_bits_addr[14]} {io_mmio_axi4_0_ar_bits_addr[15]} {io_mmio_axi4_0_ar_bits_addr[16]} {io_mmio_axi4_0_ar_bits_addr[17]} {io_mmio_axi4_0_ar_bits_addr[18]} {io_mmio_axi4_0_ar_bits_addr[19]} {io_mmio_axi4_0_ar_bits_addr[1]} {io_mmio_axi4_0_ar_bits_addr[20]} {io_mmio_axi4_0_ar_bits_addr[21]} {io_mmio_axi4_0_ar_bits_addr[22]} {io_mmio_axi4_0_ar_bits_addr[23]} {io_mmio_axi4_0_ar_bits_addr[24]} {io_mmio_axi4_0_ar_bits_addr[25]} {io_mmio_axi4_0_ar_bits_addr[26]} {io_mmio_axi4_0_ar_bits_addr[27]} {io_mmio_axi4_0_ar_bits_addr[28]} {io_mmio_axi4_0_ar_bits_addr[29]} {io_mmio_axi4_0_ar_bits_addr[2]} {io_mmio_axi4_0_ar_bits_addr[30]} {io_mmio_axi4_0_ar_bits_addr[3]} {io_mmio_axi4_0_ar_bits_addr[4]} {io_mmio_axi4_0_ar_bits_addr[5]} {io_mmio_axi4_0_ar_bits_addr[6]} {io_mmio_axi4_0_ar_bits_addr[7]} {io_mmio_axi4_0_ar_bits_addr[8]} {io_mmio_axi4_0_ar_bits_addr[9]} {io_mmio_axi4_0_ar_bits_burst[0]} {io_mmio_axi4_0_ar_bits_burst[1]} {io_mmio_axi4_0_ar_bits_cache[0]} {io_mmio_axi4_0_ar_bits_cache[1]} {io_mmio_axi4_0_ar_bits_cache[2]} {io_mmio_axi4_0_ar_bits_cache[3]} {io_mmio_axi4_0_ar_bits_id[0]} {io_mmio_axi4_0_ar_bits_id[1]} {io_mmio_axi4_0_ar_bits_id[2]} {io_mmio_axi4_0_ar_bits_id[3]} {io_mmio_axi4_0_ar_bits_len[0]} {io_mmio_axi4_0_ar_bits_len[1]} {io_mmio_axi4_0_ar_bits_len[2]} {io_mmio_axi4_0_ar_bits_len[3]} {io_mmio_axi4_0_ar_bits_len[4]} {io_mmio_axi4_0_ar_bits_len[5]} {io_mmio_axi4_0_ar_bits_len[6]} {io_mmio_axi4_0_ar_bits_len[7]} io_mmio_axi4_0_ar_bits_lock {io_mmio_axi4_0_ar_bits_prot[0]} {io_mmio_axi4_0_ar_bits_prot[1]} {io_mmio_axi4_0_ar_bits_prot[2]} {io_mmio_axi4_0_ar_bits_qos[0]} {io_mmio_axi4_0_ar_bits_qos[1]} {io_mmio_axi4_0_ar_bits_qos[2]} {io_mmio_axi4_0_ar_bits_qos[3]} {io_mmio_axi4_0_ar_bits_size[0]} {io_mmio_axi4_0_ar_bits_size[1]} {io_mmio_axi4_0_ar_bits_size[2]} io_mmio_axi4_0_ar_ready io_mmio_axi4_0_ar_valid] to region 317.552u-323.504u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mmio_axi4_0_aw_bits_addr[0]} {io_mmio_axi4_0_aw_bits_addr[10]} {io_mmio_axi4_0_aw_bits_addr[11]} {io_mmio_axi4_0_aw_bits_addr[12]} {io_mmio_axi4_0_aw_bits_addr[13]} {io_mmio_axi4_0_aw_bits_addr[14]} {io_mmio_axi4_0_aw_bits_addr[15]} {io_mmio_axi4_0_aw_bits_addr[16]} {io_mmio_axi4_0_aw_bits_addr[17]} {io_mmio_axi4_0_aw_bits_addr[18]} {io_mmio_axi4_0_aw_bits_addr[19]} {io_mmio_axi4_0_aw_bits_addr[1]} {io_mmio_axi4_0_aw_bits_addr[20]} {io_mmio_axi4_0_aw_bits_addr[21]} {io_mmio_axi4_0_aw_bits_addr[22]} {io_mmio_axi4_0_aw_bits_addr[23]} {io_mmio_axi4_0_aw_bits_addr[24]} {io_mmio_axi4_0_aw_bits_addr[25]} {io_mmio_axi4_0_aw_bits_addr[26]} {io_mmio_axi4_0_aw_bits_addr[27]} {io_mmio_axi4_0_aw_bits_addr[28]} {io_mmio_axi4_0_aw_bits_addr[29]} {io_mmio_axi4_0_aw_bits_addr[2]} {io_mmio_axi4_0_aw_bits_addr[30]} {io_mmio_axi4_0_aw_bits_addr[3]} {io_mmio_axi4_0_aw_bits_addr[4]} {io_mmio_axi4_0_aw_bits_addr[5]} {io_mmio_axi4_0_aw_bits_addr[6]} {io_mmio_axi4_0_aw_bits_addr[7]} {io_mmio_axi4_0_aw_bits_addr[8]} {io_mmio_axi4_0_aw_bits_addr[9]} {io_mmio_axi4_0_aw_bits_burst[0]} {io_mmio_axi4_0_aw_bits_burst[1]} {io_mmio_axi4_0_aw_bits_cache[0]} {io_mmio_axi4_0_aw_bits_cache[1]} {io_mmio_axi4_0_aw_bits_cache[2]} {io_mmio_axi4_0_aw_bits_cache[3]} {io_mmio_axi4_0_aw_bits_id[0]} {io_mmio_axi4_0_aw_bits_id[1]} {io_mmio_axi4_0_aw_bits_id[2]} {io_mmio_axi4_0_aw_bits_id[3]} {io_mmio_axi4_0_aw_bits_len[0]} {io_mmio_axi4_0_aw_bits_len[1]} {io_mmio_axi4_0_aw_bits_len[2]} {io_mmio_axi4_0_aw_bits_len[3]} {io_mmio_axi4_0_aw_bits_len[4]} {io_mmio_axi4_0_aw_bits_len[5]} {io_mmio_axi4_0_aw_bits_len[6]} {io_mmio_axi4_0_aw_bits_len[7]} io_mmio_axi4_0_aw_bits_lock {io_mmio_axi4_0_aw_bits_prot[0]} {io_mmio_axi4_0_aw_bits_prot[1]} {io_mmio_axi4_0_aw_bits_prot[2]} {io_mmio_axi4_0_aw_bits_qos[0]} {io_mmio_axi4_0_aw_bits_qos[1]} {io_mmio_axi4_0_aw_bits_qos[2]} {io_mmio_axi4_0_aw_bits_qos[3]} {io_mmio_axi4_0_aw_bits_size[0]} {io_mmio_axi4_0_aw_bits_size[1]} {io_mmio_axi4_0_aw_bits_size[2]} io_mmio_axi4_0_aw_ready io_mmio_axi4_0_aw_valid] to region 333.6u-339.552u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mmio_axi4_0_b_bits_id[0]} {io_mmio_axi4_0_b_bits_id[1]} {io_mmio_axi4_0_b_bits_id[2]} {io_mmio_axi4_0_b_bits_id[3]} {io_mmio_axi4_0_b_bits_resp[0]} {io_mmio_axi4_0_b_bits_resp[1]} io_mmio_axi4_0_b_ready io_mmio_axi4_0_b_valid] to region 349.648u-350.416u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mmio_axi4_0_r_bits_data[0]} {io_mmio_axi4_0_r_bits_data[10]} {io_mmio_axi4_0_r_bits_data[11]} {io_mmio_axi4_0_r_bits_data[12]} {io_mmio_axi4_0_r_bits_data[13]} {io_mmio_axi4_0_r_bits_data[14]} {io_mmio_axi4_0_r_bits_data[15]} {io_mmio_axi4_0_r_bits_data[16]} {io_mmio_axi4_0_r_bits_data[17]} {io_mmio_axi4_0_r_bits_data[18]} {io_mmio_axi4_0_r_bits_data[19]} {io_mmio_axi4_0_r_bits_data[1]} {io_mmio_axi4_0_r_bits_data[20]} {io_mmio_axi4_0_r_bits_data[21]} {io_mmio_axi4_0_r_bits_data[22]} {io_mmio_axi4_0_r_bits_data[23]} {io_mmio_axi4_0_r_bits_data[24]} {io_mmio_axi4_0_r_bits_data[25]} {io_mmio_axi4_0_r_bits_data[26]} {io_mmio_axi4_0_r_bits_data[27]} {io_mmio_axi4_0_r_bits_data[28]} {io_mmio_axi4_0_r_bits_data[29]} {io_mmio_axi4_0_r_bits_data[2]} {io_mmio_axi4_0_r_bits_data[30]} {io_mmio_axi4_0_r_bits_data[31]} {io_mmio_axi4_0_r_bits_data[32]} {io_mmio_axi4_0_r_bits_data[33]} {io_mmio_axi4_0_r_bits_data[34]} {io_mmio_axi4_0_r_bits_data[35]} {io_mmio_axi4_0_r_bits_data[36]} {io_mmio_axi4_0_r_bits_data[37]} {io_mmio_axi4_0_r_bits_data[38]} {io_mmio_axi4_0_r_bits_data[39]} {io_mmio_axi4_0_r_bits_data[3]} {io_mmio_axi4_0_r_bits_data[40]} {io_mmio_axi4_0_r_bits_data[41]} {io_mmio_axi4_0_r_bits_data[42]} {io_mmio_axi4_0_r_bits_data[43]} {io_mmio_axi4_0_r_bits_data[44]} {io_mmio_axi4_0_r_bits_data[45]} {io_mmio_axi4_0_r_bits_data[46]} {io_mmio_axi4_0_r_bits_data[47]} {io_mmio_axi4_0_r_bits_data[48]} {io_mmio_axi4_0_r_bits_data[49]} {io_mmio_axi4_0_r_bits_data[4]} {io_mmio_axi4_0_r_bits_data[50]} {io_mmio_axi4_0_r_bits_data[51]} {io_mmio_axi4_0_r_bits_data[52]} {io_mmio_axi4_0_r_bits_data[53]} {io_mmio_axi4_0_r_bits_data[54]} {io_mmio_axi4_0_r_bits_data[55]} {io_mmio_axi4_0_r_bits_data[56]} {io_mmio_axi4_0_r_bits_data[57]} {io_mmio_axi4_0_r_bits_data[58]} {io_mmio_axi4_0_r_bits_data[59]} {io_mmio_axi4_0_r_bits_data[5]} {io_mmio_axi4_0_r_bits_data[60]} {io_mmio_axi4_0_r_bits_data[61]} {io_mmio_axi4_0_r_bits_data[62]} {io_mmio_axi4_0_r_bits_data[63]} {io_mmio_axi4_0_r_bits_data[6]} {io_mmio_axi4_0_r_bits_data[7]} {io_mmio_axi4_0_r_bits_data[8]} {io_mmio_axi4_0_r_bits_data[9]} {io_mmio_axi4_0_r_bits_id[0]} {io_mmio_axi4_0_r_bits_id[1]} {io_mmio_axi4_0_r_bits_id[2]} {io_mmio_axi4_0_r_bits_id[3]} io_mmio_axi4_0_r_bits_last {io_mmio_axi4_0_r_bits_resp[0]} {io_mmio_axi4_0_r_bits_resp[1]} io_mmio_axi4_0_r_ready io_mmio_axi4_0_r_valid] to region 360.512u-367.52u at the right edge.
[INFO PPL-0048] Restrict pins [{io_mmio_axi4_0_w_bits_data[0]} {io_mmio_axi4_0_w_bits_data[10]} {io_mmio_axi4_0_w_bits_data[11]} {io_mmio_axi4_0_w_bits_data[12]} {io_mmio_axi4_0_w_bits_data[13]} {io_mmio_axi4_0_w_bits_data[14]} {io_mmio_axi4_0_w_bits_data[15]} {io_mmio_axi4_0_w_bits_data[16]} {io_mmio_axi4_0_w_bits_data[17]} {io_mmio_axi4_0_w_bits_data[18]} {io_mmio_axi4_0_w_bits_data[19]} {io_mmio_axi4_0_w_bits_data[1]} {io_mmio_axi4_0_w_bits_data[20]} {io_mmio_axi4_0_w_bits_data[21]} {io_mmio_axi4_0_w_bits_data[22]} {io_mmio_axi4_0_w_bits_data[23]} {io_mmio_axi4_0_w_bits_data[24]} {io_mmio_axi4_0_w_bits_data[25]} {io_mmio_axi4_0_w_bits_data[26]} {io_mmio_axi4_0_w_bits_data[27]} {io_mmio_axi4_0_w_bits_data[28]} {io_mmio_axi4_0_w_bits_data[29]} {io_mmio_axi4_0_w_bits_data[2]} {io_mmio_axi4_0_w_bits_data[30]} {io_mmio_axi4_0_w_bits_data[31]} {io_mmio_axi4_0_w_bits_data[32]} {io_mmio_axi4_0_w_bits_data[33]} {io_mmio_axi4_0_w_bits_data[34]} {io_mmio_axi4_0_w_bits_data[35]} {io_mmio_axi4_0_w_bits_data[36]} {io_mmio_axi4_0_w_bits_data[37]} {io_mmio_axi4_0_w_bits_data[38]} {io_mmio_axi4_0_w_bits_data[39]} {io_mmio_axi4_0_w_bits_data[3]} {io_mmio_axi4_0_w_bits_data[40]} {io_mmio_axi4_0_w_bits_data[41]} {io_mmio_axi4_0_w_bits_data[42]} {io_mmio_axi4_0_w_bits_data[43]} {io_mmio_axi4_0_w_bits_data[44]} {io_mmio_axi4_0_w_bits_data[45]} {io_mmio_axi4_0_w_bits_data[46]} {io_mmio_axi4_0_w_bits_data[47]} {io_mmio_axi4_0_w_bits_data[48]} {io_mmio_axi4_0_w_bits_data[49]} {io_mmio_axi4_0_w_bits_data[4]} {io_mmio_axi4_0_w_bits_data[50]} {io_mmio_axi4_0_w_bits_data[51]} {io_mmio_axi4_0_w_bits_data[52]} {io_mmio_axi4_0_w_bits_data[53]} {io_mmio_axi4_0_w_bits_data[54]} {io_mmio_axi4_0_w_bits_data[55]} {io_mmio_axi4_0_w_bits_data[56]} {io_mmio_axi4_0_w_bits_data[57]} {io_mmio_axi4_0_w_bits_data[58]} {io_mmio_axi4_0_w_bits_data[59]} {io_mmio_axi4_0_w_bits_data[5]} {io_mmio_axi4_0_w_bits_data[60]} {io_mmio_axi4_0_w_bits_data[61]} {io_mmio_axi4_0_w_bits_data[62]} {io_mmio_axi4_0_w_bits_data[63]} {io_mmio_axi4_0_w_bits_data[6]} {io_mmio_axi4_0_w_bits_data[7]} {io_mmio_axi4_0_w_bits_data[8]} {io_mmio_axi4_0_w_bits_data[9]} io_mmio_axi4_0_w_bits_last {io_mmio_axi4_0_w_bits_strb[0]} {io_mmio_axi4_0_w_bits_strb[1]} {io_mmio_axi4_0_w_bits_strb[2]} {io_mmio_axi4_0_w_bits_strb[3]} {io_mmio_axi4_0_w_bits_strb[4]} {io_mmio_axi4_0_w_bits_strb[5]} {io_mmio_axi4_0_w_bits_strb[6]} {io_mmio_axi4_0_w_bits_strb[7]} io_mmio_axi4_0_w_ready io_mmio_axi4_0_w_valid] to region 377.616u-384.816u at the right edge.
[INFO PPL-0048] Restrict pins [reset] to region 200.0u-200.096u at the left edge.
[INFO PPL-0048] Restrict pins [clock] to region 210.192u-210.288u at the left edge.
[INFO PPL-0048] Restrict pins [{io_l2_axi4_0_ar_bits_addr[0]} {io_l2_axi4_0_ar_bits_addr[10]} {io_l2_axi4_0_ar_bits_addr[11]} {io_l2_axi4_0_ar_bits_addr[12]} {io_l2_axi4_0_ar_bits_addr[13]} {io_l2_axi4_0_ar_bits_addr[14]} {io_l2_axi4_0_ar_bits_addr[15]} {io_l2_axi4_0_ar_bits_addr[16]} {io_l2_axi4_0_ar_bits_addr[17]} {io_l2_axi4_0_ar_bits_addr[18]} {io_l2_axi4_0_ar_bits_addr[19]} {io_l2_axi4_0_ar_bits_addr[1]} {io_l2_axi4_0_ar_bits_addr[20]} {io_l2_axi4_0_ar_bits_addr[21]} {io_l2_axi4_0_ar_bits_addr[22]} {io_l2_axi4_0_ar_bits_addr[23]} {io_l2_axi4_0_ar_bits_addr[24]} {io_l2_axi4_0_ar_bits_addr[25]} {io_l2_axi4_0_ar_bits_addr[26]} {io_l2_axi4_0_ar_bits_addr[27]} {io_l2_axi4_0_ar_bits_addr[28]} {io_l2_axi4_0_ar_bits_addr[29]} {io_l2_axi4_0_ar_bits_addr[2]} {io_l2_axi4_0_ar_bits_addr[30]} {io_l2_axi4_0_ar_bits_addr[31]} {io_l2_axi4_0_ar_bits_addr[3]} {io_l2_axi4_0_ar_bits_addr[4]} {io_l2_axi4_0_ar_bits_addr[5]} {io_l2_axi4_0_ar_bits_addr[6]} {io_l2_axi4_0_ar_bits_addr[7]} {io_l2_axi4_0_ar_bits_addr[8]} {io_l2_axi4_0_ar_bits_addr[9]} {io_l2_axi4_0_ar_bits_burst[0]} {io_l2_axi4_0_ar_bits_burst[1]} {io_l2_axi4_0_ar_bits_cache[0]} {io_l2_axi4_0_ar_bits_cache[1]} {io_l2_axi4_0_ar_bits_cache[2]} {io_l2_axi4_0_ar_bits_cache[3]} {io_l2_axi4_0_ar_bits_id[0]} {io_l2_axi4_0_ar_bits_id[1]} {io_l2_axi4_0_ar_bits_id[2]} {io_l2_axi4_0_ar_bits_id[3]} {io_l2_axi4_0_ar_bits_id[4]} {io_l2_axi4_0_ar_bits_id[5]} {io_l2_axi4_0_ar_bits_id[6]} {io_l2_axi4_0_ar_bits_id[7]} {io_l2_axi4_0_ar_bits_len[0]} {io_l2_axi4_0_ar_bits_len[1]} {io_l2_axi4_0_ar_bits_len[2]} {io_l2_axi4_0_ar_bits_len[3]} {io_l2_axi4_0_ar_bits_len[4]} {io_l2_axi4_0_ar_bits_len[5]} {io_l2_axi4_0_ar_bits_len[6]} {io_l2_axi4_0_ar_bits_len[7]} io_l2_axi4_0_ar_bits_lock {io_l2_axi4_0_ar_bits_prot[0]} {io_l2_axi4_0_ar_bits_prot[1]} {io_l2_axi4_0_ar_bits_prot[2]} {io_l2_axi4_0_ar_bits_qos[0]} {io_l2_axi4_0_ar_bits_qos[1]} {io_l2_axi4_0_ar_bits_qos[2]} {io_l2_axi4_0_ar_bits_qos[3]} {io_l2_axi4_0_ar_bits_size[0]} {io_l2_axi4_0_ar_bits_size[1]} {io_l2_axi4_0_ar_bits_size[2]} io_l2_axi4_0_ar_ready io_l2_axi4_0_ar_valid] to region 220.384u-226.816u at the left edge.
[INFO PPL-0048] Restrict pins [{io_l2_axi4_0_aw_bits_addr[0]} {io_l2_axi4_0_aw_bits_addr[10]} {io_l2_axi4_0_aw_bits_addr[11]} {io_l2_axi4_0_aw_bits_addr[12]} {io_l2_axi4_0_aw_bits_addr[13]} {io_l2_axi4_0_aw_bits_addr[14]} {io_l2_axi4_0_aw_bits_addr[15]} {io_l2_axi4_0_aw_bits_addr[16]} {io_l2_axi4_0_aw_bits_addr[17]} {io_l2_axi4_0_aw_bits_addr[18]} {io_l2_axi4_0_aw_bits_addr[19]} {io_l2_axi4_0_aw_bits_addr[1]} {io_l2_axi4_0_aw_bits_addr[20]} {io_l2_axi4_0_aw_bits_addr[21]} {io_l2_axi4_0_aw_bits_addr[22]} {io_l2_axi4_0_aw_bits_addr[23]} {io_l2_axi4_0_aw_bits_addr[24]} {io_l2_axi4_0_aw_bits_addr[25]} {io_l2_axi4_0_aw_bits_addr[26]} {io_l2_axi4_0_aw_bits_addr[27]} {io_l2_axi4_0_aw_bits_addr[28]} {io_l2_axi4_0_aw_bits_addr[29]} {io_l2_axi4_0_aw_bits_addr[2]} {io_l2_axi4_0_aw_bits_addr[30]} {io_l2_axi4_0_aw_bits_addr[31]} {io_l2_axi4_0_aw_bits_addr[3]} {io_l2_axi4_0_aw_bits_addr[4]} {io_l2_axi4_0_aw_bits_addr[5]} {io_l2_axi4_0_aw_bits_addr[6]} {io_l2_axi4_0_aw_bits_addr[7]} {io_l2_axi4_0_aw_bits_addr[8]} {io_l2_axi4_0_aw_bits_addr[9]} {io_l2_axi4_0_aw_bits_burst[0]} {io_l2_axi4_0_aw_bits_burst[1]} {io_l2_axi4_0_aw_bits_cache[0]} {io_l2_axi4_0_aw_bits_cache[1]} {io_l2_axi4_0_aw_bits_cache[2]} {io_l2_axi4_0_aw_bits_cache[3]} {io_l2_axi4_0_aw_bits_id[0]} {io_l2_axi4_0_aw_bits_id[1]} {io_l2_axi4_0_aw_bits_id[2]} {io_l2_axi4_0_aw_bits_id[3]} {io_l2_axi4_0_aw_bits_id[4]} {io_l2_axi4_0_aw_bits_id[5]} {io_l2_axi4_0_aw_bits_id[6]} {io_l2_axi4_0_aw_bits_id[7]} {io_l2_axi4_0_aw_bits_len[0]} {io_l2_axi4_0_aw_bits_len[1]} {io_l2_axi4_0_aw_bits_len[2]} {io_l2_axi4_0_aw_bits_len[3]} {io_l2_axi4_0_aw_bits_len[4]} {io_l2_axi4_0_aw_bits_len[5]} {io_l2_axi4_0_aw_bits_len[6]} {io_l2_axi4_0_aw_bits_len[7]} io_l2_axi4_0_aw_bits_lock {io_l2_axi4_0_aw_bits_prot[0]} {io_l2_axi4_0_aw_bits_prot[1]} {io_l2_axi4_0_aw_bits_prot[2]} {io_l2_axi4_0_aw_bits_qos[0]} {io_l2_axi4_0_aw_bits_qos[1]} {io_l2_axi4_0_aw_bits_qos[2]} {io_l2_axi4_0_aw_bits_qos[3]} {io_l2_axi4_0_aw_bits_size[0]} {io_l2_axi4_0_aw_bits_size[1]} {io_l2_axi4_0_aw_bits_size[2]} io_l2_axi4_0_aw_ready io_l2_axi4_0_aw_valid] to region 236.912u-243.344u at the left edge.
[INFO PPL-0048] Restrict pins [{io_l2_axi4_0_b_bits_id[0]} {io_l2_axi4_0_b_bits_id[1]} {io_l2_axi4_0_b_bits_id[2]} {io_l2_axi4_0_b_bits_id[3]} {io_l2_axi4_0_b_bits_id[4]} {io_l2_axi4_0_b_bits_id[5]} {io_l2_axi4_0_b_bits_id[6]} {io_l2_axi4_0_b_bits_id[7]} {io_l2_axi4_0_b_bits_resp[0]} {io_l2_axi4_0_b_bits_resp[1]} io_l2_axi4_0_b_ready io_l2_axi4_0_b_valid] to region 253.44u-254.592u at the left edge.
[INFO PPL-0048] Restrict pins [{io_l2_axi4_0_r_bits_data[0]} {io_l2_axi4_0_r_bits_data[10]} {io_l2_axi4_0_r_bits_data[11]} {io_l2_axi4_0_r_bits_data[12]} {io_l2_axi4_0_r_bits_data[13]} {io_l2_axi4_0_r_bits_data[14]} {io_l2_axi4_0_r_bits_data[15]} {io_l2_axi4_0_r_bits_data[16]} {io_l2_axi4_0_r_bits_data[17]} {io_l2_axi4_0_r_bits_data[18]} {io_l2_axi4_0_r_bits_data[19]} {io_l2_axi4_0_r_bits_data[1]} {io_l2_axi4_0_r_bits_data[20]} {io_l2_axi4_0_r_bits_data[21]} {io_l2_axi4_0_r_bits_data[22]} {io_l2_axi4_0_r_bits_data[23]} {io_l2_axi4_0_r_bits_data[24]} {io_l2_axi4_0_r_bits_data[25]} {io_l2_axi4_0_r_bits_data[26]} {io_l2_axi4_0_r_bits_data[27]} {io_l2_axi4_0_r_bits_data[28]} {io_l2_axi4_0_r_bits_data[29]} {io_l2_axi4_0_r_bits_data[2]} {io_l2_axi4_0_r_bits_data[30]} {io_l2_axi4_0_r_bits_data[31]} {io_l2_axi4_0_r_bits_data[32]} {io_l2_axi4_0_r_bits_data[33]} {io_l2_axi4_0_r_bits_data[34]} {io_l2_axi4_0_r_bits_data[35]} {io_l2_axi4_0_r_bits_data[36]} {io_l2_axi4_0_r_bits_data[37]} {io_l2_axi4_0_r_bits_data[38]} {io_l2_axi4_0_r_bits_data[39]} {io_l2_axi4_0_r_bits_data[3]} {io_l2_axi4_0_r_bits_data[40]} {io_l2_axi4_0_r_bits_data[41]} {io_l2_axi4_0_r_bits_data[42]} {io_l2_axi4_0_r_bits_data[43]} {io_l2_axi4_0_r_bits_data[44]} {io_l2_axi4_0_r_bits_data[45]} {io_l2_axi4_0_r_bits_data[46]} {io_l2_axi4_0_r_bits_data[47]} {io_l2_axi4_0_r_bits_data[48]} {io_l2_axi4_0_r_bits_data[49]} {io_l2_axi4_0_r_bits_data[4]} {io_l2_axi4_0_r_bits_data[50]} {io_l2_axi4_0_r_bits_data[51]} {io_l2_axi4_0_r_bits_data[52]} {io_l2_axi4_0_r_bits_data[53]} {io_l2_axi4_0_r_bits_data[54]} {io_l2_axi4_0_r_bits_data[55]} {io_l2_axi4_0_r_bits_data[56]} {io_l2_axi4_0_r_bits_data[57]} {io_l2_axi4_0_r_bits_data[58]} {io_l2_axi4_0_r_bits_data[59]} {io_l2_axi4_0_r_bits_data[5]} {io_l2_axi4_0_r_bits_data[60]} {io_l2_axi4_0_r_bits_data[61]} {io_l2_axi4_0_r_bits_data[62]} {io_l2_axi4_0_r_bits_data[63]} {io_l2_axi4_0_r_bits_data[6]} {io_l2_axi4_0_r_bits_data[7]} {io_l2_axi4_0_r_bits_data[8]} {io_l2_axi4_0_r_bits_data[9]} {io_l2_axi4_0_r_bits_id[0]} {io_l2_axi4_0_r_bits_id[1]} {io_l2_axi4_0_r_bits_id[2]} {io_l2_axi4_0_r_bits_id[3]} {io_l2_axi4_0_r_bits_id[4]} {io_l2_axi4_0_r_bits_id[5]} {io_l2_axi4_0_r_bits_id[6]} {io_l2_axi4_0_r_bits_id[7]} io_l2_axi4_0_r_bits_last {io_l2_axi4_0_r_bits_resp[0]} {io_l2_axi4_0_r_bits_resp[1]} io_l2_axi4_0_r_ready io_l2_axi4_0_r_valid] to region 264.688u-272.08u at the left edge.
[INFO PPL-0048] Restrict pins [{io_l2_axi4_0_w_bits_data[0]} {io_l2_axi4_0_w_bits_data[10]} {io_l2_axi4_0_w_bits_data[11]} {io_l2_axi4_0_w_bits_data[12]} {io_l2_axi4_0_w_bits_data[13]} {io_l2_axi4_0_w_bits_data[14]} {io_l2_axi4_0_w_bits_data[15]} {io_l2_axi4_0_w_bits_data[16]} {io_l2_axi4_0_w_bits_data[17]} {io_l2_axi4_0_w_bits_data[18]} {io_l2_axi4_0_w_bits_data[19]} {io_l2_axi4_0_w_bits_data[1]} {io_l2_axi4_0_w_bits_data[20]} {io_l2_axi4_0_w_bits_data[21]} {io_l2_axi4_0_w_bits_data[22]} {io_l2_axi4_0_w_bits_data[23]} {io_l2_axi4_0_w_bits_data[24]} {io_l2_axi4_0_w_bits_data[25]} {io_l2_axi4_0_w_bits_data[26]} {io_l2_axi4_0_w_bits_data[27]} {io_l2_axi4_0_w_bits_data[28]} {io_l2_axi4_0_w_bits_data[29]} {io_l2_axi4_0_w_bits_data[2]} {io_l2_axi4_0_w_bits_data[30]} {io_l2_axi4_0_w_bits_data[31]} {io_l2_axi4_0_w_bits_data[32]} {io_l2_axi4_0_w_bits_data[33]} {io_l2_axi4_0_w_bits_data[34]} {io_l2_axi4_0_w_bits_data[35]} {io_l2_axi4_0_w_bits_data[36]} {io_l2_axi4_0_w_bits_data[37]} {io_l2_axi4_0_w_bits_data[38]} {io_l2_axi4_0_w_bits_data[39]} {io_l2_axi4_0_w_bits_data[3]} {io_l2_axi4_0_w_bits_data[40]} {io_l2_axi4_0_w_bits_data[41]} {io_l2_axi4_0_w_bits_data[42]} {io_l2_axi4_0_w_bits_data[43]} {io_l2_axi4_0_w_bits_data[44]} {io_l2_axi4_0_w_bits_data[45]} {io_l2_axi4_0_w_bits_data[46]} {io_l2_axi4_0_w_bits_data[47]} {io_l2_axi4_0_w_bits_data[48]} {io_l2_axi4_0_w_bits_data[49]} {io_l2_axi4_0_w_bits_data[4]} {io_l2_axi4_0_w_bits_data[50]} {io_l2_axi4_0_w_bits_data[51]} {io_l2_axi4_0_w_bits_data[52]} {io_l2_axi4_0_w_bits_data[53]} {io_l2_axi4_0_w_bits_data[54]} {io_l2_axi4_0_w_bits_data[55]} {io_l2_axi4_0_w_bits_data[56]} {io_l2_axi4_0_w_bits_data[57]} {io_l2_axi4_0_w_bits_data[58]} {io_l2_axi4_0_w_bits_data[59]} {io_l2_axi4_0_w_bits_data[5]} {io_l2_axi4_0_w_bits_data[60]} {io_l2_axi4_0_w_bits_data[61]} {io_l2_axi4_0_w_bits_data[62]} {io_l2_axi4_0_w_bits_data[63]} {io_l2_axi4_0_w_bits_data[6]} {io_l2_axi4_0_w_bits_data[7]} {io_l2_axi4_0_w_bits_data[8]} {io_l2_axi4_0_w_bits_data[9]} io_l2_axi4_0_w_bits_last {io_l2_axi4_0_w_bits_strb[0]} {io_l2_axi4_0_w_bits_strb[1]} {io_l2_axi4_0_w_bits_strb[2]} {io_l2_axi4_0_w_bits_strb[3]} {io_l2_axi4_0_w_bits_strb[4]} {io_l2_axi4_0_w_bits_strb[5]} {io_l2_axi4_0_w_bits_strb[6]} {io_l2_axi4_0_w_bits_strb[7]} io_l2_axi4_0_w_ready io_l2_axi4_0_w_valid] to region 282.176u-289.376u at the left edge.
[INFO PPL-0048] Restrict pins [{io_debug_req_bits_addr[0]} {io_debug_req_bits_addr[1]} {io_debug_req_bits_addr[2]} {io_debug_req_bits_addr[3]} {io_debug_req_bits_addr[4]} {io_debug_req_bits_data[0]} {io_debug_req_bits_data[10]} {io_debug_req_bits_data[11]} {io_debug_req_bits_data[12]} {io_debug_req_bits_data[13]} {io_debug_req_bits_data[14]} {io_debug_req_bits_data[15]} {io_debug_req_bits_data[16]} {io_debug_req_bits_data[17]} {io_debug_req_bits_data[18]} {io_debug_req_bits_data[19]} {io_debug_req_bits_data[1]} {io_debug_req_bits_data[20]} {io_debug_req_bits_data[21]} {io_debug_req_bits_data[22]} {io_debug_req_bits_data[23]} {io_debug_req_bits_data[24]} {io_debug_req_bits_data[25]} {io_debug_req_bits_data[26]} {io_debug_req_bits_data[27]} {io_debug_req_bits_data[28]} {io_debug_req_bits_data[29]} {io_debug_req_bits_data[2]} {io_debug_req_bits_data[30]} {io_debug_req_bits_data[31]} {io_debug_req_bits_data[32]} {io_debug_req_bits_data[33]} {io_debug_req_bits_data[3]} {io_debug_req_bits_data[4]} {io_debug_req_bits_data[5]} {io_debug_req_bits_data[6]} {io_debug_req_bits_data[7]} {io_debug_req_bits_data[8]} {io_debug_req_bits_data[9]} {io_debug_req_bits_op[0]} {io_debug_req_bits_op[1]} io_debug_req_ready io_debug_req_valid] to region 500.0u-504.128u at the top edge.
[INFO PPL-0048] Restrict pins [{io_debug_resp_bits_data[0]} {io_debug_resp_bits_data[10]} {io_debug_resp_bits_data[11]} {io_debug_resp_bits_data[12]} {io_debug_resp_bits_data[13]} {io_debug_resp_bits_data[14]} {io_debug_resp_bits_data[15]} {io_debug_resp_bits_data[16]} {io_debug_resp_bits_data[17]} {io_debug_resp_bits_data[18]} {io_debug_resp_bits_data[19]} {io_debug_resp_bits_data[1]} {io_debug_resp_bits_data[20]} {io_debug_resp_bits_data[21]} {io_debug_resp_bits_data[22]} {io_debug_resp_bits_data[23]} {io_debug_resp_bits_data[24]} {io_debug_resp_bits_data[25]} {io_debug_resp_bits_data[26]} {io_debug_resp_bits_data[27]} {io_debug_resp_bits_data[28]} {io_debug_resp_bits_data[29]} {io_debug_resp_bits_data[2]} {io_debug_resp_bits_data[30]} {io_debug_resp_bits_data[31]} {io_debug_resp_bits_data[32]} {io_debug_resp_bits_data[33]} {io_debug_resp_bits_data[3]} {io_debug_resp_bits_data[4]} {io_debug_resp_bits_data[5]} {io_debug_resp_bits_data[6]} {io_debug_resp_bits_data[7]} {io_debug_resp_bits_data[8]} {io_debug_resp_bits_data[9]} {io_debug_resp_bits_resp[0]} {io_debug_resp_bits_resp[1]} io_debug_resp_ready io_debug_resp_valid] to region 514.224u-517.872u at the top edge.
[INFO PPL-0048] Restrict pins [io_interrupts_0_0 io_interrupts_0_1] to region 527.968u-528.16u at the top edge.
Found 24 macro blocks.
Using 2 tracks default min distance between IO pins.
[INFO PPL-0010] Tentative 0 to set up sections.
[INFO PPL-0001] Number of slots           58280
[INFO PPL-0002] Number of I/O             945
[INFO PPL-0003] Number of I/O w/sink      944
[INFO PPL-0004] Number of I/O w/o sink    1
[INFO PPL-0005] Slots per section         200
[INFO PPL-0006] Slots increase factor     0.01
[INFO PPL-0008] Successfully assigned pins to sections.
[INFO PPL-0012] I/O nets HPWL: 993116.38 um.
Elapsed time: 0:14.63[h:]min:sec. CPU time: user 13.10 sys 1.52 (99%). Peak memory: 4158996KB.
