Fitter report for project
Mon Nov 27 20:43:51 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 27 20:43:51 2017      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; project                                    ;
; Top-level Entity Name              ; project                                    ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C35F672C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 3,463 / 33,216 ( 10 % )                    ;
;     Total combinational functions  ; 3,357 / 33,216 ( 10 % )                    ;
;     Dedicated logic registers      ; 1,495 / 33,216 ( 5 % )                     ;
; Total registers                    ; 1495                                       ;
; Total pins                         ; 164 / 475 ( 35 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 9,216 / 483,840 ( 2 % )                    ;
; Embedded Multiplier 9-bit elements ; 28 / 70 ( 40 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                             ;
+---------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; milestone1:milestone1_unit|Mult1_op_2[0]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[1]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[2]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[3]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[4]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[5]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[6]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[7]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_4                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_4  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_4  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_5                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_5  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_5  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_6                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_6  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_6  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_7                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_7  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_7  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_8                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_8  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_8  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_9                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_9  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_9  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_10                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_10 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_10 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_11                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_11 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_11 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_12                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_12 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_12 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_13                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_13 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_13 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_14                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_14 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_14 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_15                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult1_op_2[10]~_Duplicate_15 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult2_op_2[0]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult2_op_2[1]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult2_op_2[2]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult2_op_2[3]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult2_op_2[4]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult2_op_2[5]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult2_op_2[6]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult2_op_2[7]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[0]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[1]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[2]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[3]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[4]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[5]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[6]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[7]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_4                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_4  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_4  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_5                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_5  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_5  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_6                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_6  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_6  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_7                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_7  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_7  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_8                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_8  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_8  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_9                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_9  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_9  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_10                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_10 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_10 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_11                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_11 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_11 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_12                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_12 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_12 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_13                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_13 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_13 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_14                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_14 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_14 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_15                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_15 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_15 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_16                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_16 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_16 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_17                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_17 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_17 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_18                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_18 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_18 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_19                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_19 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_19 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_20                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_20 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_20 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_21                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_21 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_21 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_22                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_22 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_22 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_23                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult3_op_2[10]~_Duplicate_23 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[0]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[1]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[2]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[3]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[4]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[5]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[6]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[7]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_4                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_4  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_4  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_5                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_5  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_5  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_6                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_6  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_6  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_7                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_7  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_7  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_8                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_8  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_8  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_9                      ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_9  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_9  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_10                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_10 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_10 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_11                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_11 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_11 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_12                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_12 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_12 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_13                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_13 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_13 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_14                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_14 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_14 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_15                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_15 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_15 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_16                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_16 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_16 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_17                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_17 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_17 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_18                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_18 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_18 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_19                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_19 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_19 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_20                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_20 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_20 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_21                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_21 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_21 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_22                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_22 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_22 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_23                     ; REGOUT           ;                       ;
; milestone1:milestone1_unit|Mult4_op_2[10]~_Duplicate_23 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[0]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[0]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[0]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[0]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[0]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[0]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[0]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[0]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[0]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[0]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[1]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[1]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[1]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[1]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[1]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[1]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[1]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[1]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[1]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[1]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[2]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[2]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[2]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[2]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[2]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[2]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[2]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[2]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[2]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[2]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[3]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[3]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[3]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[3]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[3]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[3]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[3]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[3]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[3]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[3]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[4]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[4]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[4]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[4]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[4]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[4]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[4]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[4]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[4]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[4]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[5]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[5]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[5]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[5]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[5]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[5]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[5]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[5]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[5]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[5]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[6]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[6]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[6]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[6]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[6]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[6]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[6]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[6]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[6]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[6]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[7]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[7]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[7]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[7]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[7]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[7]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[7]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[7]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[7]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[7]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[8]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[8]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[8]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[8]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[8]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[8]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[8]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[8]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[8]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[8]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[9]                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[9]                ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[9]~_Duplicate_1                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[9]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[9]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[9]~_Duplicate_2                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[9]~_Duplicate_2   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[9]~_Duplicate_2   ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[9]~_Duplicate_3                       ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[9]~_Duplicate_3   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[10]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[10]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[10]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[10]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[10]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[10]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[10]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[10]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[10]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[10]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[11]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[11]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[11]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[11]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[11]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[11]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[11]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[11]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[11]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[11]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[12]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[12]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[12]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[12]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[12]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[12]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[12]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[12]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[12]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[12]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[13]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[13]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[13]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[13]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[13]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[13]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[13]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[13]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[13]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[13]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[14]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[14]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[14]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[14]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[14]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[14]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[14]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[14]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[14]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[14]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[15]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[15]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[15]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[15]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[15]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[15]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[15]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[15]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[15]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[15]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[16]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[16]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[16]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[16]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[16]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[16]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[16]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[16]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[16]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[16]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[17]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[17]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[17]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[17]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[17]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[17]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[17]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[17]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[17]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[17]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[18]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[18]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[18]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[18]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[18]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[18]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[18]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[18]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[18]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[18]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[19]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[19]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[19]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[19]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[19]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[19]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[19]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[19]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[19]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[19]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[20]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[20]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[20]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[20]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[20]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[20]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[20]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[20]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[20]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[20]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[21]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[21]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[21]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[21]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[21]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[21]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[21]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[21]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[21]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[21]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[22]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[22]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[22]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[22]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[22]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[22]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[22]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[22]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[22]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[22]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[23]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[23]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[23]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[23]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[23]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[23]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[23]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[23]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[23]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[23]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[24]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[24]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[24]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[24]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[24]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[24]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[24]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[24]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[24]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[24]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[25]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[25]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[25]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[25]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[25]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[25]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[25]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[25]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[25]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[25]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[26]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[26]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[26]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[26]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[26]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[26]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[26]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[26]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[26]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[26]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[27]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[27]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[27]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[27]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[27]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[27]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[27]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[27]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[27]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[27]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[28]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[28]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[28]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[28]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[28]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[28]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[28]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[28]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[28]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[28]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[29]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[29]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[29]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[29]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[29]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[29]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[29]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[29]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[29]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[29]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[30]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[30]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[30]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[30]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[30]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[30]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[30]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[30]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[30]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[30]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[31]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[31]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[31]~_Duplicate_1                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[31]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[31]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[31]~_Duplicate_2                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[31]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[31]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|Mult1_op_2[31]~_Duplicate_3                      ; REGOUT           ;                       ;
; milestone2:milestone2_unit|Mult1_op_2[31]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ; DATAB            ;                       ;
+---------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5122 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5122 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5117    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Education/McMaster - Veni/2017 Fall/3DQ5 - Digital Systems Design/3DQ5 Project/Project M2/Project M2/output_files/project.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 3,463 / 33,216 ( 10 % )  ;
;     -- Combinational with no register       ; 1968                     ;
;     -- Register only                        ; 106                      ;
;     -- Combinational with a register        ; 1389                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1612                     ;
;     -- 3 input functions                    ; 1171                     ;
;     -- <=2 input functions                  ; 574                      ;
;     -- Register only                        ; 106                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 2498                     ;
;     -- arithmetic mode                      ; 859                      ;
;                                             ;                          ;
; Total registers*                            ; 1,495 / 34,593 ( 4 % )   ;
;     -- Dedicated logic registers            ; 1,495 / 33,216 ( 5 % )   ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 242 / 2,076 ( 12 % )     ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 164 / 475 ( 35 % )       ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )          ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M4Ks                                        ; 5 / 105 ( 5 % )          ;
; Total block memory bits                     ; 9,216 / 483,840 ( 2 % )  ;
; Total block memory implementation bits      ; 23,040 / 483,840 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 28 / 70 ( 40 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 3 / 16 ( 19 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%             ;
; Peak interconnect usage (total/H/V)         ; 26% / 26% / 27%          ;
; Maximum fan-out                             ; 1513                     ;
; Highest non-global fan-out                  ; 663                      ;
; Total fan-out                               ; 17243                    ;
; Average fan-out                             ; 3.37                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3463 / 33216 ( 10 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1968                  ; 0                              ;
;     -- Register only                        ; 106                   ; 0                              ;
;     -- Combinational with a register        ; 1389                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1612                  ; 0                              ;
;     -- 3 input functions                    ; 1171                  ; 0                              ;
;     -- <=2 input functions                  ; 574                   ; 0                              ;
;     -- Register only                        ; 106                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2498                  ; 0                              ;
;     -- arithmetic mode                      ; 859                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1495                  ; 0                              ;
;     -- Dedicated logic registers            ; 1495 / 33216 ( 5 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 242 / 2076 ( 12 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 164                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 28 / 70 ( 40 % )      ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 9216                  ; 0                              ;
; Total RAM block bits                        ; 23040                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 5 / 105 ( 4 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 2                     ; 2                              ;
;     -- Registered Input Connections         ; 1                     ; 0                              ;
;     -- Output Connections                   ; 2                     ; 2                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17917                 ; 5                              ;
;     -- Registered Connections               ; 4369                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 4                              ;
;     -- hard_block:auto_generated_inst       ; 4                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 24                    ; 2                              ;
;     -- Output Ports                         ; 124                   ; 2                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50_I       ; N2    ; 2        ; 0            ; 18           ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSH_BUTTON_I[0] ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSH_BUTTON_I[1] ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSH_BUTTON_I[2] ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSH_BUTTON_I[3] ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 663                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RX_I        ; C25   ; 5        ; 65           ; 32           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; LED_GREEN_O[0]          ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[1]          ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[2]          ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[3]          ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[4]          ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[5]          ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[6]          ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[7]          ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[8]          ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][0] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][1] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][2] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][4] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][5] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][6] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][0] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][1] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][2] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][4] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][5] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][6] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][0] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][1] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][2] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][4] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][5] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][6] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][0] ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][1] ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][2] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][3] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][4] ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][5] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][6] ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][0] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][1] ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][2] ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][3] ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][4] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][5] ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][6] ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[0]       ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[10]      ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[11]      ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[12]      ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[13]      ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[14]      ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[15]      ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[16]      ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[17]      ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[1]       ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[2]       ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[3]       ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[4]       ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[5]       ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[6]       ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[7]       ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[8]       ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[9]       ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_CE_N_O             ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_LB_N_O             ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_OE_N_O             ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_UB_N_O             ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_WE_N_O             ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; UART_TX_O               ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLANK_O             ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[0]           ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[1]           ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[2]           ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[3]           ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[4]           ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[5]           ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[6]           ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[7]           ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[8]           ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[9]           ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_CLOCK_O             ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[0]          ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[1]          ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[2]          ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[3]          ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[4]          ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[5]          ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[6]          ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[7]          ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[8]          ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[9]          ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_HSYNC_O             ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[0]            ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[1]            ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[2]            ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[3]            ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[4]            ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[5]            ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[6]            ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[7]            ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[8]            ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[9]            ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_SYNC_O              ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_VSYNC_O             ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source                  ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------+---------------------+
; SRAM_DATA_IO[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 36 / 56 ( 64 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 6 / 65 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 10 / 58 ( 17 % ) ; 3.3V          ; --           ;
; 8        ; 49 / 56 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HSYNC_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_RED_O[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_GREEN_O[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_GREEN_O[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SWITCH_I[9]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DATA_IO[3]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DATA_IO[4]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DATA_IO[6]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LED_GREEN_O[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; SEVEN_SEGMENT_N_O[1][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; SEVEN_SEGMENT_N_O[1][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; SEVEN_SEGMENT_N_O[3][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; SEVEN_SEGMENT_N_O[3][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDRESS_O[16]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DATA_IO[5]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; SEVEN_SEGMENT_N_O[0][1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; SEVEN_SEGMENT_N_O[2][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; SEVEN_SEGMENT_N_O[1][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; SEVEN_SEGMENT_N_O[2][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; SEVEN_SEGMENT_N_O[2][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDRESS_O[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDRESS_O[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDRESS_O[12]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDRESS_O[17]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DATA_IO[14]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DATA_IO[15]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; SEVEN_SEGMENT_N_O[0][2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SWITCH_I[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; SEVEN_SEGMENT_N_O[2][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; SEVEN_SEGMENT_N_O[2][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDRESS_O[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDRESS_O[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDRESS_O[8]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDRESS_O[9]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DATA_IO[0]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; SEVEN_SEGMENT_N_O[0][3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SWITCH_I[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDRESS_O[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDRESS_O[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DATA_IO[1]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DATA_IO[8]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DATA_IO[10]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; SEVEN_SEGMENT_N_O[0][4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SWITCH_I[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LED_GREEN_O[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDRESS_O[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDRESS_O[7]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DATA_IO[2]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DATA_IO[9]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DATA_IO[11]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; SEVEN_SEGMENT_N_O[0][0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SWITCH_I[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LED_GREEN_O[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC_O                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLOCK_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_GREEN_O[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_GREEN_O[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_BLUE_O[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_BLUE_O[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SWITCH_I[8]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TX_O                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_RED_O[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_RED_O[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_GREEN_O[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_BLUE_O[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_BLUE_O[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SWITCH_I[7]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RX_I                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VSYNC_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_RED_O[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_GREEN_O[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_GREEN_O[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_GREEN_O[9]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_RED_O[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_GREEN_O[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_RED_O[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_RED_O[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_BLUE_O[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_RED_O[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_GREEN_O[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_BLUE_O[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; PUSH_BUTTON_I[0]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_RED_O[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_RED_O[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_BLUE_O[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_BLUE_O[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_BLUE_O[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_BLUE_O[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; SEVEN_SEGMENT_N_O[7][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; SEVEN_SEGMENT_N_O[7][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; SEVEN_SEGMENT_N_O[7][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; SEVEN_SEGMENT_N_O[7][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; SEVEN_SEGMENT_N_O[7][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; SEVEN_SEGMENT_N_O[6][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; SEVEN_SEGMENT_N_O[6][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; SEVEN_SEGMENT_N_O[6][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; SEVEN_SEGMENT_N_O[6][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SWITCH_I[10]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50_I                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; SEVEN_SEGMENT_N_O[7][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; PUSH_BUTTON_I[1]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SWITCH_I[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SWITCH_I[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SWITCH_I[11]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SWITCH_I[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; SEVEN_SEGMENT_N_O[6][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; SEVEN_SEGMENT_N_O[6][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; SEVEN_SEGMENT_N_O[5][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; SEVEN_SEGMENT_N_O[5][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; SEVEN_SEGMENT_N_O[7][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; PUSH_BUTTON_I[2]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SWITCH_I[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; SEVEN_SEGMENT_N_O[6][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; SEVEN_SEGMENT_N_O[5][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; SEVEN_SEGMENT_N_O[5][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; SEVEN_SEGMENT_N_O[5][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; SEVEN_SEGMENT_N_O[4][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; SEVEN_SEGMENT_N_O[4][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; SEVEN_SEGMENT_N_O[5][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; SEVEN_SEGMENT_N_O[4][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; SEVEN_SEGMENT_N_O[4][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; SWITCH_I[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; SEVEN_SEGMENT_N_O[5][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; SEVEN_SEGMENT_N_O[4][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; SEVEN_SEGMENT_N_O[4][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SWITCH_I[14]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SWITCH_I[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; SEVEN_SEGMENT_N_O[4][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LED_GREEN_O[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LED_GREEN_O[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; SEVEN_SEGMENT_N_O[3][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SWITCH_I[16]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SWITCH_I[17]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDRESS_O[11]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDRESS_O[10]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; SEVEN_SEGMENT_N_O[0][6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; SEVEN_SEGMENT_N_O[0][5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LED_GREEN_O[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; SEVEN_SEGMENT_N_O[1][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; SEVEN_SEGMENT_N_O[1][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; SEVEN_SEGMENT_N_O[2][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDRESS_O[13]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDRESS_O[14]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DATA_IO[12]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DATA_IO[13]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LED_GREEN_O[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; SEVEN_SEGMENT_N_O[1][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; SEVEN_SEGMENT_N_O[3][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; PUSH_BUTTON_I[3]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDRESS_O[15]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DATA_IO[7]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LED_GREEN_O[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LED_GREEN_O[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; SEVEN_SEGMENT_N_O[1][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; SEVEN_SEGMENT_N_O[3][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; SEVEN_SEGMENT_N_O[2][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; SEVEN_SEGMENT_N_O[3][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; SEVEN_SEGMENT_N_O[3][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                               ;
+----------------------------------+----------------------------------------------------------------------------------------+
; Name                             ; SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------------------------------------------------+
; SDC pin name                     ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll                                      ;
; PLL mode                         ; Normal                                                                                 ;
; Compensate clock                 ; clock0                                                                                 ;
; Compensated input/output pins    ; --                                                                                     ;
; Self reset on gated loss of lock ; Off                                                                                    ;
; Gate lock counter                ; --                                                                                     ;
; Input frequency 0                ; 50.0 MHz                                                                               ;
; Input frequency 1                ; --                                                                                     ;
; Nominal PFD frequency            ; 50.0 MHz                                                                               ;
; Nominal VCO frequency            ; 800.0 MHz                                                                              ;
; VCO post scale K counter         ; --                                                                                     ;
; VCO multiply                     ; --                                                                                     ;
; VCO divide                       ; --                                                                                     ;
; Freq min lock                    ; 31.25 MHz                                                                              ;
; Freq max lock                    ; 62.5 MHz                                                                               ;
; M VCO Tap                        ; 0                                                                                      ;
; M Initial                        ; 1                                                                                      ;
; M value                          ; 16                                                                                     ;
; N value                          ; 1                                                                                      ;
; Preserve PLL counter order       ; Off                                                                                    ;
; PLL location                     ; PLL_1                                                                                  ;
; Inclk0 signal                    ; CLOCK_50_I                                                                             ;
; Inclk1 signal                    ; --                                                                                     ;
; Inclk0 signal type               ; Dedicated Pin                                                                          ;
; Inclk1 signal type               ; --                                                                                     ;
+----------------------------------+----------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------------------+
; SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                    ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |project                                     ; 3463 (82)   ; 1495 (34)                 ; 0 (0)         ; 9216        ; 5    ; 28           ; 0       ; 14        ; 164  ; 0            ; 1968 (48)    ; 106 (0)           ; 1389 (53)        ; |project                                                                                                                               ;              ;
;    |PB_Controller:PB_unit|                   ; 39 (39)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 7 (7)             ; 23 (23)          ; |project|PB_Controller:PB_unit                                                                                                         ;              ;
;    |SRAM_Controller:SRAM_unit|               ; 55 (55)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 37 (37)          ; |project|SRAM_Controller:SRAM_unit                                                                                                     ;              ;
;       |Clock_100_PLL:Clock_100_PLL_inst|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst                                                                    ;              ;
;          |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component                                            ;              ;
;    |UART_SRAM_interface:UART_unit|           ; 141 (81)    ; 79 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (39)      ; 12 (8)            ; 67 (38)          ; |project|UART_SRAM_interface:UART_unit                                                                                                 ;              ;
;       |UART_Receive_Controller:UART_RX|      ; 60 (60)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 4 (4)             ; 33 (33)          ; |project|UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX                                                                 ;              ;
;    |VGA_SRAM_interface:VGA_unit|             ; 259 (174)   ; 148 (95)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (79)     ; 29 (24)           ; 119 (71)         ; |project|VGA_SRAM_interface:VGA_unit                                                                                                   ;              ;
;       |VGA_Controller:VGA_unit|              ; 85 (85)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 5 (5)             ; 48 (48)          ; |project|VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit                                                                           ;              ;
;    |milestone1:milestone1_unit|              ; 1561 (1429) ; 709 (709)                 ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 852 (720)    ; 2 (2)             ; 707 (645)        ; |project|milestone1:milestone1_unit                                                                                                    ;              ;
;       |lpm_add_sub:Add13|                    ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 15 (0)           ; |project|milestone1:milestone1_unit|lpm_add_sub:Add13                                                                                  ;              ;
;          |add_sub_7ri:auto_generated|        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 15 (15)          ; |project|milestone1:milestone1_unit|lpm_add_sub:Add13|add_sub_7ri:auto_generated                                                       ;              ;
;       |lpm_add_sub:Add14|                    ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 15 (0)           ; |project|milestone1:milestone1_unit|lpm_add_sub:Add14                                                                                  ;              ;
;          |add_sub_7ri:auto_generated|        ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 15 (15)          ; |project|milestone1:milestone1_unit|lpm_add_sub:Add14|add_sub_7ri:auto_generated                                                       ;              ;
;       |lpm_add_sub:Add18|                    ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_add_sub:Add18                                                                                  ;              ;
;          |add_sub_7ri:auto_generated|        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_add_sub:Add18|add_sub_7ri:auto_generated                                                       ;              ;
;       |lpm_add_sub:Add7|                     ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 32 (0)           ; |project|milestone1:milestone1_unit|lpm_add_sub:Add7                                                                                   ;              ;
;          |add_sub_7ri:auto_generated|        ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 32 (32)          ; |project|milestone1:milestone1_unit|lpm_add_sub:Add7|add_sub_7ri:auto_generated                                                        ;              ;
;       |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_mult:Mult0                                                                                     ;              ;
;          |mult_77t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated                                                             ;              ;
;       |lpm_mult:Mult1|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_mult:Mult1                                                                                     ;              ;
;          |mult_77t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated                                                             ;              ;
;       |lpm_mult:Mult2|                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_mult:Mult2                                                                                     ;              ;
;          |mult_k8t:auto_generated|           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated                                                             ;              ;
;       |lpm_mult:Mult3|                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_mult:Mult3                                                                                     ;              ;
;          |mult_k8t:auto_generated|           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated                                                             ;              ;
;    |milestone2:milestone2_unit|              ; 1326 (1258) ; 442 (442)                 ; 0 (0)         ; 9216        ; 5    ; 16           ; 0       ; 8         ; 0    ; 0            ; 884 (816)    ; 40 (40)           ; 402 (402)        ; |project|milestone2:milestone2_unit                                                                                                    ;              ;
;       |dual_port_RAM0:dual_port_RAM0_inst0|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM0:dual_port_RAM0_inst0                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM0:dual_port_RAM0_inst0|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_tq92:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM0:dual_port_RAM0_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated ;              ;
;       |dual_port_RAM1:dual_port_RAM1_inst1|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM1:dual_port_RAM1_inst1                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM1:dual_port_RAM1_inst1|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_tq92:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM1:dual_port_RAM1_inst1|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated ;              ;
;       |dual_port_RAM2:dual_port_RAM2_inst2|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM2:dual_port_RAM2_inst2                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM2:dual_port_RAM2_inst2|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_tq92:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|dual_port_RAM2:dual_port_RAM2_inst2|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated ;              ;
;       |lpm_mult:Mult0|                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|lpm_mult:Mult0                                                                                     ;              ;
;          |mult_e1t:auto_generated|           ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated                                                             ;              ;
;       |lpm_mult:Mult1|                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|lpm_mult:Mult1                                                                                     ;              ;
;          |mult_e1t:auto_generated|           ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated                                                             ;              ;
;       |lpm_mult:Mult2|                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|lpm_mult:Mult2                                                                                     ;              ;
;          |mult_e1t:auto_generated|           ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated                                                             ;              ;
;       |lpm_mult:Mult3|                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|lpm_mult:Mult3                                                                                     ;              ;
;          |mult_e1t:auto_generated|           ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |project|milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated                                                             ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; SRAM_DATA_IO[0]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[1]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[2]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[3]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[4]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[5]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[6]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[7]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[8]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[9]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[10]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[11]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[12]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[13]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[14]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[15]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PUSH_BUTTON_I[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PUSH_BUTTON_I[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PUSH_BUTTON_I[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[0]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[1]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[2]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[3]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[4]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[5]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[6]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[7]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[8]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[9]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[10]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[11]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[12]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[13]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[14]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[15]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[16]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_CLOCK_O             ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HSYNC_O             ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VSYNC_O             ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK_O             ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC_O              ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[8]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[9]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[9]           ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TX_O               ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50_I              ; Input    ; --            ; --            ; --                    ; --  ;
; UART_RX_I               ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SWITCH_I[17]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PUSH_BUTTON_I[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                              ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; SRAM_DATA_IO[0]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[0]~feeder                                     ; 0                 ; 6       ;
; SRAM_DATA_IO[1]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[1]                                            ; 1                 ; 6       ;
; SRAM_DATA_IO[2]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[2]                                            ; 1                 ; 6       ;
; SRAM_DATA_IO[3]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[3]~feeder                                     ; 0                 ; 6       ;
; SRAM_DATA_IO[4]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[4]                                            ; 0                 ; 6       ;
; SRAM_DATA_IO[5]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[5]                                            ; 1                 ; 6       ;
; SRAM_DATA_IO[6]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[6]                                            ; 0                 ; 6       ;
; SRAM_DATA_IO[7]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[7]                                            ; 0                 ; 6       ;
; SRAM_DATA_IO[8]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[8]                                            ; 0                 ; 6       ;
; SRAM_DATA_IO[9]                                                                               ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[9]~feeder                                     ; 0                 ; 6       ;
; SRAM_DATA_IO[10]                                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[10]~feeder                                    ; 0                 ; 6       ;
; SRAM_DATA_IO[11]                                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[11]~feeder                                    ; 1                 ; 6       ;
; SRAM_DATA_IO[12]                                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[12]                                           ; 0                 ; 6       ;
; SRAM_DATA_IO[13]                                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[13]~feeder                                    ; 0                 ; 6       ;
; SRAM_DATA_IO[14]                                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[14]~feeder                                    ; 0                 ; 6       ;
; SRAM_DATA_IO[15]                                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[15]                                           ; 1                 ; 6       ;
; PUSH_BUTTON_I[1]                                                                              ;                   ;         ;
; PUSH_BUTTON_I[2]                                                                              ;                   ;         ;
; PUSH_BUTTON_I[3]                                                                              ;                   ;         ;
; SWITCH_I[0]                                                                                   ;                   ;         ;
; SWITCH_I[1]                                                                                   ;                   ;         ;
; SWITCH_I[2]                                                                                   ;                   ;         ;
; SWITCH_I[3]                                                                                   ;                   ;         ;
; SWITCH_I[4]                                                                                   ;                   ;         ;
; SWITCH_I[5]                                                                                   ;                   ;         ;
; SWITCH_I[6]                                                                                   ;                   ;         ;
; SWITCH_I[7]                                                                                   ;                   ;         ;
; SWITCH_I[8]                                                                                   ;                   ;         ;
; SWITCH_I[9]                                                                                   ;                   ;         ;
; SWITCH_I[10]                                                                                  ;                   ;         ;
; SWITCH_I[11]                                                                                  ;                   ;         ;
; SWITCH_I[12]                                                                                  ;                   ;         ;
; SWITCH_I[13]                                                                                  ;                   ;         ;
; SWITCH_I[14]                                                                                  ;                   ;         ;
; SWITCH_I[15]                                                                                  ;                   ;         ;
; SWITCH_I[16]                                                                                  ;                   ;         ;
; CLOCK_50_I                                                                                    ;                   ;         ;
; UART_RX_I                                                                                     ;                   ;         ;
;      - top_state[0]~4                                                                         ; 0                 ; 6       ;
;      - UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in               ; 0                 ; 6       ;
; SWITCH_I[17]                                                                                  ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_end                                                      ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_end                                                      ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_dataRow[2]                                            ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_dataRow[1]                                            ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_dataRow[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_dataRow[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_dataCol[1]                                            ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_dataCol[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_dataCol[2]                                            ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataCol_b[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataCol_b[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataRow_b[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataRow_b[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataCol_b[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataCol_b[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataRow_b[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataRow_b[2]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|ROW_counter[0]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|ROW_counter[1]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|ROW_counter[2]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|ROW_counter[3]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|ROW_counter[4]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|ROW_counter[5]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|ROW_counter[6]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|ROW_counter[7]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[0]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[1]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[2]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[3]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[4]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[5]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[6]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[7]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|COL_counter[8]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[0]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[0]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[1]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[1]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[2]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[2]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[3]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[3]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[4]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[4]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[5]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[5]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[6]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[6]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[7]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[7]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[8]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[8]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[16]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_address[17]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[9]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[9]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[10]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[10]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[11]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[11]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[12]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[12]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[13]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[13]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[14]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[14]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[15]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[15]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[16]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[16]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|UV_address[17]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|RGB_address[17]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_odd[0]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_odd[0]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_odd[1]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_odd[1]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_odd[2]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_odd[2]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_odd[3]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_odd[3]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_odd[4]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_odd[4]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_odd[5]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_odd[5]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_odd[6]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_odd[6]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_odd[7]                                                    ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_odd[7]                                                    ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_SRAM_address[4]                                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[0]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[1]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[2]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[3]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[4]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[5]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[6]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[7]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]                                       ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10]                                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[12]                                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13]                                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                                      ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_SRAM_we_n                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_SRAM_we_n                                                ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                                  ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_CE_N_O                                                  ; 1                 ; 6       ;
;      - resetn                                                                                 ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_state~4                                                  ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_state~5                                                  ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_state~11                                                 ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_state~7                                                  ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_state~6                                                  ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_state~8                                                  ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_state~9                                                  ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_state~10                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_state~8                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_state~9                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_state~7                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_state~6                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_state~5                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_state~4                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_state~10                                                 ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_SRAM_address[17]                                         ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_Y_to_UV_flag                                          ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockRow[4]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockRow[3]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockRow[5]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockRow[2]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockRow[1]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockRow[0]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockCol[5]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockCol[1]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockCol[0]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockCol[3]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockCol[2]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_blockCol[4]                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_dataRow[0]                                            ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_dataRow[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataRow_b[2]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataRow_b[1]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataRow_b[0]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|FETCH_dataCol[0]                                            ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_dataCol[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_SRAM_address[8]~1                                        ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_SRAM_address[8]~18                                       ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_blockCol[0]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_blockCol[1]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_blockCol[2]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_Y_to_UV_flag                                            ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_blockCol[3]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_blockCol[4]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_blockCol[5]                                             ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[8]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[0]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[9]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[1]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[10]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[2]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[11]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[3]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[12]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[4]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[13]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[5]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[14]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[6]                                            ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[15]                                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[7]                                            ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|M2_SRAM_write_data[0]~0                                     ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[0][0]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[1][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[0][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[1][0]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd[1][0]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|M1_SRAM_write_data[5]~0                                     ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[0][1]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[1][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[0][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[1][1]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd[1][1]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[0][2]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[1][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[0][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[1][2]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd[1][2]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[0][3]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[1][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[0][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[1][3]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd[1][3]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[0][4]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[1][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[0][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[1][4]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd[1][4]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[0][5]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[1][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[0][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[1][5]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd[1][5]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[0][6]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[1][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[0][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[1][6]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd[1][6]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[0][7]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[1][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even[0][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd[1][7]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd[1][7]                                                 ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_buffer[0]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[1][0]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[0][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[1][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[1][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[0][0]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[0][0]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_buffer[1]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[1][1]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[0][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[1][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[1][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[0][1]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[0][1]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_buffer[2]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[1][2]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[0][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[1][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[1][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[0][2]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[0][2]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_buffer[3]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[1][3]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[0][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[1][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[1][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[0][3]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[0][3]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_buffer[4]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[1][4]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[0][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[1][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[1][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[0][4]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[0][4]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_buffer[5]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[1][5]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[0][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[1][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[1][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[0][5]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[0][5]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_buffer[6]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[1][6]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[0][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[1][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[1][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[0][6]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[0][6]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|YUV_buffer[7]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[1][7]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[0][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even[1][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[1][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd[0][7]                                                 ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even[0][7]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_wren_a                                                    ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataCol_a[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataCol_a[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataCol_a[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataRow_a[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataRow_a[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataRow_a[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataCol_b[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_dataRow_b[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|S_data_write_a[0]~5                                         ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_even_sum[27]~0                                            ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_odd_sum[30]~66                                            ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_odd_sum[30]~66                                            ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|G_odd_sum[10]~68                                            ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|B_even_sum[30]~66                                           ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|R_even_sum[30]~66                                           ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_buff[15]~0                                            ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[0]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[1]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[2]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[3]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[4]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[5]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[7]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[10]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[11]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[12]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[13]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[14]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_1[17]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[0]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[1]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[2]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[3]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[4]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[5]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[7]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[10]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[11]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[12]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[13]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[14]                                              ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_1[17]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_sum[31]~0                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][8]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult4_op_2[1]~15                                            ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][9]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][10]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][11]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][12]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][13]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][14]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[2][15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[2][15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[0][15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[1][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|V_even[1][15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|U_even[0][15]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[0][0]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult3_op_2[0]~0                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[0][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][1]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[0][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][2]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[0][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][3]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[0][4]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[0][5]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[0][6]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[2][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[1][7]                                                ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Y_buff[0][7]                                                ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[0]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[1]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[2]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[3]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[4]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[5]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[6]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[7]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[8]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[9]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[10]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult4_op_1[11]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[0]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[1]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[2]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[3]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[4]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[5]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[6]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[7]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[8]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[9]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[10]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_1[11]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[0]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[1]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[2]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[3]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[4]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[5]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[6]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[7]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[8]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[9]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[10]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult3_op_1[11]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[0]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[1]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[2]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[3]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[4]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[5]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[6]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[7]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[8]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[9]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[10]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult2_op_1[11]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|Mult1_op_2[3]~0                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult2_op_2[4]~0                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_wren_a                                                    ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataCol_a[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataCol_a[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataCol_a[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataRow_a[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataRow_a[1]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataRow_a[2]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataCol_b[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_dataRow_b[0]                                              ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_wren_a                                                   ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataCol_a[0]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataCol_a[1]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataCol_a[2]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataRow_a[0]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataRow_a[1]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataRow_a[2]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataCol_b[0]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataCol_b[1]                                             ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_dataCol_b[2]                                             ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult1_op_1[0]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult1_op_1[1]                                               ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Mult1_op_1[5]                                               ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|T_data_write_a[0]~2                                         ; 1                 ; 6       ;
;      - milestone2:milestone2_unit|SP_data_write_a[0]~0                                        ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V4[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V3[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V4[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V3[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V4[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V3[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V4[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V3[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V4[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V3[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V4[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V3[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V4[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V3[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V4[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V3[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[10]                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[10]                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U4[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U3[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V2[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V1[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V2[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V1[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V2[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V1[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V2[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V1[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V2[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V1[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V2[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V1[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V2[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V1[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V2[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V1[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[10]                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[10]                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U2[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U1[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V0[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V5[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V0[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V5[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V0[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V5[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V0[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V5[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V0[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V5[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V0[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V5[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V0[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V5[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V0[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_V5[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[10]                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[10]                                                  ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[0]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[1]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[2]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[3]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[4]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[5]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[6]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U0[7]                                                   ; 1                 ; 6       ;
;      - milestone1:milestone1_unit|Reg_U5[7]                                                   ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|pll ; 1                 ; 6       ;
; PUSH_BUTTON_I[0]                                                                              ;                   ;         ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][0]~0                                       ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50_I                                                                               ; PIN_N2             ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50_I                                                                               ; PIN_N2             ; 1513    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Equal2~0                                                                                 ; LCCOMB_X42_Y13_N20 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PB_Controller:PB_unit|LessThan0~3                                                        ; LCCOMB_X43_Y10_N4  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PB_Controller:PB_unit|always3~0                                                          ; LCCOMB_X43_Y10_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0 ; PLL_1              ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                                    ; LCFF_X25_Y14_N15   ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SWITCH_I[17]                                                                             ; PIN_V2             ; 663     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|SRAM_address[9]~2                                          ; LCCOMB_X25_Y14_N18 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|SRAM_write_data[15]~9                                      ; LCCOMB_X32_Y16_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|SRAM_write_data[3]~1                                       ; LCCOMB_X32_Y16_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2]~7           ; LCCOMB_X43_Y16_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_STOP_BIT~0 ; LCCOMB_X43_Y16_N10 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[7]~0               ; LCCOMB_X44_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5]~12          ; LCCOMB_X44_Y16_N18 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5]~14          ; LCCOMB_X44_Y16_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3]~0           ; LCCOMB_X44_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_SRAM_interface:UART_unit|new_line_count[1]~4                                        ; LCCOMB_X33_Y16_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART_rx_initialize                                                                       ; LCFF_X25_Y13_N9    ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[0]~1                                            ; LCCOMB_X24_Y21_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[2]~4                                            ; LCCOMB_X24_Y21_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan0~2                          ; LCCOMB_X23_Y25_N26 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan2~2                          ; LCCOMB_X22_Y21_N30 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                       ; LCFF_X25_Y32_N11   ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC~3                        ; LCCOMB_X22_Y25_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_blue[7]~0                                                ; LCCOMB_X25_Y28_N6  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][8]~3                                        ; LCCOMB_X24_Y28_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][0]~4                                        ; LCCOMB_X24_Y28_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][8]~2                                        ; LCCOMB_X24_Y28_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; always0~9                                                                                ; LCCOMB_X25_Y14_N4  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|B_even_sum[30]~66                                             ; LCCOMB_X36_Y10_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|B_odd_sum[30]~66                                              ; LCCOMB_X38_Y13_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|COL_counter~9                                                 ; LCCOMB_X34_Y10_N12 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|G_even_sum[27]~0                                              ; LCCOMB_X36_Y10_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|G_odd_sum[10]~68                                              ; LCCOMB_X38_Y13_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|M1_SRAM_address[8]~18                                         ; LCCOMB_X33_Y12_N24 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|M1_SRAM_write_data[5]~0                                       ; LCCOMB_X34_Y14_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_36~0                                      ; LCCOMB_X34_Y10_N18 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|M1_state.S_M1_IDLE~1                                          ; LCCOMB_X34_Y10_N14 ; 229     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|Mult2_op_2[4]~0                                               ; LCCOMB_X32_Y9_N18  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|Mult3_op_2[0]~0                                               ; LCCOMB_X40_Y12_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|Mult4_op_2[1]~15                                              ; LCCOMB_X33_Y10_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|R_even_sum[30]~66                                             ; LCCOMB_X36_Y10_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|R_odd_sum[30]~66                                              ; LCCOMB_X38_Y13_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|Selector801~0                                                 ; LCCOMB_X36_Y13_N0  ; 104     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr13~2                                                    ; LCCOMB_X34_Y10_N16 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr16~0                                                    ; LCCOMB_X31_Y12_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr19~0                                                    ; LCCOMB_X29_Y11_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr22~0                                                    ; LCCOMB_X36_Y13_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr23~0                                                    ; LCCOMB_X33_Y10_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr26~0                                                    ; LCCOMB_X34_Y12_N0  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr29~0                                                    ; LCCOMB_X34_Y14_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr32~1                                                    ; LCCOMB_X33_Y12_N6  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr38~0                                                    ; LCCOMB_X32_Y9_N4   ; 138     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr4~0                                                     ; LCCOMB_X33_Y12_N4  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr5~0                                                     ; LCCOMB_X32_Y15_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr6~2                                                     ; LCCOMB_X34_Y14_N2  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone1:milestone1_unit|WideOr7~1                                                     ; LCCOMB_X33_Y10_N12 ; 109     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Add21~5                                                       ; LCCOMB_X24_Y16_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Add22~13                                                      ; LCCOMB_X24_Y16_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|M2_SRAM_address[8]~1                                          ; LCCOMB_X25_Y16_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|M2_SRAM_write_data[0]~0                                       ; LCCOMB_X28_Y15_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|M2_state.S_MEGASTART_DELAY_0~2                                ; LCCOMB_X25_Y17_N4  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LI_01~2                                       ; LCCOMB_X28_Y20_N30 ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LI_01~3                                       ; LCCOMB_X27_Y18_N12 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Mult1_buff[15]~0                                              ; LCCOMB_X35_Y17_N14 ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Mult1_op_2[3]~0                                               ; LCCOMB_X33_Y20_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Mult3_sum[31]~6                                               ; LCCOMB_X31_Y18_N2  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|SP_data_write_a[0]~0                                          ; LCCOMB_X28_Y18_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|SP_wren_a                                                     ; LCFF_X28_Y18_N27   ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|S_data_write_a[0]~5                                           ; LCCOMB_X30_Y17_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|S_wren_a                                                      ; LCFF_X28_Y18_N7    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Selector1~28                                                  ; LCCOMB_X24_Y17_N0  ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Selector40~0                                                  ; LCCOMB_X21_Y13_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Selector598~2                                                 ; LCCOMB_X25_Y20_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Selector599~19                                                ; LCCOMB_X27_Y17_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Selector61~22                                                 ; LCCOMB_X29_Y16_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|Selector643~2                                                 ; LCCOMB_X27_Y15_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|T_data_write_a[0]~2                                           ; LCCOMB_X35_Y17_N30 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|T_wren_a                                                      ; LCFF_X27_Y19_N1    ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr10~2                                                    ; LCCOMB_X20_Y15_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr11~1                                                    ; LCCOMB_X28_Y18_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr137~2                                                   ; LCCOMB_X24_Y18_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr13~2                                                    ; LCCOMB_X27_Y19_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr143~0                                                   ; LCCOMB_X27_Y17_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr149~0                                                   ; LCCOMB_X27_Y15_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr151~2                                                   ; LCCOMB_X31_Y16_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr19~1                                                    ; LCCOMB_X29_Y18_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr21~4                                                    ; LCCOMB_X25_Y19_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr22~2                                                    ; LCCOMB_X27_Y18_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr26~2                                                    ; LCCOMB_X27_Y21_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; milestone2:milestone2_unit|WideOr27~0                                                    ; LCCOMB_X27_Y19_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                   ; LCCOMB_X25_Y16_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                   ; LCCOMB_X25_Y16_N14 ; 289     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50_I                                                                               ; PIN_N2             ; 1513    ; Global Clock         ; GCLK2            ; --                        ;
; SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0 ; PLL_1              ; 1       ; Global Clock         ; GCLK3            ; --                        ;
; resetn                                                                                   ; LCCOMB_X25_Y16_N14 ; 289     ; Global Clock         ; GCLK14           ; --                        ;
+------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                         ;
+-----------------------------------------------------------------------------------------------+---------+
; Name                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------+---------+
; SWITCH_I[17]                                                                                  ; 663     ;
; milestone1:milestone1_unit|M1_state.S_M1_IDLE~1                                               ; 229     ;
; milestone1:milestone1_unit|WideOr38~0                                                         ; 138     ;
; milestone2:milestone2_unit|WideOr128~1                                                        ; 138     ;
; milestone2:milestone2_unit|WideOr128~2                                                        ; 130     ;
; milestone2:milestone2_unit|Mult3_sum[31]~6                                                    ; 128     ;
; ~GND                                                                                          ; 122     ;
; milestone1:milestone1_unit|WideOr7~1                                                          ; 109     ;
; milestone1:milestone1_unit|Selector801~0                                                      ; 104     ;
; milestone2:milestone2_unit|Mult4_buff[1]~16                                                   ; 96      ;
; milestone2:milestone2_unit|Mult1_buff[15]~0                                                   ; 96      ;
; milestone1:milestone1_unit|Selector801~6                                                      ; 87      ;
; milestone1:milestone1_unit|WideOr8~0                                                          ; 85      ;
; milestone2:milestone2_unit|M2_state~7                                                         ; 84      ;
; milestone2:milestone2_unit|M2_state~8                                                         ; 82      ;
; milestone1:milestone1_unit|Selector183~0                                                      ; 80      ;
; milestone2:milestone2_unit|WideOr130~1                                                        ; 65      ;
; milestone2:milestone2_unit|M2_state~6                                                         ; 61      ;
; milestone2:milestone2_unit|M2_state~4                                                         ; 60      ;
; milestone1:milestone1_unit|M1_state~4                                                         ; 58      ;
; milestone2:milestone2_unit|M2_state~5                                                         ; 58      ;
; milestone1:milestone1_unit|M1_state~6                                                         ; 57      ;
; milestone2:milestone2_unit|M2_state~9                                                         ; 54      ;
; milestone1:milestone1_unit|WideOr12~0                                                         ; 50      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_9~1                                                ; 50      ;
; milestone2:milestone2_unit|WideOr28~4                                                         ; 49      ;
; milestone1:milestone1_unit|M1_state~5                                                         ; 48      ;
; milestone2:milestone2_unit|M2_state~10                                                        ; 45      ;
; milestone2:milestone2_unit|M2_state~11                                                        ; 44      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                            ; 43      ;
; milestone1:milestone1_unit|WideOr65~0                                                         ; 41      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_0~4                                            ; 39      ;
; milestone1:milestone1_unit|WideOr25~3                                                         ; 38      ;
; milestone1:milestone1_unit|M1_state~7                                                         ; 38      ;
; UART_rx_initialize                                                                            ; 38      ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                                 ; 37      ;
; milestone2:milestone2_unit|T_data_write_a[21]~1                                               ; 36      ;
; milestone2:milestone2_unit|T_data_write_a[21]~0                                               ; 36      ;
; milestone1:milestone1_unit|WideOr17~2                                                         ; 36      ;
; milestone1:milestone1_unit|Mult2_op_2[4]~0                                                    ; 34      ;
; milestone1:milestone1_unit|WideOr21~0                                                         ; 33      ;
; milestone1:milestone1_unit|M1_state~9                                                         ; 33      ;
; milestone1:milestone1_unit|Selector319~3                                                      ; 32      ;
; milestone2:milestone2_unit|WideOr30~0                                                         ; 32      ;
; milestone1:milestone1_unit|WideOr19~0                                                         ; 32      ;
; milestone1:milestone1_unit|Selector367~0                                                      ; 32      ;
; milestone1:milestone1_unit|WideOr16~0                                                         ; 32      ;
; milestone1:milestone1_unit|R_even_sum[30]~66                                                  ; 32      ;
; milestone1:milestone1_unit|B_even_sum[30]~66                                                  ; 32      ;
; milestone1:milestone1_unit|G_odd_sum[10]~68                                                   ; 32      ;
; milestone1:milestone1_unit|R_odd_sum[30]~66                                                   ; 32      ;
; milestone1:milestone1_unit|B_odd_sum[30]~66                                                   ; 32      ;
; milestone1:milestone1_unit|G_even_sum[27]~0                                                   ; 32      ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                                 ; 32      ;
; milestone1:milestone1_unit|M1_state~8                                                         ; 32      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_2~0                                            ; 31      ;
; milestone1:milestone1_unit|WideOr68~2                                                         ; 30      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_10~4                                               ; 29      ;
; milestone2:milestone2_unit|Selector1~28                                                       ; 27      ;
; milestone1:milestone1_unit|WideOr45~0                                                         ; 27      ;
; milestone1:milestone1_unit|WideOr23~0                                                         ; 27      ;
; VGA_SRAM_interface:VGA_unit|always0~10                                                        ; 27      ;
; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]~1                                                 ; 27      ;
; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]~0                                                 ; 27      ;
; always0~9                                                                                     ; 26      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_01~0                                         ; 26      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R~1                                  ; 25      ;
; milestone1:milestone1_unit|WideOr13~2                                                         ; 24      ;
; milestone2:milestone2_unit|T_data_write_a[0]~2                                                ; 24      ;
; milestone1:milestone1_unit|U_odd_sum[30]~0                                                    ; 24      ;
; milestone1:milestone1_unit|WideOr15~0                                                         ; 24      ;
; milestone1:milestone1_unit|Selector798~3                                                      ; 24      ;
; milestone1:milestone1_unit|Selector653~2                                                      ; 24      ;
; milestone1:milestone1_unit|WideOr26~0                                                         ; 24      ;
; VGA_SRAM_interface:VGA_unit|VGA_blue[7]~0                                                     ; 24      ;
; VGA_SRAM_interface:VGA_unit|VGA_red~3                                                         ; 24      ;
; milestone1:milestone1_unit|M1_state~10                                                        ; 24      ;
; milestone2:milestone2_unit|M2_state.S_M2_IDLE~2                                               ; 24      ;
; milestone1:milestone1_unit|M1_SRAM_address[4]~15                                              ; 23      ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW~0                          ; 23      ;
; milestone1:milestone1_unit|M1_state.S_M1_IDLE~0                                               ; 23      ;
; milestone2:milestone2_unit|M2_state.S_MEGASTART_DELAY_0~1                                     ; 23      ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9                     ; 23      ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8                     ; 23      ;
; milestone1:milestone1_unit|Reg_U0~0                                                           ; 22      ;
; milestone2:milestone2_unit|M2_SRAM_address[10]~2                                              ; 21      ;
; milestone2:milestone2_unit|M2_state.S_MEGASTATE_END~4                                         ; 20      ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LI_01~2                                            ; 20      ;
; milestone1:milestone1_unit|WideOr35~0                                                         ; 20      ;
; UART_SRAM_interface:UART_unit|LessThan1~5                                                     ; 20      ;
; UART_SRAM_interface:UART_unit|UART_SRAM_state.S_US_WRITE_SECOND_BYTE~0                        ; 20      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_00~1                                         ; 20      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_3~0                                                ; 19      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_2~0                                                ; 19      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_11~0                                               ; 19      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LO_15~0                                          ; 19      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_1~0                                             ; 19      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_10~6                                               ; 18      ;
; milestone1:milestone1_unit|WideOr4~0                                                          ; 18      ;
; milestone1:milestone1_unit|WideOr6~2                                                          ; 18      ;
; milestone1:milestone1_unit|WideOr5~0                                                          ; 18      ;
; milestone1:milestone1_unit|M1_SRAM_address[8]~18                                              ; 18      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_11~0                                         ; 18      ;
; milestone2:milestone2_unit|M2_state.S_MEGASTART_DELAY_0~2                                     ; 18      ;
; UART_SRAM_interface:UART_unit|SRAM_address[9]~2                                               ; 18      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_9~0                                          ; 18      ;
; Equal2~1                                                                                      ; 18      ;
; milestone1:milestone1_unit|WideOr11~0                                                         ; 17      ;
; milestone1:milestone1_unit|WideOr14~1                                                         ; 17      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_33~0                                           ; 17      ;
; milestone1:milestone1_unit|WideOr20~0                                                         ; 17      ;
; milestone2:milestone2_unit|M2_state.S_M2_IDLE~0                                               ; 17      ;
; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                                         ; 17      ;
; Equal2~0                                                                                      ; 17      ;
; top_state[2]                                                                                  ; 17      ;
; milestone1:milestone1_unit|WideOr17~3                                                         ; 16      ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][0]~4                                             ; 16      ;
; milestone1:milestone1_unit|Selector531~0                                                      ; 16      ;
; milestone2:milestone2_unit|SP_data_write_a[0]~0                                               ; 16      ;
; milestone1:milestone1_unit|WideOr22~0                                                         ; 16      ;
; milestone1:milestone1_unit|WideOr28~0                                                         ; 16      ;
; PB_Controller:PB_unit|LessThan0~3                                                             ; 16      ;
; milestone1:milestone1_unit|M1_SRAM_write_data[5]~0                                            ; 16      ;
; milestone1:milestone1_unit|WideOr93                                                           ; 16      ;
; milestone1:milestone1_unit|WideOr96                                                           ; 16      ;
; milestone1:milestone1_unit|WideOr95                                                           ; 16      ;
; milestone2:milestone2_unit|M2_SRAM_write_data[0]~0                                            ; 16      ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][8]~3                                             ; 16      ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][8]~2                                             ; 16      ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[2]~4                                                 ; 16      ;
; milestone2:milestone2_unit|M2_SRAM_address[8]~1                                               ; 16      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_4~0                                                ; 16      ;
; milestone2:milestone2_unit|Selector329~13                                                     ; 16      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_15~1                                             ; 16      ;
; VGA_enable                                                                                    ; 16      ;
; top_state[1]                                                                                  ; 16      ;
; top_state[0]                                                                                  ; 16      ;
; milestone1:milestone1_unit|M1_SRAM_address[17]~22                                             ; 15      ;
; milestone1:milestone1_unit|WideOr67                                                           ; 15      ;
; milestone1:milestone1_unit|M1_SRAM_address[17]~19                                             ; 15      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_9~0                                            ; 15      ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LO_3~0                                             ; 14      ;
; milestone2:milestone2_unit|WideOr22~1                                                         ; 14      ;
; milestone2:milestone2_unit|Selector327~4                                                      ; 14      ;
; milestone2:milestone2_unit|FETCH_Y_to_UV_flag                                                 ; 14      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_10~0                                         ; 14      ;
; milestone2:milestone2_unit|Selector333~4                                                      ; 13      ;
; milestone1:milestone1_unit|WideOr39                                                           ; 13      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[7]                                                   ; 13      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[6]                                                   ; 13      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[5]                                                   ; 13      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[4]                                                   ; 13      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                                                   ; 13      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[2]                                                   ; 13      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[1]                                                   ; 13      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[0]                                                   ; 13      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_1~1                                                ; 13      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_13~0                                               ; 13      ;
; milestone2:milestone2_unit|Selector329~15                                                     ; 13      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_36~0                                           ; 13      ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty                           ; 13      ;
; milestone2:milestone2_unit|S_data_write_a[5]~3                                                ; 12      ;
; milestone2:milestone2_unit|S_data_write_a[5]~2                                                ; 12      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[15]                                                  ; 12      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                                                  ; 12      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[13]                                                  ; 12      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[12]                                                  ; 12      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[11]                                                  ; 12      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[10]                                                  ; 12      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[9]                                                   ; 12      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[8]                                                   ; 12      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_25~0                                           ; 12      ;
; milestone2:milestone2_unit|Selector327~6                                                      ; 12      ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LI_16~0                                            ; 12      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LO_4~1                                          ; 12      ;
; milestone2:milestone2_unit|FETCH_blockRow[3]                                                  ; 12      ;
; milestone2:milestone2_unit|FETCH_blockRow[4]                                                  ; 12      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_01~1                                         ; 12      ;
; milestone1:milestone1_unit|M1_state.S_LOAD_1~0                                                ; 12      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_00~0                                         ; 12      ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LO_7~2                                             ; 12      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                                 ; 12      ;
; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                                              ; 12      ;
; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                                              ; 12      ;
; milestone2:milestone2_unit|Selector335~14                                                     ; 11      ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LI_01~3                                            ; 11      ;
; milestone2:milestone2_unit|Selector331~2                                                      ; 11      ;
; milestone2:milestone2_unit|Selector263~9                                                      ; 11      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LI_15~1                                          ; 11      ;
; milestone2:milestone2_unit|M2_state.S_MS_A_3~1                                                ; 11      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LO_11~0                                          ; 11      ;
; milestone2:milestone2_unit|FETCH_blockRow[0]                                                  ; 11      ;
; milestone2:milestone2_unit|FETCH_blockRow[1]                                                  ; 11      ;
; milestone2:milestone2_unit|FETCH_blockRow[2]                                                  ; 11      ;
; milestone2:milestone2_unit|FETCH_blockRow[5]                                                  ; 11      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC~3                             ; 11      ;
; milestone1:milestone1_unit|COL_counter~9                                                      ; 11      ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LI_02~0                                            ; 11      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                                 ; 11      ;
; UART_SRAM_interface:UART_unit|UART_SRAM_state~11                                              ; 11      ;
; milestone1:milestone1_unit|lpm_add_sub:Add14|add_sub_7ri:auto_generated|_~26                  ; 10      ;
; milestone2:milestone2_unit|Selector207~4                                                      ; 10      ;
; milestone1:milestone1_unit|WideOr69~1                                                         ; 10      ;
; milestone2:milestone2_unit|WideOr151~2                                                        ; 10      ;
; PB_Controller:PB_unit|always3~0                                                               ; 10      ;
; VGA_SRAM_interface:VGA_unit|Add1~6                                                            ; 10      ;
; milestone1:milestone1_unit|WideOr32~1                                                         ; 10      ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                                 ; 10      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan2~2                               ; 10      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan0~2                               ; 10      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_34~0                                           ; 10      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_29~0                                           ; 10      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_13~0                                           ; 10      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_18~0                                           ; 10      ;
; milestone2:milestone2_unit|WideOr26~1                                                         ; 10      ;
; milestone2:milestone2_unit|Selector334~7                                                      ; 10      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_4~0                                             ; 10      ;
; milestone2:milestone2_unit|M2_state.S_MS_A_3~0                                                ; 10      ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5]~14               ; 10      ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5]~12               ; 10      ;
; milestone2:milestone2_unit|FETCH_blockCol[5]                                                  ; 10      ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LI_15~0                                          ; 10      ;
; milestone2:milestone2_unit|M2_state.S_M2_IDLE~1                                               ; 10      ;
; milestone1:milestone1_unit|R_even_sum[31]                                                     ; 10      ;
; milestone1:milestone1_unit|B_even_sum[31]                                                     ; 10      ;
; milestone1:milestone1_unit|R_odd_sum[31]                                                      ; 10      ;
; milestone1:milestone1_unit|B_odd_sum[31]                                                      ; 10      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                                 ; 10      ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_26~4                                           ; 9       ;
; milestone1:milestone1_unit|Mult4_op_2~16                                                      ; 9       ;
; milestone2:milestone2_unit|Selector335~11                                                     ; 9       ;
; milestone1:milestone1_unit|WideOr45                                                           ; 9       ;
; milestone1:milestone1_unit|WideOr35~5                                                         ; 9       ;
; milestone1:milestone1_unit|WideOr94~0                                                         ; 9       ;
; milestone1:milestone1_unit|WideOr29~0                                                         ; 9       ;
; milestone2:milestone2_unit|FETCH_blockCol~1                                                   ; 9       ;
; milestone1:milestone1_unit|Mult4_op_2~10                                                      ; 9       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_17~4                                               ; 9       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LO_4~0                                          ; 9       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_02~0                                         ; 9       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_22~4                                               ; 9       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_1~0                                              ; 9       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_15~0                                               ; 9       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Equal2~2                        ; 9       ;
; milestone1:milestone1_unit|Add23~62                                                           ; 9       ;
; milestone1:milestone1_unit|Add12~62                                                           ; 9       ;
; milestone1:milestone1_unit|WideOr41                                                           ; 8       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LO_2~4                                          ; 8       ;
; milestone2:milestone2_unit|Mult1_op_2[3]~0                                                    ; 8       ;
; milestone2:milestone2_unit|Selector327~10                                                     ; 8       ;
; milestone2:milestone2_unit|Selector327~8                                                      ; 8       ;
; milestone1:milestone1_unit|WideOr68                                                           ; 8       ;
; milestone1:milestone1_unit|WideOr40                                                           ; 8       ;
; milestone1:milestone1_unit|Mult4_op_2~14                                                      ; 8       ;
; milestone1:milestone1_unit|WideOr43                                                           ; 8       ;
; milestone1:milestone1_unit|WideOr42                                                           ; 8       ;
; milestone1:milestone1_unit|Mult4_op_2~13                                                      ; 8       ;
; milestone1:milestone1_unit|Mult4_op_2~12                                                      ; 8       ;
; milestone1:milestone1_unit|WideOr44                                                           ; 8       ;
; milestone1:milestone1_unit|Mult4_op_2~11                                                      ; 8       ;
; milestone1:milestone1_unit|lpm_add_sub:Add18|add_sub_7ri:auto_generated|_~9                   ; 8       ;
; milestone1:milestone1_unit|lpm_add_sub:Add7|add_sub_7ri:auto_generated|_~9                    ; 8       ;
; milestone2:milestone2_unit|S_data_write_a[0]~5                                                ; 8       ;
; milestone1:milestone1_unit|R_even[1][5]~2                                                     ; 8       ;
; milestone1:milestone1_unit|B_even[1][3]~2                                                     ; 8       ;
; milestone1:milestone1_unit|G_odd[1][6]~2                                                      ; 8       ;
; milestone1:milestone1_unit|R_odd[1][0]~2                                                      ; 8       ;
; milestone1:milestone1_unit|B_odd[1][1]~2                                                      ; 8       ;
; milestone1:milestone1_unit|G_even[1][2]~2                                                     ; 8       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3]~0                ; 8       ;
; UART_SRAM_interface:UART_unit|SRAM_write_data[15]~9                                           ; 8       ;
; milestone1:milestone1_unit|WideOr97                                                           ; 8       ;
; UART_SRAM_interface:UART_unit|SRAM_write_data[3]~1                                            ; 8       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[7]~0                    ; 8       ;
; milestone1:milestone1_unit|M1_SRAM_address[4]~17                                              ; 8       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_10~5                                               ; 8       ;
; milestone1:milestone1_unit|M1_state.S_M1_IDLE~2                                               ; 8       ;
; milestone2:milestone2_unit|YUV_dataRow[0]                                                     ; 8       ;
; milestone2:milestone2_unit|FETCH_dataRow[0]                                                   ; 8       ;
; milestone2:milestone2_unit|Selector334~4                                                      ; 8       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LI_01~1                                          ; 8       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LO_15~0                                            ; 8       ;
; milestone2:milestone2_unit|Selector66~0                                                       ; 8       ;
; milestone2:milestone2_unit|M2_state.S_MEGASTART_DELAY_0~0                                     ; 8       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in                      ; 8       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                                 ; 8       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                                 ; 8       ;
; milestone1:milestone1_unit|WideOr12                                                           ; 7       ;
; milestone1:milestone1_unit|Mult1_op_1[1]                                                      ; 7       ;
; milestone1:milestone1_unit|Mult3_op_1[2]                                                      ; 7       ;
; milestone1:milestone1_unit|Mult4_op_1[2]                                                      ; 7       ;
; milestone2:milestone2_unit|LessThan4~1                                                        ; 7       ;
; VGA_SRAM_interface:VGA_unit|Equal1~1                                                          ; 7       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                                 ; 7       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_6~1                                              ; 7       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_6~0                                                ; 7       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_4~1                                                ; 7       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_11~0                                               ; 7       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LO_8~0                                           ; 7       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LI_01~0                                          ; 7       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_7~0                                              ; 7       ;
; milestone2:milestone2_unit|YUV_dataRow[1]                                                     ; 7       ;
; milestone2:milestone2_unit|FETCH_dataRow[1]                                                   ; 7       ;
; milestone2:milestone2_unit|Add21~21                                                           ; 6       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_16~4                                               ; 6       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_4~4                                              ; 6       ;
; milestone2:milestone2_unit|Selector335~12                                                     ; 6       ;
; milestone1:milestone1_unit|Y_buff[2][4]                                                       ; 6       ;
; milestone1:milestone1_unit|Y_buff[2][12]                                                      ; 6       ;
; milestone1:milestone1_unit|WideOr35~6                                                         ; 6       ;
; milestone1:milestone1_unit|WideOr37~3                                                         ; 6       ;
; milestone1:milestone1_unit|Selector671~0                                                      ; 6       ;
; milestone2:milestone2_unit|Add21~5                                                            ; 6       ;
; milestone2:milestone2_unit|Selector10~0                                                       ; 6       ;
; milestone2:milestone2_unit|Add22~13                                                           ; 6       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_9~0                                                ; 6       ;
; milestone2:milestone2_unit|SP_dataRow_b[0]                                                    ; 6       ;
; milestone2:milestone2_unit|Selector334~3                                                      ; 6       ;
; milestone2:milestone2_unit|M2_state~136                                                       ; 6       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LO_15~1                                          ; 6       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LO_11~0                                            ; 6       ;
; milestone2:milestone2_unit|FETCH_blockCol[4]                                                  ; 6       ;
; milestone2:milestone2_unit|FETCH_blockCol[2]                                                  ; 6       ;
; milestone2:milestone2_unit|FETCH_blockCol[3]                                                  ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R~2                                  ; 6       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LI_01~2                                            ; 6       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_8~0                                             ; 6       ;
; milestone2:milestone2_unit|YUV_dataRow[2]                                                     ; 6       ;
; milestone2:milestone2_unit|FETCH_dataRow[2]                                                   ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                                 ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                                 ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                                 ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                                 ; 6       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LO_9~2                                             ; 5       ;
; milestone2:milestone2_unit|SP_dataCol_b[0]                                                    ; 5       ;
; milestone2:milestone2_unit|SP_dataRow_a[0]                                                    ; 5       ;
; milestone2:milestone2_unit|SP_dataCol_a[0]                                                    ; 5       ;
; milestone2:milestone2_unit|T_dataRow_b[0]                                                     ; 5       ;
; milestone2:milestone2_unit|T_dataCol_b[0]                                                     ; 5       ;
; milestone2:milestone2_unit|T_dataRow_a[0]                                                     ; 5       ;
; milestone2:milestone2_unit|T_dataCol_a[0]                                                     ; 5       ;
; milestone2:milestone2_unit|Selector267~1                                                      ; 5       ;
; milestone2:milestone2_unit|Selector333~7                                                      ; 5       ;
; milestone2:milestone2_unit|Selector336~1                                                      ; 5       ;
; milestone2:milestone2_unit|Selector336~0                                                      ; 5       ;
; milestone1:milestone1_unit|Y_buff[2][5]                                                       ; 5       ;
; milestone1:milestone1_unit|Y_buff[0][4]                                                       ; 5       ;
; milestone1:milestone1_unit|Y_buff[1][4]                                                       ; 5       ;
; milestone1:milestone1_unit|U_even[0][15]                                                      ; 5       ;
; milestone1:milestone1_unit|V_even[0][15]                                                      ; 5       ;
; milestone1:milestone1_unit|U_even[0][14]                                                      ; 5       ;
; milestone1:milestone1_unit|V_even[0][14]                                                      ; 5       ;
; milestone1:milestone1_unit|Y_buff[2][13]                                                      ; 5       ;
; milestone1:milestone1_unit|U_even[0][13]                                                      ; 5       ;
; milestone1:milestone1_unit|V_even[0][13]                                                      ; 5       ;
; milestone1:milestone1_unit|U_even[0][12]                                                      ; 5       ;
; milestone1:milestone1_unit|V_even[0][12]                                                      ; 5       ;
; milestone1:milestone1_unit|Y_buff[1][12]                                                      ; 5       ;
; milestone1:milestone1_unit|U_even[0][11]                                                      ; 5       ;
; milestone1:milestone1_unit|V_even[0][11]                                                      ; 5       ;
; milestone1:milestone1_unit|U_even[0][10]                                                      ; 5       ;
; milestone1:milestone1_unit|V_even[0][10]                                                      ; 5       ;
; milestone1:milestone1_unit|U_even[0][9]                                                       ; 5       ;
; milestone1:milestone1_unit|V_even[0][9]                                                       ; 5       ;
; milestone1:milestone1_unit|U_even[0][8]                                                       ; 5       ;
; milestone1:milestone1_unit|V_even[0][8]                                                       ; 5       ;
; milestone1:milestone1_unit|Mult3_op_1[12]                                                     ; 5       ;
; milestone1:milestone1_unit|Mult3_op_1[11]                                                     ; 5       ;
; milestone1:milestone1_unit|Mult4_op_1[12]                                                     ; 5       ;
; milestone1:milestone1_unit|Mult4_op_1[11]                                                     ; 5       ;
; milestone1:milestone1_unit|WideOr37~2                                                         ; 5       ;
; milestone2:milestone2_unit|WideOr10~1                                                         ; 5       ;
; milestone1:milestone1_unit|WideOr37~1                                                         ; 5       ;
; milestone1:milestone1_unit|WideOr32~0                                                         ; 5       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_12~0                                             ; 5       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_2~0                                              ; 5       ;
; milestone2:milestone2_unit|SP_dataRow_b[1]                                                    ; 5       ;
; milestone2:milestone2_unit|LessThan0~0                                                        ; 5       ;
; milestone2:milestone2_unit|Selector334~2                                                      ; 5       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LI_11~0                                            ; 5       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_12~0                                            ; 5       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_16~0                                            ; 5       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_5~0                                                ; 5       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_6~0                                              ; 5       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_8~0                                                ; 5       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LI_16~1                                            ; 5       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                                 ; 5       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                                 ; 5       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                                 ; 5       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                                 ; 5       ;
; milestone1:milestone1_unit|WideOr68~3                                                         ; 4       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_3~4                                              ; 4       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LO_3~4                                          ; 4       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LO_1~4                                          ; 4       ;
; milestone2:milestone2_unit|Selector61~22                                                      ; 4       ;
; milestone2:milestone2_unit|SP_dataCol_b[1]                                                    ; 4       ;
; milestone2:milestone2_unit|SP_dataRow_a[1]                                                    ; 4       ;
; milestone2:milestone2_unit|SP_dataCol_a[1]                                                    ; 4       ;
; milestone2:milestone2_unit|T_dataRow_a[1]                                                     ; 4       ;
; milestone2:milestone2_unit|T_dataCol_a[1]                                                     ; 4       ;
; milestone2:milestone2_unit|Selector81~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector82~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector83~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector84~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector85~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector86~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector87~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector88~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector89~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector90~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector91~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector92~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector93~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector94~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector140~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector95~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector96~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector97~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector98~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector99~0                                                       ; 4       ;
; milestone2:milestone2_unit|Selector100~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector101~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector102~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector103~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector104~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector105~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector106~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector107~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector108~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector109~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector110~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector111~0                                                      ; 4       ;
; milestone2:milestone2_unit|Selector112~0                                                      ; 4       ;
; milestone1:milestone1_unit|Y_buff[2][7]                                                       ; 4       ;
; milestone1:milestone1_unit|Y_buff[2][6]                                                       ; 4       ;
; milestone1:milestone1_unit|Y_buff[0][5]                                                       ; 4       ;
; milestone1:milestone1_unit|Y_buff[1][5]                                                       ; 4       ;
; milestone1:milestone1_unit|WideOr69                                                           ; 4       ;
; milestone1:milestone1_unit|Selector825~0                                                      ; 4       ;
; milestone1:milestone1_unit|U_even[2][15]                                                      ; 4       ;
; milestone1:milestone1_unit|V_even[2][15]                                                      ; 4       ;
; milestone1:milestone1_unit|U_even[2][7]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][7]                                                       ; 4       ;
; milestone1:milestone1_unit|Y_buff[2][15]                                                      ; 4       ;
; milestone1:milestone1_unit|Y_buff[2][14]                                                      ; 4       ;
; milestone1:milestone1_unit|U_even[2][14]                                                      ; 4       ;
; milestone1:milestone1_unit|V_even[2][6]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][14]                                                      ; 4       ;
; milestone1:milestone1_unit|U_even[2][6]                                                       ; 4       ;
; milestone1:milestone1_unit|U_even[2][13]                                                      ; 4       ;
; milestone1:milestone1_unit|V_even[2][5]                                                       ; 4       ;
; milestone1:milestone1_unit|Y_buff[1][13]                                                      ; 4       ;
; milestone1:milestone1_unit|V_even[2][13]                                                      ; 4       ;
; milestone1:milestone1_unit|U_even[2][5]                                                       ; 4       ;
; milestone1:milestone1_unit|U_even[2][12]                                                      ; 4       ;
; milestone1:milestone1_unit|V_even[2][4]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][12]                                                      ; 4       ;
; milestone1:milestone1_unit|U_even[2][4]                                                       ; 4       ;
; milestone1:milestone1_unit|U_even[2][11]                                                      ; 4       ;
; milestone1:milestone1_unit|V_even[2][3]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][11]                                                      ; 4       ;
; milestone1:milestone1_unit|U_even[2][3]                                                       ; 4       ;
; milestone1:milestone1_unit|U_even[2][10]                                                      ; 4       ;
; milestone1:milestone1_unit|V_even[2][2]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][10]                                                      ; 4       ;
; milestone1:milestone1_unit|U_even[2][2]                                                       ; 4       ;
; milestone1:milestone1_unit|U_even[2][9]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][1]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][9]                                                       ; 4       ;
; milestone1:milestone1_unit|U_even[2][1]                                                       ; 4       ;
; milestone1:milestone1_unit|U_even[2][8]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][0]                                                       ; 4       ;
; milestone1:milestone1_unit|V_even[2][8]                                                       ; 4       ;
; milestone1:milestone1_unit|U_even[2][0]                                                       ; 4       ;
; milestone2:milestone2_unit|Mult3_sum[31]~1                                                    ; 4       ;
; milestone1:milestone1_unit|WideOr35~3                                                         ; 4       ;
; milestone1:milestone1_unit|WideOr35~2                                                         ; 4       ;
; milestone2:milestone2_unit|Selector599~19                                                     ; 4       ;
; milestone2:milestone2_unit|S_dataRow_b[0]                                                     ; 4       ;
; milestone2:milestone2_unit|S_dataCol_b[0]                                                     ; 4       ;
; milestone2:milestone2_unit|S_dataRow_a[0]                                                     ; 4       ;
; milestone2:milestone2_unit|S_dataCol_a[0]                                                     ; 4       ;
; milestone1:milestone1_unit|WideOr67~2                                                         ; 4       ;
; milestone2:milestone2_unit|Selector61~21                                                      ; 4       ;
; milestone2:milestone2_unit|FETCH_dataCol[0]                                                   ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add0~0                                    ; 4       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_8~0                                                ; 4       ;
; milestone1:milestone1_unit|WideOr6~1                                                          ; 4       ;
; milestone1:milestone1_unit|WideOr25~1                                                         ; 4       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_11~0                                             ; 4       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_12~0                                               ; 4       ;
; UART_SRAM_interface:UART_unit|new_line_count[0]                                               ; 4       ;
; milestone2:milestone2_unit|Selector331~0                                                      ; 4       ;
; milestone2:milestone2_unit|SP_dataRow_b[2]                                                    ; 4       ;
; milestone2:milestone2_unit|Selector335~9                                                      ; 4       ;
; milestone2:milestone2_unit|Selector335~8                                                      ; 4       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LI_15~0                                            ; 4       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_11~0                                               ; 4       ;
; milestone2:milestone2_unit|WideOr26~0                                                         ; 4       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|always0~2                       ; 4       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_ASSEMBLE_DATA~0 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[9]~1                                               ; 4       ;
; milestone2:milestone2_unit|LessThan5~1                                                        ; 4       ;
; milestone2:milestone2_unit|FETCH_blockCol[0]                                                  ; 4       ;
; milestone2:milestone2_unit|FETCH_blockCol[1]                                                  ; 4       ;
; milestone2:milestone2_unit|FETCH_blockCol~0                                                   ; 4       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_30~0                                           ; 4       ;
; milestone1:milestone1_unit|Selector1~2                                                        ; 4       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_23~0                                           ; 4       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2]~7                ; 4       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2]~6                ; 4       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state.S_RXC_STOP_BIT~0      ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[0]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[1]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[2]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[3]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[4]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[5]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[6]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[7]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[8]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[9]                                                 ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[10]                                                ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[11]                                                ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[12]                                                ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[13]                                                ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[14]                                                ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[15]                                                ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[16]                                                ; 4       ;
; UART_SRAM_interface:UART_unit|SRAM_address[17]                                                ; 4       ;
; milestone2:milestone2_unit|M2_end                                                             ; 4       ;
; milestone2:milestone2_unit|T_dataRow_b[1]                                                     ; 4       ;
; milestone2:milestone2_unit|T_dataCol_b[1]                                                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~26                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~24                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~22                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~20                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~18                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~16                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~14                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~12                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~10                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~8                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~6                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~4                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~2                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|op_1~0                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[17]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[16]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[15]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[14]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[13]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[12]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[11]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[10]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[9]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[8]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[7]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[6]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[5]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[4]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[3]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[2]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[1]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[0]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~26                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~24                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~22                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~20                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~18                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~16                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~14                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~12                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~10                     ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~8                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~6                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~4                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~2                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|op_1~0                      ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[17]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[16]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[15]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[14]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[13]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[12]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[11]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[10]                   ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[9]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[8]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[7]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[6]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[5]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[4]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[3]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[2]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[1]                    ; 4       ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[0]                    ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~18                                   ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~6                                    ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                                 ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]                                 ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                                 ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                                 ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                                 ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                                 ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                                 ; 4       ;
; CLOCK_50_I                                                                                    ; 3       ;
; milestone1:milestone1_unit|WideOr31~15                                                        ; 3       ;
; milestone2:milestone2_unit|Selector599~23                                                     ; 3       ;
; milestone1:milestone1_unit|Mult4_op_2~17                                                      ; 3       ;
; milestone2:milestone2_unit|Selector329~19                                                     ; 3       ;
; milestone1:milestone1_unit|WideOr66~2                                                         ; 3       ;
; milestone2:milestone2_unit|Selector327~12                                                     ; 3       ;
; milestone1:milestone1_unit|M1_state.S_LOAD_7~2                                                ; 3       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_19~2                                           ; 3       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_16~4                                           ; 3       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_14~4                                           ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LI_14~2                                            ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_8~2                                                ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LO_8~2                                             ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LO_9~2                                             ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LI_9~2                                             ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_9~2                                                ; 3       ;
; milestone1:milestone1_unit|Reg_U0[10]                                                         ; 3       ;
; milestone1:milestone1_unit|Reg_U3[7]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_U3[6]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_U3[5]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_U3[4]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_U3[3]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_U3[2]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_U3[1]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_U3[0]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_U3[10]                                                         ; 3       ;
; milestone1:milestone1_unit|Reg_V3[7]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_V3[6]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_V3[5]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_V3[4]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_V3[3]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_V3[2]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_V3[1]                                                          ; 3       ;
; milestone1:milestone1_unit|Reg_V3[0]                                                          ; 3       ;
; milestone1:milestone1_unit|WideOr33~0                                                         ; 3       ;
; milestone2:milestone2_unit|WideOr21~4                                                         ; 3       ;
; milestone2:milestone2_unit|WideOr19~1                                                         ; 3       ;
; milestone2:milestone2_unit|WideOr26~2                                                         ; 3       ;
; milestone2:milestone2_unit|WideOr27~0                                                         ; 3       ;
; milestone2:milestone2_unit|WideOr132~3                                                        ; 3       ;
; milestone1:milestone1_unit|Mult1_op_1[5]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult1_op_1[0]                                                      ; 3       ;
; milestone2:milestone2_unit|SP_dataCol_b[2]                                                    ; 3       ;
; milestone2:milestone2_unit|SP_dataRow_a[2]                                                    ; 3       ;
; milestone2:milestone2_unit|SP_dataCol_a[2]                                                    ; 3       ;
; milestone2:milestone2_unit|SP_wren_a                                                          ; 3       ;
; milestone2:milestone2_unit|T_dataRow_a[2]                                                     ; 3       ;
; milestone2:milestone2_unit|T_dataCol_a[2]                                                     ; 3       ;
; milestone2:milestone2_unit|T_wren_a                                                           ; 3       ;
; milestone2:milestone2_unit|Selector204~0                                                      ; 3       ;
; milestone2:milestone2_unit|Selector205~0                                                      ; 3       ;
; milestone2:milestone2_unit|Selector332~0                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[11]                                                     ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[10]                                                     ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[9]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[8]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[7]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[6]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[5]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[4]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[3]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[2]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[1]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult2_op_1[0]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[11]                                                     ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[10]                                                     ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[9]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[8]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[7]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[6]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[5]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[4]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[3]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[2]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[1]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult3_op_1[0]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[11]                                                     ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[10]                                                     ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[9]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[8]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[7]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[6]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[5]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[4]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[3]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[2]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[1]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult1_op_1[0]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[11]                                                     ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[10]                                                     ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[9]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[8]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[7]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[6]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[5]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[4]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[3]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[2]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[1]                                                      ; 3       ;
; milestone2:milestone2_unit|Mult4_op_1[0]                                                      ; 3       ;
; milestone1:milestone1_unit|Y_buff[1][7]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[0][6]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[1][6]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[2][3]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[2][2]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[2][1]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[2][0]                                                       ; 3       ;
; milestone1:milestone1_unit|WideOr89~0                                                         ; 3       ;
; milestone1:milestone1_unit|V_even[1][15]                                                      ; 3       ;
; milestone1:milestone1_unit|U_even[1][7]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][7]                                                       ; 3       ;
; milestone1:milestone1_unit|U_even[1][15]                                                      ; 3       ;
; milestone1:milestone1_unit|V_even[1][14]                                                      ; 3       ;
; milestone1:milestone1_unit|U_even[1][6]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][6]                                                       ; 3       ;
; milestone1:milestone1_unit|U_even[1][14]                                                      ; 3       ;
; milestone1:milestone1_unit|Y_buff[1][14]                                                      ; 3       ;
; milestone1:milestone1_unit|V_even[1][13]                                                      ; 3       ;
; milestone1:milestone1_unit|U_even[1][5]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][5]                                                       ; 3       ;
; milestone1:milestone1_unit|U_even[1][13]                                                      ; 3       ;
; milestone1:milestone1_unit|V_even[1][12]                                                      ; 3       ;
; milestone1:milestone1_unit|U_even[1][4]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][4]                                                       ; 3       ;
; milestone1:milestone1_unit|U_even[1][12]                                                      ; 3       ;
; milestone1:milestone1_unit|V_even[1][11]                                                      ; 3       ;
; milestone1:milestone1_unit|U_even[1][3]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][3]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[2][11]                                                      ; 3       ;
; milestone1:milestone1_unit|U_even[1][11]                                                      ; 3       ;
; milestone1:milestone1_unit|V_even[1][10]                                                      ; 3       ;
; milestone1:milestone1_unit|U_even[1][2]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][2]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[2][10]                                                      ; 3       ;
; milestone1:milestone1_unit|U_even[1][10]                                                      ; 3       ;
; milestone1:milestone1_unit|V_even[1][9]                                                       ; 3       ;
; milestone1:milestone1_unit|U_even[1][1]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][1]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[2][9]                                                       ; 3       ;
; milestone1:milestone1_unit|U_even[1][9]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][8]                                                       ; 3       ;
; milestone1:milestone1_unit|U_even[1][0]                                                       ; 3       ;
; milestone1:milestone1_unit|V_even[1][0]                                                       ; 3       ;
; milestone1:milestone1_unit|Y_buff[2][8]                                                       ; 3       ;
; milestone1:milestone1_unit|U_even[1][8]                                                       ; 3       ;
; milestone1:milestone1_unit|WideOr64~0                                                         ; 3       ;
; milestone2:milestone2_unit|Mult3_sum[31]~4                                                    ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[17]                                                     ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[14]                                                     ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[13]                                                     ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[10]                                                     ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[7]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[5]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[4]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[3]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[1]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult3_op_1[0]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[17]                                                     ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[14]                                                     ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[13]                                                     ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[10]                                                     ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[7]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[5]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[4]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[3]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[1]                                                      ; 3       ;
; milestone1:milestone1_unit|Mult4_op_1[0]                                                      ; 3       ;
; milestone1:milestone1_unit|WideOr69~0                                                         ; 3       ;
; milestone2:milestone2_unit|WideOr143~0                                                        ; 3       ;
; milestone2:milestone2_unit|Selector331~1                                                      ; 3       ;
; milestone2:milestone2_unit|WideOr151~0                                                        ; 3       ;
; milestone2:milestone2_unit|S_dataRow_a[1]                                                     ; 3       ;
; milestone2:milestone2_unit|S_dataCol_a[1]                                                     ; 3       ;
; milestone2:milestone2_unit|WideOr13~1                                                         ; 3       ;
; milestone2:milestone2_unit|WideOr11~1                                                         ; 3       ;
; milestone2:milestone2_unit|WideOr18~11                                                        ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~23                                                 ; 3       ;
; milestone1:milestone1_unit|M1_state~87                                                        ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]~3                 ; 3       ;
; milestone2:milestone2_unit|LessThan3~0                                                        ; 3       ;
; PB_Controller:PB_unit|clock_1kHz                                                              ; 3       ;
; milestone2:milestone2_unit|YUV_blockCol[5]                                                    ; 3       ;
; milestone2:milestone2_unit|YUV_blockCol[4]                                                    ; 3       ;
; milestone2:milestone2_unit|YUV_blockCol[3]                                                    ; 3       ;
; milestone2:milestone2_unit|YUV_Y_to_UV_flag                                                   ; 3       ;
; milestone2:milestone2_unit|YUV_blockCol[2]                                                    ; 3       ;
; milestone1:milestone1_unit|WideOr31                                                           ; 3       ;
; VGA_SRAM_interface:VGA_unit|Equal1~0                                                          ; 3       ;
; milestone2:milestone2_unit|YUV_dataCol[1]                                                     ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_0~0                          ; 3       ;
; VGA_SRAM_interface:VGA_unit|always0~6                                                         ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add0~1                                    ; 3       ;
; VGA_SRAM_interface:VGA_unit|LessThan2~0                                                       ; 3       ;
; milestone1:milestone1_unit|WideOr67~1                                                         ; 3       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_24~0                                           ; 3       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_28~0                                           ; 3       ;
; milestone1:milestone1_unit|WideOr14~0                                                         ; 3       ;
; milestone1:milestone1_unit|M1_state.S_COMMON_8~0                                              ; 3       ;
; milestone1:milestone1_unit|WideOr44~0                                                         ; 3       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_1~0                                            ; 3       ;
; milestone1:milestone1_unit|LessThan0~2                                                        ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_14~0                                               ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LI_10~0                                            ; 3       ;
; milestone2:milestone2_unit|M2_state~168                                                       ; 3       ;
; milestone2:milestone2_unit|Selector327~5                                                      ; 3       ;
; milestone2:milestone2_unit|Selector334~6                                                      ; 3       ;
; milestone2:milestone2_unit|Selector334~5                                                      ; 3       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_13~0                                         ; 3       ;
; milestone2:milestone2_unit|Selector333~2                                                      ; 3       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_LO_1~0                                             ; 3       ;
; milestone2:milestone2_unit|M2_state~129                                                       ; 3       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LO_7~0                                           ; 3       ;
; milestone2:milestone2_unit|Selector598~0                                                      ; 3       ;
; milestone2:milestone2_unit|WideOr22~0                                                         ; 3       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LO_8~0                                          ; 3       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_SP_LI_02~1                                         ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Add1~0                          ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]                   ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[17]                                                  ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[16]                                                  ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[15]                                                  ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[14]                                                  ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[13]                                                  ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[12]                                                  ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[11]                                                  ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[10]                                                  ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[9]                                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[8]                                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[7]                                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[6]                                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[5]                                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[4]                                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[3]                                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[2]                                                   ; 3       ;
; milestone1:milestone1_unit|Selector1~0                                                        ; 3       ;
; milestone2:milestone2_unit|M2_state.S_M2_IDLE~3                                               ; 3       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_15~0                                             ; 3       ;
; milestone2:milestone2_unit|Selector643~0                                                      ; 3       ;
; top_state[0]~8                                                                                ; 3       ;
; always0~8                                                                                     ; 3       ;
; Equal1~5                                                                                      ; 3       ;
; Equal2~2                                                                                      ; 3       ;
; milestone1:milestone1_unit|M1_end                                                             ; 3       ;
; top_state[0]~4                                                                                ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC                               ; 3       ;
; UART_SRAM_interface:UART_unit|SRAM_we_n                                                       ; 3       ;
; milestone2:milestone2_unit|Add6~62                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~62                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~62                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~62                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~60                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~60                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~60                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~60                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~58                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~58                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~58                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~58                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~56                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~56                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~56                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~56                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~54                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~54                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~54                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~54                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~52                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~52                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~52                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~52                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~50                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~50                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~50                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~50                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~48                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~48                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~48                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~48                                                            ; 3       ;
; milestone2:milestone2_unit|T_dataRow_b[2]                                                     ; 3       ;
; milestone2:milestone2_unit|T_dataCol_b[2]                                                     ; 3       ;
; milestone2:milestone2_unit|Add6~46                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~46                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~46                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~46                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~44                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~44                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~44                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~44                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~42                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~42                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~42                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~42                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~40                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~40                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~40                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~40                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~38                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~38                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~38                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~38                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~36                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~36                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~36                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~36                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~34                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~34                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~34                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~34                                                            ; 3       ;
; milestone2:milestone2_unit|Add6~32                                                            ; 3       ;
; milestone2:milestone2_unit|Add7~32                                                            ; 3       ;
; milestone2:milestone2_unit|Add5~32                                                            ; 3       ;
; milestone2:milestone2_unit|Add8~32                                                            ; 3       ;
; milestone2:milestone2_unit|S_dataRow_b[1]                                                     ; 3       ;
; milestone2:milestone2_unit|S_dataCol_b[1]                                                     ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[15]                                                ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[14]                                                ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[13]                                                ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                                 ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                                 ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                                 ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[5]                                                 ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                                 ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                                 ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                                 ; 3       ;
; milestone1:milestone1_unit|UV_address[17]                                                     ; 3       ;
; milestone1:milestone1_unit|UV_address[16]                                                     ; 3       ;
; milestone1:milestone1_unit|UV_address[15]                                                     ; 3       ;
; milestone1:milestone1_unit|UV_address[14]                                                     ; 3       ;
; milestone1:milestone1_unit|UV_address[13]                                                     ; 3       ;
; milestone1:milestone1_unit|UV_address[12]                                                     ; 3       ;
; milestone1:milestone1_unit|UV_address[11]                                                     ; 3       ;
; milestone1:milestone1_unit|UV_address[10]                                                     ; 3       ;
; milestone1:milestone1_unit|UV_address[9]                                                      ; 3       ;
; milestone1:milestone1_unit|UV_address[8]                                                      ; 3       ;
; milestone2:milestone2_unit|FETCH_dataCol[1]                                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~16                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~14                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~12                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~10                                   ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~8                                    ; 3       ;
; UART_SRAM_interface:UART_unit|new_line_count[1]                                               ; 3       ;
; milestone1:milestone1_unit|ROW_counter[4]                                                     ; 3       ;
; milestone1:milestone1_unit|ROW_counter[3]                                                     ; 3       ;
; milestone1:milestone1_unit|ROW_counter[2]                                                     ; 3       ;
; milestone1:milestone1_unit|ROW_counter[1]                                                     ; 3       ;
; milestone1:milestone1_unit|ROW_counter[0]                                                     ; 3       ;
; milestone1:milestone1_unit|ROW_counter[7]                                                     ; 3       ;
; milestone1:milestone1_unit|ROW_counter[6]                                                     ; 3       ;
; milestone1:milestone1_unit|ROW_counter[5]                                                     ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9]                  ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6]                  ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2]                  ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[1]                  ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[5]                  ; 3       ;
; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8]                  ; 3       ;
; UART_SRAM_interface:UART_unit|UART_rx_enable                                                  ; 3       ;
; UART_RX_I                                                                                     ; 2       ;
; milestone2:milestone2_unit|M2_state~243                                                       ; 2       ;
; milestone2:milestone2_unit|M2_state~241                                                       ; 2       ;
; milestone2:milestone2_unit|WideOr18~14                                                        ; 2       ;
; milestone2:milestone2_unit|Selector74~23                                                      ; 2       ;
; milestone2:milestone2_unit|M2_state.S_MS_A_1~0                                                ; 2       ;
; milestone2:milestone2_unit|M2_state~239                                                       ; 2       ;
; milestone2:milestone2_unit|Selector271~6                                                      ; 2       ;
; milestone2:milestone2_unit|Selector325~4                                                      ; 2       ;
; milestone2:milestone2_unit|Selector334~10                                                     ; 2       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_10~2                                               ; 2       ;
; milestone1:milestone1_unit|WideOr96~2                                                         ; 2       ;
; milestone1:milestone1_unit|M1_SRAM_address[4]~21                                              ; 2       ;
; milestone1:milestone1_unit|M1_SRAM_address[4]~20                                              ; 2       ;
; milestone1:milestone1_unit|WideOr31~14                                                        ; 2       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_3~2                                            ; 2       ;
; milestone1:milestone1_unit|M1_state.S_LEAD_OUT_11~2                                           ; 2       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_6~4                                                ; 2       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LO_10~2                                            ; 2       ;
; milestone2:milestone2_unit|M2_state~233                                                       ; 2       ;
; milestone2:milestone2_unit|M2_state~230                                                       ; 2       ;
; milestone2:milestone2_unit|Selector74~21                                                      ; 2       ;
; milestone2:milestone2_unit|M2_state.S_LOAD_T_LO_17~4                                          ; 2       ;
; milestone2:milestone2_unit|M2_state~228                                                       ; 2       ;
; milestone2:milestone2_unit|M2_state.S_MS_B_LO_7~3                                             ; 2       ;
; milestone1:milestone1_unit|Reg_U5[7]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U0[7]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U5[6]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U0[6]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U5[5]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U0[5]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U5[4]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U0[4]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U5[3]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U0[3]                                                          ; 2       ;
; milestone1:milestone1_unit|Reg_U5[2]                                                          ; 2       ;
+-----------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                     ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+----------------------+-----------------+-----------------+
; milestone2:milestone2_unit|dual_port_RAM0:dual_port_RAM0_inst0|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; dual_port_RAM0.hex ; M4K_X26_Y18, M4K_X26_Y19 ; Don't care           ; Don't care      ; Don't care      ;
; milestone2:milestone2_unit|dual_port_RAM1:dual_port_RAM1_inst1|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; dual_port_RAM0.hex ; M4K_X26_Y20, M4K_X26_Y21 ; Don't care           ; Don't care      ; Don't care      ;
; milestone2:milestone2_unit|dual_port_RAM2:dual_port_RAM2_inst2|altsyncram:altsyncram_component|altsyncram_tq92:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; dual_port_RAM0.hex ; M4K_X26_Y15              ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 14          ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 14          ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 28          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 6           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 4           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|w253w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y9_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone1:milestone1_unit|lpm_mult:Mult3|mult_k8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y8_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|w253w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y13_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone1:milestone1_unit|lpm_mult:Mult2|mult_k8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y12_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|w278w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|w278w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|w278w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y21_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|w278w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone2:milestone2_unit|lpm_mult:Mult3|mult_e1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y14_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone2:milestone2_unit|lpm_mult:Mult0|mult_e1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y16_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone2:milestone2_unit|lpm_mult:Mult2|mult_e1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y20_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone2:milestone2_unit|lpm_mult:Mult1|mult_e1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y15_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone1:milestone1_unit|lpm_mult:Mult1|mult_77t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y11_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    milestone1:milestone1_unit|lpm_mult:Mult0|mult_77t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y10_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 5,269 / 94,460 ( 6 % ) ;
; C16 interconnects           ; 59 / 3,315 ( 2 % )     ;
; C4 interconnects            ; 2,783 / 60,840 ( 5 % ) ;
; Direct links                ; 741 / 94,460 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 1,620 / 33,216 ( 5 % ) ;
; R24 interconnects           ; 74 / 3,091 ( 2 % )     ;
; R4 interconnects            ; 3,345 / 81,294 ( 4 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.31) ; Number of LABs  (Total = 242) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 1                             ;
; 3                                           ; 5                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 5                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 5                             ;
; 13                                          ; 4                             ;
; 14                                          ; 17                            ;
; 15                                          ; 26                            ;
; 16                                          ; 162                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.86) ; Number of LABs  (Total = 242) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 112                           ;
; 1 Clock                            ; 169                           ;
; 1 Clock enable                     ; 83                            ;
; 1 Sync. clear                      ; 32                            ;
; 1 Sync. load                       ; 9                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 43                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.11) ; Number of LABs  (Total = 242) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 7                             ;
; 2                                            ; 1                             ;
; 3                                            ; 5                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 9                             ;
; 16                                           ; 42                            ;
; 17                                           ; 4                             ;
; 18                                           ; 9                             ;
; 19                                           ; 10                            ;
; 20                                           ; 11                            ;
; 21                                           ; 7                             ;
; 22                                           ; 12                            ;
; 23                                           ; 14                            ;
; 24                                           ; 21                            ;
; 25                                           ; 10                            ;
; 26                                           ; 10                            ;
; 27                                           ; 7                             ;
; 28                                           ; 3                             ;
; 29                                           ; 7                             ;
; 30                                           ; 5                             ;
; 31                                           ; 6                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.45) ; Number of LABs  (Total = 242) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 6                             ;
; 1                                               ; 9                             ;
; 2                                               ; 5                             ;
; 3                                               ; 15                            ;
; 4                                               ; 15                            ;
; 5                                               ; 7                             ;
; 6                                               ; 6                             ;
; 7                                               ; 10                            ;
; 8                                               ; 21                            ;
; 9                                               ; 25                            ;
; 10                                              ; 18                            ;
; 11                                              ; 19                            ;
; 12                                              ; 16                            ;
; 13                                              ; 9                             ;
; 14                                              ; 19                            ;
; 15                                              ; 8                             ;
; 16                                              ; 34                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.79) ; Number of LABs  (Total = 242) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 8                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 9                             ;
; 9                                            ; 9                             ;
; 10                                           ; 4                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 12                            ;
; 15                                           ; 11                            ;
; 16                                           ; 13                            ;
; 17                                           ; 13                            ;
; 18                                           ; 12                            ;
; 19                                           ; 9                             ;
; 20                                           ; 11                            ;
; 21                                           ; 15                            ;
; 22                                           ; 11                            ;
; 23                                           ; 8                             ;
; 24                                           ; 5                             ;
; 25                                           ; 7                             ;
; 26                                           ; 14                            ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 11                            ;
; 30                                           ; 3                             ;
; 31                                           ; 10                            ;
; 32                                           ; 6                             ;
; 33                                           ; 6                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50_I (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SRAM_Controller:SRAM_unit|SRAM_LB_N_O~0
        Info (176357): Destination node VGA_CLOCK_O
Info (176353): Automatically promoted node SRAM_Controller:SRAM_unit|Clock_100_PLL:Clock_100_PLL_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node resetn 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node M1_start
        Info (176357): Destination node M2_start~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 224 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 157 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.61 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Education/McMaster - Veni/2017 Fall/3DQ5 - Digital Systems Design/3DQ5 Project/Project M2/Project M2/output_files/project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 826 megabytes
    Info: Processing ended: Mon Nov 27 20:43:53 2017
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Education/McMaster - Veni/2017 Fall/3DQ5 - Digital Systems Design/3DQ5 Project/Project M2/Project M2/output_files/project.fit.smsg.


