<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:51.3451</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.12.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0174187</applicationNumber><claimCount>22</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전자 장치 및 그 제조방법</inventionTitle><inventionTitleEng>ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME</inventionTitleEng><openDate>2023.06.14</openDate><openNumber>10-2023-0085735</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.07.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 61/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 50/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 50/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 반도체 메모리를 포함하는 전자 장치에 있어서, 상기 반도체 메모리는 제1 배선; 상기 제1 배선 상에 상기 제1 배선과 이격하여 배치되는 제2 배선; 상기 제1 배선과 상기 제2 배선 사이에 배치되는 선택 소자층; 상기 제1 배선과 상기 제2 배선 사이에 배치되는 가변 저항층; 및 상기 가변 저항층과 상기 선택 소자층 사이에 배치되는 중간 전극층을 포함할 수 있으며, 상기 중간 전극층은 그래핀(graphene)을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는,제1 배선;상기 제1 배선 상에 상기 제1 배선과 이격하여 배치되는 제2 배선;상기 제1 배선과 상기 제2 배선 사이에 배치되는 선택 소자층;상기 제1 배선과 상기 제2 배선 사이에 배치되는 가변 저항층; 및상기 가변 저항층과 상기 선택 소자층 사이에 배치되는 중간 전극층을 포함하며,상기 중간 전극층은 그래핀(graphene)을 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 그래핀은 1~7층 구조를 갖는전자 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 중간 전극층은 상기 가변 저항층과 상기 선택 소자층을 물리적으로 분리하고 전기적으로 접속시키도록 구성되는전자 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 선택 소자층은 상기 제1 배선과 상기 중간 전극층 사이에 배치되고, 상기 가변 저항층은 상기 중간 전극층과 상기 제2 배선 사이에 배치되는전자 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 반도체 메모리는,상기 제1 배선과 상기 선택 소자층 사이에 배치되는 하부 전극층; 및상기 가변 저항층과 상기 제2 배선 사이에 배치되는 상부 전극층을 더 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 중간 전극층은 TiN을 포함하는 경우에 비하여 더 작은 두께를 갖는전자 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 중간 전극층은 TiN을 포함하는 경우에 비하여 더 낮은 거칠기(roughness)를 갖는전자 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 반도체 메모리는,상기 가변 저항층과 상기 제2 배선 사이에 배치되는 하드 마스크 패턴을 더 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 하드 마스크 패턴은, 상기 중간 전극층이 TiN을 포함하는 경우의 하드 마스크 패턴에 비하여 더 작은 두께를 갖는전자 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 전자 장치는, 마이크로프로세서를 더 포함하고,상기 마이크로프로세서는,상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인 전자 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 전자 장치는, 프로세서를 더 포함하고,상기 프로세서는,상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 전자 장치는, 프로세싱 시스템을 더 포함하고,상기 프로세싱 시스템은,수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인전자 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 전자 장치는, 메모리 시스템을 더 포함하고,상기 메모리 시스템은,데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인전자 장치.</claim></claimInfo><claimInfo><claim>14. 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서,기판 상에 제1 배선 및 제2 배선을 형성하는 단계;상기 제1 배선과 상기 제2 배선 사이에 선택 소자층용 물질층을 형성하는 단계;상기 제1 배선과 상기 제2 배선 사이에 가변 저항층용 물질층을 형성하는 단계; 및상기 가변 저항층용 물질층과 상기 선택 소자층용 물질층 사이에 중간 전극층용 물질층을 형성하는 단계를 포함하며,상기 중간 전극층용 물질층은 그래핀을 포함하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 그래핀은 1~7층 구조를 갖는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 선택 소자층용 물질층은 상기 제1 배선과 상기 중간 전극층용 물질층 사이에 배치되고, 상기 가변 저항층용 물질층은 상기 중간 전극층용 물질층과 상기 제2 배선 사이에 배치되는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 가변 저항층용 물질층 상부에 하드 마스크 패턴을 형성하는 단계; 및상기 하드 마스크 패턴을 이용하여 상기 가변 저항층용 물질층, 상기 중간 전극층용 물질층 및 상기 선택 소자층용 물질층을 순차적으로 식각하여, 순차적으로 적층된 선택 소자층, 중간 전극층 및 가변 저항층을 형성하는 단계를 더 포함하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 중간 전극층은 TiN을 포함하는 경우에 비하여 더 작은 두께를 갖는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 중간 전극층은 TiN을 포함하는 경우에 비하여 더 낮은 거칠기(roughness)를 갖는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 하드 마스크 패턴은, 상기 중간 전극층이 TiN을 포함하는 경우의 하드 마스크 패턴에 비하여 더 작은 두께를 갖는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제14항에 있어서,상기 중간 전극층용 물질층 형성 단계는,기재 상에 형성된 금속층 상에 화학 기상 증착(CVD)에 의해 그래핀층을 형성하는 단계;상기 그래핀층 상에 지지체층을 형성하는 단계;상기 기재와, 상기 금속층, 상기 그래핀층 및 상기 지지체층을 분리하여, 상기 기재를 제거하는 단계;상기 금속층과, 상기 그래핀층 및 상기 지지체층을 분리하여, 상기 금속층을 제거하는 단계; 및상기 그래핀층을 상기 선택 소자층용 물질층 상에 전사(transfer)하는 단계를 포함하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제14항에 있어서,상기 제1 배선과 상기 선택 소자층 사이에 하부 전극층을 형성하는 단계; 및상기 가변 저항층과 상기 제2 배선 사이에 상부 전극층을 형성하는 단계를 더 포함하는전자 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>SHIN,Gwang Hyuk</engName><name>신광혁</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)</address><code>920001000048</code><country>대한민국</country><engName>Shinsung Patent Firm LLC</engName><name>신성특허법인(유한)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.12.07</receiptDate><receiptNumber>1-1-2021-1419784-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.07.02</receiptDate><receiptNumber>1-1-2024-0715975-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.12.17</receiptDate><receiptNumber>9-5-2024-1091267-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.02.03</receiptDate><receiptNumber>1-1-2025-0117301-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.27</receiptDate><receiptNumber>9-5-2025-0824429-80</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210174187.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f4fb8c51dd10b47b49e8d286992abc6a56a19bab1de5e418e0e4443578fea35e73d2cc0227a9e81fadd1aa41ac89f749d3605ed400e0ad5f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf8b78baf82f66e57cb242a804ee1edc243cae220f8770b1593c440053971efad6061422c02e2879c2f4e782379031e3733fb4859e9503ba70</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>