

================================================================
== Vivado HLS Report for 'SMM_1u_75u_32u_s'
================================================================
* Date:           Fri Dec 27 20:27:30 2019

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        CIFAR_10
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    12.592|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+------+------+----------+-----------+-----------+------+----------+
        |            |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +------------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1    |  2410|  2410|        12|          1|          1|  2400|    yes   |
        |- Loop 2    |     ?|     ?|         ?|          -|          -|     ?|    no    |
        | + L1       |     ?|     ?|         ?|          -|          -|     ?|    no    |
        |  ++ L1.1   |    75|    75|         2|          1|          1|    75|    yes   |
        |  ++ L2_L3  |     ?|     ?|         8|          1|          1|     ?|    yes   |
        |- Loop 3    |     ?|     ?|         2|          1|          1|     ?|    yes   |
        +------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|     25|       -|      -|    -|
|Expression       |        -|      9|       0|   1399|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      0|     163|   3229|    -|
|Memory           |       25|      -|     800|     25|    0|
|Multiplexer      |        -|      -|       -|   1893|    -|
|Register         |        0|      -|    2765|    192|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       25|     34|    3728|   6738|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        8|     15|       3|     12|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+------+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF |  LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+------+-----+
    |cifar_10_mul_32s_bkb_U21  |cifar_10_mul_32s_bkb  |        0|      0|    0|  1042|    0|
    |cifar_10_mul_32s_bkb_U22  |cifar_10_mul_32s_bkb  |        0|      0|    0|  1042|    0|
    |cifar_10_mul_32s_bkb_U23  |cifar_10_mul_32s_bkb  |        0|      0|    0|  1042|    0|
    |cifar_10_urem_7ns1iI_U20  |cifar_10_urem_7ns1iI  |        0|      0|  163|   103|    0|
    +--------------------------+----------------------+---------+-------+-----+------+-----+
    |Total                     |                      |        0|      0|  163|  3229|    0|
    +--------------------------+----------------------+---------+-------+-----+------+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cifar_10_mac_mula3i2_U33  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U34  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U35  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U36  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U37  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U38  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U39  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U40  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U41  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U42  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U43  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U44  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U45  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U46  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U47  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U48  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mul_mul_2iS_U24  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U25  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U26  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U27  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U28  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U29  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U30  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U31  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U32  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |A_V_2_0_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_1_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_2_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_3_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_4_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_5_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_6_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_7_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_8_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_9_U   |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_10_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_11_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_12_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_13_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_14_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_15_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_16_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_17_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_18_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_19_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_20_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_21_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_22_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_23_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |A_V_2_24_U  |SMM_1u_75u_32u_s_dEe  |        0|  32|   1|    0|     3|   16|     1|           48|
    |B_V_2_0_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_1_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_2_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_3_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_4_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_5_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_6_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_7_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_8_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_9_U   |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_10_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_11_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_12_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_13_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_14_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_15_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_16_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_17_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_18_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_19_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_20_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_21_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_22_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_23_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    |B_V_2_24_U  |SMM_1u_75u_32u_s_eOg  |        1|   0|   0|    0|    96|   16|     1|         1536|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |                      |       25| 800|  25|    0|  2475|  800|    50|        39600|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_2323_p2               |     *    |      3|  0|  20|          32|          32|
    |mul_ln180_1_fu_3056_p2              |     *    |      0|  0|  41|           7|           8|
    |mul_ln180_fu_3132_p2                |     *    |      0|  0|  41|           8|           7|
    |mul_ln75_3_fu_2919_p2               |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_fu_2280_p2                 |     *    |      3|  0|  20|          32|          32|
    |add_ln102_fu_2343_p2                |     +    |      0|  0|  38|          31|           1|
    |add_ln108_1_fu_2381_p2              |     +    |      0|  0|  19|          14|           8|
    |add_ln108_fu_2375_p2                |     +    |      0|  0|  19|          14|           8|
    |add_ln115_1_fu_2514_p2              |     +    |      0|  0|  15|           7|           1|
    |add_ln115_fu_2494_p2                |     +    |      0|  0|  15|           7|           1|
    |add_ln121_fu_2539_p2                |     +    |      0|  0|  41|          34|           1|
    |add_ln180_1_fu_3037_p2              |     +    |      0|  0|  15|           8|           8|
    |add_ln180_fu_3047_p2                |     +    |      0|  0|  15|           8|           8|
    |add_ln215_fu_2599_p2                |     +    |      0|  0|  32|           8|           8|
    |add_ln700_52_fu_2811_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln700_57_fu_2815_p2             |     +    |      0|  0|  39|          32|          32|
    |add_ln700_58_fu_2819_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln700_63_fu_2825_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln700_68_fu_2829_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln700_69_fu_2833_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln700_70_fu_2838_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln700_71_fu_2851_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln700_72_fu_2855_p2             |     +    |      0|  0|  32|          32|          32|
    |add_ln78_fu_2944_p2                 |     +    |      0|  0|  12|          12|           1|
    |i_5_fu_2950_p2                      |     +    |      0|  0|  15|           6|           1|
    |i_fu_2302_p2                        |     +    |      0|  0|  39|          32|           1|
    |ib_fu_2545_p2                       |     +    |      0|  0|  39|           1|          32|
    |ic_fu_2605_p2                       |     +    |      0|  0|  10|           1|           2|
    |j_3_fu_2355_p2                      |     +    |      0|  0|  15|           7|           1|
    |j_fu_3011_p2                        |     +    |      0|  0|  15|           7|           1|
    |num_imag_fu_2313_p2                 |     +    |      0|  0|  39|          32|           1|
    |sub_ln1371_3_fu_2887_p2             |     -    |      0|  0|  25|           1|          18|
    |sub_ln1371_fu_2861_p2               |     -    |      0|  0|  39|           1|          32|
    |sub_ln180_fu_3027_p2                |     -    |      0|  0|  15|           8|           8|
    |sub_ln215_fu_2589_p2                |     -    |      0|  0|  32|           8|           8|
    |sub_ln96_fu_2269_p2                 |     -    |      0|  0|  41|          34|          34|
    |and_ln82_fu_3005_p2                 |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001           |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp1_stage0_iter1   |    and   |      0|  0|   2|           1|           1|
    |ap_block_state26_pp2_stage0_iter7   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2094                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2148                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_694                    |    and   |      0|  0|   2|           1|           1|
    |icmp_ln102_fu_2338_p2               |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln105_fu_2349_p2               |   icmp   |      0|  0|  11|           7|           7|
    |icmp_ln108_fu_2369_p2               |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln115_1_fu_2520_p2             |   icmp   |      0|  0|  11|           7|           2|
    |icmp_ln115_fu_2500_p2               |   icmp   |      0|  0|  11|           7|           2|
    |icmp_ln121_fu_2534_p2               |   icmp   |      0|  0|  21|          34|          34|
    |icmp_ln124_3_fu_2623_p2             |   icmp   |      0|  0|   8|           2|           2|
    |icmp_ln124_fu_2551_p2               |   icmp   |      0|  0|   8|           2|           2|
    |icmp_ln149_fu_2297_p2               |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln72_fu_2235_p2                |   icmp   |      0|  0|  18|          32|           1|
    |icmp_ln78_fu_2938_p2                |   icmp   |      0|  0|  13|          12|          12|
    |icmp_ln79_fu_2956_p2                |   icmp   |      0|  0|  11|           7|           7|
    |icmp_ln82_3_fu_2933_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_4_fu_2983_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_fu_3000_p2                |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln95_fu_2248_p2                |   icmp   |      0|  0|  18|          32|           1|
    |icmp_ln96_fu_2308_p2                |   icmp   |      0|  0|  18|          32|          32|
    |ap_block_state1                     |    or    |      0|  0|   2|           1|           1|
    |ap_block_state12_pp0_stage0_iter1   |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                     |    or    |      0|  0|   2|           1|           1|
    |ap_block_state40_pp3_stage0_iter11  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1808                   |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1833                   |    or    |      0|  0|   2|           1|           1|
    |output_data_fu_2906_p3              |  select  |      0|  0|  18|           1|          18|
    |select_ln115_1_fu_2526_p3           |  select  |      0|  0|   7|           1|           7|
    |select_ln115_fu_2506_p3             |  select  |      0|  0|   7|           1|           7|
    |select_ln127_5_fu_2557_p3           |  select  |      0|  0|   2|           1|           1|
    |select_ln127_6_fu_2565_p3           |  select  |      0|  0|  32|           1|          32|
    |select_ln127_fu_2844_p3             |  select  |      0|  0|  32|           1|           1|
    |select_ln78_5_fu_2975_p3            |  select  |      0|  0|   6|           1|           6|
    |select_ln78_6_fu_2988_p3            |  select  |      0|  0|   2|           1|           1|
    |select_ln78_fu_2962_p3              |  select  |      0|  0|   7|           1|           1|
    |ap_enable_pp0                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                       |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1             |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1             |    xor   |      0|  0|   2|           2|           1|
    +------------------------------------+----------+-------+---+----+------------+------------+
    |Total                               |          |      9|  0|1399|        1083|         979|
    +------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+-----+-----------+-----+-----------+
    |                Name                | LUT | Input Size| Bits| Total Bits|
    +------------------------------------+-----+-----------+-----+-----------+
    |A_V_2_0_address1                    |   15|          3|    2|          6|
    |A_V_2_0_d1                          |   15|          3|   16|         48|
    |A_V_2_10_address1                   |   15|          3|    2|          6|
    |A_V_2_10_d1                         |   15|          3|   16|         48|
    |A_V_2_11_address1                   |   15|          3|    2|          6|
    |A_V_2_11_d1                         |   15|          3|   16|         48|
    |A_V_2_12_address1                   |   15|          3|    2|          6|
    |A_V_2_12_d1                         |   15|          3|   16|         48|
    |A_V_2_13_address1                   |   15|          3|    2|          6|
    |A_V_2_13_d1                         |   15|          3|   16|         48|
    |A_V_2_14_address1                   |   15|          3|    2|          6|
    |A_V_2_14_d1                         |   15|          3|   16|         48|
    |A_V_2_15_address1                   |   15|          3|    2|          6|
    |A_V_2_15_d1                         |   15|          3|   16|         48|
    |A_V_2_16_address1                   |   15|          3|    2|          6|
    |A_V_2_16_d1                         |   15|          3|   16|         48|
    |A_V_2_17_address1                   |   15|          3|    2|          6|
    |A_V_2_17_d1                         |   15|          3|   16|         48|
    |A_V_2_18_address1                   |   15|          3|    2|          6|
    |A_V_2_18_d1                         |   15|          3|   16|         48|
    |A_V_2_19_address1                   |   15|          3|    2|          6|
    |A_V_2_19_d1                         |   15|          3|   16|         48|
    |A_V_2_1_address1                    |   15|          3|    2|          6|
    |A_V_2_1_d1                          |   15|          3|   16|         48|
    |A_V_2_20_address1                   |   15|          3|    2|          6|
    |A_V_2_20_d1                         |   15|          3|   16|         48|
    |A_V_2_21_address1                   |   15|          3|    2|          6|
    |A_V_2_21_d1                         |   15|          3|   16|         48|
    |A_V_2_22_address1                   |   15|          3|    2|          6|
    |A_V_2_22_d1                         |   15|          3|   16|         48|
    |A_V_2_23_address1                   |   15|          3|    2|          6|
    |A_V_2_23_d1                         |   15|          3|   16|         48|
    |A_V_2_24_address1                   |   15|          3|    2|          6|
    |A_V_2_24_d1                         |   15|          3|   16|         48|
    |A_V_2_2_address1                    |   15|          3|    2|          6|
    |A_V_2_2_d1                          |   15|          3|   16|         48|
    |A_V_2_3_address1                    |   15|          3|    2|          6|
    |A_V_2_3_d1                          |   15|          3|   16|         48|
    |A_V_2_4_address1                    |   15|          3|    2|          6|
    |A_V_2_4_d1                          |   15|          3|   16|         48|
    |A_V_2_5_address1                    |   15|          3|    2|          6|
    |A_V_2_5_d1                          |   15|          3|   16|         48|
    |A_V_2_6_address1                    |   15|          3|    2|          6|
    |A_V_2_6_d1                          |   15|          3|   16|         48|
    |A_V_2_7_address1                    |   15|          3|    2|          6|
    |A_V_2_7_d1                          |   15|          3|   16|         48|
    |A_V_2_8_address1                    |   15|          3|    2|          6|
    |A_V_2_8_d1                          |   15|          3|   16|         48|
    |A_V_2_9_address1                    |   15|          3|    2|          6|
    |A_V_2_9_d1                          |   15|          3|   16|         48|
    |B_V_2_0_address1                    |   15|          3|    7|         21|
    |B_V_2_0_d1                          |   15|          3|   16|         48|
    |B_V_2_10_address1                   |   15|          3|    7|         21|
    |B_V_2_10_d1                         |   15|          3|   16|         48|
    |B_V_2_11_address1                   |   15|          3|    7|         21|
    |B_V_2_11_d1                         |   15|          3|   16|         48|
    |B_V_2_12_address1                   |   15|          3|    7|         21|
    |B_V_2_12_d1                         |   15|          3|   16|         48|
    |B_V_2_13_address1                   |   15|          3|    7|         21|
    |B_V_2_13_d1                         |   15|          3|   16|         48|
    |B_V_2_14_address1                   |   15|          3|    7|         21|
    |B_V_2_14_d1                         |   15|          3|   16|         48|
    |B_V_2_15_address1                   |   15|          3|    7|         21|
    |B_V_2_15_d1                         |   15|          3|   16|         48|
    |B_V_2_16_address1                   |   15|          3|    7|         21|
    |B_V_2_16_d1                         |   15|          3|   16|         48|
    |B_V_2_17_address1                   |   15|          3|    7|         21|
    |B_V_2_17_d1                         |   15|          3|   16|         48|
    |B_V_2_18_address1                   |   15|          3|    7|         21|
    |B_V_2_18_d1                         |   15|          3|   16|         48|
    |B_V_2_19_address1                   |   15|          3|    7|         21|
    |B_V_2_19_d1                         |   15|          3|   16|         48|
    |B_V_2_1_address1                    |   15|          3|    7|         21|
    |B_V_2_1_d1                          |   15|          3|   16|         48|
    |B_V_2_20_address1                   |   15|          3|    7|         21|
    |B_V_2_20_d1                         |   15|          3|   16|         48|
    |B_V_2_21_address1                   |   15|          3|    7|         21|
    |B_V_2_21_d1                         |   15|          3|   16|         48|
    |B_V_2_22_address1                   |   15|          3|    7|         21|
    |B_V_2_22_d1                         |   15|          3|   16|         48|
    |B_V_2_23_address1                   |   15|          3|    7|         21|
    |B_V_2_23_d1                         |   15|          3|   16|         48|
    |B_V_2_24_address1                   |   15|          3|    7|         21|
    |B_V_2_24_d1                         |   15|          3|   16|         48|
    |B_V_2_2_address1                    |   15|          3|    7|         21|
    |B_V_2_2_d1                          |   15|          3|   16|         48|
    |B_V_2_3_address1                    |   15|          3|    7|         21|
    |B_V_2_3_d1                          |   15|          3|   16|         48|
    |B_V_2_4_address1                    |   15|          3|    7|         21|
    |B_V_2_4_d1                          |   15|          3|   16|         48|
    |B_V_2_5_address1                    |   15|          3|    7|         21|
    |B_V_2_5_d1                          |   15|          3|   16|         48|
    |B_V_2_6_address1                    |   15|          3|    7|         21|
    |B_V_2_6_d1                          |   15|          3|   16|         48|
    |B_V_2_7_address1                    |   15|          3|    7|         21|
    |B_V_2_7_d1                          |   15|          3|   16|         48|
    |B_V_2_8_address1                    |   15|          3|    7|         21|
    |B_V_2_8_d1                          |   15|          3|   16|         48|
    |B_V_2_9_address1                    |   15|          3|    7|         21|
    |B_V_2_9_d1                          |   15|          3|   16|         48|
    |ap_NS_fsm                           |  105|         22|    1|         22|
    |ap_done                             |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter7             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter11            |    9|          2|    1|          2|
    |ap_phi_mux_i_0_phi_fu_2212_p4       |    9|          2|    6|         12|
    |ap_phi_mux_ib_0_phi_fu_2167_p4      |    9|          2|   32|         64|
    |ap_phi_mux_ic_0_phi_fu_2190_p4      |    9|          2|    2|          4|
    |ap_phi_mux_p_0300_0_phi_fu_2178_p4  |    9|          2|   32|         64|
    |i3_0_reg_2062                       |    9|          2|   32|         64|
    |i_0_reg_2208                        |    9|          2|    6|         12|
    |ib_0_reg_2163                       |    9|          2|   32|         64|
    |ic_0_reg_2186                       |    9|          2|    2|          4|
    |in_stream_a_V_V_blk_n               |    9|          2|    1|          2|
    |indvar_flatten6_reg_2152            |    9|          2|   34|         68|
    |indvar_flatten_reg_2197             |    9|          2|   12|         24|
    |iter_0_reg_2084                     |    9|          2|   31|         62|
    |j2_0_reg_2095                       |    9|          2|    7|         14|
    |j_0_reg_2219                        |    9|          2|    7|         14|
    |num_imag_0_reg_2073                 |    9|          2|   32|         64|
    |out_stream_V_V_blk_n                |    9|          2|    1|          2|
    |out_stream_V_V_din                  |   15|          3|   32|         96|
    |p_0300_0_reg_2174                   |    9|          2|   32|         64|
    |phi_mul1812_reg_2117                |    9|          2|   14|         28|
    |phi_mul_reg_2106                    |    9|          2|   14|         28|
    |phi_urem1814_reg_2140               |    9|          2|    7|         14|
    |phi_urem_reg_2128                   |    9|          2|    7|         14|
    |real_start                          |    9|          2|    1|          2|
    +------------------------------------+-----+-----------+-----+-----------+
    |Total                               | 1893|        385| 1409|       3897|
    +------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------+----+----+-----+-----------+
    |                  Name                 | FF | LUT| Bits| Const Bits|
    +---------------------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_3442                    |  32|   0|   32|          0|
    |A_ROW_2                                |  32|   0|   32|          0|
    |A_V_2_0_load_reg_3988                  |  16|   0|   16|          0|
    |A_V_2_11_load_reg_3918                 |  16|   0|   16|          0|
    |A_V_2_12_load_reg_4008                 |  16|   0|   16|          0|
    |A_V_2_15_load_reg_4018                 |  16|   0|   16|          0|
    |A_V_2_20_load_reg_3958                 |  16|   0|   16|          0|
    |A_V_2_3_load_reg_3998                  |  16|   0|   16|          0|
    |A_V_2_8_load_reg_3898                  |  16|   0|   16|          0|
    |B_COL_2                                |  32|   0|   32|          0|
    |B_ROW_2                                |  32|   0|   32|          0|
    |B_ROW_2_load_reg_3391                  |  32|   0|   32|          0|
    |B_V_2_0_load_reg_3993                  |  16|   0|   16|          0|
    |B_V_2_10_load_reg_3753                 |  16|   0|   16|          0|
    |B_V_2_11_load_reg_3923                 |  16|   0|   16|          0|
    |B_V_2_12_load_reg_4013                 |  16|   0|   16|          0|
    |B_V_2_13_load_reg_3758                 |  16|   0|   16|          0|
    |B_V_2_14_load_reg_3933                 |  16|   0|   16|          0|
    |B_V_2_15_load_reg_4023                 |  16|   0|   16|          0|
    |B_V_2_16_load_reg_3763                 |  16|   0|   16|          0|
    |B_V_2_17_load_reg_3943                 |  16|   0|   16|          0|
    |B_V_2_18_load_reg_3948                 |  16|   0|   16|          0|
    |B_V_2_19_load_reg_3768                 |  16|   0|   16|          0|
    |B_V_2_1_load_reg_3738                  |  16|   0|   16|          0|
    |B_V_2_20_load_reg_3963                 |  16|   0|   16|          0|
    |B_V_2_21_load_reg_3773                 |  16|   0|   16|          0|
    |B_V_2_22_load_reg_3973                 |  16|   0|   16|          0|
    |B_V_2_23_load_reg_3778                 |  16|   0|   16|          0|
    |B_V_2_24_load_reg_3983                 |  16|   0|   16|          0|
    |B_V_2_2_load_reg_3873                  |  16|   0|   16|          0|
    |B_V_2_3_load_reg_4003                  |  16|   0|   16|          0|
    |B_V_2_4_load_reg_3743                  |  16|   0|   16|          0|
    |B_V_2_5_load_reg_3883                  |  16|   0|   16|          0|
    |B_V_2_6_load_reg_3888                  |  16|   0|   16|          0|
    |B_V_2_7_load_reg_3748                  |  16|   0|   16|          0|
    |B_V_2_8_load_reg_3903                  |  16|   0|   16|          0|
    |B_V_2_9_load_reg_3908                  |  16|   0|   16|          0|
    |KER_bound_reg_3420                     |  32|   0|   32|          0|
    |KER_size_0_reg_3400                    |  32|   0|   32|          0|
    |KER_size_1_reg_3415                    |  32|   0|   32|          0|
    |OFMDim_current_2                       |  32|   0|   32|          0|
    |add_ln102_reg_3451                     |  31|   0|   31|          0|
    |add_ln180_1_reg_4132                   |   8|   0|    8|          0|
    |add_ln180_reg_4137                     |   8|   0|    8|          0|
    |add_ln215_reg_3521                     |   8|   0|    8|          0|
    |add_ln700_50_reg_4033                  |  32|   0|   32|          0|
    |add_ln700_54_reg_4038                  |  32|   0|   32|          0|
    |add_ln700_56_reg_4043                  |  32|   0|   32|          0|
    |add_ln700_58_reg_4073                  |  32|   0|   32|          0|
    |add_ln700_59_reg_4048                  |  32|   0|   32|          0|
    |add_ln700_61_reg_4053                  |  32|   0|   32|          0|
    |add_ln700_65_reg_4058                  |  32|   0|   32|          0|
    |add_ln700_66_reg_4063                  |  32|   0|   32|          0|
    |add_ln700_67_reg_4068                  |  32|   0|   32|          0|
    |add_ln700_70_reg_4078                  |  32|   0|   32|          0|
    |add_ln700_72_reg_4083                  |  32|   0|   32|          0|
    |add_ln700_reg_4028                     |  32|   0|   32|          0|
    |and_ln82_reg_4123                      |   1|   0|    1|          0|
    |ap_CS_fsm                              |  21|   0|   21|          0|
    |ap_done_reg                            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0                |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter10               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter11               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter3                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter4                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter5                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter6                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter7                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter8                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter9                |   1|   0|    1|          0|
    |i3_0_reg_2062                          |  32|   0|   32|          0|
    |i_0_reg_2208                           |   6|   0|    6|          0|
    |ib_0_reg_2163                          |  32|   0|   32|          0|
    |ic_0_reg_2186                          |   2|   0|    2|          0|
    |ic_reg_3526                            |   2|   0|    2|          0|
    |icmp_ln105_reg_3456                    |   1|   0|    1|          0|
    |icmp_ln108_reg_3465                    |   1|   0|    1|          0|
    |icmp_ln121_reg_3497                    |   1|   0|    1|          0|
    |icmp_ln124_3_reg_3597                  |   1|   0|    1|          0|
    |icmp_ln124_reg_3506                    |   1|   0|    1|          0|
    |icmp_ln149_reg_3425                    |   1|   0|    1|          0|
    |icmp_ln78_reg_4100                     |   1|   0|    1|          0|
    |indvar_flatten6_reg_2152               |  34|   0|   34|          0|
    |indvar_flatten_reg_2197                |  12|   0|   12|          0|
    |iter_0_reg_2084                        |  31|   0|   31|          0|
    |j2_0_reg_2095                          |   7|   0|    7|          0|
    |j_0_reg_2219                           |   7|   0|    7|          0|
    |mul_ln1352_49_reg_3868                 |  32|   0|   32|          0|
    |mul_ln1352_52_reg_3878                 |  32|   0|   32|          0|
    |mul_ln1352_55_reg_3893                 |  32|   0|   32|          0|
    |mul_ln1352_58_reg_3913                 |  32|   0|   32|          0|
    |mul_ln1352_61_reg_3928                 |  32|   0|   32|          0|
    |mul_ln1352_64_reg_3938                 |  32|   0|   32|          0|
    |mul_ln1352_67_reg_3953                 |  32|   0|   32|          0|
    |mul_ln1352_69_reg_3968                 |  32|   0|   32|          0|
    |mul_ln1352_71_reg_3978                 |  32|   0|   32|          0|
    |mul_ln75_3_reg_4095                    |  32|   0|   32|          0|
    |mul_ln75_reg_3410                      |  32|   0|   32|          0|
    |num_imag_0_reg_2073                    |  32|   0|   32|          0|
    |num_imag_reg_3437                      |  32|   0|   32|          0|
    |p_0300_0_reg_2174                      |  32|   0|   32|          0|
    |phi_mul1812_reg_2117                   |  14|   0|   14|          0|
    |phi_mul_reg_2106                       |  14|   0|   14|          0|
    |phi_urem1814_reg_2140                  |   7|   0|    7|          0|
    |phi_urem_reg_2128                      |   7|   0|    7|          0|
    |select_ln127_5_reg_3511                |   2|   0|    2|          0|
    |select_ln127_5_reg_3511_pp2_iter1_reg  |   2|   0|    2|          0|
    |select_ln127_6_reg_3516                |  32|   0|   32|          0|
    |select_ln78_5_reg_4116                 |   6|   0|    6|          0|
    |select_ln78_reg_4109                   |   7|   0|    7|          0|
    |sext_ln215_148_reg_3532                |  64|   0|   64|          0|
    |sext_ln215_148_reg_3532_pp2_iter2_reg  |  64|   0|   64|          0|
    |start_once_reg                         |   1|   0|    1|          0|
    |sub_ln96_reg_3405                      |  34|   0|   34|          0|
    |tmp_3_reg_3483                         |   5|   0|    5|          0|
    |tmp_62_reg_4090                        |  17|   0|   17|          0|
    |tmp_7_reg_3479                         |   5|   0|    5|          0|
    |tmp_V_104_reg_3355                     |  32|   0|   32|          0|
    |tmp_V_106_reg_3360                     |  32|   0|   32|          0|
    |tmp_V_108_reg_3368                     |  32|   0|   32|          0|
    |tmp_V_112_reg_3374                     |  32|   0|   32|          0|
    |tmp_V_114_reg_3382                     |  32|   0|   32|          0|
    |tmp_V_reg_3349                         |  32|   0|   32|          0|
    |zext_ln215_reg_3601                    |   2|   0|   64|         62|
    |and_ln82_reg_4123                      |  64|  32|    1|          0|
    |icmp_ln121_reg_3497                    |  64|  32|    1|          0|
    |icmp_ln124_3_reg_3597                  |  64|  32|    1|          0|
    |icmp_ln124_reg_3506                    |  64|  32|    1|          0|
    |select_ln78_5_reg_4116                 |  64|  32|    6|          0|
    |select_ln78_reg_4109                   |  64|  32|    7|          0|
    +---------------------------------------+----+----+-----+-----------+
    |Total                                  |2765| 192| 2460|         62|
    +---------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+-------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |   Source Object   |    C Type    |
+-------------------------+-----+-----+------------+-------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|start_out                | out |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|start_write              | out |    1| ap_ctrl_hs | SMM<1u, 75u, 32u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |  in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |  in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |  in_stream_a_V_V  |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |   out_stream_V_V  |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |   out_stream_V_V  |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |   out_stream_V_V  |    pointer   |
+-------------------------+-----+-----+------------+-------------------+--------------+

