#ifndef __HALCLKHWIO_H__
#define __HALCLKHWIO_H__
/*
===========================================================================
*/
/**
  @file HALclkHWIO.h
  @brief Auto-generated HWIO interface include file.

  This file contains HWIO register definitions for the following modules:
    GCC_CLK_CTL_REG
    SECURITY_CONTROL_CORE
    TCSR_TCSR_REGS
    APCS_ALIAS4_APSS_ACS
    APCS_ALIAS5_APSS_ACS
    APCS_ALIAS6_APSS_ACS
    APCS_ALIAS7_APSS_ACS
    APCS_ALIAS1_APSS_CFG
    APCS_ALIAS1_APSS_GLB
    APCS_BANKED_APSS_ACS
    APCS_C1_APSS_HF_PLL
    APCS_CLUSTER1_APSS_HYP
    APCS_COMMON_APSS_SHARED
    APCS_CLUS1_L2_SAW2
    APCS_ALIAS4_SAW2
    APCS_ALIAS5_SAW2
    APCS_ALIAS6_SAW2

  'Exclude' filters applied: DUMMY RESERVED 

  Generation parameters: 
  { 'filename': 'HALclkHWIO.h',
    'filter-exclude': ['DUMMY', 'RESERVED'],
    'modules': [ 'GCC_CLK_CTL_REG',
                 'SECURITY_CONTROL_CORE',
                 'TCSR_TCSR_REGS',
                 'APCS_ALIAS4_APSS_ACS',
                 'APCS_ALIAS5_APSS_ACS',
                 'APCS_ALIAS6_APSS_ACS',
                 'APCS_ALIAS7_APSS_ACS',
                 'APCS_ALIAS1_APSS_CFG',
                 'APCS_ALIAS1_APSS_GLB',
                 'APCS_BANKED_APSS_ACS',
                 'APCS_C1_APSS_HF_PLL',
                 'APCS_CLUSTER1_APSS_HYP',
                 'APCS_COMMON_APSS_SHARED',
                 'APCS_CLUS1_L2_SAW2',
                 'APCS_ALIAS4_SAW2',
                 'APCS_ALIAS5_SAW2',
                 'APCS_ALIAS6_SAW2'],
    'output-offsets': True,
    'output-phys': True}
  ===========================================================================

  Copyright (c) 2018 Qualcomm Technologies, Inc.
  All Rights Reserved.
  Confidential and Proprietary - Qualcomm Technologies, Inc.

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies, Inc.

  ===========================================================================

  $Header: //components/rel/boot.xf/0.2/QcomPkg/Mdm9x05Pkg/Library/HALclkLib/HALclkHWIO.h#1 $
  $DateTime: 2018/08/08 05:31:55 $
  $Author: pwbldsvc $

  ===========================================================================
*/


/*
 * HWIO base definitions
 */
extern size_t                      HAL_clk_nHWIOBaseGCC;
#define CLK_CTL_BASE               HAL_clk_nHWIOBaseGCC
#define CLK_CTL_BASE_PHYS          0x01800000
#define CLK_CTL_BASE_SIZE          0x80000
extern size_t                      HAL_clk_nHWIOBaseSecCtrl;
#define SECURITY_CONTROL_BASE      HAL_clk_nHWIOBaseSecCtrl
#define SECURITY_CONTROL_BASE_PHYS 0x000A0000
#define SECURITY_CONTROL_BASE_SIZE 0x10000
extern size_t                      HAL_clk_nHWIOBaseCoreTopCsr;
#define CORE_TOP_CSR_BASE          HAL_clk_nHWIOBaseCoreTopCsr
#define CORE_TOP_CSR_BASE_PHYS     0x01900000
#define CORE_TOP_CSR_BASE_SIZE     0x100000
extern size_t                      HAL_clk_nHWIOBaseHMSS;
#define A53SS_BASE                 HAL_clk_nHWIOBaseHMSS
#define HMSS_BASE                  A53SS_BASE
#define HMSS_BASE_PHYS             0x0B000000
#define HMSS_BASE_SIZE             0x200000

#define PROC_CLK_BRANCH_ENA_VOTE   GCC_APCS_CLOCK_BRANCH_ENA_VOTE
#define PROC_CLK_BRANCH_ENA_VOTE_1 GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1
#define PROC_CLK_GCC_PLL_ENA_VOTE  GCC_APCS_GPLL_ENA_VOTE

/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                               (CLK_CTL_BASE      + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_PHYS                                                          (CLK_CTL_BASE_PHYS + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_OFFS                                                          0x00000000

#define HWIO_GCC_GPLL0_MODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00021000)
#define HWIO_GCC_GPLL0_MODE_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021000)
#define HWIO_GCC_GPLL0_MODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021000)
#define HWIO_GCC_GPLL0_MODE_RMSK                                                               0xe0ffff0f
#define HWIO_GCC_GPLL0_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, HWIO_GCC_GPLL0_MODE_RMSK)
#define HWIO_GCC_GPLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, m)
#define HWIO_GCC_GPLL0_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_MODE_ADDR,v)
#define HWIO_GCC_GPLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_MODE_ADDR,m,v,HWIO_GCC_GPLL0_MODE_IN)
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_BMSK                                                  0x80000000
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_SHFT                                                        0x1f
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_BMSK                                               0x40000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                                     0x1e
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_BMSK                                                 0x20000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_SHFT                                                       0x1d
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                     0x800000
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                         0x17
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_BMSK                                                      0x400000
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_SHFT                                                          0x16
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                                              0x200000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                                  0x15
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                                0x100000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                                    0x14
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_BMSK                                                   0xfc000
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_SHFT                                                       0xe
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_BMSK                                                    0x3f00
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_SHFT                                                       0x8
#define HWIO_GCC_GPLL0_MODE_PLL_PLLTEST_BMSK                                                          0x8
#define HWIO_GCC_GPLL0_MODE_PLL_PLLTEST_SHFT                                                          0x3
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_BMSK                                                          0x4
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_SHFT                                                          0x2
#define HWIO_GCC_GPLL0_MODE_PLL_BYPASSNL_BMSK                                                         0x2
#define HWIO_GCC_GPLL0_MODE_PLL_BYPASSNL_SHFT                                                         0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_BMSK                                                          0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_SHFT                                                          0x0

#define HWIO_GCC_GPLL0_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00021004)
#define HWIO_GCC_GPLL0_L_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021004)
#define HWIO_GCC_GPLL0_L_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021004)
#define HWIO_GCC_GPLL0_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, HWIO_GCC_GPLL0_L_VAL_RMSK)
#define HWIO_GCC_GPLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_L_VAL_ADDR,m,v,HWIO_GCC_GPLL0_L_VAL_IN)
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_BMSK                                                            0xffff
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_SHFT                                                               0x0

#define HWIO_GCC_GPLL0_ALPHA_VAL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00021008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR, HWIO_GCC_GPLL0_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL0_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL0_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL0_ALPHA_VAL_PLL_ALPHA_BMSK                                                0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_PLL_ALPHA_SHFT                                                       0x0

#define HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002100c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002100c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002100c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_RMSK                                                              0xff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL0_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL0_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                    0xff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                     0x0

#define HWIO_GCC_GPLL0_USER_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00021010)
#define HWIO_GCC_GPLL0_USER_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021010)
#define HWIO_GCC_GPLL0_USER_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021010)
#define HWIO_GCC_GPLL0_USER_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, HWIO_GCC_GPLL0_USER_CTL_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_IN)
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_28_BMSK                                         0xf0000000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_28_SHFT                                               0x1c
#define HWIO_GCC_GPLL0_USER_CTL_SSC_MODE_CONTROL_BMSK                                           0x8000000
#define HWIO_GCC_GPLL0_USER_CTL_SSC_MODE_CONTROL_SHFT                                                0x1b
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS26_25_BMSK                                          0x6000000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS26_25_SHFT                                               0x19
#define HWIO_GCC_GPLL0_USER_CTL_ALPHA_EN_BMSK                                                   0x1000000
#define HWIO_GCC_GPLL0_USER_CTL_ALPHA_EN_SHFT                                                        0x18
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS23_22_BMSK                                           0xc00000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS23_22_SHFT                                               0x16
#define HWIO_GCC_GPLL0_USER_CTL_VCO_SEL_BMSK                                                     0x300000
#define HWIO_GCC_GPLL0_USER_CTL_VCO_SEL_SHFT                                                         0x14
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS19_15_BMSK                                            0xf8000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS19_15_SHFT                                                0xf
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                                 0x7000
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                                    0xc
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_BMSK                                                 0xf00
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_SHFT                                                   0x8
#define HWIO_GCC_GPLL0_USER_CTL_OUTPUT_INV_BMSK                                                      0x80
#define HWIO_GCC_GPLL0_USER_CTL_OUTPUT_INV_SHFT                                                       0x7
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                                 0x60
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                                  0x5
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_TEST_BMSK                                                  0x10
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_TEST_SHFT                                                   0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                  0x8
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                  0x3
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                   0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                   0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX_BMSK                                                    0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX_SHFT                                                    0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                   0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                   0x0

#define HWIO_GCC_GPLL0_USER_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00021014)
#define HWIO_GCC_GPLL0_USER_CTL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021014)
#define HWIO_GCC_GPLL0_USER_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021014)
#define HWIO_GCC_GPLL0_USER_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, HWIO_GCC_GPLL0_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_U_IN)
#define HWIO_GCC_GPLL0_USER_CTL_U_L_CALIBRATION_BMSK                                           0xffff0000
#define HWIO_GCC_GPLL0_USER_CTL_U_L_CALIBRATION_SHFT                                                 0x10
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS15_12_BMSK                                           0xf000
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS15_12_SHFT                                              0xc
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                       0x800
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                         0xb
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_BMSK                                              0x700
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                                0x8
#define HWIO_GCC_GPLL0_USER_CTL_U_DSM_BMSK                                                           0x80
#define HWIO_GCC_GPLL0_USER_CTL_U_DSM_SHFT                                                            0x7
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_BMSK                                                   0x40
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_SHFT                                                    0x6
#define HWIO_GCC_GPLL0_USER_CTL_U_TARGET_CTL_BMSK                                                    0x38
#define HWIO_GCC_GPLL0_USER_CTL_U_TARGET_CTL_SHFT                                                     0x3
#define HWIO_GCC_GPLL0_USER_CTL_U_LOCK_DET_BMSK                                                       0x4
#define HWIO_GCC_GPLL0_USER_CTL_U_LOCK_DET_SHFT                                                       0x2
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_PLL_BMSK                                                     0x2
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_PLL_SHFT                                                     0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_TOGGLE_DET_BMSK                                                     0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_TOGGLE_DET_SHFT                                                     0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00021018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL0_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL0_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                 0x80000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                       0x1f
#define HWIO_GCC_GPLL0_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                      0x40000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                            0x1e
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                 0x3c000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                       0x1a
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                     0x3800000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                          0x17
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                         0x700000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                             0x14
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                         0xff000
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                             0xc
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                         0xf00
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                           0x8
#define HWIO_GCC_GPLL0_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                          0xc0
#define HWIO_GCC_GPLL0_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                           0x6
#define HWIO_GCC_GPLL0_CONFIG_CTL_REF_CYCLE_BMSK                                                     0x30
#define HWIO_GCC_GPLL0_CONFIG_CTL_REF_CYCLE_SHFT                                                      0x4
#define HWIO_GCC_GPLL0_CONFIG_CTL_KFN_BMSK                                                            0xf
#define HWIO_GCC_GPLL0_CONFIG_CTL_KFN_SHFT                                                            0x0

#define HWIO_GCC_GPLL0_TEST_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002101c)
#define HWIO_GCC_GPLL0_TEST_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002101c)
#define HWIO_GCC_GPLL0_TEST_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002101c)
#define HWIO_GCC_GPLL0_TEST_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, HWIO_GCC_GPLL0_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_BIAS_GEN_TRIM_BMSK                                             0xe0000000
#define HWIO_GCC_GPLL0_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                   0x1d
#define HWIO_GCC_GPLL0_TEST_CTL_DCO_BMSK                                                       0x10000000
#define HWIO_GCC_GPLL0_TEST_CTL_DCO_SHFT                                                             0x1c
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALB_BMSK                                               0xc000000
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALB_SHFT                                                    0x1a
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                      0x2000000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                           0x19
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_BMSK                                                   0x1f00000
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_SHFT                                                        0x14
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                            0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                               0x13
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_BMSK                                                   0x7e000
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_SHFT                                                       0xd
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_BMSK                                               0x1000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_SHFT                                                  0xc
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_BMSK                                                   0x800
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_SHFT                                                     0xb
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_SEL_BMSK                                                      0x700
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_SEL_SHFT                                                        0x8
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_EN_BMSK                                                        0x80
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_EN_SHFT                                                         0x7
#define HWIO_GCC_GPLL0_TEST_CTL_BYP_TESTAMP_BMSK                                                     0x40
#define HWIO_GCC_GPLL0_TEST_CTL_BYP_TESTAMP_SHFT                                                      0x6
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_BMSK                                                      0x30
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_SHFT                                                       0x4
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_BMSK                                                       0xc
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_SHFT                                                       0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_BMSK                                                        0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_SHFT                                                        0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_BMSK                                                        0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_SHFT                                                        0x0

#define HWIO_GCC_GPLL0_TEST_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00021020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, HWIO_GCC_GPLL0_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RESERVE_BITS31_26_BMSK                                       0xfc000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_RESERVE_BITS31_26_SHFT                                             0x1a
#define HWIO_GCC_GPLL0_TEST_CTL_U_VCASCODE_SCALE_BMSK                                           0x3000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_VCASCODE_SCALE_SHFT                                                0x18
#define HWIO_GCC_GPLL0_TEST_CTL_U_IDCO_SCALE_BMSK                                                0xc00000
#define HWIO_GCC_GPLL0_TEST_CTL_U_IDCO_SCALE_SHFT                                                    0x16
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_DET_COUNT_LIM_BMSK                                      0x300000
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_DET_COUNT_LIM_SHFT                                          0x14
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_PREVENTION_DIS_BMSK                                      0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_PREVENTION_DIS_SHFT                                         0x13
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_UPPER_BMSK                                       0x60000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_UPPER_SHFT                                          0x11
#define HWIO_GCC_GPLL0_TEST_CTL_U_DITHER_ALPHA_SEL_BMSK                                           0x18000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DITHER_ALPHA_SEL_SHFT                                               0xf
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIT2_BIT3_CAL_SEL_BMSK                                           0x4000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIT2_BIT3_CAL_SEL_SHFT                                              0xe
#define HWIO_GCC_GPLL0_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                       0x2000
#define HWIO_GCC_GPLL0_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                          0xd
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                              0x1800
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                 0xb
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                  0x600
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                    0x9
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_EN_BMSK                                                       0x100
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_EN_SHFT                                                         0x8
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_BMSK                                                     0xe0
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_SHFT                                                      0x5
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_BMSK                                                     0x10
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_SHFT                                                      0x4
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                   0x8
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                   0x3
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                               0x6
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                               0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                0x0

#define HWIO_GCC_GPLL0_STATUS_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00021024)
#define HWIO_GCC_GPLL0_STATUS_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021024)
#define HWIO_GCC_GPLL0_STATUS_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021024)
#define HWIO_GCC_GPLL0_STATUS_RMSK                                                              0x7ffffff
#define HWIO_GCC_GPLL0_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, HWIO_GCC_GPLL0_STATUS_RMSK)
#define HWIO_GCC_GPLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, m)
#define HWIO_GCC_GPLL0_STATUS_STATUS_26_24_BMSK                                                 0x7000000
#define HWIO_GCC_GPLL0_STATUS_STATUS_26_24_SHFT                                                      0x18
#define HWIO_GCC_GPLL0_STATUS_STATUS_23_BMSK                                                     0x800000
#define HWIO_GCC_GPLL0_STATUS_STATUS_23_SHFT                                                         0x17
#define HWIO_GCC_GPLL0_STATUS_STATUS_22_20_BMSK                                                  0x700000
#define HWIO_GCC_GPLL0_STATUS_STATUS_22_20_SHFT                                                      0x14
#define HWIO_GCC_GPLL0_STATUS_STATUS_19_17_BMSK                                                   0xe0000
#define HWIO_GCC_GPLL0_STATUS_STATUS_19_17_SHFT                                                      0x11
#define HWIO_GCC_GPLL0_STATUS_STATUS_16_12_BMSK                                                   0x1f000
#define HWIO_GCC_GPLL0_STATUS_STATUS_16_12_SHFT                                                       0xc
#define HWIO_GCC_GPLL0_STATUS_STATUS_11_6_BMSK                                                      0xfc0
#define HWIO_GCC_GPLL0_STATUS_STATUS_11_6_SHFT                                                        0x6
#define HWIO_GCC_GPLL0_STATUS_STATUS_5_BMSK                                                          0x20
#define HWIO_GCC_GPLL0_STATUS_STATUS_5_SHFT                                                           0x5
#define HWIO_GCC_GPLL0_STATUS_STATUS_4_2_BMSK                                                        0x1c
#define HWIO_GCC_GPLL0_STATUS_STATUS_4_2_SHFT                                                         0x2
#define HWIO_GCC_GPLL0_STATUS_STATUS_1_BMSK                                                           0x2
#define HWIO_GCC_GPLL0_STATUS_STATUS_1_SHFT                                                           0x1
#define HWIO_GCC_GPLL0_STATUS_STATUS_0_BMSK                                                           0x1
#define HWIO_GCC_GPLL0_STATUS_STATUS_0_SHFT                                                           0x0

#define HWIO_GCC_GPLL0_FREQ_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00021028)
#define HWIO_GCC_GPLL0_FREQ_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021028)
#define HWIO_GCC_GPLL0_FREQ_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021028)
#define HWIO_GCC_GPLL0_FREQ_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, HWIO_GCC_GPLL0_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL0_FREQ_CTL_IN)
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                        0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                               0x0

#define HWIO_GCC_GPLL1_MODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00020000)
#define HWIO_GCC_GPLL1_MODE_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020000)
#define HWIO_GCC_GPLL1_MODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_GCC_GPLL1_MODE_RMSK                                                               0xe0ffff0f
#define HWIO_GCC_GPLL1_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, HWIO_GCC_GPLL1_MODE_RMSK)
#define HWIO_GCC_GPLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, m)
#define HWIO_GCC_GPLL1_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_MODE_ADDR,v)
#define HWIO_GCC_GPLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_MODE_ADDR,m,v,HWIO_GCC_GPLL1_MODE_IN)
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_BMSK                                                  0x80000000
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_SHFT                                                        0x1f
#define HWIO_GCC_GPLL1_MODE_PLL_ACTIVE_FLAG_BMSK                                               0x40000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACTIVE_FLAG_SHFT                                                     0x1e
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_BMSK                                                 0x20000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_SHFT                                                       0x1d
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                     0x800000
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                         0x17
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_BMSK                                                      0x400000
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_SHFT                                                          0x16
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                                              0x200000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                                  0x15
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                                0x100000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                                    0x14
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_BMSK                                                   0xfc000
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_SHFT                                                       0xe
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_BMSK                                                    0x3f00
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_SHFT                                                       0x8
#define HWIO_GCC_GPLL1_MODE_PLL_PLLTEST_BMSK                                                          0x8
#define HWIO_GCC_GPLL1_MODE_PLL_PLLTEST_SHFT                                                          0x3
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_BMSK                                                          0x4
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_SHFT                                                          0x2
#define HWIO_GCC_GPLL1_MODE_PLL_BYPASSNL_BMSK                                                         0x2
#define HWIO_GCC_GPLL1_MODE_PLL_BYPASSNL_SHFT                                                         0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_BMSK                                                          0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_SHFT                                                          0x0

#define HWIO_GCC_GPLL1_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00020004)
#define HWIO_GCC_GPLL1_L_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020004)
#define HWIO_GCC_GPLL1_L_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_GCC_GPLL1_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, HWIO_GCC_GPLL1_L_VAL_RMSK)
#define HWIO_GCC_GPLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_L_VAL_ADDR,m,v,HWIO_GCC_GPLL1_L_VAL_IN)
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_BMSK                                                            0xffff
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_SHFT                                                               0x0

#define HWIO_GCC_GPLL1_ALPHA_VAL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00020008)
#define HWIO_GCC_GPLL1_ALPHA_VAL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020008)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020008)
#define HWIO_GCC_GPLL1_ALPHA_VAL_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR, HWIO_GCC_GPLL1_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL1_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL1_ALPHA_VAL_PLL_ALPHA_BMSK                                                0xffffffff
#define HWIO_GCC_GPLL1_ALPHA_VAL_PLL_ALPHA_SHFT                                                       0x0

#define HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002000c)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002000c)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002000c)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_RMSK                                                              0xff
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL1_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL1_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                    0xff
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                     0x0

#define HWIO_GCC_GPLL1_USER_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00020010)
#define HWIO_GCC_GPLL1_USER_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020010)
#define HWIO_GCC_GPLL1_USER_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020010)
#define HWIO_GCC_GPLL1_USER_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, HWIO_GCC_GPLL1_USER_CTL_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_IN)
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_28_BMSK                                         0xf0000000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_28_SHFT                                               0x1c
#define HWIO_GCC_GPLL1_USER_CTL_SSC_MODE_CONTROL_BMSK                                           0x8000000
#define HWIO_GCC_GPLL1_USER_CTL_SSC_MODE_CONTROL_SHFT                                                0x1b
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS26_25_BMSK                                          0x6000000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS26_25_SHFT                                               0x19
#define HWIO_GCC_GPLL1_USER_CTL_ALPHA_EN_BMSK                                                   0x1000000
#define HWIO_GCC_GPLL1_USER_CTL_ALPHA_EN_SHFT                                                        0x18
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS23_22_BMSK                                           0xc00000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS23_22_SHFT                                               0x16
#define HWIO_GCC_GPLL1_USER_CTL_VCO_SEL_BMSK                                                     0x300000
#define HWIO_GCC_GPLL1_USER_CTL_VCO_SEL_SHFT                                                         0x14
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS19_15_BMSK                                            0xf8000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS19_15_SHFT                                                0xf
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_BMSK                                                 0x7000
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                                    0xc
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_BMSK                                                 0xf00
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_SHFT                                                   0x8
#define HWIO_GCC_GPLL1_USER_CTL_OUTPUT_INV_BMSK                                                      0x80
#define HWIO_GCC_GPLL1_USER_CTL_OUTPUT_INV_SHFT                                                       0x7
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                                 0x60
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                                  0x5
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_TEST_BMSK                                                  0x10
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_TEST_SHFT                                                   0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                  0x8
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                  0x3
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                   0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                   0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX_BMSK                                                    0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX_SHFT                                                    0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                   0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                   0x0

#define HWIO_GCC_GPLL1_USER_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00020014)
#define HWIO_GCC_GPLL1_USER_CTL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020014)
#define HWIO_GCC_GPLL1_USER_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020014)
#define HWIO_GCC_GPLL1_USER_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_U_ADDR, HWIO_GCC_GPLL1_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_U_IN)
#define HWIO_GCC_GPLL1_USER_CTL_U_L_CALIBRATION_BMSK                                           0xffff0000
#define HWIO_GCC_GPLL1_USER_CTL_U_L_CALIBRATION_SHFT                                                 0x10
#define HWIO_GCC_GPLL1_USER_CTL_U_RESERVE_BITS15_12_BMSK                                           0xf000
#define HWIO_GCC_GPLL1_USER_CTL_U_RESERVE_BITS15_12_SHFT                                              0xc
#define HWIO_GCC_GPLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                       0x800
#define HWIO_GCC_GPLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                         0xb
#define HWIO_GCC_GPLL1_USER_CTL_U_STATUS_REGISTER_BMSK                                              0x700
#define HWIO_GCC_GPLL1_USER_CTL_U_STATUS_REGISTER_SHFT                                                0x8
#define HWIO_GCC_GPLL1_USER_CTL_U_DSM_BMSK                                                           0x80
#define HWIO_GCC_GPLL1_USER_CTL_U_DSM_SHFT                                                            0x7
#define HWIO_GCC_GPLL1_USER_CTL_U_WRITE_STATE_BMSK                                                   0x40
#define HWIO_GCC_GPLL1_USER_CTL_U_WRITE_STATE_SHFT                                                    0x6
#define HWIO_GCC_GPLL1_USER_CTL_U_TARGET_CTL_BMSK                                                    0x38
#define HWIO_GCC_GPLL1_USER_CTL_U_TARGET_CTL_SHFT                                                     0x3
#define HWIO_GCC_GPLL1_USER_CTL_U_LOCK_DET_BMSK                                                       0x4
#define HWIO_GCC_GPLL1_USER_CTL_U_LOCK_DET_SHFT                                                       0x2
#define HWIO_GCC_GPLL1_USER_CTL_U_FREEZE_PLL_BMSK                                                     0x2
#define HWIO_GCC_GPLL1_USER_CTL_U_FREEZE_PLL_SHFT                                                     0x1
#define HWIO_GCC_GPLL1_USER_CTL_U_TOGGLE_DET_BMSK                                                     0x1
#define HWIO_GCC_GPLL1_USER_CTL_U_TOGGLE_DET_SHFT                                                     0x0

#define HWIO_GCC_GPLL1_CONFIG_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00020018)
#define HWIO_GCC_GPLL1_CONFIG_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020018)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020018)
#define HWIO_GCC_GPLL1_CONFIG_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, HWIO_GCC_GPLL1_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL1_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL1_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                 0x80000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                       0x1f
#define HWIO_GCC_GPLL1_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                      0x40000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                            0x1e
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                 0x3c000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                       0x1a
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                     0x3800000
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                          0x17
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                         0x700000
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                             0x14
#define HWIO_GCC_GPLL1_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                         0xff000
#define HWIO_GCC_GPLL1_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                             0xc
#define HWIO_GCC_GPLL1_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                         0xf00
#define HWIO_GCC_GPLL1_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                           0x8
#define HWIO_GCC_GPLL1_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                          0xc0
#define HWIO_GCC_GPLL1_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                           0x6
#define HWIO_GCC_GPLL1_CONFIG_CTL_REF_CYCLE_BMSK                                                     0x30
#define HWIO_GCC_GPLL1_CONFIG_CTL_REF_CYCLE_SHFT                                                      0x4
#define HWIO_GCC_GPLL1_CONFIG_CTL_KFN_BMSK                                                            0xf
#define HWIO_GCC_GPLL1_CONFIG_CTL_KFN_SHFT                                                            0x0

#define HWIO_GCC_GPLL1_TEST_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002001c)
#define HWIO_GCC_GPLL1_TEST_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002001c)
#define HWIO_GCC_GPLL1_TEST_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002001c)
#define HWIO_GCC_GPLL1_TEST_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, HWIO_GCC_GPLL1_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_BIAS_GEN_TRIM_BMSK                                             0xe0000000
#define HWIO_GCC_GPLL1_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                   0x1d
#define HWIO_GCC_GPLL1_TEST_CTL_DCO_BMSK                                                       0x10000000
#define HWIO_GCC_GPLL1_TEST_CTL_DCO_SHFT                                                             0x1c
#define HWIO_GCC_GPLL1_TEST_CTL_PROCESS_CALB_BMSK                                               0xc000000
#define HWIO_GCC_GPLL1_TEST_CTL_PROCESS_CALB_SHFT                                                    0x1a
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                      0x2000000
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                           0x19
#define HWIO_GCC_GPLL1_TEST_CTL_FINE_FCW_BMSK                                                   0x1f00000
#define HWIO_GCC_GPLL1_TEST_CTL_FINE_FCW_SHFT                                                        0x14
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                            0x80000
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                               0x13
#define HWIO_GCC_GPLL1_TEST_CTL_COARSE_FCW_BMSK                                                   0x7e000
#define HWIO_GCC_GPLL1_TEST_CTL_COARSE_FCW_SHFT                                                       0xd
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_COARSE_BMSK                                               0x1000
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_COARSE_SHFT                                                  0xc
#define HWIO_GCC_GPLL1_TEST_CTL_DISABLE_LFSR_BMSK                                                   0x800
#define HWIO_GCC_GPLL1_TEST_CTL_DISABLE_LFSR_SHFT                                                     0xb
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_SEL_BMSK                                                      0x700
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_SEL_SHFT                                                        0x8
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_EN_BMSK                                                        0x80
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_EN_SHFT                                                         0x7
#define HWIO_GCC_GPLL1_TEST_CTL_BYP_TESTAMP_BMSK                                                     0x40
#define HWIO_GCC_GPLL1_TEST_CTL_BYP_TESTAMP_SHFT                                                      0x6
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_BMSK                                                      0x30
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_SHFT                                                       0x4
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_BMSK                                                       0xc
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_SHFT                                                       0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_BMSK                                                        0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_SHFT                                                        0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_BMSK                                                        0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_SHFT                                                        0x0

#define HWIO_GCC_GPLL1_TEST_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00020020)
#define HWIO_GCC_GPLL1_TEST_CTL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020020)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020020)
#define HWIO_GCC_GPLL1_TEST_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR, HWIO_GCC_GPLL1_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_U_RESERVE_BITS31_26_BMSK                                       0xfc000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_RESERVE_BITS31_26_SHFT                                             0x1a
#define HWIO_GCC_GPLL1_TEST_CTL_U_VCASCODE_SCALE_BMSK                                           0x3000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_VCASCODE_SCALE_SHFT                                                0x18
#define HWIO_GCC_GPLL1_TEST_CTL_U_IDCO_SCALE_BMSK                                                0xc00000
#define HWIO_GCC_GPLL1_TEST_CTL_U_IDCO_SCALE_SHFT                                                    0x16
#define HWIO_GCC_GPLL1_TEST_CTL_U_GLITCH_DET_COUNT_LIM_BMSK                                      0x300000
#define HWIO_GCC_GPLL1_TEST_CTL_U_GLITCH_DET_COUNT_LIM_SHFT                                          0x14
#define HWIO_GCC_GPLL1_TEST_CTL_U_GLITCH_PREVENTION_DIS_BMSK                                      0x80000
#define HWIO_GCC_GPLL1_TEST_CTL_U_GLITCH_PREVENTION_DIS_SHFT                                         0x13
#define HWIO_GCC_GPLL1_TEST_CTL_U_DTEST_MODE_SEL_UPPER_BMSK                                       0x60000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DTEST_MODE_SEL_UPPER_SHFT                                          0x11
#define HWIO_GCC_GPLL1_TEST_CTL_U_DITHER_ALPHA_SEL_BMSK                                           0x18000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DITHER_ALPHA_SEL_SHFT                                               0xf
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIT2_BIT3_CAL_SEL_BMSK                                           0x4000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIT2_BIT3_CAL_SEL_SHFT                                              0xe
#define HWIO_GCC_GPLL1_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                       0x2000
#define HWIO_GCC_GPLL1_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                          0xd
#define HWIO_GCC_GPLL1_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                              0x1800
#define HWIO_GCC_GPLL1_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                 0xb
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                  0x600
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                    0x9
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_EN_BMSK                                                       0x100
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_EN_SHFT                                                         0x8
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_MAG_BMSK                                                     0xe0
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_MAG_SHFT                                                      0x5
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_GEN_BMSK                                                     0x10
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_GEN_SHFT                                                      0x4
#define HWIO_GCC_GPLL1_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                   0x8
#define HWIO_GCC_GPLL1_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                   0x3
#define HWIO_GCC_GPLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                               0x6
#define HWIO_GCC_GPLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                               0x1
#define HWIO_GCC_GPLL1_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                0x1
#define HWIO_GCC_GPLL1_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                0x0

#define HWIO_GCC_GPLL1_STATUS_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00020024)
#define HWIO_GCC_GPLL1_STATUS_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020024)
#define HWIO_GCC_GPLL1_STATUS_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020024)
#define HWIO_GCC_GPLL1_STATUS_RMSK                                                              0x7ffffff
#define HWIO_GCC_GPLL1_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, HWIO_GCC_GPLL1_STATUS_RMSK)
#define HWIO_GCC_GPLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, m)
#define HWIO_GCC_GPLL1_STATUS_STATUS_26_24_BMSK                                                 0x7000000
#define HWIO_GCC_GPLL1_STATUS_STATUS_26_24_SHFT                                                      0x18
#define HWIO_GCC_GPLL1_STATUS_STATUS_23_BMSK                                                     0x800000
#define HWIO_GCC_GPLL1_STATUS_STATUS_23_SHFT                                                         0x17
#define HWIO_GCC_GPLL1_STATUS_STATUS_22_20_BMSK                                                  0x700000
#define HWIO_GCC_GPLL1_STATUS_STATUS_22_20_SHFT                                                      0x14
#define HWIO_GCC_GPLL1_STATUS_STATUS_19_17_BMSK                                                   0xe0000
#define HWIO_GCC_GPLL1_STATUS_STATUS_19_17_SHFT                                                      0x11
#define HWIO_GCC_GPLL1_STATUS_STATUS_16_12_BMSK                                                   0x1f000
#define HWIO_GCC_GPLL1_STATUS_STATUS_16_12_SHFT                                                       0xc
#define HWIO_GCC_GPLL1_STATUS_STATUS_11_6_BMSK                                                      0xfc0
#define HWIO_GCC_GPLL1_STATUS_STATUS_11_6_SHFT                                                        0x6
#define HWIO_GCC_GPLL1_STATUS_STATUS_5_BMSK                                                          0x20
#define HWIO_GCC_GPLL1_STATUS_STATUS_5_SHFT                                                           0x5
#define HWIO_GCC_GPLL1_STATUS_STATUS_4_2_BMSK                                                        0x1c
#define HWIO_GCC_GPLL1_STATUS_STATUS_4_2_SHFT                                                         0x2
#define HWIO_GCC_GPLL1_STATUS_STATUS_1_BMSK                                                           0x2
#define HWIO_GCC_GPLL1_STATUS_STATUS_1_SHFT                                                           0x1
#define HWIO_GCC_GPLL1_STATUS_STATUS_0_BMSK                                                           0x1
#define HWIO_GCC_GPLL1_STATUS_STATUS_0_SHFT                                                           0x0

#define HWIO_GCC_GPLL1_FREQ_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00020028)
#define HWIO_GCC_GPLL1_FREQ_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020028)
#define HWIO_GCC_GPLL1_FREQ_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020028)
#define HWIO_GCC_GPLL1_FREQ_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_FREQ_CTL_ADDR, HWIO_GCC_GPLL1_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL1_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL1_FREQ_CTL_IN)
#define HWIO_GCC_GPLL1_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                        0xffffffff
#define HWIO_GCC_GPLL1_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                               0x0

#define HWIO_GCC_GPLL3_MODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00022000)
#define HWIO_GCC_GPLL3_MODE_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022000)
#define HWIO_GCC_GPLL3_MODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022000)
#define HWIO_GCC_GPLL3_MODE_RMSK                                                               0xe0ffff0f
#define HWIO_GCC_GPLL3_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, HWIO_GCC_GPLL3_MODE_RMSK)
#define HWIO_GCC_GPLL3_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, m)
#define HWIO_GCC_GPLL3_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_MODE_ADDR,v)
#define HWIO_GCC_GPLL3_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_MODE_ADDR,m,v,HWIO_GCC_GPLL3_MODE_IN)
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_BMSK                                                  0x80000000
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_SHFT                                                        0x1f
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_BMSK                                               0x40000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_SHFT                                                     0x1e
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_BMSK                                                 0x20000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_SHFT                                                       0x1d
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                     0x800000
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                         0x17
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_BMSK                                                      0x400000
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_SHFT                                                          0x16
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_BMSK                                              0x200000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_SHFT                                                  0x15
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_BMSK                                                0x100000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_SHFT                                                    0x14
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_BMSK                                                   0xfc000
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_SHFT                                                       0xe
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_BMSK                                                    0x3f00
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_SHFT                                                       0x8
#define HWIO_GCC_GPLL3_MODE_PLL_PLLTEST_BMSK                                                          0x8
#define HWIO_GCC_GPLL3_MODE_PLL_PLLTEST_SHFT                                                          0x3
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_BMSK                                                          0x4
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_SHFT                                                          0x2
#define HWIO_GCC_GPLL3_MODE_PLL_BYPASSNL_BMSK                                                         0x2
#define HWIO_GCC_GPLL3_MODE_PLL_BYPASSNL_SHFT                                                         0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_BMSK                                                          0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_SHFT                                                          0x0

#define HWIO_GCC_GPLL3_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00022004)
#define HWIO_GCC_GPLL3_L_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022004)
#define HWIO_GCC_GPLL3_L_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022004)
#define HWIO_GCC_GPLL3_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, HWIO_GCC_GPLL3_L_VAL_RMSK)
#define HWIO_GCC_GPLL3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_L_VAL_ADDR,m,v,HWIO_GCC_GPLL3_L_VAL_IN)
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_BMSK                                                            0xffff
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_SHFT                                                               0x0

#define HWIO_GCC_GPLL3_ALPHA_VAL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00022008)
#define HWIO_GCC_GPLL3_ALPHA_VAL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022008)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022008)
#define HWIO_GCC_GPLL3_ALPHA_VAL_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL3_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR, HWIO_GCC_GPLL3_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL3_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL3_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL3_ALPHA_VAL_PLL_ALPHA_BMSK                                                0xffffffff
#define HWIO_GCC_GPLL3_ALPHA_VAL_PLL_ALPHA_SHFT                                                       0x0

#define HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002200c)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002200c)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002200c)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_RMSK                                                              0xff
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL3_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL3_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                    0xff
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                     0x0

#define HWIO_GCC_GPLL3_USER_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00022010)
#define HWIO_GCC_GPLL3_USER_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022010)
#define HWIO_GCC_GPLL3_USER_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022010)
#define HWIO_GCC_GPLL3_USER_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, HWIO_GCC_GPLL3_USER_CTL_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_IN)
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS31_28_BMSK                                         0xf0000000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS31_28_SHFT                                               0x1c
#define HWIO_GCC_GPLL3_USER_CTL_SSC_MODE_CONTROL_BMSK                                           0x8000000
#define HWIO_GCC_GPLL3_USER_CTL_SSC_MODE_CONTROL_SHFT                                                0x1b
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS26_25_BMSK                                          0x6000000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS26_25_SHFT                                               0x19
#define HWIO_GCC_GPLL3_USER_CTL_ALPHA_EN_BMSK                                                   0x1000000
#define HWIO_GCC_GPLL3_USER_CTL_ALPHA_EN_SHFT                                                        0x18
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS23_22_BMSK                                           0xc00000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS23_22_SHFT                                               0x16
#define HWIO_GCC_GPLL3_USER_CTL_VCO_SEL_BMSK                                                     0x300000
#define HWIO_GCC_GPLL3_USER_CTL_VCO_SEL_SHFT                                                         0x14
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS19_15_BMSK                                            0xf8000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS19_15_SHFT                                                0xf
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_BMSK                                                 0x7000
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_SHFT                                                    0xc
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_BMSK                                                 0xf00
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_SHFT                                                   0x8
#define HWIO_GCC_GPLL3_USER_CTL_OUTPUT_INV_BMSK                                                      0x80
#define HWIO_GCC_GPLL3_USER_CTL_OUTPUT_INV_SHFT                                                       0x7
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS6_5_BMSK                                                 0x60
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS6_5_SHFT                                                  0x5
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_TEST_BMSK                                                  0x10
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_TEST_SHFT                                                   0x4
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                  0x8
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                  0x3
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                   0x4
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                   0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX_BMSK                                                    0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX_SHFT                                                    0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                   0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                   0x0

#define HWIO_GCC_GPLL3_USER_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00022014)
#define HWIO_GCC_GPLL3_USER_CTL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022014)
#define HWIO_GCC_GPLL3_USER_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022014)
#define HWIO_GCC_GPLL3_USER_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, HWIO_GCC_GPLL3_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_U_IN)
#define HWIO_GCC_GPLL3_USER_CTL_U_L_CALIBRATION_BMSK                                           0xffff0000
#define HWIO_GCC_GPLL3_USER_CTL_U_L_CALIBRATION_SHFT                                                 0x10
#define HWIO_GCC_GPLL3_USER_CTL_U_RESERVE_BITS15_12_BMSK                                           0xf000
#define HWIO_GCC_GPLL3_USER_CTL_U_RESERVE_BITS15_12_SHFT                                              0xc
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                       0x800
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                         0xb
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_BMSK                                              0x700
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_SHFT                                                0x8
#define HWIO_GCC_GPLL3_USER_CTL_U_DSM_BMSK                                                           0x80
#define HWIO_GCC_GPLL3_USER_CTL_U_DSM_SHFT                                                            0x7
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_BMSK                                                   0x40
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_SHFT                                                    0x6
#define HWIO_GCC_GPLL3_USER_CTL_U_TARGET_CTL_BMSK                                                    0x38
#define HWIO_GCC_GPLL3_USER_CTL_U_TARGET_CTL_SHFT                                                     0x3
#define HWIO_GCC_GPLL3_USER_CTL_U_LOCK_DET_BMSK                                                       0x4
#define HWIO_GCC_GPLL3_USER_CTL_U_LOCK_DET_SHFT                                                       0x2
#define HWIO_GCC_GPLL3_USER_CTL_U_FREEZE_PLL_BMSK                                                     0x2
#define HWIO_GCC_GPLL3_USER_CTL_U_FREEZE_PLL_SHFT                                                     0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_TOGGLE_DET_BMSK                                                     0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_TOGGLE_DET_SHFT                                                     0x0

#define HWIO_GCC_GPLL3_CONFIG_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00022018)
#define HWIO_GCC_GPLL3_CONFIG_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022018)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022018)
#define HWIO_GCC_GPLL3_CONFIG_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL3_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, HWIO_GCC_GPLL3_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL3_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL3_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL3_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                 0x80000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                       0x1f
#define HWIO_GCC_GPLL3_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                      0x40000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                            0x1e
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                 0x3c000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                       0x1a
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                     0x3800000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                          0x17
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                         0x700000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                             0x14
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                         0xff000
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                             0xc
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                         0xf00
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                           0x8
#define HWIO_GCC_GPLL3_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                          0xc0
#define HWIO_GCC_GPLL3_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                           0x6
#define HWIO_GCC_GPLL3_CONFIG_CTL_REF_CYCLE_BMSK                                                     0x30
#define HWIO_GCC_GPLL3_CONFIG_CTL_REF_CYCLE_SHFT                                                      0x4
#define HWIO_GCC_GPLL3_CONFIG_CTL_KFN_BMSK                                                            0xf
#define HWIO_GCC_GPLL3_CONFIG_CTL_KFN_SHFT                                                            0x0

#define HWIO_GCC_GPLL3_TEST_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002201c)
#define HWIO_GCC_GPLL3_TEST_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002201c)
#define HWIO_GCC_GPLL3_TEST_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002201c)
#define HWIO_GCC_GPLL3_TEST_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, HWIO_GCC_GPLL3_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_BIAS_GEN_TRIM_BMSK                                             0xe0000000
#define HWIO_GCC_GPLL3_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                   0x1d
#define HWIO_GCC_GPLL3_TEST_CTL_DCO_BMSK                                                       0x10000000
#define HWIO_GCC_GPLL3_TEST_CTL_DCO_SHFT                                                             0x1c
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALB_BMSK                                               0xc000000
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALB_SHFT                                                    0x1a
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                      0x2000000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                           0x19
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_BMSK                                                   0x1f00000
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_SHFT                                                        0x14
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                            0x80000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                               0x13
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_BMSK                                                   0x7e000
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_SHFT                                                       0xd
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_BMSK                                               0x1000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_SHFT                                                  0xc
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_BMSK                                                   0x800
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_SHFT                                                     0xb
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_SEL_BMSK                                                      0x700
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_SEL_SHFT                                                        0x8
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_EN_BMSK                                                        0x80
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_EN_SHFT                                                         0x7
#define HWIO_GCC_GPLL3_TEST_CTL_BYP_TESTAMP_BMSK                                                     0x40
#define HWIO_GCC_GPLL3_TEST_CTL_BYP_TESTAMP_SHFT                                                      0x6
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_SEL_BMSK                                                      0x30
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_SEL_SHFT                                                       0x4
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_SEL_BMSK                                                       0xc
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_SEL_SHFT                                                       0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_BMSK                                                        0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_SHFT                                                        0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_BMSK                                                        0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_SHFT                                                        0x0

#define HWIO_GCC_GPLL3_TEST_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00022020)
#define HWIO_GCC_GPLL3_TEST_CTL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022020)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022020)
#define HWIO_GCC_GPLL3_TEST_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, HWIO_GCC_GPLL3_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_U_IFIXED_SCALE_BMSK                                            0xc0000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_IFIXED_SCALE_SHFT                                                  0x1e
#define HWIO_GCC_GPLL3_TEST_CTL_U_IBG_SCALE_BMSK                                               0x20000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_IBG_SCALE_SHFT                                                     0x1d
#define HWIO_GCC_GPLL3_TEST_CTL_U_RESERVE_BIT28_BMSK                                           0x10000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_RESERVE_BIT28_SHFT                                                 0x1c
#define HWIO_GCC_GPLL3_TEST_CTL_U_IREF_SCALE_BMSK                                               0xc000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_IREF_SCALE_SHFT                                                    0x1a
#define HWIO_GCC_GPLL3_TEST_CTL_U_VCASCODE_SCALE_BMSK                                           0x3000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_VCASCODE_SCALE_SHFT                                                0x18
#define HWIO_GCC_GPLL3_TEST_CTL_U_IDCO_SCALE_BMSK                                                0xc00000
#define HWIO_GCC_GPLL3_TEST_CTL_U_IDCO_SCALE_SHFT                                                    0x16
#define HWIO_GCC_GPLL3_TEST_CTL_U_GLITCH_DET_COUNT_LIM_BMSK                                      0x300000
#define HWIO_GCC_GPLL3_TEST_CTL_U_GLITCH_DET_COUNT_LIM_SHFT                                          0x14
#define HWIO_GCC_GPLL3_TEST_CTL_U_GLITCH_PREVENTION_DIS_BMSK                                      0x80000
#define HWIO_GCC_GPLL3_TEST_CTL_U_GLITCH_PREVENTION_DIS_SHFT                                         0x13
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_UPPER_BMSK                                       0x60000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_UPPER_SHFT                                          0x11
#define HWIO_GCC_GPLL3_TEST_CTL_U_DITHER_ALPHA_SEL_BMSK                                           0x18000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DITHER_ALPHA_SEL_SHFT                                               0xf
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIT2_BIT3_CAL_SEL_BMSK                                           0x4000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIT2_BIT3_CAL_SEL_SHFT                                              0xe
#define HWIO_GCC_GPLL3_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                       0x2000
#define HWIO_GCC_GPLL3_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                          0xd
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                              0x1800
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                 0xb
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                  0x600
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                    0x9
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_EN_BMSK                                                       0x100
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_EN_SHFT                                                         0x8
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_BMSK                                                     0xe0
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_SHFT                                                      0x5
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_BMSK                                                     0x10
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_SHFT                                                      0x4
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                   0x8
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                   0x3
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                               0x6
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                               0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                0x0

#define HWIO_GCC_GPLL3_STATUS_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00022024)
#define HWIO_GCC_GPLL3_STATUS_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022024)
#define HWIO_GCC_GPLL3_STATUS_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022024)
#define HWIO_GCC_GPLL3_STATUS_RMSK                                                              0x7ffffff
#define HWIO_GCC_GPLL3_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, HWIO_GCC_GPLL3_STATUS_RMSK)
#define HWIO_GCC_GPLL3_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, m)
#define HWIO_GCC_GPLL3_STATUS_STATUS_26_24_BMSK                                                 0x7000000
#define HWIO_GCC_GPLL3_STATUS_STATUS_26_24_SHFT                                                      0x18
#define HWIO_GCC_GPLL3_STATUS_STATUS_23_BMSK                                                     0x800000
#define HWIO_GCC_GPLL3_STATUS_STATUS_23_SHFT                                                         0x17
#define HWIO_GCC_GPLL3_STATUS_STATUS_22_20_BMSK                                                  0x700000
#define HWIO_GCC_GPLL3_STATUS_STATUS_22_20_SHFT                                                      0x14
#define HWIO_GCC_GPLL3_STATUS_STATUS_19_17_BMSK                                                   0xe0000
#define HWIO_GCC_GPLL3_STATUS_STATUS_19_17_SHFT                                                      0x11
#define HWIO_GCC_GPLL3_STATUS_STATUS_16_12_BMSK                                                   0x1f000
#define HWIO_GCC_GPLL3_STATUS_STATUS_16_12_SHFT                                                       0xc
#define HWIO_GCC_GPLL3_STATUS_STATUS_11_6_BMSK                                                      0xfc0
#define HWIO_GCC_GPLL3_STATUS_STATUS_11_6_SHFT                                                        0x6
#define HWIO_GCC_GPLL3_STATUS_STATUS_5_BMSK                                                          0x20
#define HWIO_GCC_GPLL3_STATUS_STATUS_5_SHFT                                                           0x5
#define HWIO_GCC_GPLL3_STATUS_STATUS_4_2_BMSK                                                        0x1c
#define HWIO_GCC_GPLL3_STATUS_STATUS_4_2_SHFT                                                         0x2
#define HWIO_GCC_GPLL3_STATUS_STATUS_1_BMSK                                                           0x2
#define HWIO_GCC_GPLL3_STATUS_STATUS_1_SHFT                                                           0x1
#define HWIO_GCC_GPLL3_STATUS_STATUS_0_BMSK                                                           0x1
#define HWIO_GCC_GPLL3_STATUS_STATUS_0_SHFT                                                           0x0

#define HWIO_GCC_GPLL3_FREQ_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00022028)
#define HWIO_GCC_GPLL3_FREQ_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022028)
#define HWIO_GCC_GPLL3_FREQ_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022028)
#define HWIO_GCC_GPLL3_FREQ_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, HWIO_GCC_GPLL3_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL3_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL3_FREQ_CTL_IN)
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                        0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                               0x0

#define HWIO_GCC_GPLL4_MODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00024000)
#define HWIO_GCC_GPLL4_MODE_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024000)
#define HWIO_GCC_GPLL4_MODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024000)
#define HWIO_GCC_GPLL4_MODE_RMSK                                                               0xe0ffff0f
#define HWIO_GCC_GPLL4_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_MODE_ADDR, HWIO_GCC_GPLL4_MODE_RMSK)
#define HWIO_GCC_GPLL4_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_MODE_ADDR, m)
#define HWIO_GCC_GPLL4_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_MODE_ADDR,v)
#define HWIO_GCC_GPLL4_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_MODE_ADDR,m,v,HWIO_GCC_GPLL4_MODE_IN)
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_BMSK                                                  0x80000000
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_SHFT                                                        0x1f
#define HWIO_GCC_GPLL4_MODE_PLL_ACTIVE_FLAG_BMSK                                               0x40000000
#define HWIO_GCC_GPLL4_MODE_PLL_ACTIVE_FLAG_SHFT                                                     0x1e
#define HWIO_GCC_GPLL4_MODE_PLL_ACK_LATCH_BMSK                                                 0x20000000
#define HWIO_GCC_GPLL4_MODE_PLL_ACK_LATCH_SHFT                                                       0x1d
#define HWIO_GCC_GPLL4_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                     0x800000
#define HWIO_GCC_GPLL4_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                         0x17
#define HWIO_GCC_GPLL4_MODE_PLL_UPDATE_BMSK                                                      0x400000
#define HWIO_GCC_GPLL4_MODE_PLL_UPDATE_SHFT                                                          0x16
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_RESET_BMSK                                              0x200000
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_RESET_SHFT                                                  0x15
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_ENA_BMSK                                                0x100000
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_ENA_SHFT                                                    0x14
#define HWIO_GCC_GPLL4_MODE_PLL_BIAS_COUNT_BMSK                                                   0xfc000
#define HWIO_GCC_GPLL4_MODE_PLL_BIAS_COUNT_SHFT                                                       0xe
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_COUNT_BMSK                                                    0x3f00
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_COUNT_SHFT                                                       0x8
#define HWIO_GCC_GPLL4_MODE_PLL_PLLTEST_BMSK                                                          0x8
#define HWIO_GCC_GPLL4_MODE_PLL_PLLTEST_SHFT                                                          0x3
#define HWIO_GCC_GPLL4_MODE_PLL_RESET_N_BMSK                                                          0x4
#define HWIO_GCC_GPLL4_MODE_PLL_RESET_N_SHFT                                                          0x2
#define HWIO_GCC_GPLL4_MODE_PLL_BYPASSNL_BMSK                                                         0x2
#define HWIO_GCC_GPLL4_MODE_PLL_BYPASSNL_SHFT                                                         0x1
#define HWIO_GCC_GPLL4_MODE_PLL_OUTCTRL_BMSK                                                          0x1
#define HWIO_GCC_GPLL4_MODE_PLL_OUTCTRL_SHFT                                                          0x0

#define HWIO_GCC_GPLL4_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00024004)
#define HWIO_GCC_GPLL4_L_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024004)
#define HWIO_GCC_GPLL4_L_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024004)
#define HWIO_GCC_GPLL4_L_VAL_RMSK                                                                  0xffff
#define HWIO_GCC_GPLL4_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_L_VAL_ADDR, HWIO_GCC_GPLL4_L_VAL_RMSK)
#define HWIO_GCC_GPLL4_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_L_VAL_ADDR,m,v,HWIO_GCC_GPLL4_L_VAL_IN)
#define HWIO_GCC_GPLL4_L_VAL_PLL_L_BMSK                                                            0xffff
#define HWIO_GCC_GPLL4_L_VAL_PLL_L_SHFT                                                               0x0

#define HWIO_GCC_GPLL4_ALPHA_VAL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00024008)
#define HWIO_GCC_GPLL4_ALPHA_VAL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024008)
#define HWIO_GCC_GPLL4_ALPHA_VAL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024008)
#define HWIO_GCC_GPLL4_ALPHA_VAL_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL4_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_ALPHA_VAL_ADDR, HWIO_GCC_GPLL4_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL4_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL4_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL4_ALPHA_VAL_PLL_ALPHA_BMSK                                                0xffffffff
#define HWIO_GCC_GPLL4_ALPHA_VAL_PLL_ALPHA_SHFT                                                       0x0

#define HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002400c)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002400c)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002400c)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_RMSK                                                              0xff
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL4_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL4_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                    0xff
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                     0x0

#define HWIO_GCC_GPLL4_USER_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00024010)
#define HWIO_GCC_GPLL4_USER_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024010)
#define HWIO_GCC_GPLL4_USER_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024010)
#define HWIO_GCC_GPLL4_USER_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL4_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_ADDR, HWIO_GCC_GPLL4_USER_CTL_RMSK)
#define HWIO_GCC_GPLL4_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL4_USER_CTL_IN)
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS31_28_BMSK                                         0xf0000000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS31_28_SHFT                                               0x1c
#define HWIO_GCC_GPLL4_USER_CTL_SSC_MODE_CONTROL_BMSK                                           0x8000000
#define HWIO_GCC_GPLL4_USER_CTL_SSC_MODE_CONTROL_SHFT                                                0x1b
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS26_25_BMSK                                          0x6000000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS26_25_SHFT                                               0x19
#define HWIO_GCC_GPLL4_USER_CTL_ALPHA_EN_BMSK                                                   0x1000000
#define HWIO_GCC_GPLL4_USER_CTL_ALPHA_EN_SHFT                                                        0x18
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS23_22_BMSK                                           0xc00000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS23_22_SHFT                                               0x16
#define HWIO_GCC_GPLL4_USER_CTL_VCO_SEL_BMSK                                                     0x300000
#define HWIO_GCC_GPLL4_USER_CTL_VCO_SEL_SHFT                                                         0x14
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS19_15_BMSK                                            0xf8000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS19_15_SHFT                                                0xf
#define HWIO_GCC_GPLL4_USER_CTL_PRE_DIV_RATIO_BMSK                                                 0x7000
#define HWIO_GCC_GPLL4_USER_CTL_PRE_DIV_RATIO_SHFT                                                    0xc
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_BMSK                                                 0xf00
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_SHFT                                                   0x8
#define HWIO_GCC_GPLL4_USER_CTL_OUTPUT_INV_BMSK                                                      0x80
#define HWIO_GCC_GPLL4_USER_CTL_OUTPUT_INV_SHFT                                                       0x7
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS6_5_BMSK                                                 0x60
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS6_5_SHFT                                                  0x5
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_TEST_BMSK                                                  0x10
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_TEST_SHFT                                                   0x4
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                  0x8
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                  0x3
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                   0x4
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                   0x2
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_AUX_BMSK                                                    0x2
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_AUX_SHFT                                                    0x1
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                   0x1
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                   0x0

#define HWIO_GCC_GPLL4_USER_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00024014)
#define HWIO_GCC_GPLL4_USER_CTL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024014)
#define HWIO_GCC_GPLL4_USER_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024014)
#define HWIO_GCC_GPLL4_USER_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL4_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_U_ADDR, HWIO_GCC_GPLL4_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_USER_CTL_U_IN)
#define HWIO_GCC_GPLL4_USER_CTL_U_L_CALIBRATION_BMSK                                           0xffff0000
#define HWIO_GCC_GPLL4_USER_CTL_U_L_CALIBRATION_SHFT                                                 0x10
#define HWIO_GCC_GPLL4_USER_CTL_U_RESERVE_BITS15_12_BMSK                                           0xf000
#define HWIO_GCC_GPLL4_USER_CTL_U_RESERVE_BITS15_12_SHFT                                              0xc
#define HWIO_GCC_GPLL4_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                       0x800
#define HWIO_GCC_GPLL4_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                         0xb
#define HWIO_GCC_GPLL4_USER_CTL_U_STATUS_REGISTER_BMSK                                              0x700
#define HWIO_GCC_GPLL4_USER_CTL_U_STATUS_REGISTER_SHFT                                                0x8
#define HWIO_GCC_GPLL4_USER_CTL_U_DSM_BMSK                                                           0x80
#define HWIO_GCC_GPLL4_USER_CTL_U_DSM_SHFT                                                            0x7
#define HWIO_GCC_GPLL4_USER_CTL_U_WRITE_STATE_BMSK                                                   0x40
#define HWIO_GCC_GPLL4_USER_CTL_U_WRITE_STATE_SHFT                                                    0x6
#define HWIO_GCC_GPLL4_USER_CTL_U_TARGET_CTL_BMSK                                                    0x38
#define HWIO_GCC_GPLL4_USER_CTL_U_TARGET_CTL_SHFT                                                     0x3
#define HWIO_GCC_GPLL4_USER_CTL_U_LOCK_DET_BMSK                                                       0x4
#define HWIO_GCC_GPLL4_USER_CTL_U_LOCK_DET_SHFT                                                       0x2
#define HWIO_GCC_GPLL4_USER_CTL_U_FREEZE_PLL_BMSK                                                     0x2
#define HWIO_GCC_GPLL4_USER_CTL_U_FREEZE_PLL_SHFT                                                     0x1
#define HWIO_GCC_GPLL4_USER_CTL_U_TOGGLE_DET_BMSK                                                     0x1
#define HWIO_GCC_GPLL4_USER_CTL_U_TOGGLE_DET_SHFT                                                     0x0

#define HWIO_GCC_GPLL4_CONFIG_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00024018)
#define HWIO_GCC_GPLL4_CONFIG_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024018)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024018)
#define HWIO_GCC_GPLL4_CONFIG_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL4_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR, HWIO_GCC_GPLL4_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL4_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL4_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL4_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                 0x80000000
#define HWIO_GCC_GPLL4_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                       0x1f
#define HWIO_GCC_GPLL4_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                      0x40000000
#define HWIO_GCC_GPLL4_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                            0x1e
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                 0x3c000000
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                       0x1a
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                     0x3800000
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                          0x17
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                         0x700000
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                             0x14
#define HWIO_GCC_GPLL4_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                         0xff000
#define HWIO_GCC_GPLL4_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                             0xc
#define HWIO_GCC_GPLL4_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                         0xf00
#define HWIO_GCC_GPLL4_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                           0x8
#define HWIO_GCC_GPLL4_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                          0xc0
#define HWIO_GCC_GPLL4_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                           0x6
#define HWIO_GCC_GPLL4_CONFIG_CTL_REF_CYCLE_BMSK                                                     0x30
#define HWIO_GCC_GPLL4_CONFIG_CTL_REF_CYCLE_SHFT                                                      0x4
#define HWIO_GCC_GPLL4_CONFIG_CTL_KFN_BMSK                                                            0xf
#define HWIO_GCC_GPLL4_CONFIG_CTL_KFN_SHFT                                                            0x0

#define HWIO_GCC_GPLL4_TEST_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002401c)
#define HWIO_GCC_GPLL4_TEST_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002401c)
#define HWIO_GCC_GPLL4_TEST_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002401c)
#define HWIO_GCC_GPLL4_TEST_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL4_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_ADDR, HWIO_GCC_GPLL4_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL4_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL4_TEST_CTL_IN)
#define HWIO_GCC_GPLL4_TEST_CTL_BIAS_GEN_TRIM_BMSK                                             0xe0000000
#define HWIO_GCC_GPLL4_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                   0x1d
#define HWIO_GCC_GPLL4_TEST_CTL_DCO_BMSK                                                       0x10000000
#define HWIO_GCC_GPLL4_TEST_CTL_DCO_SHFT                                                             0x1c
#define HWIO_GCC_GPLL4_TEST_CTL_PROCESS_CALB_BMSK                                               0xc000000
#define HWIO_GCC_GPLL4_TEST_CTL_PROCESS_CALB_SHFT                                                    0x1a
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                      0x2000000
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                           0x19
#define HWIO_GCC_GPLL4_TEST_CTL_FINE_FCW_BMSK                                                   0x1f00000
#define HWIO_GCC_GPLL4_TEST_CTL_FINE_FCW_SHFT                                                        0x14
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                            0x80000
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                               0x13
#define HWIO_GCC_GPLL4_TEST_CTL_COARSE_FCW_BMSK                                                   0x7e000
#define HWIO_GCC_GPLL4_TEST_CTL_COARSE_FCW_SHFT                                                       0xd
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_COARSE_BMSK                                               0x1000
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_COARSE_SHFT                                                  0xc
#define HWIO_GCC_GPLL4_TEST_CTL_DISABLE_LFSR_BMSK                                                   0x800
#define HWIO_GCC_GPLL4_TEST_CTL_DISABLE_LFSR_SHFT                                                     0xb
#define HWIO_GCC_GPLL4_TEST_CTL_DTEST_SEL_BMSK                                                      0x700
#define HWIO_GCC_GPLL4_TEST_CTL_DTEST_SEL_SHFT                                                        0x8
#define HWIO_GCC_GPLL4_TEST_CTL_DTEST_EN_BMSK                                                        0x80
#define HWIO_GCC_GPLL4_TEST_CTL_DTEST_EN_SHFT                                                         0x7
#define HWIO_GCC_GPLL4_TEST_CTL_BYP_TESTAMP_BMSK                                                     0x40
#define HWIO_GCC_GPLL4_TEST_CTL_BYP_TESTAMP_SHFT                                                      0x6
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_SEL_BMSK                                                      0x30
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_SEL_SHFT                                                       0x4
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_SEL_BMSK                                                       0xc
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_SEL_SHFT                                                       0x2
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_EN_BMSK                                                        0x2
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_EN_SHFT                                                        0x1
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_EN_BMSK                                                        0x1
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_EN_SHFT                                                        0x0

#define HWIO_GCC_GPLL4_TEST_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00024020)
#define HWIO_GCC_GPLL4_TEST_CTL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024020)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024020)
#define HWIO_GCC_GPLL4_TEST_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL4_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR, HWIO_GCC_GPLL4_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL4_TEST_CTL_U_IFIXED_SCALE_BMSK                                            0xc0000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_IFIXED_SCALE_SHFT                                                  0x1e
#define HWIO_GCC_GPLL4_TEST_CTL_U_IBG_SCALE_BMSK                                               0x20000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_IBG_SCALE_SHFT                                                     0x1d
#define HWIO_GCC_GPLL4_TEST_CTL_U_RESERVE_BIT28_BMSK                                           0x10000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_RESERVE_BIT28_SHFT                                                 0x1c
#define HWIO_GCC_GPLL4_TEST_CTL_U_IREF_SCALE_BMSK                                               0xc000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_IREF_SCALE_SHFT                                                    0x1a
#define HWIO_GCC_GPLL4_TEST_CTL_U_VCASCODE_SCALE_BMSK                                           0x3000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_VCASCODE_SCALE_SHFT                                                0x18
#define HWIO_GCC_GPLL4_TEST_CTL_U_IDCO_SCALE_BMSK                                                0xc00000
#define HWIO_GCC_GPLL4_TEST_CTL_U_IDCO_SCALE_SHFT                                                    0x16
#define HWIO_GCC_GPLL4_TEST_CTL_U_GLITCH_DET_COUNT_LIM_BMSK                                      0x300000
#define HWIO_GCC_GPLL4_TEST_CTL_U_GLITCH_DET_COUNT_LIM_SHFT                                          0x14
#define HWIO_GCC_GPLL4_TEST_CTL_U_GLITCH_PREVENTION_DIS_BMSK                                      0x80000
#define HWIO_GCC_GPLL4_TEST_CTL_U_GLITCH_PREVENTION_DIS_SHFT                                         0x13
#define HWIO_GCC_GPLL4_TEST_CTL_U_DTEST_MODE_SEL_UPPER_BMSK                                       0x60000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DTEST_MODE_SEL_UPPER_SHFT                                          0x11
#define HWIO_GCC_GPLL4_TEST_CTL_U_DITHER_ALPHA_SEL_BMSK                                           0x18000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DITHER_ALPHA_SEL_SHFT                                               0xf
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIT2_BIT3_CAL_SEL_BMSK                                           0x4000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIT2_BIT3_CAL_SEL_SHFT                                              0xe
#define HWIO_GCC_GPLL4_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                       0x2000
#define HWIO_GCC_GPLL4_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                          0xd
#define HWIO_GCC_GPLL4_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                              0x1800
#define HWIO_GCC_GPLL4_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                 0xb
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                  0x600
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                    0x9
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_EN_BMSK                                                       0x100
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_EN_SHFT                                                         0x8
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_MAG_BMSK                                                     0xe0
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_MAG_SHFT                                                      0x5
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_GEN_BMSK                                                     0x10
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_GEN_SHFT                                                      0x4
#define HWIO_GCC_GPLL4_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                   0x8
#define HWIO_GCC_GPLL4_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                   0x3
#define HWIO_GCC_GPLL4_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                               0x6
#define HWIO_GCC_GPLL4_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                               0x1
#define HWIO_GCC_GPLL4_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                0x1
#define HWIO_GCC_GPLL4_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                0x0

#define HWIO_GCC_GPLL4_STATUS_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00024024)
#define HWIO_GCC_GPLL4_STATUS_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024024)
#define HWIO_GCC_GPLL4_STATUS_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024024)
#define HWIO_GCC_GPLL4_STATUS_RMSK                                                              0x7ffffff
#define HWIO_GCC_GPLL4_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_STATUS_ADDR, HWIO_GCC_GPLL4_STATUS_RMSK)
#define HWIO_GCC_GPLL4_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_STATUS_ADDR, m)
#define HWIO_GCC_GPLL4_STATUS_STATUS_26_24_BMSK                                                 0x7000000
#define HWIO_GCC_GPLL4_STATUS_STATUS_26_24_SHFT                                                      0x18
#define HWIO_GCC_GPLL4_STATUS_STATUS_23_BMSK                                                     0x800000
#define HWIO_GCC_GPLL4_STATUS_STATUS_23_SHFT                                                         0x17
#define HWIO_GCC_GPLL4_STATUS_STATUS_22_20_BMSK                                                  0x700000
#define HWIO_GCC_GPLL4_STATUS_STATUS_22_20_SHFT                                                      0x14
#define HWIO_GCC_GPLL4_STATUS_STATUS_19_17_BMSK                                                   0xe0000
#define HWIO_GCC_GPLL4_STATUS_STATUS_19_17_SHFT                                                      0x11
#define HWIO_GCC_GPLL4_STATUS_STATUS_16_12_BMSK                                                   0x1f000
#define HWIO_GCC_GPLL4_STATUS_STATUS_16_12_SHFT                                                       0xc
#define HWIO_GCC_GPLL4_STATUS_STATUS_11_6_BMSK                                                      0xfc0
#define HWIO_GCC_GPLL4_STATUS_STATUS_11_6_SHFT                                                        0x6
#define HWIO_GCC_GPLL4_STATUS_STATUS_5_BMSK                                                          0x20
#define HWIO_GCC_GPLL4_STATUS_STATUS_5_SHFT                                                           0x5
#define HWIO_GCC_GPLL4_STATUS_STATUS_4_2_BMSK                                                        0x1c
#define HWIO_GCC_GPLL4_STATUS_STATUS_4_2_SHFT                                                         0x2
#define HWIO_GCC_GPLL4_STATUS_STATUS_1_BMSK                                                           0x2
#define HWIO_GCC_GPLL4_STATUS_STATUS_1_SHFT                                                           0x1
#define HWIO_GCC_GPLL4_STATUS_STATUS_0_BMSK                                                           0x1
#define HWIO_GCC_GPLL4_STATUS_STATUS_0_SHFT                                                           0x0

#define HWIO_GCC_GPLL4_FREQ_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00024028)
#define HWIO_GCC_GPLL4_FREQ_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024028)
#define HWIO_GCC_GPLL4_FREQ_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024028)
#define HWIO_GCC_GPLL4_FREQ_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL4_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_FREQ_CTL_ADDR, HWIO_GCC_GPLL4_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL4_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL4_FREQ_CTL_IN)
#define HWIO_GCC_GPLL4_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                        0xffffffff
#define HWIO_GCC_GPLL4_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                               0x0

#define HWIO_GCC_GPLL5_MODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00025000)
#define HWIO_GCC_GPLL5_MODE_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025000)
#define HWIO_GCC_GPLL5_MODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025000)
#define HWIO_GCC_GPLL5_MODE_RMSK                                                                 0x3fff0f
#define HWIO_GCC_GPLL5_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_MODE_ADDR, HWIO_GCC_GPLL5_MODE_RMSK)
#define HWIO_GCC_GPLL5_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_MODE_ADDR, m)
#define HWIO_GCC_GPLL5_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_MODE_ADDR,v)
#define HWIO_GCC_GPLL5_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_MODE_ADDR,m,v,HWIO_GCC_GPLL5_MODE_IN)
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_RESET_BMSK                                              0x200000
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_RESET_SHFT                                                  0x15
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_ENA_BMSK                                                0x100000
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_ENA_SHFT                                                    0x14
#define HWIO_GCC_GPLL5_MODE_PLL_BIAS_COUNT_BMSK                                                   0xfc000
#define HWIO_GCC_GPLL5_MODE_PLL_BIAS_COUNT_SHFT                                                       0xe
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_COUNT_BMSK                                                    0x3f00
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_COUNT_SHFT                                                       0x8
#define HWIO_GCC_GPLL5_MODE_PLL_PLLTEST_BMSK                                                          0x8
#define HWIO_GCC_GPLL5_MODE_PLL_PLLTEST_SHFT                                                          0x3
#define HWIO_GCC_GPLL5_MODE_PLL_RESET_N_BMSK                                                          0x4
#define HWIO_GCC_GPLL5_MODE_PLL_RESET_N_SHFT                                                          0x2
#define HWIO_GCC_GPLL5_MODE_PLL_BYPASSNL_BMSK                                                         0x2
#define HWIO_GCC_GPLL5_MODE_PLL_BYPASSNL_SHFT                                                         0x1
#define HWIO_GCC_GPLL5_MODE_PLL_OUTCTRL_BMSK                                                          0x1
#define HWIO_GCC_GPLL5_MODE_PLL_OUTCTRL_SHFT                                                          0x0

#define HWIO_GCC_GPLL5_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00025004)
#define HWIO_GCC_GPLL5_L_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025004)
#define HWIO_GCC_GPLL5_L_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025004)
#define HWIO_GCC_GPLL5_L_VAL_RMSK                                                                    0xff
#define HWIO_GCC_GPLL5_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_L_VAL_ADDR, HWIO_GCC_GPLL5_L_VAL_RMSK)
#define HWIO_GCC_GPLL5_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_L_VAL_ADDR,m,v,HWIO_GCC_GPLL5_L_VAL_IN)
#define HWIO_GCC_GPLL5_L_VAL_PLL_L_BMSK                                                              0xff
#define HWIO_GCC_GPLL5_L_VAL_PLL_L_SHFT                                                               0x0

#define HWIO_GCC_GPLL5_M_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00025008)
#define HWIO_GCC_GPLL5_M_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025008)
#define HWIO_GCC_GPLL5_M_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025008)
#define HWIO_GCC_GPLL5_M_VAL_RMSK                                                                 0x7ffff
#define HWIO_GCC_GPLL5_M_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_M_VAL_ADDR, HWIO_GCC_GPLL5_M_VAL_RMSK)
#define HWIO_GCC_GPLL5_M_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_M_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_M_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_M_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_M_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_M_VAL_ADDR,m,v,HWIO_GCC_GPLL5_M_VAL_IN)
#define HWIO_GCC_GPLL5_M_VAL_PLL_M_BMSK                                                           0x7ffff
#define HWIO_GCC_GPLL5_M_VAL_PLL_M_SHFT                                                               0x0

#define HWIO_GCC_GPLL5_N_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002500c)
#define HWIO_GCC_GPLL5_N_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002500c)
#define HWIO_GCC_GPLL5_N_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002500c)
#define HWIO_GCC_GPLL5_N_VAL_RMSK                                                                 0x7ffff
#define HWIO_GCC_GPLL5_N_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_N_VAL_ADDR, HWIO_GCC_GPLL5_N_VAL_RMSK)
#define HWIO_GCC_GPLL5_N_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_N_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_N_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_N_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_N_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_N_VAL_ADDR,m,v,HWIO_GCC_GPLL5_N_VAL_IN)
#define HWIO_GCC_GPLL5_N_VAL_PLL_N_BMSK                                                           0x7ffff
#define HWIO_GCC_GPLL5_N_VAL_PLL_N_SHFT                                                               0x0

#define HWIO_GCC_GPLL5_USER_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00025010)
#define HWIO_GCC_GPLL5_USER_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025010)
#define HWIO_GCC_GPLL5_USER_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025010)
#define HWIO_GCC_GPLL5_USER_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL5_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_ADDR, HWIO_GCC_GPLL5_USER_CTL_RMSK)
#define HWIO_GCC_GPLL5_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL5_USER_CTL_IN)
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS31_25_BMSK                                         0xfe000000
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS31_25_SHFT                                               0x19
#define HWIO_GCC_GPLL5_USER_CTL_MN_EN_BMSK                                                      0x1000000
#define HWIO_GCC_GPLL5_USER_CTL_MN_EN_SHFT                                                           0x18
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS23_21_BMSK                                           0xe00000
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS23_21_SHFT                                               0x15
#define HWIO_GCC_GPLL5_USER_CTL_VCO_SEL_BMSK                                                     0x100000
#define HWIO_GCC_GPLL5_USER_CTL_VCO_SEL_SHFT                                                         0x14
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS19_13_BMSK                                            0xfe000
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS19_13_SHFT                                                0xd
#define HWIO_GCC_GPLL5_USER_CTL_PRE_DIV_RATIO_BMSK                                                 0x1000
#define HWIO_GCC_GPLL5_USER_CTL_PRE_DIV_RATIO_SHFT                                                    0xc
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS11_10_BMSK                                              0xc00
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS11_10_SHFT                                                0xa
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_BMSK                                                 0x300
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_SHFT                                                   0x8
#define HWIO_GCC_GPLL5_USER_CTL_OUTPUT_INV_BMSK                                                      0x80
#define HWIO_GCC_GPLL5_USER_CTL_OUTPUT_INV_SHFT                                                       0x7
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS6_5_BMSK                                                 0x60
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS6_5_SHFT                                                  0x5
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_TEST_BMSK                                                  0x10
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_TEST_SHFT                                                   0x4
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                  0x8
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                  0x3
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_BIST_BMSK                                                   0x4
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_BIST_SHFT                                                   0x2
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_AUX_BMSK                                                    0x2
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_AUX_SHFT                                                    0x1
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                   0x1
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                   0x0

#define HWIO_GCC_GPLL5_CONFIG_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00025014)
#define HWIO_GCC_GPLL5_CONFIG_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025014)
#define HWIO_GCC_GPLL5_CONFIG_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025014)
#define HWIO_GCC_GPLL5_CONFIG_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL5_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR, HWIO_GCC_GPLL5_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL5_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL5_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL5_CONFIG_CTL_FRAC_N_MODE_CTL_BMSK                                         0x80000000
#define HWIO_GCC_GPLL5_CONFIG_CTL_FRAC_N_MODE_CTL_SHFT                                               0x1f
#define HWIO_GCC_GPLL5_CONFIG_CTL_CFG_LOCKDET_BMSK                                             0x60000000
#define HWIO_GCC_GPLL5_CONFIG_CTL_CFG_LOCKDET_SHFT                                                   0x1d
#define HWIO_GCC_GPLL5_CONFIG_CTL_RESERVE_BIT28_BMSK                                           0x10000000
#define HWIO_GCC_GPLL5_CONFIG_CTL_RESERVE_BIT28_SHFT                                                 0x1c
#define HWIO_GCC_GPLL5_CONFIG_CTL_OVER_VOLTAGE_DET_CFG_BMSK                                     0xc000000
#define HWIO_GCC_GPLL5_CONFIG_CTL_OVER_VOLTAGE_DET_CFG_SHFT                                          0x1a
#define HWIO_GCC_GPLL5_CONFIG_CTL_OVER_VOLTAGE_DET_COUNTER_DIS_BMSK                             0x2000000
#define HWIO_GCC_GPLL5_CONFIG_CTL_OVER_VOLTAGE_DET_COUNTER_DIS_SHFT                                  0x19
#define HWIO_GCC_GPLL5_CONFIG_CTL_MASH11_FRAC_N_MODE_CTL_BMSK                                   0x1000000
#define HWIO_GCC_GPLL5_CONFIG_CTL_MASH11_FRAC_N_MODE_CTL_SHFT                                        0x18
#define HWIO_GCC_GPLL5_CONFIG_CTL_RESERVE_BIT23_BMSK                                             0x800000
#define HWIO_GCC_GPLL5_CONFIG_CTL_RESERVE_BIT23_SHFT                                                 0x17
#define HWIO_GCC_GPLL5_CONFIG_CTL_RESERVE_BIT22_19_BMSK                                          0x780000
#define HWIO_GCC_GPLL5_CONFIG_CTL_RESERVE_BIT22_19_SHFT                                              0x13
#define HWIO_GCC_GPLL5_CONFIG_CTL_FILTER_TIMING_CFG_BMSK                                          0x40000
#define HWIO_GCC_GPLL5_CONFIG_CTL_FILTER_TIMING_CFG_SHFT                                             0x12
#define HWIO_GCC_GPLL5_CONFIG_CTL_DOUBLE_SAMPLE_FILTER_EN_BMSK                                    0x20000
#define HWIO_GCC_GPLL5_CONFIG_CTL_DOUBLE_SAMPLE_FILTER_EN_SHFT                                       0x11
#define HWIO_GCC_GPLL5_CONFIG_CTL_OUTPUT_VOLT_SETTING_BMSK                                        0x18000
#define HWIO_GCC_GPLL5_CONFIG_CTL_OUTPUT_VOLT_SETTING_SHFT                                            0xf
#define HWIO_GCC_GPLL5_CONFIG_CTL_ISEED_GATE_EN_BMSK                                               0x4000
#define HWIO_GCC_GPLL5_CONFIG_CTL_ISEED_GATE_EN_SHFT                                                  0xe
#define HWIO_GCC_GPLL5_CONFIG_CTL_VCO_DECAP_DIS_BMSK                                               0x2000
#define HWIO_GCC_GPLL5_CONFIG_CTL_VCO_DECAP_DIS_SHFT                                                  0xd
#define HWIO_GCC_GPLL5_CONFIG_CTL_STAGE1_REGULATOR_BYPASS_BMSK                                     0x1000
#define HWIO_GCC_GPLL5_CONFIG_CTL_STAGE1_REGULATOR_BYPASS_SHFT                                        0xc
#define HWIO_GCC_GPLL5_CONFIG_CTL_STAGE2_IREG_DIV_BMSK                                              0xc00
#define HWIO_GCC_GPLL5_CONFIG_CTL_STAGE2_IREG_DIV_SHFT                                                0xa
#define HWIO_GCC_GPLL5_CONFIG_CTL_STAGE2_OVER_VOLTAGE_DET_CFG_BMSK                                  0x300
#define HWIO_GCC_GPLL5_CONFIG_CTL_STAGE2_OVER_VOLTAGE_DET_CFG_SHFT                                    0x8
#define HWIO_GCC_GPLL5_CONFIG_CTL_FILTER_PHASE_OFFSET_CFG_BMSK                                       0xc0
#define HWIO_GCC_GPLL5_CONFIG_CTL_FILTER_PHASE_OFFSET_CFG_SHFT                                        0x6
#define HWIO_GCC_GPLL5_CONFIG_CTL_ISEED_CTRL_CFG_BMSK                                                0x30
#define HWIO_GCC_GPLL5_CONFIG_CTL_ISEED_CTRL_CFG_SHFT                                                 0x4
#define HWIO_GCC_GPLL5_CONFIG_CTL_ICP_DIV_BMSK                                                        0xc
#define HWIO_GCC_GPLL5_CONFIG_CTL_ICP_DIV_SHFT                                                        0x2
#define HWIO_GCC_GPLL5_CONFIG_CTL_REF_PATH_DELAY_BMSK                                                 0x3
#define HWIO_GCC_GPLL5_CONFIG_CTL_REF_PATH_DELAY_SHFT                                                 0x0

#define HWIO_GCC_GPLL5_TEST_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00025018)
#define HWIO_GCC_GPLL5_TEST_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025018)
#define HWIO_GCC_GPLL5_TEST_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025018)
#define HWIO_GCC_GPLL5_TEST_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL5_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_ADDR, HWIO_GCC_GPLL5_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL5_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL5_TEST_CTL_IN)
#define HWIO_GCC_GPLL5_TEST_CTL_RESERVE_BITS31_23_BMSK                                         0xff800000
#define HWIO_GCC_GPLL5_TEST_CTL_RESERVE_BITS31_23_SHFT                                               0x17
#define HWIO_GCC_GPLL5_TEST_CTL_NOISE_GEN_RES_MAX_I_BMSK                                         0x700000
#define HWIO_GCC_GPLL5_TEST_CTL_NOISE_GEN_RES_MAX_I_SHFT                                             0x14
#define HWIO_GCC_GPLL5_TEST_CTL_NOISE_GEN_EN_BMSK                                                 0x80000
#define HWIO_GCC_GPLL5_TEST_CTL_NOISE_GEN_EN_SHFT                                                    0x13
#define HWIO_GCC_GPLL5_TEST_CTL_OSC_DRIVER_EN_BMSK                                                0x60000
#define HWIO_GCC_GPLL5_TEST_CTL_OSC_DRIVER_EN_SHFT                                                   0x11
#define HWIO_GCC_GPLL5_TEST_CTL_PLLOUT_LV_TEST_SEL_BMSK                                           0x10000
#define HWIO_GCC_GPLL5_TEST_CTL_PLLOUT_LV_TEST_SEL_SHFT                                              0x10
#define HWIO_GCC_GPLL5_TEST_CTL_RESERVE_BITS15_14_BMSK                                             0xc000
#define HWIO_GCC_GPLL5_TEST_CTL_RESERVE_BITS15_14_SHFT                                                0xe
#define HWIO_GCC_GPLL5_TEST_CTL_BYP_TESTAMP_BMSK                                                   0x2000
#define HWIO_GCC_GPLL5_TEST_CTL_BYP_TESTAMP_SHFT                                                      0xd
#define HWIO_GCC_GPLL5_TEST_CTL_DTEST_SEL_BMSK                                                     0x1000
#define HWIO_GCC_GPLL5_TEST_CTL_DTEST_SEL_SHFT                                                        0xc
#define HWIO_GCC_GPLL5_TEST_CTL_RESERVE_BITS11_8_BMSK                                               0xf00
#define HWIO_GCC_GPLL5_TEST_CTL_RESERVE_BITS11_8_SHFT                                                 0x8
#define HWIO_GCC_GPLL5_TEST_CTL_PLLOUT_HV_EN_BMSK                                                    0x80
#define HWIO_GCC_GPLL5_TEST_CTL_PLLOUT_HV_EN_SHFT                                                     0x7
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_SEL_BMSK                                                      0x40
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_SEL_SHFT                                                       0x6
#define HWIO_GCC_GPLL5_TEST_CTL_ICP_EXT_SEL_BMSK                                                     0x20
#define HWIO_GCC_GPLL5_TEST_CTL_ICP_EXT_SEL_SHFT                                                      0x5
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST1_SEL_BMSK                                                      0x10
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST1_SEL_SHFT                                                       0x4
#define HWIO_GCC_GPLL5_TEST_CTL_FILTER_TESTAMP_EN_BMSK                                                0x8
#define HWIO_GCC_GPLL5_TEST_CTL_FILTER_TESTAMP_EN_SHFT                                                0x3
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_EXT_VOLT_FORCE_EN_BMSK                                         0x4
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_EXT_VOLT_FORCE_EN_SHFT                                         0x2
#define HWIO_GCC_GPLL5_TEST_CTL_VINT_TESTAMP_ATEST0_BMSK                                              0x2
#define HWIO_GCC_GPLL5_TEST_CTL_VINT_TESTAMP_ATEST0_SHFT                                              0x1
#define HWIO_GCC_GPLL5_TEST_CTL_VREG_TESTAMP_ATEST0_BMSK                                              0x1
#define HWIO_GCC_GPLL5_TEST_CTL_VREG_TESTAMP_ATEST0_SHFT                                              0x0

#define HWIO_GCC_GPLL5_STATUS_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002501c)
#define HWIO_GCC_GPLL5_STATUS_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002501c)
#define HWIO_GCC_GPLL5_STATUS_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002501c)
#define HWIO_GCC_GPLL5_STATUS_RMSK                                                                0x3ffff
#define HWIO_GCC_GPLL5_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_STATUS_ADDR, HWIO_GCC_GPLL5_STATUS_RMSK)
#define HWIO_GCC_GPLL5_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_STATUS_ADDR, m)
#define HWIO_GCC_GPLL5_STATUS_PLL_ACTIVE_FLAG_BMSK                                                0x20000
#define HWIO_GCC_GPLL5_STATUS_PLL_ACTIVE_FLAG_SHFT                                                   0x11
#define HWIO_GCC_GPLL5_STATUS_PLL_LOCK_DET_BMSK                                                   0x10000
#define HWIO_GCC_GPLL5_STATUS_PLL_LOCK_DET_SHFT                                                      0x10
#define HWIO_GCC_GPLL5_STATUS_PLL_D_BMSK                                                           0xffff
#define HWIO_GCC_GPLL5_STATUS_PLL_D_SHFT                                                              0x0

#define HWIO_GCC_GPLL6_MODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00037000)
#define HWIO_GCC_GPLL6_MODE_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00037000)
#define HWIO_GCC_GPLL6_MODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037000)
#define HWIO_GCC_GPLL6_MODE_RMSK                                                                 0x3fff0f
#define HWIO_GCC_GPLL6_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_MODE_ADDR, HWIO_GCC_GPLL6_MODE_RMSK)
#define HWIO_GCC_GPLL6_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_MODE_ADDR, m)
#define HWIO_GCC_GPLL6_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_MODE_ADDR,v)
#define HWIO_GCC_GPLL6_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_MODE_ADDR,m,v,HWIO_GCC_GPLL6_MODE_IN)
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_RESET_BMSK                                              0x200000
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_RESET_SHFT                                                  0x15
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_ENA_BMSK                                                0x100000
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_ENA_SHFT                                                    0x14
#define HWIO_GCC_GPLL6_MODE_PLL_BIAS_COUNT_BMSK                                                   0xfc000
#define HWIO_GCC_GPLL6_MODE_PLL_BIAS_COUNT_SHFT                                                       0xe
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_COUNT_BMSK                                                    0x3f00
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_COUNT_SHFT                                                       0x8
#define HWIO_GCC_GPLL6_MODE_PLL_PLLTEST_BMSK                                                          0x8
#define HWIO_GCC_GPLL6_MODE_PLL_PLLTEST_SHFT                                                          0x3
#define HWIO_GCC_GPLL6_MODE_PLL_RESET_N_BMSK                                                          0x4
#define HWIO_GCC_GPLL6_MODE_PLL_RESET_N_SHFT                                                          0x2
#define HWIO_GCC_GPLL6_MODE_PLL_BYPASSNL_BMSK                                                         0x2
#define HWIO_GCC_GPLL6_MODE_PLL_BYPASSNL_SHFT                                                         0x1
#define HWIO_GCC_GPLL6_MODE_PLL_OUTCTRL_BMSK                                                          0x1
#define HWIO_GCC_GPLL6_MODE_PLL_OUTCTRL_SHFT                                                          0x0

#define HWIO_GCC_GPLL6_L_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00037004)
#define HWIO_GCC_GPLL6_L_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00037004)
#define HWIO_GCC_GPLL6_L_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037004)
#define HWIO_GCC_GPLL6_L_VAL_RMSK                                                                    0xff
#define HWIO_GCC_GPLL6_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_L_VAL_ADDR, HWIO_GCC_GPLL6_L_VAL_RMSK)
#define HWIO_GCC_GPLL6_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_L_VAL_ADDR,m,v,HWIO_GCC_GPLL6_L_VAL_IN)
#define HWIO_GCC_GPLL6_L_VAL_PLL_L_BMSK                                                              0xff
#define HWIO_GCC_GPLL6_L_VAL_PLL_L_SHFT                                                               0x0

#define HWIO_GCC_GPLL6_M_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00037008)
#define HWIO_GCC_GPLL6_M_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00037008)
#define HWIO_GCC_GPLL6_M_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037008)
#define HWIO_GCC_GPLL6_M_VAL_RMSK                                                                 0x7ffff
#define HWIO_GCC_GPLL6_M_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_M_VAL_ADDR, HWIO_GCC_GPLL6_M_VAL_RMSK)
#define HWIO_GCC_GPLL6_M_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_M_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_M_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_M_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_M_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_M_VAL_ADDR,m,v,HWIO_GCC_GPLL6_M_VAL_IN)
#define HWIO_GCC_GPLL6_M_VAL_PLL_M_BMSK                                                           0x7ffff
#define HWIO_GCC_GPLL6_M_VAL_PLL_M_SHFT                                                               0x0

#define HWIO_GCC_GPLL6_N_VAL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0003700c)
#define HWIO_GCC_GPLL6_N_VAL_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003700c)
#define HWIO_GCC_GPLL6_N_VAL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003700c)
#define HWIO_GCC_GPLL6_N_VAL_RMSK                                                                 0x7ffff
#define HWIO_GCC_GPLL6_N_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_N_VAL_ADDR, HWIO_GCC_GPLL6_N_VAL_RMSK)
#define HWIO_GCC_GPLL6_N_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_N_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_N_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_N_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_N_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_N_VAL_ADDR,m,v,HWIO_GCC_GPLL6_N_VAL_IN)
#define HWIO_GCC_GPLL6_N_VAL_PLL_N_BMSK                                                           0x7ffff
#define HWIO_GCC_GPLL6_N_VAL_PLL_N_SHFT                                                               0x0

#define HWIO_GCC_GPLL6_USER_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00037010)
#define HWIO_GCC_GPLL6_USER_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00037010)
#define HWIO_GCC_GPLL6_USER_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037010)
#define HWIO_GCC_GPLL6_USER_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL6_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_ADDR, HWIO_GCC_GPLL6_USER_CTL_RMSK)
#define HWIO_GCC_GPLL6_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL6_USER_CTL_IN)
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS31_25_BMSK                                         0xfe000000
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS31_25_SHFT                                               0x19
#define HWIO_GCC_GPLL6_USER_CTL_MN_EN_BMSK                                                      0x1000000
#define HWIO_GCC_GPLL6_USER_CTL_MN_EN_SHFT                                                           0x18
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS23_21_BMSK                                           0xe00000
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS23_21_SHFT                                               0x15
#define HWIO_GCC_GPLL6_USER_CTL_VCO_SEL_BMSK                                                     0x100000
#define HWIO_GCC_GPLL6_USER_CTL_VCO_SEL_SHFT                                                         0x14
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS19_13_BMSK                                            0xfe000
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS19_13_SHFT                                                0xd
#define HWIO_GCC_GPLL6_USER_CTL_PRE_DIV_RATIO_BMSK                                                 0x1000
#define HWIO_GCC_GPLL6_USER_CTL_PRE_DIV_RATIO_SHFT                                                    0xc
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS11_10_BMSK                                              0xc00
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS11_10_SHFT                                                0xa
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_BMSK                                                 0x300
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_SHFT                                                   0x8
#define HWIO_GCC_GPLL6_USER_CTL_OUTPUT_INV_BMSK                                                      0x80
#define HWIO_GCC_GPLL6_USER_CTL_OUTPUT_INV_SHFT                                                       0x7
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS6_5_BMSK                                                 0x60
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS6_5_SHFT                                                  0x5
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_TEST_BMSK                                                  0x10
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_TEST_SHFT                                                   0x4
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                  0x8
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                  0x3
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_BIST_BMSK                                                   0x4
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_BIST_SHFT                                                   0x2
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_AUX_BMSK                                                    0x2
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_AUX_SHFT                                                    0x1
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                   0x1
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                   0x0

#define HWIO_GCC_GPLL6_CONFIG_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00037014)
#define HWIO_GCC_GPLL6_CONFIG_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00037014)
#define HWIO_GCC_GPLL6_CONFIG_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037014)
#define HWIO_GCC_GPLL6_CONFIG_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL6_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR, HWIO_GCC_GPLL6_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL6_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL6_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL6_CONFIG_CTL_RESERVE_BITS31_30_BMSK                                       0xc0000000
#define HWIO_GCC_GPLL6_CONFIG_CTL_RESERVE_BITS31_30_SHFT                                             0x1e
#define HWIO_GCC_GPLL6_CONFIG_CTL_FORCE_PFD_UP_BMSK                                            0x20000000
#define HWIO_GCC_GPLL6_CONFIG_CTL_FORCE_PFD_UP_SHFT                                                  0x1d
#define HWIO_GCC_GPLL6_CONFIG_CTL_FORCE_PFD_DOWN_BMSK                                          0x10000000
#define HWIO_GCC_GPLL6_CONFIG_CTL_FORCE_PFD_DOWN_SHFT                                                0x1c
#define HWIO_GCC_GPLL6_CONFIG_CTL_NMOSC_FREQ_CTRL_BMSK                                          0xc000000
#define HWIO_GCC_GPLL6_CONFIG_CTL_NMOSC_FREQ_CTRL_SHFT                                               0x1a
#define HWIO_GCC_GPLL6_CONFIG_CTL_PFD_DZSEL_BMSK                                                0x3000000
#define HWIO_GCC_GPLL6_CONFIG_CTL_PFD_DZSEL_SHFT                                                     0x18
#define HWIO_GCC_GPLL6_CONFIG_CTL_NMOSC_EN_BMSK                                                  0x800000
#define HWIO_GCC_GPLL6_CONFIG_CTL_NMOSC_EN_SHFT                                                      0x17
#define HWIO_GCC_GPLL6_CONFIG_CTL_RESERVE_BIT22_BMSK                                             0x400000
#define HWIO_GCC_GPLL6_CONFIG_CTL_RESERVE_BIT22_SHFT                                                 0x16
#define HWIO_GCC_GPLL6_CONFIG_CTL_ICP_DIV_BMSK                                                   0x300000
#define HWIO_GCC_GPLL6_CONFIG_CTL_ICP_DIV_SHFT                                                       0x14
#define HWIO_GCC_GPLL6_CONFIG_CTL_IREG_DIV_BMSK                                                   0xc0000
#define HWIO_GCC_GPLL6_CONFIG_CTL_IREG_DIV_SHFT                                                      0x12
#define HWIO_GCC_GPLL6_CONFIG_CTL_CUSEL_BMSK                                                      0x30000
#define HWIO_GCC_GPLL6_CONFIG_CTL_CUSEL_SHFT                                                         0x10
#define HWIO_GCC_GPLL6_CONFIG_CTL_REF_MODE_BMSK                                                    0x8000
#define HWIO_GCC_GPLL6_CONFIG_CTL_REF_MODE_SHFT                                                       0xf
#define HWIO_GCC_GPLL6_CONFIG_CTL_RESERVE_BIT14_BMSK                                               0x4000
#define HWIO_GCC_GPLL6_CONFIG_CTL_RESERVE_BIT14_SHFT                                                  0xe
#define HWIO_GCC_GPLL6_CONFIG_CTL_CFG_LOCKDET_BMSK                                                 0x3000
#define HWIO_GCC_GPLL6_CONFIG_CTL_CFG_LOCKDET_SHFT                                                    0xc
#define HWIO_GCC_GPLL6_CONFIG_CTL_FORCE_ISEED_BMSK                                                  0x800
#define HWIO_GCC_GPLL6_CONFIG_CTL_FORCE_ISEED_SHFT                                                    0xb
#define HWIO_GCC_GPLL6_CONFIG_CTL_RESERVE_BITS10_0_BMSK                                             0x7ff
#define HWIO_GCC_GPLL6_CONFIG_CTL_RESERVE_BITS10_0_SHFT                                               0x0

#define HWIO_GCC_GPLL6_TEST_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00037018)
#define HWIO_GCC_GPLL6_TEST_CTL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00037018)
#define HWIO_GCC_GPLL6_TEST_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037018)
#define HWIO_GCC_GPLL6_TEST_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL6_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_ADDR, HWIO_GCC_GPLL6_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL6_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL6_TEST_CTL_IN)
#define HWIO_GCC_GPLL6_TEST_CTL_RESERVE_BITS31_15_BMSK                                         0xffff8000
#define HWIO_GCC_GPLL6_TEST_CTL_RESERVE_BITS31_15_SHFT                                                0xf
#define HWIO_GCC_GPLL6_TEST_CTL_PLLOUT_LV_TEST_SEL_BMSK                                            0x4000
#define HWIO_GCC_GPLL6_TEST_CTL_PLLOUT_LV_TEST_SEL_SHFT                                               0xe
#define HWIO_GCC_GPLL6_TEST_CTL_RESERVE_BITS13_10_BMSK                                             0x3c00
#define HWIO_GCC_GPLL6_TEST_CTL_RESERVE_BITS13_10_SHFT                                                0xa
#define HWIO_GCC_GPLL6_TEST_CTL_ICP_TST_EN_BMSK                                                     0x200
#define HWIO_GCC_GPLL6_TEST_CTL_ICP_TST_EN_SHFT                                                       0x9
#define HWIO_GCC_GPLL6_TEST_CTL_ICP_EXT_SEL_BMSK                                                    0x100
#define HWIO_GCC_GPLL6_TEST_CTL_ICP_EXT_SEL_SHFT                                                      0x8
#define HWIO_GCC_GPLL6_TEST_CTL_DTEST_SEL_BMSK                                                       0x80
#define HWIO_GCC_GPLL6_TEST_CTL_DTEST_SEL_SHFT                                                        0x7
#define HWIO_GCC_GPLL6_TEST_CTL_BYP_TESTAMP_BMSK                                                     0x40
#define HWIO_GCC_GPLL6_TEST_CTL_BYP_TESTAMP_SHFT                                                      0x6
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_SEL_BMSK                                                      0x30
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_SEL_SHFT                                                       0x4
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_SEL_BMSK                                                       0xc
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_SEL_SHFT                                                       0x2
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_EN_BMSK                                                        0x2
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_EN_SHFT                                                        0x1
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_EN_BMSK                                                        0x1
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_EN_SHFT                                                        0x0

#define HWIO_GCC_GPLL6_STATUS_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003701c)
#define HWIO_GCC_GPLL6_STATUS_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003701c)
#define HWIO_GCC_GPLL6_STATUS_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003701c)
#define HWIO_GCC_GPLL6_STATUS_RMSK                                                                0x3ffff
#define HWIO_GCC_GPLL6_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_STATUS_ADDR, HWIO_GCC_GPLL6_STATUS_RMSK)
#define HWIO_GCC_GPLL6_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_STATUS_ADDR, m)
#define HWIO_GCC_GPLL6_STATUS_PLL_ACTIVE_FLAG_BMSK                                                0x20000
#define HWIO_GCC_GPLL6_STATUS_PLL_ACTIVE_FLAG_SHFT                                                   0x11
#define HWIO_GCC_GPLL6_STATUS_PLL_LOCK_DET_BMSK                                                   0x10000
#define HWIO_GCC_GPLL6_STATUS_PLL_LOCK_DET_SHFT                                                      0x10
#define HWIO_GCC_GPLL6_STATUS_PLL_D_BMSK                                                           0xffff
#define HWIO_GCC_GPLL6_STATUS_PLL_D_SHFT                                                              0x0

#define HWIO_GCC_BIMC_PLL_MODE_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00023000)
#define HWIO_GCC_BIMC_PLL_MODE_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023000)
#define HWIO_GCC_BIMC_PLL_MODE_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023000)
#define HWIO_GCC_BIMC_PLL_MODE_RMSK                                                              0x3fff0f
#define HWIO_GCC_BIMC_PLL_MODE_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_MODE_ADDR, HWIO_GCC_BIMC_PLL_MODE_RMSK)
#define HWIO_GCC_BIMC_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_MODE_ADDR, m)
#define HWIO_GCC_BIMC_PLL_MODE_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_MODE_ADDR,v)
#define HWIO_GCC_BIMC_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_MODE_ADDR,m,v,HWIO_GCC_BIMC_PLL_MODE_IN)
#define HWIO_GCC_BIMC_PLL_MODE_PLL_VOTE_FSM_RESET_BMSK                                           0x200000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_VOTE_FSM_RESET_SHFT                                               0x15
#define HWIO_GCC_BIMC_PLL_MODE_PLL_VOTE_FSM_ENA_BMSK                                             0x100000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_VOTE_FSM_ENA_SHFT                                                 0x14
#define HWIO_GCC_BIMC_PLL_MODE_PLL_BIAS_COUNT_BMSK                                                0xfc000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_BIAS_COUNT_SHFT                                                    0xe
#define HWIO_GCC_BIMC_PLL_MODE_PLL_LOCK_COUNT_BMSK                                                 0x3f00
#define HWIO_GCC_BIMC_PLL_MODE_PLL_LOCK_COUNT_SHFT                                                    0x8
#define HWIO_GCC_BIMC_PLL_MODE_PLL_PLLTEST_BMSK                                                       0x8
#define HWIO_GCC_BIMC_PLL_MODE_PLL_PLLTEST_SHFT                                                       0x3
#define HWIO_GCC_BIMC_PLL_MODE_PLL_RESET_N_BMSK                                                       0x4
#define HWIO_GCC_BIMC_PLL_MODE_PLL_RESET_N_SHFT                                                       0x2
#define HWIO_GCC_BIMC_PLL_MODE_PLL_BYPASSNL_BMSK                                                      0x2
#define HWIO_GCC_BIMC_PLL_MODE_PLL_BYPASSNL_SHFT                                                      0x1
#define HWIO_GCC_BIMC_PLL_MODE_PLL_OUTCTRL_BMSK                                                       0x1
#define HWIO_GCC_BIMC_PLL_MODE_PLL_OUTCTRL_SHFT                                                       0x0

#define HWIO_GCC_BIMC_PLL_L_VAL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00023004)
#define HWIO_GCC_BIMC_PLL_L_VAL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023004)
#define HWIO_GCC_BIMC_PLL_L_VAL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023004)
#define HWIO_GCC_BIMC_PLL_L_VAL_RMSK                                                                 0xff
#define HWIO_GCC_BIMC_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_L_VAL_ADDR, HWIO_GCC_BIMC_PLL_L_VAL_RMSK)
#define HWIO_GCC_BIMC_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_L_VAL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_L_VAL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_L_VAL_ADDR,m,v,HWIO_GCC_BIMC_PLL_L_VAL_IN)
#define HWIO_GCC_BIMC_PLL_L_VAL_PLL_L_BMSK                                                           0xff
#define HWIO_GCC_BIMC_PLL_L_VAL_PLL_L_SHFT                                                            0x0

#define HWIO_GCC_BIMC_PLL_M_VAL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00023008)
#define HWIO_GCC_BIMC_PLL_M_VAL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023008)
#define HWIO_GCC_BIMC_PLL_M_VAL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023008)
#define HWIO_GCC_BIMC_PLL_M_VAL_RMSK                                                              0x7ffff
#define HWIO_GCC_BIMC_PLL_M_VAL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_M_VAL_ADDR, HWIO_GCC_BIMC_PLL_M_VAL_RMSK)
#define HWIO_GCC_BIMC_PLL_M_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_M_VAL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_M_VAL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_M_VAL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_M_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_M_VAL_ADDR,m,v,HWIO_GCC_BIMC_PLL_M_VAL_IN)
#define HWIO_GCC_BIMC_PLL_M_VAL_PLL_M_BMSK                                                        0x7ffff
#define HWIO_GCC_BIMC_PLL_M_VAL_PLL_M_SHFT                                                            0x0

#define HWIO_GCC_BIMC_PLL_N_VAL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002300c)
#define HWIO_GCC_BIMC_PLL_N_VAL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002300c)
#define HWIO_GCC_BIMC_PLL_N_VAL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002300c)
#define HWIO_GCC_BIMC_PLL_N_VAL_RMSK                                                              0x7ffff
#define HWIO_GCC_BIMC_PLL_N_VAL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_N_VAL_ADDR, HWIO_GCC_BIMC_PLL_N_VAL_RMSK)
#define HWIO_GCC_BIMC_PLL_N_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_N_VAL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_N_VAL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_N_VAL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_N_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_N_VAL_ADDR,m,v,HWIO_GCC_BIMC_PLL_N_VAL_IN)
#define HWIO_GCC_BIMC_PLL_N_VAL_PLL_N_BMSK                                                        0x7ffff
#define HWIO_GCC_BIMC_PLL_N_VAL_PLL_N_SHFT                                                            0x0

#define HWIO_GCC_BIMC_PLL_USER_CTL_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00023010)
#define HWIO_GCC_BIMC_PLL_USER_CTL_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023010)
#define HWIO_GCC_BIMC_PLL_USER_CTL_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023010)
#define HWIO_GCC_BIMC_PLL_USER_CTL_RMSK                                                        0xffffffff
#define HWIO_GCC_BIMC_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_USER_CTL_ADDR, HWIO_GCC_BIMC_PLL_USER_CTL_RMSK)
#define HWIO_GCC_BIMC_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_USER_CTL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_USER_CTL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_USER_CTL_ADDR,m,v,HWIO_GCC_BIMC_PLL_USER_CTL_IN)
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS31_25_BMSK                                      0xfe000000
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS31_25_SHFT                                            0x19
#define HWIO_GCC_BIMC_PLL_USER_CTL_MN_EN_BMSK                                                   0x1000000
#define HWIO_GCC_BIMC_PLL_USER_CTL_MN_EN_SHFT                                                        0x18
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS23_21_BMSK                                        0xe00000
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS23_21_SHFT                                            0x15
#define HWIO_GCC_BIMC_PLL_USER_CTL_VCO_SEL_BMSK                                                  0x100000
#define HWIO_GCC_BIMC_PLL_USER_CTL_VCO_SEL_SHFT                                                      0x14
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS19_13_BMSK                                         0xfe000
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS19_13_SHFT                                             0xd
#define HWIO_GCC_BIMC_PLL_USER_CTL_PRE_DIV_RATIO_BMSK                                              0x1000
#define HWIO_GCC_BIMC_PLL_USER_CTL_PRE_DIV_RATIO_SHFT                                                 0xc
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS11_10_BMSK                                           0xc00
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS11_10_SHFT                                             0xa
#define HWIO_GCC_BIMC_PLL_USER_CTL_POST_DIV_RATIO_BMSK                                              0x300
#define HWIO_GCC_BIMC_PLL_USER_CTL_POST_DIV_RATIO_SHFT                                                0x8
#define HWIO_GCC_BIMC_PLL_USER_CTL_OUTPUT_INV_BMSK                                                   0x80
#define HWIO_GCC_BIMC_PLL_USER_CTL_OUTPUT_INV_SHFT                                                    0x7
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS6_5_BMSK                                              0x60
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS6_5_SHFT                                               0x5
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_TEST_BMSK                                               0x10
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_TEST_SHFT                                                0x4
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_EARLY_BMSK                                               0x8
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_EARLY_SHFT                                               0x3
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_BIST_BMSK                                                0x4
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_BIST_SHFT                                                0x2
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_AUX_BMSK                                                 0x2
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_AUX_SHFT                                                 0x1
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                0x1
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                0x0

#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00023014)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023014)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023014)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_RMSK                                                      0xffffffff
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR, HWIO_GCC_BIMC_PLL_CONFIG_CTL_RMSK)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR,m,v,HWIO_GCC_BIMC_PLL_CONFIG_CTL_IN)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_FRAC_N_MODE_CTL_BMSK                                      0x80000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_FRAC_N_MODE_CTL_SHFT                                            0x1f
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_CFG_LOCKDET_BMSK                                          0x60000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_CFG_LOCKDET_SHFT                                                0x1d
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_RESERVE_BIT28_BMSK                                        0x10000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_RESERVE_BIT28_SHFT                                              0x1c
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OVER_VOLTAGE_DET_CFG_BMSK                                  0xc000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OVER_VOLTAGE_DET_CFG_SHFT                                       0x1a
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OVER_VOLTAGE_DET_COUNTER_DIS_BMSK                          0x2000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OVER_VOLTAGE_DET_COUNTER_DIS_SHFT                               0x19
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_MASH11_FRAC_N_MODE_CTL_BMSK                                0x1000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_MASH11_FRAC_N_MODE_CTL_SHFT                                     0x18
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_RESERVE_BIT23_BMSK                                          0x800000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_RESERVE_BIT23_SHFT                                              0x17
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_RESERVE_BIT22_19_BMSK                                       0x780000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_RESERVE_BIT22_19_SHFT                                           0x13
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_FILTER_TIMING_CFG_BMSK                                       0x40000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_FILTER_TIMING_CFG_SHFT                                          0x12
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_DOUBLE_SAMPLE_FILTER_EN_BMSK                                 0x20000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_DOUBLE_SAMPLE_FILTER_EN_SHFT                                    0x11
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OUTPUT_VOLT_SETTING_BMSK                                     0x18000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OUTPUT_VOLT_SETTING_SHFT                                         0xf
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ISEED_GATE_EN_BMSK                                            0x4000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ISEED_GATE_EN_SHFT                                               0xe
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_VCO_DECAP_DIS_BMSK                                            0x2000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_VCO_DECAP_DIS_SHFT                                               0xd
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_STAGE1_REGULATOR_BYPASS_BMSK                                  0x1000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_STAGE1_REGULATOR_BYPASS_SHFT                                     0xc
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_STAGE2_IREG_DIV_BMSK                                           0xc00
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_STAGE2_IREG_DIV_SHFT                                             0xa
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_STAGE2_OVER_VOLTAGE_DET_CFG_BMSK                               0x300
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_STAGE2_OVER_VOLTAGE_DET_CFG_SHFT                                 0x8
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_FILTER_PHASE_OFFSET_CFG_BMSK                                    0xc0
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_FILTER_PHASE_OFFSET_CFG_SHFT                                     0x6
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ISEED_CTRL_CFG_BMSK                                             0x30
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ISEED_CTRL_CFG_SHFT                                              0x4
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ICP_DIV_BMSK                                                     0xc
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ICP_DIV_SHFT                                                     0x2
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_REF_PATH_DELAY_BMSK                                              0x3
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_REF_PATH_DELAY_SHFT                                              0x0

#define HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00023018)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023018)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023018)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_RMSK                                                        0xffffffff
#define HWIO_GCC_BIMC_PLL_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR, HWIO_GCC_BIMC_PLL_TEST_CTL_RMSK)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR,m,v,HWIO_GCC_BIMC_PLL_TEST_CTL_IN)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_RESERVE_BITS31_23_BMSK                                      0xff800000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_RESERVE_BITS31_23_SHFT                                            0x17
#define HWIO_GCC_BIMC_PLL_TEST_CTL_NOISE_GEN_RES_MAX_I_BMSK                                      0x700000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_NOISE_GEN_RES_MAX_I_SHFT                                          0x14
#define HWIO_GCC_BIMC_PLL_TEST_CTL_NOISE_GEN_EN_BMSK                                              0x80000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_NOISE_GEN_EN_SHFT                                                 0x13
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OSC_DRIVER_EN_BMSK                                             0x60000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OSC_DRIVER_EN_SHFT                                                0x11
#define HWIO_GCC_BIMC_PLL_TEST_CTL_PLLOUT_LV_TEST_SEL_BMSK                                        0x10000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_PLLOUT_LV_TEST_SEL_SHFT                                           0x10
#define HWIO_GCC_BIMC_PLL_TEST_CTL_RESERVE_BITS15_14_BMSK                                          0xc000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_RESERVE_BITS15_14_SHFT                                             0xe
#define HWIO_GCC_BIMC_PLL_TEST_CTL_BYP_TESTAMP_BMSK                                                0x2000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_BYP_TESTAMP_SHFT                                                   0xd
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DTEST_SEL_BMSK                                                  0x1000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DTEST_SEL_SHFT                                                     0xc
#define HWIO_GCC_BIMC_PLL_TEST_CTL_RESERVE_BITS11_8_BMSK                                            0xf00
#define HWIO_GCC_BIMC_PLL_TEST_CTL_RESERVE_BITS11_8_SHFT                                              0x8
#define HWIO_GCC_BIMC_PLL_TEST_CTL_PLLOUT_HV_EN_BMSK                                                 0x80
#define HWIO_GCC_BIMC_PLL_TEST_CTL_PLLOUT_HV_EN_SHFT                                                  0x7
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST0_SEL_BMSK                                                   0x40
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST0_SEL_SHFT                                                    0x6
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ICP_EXT_SEL_BMSK                                                  0x20
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ICP_EXT_SEL_SHFT                                                   0x5
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST1_SEL_BMSK                                                   0x10
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST1_SEL_SHFT                                                    0x4
#define HWIO_GCC_BIMC_PLL_TEST_CTL_FILTER_TESTAMP_EN_BMSK                                             0x8
#define HWIO_GCC_BIMC_PLL_TEST_CTL_FILTER_TESTAMP_EN_SHFT                                             0x3
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST0_EXT_VOLT_FORCE_EN_BMSK                                      0x4
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST0_EXT_VOLT_FORCE_EN_SHFT                                      0x2
#define HWIO_GCC_BIMC_PLL_TEST_CTL_VINT_TESTAMP_ATEST0_BMSK                                           0x2
#define HWIO_GCC_BIMC_PLL_TEST_CTL_VINT_TESTAMP_ATEST0_SHFT                                           0x1
#define HWIO_GCC_BIMC_PLL_TEST_CTL_VREG_TESTAMP_ATEST0_BMSK                                           0x1
#define HWIO_GCC_BIMC_PLL_TEST_CTL_VREG_TESTAMP_ATEST0_SHFT                                           0x0

#define HWIO_GCC_BIMC_PLL_STATUS_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002301c)
#define HWIO_GCC_BIMC_PLL_STATUS_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002301c)
#define HWIO_GCC_BIMC_PLL_STATUS_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002301c)
#define HWIO_GCC_BIMC_PLL_STATUS_RMSK                                                             0x3ffff
#define HWIO_GCC_BIMC_PLL_STATUS_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_STATUS_ADDR, HWIO_GCC_BIMC_PLL_STATUS_RMSK)
#define HWIO_GCC_BIMC_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_STATUS_ADDR, m)
#define HWIO_GCC_BIMC_PLL_STATUS_PLL_ACTIVE_FLAG_BMSK                                             0x20000
#define HWIO_GCC_BIMC_PLL_STATUS_PLL_ACTIVE_FLAG_SHFT                                                0x11
#define HWIO_GCC_BIMC_PLL_STATUS_PLL_LOCK_DET_BMSK                                                0x10000
#define HWIO_GCC_BIMC_PLL_STATUS_PLL_LOCK_DET_SHFT                                                   0x10
#define HWIO_GCC_BIMC_PLL_STATUS_PLL_D_BMSK                                                        0xffff
#define HWIO_GCC_BIMC_PLL_STATUS_PLL_D_SHFT                                                           0x0

#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002603c)
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002603c)
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002603c)
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_RMSK                                                          0x3
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_ADDR, HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_IN)
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_CLK_DIV_BMSK                                                  0x3
#define HWIO_GCC_SYSTEM_NOC_LPASS_CDIVR_CLK_DIV_SHFT                                                  0x0

#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00026040)
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026040)
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026040)
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_RMSK                                                           0x3
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_ADDR, HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_IN)
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_CLK_DIV_BMSK                                                   0x3
#define HWIO_GCC_SYSTEM_NOC_WCSS_CDIVR_CLK_DIV_SHFT                                                   0x0

#define HWIO_GCC_SYSTEM_NOC_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00026000)
#define HWIO_GCC_SYSTEM_NOC_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026000)
#define HWIO_GCC_SYSTEM_NOC_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026000)
#define HWIO_GCC_SYSTEM_NOC_BCR_RMSK                                                                  0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, HWIO_GCC_SYSTEM_NOC_BCR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BCR_IN)
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00026004)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026004)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026004)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_RMSK                                                0x80000013
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR, HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_IN)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00026008)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026008)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026008)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_RMSK                                                     0x71f
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR, HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_IN)
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_SYSTEM_NOC_BFDCD_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002601c)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002601c)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002601c)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_RMSK                                                      0x30001
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR, HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_RMSK)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR,m,v,HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_IN)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_DIVIDE_BMSK                                               0x30000
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_DIVIDE_SHFT                                                  0x10
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d000)
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001d000)
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d000)
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_RMSK                                              0x1ff0001
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_ADDR, HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_RMSK)
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_ADDR,m,v,HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_IN)
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_DIVIDE_BMSK                                       0x1ff0000
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_DIVIDE_SHFT                                            0x10
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SNOC_PCIE_TIMEOUT_EXTREF_CTL_ENABLE_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00027000)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027000)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027000)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR, HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_RMSK)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_IN)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00027004)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027004)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027004)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_RMSK                                                          0x71f
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR, HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_RMSK)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_IN)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_WCSS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00026010)
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026010)
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026010)
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_WCSS_CBCR_ADDR, HWIO_GCC_SYS_NOC_WCSS_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_WCSS_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_WCSS_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_WCSS_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_WCSS_CBCR_IN)
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_WCSS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_USB3_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00026014)
#define HWIO_GCC_SYS_NOC_USB3_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026014)
#define HWIO_GCC_SYS_NOC_USB3_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026014)
#define HWIO_GCC_SYS_NOC_USB3_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SYS_NOC_USB3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_CBCR_ADDR, HWIO_GCC_SYS_NOC_USB3_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_USB3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_USB3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_USB3_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_USB3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_USB3_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_USB3_CBCR_IN)
#define HWIO_GCC_SYS_NOC_USB3_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SYS_NOC_USB3_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SYS_NOC_USB3_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_USB3_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_LPASS_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00026018)
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026018)
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026018)
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_LPASS_CBCR_ADDR, HWIO_GCC_SYS_NOC_LPASS_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_LPASS_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_LPASS_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_LPASS_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_LPASS_CBCR_IN)
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SYS_NOC_LPASS_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00026020)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026020)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026020)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SYS_NOC_TPRB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00026034)
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026034)
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026034)
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_TPRB_CBCR_ADDR, HWIO_GCC_SYS_NOC_TPRB_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_TPRB_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_TPRB_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_TPRB_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_TPRB_CBCR_IN)
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_TPRB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00026024)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026024)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026024)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK                                                0x80000001
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00026028)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026028)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026028)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_RMSK                                                    0x80000000
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_ADDR, HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_SYS_NOC_APSS_AHB_CBCR_CLK_OFF_SHFT                                                  0x1f

#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002602c)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002602c)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002602c)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR, HWIO_GCC_SNOC_PCNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_PCNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_PCNOC_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SNOC_PCNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SYS_NOC_AT_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00026030)
#define HWIO_GCC_SYS_NOC_AT_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00026030)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026030)
#define HWIO_GCC_SYS_NOC_AT_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_SYS_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, HWIO_GCC_SYS_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AT_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCNOC_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00027018)
#define HWIO_GCC_PCNOC_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027018)
#define HWIO_GCC_PCNOC_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027018)
#define HWIO_GCC_PCNOC_BCR_RMSK                                                                       0x1
#define HWIO_GCC_PCNOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BCR_ADDR, HWIO_GCC_PCNOC_BCR_RMSK)
#define HWIO_GCC_PCNOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BCR_IN)
#define HWIO_GCC_PCNOC_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_PCNOC_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_PCNOC_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002701c)
#define HWIO_GCC_PCNOC_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002701c)
#define HWIO_GCC_PCNOC_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002701c)
#define HWIO_GCC_PCNOC_AHB_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_PCNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00027020)
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027020)
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027020)
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_EAST_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_EAST_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_EAST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_EAST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_EAST_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_EAST_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_EAST_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00027024)
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027024)
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027024)
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_WEST_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_WEST_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_WEST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_WEST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_WEST_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_WEST_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_WEST_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00027034)
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027034)
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027034)
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_NORTH_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_NORTH_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_NORTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_NORTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_NORTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_NORTH_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_NORTH_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00027038)
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027038)
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027038)
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_SOUTH_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_USB2_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00027008)
#define HWIO_GCC_PCNOC_USB2_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027008)
#define HWIO_GCC_PCNOC_USB2_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027008)
#define HWIO_GCC_PCNOC_USB2_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_PCNOC_USB2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_USB2_CBCR_ADDR, HWIO_GCC_PCNOC_USB2_CBCR_RMSK)
#define HWIO_GCC_PCNOC_USB2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_USB2_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_USB2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_USB2_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_USB2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_USB2_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_USB2_CBCR_IN)
#define HWIO_GCC_PCNOC_USB2_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCNOC_USB2_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCNOC_USB2_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCNOC_USB2_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCNOC_USB3_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002700c)
#define HWIO_GCC_PCNOC_USB3_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002700c)
#define HWIO_GCC_PCNOC_USB3_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002700c)
#define HWIO_GCC_PCNOC_USB3_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_PCNOC_USB3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_USB3_CBCR_ADDR, HWIO_GCC_PCNOC_USB3_CBCR_RMSK)
#define HWIO_GCC_PCNOC_USB3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_USB3_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_USB3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_USB3_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_USB3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_USB3_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_USB3_CBCR_IN)
#define HWIO_GCC_PCNOC_USB3_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCNOC_USB3_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCNOC_USB3_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCNOC_USB3_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0002702c)
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002702c)
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002702c)
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_RMSK                                                0xf0008001
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_ADDR, HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_RMSK)
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_IN)
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                       0x70000000
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                             0x1c
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                               0x8000
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                  0xf
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_PCNOC_SLV_RPM_BRIDGE_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00027030)
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027030)
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027030)
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_RMSK                                                0x80000001
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_ADDR, HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_RMSK)
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_IN)
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_PCNOC_MST_RPM_BRIDGE_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00032090)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032090)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032090)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_RMSK                                                       0xf0008001
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR, HWIO_GCC_PCNOC_DDR_CFG_CBCR_RMSK)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_DDR_CFG_CBCR_IN)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_PCNOC_AT_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00027028)
#define HWIO_GCC_PCNOC_AT_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027028)
#define HWIO_GCC_PCNOC_AT_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027028)
#define HWIO_GCC_PCNOC_AT_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_PCNOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_AT_CBCR_ADDR, HWIO_GCC_PCNOC_AT_CBCR_RMSK)
#define HWIO_GCC_PCNOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_AT_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_AT_CBCR_IN)
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00017000)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017000)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017000)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RMSK                                                    0xf0008001
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR, HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RMSK)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR,m,v,HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_IN)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                           0x70000000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                 0x1c
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                   0x8000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                      0xf
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_IMEM_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e000)
#define HWIO_GCC_IMEM_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000e000)
#define HWIO_GCC_IMEM_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e000)
#define HWIO_GCC_IMEM_BCR_RMSK                                                                        0x1
#define HWIO_GCC_IMEM_BCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, HWIO_GCC_IMEM_BCR_RMSK)
#define HWIO_GCC_IMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, m)
#define HWIO_GCC_IMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_BCR_ADDR,v)
#define HWIO_GCC_IMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_BCR_ADDR,m,v,HWIO_GCC_IMEM_BCR_IN)
#define HWIO_GCC_IMEM_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_IMEM_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_IMEM_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e004)
#define HWIO_GCC_IMEM_AXI_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000e004)
#define HWIO_GCC_IMEM_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e004)
#define HWIO_GCC_IMEM_AXI_CBCR_RMSK                                                            0xf000fff0
#define HWIO_GCC_IMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, HWIO_GCC_IMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_IMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_IMEM_AXI_CBCR_IN)
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_SHFT                                                             0x4

#define HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000e008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_IMEM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_MMSS_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b000)
#define HWIO_GCC_MMSS_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004b000)
#define HWIO_GCC_MMSS_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b000)
#define HWIO_GCC_MMSS_BCR_RMSK                                                                        0x1
#define HWIO_GCC_MMSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_BCR_ADDR, HWIO_GCC_MMSS_BCR_RMSK)
#define HWIO_GCC_MMSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_BCR_ADDR, m)
#define HWIO_GCC_MMSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_BCR_ADDR,v)
#define HWIO_GCC_MMSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_BCR_ADDR,m,v,HWIO_GCC_MMSS_BCR_IN)
#define HWIO_GCC_MMSS_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_MMSS_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BIMC_GFX_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00059034)
#define HWIO_GCC_BIMC_GFX_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00059034)
#define HWIO_GCC_BIMC_GFX_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059034)
#define HWIO_GCC_BIMC_GFX_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_BIMC_GFX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GFX_CBCR_ADDR, HWIO_GCC_BIMC_GFX_CBCR_RMSK)
#define HWIO_GCC_BIMC_GFX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GFX_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_GFX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GFX_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_GFX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GFX_CBCR_ADDR,m,v,HWIO_GCC_BIMC_GFX_CBCR_IN)
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BIMC_GFX_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_BIMC_GFX_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_BIMC_GFX_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_BIMC_GFX_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_BIMC_GFX_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_BIMC_GFX_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_BIMC_GFX_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_BIMC_GFX_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_BIMC_GFX_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_BIMC_GFX_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00017004)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017004)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017004)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_RMSK                                                         0xf0008001
#define HWIO_GCC_RPM_CFG_XPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR, HWIO_GCC_RPM_CFG_XPU_CBCR_RMSK)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR, m)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR,v)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR,m,v,HWIO_GCC_RPM_CFG_XPU_CBCR_IN)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_QDSS_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00029000)
#define HWIO_GCC_QDSS_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029000)
#define HWIO_GCC_QDSS_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029000)
#define HWIO_GCC_QDSS_BCR_RMSK                                                                        0x1
#define HWIO_GCC_QDSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, HWIO_GCC_QDSS_BCR_RMSK)
#define HWIO_GCC_QDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, m)
#define HWIO_GCC_QDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_BCR_ADDR,v)
#define HWIO_GCC_QDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_BCR_ADDR,m,v,HWIO_GCC_QDSS_BCR_IN)
#define HWIO_GCC_QDSS_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_QDSS_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00029004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00029008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002900c)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002900c)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002900c)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_QDSS_AT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR, HWIO_GCC_QDSS_AT_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_AT_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_AT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_QDSS_AT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029010)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029010)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029010)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_QDSS_AT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR, HWIO_GCC_QDSS_AT_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_AT_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00029050)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029050)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029050)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TRIG_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRIG_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRIG_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_QDSS_TRIG_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00029054)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029054)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029054)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TRIG_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRIG_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRIG_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_QDSS_TRIG_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_QDSS_AT_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00029024)
#define HWIO_GCC_QDSS_AT_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029024)
#define HWIO_GCC_QDSS_AT_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029024)
#define HWIO_GCC_QDSS_AT_CBCR_RMSK                                                             0x80007ff1
#define HWIO_GCC_QDSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CBCR_ADDR, HWIO_GCC_QDSS_AT_CBCR_RMSK)
#define HWIO_GCC_QDSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CBCR_ADDR,m,v,HWIO_GCC_QDSS_AT_CBCR_IN)
#define HWIO_GCC_QDSS_AT_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_QDSS_AT_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_QDSS_ETR_USB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_ETR_USB_CBCR_IN)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002902c)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002902c)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002902c)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_QDSS_STM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00029030)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029030)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029030)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_QDSS_STM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00029044)
#define HWIO_GCC_QDSS_STM_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029044)
#define HWIO_GCC_QDSS_STM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029044)
#define HWIO_GCC_QDSS_STM_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_QDSS_STM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, HWIO_GCC_QDSS_STM_CBCR_RMSK)
#define HWIO_GCC_QDSS_STM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CBCR_ADDR,m,v,HWIO_GCC_QDSS_STM_CBCR_IN)
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00029048)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029048)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029048)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0002904c)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002904c)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002904c)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK                                                      0x71f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00029060)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029060)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029060)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00029064)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029064)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029064)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_RMSK                                                  0x80000013
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR, HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_QDSS_APB_TSCTR_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00029068)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029068)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029068)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_RMSK                                                       0x71f
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR, HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_QDSS_APB_TSCTR_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_QDSS_TSCTR_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002907c)
#define HWIO_GCC_QDSS_TSCTR_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002907c)
#define HWIO_GCC_QDSS_TSCTR_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002907c)
#define HWIO_GCC_QDSS_TSCTR_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_QDSS_TSCTR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QDSS_TSCTR_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QDSS_TRIG_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00029070)
#define HWIO_GCC_QDSS_TRIG_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029070)
#define HWIO_GCC_QDSS_TRIG_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029070)
#define HWIO_GCC_QDSS_TRIG_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_QDSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CBCR_ADDR, HWIO_GCC_QDSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRIG_CBCR_IN)
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_QDSS_DAP_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00029084)
#define HWIO_GCC_QDSS_DAP_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029084)
#define HWIO_GCC_QDSS_DAP_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029084)
#define HWIO_GCC_QDSS_DAP_CBCR_RMSK                                                            0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, HWIO_GCC_QDSS_DAP_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_SHFT                                                          0x1f

#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00030000)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030000)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK                                                       0x80000002
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                                      0x1

#define HWIO_GCC_USB_HS_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00041000)
#define HWIO_GCC_USB_HS_BCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041000)
#define HWIO_GCC_USB_HS_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041000)
#define HWIO_GCC_USB_HS_BCR_RMSK                                                                      0x1
#define HWIO_GCC_USB_HS_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_BCR_ADDR, HWIO_GCC_USB_HS_BCR_RMSK)
#define HWIO_GCC_USB_HS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_BCR_ADDR, m)
#define HWIO_GCC_USB_HS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_BCR_ADDR,v)
#define HWIO_GCC_USB_HS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_BCR_ADDR,m,v,HWIO_GCC_USB_HS_BCR_IN)
#define HWIO_GCC_USB_HS_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_USB_HS_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00041004)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041004)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041004)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_RMSK                                                       0xf000fff1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CBCR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CBCR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00041030)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041030)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041030)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_RMSK                                                  0xf0008001
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR, HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_IN)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                         0x70000000
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                               0x1c
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                 0x8000
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                    0xf
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004100c)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004100c)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004100c)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_RMSK                                            0x80000001
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR, HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_RMSK)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_IN)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00041010)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041010)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041010)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00041014)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041014)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041014)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_USB2A_PHY_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00041028)
#define HWIO_GCC_USB2A_PHY_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041028)
#define HWIO_GCC_USB2A_PHY_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041028)
#define HWIO_GCC_USB2A_PHY_BCR_RMSK                                                                   0x1
#define HWIO_GCC_USB2A_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB2A_PHY_BCR_ADDR, HWIO_GCC_USB2A_PHY_BCR_RMSK)
#define HWIO_GCC_USB2A_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2A_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB2A_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2A_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB2A_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2A_PHY_BCR_ADDR,m,v,HWIO_GCC_USB2A_PHY_BCR_IN)
#define HWIO_GCC_USB2A_PHY_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_USB2A_PHY_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0004102c)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004102c)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004102c)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR, HWIO_GCC_USB2A_PHY_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB2A_PHY_SLEEP_CBCR_IN)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00041034)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041034)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041034)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_RMSK                                                            0x1
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR, HWIO_GCC_USB2_HS_PHY_ONLY_BCR_RMSK)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR, m)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR,v)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR,m,v,HWIO_GCC_USB2_HS_PHY_ONLY_BCR_IN)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00041038)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041038)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041038)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_RMSK                                                          0x1
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR, HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_RMSK)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR, m)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR,v)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR,m,v,HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_IN)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_QUSB2_PHY_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004103c)
#define HWIO_GCC_QUSB2_PHY_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004103c)
#define HWIO_GCC_QUSB2_PHY_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004103c)
#define HWIO_GCC_QUSB2_PHY_BCR_RMSK                                                                   0x1
#define HWIO_GCC_QUSB2_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2_PHY_BCR_ADDR, HWIO_GCC_QUSB2_PHY_BCR_RMSK)
#define HWIO_GCC_QUSB2_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2_PHY_BCR_ADDR, m)
#define HWIO_GCC_QUSB2_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2_PHY_BCR_ADDR,v)
#define HWIO_GCC_QUSB2_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2_PHY_BCR_ADDR,m,v,HWIO_GCC_QUSB2_PHY_BCR_IN)
#define HWIO_GCC_QUSB2_PHY_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_QUSB2_PHY_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_SDCC1_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00042000)
#define HWIO_GCC_SDCC1_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042000)
#define HWIO_GCC_SDCC1_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042000)
#define HWIO_GCC_SDCC1_BCR_RMSK                                                                       0x1
#define HWIO_GCC_SDCC1_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_BCR_ADDR, HWIO_GCC_SDCC1_BCR_RMSK)
#define HWIO_GCC_SDCC1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_BCR_ADDR, m)
#define HWIO_GCC_SDCC1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_BCR_ADDR,v)
#define HWIO_GCC_SDCC1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_BCR_ADDR,m,v,HWIO_GCC_SDCC1_BCR_IN)
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00042004)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042004)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042004)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                    0x40
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                     0x6
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                    0x20
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                     0x5
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00042008)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042008)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042008)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_SDCC1_APPS_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004200c)
#define HWIO_GCC_SDCC1_APPS_M_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004200c)
#define HWIO_GCC_SDCC1_APPS_M_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004200c)
#define HWIO_GCC_SDCC1_APPS_M_RMSK                                                                   0xff
#define HWIO_GCC_SDCC1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_M_ADDR, HWIO_GCC_SDCC1_APPS_M_RMSK)
#define HWIO_GCC_SDCC1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_M_ADDR,m,v,HWIO_GCC_SDCC1_APPS_M_IN)
#define HWIO_GCC_SDCC1_APPS_M_M_BMSK                                                                 0xff
#define HWIO_GCC_SDCC1_APPS_M_M_SHFT                                                                  0x0

#define HWIO_GCC_SDCC1_APPS_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00042010)
#define HWIO_GCC_SDCC1_APPS_N_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042010)
#define HWIO_GCC_SDCC1_APPS_N_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042010)
#define HWIO_GCC_SDCC1_APPS_N_RMSK                                                                   0xff
#define HWIO_GCC_SDCC1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_N_ADDR, HWIO_GCC_SDCC1_APPS_N_RMSK)
#define HWIO_GCC_SDCC1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_N_ADDR,m,v,HWIO_GCC_SDCC1_APPS_N_IN)
#define HWIO_GCC_SDCC1_APPS_N_NOT_N_MINUS_M_BMSK                                                     0xff
#define HWIO_GCC_SDCC1_APPS_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_SDCC1_APPS_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00042014)
#define HWIO_GCC_SDCC1_APPS_D_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042014)
#define HWIO_GCC_SDCC1_APPS_D_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042014)
#define HWIO_GCC_SDCC1_APPS_D_RMSK                                                                   0xff
#define HWIO_GCC_SDCC1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_D_ADDR, HWIO_GCC_SDCC1_APPS_D_RMSK)
#define HWIO_GCC_SDCC1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_D_ADDR,m,v,HWIO_GCC_SDCC1_APPS_D_IN)
#define HWIO_GCC_SDCC1_APPS_D_NOT_2D_BMSK                                                            0xff
#define HWIO_GCC_SDCC1_APPS_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_SDCC1_APPS_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00042018)
#define HWIO_GCC_SDCC1_APPS_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042018)
#define HWIO_GCC_SDCC1_APPS_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042018)
#define HWIO_GCC_SDCC1_APPS_CBCR_RMSK                                                          0x80007ff1
#define HWIO_GCC_SDCC1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CBCR_ADDR, HWIO_GCC_SDCC1_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CBCR_IN)
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SDCC1_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004201c)
#define HWIO_GCC_SDCC1_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004201c)
#define HWIO_GCC_SDCC1_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004201c)
#define HWIO_GCC_SDCC1_AHB_CBCR_RMSK                                                           0xf000fff1
#define HWIO_GCC_SDCC1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_AHB_CBCR_ADDR, HWIO_GCC_SDCC1_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_AHB_CBCR_IN)
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SDCC1_MISC_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00042020)
#define HWIO_GCC_SDCC1_MISC_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042020)
#define HWIO_GCC_SDCC1_MISC_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042020)
#define HWIO_GCC_SDCC1_MISC_RMSK                                                                      0x1
#define HWIO_GCC_SDCC1_MISC_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_MISC_ADDR, HWIO_GCC_SDCC1_MISC_RMSK)
#define HWIO_GCC_SDCC1_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_MISC_ADDR, m)
#define HWIO_GCC_SDCC1_MISC_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_MISC_ADDR,v)
#define HWIO_GCC_SDCC1_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_MISC_ADDR,m,v,HWIO_GCC_SDCC1_MISC_IN)
#define HWIO_GCC_SDCC1_MISC_CDC_ARES_BMSK                                                             0x1
#define HWIO_GCC_SDCC1_MISC_CDC_ARES_SHFT                                                             0x0

#define HWIO_GCC_SDCC2_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00043000)
#define HWIO_GCC_SDCC2_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043000)
#define HWIO_GCC_SDCC2_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043000)
#define HWIO_GCC_SDCC2_BCR_RMSK                                                                       0x1
#define HWIO_GCC_SDCC2_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, HWIO_GCC_SDCC2_BCR_RMSK)
#define HWIO_GCC_SDCC2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, m)
#define HWIO_GCC_SDCC2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_BCR_ADDR,v)
#define HWIO_GCC_SDCC2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_BCR_ADDR,m,v,HWIO_GCC_SDCC2_BCR_IN)
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00043004)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043004)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043004)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                    0x40
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                     0x6
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                    0x20
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                     0x5
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00043008)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043008)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043008)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_SDCC2_APPS_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004300c)
#define HWIO_GCC_SDCC2_APPS_M_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004300c)
#define HWIO_GCC_SDCC2_APPS_M_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004300c)
#define HWIO_GCC_SDCC2_APPS_M_RMSK                                                                   0xff
#define HWIO_GCC_SDCC2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, HWIO_GCC_SDCC2_APPS_M_RMSK)
#define HWIO_GCC_SDCC2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_M_ADDR,m,v,HWIO_GCC_SDCC2_APPS_M_IN)
#define HWIO_GCC_SDCC2_APPS_M_M_BMSK                                                                 0xff
#define HWIO_GCC_SDCC2_APPS_M_M_SHFT                                                                  0x0

#define HWIO_GCC_SDCC2_APPS_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00043010)
#define HWIO_GCC_SDCC2_APPS_N_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043010)
#define HWIO_GCC_SDCC2_APPS_N_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043010)
#define HWIO_GCC_SDCC2_APPS_N_RMSK                                                                   0xff
#define HWIO_GCC_SDCC2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, HWIO_GCC_SDCC2_APPS_N_RMSK)
#define HWIO_GCC_SDCC2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_N_ADDR,m,v,HWIO_GCC_SDCC2_APPS_N_IN)
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_BMSK                                                     0xff
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_SDCC2_APPS_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00043014)
#define HWIO_GCC_SDCC2_APPS_D_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043014)
#define HWIO_GCC_SDCC2_APPS_D_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043014)
#define HWIO_GCC_SDCC2_APPS_D_RMSK                                                                   0xff
#define HWIO_GCC_SDCC2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, HWIO_GCC_SDCC2_APPS_D_RMSK)
#define HWIO_GCC_SDCC2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_D_ADDR,m,v,HWIO_GCC_SDCC2_APPS_D_IN)
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_BMSK                                                            0xff
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_SDCC2_APPS_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00043018)
#define HWIO_GCC_SDCC2_APPS_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043018)
#define HWIO_GCC_SDCC2_APPS_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043018)
#define HWIO_GCC_SDCC2_APPS_CBCR_RMSK                                                          0x80007ff1
#define HWIO_GCC_SDCC2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, HWIO_GCC_SDCC2_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CBCR_IN)
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SDCC2_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004301c)
#define HWIO_GCC_SDCC2_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004301c)
#define HWIO_GCC_SDCC2_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004301c)
#define HWIO_GCC_SDCC2_AHB_CBCR_RMSK                                                           0xf000fff1
#define HWIO_GCC_SDCC2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, HWIO_GCC_SDCC2_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_AHB_CBCR_IN)
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d000)
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005d000)
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d000)
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_RMSK                                                  0x800000f3
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ADDR, HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_IN)
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_DIRTY_D_BMSK                                                0x80
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_DIRTY_D_SHFT                                                 0x7
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_DIRTY_M_BMSK                                                0x40
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_DIRTY_M_SHFT                                                 0x6
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_DIRTY_N_BMSK                                                0x20
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_DIRTY_N_SHFT                                                 0x5
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_SDCC1_ICE_CORE_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d004)
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005d004)
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d004)
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_RMSK                                                      0x371f
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_ADDR, HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_IN)
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_MODE_BMSK                                                 0x3000
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_MODE_SHFT                                                    0xc
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_SDCC1_ICE_CORE_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_SDCC1_ICE_CORE_M_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d008)
#define HWIO_GCC_SDCC1_ICE_CORE_M_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005d008)
#define HWIO_GCC_SDCC1_ICE_CORE_M_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d008)
#define HWIO_GCC_SDCC1_ICE_CORE_M_RMSK                                                               0xff
#define HWIO_GCC_SDCC1_ICE_CORE_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_M_ADDR, HWIO_GCC_SDCC1_ICE_CORE_M_RMSK)
#define HWIO_GCC_SDCC1_ICE_CORE_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_M_ADDR, m)
#define HWIO_GCC_SDCC1_ICE_CORE_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_ICE_CORE_M_ADDR,v)
#define HWIO_GCC_SDCC1_ICE_CORE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_ICE_CORE_M_ADDR,m,v,HWIO_GCC_SDCC1_ICE_CORE_M_IN)
#define HWIO_GCC_SDCC1_ICE_CORE_M_M_BMSK                                                             0xff
#define HWIO_GCC_SDCC1_ICE_CORE_M_M_SHFT                                                              0x0

#define HWIO_GCC_SDCC1_ICE_CORE_N_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d00c)
#define HWIO_GCC_SDCC1_ICE_CORE_N_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005d00c)
#define HWIO_GCC_SDCC1_ICE_CORE_N_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d00c)
#define HWIO_GCC_SDCC1_ICE_CORE_N_RMSK                                                               0xff
#define HWIO_GCC_SDCC1_ICE_CORE_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_N_ADDR, HWIO_GCC_SDCC1_ICE_CORE_N_RMSK)
#define HWIO_GCC_SDCC1_ICE_CORE_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_N_ADDR, m)
#define HWIO_GCC_SDCC1_ICE_CORE_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_ICE_CORE_N_ADDR,v)
#define HWIO_GCC_SDCC1_ICE_CORE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_ICE_CORE_N_ADDR,m,v,HWIO_GCC_SDCC1_ICE_CORE_N_IN)
#define HWIO_GCC_SDCC1_ICE_CORE_N_NOT_N_MINUS_M_BMSK                                                 0xff
#define HWIO_GCC_SDCC1_ICE_CORE_N_NOT_N_MINUS_M_SHFT                                                  0x0

#define HWIO_GCC_SDCC1_ICE_CORE_D_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d010)
#define HWIO_GCC_SDCC1_ICE_CORE_D_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005d010)
#define HWIO_GCC_SDCC1_ICE_CORE_D_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d010)
#define HWIO_GCC_SDCC1_ICE_CORE_D_RMSK                                                               0xff
#define HWIO_GCC_SDCC1_ICE_CORE_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_D_ADDR, HWIO_GCC_SDCC1_ICE_CORE_D_RMSK)
#define HWIO_GCC_SDCC1_ICE_CORE_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_D_ADDR, m)
#define HWIO_GCC_SDCC1_ICE_CORE_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_ICE_CORE_D_ADDR,v)
#define HWIO_GCC_SDCC1_ICE_CORE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_ICE_CORE_D_ADDR,m,v,HWIO_GCC_SDCC1_ICE_CORE_D_IN)
#define HWIO_GCC_SDCC1_ICE_CORE_D_NOT_2D_BMSK                                                        0xff
#define HWIO_GCC_SDCC1_ICE_CORE_D_NOT_2D_SHFT                                                         0x0

#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d014)
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005d014)
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d014)
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_RMSK                                                      0x80007ff1
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_CBCR_ADDR, HWIO_GCC_SDCC1_ICE_CORE_CBCR_RMSK)
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_ICE_CORE_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_ICE_CORE_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_ICE_CORE_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_ICE_CORE_CBCR_IN)
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                        0x4000
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                           0xe
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                      0x2000
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                         0xd
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                     0x1000
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                        0xc
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_WAKEUP_BMSK                                                    0xf00
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_WAKEUP_SHFT                                                      0x8
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_SLEEP_BMSK                                                      0xf0
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_SLEEP_SHFT                                                       0x4
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SDCC1_ICE_CORE_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001000)
#define HWIO_GCC_BLSP1_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00001000)
#define HWIO_GCC_BLSP1_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001000)
#define HWIO_GCC_BLSP1_BCR_RMSK                                                                       0x1
#define HWIO_GCC_BLSP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, HWIO_GCC_BLSP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_BCR_IN)
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001004)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00001004)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001004)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK                                                         0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f

#define HWIO_GCC_BLSP1_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001008)
#define HWIO_GCC_BLSP1_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00001008)
#define HWIO_GCC_BLSP1_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001008)
#define HWIO_GCC_BLSP1_AHB_CBCR_RMSK                                                           0xf000fff0
#define HWIO_GCC_BLSP1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, HWIO_GCC_BLSP1_AHB_CBCR_RMSK)
#define HWIO_GCC_BLSP1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_AHB_CBCR_IN)
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_SHFT                                                            0x4

#define HWIO_GCC_BLSP1_QUP1_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00002000)
#define HWIO_GCC_BLSP1_QUP1_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002000)
#define HWIO_GCC_BLSP1_QUP1_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002000)
#define HWIO_GCC_BLSP1_QUP1_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, HWIO_GCC_BLSP1_QUP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_BCR_IN)
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00002004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00002008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000200c)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000200c)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000200c)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002010)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002010)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002010)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003000)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003000)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003000)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003004)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003004)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003004)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00004000)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004000)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004000)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00004004)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004004)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004004)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005000)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005000)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005000)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005004)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005004)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005004)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002024)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002024)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002024)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                           0x40
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                            0x6
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                           0x20
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                            0x5
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002028)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002028)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002028)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000202c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000202c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000202c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_BMSK                                                        0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00002030)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002030)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002030)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00002034)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002034)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002034)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_UART1_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00002038)
#define HWIO_GCC_BLSP1_UART1_BCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002038)
#define HWIO_GCC_BLSP1_UART1_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002038)
#define HWIO_GCC_BLSP1_UART1_BCR_RMSK                                                                 0x1
#define HWIO_GCC_BLSP1_UART1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, HWIO_GCC_BLSP1_UART1_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_BCR_IN)
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000203c)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000203c)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000203c)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00002040)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002040)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002040)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00002044)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002044)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002044)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00002048)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002048)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002048)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_UART1_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000204c)
#define HWIO_GCC_BLSP1_UART1_APPS_M_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000204c)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000204c)
#define HWIO_GCC_BLSP1_UART1_APPS_M_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, HWIO_GCC_BLSP1_UART1_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_BMSK                                                         0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_UART1_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00002050)
#define HWIO_GCC_BLSP1_UART1_APPS_N_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002050)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002050)
#define HWIO_GCC_BLSP1_UART1_APPS_N_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, HWIO_GCC_BLSP1_UART1_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_BMSK                                             0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART1_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00002054)
#define HWIO_GCC_BLSP1_UART1_APPS_D_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002054)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002054)
#define HWIO_GCC_BLSP1_UART1_APPS_D_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, HWIO_GCC_BLSP1_UART1_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART0_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00006000)
#define HWIO_GCC_BLSP1_UART0_BCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006000)
#define HWIO_GCC_BLSP1_UART0_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006000)
#define HWIO_GCC_BLSP1_UART0_BCR_RMSK                                                                 0x1
#define HWIO_GCC_BLSP1_UART0_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_BCR_ADDR, HWIO_GCC_BLSP1_UART0_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART0_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART0_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART0_BCR_IN)
#define HWIO_GCC_BLSP1_UART0_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART0_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00006004)
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006004)
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006004)
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART0_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART0_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART0_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART0_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_UART0_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00006008)
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006008)
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006008)
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART0_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART0_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART0_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART0_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART0_SIM_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000600c)
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000600c)
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000600c)
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_UART0_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00006010)
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006010)
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006010)
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_UART0_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_UART0_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00006014)
#define HWIO_GCC_BLSP1_UART0_APPS_M_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006014)
#define HWIO_GCC_BLSP1_UART0_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006014)
#define HWIO_GCC_BLSP1_UART0_APPS_M_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART0_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_M_ADDR, HWIO_GCC_BLSP1_UART0_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART0_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART0_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART0_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART0_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART0_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART0_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART0_APPS_M_M_BMSK                                                         0xffff
#define HWIO_GCC_BLSP1_UART0_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_UART0_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00006018)
#define HWIO_GCC_BLSP1_UART0_APPS_N_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006018)
#define HWIO_GCC_BLSP1_UART0_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006018)
#define HWIO_GCC_BLSP1_UART0_APPS_N_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART0_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_N_ADDR, HWIO_GCC_BLSP1_UART0_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART0_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART0_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART0_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART0_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART0_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART0_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART0_APPS_N_NOT_N_MINUS_M_BMSK                                             0xffff
#define HWIO_GCC_BLSP1_UART0_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART0_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000601c)
#define HWIO_GCC_BLSP1_UART0_APPS_D_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000601c)
#define HWIO_GCC_BLSP1_UART0_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000601c)
#define HWIO_GCC_BLSP1_UART0_APPS_D_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART0_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_D_ADDR, HWIO_GCC_BLSP1_UART0_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART0_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART0_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART0_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART0_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART0_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART0_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART0_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART0_APPS_D_NOT_2D_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART0_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_QUP0_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00006020)
#define HWIO_GCC_BLSP1_QUP0_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006020)
#define HWIO_GCC_BLSP1_QUP0_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006020)
#define HWIO_GCC_BLSP1_QUP0_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_QUP0_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_BCR_ADDR, HWIO_GCC_BLSP1_QUP0_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_BCR_IN)
#define HWIO_GCC_BLSP1_QUP0_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_QUP0_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00006024)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006024)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006024)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00006028)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006028)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006028)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000602c)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000602c)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000602c)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00006030)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006030)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006030)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP0_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00006034)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006034)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006034)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                           0x40
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                            0x6
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                           0x20
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                            0x5
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00006038)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006038)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006038)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000603c)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000603c)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000603c)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_M_BMSK                                                        0xff
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_M_M_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00006040)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006040)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006040)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00006044)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006044)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006044)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP0_SPI_APPS_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_UART3_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00004008)
#define HWIO_GCC_BLSP1_UART3_BCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004008)
#define HWIO_GCC_BLSP1_UART3_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004008)
#define HWIO_GCC_BLSP1_UART3_BCR_RMSK                                                                 0x1
#define HWIO_GCC_BLSP1_UART3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, HWIO_GCC_BLSP1_UART3_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_BCR_IN)
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000400c)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000400c)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000400c)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00004010)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004010)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004010)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00004014)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004014)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004014)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00004038)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004038)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004038)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_UART3_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000403c)
#define HWIO_GCC_BLSP1_UART3_APPS_M_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000403c)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000403c)
#define HWIO_GCC_BLSP1_UART3_APPS_M_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, HWIO_GCC_BLSP1_UART3_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_BMSK                                                         0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_UART3_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004040)
#define HWIO_GCC_BLSP1_UART3_APPS_N_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004040)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004040)
#define HWIO_GCC_BLSP1_UART3_APPS_N_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, HWIO_GCC_BLSP1_UART3_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_BMSK                                             0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART3_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00004044)
#define HWIO_GCC_BLSP1_UART3_APPS_D_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004044)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004044)
#define HWIO_GCC_BLSP1_UART3_APPS_D_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, HWIO_GCC_BLSP1_UART3_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_QUP2_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00003008)
#define HWIO_GCC_BLSP1_QUP2_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003008)
#define HWIO_GCC_BLSP1_QUP2_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003008)
#define HWIO_GCC_BLSP1_QUP2_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, HWIO_GCC_BLSP1_QUP2_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_BCR_IN)
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000300c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000300c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000300c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00003010)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003010)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003010)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                           0x40
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                            0x6
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                           0x20
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                            0x5
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000301c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000301c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000301c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_BMSK                                                        0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00003020)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003020)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003020)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00003024)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003024)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003024)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_UART2_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00003028)
#define HWIO_GCC_BLSP1_UART2_BCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003028)
#define HWIO_GCC_BLSP1_UART2_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003028)
#define HWIO_GCC_BLSP1_UART2_BCR_RMSK                                                                 0x1
#define HWIO_GCC_BLSP1_UART2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, HWIO_GCC_BLSP1_UART2_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_BCR_IN)
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000302c)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000302c)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000302c)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00003030)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003030)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003030)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003034)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003034)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003034)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003038)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003038)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003038)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP1_UART2_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000303c)
#define HWIO_GCC_BLSP1_UART2_APPS_M_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000303c)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000303c)
#define HWIO_GCC_BLSP1_UART2_APPS_M_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, HWIO_GCC_BLSP1_UART2_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_BMSK                                                         0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP1_UART2_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00003040)
#define HWIO_GCC_BLSP1_UART2_APPS_N_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003040)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003040)
#define HWIO_GCC_BLSP1_UART2_APPS_N_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, HWIO_GCC_BLSP1_UART2_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_BMSK                                             0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP1_UART2_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00003044)
#define HWIO_GCC_BLSP1_UART2_APPS_D_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003044)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003044)
#define HWIO_GCC_BLSP1_UART2_APPS_D_RMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, HWIO_GCC_BLSP1_UART2_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_QUP3_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00004018)
#define HWIO_GCC_BLSP1_QUP3_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004018)
#define HWIO_GCC_BLSP1_QUP3_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004018)
#define HWIO_GCC_BLSP1_QUP3_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, HWIO_GCC_BLSP1_QUP3_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_BCR_IN)
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000401c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000401c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000401c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00004020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00004024)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004024)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004024)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                           0x40
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                            0x6
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                           0x20
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                            0x5
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00004028)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004028)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004028)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000402c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000402c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000402c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_BMSK                                                        0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00004030)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004030)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004030)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00004034)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004034)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004034)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP4_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00005018)
#define HWIO_GCC_BLSP1_QUP4_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005018)
#define HWIO_GCC_BLSP1_QUP4_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005018)
#define HWIO_GCC_BLSP1_QUP4_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, HWIO_GCC_BLSP1_QUP4_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_BCR_IN)
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000501c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000501c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000501c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00005020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005024)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005024)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005024)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                           0x40
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                            0x6
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                           0x20
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                            0x5
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005028)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005028)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005028)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000502c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000502c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000502c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_BMSK                                                        0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00005030)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005030)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005030)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00005034)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005034)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005034)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b000)
#define HWIO_GCC_BLSP2_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000b000)
#define HWIO_GCC_BLSP2_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000b000)
#define HWIO_GCC_BLSP2_BCR_RMSK                                                                       0x1
#define HWIO_GCC_BLSP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_BCR_ADDR, HWIO_GCC_BLSP2_BCR_RMSK)
#define HWIO_GCC_BLSP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_BCR_ADDR,m,v,HWIO_GCC_BLSP2_BCR_IN)
#define HWIO_GCC_BLSP2_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_BLSP2_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b004)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000b004)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000b004)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_RMSK                                                         0x80000000
#define HWIO_GCC_BLSP2_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR, HWIO_GCC_BLSP2_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BLSP2_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f

#define HWIO_GCC_BLSP2_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b008)
#define HWIO_GCC_BLSP2_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000b008)
#define HWIO_GCC_BLSP2_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000b008)
#define HWIO_GCC_BLSP2_AHB_CBCR_RMSK                                                           0xf000fff0
#define HWIO_GCC_BLSP2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_AHB_CBCR_ADDR, HWIO_GCC_BLSP2_AHB_CBCR_RMSK)
#define HWIO_GCC_BLSP2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_AHB_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_AHB_CBCR_IN)
#define HWIO_GCC_BLSP2_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP2_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_BLSP2_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_BLSP2_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_BLSP2_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_BLSP2_AHB_CBCR_SLEEP_SHFT                                                            0x4

#define HWIO_GCC_BLSP2_QUP0_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c000)
#define HWIO_GCC_BLSP2_QUP0_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c000)
#define HWIO_GCC_BLSP2_QUP0_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c000)
#define HWIO_GCC_BLSP2_QUP0_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP2_QUP0_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_BCR_ADDR, HWIO_GCC_BLSP2_QUP0_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_BCR_IN)
#define HWIO_GCC_BLSP2_QUP0_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP2_QUP0_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c004)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c004)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c004)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c008)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c008)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c008)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c00c)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c00c)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c00c)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_RMSK                                             0x80000013
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c010)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c010)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c010)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_RMSK                                                  0x71f
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP2_QUP0_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c024)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c024)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c024)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                           0x40
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                            0x6
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                           0x20
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                            0x5
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c028)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c028)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c028)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c02c)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c02c)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c02c)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_RMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_M_BMSK                                                        0xff
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_M_M_SHFT                                                         0x0

#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c030)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c030)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c030)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_RMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c034)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c034)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c034)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_RMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_BLSP2_QUP0_SPI_APPS_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_UART0_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c038)
#define HWIO_GCC_BLSP2_UART0_BCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c038)
#define HWIO_GCC_BLSP2_UART0_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c038)
#define HWIO_GCC_BLSP2_UART0_BCR_RMSK                                                                 0x1
#define HWIO_GCC_BLSP2_UART0_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_BCR_ADDR, HWIO_GCC_BLSP2_UART0_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART0_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART0_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART0_BCR_IN)
#define HWIO_GCC_BLSP2_UART0_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_BLSP2_UART0_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c03c)
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c03c)
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c03c)
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART0_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART0_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART0_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART0_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BLSP2_UART0_APPS_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c040)
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c040)
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c040)
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART0_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART0_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART0_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART0_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP2_UART0_SIM_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c044)
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c044)
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c044)
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_RMSK                                                0x800000f3
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ROOT_OFF_BMSK                                       0x80000000
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ROOT_OFF_SHFT                                             0x1f
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_DIRTY_D_BMSK                                              0x80
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_DIRTY_D_SHFT                                               0x7
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_DIRTY_M_BMSK                                              0x40
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_DIRTY_M_SHFT                                               0x6
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_DIRTY_N_BMSK                                              0x20
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_DIRTY_N_SHFT                                               0x5
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                       0x10
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                        0x4
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ROOT_EN_BMSK                                               0x2
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_ROOT_EN_SHFT                                               0x1
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_UPDATE_BMSK                                                0x1
#define HWIO_GCC_BLSP2_UART0_APPS_CMD_RCGR_UPDATE_SHFT                                                0x0

#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c048)
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c048)
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c048)
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_RMSK                                                    0x371f
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_MODE_BMSK                                               0x3000
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_MODE_SHFT                                                  0xc
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_SRC_SEL_SHFT                                               0x8
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_BLSP2_UART0_APPS_CFG_RCGR_SRC_DIV_SHFT                                               0x0

#define HWIO_GCC_BLSP2_UART0_APPS_M_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c04c)
#define HWIO_GCC_BLSP2_UART0_APPS_M_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c04c)
#define HWIO_GCC_BLSP2_UART0_APPS_M_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c04c)
#define HWIO_GCC_BLSP2_UART0_APPS_M_RMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART0_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_M_ADDR, HWIO_GCC_BLSP2_UART0_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART0_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART0_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART0_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART0_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART0_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART0_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART0_APPS_M_M_BMSK                                                         0xffff
#define HWIO_GCC_BLSP2_UART0_APPS_M_M_SHFT                                                            0x0

#define HWIO_GCC_BLSP2_UART0_APPS_N_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c050)
#define HWIO_GCC_BLSP2_UART0_APPS_N_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c050)
#define HWIO_GCC_BLSP2_UART0_APPS_N_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c050)
#define HWIO_GCC_BLSP2_UART0_APPS_N_RMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART0_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_N_ADDR, HWIO_GCC_BLSP2_UART0_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART0_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART0_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART0_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART0_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART0_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART0_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART0_APPS_N_NOT_N_MINUS_M_BMSK                                             0xffff
#define HWIO_GCC_BLSP2_UART0_APPS_N_NOT_N_MINUS_M_SHFT                                                0x0

#define HWIO_GCC_BLSP2_UART0_APPS_D_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c054)
#define HWIO_GCC_BLSP2_UART0_APPS_D_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000c054)
#define HWIO_GCC_BLSP2_UART0_APPS_D_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c054)
#define HWIO_GCC_BLSP2_UART0_APPS_D_RMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART0_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_D_ADDR, HWIO_GCC_BLSP2_UART0_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART0_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART0_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART0_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART0_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART0_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART0_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART0_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART0_APPS_D_NOT_2D_BMSK                                                    0xffff
#define HWIO_GCC_BLSP2_UART0_APPS_D_NOT_2D_SHFT                                                       0x0

#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000100c)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000100c)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000100c)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001010)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00001010)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001010)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK                                                         0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_PWM1_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00049000)
#define HWIO_GCC_PWM1_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00049000)
#define HWIO_GCC_PWM1_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049000)
#define HWIO_GCC_PWM1_BCR_RMSK                                                                        0x1
#define HWIO_GCC_PWM1_BCR_IN          \
        in_dword_masked(HWIO_GCC_PWM1_BCR_ADDR, HWIO_GCC_PWM1_BCR_RMSK)
#define HWIO_GCC_PWM1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PWM1_BCR_ADDR, m)
#define HWIO_GCC_PWM1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PWM1_BCR_ADDR,v)
#define HWIO_GCC_PWM1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PWM1_BCR_ADDR,m,v,HWIO_GCC_PWM1_BCR_IN)
#define HWIO_GCC_PWM1_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_PWM1_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_PWM1_XO512_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00049004)
#define HWIO_GCC_PWM1_XO512_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00049004)
#define HWIO_GCC_PWM1_XO512_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049004)
#define HWIO_GCC_PWM1_XO512_CBCR_RMSK                                                          0x81ff0001
#define HWIO_GCC_PWM1_XO512_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PWM1_XO512_CBCR_ADDR, HWIO_GCC_PWM1_XO512_CBCR_RMSK)
#define HWIO_GCC_PWM1_XO512_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PWM1_XO512_CBCR_ADDR, m)
#define HWIO_GCC_PWM1_XO512_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PWM1_XO512_CBCR_ADDR,v)
#define HWIO_GCC_PWM1_XO512_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PWM1_XO512_CBCR_ADDR,m,v,HWIO_GCC_PWM1_XO512_CBCR_IN)
#define HWIO_GCC_PWM1_XO512_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PWM1_XO512_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PWM1_XO512_CBCR_CLK_DIV_BMSK                                                   0x1ff0000
#define HWIO_GCC_PWM1_XO512_CBCR_CLK_DIV_SHFT                                                        0x10
#define HWIO_GCC_PWM1_XO512_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PWM1_XO512_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PWM2_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004a000)
#define HWIO_GCC_PWM2_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004a000)
#define HWIO_GCC_PWM2_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004a000)
#define HWIO_GCC_PWM2_BCR_RMSK                                                                        0x1
#define HWIO_GCC_PWM2_BCR_IN          \
        in_dword_masked(HWIO_GCC_PWM2_BCR_ADDR, HWIO_GCC_PWM2_BCR_RMSK)
#define HWIO_GCC_PWM2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PWM2_BCR_ADDR, m)
#define HWIO_GCC_PWM2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PWM2_BCR_ADDR,v)
#define HWIO_GCC_PWM2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PWM2_BCR_ADDR,m,v,HWIO_GCC_PWM2_BCR_IN)
#define HWIO_GCC_PWM2_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_PWM2_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_PWM2_XO512_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004a004)
#define HWIO_GCC_PWM2_XO512_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004a004)
#define HWIO_GCC_PWM2_XO512_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004a004)
#define HWIO_GCC_PWM2_XO512_CBCR_RMSK                                                          0x81ff0001
#define HWIO_GCC_PWM2_XO512_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PWM2_XO512_CBCR_ADDR, HWIO_GCC_PWM2_XO512_CBCR_RMSK)
#define HWIO_GCC_PWM2_XO512_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PWM2_XO512_CBCR_ADDR, m)
#define HWIO_GCC_PWM2_XO512_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PWM2_XO512_CBCR_ADDR,v)
#define HWIO_GCC_PWM2_XO512_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PWM2_XO512_CBCR_ADDR,m,v,HWIO_GCC_PWM2_XO512_CBCR_IN)
#define HWIO_GCC_PWM2_XO512_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PWM2_XO512_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PWM2_XO512_CBCR_CLK_DIV_BMSK                                                   0x1ff0000
#define HWIO_GCC_PWM2_XO512_CBCR_CLK_DIV_SHFT                                                        0x10
#define HWIO_GCC_PWM2_XO512_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PWM2_XO512_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PDM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044000)
#define HWIO_GCC_PDM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044000)
#define HWIO_GCC_PDM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044000)
#define HWIO_GCC_PDM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_PDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, HWIO_GCC_PDM_BCR_RMSK)
#define HWIO_GCC_PDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, m)
#define HWIO_GCC_PDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_BCR_ADDR,v)
#define HWIO_GCC_PDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_BCR_ADDR,m,v,HWIO_GCC_PDM_BCR_IN)
#define HWIO_GCC_PDM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_PDM_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_PDM_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00044004)
#define HWIO_GCC_PDM_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044004)
#define HWIO_GCC_PDM_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044004)
#define HWIO_GCC_PDM_AHB_CBCR_RMSK                                                             0xf0008001
#define HWIO_GCC_PDM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, HWIO_GCC_PDM_AHB_CBCR_RMSK)
#define HWIO_GCC_PDM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PDM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PDM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PDM_AHB_CBCR_IN)
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PDM_XO4_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00044008)
#define HWIO_GCC_PDM_XO4_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044008)
#define HWIO_GCC_PDM_XO4_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044008)
#define HWIO_GCC_PDM_XO4_CBCR_RMSK                                                             0x80030001
#define HWIO_GCC_PDM_XO4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, HWIO_GCC_PDM_XO4_CBCR_RMSK)
#define HWIO_GCC_PDM_XO4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, m)
#define HWIO_GCC_PDM_XO4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_XO4_CBCR_ADDR,v)
#define HWIO_GCC_PDM_XO4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_XO4_CBCR_ADDR,m,v,HWIO_GCC_PDM_XO4_CBCR_IN)
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_BMSK                                                        0x30000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_SHFT                                                           0x10
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PWM0_XO512_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00044018)
#define HWIO_GCC_PWM0_XO512_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044018)
#define HWIO_GCC_PWM0_XO512_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044018)
#define HWIO_GCC_PWM0_XO512_CBCR_RMSK                                                          0x81ff0001
#define HWIO_GCC_PWM0_XO512_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PWM0_XO512_CBCR_ADDR, HWIO_GCC_PWM0_XO512_CBCR_RMSK)
#define HWIO_GCC_PWM0_XO512_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PWM0_XO512_CBCR_ADDR, m)
#define HWIO_GCC_PWM0_XO512_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PWM0_XO512_CBCR_ADDR,v)
#define HWIO_GCC_PWM0_XO512_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PWM0_XO512_CBCR_ADDR,m,v,HWIO_GCC_PWM0_XO512_CBCR_IN)
#define HWIO_GCC_PWM0_XO512_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PWM0_XO512_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PWM0_XO512_CBCR_CLK_DIV_BMSK                                                   0x1ff0000
#define HWIO_GCC_PWM0_XO512_CBCR_CLK_DIV_SHFT                                                        0x10
#define HWIO_GCC_PWM0_XO512_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PWM0_XO512_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PDM2_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0004400c)
#define HWIO_GCC_PDM2_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004400c)
#define HWIO_GCC_PDM2_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004400c)
#define HWIO_GCC_PDM2_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_PDM2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, HWIO_GCC_PDM2_CBCR_RMSK)
#define HWIO_GCC_PDM2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, m)
#define HWIO_GCC_PDM2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CBCR_ADDR,v)
#define HWIO_GCC_PDM2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CBCR_ADDR,m,v,HWIO_GCC_PDM2_CBCR_IN)
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_PDM2_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00044010)
#define HWIO_GCC_PDM2_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044010)
#define HWIO_GCC_PDM2_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044010)
#define HWIO_GCC_PDM2_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_PDM2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, HWIO_GCC_PDM2_CMD_RCGR_RMSK)
#define HWIO_GCC_PDM2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CMD_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CMD_RCGR_IN)
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_PDM2_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00044014)
#define HWIO_GCC_PDM2_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044014)
#define HWIO_GCC_PDM2_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044014)
#define HWIO_GCC_PDM2_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_PDM2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, HWIO_GCC_PDM2_CFG_RCGR_RMSK)
#define HWIO_GCC_PDM2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CFG_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CFG_RCGR_IN)
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_PRNG_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00013000)
#define HWIO_GCC_PRNG_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013000)
#define HWIO_GCC_PRNG_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013000)
#define HWIO_GCC_PRNG_BCR_RMSK                                                                        0x1
#define HWIO_GCC_PRNG_BCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, HWIO_GCC_PRNG_BCR_RMSK)
#define HWIO_GCC_PRNG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, m)
#define HWIO_GCC_PRNG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_BCR_ADDR,v)
#define HWIO_GCC_PRNG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_BCR_ADDR,m,v,HWIO_GCC_PRNG_BCR_IN)
#define HWIO_GCC_PRNG_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_PRNG_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_PRNG_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00013004)
#define HWIO_GCC_PRNG_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013004)
#define HWIO_GCC_PRNG_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013004)
#define HWIO_GCC_PRNG_AHB_CBCR_RMSK                                                            0xf0008000
#define HWIO_GCC_PRNG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, HWIO_GCC_PRNG_AHB_CBCR_RMSK)
#define HWIO_GCC_PRNG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PRNG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PRNG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PRNG_AHB_CBCR_IN)
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf

#define HWIO_GCC_TCSR_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00028000)
#define HWIO_GCC_TCSR_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00028000)
#define HWIO_GCC_TCSR_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028000)
#define HWIO_GCC_TCSR_BCR_RMSK                                                                        0x1
#define HWIO_GCC_TCSR_BCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, HWIO_GCC_TCSR_BCR_RMSK)
#define HWIO_GCC_TCSR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, m)
#define HWIO_GCC_TCSR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_BCR_ADDR,v)
#define HWIO_GCC_TCSR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_BCR_ADDR,m,v,HWIO_GCC_TCSR_BCR_IN)
#define HWIO_GCC_TCSR_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_TCSR_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_TCSR_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00028004)
#define HWIO_GCC_TCSR_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00028004)
#define HWIO_GCC_TCSR_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028004)
#define HWIO_GCC_TCSR_AHB_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_TCSR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, HWIO_GCC_TCSR_AHB_CBCR_RMSK)
#define HWIO_GCC_TCSR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TCSR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TCSR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_AHB_CBCR_ADDR,m,v,HWIO_GCC_TCSR_AHB_CBCR_IN)
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BOOT_ROM_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013008)
#define HWIO_GCC_BOOT_ROM_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013008)
#define HWIO_GCC_BOOT_ROM_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013008)
#define HWIO_GCC_BOOT_ROM_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BOOT_ROM_BCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, HWIO_GCC_BOOT_ROM_BCR_RMSK)
#define HWIO_GCC_BOOT_ROM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_BCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_BCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_BCR_IN)
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001300c)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001300c)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001300c)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK                                                        0xf000fff0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_AHB_CBCR_IN)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_SHFT                                                         0x4

#define HWIO_GCC_MSG_RAM_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b000)
#define HWIO_GCC_MSG_RAM_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002b000)
#define HWIO_GCC_MSG_RAM_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b000)
#define HWIO_GCC_MSG_RAM_BCR_RMSK                                                                     0x1
#define HWIO_GCC_MSG_RAM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, HWIO_GCC_MSG_RAM_BCR_RMSK)
#define HWIO_GCC_MSG_RAM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_BCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_BCR_ADDR,m,v,HWIO_GCC_MSG_RAM_BCR_IN)
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002b004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK                                                         0xf000fff0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSG_RAM_AHB_CBCR_IN)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_SHFT                                                          0x4

#define HWIO_GCC_TLMM_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00034000)
#define HWIO_GCC_TLMM_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034000)
#define HWIO_GCC_TLMM_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034000)
#define HWIO_GCC_TLMM_BCR_RMSK                                                                        0x1
#define HWIO_GCC_TLMM_BCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, HWIO_GCC_TLMM_BCR_RMSK)
#define HWIO_GCC_TLMM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, m)
#define HWIO_GCC_TLMM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_BCR_ADDR,v)
#define HWIO_GCC_TLMM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_BCR_ADDR,m,v,HWIO_GCC_TLMM_BCR_IN)
#define HWIO_GCC_TLMM_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_TLMM_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00034004)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034004)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034004)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_RMSK                                                       0xf0008000
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR, HWIO_GCC_TLMM_EAST_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_EAST_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf

#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003400c)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003400c)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003400c)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_RMSK                                                      0xf0008000
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR, HWIO_GCC_TLMM_SOUTH_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_SOUTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_SOUTH_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_TLMM_SOUTH_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf

#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00034010)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034010)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034010)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_RMSK                                                      0xf0008000
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR, HWIO_GCC_TLMM_NORTH_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_NORTH_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf

#define HWIO_GCC_TLMM_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00034008)
#define HWIO_GCC_TLMM_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034008)
#define HWIO_GCC_TLMM_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034008)
#define HWIO_GCC_TLMM_CBCR_RMSK                                                                0x80000000
#define HWIO_GCC_TLMM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, HWIO_GCC_TLMM_CBCR_RMSK)
#define HWIO_GCC_TLMM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_SHFT                                                              0x1f

#define HWIO_GCC_TLMM_EAST_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00034014)
#define HWIO_GCC_TLMM_EAST_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034014)
#define HWIO_GCC_TLMM_EAST_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034014)
#define HWIO_GCC_TLMM_EAST_CBCR_RMSK                                                           0x80000000
#define HWIO_GCC_TLMM_EAST_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_EAST_CBCR_ADDR, HWIO_GCC_TLMM_EAST_CBCR_RMSK)
#define HWIO_GCC_TLMM_EAST_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_EAST_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_EAST_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_TLMM_EAST_CBCR_CLK_OFF_SHFT                                                         0x1f

#define HWIO_GCC_TLMM_NORTH_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00034018)
#define HWIO_GCC_TLMM_NORTH_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034018)
#define HWIO_GCC_TLMM_NORTH_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034018)
#define HWIO_GCC_TLMM_NORTH_CBCR_RMSK                                                          0x80000000
#define HWIO_GCC_TLMM_NORTH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_NORTH_CBCR_ADDR, HWIO_GCC_TLMM_NORTH_CBCR_RMSK)
#define HWIO_GCC_TLMM_NORTH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_NORTH_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_NORTH_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_TLMM_NORTH_CBCR_CLK_OFF_SHFT                                                        0x1f

#define HWIO_GCC_TLMM_SOUTH_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003401c)
#define HWIO_GCC_TLMM_SOUTH_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003401c)
#define HWIO_GCC_TLMM_SOUTH_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003401c)
#define HWIO_GCC_TLMM_SOUTH_CBCR_RMSK                                                          0x80000000
#define HWIO_GCC_TLMM_SOUTH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_SOUTH_CBCR_ADDR, HWIO_GCC_TLMM_SOUTH_CBCR_RMSK)
#define HWIO_GCC_TLMM_SOUTH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_SOUTH_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_SOUTH_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_TLMM_SOUTH_CBCR_CLK_OFF_SHFT                                                        0x1f

#define HWIO_GCC_MPM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c000)
#define HWIO_GCC_MPM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002c000)
#define HWIO_GCC_MPM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c000)
#define HWIO_GCC_MPM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_MPM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, HWIO_GCC_MPM_BCR_RMSK)
#define HWIO_GCC_MPM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, m)
#define HWIO_GCC_MPM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_BCR_ADDR,v)
#define HWIO_GCC_MPM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_BCR_ADDR,m,v,HWIO_GCC_MPM_BCR_IN)
#define HWIO_GCC_MPM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_MPM_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_MPM_MISC_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c004)
#define HWIO_GCC_MPM_MISC_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002c004)
#define HWIO_GCC_MPM_MISC_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c004)
#define HWIO_GCC_MPM_MISC_RMSK                                                                        0x7
#define HWIO_GCC_MPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, HWIO_GCC_MPM_MISC_RMSK)
#define HWIO_GCC_MPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, m)
#define HWIO_GCC_MPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MPM_MISC_ADDR,v)
#define HWIO_GCC_MPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_MISC_ADDR,m,v,HWIO_GCC_MPM_MISC_IN)
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_BMSK                                                      0x4
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_SHFT                                                      0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_BMSK                                                          0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_SHFT                                                          0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_BMSK                                                         0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_SHFT                                                         0x0

#define HWIO_GCC_MPM_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c008)
#define HWIO_GCC_MPM_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002c008)
#define HWIO_GCC_MPM_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c008)
#define HWIO_GCC_MPM_AHB_CBCR_RMSK                                                             0xf0008000
#define HWIO_GCC_MPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, HWIO_GCC_MPM_AHB_CBCR_RMSK)
#define HWIO_GCC_MPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MPM_AHB_CBCR_IN)
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf

#define HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK                                                       0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, m)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_SHFT                                                     0x1f

#define HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK                                                         0x80007ff0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,m,v,HWIO_GCC_RPM_BUS_AHB_CBCR_IN)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_SHFT                                                          0x4

#define HWIO_GCC_RPM_SLEEP_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d008)
#define HWIO_GCC_RPM_SLEEP_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d008)
#define HWIO_GCC_RPM_SLEEP_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d008)
#define HWIO_GCC_RPM_SLEEP_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_RPM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, HWIO_GCC_RPM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_RPM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_RPM_SLEEP_CBCR_IN)
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_RPM_TIMER_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d00c)
#define HWIO_GCC_RPM_TIMER_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d00c)
#define HWIO_GCC_RPM_TIMER_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d00c)
#define HWIO_GCC_RPM_TIMER_CBCR_RMSK                                                           0x80000003
#define HWIO_GCC_RPM_TIMER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, HWIO_GCC_RPM_TIMER_CBCR_RMSK)
#define HWIO_GCC_RPM_TIMER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, m)
#define HWIO_GCC_RPM_TIMER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_TIMER_CBCR_ADDR,v)
#define HWIO_GCC_RPM_TIMER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_TIMER_CBCR_ADDR,m,v,HWIO_GCC_RPM_TIMER_CBCR_IN)
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_RPM_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d010)
#define HWIO_GCC_RPM_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d010)
#define HWIO_GCC_RPM_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d010)
#define HWIO_GCC_RPM_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_RPM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, HWIO_GCC_RPM_CMD_RCGR_RMSK)
#define HWIO_GCC_RPM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CMD_RCGR_ADDR,m,v,HWIO_GCC_RPM_CMD_RCGR_IN)
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_RPM_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d014)
#define HWIO_GCC_RPM_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d014)
#define HWIO_GCC_RPM_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d014)
#define HWIO_GCC_RPM_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_RPM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, HWIO_GCC_RPM_CFG_RCGR_RMSK)
#define HWIO_GCC_RPM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CFG_RCGR_ADDR,m,v,HWIO_GCC_RPM_CFG_RCGR_IN)
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_RPM_MISC_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d028)
#define HWIO_GCC_RPM_MISC_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d028)
#define HWIO_GCC_RPM_MISC_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d028)
#define HWIO_GCC_RPM_MISC_RMSK                                                                       0xf1
#define HWIO_GCC_RPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, HWIO_GCC_RPM_MISC_RMSK)
#define HWIO_GCC_RPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, m)
#define HWIO_GCC_RPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_RPM_MISC_ADDR,v)
#define HWIO_GCC_RPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_MISC_ADDR,m,v,HWIO_GCC_RPM_MISC_IN)
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_BMSK                                                0xf0
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_SHFT                                                 0x4
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_BMSK                                                 0x1
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_SHFT                                                 0x0

#define HWIO_GCC_SEC_CTRL_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a000)
#define HWIO_GCC_SEC_CTRL_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a000)
#define HWIO_GCC_SEC_CTRL_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a000)
#define HWIO_GCC_SEC_CTRL_BCR_RMSK                                                                    0x1
#define HWIO_GCC_SEC_CTRL_BCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, HWIO_GCC_SEC_CTRL_BCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BCR_IN)
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_ACC_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a004)
#define HWIO_GCC_ACC_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a004)
#define HWIO_GCC_ACC_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a004)
#define HWIO_GCC_ACC_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_ACC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, HWIO_GCC_ACC_CMD_RCGR_RMSK)
#define HWIO_GCC_ACC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CMD_RCGR_ADDR,m,v,HWIO_GCC_ACC_CMD_RCGR_IN)
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_ACC_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a008)
#define HWIO_GCC_ACC_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a008)
#define HWIO_GCC_ACC_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a008)
#define HWIO_GCC_ACC_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_ACC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, HWIO_GCC_ACC_CFG_RCGR_RMSK)
#define HWIO_GCC_ACC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CFG_RCGR_ADDR,m,v,HWIO_GCC_ACC_CFG_RCGR_IN)
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_ACC_MISC_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a01c)
#define HWIO_GCC_ACC_MISC_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a01c)
#define HWIO_GCC_ACC_MISC_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a01c)
#define HWIO_GCC_ACC_MISC_RMSK                                                                        0x1
#define HWIO_GCC_ACC_MISC_IN          \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, HWIO_GCC_ACC_MISC_RMSK)
#define HWIO_GCC_ACC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, m)
#define HWIO_GCC_ACC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_ACC_MISC_ADDR,v)
#define HWIO_GCC_ACC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_MISC_ADDR,m,v,HWIO_GCC_ACC_MISC_IN)
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_BMSK                                                    0x1
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_SHFT                                                    0x0

#define HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a020)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a020)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a020)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK                                                        0x80007ff1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_ACC_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a024)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a024)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a024)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_AHB_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SEC_CTRL_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a028)
#define HWIO_GCC_SEC_CTRL_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a028)
#define HWIO_GCC_SEC_CTRL_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a028)
#define HWIO_GCC_SEC_CTRL_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, HWIO_GCC_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a02c)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a02c)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a02c)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a030)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a030)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a030)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK                                             0x80000001
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a034)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a034)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a034)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CMD_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a038)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a038)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a038)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CFG_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_SPMI_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e000)
#define HWIO_GCC_SPMI_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e000)
#define HWIO_GCC_SPMI_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e000)
#define HWIO_GCC_SPMI_BCR_RMSK                                                                        0x1
#define HWIO_GCC_SPMI_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, HWIO_GCC_SPMI_BCR_RMSK)
#define HWIO_GCC_SPMI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, m)
#define HWIO_GCC_SPMI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_BCR_ADDR,v)
#define HWIO_GCC_SPMI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_BCR_ADDR,m,v,HWIO_GCC_SPMI_BCR_IN)
#define HWIO_GCC_SPMI_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_SPMI_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e004)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e004)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e004)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_SPMI_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e008)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e008)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e008)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_SPMI_SER_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e01c)
#define HWIO_GCC_SPMI_SER_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e01c)
#define HWIO_GCC_SPMI_SER_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e01c)
#define HWIO_GCC_SPMI_SER_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_SPMI_SER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, HWIO_GCC_SPMI_SER_CBCR_RMSK)
#define HWIO_GCC_SPMI_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CBCR_ADDR,m,v,HWIO_GCC_SPMI_SER_CBCR_IN)
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e020)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e020)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e020)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_RMSK                                                      0xf0008000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR, HWIO_GCC_SPMI_PCNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_PCNOC_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf

#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e024)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e024)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e024)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e028)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e028)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e028)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_SPMI_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e03c)
#define HWIO_GCC_SPMI_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e03c)
#define HWIO_GCC_SPMI_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e03c)
#define HWIO_GCC_SPMI_AHB_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_SPMI_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, HWIO_GCC_SPMI_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SPDM_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f000)
#define HWIO_GCC_SPDM_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f000)
#define HWIO_GCC_SPDM_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f000)
#define HWIO_GCC_SPDM_BCR_RMSK                                                                        0x1
#define HWIO_GCC_SPDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, HWIO_GCC_SPDM_BCR_RMSK)
#define HWIO_GCC_SPDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, m)
#define HWIO_GCC_SPDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BCR_ADDR,v)
#define HWIO_GCC_SPDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BCR_ADDR,m,v,HWIO_GCC_SPDM_BCR_IN)
#define HWIO_GCC_SPDM_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_SPDM_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SPDM_FF_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f00c)
#define HWIO_GCC_SPDM_FF_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f00c)
#define HWIO_GCC_SPDM_FF_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f00c)
#define HWIO_GCC_SPDM_FF_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_SPDM_FF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, HWIO_GCC_SPDM_FF_CBCR_RMSK)
#define HWIO_GCC_SPDM_FF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_FF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_FF_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_FF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_FF_CBCR_ADDR,m,v,HWIO_GCC_SPDM_FF_CBCR_IN)
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_BIMC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_SNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f01c)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f01c)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f01c)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_PCNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_PCNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_SPDM_RPM_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_RPM_CY_CBCR_IN)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_CRYPTO_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00016000)
#define HWIO_GCC_CRYPTO_BCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016000)
#define HWIO_GCC_CRYPTO_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016000)
#define HWIO_GCC_CRYPTO_BCR_RMSK                                                                      0x1
#define HWIO_GCC_CRYPTO_BCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_BCR_ADDR, HWIO_GCC_CRYPTO_BCR_RMSK)
#define HWIO_GCC_CRYPTO_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_BCR_ADDR, m)
#define HWIO_GCC_CRYPTO_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_BCR_ADDR,v)
#define HWIO_GCC_CRYPTO_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_BCR_ADDR,m,v,HWIO_GCC_CRYPTO_BCR_IN)
#define HWIO_GCC_CRYPTO_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_CRYPTO_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_CRYPTO_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00016004)
#define HWIO_GCC_CRYPTO_CMD_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016004)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016004)
#define HWIO_GCC_CRYPTO_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_CRYPTO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR, HWIO_GCC_CRYPTO_CMD_RCGR_RMSK)
#define HWIO_GCC_CRYPTO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR,m,v,HWIO_GCC_CRYPTO_CMD_RCGR_IN)
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_CRYPTO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_CRYPTO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_CRYPTO_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_CRYPTO_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_CRYPTO_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00016008)
#define HWIO_GCC_CRYPTO_CFG_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016008)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016008)
#define HWIO_GCC_CRYPTO_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_CRYPTO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR, HWIO_GCC_CRYPTO_CFG_RCGR_RMSK)
#define HWIO_GCC_CRYPTO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR,m,v,HWIO_GCC_CRYPTO_CFG_RCGR_IN)
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_CRYPTO_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001601c)
#define HWIO_GCC_CRYPTO_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001601c)
#define HWIO_GCC_CRYPTO_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001601c)
#define HWIO_GCC_CRYPTO_CBCR_RMSK                                                              0x80007ff0
#define HWIO_GCC_CRYPTO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CBCR_ADDR, HWIO_GCC_CRYPTO_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CBCR_ADDR,v)
#define HWIO_GCC_CRYPTO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CBCR_ADDR,m,v,HWIO_GCC_CRYPTO_CBCR_IN)
#define HWIO_GCC_CRYPTO_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_CRYPTO_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_SHFT                                                               0x4

#define HWIO_GCC_CRYPTO_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00016020)
#define HWIO_GCC_CRYPTO_AXI_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016020)
#define HWIO_GCC_CRYPTO_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016020)
#define HWIO_GCC_CRYPTO_AXI_CBCR_RMSK                                                          0x80000000
#define HWIO_GCC_CRYPTO_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_AXI_CBCR_ADDR, HWIO_GCC_CRYPTO_AXI_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_CRYPTO_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f

#define HWIO_GCC_CRYPTO_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00016024)
#define HWIO_GCC_CRYPTO_AHB_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016024)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016024)
#define HWIO_GCC_CRYPTO_AHB_CBCR_RMSK                                                          0xf0008000
#define HWIO_GCC_CRYPTO_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR, HWIO_GCC_CRYPTO_AHB_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR,m,v,HWIO_GCC_CRYPTO_AHB_CBCR_IN)
#define HWIO_GCC_CRYPTO_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_CRYPTO_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf

#define HWIO_GCC_GCC_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00030014)
#define HWIO_GCC_GCC_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030014)
#define HWIO_GCC_GCC_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030014)
#define HWIO_GCC_GCC_AHB_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_GCC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, HWIO_GCC_GCC_AHB_CBCR_RMSK)
#define HWIO_GCC_GCC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GCC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GCC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_AHB_CBCR_ADDR,m,v,HWIO_GCC_GCC_AHB_CBCR_IN)
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_GCC_XO_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00030018)
#define HWIO_GCC_GCC_XO_CMD_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030018)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_GCC_GCC_XO_CMD_RCGR_RMSK                                                          0x80000002
#define HWIO_GCC_GCC_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, HWIO_GCC_GCC_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_XO_CMD_RCGR_IN)
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_SHFT                                                         0x1

#define HWIO_GCC_GCC_XO_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00030030)
#define HWIO_GCC_GCC_XO_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030030)
#define HWIO_GCC_GCC_XO_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030030)
#define HWIO_GCC_GCC_XO_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_GCC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, HWIO_GCC_GCC_XO_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_CBCR_IN)
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00030034)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030034)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030034)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_GCC_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_DIV4_CBCR_IN)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00030038)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030038)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030038)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_GCC_IM_SLEEP_CBCR_IN)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_LPASS_SLEEP_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003003c)
#define HWIO_GCC_LPASS_SLEEP_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003003c)
#define HWIO_GCC_LPASS_SLEEP_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003003c)
#define HWIO_GCC_LPASS_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_LPASS_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_SLEEP_CBCR_ADDR, HWIO_GCC_LPASS_SLEEP_CBCR_RMSK)
#define HWIO_GCC_LPASS_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_LPASS_SLEEP_CBCR_IN)
#define HWIO_GCC_LPASS_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_LPASS_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_LPASS_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_LPASS_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_BIMC_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00031000)
#define HWIO_GCC_BIMC_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031000)
#define HWIO_GCC_BIMC_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031000)
#define HWIO_GCC_BIMC_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BIMC_BCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, HWIO_GCC_BIMC_BCR_RMSK)
#define HWIO_GCC_BIMC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, m)
#define HWIO_GCC_BIMC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_BCR_ADDR,v)
#define HWIO_GCC_BIMC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_BCR_ADDR,m,v,HWIO_GCC_BIMC_BCR_IN)
#define HWIO_GCC_BIMC_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BIMC_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00032000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK                                                     0x80000002
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_SHFT                                                    0x1

#define HWIO_GCC_BIMC_XO_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00031008)
#define HWIO_GCC_BIMC_XO_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031008)
#define HWIO_GCC_BIMC_XO_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031008)
#define HWIO_GCC_BIMC_XO_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_BIMC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, HWIO_GCC_BIMC_XO_CBCR_RMSK)
#define HWIO_GCC_BIMC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_XO_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_XO_CBCR_ADDR,m,v,HWIO_GCC_BIMC_XO_CBCR_IN)
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003100c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003100c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003100c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BIMC_SLEEP_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00031010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_BIMC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, HWIO_GCC_BIMC_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BIMC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SLEEP_CBCR_IN)
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00031014)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031014)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031014)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_RMSK                                                     0xf0008001
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR, HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                            0x70000000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                  0x1c
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                    0x8000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                       0xf
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00032004)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032004)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032004)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00032008)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032008)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032008)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_BIMC_MISC_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00031018)
#define HWIO_GCC_BIMC_MISC_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031018)
#define HWIO_GCC_BIMC_MISC_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031018)
#define HWIO_GCC_BIMC_MISC_RMSK                                                                  0x3f0f00
#define HWIO_GCC_BIMC_MISC_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MISC_ADDR, HWIO_GCC_BIMC_MISC_RMSK)
#define HWIO_GCC_BIMC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MISC_ADDR, m)
#define HWIO_GCC_BIMC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MISC_ADDR,v)
#define HWIO_GCC_BIMC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MISC_ADDR,m,v,HWIO_GCC_BIMC_MISC_IN)
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_FRQSW_FSM_STATUS_BMSK                                        0x3f0000
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_FRQSW_FSM_STATUS_SHFT                                            0x10
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_BMSK                                               0x800
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_SHFT                                                 0xb
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_2X_MODE_EN_BMSK                                          0x400
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_2X_MODE_EN_SHFT                                            0xa
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_BMSK                                             0x200
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_SHFT                                               0x9
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_BMSK                                                  0x100
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_SHFT                                                    0x8

#define HWIO_GCC_BIMC_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003101c)
#define HWIO_GCC_BIMC_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003101c)
#define HWIO_GCC_BIMC_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003101c)
#define HWIO_GCC_BIMC_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_BIMC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, HWIO_GCC_BIMC_CBCR_RMSK)
#define HWIO_GCC_BIMC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CBCR_IN)
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00031020)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031020)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031020)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_RMSK                                                       0x80000000
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR, HWIO_GCC_BIMC_APSS_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f

#define HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003201c)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003201c)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003201c)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_DDR_DIM_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_CFG_CBCR_IN)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00032020)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032020)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032020)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00038000)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00038000)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00038000)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_APSS_TCU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR, HWIO_GCC_APSS_TCU_CMD_RCGR_RMSK)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR, m)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR,v)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR,m,v,HWIO_GCC_APSS_TCU_CMD_RCGR_IN)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_APSS_TCU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_APSS_TCU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_APSS_TCU_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_APSS_TCU_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00038004)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00038004)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00038004)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_APSS_TCU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR, HWIO_GCC_APSS_TCU_CFG_RCGR_RMSK)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR, m)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR,v)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR,m,v,HWIO_GCC_APSS_TCU_CFG_RCGR_IN)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_APSS_AXI_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00038048)
#define HWIO_GCC_APSS_AXI_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00038048)
#define HWIO_GCC_APSS_AXI_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00038048)
#define HWIO_GCC_APSS_AXI_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_APSS_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AXI_CMD_RCGR_ADDR, HWIO_GCC_APSS_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_APSS_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_APSS_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_APSS_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_APSS_AXI_CMD_RCGR_IN)
#define HWIO_GCC_APSS_AXI_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_APSS_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_APSS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_APSS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_APSS_AXI_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_APSS_AXI_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_APSS_AXI_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_APSS_AXI_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_APSS_AXI_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003804c)
#define HWIO_GCC_APSS_AXI_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003804c)
#define HWIO_GCC_APSS_AXI_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003804c)
#define HWIO_GCC_APSS_AXI_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_APSS_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AXI_CFG_RCGR_ADDR, HWIO_GCC_APSS_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_APSS_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_APSS_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_APSS_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_APSS_AXI_CFG_RCGR_IN)
#define HWIO_GCC_APSS_AXI_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_APSS_AXI_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_APSS_AXI_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_APSS_AXI_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_BIMC_GPU_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00031028)
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031028)
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031028)
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GPU_CMD_RCGR_ADDR, HWIO_GCC_BIMC_GPU_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GPU_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GPU_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GPU_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_GPU_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_BIMC_GPU_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_BIMC_GPU_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003102c)
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003102c)
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003102c)
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GPU_CFG_RCGR_ADDR, HWIO_GCC_BIMC_GPU_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GPU_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GPU_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GPU_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_GPU_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_BIMC_GPU_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_BIMC_GPU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00059030)
#define HWIO_GCC_BIMC_GPU_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00059030)
#define HWIO_GCC_BIMC_GPU_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059030)
#define HWIO_GCC_BIMC_GPU_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BIMC_GPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GPU_CBCR_ADDR, HWIO_GCC_BIMC_GPU_CBCR_RMSK)
#define HWIO_GCC_BIMC_GPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GPU_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_GPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GPU_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_GPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GPU_CBCR_ADDR,m,v,HWIO_GCC_BIMC_GPU_CBCR_IN)
#define HWIO_GCC_BIMC_GPU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BIMC_GPU_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BIMC_GPU_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BIMC_GPU_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BIMC_APSS_TCU_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005b004)
#define HWIO_GCC_BIMC_APSS_TCU_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005b004)
#define HWIO_GCC_BIMC_APSS_TCU_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005b004)
#define HWIO_GCC_BIMC_APSS_TCU_CBCR_RMSK                                                       0x80000000
#define HWIO_GCC_BIMC_APSS_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_APSS_TCU_CBCR_ADDR, HWIO_GCC_BIMC_APSS_TCU_CBCR_RMSK)
#define HWIO_GCC_BIMC_APSS_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_APSS_TCU_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_APSS_TCU_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_APSS_TCU_CBCR_CLK_OFF_SHFT                                                     0x1f

#define HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00046000)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00046000)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046000)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_APSS_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR, HWIO_GCC_APSS_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_APSS_AHB_CMD_RCGR_IN)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_APSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_APSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_APSS_AHB_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_APSS_AHB_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00046004)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00046004)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046004)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_APSS_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR, HWIO_GCC_APSS_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_APSS_AHB_CFG_RCGR_IN)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_APSS_AHB_MISC_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00046018)
#define HWIO_GCC_APSS_AHB_MISC_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00046018)
#define HWIO_GCC_APSS_AHB_MISC_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046018)
#define HWIO_GCC_APSS_AHB_MISC_RMSK                                                                  0xf1
#define HWIO_GCC_APSS_AHB_MISC_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_MISC_ADDR, HWIO_GCC_APSS_AHB_MISC_RMSK)
#define HWIO_GCC_APSS_AHB_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_MISC_ADDR, m)
#define HWIO_GCC_APSS_AHB_MISC_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_MISC_ADDR,v)
#define HWIO_GCC_APSS_AHB_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_MISC_ADDR,m,v,HWIO_GCC_APSS_AHB_MISC_IN)
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_BMSK                                      0xf0
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_SHFT                                       0x4
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIS_BMSK                                       0x1
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIS_SHFT                                       0x0

#define HWIO_GCC_APSS_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004601c)
#define HWIO_GCC_APSS_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004601c)
#define HWIO_GCC_APSS_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004601c)
#define HWIO_GCC_APSS_AHB_CBCR_RMSK                                                            0xf0008000
#define HWIO_GCC_APSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CBCR_ADDR, HWIO_GCC_APSS_AHB_CBCR_RMSK)
#define HWIO_GCC_APSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_APSS_AHB_CBCR_IN)
#define HWIO_GCC_APSS_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_APSS_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf

#define HWIO_GCC_APSS_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00046020)
#define HWIO_GCC_APSS_AXI_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00046020)
#define HWIO_GCC_APSS_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046020)
#define HWIO_GCC_APSS_AXI_CBCR_RMSK                                                            0x80000000
#define HWIO_GCC_APSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AXI_CBCR_ADDR, HWIO_GCC_APSS_AXI_CBCR_RMSK)
#define HWIO_GCC_APSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_APSS_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_APSS_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00047000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00047000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK                                                           0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00047004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00047004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00047010)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00047010)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047010)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_RMSK                                                           0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00047014)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00047014)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047014)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00047008)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00047008)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047008)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_RMSK                                                           0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004700c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004700c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004700c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048000)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048000)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048000)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048004)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048004)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048004)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048008)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048008)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048008)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004800c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004800c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004800c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048010)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048010)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048010)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048014)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048014)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048014)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048018)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048018)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048018)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004801c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004801c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004801c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048020)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048020)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048020)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048024)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048024)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048024)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048030)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048030)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048030)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048034)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048034)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048034)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048038)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048038)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048038)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004803c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004803c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004803c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048040)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048040)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048040)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048044)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048044)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048044)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00048048)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048048)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048048)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004804c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004804c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004804c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00048050)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048050)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048050)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_RMSK                                                         0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00048054)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048054)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048054)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_RMSK                                             0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00048058)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048058)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048058)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_RMSK                                                         0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_BLK_ARES_BMSK                                                0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_BCR_BLK_ARES_SHFT                                                0x0

#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004805c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004805c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004805c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_RMSK                                             0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001700c)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001700c)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001700c)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_RMSK                                                   0xf0008001
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                          0x70000000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                0x1c
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                  0x8000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                     0xf
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_GFX_TBU_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00012010)
#define HWIO_GCC_GFX_TBU_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012010)
#define HWIO_GCC_GFX_TBU_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012010)
#define HWIO_GCC_GFX_TBU_CBCR_RMSK                                                             0x80007ff0
#define HWIO_GCC_GFX_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GFX_TBU_CBCR_ADDR, HWIO_GCC_GFX_TBU_CBCR_RMSK)
#define HWIO_GCC_GFX_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GFX_TBU_CBCR_ADDR, m)
#define HWIO_GCC_GFX_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GFX_TBU_CBCR_ADDR,v)
#define HWIO_GCC_GFX_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GFX_TBU_CBCR_ADDR,m,v,HWIO_GCC_GFX_TBU_CBCR_IN)
#define HWIO_GCC_GFX_TBU_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_GFX_TBU_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_GFX_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_GFX_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_GFX_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_GFX_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_GFX_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_GFX_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_GFX_TBU_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_GFX_TBU_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_GFX_TBU_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_GFX_TBU_CBCR_SLEEP_SHFT                                                              0x4

#define HWIO_GCC_PCIE_TBU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012014)
#define HWIO_GCC_PCIE_TBU_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012014)
#define HWIO_GCC_PCIE_TBU_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012014)
#define HWIO_GCC_PCIE_TBU_CBCR_RMSK                                                            0x80000000
#define HWIO_GCC_PCIE_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_TBU_CBCR_ADDR, HWIO_GCC_PCIE_TBU_CBCR_RMSK)
#define HWIO_GCC_PCIE_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_TBU_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_TBU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCIE_TBU_CBCR_CLK_OFF_SHFT                                                          0x1f

#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00012018)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012018)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012018)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_RMSK                                                      0x80007ff0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR, HWIO_GCC_APSS_TCU_ASYNC_CBCR_RMSK)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR, m)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR,v)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR,m,v,HWIO_GCC_APSS_TCU_ASYNC_CBCR_IN)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_CORE_ON_BMSK                                        0x4000
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_CORE_ON_SHFT                                           0xe
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                      0x2000
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                         0xd
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                     0x1000
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                        0xc
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_BMSK                                                    0xf00
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_SHFT                                                      0x8
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_BMSK                                                      0xf0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_SHFT                                                       0x4

#define HWIO_GCC_MDP_TBU_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001201c)
#define HWIO_GCC_MDP_TBU_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001201c)
#define HWIO_GCC_MDP_TBU_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001201c)
#define HWIO_GCC_MDP_TBU_CBCR_RMSK                                                             0x80007ff0
#define HWIO_GCC_MDP_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDP_TBU_CBCR_ADDR, HWIO_GCC_MDP_TBU_CBCR_RMSK)
#define HWIO_GCC_MDP_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDP_TBU_CBCR_ADDR, m)
#define HWIO_GCC_MDP_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDP_TBU_CBCR_ADDR,v)
#define HWIO_GCC_MDP_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDP_TBU_CBCR_ADDR,m,v,HWIO_GCC_MDP_TBU_CBCR_IN)
#define HWIO_GCC_MDP_TBU_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MDP_TBU_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MDP_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_MDP_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_MDP_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_MDP_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_MDP_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_MDP_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_MDP_TBU_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_MDP_TBU_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_MDP_TBU_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_MDP_TBU_CBCR_SLEEP_SHFT                                                              0x4

#define HWIO_GCC_GFX_TCU_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00012020)
#define HWIO_GCC_GFX_TCU_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012020)
#define HWIO_GCC_GFX_TCU_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012020)
#define HWIO_GCC_GFX_TCU_CBCR_RMSK                                                             0x80007ff0
#define HWIO_GCC_GFX_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GFX_TCU_CBCR_ADDR, HWIO_GCC_GFX_TCU_CBCR_RMSK)
#define HWIO_GCC_GFX_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GFX_TCU_CBCR_ADDR, m)
#define HWIO_GCC_GFX_TCU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GFX_TCU_CBCR_ADDR,v)
#define HWIO_GCC_GFX_TCU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GFX_TCU_CBCR_ADDR,m,v,HWIO_GCC_GFX_TCU_CBCR_IN)
#define HWIO_GCC_GFX_TCU_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_GFX_TCU_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_GFX_TCU_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_GFX_TCU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_GFX_TCU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_GFX_TCU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_GFX_TCU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_GFX_TCU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_GFX_TCU_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_GFX_TCU_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_GFX_TCU_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_GFX_TCU_CBCR_SLEEP_SHFT                                                              0x4

#define HWIO_GCC_EMAC_TBU_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00012024)
#define HWIO_GCC_EMAC_TBU_AXI_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012024)
#define HWIO_GCC_EMAC_TBU_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012024)
#define HWIO_GCC_EMAC_TBU_AXI_CBCR_RMSK                                                        0x80000000
#define HWIO_GCC_EMAC_TBU_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_TBU_AXI_CBCR_ADDR, HWIO_GCC_EMAC_TBU_AXI_CBCR_RMSK)
#define HWIO_GCC_EMAC_TBU_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_TBU_AXI_CBCR_ADDR, m)
#define HWIO_GCC_EMAC_TBU_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_EMAC_TBU_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f

#define HWIO_GCC_USB3_TBU_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00012028)
#define HWIO_GCC_USB3_TBU_AXI_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012028)
#define HWIO_GCC_USB3_TBU_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012028)
#define HWIO_GCC_USB3_TBU_AXI_CBCR_RMSK                                                        0x80000000
#define HWIO_GCC_USB3_TBU_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_TBU_AXI_CBCR_ADDR, HWIO_GCC_USB3_TBU_AXI_CBCR_RMSK)
#define HWIO_GCC_USB3_TBU_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_TBU_AXI_CBCR_ADDR, m)
#define HWIO_GCC_USB3_TBU_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB3_TBU_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f

#define HWIO_GCC_PCNOC_TBU_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00012030)
#define HWIO_GCC_PCNOC_TBU_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012030)
#define HWIO_GCC_PCNOC_TBU_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012030)
#define HWIO_GCC_PCNOC_TBU_CBCR_RMSK                                                           0x80007ff0
#define HWIO_GCC_PCNOC_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_CBCR_ADDR, HWIO_GCC_PCNOC_TBU_CBCR_RMSK)
#define HWIO_GCC_PCNOC_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_TBU_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_TBU_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_TBU_CBCR_IN)
#define HWIO_GCC_PCNOC_TBU_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_PCNOC_TBU_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_SHFT                                                            0x4

#define HWIO_GCC_WCSS_TBU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012048)
#define HWIO_GCC_WCSS_TBU_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012048)
#define HWIO_GCC_WCSS_TBU_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012048)
#define HWIO_GCC_WCSS_TBU_CBCR_RMSK                                                            0x80000000
#define HWIO_GCC_WCSS_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_TBU_CBCR_ADDR, HWIO_GCC_WCSS_TBU_CBCR_RMSK)
#define HWIO_GCC_WCSS_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_TBU_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_TBU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_WCSS_TBU_CBCR_CLK_OFF_SHFT                                                          0x1f

#define HWIO_GCC_SMMU_CFG_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012038)
#define HWIO_GCC_SMMU_CFG_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012038)
#define HWIO_GCC_SMMU_CFG_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012038)
#define HWIO_GCC_SMMU_CFG_CBCR_RMSK                                                            0xf0008000
#define HWIO_GCC_SMMU_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CFG_CBCR_ADDR, HWIO_GCC_SMMU_CFG_CBCR_RMSK)
#define HWIO_GCC_SMMU_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CFG_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CFG_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CFG_CBCR_ADDR,m,v,HWIO_GCC_SMMU_CFG_CBCR_IN)
#define HWIO_GCC_SMMU_CFG_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SMMU_CFG_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf

#define HWIO_GCC_CDSP_TBU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001203c)
#define HWIO_GCC_CDSP_TBU_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001203c)
#define HWIO_GCC_CDSP_TBU_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001203c)
#define HWIO_GCC_CDSP_TBU_CBCR_RMSK                                                            0x80007ff0
#define HWIO_GCC_CDSP_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CDSP_TBU_CBCR_ADDR, HWIO_GCC_CDSP_TBU_CBCR_RMSK)
#define HWIO_GCC_CDSP_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_TBU_CBCR_ADDR, m)
#define HWIO_GCC_CDSP_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_TBU_CBCR_ADDR,v)
#define HWIO_GCC_CDSP_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_TBU_CBCR_ADDR,m,v,HWIO_GCC_CDSP_TBU_CBCR_IN)
#define HWIO_GCC_CDSP_TBU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_CDSP_TBU_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_CDSP_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_CDSP_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_CDSP_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_CDSP_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_CDSP_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_CDSP_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_CDSP_TBU_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_CDSP_TBU_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_CDSP_TBU_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_CDSP_TBU_CBCR_SLEEP_SHFT                                                             0x4

#define HWIO_GCC_LPASS_TBU_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00012094)
#define HWIO_GCC_LPASS_TBU_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012094)
#define HWIO_GCC_LPASS_TBU_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012094)
#define HWIO_GCC_LPASS_TBU_CBCR_RMSK                                                           0x80007ff0
#define HWIO_GCC_LPASS_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_TBU_CBCR_ADDR, HWIO_GCC_LPASS_TBU_CBCR_RMSK)
#define HWIO_GCC_LPASS_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_TBU_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_TBU_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_TBU_CBCR_ADDR,m,v,HWIO_GCC_LPASS_TBU_CBCR_IN)
#define HWIO_GCC_LPASS_TBU_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_LPASS_TBU_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_LPASS_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_LPASS_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_LPASS_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_LPASS_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_LPASS_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_LPASS_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_LPASS_TBU_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_LPASS_TBU_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_LPASS_TBU_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_LPASS_TBU_CBCR_SLEEP_SHFT                                                            0x4

#define HWIO_GCC_LPASS_TBU_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00069000)
#define HWIO_GCC_LPASS_TBU_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00069000)
#define HWIO_GCC_LPASS_TBU_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00069000)
#define HWIO_GCC_LPASS_TBU_BCR_RMSK                                                                   0x1
#define HWIO_GCC_LPASS_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_TBU_BCR_ADDR, HWIO_GCC_LPASS_TBU_BCR_RMSK)
#define HWIO_GCC_LPASS_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_TBU_BCR_ADDR, m)
#define HWIO_GCC_LPASS_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_TBU_BCR_ADDR,v)
#define HWIO_GCC_LPASS_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_TBU_BCR_ADDR,m,v,HWIO_GCC_LPASS_TBU_BCR_IN)
#define HWIO_GCC_LPASS_TBU_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_LPASS_TBU_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_WDSP_XPU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012040)
#define HWIO_GCC_WDSP_XPU_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012040)
#define HWIO_GCC_WDSP_XPU_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012040)
#define HWIO_GCC_WDSP_XPU_CBCR_RMSK                                                            0x80000000
#define HWIO_GCC_WDSP_XPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_XPU_CBCR_ADDR, HWIO_GCC_WDSP_XPU_CBCR_RMSK)
#define HWIO_GCC_WDSP_XPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_XPU_CBCR_ADDR, m)
#define HWIO_GCC_WDSP_XPU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_WDSP_XPU_CBCR_CLK_OFF_SHFT                                                          0x1f

#define HWIO_GCC_SMMU_XPU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00017010)
#define HWIO_GCC_SMMU_XPU_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017010)
#define HWIO_GCC_SMMU_XPU_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017010)
#define HWIO_GCC_SMMU_XPU_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_SMMU_XPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_XPU_CBCR_ADDR, HWIO_GCC_SMMU_XPU_CBCR_RMSK)
#define HWIO_GCC_SMMU_XPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_XPU_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_XPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_XPU_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_XPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_XPU_CBCR_ADDR,m,v,HWIO_GCC_SMMU_XPU_CBCR_IN)
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_GTCU_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012044)
#define HWIO_GCC_GTCU_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012044)
#define HWIO_GCC_GTCU_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012044)
#define HWIO_GCC_GTCU_AHB_CBCR_RMSK                                                            0x80000000
#define HWIO_GCC_GTCU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GTCU_AHB_CBCR_ADDR, HWIO_GCC_GTCU_AHB_CBCR_RMSK)
#define HWIO_GCC_GTCU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GTCU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GTCU_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_GTCU_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f

#define HWIO_GCC_SMMU_CATS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c004)
#define HWIO_GCC_SMMU_CATS_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007c004)
#define HWIO_GCC_SMMU_CATS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c004)
#define HWIO_GCC_SMMU_CATS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_SMMU_CATS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CATS_CBCR_ADDR, HWIO_GCC_SMMU_CATS_CBCR_RMSK)
#define HWIO_GCC_SMMU_CATS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CATS_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_CATS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CATS_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_CATS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CATS_CBCR_ADDR,m,v,HWIO_GCC_SMMU_CATS_CBCR_IN)
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SMMU_CATS_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c000)
#define HWIO_GCC_SMMU_CATS_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007c000)
#define HWIO_GCC_SMMU_CATS_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c000)
#define HWIO_GCC_SMMU_CATS_BCR_RMSK                                                                   0x1
#define HWIO_GCC_SMMU_CATS_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CATS_BCR_ADDR, HWIO_GCC_SMMU_CATS_BCR_RMSK)
#define HWIO_GCC_SMMU_CATS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CATS_BCR_ADDR, m)
#define HWIO_GCC_SMMU_CATS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CATS_BCR_ADDR,v)
#define HWIO_GCC_SMMU_CATS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CATS_BCR_ADDR,m,v,HWIO_GCC_SMMU_CATS_BCR_IN)
#define HWIO_GCC_SMMU_CATS_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_SMMU_CATS_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_SMMU_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00012000)
#define HWIO_GCC_SMMU_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012000)
#define HWIO_GCC_SMMU_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012000)
#define HWIO_GCC_SMMU_BCR_RMSK                                                                        0x1
#define HWIO_GCC_SMMU_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_BCR_ADDR, HWIO_GCC_SMMU_BCR_RMSK)
#define HWIO_GCC_SMMU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_BCR_ADDR, m)
#define HWIO_GCC_SMMU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_BCR_ADDR,v)
#define HWIO_GCC_SMMU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_BCR_ADDR,m,v,HWIO_GCC_SMMU_BCR_IN)
#define HWIO_GCC_SMMU_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_SMMU_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_APSS_TCU_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00012050)
#define HWIO_GCC_APSS_TCU_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012050)
#define HWIO_GCC_APSS_TCU_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012050)
#define HWIO_GCC_APSS_TCU_BCR_RMSK                                                                    0x1
#define HWIO_GCC_APSS_TCU_BCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_BCR_ADDR, HWIO_GCC_APSS_TCU_BCR_RMSK)
#define HWIO_GCC_APSS_TCU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_BCR_ADDR, m)
#define HWIO_GCC_APSS_TCU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_BCR_ADDR,v)
#define HWIO_GCC_APSS_TCU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_BCR_ADDR,m,v,HWIO_GCC_APSS_TCU_BCR_IN)
#define HWIO_GCC_APSS_TCU_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_APSS_TCU_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_MDP_TBU_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00062000)
#define HWIO_GCC_MDP_TBU_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00062000)
#define HWIO_GCC_MDP_TBU_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00062000)
#define HWIO_GCC_MDP_TBU_BCR_RMSK                                                                     0x1
#define HWIO_GCC_MDP_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_MDP_TBU_BCR_ADDR, HWIO_GCC_MDP_TBU_BCR_RMSK)
#define HWIO_GCC_MDP_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDP_TBU_BCR_ADDR, m)
#define HWIO_GCC_MDP_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MDP_TBU_BCR_ADDR,v)
#define HWIO_GCC_MDP_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDP_TBU_BCR_ADDR,m,v,HWIO_GCC_MDP_TBU_BCR_IN)
#define HWIO_GCC_MDP_TBU_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_MDP_TBU_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_GFX_TBU_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00063000)
#define HWIO_GCC_GFX_TBU_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00063000)
#define HWIO_GCC_GFX_TBU_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00063000)
#define HWIO_GCC_GFX_TBU_BCR_RMSK                                                                     0x1
#define HWIO_GCC_GFX_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_GFX_TBU_BCR_ADDR, HWIO_GCC_GFX_TBU_BCR_RMSK)
#define HWIO_GCC_GFX_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GFX_TBU_BCR_ADDR, m)
#define HWIO_GCC_GFX_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_GFX_TBU_BCR_ADDR,v)
#define HWIO_GCC_GFX_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GFX_TBU_BCR_ADDR,m,v,HWIO_GCC_GFX_TBU_BCR_IN)
#define HWIO_GCC_GFX_TBU_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_GFX_TBU_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_GFX_TCU_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00064000)
#define HWIO_GCC_GFX_TCU_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00064000)
#define HWIO_GCC_GFX_TCU_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00064000)
#define HWIO_GCC_GFX_TCU_BCR_RMSK                                                                     0x1
#define HWIO_GCC_GFX_TCU_BCR_IN          \
        in_dword_masked(HWIO_GCC_GFX_TCU_BCR_ADDR, HWIO_GCC_GFX_TCU_BCR_RMSK)
#define HWIO_GCC_GFX_TCU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GFX_TCU_BCR_ADDR, m)
#define HWIO_GCC_GFX_TCU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_GFX_TCU_BCR_ADDR,v)
#define HWIO_GCC_GFX_TCU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GFX_TCU_BCR_ADDR,m,v,HWIO_GCC_GFX_TCU_BCR_IN)
#define HWIO_GCC_GFX_TCU_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_GFX_TCU_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_EMAC_TBU_AXI_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00065000)
#define HWIO_GCC_EMAC_TBU_AXI_BCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00065000)
#define HWIO_GCC_EMAC_TBU_AXI_BCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00065000)
#define HWIO_GCC_EMAC_TBU_AXI_BCR_RMSK                                                                0x1
#define HWIO_GCC_EMAC_TBU_AXI_BCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_TBU_AXI_BCR_ADDR, HWIO_GCC_EMAC_TBU_AXI_BCR_RMSK)
#define HWIO_GCC_EMAC_TBU_AXI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_TBU_AXI_BCR_ADDR, m)
#define HWIO_GCC_EMAC_TBU_AXI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_TBU_AXI_BCR_ADDR,v)
#define HWIO_GCC_EMAC_TBU_AXI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_TBU_AXI_BCR_ADDR,m,v,HWIO_GCC_EMAC_TBU_AXI_BCR_IN)
#define HWIO_GCC_EMAC_TBU_AXI_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_EMAC_TBU_AXI_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_USB3_TBU_AXI_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00066000)
#define HWIO_GCC_USB3_TBU_AXI_BCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00066000)
#define HWIO_GCC_USB3_TBU_AXI_BCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00066000)
#define HWIO_GCC_USB3_TBU_AXI_BCR_RMSK                                                                0x1
#define HWIO_GCC_USB3_TBU_AXI_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_TBU_AXI_BCR_ADDR, HWIO_GCC_USB3_TBU_AXI_BCR_RMSK)
#define HWIO_GCC_USB3_TBU_AXI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_TBU_AXI_BCR_ADDR, m)
#define HWIO_GCC_USB3_TBU_AXI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_TBU_AXI_BCR_ADDR,v)
#define HWIO_GCC_USB3_TBU_AXI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_TBU_AXI_BCR_ADDR,m,v,HWIO_GCC_USB3_TBU_AXI_BCR_IN)
#define HWIO_GCC_USB3_TBU_AXI_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_USB3_TBU_AXI_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_GTCU_AHB_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00068000)
#define HWIO_GCC_GTCU_AHB_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00068000)
#define HWIO_GCC_GTCU_AHB_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00068000)
#define HWIO_GCC_GTCU_AHB_BCR_RMSK                                                                    0x1
#define HWIO_GCC_GTCU_AHB_BCR_IN          \
        in_dword_masked(HWIO_GCC_GTCU_AHB_BCR_ADDR, HWIO_GCC_GTCU_AHB_BCR_RMSK)
#define HWIO_GCC_GTCU_AHB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GTCU_AHB_BCR_ADDR, m)
#define HWIO_GCC_GTCU_AHB_BCR_OUT(v)      \
        out_dword(HWIO_GCC_GTCU_AHB_BCR_ADDR,v)
#define HWIO_GCC_GTCU_AHB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GTCU_AHB_BCR_ADDR,m,v,HWIO_GCC_GTCU_AHB_BCR_IN)
#define HWIO_GCC_GTCU_AHB_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_GTCU_AHB_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_SMMU_XPU_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00012054)
#define HWIO_GCC_SMMU_XPU_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012054)
#define HWIO_GCC_SMMU_XPU_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012054)
#define HWIO_GCC_SMMU_XPU_BCR_RMSK                                                                    0x1
#define HWIO_GCC_SMMU_XPU_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_XPU_BCR_ADDR, HWIO_GCC_SMMU_XPU_BCR_RMSK)
#define HWIO_GCC_SMMU_XPU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_XPU_BCR_ADDR, m)
#define HWIO_GCC_SMMU_XPU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_XPU_BCR_ADDR,v)
#define HWIO_GCC_SMMU_XPU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_XPU_BCR_ADDR,m,v,HWIO_GCC_SMMU_XPU_BCR_IN)
#define HWIO_GCC_SMMU_XPU_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_SMMU_XPU_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_SMMU_CFG_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001208c)
#define HWIO_GCC_SMMU_CFG_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001208c)
#define HWIO_GCC_SMMU_CFG_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001208c)
#define HWIO_GCC_SMMU_CFG_BCR_RMSK                                                                    0x1
#define HWIO_GCC_SMMU_CFG_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CFG_BCR_ADDR, HWIO_GCC_SMMU_CFG_BCR_RMSK)
#define HWIO_GCC_SMMU_CFG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CFG_BCR_ADDR, m)
#define HWIO_GCC_SMMU_CFG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CFG_BCR_ADDR,v)
#define HWIO_GCC_SMMU_CFG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CFG_BCR_ADDR,m,v,HWIO_GCC_SMMU_CFG_BCR_IN)
#define HWIO_GCC_SMMU_CFG_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_SMMU_CFG_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_CDSP_TBU_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006a000)
#define HWIO_GCC_CDSP_TBU_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0006a000)
#define HWIO_GCC_CDSP_TBU_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006a000)
#define HWIO_GCC_CDSP_TBU_BCR_RMSK                                                                    0x1
#define HWIO_GCC_CDSP_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_CDSP_TBU_BCR_ADDR, HWIO_GCC_CDSP_TBU_BCR_RMSK)
#define HWIO_GCC_CDSP_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_TBU_BCR_ADDR, m)
#define HWIO_GCC_CDSP_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_TBU_BCR_ADDR,v)
#define HWIO_GCC_CDSP_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_TBU_BCR_ADDR,m,v,HWIO_GCC_CDSP_TBU_BCR_IN)
#define HWIO_GCC_CDSP_TBU_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_CDSP_TBU_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_WDSP_XPU_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006e000)
#define HWIO_GCC_WDSP_XPU_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0006e000)
#define HWIO_GCC_WDSP_XPU_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006e000)
#define HWIO_GCC_WDSP_XPU_BCR_RMSK                                                                    0x1
#define HWIO_GCC_WDSP_XPU_BCR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_XPU_BCR_ADDR, HWIO_GCC_WDSP_XPU_BCR_RMSK)
#define HWIO_GCC_WDSP_XPU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_XPU_BCR_ADDR, m)
#define HWIO_GCC_WDSP_XPU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_XPU_BCR_ADDR,v)
#define HWIO_GCC_WDSP_XPU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_XPU_BCR_ADDR,m,v,HWIO_GCC_WDSP_XPU_BCR_IN)
#define HWIO_GCC_WDSP_XPU_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_WDSP_XPU_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_PCIE_TBU_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b000)
#define HWIO_GCC_PCIE_TBU_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0006b000)
#define HWIO_GCC_PCIE_TBU_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b000)
#define HWIO_GCC_PCIE_TBU_BCR_RMSK                                                                    0x1
#define HWIO_GCC_PCIE_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_TBU_BCR_ADDR, HWIO_GCC_PCIE_TBU_BCR_RMSK)
#define HWIO_GCC_PCIE_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_TBU_BCR_ADDR, m)
#define HWIO_GCC_PCIE_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_TBU_BCR_ADDR,v)
#define HWIO_GCC_PCIE_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_TBU_BCR_ADDR,m,v,HWIO_GCC_PCIE_TBU_BCR_IN)
#define HWIO_GCC_PCIE_TBU_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_PCIE_TBU_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_WCSS_TBU_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006d000)
#define HWIO_GCC_WCSS_TBU_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0006d000)
#define HWIO_GCC_WCSS_TBU_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006d000)
#define HWIO_GCC_WCSS_TBU_BCR_RMSK                                                                    0x1
#define HWIO_GCC_WCSS_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_TBU_BCR_ADDR, HWIO_GCC_WCSS_TBU_BCR_RMSK)
#define HWIO_GCC_WCSS_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_TBU_BCR_ADDR, m)
#define HWIO_GCC_WCSS_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_TBU_BCR_ADDR,v)
#define HWIO_GCC_WCSS_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_TBU_BCR_ADDR,m,v,HWIO_GCC_WCSS_TBU_BCR_IN)
#define HWIO_GCC_WCSS_TBU_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_WCSS_TBU_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_PCNOC_TBU_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012058)
#define HWIO_GCC_PCNOC_TBU_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012058)
#define HWIO_GCC_PCNOC_TBU_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012058)
#define HWIO_GCC_PCNOC_TBU_BCR_RMSK                                                                   0x1
#define HWIO_GCC_PCNOC_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_BCR_ADDR, HWIO_GCC_PCNOC_TBU_BCR_RMSK)
#define HWIO_GCC_PCNOC_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_TBU_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_TBU_BCR_ADDR,m,v,HWIO_GCC_PCNOC_TBU_BCR_IN)
#define HWIO_GCC_PCNOC_TBU_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_PCNOC_TBU_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_RBCPR_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00033000)
#define HWIO_GCC_RBCPR_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00033000)
#define HWIO_GCC_RBCPR_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033000)
#define HWIO_GCC_RBCPR_BCR_RMSK                                                                       0x1
#define HWIO_GCC_RBCPR_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_BCR_ADDR, HWIO_GCC_RBCPR_BCR_RMSK)
#define HWIO_GCC_RBCPR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_BCR_ADDR,m,v,HWIO_GCC_RBCPR_BCR_IN)
#define HWIO_GCC_RBCPR_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_RBCPR_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_RBCPR_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00033004)
#define HWIO_GCC_RBCPR_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00033004)
#define HWIO_GCC_RBCPR_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033004)
#define HWIO_GCC_RBCPR_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_RBCPR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CBCR_ADDR, HWIO_GCC_RBCPR_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CBCR_IN)
#define HWIO_GCC_RBCPR_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_RBCPR_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_RBCPR_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_RBCPR_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_RBCPR_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00033008)
#define HWIO_GCC_RBCPR_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00033008)
#define HWIO_GCC_RBCPR_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033008)
#define HWIO_GCC_RBCPR_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_RBCPR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_RBCPR_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003300c)
#define HWIO_GCC_RBCPR_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003300c)
#define HWIO_GCC_RBCPR_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003300c)
#define HWIO_GCC_RBCPR_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_RBCPR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_RBCPR_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_RBCPR_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_RBCPR_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00033010)
#define HWIO_GCC_RBCPR_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00033010)
#define HWIO_GCC_RBCPR_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033010)
#define HWIO_GCC_RBCPR_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_RBCPR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00036000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00036000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK                                                              0xff
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL6_BMSK                                                        0x80
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL6_SHFT                                                         0x7
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL5_BMSK                                                        0x40
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL5_SHFT                                                         0x6
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL4_BMSK                                                        0x20
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL4_SHFT                                                         0x5
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_BMSK                                                        0x10
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_SHFT                                                         0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                      0x8
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                      0x3
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_RESERVE_BIT_2_BMSK                                                 0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_RESERVE_BIT_2_SHFT                                                 0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_BMSK                                                         0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_SHFT                                                         0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_BMSK                                                         0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_SHFT                                                         0x0

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00036004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00036004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK                                                0x787fffff
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                         0x40000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                               0x1e
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                         0x20000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                               0x1d
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_BMSK                            0x10000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_SHFT                                  0x1c
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_BMSK                              0x8000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_SHFT                                   0x1b
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_BMSK                           0x400000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_SHFT                               0x16
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                 0x200000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                     0x15
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                0x100000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                    0x14
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                               0x80000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                  0x13
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                           0x40000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                              0x12
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                  0x20000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                     0x11
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                          0x10000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                             0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                              0x8000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                 0xf
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                   0x4000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                      0xe
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                   0x2000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                      0xd
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                    0x1000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                       0xc
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_BMSK                              0x800
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_SHFT                                0xb
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                   0x400
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                     0xa
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                 0x200
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                   0x9
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                    0x100
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                      0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                 0x80
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                  0x7
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                0x20
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                 0x5
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                         0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                          0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                                0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                                0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                        0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                        0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                    0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                    0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                    0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                    0x0

#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003600c)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003600c)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003600c)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                              0x6baff
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_LPASS_TBU_CLK_ENA_BMSK                            0x40000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_LPASS_TBU_CLK_ENA_SHFT                               0x12
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_WCSS_TBU_CLK_ENA_BMSK                             0x20000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_WCSS_TBU_CLK_ENA_SHFT                                0x11
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT15_BMSK                                 0x8000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT15_SHFT                                    0xf
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_GTCU_AHB_CLK_ENA_BMSK                              0x2000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_GTCU_AHB_CLK_ENA_SHFT                                 0xd
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                              0x1000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                                 0xc
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                              0x800
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                                0xb
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_CDSP_TBU_CLK_ENA_BMSK                               0x200
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_CDSP_TBU_CLK_ENA_SHFT                                 0x9
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_TBU_AXI_CLK_ENA_BMSK                            0x80
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_TBU_AXI_CLK_ENA_SHFT                             0x7
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_EMAC_TBU_AXI_CLK_ENA_BMSK                            0x40
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_EMAC_TBU_AXI_CLK_ENA_SHFT                             0x6
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_TBU_CLK_ENA_BMSK                                0x20
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_TBU_CLK_ENA_SHFT                                 0x5
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MDP_TBU_CLK_ENA_BMSK                                 0x10
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MDP_TBU_CLK_ENA_SHFT                                  0x4
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TBU_CLK_ENA_BMSK                                  0x8
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TBU_CLK_ENA_SHFT                                  0x3
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TCU_CLK_ENA_BMSK                                  0x4
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TCU_CLK_ENA_SHFT                                  0x2
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_ASYNC_CLK_ENA_BMSK                           0x2
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_ASYNC_CLK_ENA_SHFT                           0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_WDSP_XPU_CLK_ENA_BMSK                                 0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_WDSP_XPU_CLK_ENA_SHFT                                 0x0

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00036008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00036008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK                                                 0x787fffff
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                    0x40000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                          0x1e
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                    0x20000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                          0x1d
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                       0x10000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                             0x1c
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                         0x8000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                              0x1b
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                      0x400000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                          0x16
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                            0x200000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                0x15
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                           0x100000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                               0x14
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                          0x80000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                             0x13
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                      0x40000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                         0x12
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                             0x20000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                0x11
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                     0x10000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                        0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                         0x8000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                            0xf
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                              0x4000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                 0xe
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                              0x2000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                 0xd
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                               0x1000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                  0xc
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                         0x800
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                           0xb
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                              0x400
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                0xa
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                            0x200
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                              0x9
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                               0x100
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                 0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                            0x80
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                             0x7
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                             0x40
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                              0x6
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                           0x20
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                            0x5
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                    0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                     0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                           0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                           0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                   0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                   0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                               0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                               0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                               0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                               0x0

#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00036010)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00036010)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036010)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                               0x6baff
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_LPASS_TBU_CLK_SLEEP_ENA_BMSK                       0x40000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_LPASS_TBU_CLK_SLEEP_ENA_SHFT                          0x12
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_WCSS_TBU_CLK_SLEEP_ENA_BMSK                        0x20000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_WCSS_TBU_CLK_SLEEP_ENA_SHFT                           0x11
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT15_BMSK                                  0x8000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT15_SHFT                                     0xf
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_GTCU_AHB_CLK_SLEEP_ENA_BMSK                         0x2000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_GTCU_AHB_CLK_SLEEP_ENA_SHFT                            0xd
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                         0x1000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                            0xc
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                         0x800
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                           0xb
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_CDSP_TBU_CLK_SLEEP_ENA_BMSK                          0x200
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_CDSP_TBU_CLK_SLEEP_ENA_SHFT                            0x9
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_TBU_AXI_CLK_SLEEP_ENA_BMSK                       0x80
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_TBU_AXI_CLK_SLEEP_ENA_SHFT                        0x7
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_EMAC_TBU_AXI_CLK_SLEEP_ENA_BMSK                       0x40
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_EMAC_TBU_AXI_CLK_SLEEP_ENA_SHFT                        0x6
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_TBU_CLK_SLEEP_ENA_BMSK                           0x20
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_TBU_CLK_SLEEP_ENA_SHFT                            0x5
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MDP_TBU_CLK_SLEEP_ENA_BMSK                            0x10
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MDP_TBU_CLK_SLEEP_ENA_SHFT                             0x4
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TBU_CLK_SLEEP_ENA_BMSK                             0x8
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TBU_CLK_SLEEP_ENA_SHFT                             0x3
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TCU_CLK_SLEEP_ENA_BMSK                             0x4
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TCU_CLK_SLEEP_ENA_SHFT                             0x2
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_ASYNC_CLK_SLEEP_ENA_BMSK                      0x2
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_ASYNC_CLK_SLEEP_ENA_SHFT                      0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_WDSP_XPU_CLK_SLEEP_ENA_BMSK                            0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_WDSP_XPU_CLK_SLEEP_ENA_SHFT                            0x0

#define HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00045000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00045000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK                                                             0xff
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL6_BMSK                                                       0x80
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL6_SHFT                                                        0x7
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL5_BMSK                                                       0x40
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL5_SHFT                                                        0x6
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL4_BMSK                                                       0x20
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL4_SHFT                                                        0x5
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_BMSK                                                       0x10
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_SHFT                                                        0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                     0x8
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                     0x3
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_RESERVE_BIT_2_BMSK                                                0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_RESERVE_BIT_2_SHFT                                                0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00045004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00045004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK                                               0x787fffff
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                        0x40000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                              0x1e
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                        0x20000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                              0x1d
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_BMSK                           0x10000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_SHFT                                 0x1c
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_BMSK                             0x8000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_SHFT                                  0x1b
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_BMSK                          0x400000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_SHFT                              0x16
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                0x200000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                    0x15
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                               0x100000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                   0x14
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                              0x80000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                 0x13
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                          0x40000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                             0x12
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x20000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                    0x11
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                         0x10000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                            0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                             0x8000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                0xf
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                  0x2000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                     0xd
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                   0x1000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                      0xc
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                0x200
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                  0x9
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                   0x100
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                     0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                0x80
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                 0x7
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                 0x40
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                  0x6
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                               0x20
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                0x5
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                               0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                               0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                       0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                       0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                   0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                   0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                   0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                   0x0

#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004500c)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004500c)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004500c)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                             0x6baff
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_LPASS_TBU_CLK_ENA_BMSK                           0x40000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_LPASS_TBU_CLK_ENA_SHFT                              0x12
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_WCSS_TBU_CLK_ENA_BMSK                            0x20000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_WCSS_TBU_CLK_ENA_SHFT                               0x11
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT15_BMSK                                0x8000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT15_SHFT                                   0xf
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_GTCU_AHB_CLK_ENA_BMSK                             0x2000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_GTCU_AHB_CLK_ENA_SHFT                                0xd
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                             0x1000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                                0xc
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_CDSP_TBU_CLK_ENA_BMSK                              0x200
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_CDSP_TBU_CLK_ENA_SHFT                                0x9
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_TBU_AXI_CLK_ENA_BMSK                           0x80
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_TBU_AXI_CLK_ENA_SHFT                            0x7
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_EMAC_TBU_AXI_CLK_ENA_BMSK                           0x40
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_EMAC_TBU_AXI_CLK_ENA_SHFT                            0x6
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_TBU_CLK_ENA_BMSK                               0x20
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_TBU_CLK_ENA_SHFT                                0x5
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MDP_TBU_CLK_ENA_BMSK                                0x10
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MDP_TBU_CLK_ENA_SHFT                                 0x4
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TBU_CLK_ENA_BMSK                                 0x8
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TBU_CLK_ENA_SHFT                                 0x3
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TCU_CLK_ENA_BMSK                                 0x4
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TCU_CLK_ENA_SHFT                                 0x2
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_ASYNC_CLK_ENA_BMSK                          0x2
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_ASYNC_CLK_ENA_SHFT                          0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_WDSP_XPU_CLK_ENA_BMSK                                0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_WDSP_XPU_CLK_ENA_SHFT                                0x0

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00045008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00045008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK                                                0x7fffffff
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                   0x40000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                         0x1e
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                   0x20000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                         0x1d
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                      0x10000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                            0x1c
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                        0x8000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                             0x1b
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_GPLL_6_ENA_BMSK                                 0x4000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_GPLL_6_ENA_SHFT                                      0x1a
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_GPLL_4_ENA_BMSK                                 0x2000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_GPLL_4_ENA_SHFT                                      0x19
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_GPLL_1_ENA_BMSK                                 0x1000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_GPLL_1_ENA_SHFT                                      0x18
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APCS_CLK_SLEEP_ENA_BMSK                               0x800000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APCS_CLK_SLEEP_ENA_SHFT                                   0x17
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                     0x400000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                         0x16
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                           0x200000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                               0x15
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                          0x100000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                              0x14
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                         0x80000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                            0x13
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                     0x40000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                        0x12
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x20000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                               0x11
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                    0x10000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                       0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                        0x8000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                           0xf
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                             0x4000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                0xe
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                             0x2000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                0xd
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                              0x1000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                 0xc
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                             0x400
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                               0xa
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                           0x200
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                             0x9
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                              0x100
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                           0x80
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                            0x7
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                            0x40
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                             0x6
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                          0x20
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                           0x5
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                   0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                    0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                          0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                          0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                  0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                  0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                              0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                              0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                              0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                              0x0

#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00045010)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00045010)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045010)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                              0x6baff
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_LPASS_TBU_CLK_SLEEP_ENA_BMSK                      0x40000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_LPASS_TBU_CLK_SLEEP_ENA_SHFT                         0x12
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_WCSS_TBU_CLK_SLEEP_ENA_BMSK                       0x20000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_WCSS_TBU_CLK_SLEEP_ENA_SHFT                          0x11
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT15_BMSK                                 0x8000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT15_SHFT                                    0xf
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_GTCU_AHB_CLK_SLEEP_ENA_BMSK                        0x2000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_GTCU_AHB_CLK_SLEEP_ENA_SHFT                           0xd
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                        0x1000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                           0xc
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_CDSP_TBU_CLK_SLEEP_ENA_BMSK                         0x200
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_CDSP_TBU_CLK_SLEEP_ENA_SHFT                           0x9
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_TBU_AXI_CLK_SLEEP_ENA_BMSK                      0x80
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_TBU_AXI_CLK_SLEEP_ENA_SHFT                       0x7
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_EMAC_TBU_AXI_CLK_SLEEP_ENA_BMSK                      0x40
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_EMAC_TBU_AXI_CLK_SLEEP_ENA_SHFT                       0x6
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_TBU_CLK_SLEEP_ENA_BMSK                          0x20
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_TBU_CLK_SLEEP_ENA_SHFT                           0x5
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MDP_TBU_CLK_SLEEP_ENA_BMSK                           0x10
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MDP_TBU_CLK_SLEEP_ENA_SHFT                            0x4
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TBU_CLK_SLEEP_ENA_BMSK                            0x8
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TBU_CLK_SLEEP_ENA_SHFT                            0x3
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TCU_CLK_SLEEP_ENA_BMSK                            0x4
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TCU_CLK_SLEEP_ENA_SHFT                            0x2
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_ASYNC_CLK_SLEEP_ENA_BMSK                     0x2
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_ASYNC_CLK_SLEEP_ENA_SHFT                     0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_WDSP_XPU_CLK_SLEEP_ENA_BMSK                           0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_WDSP_XPU_CLK_SLEEP_ENA_SHFT                           0x0

#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00013010)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013010)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013010)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK                                                          0xff
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL6_BMSK                                                    0x80
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL6_SHFT                                                     0x7
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL5_BMSK                                                    0x40
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL5_SHFT                                                     0x6
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL4_BMSK                                                    0x20
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL4_SHFT                                                     0x5
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_BMSK                                                    0x10
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_SHFT                                                     0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                  0x8
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                  0x3
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RESERVE_BIT_2_BMSK                                             0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RESERVE_BIT_2_SHFT                                             0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00013014)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013014)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013014)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK                                            0x787fffff
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                     0x40000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                           0x1e
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                     0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                           0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_BMSK                        0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_SHFT                              0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_BMSK                          0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_SHFT                               0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_BMSK                       0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_SHFT                           0x16
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                             0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                 0x15
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                            0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                0x14
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                           0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                              0x13
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                       0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                          0x12
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                              0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                 0x11
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                      0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                         0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                          0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                             0xf
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                               0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                  0xe
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                               0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                  0xd
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                   0xc
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_BMSK                          0x800
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_SHFT                            0xb
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                               0x400
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                 0xa
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                             0x200
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                               0x9
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                0x100
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                  0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                             0x80
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                              0x7
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                              0x40
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                               0x6
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                            0x20
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                             0x5
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                     0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                      0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                            0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                            0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                    0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                    0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                0x0

#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00013020)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PHYS                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013020)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013020)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                          0x6baff
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_LPASS_TBU_CLK_ENA_BMSK                        0x40000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_LPASS_TBU_CLK_ENA_SHFT                           0x12
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_WCSS_TBU_CLK_ENA_BMSK                         0x20000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_WCSS_TBU_CLK_ENA_SHFT                            0x11
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT15_BMSK                             0x8000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT15_SHFT                                0xf
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_GTCU_AHB_CLK_ENA_BMSK                          0x2000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_GTCU_AHB_CLK_ENA_SHFT                             0xd
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                          0x1000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                             0xc
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                          0x800
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                            0xb
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_CDSP_TBU_CLK_ENA_BMSK                           0x200
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_CDSP_TBU_CLK_ENA_SHFT                             0x9
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_TBU_AXI_CLK_ENA_BMSK                        0x80
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_TBU_AXI_CLK_ENA_SHFT                         0x7
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_EMAC_TBU_AXI_CLK_ENA_BMSK                        0x40
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_EMAC_TBU_AXI_CLK_ENA_SHFT                         0x6
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_TBU_CLK_ENA_BMSK                            0x20
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_TBU_CLK_ENA_SHFT                             0x5
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MDP_TBU_CLK_ENA_BMSK                             0x10
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MDP_TBU_CLK_ENA_SHFT                              0x4
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TBU_CLK_ENA_BMSK                              0x8
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TBU_CLK_ENA_SHFT                              0x3
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TCU_CLK_ENA_BMSK                              0x4
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TCU_CLK_ENA_SHFT                              0x2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_ASYNC_CLK_ENA_BMSK                       0x2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_ASYNC_CLK_ENA_SHFT                       0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_WDSP_XPU_CLK_ENA_BMSK                             0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_WDSP_XPU_CLK_ENA_SHFT                             0x0

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013018)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013018)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013018)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK                                             0x787fffff
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                0x40000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                      0x1e
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                      0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                   0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                         0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                     0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                          0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                  0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                      0x16
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                        0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                            0x15
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                       0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                           0x14
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                      0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                         0x13
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                  0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                     0x12
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                         0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                            0x11
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                 0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                    0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                     0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                        0xf
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                          0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                             0xe
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                          0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                             0xd
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                           0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                              0xc
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                     0x800
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                       0xb
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                          0x400
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                            0xa
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                        0x200
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                          0x9
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                           0x100
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                             0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                        0x80
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                         0x7
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                         0x40
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                          0x6
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                       0x20
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                        0x5
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                 0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                       0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                       0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                               0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                               0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                           0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                           0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                           0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                           0x0

#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00013024)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PHYS                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013024)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013024)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                           0x6baff
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_LPASS_TBU_CLK_SLEEP_ENA_BMSK                   0x40000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_LPASS_TBU_CLK_SLEEP_ENA_SHFT                      0x12
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_WCSS_TBU_CLK_SLEEP_ENA_BMSK                    0x20000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_WCSS_TBU_CLK_SLEEP_ENA_SHFT                       0x11
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT15_BMSK                              0x8000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT15_SHFT                                 0xf
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_GTCU_AHB_CLK_SLEEP_ENA_BMSK                     0x2000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_GTCU_AHB_CLK_SLEEP_ENA_SHFT                        0xd
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                     0x1000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                        0xc
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                     0x800
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                       0xb
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_CDSP_TBU_CLK_SLEEP_ENA_BMSK                      0x200
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_CDSP_TBU_CLK_SLEEP_ENA_SHFT                        0x9
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_TBU_AXI_CLK_SLEEP_ENA_BMSK                   0x80
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_TBU_AXI_CLK_SLEEP_ENA_SHFT                    0x7
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_EMAC_TBU_AXI_CLK_SLEEP_ENA_BMSK                   0x40
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_EMAC_TBU_AXI_CLK_SLEEP_ENA_SHFT                    0x6
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_TBU_CLK_SLEEP_ENA_BMSK                       0x20
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_TBU_CLK_SLEEP_ENA_SHFT                        0x5
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MDP_TBU_CLK_SLEEP_ENA_BMSK                        0x10
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MDP_TBU_CLK_SLEEP_ENA_SHFT                         0x4
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TBU_CLK_SLEEP_ENA_BMSK                         0x8
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TBU_CLK_SLEEP_ENA_SHFT                         0x3
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TCU_CLK_SLEEP_ENA_BMSK                         0x4
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TCU_CLK_SLEEP_ENA_SHFT                         0x2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_ASYNC_CLK_SLEEP_ENA_BMSK                  0x2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_ASYNC_CLK_SLEEP_ENA_SHFT                  0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_WDSP_XPU_CLK_SLEEP_ENA_BMSK                        0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_WDSP_XPU_CLK_SLEEP_ENA_SHFT                        0x0

#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00061000)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00061000)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061000)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_RMSK                                                         0xff
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL6_BMSK                                                   0x80
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL6_SHFT                                                    0x7
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL5_BMSK                                                   0x40
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL5_SHFT                                                    0x6
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL4_BMSK                                                   0x20
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL4_SHFT                                                    0x5
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL3_BMSK                                                   0x10
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL3_SHFT                                                    0x4
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                 0x8
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                 0x3
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_RESERVE_BIT_2_BMSK                                            0x4
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_RESERVE_BIT_2_SHFT                                            0x2
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL1_BMSK                                                    0x2
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL1_SHFT                                                    0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL0_BMSK                                                    0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL0_SHFT                                                    0x0

#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00061004)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00061004)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061004)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK                                           0x787fffff
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                    0x40000000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                          0x1e
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                    0x20000000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                          0x1d
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_BMSK                       0x10000000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_SHFT                             0x1c
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_BMSK                         0x8000000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_SHFT                              0x1b
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_BMSK                      0x400000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_SHFT                          0x16
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                            0x200000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                0x15
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                           0x100000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                               0x14
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                          0x80000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                             0x13
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                      0x40000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                         0x12
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                             0x20000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                0x11
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                     0x10000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                        0x10
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                         0x8000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                            0xf
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                              0x4000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                 0xe
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                              0x2000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                 0xd
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_BMSK                         0x800
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_SHFT                           0xb
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                              0x400
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                0xa
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                            0x200
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                              0x9
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                               0x100
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                 0x8
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                            0x80
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                             0x7
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                             0x40
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                              0x6
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                           0x20
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                            0x5
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                    0x10
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                     0x4
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                           0x8
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                           0x3
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                   0x4
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                   0x2
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                               0x2
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                               0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                               0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                               0x0

#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0006100c)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0006100c)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006100c)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                         0x6baff
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_LPASS_TBU_CLK_ENA_BMSK                       0x40000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_LPASS_TBU_CLK_ENA_SHFT                          0x12
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_WCSS_TBU_CLK_ENA_BMSK                        0x20000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_WCSS_TBU_CLK_ENA_SHFT                           0x11
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT15_BMSK                            0x8000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT15_SHFT                               0xf
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_GTCU_AHB_CLK_ENA_BMSK                         0x2000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_GTCU_AHB_CLK_ENA_SHFT                            0xd
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                         0x1000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                            0xc
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                         0x800
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                           0xb
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_CDSP_TBU_CLK_ENA_BMSK                          0x200
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_CDSP_TBU_CLK_ENA_SHFT                            0x9
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_TBU_AXI_CLK_ENA_BMSK                       0x80
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_USB3_TBU_AXI_CLK_ENA_SHFT                        0x7
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_EMAC_TBU_AXI_CLK_ENA_BMSK                       0x40
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_EMAC_TBU_AXI_CLK_ENA_SHFT                        0x6
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_TBU_CLK_ENA_BMSK                           0x20
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCIE_TBU_CLK_ENA_SHFT                            0x5
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MDP_TBU_CLK_ENA_BMSK                            0x10
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MDP_TBU_CLK_ENA_SHFT                             0x4
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TBU_CLK_ENA_BMSK                             0x8
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TBU_CLK_ENA_SHFT                             0x3
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TCU_CLK_ENA_BMSK                             0x4
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_GFX_TCU_CLK_ENA_SHFT                             0x2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_ASYNC_CLK_ENA_BMSK                      0x2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_ASYNC_CLK_ENA_SHFT                      0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_WDSP_XPU_CLK_ENA_BMSK                            0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_WDSP_XPU_CLK_ENA_SHFT                            0x0

#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00061008)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00061008)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061008)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK                                            0x787fffff
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK               0x40000000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                     0x1e
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK               0x20000000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                     0x1d
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                  0x10000000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                        0x1c
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                    0x8000000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                         0x1b
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                 0x400000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                     0x16
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                       0x200000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                           0x15
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                      0x100000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                          0x14
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                     0x80000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                        0x13
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                 0x40000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                    0x12
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                        0x20000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                           0x11
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                0x10000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                   0x10
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                    0x8000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                       0xf
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                         0x4000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                            0xe
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                         0x2000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                            0xd
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                    0x800
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                      0xb
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                         0x400
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                           0xa
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                       0x200
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                         0x9
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                          0x100
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                            0x8
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                       0x80
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                        0x7
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                        0x40
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                         0x6
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                      0x20
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                       0x5
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                               0x10
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                0x4
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                      0x8
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                      0x3
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                              0x4
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                              0x2
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                          0x2
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                          0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                          0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                          0x0

#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00061010)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PHYS                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00061010)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061010)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                          0x6baff
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_LPASS_TBU_CLK_SLEEP_ENA_BMSK                  0x40000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_LPASS_TBU_CLK_SLEEP_ENA_SHFT                     0x12
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_WCSS_TBU_CLK_SLEEP_ENA_BMSK                   0x20000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_WCSS_TBU_CLK_SLEEP_ENA_SHFT                      0x11
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT15_BMSK                             0x8000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT15_SHFT                                0xf
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_GTCU_AHB_CLK_SLEEP_ENA_BMSK                    0x2000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_GTCU_AHB_CLK_SLEEP_ENA_SHFT                       0xd
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                    0x1000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                       0xc
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                    0x800
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                      0xb
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_CDSP_TBU_CLK_SLEEP_ENA_BMSK                     0x200
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_CDSP_TBU_CLK_SLEEP_ENA_SHFT                       0x9
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_TBU_AXI_CLK_SLEEP_ENA_BMSK                  0x80
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_USB3_TBU_AXI_CLK_SLEEP_ENA_SHFT                   0x7
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_EMAC_TBU_AXI_CLK_SLEEP_ENA_BMSK                  0x40
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_EMAC_TBU_AXI_CLK_SLEEP_ENA_SHFT                   0x6
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_TBU_CLK_SLEEP_ENA_BMSK                      0x20
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCIE_TBU_CLK_SLEEP_ENA_SHFT                       0x5
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MDP_TBU_CLK_SLEEP_ENA_BMSK                       0x10
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MDP_TBU_CLK_SLEEP_ENA_SHFT                        0x4
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TBU_CLK_SLEEP_ENA_BMSK                        0x8
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TBU_CLK_SLEEP_ENA_SHFT                        0x3
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TCU_CLK_SLEEP_ENA_BMSK                        0x4
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_GFX_TCU_CLK_SLEEP_ENA_SHFT                        0x2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_ASYNC_CLK_SLEEP_ENA_BMSK                 0x2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_ASYNC_CLK_SLEEP_ENA_SHFT                 0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_WDSP_XPU_CLK_SLEEP_ENA_BMSK                       0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_WDSP_XPU_CLK_SLEEP_ENA_SHFT                       0x0

#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b000)
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001b000)
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b000)
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_RMSK                                                             0xff
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_CDSP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_CDSP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_CDSP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL6_BMSK                                                       0x80
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL6_SHFT                                                        0x7
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL5_BMSK                                                       0x40
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL5_SHFT                                                        0x6
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL4_BMSK                                                       0x20
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL4_SHFT                                                        0x5
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL3_BMSK                                                       0x10
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL3_SHFT                                                        0x4
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                     0x8
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                     0x3
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_RESERVE_BIT_2_BMSK                                                0x4
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_RESERVE_BIT_2_SHFT                                                0x2
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_CDSP_GPLL_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b004)
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001b004)
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b004)
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_RMSK                                               0x787fffff
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                        0x40000000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                              0x1e
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                        0x20000000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                              0x1d
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_BMSK                           0x10000000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_SHFT                                 0x1c
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_BMSK                             0x8000000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_SHFT                                  0x1b
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_BMSK                          0x400000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_SHFT                              0x16
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                0x200000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                    0x15
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                               0x100000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                   0x14
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                              0x80000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                 0x13
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                          0x40000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                             0x12
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x20000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                    0x11
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                         0x10000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                            0x10
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                             0x8000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                0xf
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                  0x2000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                     0xd
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                   0x1000
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                      0xc
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                0x200
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                  0x9
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                   0x100
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                     0x8
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                0x80
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                 0x7
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                 0x40
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                  0x6
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                               0x20
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                0x5
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                               0x8
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                               0x3
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                       0x4
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                       0x2
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                   0x2
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                   0x1
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                   0x1
#define HWIO_GCC_CDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                   0x0

#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b008)
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001b008)
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b008)
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_RMSK                                                0x787fffff
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                   0x40000000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                         0x1e
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                   0x20000000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                         0x1d
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                      0x10000000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                            0x1c
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                        0x8000000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                             0x1b
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                     0x400000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                         0x16
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                           0x200000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                               0x15
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                          0x100000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                              0x14
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                         0x80000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                            0x13
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                     0x40000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                        0x12
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x20000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                               0x11
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                    0x10000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                       0x10
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                        0x8000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                           0xf
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                             0x4000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                0xe
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                             0x2000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                0xd
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                              0x1000
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                 0xc
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                             0x400
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                               0xa
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                           0x200
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                             0x9
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                              0x100
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                0x8
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                           0x80
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                            0x7
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                            0x40
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                             0x6
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                          0x20
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                           0x5
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                   0x10
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                    0x4
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                          0x8
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                          0x3
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                  0x4
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                  0x2
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                              0x2
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                              0x1
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                              0x1
#define HWIO_GCC_CDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                              0x0

#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00070000)
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00070000)
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070000)
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_RMSK                                                             0xff
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_WDSP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_WDSP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_WDSP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL6_BMSK                                                       0x80
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL6_SHFT                                                        0x7
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL5_BMSK                                                       0x40
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL5_SHFT                                                        0x6
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL4_BMSK                                                       0x20
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL4_SHFT                                                        0x5
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL3_BMSK                                                       0x10
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL3_SHFT                                                        0x4
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                     0x8
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                     0x3
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_RESERVE_BIT_2_BMSK                                                0x4
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_RESERVE_BIT_2_SHFT                                                0x2
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_WDSP_GPLL_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00070004)
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00070004)
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070004)
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_RMSK                                               0x787fffff
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                        0x40000000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                              0x1e
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                        0x20000000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                              0x1d
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_BMSK                           0x10000000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_SHFT                                 0x1c
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_BMSK                             0x8000000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_SHFT                                  0x1b
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_BMSK                          0x400000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_SHFT                              0x16
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                0x200000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                    0x15
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                               0x100000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                   0x14
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                              0x80000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                 0x13
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                          0x40000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                             0x12
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x20000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                    0x11
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                         0x10000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                            0x10
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                             0x8000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                0xf
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                  0x2000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                     0xd
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                   0x1000
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                      0xc
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                0x200
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                  0x9
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                   0x100
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                     0x8
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                0x80
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                 0x7
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                 0x40
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                  0x6
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                               0x20
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                0x5
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                               0x8
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                               0x3
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                       0x4
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                       0x2
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                   0x2
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                   0x1
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                   0x1
#define HWIO_GCC_WDSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                   0x0

#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00070008)
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00070008)
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070008)
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_RMSK                                                0x787fffff
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                   0x40000000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                         0x1e
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK                   0x20000000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                         0x1d
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                      0x10000000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                            0x1c
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                        0x8000000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                             0x1b
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                     0x400000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                         0x16
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                           0x200000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                               0x15
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                          0x100000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                              0x14
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                         0x80000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                            0x13
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                     0x40000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                        0x12
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x20000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                               0x11
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                    0x10000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                       0x10
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                        0x8000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                           0xf
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                             0x4000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                0xe
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                             0x2000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                0xd
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                              0x1000
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                 0xc
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                             0x400
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                               0xa
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                           0x200
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                             0x9
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                              0x100
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                0x8
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                           0x80
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                            0x7
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                            0x40
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                             0x6
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                          0x20
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                           0x5
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                   0x10
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                    0x4
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                          0x8
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                          0x3
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                  0x4
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                  0x2
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                              0x2
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                              0x1
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                              0x1
#define HWIO_GCC_WDSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                              0x0

#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00000000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK                                                            0xff
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL6_BMSK                                                      0x80
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL6_SHFT                                                       0x7
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL5_BMSK                                                      0x40
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL5_SHFT                                                       0x6
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL4_BMSK                                                      0x20
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL4_SHFT                                                       0x5
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_BMSK                                                      0x10
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_SHFT                                                       0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                    0x8
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                    0x3
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_RESERVE_BIT_2_BMSK                                               0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_RESERVE_BIT_2_SHFT                                               0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00000004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK                                              0x787fffff
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                       0x40000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                             0x1e
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                       0x20000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                             0x1d
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_BMSK                          0x10000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_SHFT                                0x1c
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_BMSK                            0x8000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_SHFT                                 0x1b
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_BMSK                         0x400000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_SHFT                             0x16
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                               0x200000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                   0x15
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                              0x100000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                  0x14
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                             0x80000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                0x13
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                         0x40000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                            0x12
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                0x20000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                   0x11
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                        0x10000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                           0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                            0x8000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                               0xf
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                 0x4000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                    0xe
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                 0x2000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                    0xd
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                  0x1000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                     0xc
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_BMSK                            0x800
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_SHFT                              0xb
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                 0x400
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                   0xa
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                               0x200
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                 0x9
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                  0x100
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                    0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                               0x80
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                0x7
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                0x40
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                 0x6
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                              0x20
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                               0x5
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                       0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                        0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                              0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                              0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                      0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                      0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                  0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                  0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                  0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                  0x0

#define HWIO_GCC_WDSP_RESTART_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00019000)
#define HWIO_GCC_WDSP_RESTART_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00019000)
#define HWIO_GCC_WDSP_RESTART_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019000)
#define HWIO_GCC_WDSP_RESTART_RMSK                                                                    0x1
#define HWIO_GCC_WDSP_RESTART_IN          \
        in_dword_masked(HWIO_GCC_WDSP_RESTART_ADDR, HWIO_GCC_WDSP_RESTART_RMSK)
#define HWIO_GCC_WDSP_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_RESTART_ADDR, m)
#define HWIO_GCC_WDSP_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_RESTART_ADDR,v)
#define HWIO_GCC_WDSP_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_RESTART_ADDR,m,v,HWIO_GCC_WDSP_RESTART_IN)
#define HWIO_GCC_WDSP_RESTART_WDSP_RESTART_BMSK                                                       0x1
#define HWIO_GCC_WDSP_RESTART_WDSP_RESTART_SHFT                                                       0x0

#define HWIO_GCC_CDSP_RESTART_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00018000)
#define HWIO_GCC_CDSP_RESTART_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00018000)
#define HWIO_GCC_CDSP_RESTART_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00018000)
#define HWIO_GCC_CDSP_RESTART_RMSK                                                                    0x1
#define HWIO_GCC_CDSP_RESTART_IN          \
        in_dword_masked(HWIO_GCC_CDSP_RESTART_ADDR, HWIO_GCC_CDSP_RESTART_RMSK)
#define HWIO_GCC_CDSP_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_RESTART_ADDR, m)
#define HWIO_GCC_CDSP_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_RESTART_ADDR,v)
#define HWIO_GCC_CDSP_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_RESTART_ADDR,m,v,HWIO_GCC_CDSP_RESTART_IN)
#define HWIO_GCC_CDSP_RESTART_CDSP_RESTART_BMSK                                                       0x1
#define HWIO_GCC_CDSP_RESTART_CDSP_RESTART_SHFT                                                       0x0

#define HWIO_GCC_WCSS_RESTART_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00011000)
#define HWIO_GCC_WCSS_RESTART_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00011000)
#define HWIO_GCC_WCSS_RESTART_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00011000)
#define HWIO_GCC_WCSS_RESTART_RMSK                                                                    0x1
#define HWIO_GCC_WCSS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_WCSS_RESTART_ADDR, HWIO_GCC_WCSS_RESTART_RMSK)
#define HWIO_GCC_WCSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_RESTART_ADDR, m)
#define HWIO_GCC_WCSS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_RESTART_ADDR,v)
#define HWIO_GCC_WCSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_RESTART_ADDR,m,v,HWIO_GCC_WCSS_RESTART_IN)
#define HWIO_GCC_WCSS_RESTART_WCSS_RESTART_BMSK                                                       0x1
#define HWIO_GCC_WCSS_RESTART_WCSS_RESTART_SHFT                                                       0x0

#define HWIO_GCC_RESET_DEBUG_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00014000)
#define HWIO_GCC_RESET_DEBUG_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00014000)
#define HWIO_GCC_RESET_DEBUG_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014000)
#define HWIO_GCC_RESET_DEBUG_RMSK                                                                0xffffff
#define HWIO_GCC_RESET_DEBUG_IN          \
        in_dword_masked(HWIO_GCC_RESET_DEBUG_ADDR, HWIO_GCC_RESET_DEBUG_RMSK)
#define HWIO_GCC_RESET_DEBUG_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_DEBUG_ADDR, m)
#define HWIO_GCC_RESET_DEBUG_OUT(v)      \
        out_dword(HWIO_GCC_RESET_DEBUG_ADDR,v)
#define HWIO_GCC_RESET_DEBUG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_DEBUG_ADDR,m,v,HWIO_GCC_RESET_DEBUG_IN)
#define HWIO_GCC_RESET_DEBUG_MSFT_DBG_RQST_BMSK                                                  0x800000
#define HWIO_GCC_RESET_DEBUG_MSFT_DBG_RQST_SHFT                                                      0x17
#define HWIO_GCC_RESET_DEBUG_BLOCK_RESIN_BMSK                                                    0x400000
#define HWIO_GCC_RESET_DEBUG_BLOCK_RESIN_SHFT                                                        0x16
#define HWIO_GCC_RESET_DEBUG_RESET_ACCESS_FIRST_PASS_BMSK                                        0x200000
#define HWIO_GCC_RESET_DEBUG_RESET_ACCESS_FIRST_PASS_SHFT                                            0x15
#define HWIO_GCC_RESET_DEBUG_RESET_DEBUG_FIRST_PASS_BMSK                                         0x100000
#define HWIO_GCC_RESET_DEBUG_RESET_DEBUG_FIRST_PASS_SHFT                                             0x14
#define HWIO_GCC_RESET_DEBUG_MSM_TSENSE_RESET_DEBUG_EN_BMSK                                       0x80000
#define HWIO_GCC_RESET_DEBUG_MSM_TSENSE_RESET_DEBUG_EN_SHFT                                          0x13
#define HWIO_GCC_RESET_DEBUG_PMIC_ABNORMAL_RESET_DEBUG_EN_BMSK                                    0x40000
#define HWIO_GCC_RESET_DEBUG_PMIC_ABNORMAL_RESET_DEBUG_EN_SHFT                                       0x12
#define HWIO_GCC_RESET_DEBUG_SECURE_WDOG_DEBUG_EN_BMSK                                            0x20000
#define HWIO_GCC_RESET_DEBUG_SECURE_WDOG_DEBUG_EN_SHFT                                               0x11
#define HWIO_GCC_RESET_DEBUG_PROC_HALT_EN_BMSK                                                    0x10000
#define HWIO_GCC_RESET_DEBUG_PROC_HALT_EN_SHFT                                                       0x10
#define HWIO_GCC_RESET_DEBUG_SRST_V1_MODE_BMSK                                                     0x8000
#define HWIO_GCC_RESET_DEBUG_SRST_V1_MODE_SHFT                                                        0xf
#define HWIO_GCC_RESET_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_BMSK                                         0x7fff
#define HWIO_GCC_RESET_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_SHFT                                            0x0

#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00015000)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00015000)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015000)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RMSK                                                        0xffff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR, HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RMSK)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_IN)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_BMSK                              0xffff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_SHFT                                 0x0

#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00015004)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00015004)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015004)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RMSK                                                 0xffffffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR, HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RMSK)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_IN)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RESERVE_BITS31_16_BMSK                               0xffff0000
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RESERVE_BITS31_16_SHFT                                     0x10
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_BMSK                        0xffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_SHFT                           0x0

#define HWIO_GCC_RESET_STATUS_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00015008)
#define HWIO_GCC_RESET_STATUS_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00015008)
#define HWIO_GCC_RESET_STATUS_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015008)
#define HWIO_GCC_RESET_STATUS_RMSK                                                                   0x3f
#define HWIO_GCC_RESET_STATUS_IN          \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, HWIO_GCC_RESET_STATUS_RMSK)
#define HWIO_GCC_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, m)
#define HWIO_GCC_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_GCC_RESET_STATUS_ADDR,v)
#define HWIO_GCC_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_STATUS_ADDR,m,v,HWIO_GCC_RESET_STATUS_IN)
#define HWIO_GCC_RESET_STATUS_SECURE_WDOG_EXPIRE_STATUS_BMSK                                         0x20
#define HWIO_GCC_RESET_STATUS_SECURE_WDOG_EXPIRE_STATUS_SHFT                                          0x5
#define HWIO_GCC_RESET_STATUS_PMIC_ABNORMAL_RESIN_STATUS_BMSK                                        0x10
#define HWIO_GCC_RESET_STATUS_PMIC_ABNORMAL_RESIN_STATUS_SHFT                                         0x4
#define HWIO_GCC_RESET_STATUS_TSENSE_RESET_STATUS_BMSK                                                0x8
#define HWIO_GCC_RESET_STATUS_TSENSE_RESET_STATUS_SHFT                                                0x3
#define HWIO_GCC_RESET_STATUS_SRST_STATUS_BMSK                                                        0x4
#define HWIO_GCC_RESET_STATUS_SRST_STATUS_SHFT                                                        0x2
#define HWIO_GCC_RESET_STATUS_DEBUG_RESET_STATUS_BMSK                                                 0x3
#define HWIO_GCC_RESET_STATUS_DEBUG_RESET_STATUS_SHFT                                                 0x0

#define HWIO_GCC_SW_SRST_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001500c)
#define HWIO_GCC_SW_SRST_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001500c)
#define HWIO_GCC_SW_SRST_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001500c)
#define HWIO_GCC_SW_SRST_RMSK                                                                         0x1
#define HWIO_GCC_SW_SRST_IN          \
        in_dword_masked(HWIO_GCC_SW_SRST_ADDR, HWIO_GCC_SW_SRST_RMSK)
#define HWIO_GCC_SW_SRST_INM(m)      \
        in_dword_masked(HWIO_GCC_SW_SRST_ADDR, m)
#define HWIO_GCC_SW_SRST_OUT(v)      \
        out_dword(HWIO_GCC_SW_SRST_ADDR,v)
#define HWIO_GCC_SW_SRST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SW_SRST_ADDR,m,v,HWIO_GCC_SW_SRST_IN)
#define HWIO_GCC_SW_SRST_SW_SRST_BMSK                                                                 0x1
#define HWIO_GCC_SW_SRST_SW_SRST_SHFT                                                                 0x0

#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005f01c)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005f01c)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005f01c)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_RMSK                                                         0xff
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_IN          \
        in_dword_masked(HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR, HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_RMSK)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR, m)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_OUT(v)      \
        out_dword(HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR,v)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_ADDR,m,v,HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_IN)
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_VIRTUAL_SRST_TIMER_VAL_BMSK                                  0xff
#define HWIO_GCC_VIRTUAL_SRST_TIMER_VAL_VIRTUAL_SRST_TIMER_VAL_SHFT                                   0x0

#define HWIO_GCC_PROC_HALT_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001301c)
#define HWIO_GCC_PROC_HALT_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001301c)
#define HWIO_GCC_PROC_HALT_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001301c)
#define HWIO_GCC_PROC_HALT_RMSK                                                                       0x1
#define HWIO_GCC_PROC_HALT_IN          \
        in_dword_masked(HWIO_GCC_PROC_HALT_ADDR, HWIO_GCC_PROC_HALT_RMSK)
#define HWIO_GCC_PROC_HALT_INM(m)      \
        in_dword_masked(HWIO_GCC_PROC_HALT_ADDR, m)
#define HWIO_GCC_PROC_HALT_OUT(v)      \
        out_dword(HWIO_GCC_PROC_HALT_ADDR,v)
#define HWIO_GCC_PROC_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PROC_HALT_ADDR,m,v,HWIO_GCC_PROC_HALT_IN)
#define HWIO_GCC_PROC_HALT_PROC_HALT_BMSK                                                             0x1
#define HWIO_GCC_PROC_HALT_PROC_HALT_SHFT                                                             0x0

#define HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00074000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK                                                        0xffe1f1ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_GCC_GCC_DEBUG_CLK_CTL_IN)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_BMSK                                         0xe0000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_SHFT                                               0x1d
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_BMSK                                       0x1c000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_SHFT                                             0x1a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_SEL_BMSK                                       0x3c00000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_SEL_SHFT                                            0x16
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_EN_BMSK                                         0x200000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_EN_SHFT                                             0x15
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_BMSK                                                0x10000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_SHFT                                                   0x10
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_BMSK                                                   0xf000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_SHFT                                                      0xc
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                                     0x1ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                       0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00074004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK                                                      0x1fffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                               0x100000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                                   0x14
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                                      0xfffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                          0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00074008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK                                                  0x3ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                                 0x2000000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                                      0x19
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                                      0x1ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                            0x0

#define HWIO_GCC_PLLTEST_PAD_CFG_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007400c)
#define HWIO_GCC_PLLTEST_PAD_CFG_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007400c)
#define HWIO_GCC_PLLTEST_PAD_CFG_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007400c)
#define HWIO_GCC_PLLTEST_PAD_CFG_RMSK                                                           0xf8f3fbf
#define HWIO_GCC_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, HWIO_GCC_PLLTEST_PAD_CFG_RMSK)
#define HWIO_GCC_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_GCC_PLLTEST_PAD_CFG_IN)
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_BMSK                                          0xf800000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_SHFT                                               0x17
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_BMSK                                                 0xc0000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_SHFT                                                    0x12
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_BMSK                                                 0x30000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_SHFT                                                    0x10
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_BMSK                                                        0x2000
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_SHFT                                                           0xd
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_BMSK                                                      0x1000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_SHFT                                                         0xc
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_BMSK                                                     0x800
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_SHFT                                                       0xb
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_BMSK                                                     0x400
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_SHFT                                                       0xa
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_BMSK                                                    0x380
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_SHFT                                                      0x7
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                                        0x3f
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                                         0x0

#define HWIO_GCC_JITTER_PROBE_CFG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00074010)
#define HWIO_GCC_JITTER_PROBE_CFG_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074010)
#define HWIO_GCC_JITTER_PROBE_CFG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074010)
#define HWIO_GCC_JITTER_PROBE_CFG_RMSK                                                              0x1ff
#define HWIO_GCC_JITTER_PROBE_CFG_IN          \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_CFG_ADDR, HWIO_GCC_JITTER_PROBE_CFG_RMSK)
#define HWIO_GCC_JITTER_PROBE_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_CFG_ADDR, m)
#define HWIO_GCC_JITTER_PROBE_CFG_OUT(v)      \
        out_dword(HWIO_GCC_JITTER_PROBE_CFG_ADDR,v)
#define HWIO_GCC_JITTER_PROBE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_JITTER_PROBE_CFG_ADDR,m,v,HWIO_GCC_JITTER_PROBE_CFG_IN)
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_BMSK                                              0x100
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_SHFT                                                0x8
#define HWIO_GCC_JITTER_PROBE_CFG_INIT_COUNTER_BMSK                                                  0xff
#define HWIO_GCC_JITTER_PROBE_CFG_INIT_COUNTER_SHFT                                                   0x0

#define HWIO_GCC_JITTER_PROBE_VAL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00074014)
#define HWIO_GCC_JITTER_PROBE_VAL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074014)
#define HWIO_GCC_JITTER_PROBE_VAL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074014)
#define HWIO_GCC_JITTER_PROBE_VAL_RMSK                                                               0xff
#define HWIO_GCC_JITTER_PROBE_VAL_IN          \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_VAL_ADDR, HWIO_GCC_JITTER_PROBE_VAL_RMSK)
#define HWIO_GCC_JITTER_PROBE_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_VAL_ADDR, m)
#define HWIO_GCC_JITTER_PROBE_VAL_COUNT_VALUE_BMSK                                                   0xff
#define HWIO_GCC_JITTER_PROBE_VAL_COUNT_VALUE_SHFT                                                    0x0

#define HWIO_GCC_GP1_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00008000)
#define HWIO_GCC_GP1_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008000)
#define HWIO_GCC_GP1_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008000)
#define HWIO_GCC_GP1_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_GP1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, HWIO_GCC_GP1_CBCR_RMSK)
#define HWIO_GCC_GP1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, m)
#define HWIO_GCC_GP1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CBCR_ADDR,v)
#define HWIO_GCC_GP1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CBCR_ADDR,m,v,HWIO_GCC_GP1_CBCR_IN)
#define HWIO_GCC_GP1_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_GP1_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_GP1_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00008004)
#define HWIO_GCC_GP1_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008004)
#define HWIO_GCC_GP1_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008004)
#define HWIO_GCC_GP1_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_GP1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, HWIO_GCC_GP1_CMD_RCGR_RMSK)
#define HWIO_GCC_GP1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP1_CMD_RCGR_IN)
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_GP1_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00008008)
#define HWIO_GCC_GP1_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008008)
#define HWIO_GCC_GP1_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008008)
#define HWIO_GCC_GP1_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_GP1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, HWIO_GCC_GP1_CFG_RCGR_RMSK)
#define HWIO_GCC_GP1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP1_CFG_RCGR_IN)
#define HWIO_GCC_GP1_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_GP1_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_GP1_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000800c)
#define HWIO_GCC_GP1_M_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000800c)
#define HWIO_GCC_GP1_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000800c)
#define HWIO_GCC_GP1_M_RMSK                                                                          0xff
#define HWIO_GCC_GP1_M_IN          \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, HWIO_GCC_GP1_M_RMSK)
#define HWIO_GCC_GP1_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, m)
#define HWIO_GCC_GP1_M_OUT(v)      \
        out_dword(HWIO_GCC_GP1_M_ADDR,v)
#define HWIO_GCC_GP1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_M_ADDR,m,v,HWIO_GCC_GP1_M_IN)
#define HWIO_GCC_GP1_M_M_BMSK                                                                        0xff
#define HWIO_GCC_GP1_M_M_SHFT                                                                         0x0

#define HWIO_GCC_GP1_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00008010)
#define HWIO_GCC_GP1_N_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008010)
#define HWIO_GCC_GP1_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008010)
#define HWIO_GCC_GP1_N_RMSK                                                                          0xff
#define HWIO_GCC_GP1_N_IN          \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, HWIO_GCC_GP1_N_RMSK)
#define HWIO_GCC_GP1_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, m)
#define HWIO_GCC_GP1_N_OUT(v)      \
        out_dword(HWIO_GCC_GP1_N_ADDR,v)
#define HWIO_GCC_GP1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_N_ADDR,m,v,HWIO_GCC_GP1_N_IN)
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_GP1_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00008014)
#define HWIO_GCC_GP1_D_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008014)
#define HWIO_GCC_GP1_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008014)
#define HWIO_GCC_GP1_D_RMSK                                                                          0xff
#define HWIO_GCC_GP1_D_IN          \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, HWIO_GCC_GP1_D_RMSK)
#define HWIO_GCC_GP1_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, m)
#define HWIO_GCC_GP1_D_OUT(v)      \
        out_dword(HWIO_GCC_GP1_D_ADDR,v)
#define HWIO_GCC_GP1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_D_ADDR,m,v,HWIO_GCC_GP1_D_IN)
#define HWIO_GCC_GP1_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_GP1_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_GP2_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00009000)
#define HWIO_GCC_GP2_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009000)
#define HWIO_GCC_GP2_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009000)
#define HWIO_GCC_GP2_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_GP2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, HWIO_GCC_GP2_CBCR_RMSK)
#define HWIO_GCC_GP2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, m)
#define HWIO_GCC_GP2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CBCR_ADDR,v)
#define HWIO_GCC_GP2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CBCR_ADDR,m,v,HWIO_GCC_GP2_CBCR_IN)
#define HWIO_GCC_GP2_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_GP2_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_GP2_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00009004)
#define HWIO_GCC_GP2_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009004)
#define HWIO_GCC_GP2_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009004)
#define HWIO_GCC_GP2_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_GP2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, HWIO_GCC_GP2_CMD_RCGR_RMSK)
#define HWIO_GCC_GP2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP2_CMD_RCGR_IN)
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_GP2_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00009008)
#define HWIO_GCC_GP2_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009008)
#define HWIO_GCC_GP2_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009008)
#define HWIO_GCC_GP2_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_GP2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, HWIO_GCC_GP2_CFG_RCGR_RMSK)
#define HWIO_GCC_GP2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP2_CFG_RCGR_IN)
#define HWIO_GCC_GP2_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_GP2_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_GP2_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000900c)
#define HWIO_GCC_GP2_M_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000900c)
#define HWIO_GCC_GP2_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000900c)
#define HWIO_GCC_GP2_M_RMSK                                                                          0xff
#define HWIO_GCC_GP2_M_IN          \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, HWIO_GCC_GP2_M_RMSK)
#define HWIO_GCC_GP2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, m)
#define HWIO_GCC_GP2_M_OUT(v)      \
        out_dword(HWIO_GCC_GP2_M_ADDR,v)
#define HWIO_GCC_GP2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_M_ADDR,m,v,HWIO_GCC_GP2_M_IN)
#define HWIO_GCC_GP2_M_M_BMSK                                                                        0xff
#define HWIO_GCC_GP2_M_M_SHFT                                                                         0x0

#define HWIO_GCC_GP2_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00009010)
#define HWIO_GCC_GP2_N_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009010)
#define HWIO_GCC_GP2_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009010)
#define HWIO_GCC_GP2_N_RMSK                                                                          0xff
#define HWIO_GCC_GP2_N_IN          \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, HWIO_GCC_GP2_N_RMSK)
#define HWIO_GCC_GP2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, m)
#define HWIO_GCC_GP2_N_OUT(v)      \
        out_dword(HWIO_GCC_GP2_N_ADDR,v)
#define HWIO_GCC_GP2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_N_ADDR,m,v,HWIO_GCC_GP2_N_IN)
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_GP2_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00009014)
#define HWIO_GCC_GP2_D_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009014)
#define HWIO_GCC_GP2_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009014)
#define HWIO_GCC_GP2_D_RMSK                                                                          0xff
#define HWIO_GCC_GP2_D_IN          \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, HWIO_GCC_GP2_D_RMSK)
#define HWIO_GCC_GP2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, m)
#define HWIO_GCC_GP2_D_OUT(v)      \
        out_dword(HWIO_GCC_GP2_D_ADDR,v)
#define HWIO_GCC_GP2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_D_ADDR,m,v,HWIO_GCC_GP2_D_IN)
#define HWIO_GCC_GP2_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_GP2_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_GP3_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a000)
#define HWIO_GCC_GP3_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a000)
#define HWIO_GCC_GP3_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a000)
#define HWIO_GCC_GP3_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_GP3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, HWIO_GCC_GP3_CBCR_RMSK)
#define HWIO_GCC_GP3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, m)
#define HWIO_GCC_GP3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CBCR_ADDR,v)
#define HWIO_GCC_GP3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CBCR_ADDR,m,v,HWIO_GCC_GP3_CBCR_IN)
#define HWIO_GCC_GP3_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_GP3_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_GP3_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a004)
#define HWIO_GCC_GP3_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a004)
#define HWIO_GCC_GP3_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a004)
#define HWIO_GCC_GP3_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_GP3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, HWIO_GCC_GP3_CMD_RCGR_RMSK)
#define HWIO_GCC_GP3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP3_CMD_RCGR_IN)
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_GP3_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a008)
#define HWIO_GCC_GP3_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a008)
#define HWIO_GCC_GP3_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a008)
#define HWIO_GCC_GP3_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_GP3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, HWIO_GCC_GP3_CFG_RCGR_RMSK)
#define HWIO_GCC_GP3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP3_CFG_RCGR_IN)
#define HWIO_GCC_GP3_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_GP3_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_GP3_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a00c)
#define HWIO_GCC_GP3_M_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a00c)
#define HWIO_GCC_GP3_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a00c)
#define HWIO_GCC_GP3_M_RMSK                                                                          0xff
#define HWIO_GCC_GP3_M_IN          \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, HWIO_GCC_GP3_M_RMSK)
#define HWIO_GCC_GP3_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, m)
#define HWIO_GCC_GP3_M_OUT(v)      \
        out_dword(HWIO_GCC_GP3_M_ADDR,v)
#define HWIO_GCC_GP3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_M_ADDR,m,v,HWIO_GCC_GP3_M_IN)
#define HWIO_GCC_GP3_M_M_BMSK                                                                        0xff
#define HWIO_GCC_GP3_M_M_SHFT                                                                         0x0

#define HWIO_GCC_GP3_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a010)
#define HWIO_GCC_GP3_N_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a010)
#define HWIO_GCC_GP3_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a010)
#define HWIO_GCC_GP3_N_RMSK                                                                          0xff
#define HWIO_GCC_GP3_N_IN          \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, HWIO_GCC_GP3_N_RMSK)
#define HWIO_GCC_GP3_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, m)
#define HWIO_GCC_GP3_N_OUT(v)      \
        out_dword(HWIO_GCC_GP3_N_ADDR,v)
#define HWIO_GCC_GP3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_N_ADDR,m,v,HWIO_GCC_GP3_N_IN)
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_GP3_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a014)
#define HWIO_GCC_GP3_D_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a014)
#define HWIO_GCC_GP3_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a014)
#define HWIO_GCC_GP3_D_RMSK                                                                          0xff
#define HWIO_GCC_GP3_D_IN          \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, HWIO_GCC_GP3_D_RMSK)
#define HWIO_GCC_GP3_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, m)
#define HWIO_GCC_GP3_D_OUT(v)      \
        out_dword(HWIO_GCC_GP3_D_ADDR,v)
#define HWIO_GCC_GP3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_D_ADDR,m,v,HWIO_GCC_GP3_D_IN)
#define HWIO_GCC_GP3_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_GP3_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_APSS_MISC_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00060000)
#define HWIO_GCC_APSS_MISC_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00060000)
#define HWIO_GCC_APSS_MISC_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00060000)
#define HWIO_GCC_APSS_MISC_RMSK                                                                       0xf
#define HWIO_GCC_APSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_APSS_MISC_ADDR, HWIO_GCC_APSS_MISC_RMSK)
#define HWIO_GCC_APSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_MISC_ADDR, m)
#define HWIO_GCC_APSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_APSS_MISC_ADDR,v)
#define HWIO_GCC_APSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_MISC_ADDR,m,v,HWIO_GCC_APSS_MISC_IN)
#define HWIO_GCC_APSS_MISC_AUX3_CLK_ENABLE_BMSK                                                       0x8
#define HWIO_GCC_APSS_MISC_AUX3_CLK_ENABLE_SHFT                                                       0x3
#define HWIO_GCC_APSS_MISC_AUX2_CLK_ENABLE_BMSK                                                       0x4
#define HWIO_GCC_APSS_MISC_AUX2_CLK_ENABLE_SHFT                                                       0x2
#define HWIO_GCC_APSS_MISC_AUX1_CLK_ENABLE_BMSK                                                       0x2
#define HWIO_GCC_APSS_MISC_AUX1_CLK_ENABLE_SHFT                                                       0x1
#define HWIO_GCC_APSS_MISC_RPM_RESET_REMOVAL_BMSK                                                     0x1
#define HWIO_GCC_APSS_MISC_RPM_RESET_REMOVAL_SHFT                                                     0x0

#define HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007f000)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007f000)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007f000)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_RMSK                                                              0x1
#define HWIO_GCC_TIC_MODE_APSS_BOOT_IN          \
        in_dword_masked(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR, HWIO_GCC_TIC_MODE_APSS_BOOT_RMSK)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_INM(m)      \
        in_dword_masked(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR, m)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OUT(v)      \
        out_dword(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR,v)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR,m,v,HWIO_GCC_TIC_MODE_APSS_BOOT_IN)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_APSS_BOOT_IN_TIC_MODE_BMSK                                        0x1
#define HWIO_GCC_TIC_MODE_APSS_BOOT_APSS_BOOT_IN_TIC_MODE_SHFT                                        0x0

#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK                                                              0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_USB_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00035000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00035000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00035000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK                                                              0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN          \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, m)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,v)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,m,v,HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_BMSK                                               0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_SHFT                                               0x0

#define HWIO_GCC_GCC_SPARE0_REG_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000008)
#define HWIO_GCC_GCC_SPARE0_REG_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00000008)
#define HWIO_GCC_GCC_SPARE0_REG_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_GCC_GCC_SPARE0_REG_RMSK                                                           0xffffffff
#define HWIO_GCC_GCC_SPARE0_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE0_REG_ADDR, HWIO_GCC_GCC_SPARE0_REG_RMSK)
#define HWIO_GCC_GCC_SPARE0_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE0_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE0_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE0_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE0_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE0_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE0_REG_IN)
#define HWIO_GCC_GCC_SPARE0_REG_SPARE_BITS_BMSK                                                0xffffffff
#define HWIO_GCC_GCC_SPARE0_REG_SPARE_BITS_SHFT                                                       0x0

#define HWIO_GCC_GCC_SPARE1_REG_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000000c)
#define HWIO_GCC_GCC_SPARE1_REG_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000000c)
#define HWIO_GCC_GCC_SPARE1_REG_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_GCC_GCC_SPARE1_REG_RMSK                                                           0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, HWIO_GCC_GCC_SPARE1_REG_RMSK)
#define HWIO_GCC_GCC_SPARE1_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE1_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE1_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE1_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE1_REG_IN)
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_BMSK                                                0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_SHFT                                                       0x0

#define HWIO_GCC_GCC_SPARE2_REG_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e000)
#define HWIO_GCC_GCC_SPARE2_REG_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007e000)
#define HWIO_GCC_GCC_SPARE2_REG_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e000)
#define HWIO_GCC_GCC_SPARE2_REG_RMSK                                                           0xfffffffc
#define HWIO_GCC_GCC_SPARE2_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE2_REG_ADDR, HWIO_GCC_GCC_SPARE2_REG_RMSK)
#define HWIO_GCC_GCC_SPARE2_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE2_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE2_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE2_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE2_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE2_REG_IN)
#define HWIO_GCC_GCC_SPARE2_REG_SPARE_BITS_BMSK                                                0xfffffff8
#define HWIO_GCC_GCC_SPARE2_REG_SPARE_BITS_SHFT                                                       0x3
#define HWIO_GCC_GCC_SPARE2_REG_SNOC_TPRB_CLK_SRC_SEL_BMSK                                            0x4
#define HWIO_GCC_GCC_SPARE2_REG_SNOC_TPRB_CLK_SRC_SEL_SHFT                                            0x2

#define HWIO_GCC_GCC_SPARE3_REG_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e004)
#define HWIO_GCC_GCC_SPARE3_REG_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007e004)
#define HWIO_GCC_GCC_SPARE3_REG_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e004)
#define HWIO_GCC_GCC_SPARE3_REG_RMSK                                                           0xffffffff
#define HWIO_GCC_GCC_SPARE3_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE3_REG_ADDR, HWIO_GCC_GCC_SPARE3_REG_RMSK)
#define HWIO_GCC_GCC_SPARE3_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE3_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE3_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE3_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE3_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE3_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE3_REG_IN)
#define HWIO_GCC_GCC_SPARE3_REG_SPARE_BITS_BMSK                                                0xffffffff
#define HWIO_GCC_GCC_SPARE3_REG_SPARE_BITS_SHFT                                                       0x0

#define HWIO_GCC_DCD_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a000)
#define HWIO_GCC_DCD_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002a000)
#define HWIO_GCC_DCD_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a000)
#define HWIO_GCC_DCD_BCR_RMSK                                                                         0x1
#define HWIO_GCC_DCD_BCR_IN          \
        in_dword_masked(HWIO_GCC_DCD_BCR_ADDR, HWIO_GCC_DCD_BCR_RMSK)
#define HWIO_GCC_DCD_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCD_BCR_ADDR, m)
#define HWIO_GCC_DCD_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DCD_BCR_ADDR,v)
#define HWIO_GCC_DCD_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCD_BCR_ADDR,m,v,HWIO_GCC_DCD_BCR_IN)
#define HWIO_GCC_DCD_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_DCD_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_DCD_XO_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a004)
#define HWIO_GCC_DCD_XO_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002a004)
#define HWIO_GCC_DCD_XO_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a004)
#define HWIO_GCC_DCD_XO_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCD_XO_CBCR_ADDR, HWIO_GCC_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_DCD_XO_CBCR_IN)
#define HWIO_GCC_DCD_XO_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_DCD_XO_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00072000)
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072000)
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072000)
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_RMSK                                                       0xf0008001
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXIS_CBCR_ADDR, HWIO_GCC_LPASS_Q6_AXIS_CBCR_RMSK)
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXIS_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_AXIS_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_AXIS_CBCR_ADDR,m,v,HWIO_GCC_LPASS_Q6_AXIS_CBCR_IN)
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_NOC_HANDSHAKE_FSM_STATE_BMSK                               0x70000000
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_NOC_HANDSHAKE_FSM_STATE_SHFT                                     0x1c
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_LPASS_Q6_AXIS_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_LPASS_MPU_CFG_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00017018)
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017018)
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017018)
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_MPU_CFG_CBCR_ADDR, HWIO_GCC_LPASS_MPU_CFG_CBCR_RMSK)
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_MPU_CFG_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_MPU_CFG_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_MPU_CFG_CBCR_ADDR,m,v,HWIO_GCC_LPASS_MPU_CFG_CBCR_IN)
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_LPASS_MPU_CFG_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_GENI_IR_XPU_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001701c)
#define HWIO_GCC_GENI_IR_XPU_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001701c)
#define HWIO_GCC_GENI_IR_XPU_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001701c)
#define HWIO_GCC_GENI_IR_XPU_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_GENI_IR_XPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GENI_IR_XPU_CBCR_ADDR, HWIO_GCC_GENI_IR_XPU_CBCR_RMSK)
#define HWIO_GCC_GENI_IR_XPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GENI_IR_XPU_CBCR_ADDR, m)
#define HWIO_GCC_GENI_IR_XPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GENI_IR_XPU_CBCR_ADDR,v)
#define HWIO_GCC_GENI_IR_XPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GENI_IR_XPU_CBCR_ADDR,m,v,HWIO_GCC_GENI_IR_XPU_CBCR_IN)
#define HWIO_GCC_GENI_IR_XPU_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_GENI_IR_XPU_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_GENI_IR_XPU_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_GENI_IR_XPU_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00072028)
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072028)
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072028)
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_AGNOC_CFG_CBCR_ADDR, HWIO_GCC_LPASS_AGNOC_CFG_CBCR_RMSK)
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_AGNOC_CFG_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_AGNOC_CFG_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_AGNOC_CFG_CBCR_ADDR,m,v,HWIO_GCC_LPASS_AGNOC_CFG_CBCR_IN)
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_LPASS_AGNOC_CFG_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00017014)
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017014)
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017014)
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_RMSK                                                 0x80000001
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_ADDR, HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_RMSK)
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_ADDR,m,v,HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_IN)
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_LPASS_AGNOC_MPU_CFG_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_LPASS_AGNOC_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00072008)
#define HWIO_GCC_LPASS_AGNOC_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072008)
#define HWIO_GCC_LPASS_AGNOC_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072008)
#define HWIO_GCC_LPASS_AGNOC_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_LPASS_AGNOC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_AGNOC_CBCR_ADDR, HWIO_GCC_LPASS_AGNOC_CBCR_RMSK)
#define HWIO_GCC_LPASS_AGNOC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_AGNOC_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_AGNOC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_AGNOC_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_AGNOC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_AGNOC_CBCR_ADDR,m,v,HWIO_GCC_LPASS_AGNOC_CBCR_IN)
#define HWIO_GCC_LPASS_AGNOC_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_LPASS_AGNOC_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_LPASS_AGNOC_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_LPASS_AGNOC_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007202c)
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007202c)
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007202c)
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_CORE_MPORT_CBCR_ADDR, HWIO_GCC_LPASS_CORE_MPORT_CBCR_RMSK)
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_CORE_MPORT_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_CORE_MPORT_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_CORE_MPORT_CBCR_ADDR,m,v,HWIO_GCC_LPASS_CORE_MPORT_CBCR_IN)
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_LPASS_CORE_MPORT_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00072030)
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072030)
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072030)
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXIM_CBCR_ADDR, HWIO_GCC_LPASS_Q6_AXIM_CBCR_RMSK)
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXIM_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_AXIM_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_AXIM_CBCR_ADDR,m,v,HWIO_GCC_LPASS_Q6_AXIM_CBCR_IN)
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_LPASS_Q6_AXIM_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_LPASS_HW_AF_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00072034)
#define HWIO_GCC_LPASS_HW_AF_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072034)
#define HWIO_GCC_LPASS_HW_AF_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072034)
#define HWIO_GCC_LPASS_HW_AF_CBCR_RMSK                                                         0x80007ff1
#define HWIO_GCC_LPASS_HW_AF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_HW_AF_CBCR_ADDR, HWIO_GCC_LPASS_HW_AF_CBCR_RMSK)
#define HWIO_GCC_LPASS_HW_AF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_HW_AF_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_HW_AF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_HW_AF_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_HW_AF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_HW_AF_CBCR_ADDR,m,v,HWIO_GCC_LPASS_HW_AF_CBCR_IN)
#define HWIO_GCC_LPASS_HW_AF_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_LPASS_HW_AF_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_LPASS_HW_AF_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_LPASS_HW_AF_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_LPASS_HW_AF_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_LPASS_HW_AF_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_LPASS_HW_AF_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_LPASS_HW_AF_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_LPASS_HW_AF_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_LPASS_HW_AF_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_LPASS_HW_AF_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_LPASS_HW_AF_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_LPASS_HW_AF_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_LPASS_HW_AF_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_LPASS_AT_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00072004)
#define HWIO_GCC_LPASS_AT_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072004)
#define HWIO_GCC_LPASS_AT_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072004)
#define HWIO_GCC_LPASS_AT_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_LPASS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_AT_CBCR_ADDR, HWIO_GCC_LPASS_AT_CBCR_RMSK)
#define HWIO_GCC_LPASS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_AT_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_AT_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_AT_CBCR_ADDR,m,v,HWIO_GCC_LPASS_AT_CBCR_IN)
#define HWIO_GCC_LPASS_AT_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_LPASS_AT_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_LPASS_SWAY_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00072014)
#define HWIO_GCC_LPASS_SWAY_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072014)
#define HWIO_GCC_LPASS_SWAY_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072014)
#define HWIO_GCC_LPASS_SWAY_CBCR_RMSK                                                          0xf0008001
#define HWIO_GCC_LPASS_SWAY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_SWAY_CBCR_ADDR, HWIO_GCC_LPASS_SWAY_CBCR_RMSK)
#define HWIO_GCC_LPASS_SWAY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_SWAY_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_SWAY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_SWAY_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_SWAY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_SWAY_CBCR_ADDR,m,v,HWIO_GCC_LPASS_SWAY_CBCR_IN)
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATE_BMSK                                  0x70000000
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATE_SHFT                                        0x1c
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_LPASS_RESTART_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00010000)
#define HWIO_GCC_LPASS_RESTART_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00010000)
#define HWIO_GCC_LPASS_RESTART_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_GCC_LPASS_RESTART_RMSK                                                                   0x1
#define HWIO_GCC_LPASS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_LPASS_RESTART_ADDR, HWIO_GCC_LPASS_RESTART_RMSK)
#define HWIO_GCC_LPASS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_RESTART_ADDR, m)
#define HWIO_GCC_LPASS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_RESTART_ADDR,v)
#define HWIO_GCC_LPASS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_RESTART_ADDR,m,v,HWIO_GCC_LPASS_RESTART_IN)
#define HWIO_GCC_LPASS_RESTART_LPASS_RESTART_BMSK                                                     0x1
#define HWIO_GCC_LPASS_RESTART_LPASS_RESTART_SHFT                                                     0x0

#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00073010)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00073010)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073010)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RMSK                                                        0xff
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL6_BMSK                                                  0x80
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL6_SHFT                                                   0x7
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL5_BMSK                                                  0x40
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL5_SHFT                                                   0x6
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL4_BMSK                                                  0x20
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL4_SHFT                                                   0x5
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL3_BMSK                                                  0x10
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL3_SHFT                                                   0x4
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                0x8
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                0x3
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RESERVE_BIT_2_BMSK                                           0x4
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RESERVE_BIT_2_SHFT                                           0x2
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL1_BMSK                                                   0x2
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL1_SHFT                                                   0x1
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL0_BMSK                                                   0x1
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL0_SHFT                                                   0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00073014)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00073014)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073014)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK                                          0x787fffff
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                   0x40000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                         0x1e
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_BMSK                   0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_SOUTH_AHB_CLK_ENA_SHFT                         0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_BMSK                      0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_PIPE_CLK_ENA_SHFT                            0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_BMSK                        0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_AUX_CLK_ENA_SHFT                             0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_BMSK                     0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_SLV_AXI_CLK_ENA_SHFT                         0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                           0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                               0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                          0x100000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                              0x14
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                         0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                            0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_BMSK                     0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_ENA_SHFT                        0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                            0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                               0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_BMSK                    0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_ENA_SHFT                       0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                        0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                           0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                             0x4000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                0xe
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                             0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                              0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                 0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_BMSK                        0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PCIE_0_CFG_AHB_CLK_ENA_SHFT                          0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                             0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                               0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                           0x200
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                             0x9
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                              0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                           0x80
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                            0x7
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                            0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                             0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                          0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                           0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                   0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                    0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                          0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                          0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                  0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                  0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                              0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                              0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                              0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                              0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00073018)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00073018)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073018)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK                                           0x787fffff
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK              0x40000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                    0x1e
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_BMSK              0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_SOUTH_AHB_CLK_SLEEP_ENA_SHFT                    0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_BMSK                 0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_PIPE_CLK_SLEEP_ENA_SHFT                       0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_BMSK                   0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_AUX_CLK_SLEEP_ENA_SHFT                        0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_BMSK                0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_SLV_AXI_CLK_SLEEP_ENA_SHFT                    0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                      0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                          0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                     0x100000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                         0x14
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                    0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                       0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_BMSK                0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_MSTR_AXI_CLK_SLEEP_ENA_SHFT                   0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                       0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                          0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_BMSK               0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                  0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                   0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                      0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                        0x4000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                           0xe
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                        0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                           0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                         0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                            0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_BMSK                   0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PCIE_0_CFG_AHB_CLK_SLEEP_ENA_SHFT                     0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                        0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                          0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                      0x200
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                        0x9
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                         0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                           0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                      0x80
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                       0x7
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                       0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                        0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                     0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                      0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                              0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                               0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                     0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                     0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                             0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                             0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                         0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                         0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                         0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                         0x0

#define HWIO_GCC_SPDM_MDP_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f02c)
#define HWIO_GCC_SPDM_MDP_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f02c)
#define HWIO_GCC_SPDM_MDP_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f02c)
#define HWIO_GCC_SPDM_MDP_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_SPDM_MDP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MDP_CBCR_ADDR, HWIO_GCC_SPDM_MDP_CBCR_RMSK)
#define HWIO_GCC_SPDM_MDP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MDP_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_MDP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MDP_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_MDP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MDP_CBCR_ADDR,m,v,HWIO_GCC_SPDM_MDP_CBCR_IN)
#define HWIO_GCC_SPDM_MDP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SPDM_MDP_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SPDM_MDP_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SPDM_MDP_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SPDM_GFX3D_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f03c)
#define HWIO_GCC_SPDM_GFX3D_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f03c)
#define HWIO_GCC_SPDM_GFX3D_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f03c)
#define HWIO_GCC_SPDM_GFX3D_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_SPDM_GFX3D_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_GFX3D_CBCR_ADDR, HWIO_GCC_SPDM_GFX3D_CBCR_RMSK)
#define HWIO_GCC_SPDM_GFX3D_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_GFX3D_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_GFX3D_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_GFX3D_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_GFX3D_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_GFX3D_CBCR_ADDR,m,v,HWIO_GCC_SPDM_GFX3D_CBCR_IN)
#define HWIO_GCC_SPDM_GFX3D_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_GFX3D_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_GFX3D_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_GFX3D_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_PCLK0_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f044)
#define HWIO_GCC_SPDM_PCLK0_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f044)
#define HWIO_GCC_SPDM_PCLK0_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f044)
#define HWIO_GCC_SPDM_PCLK0_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_SPDM_PCLK0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_PCLK0_CBCR_ADDR, HWIO_GCC_SPDM_PCLK0_CBCR_RMSK)
#define HWIO_GCC_SPDM_PCLK0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_PCLK0_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_PCLK0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_PCLK0_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_PCLK0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_PCLK0_CBCR_ADDR,m,v,HWIO_GCC_SPDM_PCLK0_CBCR_IN)
#define HWIO_GCC_SPDM_PCLK0_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_PCLK0_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_PCLK0_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_PCLK0_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_PCLK0_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d000)
#define HWIO_GCC_PCLK0_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d000)
#define HWIO_GCC_PCLK0_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d000)
#define HWIO_GCC_PCLK0_CMD_RCGR_RMSK                                                           0x800000f3
#define HWIO_GCC_PCLK0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCLK0_CMD_RCGR_ADDR, HWIO_GCC_PCLK0_CMD_RCGR_RMSK)
#define HWIO_GCC_PCLK0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCLK0_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCLK0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCLK0_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCLK0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCLK0_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCLK0_CMD_RCGR_IN)
#define HWIO_GCC_PCLK0_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCLK0_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCLK0_CMD_RCGR_DIRTY_D_BMSK                                                         0x80
#define HWIO_GCC_PCLK0_CMD_RCGR_DIRTY_D_SHFT                                                          0x7
#define HWIO_GCC_PCLK0_CMD_RCGR_DIRTY_N_BMSK                                                         0x40
#define HWIO_GCC_PCLK0_CMD_RCGR_DIRTY_N_SHFT                                                          0x6
#define HWIO_GCC_PCLK0_CMD_RCGR_DIRTY_M_BMSK                                                         0x20
#define HWIO_GCC_PCLK0_CMD_RCGR_DIRTY_M_SHFT                                                          0x5
#define HWIO_GCC_PCLK0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_PCLK0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_PCLK0_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_PCLK0_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_PCLK0_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_PCLK0_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_PCLK0_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d004)
#define HWIO_GCC_PCLK0_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d004)
#define HWIO_GCC_PCLK0_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d004)
#define HWIO_GCC_PCLK0_CFG_RCGR_RMSK                                                               0x371f
#define HWIO_GCC_PCLK0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCLK0_CFG_RCGR_ADDR, HWIO_GCC_PCLK0_CFG_RCGR_RMSK)
#define HWIO_GCC_PCLK0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCLK0_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCLK0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCLK0_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCLK0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCLK0_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCLK0_CFG_RCGR_IN)
#define HWIO_GCC_PCLK0_CFG_RCGR_MODE_BMSK                                                          0x3000
#define HWIO_GCC_PCLK0_CFG_RCGR_MODE_SHFT                                                             0xc
#define HWIO_GCC_PCLK0_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_PCLK0_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_PCLK0_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_PCLK0_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_PCLK0_M_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d008)
#define HWIO_GCC_PCLK0_M_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d008)
#define HWIO_GCC_PCLK0_M_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d008)
#define HWIO_GCC_PCLK0_M_RMSK                                                                        0xff
#define HWIO_GCC_PCLK0_M_IN          \
        in_dword_masked(HWIO_GCC_PCLK0_M_ADDR, HWIO_GCC_PCLK0_M_RMSK)
#define HWIO_GCC_PCLK0_M_INM(m)      \
        in_dword_masked(HWIO_GCC_PCLK0_M_ADDR, m)
#define HWIO_GCC_PCLK0_M_OUT(v)      \
        out_dword(HWIO_GCC_PCLK0_M_ADDR,v)
#define HWIO_GCC_PCLK0_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCLK0_M_ADDR,m,v,HWIO_GCC_PCLK0_M_IN)
#define HWIO_GCC_PCLK0_M_M_BMSK                                                                      0xff
#define HWIO_GCC_PCLK0_M_M_SHFT                                                                       0x0

#define HWIO_GCC_PCLK0_N_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d00c)
#define HWIO_GCC_PCLK0_N_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d00c)
#define HWIO_GCC_PCLK0_N_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d00c)
#define HWIO_GCC_PCLK0_N_RMSK                                                                        0xff
#define HWIO_GCC_PCLK0_N_IN          \
        in_dword_masked(HWIO_GCC_PCLK0_N_ADDR, HWIO_GCC_PCLK0_N_RMSK)
#define HWIO_GCC_PCLK0_N_INM(m)      \
        in_dword_masked(HWIO_GCC_PCLK0_N_ADDR, m)
#define HWIO_GCC_PCLK0_N_OUT(v)      \
        out_dword(HWIO_GCC_PCLK0_N_ADDR,v)
#define HWIO_GCC_PCLK0_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCLK0_N_ADDR,m,v,HWIO_GCC_PCLK0_N_IN)
#define HWIO_GCC_PCLK0_N_NOT_N_MINUS_M_BMSK                                                          0xff
#define HWIO_GCC_PCLK0_N_NOT_N_MINUS_M_SHFT                                                           0x0

#define HWIO_GCC_PCLK0_D_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d010)
#define HWIO_GCC_PCLK0_D_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d010)
#define HWIO_GCC_PCLK0_D_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d010)
#define HWIO_GCC_PCLK0_D_RMSK                                                                        0xff
#define HWIO_GCC_PCLK0_D_IN          \
        in_dword_masked(HWIO_GCC_PCLK0_D_ADDR, HWIO_GCC_PCLK0_D_RMSK)
#define HWIO_GCC_PCLK0_D_INM(m)      \
        in_dword_masked(HWIO_GCC_PCLK0_D_ADDR, m)
#define HWIO_GCC_PCLK0_D_OUT(v)      \
        out_dword(HWIO_GCC_PCLK0_D_ADDR,v)
#define HWIO_GCC_PCLK0_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCLK0_D_ADDR,m,v,HWIO_GCC_PCLK0_D_IN)
#define HWIO_GCC_PCLK0_D_NOT_2D_BMSK                                                                 0xff
#define HWIO_GCC_PCLK0_D_NOT_2D_SHFT                                                                  0x0

#define HWIO_GCC_MDP_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d014)
#define HWIO_GCC_MDP_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d014)
#define HWIO_GCC_MDP_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d014)
#define HWIO_GCC_MDP_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_MDP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MDP_CMD_RCGR_ADDR, HWIO_GCC_MDP_CMD_RCGR_RMSK)
#define HWIO_GCC_MDP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MDP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MDP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MDP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDP_CMD_RCGR_ADDR,m,v,HWIO_GCC_MDP_CMD_RCGR_IN)
#define HWIO_GCC_MDP_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MDP_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MDP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_MDP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_MDP_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_MDP_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_MDP_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_MDP_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_MDP_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d018)
#define HWIO_GCC_MDP_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d018)
#define HWIO_GCC_MDP_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d018)
#define HWIO_GCC_MDP_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_MDP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MDP_CFG_RCGR_ADDR, HWIO_GCC_MDP_CFG_RCGR_RMSK)
#define HWIO_GCC_MDP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDP_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MDP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MDP_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MDP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDP_CFG_RCGR_ADDR,m,v,HWIO_GCC_MDP_CFG_RCGR_IN)
#define HWIO_GCC_MDP_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_MDP_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_MDP_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_MDP_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_VSYNC_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d02c)
#define HWIO_GCC_VSYNC_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d02c)
#define HWIO_GCC_VSYNC_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d02c)
#define HWIO_GCC_VSYNC_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_VSYNC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VSYNC_CMD_RCGR_ADDR, HWIO_GCC_VSYNC_CMD_RCGR_RMSK)
#define HWIO_GCC_VSYNC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VSYNC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_VSYNC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VSYNC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_VSYNC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VSYNC_CMD_RCGR_ADDR,m,v,HWIO_GCC_VSYNC_CMD_RCGR_IN)
#define HWIO_GCC_VSYNC_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_VSYNC_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_VSYNC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_VSYNC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_VSYNC_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_VSYNC_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_VSYNC_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_VSYNC_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_VSYNC_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d030)
#define HWIO_GCC_VSYNC_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d030)
#define HWIO_GCC_VSYNC_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d030)
#define HWIO_GCC_VSYNC_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_VSYNC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VSYNC_CFG_RCGR_ADDR, HWIO_GCC_VSYNC_CFG_RCGR_RMSK)
#define HWIO_GCC_VSYNC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VSYNC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_VSYNC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VSYNC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_VSYNC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VSYNC_CFG_RCGR_ADDR,m,v,HWIO_GCC_VSYNC_CFG_RCGR_IN)
#define HWIO_GCC_VSYNC_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_VSYNC_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_VSYNC_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_VSYNC_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_BYTE0_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d044)
#define HWIO_GCC_BYTE0_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d044)
#define HWIO_GCC_BYTE0_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d044)
#define HWIO_GCC_BYTE0_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_BYTE0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BYTE0_CMD_RCGR_ADDR, HWIO_GCC_BYTE0_CMD_RCGR_RMSK)
#define HWIO_GCC_BYTE0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BYTE0_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BYTE0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BYTE0_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BYTE0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BYTE0_CMD_RCGR_ADDR,m,v,HWIO_GCC_BYTE0_CMD_RCGR_IN)
#define HWIO_GCC_BYTE0_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BYTE0_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_BYTE0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_BYTE0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_BYTE0_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_BYTE0_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_BYTE0_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_BYTE0_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_BYTE0_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d048)
#define HWIO_GCC_BYTE0_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d048)
#define HWIO_GCC_BYTE0_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d048)
#define HWIO_GCC_BYTE0_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_BYTE0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BYTE0_CFG_RCGR_ADDR, HWIO_GCC_BYTE0_CFG_RCGR_RMSK)
#define HWIO_GCC_BYTE0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BYTE0_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BYTE0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BYTE0_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BYTE0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BYTE0_CFG_RCGR_ADDR,m,v,HWIO_GCC_BYTE0_CFG_RCGR_IN)
#define HWIO_GCC_BYTE0_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_BYTE0_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_BYTE0_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_BYTE0_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_ESC0_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d05c)
#define HWIO_GCC_ESC0_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d05c)
#define HWIO_GCC_ESC0_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d05c)
#define HWIO_GCC_ESC0_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_ESC0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ESC0_CMD_RCGR_ADDR, HWIO_GCC_ESC0_CMD_RCGR_RMSK)
#define HWIO_GCC_ESC0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ESC0_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ESC0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ESC0_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ESC0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ESC0_CMD_RCGR_ADDR,m,v,HWIO_GCC_ESC0_CMD_RCGR_IN)
#define HWIO_GCC_ESC0_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_ESC0_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_ESC0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_ESC0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_ESC0_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_ESC0_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_ESC0_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_ESC0_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_ESC0_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d060)
#define HWIO_GCC_ESC0_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d060)
#define HWIO_GCC_ESC0_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d060)
#define HWIO_GCC_ESC0_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_ESC0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ESC0_CFG_RCGR_ADDR, HWIO_GCC_ESC0_CFG_RCGR_RMSK)
#define HWIO_GCC_ESC0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ESC0_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ESC0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ESC0_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ESC0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ESC0_CFG_RCGR_ADDR,m,v,HWIO_GCC_ESC0_CFG_RCGR_IN)
#define HWIO_GCC_ESC0_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_ESC0_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_ESC0_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_ESC0_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_MDSS_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d074)
#define HWIO_GCC_MDSS_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d074)
#define HWIO_GCC_MDSS_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d074)
#define HWIO_GCC_MDSS_BCR_RMSK                                                                        0x1
#define HWIO_GCC_MDSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_BCR_ADDR, HWIO_GCC_MDSS_BCR_RMSK)
#define HWIO_GCC_MDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_BCR_ADDR, m)
#define HWIO_GCC_MDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_BCR_ADDR,v)
#define HWIO_GCC_MDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_BCR_ADDR,m,v,HWIO_GCC_MDSS_BCR_IN)
#define HWIO_GCC_MDSS_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_MDSS_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_MDSS_GDSCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d078)
#define HWIO_GCC_MDSS_GDSCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d078)
#define HWIO_GCC_MDSS_GDSCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d078)
#define HWIO_GCC_MDSS_GDSCR_RMSK                                                               0xf8fff7ff
#define HWIO_GCC_MDSS_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_GDSCR_ADDR, HWIO_GCC_MDSS_GDSCR_RMSK)
#define HWIO_GCC_MDSS_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_GDSCR_ADDR, m)
#define HWIO_GCC_MDSS_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_GDSCR_ADDR,v)
#define HWIO_GCC_MDSS_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_GDSCR_ADDR,m,v,HWIO_GCC_MDSS_GDSCR_IN)
#define HWIO_GCC_MDSS_GDSCR_PWR_ON_BMSK                                                        0x80000000
#define HWIO_GCC_MDSS_GDSCR_PWR_ON_SHFT                                                              0x1f
#define HWIO_GCC_MDSS_GDSCR_GDSC_STATE_BMSK                                                    0x78000000
#define HWIO_GCC_MDSS_GDSCR_GDSC_STATE_SHFT                                                          0x1b
#define HWIO_GCC_MDSS_GDSCR_EN_REST_WAIT_BMSK                                                    0xf00000
#define HWIO_GCC_MDSS_GDSCR_EN_REST_WAIT_SHFT                                                        0x14
#define HWIO_GCC_MDSS_GDSCR_EN_FEW_WAIT_BMSK                                                      0xf0000
#define HWIO_GCC_MDSS_GDSCR_EN_FEW_WAIT_SHFT                                                         0x10
#define HWIO_GCC_MDSS_GDSCR_CLK_DIS_WAIT_BMSK                                                      0xf000
#define HWIO_GCC_MDSS_GDSCR_CLK_DIS_WAIT_SHFT                                                         0xc
#define HWIO_GCC_MDSS_GDSCR_RESTORE_BMSK                                                            0x400
#define HWIO_GCC_MDSS_GDSCR_RESTORE_SHFT                                                              0xa
#define HWIO_GCC_MDSS_GDSCR_SAVE_BMSK                                                               0x200
#define HWIO_GCC_MDSS_GDSCR_SAVE_SHFT                                                                 0x9
#define HWIO_GCC_MDSS_GDSCR_RETAIN_BMSK                                                             0x100
#define HWIO_GCC_MDSS_GDSCR_RETAIN_SHFT                                                               0x8
#define HWIO_GCC_MDSS_GDSCR_EN_REST_BMSK                                                             0x80
#define HWIO_GCC_MDSS_GDSCR_EN_REST_SHFT                                                              0x7
#define HWIO_GCC_MDSS_GDSCR_EN_FEW_BMSK                                                              0x40
#define HWIO_GCC_MDSS_GDSCR_EN_FEW_SHFT                                                               0x6
#define HWIO_GCC_MDSS_GDSCR_CLAMP_IO_BMSK                                                            0x20
#define HWIO_GCC_MDSS_GDSCR_CLAMP_IO_SHFT                                                             0x5
#define HWIO_GCC_MDSS_GDSCR_CLK_DISABLE_BMSK                                                         0x10
#define HWIO_GCC_MDSS_GDSCR_CLK_DISABLE_SHFT                                                          0x4
#define HWIO_GCC_MDSS_GDSCR_PD_ARES_BMSK                                                              0x8
#define HWIO_GCC_MDSS_GDSCR_PD_ARES_SHFT                                                              0x3
#define HWIO_GCC_MDSS_GDSCR_SW_OVERRIDE_BMSK                                                          0x4
#define HWIO_GCC_MDSS_GDSCR_SW_OVERRIDE_SHFT                                                          0x2
#define HWIO_GCC_MDSS_GDSCR_HW_CONTROL_BMSK                                                           0x2
#define HWIO_GCC_MDSS_GDSCR_HW_CONTROL_SHFT                                                           0x1
#define HWIO_GCC_MDSS_GDSCR_SW_COLLAPSE_BMSK                                                          0x1
#define HWIO_GCC_MDSS_GDSCR_SW_COLLAPSE_SHFT                                                          0x0

#define HWIO_GCC_MDSS_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d07c)
#define HWIO_GCC_MDSS_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d07c)
#define HWIO_GCC_MDSS_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d07c)
#define HWIO_GCC_MDSS_AHB_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_MDSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_AHB_CBCR_ADDR, HWIO_GCC_MDSS_AHB_CBCR_RMSK)
#define HWIO_GCC_MDSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_MDSS_AHB_CBCR_IN)
#define HWIO_GCC_MDSS_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MDSS_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MDSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATE_BMSK                                    0x70000000
#define HWIO_GCC_MDSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATE_SHFT                                          0x1c
#define HWIO_GCC_MDSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_MDSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_MDSS_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_MDSS_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MDSS_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d080)
#define HWIO_GCC_MDSS_AXI_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d080)
#define HWIO_GCC_MDSS_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d080)
#define HWIO_GCC_MDSS_AXI_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_MDSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_AXI_CBCR_ADDR, HWIO_GCC_MDSS_AXI_CBCR_RMSK)
#define HWIO_GCC_MDSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_AXI_CBCR_ADDR,m,v,HWIO_GCC_MDSS_AXI_CBCR_IN)
#define HWIO_GCC_MDSS_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MDSS_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MDSS_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_MDSS_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_MDSS_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_MDSS_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_MDSS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_MDSS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_MDSS_AXI_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_MDSS_AXI_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_MDSS_AXI_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_MDSS_AXI_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_MDSS_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_MDSS_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MDSS_PCLK0_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d084)
#define HWIO_GCC_MDSS_PCLK0_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d084)
#define HWIO_GCC_MDSS_PCLK0_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d084)
#define HWIO_GCC_MDSS_PCLK0_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_MDSS_PCLK0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_PCLK0_CBCR_ADDR, HWIO_GCC_MDSS_PCLK0_CBCR_RMSK)
#define HWIO_GCC_MDSS_PCLK0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_PCLK0_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_PCLK0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_PCLK0_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_PCLK0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_PCLK0_CBCR_ADDR,m,v,HWIO_GCC_MDSS_PCLK0_CBCR_IN)
#define HWIO_GCC_MDSS_PCLK0_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MDSS_PCLK0_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MDSS_PCLK0_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_MDSS_PCLK0_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_MDSS_MDP_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d088)
#define HWIO_GCC_MDSS_MDP_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d088)
#define HWIO_GCC_MDSS_MDP_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d088)
#define HWIO_GCC_MDSS_MDP_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_MDSS_MDP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_MDP_CBCR_ADDR, HWIO_GCC_MDSS_MDP_CBCR_RMSK)
#define HWIO_GCC_MDSS_MDP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_MDP_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_MDP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_MDP_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_MDP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_MDP_CBCR_ADDR,m,v,HWIO_GCC_MDSS_MDP_CBCR_IN)
#define HWIO_GCC_MDSS_MDP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MDSS_MDP_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MDSS_MDP_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_MDSS_MDP_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_MDSS_MDP_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_MDSS_MDP_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_MDSS_MDP_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_MDSS_MDP_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_MDSS_MDP_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_MDSS_MDP_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_MDSS_MDP_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_MDSS_MDP_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_MDSS_MDP_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_MDSS_MDP_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MDSS_VSYNC_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d090)
#define HWIO_GCC_MDSS_VSYNC_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d090)
#define HWIO_GCC_MDSS_VSYNC_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d090)
#define HWIO_GCC_MDSS_VSYNC_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_MDSS_VSYNC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_VSYNC_CBCR_ADDR, HWIO_GCC_MDSS_VSYNC_CBCR_RMSK)
#define HWIO_GCC_MDSS_VSYNC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_VSYNC_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_VSYNC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_VSYNC_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_VSYNC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_VSYNC_CBCR_ADDR,m,v,HWIO_GCC_MDSS_VSYNC_CBCR_IN)
#define HWIO_GCC_MDSS_VSYNC_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MDSS_VSYNC_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MDSS_VSYNC_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_MDSS_VSYNC_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_MDSS_BYTE0_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d094)
#define HWIO_GCC_MDSS_BYTE0_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d094)
#define HWIO_GCC_MDSS_BYTE0_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d094)
#define HWIO_GCC_MDSS_BYTE0_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_MDSS_BYTE0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_BYTE0_CBCR_ADDR, HWIO_GCC_MDSS_BYTE0_CBCR_RMSK)
#define HWIO_GCC_MDSS_BYTE0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_BYTE0_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_BYTE0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_BYTE0_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_BYTE0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_BYTE0_CBCR_ADDR,m,v,HWIO_GCC_MDSS_BYTE0_CBCR_IN)
#define HWIO_GCC_MDSS_BYTE0_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MDSS_BYTE0_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MDSS_BYTE0_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_MDSS_BYTE0_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_MDSS_ESC0_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d098)
#define HWIO_GCC_MDSS_ESC0_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d098)
#define HWIO_GCC_MDSS_ESC0_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d098)
#define HWIO_GCC_MDSS_ESC0_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_MDSS_ESC0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_ESC0_CBCR_ADDR, HWIO_GCC_MDSS_ESC0_CBCR_RMSK)
#define HWIO_GCC_MDSS_ESC0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_ESC0_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_ESC0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_ESC0_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_ESC0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_ESC0_CBCR_ADDR,m,v,HWIO_GCC_MDSS_ESC0_CBCR_IN)
#define HWIO_GCC_MDSS_ESC0_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MDSS_ESC0_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MDSS_ESC0_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MDSS_ESC0_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_GFX3D_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00059000)
#define HWIO_GCC_GFX3D_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00059000)
#define HWIO_GCC_GFX3D_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059000)
#define HWIO_GCC_GFX3D_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_GFX3D_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GFX3D_CMD_RCGR_ADDR, HWIO_GCC_GFX3D_CMD_RCGR_RMSK)
#define HWIO_GCC_GFX3D_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GFX3D_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GFX3D_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GFX3D_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GFX3D_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GFX3D_CMD_RCGR_ADDR,m,v,HWIO_GCC_GFX3D_CMD_RCGR_IN)
#define HWIO_GCC_GFX3D_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_GFX3D_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_GFX3D_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_GFX3D_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_GFX3D_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_GFX3D_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_GFX3D_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_GFX3D_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_GFX3D_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00059004)
#define HWIO_GCC_GFX3D_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00059004)
#define HWIO_GCC_GFX3D_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059004)
#define HWIO_GCC_GFX3D_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_GFX3D_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GFX3D_CFG_RCGR_ADDR, HWIO_GCC_GFX3D_CFG_RCGR_RMSK)
#define HWIO_GCC_GFX3D_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GFX3D_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GFX3D_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GFX3D_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GFX3D_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GFX3D_CFG_RCGR_ADDR,m,v,HWIO_GCC_GFX3D_CFG_RCGR_IN)
#define HWIO_GCC_GFX3D_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_GFX3D_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_GFX3D_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_GFX3D_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_OXILI_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00059018)
#define HWIO_GCC_OXILI_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00059018)
#define HWIO_GCC_OXILI_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059018)
#define HWIO_GCC_OXILI_BCR_RMSK                                                                       0x1
#define HWIO_GCC_OXILI_BCR_IN          \
        in_dword_masked(HWIO_GCC_OXILI_BCR_ADDR, HWIO_GCC_OXILI_BCR_RMSK)
#define HWIO_GCC_OXILI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OXILI_BCR_ADDR, m)
#define HWIO_GCC_OXILI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_OXILI_BCR_ADDR,v)
#define HWIO_GCC_OXILI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OXILI_BCR_ADDR,m,v,HWIO_GCC_OXILI_BCR_IN)
#define HWIO_GCC_OXILI_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_OXILI_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_OXILI_GDSCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005901c)
#define HWIO_GCC_OXILI_GDSCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005901c)
#define HWIO_GCC_OXILI_GDSCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005901c)
#define HWIO_GCC_OXILI_GDSCR_RMSK                                                              0xf8fff7ff
#define HWIO_GCC_OXILI_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_OXILI_GDSCR_ADDR, HWIO_GCC_OXILI_GDSCR_RMSK)
#define HWIO_GCC_OXILI_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OXILI_GDSCR_ADDR, m)
#define HWIO_GCC_OXILI_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_OXILI_GDSCR_ADDR,v)
#define HWIO_GCC_OXILI_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OXILI_GDSCR_ADDR,m,v,HWIO_GCC_OXILI_GDSCR_IN)
#define HWIO_GCC_OXILI_GDSCR_PWR_ON_BMSK                                                       0x80000000
#define HWIO_GCC_OXILI_GDSCR_PWR_ON_SHFT                                                             0x1f
#define HWIO_GCC_OXILI_GDSCR_GDSC_STATE_BMSK                                                   0x78000000
#define HWIO_GCC_OXILI_GDSCR_GDSC_STATE_SHFT                                                         0x1b
#define HWIO_GCC_OXILI_GDSCR_EN_REST_WAIT_BMSK                                                   0xf00000
#define HWIO_GCC_OXILI_GDSCR_EN_REST_WAIT_SHFT                                                       0x14
#define HWIO_GCC_OXILI_GDSCR_EN_FEW_WAIT_BMSK                                                     0xf0000
#define HWIO_GCC_OXILI_GDSCR_EN_FEW_WAIT_SHFT                                                        0x10
#define HWIO_GCC_OXILI_GDSCR_CLK_DIS_WAIT_BMSK                                                     0xf000
#define HWIO_GCC_OXILI_GDSCR_CLK_DIS_WAIT_SHFT                                                        0xc
#define HWIO_GCC_OXILI_GDSCR_RESTORE_BMSK                                                           0x400
#define HWIO_GCC_OXILI_GDSCR_RESTORE_SHFT                                                             0xa
#define HWIO_GCC_OXILI_GDSCR_SAVE_BMSK                                                              0x200
#define HWIO_GCC_OXILI_GDSCR_SAVE_SHFT                                                                0x9
#define HWIO_GCC_OXILI_GDSCR_RETAIN_BMSK                                                            0x100
#define HWIO_GCC_OXILI_GDSCR_RETAIN_SHFT                                                              0x8
#define HWIO_GCC_OXILI_GDSCR_EN_REST_BMSK                                                            0x80
#define HWIO_GCC_OXILI_GDSCR_EN_REST_SHFT                                                             0x7
#define HWIO_GCC_OXILI_GDSCR_EN_FEW_BMSK                                                             0x40
#define HWIO_GCC_OXILI_GDSCR_EN_FEW_SHFT                                                              0x6
#define HWIO_GCC_OXILI_GDSCR_CLAMP_IO_BMSK                                                           0x20
#define HWIO_GCC_OXILI_GDSCR_CLAMP_IO_SHFT                                                            0x5
#define HWIO_GCC_OXILI_GDSCR_CLK_DISABLE_BMSK                                                        0x10
#define HWIO_GCC_OXILI_GDSCR_CLK_DISABLE_SHFT                                                         0x4
#define HWIO_GCC_OXILI_GDSCR_PD_ARES_BMSK                                                             0x8
#define HWIO_GCC_OXILI_GDSCR_PD_ARES_SHFT                                                             0x3
#define HWIO_GCC_OXILI_GDSCR_SW_OVERRIDE_BMSK                                                         0x4
#define HWIO_GCC_OXILI_GDSCR_SW_OVERRIDE_SHFT                                                         0x2
#define HWIO_GCC_OXILI_GDSCR_HW_CONTROL_BMSK                                                          0x2
#define HWIO_GCC_OXILI_GDSCR_HW_CONTROL_SHFT                                                          0x1
#define HWIO_GCC_OXILI_GDSCR_SW_COLLAPSE_BMSK                                                         0x1
#define HWIO_GCC_OXILI_GDSCR_SW_COLLAPSE_SHFT                                                         0x0

#define HWIO_GCC_OXILI_GFX3D_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00059020)
#define HWIO_GCC_OXILI_GFX3D_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00059020)
#define HWIO_GCC_OXILI_GFX3D_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059020)
#define HWIO_GCC_OXILI_GFX3D_CBCR_RMSK                                                         0x80007ff1
#define HWIO_GCC_OXILI_GFX3D_CBCR_IN          \
        in_dword_masked(HWIO_GCC_OXILI_GFX3D_CBCR_ADDR, HWIO_GCC_OXILI_GFX3D_CBCR_RMSK)
#define HWIO_GCC_OXILI_GFX3D_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OXILI_GFX3D_CBCR_ADDR, m)
#define HWIO_GCC_OXILI_GFX3D_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_OXILI_GFX3D_CBCR_ADDR,v)
#define HWIO_GCC_OXILI_GFX3D_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OXILI_GFX3D_CBCR_ADDR,m,v,HWIO_GCC_OXILI_GFX3D_CBCR_IN)
#define HWIO_GCC_OXILI_GFX3D_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_OXILI_GFX3D_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_OXILI_GFX3D_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_OXILI_GFX3D_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_OXILI_GFX3D_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_OXILI_GFX3D_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_OXILI_GFX3D_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_OXILI_GFX3D_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_OXILI_GFX3D_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_OXILI_GFX3D_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_OXILI_GFX3D_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_OXILI_GFX3D_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_OXILI_GFX3D_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_OXILI_GFX3D_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_OXILI_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00059028)
#define HWIO_GCC_OXILI_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00059028)
#define HWIO_GCC_OXILI_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059028)
#define HWIO_GCC_OXILI_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_OXILI_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_OXILI_AHB_CBCR_ADDR, HWIO_GCC_OXILI_AHB_CBCR_RMSK)
#define HWIO_GCC_OXILI_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OXILI_AHB_CBCR_ADDR, m)
#define HWIO_GCC_OXILI_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_OXILI_AHB_CBCR_ADDR,v)
#define HWIO_GCC_OXILI_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OXILI_AHB_CBCR_ADDR,m,v,HWIO_GCC_OXILI_AHB_CBCR_IN)
#define HWIO_GCC_OXILI_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_OXILI_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_OXILI_AHB_CBCR_NOC_HANDSHAKE_FSM_STATE_BMSK                                   0x70000000
#define HWIO_GCC_OXILI_AHB_CBCR_NOC_HANDSHAKE_FSM_STATE_SHFT                                         0x1c
#define HWIO_GCC_OXILI_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_OXILI_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_OXILI_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_OXILI_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_GX_DOMAIN_MISC_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005b00c)
#define HWIO_GCC_GX_DOMAIN_MISC_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005b00c)
#define HWIO_GCC_GX_DOMAIN_MISC_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005b00c)
#define HWIO_GCC_GX_DOMAIN_MISC_RMSK                                                               0x1111
#define HWIO_GCC_GX_DOMAIN_MISC_IN          \
        in_dword_masked(HWIO_GCC_GX_DOMAIN_MISC_ADDR, HWIO_GCC_GX_DOMAIN_MISC_RMSK)
#define HWIO_GCC_GX_DOMAIN_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_GX_DOMAIN_MISC_ADDR, m)
#define HWIO_GCC_GX_DOMAIN_MISC_OUT(v)      \
        out_dword(HWIO_GCC_GX_DOMAIN_MISC_ADDR,v)
#define HWIO_GCC_GX_DOMAIN_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GX_DOMAIN_MISC_ADDR,m,v,HWIO_GCC_GX_DOMAIN_MISC_IN)
#define HWIO_GCC_GX_DOMAIN_MISC_RESERVE_BIT_12_BMSK                                                0x1000
#define HWIO_GCC_GX_DOMAIN_MISC_RESERVE_BIT_12_SHFT                                                   0xc
#define HWIO_GCC_GX_DOMAIN_MISC_RESERVE_BIT_8_BMSK                                                  0x100
#define HWIO_GCC_GX_DOMAIN_MISC_RESERVE_BIT_8_SHFT                                                    0x8
#define HWIO_GCC_GX_DOMAIN_MISC_OXILI_GMEM_CLAMP_MEM_BMSK                                            0x10
#define HWIO_GCC_GX_DOMAIN_MISC_OXILI_GMEM_CLAMP_MEM_SHFT                                             0x4
#define HWIO_GCC_GX_DOMAIN_MISC_RESERVE_BIT_0_BMSK                                                    0x1
#define HWIO_GCC_GX_DOMAIN_MISC_RESERVE_BIT_0_SHFT                                                    0x0

#define HWIO_GCC_DCC_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00077000)
#define HWIO_GCC_DCC_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00077000)
#define HWIO_GCC_DCC_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077000)
#define HWIO_GCC_DCC_BCR_RMSK                                                                         0x1
#define HWIO_GCC_DCC_BCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_BCR_ADDR, HWIO_GCC_DCC_BCR_RMSK)
#define HWIO_GCC_DCC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_BCR_ADDR, m)
#define HWIO_GCC_DCC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_BCR_ADDR,v)
#define HWIO_GCC_DCC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_BCR_ADDR,m,v,HWIO_GCC_DCC_BCR_IN)
#define HWIO_GCC_DCC_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_DCC_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_DCC_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00077004)
#define HWIO_GCC_DCC_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00077004)
#define HWIO_GCC_DCC_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077004)
#define HWIO_GCC_DCC_CBCR_RMSK                                                                 0xf000fff1
#define HWIO_GCC_DCC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_CBCR_ADDR, HWIO_GCC_DCC_CBCR_RMSK)
#define HWIO_GCC_DCC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_CBCR_ADDR, m)
#define HWIO_GCC_DCC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_CBCR_ADDR,v)
#define HWIO_GCC_DCC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_CBCR_ADDR,m,v,HWIO_GCC_DCC_CBCR_IN)
#define HWIO_GCC_DCC_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_DCC_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_DCC_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                        0x70000000
#define HWIO_GCC_DCC_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                              0x1c
#define HWIO_GCC_DCC_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                0x8000
#define HWIO_GCC_DCC_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                   0xf
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_DCC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_DCC_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_DCC_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_DCC_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_DCC_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_DCC_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_DCC_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_DCC_XO_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00077008)
#define HWIO_GCC_DCC_XO_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00077008)
#define HWIO_GCC_DCC_XO_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077008)
#define HWIO_GCC_DCC_XO_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_DCC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_XO_CBCR_ADDR, HWIO_GCC_DCC_XO_CBCR_RMSK)
#define HWIO_GCC_DCC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_XO_CBCR_ADDR, m)
#define HWIO_GCC_DCC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_XO_CBCR_ADDR,v)
#define HWIO_GCC_DCC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_XO_CBCR_ADDR,m,v,HWIO_GCC_DCC_XO_CBCR_IN)
#define HWIO_GCC_DCC_XO_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_DCC_XO_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_DCC_XO_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_DCC_XO_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00029094)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029094)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029094)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR, HWIO_GCC_QDSS_APB2JTAG_CBCR_RMSK)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR,m,v,HWIO_GCC_QDSS_APB2JTAG_CBCR_IN)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00031024)
#define HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031024)
#define HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031024)
#define HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_RMSK                                           0xffffffff
#define HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_IN          \
        in_dword_masked(HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_ADDR, HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_RMSK)
#define HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_ADDR, m)
#define HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_SWITCHING_STATUS_BMSK                          0xffffffff
#define HWIO_GCC_DDR_FREQ_SWITCH_FSM_REG_STATUS_SWITCHING_STATUS_SHFT                                 0x0

#define HWIO_GCC_GPLL0_SSC_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00021030)
#define HWIO_GCC_GPLL0_SSC_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021030)
#define HWIO_GCC_GPLL0_SSC_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021030)
#define HWIO_GCC_GPLL0_SSC_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL0_SSC_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_CTL_ADDR, HWIO_GCC_GPLL0_SSC_CTL_RMSK)
#define HWIO_GCC_GPLL0_SSC_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_SSC_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SSC_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_SSC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SSC_CTL_ADDR,m,v,HWIO_GCC_GPLL0_SSC_CTL_IN)
#define HWIO_GCC_GPLL0_SSC_CTL_PLL_SSC_DELTA_ALPHA_BMSK                                        0xffff0000
#define HWIO_GCC_GPLL0_SSC_CTL_PLL_SSC_DELTA_ALPHA_SHFT                                              0x10
#define HWIO_GCC_GPLL0_SSC_CTL_PLL_SSC_NUM_STEPS_BMSK                                              0xff00
#define HWIO_GCC_GPLL0_SSC_CTL_PLL_SSC_NUM_STEPS_SHFT                                                 0x8
#define HWIO_GCC_GPLL0_SSC_CTL_PLL_SSC_UPDATE_RATE_BMSK                                              0xff
#define HWIO_GCC_GPLL0_SSC_CTL_PLL_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL1_SSC_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00020030)
#define HWIO_GCC_GPLL1_SSC_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020030)
#define HWIO_GCC_GPLL1_SSC_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020030)
#define HWIO_GCC_GPLL1_SSC_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL1_SSC_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_SSC_CTL_ADDR, HWIO_GCC_GPLL1_SSC_CTL_RMSK)
#define HWIO_GCC_GPLL1_SSC_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_SSC_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_SSC_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_SSC_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_SSC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_SSC_CTL_ADDR,m,v,HWIO_GCC_GPLL1_SSC_CTL_IN)
#define HWIO_GCC_GPLL1_SSC_CTL_PLL_SSC_DELTA_ALPHA_BMSK                                        0xffff0000
#define HWIO_GCC_GPLL1_SSC_CTL_PLL_SSC_DELTA_ALPHA_SHFT                                              0x10
#define HWIO_GCC_GPLL1_SSC_CTL_PLL_SSC_NUM_STEPS_BMSK                                              0xff00
#define HWIO_GCC_GPLL1_SSC_CTL_PLL_SSC_NUM_STEPS_SHFT                                                 0x8
#define HWIO_GCC_GPLL1_SSC_CTL_PLL_SSC_UPDATE_RATE_BMSK                                              0xff
#define HWIO_GCC_GPLL1_SSC_CTL_PLL_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL3_SSC_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00022030)
#define HWIO_GCC_GPLL3_SSC_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00022030)
#define HWIO_GCC_GPLL3_SSC_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022030)
#define HWIO_GCC_GPLL3_SSC_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL3_SSC_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_SSC_CTL_ADDR, HWIO_GCC_GPLL3_SSC_CTL_RMSK)
#define HWIO_GCC_GPLL3_SSC_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_SSC_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_SSC_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_SSC_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_SSC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_SSC_CTL_ADDR,m,v,HWIO_GCC_GPLL3_SSC_CTL_IN)
#define HWIO_GCC_GPLL3_SSC_CTL_PLL_SSC_DELTA_ALPHA_BMSK                                        0xffff0000
#define HWIO_GCC_GPLL3_SSC_CTL_PLL_SSC_DELTA_ALPHA_SHFT                                              0x10
#define HWIO_GCC_GPLL3_SSC_CTL_PLL_SSC_NUM_STEPS_BMSK                                              0xff00
#define HWIO_GCC_GPLL3_SSC_CTL_PLL_SSC_NUM_STEPS_SHFT                                                 0x8
#define HWIO_GCC_GPLL3_SSC_CTL_PLL_SSC_UPDATE_RATE_BMSK                                              0xff
#define HWIO_GCC_GPLL3_SSC_CTL_PLL_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_GPLL4_SSC_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00024030)
#define HWIO_GCC_GPLL4_SSC_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00024030)
#define HWIO_GCC_GPLL4_SSC_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024030)
#define HWIO_GCC_GPLL4_SSC_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL4_SSC_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_SSC_CTL_ADDR, HWIO_GCC_GPLL4_SSC_CTL_RMSK)
#define HWIO_GCC_GPLL4_SSC_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_SSC_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_SSC_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_SSC_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_SSC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_SSC_CTL_ADDR,m,v,HWIO_GCC_GPLL4_SSC_CTL_IN)
#define HWIO_GCC_GPLL4_SSC_CTL_PLL_SSC_DELTA_ALPHA_BMSK                                        0xffff0000
#define HWIO_GCC_GPLL4_SSC_CTL_PLL_SSC_DELTA_ALPHA_SHFT                                              0x10
#define HWIO_GCC_GPLL4_SSC_CTL_PLL_SSC_NUM_STEPS_BMSK                                              0xff00
#define HWIO_GCC_GPLL4_SSC_CTL_PLL_SSC_NUM_STEPS_SHFT                                                 0x8
#define HWIO_GCC_GPLL4_SSC_CTL_PLL_SSC_UPDATE_RATE_BMSK                                              0xff
#define HWIO_GCC_GPLL4_SSC_CTL_PLL_SSC_UPDATE_RATE_SHFT                                               0x0

#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00015014)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00015014)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015014)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_RMSK                                                         0x7fff
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR, HWIO_GCC_PRE_PREP_DEBUG_TIMER_RMSK)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRE_PREP_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_PRE_PREP_DEBUG_TIMER_IN)
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_PRE_PREP_DEBUG_TIMER_VAL_BMSK                                0x7fff
#define HWIO_GCC_PRE_PREP_DEBUG_TIMER_PRE_PREP_DEBUG_TIMER_VAL_SHFT                                   0x0

#define HWIO_GCC_PRE_PREP_SELECT_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00015018)
#define HWIO_GCC_PRE_PREP_SELECT_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00015018)
#define HWIO_GCC_PRE_PREP_SELECT_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015018)
#define HWIO_GCC_PRE_PREP_SELECT_RMSK                                                                 0x7
#define HWIO_GCC_PRE_PREP_SELECT_IN          \
        in_dword_masked(HWIO_GCC_PRE_PREP_SELECT_ADDR, HWIO_GCC_PRE_PREP_SELECT_RMSK)
#define HWIO_GCC_PRE_PREP_SELECT_INM(m)      \
        in_dword_masked(HWIO_GCC_PRE_PREP_SELECT_ADDR, m)
#define HWIO_GCC_PRE_PREP_SELECT_OUT(v)      \
        out_dword(HWIO_GCC_PRE_PREP_SELECT_ADDR,v)
#define HWIO_GCC_PRE_PREP_SELECT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRE_PREP_SELECT_ADDR,m,v,HWIO_GCC_PRE_PREP_SELECT_IN)
#define HWIO_GCC_PRE_PREP_SELECT_Q6_PER_PREP_SEL_BMSK                                                 0x4
#define HWIO_GCC_PRE_PREP_SELECT_Q6_PER_PREP_SEL_SHFT                                                 0x2
#define HWIO_GCC_PRE_PREP_SELECT_VOLTAGE_SENSOR_PER_PREP_SEL_BMSK                                     0x2
#define HWIO_GCC_PRE_PREP_SELECT_VOLTAGE_SENSOR_PER_PREP_SEL_SHFT                                     0x1
#define HWIO_GCC_PRE_PREP_SELECT_DCC_PER_PREP_SEL_BMSK                                                0x1
#define HWIO_GCC_PRE_PREP_SELECT_DCC_PER_PREP_SEL_SHFT                                                0x0

#define HWIO_GCC_USB3_PHY_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00039004)
#define HWIO_GCC_USB3_PHY_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039004)
#define HWIO_GCC_USB3_PHY_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039004)
#define HWIO_GCC_USB3_PHY_BCR_RMSK                                                                    0x1
#define HWIO_GCC_USB3_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, HWIO_GCC_USB3_PHY_BCR_RMSK)
#define HWIO_GCC_USB3_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_BCR_IN)
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_USB_30_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00039000)
#define HWIO_GCC_USB_30_BCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039000)
#define HWIO_GCC_USB_30_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039000)
#define HWIO_GCC_USB_30_BCR_RMSK                                                                      0x1
#define HWIO_GCC_USB_30_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, HWIO_GCC_USB_30_BCR_RMSK)
#define HWIO_GCC_USB_30_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, m)
#define HWIO_GCC_USB_30_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_BCR_ADDR,v)
#define HWIO_GCC_USB_30_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_BCR_ADDR,m,v,HWIO_GCC_USB_30_BCR_IN)
#define HWIO_GCC_USB_30_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_USB_30_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_USB3PHY_PHY_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00039008)
#define HWIO_GCC_USB3PHY_PHY_BCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039008)
#define HWIO_GCC_USB3PHY_PHY_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039008)
#define HWIO_GCC_USB3PHY_PHY_BCR_RMSK                                                                 0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, HWIO_GCC_USB3PHY_PHY_BCR_RMSK)
#define HWIO_GCC_USB3PHY_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_USB30_MASTER_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003900c)
#define HWIO_GCC_USB30_MASTER_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003900c)
#define HWIO_GCC_USB30_MASTER_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003900c)
#define HWIO_GCC_USB30_MASTER_CBCR_RMSK                                                        0xf000fff1
#define HWIO_GCC_USB30_MASTER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, HWIO_GCC_USB30_MASTER_CBCR_RMSK)
#define HWIO_GCC_USB30_MASTER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_USB30_SLEEP_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00039010)
#define HWIO_GCC_USB30_SLEEP_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039010)
#define HWIO_GCC_USB30_SLEEP_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039010)
#define HWIO_GCC_USB30_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_USB30_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, HWIO_GCC_USB30_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB30_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00039014)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039014)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039014)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_USB30_PHY_PIPE_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00039018)
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039018)
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039018)
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PHY_PIPE_CBCR_ADDR, HWIO_GCC_USB30_PHY_PIPE_CBCR_RMSK)
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PHY_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PHY_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PHY_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB30_PHY_PIPE_CBCR_IN)
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_USB30_PHY_PIPE_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003901c)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003901c)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003901c)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00039020)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039020)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039020)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK                                                      0x71f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_USB30_PHY_PIPE_MUXR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00039024)
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039024)
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039024)
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_RMSK                                                             0x3
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_IN          \
        in_dword_masked(HWIO_GCC_USB30_PHY_PIPE_MUXR_ADDR, HWIO_GCC_USB30_PHY_PIPE_MUXR_RMSK)
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_PHY_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_PHY_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_PHY_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB30_PHY_PIPE_MUXR_IN)
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_MUX_SEL_BMSK                                                     0x3
#define HWIO_GCC_USB30_PHY_PIPE_MUXR_MUX_SEL_SHFT                                                     0x0

#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00039028)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039028)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039028)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003902c)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003902c)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003902c)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_USB30_MASTER_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00039030)
#define HWIO_GCC_USB30_MASTER_M_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039030)
#define HWIO_GCC_USB30_MASTER_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039030)
#define HWIO_GCC_USB30_MASTER_M_RMSK                                                                 0xff
#define HWIO_GCC_USB30_MASTER_M_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, HWIO_GCC_USB30_MASTER_M_RMSK)
#define HWIO_GCC_USB30_MASTER_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_MASTER_M_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_MASTER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_MASTER_M_IN)
#define HWIO_GCC_USB30_MASTER_M_M_BMSK                                                               0xff
#define HWIO_GCC_USB30_MASTER_M_M_SHFT                                                                0x0

#define HWIO_GCC_USB30_MASTER_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00039034)
#define HWIO_GCC_USB30_MASTER_N_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039034)
#define HWIO_GCC_USB30_MASTER_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039034)
#define HWIO_GCC_USB30_MASTER_N_RMSK                                                                 0xff
#define HWIO_GCC_USB30_MASTER_N_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, HWIO_GCC_USB30_MASTER_N_RMSK)
#define HWIO_GCC_USB30_MASTER_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_MASTER_N_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_MASTER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_MASTER_N_IN)
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_USB30_MASTER_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00039038)
#define HWIO_GCC_USB30_MASTER_D_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039038)
#define HWIO_GCC_USB30_MASTER_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039038)
#define HWIO_GCC_USB30_MASTER_D_RMSK                                                                 0xff
#define HWIO_GCC_USB30_MASTER_D_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, HWIO_GCC_USB30_MASTER_D_RMSK)
#define HWIO_GCC_USB30_MASTER_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_MASTER_D_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_MASTER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_MASTER_D_IN)
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003903c)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003903c)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003903c)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR, HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00039040)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039040)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039040)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR, HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00039044)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00039044)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039044)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_USB3_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR, HWIO_GCC_USB3_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CBCR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_GENI_IR_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f000)
#define HWIO_GCC_GENI_IR_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000f000)
#define HWIO_GCC_GENI_IR_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f000)
#define HWIO_GCC_GENI_IR_BCR_RMSK                                                                     0x1
#define HWIO_GCC_GENI_IR_BCR_IN          \
        in_dword_masked(HWIO_GCC_GENI_IR_BCR_ADDR, HWIO_GCC_GENI_IR_BCR_RMSK)
#define HWIO_GCC_GENI_IR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GENI_IR_BCR_ADDR, m)
#define HWIO_GCC_GENI_IR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_GENI_IR_BCR_ADDR,v)
#define HWIO_GCC_GENI_IR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GENI_IR_BCR_ADDR,m,v,HWIO_GCC_GENI_IR_BCR_IN)
#define HWIO_GCC_GENI_IR_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_GENI_IR_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_GENI_IR_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f004)
#define HWIO_GCC_GENI_IR_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000f004)
#define HWIO_GCC_GENI_IR_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f004)
#define HWIO_GCC_GENI_IR_AHB_CBCR_RMSK                                                         0xf000fff1
#define HWIO_GCC_GENI_IR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GENI_IR_AHB_CBCR_ADDR, HWIO_GCC_GENI_IR_AHB_CBCR_RMSK)
#define HWIO_GCC_GENI_IR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GENI_IR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GENI_IR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GENI_IR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GENI_IR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GENI_IR_AHB_CBCR_ADDR,m,v,HWIO_GCC_GENI_IR_AHB_CBCR_IN)
#define HWIO_GCC_GENI_IR_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_GENI_IR_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_GENI_IR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_GENI_IR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_GENI_IR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_GENI_IR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_GENI_IR_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_GENI_IR_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_GENI_IR_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_GENI_IR_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_GENI_IR_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_GENI_IR_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_GENI_IR_AHB_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_GENI_IR_AHB_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_GENI_IR_AHB_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_GENI_IR_AHB_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_GENI_IR_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_GENI_IR_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_GENI_IR_S_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f008)
#define HWIO_GCC_GENI_IR_S_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000f008)
#define HWIO_GCC_GENI_IR_S_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f008)
#define HWIO_GCC_GENI_IR_S_CBCR_RMSK                                                           0x80007ff1
#define HWIO_GCC_GENI_IR_S_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GENI_IR_S_CBCR_ADDR, HWIO_GCC_GENI_IR_S_CBCR_RMSK)
#define HWIO_GCC_GENI_IR_S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GENI_IR_S_CBCR_ADDR, m)
#define HWIO_GCC_GENI_IR_S_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GENI_IR_S_CBCR_ADDR,v)
#define HWIO_GCC_GENI_IR_S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GENI_IR_S_CBCR_ADDR,m,v,HWIO_GCC_GENI_IR_S_CBCR_IN)
#define HWIO_GCC_GENI_IR_S_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_GENI_IR_S_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_GENI_IR_S_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_GENI_IR_S_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_GENI_IR_S_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_GENI_IR_S_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_GENI_IR_S_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_GENI_IR_S_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_GENI_IR_S_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_GENI_IR_S_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_GENI_IR_S_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_GENI_IR_S_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_GENI_IR_S_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_GENI_IR_S_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00041044)
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041044)
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041044)
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB20_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB20_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB20_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB20_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB20_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB20_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_USB20_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00041048)
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041048)
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041048)
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_RMSK                                                 0x80000013
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_USB20_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004104c)
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004104c)
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004104c)
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_RMSK                                                      0x71f
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_USB20_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                0x0

#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d0d4)
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d0d4)
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d0d4)
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_HDMI_PCLK_CBCR_ADDR, HWIO_GCC_MDSS_HDMI_PCLK_CBCR_RMSK)
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_HDMI_PCLK_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_HDMI_PCLK_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_HDMI_PCLK_CBCR_ADDR,m,v,HWIO_GCC_MDSS_HDMI_PCLK_CBCR_IN)
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_MDSS_HDMI_PCLK_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_MDSS_HDMI_APP_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d0d8)
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d0d8)
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d0d8)
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_HDMI_APP_CBCR_ADDR, HWIO_GCC_MDSS_HDMI_APP_CBCR_RMSK)
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_HDMI_APP_CBCR_ADDR, m)
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_HDMI_APP_CBCR_ADDR,v)
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_HDMI_APP_CBCR_ADDR,m,v,HWIO_GCC_MDSS_HDMI_APP_CBCR_IN)
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_MDSS_HDMI_APP_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d0dc)
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d0dc)
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d0dc)
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HDMI_PCLK_CMD_RCGR_ADDR, HWIO_GCC_HDMI_PCLK_CMD_RCGR_RMSK)
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HDMI_PCLK_CMD_RCGR_ADDR, m)
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HDMI_PCLK_CMD_RCGR_ADDR,v)
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HDMI_PCLK_CMD_RCGR_ADDR,m,v,HWIO_GCC_HDMI_PCLK_CMD_RCGR_IN)
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_HDMI_PCLK_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d0e0)
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d0e0)
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d0e0)
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HDMI_PCLK_CFG_RCGR_ADDR, HWIO_GCC_HDMI_PCLK_CFG_RCGR_RMSK)
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HDMI_PCLK_CFG_RCGR_ADDR, m)
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HDMI_PCLK_CFG_RCGR_ADDR,v)
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HDMI_PCLK_CFG_RCGR_ADDR,m,v,HWIO_GCC_HDMI_PCLK_CFG_RCGR_IN)
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_HDMI_PCLK_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_HDMI_APP_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d0e4)
#define HWIO_GCC_HDMI_APP_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d0e4)
#define HWIO_GCC_HDMI_APP_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d0e4)
#define HWIO_GCC_HDMI_APP_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_HDMI_APP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HDMI_APP_CMD_RCGR_ADDR, HWIO_GCC_HDMI_APP_CMD_RCGR_RMSK)
#define HWIO_GCC_HDMI_APP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HDMI_APP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_HDMI_APP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HDMI_APP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_HDMI_APP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HDMI_APP_CMD_RCGR_ADDR,m,v,HWIO_GCC_HDMI_APP_CMD_RCGR_IN)
#define HWIO_GCC_HDMI_APP_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_HDMI_APP_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_HDMI_APP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_HDMI_APP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_HDMI_APP_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_HDMI_APP_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_HDMI_APP_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_HDMI_APP_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_HDMI_APP_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d0e8)
#define HWIO_GCC_HDMI_APP_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d0e8)
#define HWIO_GCC_HDMI_APP_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d0e8)
#define HWIO_GCC_HDMI_APP_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_HDMI_APP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HDMI_APP_CFG_RCGR_ADDR, HWIO_GCC_HDMI_APP_CFG_RCGR_RMSK)
#define HWIO_GCC_HDMI_APP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HDMI_APP_CFG_RCGR_ADDR, m)
#define HWIO_GCC_HDMI_APP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HDMI_APP_CFG_RCGR_ADDR,v)
#define HWIO_GCC_HDMI_APP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HDMI_APP_CFG_RCGR_ADDR,m,v,HWIO_GCC_HDMI_APP_CFG_RCGR_IN)
#define HWIO_GCC_HDMI_APP_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_HDMI_APP_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_HDMI_APP_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_HDMI_APP_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d0ec)
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d0ec)
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d0ec)
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_BIMC_CMD_RCGR_ADDR, HWIO_GCC_MDSS_BIMC_CMD_RCGR_RMSK)
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_BIMC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_BIMC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_BIMC_CMD_RCGR_ADDR,m,v,HWIO_GCC_MDSS_BIMC_CMD_RCGR_IN)
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_MDSS_BIMC_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004d0f0)
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004d0f0)
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004d0f0)
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MDSS_BIMC_CFG_RCGR_ADDR, HWIO_GCC_MDSS_BIMC_CFG_RCGR_RMSK)
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MDSS_BIMC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MDSS_BIMC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MDSS_BIMC_CFG_RCGR_ADDR,m,v,HWIO_GCC_MDSS_BIMC_CFG_RCGR_IN)
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_MDSS_BIMC_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BIMC_CDSP_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00031030)
#define HWIO_GCC_BIMC_CDSP_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031030)
#define HWIO_GCC_BIMC_CDSP_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031030)
#define HWIO_GCC_BIMC_CDSP_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BIMC_CDSP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CDSP_CBCR_ADDR, HWIO_GCC_BIMC_CDSP_CBCR_RMSK)
#define HWIO_GCC_BIMC_CDSP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CDSP_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CDSP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CDSP_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CDSP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CDSP_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CDSP_CBCR_IN)
#define HWIO_GCC_BIMC_CDSP_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BIMC_CDSP_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BIMC_CDSP_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BIMC_CDSP_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BIMC_LPASS_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00031034)
#define HWIO_GCC_BIMC_LPASS_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031034)
#define HWIO_GCC_BIMC_LPASS_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031034)
#define HWIO_GCC_BIMC_LPASS_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_BIMC_LPASS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_LPASS_CBCR_ADDR, HWIO_GCC_BIMC_LPASS_CBCR_RMSK)
#define HWIO_GCC_BIMC_LPASS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_LPASS_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_LPASS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_LPASS_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_LPASS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_LPASS_CBCR_ADDR,m,v,HWIO_GCC_BIMC_LPASS_CBCR_IN)
#define HWIO_GCC_BIMC_LPASS_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BIMC_LPASS_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_BIMC_LPASS_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_BIMC_LPASS_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_BIMC_MDSS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00031038)
#define HWIO_GCC_BIMC_MDSS_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031038)
#define HWIO_GCC_BIMC_MDSS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031038)
#define HWIO_GCC_BIMC_MDSS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BIMC_MDSS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MDSS_CBCR_ADDR, HWIO_GCC_BIMC_MDSS_CBCR_RMSK)
#define HWIO_GCC_BIMC_MDSS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MDSS_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_MDSS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MDSS_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_MDSS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MDSS_CBCR_ADDR,m,v,HWIO_GCC_BIMC_MDSS_CBCR_IN)
#define HWIO_GCC_BIMC_MDSS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BIMC_MDSS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BIMC_MDSS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BIMC_MDSS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BIMC_AT_CLK_ACGCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003103c)
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003103c)
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003103c)
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_RMSK                                                               0x1
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_AT_CLK_ACGCR_ADDR, HWIO_GCC_BIMC_AT_CLK_ACGCR_RMSK)
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_AT_CLK_ACGCR_ADDR, m)
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_AT_CLK_ACGCR_ADDR,v)
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_AT_CLK_ACGCR_ADDR,m,v,HWIO_GCC_BIMC_AT_CLK_ACGCR_IN)
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BIMC_AT_CLK_ACGCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_PCIE_0_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e000)
#define HWIO_GCC_PCIE_0_BCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e000)
#define HWIO_GCC_PCIE_0_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e000)
#define HWIO_GCC_PCIE_0_BCR_RMSK                                                                      0x1
#define HWIO_GCC_PCIE_0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_BCR_ADDR, HWIO_GCC_PCIE_0_BCR_RMSK)
#define HWIO_GCC_PCIE_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_BCR_IN)
#define HWIO_GCC_PCIE_0_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_PCIE_0_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_PCIE_0_PHY_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e004)
#define HWIO_GCC_PCIE_0_PHY_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e004)
#define HWIO_GCC_PCIE_0_PHY_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e004)
#define HWIO_GCC_PCIE_0_PHY_BCR_RMSK                                                                  0x1
#define HWIO_GCC_PCIE_0_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_BCR_ADDR, HWIO_GCC_PCIE_0_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_0_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_PHY_BCR_IN)
#define HWIO_GCC_PCIE_0_PHY_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_PCIE_0_PHY_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e008)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e008)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e008)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RMSK                                                      0xf0008000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf

#define HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e00c)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e00c)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e00c)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_RMSK                                                         0x80007ff0
#define HWIO_GCC_PCIE_0_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR, HWIO_GCC_PCIE_0_PIPE_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_CBCR_IN)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_PCIE_0_PIPE_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_PCIE_0_PIPE_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_PCIE_0_PIPE_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_PCIE_0_PIPE_CBCR_SLEEP_SHFT                                                          0x4

#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e010)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e010)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e010)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_RMSK                                                      0xf000fff0
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_SLV_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_SLV_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                        0x4000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                           0xe
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                      0x2000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                         0xd
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                     0x1000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                        0xc
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_WAKEUP_BMSK                                                    0xf00
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_WAKEUP_SHFT                                                      0x8
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_SLEEP_BMSK                                                      0xf0
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_SLEEP_SHFT                                                       0x4

#define HWIO_GCC_PCIE_0_AUX_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e014)
#define HWIO_GCC_PCIE_0_AUX_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e014)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e014)
#define HWIO_GCC_PCIE_0_AUX_CBCR_RMSK                                                          0x80000000
#define HWIO_GCC_PCIE_0_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR, HWIO_GCC_PCIE_0_AUX_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_OFF_SHFT                                                        0x1f

#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e018)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e018)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e018)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_RMSK                                                     0x80007ff0
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                       0x4000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                          0xe
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                     0x2000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                        0xd
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                    0x1000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                       0xc
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_WAKEUP_BMSK                                                   0xf00
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_WAKEUP_SHFT                                                     0x8
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_SLEEP_BMSK                                                     0xf0
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_SLEEP_SHFT                                                      0x4

#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e01c)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e01c)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e01c)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR, HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e020)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e020)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e020)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_RMSK                                                          0x71f
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR, HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e024)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e024)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e024)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR, HWIO_GCC_PCIE_0_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_M_BMSK                                                    0x40
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_M_SHFT                                                     0x6
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_N_BMSK                                                    0x20
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_N_SHFT                                                     0x5
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e028)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e028)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e028)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR, HWIO_GCC_PCIE_0_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_PCIE_0_AUX_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e02c)
#define HWIO_GCC_PCIE_0_AUX_M_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e02c)
#define HWIO_GCC_PCIE_0_AUX_M_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e02c)
#define HWIO_GCC_PCIE_0_AUX_M_RMSK                                                                 0xffff
#define HWIO_GCC_PCIE_0_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_M_ADDR, HWIO_GCC_PCIE_0_AUX_M_RMSK)
#define HWIO_GCC_PCIE_0_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_M_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_M_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_M_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_M_IN)
#define HWIO_GCC_PCIE_0_AUX_M_M_BMSK                                                               0xffff
#define HWIO_GCC_PCIE_0_AUX_M_M_SHFT                                                                  0x0

#define HWIO_GCC_PCIE_0_AUX_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e030)
#define HWIO_GCC_PCIE_0_AUX_N_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e030)
#define HWIO_GCC_PCIE_0_AUX_N_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e030)
#define HWIO_GCC_PCIE_0_AUX_N_RMSK                                                                 0xffff
#define HWIO_GCC_PCIE_0_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_N_ADDR, HWIO_GCC_PCIE_0_AUX_N_RMSK)
#define HWIO_GCC_PCIE_0_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_N_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_N_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_N_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_N_IN)
#define HWIO_GCC_PCIE_0_AUX_N_NOT_N_MINUS_M_BMSK                                                   0xffff
#define HWIO_GCC_PCIE_0_AUX_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_PCIE_0_AUX_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e034)
#define HWIO_GCC_PCIE_0_AUX_D_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e034)
#define HWIO_GCC_PCIE_0_AUX_D_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e034)
#define HWIO_GCC_PCIE_0_AUX_D_RMSK                                                                 0xffff
#define HWIO_GCC_PCIE_0_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_D_ADDR, HWIO_GCC_PCIE_0_AUX_D_RMSK)
#define HWIO_GCC_PCIE_0_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_D_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_D_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_D_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_D_IN)
#define HWIO_GCC_PCIE_0_AUX_D_NOT_2D_BMSK                                                          0xffff
#define HWIO_GCC_PCIE_0_AUX_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e038)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e038)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e038)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_RMSK                                                            0x1
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR, HWIO_GCC_PCIE_0_LINK_DOWN_BCR_RMSK)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_LINK_DOWN_BCR_IN)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_PCIEPHY_0_PHY_BCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e03c)
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e03c)
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e03c)
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_RMSK                                                               0x1
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIEPHY_0_PHY_BCR_ADDR, HWIO_GCC_PCIEPHY_0_PHY_BCR_RMSK)
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIEPHY_0_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIEPHY_0_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIEPHY_0_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIEPHY_0_PHY_BCR_IN)
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_BLK_ARES_BMSK                                                      0x1
#define HWIO_GCC_PCIEPHY_0_PHY_BCR_BLK_ARES_SHFT                                                      0x0

#define HWIO_GCC_PCIE_0_MISC_RESET_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e040)
#define HWIO_GCC_PCIE_0_MISC_RESET_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e040)
#define HWIO_GCC_PCIE_0_MISC_RESET_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e040)
#define HWIO_GCC_PCIE_0_MISC_RESET_RMSK                                                              0x7f
#define HWIO_GCC_PCIE_0_MISC_RESET_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_MISC_RESET_ADDR, HWIO_GCC_PCIE_0_MISC_RESET_RMSK)
#define HWIO_GCC_PCIE_0_MISC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_MISC_RESET_ADDR, m)
#define HWIO_GCC_PCIE_0_MISC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_MISC_RESET_ADDR,v)
#define HWIO_GCC_PCIE_0_MISC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_MISC_RESET_ADDR,m,v,HWIO_GCC_PCIE_0_MISC_RESET_IN)
#define HWIO_GCC_PCIE_0_MISC_RESET_AXI_MASTER_STICKY_ARES_BMSK                                       0x40
#define HWIO_GCC_PCIE_0_MISC_RESET_AXI_MASTER_STICKY_ARES_SHFT                                        0x6
#define HWIO_GCC_PCIE_0_MISC_RESET_AHB_ARES_BMSK                                                     0x20
#define HWIO_GCC_PCIE_0_MISC_RESET_AHB_ARES_SHFT                                                      0x5
#define HWIO_GCC_PCIE_0_MISC_RESET_AXI_SLAVE_ARES_BMSK                                               0x10
#define HWIO_GCC_PCIE_0_MISC_RESET_AXI_SLAVE_ARES_SHFT                                                0x4
#define HWIO_GCC_PCIE_0_MISC_RESET_AXI_MASTER_ARES_BMSK                                               0x8
#define HWIO_GCC_PCIE_0_MISC_RESET_AXI_MASTER_ARES_SHFT                                               0x3
#define HWIO_GCC_PCIE_0_MISC_RESET_CORE_STICKY_ARES_BMSK                                              0x4
#define HWIO_GCC_PCIE_0_MISC_RESET_CORE_STICKY_ARES_SHFT                                              0x2
#define HWIO_GCC_PCIE_0_MISC_RESET_SLEEP_ARES_BMSK                                                    0x2
#define HWIO_GCC_PCIE_0_MISC_RESET_SLEEP_ARES_SHFT                                                    0x1
#define HWIO_GCC_PCIE_0_MISC_RESET_PIPE_ARES_BMSK                                                     0x1
#define HWIO_GCC_PCIE_0_MISC_RESET_PIPE_ARES_SHFT                                                     0x0

#define HWIO_GCC_EMAC_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e000)
#define HWIO_GCC_EMAC_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e000)
#define HWIO_GCC_EMAC_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e000)
#define HWIO_GCC_EMAC_BCR_RMSK                                                                        0x1
#define HWIO_GCC_EMAC_BCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_BCR_ADDR, HWIO_GCC_EMAC_BCR_RMSK)
#define HWIO_GCC_EMAC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_BCR_ADDR, m)
#define HWIO_GCC_EMAC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_BCR_ADDR,v)
#define HWIO_GCC_EMAC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_BCR_ADDR,m,v,HWIO_GCC_EMAC_BCR_IN)
#define HWIO_GCC_EMAC_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_EMAC_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_ETH_PTP_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e004)
#define HWIO_GCC_ETH_PTP_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e004)
#define HWIO_GCC_ETH_PTP_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e004)
#define HWIO_GCC_ETH_PTP_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_ETH_PTP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ETH_PTP_CBCR_ADDR, HWIO_GCC_ETH_PTP_CBCR_RMSK)
#define HWIO_GCC_ETH_PTP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ETH_PTP_CBCR_ADDR, m)
#define HWIO_GCC_ETH_PTP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ETH_PTP_CBCR_ADDR,v)
#define HWIO_GCC_ETH_PTP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ETH_PTP_CBCR_ADDR,m,v,HWIO_GCC_ETH_PTP_CBCR_IN)
#define HWIO_GCC_ETH_PTP_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_ETH_PTP_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_ETH_PTP_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_ETH_PTP_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_ETH_RGMII_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e008)
#define HWIO_GCC_ETH_RGMII_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e008)
#define HWIO_GCC_ETH_RGMII_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e008)
#define HWIO_GCC_ETH_RGMII_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_ETH_RGMII_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ETH_RGMII_CBCR_ADDR, HWIO_GCC_ETH_RGMII_CBCR_RMSK)
#define HWIO_GCC_ETH_RGMII_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ETH_RGMII_CBCR_ADDR, m)
#define HWIO_GCC_ETH_RGMII_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ETH_RGMII_CBCR_ADDR,v)
#define HWIO_GCC_ETH_RGMII_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ETH_RGMII_CBCR_ADDR,m,v,HWIO_GCC_ETH_RGMII_CBCR_IN)
#define HWIO_GCC_ETH_RGMII_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_ETH_RGMII_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_ETH_RGMII_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_ETH_RGMII_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e00c)
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e00c)
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e00c)
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_RMSK                                                       0xf0008001
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ETH_SLAVE_AHB_CBCR_ADDR, HWIO_GCC_ETH_SLAVE_AHB_CBCR_RMSK)
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ETH_SLAVE_AHB_CBCR_ADDR, m)
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ETH_SLAVE_AHB_CBCR_ADDR,v)
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ETH_SLAVE_AHB_CBCR_ADDR,m,v,HWIO_GCC_ETH_SLAVE_AHB_CBCR_IN)
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_ETH_SLAVE_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_ETH_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e010)
#define HWIO_GCC_ETH_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e010)
#define HWIO_GCC_ETH_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e010)
#define HWIO_GCC_ETH_AXI_CBCR_RMSK                                                             0x80007ff1
#define HWIO_GCC_ETH_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ETH_AXI_CBCR_ADDR, HWIO_GCC_ETH_AXI_CBCR_RMSK)
#define HWIO_GCC_ETH_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ETH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_ETH_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ETH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_ETH_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ETH_AXI_CBCR_ADDR,m,v,HWIO_GCC_ETH_AXI_CBCR_IN)
#define HWIO_GCC_ETH_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_ETH_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_ETH_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_ETH_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_ETH_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_ETH_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_ETH_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_ETH_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_ETH_AXI_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_ETH_AXI_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_ETH_AXI_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_ETH_AXI_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_ETH_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_ETH_AXI_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_EMAC_PTP_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e014)
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e014)
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e014)
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_PTP_CMD_RCGR_ADDR, HWIO_GCC_EMAC_PTP_CMD_RCGR_RMSK)
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_PTP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_PTP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_PTP_CMD_RCGR_ADDR,m,v,HWIO_GCC_EMAC_PTP_CMD_RCGR_IN)
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_EMAC_PTP_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_EMAC_PTP_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e018)
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e018)
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e018)
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_PTP_CFG_RCGR_ADDR, HWIO_GCC_EMAC_PTP_CFG_RCGR_RMSK)
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_PTP_CFG_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_PTP_CFG_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_PTP_CFG_RCGR_ADDR,m,v,HWIO_GCC_EMAC_PTP_CFG_RCGR_IN)
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_EMAC_PTP_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_EMAC_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e01c)
#define HWIO_GCC_EMAC_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e01c)
#define HWIO_GCC_EMAC_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e01c)
#define HWIO_GCC_EMAC_CMD_RCGR_RMSK                                                            0x800000f3
#define HWIO_GCC_EMAC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_CMD_RCGR_ADDR, HWIO_GCC_EMAC_CMD_RCGR_RMSK)
#define HWIO_GCC_EMAC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_CMD_RCGR_ADDR,m,v,HWIO_GCC_EMAC_CMD_RCGR_IN)
#define HWIO_GCC_EMAC_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_EMAC_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_EMAC_CMD_RCGR_DIRTY_D_BMSK                                                          0x80
#define HWIO_GCC_EMAC_CMD_RCGR_DIRTY_D_SHFT                                                           0x7
#define HWIO_GCC_EMAC_CMD_RCGR_DIRTY_M_BMSK                                                          0x40
#define HWIO_GCC_EMAC_CMD_RCGR_DIRTY_M_SHFT                                                           0x6
#define HWIO_GCC_EMAC_CMD_RCGR_DIRTY_N_BMSK                                                          0x20
#define HWIO_GCC_EMAC_CMD_RCGR_DIRTY_N_SHFT                                                           0x5
#define HWIO_GCC_EMAC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_EMAC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_EMAC_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_EMAC_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_EMAC_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_EMAC_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_EMAC_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e020)
#define HWIO_GCC_EMAC_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e020)
#define HWIO_GCC_EMAC_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e020)
#define HWIO_GCC_EMAC_CFG_RCGR_RMSK                                                                0x371f
#define HWIO_GCC_EMAC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_CFG_RCGR_ADDR, HWIO_GCC_EMAC_CFG_RCGR_RMSK)
#define HWIO_GCC_EMAC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_CFG_RCGR_ADDR,m,v,HWIO_GCC_EMAC_CFG_RCGR_IN)
#define HWIO_GCC_EMAC_CFG_RCGR_MODE_BMSK                                                           0x3000
#define HWIO_GCC_EMAC_CFG_RCGR_MODE_SHFT                                                              0xc
#define HWIO_GCC_EMAC_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_EMAC_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_EMAC_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_EMAC_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_EMAC_M_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e024)
#define HWIO_GCC_EMAC_M_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e024)
#define HWIO_GCC_EMAC_M_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e024)
#define HWIO_GCC_EMAC_M_RMSK                                                                         0xff
#define HWIO_GCC_EMAC_M_IN          \
        in_dword_masked(HWIO_GCC_EMAC_M_ADDR, HWIO_GCC_EMAC_M_RMSK)
#define HWIO_GCC_EMAC_M_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_M_ADDR, m)
#define HWIO_GCC_EMAC_M_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_M_ADDR,v)
#define HWIO_GCC_EMAC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_M_ADDR,m,v,HWIO_GCC_EMAC_M_IN)
#define HWIO_GCC_EMAC_M_M_BMSK                                                                       0xff
#define HWIO_GCC_EMAC_M_M_SHFT                                                                        0x0

#define HWIO_GCC_EMAC_N_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e028)
#define HWIO_GCC_EMAC_N_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e028)
#define HWIO_GCC_EMAC_N_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e028)
#define HWIO_GCC_EMAC_N_RMSK                                                                         0xff
#define HWIO_GCC_EMAC_N_IN          \
        in_dword_masked(HWIO_GCC_EMAC_N_ADDR, HWIO_GCC_EMAC_N_RMSK)
#define HWIO_GCC_EMAC_N_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_N_ADDR, m)
#define HWIO_GCC_EMAC_N_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_N_ADDR,v)
#define HWIO_GCC_EMAC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_N_ADDR,m,v,HWIO_GCC_EMAC_N_IN)
#define HWIO_GCC_EMAC_N_NOT_N_MINUS_M_BMSK                                                           0xff
#define HWIO_GCC_EMAC_N_NOT_N_MINUS_M_SHFT                                                            0x0

#define HWIO_GCC_EMAC_D_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e02c)
#define HWIO_GCC_EMAC_D_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e02c)
#define HWIO_GCC_EMAC_D_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e02c)
#define HWIO_GCC_EMAC_D_RMSK                                                                         0xff
#define HWIO_GCC_EMAC_D_IN          \
        in_dword_masked(HWIO_GCC_EMAC_D_ADDR, HWIO_GCC_EMAC_D_RMSK)
#define HWIO_GCC_EMAC_D_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_D_ADDR, m)
#define HWIO_GCC_EMAC_D_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_D_ADDR,v)
#define HWIO_GCC_EMAC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_D_ADDR,m,v,HWIO_GCC_EMAC_D_IN)
#define HWIO_GCC_EMAC_D_NOT_2D_BMSK                                                                  0xff
#define HWIO_GCC_EMAC_D_NOT_2D_SHFT                                                                   0x0

#define HWIO_GCC_ETH_MISC_RESET_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e030)
#define HWIO_GCC_ETH_MISC_RESET_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e030)
#define HWIO_GCC_ETH_MISC_RESET_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e030)
#define HWIO_GCC_ETH_MISC_RESET_RMSK                                                                  0x1
#define HWIO_GCC_ETH_MISC_RESET_IN          \
        in_dword_masked(HWIO_GCC_ETH_MISC_RESET_ADDR, HWIO_GCC_ETH_MISC_RESET_RMSK)
#define HWIO_GCC_ETH_MISC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_ETH_MISC_RESET_ADDR, m)
#define HWIO_GCC_ETH_MISC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_ETH_MISC_RESET_ADDR,v)
#define HWIO_GCC_ETH_MISC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ETH_MISC_RESET_ADDR,m,v,HWIO_GCC_ETH_MISC_RESET_IN)
#define HWIO_GCC_ETH_MISC_RESET_ETH_SDCC_M_ARES_BMSK                                                  0x1
#define HWIO_GCC_ETH_MISC_RESET_ETH_SDCC_M_ARES_SHFT                                                  0x0

#define HWIO_GCC_CDSP_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e000)
#define HWIO_GCC_CDSP_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e000)
#define HWIO_GCC_CDSP_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e000)
#define HWIO_GCC_CDSP_BCR_RMSK                                                                        0x1
#define HWIO_GCC_CDSP_BCR_IN          \
        in_dword_masked(HWIO_GCC_CDSP_BCR_ADDR, HWIO_GCC_CDSP_BCR_RMSK)
#define HWIO_GCC_CDSP_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_BCR_ADDR, m)
#define HWIO_GCC_CDSP_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_BCR_ADDR,v)
#define HWIO_GCC_CDSP_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_BCR_ADDR,m,v,HWIO_GCC_CDSP_BCR_IN)
#define HWIO_GCC_CDSP_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_CDSP_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_CDSP_CFG_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e004)
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e004)
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e004)
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CDSP_CFG_AHB_CBCR_ADDR, HWIO_GCC_CDSP_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_CDSP_CFG_AHB_CBCR_IN)
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_CDSP_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_CDSP_BIMC_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e008)
#define HWIO_GCC_CDSP_BIMC_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e008)
#define HWIO_GCC_CDSP_BIMC_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e008)
#define HWIO_GCC_CDSP_BIMC_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_CDSP_BIMC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CDSP_BIMC_CBCR_ADDR, HWIO_GCC_CDSP_BIMC_CBCR_RMSK)
#define HWIO_GCC_CDSP_BIMC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_BIMC_CBCR_ADDR, m)
#define HWIO_GCC_CDSP_BIMC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_BIMC_CBCR_ADDR,v)
#define HWIO_GCC_CDSP_BIMC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_BIMC_CBCR_ADDR,m,v,HWIO_GCC_CDSP_BIMC_CBCR_IN)
#define HWIO_GCC_CDSP_BIMC_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_CDSP_BIMC_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_CDSP_BIMC_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_CDSP_BIMC_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e00c)
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e00c)
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e00c)
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CDSP_BIMC_CMD_RCGR_ADDR, HWIO_GCC_CDSP_BIMC_CMD_RCGR_RMSK)
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_BIMC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_BIMC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_BIMC_CMD_RCGR_ADDR,m,v,HWIO_GCC_CDSP_BIMC_CMD_RCGR_IN)
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_CDSP_BIMC_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e010)
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e010)
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e010)
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CDSP_BIMC_CFG_RCGR_ADDR, HWIO_GCC_CDSP_BIMC_CFG_RCGR_RMSK)
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_BIMC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_BIMC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_BIMC_CFG_RCGR_ADDR,m,v,HWIO_GCC_CDSP_BIMC_CFG_RCGR_IN)
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_CDSP_BIMC_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_CDSP_GPLL0_ACGCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e014)
#define HWIO_GCC_CDSP_GPLL0_ACGCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0005e014)
#define HWIO_GCC_CDSP_GPLL0_ACGCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e014)
#define HWIO_GCC_CDSP_GPLL0_ACGCR_RMSK                                                                0x1
#define HWIO_GCC_CDSP_GPLL0_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_CDSP_GPLL0_ACGCR_ADDR, HWIO_GCC_CDSP_GPLL0_ACGCR_RMSK)
#define HWIO_GCC_CDSP_GPLL0_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CDSP_GPLL0_ACGCR_ADDR, m)
#define HWIO_GCC_CDSP_GPLL0_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_CDSP_GPLL0_ACGCR_ADDR,v)
#define HWIO_GCC_CDSP_GPLL0_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CDSP_GPLL0_ACGCR_ADDR,m,v,HWIO_GCC_CDSP_GPLL0_ACGCR_IN)
#define HWIO_GCC_CDSP_GPLL0_ACGCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_CDSP_GPLL0_ACGCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_QPIC_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b000)
#define HWIO_GCC_QPIC_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b000)
#define HWIO_GCC_QPIC_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b000)
#define HWIO_GCC_QPIC_BCR_RMSK                                                                        0x1
#define HWIO_GCC_QPIC_BCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_BCR_ADDR, HWIO_GCC_QPIC_BCR_RMSK)
#define HWIO_GCC_QPIC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_BCR_ADDR, m)
#define HWIO_GCC_QPIC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_BCR_ADDR,v)
#define HWIO_GCC_QPIC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_BCR_ADDR,m,v,HWIO_GCC_QPIC_BCR_IN)
#define HWIO_GCC_QPIC_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_QPIC_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b004)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b004)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b004)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_QPIC_SYSTEM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR, HWIO_GCC_QPIC_SYSTEM_CBCR_RMSK)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR,m,v,HWIO_GCC_QPIC_SYSTEM_CBCR_IN)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_QPIC_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b008)
#define HWIO_GCC_QPIC_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b008)
#define HWIO_GCC_QPIC_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b008)
#define HWIO_GCC_QPIC_CBCR_RMSK                                                                0x80007ff1
#define HWIO_GCC_QPIC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CBCR_ADDR, HWIO_GCC_QPIC_CBCR_RMSK)
#define HWIO_GCC_QPIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CBCR_ADDR,m,v,HWIO_GCC_QPIC_CBCR_IN)
#define HWIO_GCC_QPIC_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_QPIC_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_QPIC_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_QPIC_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_QPIC_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_QPIC_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_QPIC_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_QPIC_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_QPIC_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b00c)
#define HWIO_GCC_QPIC_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b00c)
#define HWIO_GCC_QPIC_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b00c)
#define HWIO_GCC_QPIC_AHB_CBCR_RMSK                                                            0xf000fff1
#define HWIO_GCC_QPIC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_AHB_CBCR_ADDR, HWIO_GCC_QPIC_AHB_CBCR_RMSK)
#define HWIO_GCC_QPIC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_AHB_CBCR_ADDR,m,v,HWIO_GCC_QPIC_AHB_CBCR_IN)
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QPIC_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b010)
#define HWIO_GCC_QPIC_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b010)
#define HWIO_GCC_QPIC_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b010)
#define HWIO_GCC_QPIC_CMD_RCGR_RMSK                                                            0x800000f3
#define HWIO_GCC_QPIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CMD_RCGR_ADDR, HWIO_GCC_QPIC_CMD_RCGR_RMSK)
#define HWIO_GCC_QPIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QPIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QPIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CMD_RCGR_ADDR,m,v,HWIO_GCC_QPIC_CMD_RCGR_IN)
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_D_BMSK                                                          0x80
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_D_SHFT                                                           0x7
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_M_BMSK                                                          0x40
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_M_SHFT                                                           0x6
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_N_BMSK                                                          0x20
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_N_SHFT                                                           0x5
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_QPIC_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_QPIC_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_QPIC_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b014)
#define HWIO_GCC_QPIC_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b014)
#define HWIO_GCC_QPIC_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b014)
#define HWIO_GCC_QPIC_CFG_RCGR_RMSK                                                                0x371f
#define HWIO_GCC_QPIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CFG_RCGR_ADDR, HWIO_GCC_QPIC_CFG_RCGR_RMSK)
#define HWIO_GCC_QPIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QPIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QPIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CFG_RCGR_ADDR,m,v,HWIO_GCC_QPIC_CFG_RCGR_IN)
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_BMSK                                                           0x3000
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_SHFT                                                              0xc
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_QPIC_M_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b018)
#define HWIO_GCC_QPIC_M_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b018)
#define HWIO_GCC_QPIC_M_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b018)
#define HWIO_GCC_QPIC_M_RMSK                                                                         0xff
#define HWIO_GCC_QPIC_M_IN          \
        in_dword_masked(HWIO_GCC_QPIC_M_ADDR, HWIO_GCC_QPIC_M_RMSK)
#define HWIO_GCC_QPIC_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_M_ADDR, m)
#define HWIO_GCC_QPIC_M_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_M_ADDR,v)
#define HWIO_GCC_QPIC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_M_ADDR,m,v,HWIO_GCC_QPIC_M_IN)
#define HWIO_GCC_QPIC_M_M_BMSK                                                                       0xff
#define HWIO_GCC_QPIC_M_M_SHFT                                                                        0x0

#define HWIO_GCC_QPIC_N_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b01c)
#define HWIO_GCC_QPIC_N_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b01c)
#define HWIO_GCC_QPIC_N_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b01c)
#define HWIO_GCC_QPIC_N_RMSK                                                                         0xff
#define HWIO_GCC_QPIC_N_IN          \
        in_dword_masked(HWIO_GCC_QPIC_N_ADDR, HWIO_GCC_QPIC_N_RMSK)
#define HWIO_GCC_QPIC_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_N_ADDR, m)
#define HWIO_GCC_QPIC_N_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_N_ADDR,v)
#define HWIO_GCC_QPIC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_N_ADDR,m,v,HWIO_GCC_QPIC_N_IN)
#define HWIO_GCC_QPIC_N_NOT_N_MINUS_M_BMSK                                                           0xff
#define HWIO_GCC_QPIC_N_NOT_N_MINUS_M_SHFT                                                            0x0

#define HWIO_GCC_QPIC_D_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b020)
#define HWIO_GCC_QPIC_D_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003b020)
#define HWIO_GCC_QPIC_D_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b020)
#define HWIO_GCC_QPIC_D_RMSK                                                                         0xff
#define HWIO_GCC_QPIC_D_IN          \
        in_dword_masked(HWIO_GCC_QPIC_D_ADDR, HWIO_GCC_QPIC_D_RMSK)
#define HWIO_GCC_QPIC_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_D_ADDR, m)
#define HWIO_GCC_QPIC_D_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_D_ADDR,v)
#define HWIO_GCC_QPIC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_D_ADDR,m,v,HWIO_GCC_QPIC_D_IN)
#define HWIO_GCC_QPIC_D_NOT_2D_BMSK                                                                  0xff
#define HWIO_GCC_QPIC_D_NOT_2D_SHFT                                                                   0x0

#define HWIO_GCC_WCSS_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c000)
#define HWIO_GCC_WCSS_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c000)
#define HWIO_GCC_WCSS_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c000)
#define HWIO_GCC_WCSS_BCR_RMSK                                                                        0x1
#define HWIO_GCC_WCSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_BCR_ADDR, HWIO_GCC_WCSS_BCR_RMSK)
#define HWIO_GCC_WCSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_BCR_ADDR, m)
#define HWIO_GCC_WCSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_BCR_ADDR,v)
#define HWIO_GCC_WCSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_BCR_ADDR,m,v,HWIO_GCC_WCSS_BCR_IN)
#define HWIO_GCC_WCSS_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_WCSS_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c004)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c004)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c004)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_RMSK                                                         0xf0008001
#define HWIO_GCC_WCSS_AHB_S0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR, HWIO_GCC_WCSS_AHB_S0_CBCR_RMSK)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AHB_S0_CBCR_IN)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_WCSS_AHB_S0_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_WCSS_AHB_S0_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_WCSS_AHB_S0_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_WCSS_AHB_S0_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_WCSS_AXI_M_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c008)
#define HWIO_GCC_WCSS_AXI_M_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c008)
#define HWIO_GCC_WCSS_AXI_M_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c008)
#define HWIO_GCC_WCSS_AXI_M_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_WCSS_AXI_M_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR, HWIO_GCC_WCSS_AXI_M_CBCR_RMSK)
#define HWIO_GCC_WCSS_AXI_M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AXI_M_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AXI_M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AXI_M_CBCR_IN)
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_WCSS_ECAHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c00c)
#define HWIO_GCC_WCSS_ECAHB_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c00c)
#define HWIO_GCC_WCSS_ECAHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c00c)
#define HWIO_GCC_WCSS_ECAHB_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_WCSS_ECAHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR, HWIO_GCC_WCSS_ECAHB_CBCR_RMSK)
#define HWIO_GCC_WCSS_ECAHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_ECAHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_ECAHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_ECAHB_CBCR_IN)
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c010)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c010)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c010)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR, HWIO_GCC_WCSS_SHDREG_AHB_CBCR_RMSK)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_SHDREG_AHB_CBCR_IN)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_WCSS_AT_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c014)
#define HWIO_GCC_WCSS_AT_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c014)
#define HWIO_GCC_WCSS_AT_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c014)
#define HWIO_GCC_WCSS_AT_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_WCSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AT_CBCR_ADDR, HWIO_GCC_WCSS_AT_CBCR_RMSK)
#define HWIO_GCC_WCSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AT_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AT_CBCR_IN)
#define HWIO_GCC_WCSS_AT_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_WCSS_AT_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_WCSS_TSCTR_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c018)
#define HWIO_GCC_WCSS_TSCTR_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c018)
#define HWIO_GCC_WCSS_TSCTR_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c018)
#define HWIO_GCC_WCSS_TSCTR_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_WCSS_TSCTR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_TSCTR_CBCR_ADDR, HWIO_GCC_WCSS_TSCTR_CBCR_RMSK)
#define HWIO_GCC_WCSS_TSCTR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_TSCTR_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_TSCTR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_TSCTR_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_TSCTR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_TSCTR_CBCR_ADDR,m,v,HWIO_GCC_WCSS_TSCTR_CBCR_IN)
#define HWIO_GCC_WCSS_TSCTR_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_WCSS_TSCTR_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_WCSS_TSCTR_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_WCSS_TSCTR_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_WCSS_APB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c01c)
#define HWIO_GCC_WCSS_APB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c01c)
#define HWIO_GCC_WCSS_APB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c01c)
#define HWIO_GCC_WCSS_APB_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_WCSS_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_APB_CBCR_ADDR, HWIO_GCC_WCSS_APB_CBCR_RMSK)
#define HWIO_GCC_WCSS_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_APB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_APB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_APB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_APB_CBCR_IN)
#define HWIO_GCC_WCSS_APB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_WCSS_APB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_WCSS_MISC_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c020)
#define HWIO_GCC_WCSS_MISC_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c020)
#define HWIO_GCC_WCSS_MISC_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c020)
#define HWIO_GCC_WCSS_MISC_CBCR_RMSK                                                                  0x3
#define HWIO_GCC_WCSS_MISC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_MISC_CBCR_ADDR, HWIO_GCC_WCSS_MISC_CBCR_RMSK)
#define HWIO_GCC_WCSS_MISC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_MISC_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_MISC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_MISC_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_MISC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_MISC_CBCR_ADDR,m,v,HWIO_GCC_WCSS_MISC_CBCR_IN)
#define HWIO_GCC_WCSS_MISC_CBCR_WCSS_SHDREG_SW_ARES_BMSK                                              0x2
#define HWIO_GCC_WCSS_MISC_CBCR_WCSS_SHDREG_SW_ARES_SHFT                                              0x1
#define HWIO_GCC_WCSS_MISC_CBCR_WCSS_DBG_SW_ARES_BMSK                                                 0x1
#define HWIO_GCC_WCSS_MISC_CBCR_WCSS_DBG_SW_ARES_SHFT                                                 0x0

#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007200c)
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007200c)
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007200c)
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_BIMC_CMD_RCGR_ADDR, HWIO_GCC_LPASS_BIMC_CMD_RCGR_RMSK)
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_BIMC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_BIMC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_BIMC_CMD_RCGR_ADDR,m,v,HWIO_GCC_LPASS_BIMC_CMD_RCGR_IN)
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_LPASS_BIMC_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00072010)
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072010)
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072010)
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_RMSK                                                           0x71f
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_BIMC_CFG_RCGR_ADDR, HWIO_GCC_LPASS_BIMC_CFG_RCGR_RMSK)
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_BIMC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_BIMC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_BIMC_CFG_RCGR_ADDR,m,v,HWIO_GCC_LPASS_BIMC_CFG_RCGR_IN)
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_LPASS_BIMC_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00072018)
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072018)
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072018)
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_RMSK                                                          0x3
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_ADDR, HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_RMSK)
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_ADDR, m)
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_ADDR,v)
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_ADDR,m,v,HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_IN)
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_CLK_DIV_BMSK                                                  0x3
#define HWIO_GCC_LPASS_Q6SS_GPLL0_CDIVR_CLK_DIV_SHFT                                                  0x0

#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007201c)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007201c)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007201c)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_RMSK                                                      0x1
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_ADDR, HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_RMSK)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_ADDR, m)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_ADDR,v)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_ADDR,m,v,HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_IN)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_MUX_SEL_BMSK                                              0x1
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_MUXR_MUX_SEL_SHFT                                              0x0

#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00072038)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00072038)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072038)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_RMSK                                                     0x1
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_ADDR, HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_RMSK)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_ADDR,m,v,HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_IN)
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_CLK_EN_BMSK                                              0x1
#define HWIO_GCC_LPASS_Q6SS_BOOT_GPLL0_ACGCR_CLK_EN_SHFT                                              0x0

#define HWIO_GCC_WDSP_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e000)
#define HWIO_GCC_WDSP_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e000)
#define HWIO_GCC_WDSP_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e000)
#define HWIO_GCC_WDSP_BCR_RMSK                                                                        0x1
#define HWIO_GCC_WDSP_BCR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_BCR_ADDR, HWIO_GCC_WDSP_BCR_RMSK)
#define HWIO_GCC_WDSP_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_BCR_ADDR, m)
#define HWIO_GCC_WDSP_BCR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_BCR_ADDR,v)
#define HWIO_GCC_WDSP_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_BCR_ADDR,m,v,HWIO_GCC_WDSP_BCR_IN)
#define HWIO_GCC_WDSP_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_WDSP_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e004)
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e004)
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e004)
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_RMSK                                                      0xf0008001
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_ADDR, HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_RMSK)
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_ADDR, m)
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_ADDR,v)
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_ADDR,m,v,HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_IN)
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_WDSP_Q6SS_AHBS_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e008)
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e008)
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e008)
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_ADDR, HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_RMSK)
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_ADDR, m)
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_ADDR,v)
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_ADDR,m,v,HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_IN)
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_WDSP_Q6SS_AXIM_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e024)
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e024)
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e024)
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AON_CBCR_ADDR, HWIO_GCC_WDSP_Q6SS_AON_CBCR_RMSK)
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AON_CBCR_ADDR, m)
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_Q6SS_AON_CBCR_ADDR,v)
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_Q6SS_AON_CBCR_ADDR,m,v,HWIO_GCC_WDSP_Q6SS_AON_CBCR_IN)
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_WDSP_Q6SS_AON_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e028)
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e028)
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e028)
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_QOS_CBCR_ADDR, HWIO_GCC_WDSP_Q6SS_QOS_CBCR_RMSK)
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_QOS_CBCR_ADDR, m)
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_Q6SS_QOS_CBCR_ADDR,v)
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_Q6SS_QOS_CBCR_ADDR,m,v,HWIO_GCC_WDSP_Q6SS_QOS_CBCR_IN)
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_WDSP_Q6SS_QOS_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e014)
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e014)
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e014)
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ADDR, HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_RMSK)
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ADDR, m)
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ADDR,v)
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ADDR,m,v,HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_IN)
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_WDSP_Q6SS_AON_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e018)
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e018)
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e018)
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_ADDR, HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_RMSK)
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_ADDR, m)
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_ADDR,v)
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_ADDR,m,v,HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_IN)
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_WDSP_Q6SS_AON_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e01c)
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e01c)
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e01c)
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ADDR, HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_RMSK)
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ADDR,m,v,HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_IN)
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_WDSP_Q6SS_QOS_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e020)
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001e020)
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e020)
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_ADDR, HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_RMSK)
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_ADDR,m,v,HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_IN)
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_WDSP_Q6SS_QOS_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_LPASS_SSC_RES_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f000)
#define HWIO_GCC_LPASS_SSC_RES_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001f000)
#define HWIO_GCC_LPASS_SSC_RES_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f000)
#define HWIO_GCC_LPASS_SSC_RES_RMSK                                                                   0x1
#define HWIO_GCC_LPASS_SSC_RES_IN          \
        in_dword_masked(HWIO_GCC_LPASS_SSC_RES_ADDR, HWIO_GCC_LPASS_SSC_RES_RMSK)
#define HWIO_GCC_LPASS_SSC_RES_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_SSC_RES_ADDR, m)
#define HWIO_GCC_LPASS_SSC_RES_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_SSC_RES_ADDR,v)
#define HWIO_GCC_LPASS_SSC_RES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_SSC_RES_ADDR,m,v,HWIO_GCC_LPASS_SSC_RES_IN)
#define HWIO_GCC_LPASS_SSC_RES_SSC_ARES_BMSK                                                          0x1
#define HWIO_GCC_LPASS_SSC_RES_SSC_ARES_SHFT                                                          0x0

#define HWIO_GCC_BIAS_PLL_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c000)
#define HWIO_GCC_BIAS_PLL_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003c000)
#define HWIO_GCC_BIAS_PLL_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c000)
#define HWIO_GCC_BIAS_PLL_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BIAS_PLL_BCR_IN          \
        in_dword_masked(HWIO_GCC_BIAS_PLL_BCR_ADDR, HWIO_GCC_BIAS_PLL_BCR_RMSK)
#define HWIO_GCC_BIAS_PLL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIAS_PLL_BCR_ADDR, m)
#define HWIO_GCC_BIAS_PLL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BIAS_PLL_BCR_ADDR,v)
#define HWIO_GCC_BIAS_PLL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIAS_PLL_BCR_ADDR,m,v,HWIO_GCC_BIAS_PLL_BCR_IN)
#define HWIO_GCC_BIAS_PLL_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BIAS_PLL_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BIAS_PLL_MISC_RESET_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c004)
#define HWIO_GCC_BIAS_PLL_MISC_RESET_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003c004)
#define HWIO_GCC_BIAS_PLL_MISC_RESET_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c004)
#define HWIO_GCC_BIAS_PLL_MISC_RESET_RMSK                                                             0x1
#define HWIO_GCC_BIAS_PLL_MISC_RESET_IN          \
        in_dword_masked(HWIO_GCC_BIAS_PLL_MISC_RESET_ADDR, HWIO_GCC_BIAS_PLL_MISC_RESET_RMSK)
#define HWIO_GCC_BIAS_PLL_MISC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_BIAS_PLL_MISC_RESET_ADDR, m)
#define HWIO_GCC_BIAS_PLL_MISC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_BIAS_PLL_MISC_RESET_ADDR,v)
#define HWIO_GCC_BIAS_PLL_MISC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIAS_PLL_MISC_RESET_ADDR,m,v,HWIO_GCC_BIAS_PLL_MISC_RESET_IN)
#define HWIO_GCC_BIAS_PLL_MISC_RESET_HW_RES_BMSK                                                      0x1
#define HWIO_GCC_BIAS_PLL_MISC_RESET_HW_RES_SHFT                                                      0x0

#define HWIO_GCC_BIAS_PLL_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c008)
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003c008)
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c008)
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIAS_PLL_AHB_CBCR_ADDR, HWIO_GCC_BIAS_PLL_AHB_CBCR_RMSK)
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIAS_PLL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIAS_PLL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIAS_PLL_AHB_CBCR_ADDR,m,v,HWIO_GCC_BIAS_PLL_AHB_CBCR_IN)
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BIAS_PLL_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c00c)
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003c00c)
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c00c)
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_RMSK                                                          0x1
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_IN          \
        in_dword_masked(HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_ADDR, HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_RMSK)
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_ADDR, m)
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_OUT(v)      \
        out_dword(HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_ADDR,v)
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_ADDR,m,v,HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_IN)
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BIAS_PLL_AON_CLK_ACGCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d000)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007d000)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d000)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_RMSK                                                         0x80007ff1
#define HWIO_GCC_TIC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR, HWIO_GCC_TIC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_TIC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_TIC_CFG_AHB_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_TIC_CFG_AHB_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_TIC_CFG_AHB_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_TIC_CFG_AHB_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

/*----------------------------------------------------------------------------
 * MODULE: TCSR_TCSR_REGS
 *--------------------------------------------------------------------------*/

#define TCSR_TCSR_REGS_REG_BASE                                                                         (CORE_TOP_CSR_BASE      + 0x00037000)
#define TCSR_TCSR_REGS_REG_BASE_PHYS                                                                    (CORE_TOP_CSR_BASE_PHYS + 0x00037000)
#define TCSR_TCSR_REGS_REG_BASE_OFFS                                                                    0x00037000

#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00000100)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_PHYS                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00000100)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OFFS                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000100)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_RMSK                                                             0x10001
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_NSEN_INIT_BMSK                                0x10000
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_NSEN_INIT_SHFT                                   0x10
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_EN_TZ_BMSK                                        0x1
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_EN_TZ_SHFT                                        0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00000104)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_PHYS                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00000104)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OFFS                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000104)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_RMSK                                                            0x10001
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_NSEN_INIT_BMSK                              0x10000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_NSEN_INIT_SHFT                                 0x10
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_EN_TZ_BMSK                                      0x1
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_EN_TZ_SHFT                                      0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00000108)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_PHYS                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00000108)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OFFS                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000108)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_RMSK                                                          0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_BIMC_QXS0_QRIB_XPU2_ACR_BMSK                                  0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_BIMC_QXS0_QRIB_XPU2_ACR_SHFT                                         0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000010c)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_PHYS                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000010c)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OFFS                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000010c)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_RMSK                                                     0x10001
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BMSK                     0x10000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_SHFT                        0x10
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                   0x1
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                   0x0

#define HWIO_TCSR_SPARE_APU_0_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00000110)
#define HWIO_TCSR_SPARE_APU_0_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00000110)
#define HWIO_TCSR_SPARE_APU_0_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000110)
#define HWIO_TCSR_SPARE_APU_0_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_0_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_0_REG0_ADDR, HWIO_TCSR_SPARE_APU_0_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_0_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_0_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_0_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_0_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_0_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_0_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_0_REG0_IN)
#define HWIO_TCSR_SPARE_APU_0_REG0_SPARE_APU_0_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_0_REG0_SPARE_APU_0_REG0_SHFT                                                       0x0

#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001030)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PHYS                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001030)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OFFS                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001030)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_RMSK                                                           0x1ffffff
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_RPM_ENABLE_BMSK                        0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_RPM_ENABLE_SHFT                             0x18
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_RPM_ENABLE_BMSK                     0x800000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_RPM_ENABLE_SHFT                         0x17
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_RPM_ENABLE_BMSK                         0x200000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_RPM_ENABLE_SHFT                             0x15
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_RPM_ENABLE_BMSK                         0x100000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_RPM_ENABLE_SHFT                             0x14
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_RPM_ENABLE_BMSK                         0x80000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_RPM_ENABLE_SHFT                            0x13
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_TURING_AHB_TIMEOUT0_IRQ_RPM_ENABLE_BMSK                          0x40000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_TURING_AHB_TIMEOUT0_IRQ_RPM_ENABLE_SHFT                             0x12
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_RPM_ENABLE_BMSK                            0x20000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_RPM_ENABLE_SHFT                               0x11
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_RPM_ENABLE_BMSK                        0x10000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_RPM_ENABLE_SHFT                           0x10
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S2_TIMEOUT_IRQ_RPM_ENABLE_BMSK                               0x8000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S2_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                  0xf
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S1_TIMEOUT_IRQ_RPM_ENABLE_BMSK                               0x4000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S1_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                  0xe
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S0_TIMEOUT_IRQ_RPM_ENABLE_BMSK                               0x2000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S0_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                  0xd
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_RPM_ENABLE_BMSK                          0x1000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_RPM_ENABLE_SHFT                             0xc
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S11_TIMEOUT_IRQ_RPM_ENABLE_BMSK                              0x800
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S11_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                0xb
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S10_TIMEOUT_IRQ_RPM_ENABLE_BMSK                              0x400
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S10_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                0xa
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S9_TIMEOUT_IRQ_RPM_ENABLE_BMSK                               0x200
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S9_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x9
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S8_TIMEOUT_IRQ_RPM_ENABLE_BMSK                               0x100
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S8_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x8
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S7_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                0x80
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S7_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x7
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S6_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                0x40
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S6_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x6
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_TCSR_NOC_INTR_RPM_ENABLE_BMSK                                  0x20
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_TCSR_NOC_INTR_RPM_ENABLE_SHFT                                   0x5
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S4_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                0x10
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S4_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x4
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S3_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                 0x8
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S3_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x3
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S2_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                 0x4
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S2_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x2
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S1_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                 0x2
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S1_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x1
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S0_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                 0x1
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S0_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                 0x0

#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00001040)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PHYS                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001040)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_OFFS                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001040)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_RMSK                                                          0x1ffffff
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_APSS_ENABLE_BMSK                      0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_APSS_ENABLE_SHFT                           0x18
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_APSS_ENABLE_BMSK                   0x800000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_APSS_ENABLE_SHFT                       0x17
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_APSS_ENABLE_BMSK                       0x200000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_APSS_ENABLE_SHFT                           0x15
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_APSS_ENABLE_BMSK                       0x100000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_APSS_ENABLE_SHFT                           0x14
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_APSS_ENABLE_BMSK                       0x80000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_APSS_ENABLE_SHFT                          0x13
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_TURING_AHB_TIMEOUT0_IRQ_APSS_ENABLE_BMSK                        0x40000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_TURING_AHB_TIMEOUT0_IRQ_APSS_ENABLE_SHFT                           0x12
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_APSS_ENABLE_BMSK                          0x20000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_APSS_ENABLE_SHFT                             0x11
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_APSS_ENABLE_BMSK                      0x10000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_APSS_ENABLE_SHFT                         0x10
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S2_TIMEOUT_IRQ_APSS_ENABLE_BMSK                             0x8000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S2_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                0xf
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S1_TIMEOUT_IRQ_APSS_ENABLE_BMSK                             0x4000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S1_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                0xe
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S0_TIMEOUT_IRQ_APSS_ENABLE_BMSK                             0x2000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S0_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                0xd
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_APSS_ENABLE_BMSK                        0x1000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_APSS_ENABLE_SHFT                           0xc
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S11_TIMEOUT_IRQ_APSS_ENABLE_BMSK                            0x800
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S11_TIMEOUT_IRQ_APSS_ENABLE_SHFT                              0xb
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S10_TIMEOUT_IRQ_APSS_ENABLE_BMSK                            0x400
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S10_TIMEOUT_IRQ_APSS_ENABLE_SHFT                              0xa
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S9_TIMEOUT_IRQ_APSS_ENABLE_BMSK                             0x200
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S9_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x9
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S8_TIMEOUT_IRQ_APSS_ENABLE_BMSK                             0x100
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S8_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x8
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S7_TIMEOUT_IRQ_APSS_ENABLE_BMSK                              0x80
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S7_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x7
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S6_TIMEOUT_IRQ_APSS_ENABLE_BMSK                              0x40
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S6_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x6
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_WCSS_TCSR_NOC_INTR_APSS_ENABLE_BMSK                                0x20
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_WCSS_TCSR_NOC_INTR_APSS_ENABLE_SHFT                                 0x5
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S4_TIMEOUT_IRQ_APSS_ENABLE_BMSK                              0x10
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S4_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x4
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S3_TIMEOUT_IRQ_APSS_ENABLE_BMSK                               0x8
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S3_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x3
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S2_TIMEOUT_IRQ_APSS_ENABLE_BMSK                               0x4
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S2_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x2
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S1_TIMEOUT_IRQ_APSS_ENABLE_BMSK                               0x2
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S1_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x1
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S0_TIMEOUT_IRQ_APSS_ENABLE_BMSK                               0x1
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S0_TIMEOUT_IRQ_APSS_ENABLE_SHFT                               0x0

#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00001050)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PHYS                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001050)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_OFFS                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001050)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_RMSK                                                         0x1ffffff
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_LPASS_ENABLE_BMSK                    0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_LPASS_ENABLE_SHFT                         0x18
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_LPASS_ENABLE_BMSK                 0x800000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_LPASS_ENABLE_SHFT                     0x17
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_LPASS_ENABLE_BMSK                     0x200000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_LPASS_ENABLE_SHFT                         0x15
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_LPASS_ENABLE_BMSK                     0x100000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_LPASS_ENABLE_SHFT                         0x14
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_LPASS_ENABLE_BMSK                     0x80000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_LPASS_ENABLE_SHFT                        0x13
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_TURING_AHB_TIMEOUT0_IRQ_LPASS_ENABLE_BMSK                      0x40000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_TURING_AHB_TIMEOUT0_IRQ_LPASS_ENABLE_SHFT                         0x12
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_LPASS_ENABLE_BMSK                        0x20000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_LPASS_ENABLE_SHFT                           0x11
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_LPASS_ENABLE_BMSK                    0x10000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_LPASS_ENABLE_SHFT                       0x10
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_SNOC_S2_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                           0x8000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_SNOC_S2_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                              0xf
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_SNOC_S1_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                           0x4000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_SNOC_S1_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                              0xe
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_SNOC_S0_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                           0x2000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_SNOC_S0_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                              0xd
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_LPASS_ENABLE_BMSK                      0x1000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_LPASS_ENABLE_SHFT                         0xc
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S11_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                          0x800
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S11_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                            0xb
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S10_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                          0x400
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S10_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                            0xa
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S9_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                           0x200
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S9_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x9
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S8_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                           0x100
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S8_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x8
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S7_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                            0x80
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S7_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x7
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S6_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                            0x40
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S6_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x6
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_TCSR_NOC_INTR_LPASS_ENABLE_BMSK                              0x20
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_TCSR_NOC_INTR_LPASS_ENABLE_SHFT                               0x5
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S4_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                            0x10
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S4_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x4
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S3_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                             0x8
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S3_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x3
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S2_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                             0x4
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S2_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x2
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S1_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                             0x2
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S1_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x1
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S0_TIMEOUT_IRQ_LPASS_ENABLE_BMSK                             0x1
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_PCNOC_S0_TIMEOUT_IRQ_LPASS_ENABLE_SHFT                             0x0

#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_ADDR                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00001060)
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PHYS                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001060)
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_OFFS                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001060)
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_RMSK                                                        0x1ffffff
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_TURING_ENABLE_BMSK                  0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_TURING_ENABLE_SHFT                       0x18
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_TURING_ENABLE_BMSK               0x800000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_TURING_ENABLE_SHFT                   0x17
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_TURING_ENABLE_BMSK                   0x200000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_TURING_ENABLE_SHFT                       0x15
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_TURING_ENABLE_BMSK                   0x100000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_TURING_ENABLE_SHFT                       0x14
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_TURING_ENABLE_BMSK                   0x80000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_TURING_ENABLE_SHFT                      0x13
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_TURING_AHB_TIMEOUT0_IRQ_TURING_ENABLE_BMSK                    0x40000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_TURING_AHB_TIMEOUT0_IRQ_TURING_ENABLE_SHFT                       0x12
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_TURING_ENABLE_BMSK                      0x20000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_TURING_ENABLE_SHFT                         0x11
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_TURING_ENABLE_BMSK                  0x10000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_TURING_ENABLE_SHFT                     0x10
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_SNOC_S2_TIMEOUT_IRQ_TURING_ENABLE_BMSK                         0x8000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_SNOC_S2_TIMEOUT_IRQ_TURING_ENABLE_SHFT                            0xf
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_SNOC_S1_TIMEOUT_IRQ_TURING_ENABLE_BMSK                         0x4000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_SNOC_S1_TIMEOUT_IRQ_TURING_ENABLE_SHFT                            0xe
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_SNOC_S0_TIMEOUT_IRQ_TURING_ENABLE_BMSK                         0x2000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_SNOC_S0_TIMEOUT_IRQ_TURING_ENABLE_SHFT                            0xd
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_TURING_ENABLE_BMSK                    0x1000
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_TURING_ENABLE_SHFT                       0xc
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S11_TIMEOUT_IRQ_TURING_ENABLE_BMSK                        0x800
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S11_TIMEOUT_IRQ_TURING_ENABLE_SHFT                          0xb
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S10_TIMEOUT_IRQ_TURING_ENABLE_BMSK                        0x400
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S10_TIMEOUT_IRQ_TURING_ENABLE_SHFT                          0xa
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S9_TIMEOUT_IRQ_TURING_ENABLE_BMSK                         0x200
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S9_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x9
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S8_TIMEOUT_IRQ_TURING_ENABLE_BMSK                         0x100
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S8_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x8
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S7_TIMEOUT_IRQ_TURING_ENABLE_BMSK                          0x80
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S7_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x7
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S6_TIMEOUT_IRQ_TURING_ENABLE_BMSK                          0x40
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S6_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x6
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_WCSS_TCSR_NOC_INTR_TURING_ENABLE_BMSK                            0x20
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_WCSS_TCSR_NOC_INTR_TURING_ENABLE_SHFT                             0x5
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S4_TIMEOUT_IRQ_TURING_ENABLE_BMSK                          0x10
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S4_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x4
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S3_TIMEOUT_IRQ_TURING_ENABLE_BMSK                           0x8
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S3_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x3
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S2_TIMEOUT_IRQ_TURING_ENABLE_BMSK                           0x4
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S2_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x2
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S1_TIMEOUT_IRQ_TURING_ENABLE_BMSK                           0x2
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S1_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x1
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S0_TIMEOUT_IRQ_TURING_ENABLE_BMSK                           0x1
#define HWIO_TCSR_TIMEOUT_INTR_TURING_ENABLE_PCNOC_S0_TIMEOUT_IRQ_TURING_ENABLE_SHFT                           0x0

#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_ADDR                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00001070)
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PHYS                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001070)
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_OFFS                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001070)
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_RMSK                                                       0x1ffffff
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_Q6SS_ENABLE_BMSK                   0x1000000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_LPASS_AHBI_TIMEOUT4_IRQ_Q6SS_ENABLE_SHFT                        0x18
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_Q6SS_ENABLE_BMSK                0x800000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_Q6SS_ENABLE_SHFT                    0x17
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_Q6SS_ENABLE_BMSK                    0x200000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_LPASS_AHBI_TIMEOUT1_IRQ_Q6SS_ENABLE_SHFT                        0x15
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_Q6SS_ENABLE_BMSK                    0x100000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_LPASS_AHBE_TIMEOUT0_IRQ_Q6SS_ENABLE_SHFT                        0x14
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_Q6SS_ENABLE_BMSK                    0x80000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_WCSS_TCSR_WAPB_TSLV_INTR_Q6SS_ENABLE_SHFT                       0x13
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_TURING_AHB_TIMEOUT0_IRQ_Q6SS_ENABLE_BMSK                     0x40000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_TURING_AHB_TIMEOUT0_IRQ_Q6SS_ENABLE_SHFT                        0x12
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_Q6SS_ENABLE_BMSK                       0x20000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_Q6SS_AHB_TIMEOUT0_IRQ_Q6SS_ENABLE_SHFT                          0x11
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_Q6SS_ENABLE_BMSK                   0x10000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_WCSS_TCSR_ECAHB_TSLV_INTR_Q6SS_ENABLE_SHFT                      0x10
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_SNOC_S2_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                          0x8000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_SNOC_S2_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                             0xf
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_SNOC_S1_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                          0x4000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_SNOC_S1_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                             0xe
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_SNOC_S0_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                          0x2000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_SNOC_S0_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                             0xd
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_Q6SS_ENABLE_BMSK                     0x1000
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_WCSS_TCSR_WAHB_TSLV_INTR_Q6SS_ENABLE_SHFT                        0xc
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S11_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                         0x800
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S11_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                           0xb
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S10_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                         0x400
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S10_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                           0xa
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S9_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                          0x200
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S9_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x9
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S8_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                          0x100
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S8_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x8
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S7_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                           0x80
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S7_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x7
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S6_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                           0x40
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S6_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x6
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_WCSS_TCSR_NOC_INTR_Q6SS_ENABLE_BMSK                             0x20
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_WCSS_TCSR_NOC_INTR_Q6SS_ENABLE_SHFT                              0x5
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S4_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                           0x10
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S4_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x4
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S3_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                            0x8
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S3_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x3
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S2_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                            0x4
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S2_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x2
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S1_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                            0x2
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S1_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x1
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S0_TIMEOUT_IRQ_Q6SS_ENABLE_BMSK                            0x1
#define HWIO_TCSR_TIMEOUT_Q6SS_TIMEOUT_ENABLE_PCNOC_S0_TIMEOUT_IRQ_Q6SS_ENABLE_SHFT                            0x0

#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n)                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00001080 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_PHYS(n)                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001080 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_OFFS(n)                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001080 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_RMSK                                                             0x10f
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_MAXn                                                                 1
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_1_IRQ_ENABLE_BMSK                               0x100
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_1_IRQ_ENABLE_SHFT                                 0x8
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_4_IRQ_ENABLE_BMSK                                 0x8
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_4_IRQ_ENABLE_SHFT                                 0x3
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_3_IRQ_ENABLE_BMSK                                 0x4
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_3_IRQ_ENABLE_SHFT                                 0x2
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_2_IRQ_ENABLE_BMSK                                 0x2
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_2_IRQ_ENABLE_SHFT                                 0x1
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_1_IRQ_ENABLE_BMSK                                 0x1
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_1_IRQ_ENABLE_SHFT                                 0x0

#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_ADDR(n)                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00001094 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_PHYS(n)                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001094 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_OFFS(n)                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001094 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_RMSK                                                              0x11f
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_MAXn                                                                  0
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP2_QUP_1_IRQ_ENABLE_BMSK                                 0x100
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP2_QUP_1_IRQ_ENABLE_SHFT                                   0x8
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_5_IRQ_ENABLE_BMSK                                  0x10
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_5_IRQ_ENABLE_SHFT                                   0x4
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_4_IRQ_ENABLE_BMSK                                   0x8
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_4_IRQ_ENABLE_SHFT                                   0x3
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_3_IRQ_ENABLE_BMSK                                   0x4
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_3_IRQ_ENABLE_SHFT                                   0x2
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_2_IRQ_ENABLE_BMSK                                   0x2
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_2_IRQ_ENABLE_SHFT                                   0x1
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_1_IRQ_ENABLE_BMSK                                   0x1
#define HWIO_TCSR_PHSS_QUP_LPASS_INT_SEL_n_LPASS_BLSP1_QUP_1_IRQ_ENABLE_SHFT                                   0x0

#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_ADDR(n)                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000010a0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_PHYS(n)                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000010a0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_OFFS(n)                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000010a0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_RMSK                                                            0x10f
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_MAXn                                                                2
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP2_UART_1_IRQ_ENABLE_BMSK                             0x100
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP2_UART_1_IRQ_ENABLE_SHFT                               0x8
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP1_UART_4_IRQ_ENABLE_BMSK                               0x8
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP1_UART_4_IRQ_ENABLE_SHFT                               0x3
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP1_UART_3_IRQ_ENABLE_BMSK                               0x4
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP1_UART_3_IRQ_ENABLE_SHFT                               0x2
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP1_UART_2_IRQ_ENABLE_BMSK                               0x2
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP1_UART_2_IRQ_ENABLE_SHFT                               0x1
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP1_UART_1_IRQ_ENABLE_BMSK                               0x1
#define HWIO_TCSR_PHSS_UART_TURING_INT_SEL_n_TURING_BLSP1_UART_1_IRQ_ENABLE_SHFT                               0x0

#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_ADDR(n)                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x000010d0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_PHYS(n)                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000010d0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_OFFS(n)                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000010d0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_RMSK                                                             0x11f
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_MAXn                                                                 2
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP2_QUP_1_IRQ_ENABLE_BMSK                               0x100
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP2_QUP_1_IRQ_ENABLE_SHFT                                 0x8
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_5_IRQ_ENABLE_BMSK                                0x10
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_5_IRQ_ENABLE_SHFT                                 0x4
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_4_IRQ_ENABLE_BMSK                                 0x8
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_4_IRQ_ENABLE_SHFT                                 0x3
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_3_IRQ_ENABLE_BMSK                                 0x4
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_3_IRQ_ENABLE_SHFT                                 0x2
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_2_IRQ_ENABLE_BMSK                                 0x2
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_2_IRQ_ENABLE_SHFT                                 0x1
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_1_IRQ_ENABLE_BMSK                                 0x1
#define HWIO_TCSR_PHSS_QUP_TURING_INT_SEL_n_TURING_BLSP1_QUP_1_IRQ_ENABLE_SHFT                                 0x0

#define HWIO_TCSR_SPARE_APU_1_REG0_n_ADDR(n)                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00001100 + 0x10 * (n))
#define HWIO_TCSR_SPARE_APU_1_REG0_n_PHYS(n)                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001100 + 0x10 * (n))
#define HWIO_TCSR_SPARE_APU_1_REG0_n_OFFS(n)                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001100 + 0x10 * (n))
#define HWIO_TCSR_SPARE_APU_1_REG0_n_RMSK                                                               0xffffffff
#define HWIO_TCSR_SPARE_APU_1_REG0_n_MAXn                                                                        1
#define HWIO_TCSR_SPARE_APU_1_REG0_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_SPARE_APU_1_REG0_n_ADDR(n), HWIO_TCSR_SPARE_APU_1_REG0_n_RMSK)
#define HWIO_TCSR_SPARE_APU_1_REG0_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_SPARE_APU_1_REG0_n_ADDR(n), mask)
#define HWIO_TCSR_SPARE_APU_1_REG0_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_SPARE_APU_1_REG0_n_ADDR(n),val)
#define HWIO_TCSR_SPARE_APU_1_REG0_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_1_REG0_n_ADDR(n),mask,val,HWIO_TCSR_SPARE_APU_1_REG0_n_INI(n))
#define HWIO_TCSR_SPARE_APU_1_REG0_n_SPARE_APU_1_REG0_BMSK                                              0xffffffff
#define HWIO_TCSR_SPARE_APU_1_REG0_n_SPARE_APU_1_REG0_SHFT                                                     0x0

#define HWIO_TCSR_SPARE_APU_1_REG1_n_ADDR(n)                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00001120 + 0x10 * (n))
#define HWIO_TCSR_SPARE_APU_1_REG1_n_PHYS(n)                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001120 + 0x10 * (n))
#define HWIO_TCSR_SPARE_APU_1_REG1_n_OFFS(n)                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001120 + 0x10 * (n))
#define HWIO_TCSR_SPARE_APU_1_REG1_n_RMSK                                                               0xffffffff
#define HWIO_TCSR_SPARE_APU_1_REG1_n_MAXn                                                                        1
#define HWIO_TCSR_SPARE_APU_1_REG1_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_SPARE_APU_1_REG1_n_ADDR(n), HWIO_TCSR_SPARE_APU_1_REG1_n_RMSK)
#define HWIO_TCSR_SPARE_APU_1_REG1_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_SPARE_APU_1_REG1_n_ADDR(n), mask)
#define HWIO_TCSR_SPARE_APU_1_REG1_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_SPARE_APU_1_REG1_n_ADDR(n),val)
#define HWIO_TCSR_SPARE_APU_1_REG1_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_1_REG1_n_ADDR(n),mask,val,HWIO_TCSR_SPARE_APU_1_REG1_n_INI(n))
#define HWIO_TCSR_SPARE_APU_1_REG1_n_SPARE_APU_1_REG1_BMSK                                              0xffffffff
#define HWIO_TCSR_SPARE_APU_1_REG1_n_SPARE_APU_1_REG1_SHFT                                                     0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00002000)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PHYS                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002000)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OFFS                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002000)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RMSK                                                            0x3fffffff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SDCC1_ICE_XPU2_NON_SEC_INTR_BMSK                                0x20000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SDCC1_ICE_XPU2_NON_SEC_INTR_SHFT                                      0x1d
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BLSP2_XPU2_NON_SEC_INTR_BMSK                                    0x10000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BLSP2_XPU2_NON_SEC_INTR_SHFT                                          0x1c
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_QDSS_BAM_APU_NON_SEC_INTR_BMSK                                   0x8000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_QDSS_BAM_APU_NON_SEC_INTR_SHFT                                        0x1b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BLSP1_APU_NON_SEC_INTR_BMSK                                      0x4000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BLSP1_APU_NON_SEC_INTR_SHFT                                           0x1a
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_MPU_NON_SEC_INTR_BMSK                                       0x2000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_MPU_NON_SEC_INTR_SHFT                                            0x19
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_GENI_IR_MPU_NON_SEC_INTR_BMSK                                    0x1000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_GENI_IR_MPU_NON_SEC_INTR_SHFT                                         0x18
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_DCC_XPU_NON_SEC_INTR_BMSK                                         0x800000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_DCC_XPU_NON_SEC_INTR_SHFT                                             0x17
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SNOC_BOOTIMEM_XPU2_NON_SEC_INTR_BMSK                              0x400000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SNOC_BOOTIMEM_XPU2_NON_SEC_INTR_SHFT                                  0x16
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_CFG_XPU2_NON_SEC_INTR_BMSK                                    0x200000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_CFG_XPU2_NON_SEC_INTR_SHFT                                        0x15
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_Q6SS_NON_SEC_INTR_BMSK                                            0x100000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_Q6SS_NON_SEC_INTR_SHFT                                                0x14
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PCNOC_CFG_XPU2_NON_SEC_INTR_BMSK                                   0x80000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PCNOC_CFG_XPU2_NON_SEC_INTR_SHFT                                      0x13
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SNOC_CFG_XPU2_NON_SEC_INTR_BMSK                                    0x40000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SNOC_CFG_XPU2_NON_SEC_INTR_SHFT                                       0x12
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCIMEM_XPU2_NON_SEC_INTR_BMSK                                      0x20000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCIMEM_XPU2_NON_SEC_INTR_SHFT                                         0x11
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SEC_CTRL_XPU2_NON_SEC_INTR_BMSK                                    0x10000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SEC_CTRL_XPU2_NON_SEC_INTR_SHFT                                       0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TURING_XPU2_NON_SEC_INTR_BMSK                                       0x8000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TURING_XPU2_NON_SEC_INTR_SHFT                                          0xf
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MPM_XPU2_NON_SEC_INTR_BMSK                                          0x4000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MPM_XPU2_NON_SEC_INTR_SHFT                                             0xe
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BOOTROM_XPU2_NON_SEC_INTR_BMSK                                      0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BOOTROM_XPU2_NON_SEC_INTR_SHFT                                         0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_CRYPTO0_BAM_XPU2_NON_SEC_INTR_BMSK                                  0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_CRYPTO0_BAM_XPU2_NON_SEC_INTR_SHFT                                     0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TCSR_XPU2_NON_SEC_INTR_BMSK                                          0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TCSR_XPU2_NON_SEC_INTR_SHFT                                            0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_SOUTH_XPU2_NON_SEC_INTR_BMSK                                    0x400
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_SOUTH_XPU2_NON_SEC_INTR_SHFT                                      0xa
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_NORTH_XPU2_NON_SEC_INTR_BMSK                                    0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_NORTH_XPU2_NON_SEC_INTR_SHFT                                      0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_EAST_XPU2_NON_SEC_INTR_BMSK                                     0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_EAST_XPU2_NON_SEC_INTR_SHFT                                       0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_QPIC_NANDC_XPU2_NON_SEC_INTR_BMSK                                     0x80
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_QPIC_NANDC_XPU2_NON_SEC_INTR_SHFT                                      0x7
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PMIC_ARB_XPU2_NON_SEC_INTR_BMSK                                       0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PMIC_ARB_XPU2_NON_SEC_INTR_SHFT                                        0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CH0_XPU2_NON_SEC_INTR_BMSK                                       0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CH0_XPU2_NON_SEC_INTR_SHFT                                        0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_LPASS_SECURITY9_IRQ_BMSK                                              0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_LPASS_SECURITY9_IRQ_SHFT                                               0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_GCC_XPU2_NON_SEC_INTR_BMSK                                             0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_GCC_XPU2_NON_SEC_INTR_SHFT                                             0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_QPIC_XPU2_NON_SEC_INTR_BMSK                                            0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_QPIC_XPU2_NON_SEC_INTR_SHFT                                            0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_XPU2_NON_SEC_INTR_BMSK                                             0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_XPU2_NON_SEC_INTR_SHFT                                             0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_WLAN_DSP_XPU2_NON_SEC_INTR_BMSK                                        0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_WLAN_DSP_XPU2_NON_SEC_INTR_SHFT                                        0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ADDR                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00002004)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_PHYS                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002004)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_OFFS                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002004)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_RMSK                                                                  0x3f
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_LPASS_SECURITY19_IRQ_BMSK                                             0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_LPASS_SECURITY19_IRQ_SHFT                                              0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_LPASS_SECURITY1_IRQ_BMSK                                              0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_LPASS_SECURITY1_IRQ_SHFT                                               0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_PCIE_PARF_NON_SEC_INTR_BMSK                                            0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_PCIE_PARF_NON_SEC_INTR_SHFT                                            0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_PCIE_SLV_NON_SEC_INTR_BMSK                                             0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_PCIE_SLV_NON_SEC_INTR_SHFT                                             0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_WCSS_MPU_NON_SEC_INTR_BMSK                                             0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_WCSS_MPU_NON_SEC_INTR_SHFT                                             0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_LPASS_MPU_NON_SEC_INTR_BMSK                                            0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_LPASS_MPU_NON_SEC_INTR_SHFT                                            0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00002040)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PHYS                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002040)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OFFS                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002040)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RMSK                                                     0x3fffffff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SDCC1_ICE_XPU2_NON_SEC_INTR_ENABLE_BMSK                  0x20000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SDCC1_ICE_XPU2_NON_SEC_INTR_ENABLE_SHFT                        0x1d
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BLSP2_XPU2_NON_SEC_INTR_ENABLE_BMSK                      0x10000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BLSP2_XPU2_NON_SEC_INTR_ENABLE_SHFT                            0x1c
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_QDSS_BAM_APU_NON_SEC_INTR_ENABLE_BMSK                     0x8000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_QDSS_BAM_APU_NON_SEC_INTR_ENABLE_SHFT                          0x1b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BLSP1_APU_NON_SEC_INTR_ENABLE_BMSK                        0x4000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BLSP1_APU_NON_SEC_INTR_ENABLE_SHFT                             0x1a
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_MPU_NON_SEC_INTR_ENABLE_BMSK                         0x2000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_MPU_NON_SEC_INTR_ENABLE_SHFT                              0x19
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_GENI_IR_NON_SEC_INTR_ENABLE_BMSK                          0x1000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_GENI_IR_NON_SEC_INTR_ENABLE_SHFT                               0x18
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_DCC_XPU_NON_SEC_INTR_ENABLE_BMSK                           0x800000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_DCC_XPU_NON_SEC_INTR_ENABLE_SHFT                               0x17
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SNOC_BOOTIMEM_XPU2_NON_SEC_INTR_ENABLE_BMSK                0x400000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SNOC_BOOTIMEM_XPU2_NON_SEC_INTR_ENABLE_SHFT                    0x16
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_CFG_XPU2_NON_SEC_INTR_ENABLE_BMSK                      0x200000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_CFG_XPU2_NON_SEC_INTR_ENABLE_SHFT                          0x15
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_Q6SS_NON_SEC_INTR_BMSK                                     0x100000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_Q6SS_NON_SEC_INTR_SHFT                                         0x14
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PCNOC_CFG_XPU2_NON_SEC_INTR_ENABLE_BMSK                     0x80000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PCNOC_CFG_XPU2_NON_SEC_INTR_ENABLE_SHFT                        0x13
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SNOC_CFG_XPU2_NON_SEC_INTR_ENABLE_BMSK                      0x40000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SNOC_CFG_XPU2_NON_SEC_INTR_ENABLE_SHFT                         0x12
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCIMEM_XPU2_NON_SEC_INTR_ENABLE_BMSK                        0x20000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCIMEM_XPU2_NON_SEC_INTR_ENABLE_SHFT                           0x11
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SEC_CTRL_XPU2_NON_SEC_INTR_ENABLE_BMSK                      0x10000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SEC_CTRL_XPU2_NON_SEC_INTR_ENABLE_SHFT                         0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TURING_XPU2_NON_SEC_INTR_ENABLE_BMSK                         0x8000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TURING_XPU2_NON_SEC_INTR_ENABLE_SHFT                            0xf
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MPM_XPU2_NON_SEC_INTR_ENABLE_BMSK                            0x4000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MPM_XPU2_NON_SEC_INTR_ENABLE_SHFT                               0xe
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BOOTROM_XPU2_NON_SEC_INTR_ENABLE_BMSK                        0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BOOTROM_XPU2_NON_SEC_INTR_ENABLE_SHFT                           0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_CRYPTO0_BAM_XPU2_NON_SEC_INTR_ENABLE_BMSK                    0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_CRYPTO0_BAM_XPU2_NON_SEC_INTR_ENABLE_SHFT                       0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TCSR_XPU2_NON_SEC_INTR_ENABLE_BMSK                            0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TCSR_XPU2_NON_SEC_INTR_ENABLE_SHFT                              0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_SOUTH_XPU2_NON_SEC_INTR_ENABLE_BMSK                      0x400
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_SOUTH_XPU2_NON_SEC_INTR_ENABLE_SHFT                        0xa
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_NORTH_XPU2_NON_SEC_INTR_ENABLE_BMSK                      0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_NORTH_XPU2_NON_SEC_INTR_ENABLE_SHFT                        0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_EAST_XPU2_NON_SEC_INTR_ENABLE_BMSK                       0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_EAST_XPU2_NON_SEC_INTR_ENABLE_SHFT                         0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_QPIC_NANDC_XPU2_NON_SEC_INTR_ENABLE_BMSK                       0x80
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_QPIC_NANDC_XPU2_NON_SEC_INTR_ENABLE_SHFT                        0x7
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PMIC_ARB_XPU2_NON_SEC_INTR_ENABLE_BMSK                         0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PMIC_ARB_XPU2_NON_SEC_INTR_ENABLE_SHFT                          0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_NON_SEC_INTR_ENABLE_BMSK                         0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_NON_SEC_INTR_ENABLE_SHFT                          0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_LPASS_SECURITY9_IRQ_ENABLE_BMSK                                0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_LPASS_SECURITY9_IRQ_ENABLE_SHFT                                 0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_GCC_XPU2_NON_SEC_INTR_ENABLE_BMSK                               0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_GCC_XPU2_NON_SEC_INTR_ENABLE_SHFT                               0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_QPIC_XPU2_NON_SEC_INTR_ENABLE_BMSK                              0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_QPIC_XPU2_NON_SEC_INTR_ENABLE_SHFT                              0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_XPU2_NON_SEC_INTR_ENABLE_BMSK                               0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_XPU2_NON_SEC_INTR_ENABLE_SHFT                               0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_WLAN_DSP_XPU2_NON_SEC_INTR_ENABLE_BMSK                          0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_WLAN_DSP_XPU2_NON_SEC_INTR_ENABLE_SHFT                          0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00002044)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_PHYS                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002044)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OFFS                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002044)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_RMSK                                                           0x3f
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_LPASS_SECURITY19_IRQ_ENABLE_BMSK                               0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_LPASS_SECURITY19_IRQ_ENABLE_SHFT                                0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_LPASS_SECURITY1_IRQ_ENABLE_BMSK                                0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_LPASS_SECURITY1_IRQ_ENABLE_SHFT                                 0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_PCIE_PARF_NON_SEC_INTR_ENABLE_BMSK                              0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_PCIE_PARF_NON_SEC_INTR_ENABLE_SHFT                              0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_PCIE_SLV_NON_SEC_INTR_ENABLE_BMSK                               0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_PCIE_SLV_NON_SEC_INTR_ENABLE_SHFT                               0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_WCSS_MPU_NON_SEC_INTR_ENABLE_BMSK                               0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_WCSS_MPU_NON_SEC_INTR_ENABLE_SHFT                               0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_LPASS_MPU_NON_SEC_INTR_ENABLE_BMSK                              0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_LPASS_MPU_NON_SEC_INTR_ENABLE_SHFT                              0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00002010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_PHYS                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OFFS                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RMSK                                                         0x1ff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_LPASS_SECURITY_5_IRQ_BMSK                                    0x100
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_LPASS_SECURITY_5_IRQ_SHFT                                      0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_LPASS_SECURITY_15_IRQ_BMSK                                    0x80
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_LPASS_SECURITY_15_IRQ_SHFT                                     0x7
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_PCIE_MSTR_NSGIRPT_IRQ_BMSK                                    0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_PCIE_MSTR_NSGIRPT_IRQ_SHFT                                     0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP2_VMIDMT_NSGIRPT_IRQ_BMSK                                 0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP2_VMIDMT_NSGIRPT_IRQ_SHFT                                  0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QPIC_BAM_VMIDMT_NSGIRPT_IRQ_BMSK                              0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QPIC_BAM_VMIDMT_NSGIRPT_IRQ_SHFT                               0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QDSS_VMIDMT_NSGIRPT_IRQ_BMSK                                   0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QDSS_VMIDMT_NSGIRPT_IRQ_SHFT                                   0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CRYPTO0_VMIDMT_NSGIRPT_IRQ_BMSK                                0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CRYPTO0_VMIDMT_NSGIRPT_IRQ_SHFT                                0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP1_VMIDMT_NSGIRPT_IRQ_BMSK                                  0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP1_VMIDMT_NSGIRPT_IRQ_SHFT                                  0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RPM_VMIDMT_NSGIRPT_IRQ_BMSK                                    0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RPM_VMIDMT_NSGIRPT_IRQ_SHFT                                    0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00002050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_PHYS                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OFFS                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RMSK                                                  0x1ff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_LPASS_SECURITY_5_IRQ_ENABLE_BMSK                      0x100
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_LPASS_SECURITY_5_IRQ_ENABLE_SHFT                        0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_LPASS_SECURITY_15_IRQ_ENABLE_BMSK                      0x80
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_LPASS_SECURITY_15_IRQ_ENABLE_SHFT                       0x7
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_PCIE_MSTR_NSGIRPT_IRQ_ENABLE_BMSK                      0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_PCIE_MSTR_NSGIRPT_IRQ_ENABLE_SHFT                       0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP2_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                   0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP2_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                    0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QPIC_BAM_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QPIC_BAM_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                 0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QDSS_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                     0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QDSS_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                     0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                  0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                  0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP1_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                    0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP1_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                    0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RPM_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                      0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RPM_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                      0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00002090)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_PHYS                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002090)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OFFS                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002090)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RMSK                                                            0x1ff
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_LPASS_SECURITY_4_IRQ_BMSK                                       0x100
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_LPASS_SECURITY_4_IRQ_SHFT                                         0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_LPASS_SECURITY_14_IRQ_BMSK                                       0x80
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_LPASS_SECURITY_14_IRQ_SHFT                                        0x7
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_PCIE_MSTR_NSGCFGIRPT_IRQ_BMSK                                    0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_PCIE_MSTR_NSGCFGIRPT_IRQ_SHFT                                     0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP2_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                 0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP2_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                  0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QPIC_BAM_VMIDMT_NSGCFGIRPT_IRQ_BMSK                              0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QPIC_BAM_VMIDMT_NSGCFGIRPT_IRQ_SHFT                               0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QDSS_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                   0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QDSS_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                   0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CRYPTO0_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CRYPTO0_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP1_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                  0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP1_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                  0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RPM_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                    0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RPM_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                    0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000020d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_PHYS                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000020d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OFFS                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000020d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RMSK                                                     0x1ff
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_LPASS_SECURITY_4_IRQ_ENABLE_BMSK                         0x100
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_LPASS_SECURITY_4_IRQ_ENABLE_SHFT                           0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_LPASS_SECURITY_14_IRQ_ENABLE_BMSK                         0x80
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_LPASS_SECURITY_14_IRQ_ENABLE_SHFT                          0x7
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_PCIE_MSTR_NSGCFGIRPT_IRQ_ENABLE_BMSK                      0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_PCIE_MSTR_NSGCFGIRPT_IRQ_ENABLE_SHFT                       0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP2_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                   0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP2_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                    0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QPIC_BAM_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QPIC_BAM_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                 0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QDSS_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                     0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QDSS_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                     0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                  0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                  0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP1_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                    0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP1_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                    0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RPM_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                      0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RPM_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                      0x0

#define HWIO_TCSR_MUTEX_REG_RESET_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00002800)
#define HWIO_TCSR_MUTEX_REG_RESET_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002800)
#define HWIO_TCSR_MUTEX_REG_RESET_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002800)
#define HWIO_TCSR_MUTEX_REG_RESET_RMSK                                                                         0x1
#define HWIO_TCSR_MUTEX_REG_RESET_IN          \
        in_dword_masked(HWIO_TCSR_MUTEX_REG_RESET_ADDR, HWIO_TCSR_MUTEX_REG_RESET_RMSK)
#define HWIO_TCSR_MUTEX_REG_RESET_INM(m)      \
        in_dword_masked(HWIO_TCSR_MUTEX_REG_RESET_ADDR, m)
#define HWIO_TCSR_MUTEX_REG_RESET_OUT(v)      \
        out_dword(HWIO_TCSR_MUTEX_REG_RESET_ADDR,v)
#define HWIO_TCSR_MUTEX_REG_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MUTEX_REG_RESET_ADDR,m,v,HWIO_TCSR_MUTEX_REG_RESET_IN)
#define HWIO_TCSR_MUTEX_REG_RESET_MUTEX_RESET_BMSK                                                             0x1
#define HWIO_TCSR_MUTEX_REG_RESET_MUTEX_RESET_SHFT                                                             0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00002400)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002400)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002400)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RMSK                                                                0x3fffffff
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SDCC1_ICE_XPU2_SEC_INTR_BMSK                                        0x20000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SDCC1_ICE_XPU2_SEC_INTR_SHFT                                              0x1d
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BLSP2_XPU2_SEC_INTR_BMSK                                            0x10000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BLSP2_XPU2_SEC_INTR_SHFT                                                  0x1c
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_QDSS_BAM_APU_SEC_INTR_BMSK                                           0x8000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_QDSS_BAM_APU_SEC_INTR_SHFT                                                0x1b
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BLSP1_APU_SEC_INTR_BMSK                                              0x4000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BLSP1_APU_SEC_INTR_SHFT                                                   0x1a
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_MPU_SEC_INTR_BMSK                                               0x2000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_MPU_SEC_INTR_SHFT                                                    0x19
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_GENI_IR_MPU_SEC_INTR_BMSK                                            0x1000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_GENI_IR_MPU_SEC_INTR_SHFT                                                 0x18
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_DCC_XPU_SEC_INTR_BMSK                                                 0x800000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_DCC_XPU_SEC_INTR_SHFT                                                     0x17
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SNOC_BOOTIMEM_XPU2_SEC_INTR_BMSK                                      0x400000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SNOC_BOOTIMEM_XPU2_SEC_INTR_SHFT                                          0x16
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_CFG_XPU2_SEC_INTR_BMSK                                            0x200000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_CFG_XPU2_SEC_INTR_SHFT                                                0x15
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_Q6SS_SEC_INTR_BMSK                                                    0x100000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_Q6SS_SEC_INTR_SHFT                                                        0x14
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PCNOC_CFG_XPU2_SEC_INTR_BMSK                                           0x80000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PCNOC_CFG_XPU2_SEC_INTR_SHFT                                              0x13
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SNOC_CFG_XPU2_SEC_INTR_BMSK                                            0x40000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SNOC_CFG_XPU2_SEC_INTR_SHFT                                               0x12
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCIMEM_XPU2_SEC_INTR_BMSK                                              0x20000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCIMEM_XPU2_SEC_INTR_SHFT                                                 0x11
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SEC_CTRL_XPU2_SEC_INTR_BMSK                                            0x10000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SEC_CTRL_XPU2_SEC_INTR_SHFT                                               0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TURING_XPU2_SEC_INTR_BMSK                                               0x8000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TURING_XPU2_SEC_INTR_SHFT                                                  0xf
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MPM_XPU2_SEC_INTR_BMSK                                                  0x4000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MPM_XPU2_SEC_INTR_SHFT                                                     0xe
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BOOTROM_XPU2_SEC_INTR_BMSK                                              0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BOOTROM_XPU2_SEC_INTR_SHFT                                                 0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_CRYPTO0_BAM_XPU2_SEC_INTR_BMSK                                          0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_CRYPTO0_BAM_XPU2_SEC_INTR_SHFT                                             0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TCSR_XPU2_SEC_INTR_BMSK                                                  0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TCSR_XPU2_SEC_INTR_SHFT                                                    0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_SOUTH_XPU2_SEC_INTR_BMSK                                            0x400
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_SOUTH_XPU2_SEC_INTR_SHFT                                              0xa
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_NORTH_XPU2_SEC_INTR_BMSK                                            0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_NORTH_XPU2_SEC_INTR_SHFT                                              0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_EAST_XPU2_SEC_INTR_BMSK                                             0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_EAST_XPU2_SEC_INTR_SHFT                                               0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_QPIC_NANDC_XPU2_SEC_INTR_BMSK                                             0x80
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_QPIC_NANDC_XPU2_SEC_INTR_SHFT                                              0x7
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PMIC_ARB_XPU2_SEC_INTR_BMSK                                               0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PMIC_ARB_XPU2_SEC_INTR_SHFT                                                0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CH0_XPU2_SEC_INTR_BMSK                                               0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CH0_XPU2_SEC_INTR_SHFT                                                0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_LPASS_SECURITY8_IRQ_BMSK                                                  0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_LPASS_SECURITY8_IRQ_SHFT                                                   0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_GCC_XPU2_SEC_INTR_BMSK                                                     0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_GCC_XPU2_SEC_INTR_SHFT                                                     0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_QPIC_XPU2_SEC_INTR_BMSK                                                    0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_QPIC_XPU2_SEC_INTR_SHFT                                                    0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_XPU2_SEC_INTR_BMSK                                                     0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_XPU2_SEC_INTR_SHFT                                                     0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_WLAN_DSP_XPU2_SEC_INTR_BMSK                                                0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_WLAN_DSP_XPU2_SEC_INTR_SHFT                                                0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00002404)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002404)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002404)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_RMSK                                                                      0x3f
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR1_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR1_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR1_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_LPASS_SECURITY18_IRQ_BMSK                                                 0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_LPASS_SECURITY18_IRQ_SHFT                                                  0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_LPASS_SECURITY0_IRQ_BMSK                                                  0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_LPASS_SECURITY0_IRQ_SHFT                                                   0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_PCIE_PARF_SEC_INTR_BMSK                                                    0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_PCIE_PARF_SEC_INTR_SHFT                                                    0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_PCIE_SLV_SEC_INTR_BMSK                                                     0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_PCIE_SLV_SEC_INTR_SHFT                                                     0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_WCSS_MPU_SEC_INTR_BMSK                                                     0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_WCSS_MPU_SEC_INTR_SHFT                                                     0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_LPASS_MPU_SEC_INTR_BMSK                                                    0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_LPASS_MPU_SEC_INTR_SHFT                                                    0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00002440)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PHYS                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002440)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OFFS                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002440)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RMSK                                                         0x3fffffff
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SDCC1_ICE_XPU2_SEC_INTR_ENABLE_BMSK                          0x20000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SDCC1_ICE_XPU2_SEC_INTR_ENABLE_SHFT                                0x1d
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BLSP2_XPU2_SEC_INTR_ENABLE_BMSK                              0x10000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BLSP2_XPU2_SEC_INTR_ENABLE_SHFT                                    0x1c
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_QDSS_BAM_APU_SEC_INTR_ENABLE_BMSK                             0x8000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_QDSS_BAM_APU_SEC_INTR_ENABLE_SHFT                                  0x1b
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BLSP1_APU_SEC_INTR_ENABLE_BMSK                                0x4000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BLSP1_APU_SEC_INTR_ENABLE_SHFT                                     0x1a
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_MPU_SEC_INTR_ENABLE_BMSK                                 0x2000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_MPU_SEC_INTR_ENABLE_SHFT                                      0x19
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_GENI_IR_MPU_SEC_INTR_ENABLE_BMSK                              0x1000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_GENI_IR_MPU_SEC_INTR_ENABLE_SHFT                                   0x18
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_DCC_XPU_SEC_INTR_ENABLE_BMSK                                   0x800000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_DCC_XPU_SEC_INTR_ENABLE_SHFT                                       0x17
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SNOC_BOOTIMEM_XPU2_SEC_INTR_ENABLE_BMSK                        0x400000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SNOC_BOOTIMEM_XPU2_SEC_INTR_ENABLE_SHFT                            0x16
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_CFG_XPU2_SEC_INTR_ENABLE_BMSK                              0x200000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_CFG_XPU2_SEC_INTR_ENABLE_SHFT                                  0x15
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_Q6SS_INTR_ENABLE_BMSK                                          0x100000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_Q6SS_INTR_ENABLE_SHFT                                              0x14
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PCNOC_CFG_XPU2_SEC_INTR_ENABLE_BMSK                             0x80000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PCNOC_CFG_XPU2_SEC_INTR_ENABLE_SHFT                                0x13
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SNOC_CFG_XPU2_SEC_INTR_ENABLE_BMSK                              0x40000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SNOC_CFG_XPU2_SEC_INTR_ENABLE_SHFT                                 0x12
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCIMEM_XPU2_SEC_INTR_ENABLE_BMSK                                0x20000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCIMEM_XPU2_SEC_INTR_ENABLE_SHFT                                   0x11
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SEC_CTRL_XPU2_SEC_INTR_ENABLE_BMSK                              0x10000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SEC_CTRL_XPU2_SEC_INTR_ENABLE_SHFT                                 0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TURING_XPU2_SEC_INTR_ENABLE_BMSK                                 0x8000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TURING_XPU2_SEC_INTR_ENABLE_SHFT                                    0xf
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MPM_XPU2_SEC_INTR_ENABLE_BMSK                                    0x4000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MPM_XPU2_SEC_INTR_ENABLE_SHFT                                       0xe
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BOOTROM_XPU2_SEC_INTR_ENABLE_BMSK                                0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BOOTROM_XPU2_SEC_INTR_ENABLE_SHFT                                   0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_CRYPTO0_BAM_XPU2_SEC_INTR_ENABLE_BMSK                            0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_CRYPTO0_BAM_XPU2_SEC_INTR_ENABLE_SHFT                               0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TCSR_XPU2_SEC_INTR_ENABLE_BMSK                                    0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TCSR_XPU2_SEC_INTR_ENABLE_SHFT                                      0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_SOUTH_XPU2_SEC_INTR_ENABLE_BMSK                              0x400
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_SOUTH_XPU2_SEC_INTR_ENABLE_SHFT                                0xa
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_NORTH_XPU2_SEC_INTR_ENABLE_BMSK                              0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_NORTH_XPU2_SEC_INTR_ENABLE_SHFT                                0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_EAST_XPU2_SEC_INTR_ENABLE_BMSK                               0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_EAST_XPU2_SEC_INTR_ENABLE_SHFT                                 0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_QPIC_NANDC_XPU2_SEC_INTR_ENABLE_BMSK                               0x80
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_QPIC_NANDC_XPU2_SEC_INTR_ENABLE_SHFT                                0x7
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PMIC_ARB_XPU2_SEC_INTR_ENABLE_BMSK                                 0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PMIC_ARB_XPU2_SEC_INTR_ENABLE_SHFT                                  0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_SEC_INTR_ENABLE_BMSK                                 0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_SEC_INTR_ENABLE_SHFT                                  0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_LPASS_SECURITY8_IRQ_ENABLE_BMSK                                    0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_LPASS_SECURITY8_IRQ_ENABLE_SHFT                                     0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_GCC_XPU2_SEC_INTR_ENABLE_BMSK                                       0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_GCC_XPU2_SEC_INTR_ENABLE_SHFT                                       0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_QPIC_XPU2_SEC_INTR_ENABLE_BMSK                                      0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_QPIC_XPU2_SEC_INTR_ENABLE_SHFT                                      0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_XPU2_SEC_INTR_ENABLE_BMSK                                       0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_XPU2_SEC_INTR_ENABLE_SHFT                                       0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_WLAN_DSP_XPU2_SEC_INTR_ENABLE_BMSK                                  0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_WLAN_DSP_XPU2_SEC_INTR_ENABLE_SHFT                                  0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00002444)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_PHYS                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002444)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OFFS                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002444)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_RMSK                                                               0x3f
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_LPASS_SECURITY18_IRQ_ENABLE_BMSK                                   0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_LPASS_SECURITY18_IRQ_ENABLE_SHFT                                    0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_LPASS_SECURITY0_IRQ_ENABLE_BMSK                                    0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_LPASS_SECURITY0_IRQ_ENABLE_SHFT                                     0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_PCIE_PARF_SEC_INTR_ENABLE_BMSK                                      0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_PCIE_PARF_SEC_INTR_ENABLE_SHFT                                      0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_PCIE_SLV_SEC_INTR_ENABLE_BMSK                                       0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_PCIE_SLV_SEC_INTR_ENABLE_SHFT                                       0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_WCSS_MPU_SEC_INTR_ENABLE_BMSK                                       0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_WCSS_MPU_SEC_INTR_ENABLE_SHFT                                       0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_LPASS_MPU_SEC_INTR_ENABLE_BMSK                                      0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_LPASS_MPU_SEC_INTR_ENABLE_SHFT                                      0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00002410)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_PHYS                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002410)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OFFS                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002410)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RMSK                                                             0x1ff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_LPASS_SECURITY_7_IRQ_BMSK                                        0x100
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_LPASS_SECURITY_7_IRQ_SHFT                                          0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_LPASS_SECURITY_17_IRQ_BMSK                                        0x80
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_LPASS_SECURITY_17_IRQ_SHFT                                         0x7
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_PCIE_MSTR_VMIDMT_CLIENT_SEC_IRQ_BMSK                              0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_PCIE_MSTR_VMIDMT_CLIENT_SEC_IRQ_SHFT                               0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP2_VMIDMT_CLIENT_SEC_IRQ_BMSK                                  0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP2_VMIDMT_CLIENT_SEC_IRQ_SHFT                                   0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QPIC_BAM_VMIDMT_CLIENT_SEC_IRQ_BMSK                               0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QPIC_BAM_VMIDMT_CLIENT_SEC_IRQ_SHFT                                0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QDSS_VMIDMT_CLIENT_SEC_IRQ_BMSK                                    0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QDSS_VMIDMT_CLIENT_SEC_IRQ_SHFT                                    0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CRYPTO0_VMIDMT_CLIENT_SEC_IRQ_BMSK                                 0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CRYPTO0_VMIDMT_CLIENT_SEC_IRQ_SHFT                                 0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP1_VMIDMT_CLIENT_SEC_IRQ_BMSK                                   0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP1_VMIDMT_CLIENT_SEC_IRQ_SHFT                                   0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RPM_VMIDMT_CLIENT_SEC_IRQ_BMSK                                     0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RPM_VMIDMT_CLIENT_SEC_IRQ_SHFT                                     0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00002450)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_PHYS                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002450)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OFFS                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002450)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RMSK                                                      0x1ff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_LPASS_SECURITY_7_IRQ_ENABLE_BMSK                          0x100
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_LPASS_SECURITY_7_IRQ_ENABLE_SHFT                            0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_LPASS_SECURITY_17_IRQ_ENABLE_BMSK                          0x80
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_LPASS_SECURITY_17_IRQ_ENABLE_SHFT                           0x7
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_PCIE_MSTR_VMIDMT_CLIENT_SEC_IRQ_ENABLE_BMSK                0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_PCIE_MSTR_VMIDMT_CLIENT_SEC_IRQ_ENABLE_SHFT                 0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP2_VMIDMT_CLIENT_SEC_IRQ_ENABLE_BMSK                    0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP2_VMIDMT_CLIENT_SEC_IRQ_ENABLE_SHFT                     0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QPIC_BAM_VMIDMT_CLIENT_SEC_IRQ_ENABLE_BMSK                 0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QPIC_BAM_VMIDMT_CLIENT_SEC_IRQ_ENABLE_SHFT                  0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QDSS_VMIDMT_CLIENT_SEC_IRQ_ENABLE_BMSK                      0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QDSS_VMIDMT_CLIENT_SEC_IRQ_ENABLE_SHFT                      0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CLIENT_SEC_IRQ_ENABLE_BMSK                   0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CLIENT_SEC_IRQ_ENABLE_SHFT                   0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP1_VMIDMT_CLIENT_SEC_IRQ_ENABLE_BMSK                     0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP1_VMIDMT_CLIENT_SEC_IRQ_ENABLE_SHFT                     0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RPM_VMIDMT_CLIENT_SEC_IRQ_ENABLE_BMSK                       0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RPM_VMIDMT_CLIENT_SEC_IRQ_ENABLE_SHFT                       0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00002490)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_PHYS                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002490)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OFFS                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002490)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RMSK                                                                0x1ff
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_LPASS_SECURITY_6_IRQ_BMSK                                           0x100
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_LPASS_SECURITY_6_IRQ_SHFT                                             0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_LPASS_SECURITY_16_IRQ_BMSK                                           0x80
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_LPASS_SECURITY_16_IRQ_SHFT                                            0x7
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_PCIE_MSTR_VMIDMT_CFG_SEC_IRQ_BMSK                                    0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_PCIE_MSTR_VMIDMT_CFG_SEC_IRQ_SHFT                                     0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP2_VMIDMT_CFG_SEC_IRQ_BMSK                                        0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP2_VMIDMT_CFG_SEC_IRQ_SHFT                                         0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QPIC_BAM_VMIDMT_CFG_SEC_IRQ_BMSK                                     0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QPIC_BAM_VMIDMT_CFG_SEC_IRQ_SHFT                                      0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QDSS_VMIDMT_CFG_SEC_IRQ_BMSK                                          0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QDSS_VMIDMT_CFG_SEC_IRQ_SHFT                                          0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CRYPTO0_VMIDMT_CFG_SEC_IRQ_BMSK                                       0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CRYPTO0_VMIDMT_CFG_SEC_IRQ_SHFT                                       0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP1_VMIDMT_CFG_SEC_IRQ_BMSK                                         0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP1_VMIDMT_CFG_SEC_IRQ_SHFT                                         0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RPM_VMIDMT_CFG_SEC_IRQ_BMSK                                           0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RPM_VMIDMT_CFG_SEC_IRQ_SHFT                                           0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000024d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_PHYS                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000024d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OFFS                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000024d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RMSK                                                         0x1ff
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_LPASS_SECURITY_6_IRQ_ENABLE_BMSK                             0x100
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_LPASS_SECURITY_6_IRQ_ENABLE_SHFT                               0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_LPASS_SECURITY_16_IRQ_ENABLE_BMSK                             0x80
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_LPASS_SECURITY_16_IRQ_ENABLE_SHFT                              0x7
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_PCIE_MSTR_VMIDMT_CFG_SEC_IRQ_ENABLE_BMSK                      0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_PCIE_MSTR_VMIDMT_CFG_SEC_IRQ_ENABLE_SHFT                       0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP2_VMIDMT_CFG_SEC_IRQ_ENABLE_BMSK                          0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP2_VMIDMT_CFG_SEC_IRQ_ENABLE_SHFT                           0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QPIC_BAM_VMIDMT_CFG_SEC_IRQ_ENABLE_BMSK                       0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QPIC_BAM_VMIDMT_CFG_SEC_IRQ_ENABLE_SHFT                        0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QDSS_VMIDMT_CFG_SEC_IRQ_ENABLE_BMSK                            0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QDSS_VMIDMT_CFG_SEC_IRQ_ENABLE_SHFT                            0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CFG_SEC_IRQ_ENABLE_BMSK                         0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CFG_SEC_IRQ_ENABLE_SHFT                         0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP1_VMIDMT_CFG_SEC_IRQ_ENABLE_BMSK                           0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP1_VMIDMT_CFG_SEC_IRQ_ENABLE_SHFT                           0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RPM_VMIDMT_CFG_SEC_IRQ_ENABLE_BMSK                             0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RPM_VMIDMT_CFG_SEC_IRQ_ENABLE_SHFT                             0x0

#define HWIO_TCSR_MSA_BIT_REG_ADDR                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00003100)
#define HWIO_TCSR_MSA_BIT_REG_PHYS                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00003100)
#define HWIO_TCSR_MSA_BIT_REG_OFFS                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003100)
#define HWIO_TCSR_MSA_BIT_REG_RMSK                                                                             0x1
#define HWIO_TCSR_MSA_BIT_REG_IN          \
        in_dword_masked(HWIO_TCSR_MSA_BIT_REG_ADDR, HWIO_TCSR_MSA_BIT_REG_RMSK)
#define HWIO_TCSR_MSA_BIT_REG_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSA_BIT_REG_ADDR, m)
#define HWIO_TCSR_MSA_BIT_REG_OUT(v)      \
        out_dword(HWIO_TCSR_MSA_BIT_REG_ADDR,v)
#define HWIO_TCSR_MSA_BIT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MSA_BIT_REG_ADDR,m,v,HWIO_TCSR_MSA_BIT_REG_IN)
#define HWIO_TCSR_MSA_BIT_REG_MSA_BIT_REG_BMSK                                                                 0x1
#define HWIO_TCSR_MSA_BIT_REG_MSA_BIT_REG_SHFT                                                                 0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00003000)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00003000)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003000)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RMSK                                                                0x3fffffff
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SDCC1_ICE_XPU2_MSA_INTR_BMSK                                        0x20000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SDCC1_ICE_XPU2_MSA_INTR_SHFT                                              0x1d
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BLSP2_XPU2_MSA_INTR_BMSK                                            0x10000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BLSP2_XPU2_MSA_INTR_SHFT                                                  0x1c
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_QDSS_BAM_APU_MSA_INTR_BMSK                                           0x8000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_QDSS_BAM_APU_MSA_INTR_SHFT                                                0x1b
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BLSP1_APU_MSA_INTR_BMSK                                              0x4000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BLSP1_APU_MSA_INTR_SHFT                                                   0x1a
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_MPU_MSA_INTR_BMSK                                               0x2000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_MPU_MSA_INTR_SHFT                                                    0x19
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_GENI_IR_MPU_INTR_BMSK                                                0x1000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_GENI_IR_MPU_INTR_SHFT                                                     0x18
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_DCC_XPU_MSA_INTR_BMSK                                                 0x800000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_DCC_XPU_MSA_INTR_SHFT                                                     0x17
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SNOC_BOOTIMEM_XPU2_MSA_INTR_BMSK                                      0x400000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SNOC_BOOTIMEM_XPU2_MSA_INTR_SHFT                                          0x16
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_CFG_XPU2_MSA_INTR_BMSK                                            0x200000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_CFG_XPU2_MSA_INTR_SHFT                                                0x15
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_Q6SS_MSA_INTR_BMSK                                                    0x100000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_Q6SS_MSA_INTR_SHFT                                                        0x14
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PCNOC_CFG_XPU2_MSA_INTR_BMSK                                           0x80000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PCNOC_CFG_XPU2_MSA_INTR_SHFT                                              0x13
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SNOC_CFG_XPU2_MSA_INTR_BMSK                                            0x40000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SNOC_CFG_XPU2_MSA_INTR_SHFT                                               0x12
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCIMEM_XPU2_MSA_INTR_BMSK                                              0x20000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCIMEM_XPU2_MSA_INTR_SHFT                                                 0x11
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MSA_CTRL_XPU2_MSA_INTR_BMSK                                            0x10000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MSA_CTRL_XPU2_MSA_INTR_SHFT                                               0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TURING_XPU2_MSA_INTR_BMSK                                               0x8000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TURING_XPU2_MSA_INTR_SHFT                                                  0xf
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MPM_XPU2_MSA_INTR_BMSK                                                  0x4000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MPM_XPU2_MSA_INTR_SHFT                                                     0xe
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BOOTROM_XPU2_MSA_INTR_BMSK                                              0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BOOTROM_XPU2_MSA_INTR_SHFT                                                 0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_CRYPTO0_BAM_XPU2_MSA_INTR_BMSK                                          0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_CRYPTO0_BAM_XPU2_MSA_INTR_SHFT                                             0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TCSR_XPU2_MSA_INTR_BMSK                                                  0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TCSR_XPU2_MSA_INTR_SHFT                                                    0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_SOUTH_XPU2_MSA_INTR_BMSK                                            0x400
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_SOUTH_XPU2_MSA_INTR_SHFT                                              0xa
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_NORTH_XPU2_MSA_INTR_BMSK                                            0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_NORTH_XPU2_MSA_INTR_SHFT                                              0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_EAST_XPU2_MSA_INTR_BMSK                                             0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_EAST_XPU2_MSA_INTR_SHFT                                               0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_QPIC_NANDC_XPU2_MSA_INTR_BMSK                                             0x80
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_QPIC_NANDC_XPU2_MSA_INTR_SHFT                                              0x7
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PMIC_ARB_XPU2_MSA_INTR_BMSK                                               0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PMIC_ARB_XPU2_MSA_INTR_SHFT                                                0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CH0_XPU2_MSA_INTR_BMSK                                               0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CH0_XPU2_MSA_INTR_SHFT                                                0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_LPASS_MSAURITY8_IRQ_BMSK                                                  0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_LPASS_MSAURITY8_IRQ_SHFT                                                   0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_GCC_XPU2_MSA_INTR_BMSK                                                     0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_GCC_XPU2_MSA_INTR_SHFT                                                     0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_QPIC_XPU2_MSA_INTR_BMSK                                                    0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_QPIC_XPU2_MSA_INTR_SHFT                                                    0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_XPU2_MSA_INTR_BMSK                                                     0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_XPU2_MSA_INTR_SHFT                                                     0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_WLAN_DSP_XPU2_MSA_INTR_BMSK                                                0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_WLAN_DSP_XPU2_MSA_INTR_SHFT                                                0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00003004)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00003004)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003004)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_RMSK                                                                      0x3d
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR1_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR1_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR1_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_LPASS_SECURITY22_IRQ_BMSK                                                 0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_LPASS_SECURITY22_IRQ_SHFT                                                  0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_LPASS_SECURITY12_IRQ_BMSK                                                 0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_LPASS_SECURITY12_IRQ_SHFT                                                  0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_PCIE_PARF_MSA_INTR_BMSK                                                    0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_PCIE_PARF_MSA_INTR_SHFT                                                    0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_PCIE_SLAVE_MSA_INTR_BMSK                                                   0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_PCIE_SLAVE_MSA_INTR_SHFT                                                   0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_LPASS_MPU_MSA_INTR_BMSK                                                    0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_LPASS_MPU_MSA_INTR_SHFT                                                    0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00003040)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PHYS                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00003040)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OFFS                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003040)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RMSK                                                         0xffffffff
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SDCC2_APU_MSA_IRQ_ENABLE_BMSK                                0x80000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SDCC2_APU_MSA_IRQ_ENABLE_SHFT                                      0x1f
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SDCC1_APU_MSA_IRQ_ENABLE_BMSK                                0x40000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SDCC1_APU_MSA_IRQ_ENABLE_SHFT                                      0x1e
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SDCC1_ICE_XPU2_MSA_INTR_ENABLE_BMSK                          0x20000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SDCC1_ICE_XPU2_MSA_INTR_ENABLE_SHFT                                0x1d
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BLSP2_XPU2_MSA_INTR_ENABLE_BMSK                              0x10000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BLSP2_XPU2_MSA_INTR_ENABLE_SHFT                                    0x1c
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_QDSS_BAM_APU_MSA_INTR_ENABLE_BMSK                             0x8000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_QDSS_BAM_APU_MSA_INTR_ENABLE_SHFT                                  0x1b
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BLSP1_APU_MSA_INTR_ENABLE_BMSK                                0x4000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BLSP1_APU_MSA_INTR_ENABLE_SHFT                                     0x1a
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_MPU_MSA_INTR_ENABLE_BMSK                                 0x2000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_MPU_MSA_INTR_ENABLE_SHFT                                      0x19
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_GENI_IR_MPU_MSA_INTR_ENABLE_BMSK                              0x1000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_GENI_IR_MPU_MSA_INTR_ENABLE_SHFT                                   0x18
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_DCC_XPU_MSA_INTR_ENABLE_BMSK                                   0x800000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_DCC_XPU_MSA_INTR_ENABLE_SHFT                                       0x17
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SNOC_BOOTIMEM_XPU2_MSA_INTR_ENABLE_BMSK                        0x400000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SNOC_BOOTIMEM_XPU2_MSA_INTR_ENABLE_SHFT                            0x16
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_CFG_XPU2_MSA_INTR_ENABLE_BMSK                              0x200000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                  0x15
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_Q6SS_MSA_INTR_ENABLE_BMSK                                      0x100000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_Q6SS_MSA_INTR_ENABLE_SHFT                                          0x14
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PCNOC_CFG_XPU2_MSA_INTR_ENABLE_BMSK                             0x80000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PCNOC_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                0x13
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SNOC_CFG_XPU2_MSA_INTR_ENABLE_BMSK                              0x40000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SNOC_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                 0x12
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCIMEM_XPU2_MSA_INTR_ENABLE_BMSK                                0x20000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCIMEM_XPU2_MSA_INTR_ENABLE_SHFT                                   0x11
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MSA_CTRL_XPU2_MSA_INTR_ENABLE_BMSK                              0x10000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MSA_CTRL_XPU2_MSA_INTR_ENABLE_SHFT                                 0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TURING_XPU2_MSA_INTR_ENABLE_BMSK                                 0x8000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TURING_XPU2_MSA_INTR_ENABLE_SHFT                                    0xf
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MPM_XPU2_MSA_INTR_ENABLE_BMSK                                    0x4000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MPM_XPU2_MSA_INTR_ENABLE_SHFT                                       0xe
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BOOTROM_XPU2_MSA_INTR_ENABLE_BMSK                                0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BOOTROM_XPU2_MSA_INTR_ENABLE_SHFT                                   0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_CRYPTO0_BAM_XPU2_MSA_INTR_ENABLE_BMSK                            0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_CRYPTO0_BAM_XPU2_MSA_INTR_ENABLE_SHFT                               0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TCSR_XPU2_MSA_INTR_ENABLE_BMSK                                    0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TCSR_XPU2_MSA_INTR_ENABLE_SHFT                                      0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_SOUTH_XPU2_MSA_INTR_ENABLE_BMSK                              0x400
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_SOUTH_XPU2_MSA_INTR_ENABLE_SHFT                                0xa
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_NORTH_XPU2_MSA_INTR_ENABLE_BMSK                              0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_NORTH_XPU2_MSA_INTR_ENABLE_SHFT                                0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_EAST_XPU2_MSA_INTR_ENABLE_BMSK                               0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_EAST_XPU2_MSA_INTR_ENABLE_SHFT                                 0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_QPIC_NANDC_XPU2_MSA_INTR_ENABLE_BMSK                               0x80
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_QPIC_NANDC_XPU2_MSA_INTR_ENABLE_SHFT                                0x7
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PMIC_ARB_XPU2_MSA_INTR_ENABLE_BMSK                                 0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PMIC_ARB_XPU2_MSA_INTR_ENABLE_SHFT                                  0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CH0_XPU2_MSA_INTR_ENABLE_BMSK                                 0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CH0_XPU2_MSA_INTR_ENABLE_SHFT                                  0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_LPASS_MSAURITY8_IRQ_ENABLE_BMSK                                    0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_LPASS_MSAURITY8_IRQ_ENABLE_SHFT                                     0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_GCC_XPU2_MSA_INTR_ENABLE_BMSK                                       0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_GCC_XPU2_MSA_INTR_ENABLE_SHFT                                       0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_QPIC_XPU2_MSA_INTR_ENABLE_BMSK                                      0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_QPIC_XPU2_MSA_INTR_ENABLE_SHFT                                      0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_XPU2_MSA_INTR_ENABLE_BMSK                                       0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_XPU2_MSA_INTR_ENABLE_SHFT                                       0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_WLAN_DSP_XPU2_MSA_INTR_ENABLE_BMSK                                  0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_WLAN_DSP_XPU2_MSA_INTR_ENABLE_SHFT                                  0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00003044)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_PHYS                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00003044)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OFFS                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003044)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_RMSK                                                               0x3d
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_LPASS_SECURITY22_IRQ_ENABLE_BMSK                                   0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_LPASS_SECURITY22_IRQ_ENABLE_SHFT                                    0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_LPASS_SECURITY12_IRQ_ENABLE_BMSK                                   0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_LPASS_SECURITY12_IRQ_ENABLE_SHFT                                    0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_PCIE_PARF_MSA_INTR_ENABLE_BMSK                                      0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_PCIE_PARF_MSA_INTR_ENABLE_SHFT                                      0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_PCIE_SLAVE_MSA_INTR_ENABLE_BMSK                                     0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_PCIE_SLAVE_MSA_INTR_ENABLE_SHFT                                     0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_LPASS_MPU_MSA_INTR_ENABLE_BMSK                                      0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_LPASS_MPU_MSA_INTR_ENABLE_SHFT                                      0x0

#define HWIO_TCSR_TCSR_CLK_EN_ADDR                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000407c)
#define HWIO_TCSR_TCSR_CLK_EN_PHYS                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000407c)
#define HWIO_TCSR_TCSR_CLK_EN_OFFS                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000407c)
#define HWIO_TCSR_TCSR_CLK_EN_RMSK                                                                             0x1
#define HWIO_TCSR_TCSR_CLK_EN_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_CLK_EN_ADDR, HWIO_TCSR_TCSR_CLK_EN_RMSK)
#define HWIO_TCSR_TCSR_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_CLK_EN_ADDR, m)
#define HWIO_TCSR_TCSR_CLK_EN_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_CLK_EN_ADDR,v)
#define HWIO_TCSR_TCSR_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_CLK_EN_ADDR,m,v,HWIO_TCSR_TCSR_CLK_EN_IN)
#define HWIO_TCSR_TCSR_CLK_EN_TCSR_CLK_EN_BMSK                                                                 0x1
#define HWIO_TCSR_TCSR_CLK_EN_TCSR_CLK_EN_SHFT                                                                 0x0

#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00005000)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_PHYS                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00005000)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OFFS                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005000)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_RMSK                                                                    0x1
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR, HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_RMSK)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR, m)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR,v)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR,m,v,HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_IN)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_TIMEOUT_SLAVE_GLB_EN_BMSK                                               0x1
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_TIMEOUT_SLAVE_GLB_EN_SHFT                                               0x0

#define HWIO_TCSR_XPU_NSEN_STATUS_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00005004)
#define HWIO_TCSR_XPU_NSEN_STATUS_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00005004)
#define HWIO_TCSR_XPU_NSEN_STATUS_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005004)
#define HWIO_TCSR_XPU_NSEN_STATUS_RMSK                                                                         0x2
#define HWIO_TCSR_XPU_NSEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_NSEN_STATUS_ADDR, HWIO_TCSR_XPU_NSEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_NSEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_NSEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_NSEN_STATUS_REGS_XPU2_NSEN_STATUS_BMSK                                                   0x2
#define HWIO_TCSR_XPU_NSEN_STATUS_REGS_XPU2_NSEN_STATUS_SHFT                                                   0x1

#define HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00005008)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00005008)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005008)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_RMSK                                                                       0x2
#define HWIO_TCSR_XPU_VMIDEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR, HWIO_TCSR_XPU_VMIDEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_REGS_XPU2_VMIDEN_STATUS_BMSK                                               0x2
#define HWIO_TCSR_XPU_VMIDEN_STATUS_REGS_XPU2_VMIDEN_STATUS_SHFT                                               0x1

#define HWIO_TCSR_XPU_MSAEN_STATUS_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000500c)
#define HWIO_TCSR_XPU_MSAEN_STATUS_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000500c)
#define HWIO_TCSR_XPU_MSAEN_STATUS_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000500c)
#define HWIO_TCSR_XPU_MSAEN_STATUS_RMSK                                                                        0x2
#define HWIO_TCSR_XPU_MSAEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_MSAEN_STATUS_ADDR, HWIO_TCSR_XPU_MSAEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_MSAEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_MSAEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_MSAEN_STATUS_REGS_XPU2_MSAEN_STATUS_BMSK                                                 0x2
#define HWIO_TCSR_XPU_MSAEN_STATUS_REGS_XPU2_MSAEN_STATUS_SHFT                                                 0x1

#define HWIO_TCSR_TZ_WONCE_n_ADDR(n)                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00006000 + 0x4 * (n))
#define HWIO_TCSR_TZ_WONCE_n_PHYS(n)                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006000 + 0x4 * (n))
#define HWIO_TCSR_TZ_WONCE_n_OFFS(n)                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006000 + 0x4 * (n))
#define HWIO_TCSR_TZ_WONCE_n_RMSK                                                                       0xffffffff
#define HWIO_TCSR_TZ_WONCE_n_MAXn                                                                               15
#define HWIO_TCSR_TZ_WONCE_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_TZ_WONCE_n_ADDR(n), HWIO_TCSR_TZ_WONCE_n_RMSK)
#define HWIO_TCSR_TZ_WONCE_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_TZ_WONCE_n_ADDR(n), mask)
#define HWIO_TCSR_TZ_WONCE_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_TZ_WONCE_n_ADDR(n),val)
#define HWIO_TCSR_TZ_WONCE_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_TZ_WONCE_n_ADDR(n),mask,val,HWIO_TCSR_TZ_WONCE_n_INI(n))
#define HWIO_TCSR_TZ_WONCE_n_TZ_WONCE_ADDRESS_BMSK                                                      0xffffffff
#define HWIO_TCSR_TZ_WONCE_n_TZ_WONCE_ADDRESS_SHFT                                                             0x0

#define HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x000060f0)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000060f0)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000060f0)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_RMSK                                                                       0x8f0
#define HWIO_TCSR_GCC_CLK_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR, HWIO_TCSR_GCC_CLK_MUX_SEL_RMSK)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR, m)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR,v)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR,m,v,HWIO_TCSR_GCC_CLK_MUX_SEL_IN)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_TIC_TPRONTS_BMSK                                                           0x800
#define HWIO_TCSR_GCC_CLK_MUX_SEL_TIC_TPRONTS_SHFT                                                             0xb
#define HWIO_TCSR_GCC_CLK_MUX_SEL_VMID_REG_BMSK                                                               0xf0
#define HWIO_TCSR_GCC_CLK_MUX_SEL_VMID_REG_SHFT                                                                0x4

#define HWIO_TCSR_QTIC_QZIP_ST_CTL_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000060f4)
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000060f4)
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000060f4)
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_RMSK                                                                       0xff
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_IN          \
        in_dword_masked(HWIO_TCSR_QTIC_QZIP_ST_CTL_ADDR, HWIO_TCSR_QTIC_QZIP_ST_CTL_RMSK)
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_INM(m)      \
        in_dword_masked(HWIO_TCSR_QTIC_QZIP_ST_CTL_ADDR, m)
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_OUT(v)      \
        out_dword(HWIO_TCSR_QTIC_QZIP_ST_CTL_ADDR,v)
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_QTIC_QZIP_ST_CTL_ADDR,m,v,HWIO_TCSR_QTIC_QZIP_ST_CTL_IN)
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_QZIP_ST_CTL_BMSK                                                           0xff
#define HWIO_TCSR_QTIC_QZIP_ST_CTL_QZIP_ST_CTL_SHFT                                                            0x0

#define HWIO_TCSR_BOOT_MISC_DETECT_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00006100)
#define HWIO_TCSR_BOOT_MISC_DETECT_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006100)
#define HWIO_TCSR_BOOT_MISC_DETECT_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006100)
#define HWIO_TCSR_BOOT_MISC_DETECT_RMSK                                                                 0xffffffff
#define HWIO_TCSR_BOOT_MISC_DETECT_IN          \
        in_dword_masked(HWIO_TCSR_BOOT_MISC_DETECT_ADDR, HWIO_TCSR_BOOT_MISC_DETECT_RMSK)
#define HWIO_TCSR_BOOT_MISC_DETECT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BOOT_MISC_DETECT_ADDR, m)
#define HWIO_TCSR_BOOT_MISC_DETECT_OUT(v)      \
        out_dword(HWIO_TCSR_BOOT_MISC_DETECT_ADDR,v)
#define HWIO_TCSR_BOOT_MISC_DETECT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BOOT_MISC_DETECT_ADDR,m,v,HWIO_TCSR_BOOT_MISC_DETECT_IN)
#define HWIO_TCSR_BOOT_MISC_DETECT_BOOT_MISC_DETECT_BMSK                                                0xffffffff
#define HWIO_TCSR_BOOT_MISC_DETECT_BOOT_MISC_DETECT_SHFT                                                       0x0

#define HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_ADDR                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00006104)
#define HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_PHYS                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006104)
#define HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_OFFS                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006104)
#define HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_RMSK                                                        0xffffffff
#define HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_ADDR, HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_RMSK)
#define HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_ADDR, m)
#define HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_BOOT_IMEM_START_ADDR_BMSK                                   0xffffffff
#define HWIO_TCSR_TCSR_BOOT_IMEM_START_ADDR_BOOT_IMEM_START_ADDR_SHFT                                          0x0

#define HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00006108)
#define HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006108)
#define HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006108)
#define HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_RMSK                                                              0xffffffff
#define HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_ADDR, HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_RMSK)
#define HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_ADDR, m)
#define HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_BOOT_IMEM_SIZE_BMSK                                               0xffffffff
#define HWIO_TCSR_TCSR_BOOT_IMEM_SIZE_BOOT_IMEM_SIZE_SHFT                                                      0x0

#define HWIO_TCSR_BOOT_IMEM_DISABLE_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000610c)
#define HWIO_TCSR_BOOT_IMEM_DISABLE_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000610c)
#define HWIO_TCSR_BOOT_IMEM_DISABLE_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000610c)
#define HWIO_TCSR_BOOT_IMEM_DISABLE_RMSK                                                                       0x1
#define HWIO_TCSR_BOOT_IMEM_DISABLE_IN          \
        in_dword_masked(HWIO_TCSR_BOOT_IMEM_DISABLE_ADDR, HWIO_TCSR_BOOT_IMEM_DISABLE_RMSK)
#define HWIO_TCSR_BOOT_IMEM_DISABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_BOOT_IMEM_DISABLE_ADDR, m)
#define HWIO_TCSR_BOOT_IMEM_DISABLE_OUT(v)      \
        out_dword(HWIO_TCSR_BOOT_IMEM_DISABLE_ADDR,v)
#define HWIO_TCSR_BOOT_IMEM_DISABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BOOT_IMEM_DISABLE_ADDR,m,v,HWIO_TCSR_BOOT_IMEM_DISABLE_IN)
#define HWIO_TCSR_BOOT_IMEM_DISABLE_BOOT_IMEM_DISABLE_BMSK                                                     0x1
#define HWIO_TCSR_BOOT_IMEM_DISABLE_BOOT_IMEM_DISABLE_SHFT                                                     0x0

#define HWIO_TCSR_APSS_VMID_ADDR                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00006110)
#define HWIO_TCSR_APSS_VMID_PHYS                                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006110)
#define HWIO_TCSR_APSS_VMID_OFFS                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006110)
#define HWIO_TCSR_APSS_VMID_RMSK                                                                              0x1f
#define HWIO_TCSR_APSS_VMID_IN          \
        in_dword_masked(HWIO_TCSR_APSS_VMID_ADDR, HWIO_TCSR_APSS_VMID_RMSK)
#define HWIO_TCSR_APSS_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_APSS_VMID_ADDR, m)
#define HWIO_TCSR_APSS_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_APSS_VMID_ADDR,v)
#define HWIO_TCSR_APSS_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_APSS_VMID_ADDR,m,v,HWIO_TCSR_APSS_VMID_IN)
#define HWIO_TCSR_APSS_VMID_APSS_VMID_BMSK                                                                    0x1f
#define HWIO_TCSR_APSS_VMID_APSS_VMID_SHFT                                                                     0x0

#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_ADDR                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00006120)
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_PHYS                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006120)
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_OFFS                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006120)
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_RMSK                                                              0xffff
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_IN          \
        in_dword_masked(HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_ADDR, HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_RMSK)
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_ADDR, m)
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_OUT(v)      \
        out_dword(HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_ADDR,v)
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_ADDR,m,v,HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_IN)
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_RPM_CODE_RAM_SPLIT_ADDR_BMSK                                      0xffff
#define HWIO_TCSR_RPM_CODE_RAM_SPLIT_ADDR_RPM_CODE_RAM_SPLIT_ADDR_SHFT                                         0x0

#define HWIO_TCSR_WCSS_TESTBUS_SEL_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00006124)
#define HWIO_TCSR_WCSS_TESTBUS_SEL_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006124)
#define HWIO_TCSR_WCSS_TESTBUS_SEL_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006124)
#define HWIO_TCSR_WCSS_TESTBUS_SEL_RMSK                                                                       0xff
#define HWIO_TCSR_WCSS_TESTBUS_SEL_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_TESTBUS_SEL_ADDR, HWIO_TCSR_WCSS_TESTBUS_SEL_RMSK)
#define HWIO_TCSR_WCSS_TESTBUS_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_TESTBUS_SEL_ADDR, m)
#define HWIO_TCSR_WCSS_TESTBUS_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_TESTBUS_SEL_ADDR,v)
#define HWIO_TCSR_WCSS_TESTBUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_TESTBUS_SEL_ADDR,m,v,HWIO_TCSR_WCSS_TESTBUS_SEL_IN)
#define HWIO_TCSR_WCSS_TESTBUS_SEL_WCSS_TESTBUS_SEL_BMSK                                                      0xff
#define HWIO_TCSR_WCSS_TESTBUS_SEL_WCSS_TESTBUS_SEL_SHFT                                                       0x0

#define HWIO_TCSR_WCSS_AHBBM_CTRL_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00006128)
#define HWIO_TCSR_WCSS_AHBBM_CTRL_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006128)
#define HWIO_TCSR_WCSS_AHBBM_CTRL_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006128)
#define HWIO_TCSR_WCSS_AHBBM_CTRL_RMSK                                                                         0x7
#define HWIO_TCSR_WCSS_AHBBM_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_AHBBM_CTRL_ADDR, HWIO_TCSR_WCSS_AHBBM_CTRL_RMSK)
#define HWIO_TCSR_WCSS_AHBBM_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_AHBBM_CTRL_ADDR, m)
#define HWIO_TCSR_WCSS_AHBBM_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_AHBBM_CTRL_ADDR,v)
#define HWIO_TCSR_WCSS_AHBBM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_AHBBM_CTRL_ADDR,m,v,HWIO_TCSR_WCSS_AHBBM_CTRL_IN)
#define HWIO_TCSR_WCSS_AHBBM_CTRL_AHBBM_SOFT_RESET_BMSK                                                        0x4
#define HWIO_TCSR_WCSS_AHBBM_CTRL_AHBBM_SOFT_RESET_SHFT                                                        0x2
#define HWIO_TCSR_WCSS_AHBBM_CTRL_AHBBM_CLKGATE_DISABLE_BMSK                                                   0x2
#define HWIO_TCSR_WCSS_AHBBM_CTRL_AHBBM_CLKGATE_DISABLE_SHFT                                                   0x1
#define HWIO_TCSR_WCSS_AHBBM_CTRL_AHBBM_ROOT_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_TCSR_WCSS_AHBBM_CTRL_AHBBM_ROOT_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000612c)
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000612c)
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000612c)
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_RMSK                                                                     0x3
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_IN          \
        in_dword_masked(HWIO_TCSR_WLAN_TIMESTAMP_SYNC_ADDR, HWIO_TCSR_WLAN_TIMESTAMP_SYNC_RMSK)
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_INM(m)      \
        in_dword_masked(HWIO_TCSR_WLAN_TIMESTAMP_SYNC_ADDR, m)
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_OUT(v)      \
        out_dword(HWIO_TCSR_WLAN_TIMESTAMP_SYNC_ADDR,v)
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WLAN_TIMESTAMP_SYNC_ADDR,m,v,HWIO_TCSR_WLAN_TIMESTAMP_SYNC_IN)
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_AUDIO_STROBE_BMSK                                                        0x2
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_AUDIO_STROBE_SHFT                                                        0x1
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_MUX_SELECTION_BMSK                                                       0x1
#define HWIO_TCSR_WLAN_TIMESTAMP_SYNC_MUX_SELECTION_SHFT                                                       0x0

#define HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_ADDR                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00006130)
#define HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_PHYS                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006130)
#define HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_OFFS                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006130)
#define HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_RMSK                                                                 0x1
#define HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_IN          \
        in_dword_masked(HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_ADDR, HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_RMSK)
#define HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_ADDR, m)
#define HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_SRAM_REDUNDANCY_CRC_ERR_BMSK                                         0x1
#define HWIO_TCSR_SRAM_REDUNDANCY_CRC_ERR_SRAM_REDUNDANCY_CRC_ERR_SHFT                                         0x0

#define HWIO_TCSR_SPARE_APU_6_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00006134)
#define HWIO_TCSR_SPARE_APU_6_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006134)
#define HWIO_TCSR_SPARE_APU_6_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006134)
#define HWIO_TCSR_SPARE_APU_6_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_6_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_6_REG0_ADDR, HWIO_TCSR_SPARE_APU_6_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_6_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_6_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_6_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_6_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_6_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_6_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_6_REG0_IN)
#define HWIO_TCSR_SPARE_APU_6_REG0_SPARE_APU_6_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_6_REG0_SPARE_APU_6_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_6_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00006138)
#define HWIO_TCSR_SPARE_APU_6_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006138)
#define HWIO_TCSR_SPARE_APU_6_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006138)
#define HWIO_TCSR_SPARE_APU_6_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_6_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_6_REG1_ADDR, HWIO_TCSR_SPARE_APU_6_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_6_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_6_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_6_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_6_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_6_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_6_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_6_REG1_IN)
#define HWIO_TCSR_SPARE_APU_6_REG1_SPARE_APU_6_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_6_REG1_SPARE_APU_6_REG1_SHFT                                                       0x0

#define HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00007000)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007000)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007000)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RMSK                                                                   0x1f1fffe
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR, HWIO_TCSR_MMSS_RPM_IRQ_EN_RMSK)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR, m)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR,v)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR,m,v,HWIO_TCSR_MMSS_RPM_IRQ_EN_IN)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_VENUS0_IRQ_BMSK                                             0x1000000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_VENUS0_IRQ_SHFT                                                  0x18
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ10_BMSK                                             0x800000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ10_SHFT                                                 0x17
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ11_BMSK                                             0x400000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ11_SHFT                                                 0x16
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ12_BMSK                                             0x200000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ12_SHFT                                                 0x15
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_MDSS_IRQ_BMSK                                                0x100000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_MDSS_IRQ_SHFT                                                    0x14
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ3_BMSK                                              0x10000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ3_SHFT                                                 0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ2_BMSK                                               0x8000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ2_SHFT                                                  0xf
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ1_BMSK                                               0x4000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ1_SHFT                                                  0xe
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ0_BMSK                                               0x2000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ0_SHFT                                                  0xd
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ0_BMSK                                                0x1000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ0_SHFT                                                   0xc
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ1_BMSK                                                 0x800
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ1_SHFT                                                   0xb
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ2_BMSK                                                 0x400
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ2_SHFT                                                   0xa
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ3_BMSK                                                 0x200
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ3_SHFT                                                   0x9
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ4_BMSK                                                 0x100
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ4_SHFT                                                   0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ5_BMSK                                                  0x80
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ5_SHFT                                                   0x7
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ6_BMSK                                                  0x40
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ6_SHFT                                                   0x6
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ7_BMSK                                                  0x20
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ7_SHFT                                                   0x5
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ8_BMSK                                                  0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ8_SHFT                                                   0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ9_BMSK                                                   0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ9_SHFT                                                   0x3
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CSIPHY_0_IRQ_BMSK                                                 0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CSIPHY_0_IRQ_SHFT                                                 0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CSIPHY_1_IRQ_BMSK                                                 0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CSIPHY_1_IRQ_SHFT                                                 0x1

#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00007004)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007004)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007004)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RMSK                                                                0x1f1fffe
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR, HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RMSK)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR, m)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR,v)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR,m,v,HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_IN)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_VENUS0_IRQ_BMSK                                       0x1000000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_VENUS0_IRQ_SHFT                                            0x18
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ10_BMSK                                       0x800000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ10_SHFT                                           0x17
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ11_BMSK                                       0x400000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ11_SHFT                                           0x16
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ12_BMSK                                       0x200000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ12_SHFT                                           0x15
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_MDSS_IRQ_BMSK                                          0x100000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_MDSS_IRQ_SHFT                                              0x14
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ3_BMSK                                        0x10000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ3_SHFT                                           0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ2_BMSK                                         0x8000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ2_SHFT                                            0xf
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ1_BMSK                                         0x4000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ1_SHFT                                            0xe
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ0_BMSK                                         0x2000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ0_SHFT                                            0xd
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ0_BMSK                                          0x1000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ0_SHFT                                             0xc
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ1_BMSK                                           0x800
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ1_SHFT                                             0xb
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ2_BMSK                                           0x400
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ2_SHFT                                             0xa
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ3_BMSK                                           0x200
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ3_SHFT                                             0x9
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ4_BMSK                                           0x100
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ4_SHFT                                             0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ5_BMSK                                            0x80
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ5_SHFT                                             0x7
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ6_BMSK                                            0x40
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ6_SHFT                                             0x6
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ7_BMSK                                            0x20
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ7_SHFT                                             0x5
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ8_BMSK                                            0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ8_SHFT                                             0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ9_BMSK                                             0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ9_SHFT                                             0x3
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CSIPHY_0_IRQ_BMSK                                           0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CSIPHY_0_IRQ_SHFT                                           0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CSIPHY_1_IRQ_BMSK                                           0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CSIPHY_1_IRQ_SHFT                                           0x1

#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00007008)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007008)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007008)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RMSK                                                               0x1f1fffe
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_STATUS_ADDR, HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RMSK)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_STATUS_ADDR, m)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_VENUS0_IRQ_BMSK                                     0x1000000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_VENUS0_IRQ_SHFT                                          0x18
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ10_BMSK                                     0x800000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ10_SHFT                                         0x17
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ11_BMSK                                     0x400000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ11_SHFT                                         0x16
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ12_BMSK                                     0x200000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ12_SHFT                                         0x15
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_MDSS_IRQ_BMSK                                        0x100000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_MDSS_IRQ_SHFT                                            0x14
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ3_BMSK                                      0x10000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ3_SHFT                                         0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ2_BMSK                                       0x8000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ2_SHFT                                          0xf
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ1_BMSK                                       0x4000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ1_SHFT                                          0xe
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ0_BMSK                                       0x2000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ0_SHFT                                          0xd
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ0_BMSK                                        0x1000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ0_SHFT                                           0xc
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ1_BMSK                                         0x800
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ1_SHFT                                           0xb
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ2_BMSK                                         0x400
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ2_SHFT                                           0xa
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ3_BMSK                                         0x200
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ3_SHFT                                           0x9
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ4_BMSK                                         0x100
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ4_SHFT                                           0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ5_BMSK                                          0x80
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ5_SHFT                                           0x7
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ6_BMSK                                          0x40
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ6_SHFT                                           0x6
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ7_BMSK                                          0x20
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ7_SHFT                                           0x5
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ8_BMSK                                          0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ8_SHFT                                           0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ9_BMSK                                           0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ9_SHFT                                           0x3
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CSIPHY_0_IRQ_BMSK                                         0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CSIPHY_0_IRQ_SHFT                                         0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CSIPHY_1_IRQ_BMSK                                         0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CSIPHY_1_IRQ_SHFT                                         0x1

#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_ADDR                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00007010)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_PHYS                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007010)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_OFFS                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007010)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_RMSK                                                     0xffffffff
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_ADDR, HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_RMSK)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_OXILI_GC_SYS_AHB_STATUS_BMSK                             0xffffffff
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_OXILI_GC_SYS_AHB_STATUS_SHFT                                    0x0

#define HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00007014)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007014)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007014)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_RMSK                                                                      0xf
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR, HWIO_TCSR_MMSS_OXILI_CMD_REG_RMSK)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_CMD_REG_IN)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OXILI_CMD_BMSK                                                            0xf
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OXILI_CMD_SHFT                                                            0x0

#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00007020)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_PHYS                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007020)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_OFFS                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007020)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_RMSK                                                              0x83ff
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR, HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_RMSK)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR, m)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR,v)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR,m,v,HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_IN)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLAMP_EN_BMSK                                                0x8000
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLAMP_EN_SHFT                                                   0xf
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLKLN_EN_BMSK                                                 0x200
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLKLN_EN_SHFT                                                   0x9
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLKLN_ULPS_REQUEST_BMSK                                       0x100
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLKLN_ULPS_REQUEST_SHFT                                         0x8
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN0_EN_BMSK                                                   0x80
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN0_EN_SHFT                                                    0x7
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN0_ULPS_REQUEST_BMSK                                         0x40
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN0_ULPS_REQUEST_SHFT                                          0x6
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN1_EN_BMSK                                                   0x20
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN1_EN_SHFT                                                    0x5
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN1_ULPS_REQUEST_BMSK                                         0x10
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN1_ULPS_REQUEST_SHFT                                          0x4
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN2_EN_BMSK                                                    0x8
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN2_EN_SHFT                                                    0x3
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN2_ULPS_REQUEST_BMSK                                          0x4
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN2_ULPS_REQUEST_SHFT                                          0x2
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN3_EN_BMSK                                                    0x2
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN3_EN_SHFT                                                    0x1
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN3_ULPS_REQUEST_BMSK                                          0x1
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN3_ULPS_REQUEST_SHFT                                          0x0

#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00007024)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_PHYS                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007024)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_OFFS                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007024)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_RMSK                                                                  0x1
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR, HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_RMSK)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR, m)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR,v)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR,m,v,HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_IN)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_DSI_PHYRESET_CTRL_BMSK                                                0x1
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_DSI_PHYRESET_CTRL_SHFT                                                0x0

#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00007030)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_PHYS                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007030)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_OFFS                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007030)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_RMSK                                                                 0xff
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR, HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_RMSK)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR, m)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR,v)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR,m,v,HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_IN)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_WAKEUP_COUNTER_BMSK                                                  0xf0
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_WAKEUP_COUNTER_SHFT                                                   0x4
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_TO_SLEEP_COUNTER_BMSK                                                 0xf
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_TO_SLEEP_COUNTER_SHFT                                                 0x0

#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00007034)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_PHYS                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007034)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_OFFS                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007034)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_RMSK                                                         0xffffff
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR, HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_RMSK)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR, m)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR,v)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR,m,v,HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_IN)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_HALT_CLOCK_BMSK                                              0xff0000
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_HALT_CLOCK_SHFT                                                  0x10
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_CORE_ON_BMSK                                                   0xff00
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_CORE_ON_SHFT                                                      0x8
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_PERIF_ON_BMSK                                                    0xff
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_PERIF_ON_SHFT                                                     0x0

#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00007038)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_PHYS                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007038)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_OFFS                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007038)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_RMSK                                                                    0x7
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR, HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_RMSK)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR, m)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR,v)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR,m,v,HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_IN)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_EX_RAM_CLK_EN_BMSK                                                      0x4
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_EX_RAM_CLK_EN_SHFT                                                      0x2
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_EX_RAM_CONFIG_BMSK                                                      0x3
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_EX_RAM_CONFIG_SHFT                                                      0x0

#define HWIO_TCSR_SPARE_APU_7_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000703c)
#define HWIO_TCSR_SPARE_APU_7_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000703c)
#define HWIO_TCSR_SPARE_APU_7_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000703c)
#define HWIO_TCSR_SPARE_APU_7_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_7_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_7_REG0_ADDR, HWIO_TCSR_SPARE_APU_7_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_7_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_7_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_7_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_7_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_7_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_7_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_7_REG0_IN)
#define HWIO_TCSR_SPARE_APU_7_REG0_SPARE_APU_7_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_7_REG0_SPARE_APU_7_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_7_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00007040)
#define HWIO_TCSR_SPARE_APU_7_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007040)
#define HWIO_TCSR_SPARE_APU_7_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007040)
#define HWIO_TCSR_SPARE_APU_7_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_7_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_7_REG1_ADDR, HWIO_TCSR_SPARE_APU_7_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_7_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_7_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_7_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_7_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_7_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_7_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_7_REG1_IN)
#define HWIO_TCSR_SPARE_APU_7_REG1_SPARE_APU_7_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_7_REG1_SPARE_APU_7_REG1_SHFT                                                       0x0

#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_ADDR                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00008000)
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_PHYS                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00008000)
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_OFFS                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008000)
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_RMSK                                                     0xffffffff
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_IN          \
        in_dword_masked(HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_ADDR, HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_RMSK)
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_INM(m)      \
        in_dword_masked(HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_ADDR, m)
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_OUT(v)      \
        out_dword(HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_ADDR,v)
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_ADDR,m,v,HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_IN)
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_CFG_BITS_SHFT_BMSK                                       0xffffffff
#define HWIO_TCSR_MASTER_CFG_COMPUTE_SIGNALING_CFG_BITS_SHFT_SHFT                                              0x0

#define HWIO_TCSR_SPARE_APU_8_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00008004)
#define HWIO_TCSR_SPARE_APU_8_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00008004)
#define HWIO_TCSR_SPARE_APU_8_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008004)
#define HWIO_TCSR_SPARE_APU_8_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_8_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_8_REG0_ADDR, HWIO_TCSR_SPARE_APU_8_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_8_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_8_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_8_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_8_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_8_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_8_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_8_REG0_IN)
#define HWIO_TCSR_SPARE_APU_8_REG0_SPARE_APU_8_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_8_REG0_SPARE_APU_8_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_8_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00008008)
#define HWIO_TCSR_SPARE_APU_8_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00008008)
#define HWIO_TCSR_SPARE_APU_8_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008008)
#define HWIO_TCSR_SPARE_APU_8_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_8_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_8_REG1_ADDR, HWIO_TCSR_SPARE_APU_8_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_8_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_8_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_8_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_8_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_8_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_8_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_8_REG1_IN)
#define HWIO_TCSR_SPARE_APU_8_REG1_SPARE_APU_8_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_8_REG1_SPARE_APU_8_REG1_SHFT                                                       0x0

#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00009000)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_PHYS                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00009000)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_OFFS                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00009000)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_RMSK                                                             0xffffffff
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_IN          \
        in_dword_masked(HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR, HWIO_TCSR_RESET_DEBUG_SW_ENTRY_RMSK)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_INM(m)      \
        in_dword_masked(HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR, m)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_OUT(v)      \
        out_dword(HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR,v)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR,m,v,HWIO_TCSR_RESET_DEBUG_SW_ENTRY_IN)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_RESET_DEBUG_SW_ENTRY_BMSK                                        0xffffffff
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_RESET_DEBUG_SW_ENTRY_SHFT                                               0x0

#define HWIO_TCSR_SPARE_APU_9_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00009004)
#define HWIO_TCSR_SPARE_APU_9_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00009004)
#define HWIO_TCSR_SPARE_APU_9_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00009004)
#define HWIO_TCSR_SPARE_APU_9_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_9_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_9_REG0_ADDR, HWIO_TCSR_SPARE_APU_9_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_9_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_9_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_9_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_9_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_9_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_9_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_9_REG0_IN)
#define HWIO_TCSR_SPARE_APU_9_REG0_SPARE_APU_9_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_9_REG0_SPARE_APU_9_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_9_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00009008)
#define HWIO_TCSR_SPARE_APU_9_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00009008)
#define HWIO_TCSR_SPARE_APU_9_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00009008)
#define HWIO_TCSR_SPARE_APU_9_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_9_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_9_REG1_ADDR, HWIO_TCSR_SPARE_APU_9_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_9_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_9_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_9_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_9_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_9_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_9_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_9_REG1_IN)
#define HWIO_TCSR_SPARE_APU_9_REG1_SPARE_APU_9_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_9_REG1_SPARE_APU_9_REG1_SHFT                                                       0x0

#define HWIO_TCSR_QPDI_DISABLE_CFG_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000a000)
#define HWIO_TCSR_QPDI_DISABLE_CFG_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000a000)
#define HWIO_TCSR_QPDI_DISABLE_CFG_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a000)
#define HWIO_TCSR_QPDI_DISABLE_CFG_RMSK                                                                      0x303
#define HWIO_TCSR_QPDI_DISABLE_CFG_IN          \
        in_dword_masked(HWIO_TCSR_QPDI_DISABLE_CFG_ADDR, HWIO_TCSR_QPDI_DISABLE_CFG_RMSK)
#define HWIO_TCSR_QPDI_DISABLE_CFG_INM(m)      \
        in_dword_masked(HWIO_TCSR_QPDI_DISABLE_CFG_ADDR, m)
#define HWIO_TCSR_QPDI_DISABLE_CFG_OUT(v)      \
        out_dword(HWIO_TCSR_QPDI_DISABLE_CFG_ADDR,v)
#define HWIO_TCSR_QPDI_DISABLE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_QPDI_DISABLE_CFG_ADDR,m,v,HWIO_TCSR_QPDI_DISABLE_CFG_IN)
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_SPMI_DBG_ACK_BMSK                                                    0x200
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_SPMI_DBG_ACK_SHFT                                                      0x9
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_SPMI_DBG_REQ_BMSK                                                    0x100
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_SPMI_DBG_REQ_SHFT                                                      0x8
#define HWIO_TCSR_QPDI_DISABLE_CFG_SPMI_HANDSHAKE_DISABLE_BMSK                                                 0x2
#define HWIO_TCSR_QPDI_DISABLE_CFG_SPMI_HANDSHAKE_DISABLE_SHFT                                                 0x1
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_DISABLE_CFG_BMSK                                                       0x1
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_DISABLE_CFG_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_A_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000a004)
#define HWIO_TCSR_SPARE_APU_A_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000a004)
#define HWIO_TCSR_SPARE_APU_A_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a004)
#define HWIO_TCSR_SPARE_APU_A_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_A_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_A_REG0_ADDR, HWIO_TCSR_SPARE_APU_A_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_A_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_A_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_A_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_A_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_A_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_A_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_A_REG0_IN)
#define HWIO_TCSR_SPARE_APU_A_REG0_SPARE_APU_A_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_A_REG0_SPARE_APU_A_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_A_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000a008)
#define HWIO_TCSR_SPARE_APU_A_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000a008)
#define HWIO_TCSR_SPARE_APU_A_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a008)
#define HWIO_TCSR_SPARE_APU_A_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_A_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_A_REG1_ADDR, HWIO_TCSR_SPARE_APU_A_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_A_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_A_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_A_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_A_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_A_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_A_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_A_REG1_IN)
#define HWIO_TCSR_SPARE_APU_A_REG1_SPARE_APU_A_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_A_REG1_SPARE_APU_A_REG1_SHFT                                                       0x0

#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_ADDR                                           (TCSR_TCSR_REGS_REG_BASE      + 0x0000c000)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_PHYS                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000c000)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_OFFS                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c000)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_RMSK                                           0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_IN          \
        in_dword_masked(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_ADDR, HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_RMSK)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_INM(m)      \
        in_dword_masked(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_ADDR, m)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_PROCESSOR_0_STATUS_USER_BMSK                   0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_USER_PROCESSOR_0_STATUS_USER_SHFT                          0x0

#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_USER_ADDR                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000c004)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_USER_PHYS                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000c004)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_USER_OFFS                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c004)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_USER_RMSK                                            0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_USER_OUT(v)      \
        out_dword(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_USER_ADDR,v)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_USER_PROCESSOR_0_CLEAR_USER_BMSK                     0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_USER_PROCESSOR_0_CLEAR_USER_SHFT                            0x0

#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_ADDR                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000c008)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_PHYS                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000c008)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_OFFS                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c008)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_RMSK                                             0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_IN          \
        in_dword_masked(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_ADDR, HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_RMSK)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_INM(m)      \
        in_dword_masked(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_ADDR, m)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_OUT(v)      \
        out_dword(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_ADDR,v)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_ADDR,m,v,HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_IN)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_PROCESSOR_0_MASK_USER_BMSK                       0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_USER_PROCESSOR_0_MASK_USER_SHFT                              0x0

#define HWIO_TCSR_SPARE_APU_C_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000c00c)
#define HWIO_TCSR_SPARE_APU_C_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000c00c)
#define HWIO_TCSR_SPARE_APU_C_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c00c)
#define HWIO_TCSR_SPARE_APU_C_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_C_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_C_REG0_ADDR, HWIO_TCSR_SPARE_APU_C_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_C_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_C_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_C_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_C_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_C_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_C_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_C_REG0_IN)
#define HWIO_TCSR_SPARE_APU_C_REG0_SPARE_APU_C_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_C_REG0_SPARE_APU_C_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_C_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000c010)
#define HWIO_TCSR_SPARE_APU_C_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000c010)
#define HWIO_TCSR_SPARE_APU_C_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c010)
#define HWIO_TCSR_SPARE_APU_C_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_C_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_C_REG1_ADDR, HWIO_TCSR_SPARE_APU_C_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_C_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_C_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_C_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_C_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_C_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_C_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_C_REG1_IN)
#define HWIO_TCSR_SPARE_APU_C_REG1_SPARE_APU_C_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_C_REG1_SPARE_APU_C_REG1_SHFT                                                       0x0

#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_ADDR                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000d000)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_PHYS                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000d000)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_OFFS                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d000)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_RMSK                                                0xffffffff
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_IN          \
        in_dword_masked(HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_ADDR, HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_RMSK)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_ADDR, m)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_OUT(v)      \
        out_dword(HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_ADDR,v)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_ADDR,m,v,HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_IN)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_KERNEL_COMPUTE_SIGNALING_WRITE_STATUS_BMSK          0xffffffff
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_KERNEL_0_KERNEL_COMPUTE_SIGNALING_WRITE_STATUS_SHFT                 0x0

#define HWIO_TCSR_SPARE_APU_D_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000d004)
#define HWIO_TCSR_SPARE_APU_D_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000d004)
#define HWIO_TCSR_SPARE_APU_D_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d004)
#define HWIO_TCSR_SPARE_APU_D_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_D_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_D_REG0_ADDR, HWIO_TCSR_SPARE_APU_D_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_D_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_D_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_D_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_D_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_D_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_D_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_D_REG0_IN)
#define HWIO_TCSR_SPARE_APU_D_REG0_SPARE_APU_D_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_D_REG0_SPARE_APU_D_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_D_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000d008)
#define HWIO_TCSR_SPARE_APU_D_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000d008)
#define HWIO_TCSR_SPARE_APU_D_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d008)
#define HWIO_TCSR_SPARE_APU_D_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_D_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_D_REG1_ADDR, HWIO_TCSR_SPARE_APU_D_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_D_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_D_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_D_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_D_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_D_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_D_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_D_REG1_IN)
#define HWIO_TCSR_SPARE_APU_D_REG1_SPARE_APU_D_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_D_REG1_SPARE_APU_D_REG1_SHFT                                                       0x0

#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_ADDR                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000e000)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_PHYS                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000e000)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_OFFS                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000e000)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_RMSK                                         0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_IN          \
        in_dword_masked(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_ADDR, HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_RMSK)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_ADDR, m)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_PROCESSOR_0_STATUS_KERNEL_BMSK               0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_STATUS_KERNEL_PROCESSOR_0_STATUS_KERNEL_SHFT                      0x0

#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_KERNEL_ADDR                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000e004)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_KERNEL_PHYS                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000e004)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_KERNEL_OFFS                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000e004)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_KERNEL_RMSK                                          0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_KERNEL_OUT(v)      \
        out_dword(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_KERNEL_ADDR,v)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_KERNEL_PROCESSOR_0_CLEAR_KERNEL_BMSK                 0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_CLEAR_KERNEL_PROCESSOR_0_CLEAR_KERNEL_SHFT                        0x0

#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_ADDR                                           (TCSR_TCSR_REGS_REG_BASE      + 0x0000e008)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_PHYS                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000e008)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_OFFS                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000e008)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_RMSK                                           0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_IN          \
        in_dword_masked(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_ADDR, HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_RMSK)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_ADDR, m)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_OUT(v)      \
        out_dword(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_ADDR,v)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_ADDR,m,v,HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_IN)
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_PROCESSOR_0_MASK_KERNEL_BMSK                   0xffffffff
#define HWIO_TCSR_PROCESSOR_0_COMPUTE_SIGNAL_MASK_KERNEL_PROCESSOR_0_MASK_KERNEL_SHFT                          0x0

#define HWIO_TCSR_SPARE_APU_E_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000e00c)
#define HWIO_TCSR_SPARE_APU_E_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000e00c)
#define HWIO_TCSR_SPARE_APU_E_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000e00c)
#define HWIO_TCSR_SPARE_APU_E_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_E_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_E_REG0_ADDR, HWIO_TCSR_SPARE_APU_E_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_E_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_E_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_E_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_E_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_E_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_E_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_E_REG0_IN)
#define HWIO_TCSR_SPARE_APU_E_REG0_SPARE_APU_E_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_E_REG0_SPARE_APU_E_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_E_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000e010)
#define HWIO_TCSR_SPARE_APU_E_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000e010)
#define HWIO_TCSR_SPARE_APU_E_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000e010)
#define HWIO_TCSR_SPARE_APU_E_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_E_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_E_REG1_ADDR, HWIO_TCSR_SPARE_APU_E_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_E_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_E_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_E_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_E_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_E_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_E_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_E_REG1_IN)
#define HWIO_TCSR_SPARE_APU_E_REG1_SPARE_APU_E_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_E_REG1_SPARE_APU_E_REG1_SHFT                                                       0x0

#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_ADDR                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000f000)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_PHYS                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f000)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_OFFS                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f000)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_RMSK                                                  0xffffffff
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_IN          \
        in_dword_masked(HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_ADDR, HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_RMSK)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_ADDR, m)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_OUT(v)      \
        out_dword(HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_ADDR,v)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_ADDR,m,v,HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_IN)
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_USER_COMPUTE_SIGNALING_WRITE_STATUS_BMSK              0xffffffff
#define HWIO_TCSR_MASTER_COMPUTE_SIGNALING_USER_0_USER_COMPUTE_SIGNALING_WRITE_STATUS_SHFT                     0x0

#define HWIO_TCSR_SPARE_APU_REG0_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000f004)
#define HWIO_TCSR_SPARE_APU_REG0_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f004)
#define HWIO_TCSR_SPARE_APU_REG0_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f004)
#define HWIO_TCSR_SPARE_APU_REG0_RMSK                                                                   0xffffffff
#define HWIO_TCSR_SPARE_APU_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG0_ADDR, HWIO_TCSR_SPARE_APU_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_REG0_IN)
#define HWIO_TCSR_SPARE_APU_REG0_SPARE_APU_REG0_BMSK                                                    0xffffffff
#define HWIO_TCSR_SPARE_APU_REG0_SPARE_APU_REG0_SHFT                                                           0x0

#define HWIO_TCSR_SPARE_APU_REG1_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000f008)
#define HWIO_TCSR_SPARE_APU_REG1_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f008)
#define HWIO_TCSR_SPARE_APU_REG1_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f008)
#define HWIO_TCSR_SPARE_APU_REG1_RMSK                                                                   0xffffffff
#define HWIO_TCSR_SPARE_APU_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG1_ADDR, HWIO_TCSR_SPARE_APU_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_REG1_IN)
#define HWIO_TCSR_SPARE_APU_REG1_SPARE_APU_REG1_BMSK                                                    0xffffffff
#define HWIO_TCSR_SPARE_APU_REG1_SPARE_APU_REG1_SHFT                                                           0x0

#define HWIO_TCSR_SPARE_APU_REG2_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000f00c)
#define HWIO_TCSR_SPARE_APU_REG2_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f00c)
#define HWIO_TCSR_SPARE_APU_REG2_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f00c)
#define HWIO_TCSR_SPARE_APU_REG2_RMSK                                                                   0xffffffff
#define HWIO_TCSR_SPARE_APU_REG2_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG2_ADDR, HWIO_TCSR_SPARE_APU_REG2_RMSK)
#define HWIO_TCSR_SPARE_APU_REG2_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG2_ADDR, m)
#define HWIO_TCSR_SPARE_APU_REG2_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_REG2_ADDR,v)
#define HWIO_TCSR_SPARE_APU_REG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_REG2_ADDR,m,v,HWIO_TCSR_SPARE_APU_REG2_IN)
#define HWIO_TCSR_SPARE_APU_REG2_SPARE_APU_REG2_BMSK                                                    0xffffffff
#define HWIO_TCSR_SPARE_APU_REG2_SPARE_APU_REG2_SHFT                                                           0x0

#define HWIO_TCSR_SPARE_APU_REG3_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000f010)
#define HWIO_TCSR_SPARE_APU_REG3_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f010)
#define HWIO_TCSR_SPARE_APU_REG3_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f010)
#define HWIO_TCSR_SPARE_APU_REG3_RMSK                                                                   0xffffffff
#define HWIO_TCSR_SPARE_APU_REG3_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG3_ADDR, HWIO_TCSR_SPARE_APU_REG3_RMSK)
#define HWIO_TCSR_SPARE_APU_REG3_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG3_ADDR, m)
#define HWIO_TCSR_SPARE_APU_REG3_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_REG3_ADDR,v)
#define HWIO_TCSR_SPARE_APU_REG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_REG3_ADDR,m,v,HWIO_TCSR_SPARE_APU_REG3_IN)
#define HWIO_TCSR_SPARE_APU_REG3_SPARE_APU_REG3_BMSK                                                    0xffffffff
#define HWIO_TCSR_SPARE_APU_REG3_SPARE_APU_REG3_SHFT                                                           0x0

#define HWIO_TCSR_SYS_POWER_CTRL_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00010000)
#define HWIO_TCSR_SYS_POWER_CTRL_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00010000)
#define HWIO_TCSR_SYS_POWER_CTRL_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00010000)
#define HWIO_TCSR_SYS_POWER_CTRL_RMSK                                                                       0xffff
#define HWIO_TCSR_SYS_POWER_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_SYS_POWER_CTRL_ADDR, HWIO_TCSR_SYS_POWER_CTRL_RMSK)
#define HWIO_TCSR_SYS_POWER_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SYS_POWER_CTRL_ADDR, m)
#define HWIO_TCSR_SYS_POWER_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_SYS_POWER_CTRL_ADDR,v)
#define HWIO_TCSR_SYS_POWER_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SYS_POWER_CTRL_ADDR,m,v,HWIO_TCSR_SYS_POWER_CTRL_IN)
#define HWIO_TCSR_SYS_POWER_CTRL_SYS_POWER_CTRL_BMSK                                                        0xffff
#define HWIO_TCSR_SYS_POWER_CTRL_SYS_POWER_CTRL_SHFT                                                           0x0

#define HWIO_TCSR_USB_CORE_ID_ADDR                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_PHYS                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_OFFS                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_RMSK                                                                             0x3
#define HWIO_TCSR_USB_CORE_ID_IN          \
        in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, HWIO_TCSR_USB_CORE_ID_RMSK)
#define HWIO_TCSR_USB_CORE_ID_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, m)
#define HWIO_TCSR_USB_CORE_ID_OUT(v)      \
        out_dword(HWIO_TCSR_USB_CORE_ID_ADDR,v)
#define HWIO_TCSR_USB_CORE_ID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_USB_CORE_ID_ADDR,m,v,HWIO_TCSR_USB_CORE_ID_IN)
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_BMSK                                                                 0x3
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_SHFT                                                                 0x0

#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_ADDR                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000b104)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_PHYS                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b104)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_OFFS                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b104)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_RMSK                                                            0xffffffff
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDLPI_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDLPI_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDLPI_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDLPI_ACC_0_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDLPI_ACC_0_ADDR,m,v,HWIO_TCSR_COMPILER_VDDLPI_ACC_0_IN)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_HDHPLLSP127_BMSK                                       0xfc000000
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_HDHPLLSP127_SHFT                                             0x1a
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_HPLVRF_BMSK                                             0x3f00000
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_HPLVRF_SHFT                                                  0x14
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_LLRF240_1_BMSK                                            0xf0000
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_LLRF240_1_SHFT                                               0x10
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_STDSP155_BMSK                                              0xf000
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_STDSP155_SHFT                                                 0xc
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_LLRF240_2_BMSK                                              0xf00
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_LLRF240_2_SHFT                                                0x8
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_LLPDP155_BMSK                                                0xf0
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_LLPDP155_SHFT                                                 0x4
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_LLSP155_BMSK                                                  0xf
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_0_COMPILER_LLSP155_SHFT                                                  0x0

#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_ADDR                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000b108)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_PHYS                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b108)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_OFFS                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b108)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_RMSK                                                              0xffffff
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDLPI_ACC_1_ADDR, HWIO_TCSR_COMPILER_VDDLPI_ACC_1_RMSK)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDLPI_ACC_1_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDLPI_ACC_1_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDLPI_ACC_1_ADDR,m,v,HWIO_TCSR_COMPILER_VDDLPI_ACC_1_IN)
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_COMPILER_SPARE_BMSK                                               0xfffff0
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_COMPILER_SPARE_SHFT                                                    0x4
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_COMPILER_UHDLLPDP155_BMSK                                              0xf
#define HWIO_TCSR_COMPILER_VDDLPI_ACC_1_COMPILER_UHDLLPDP155_SHFT                                              0x0

#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000b10c)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_PHYS                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b10c)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_OFFS                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b10c)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_RMSK                                                            0xffffffff
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDAPC_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR,m,v,HWIO_TCSR_COMPILER_VDDAPC_ACC_0_IN)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_HDHPLLSP127_BMSK                                       0xfc000000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_HDHPLLSP127_SHFT                                             0x1a
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_HPLVRF_BMSK                                             0x3f00000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_HPLVRF_SHFT                                                  0x14
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLRF240_1_BMSK                                            0xf0000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLRF240_1_SHFT                                               0x10
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_STDSP155_BMSK                                              0xf000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_STDSP155_SHFT                                                 0xc
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLRF240_2_BMSK                                              0xf00
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLRF240_2_SHFT                                                0x8
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLPDP155_BMSK                                                0xf0
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLPDP155_SHFT                                                 0x4
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLSP155_BMSK                                                  0xf
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLSP155_SHFT                                                  0x0

#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000b110)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_PHYS                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b110)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_OFFS                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b110)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_RMSK                                                              0xffffff
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR, HWIO_TCSR_COMPILER_VDDAPC_ACC_1_RMSK)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR,m,v,HWIO_TCSR_COMPILER_VDDAPC_ACC_1_IN)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_COMPILER_SPARE_BMSK                                               0xfffff0
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_COMPILER_SPARE_SHFT                                                    0x4
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_COMPILER_UHDLLPDP155_BMSK                                              0xf
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_COMPILER_UHDLLPDP155_SHFT                                              0x0

#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b114)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b114)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b114)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_RMSK                                                              0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_ADDR, HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_RMSK)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_IN)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP5_BMSK                                                  0x3f000000
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP5_SHFT                                                        0x18
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP4_BMSK                                                    0xfc0000
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP4_SHFT                                                        0x12
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP3_BMSK                                                     0x3f000
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP3_SHFT                                                         0xc
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP2_BMSK                                                       0xfc0
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP2_SHFT                                                         0x6
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP1_BMSK                                                        0x3f
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_0_CUSTOM_TYP1_SHFT                                                         0x0

#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b118)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b118)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b118)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_RMSK                                                              0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_ADDR, HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_RMSK)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_IN)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP10_BMSK                                                 0x3f000000
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP10_SHFT                                                       0x18
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP9_BMSK                                                    0xfc0000
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP9_SHFT                                                        0x12
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP8_BMSK                                                     0x3f000
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP8_SHFT                                                         0xc
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP7_BMSK                                                       0xfc0
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP7_SHFT                                                         0x6
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP6_BMSK                                                        0x3f
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_1_CUSTOM_TYP6_SHFT                                                         0x0

#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b11c)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b11c)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b11c)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_RMSK                                                                   0xfff
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_ADDR, HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_RMSK)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_IN)
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_CUSTOM_TYP12_BMSK                                                      0xfc0
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_CUSTOM_TYP12_SHFT                                                        0x6
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_CUSTOM_TYP11_BMSK                                                       0x3f
#define HWIO_TCSR_CUSTOM_VDDMSS_ACC_2_CUSTOM_TYP11_SHFT                                                        0x0

#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b120)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b120)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b120)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_RMSK                                                              0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR, HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_RMSK)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_IN)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP5_BMSK                                                  0x3f000000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP5_SHFT                                                        0x18
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP4_BMSK                                                    0xfc0000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP4_SHFT                                                        0x12
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP3_BMSK                                                     0x3f000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP3_SHFT                                                         0xc
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP2_BMSK                                                       0xfc0
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP2_SHFT                                                         0x6
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP1_BMSK                                                        0x3f
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP1_SHFT                                                         0x0

#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b124)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b124)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b124)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_RMSK                                                              0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR, HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_RMSK)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_IN)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP10_BMSK                                                 0x3f000000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP10_SHFT                                                       0x18
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP9_BMSK                                                    0xfc0000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP9_SHFT                                                        0x12
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP8_BMSK                                                     0x3f000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP8_SHFT                                                         0xc
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP7_BMSK                                                       0xfc0
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP7_SHFT                                                         0x6
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP6_BMSK                                                        0x3f
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP6_SHFT                                                         0x0

#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b128)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b128)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b128)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_RMSK                                                                   0xfff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR, HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_RMSK)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_IN)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_CUSTOM_TYP12_BMSK                                                      0xfc0
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_CUSTOM_TYP12_SHFT                                                        0x6
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_CUSTOM_TYP11_BMSK                                                       0x3f
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_CUSTOM_TYP11_SHFT                                                        0x0

#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000b12c)
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b12c)
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b12c)
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_RMSK                                                                      0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDLPI_ADDR, HWIO_TCSR_MEM_ACC_SEL_VDDLPI_RMSK)
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDLPI_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ACC_SEL_VDDLPI_ADDR,v)
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ACC_SEL_VDDLPI_ADDR,m,v,HWIO_TCSR_MEM_ACC_SEL_VDDLPI_IN)
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_MEM_ACC_SEL_VDDLPI_BMSK                                                   0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDLPI_MEM_ACC_SEL_VDDLPI_SHFT                                                   0x0

#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000b130)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b130)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b130)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_RMSK                                                                   0xffff
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR, HWIO_TCSR_MEM_ACC_SEL_VDDAPC_RMSK)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR,v)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR,m,v,HWIO_TCSR_MEM_ACC_SEL_VDDAPC_IN)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PWR_DATA_CORE_MX_VDDAPC_BMSK                               0xc000
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PWR_DATA_CORE_MX_VDDAPC_SHFT                                  0xe
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PWR_L2_TAGRAM_CORE_MX_VDDAPC_BMSK                          0x3000
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PWR_L2_TAGRAM_CORE_MX_VDDAPC_SHFT                             0xc
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PWR_REST_CORE_APCS_VDDAPC_BMSK                              0xc00
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PWR_REST_CORE_APCS_VDDAPC_SHFT                                0xa
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PWR_L1_DATA_CORE_APCS_VDDAPC_BMSK                           0x300
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PWR_L1_DATA_CORE_APCS_VDDAPC_SHFT                             0x8
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PERF_DATA_CORE_MX_VDDAPC_BMSK                                0xc0
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PERF_DATA_CORE_MX_VDDAPC_SHFT                                 0x6
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PERF_L2_TAGRAM_CORE_MX_VDDAPC_BMSK                           0x30
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PERF_L2_TAGRAM_CORE_MX_VDDAPC_SHFT                            0x4
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PERF_REST_CORE_APCS_VDDAPC_BMSK                               0xc
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PERF_REST_CORE_APCS_VDDAPC_SHFT                               0x2
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PERF_L1_DATA_CORE_APCS_VDDAPC_BMSK                            0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_PERF_L1_DATA_CORE_APCS_VDDAPC_SHFT                            0x0

#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_ADDR                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0000b138)
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_PHYS                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b138)
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_OFFS                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b138)
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_RMSK                                                             0xff
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_ADDR, HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_RMSK)
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_ADDR,v)
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_ADDR,m,v,HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_IN)
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_MEM_ACC_SW_OVERRIDE_LEGACY_BMSK                                  0xff
#define HWIO_TCSR_MEM_ACC_SW_OVERRIDE_LEGACY_MEM_ACC_SW_OVERRIDE_LEGACY_SHFT                                   0x0

#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_ADDR                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0000b140)
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_PHYS                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b140)
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_OFFS                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b140)
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_RMSK                                                             0xff
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_IN          \
        in_dword_masked(HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_ADDR, HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_RMSK)
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_ADDR, m)
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_ADDR,v)
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_ADDR,m,v,HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_IN)
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_MEM_CUSTOM_ACC_SW_OVERRIDE_BMSK                                  0xff
#define HWIO_TCSR_MEM_CUSTOM_ACC_SW_OVERRIDE_MEM_CUSTOM_ACC_SW_OVERRIDE_SHFT                                   0x0

#define HWIO_TCSR_SPARE_APU_B_REG0_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000b144)
#define HWIO_TCSR_SPARE_APU_B_REG0_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b144)
#define HWIO_TCSR_SPARE_APU_B_REG0_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b144)
#define HWIO_TCSR_SPARE_APU_B_REG0_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_B_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_B_REG0_ADDR, HWIO_TCSR_SPARE_APU_B_REG0_RMSK)
#define HWIO_TCSR_SPARE_APU_B_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_B_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_APU_B_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_B_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_APU_B_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_B_REG0_ADDR,m,v,HWIO_TCSR_SPARE_APU_B_REG0_IN)
#define HWIO_TCSR_SPARE_APU_B_REG0_SPARE_APU_B_REG0_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_B_REG0_SPARE_APU_B_REG0_SHFT                                                       0x0

#define HWIO_TCSR_SPARE_APU_B_REG1_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000b148)
#define HWIO_TCSR_SPARE_APU_B_REG1_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b148)
#define HWIO_TCSR_SPARE_APU_B_REG1_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b148)
#define HWIO_TCSR_SPARE_APU_B_REG1_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_B_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_B_REG1_ADDR, HWIO_TCSR_SPARE_APU_B_REG1_RMSK)
#define HWIO_TCSR_SPARE_APU_B_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_B_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_APU_B_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_B_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_APU_B_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_B_REG1_ADDR,m,v,HWIO_TCSR_SPARE_APU_B_REG1_IN)
#define HWIO_TCSR_SPARE_APU_B_REG1_SPARE_APU_B_REG1_BMSK                                                0xffffffff
#define HWIO_TCSR_SPARE_APU_B_REG1_SPARE_APU_B_REG1_SHFT                                                       0x0

#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000b134)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b134)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b134)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_RMSK                                                                  0xfffff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR, HWIO_TCSR_CUSTOM_VDDCX_ACC_2_RMSK)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDCX_ACC_2_IN)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP13_BMSK                                                     0xff000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP13_SHFT                                                         0xc
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP12_BMSK                                                       0xfc0
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP12_SHFT                                                         0x6
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP11_BMSK                                                        0x3f
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP11_SHFT                                                         0x0

#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000b100)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b100)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b100)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_RMSK                                                                       0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR, HWIO_TCSR_MEM_ACC_SEL_VDDCX_RMSK)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR,v)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR,m,v,HWIO_TCSR_MEM_ACC_SEL_VDDCX_IN)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_MEM_ACC_SEL_VDDCX_BMSK                                                     0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_MEM_ACC_SEL_VDDCX_SHFT                                                     0x0

#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000b13c)
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b13c)
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b13c)
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_RMSK                                                                   0xffff
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_MEM_ACC_SEL_ADDR, HWIO_TCSR_CUSTOM_MEM_ACC_SEL_RMSK)
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_MEM_ACC_SEL_ADDR, m)
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_MEM_ACC_SEL_ADDR,v)
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_MEM_ACC_SEL_ADDR,m,v,HWIO_TCSR_CUSTOM_MEM_ACC_SEL_IN)
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE9_BMSK                                                             0xc000
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE9_SHFT                                                                0xe
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE8_BMSK                                                             0x3000
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE8_SHFT                                                                0xc
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE7_BMSK                                                              0xc00
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE7_SHFT                                                                0xa
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE6_BMSK                                                              0x300
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE6_SHFT                                                                0x8
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE5_BMSK                                                               0xc0
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE5_SHFT                                                                0x6
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE4_BMSK                                                               0x30
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE4_SHFT                                                                0x4
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE2_BMSK                                                                0xc
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE2_SHFT                                                                0x2
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE1_BMSK                                                                0x3
#define HWIO_TCSR_CUSTOM_MEM_ACC_SEL_TYPE1_SHFT                                                                0x0

#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00013000)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013000)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013000)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_RMSK                                                                    0xffff
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR, HWIO_TCSR_SPDM_CNT_CLK_CTRL_RMSK)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR, m)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR,v)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR,m,v,HWIO_TCSR_SPDM_CNT_CLK_CTRL_IN)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_SPDM_CNT_CLK_MUX_SEL_BMSK                                               0xffff
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_SPDM_CNT_CLK_MUX_SEL_SHFT                                                  0x0

#define HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00013004)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013004)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013004)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_RMSK                                                                 0xffffffff
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR, HWIO_TCSR_SPDM_DLY_FIFO_EN_RMSK)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR, m)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR,v)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR,m,v,HWIO_TCSR_SPDM_DLY_FIFO_EN_IN)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_SPDM_DLY_FIFO_EN_BMSK                                                0xffffffff
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_SPDM_DLY_FIFO_EN_SHFT                                                       0x0

#define HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00013008)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013008)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013008)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_RMSK                                                                    0xffff
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG1_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG1_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_SPDM_STG1_MUX_SEL_BMSK                                                  0xffff
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_SPDM_STG1_MUX_SEL_SHFT                                                     0x0

#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0001300c)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001300c)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001300c)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_RMSK                                                              0xffffffff
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG2_A_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG2_A_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_SPDM_STG2_A_MUX_SEL_BMSK                                          0xffffffff
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_SPDM_STG2_A_MUX_SEL_SHFT                                                 0x0

#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00013010)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013010)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013010)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_RMSK                                                              0xffffffff
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG2_B_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG2_B_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_SPDM_STG2_B_MUX_SEL_BMSK                                          0xffffffff
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_SPDM_STG2_B_MUX_SEL_SHFT                                                 0x0

#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00013014)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013014)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013014)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_RMSK                                                              0xffffffff
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG3_A_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG3_A_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_SPDM_STG3_A_MUX_SEL_BMSK                                          0xffffffff
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_SPDM_STG3_A_MUX_SEL_SHFT                                                 0x0

#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00013018)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013018)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013018)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_RMSK                                                              0xffffffff
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG3_B_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG3_B_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_SPDM_STG3_B_MUX_SEL_BMSK                                          0xffffffff
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_SPDM_STG3_B_MUX_SEL_SHFT                                                 0x0

#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_ADDR                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00014004)
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_PHYS                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00014004)
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_OFFS                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00014004)
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_RMSK                                                                  0xff
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_IN          \
        in_dword_masked(HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_ADDR, HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_RMSK)
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_ADDR, m)
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_ADDR,v)
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_ADDR,m,v,HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_IN)
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_APSS_PPI_MUX_SEL_BMSK                                                 0xff
#define HWIO_TCSR_APSS_HWEVENTS_PPI_SEL_APSS_PPI_MUX_SEL_SHFT                                                  0x0

#define HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00014008)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00014008)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00014008)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_RMSK                                                                       0x3
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR, HWIO_TCSR_PHSS_TEST_BUS_SEL_RMSK)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR, m)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR,v)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR,m,v,HWIO_TCSR_PHSS_TEST_BUS_SEL_IN)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_PHSS_TEST_BUS_SEL_BMSK                                                     0x3
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_PHSS_TEST_BUS_SEL_SHFT                                                     0x0

#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000b080)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_PHYS                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b080)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_OFFS                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b080)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_RMSK                                                             0xffffffff
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDCX_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR,m,v,HWIO_TCSR_COMPILER_VDDCX_ACC_0_IN)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_HDHPLLSP127_BMSK                                        0xfc000000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_HDHPLLSP127_SHFT                                              0x1a
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_HPLVRF_BMSK                                              0x3f00000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_HPLVRF_SHFT                                                   0x14
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLRF240_1_BMSK                                             0xf0000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLRF240_1_SHFT                                                0x10
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_STDSP155_BMSK                                               0xf000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_STDSP155_SHFT                                                  0xc
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLRF240_2_BMSK                                               0xf00
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLRF240_2_SHFT                                                 0x8
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLPDP155_BMSK                                                 0xf0
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLPDP155_SHFT                                                  0x4
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLSP155_BMSK                                                   0xf
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLSP155_SHFT                                                   0x0

#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000b084)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_PHYS                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b084)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_OFFS                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b084)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_RMSK                                                               0xffffff
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR, HWIO_TCSR_COMPILER_VDDCX_ACC_1_RMSK)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR,m,v,HWIO_TCSR_COMPILER_VDDCX_ACC_1_IN)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_COMPILER_SPARE_BMSK                                                0xfffff0
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_COMPILER_SPARE_SHFT                                                     0x4
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_COMPILER_UHDLLPDP155_BMSK                                               0xf
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_COMPILER_UHDLLPDP155_SHFT                                               0x0

#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000b090)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b090)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b090)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_RMSK                                                               0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR, HWIO_TCSR_CUSTOM_VDDCX_ACC_0_RMSK)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDCX_ACC_0_IN)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP5_BMSK                                                   0x3f000000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP5_SHFT                                                         0x18
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP4_BMSK                                                     0xfc0000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP4_SHFT                                                         0x12
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP3_BMSK                                                      0x3f000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP3_SHFT                                                          0xc
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP2_OXILI_BMSK                                                  0xfc0
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP2_OXILI_SHFT                                                    0x6
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP1_BMSK                                                         0x3f
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP1_SHFT                                                          0x0

#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000b094)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b094)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b094)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_RMSK                                                               0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR, HWIO_TCSR_CUSTOM_VDDCX_ACC_1_RMSK)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDCX_ACC_1_IN)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP9_BMSK                                                   0x3f000000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP9_SHFT                                                         0x18
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP8_BMSK                                                     0xc00000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP8_SHFT                                                         0x16
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP7_BMSK                                                     0x300000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP7_SHFT                                                         0x14
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP6_BMSK                                                      0xfc000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP6_SHFT                                                          0xe
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP5_BMSK                                                       0x3f00
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP5_SHFT                                                          0x8
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP4_BMSK                                                         0xfc
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP4_SHFT                                                          0x2
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP2_BMSK                                                          0x3
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP2_SHFT                                                          0x0

#define HWIO_TCSR_SPARE_21_REG0_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00015004)
#define HWIO_TCSR_SPARE_21_REG0_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00015004)
#define HWIO_TCSR_SPARE_21_REG0_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00015004)
#define HWIO_TCSR_SPARE_21_REG0_RMSK                                                                    0xffffffff
#define HWIO_TCSR_SPARE_21_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_21_REG0_ADDR, HWIO_TCSR_SPARE_21_REG0_RMSK)
#define HWIO_TCSR_SPARE_21_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_21_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_21_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_21_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_21_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_21_REG0_ADDR,m,v,HWIO_TCSR_SPARE_21_REG0_IN)
#define HWIO_TCSR_SPARE_21_REG0_SPARE_21_REG0_BMSK                                                      0xffffffff
#define HWIO_TCSR_SPARE_21_REG0_SPARE_21_REG0_SHFT                                                             0x0

#define HWIO_TCSR_SPARE_21_REG1_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00015008)
#define HWIO_TCSR_SPARE_21_REG1_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00015008)
#define HWIO_TCSR_SPARE_21_REG1_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00015008)
#define HWIO_TCSR_SPARE_21_REG1_RMSK                                                                    0xffffffff
#define HWIO_TCSR_SPARE_21_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_21_REG1_ADDR, HWIO_TCSR_SPARE_21_REG1_RMSK)
#define HWIO_TCSR_SPARE_21_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_21_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_21_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_21_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_21_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_21_REG1_ADDR,m,v,HWIO_TCSR_SPARE_21_REG1_IN)
#define HWIO_TCSR_SPARE_21_REG1_SPARE_21_REG1_BMSK                                                      0xffffffff
#define HWIO_TCSR_SPARE_21_REG1_SPARE_21_REG1_SHFT                                                             0x0

#define HWIO_TCSR_MEM_ARRY_STBY_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00015180)
#define HWIO_TCSR_MEM_ARRY_STBY_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00015180)
#define HWIO_TCSR_MEM_ARRY_STBY_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00015180)
#define HWIO_TCSR_MEM_ARRY_STBY_RMSK                                                                           0x1
#define HWIO_TCSR_MEM_ARRY_STBY_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ARRY_STBY_ADDR, HWIO_TCSR_MEM_ARRY_STBY_RMSK)
#define HWIO_TCSR_MEM_ARRY_STBY_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ARRY_STBY_ADDR, m)
#define HWIO_TCSR_MEM_ARRY_STBY_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ARRY_STBY_ADDR,v)
#define HWIO_TCSR_MEM_ARRY_STBY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ARRY_STBY_ADDR,m,v,HWIO_TCSR_MEM_ARRY_STBY_IN)
#define HWIO_TCSR_MEM_ARRY_STBY_MEM_ARRY_STBY_N_BMSK                                                           0x1
#define HWIO_TCSR_MEM_ARRY_STBY_MEM_ARRY_STBY_N_SHFT                                                           0x0

#define HWIO_TCSR_SOC_HW_VERSION_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00016000)
#define HWIO_TCSR_SOC_HW_VERSION_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016000)
#define HWIO_TCSR_SOC_HW_VERSION_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016000)
#define HWIO_TCSR_SOC_HW_VERSION_RMSK                                                                   0xffffffff
#define HWIO_TCSR_SOC_HW_VERSION_IN          \
        in_dword_masked(HWIO_TCSR_SOC_HW_VERSION_ADDR, HWIO_TCSR_SOC_HW_VERSION_RMSK)
#define HWIO_TCSR_SOC_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_TCSR_SOC_HW_VERSION_ADDR, m)
#define HWIO_TCSR_SOC_HW_VERSION_FAMILY_NUMBER_BMSK                                                     0xf0000000
#define HWIO_TCSR_SOC_HW_VERSION_FAMILY_NUMBER_SHFT                                                           0x1c
#define HWIO_TCSR_SOC_HW_VERSION_DEVICE_NUMBER_BMSK                                                      0xfff0000
#define HWIO_TCSR_SOC_HW_VERSION_DEVICE_NUMBER_SHFT                                                           0x10
#define HWIO_TCSR_SOC_HW_VERSION_MAJOR_VERSION_BMSK                                                         0xff00
#define HWIO_TCSR_SOC_HW_VERSION_MAJOR_VERSION_SHFT                                                            0x8
#define HWIO_TCSR_SOC_HW_VERSION_MINOR_VERSION_BMSK                                                           0xff
#define HWIO_TCSR_SOC_HW_VERSION_MINOR_VERSION_SHFT                                                            0x0

#define HWIO_TCSR_SPARE_22_REG0_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00016004)
#define HWIO_TCSR_SPARE_22_REG0_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016004)
#define HWIO_TCSR_SPARE_22_REG0_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016004)
#define HWIO_TCSR_SPARE_22_REG0_RMSK                                                                    0xffffffff
#define HWIO_TCSR_SPARE_22_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_22_REG0_ADDR, HWIO_TCSR_SPARE_22_REG0_RMSK)
#define HWIO_TCSR_SPARE_22_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_22_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_22_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_22_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_22_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_22_REG0_ADDR,m,v,HWIO_TCSR_SPARE_22_REG0_IN)
#define HWIO_TCSR_SPARE_22_REG0_SPARE_22_REG0_BMSK                                                      0xffffffff
#define HWIO_TCSR_SPARE_22_REG0_SPARE_22_REG0_SHFT                                                             0x0

#define HWIO_TCSR_SPARE_22_REG1_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00016008)
#define HWIO_TCSR_SPARE_22_REG1_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016008)
#define HWIO_TCSR_SPARE_22_REG1_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016008)
#define HWIO_TCSR_SPARE_22_REG1_RMSK                                                                    0xffffffff
#define HWIO_TCSR_SPARE_22_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_22_REG1_ADDR, HWIO_TCSR_SPARE_22_REG1_RMSK)
#define HWIO_TCSR_SPARE_22_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_22_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_22_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_22_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_22_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_22_REG1_ADDR,m,v,HWIO_TCSR_SPARE_22_REG1_IN)
#define HWIO_TCSR_SPARE_22_REG1_SPARE_22_REG1_BMSK                                                      0xffffffff
#define HWIO_TCSR_SPARE_22_REG1_SPARE_22_REG1_SHFT                                                             0x0

#define HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00016020)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016020)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016020)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_RMSK                                                               0x1ffffff
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR, HWIO_TCSR_TIMEOUT_INTR_STATUS_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_AHBI_TIMEOUT4_IRQ_BMSK                                       0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_AHBI_TIMEOUT4_IRQ_SHFT                                            0x18
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_BMSK                                    0x800000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_AHBL_TIMEOUT3_IRQ_IRQ_SHFT                                        0x17
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_AHBI_TIMEOUT1_IRQ_BMSK                                        0x200000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_AHBI_TIMEOUT1_IRQ_SHFT                                            0x15
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_AHBE_TIMEOUT0_IRQ_BMSK                                        0x100000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_AHBE_TIMEOUT0_IRQ_SHFT                                            0x14
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_TCSR_WAPB_TSLV_INTR_BMSK                                        0x80000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_TCSR_WAPB_TSLV_INTR_SHFT                                           0x13
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_TURING_AHB_TIMEOUT0_IRQ_BMSK                                         0x40000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_TURING_AHB_TIMEOUT0_IRQ_SHFT                                            0x12
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_Q6SS_AHB_TIMEOUT0_IRQ_BMSK                                           0x20000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_Q6SS_AHB_TIMEOUT0_IRQ_SHFT                                              0x11
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_TCSR_ECAHB_TSLV_INTR_BMSK                                       0x10000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_TCSR_ECAHB_TSLV_INTR_SHFT                                          0x10
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S2_TIMEOUT_IRQ_BMSK                                              0x8000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S2_TIMEOUT_IRQ_SHFT                                                 0xf
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S1_TIMEOUT_IRQ_BMSK                                              0x4000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S1_TIMEOUT_IRQ_SHFT                                                 0xe
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S0_TIMEOUT_IRQ_BMSK                                              0x2000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S0_TIMEOUT_IRQ_SHFT                                                 0xd
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_TCSR_WAHB_TSLV_INTR_BMSK                                         0x1000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_TCSR_WAHB_TSLV_INTR_SHFT                                            0xc
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S11_TIMEOUT_IRQ_BMSK                                             0x800
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S11_TIMEOUT_IRQ_SHFT                                               0xb
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S10_TIMEOUT_IRQ_BMSK                                             0x400
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S10_TIMEOUT_IRQ_SHFT                                               0xa
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S9_TIMEOUT_IRQ_BMSK                                              0x200
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S9_TIMEOUT_IRQ_SHFT                                                0x9
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S8_TIMEOUT_IRQ_BMSK                                              0x100
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S8_TIMEOUT_IRQ_SHFT                                                0x8
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S7_TIMEOUT_IRQ_BMSK                                               0x80
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S7_TIMEOUT_IRQ_SHFT                                                0x7
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S6_TIMEOUT_IRQ_BMSK                                               0x40
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S6_TIMEOUT_IRQ_SHFT                                                0x6
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_TCSR_NOC_INTR_BMSK                                                 0x20
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_TCSR_NOC_INTR_SHFT                                                  0x5
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S4_TIMEOUT_IRQ_BMSK                                               0x10
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S4_TIMEOUT_IRQ_SHFT                                                0x4
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S3_TIMEOUT_IRQ_BMSK                                                0x8
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S3_TIMEOUT_IRQ_SHFT                                                0x3
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S2_TIMEOUT_IRQ_BMSK                                                0x4
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S2_TIMEOUT_IRQ_SHFT                                                0x2
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S1_TIMEOUT_IRQ_BMSK                                                0x2
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S1_TIMEOUT_IRQ_SHFT                                                0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S0_TIMEOUT_IRQ_BMSK                                                0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S0_TIMEOUT_IRQ_SHFT                                                0x0

#define HWIO_TCSR_CRYPTO0_HALTREQ_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00017000)
#define HWIO_TCSR_CRYPTO0_HALTREQ_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00017000)
#define HWIO_TCSR_CRYPTO0_HALTREQ_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00017000)
#define HWIO_TCSR_CRYPTO0_HALTREQ_RMSK                                                                         0x1
#define HWIO_TCSR_CRYPTO0_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_CRYPTO0_HALTREQ_ADDR, HWIO_TCSR_CRYPTO0_HALTREQ_RMSK)
#define HWIO_TCSR_CRYPTO0_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_CRYPTO0_HALTREQ_ADDR, m)
#define HWIO_TCSR_CRYPTO0_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_CRYPTO0_HALTREQ_ADDR,v)
#define HWIO_TCSR_CRYPTO0_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CRYPTO0_HALTREQ_ADDR,m,v,HWIO_TCSR_CRYPTO0_HALTREQ_IN)
#define HWIO_TCSR_CRYPTO0_HALTREQ_CRYPTO0_HALTREQ_BMSK                                                         0x1
#define HWIO_TCSR_CRYPTO0_HALTREQ_CRYPTO0_HALTREQ_SHFT                                                         0x0

#define HWIO_TCSR_CRYPTO0_HALTACK_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00017004)
#define HWIO_TCSR_CRYPTO0_HALTACK_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00017004)
#define HWIO_TCSR_CRYPTO0_HALTACK_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00017004)
#define HWIO_TCSR_CRYPTO0_HALTACK_RMSK                                                                         0x1
#define HWIO_TCSR_CRYPTO0_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_CRYPTO0_HALTACK_ADDR, HWIO_TCSR_CRYPTO0_HALTACK_RMSK)
#define HWIO_TCSR_CRYPTO0_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_CRYPTO0_HALTACK_ADDR, m)
#define HWIO_TCSR_CRYPTO0_HALTACK_CRYPTO0_HALTACK_BMSK                                                         0x1
#define HWIO_TCSR_CRYPTO0_HALTACK_CRYPTO0_HALTACK_SHFT                                                         0x0

#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00017008)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00017008)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00017008)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_RMSK                                                                     0x1
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_CRYPTO0_MASTER_IDLE_ADDR, HWIO_TCSR_CRYPTO0_MASTER_IDLE_RMSK)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_CRYPTO0_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_CRYPTO0_MASTER_IDLE_BMSK                                                 0x1
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_CRYPTO0_MASTER_IDLE_SHFT                                                 0x0

#define HWIO_TCSR_Q6SS_HALTREQ_ADDR                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00018000)
#define HWIO_TCSR_Q6SS_HALTREQ_PHYS                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00018000)
#define HWIO_TCSR_Q6SS_HALTREQ_OFFS                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00018000)
#define HWIO_TCSR_Q6SS_HALTREQ_RMSK                                                                            0x1
#define HWIO_TCSR_Q6SS_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_Q6SS_HALTREQ_ADDR, HWIO_TCSR_Q6SS_HALTREQ_RMSK)
#define HWIO_TCSR_Q6SS_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_Q6SS_HALTREQ_ADDR, m)
#define HWIO_TCSR_Q6SS_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_Q6SS_HALTREQ_ADDR,v)
#define HWIO_TCSR_Q6SS_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_Q6SS_HALTREQ_ADDR,m,v,HWIO_TCSR_Q6SS_HALTREQ_IN)
#define HWIO_TCSR_Q6SS_HALTREQ_Q6SS_HALTREQ_BMSK                                                               0x1
#define HWIO_TCSR_Q6SS_HALTREQ_Q6SS_HALTREQ_SHFT                                                               0x0

#define HWIO_TCSR_Q6SS_HALTACK_ADDR                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00018004)
#define HWIO_TCSR_Q6SS_HALTACK_PHYS                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00018004)
#define HWIO_TCSR_Q6SS_HALTACK_OFFS                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00018004)
#define HWIO_TCSR_Q6SS_HALTACK_RMSK                                                                            0x1
#define HWIO_TCSR_Q6SS_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_Q6SS_HALTACK_ADDR, HWIO_TCSR_Q6SS_HALTACK_RMSK)
#define HWIO_TCSR_Q6SS_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_Q6SS_HALTACK_ADDR, m)
#define HWIO_TCSR_Q6SS_HALTACK_Q6SS_HALTACK_BMSK                                                               0x1
#define HWIO_TCSR_Q6SS_HALTACK_Q6SS_HALTACK_SHFT                                                               0x0

#define HWIO_TCSR_Q6SS_MASTER_IDLE_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00018008)
#define HWIO_TCSR_Q6SS_MASTER_IDLE_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00018008)
#define HWIO_TCSR_Q6SS_MASTER_IDLE_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00018008)
#define HWIO_TCSR_Q6SS_MASTER_IDLE_RMSK                                                                        0x1
#define HWIO_TCSR_Q6SS_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_Q6SS_MASTER_IDLE_ADDR, HWIO_TCSR_Q6SS_MASTER_IDLE_RMSK)
#define HWIO_TCSR_Q6SS_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_Q6SS_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_Q6SS_MASTER_IDLE_Q6_MASTER_IDLE_BMSK                                                         0x1
#define HWIO_TCSR_Q6SS_MASTER_IDLE_Q6_MASTER_IDLE_SHFT                                                         0x0

#define HWIO_TCSR_Q6SS_POWER_STATE_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00018010)
#define HWIO_TCSR_Q6SS_POWER_STATE_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00018010)
#define HWIO_TCSR_Q6SS_POWER_STATE_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00018010)
#define HWIO_TCSR_Q6SS_POWER_STATE_RMSK                                                                        0x1
#define HWIO_TCSR_Q6SS_POWER_STATE_IN          \
        in_dword_masked(HWIO_TCSR_Q6SS_POWER_STATE_ADDR, HWIO_TCSR_Q6SS_POWER_STATE_RMSK)
#define HWIO_TCSR_Q6SS_POWER_STATE_INM(m)      \
        in_dword_masked(HWIO_TCSR_Q6SS_POWER_STATE_ADDR, m)
#define HWIO_TCSR_Q6SS_POWER_STATE_MSSQ6_POWER_STATE_BMSK                                                      0x1
#define HWIO_TCSR_Q6SS_POWER_STATE_MSSQ6_POWER_STATE_SHFT                                                      0x0

#define HWIO_TCSR_TURING_HALTREQ_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00019000)
#define HWIO_TCSR_TURING_HALTREQ_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00019000)
#define HWIO_TCSR_TURING_HALTREQ_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00019000)
#define HWIO_TCSR_TURING_HALTREQ_RMSK                                                                          0x1
#define HWIO_TCSR_TURING_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_TURING_HALTREQ_ADDR, HWIO_TCSR_TURING_HALTREQ_RMSK)
#define HWIO_TCSR_TURING_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_TURING_HALTREQ_ADDR, m)
#define HWIO_TCSR_TURING_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_TURING_HALTREQ_ADDR,v)
#define HWIO_TCSR_TURING_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TURING_HALTREQ_ADDR,m,v,HWIO_TCSR_TURING_HALTREQ_IN)
#define HWIO_TCSR_TURING_HALTREQ_TURING_HALTREQ_BMSK                                                           0x1
#define HWIO_TCSR_TURING_HALTREQ_TURING_HALTREQ_SHFT                                                           0x0

#define HWIO_TCSR_TURING_HALTACK_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00019004)
#define HWIO_TCSR_TURING_HALTACK_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00019004)
#define HWIO_TCSR_TURING_HALTACK_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00019004)
#define HWIO_TCSR_TURING_HALTACK_RMSK                                                                          0x1
#define HWIO_TCSR_TURING_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_TURING_HALTACK_ADDR, HWIO_TCSR_TURING_HALTACK_RMSK)
#define HWIO_TCSR_TURING_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_TURING_HALTACK_ADDR, m)
#define HWIO_TCSR_TURING_HALTACK_TURING_HALTACK_BMSK                                                           0x1
#define HWIO_TCSR_TURING_HALTACK_TURING_HALTACK_SHFT                                                           0x0

#define HWIO_TCSR_TURING_MASTER_IDLE_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00019008)
#define HWIO_TCSR_TURING_MASTER_IDLE_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00019008)
#define HWIO_TCSR_TURING_MASTER_IDLE_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00019008)
#define HWIO_TCSR_TURING_MASTER_IDLE_RMSK                                                                      0x1
#define HWIO_TCSR_TURING_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_TURING_MASTER_IDLE_ADDR, HWIO_TCSR_TURING_MASTER_IDLE_RMSK)
#define HWIO_TCSR_TURING_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TURING_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_TURING_MASTER_IDLE_TURING_MASTER_IDLE_BMSK                                                   0x1
#define HWIO_TCSR_TURING_MASTER_IDLE_TURING_MASTER_IDLE_SHFT                                                   0x0

#define HWIO_TCSR_TURING_PWR_STATE_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0001900c)
#define HWIO_TCSR_TURING_PWR_STATE_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001900c)
#define HWIO_TCSR_TURING_PWR_STATE_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001900c)
#define HWIO_TCSR_TURING_PWR_STATE_RMSK                                                                        0x1
#define HWIO_TCSR_TURING_PWR_STATE_IN          \
        in_dword_masked(HWIO_TCSR_TURING_PWR_STATE_ADDR, HWIO_TCSR_TURING_PWR_STATE_RMSK)
#define HWIO_TCSR_TURING_PWR_STATE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TURING_PWR_STATE_ADDR, m)
#define HWIO_TCSR_TURING_PWR_STATE_TURING_PWR_STATE_BMSK                                                       0x1
#define HWIO_TCSR_TURING_PWR_STATE_TURING_PWR_STATE_SHFT                                                       0x0

#define HWIO_TCSR_WCSS_HALTREQ_ADDR                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0001b000)
#define HWIO_TCSR_WCSS_HALTREQ_PHYS                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001b000)
#define HWIO_TCSR_WCSS_HALTREQ_OFFS                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001b000)
#define HWIO_TCSR_WCSS_HALTREQ_RMSK                                                                            0x1
#define HWIO_TCSR_WCSS_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_HALTREQ_ADDR, HWIO_TCSR_WCSS_HALTREQ_RMSK)
#define HWIO_TCSR_WCSS_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_HALTREQ_ADDR, m)
#define HWIO_TCSR_WCSS_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_HALTREQ_ADDR,v)
#define HWIO_TCSR_WCSS_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_HALTREQ_ADDR,m,v,HWIO_TCSR_WCSS_HALTREQ_IN)
#define HWIO_TCSR_WCSS_HALTREQ_WCSS_HALTREQ_BMSK                                                               0x1
#define HWIO_TCSR_WCSS_HALTREQ_WCSS_HALTREQ_SHFT                                                               0x0

#define HWIO_TCSR_WCSS_HALTACK_ADDR                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0001b004)
#define HWIO_TCSR_WCSS_HALTACK_PHYS                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001b004)
#define HWIO_TCSR_WCSS_HALTACK_OFFS                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001b004)
#define HWIO_TCSR_WCSS_HALTACK_RMSK                                                                            0x1
#define HWIO_TCSR_WCSS_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_HALTACK_ADDR, HWIO_TCSR_WCSS_HALTACK_RMSK)
#define HWIO_TCSR_WCSS_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_HALTACK_ADDR, m)
#define HWIO_TCSR_WCSS_HALTACK_WCSS_HALTACK_BMSK                                                               0x1
#define HWIO_TCSR_WCSS_HALTACK_WCSS_HALTACK_SHFT                                                               0x0

#define HWIO_TCSR_WCSS_MASTER_IDLE_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0001b008)
#define HWIO_TCSR_WCSS_MASTER_IDLE_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001b008)
#define HWIO_TCSR_WCSS_MASTER_IDLE_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001b008)
#define HWIO_TCSR_WCSS_MASTER_IDLE_RMSK                                                                        0x1
#define HWIO_TCSR_WCSS_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_MASTER_IDLE_ADDR, HWIO_TCSR_WCSS_MASTER_IDLE_RMSK)
#define HWIO_TCSR_WCSS_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_WCSS_MASTER_IDLE_WCSS_MASTER_IDLE_BMSK                                                       0x1
#define HWIO_TCSR_WCSS_MASTER_IDLE_WCSS_MASTER_IDLE_SHFT                                                       0x0

#define HWIO_TCSR_LPASSQ6_POWER_STATE_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0001d010)
#define HWIO_TCSR_LPASSQ6_POWER_STATE_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001d010)
#define HWIO_TCSR_LPASSQ6_POWER_STATE_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001d010)
#define HWIO_TCSR_LPASSQ6_POWER_STATE_RMSK                                                                     0x1
#define HWIO_TCSR_LPASSQ6_POWER_STATE_IN          \
        in_dword_masked(HWIO_TCSR_LPASSQ6_POWER_STATE_ADDR, HWIO_TCSR_LPASSQ6_POWER_STATE_RMSK)
#define HWIO_TCSR_LPASSQ6_POWER_STATE_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASSQ6_POWER_STATE_ADDR, m)
#define HWIO_TCSR_LPASSQ6_POWER_STATE_LPASSQ6_POWER_STATE_BMSK                                                 0x1
#define HWIO_TCSR_LPASSQ6_POWER_STATE_LPASSQ6_POWER_STATE_SHFT                                                 0x0

#define HWIO_TCSR_LPASSQ6_HALTREQ_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0001d018)
#define HWIO_TCSR_LPASSQ6_HALTREQ_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001d018)
#define HWIO_TCSR_LPASSQ6_HALTREQ_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001d018)
#define HWIO_TCSR_LPASSQ6_HALTREQ_RMSK                                                                         0x1
#define HWIO_TCSR_LPASSQ6_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_LPASSQ6_HALTREQ_ADDR, HWIO_TCSR_LPASSQ6_HALTREQ_RMSK)
#define HWIO_TCSR_LPASSQ6_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASSQ6_HALTREQ_ADDR, m)
#define HWIO_TCSR_LPASSQ6_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_LPASSQ6_HALTREQ_ADDR,v)
#define HWIO_TCSR_LPASSQ6_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASSQ6_HALTREQ_ADDR,m,v,HWIO_TCSR_LPASSQ6_HALTREQ_IN)
#define HWIO_TCSR_LPASSQ6_HALTREQ_LPASS_HALTREQ_BMSK                                                           0x1
#define HWIO_TCSR_LPASSQ6_HALTREQ_LPASS_HALTREQ_SHFT                                                           0x0

#define HWIO_TCSR_LPASSQ6_HALTACK_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0001d020)
#define HWIO_TCSR_LPASSQ6_HALTACK_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001d020)
#define HWIO_TCSR_LPASSQ6_HALTACK_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001d020)
#define HWIO_TCSR_LPASSQ6_HALTACK_RMSK                                                                         0x1
#define HWIO_TCSR_LPASSQ6_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_LPASSQ6_HALTACK_ADDR, HWIO_TCSR_LPASSQ6_HALTACK_RMSK)
#define HWIO_TCSR_LPASSQ6_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASSQ6_HALTACK_ADDR, m)
#define HWIO_TCSR_LPASSQ6_HALTACK_LPASS_HALTACK_BMSK                                                           0x1
#define HWIO_TCSR_LPASSQ6_HALTACK_LPASS_HALTACK_SHFT                                                           0x0

#define HWIO_TCSR_LPASSQ6_MASTER_IDLE_ADDR                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0001d028)
#define HWIO_TCSR_LPASSQ6_MASTER_IDLE_PHYS                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001d028)
#define HWIO_TCSR_LPASSQ6_MASTER_IDLE_OFFS                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001d028)
#define HWIO_TCSR_LPASSQ6_MASTER_IDLE_RMSK                                                                     0x1
#define HWIO_TCSR_LPASSQ6_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_LPASSQ6_MASTER_IDLE_ADDR, HWIO_TCSR_LPASSQ6_MASTER_IDLE_RMSK)
#define HWIO_TCSR_LPASSQ6_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASSQ6_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_LPASSQ6_MASTER_IDLE_LPASS_MASTER_IDLE_BMSK                                                   0x1
#define HWIO_TCSR_LPASSQ6_MASTER_IDLE_LPASS_MASTER_IDLE_SHFT                                                   0x0

#define HWIO_TCSR_SPARE_REG0_ADDR                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001f000)
#define HWIO_TCSR_SPARE_REG0_PHYS                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f000)
#define HWIO_TCSR_SPARE_REG0_OFFS                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f000)
#define HWIO_TCSR_SPARE_REG0_RMSK                                                                              0x1
#define HWIO_TCSR_SPARE_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG0_ADDR, HWIO_TCSR_SPARE_REG0_RMSK)
#define HWIO_TCSR_SPARE_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG0_ADDR,m,v,HWIO_TCSR_SPARE_REG0_IN)
#define HWIO_TCSR_SPARE_REG0_SPARE_REG0_BMSK                                                                   0x1
#define HWIO_TCSR_SPARE_REG0_SPARE_REG0_SHFT                                                                   0x0

#define HWIO_TCSR_SPARE_REG1_ADDR                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001f004)
#define HWIO_TCSR_SPARE_REG1_PHYS                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f004)
#define HWIO_TCSR_SPARE_REG1_OFFS                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f004)
#define HWIO_TCSR_SPARE_REG1_RMSK                                                                       0xffffffff
#define HWIO_TCSR_SPARE_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG1_ADDR, HWIO_TCSR_SPARE_REG1_RMSK)
#define HWIO_TCSR_SPARE_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG1_ADDR,m,v,HWIO_TCSR_SPARE_REG1_IN)
#define HWIO_TCSR_SPARE_REG1_SPARE_REG1_BMSK                                                            0xffffffff
#define HWIO_TCSR_SPARE_REG1_SPARE_REG1_SHFT                                                                   0x0

#define HWIO_TCSR_SPARE_REG2_ADDR                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001f008)
#define HWIO_TCSR_SPARE_REG2_PHYS                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f008)
#define HWIO_TCSR_SPARE_REG2_OFFS                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f008)
#define HWIO_TCSR_SPARE_REG2_RMSK                                                                       0xffffffff
#define HWIO_TCSR_SPARE_REG2_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG2_ADDR, HWIO_TCSR_SPARE_REG2_RMSK)
#define HWIO_TCSR_SPARE_REG2_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG2_ADDR, m)
#define HWIO_TCSR_SPARE_REG2_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG2_ADDR,v)
#define HWIO_TCSR_SPARE_REG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG2_ADDR,m,v,HWIO_TCSR_SPARE_REG2_IN)
#define HWIO_TCSR_SPARE_REG2_SPARE_REG2_BMSK                                                            0xffffffff
#define HWIO_TCSR_SPARE_REG2_SPARE_REG2_SHFT                                                                   0x0

#define HWIO_TCSR_SPARE_REG3_ADDR                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001f00c)
#define HWIO_TCSR_SPARE_REG3_PHYS                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f00c)
#define HWIO_TCSR_SPARE_REG3_OFFS                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f00c)
#define HWIO_TCSR_SPARE_REG3_RMSK                                                                       0xffffffff
#define HWIO_TCSR_SPARE_REG3_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG3_ADDR, HWIO_TCSR_SPARE_REG3_RMSK)
#define HWIO_TCSR_SPARE_REG3_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG3_ADDR, m)
#define HWIO_TCSR_SPARE_REG3_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG3_ADDR,v)
#define HWIO_TCSR_SPARE_REG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG3_ADDR,m,v,HWIO_TCSR_SPARE_REG3_IN)
#define HWIO_TCSR_SPARE_REG3_SPARE_REG3_BMSK                                                            0xffffffff
#define HWIO_TCSR_SPARE_REG3_SPARE_REG3_SHFT                                                                   0x0

#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_ADDR                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0001f014)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_PHYS                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f014)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_OFFS                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f014)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_RMSK                                                                 0x3
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_IN          \
        in_dword_masked(HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_ADDR, HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_RMSK)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_ADDR, m)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_SDCC2_SCM_FAULT_IRQ_BMSK                                             0x2
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_SDCC2_SCM_FAULT_IRQ_SHFT                                             0x1
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_SDCC1_SCM_FAULT_IRQ_BMSK                                             0x1
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_REG_SDCC1_SCM_FAULT_IRQ_SHFT                                             0x0

#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00020000)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_PHYS                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00020000)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_OFFS                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00020000)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_RMSK                                                                     0x11f
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_IN          \
        in_dword_masked(HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR, HWIO_TCSR_PNOC_SNOC_MEMTYPE_RMSK)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_INM(m)      \
        in_dword_masked(HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR, m)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_OUT(v)      \
        out_dword(HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR,v)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR,m,v,HWIO_TCSR_PNOC_SNOC_MEMTYPE_IN)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_MEM_TYPE_SEL_BMSK                                                        0x100
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_MEM_TYPE_SEL_SHFT                                                          0x8
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_INNERSHARED_VALUE_BMSK                                                    0x10
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_INNERSHARED_VALUE_SHFT                                                     0x4
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_SHARED_VALUE_BMSK                                                          0x8
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_SHARED_VALUE_SHFT                                                          0x3
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_MEM_TYPE_VALUE_BMSK                                                        0x7
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_MEM_TYPE_VALUE_SHFT                                                        0x0

#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_ADDR                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00021000)
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_PHYS                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00021000)
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_OFFS                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00021000)
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_RMSK                                                               0x1
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_ADDR, HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_RMSK)
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_ADDR, m)
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_ADDR,v)
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_ADDR,m,v,HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_IN)
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_PCIE_SLAVE_NOC_TIMEOUT_EN_BMSK                                     0x1
#define HWIO_TCSR_PCIE_SLAVE_NOC_TIMEOUT_EN_PCIE_SLAVE_NOC_TIMEOUT_EN_SHFT                                     0x0

#define HWIO_TCSR_I2S_DSD_MODE1_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00022000)
#define HWIO_TCSR_I2S_DSD_MODE1_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00022000)
#define HWIO_TCSR_I2S_DSD_MODE1_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00022000)
#define HWIO_TCSR_I2S_DSD_MODE1_RMSK                                                                           0x1
#define HWIO_TCSR_I2S_DSD_MODE1_IN          \
        in_dword_masked(HWIO_TCSR_I2S_DSD_MODE1_ADDR, HWIO_TCSR_I2S_DSD_MODE1_RMSK)
#define HWIO_TCSR_I2S_DSD_MODE1_INM(m)      \
        in_dword_masked(HWIO_TCSR_I2S_DSD_MODE1_ADDR, m)
#define HWIO_TCSR_I2S_DSD_MODE1_OUT(v)      \
        out_dword(HWIO_TCSR_I2S_DSD_MODE1_ADDR,v)
#define HWIO_TCSR_I2S_DSD_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_I2S_DSD_MODE1_ADDR,m,v,HWIO_TCSR_I2S_DSD_MODE1_IN)
#define HWIO_TCSR_I2S_DSD_MODE1_I2S_DSD_MODE1_SEL_BMSK                                                         0x1
#define HWIO_TCSR_I2S_DSD_MODE1_I2S_DSD_MODE1_SEL_SHFT                                                         0x0

#define HWIO_TCSR_I2S_DSD_MODE4_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00023000)
#define HWIO_TCSR_I2S_DSD_MODE4_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00023000)
#define HWIO_TCSR_I2S_DSD_MODE4_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00023000)
#define HWIO_TCSR_I2S_DSD_MODE4_RMSK                                                                           0x1
#define HWIO_TCSR_I2S_DSD_MODE4_IN          \
        in_dword_masked(HWIO_TCSR_I2S_DSD_MODE4_ADDR, HWIO_TCSR_I2S_DSD_MODE4_RMSK)
#define HWIO_TCSR_I2S_DSD_MODE4_INM(m)      \
        in_dword_masked(HWIO_TCSR_I2S_DSD_MODE4_ADDR, m)
#define HWIO_TCSR_I2S_DSD_MODE4_OUT(v)      \
        out_dword(HWIO_TCSR_I2S_DSD_MODE4_ADDR,v)
#define HWIO_TCSR_I2S_DSD_MODE4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_I2S_DSD_MODE4_ADDR,m,v,HWIO_TCSR_I2S_DSD_MODE4_IN)
#define HWIO_TCSR_I2S_DSD_MODE4_I2S_DSD_MODE4_SEL_BMSK                                                         0x1
#define HWIO_TCSR_I2S_DSD_MODE4_I2S_DSD_MODE4_SEL_SHFT                                                         0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_BANKED_APSS_ACS
 *--------------------------------------------------------------------------*/

#define APCS_BANKED_APSS_ACS_REG_BASE                                                   (A53SS_BASE      + 0x00008000)
#define APCS_BANKED_APSS_ACS_REG_BASE_PHYS                                              (A53SS_BASE_PHYS + 0x00008000)
#define APCS_BANKED_APSS_ACS_REG_BASE_OFFS                                              0x00008000

#define HWIO_APCS_BANKED_APC_SECURE_ADDR                                                (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000000)
#define HWIO_APCS_BANKED_APC_SECURE_PHYS                                                (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_BANKED_APC_SECURE_OFFS                                                (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_BANKED_APC_SECURE_RMSK                                                       0xf
#define HWIO_APCS_BANKED_APC_SECURE_IN          \
        in_dword_masked(HWIO_APCS_BANKED_APC_SECURE_ADDR, HWIO_APCS_BANKED_APC_SECURE_RMSK)
#define HWIO_APCS_BANKED_APC_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_APC_SECURE_ADDR, m)
#define HWIO_APCS_BANKED_APC_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_APC_SECURE_ADDR,v)
#define HWIO_APCS_BANKED_APC_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_APC_SECURE_ADDR,m,v,HWIO_APCS_BANKED_APC_SECURE_IN)
#define HWIO_APCS_BANKED_APC_SECURE_VOTE_BMSK                                                  0x8
#define HWIO_APCS_BANKED_APC_SECURE_VOTE_SHFT                                                  0x3
#define HWIO_APCS_BANKED_APC_SECURE_TST_BMSK                                                   0x4
#define HWIO_APCS_BANKED_APC_SECURE_TST_SHFT                                                   0x2
#define HWIO_APCS_BANKED_APC_SECURE_CLK_CTL_BMSK                                               0x2
#define HWIO_APCS_BANKED_APC_SECURE_CLK_CTL_SHFT                                               0x1
#define HWIO_APCS_BANKED_APC_SECURE_SLP_CTL_BMSK                                               0x1
#define HWIO_APCS_BANKED_APC_SECURE_SLP_CTL_SHFT                                               0x0

#define HWIO_APCS_BANKED_CPU_PWR_CTL_ADDR                                               (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000004)
#define HWIO_APCS_BANKED_CPU_PWR_CTL_PHYS                                               (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_BANKED_CPU_PWR_CTL_OFFS                                               (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_BANKED_CPU_PWR_CTL_RMSK                                                  0x104ff
#define HWIO_APCS_BANKED_CPU_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_BANKED_CPU_PWR_CTL_ADDR, HWIO_APCS_BANKED_CPU_PWR_CTL_RMSK)
#define HWIO_APCS_BANKED_CPU_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_CPU_PWR_CTL_ADDR, m)
#define HWIO_APCS_BANKED_CPU_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_CPU_PWR_CTL_ADDR,v)
#define HWIO_APCS_BANKED_CPU_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_CPU_PWR_CTL_ADDR,m,v,HWIO_APCS_BANKED_CPU_PWR_CTL_IN)
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CLK_EN_BMSK                                           0x10000
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CLK_EN_SHFT                                              0x10
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_SLEEP_STATE_BMSK                                   0x400
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_SLEEP_STATE_SHFT                                     0xa
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_PWRD_UP_BMSK                                        0x80
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_PWRD_UP_SHFT                                         0x7
#define HWIO_APCS_BANKED_CPU_PWR_CTL_GATE_CLK_BMSK                                            0x40
#define HWIO_APCS_BANKED_CPU_PWR_CTL_GATE_CLK_SHFT                                             0x6
#define HWIO_APCS_BANKED_CPU_PWR_CTL_COREPOR_RST_BMSK                                         0x20
#define HWIO_APCS_BANKED_CPU_PWR_CTL_COREPOR_RST_SHFT                                          0x5
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_RST_BMSK                                            0x10
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_RST_SHFT                                             0x4
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_MEM_HS_BMSK                                          0x8
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_MEM_HS_SHFT                                          0x3
#define HWIO_APCS_BANKED_CPU_PWR_CTL_L1_RST_DIS_BMSK                                           0x4
#define HWIO_APCS_BANKED_CPU_PWR_CTL_L1_RST_DIS_SHFT                                           0x2
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_MEM_CLAMP_BMSK                                       0x2
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CORE_MEM_CLAMP_SHFT                                       0x1
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CLAMP_BMSK                                                0x1
#define HWIO_APCS_BANKED_CPU_PWR_CTL_CLAMP_SHFT                                                0x0

#define HWIO_APCS_BANKED_APC_A53_CFG_STS_ADDR                                           (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000040)
#define HWIO_APCS_BANKED_APC_A53_CFG_STS_PHYS                                           (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000040)
#define HWIO_APCS_BANKED_APC_A53_CFG_STS_OFFS                                           (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_BANKED_APC_A53_CFG_STS_RMSK                                           0x10000000
#define HWIO_APCS_BANKED_APC_A53_CFG_STS_IN          \
        in_dword_masked(HWIO_APCS_BANKED_APC_A53_CFG_STS_ADDR, HWIO_APCS_BANKED_APC_A53_CFG_STS_RMSK)
#define HWIO_APCS_BANKED_APC_A53_CFG_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_APC_A53_CFG_STS_ADDR, m)
#define HWIO_APCS_BANKED_APC_A53_CFG_STS_SMPNAMP_BMSK                                   0x10000000
#define HWIO_APCS_BANKED_APC_A53_CFG_STS_SMPNAMP_SHFT                                         0x1c

#define HWIO_APCS_BANKED_APC_PWR_STATUS_ADDR                                            (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000008)
#define HWIO_APCS_BANKED_APC_PWR_STATUS_PHYS                                            (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_BANKED_APC_PWR_STATUS_OFFS                                            (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_BANKED_APC_PWR_STATUS_RMSK                                             0xb1f37ff
#define HWIO_APCS_BANKED_APC_PWR_STATUS_IN          \
        in_dword_masked(HWIO_APCS_BANKED_APC_PWR_STATUS_ADDR, HWIO_APCS_BANKED_APC_PWR_STATUS_RMSK)
#define HWIO_APCS_BANKED_APC_PWR_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_APC_PWR_STATUS_ADDR, m)
#define HWIO_APCS_BANKED_APC_PWR_STATUS_SAW_SLP_ACK_BMSK                                 0x8000000
#define HWIO_APCS_BANKED_APC_PWR_STATUS_SAW_SLP_ACK_SHFT                                      0x1b
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_NO_PWR_DWN_BMSK                             0x2000000
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_NO_PWR_DWN_SHFT                                  0x19
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_PWRUP_REQ_BMSK                              0x1000000
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_PWRUP_REQ_SHFT                                   0x18
#define HWIO_APCS_BANKED_APC_PWR_STATUS_HW_EVENT_BMSK                                     0x1f0000
#define HWIO_APCS_BANKED_APC_PWR_STATUS_HW_EVENT_SHFT                                         0x10
#define HWIO_APCS_BANKED_APC_PWR_STATUS_RET_SLP_ACK_BMSK                                    0x2000
#define HWIO_APCS_BANKED_APC_PWR_STATUS_RET_SLP_ACK_SHFT                                       0xd
#define HWIO_APCS_BANKED_APC_PWR_STATUS_RET_SLP_REQ_BMSK                                    0x1000
#define HWIO_APCS_BANKED_APC_PWR_STATUS_RET_SLP_REQ_SHFT                                       0xc
#define HWIO_APCS_BANKED_APC_PWR_STATUS_TRGTD_DBG_RST_BMSK                                   0x400
#define HWIO_APCS_BANKED_APC_PWR_STATUS_TRGTD_DBG_RST_SHFT                                     0xa
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_RST_BMSK                                        0x200
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_RST_SHFT                                          0x9
#define HWIO_APCS_BANKED_APC_PWR_STATUS_COREPOR_RST_BMSK                                     0x100
#define HWIO_APCS_BANKED_APC_PWR_STATUS_COREPOR_RST_SHFT                                       0x8
#define HWIO_APCS_BANKED_APC_PWR_STATUS_GDHS_STS_BMSK                                         0x80
#define HWIO_APCS_BANKED_APC_PWR_STATUS_GDHS_STS_SHFT                                          0x7
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_MEM_HS_STS_BMSK                                  0x40
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_MEM_HS_STS_SHFT                                   0x6
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CLAMP_BMSK                                            0x20
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CLAMP_SHFT                                             0x5
#define HWIO_APCS_BANKED_APC_PWR_STATUS_FRC_CLK_OFF_BMSK                                      0x10
#define HWIO_APCS_BANKED_APC_PWR_STATUS_FRC_CLK_OFF_SHFT                                       0x4
#define HWIO_APCS_BANKED_APC_PWR_STATUS_AHB_CLK_BMSK                                           0x8
#define HWIO_APCS_BANKED_APC_PWR_STATUS_AHB_CLK_SHFT                                           0x3
#define HWIO_APCS_BANKED_APC_PWR_STATUS_REF_CLK_BMSK                                           0x4
#define HWIO_APCS_BANKED_APC_PWR_STATUS_REF_CLK_SHFT                                           0x2
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_AUX_CLK_BMSK                                      0x2
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_AUX_CLK_SHFT                                      0x1
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_PLL_CLK_BMSK                                      0x1
#define HWIO_APCS_BANKED_APC_PWR_STATUS_CORE_PLL_CLK_SHFT                                      0x0

#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_ADDR                                          (APCS_BANKED_APSS_ACS_REG_BASE      + 0x0000000c)
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_PHYS                                          (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_OFFS                                          (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_RMSK                                                 0x7
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_APCS_BANKED_APC_TEST_BUS_SEL_ADDR, HWIO_APCS_BANKED_APC_TEST_BUS_SEL_RMSK)
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_APC_TEST_BUS_SEL_ADDR, m)
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_APC_TEST_BUS_SEL_ADDR,v)
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_APC_TEST_BUS_SEL_ADDR,m,v,HWIO_APCS_BANKED_APC_TEST_BUS_SEL_IN)
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_EN_BMSK                                              0x4
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_EN_SHFT                                              0x2
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_SEL_BMSK                                             0x3
#define HWIO_APCS_BANKED_APC_TEST_BUS_SEL_SEL_SHFT                                             0x0

#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_ADDR                                         (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000010)
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_PHYS                                         (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_OFFS                                         (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_RMSK                                                0x1
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_IN          \
        in_dword_masked(HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_ADDR, HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_RMSK)
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_ADDR, m)
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_ADDR,v)
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_ADDR,m,v,HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_IN)
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_RST_BMSK                                            0x1
#define HWIO_APCS_BANKED_CPU_TRGTD_DBG_RST_RST_SHFT                                            0x0

#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_ADDR                                          (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000014)
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_PHYS                                          (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_OFFS                                          (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_RMSK                                          0xff000001
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_IN          \
        in_dword_masked(HWIO_APCS_BANKED_APC_PWR_GATE_CTL_ADDR, HWIO_APCS_BANKED_APC_PWR_GATE_CTL_RMSK)
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_APC_PWR_GATE_CTL_ADDR, m)
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_APC_PWR_GATE_CTL_ADDR,v)
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_APC_PWR_GATE_CTL_ADDR,m,v,HWIO_APCS_BANKED_APC_PWR_GATE_CTL_IN)
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_GDHS_CNT_BMSK                                 0xff000000
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_GDHS_CNT_SHFT                                       0x18
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_GDHS_EN_BMSK                                         0x1
#define HWIO_APCS_BANKED_APC_PWR_GATE_CTL_GDHS_EN_SHFT                                         0x0

#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_ADDR                                       (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000030)
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_PHYS                                       (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_OFFS                                       (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_RMSK                                          0x1001f
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_IN          \
        in_dword_masked(HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_ADDR, HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_RMSK)
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_ADDR, m)
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_IDLE_BMSK                                     0x10000
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_IDLE_SHFT                                        0x10
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_EN_REST_BMSK                                     0x1e
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_EN_REST_SHFT                                      0x1
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_EN_FEW_BMSK                                       0x1
#define HWIO_APCS_BANKED_APC_PWR_GATE_STATUS_EN_FEW_SHFT                                       0x0

#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_ADDR                                         (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000044)
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_PHYS                                         (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000044)
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_OFFS                                         (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_RMSK                                            0x101ff
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_AUX_STARTADDR_ADDR, HWIO_APCS_BANKED_SPM_AUX_STARTADDR_RMSK)
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_AUX_STARTADDR_ADDR, m)
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_AUX_STARTADDR_ADDR,v)
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_AUX_STARTADDR_ADDR,m,v,HWIO_APCS_BANKED_SPM_AUX_STARTADDR_IN)
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_BMSK                          0x10000
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_SHFT                             0x10
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_AUX_STARTADDR_BMSK                                0x1ff
#define HWIO_APCS_BANKED_SPM_AUX_STARTADDR_AUX_STARTADDR_SHFT                                  0x0

#define HWIO_APCS_BANKED_APC_SPM_WAKE_ADDR                                              (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000048)
#define HWIO_APCS_BANKED_APC_SPM_WAKE_PHYS                                              (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000048)
#define HWIO_APCS_BANKED_APC_SPM_WAKE_OFFS                                              (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_BANKED_APC_SPM_WAKE_RMSK                                                     0x1
#define HWIO_APCS_BANKED_APC_SPM_WAKE_IN          \
        in_dword_masked(HWIO_APCS_BANKED_APC_SPM_WAKE_ADDR, HWIO_APCS_BANKED_APC_SPM_WAKE_RMSK)
#define HWIO_APCS_BANKED_APC_SPM_WAKE_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_APC_SPM_WAKE_ADDR, m)
#define HWIO_APCS_BANKED_APC_SPM_WAKE_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_APC_SPM_WAKE_ADDR,v)
#define HWIO_APCS_BANKED_APC_SPM_WAKE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_APC_SPM_WAKE_ADDR,m,v,HWIO_APCS_BANKED_APC_SPM_WAKE_IN)
#define HWIO_APCS_BANKED_APC_SPM_WAKE_APC_SPM_WAKEUP_BMSK                                      0x1
#define HWIO_APCS_BANKED_APC_SPM_WAKE_APC_SPM_WAKEUP_SHFT                                      0x0

#define HWIO_APCS_BANKED_SPM_VOTE_TZ_ADDR                                               (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000050)
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_PHYS                                               (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000050)
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_OFFS                                               (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_RMSK                                               0xc0007fff
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_VOTE_TZ_ADDR, HWIO_APCS_BANKED_SPM_VOTE_TZ_RMSK)
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_VOTE_TZ_ADDR, m)
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_VOTE_TZ_ADDR,v)
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_VOTE_TZ_ADDR,m,v,HWIO_APCS_BANKED_SPM_VOTE_TZ_IN)
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_BMSK                             0x80000000
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_SHFT                                   0x1f
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_BMSK                              0x40000000
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_SHFT                                    0x1e
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_PWR_CTL_EN_BMSK                                        0x7fff
#define HWIO_APCS_BANKED_SPM_VOTE_TZ_PWR_CTL_EN_SHFT                                           0x0

#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_ADDR                                             (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000054)
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_PHYS                                             (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000054)
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_OFFS                                             (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_RMSK                                             0xc0007fff
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_VOTE_HLOS_ADDR, HWIO_APCS_BANKED_SPM_VOTE_HLOS_RMSK)
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_VOTE_HLOS_ADDR, m)
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_VOTE_HLOS_ADDR,v)
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_VOTE_HLOS_ADDR,m,v,HWIO_APCS_BANKED_SPM_VOTE_HLOS_IN)
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_BMSK                           0x80000000
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_SHFT                                 0x1f
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_BMSK                            0x40000000
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_SHFT                                  0x1e
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_PWR_CTL_EN_BMSK                                      0x7fff
#define HWIO_APCS_BANKED_SPM_VOTE_HLOS_PWR_CTL_EN_SHFT                                         0x0

#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_ADDR                                       (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000058)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_PHYS                                       (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000058)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_OFFS                                       (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_RMSK                                       0xc0007fff
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_ADDR, HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_RMSK)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_ADDR, m)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_BMSK             0x80000000
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_SHFT                   0x1f
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_BMSK              0x40000000
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_SHFT                    0x1e
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_BMSK                        0x7fff
#define HWIO_APCS_BANKED_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_SHFT                           0x0

#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_ADDR                                        (APCS_BANKED_APSS_ACS_REG_BASE      + 0x0000005c)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_PHYS                                        (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x0000005c)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_OFFS                                        (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_RMSK                                        0xc0007fff
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_ADDR,v)
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_BMSK               0x80000000
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_SHFT                     0x1f
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_BMSK                0x40000000
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_SHFT                      0x1e
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_BMSK                          0x7fff
#define HWIO_APCS_BANKED_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_SHFT                             0x0

#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_ADDR                                        (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000060)
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_PHYS                                        (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000060)
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_OFFS                                        (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_RMSK                                        0x80000001
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_IN          \
        in_dword_masked(HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_ADDR, HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_RMSK)
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_ADDR, m)
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_ADDR,v)
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_ADDR,m,v,HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_IN)
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_BMSK                    0x80000000
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_SHFT                          0x1f
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_BMSK                           0x1
#define HWIO_APCS_BANKED_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_SHFT                           0x0

#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_ADDR                                        (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000070)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_PHYS                                        (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000070)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_OFFS                                        (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000070)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_RMSK                                              0xff
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_ADDR, HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_RMSK)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_ADDR, m)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_ADDR,v)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_ADDR,m,v,HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_IN)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_EN_BMSK                                           0xff
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EN_EN_SHFT                                            0x0

#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_ADDR                                           (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000074)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_PHYS                                           (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000074)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_OFFS                                           (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000074)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_RMSK                                                 0xff
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_FORCE_EVENT_ADDR, HWIO_APCS_BANKED_SPM_FORCE_EVENT_RMSK)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_FORCE_EVENT_ADDR, m)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_FORCE_EVENT_ADDR,v)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_FORCE_EVENT_ADDR,m,v,HWIO_APCS_BANKED_SPM_FORCE_EVENT_IN)
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EVENT_VAL_BMSK                                       0xff
#define HWIO_APCS_BANKED_SPM_FORCE_EVENT_EVENT_VAL_SHFT                                        0x0

#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_ADDR                                      (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000078)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_PHYS                                      (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000078)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_OFFS                                      (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_RMSK                                          0x7fff
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_ADDR, HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_RMSK)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_ADDR, m)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_ADDR,v)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_ADDR,m,v,HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_IN)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_EN_BMSK                                       0x7fff
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_EN_EN_SHFT                                          0x0

#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_ADDR                                         (APCS_BANKED_APSS_ACS_REG_BASE      + 0x0000007c)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_PHYS                                         (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x0000007c)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_OFFS                                         (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_RMSK                                             0x7fff
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_ADDR, HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_RMSK)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_ADDR, m)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_ADDR,v)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_ADDR,m,v,HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_IN)
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_BMSK                                 0x7fff
#define HWIO_APCS_BANKED_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_SHFT                                    0x0

#define HWIO_APCS_BANKED_SPM_EVENT_STS_ADDR                                             (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000080)
#define HWIO_APCS_BANKED_SPM_EVENT_STS_PHYS                                             (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000080)
#define HWIO_APCS_BANKED_SPM_EVENT_STS_OFFS                                             (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000080)
#define HWIO_APCS_BANKED_SPM_EVENT_STS_RMSK                                                   0xff
#define HWIO_APCS_BANKED_SPM_EVENT_STS_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_EVENT_STS_ADDR, HWIO_APCS_BANKED_SPM_EVENT_STS_RMSK)
#define HWIO_APCS_BANKED_SPM_EVENT_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_EVENT_STS_ADDR, m)
#define HWIO_APCS_BANKED_SPM_EVENT_STS_EVENT_VAL_BMSK                                         0xff
#define HWIO_APCS_BANKED_SPM_EVENT_STS_EVENT_VAL_SHFT                                          0x0

#define HWIO_APCS_BANKED_SPM_PWR_CTL_STS_ADDR                                           (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000084)
#define HWIO_APCS_BANKED_SPM_PWR_CTL_STS_PHYS                                           (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000084)
#define HWIO_APCS_BANKED_SPM_PWR_CTL_STS_OFFS                                           (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000084)
#define HWIO_APCS_BANKED_SPM_PWR_CTL_STS_RMSK                                               0x7fff
#define HWIO_APCS_BANKED_SPM_PWR_CTL_STS_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_PWR_CTL_STS_ADDR, HWIO_APCS_BANKED_SPM_PWR_CTL_STS_RMSK)
#define HWIO_APCS_BANKED_SPM_PWR_CTL_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_PWR_CTL_STS_ADDR, m)
#define HWIO_APCS_BANKED_SPM_PWR_CTL_STS_PWR_CTL_VAL_BMSK                                   0x7fff
#define HWIO_APCS_BANKED_SPM_PWR_CTL_STS_PWR_CTL_VAL_SHFT                                      0x0

#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_ADDR                                    (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000090)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_PHYS                                    (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000090)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_OFFS                                    (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000090)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_RMSK                                    0x8000001b
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_ADDR, HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_RMSK)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_ADDR, m)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_ADDR,v)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_ADDR,m,v,HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_IN)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_BMSK           0x80000000
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_SHFT                 0x1f
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_BMSK                0x10
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_SHFT                 0x4
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_BMSK                 0x8
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_SHFT                 0x3
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_BMSK                   0x3
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_SHFT                   0x0

#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_ADDR                                        (APCS_BANKED_APSS_ACS_REG_BASE      + 0x0000008c)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_PHYS                                        (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x0000008c)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_OFFS                                        (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_RMSK                                        0xffffffff
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_ADDR, HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_RMSK)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_ADDR, m)
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_BMSK               0xffffffff
#define HWIO_APCS_BANKED_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_SHFT                      0x0

#define HWIO_APCS_BANKED_SPM_WFI_CTL_ADDR                                               (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000088)
#define HWIO_APCS_BANKED_SPM_WFI_CTL_PHYS                                               (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000088)
#define HWIO_APCS_BANKED_SPM_WFI_CTL_OFFS                                               (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000088)
#define HWIO_APCS_BANKED_SPM_WFI_CTL_RMSK                                                      0x3
#define HWIO_APCS_BANKED_SPM_WFI_CTL_IN          \
        in_dword_masked(HWIO_APCS_BANKED_SPM_WFI_CTL_ADDR, HWIO_APCS_BANKED_SPM_WFI_CTL_RMSK)
#define HWIO_APCS_BANKED_SPM_WFI_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_SPM_WFI_CTL_ADDR, m)
#define HWIO_APCS_BANKED_SPM_WFI_CTL_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_SPM_WFI_CTL_ADDR,v)
#define HWIO_APCS_BANKED_SPM_WFI_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_SPM_WFI_CTL_ADDR,m,v,HWIO_APCS_BANKED_SPM_WFI_CTL_IN)
#define HWIO_APCS_BANKED_SPM_WFI_CTL_WFI_FORCE_BMSK                                            0x2
#define HWIO_APCS_BANKED_SPM_WFI_CTL_WFI_FORCE_SHFT                                            0x1
#define HWIO_APCS_BANKED_SPM_WFI_CTL_WFI_SEL_BMSK                                              0x1
#define HWIO_APCS_BANKED_SPM_WFI_CTL_WFI_SEL_SHFT                                              0x0

#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_ADDR                                       (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000094)
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_PHYS                                       (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000094)
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_OFFS                                       (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000094)
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_RMSK                                       0xffffffff
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_IN          \
        in_dword_masked(HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_ADDR, HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_RMSK)
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_ADDR, m)
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_ADDR,v)
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_ADDR,m,v,HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_IN)
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_BMSK               0xffffffff
#define HWIO_APCS_BANKED_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_SHFT                      0x0

#define HWIO_APCS_BANKED_CORE_HANG_VALUE_ADDR                                           (APCS_BANKED_APSS_ACS_REG_BASE      + 0x00000098)
#define HWIO_APCS_BANKED_CORE_HANG_VALUE_PHYS                                           (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x00000098)
#define HWIO_APCS_BANKED_CORE_HANG_VALUE_OFFS                                           (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x00000098)
#define HWIO_APCS_BANKED_CORE_HANG_VALUE_RMSK                                           0xffffffff
#define HWIO_APCS_BANKED_CORE_HANG_VALUE_IN          \
        in_dword_masked(HWIO_APCS_BANKED_CORE_HANG_VALUE_ADDR, HWIO_APCS_BANKED_CORE_HANG_VALUE_RMSK)
#define HWIO_APCS_BANKED_CORE_HANG_VALUE_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_CORE_HANG_VALUE_ADDR, m)
#define HWIO_APCS_BANKED_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_BMSK                   0xffffffff
#define HWIO_APCS_BANKED_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_SHFT                          0x0

#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_ADDR                                          (APCS_BANKED_APSS_ACS_REG_BASE      + 0x0000009c)
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_PHYS                                          (APCS_BANKED_APSS_ACS_REG_BASE_PHYS + 0x0000009c)
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_OFFS                                          (APCS_BANKED_APSS_ACS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_RMSK                                                0x77
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_IN          \
        in_dword_masked(HWIO_APCS_BANKED_CORE_HANG_CONFIG_ADDR, HWIO_APCS_BANKED_CORE_HANG_CONFIG_RMSK)
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_INM(m)      \
        in_dword_masked(HWIO_APCS_BANKED_CORE_HANG_CONFIG_ADDR, m)
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_OUT(v)      \
        out_dword(HWIO_APCS_BANKED_CORE_HANG_CONFIG_ADDR,v)
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_BANKED_CORE_HANG_CONFIG_ADDR,m,v,HWIO_APCS_BANKED_CORE_HANG_CONFIG_IN)
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_BMSK                               0x70
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_SHFT                                0x4
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_BMSK                        0x4
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_SHFT                        0x2
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_BMSK                        0x2
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_SHFT                        0x1
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_BMSK                           0x1
#define HWIO_APCS_BANKED_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_SHFT                           0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS4_APSS_ACS
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS4_APSS_ACS_REG_BASE                                                   (A53SS_BASE      + 0x00088000)
#define APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS                                              (A53SS_BASE_PHYS + 0x00088000)
#define APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS                                              0x00088000

#define HWIO_APCS_ALIAS4_APC_SECURE_ADDR                                                (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS4_APC_SECURE_PHYS                                                (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS4_APC_SECURE_OFFS                                                (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS4_APC_SECURE_RMSK                                                       0xf
#define HWIO_APCS_ALIAS4_APC_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_SECURE_ADDR, HWIO_APCS_ALIAS4_APC_SECURE_RMSK)
#define HWIO_APCS_ALIAS4_APC_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS4_APC_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_APC_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS4_APC_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_APC_SECURE_ADDR,m,v,HWIO_APCS_ALIAS4_APC_SECURE_IN)
#define HWIO_APCS_ALIAS4_APC_SECURE_VOTE_BMSK                                                  0x8
#define HWIO_APCS_ALIAS4_APC_SECURE_VOTE_SHFT                                                  0x3
#define HWIO_APCS_ALIAS4_APC_SECURE_TST_BMSK                                                   0x4
#define HWIO_APCS_ALIAS4_APC_SECURE_TST_SHFT                                                   0x2
#define HWIO_APCS_ALIAS4_APC_SECURE_CLK_CTL_BMSK                                               0x2
#define HWIO_APCS_ALIAS4_APC_SECURE_CLK_CTL_SHFT                                               0x1
#define HWIO_APCS_ALIAS4_APC_SECURE_SLP_CTL_BMSK                                               0x1
#define HWIO_APCS_ALIAS4_APC_SECURE_SLP_CTL_SHFT                                               0x0

#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_ADDR                                               (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_PHYS                                               (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_OFFS                                               (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_RMSK                                                  0x104ff
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_CPU_PWR_CTL_ADDR, HWIO_APCS_ALIAS4_CPU_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_CPU_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_CPU_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_CPU_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS4_CPU_PWR_CTL_IN)
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CLK_EN_BMSK                                           0x10000
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CLK_EN_SHFT                                              0x10
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_SLEEP_STATE_BMSK                                   0x400
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_SLEEP_STATE_SHFT                                     0xa
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_PWRD_UP_BMSK                                        0x80
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_PWRD_UP_SHFT                                         0x7
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_GATE_CLK_BMSK                                            0x40
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_GATE_CLK_SHFT                                             0x6
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_COREPOR_RST_BMSK                                         0x20
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_COREPOR_RST_SHFT                                          0x5
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_RST_BMSK                                            0x10
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_RST_SHFT                                             0x4
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_MEM_HS_BMSK                                          0x8
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_MEM_HS_SHFT                                          0x3
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_L1_RST_DIS_BMSK                                           0x4
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_L1_RST_DIS_SHFT                                           0x2
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_MEM_CLAMP_BMSK                                       0x2
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CORE_MEM_CLAMP_SHFT                                       0x1
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CLAMP_BMSK                                                0x1
#define HWIO_APCS_ALIAS4_CPU_PWR_CTL_CLAMP_SHFT                                                0x0

#define HWIO_APCS_ALIAS4_APC_A53_CFG_STS_ADDR                                           (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000040)
#define HWIO_APCS_ALIAS4_APC_A53_CFG_STS_PHYS                                           (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000040)
#define HWIO_APCS_ALIAS4_APC_A53_CFG_STS_OFFS                                           (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_ALIAS4_APC_A53_CFG_STS_RMSK                                           0x10000000
#define HWIO_APCS_ALIAS4_APC_A53_CFG_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_A53_CFG_STS_ADDR, HWIO_APCS_ALIAS4_APC_A53_CFG_STS_RMSK)
#define HWIO_APCS_ALIAS4_APC_A53_CFG_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_A53_CFG_STS_ADDR, m)
#define HWIO_APCS_ALIAS4_APC_A53_CFG_STS_SMPNAMP_BMSK                                   0x10000000
#define HWIO_APCS_ALIAS4_APC_A53_CFG_STS_SMPNAMP_SHFT                                         0x1c

#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_ADDR                                            (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_PHYS                                            (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_OFFS                                            (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_RMSK                                             0xb1f37ff
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_PWR_STATUS_ADDR, HWIO_APCS_ALIAS4_APC_PWR_STATUS_RMSK)
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_PWR_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_SAW_SLP_ACK_BMSK                                 0x8000000
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_SAW_SLP_ACK_SHFT                                      0x1b
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_NO_PWR_DWN_BMSK                             0x2000000
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_NO_PWR_DWN_SHFT                                  0x19
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_PWRUP_REQ_BMSK                              0x1000000
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_PWRUP_REQ_SHFT                                   0x18
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_HW_EVENT_BMSK                                     0x1f0000
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_HW_EVENT_SHFT                                         0x10
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_RET_SLP_ACK_BMSK                                    0x2000
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_RET_SLP_ACK_SHFT                                       0xd
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_RET_SLP_REQ_BMSK                                    0x1000
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_RET_SLP_REQ_SHFT                                       0xc
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_TRGTD_DBG_RST_BMSK                                   0x400
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_TRGTD_DBG_RST_SHFT                                     0xa
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_RST_BMSK                                        0x200
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_RST_SHFT                                          0x9
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_COREPOR_RST_BMSK                                     0x100
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_COREPOR_RST_SHFT                                       0x8
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_GDHS_STS_BMSK                                         0x80
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_GDHS_STS_SHFT                                          0x7
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_MEM_HS_STS_BMSK                                  0x40
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_MEM_HS_STS_SHFT                                   0x6
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CLAMP_BMSK                                            0x20
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CLAMP_SHFT                                             0x5
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_FRC_CLK_OFF_BMSK                                      0x10
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_FRC_CLK_OFF_SHFT                                       0x4
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_AHB_CLK_BMSK                                           0x8
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_AHB_CLK_SHFT                                           0x3
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_REF_CLK_BMSK                                           0x4
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_REF_CLK_SHFT                                           0x2
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_AUX_CLK_BMSK                                      0x2
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_AUX_CLK_SHFT                                      0x1
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_PLL_CLK_BMSK                                      0x1
#define HWIO_APCS_ALIAS4_APC_PWR_STATUS_CORE_PLL_CLK_SHFT                                      0x0

#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_ADDR                                          (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_PHYS                                          (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_OFFS                                          (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_RMSK                                                 0x7
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_ADDR, HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_RMSK)
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_ADDR, m)
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_ADDR,v)
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_ADDR,m,v,HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_IN)
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_EN_BMSK                                              0x4
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_EN_SHFT                                              0x2
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_SEL_BMSK                                             0x3
#define HWIO_APCS_ALIAS4_APC_TEST_BUS_SEL_SEL_SHFT                                             0x0

#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_ADDR                                         (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_PHYS                                         (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_OFFS                                         (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_RMSK                                                0x1
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_ADDR, HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_RMSK)
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_ADDR, m)
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_ADDR,v)
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_ADDR,m,v,HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_IN)
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_RST_BMSK                                            0x1
#define HWIO_APCS_ALIAS4_CPU_TRGTD_DBG_RST_RST_SHFT                                            0x0

#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_ADDR                                          (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_PHYS                                          (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_OFFS                                          (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_RMSK                                          0xff000001
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_ADDR, HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_RMSK)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_ADDR, m)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_ADDR,v)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_ADDR,m,v,HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_IN)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_GDHS_CNT_BMSK                                 0xff000000
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_GDHS_CNT_SHFT                                       0x18
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_GDHS_EN_BMSK                                         0x1
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_CTL_GDHS_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_ADDR                                       (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000030)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_PHYS                                       (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_OFFS                                       (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_RMSK                                          0x1001f
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_ADDR, HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_RMSK)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_IDLE_BMSK                                     0x10000
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_IDLE_SHFT                                        0x10
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_EN_REST_BMSK                                     0x1e
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_EN_REST_SHFT                                      0x1
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_EN_FEW_BMSK                                       0x1
#define HWIO_APCS_ALIAS4_APC_PWR_GATE_STATUS_EN_FEW_SHFT                                       0x0

#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_ADDR                                         (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000044)
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_PHYS                                         (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000044)
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_OFFS                                         (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_RMSK                                            0x101ff
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_ADDR, HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_RMSK)
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_IN)
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_BMSK                          0x10000
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_SHFT                             0x10
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_AUX_STARTADDR_BMSK                                0x1ff
#define HWIO_APCS_ALIAS4_SPM_AUX_STARTADDR_AUX_STARTADDR_SHFT                                  0x0

#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_ADDR                                              (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000048)
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_PHYS                                              (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000048)
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_OFFS                                              (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_RMSK                                                     0x1
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_SPM_WAKE_ADDR, HWIO_APCS_ALIAS4_APC_SPM_WAKE_RMSK)
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_APC_SPM_WAKE_ADDR, m)
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_APC_SPM_WAKE_ADDR,v)
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_APC_SPM_WAKE_ADDR,m,v,HWIO_APCS_ALIAS4_APC_SPM_WAKE_IN)
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_APC_SPM_WAKEUP_BMSK                                      0x1
#define HWIO_APCS_ALIAS4_APC_SPM_WAKE_APC_SPM_WAKEUP_SHFT                                      0x0

#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_ADDR                                               (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000050)
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_PHYS                                               (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000050)
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_OFFS                                               (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_RMSK                                               0xc0007fff
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_VOTE_TZ_ADDR, HWIO_APCS_ALIAS4_SPM_VOTE_TZ_RMSK)
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_VOTE_TZ_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_VOTE_TZ_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_VOTE_TZ_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_VOTE_TZ_IN)
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_BMSK                             0x80000000
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_SHFT                                   0x1f
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_BMSK                              0x40000000
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_SHFT                                    0x1e
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_PWR_CTL_EN_BMSK                                        0x7fff
#define HWIO_APCS_ALIAS4_SPM_VOTE_TZ_PWR_CTL_EN_SHFT                                           0x0

#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_ADDR                                             (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000054)
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_PHYS                                             (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000054)
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_OFFS                                             (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_RMSK                                             0xc0007fff
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_ADDR, HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_RMSK)
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_IN)
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_BMSK                           0x80000000
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_SHFT                                 0x1f
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_BMSK                            0x40000000
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_SHFT                                  0x1e
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_PWR_CTL_EN_BMSK                                      0x7fff
#define HWIO_APCS_ALIAS4_SPM_VOTE_HLOS_PWR_CTL_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_ADDR                                       (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000058)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_PHYS                                       (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000058)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_OFFS                                       (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_RMSK                                       0xc0007fff
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_ADDR, HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_RMSK)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_BMSK             0x80000000
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_SHFT                   0x1f
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_BMSK              0x40000000
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_SHFT                    0x1e
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_BMSK                        0x7fff
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_SHFT                           0x0

#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_ADDR                                        (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x0000005c)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_PHYS                                        (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x0000005c)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_OFFS                                        (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_RMSK                                        0xc0007fff
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_BMSK               0x80000000
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_SHFT                     0x1f
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_BMSK                0x40000000
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_SHFT                      0x1e
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_BMSK                          0x7fff
#define HWIO_APCS_ALIAS4_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_SHFT                             0x0

#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_ADDR                                        (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000060)
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_PHYS                                        (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000060)
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_OFFS                                        (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_RMSK                                        0x80000001
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_ADDR, HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_RMSK)
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_ADDR, m)
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_ADDR,v)
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_ADDR,m,v,HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_IN)
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_BMSK                    0x80000000
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_SHFT                          0x1f
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_BMSK                           0x1
#define HWIO_APCS_ALIAS4_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_SHFT                           0x0

#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_ADDR                                        (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000070)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_PHYS                                        (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000070)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_OFFS                                        (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000070)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_RMSK                                              0xff
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_ADDR, HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_RMSK)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_IN)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_EN_BMSK                                           0xff
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EN_EN_SHFT                                            0x0

#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_ADDR                                           (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000074)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_PHYS                                           (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000074)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_OFFS                                           (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000074)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_RMSK                                                 0xff
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_ADDR, HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_RMSK)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_IN)
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EVENT_VAL_BMSK                                       0xff
#define HWIO_APCS_ALIAS4_SPM_FORCE_EVENT_EVENT_VAL_SHFT                                        0x0

#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_ADDR                                      (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000078)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_PHYS                                      (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000078)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_OFFS                                      (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_RMSK                                          0x7fff
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_ADDR, HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_RMSK)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_IN)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_EN_BMSK                                       0x7fff
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_EN_EN_SHFT                                          0x0

#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_ADDR                                         (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x0000007c)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_PHYS                                         (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x0000007c)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_OFFS                                         (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_RMSK                                             0x7fff
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_ADDR, HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_IN)
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_BMSK                                 0x7fff
#define HWIO_APCS_ALIAS4_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_SHFT                                    0x0

#define HWIO_APCS_ALIAS4_SPM_EVENT_STS_ADDR                                             (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000080)
#define HWIO_APCS_ALIAS4_SPM_EVENT_STS_PHYS                                             (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000080)
#define HWIO_APCS_ALIAS4_SPM_EVENT_STS_OFFS                                             (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000080)
#define HWIO_APCS_ALIAS4_SPM_EVENT_STS_RMSK                                                   0xff
#define HWIO_APCS_ALIAS4_SPM_EVENT_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_EVENT_STS_ADDR, HWIO_APCS_ALIAS4_SPM_EVENT_STS_RMSK)
#define HWIO_APCS_ALIAS4_SPM_EVENT_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_EVENT_STS_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_EVENT_STS_EVENT_VAL_BMSK                                         0xff
#define HWIO_APCS_ALIAS4_SPM_EVENT_STS_EVENT_VAL_SHFT                                          0x0

#define HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_ADDR                                           (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000084)
#define HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_PHYS                                           (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000084)
#define HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_OFFS                                           (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000084)
#define HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_RMSK                                               0x7fff
#define HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_ADDR, HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_RMSK)
#define HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_PWR_CTL_VAL_BMSK                                   0x7fff
#define HWIO_APCS_ALIAS4_SPM_PWR_CTL_STS_PWR_CTL_VAL_SHFT                                      0x0

#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_ADDR                                    (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000090)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_PHYS                                    (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000090)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_OFFS                                    (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000090)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_RMSK                                    0x8000001b
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_ADDR, HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_RMSK)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_IN)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_BMSK           0x80000000
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_SHFT                 0x1f
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_BMSK                0x10
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_SHFT                 0x4
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_BMSK                 0x8
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_SHFT                 0x3
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_BMSK                   0x3
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_SHFT                   0x0

#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_ADDR                                        (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x0000008c)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_PHYS                                        (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x0000008c)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_OFFS                                        (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_RMSK                                        0xffffffff
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_ADDR, HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_RMSK)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_BMSK               0xffffffff
#define HWIO_APCS_ALIAS4_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_SHFT                      0x0

#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_ADDR                                               (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000088)
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_PHYS                                               (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000088)
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_OFFS                                               (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000088)
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_RMSK                                                      0x3
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_WFI_CTL_ADDR, HWIO_APCS_ALIAS4_SPM_WFI_CTL_RMSK)
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SPM_WFI_CTL_ADDR, m)
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SPM_WFI_CTL_ADDR,v)
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SPM_WFI_CTL_ADDR,m,v,HWIO_APCS_ALIAS4_SPM_WFI_CTL_IN)
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_WFI_FORCE_BMSK                                            0x2
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_WFI_FORCE_SHFT                                            0x1
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_WFI_SEL_BMSK                                              0x1
#define HWIO_APCS_ALIAS4_SPM_WFI_CTL_WFI_SEL_SHFT                                              0x0

#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_ADDR                                       (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000094)
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_PHYS                                       (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000094)
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_OFFS                                       (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000094)
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_RMSK                                       0xffffffff
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_ADDR, HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_RMSK)
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_ADDR, m)
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_ADDR,v)
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_ADDR,m,v,HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_IN)
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_BMSK               0xffffffff
#define HWIO_APCS_ALIAS4_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_SHFT                      0x0

#define HWIO_APCS_ALIAS4_CORE_HANG_VALUE_ADDR                                           (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x00000098)
#define HWIO_APCS_ALIAS4_CORE_HANG_VALUE_PHYS                                           (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x00000098)
#define HWIO_APCS_ALIAS4_CORE_HANG_VALUE_OFFS                                           (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x00000098)
#define HWIO_APCS_ALIAS4_CORE_HANG_VALUE_RMSK                                           0xffffffff
#define HWIO_APCS_ALIAS4_CORE_HANG_VALUE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_CORE_HANG_VALUE_ADDR, HWIO_APCS_ALIAS4_CORE_HANG_VALUE_RMSK)
#define HWIO_APCS_ALIAS4_CORE_HANG_VALUE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_CORE_HANG_VALUE_ADDR, m)
#define HWIO_APCS_ALIAS4_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_BMSK                   0xffffffff
#define HWIO_APCS_ALIAS4_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_SHFT                          0x0

#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_ADDR                                          (APCS_ALIAS4_APSS_ACS_REG_BASE      + 0x0000009c)
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_PHYS                                          (APCS_ALIAS4_APSS_ACS_REG_BASE_PHYS + 0x0000009c)
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_OFFS                                          (APCS_ALIAS4_APSS_ACS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_RMSK                                                0x77
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_ADDR, HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_RMSK)
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_ADDR, m)
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_ADDR,v)
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_ADDR,m,v,HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_IN)
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_BMSK                               0x70
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_SHFT                                0x4
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_BMSK                        0x4
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_SHFT                        0x2
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_BMSK                        0x2
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_SHFT                        0x1
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_BMSK                           0x1
#define HWIO_APCS_ALIAS4_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_SHFT                           0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS5_APSS_ACS
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS5_APSS_ACS_REG_BASE                                                   (A53SS_BASE      + 0x00098000)
#define APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS                                              (A53SS_BASE_PHYS + 0x00098000)
#define APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS                                              0x00098000

#define HWIO_APCS_ALIAS5_APC_SECURE_ADDR                                                (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS5_APC_SECURE_PHYS                                                (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS5_APC_SECURE_OFFS                                                (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS5_APC_SECURE_RMSK                                                       0xf
#define HWIO_APCS_ALIAS5_APC_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_SECURE_ADDR, HWIO_APCS_ALIAS5_APC_SECURE_RMSK)
#define HWIO_APCS_ALIAS5_APC_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS5_APC_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_APC_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS5_APC_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_APC_SECURE_ADDR,m,v,HWIO_APCS_ALIAS5_APC_SECURE_IN)
#define HWIO_APCS_ALIAS5_APC_SECURE_VOTE_BMSK                                                  0x8
#define HWIO_APCS_ALIAS5_APC_SECURE_VOTE_SHFT                                                  0x3
#define HWIO_APCS_ALIAS5_APC_SECURE_TST_BMSK                                                   0x4
#define HWIO_APCS_ALIAS5_APC_SECURE_TST_SHFT                                                   0x2
#define HWIO_APCS_ALIAS5_APC_SECURE_CLK_CTL_BMSK                                               0x2
#define HWIO_APCS_ALIAS5_APC_SECURE_CLK_CTL_SHFT                                               0x1
#define HWIO_APCS_ALIAS5_APC_SECURE_SLP_CTL_BMSK                                               0x1
#define HWIO_APCS_ALIAS5_APC_SECURE_SLP_CTL_SHFT                                               0x0

#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_ADDR                                               (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_PHYS                                               (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_OFFS                                               (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_RMSK                                                  0x104ff
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_CPU_PWR_CTL_ADDR, HWIO_APCS_ALIAS5_CPU_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_CPU_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_CPU_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_CPU_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS5_CPU_PWR_CTL_IN)
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CLK_EN_BMSK                                           0x10000
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CLK_EN_SHFT                                              0x10
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_SLEEP_STATE_BMSK                                   0x400
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_SLEEP_STATE_SHFT                                     0xa
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_PWRD_UP_BMSK                                        0x80
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_PWRD_UP_SHFT                                         0x7
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_GATE_CLK_BMSK                                            0x40
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_GATE_CLK_SHFT                                             0x6
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_COREPOR_RST_BMSK                                         0x20
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_COREPOR_RST_SHFT                                          0x5
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_RST_BMSK                                            0x10
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_RST_SHFT                                             0x4
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_MEM_HS_BMSK                                          0x8
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_MEM_HS_SHFT                                          0x3
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_L1_RST_DIS_BMSK                                           0x4
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_L1_RST_DIS_SHFT                                           0x2
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_MEM_CLAMP_BMSK                                       0x2
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CORE_MEM_CLAMP_SHFT                                       0x1
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CLAMP_BMSK                                                0x1
#define HWIO_APCS_ALIAS5_CPU_PWR_CTL_CLAMP_SHFT                                                0x0

#define HWIO_APCS_ALIAS5_APC_A53_CFG_STS_ADDR                                           (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000040)
#define HWIO_APCS_ALIAS5_APC_A53_CFG_STS_PHYS                                           (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000040)
#define HWIO_APCS_ALIAS5_APC_A53_CFG_STS_OFFS                                           (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_ALIAS5_APC_A53_CFG_STS_RMSK                                           0x10000000
#define HWIO_APCS_ALIAS5_APC_A53_CFG_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_A53_CFG_STS_ADDR, HWIO_APCS_ALIAS5_APC_A53_CFG_STS_RMSK)
#define HWIO_APCS_ALIAS5_APC_A53_CFG_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_A53_CFG_STS_ADDR, m)
#define HWIO_APCS_ALIAS5_APC_A53_CFG_STS_SMPNAMP_BMSK                                   0x10000000
#define HWIO_APCS_ALIAS5_APC_A53_CFG_STS_SMPNAMP_SHFT                                         0x1c

#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_ADDR                                            (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_PHYS                                            (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_OFFS                                            (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_RMSK                                             0xb1f37ff
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_PWR_STATUS_ADDR, HWIO_APCS_ALIAS5_APC_PWR_STATUS_RMSK)
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_PWR_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_SAW_SLP_ACK_BMSK                                 0x8000000
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_SAW_SLP_ACK_SHFT                                      0x1b
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_NO_PWR_DWN_BMSK                             0x2000000
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_NO_PWR_DWN_SHFT                                  0x19
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_PWRUP_REQ_BMSK                              0x1000000
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_PWRUP_REQ_SHFT                                   0x18
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_HW_EVENT_BMSK                                     0x1f0000
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_HW_EVENT_SHFT                                         0x10
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_RET_SLP_ACK_BMSK                                    0x2000
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_RET_SLP_ACK_SHFT                                       0xd
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_RET_SLP_REQ_BMSK                                    0x1000
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_RET_SLP_REQ_SHFT                                       0xc
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_TRGTD_DBG_RST_BMSK                                   0x400
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_TRGTD_DBG_RST_SHFT                                     0xa
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_RST_BMSK                                        0x200
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_RST_SHFT                                          0x9
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_COREPOR_RST_BMSK                                     0x100
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_COREPOR_RST_SHFT                                       0x8
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_GDHS_STS_BMSK                                         0x80
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_GDHS_STS_SHFT                                          0x7
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_MEM_HS_STS_BMSK                                  0x40
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_MEM_HS_STS_SHFT                                   0x6
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CLAMP_BMSK                                            0x20
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CLAMP_SHFT                                             0x5
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_FRC_CLK_OFF_BMSK                                      0x10
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_FRC_CLK_OFF_SHFT                                       0x4
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_AHB_CLK_BMSK                                           0x8
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_AHB_CLK_SHFT                                           0x3
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_REF_CLK_BMSK                                           0x4
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_REF_CLK_SHFT                                           0x2
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_AUX_CLK_BMSK                                      0x2
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_AUX_CLK_SHFT                                      0x1
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_PLL_CLK_BMSK                                      0x1
#define HWIO_APCS_ALIAS5_APC_PWR_STATUS_CORE_PLL_CLK_SHFT                                      0x0

#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_ADDR                                          (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_PHYS                                          (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_OFFS                                          (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_RMSK                                                 0x7
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_ADDR, HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_RMSK)
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_ADDR, m)
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_ADDR,v)
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_ADDR,m,v,HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_IN)
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_EN_BMSK                                              0x4
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_EN_SHFT                                              0x2
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_SEL_BMSK                                             0x3
#define HWIO_APCS_ALIAS5_APC_TEST_BUS_SEL_SEL_SHFT                                             0x0

#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_ADDR                                         (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_PHYS                                         (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_OFFS                                         (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_RMSK                                                0x1
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_ADDR, HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_RMSK)
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_ADDR, m)
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_ADDR,v)
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_ADDR,m,v,HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_IN)
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_RST_BMSK                                            0x1
#define HWIO_APCS_ALIAS5_CPU_TRGTD_DBG_RST_RST_SHFT                                            0x0

#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_ADDR                                          (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_PHYS                                          (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_OFFS                                          (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_RMSK                                          0xff000001
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_ADDR, HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_RMSK)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_ADDR, m)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_ADDR,v)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_ADDR,m,v,HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_IN)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_GDHS_CNT_BMSK                                 0xff000000
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_GDHS_CNT_SHFT                                       0x18
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_GDHS_EN_BMSK                                         0x1
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_CTL_GDHS_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_ADDR                                       (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000030)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_PHYS                                       (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_OFFS                                       (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_RMSK                                          0x1001f
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_ADDR, HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_RMSK)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_IDLE_BMSK                                     0x10000
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_IDLE_SHFT                                        0x10
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_EN_REST_BMSK                                     0x1e
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_EN_REST_SHFT                                      0x1
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_EN_FEW_BMSK                                       0x1
#define HWIO_APCS_ALIAS5_APC_PWR_GATE_STATUS_EN_FEW_SHFT                                       0x0

#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_ADDR                                         (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000044)
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_PHYS                                         (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000044)
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_OFFS                                         (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_RMSK                                            0x101ff
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_ADDR, HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_RMSK)
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_IN)
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_BMSK                          0x10000
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_SHFT                             0x10
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_AUX_STARTADDR_BMSK                                0x1ff
#define HWIO_APCS_ALIAS5_SPM_AUX_STARTADDR_AUX_STARTADDR_SHFT                                  0x0

#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_ADDR                                              (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000048)
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_PHYS                                              (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000048)
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_OFFS                                              (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_RMSK                                                     0x1
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_SPM_WAKE_ADDR, HWIO_APCS_ALIAS5_APC_SPM_WAKE_RMSK)
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_APC_SPM_WAKE_ADDR, m)
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_APC_SPM_WAKE_ADDR,v)
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_APC_SPM_WAKE_ADDR,m,v,HWIO_APCS_ALIAS5_APC_SPM_WAKE_IN)
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_APC_SPM_WAKEUP_BMSK                                      0x1
#define HWIO_APCS_ALIAS5_APC_SPM_WAKE_APC_SPM_WAKEUP_SHFT                                      0x0

#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_ADDR                                               (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000050)
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_PHYS                                               (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000050)
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_OFFS                                               (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_RMSK                                               0xc0007fff
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_VOTE_TZ_ADDR, HWIO_APCS_ALIAS5_SPM_VOTE_TZ_RMSK)
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_VOTE_TZ_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_VOTE_TZ_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_VOTE_TZ_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_VOTE_TZ_IN)
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_BMSK                             0x80000000
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_SHFT                                   0x1f
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_BMSK                              0x40000000
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_SHFT                                    0x1e
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_PWR_CTL_EN_BMSK                                        0x7fff
#define HWIO_APCS_ALIAS5_SPM_VOTE_TZ_PWR_CTL_EN_SHFT                                           0x0

#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_ADDR                                             (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000054)
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_PHYS                                             (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000054)
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_OFFS                                             (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_RMSK                                             0xc0007fff
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_ADDR, HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_RMSK)
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_IN)
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_BMSK                           0x80000000
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_SHFT                                 0x1f
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_BMSK                            0x40000000
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_SHFT                                  0x1e
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_PWR_CTL_EN_BMSK                                      0x7fff
#define HWIO_APCS_ALIAS5_SPM_VOTE_HLOS_PWR_CTL_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_ADDR                                       (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000058)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_PHYS                                       (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000058)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_OFFS                                       (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_RMSK                                       0xc0007fff
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_ADDR, HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_RMSK)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_BMSK             0x80000000
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_SHFT                   0x1f
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_BMSK              0x40000000
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_SHFT                    0x1e
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_BMSK                        0x7fff
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_SHFT                           0x0

#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_ADDR                                        (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x0000005c)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_PHYS                                        (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x0000005c)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_OFFS                                        (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_RMSK                                        0xc0007fff
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_BMSK               0x80000000
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_SHFT                     0x1f
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_BMSK                0x40000000
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_SHFT                      0x1e
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_BMSK                          0x7fff
#define HWIO_APCS_ALIAS5_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_SHFT                             0x0

#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_ADDR                                        (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000060)
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_PHYS                                        (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000060)
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_OFFS                                        (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_RMSK                                        0x80000001
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_ADDR, HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_RMSK)
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_ADDR, m)
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_ADDR,v)
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_ADDR,m,v,HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_IN)
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_BMSK                    0x80000000
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_SHFT                          0x1f
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_BMSK                           0x1
#define HWIO_APCS_ALIAS5_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_SHFT                           0x0

#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_ADDR                                        (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000070)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_PHYS                                        (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000070)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_OFFS                                        (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000070)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_RMSK                                              0xff
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_ADDR, HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_RMSK)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_IN)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_EN_BMSK                                           0xff
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EN_EN_SHFT                                            0x0

#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_ADDR                                           (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000074)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_PHYS                                           (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000074)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_OFFS                                           (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000074)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_RMSK                                                 0xff
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_ADDR, HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_RMSK)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_IN)
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EVENT_VAL_BMSK                                       0xff
#define HWIO_APCS_ALIAS5_SPM_FORCE_EVENT_EVENT_VAL_SHFT                                        0x0

#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_ADDR                                      (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000078)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_PHYS                                      (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000078)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_OFFS                                      (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_RMSK                                          0x7fff
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_ADDR, HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_RMSK)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_IN)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_EN_BMSK                                       0x7fff
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_EN_EN_SHFT                                          0x0

#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_ADDR                                         (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x0000007c)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_PHYS                                         (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x0000007c)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_OFFS                                         (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_RMSK                                             0x7fff
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_ADDR, HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_IN)
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_BMSK                                 0x7fff
#define HWIO_APCS_ALIAS5_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_SHFT                                    0x0

#define HWIO_APCS_ALIAS5_SPM_EVENT_STS_ADDR                                             (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000080)
#define HWIO_APCS_ALIAS5_SPM_EVENT_STS_PHYS                                             (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000080)
#define HWIO_APCS_ALIAS5_SPM_EVENT_STS_OFFS                                             (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000080)
#define HWIO_APCS_ALIAS5_SPM_EVENT_STS_RMSK                                                   0xff
#define HWIO_APCS_ALIAS5_SPM_EVENT_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_EVENT_STS_ADDR, HWIO_APCS_ALIAS5_SPM_EVENT_STS_RMSK)
#define HWIO_APCS_ALIAS5_SPM_EVENT_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_EVENT_STS_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_EVENT_STS_EVENT_VAL_BMSK                                         0xff
#define HWIO_APCS_ALIAS5_SPM_EVENT_STS_EVENT_VAL_SHFT                                          0x0

#define HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_ADDR                                           (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000084)
#define HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_PHYS                                           (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000084)
#define HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_OFFS                                           (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000084)
#define HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_RMSK                                               0x7fff
#define HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_ADDR, HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_RMSK)
#define HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_PWR_CTL_VAL_BMSK                                   0x7fff
#define HWIO_APCS_ALIAS5_SPM_PWR_CTL_STS_PWR_CTL_VAL_SHFT                                      0x0

#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_ADDR                                    (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000090)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_PHYS                                    (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000090)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_OFFS                                    (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000090)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_RMSK                                    0x8000001b
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_ADDR, HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_RMSK)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_IN)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_BMSK           0x80000000
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_SHFT                 0x1f
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_BMSK                0x10
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_SHFT                 0x4
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_BMSK                 0x8
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_SHFT                 0x3
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_BMSK                   0x3
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_SHFT                   0x0

#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_ADDR                                        (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x0000008c)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_PHYS                                        (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x0000008c)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_OFFS                                        (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_RMSK                                        0xffffffff
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_ADDR, HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_RMSK)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_BMSK               0xffffffff
#define HWIO_APCS_ALIAS5_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_SHFT                      0x0

#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_ADDR                                               (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000088)
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_PHYS                                               (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000088)
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_OFFS                                               (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000088)
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_RMSK                                                      0x3
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_WFI_CTL_ADDR, HWIO_APCS_ALIAS5_SPM_WFI_CTL_RMSK)
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SPM_WFI_CTL_ADDR, m)
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SPM_WFI_CTL_ADDR,v)
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SPM_WFI_CTL_ADDR,m,v,HWIO_APCS_ALIAS5_SPM_WFI_CTL_IN)
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_WFI_FORCE_BMSK                                            0x2
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_WFI_FORCE_SHFT                                            0x1
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_WFI_SEL_BMSK                                              0x1
#define HWIO_APCS_ALIAS5_SPM_WFI_CTL_WFI_SEL_SHFT                                              0x0

#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_ADDR                                       (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000094)
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_PHYS                                       (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000094)
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_OFFS                                       (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000094)
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_RMSK                                       0xffffffff
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_ADDR, HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_RMSK)
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_ADDR, m)
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_ADDR,v)
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_ADDR,m,v,HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_IN)
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_BMSK               0xffffffff
#define HWIO_APCS_ALIAS5_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_SHFT                      0x0

#define HWIO_APCS_ALIAS5_CORE_HANG_VALUE_ADDR                                           (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x00000098)
#define HWIO_APCS_ALIAS5_CORE_HANG_VALUE_PHYS                                           (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x00000098)
#define HWIO_APCS_ALIAS5_CORE_HANG_VALUE_OFFS                                           (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x00000098)
#define HWIO_APCS_ALIAS5_CORE_HANG_VALUE_RMSK                                           0xffffffff
#define HWIO_APCS_ALIAS5_CORE_HANG_VALUE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_CORE_HANG_VALUE_ADDR, HWIO_APCS_ALIAS5_CORE_HANG_VALUE_RMSK)
#define HWIO_APCS_ALIAS5_CORE_HANG_VALUE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_CORE_HANG_VALUE_ADDR, m)
#define HWIO_APCS_ALIAS5_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_BMSK                   0xffffffff
#define HWIO_APCS_ALIAS5_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_SHFT                          0x0

#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_ADDR                                          (APCS_ALIAS5_APSS_ACS_REG_BASE      + 0x0000009c)
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_PHYS                                          (APCS_ALIAS5_APSS_ACS_REG_BASE_PHYS + 0x0000009c)
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_OFFS                                          (APCS_ALIAS5_APSS_ACS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_RMSK                                                0x77
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_ADDR, HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_RMSK)
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_ADDR, m)
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_ADDR,v)
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_ADDR,m,v,HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_IN)
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_BMSK                               0x70
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_SHFT                                0x4
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_BMSK                        0x4
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_SHFT                        0x2
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_BMSK                        0x2
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_SHFT                        0x1
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_BMSK                           0x1
#define HWIO_APCS_ALIAS5_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_SHFT                           0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS6_APSS_ACS
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS6_APSS_ACS_REG_BASE                                                   (A53SS_BASE      + 0x000a8000)
#define APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS                                              (A53SS_BASE_PHYS + 0x000a8000)
#define APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS                                              0x000a8000

#define HWIO_APCS_ALIAS6_APC_SECURE_ADDR                                                (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS6_APC_SECURE_PHYS                                                (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS6_APC_SECURE_OFFS                                                (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS6_APC_SECURE_RMSK                                                       0xf
#define HWIO_APCS_ALIAS6_APC_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_SECURE_ADDR, HWIO_APCS_ALIAS6_APC_SECURE_RMSK)
#define HWIO_APCS_ALIAS6_APC_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS6_APC_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_APC_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS6_APC_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_APC_SECURE_ADDR,m,v,HWIO_APCS_ALIAS6_APC_SECURE_IN)
#define HWIO_APCS_ALIAS6_APC_SECURE_VOTE_BMSK                                                  0x8
#define HWIO_APCS_ALIAS6_APC_SECURE_VOTE_SHFT                                                  0x3
#define HWIO_APCS_ALIAS6_APC_SECURE_TST_BMSK                                                   0x4
#define HWIO_APCS_ALIAS6_APC_SECURE_TST_SHFT                                                   0x2
#define HWIO_APCS_ALIAS6_APC_SECURE_CLK_CTL_BMSK                                               0x2
#define HWIO_APCS_ALIAS6_APC_SECURE_CLK_CTL_SHFT                                               0x1
#define HWIO_APCS_ALIAS6_APC_SECURE_SLP_CTL_BMSK                                               0x1
#define HWIO_APCS_ALIAS6_APC_SECURE_SLP_CTL_SHFT                                               0x0

#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_ADDR                                               (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_PHYS                                               (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_OFFS                                               (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_RMSK                                                  0x104ff
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_CPU_PWR_CTL_ADDR, HWIO_APCS_ALIAS6_CPU_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_CPU_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_CPU_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_CPU_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS6_CPU_PWR_CTL_IN)
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CLK_EN_BMSK                                           0x10000
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CLK_EN_SHFT                                              0x10
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_SLEEP_STATE_BMSK                                   0x400
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_SLEEP_STATE_SHFT                                     0xa
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_PWRD_UP_BMSK                                        0x80
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_PWRD_UP_SHFT                                         0x7
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_GATE_CLK_BMSK                                            0x40
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_GATE_CLK_SHFT                                             0x6
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_COREPOR_RST_BMSK                                         0x20
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_COREPOR_RST_SHFT                                          0x5
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_RST_BMSK                                            0x10
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_RST_SHFT                                             0x4
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_MEM_HS_BMSK                                          0x8
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_MEM_HS_SHFT                                          0x3
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_L1_RST_DIS_BMSK                                           0x4
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_L1_RST_DIS_SHFT                                           0x2
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_MEM_CLAMP_BMSK                                       0x2
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CORE_MEM_CLAMP_SHFT                                       0x1
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CLAMP_BMSK                                                0x1
#define HWIO_APCS_ALIAS6_CPU_PWR_CTL_CLAMP_SHFT                                                0x0

#define HWIO_APCS_ALIAS6_APC_A53_CFG_STS_ADDR                                           (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000040)
#define HWIO_APCS_ALIAS6_APC_A53_CFG_STS_PHYS                                           (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000040)
#define HWIO_APCS_ALIAS6_APC_A53_CFG_STS_OFFS                                           (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_ALIAS6_APC_A53_CFG_STS_RMSK                                           0x10000000
#define HWIO_APCS_ALIAS6_APC_A53_CFG_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_A53_CFG_STS_ADDR, HWIO_APCS_ALIAS6_APC_A53_CFG_STS_RMSK)
#define HWIO_APCS_ALIAS6_APC_A53_CFG_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_A53_CFG_STS_ADDR, m)
#define HWIO_APCS_ALIAS6_APC_A53_CFG_STS_SMPNAMP_BMSK                                   0x10000000
#define HWIO_APCS_ALIAS6_APC_A53_CFG_STS_SMPNAMP_SHFT                                         0x1c

#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_ADDR                                            (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_PHYS                                            (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_OFFS                                            (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_RMSK                                             0xb1f37ff
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_PWR_STATUS_ADDR, HWIO_APCS_ALIAS6_APC_PWR_STATUS_RMSK)
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_PWR_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_SAW_SLP_ACK_BMSK                                 0x8000000
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_SAW_SLP_ACK_SHFT                                      0x1b
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_NO_PWR_DWN_BMSK                             0x2000000
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_NO_PWR_DWN_SHFT                                  0x19
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_PWRUP_REQ_BMSK                              0x1000000
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_PWRUP_REQ_SHFT                                   0x18
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_HW_EVENT_BMSK                                     0x1f0000
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_HW_EVENT_SHFT                                         0x10
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_RET_SLP_ACK_BMSK                                    0x2000
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_RET_SLP_ACK_SHFT                                       0xd
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_RET_SLP_REQ_BMSK                                    0x1000
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_RET_SLP_REQ_SHFT                                       0xc
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_TRGTD_DBG_RST_BMSK                                   0x400
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_TRGTD_DBG_RST_SHFT                                     0xa
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_RST_BMSK                                        0x200
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_RST_SHFT                                          0x9
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_COREPOR_RST_BMSK                                     0x100
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_COREPOR_RST_SHFT                                       0x8
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_GDHS_STS_BMSK                                         0x80
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_GDHS_STS_SHFT                                          0x7
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_MEM_HS_STS_BMSK                                  0x40
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_MEM_HS_STS_SHFT                                   0x6
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CLAMP_BMSK                                            0x20
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CLAMP_SHFT                                             0x5
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_FRC_CLK_OFF_BMSK                                      0x10
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_FRC_CLK_OFF_SHFT                                       0x4
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_AHB_CLK_BMSK                                           0x8
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_AHB_CLK_SHFT                                           0x3
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_REF_CLK_BMSK                                           0x4
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_REF_CLK_SHFT                                           0x2
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_AUX_CLK_BMSK                                      0x2
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_AUX_CLK_SHFT                                      0x1
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_PLL_CLK_BMSK                                      0x1
#define HWIO_APCS_ALIAS6_APC_PWR_STATUS_CORE_PLL_CLK_SHFT                                      0x0

#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_ADDR                                          (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_PHYS                                          (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_OFFS                                          (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_RMSK                                                 0x7
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_ADDR, HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_RMSK)
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_ADDR, m)
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_ADDR,v)
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_ADDR,m,v,HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_IN)
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_EN_BMSK                                              0x4
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_EN_SHFT                                              0x2
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_SEL_BMSK                                             0x3
#define HWIO_APCS_ALIAS6_APC_TEST_BUS_SEL_SEL_SHFT                                             0x0

#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_ADDR                                         (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_PHYS                                         (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_OFFS                                         (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_RMSK                                                0x1
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_ADDR, HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_RMSK)
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_ADDR, m)
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_ADDR,v)
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_ADDR,m,v,HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_IN)
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_RST_BMSK                                            0x1
#define HWIO_APCS_ALIAS6_CPU_TRGTD_DBG_RST_RST_SHFT                                            0x0

#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_ADDR                                          (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_PHYS                                          (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_OFFS                                          (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_RMSK                                          0xff000001
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_ADDR, HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_RMSK)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_ADDR, m)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_ADDR,v)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_ADDR,m,v,HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_IN)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_GDHS_CNT_BMSK                                 0xff000000
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_GDHS_CNT_SHFT                                       0x18
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_GDHS_EN_BMSK                                         0x1
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_CTL_GDHS_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_ADDR                                       (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000030)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_PHYS                                       (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_OFFS                                       (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_RMSK                                          0x1001f
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_ADDR, HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_RMSK)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_IDLE_BMSK                                     0x10000
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_IDLE_SHFT                                        0x10
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_EN_REST_BMSK                                     0x1e
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_EN_REST_SHFT                                      0x1
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_EN_FEW_BMSK                                       0x1
#define HWIO_APCS_ALIAS6_APC_PWR_GATE_STATUS_EN_FEW_SHFT                                       0x0

#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_ADDR                                         (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000044)
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_PHYS                                         (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000044)
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_OFFS                                         (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_RMSK                                            0x101ff
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_ADDR, HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_RMSK)
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_IN)
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_BMSK                          0x10000
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_SHFT                             0x10
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_AUX_STARTADDR_BMSK                                0x1ff
#define HWIO_APCS_ALIAS6_SPM_AUX_STARTADDR_AUX_STARTADDR_SHFT                                  0x0

#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_ADDR                                              (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000048)
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_PHYS                                              (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000048)
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_OFFS                                              (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_RMSK                                                     0x1
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_SPM_WAKE_ADDR, HWIO_APCS_ALIAS6_APC_SPM_WAKE_RMSK)
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_APC_SPM_WAKE_ADDR, m)
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_APC_SPM_WAKE_ADDR,v)
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_APC_SPM_WAKE_ADDR,m,v,HWIO_APCS_ALIAS6_APC_SPM_WAKE_IN)
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_APC_SPM_WAKEUP_BMSK                                      0x1
#define HWIO_APCS_ALIAS6_APC_SPM_WAKE_APC_SPM_WAKEUP_SHFT                                      0x0

#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_ADDR                                               (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000050)
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_PHYS                                               (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000050)
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_OFFS                                               (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_RMSK                                               0xc0007fff
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_VOTE_TZ_ADDR, HWIO_APCS_ALIAS6_SPM_VOTE_TZ_RMSK)
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_VOTE_TZ_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_VOTE_TZ_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_VOTE_TZ_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_VOTE_TZ_IN)
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_BMSK                             0x80000000
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_SHFT                                   0x1f
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_BMSK                              0x40000000
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_SHFT                                    0x1e
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_PWR_CTL_EN_BMSK                                        0x7fff
#define HWIO_APCS_ALIAS6_SPM_VOTE_TZ_PWR_CTL_EN_SHFT                                           0x0

#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_ADDR                                             (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000054)
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_PHYS                                             (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000054)
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_OFFS                                             (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_RMSK                                             0xc0007fff
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_ADDR, HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_RMSK)
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_IN)
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_BMSK                           0x80000000
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_SHFT                                 0x1f
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_BMSK                            0x40000000
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_SHFT                                  0x1e
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_PWR_CTL_EN_BMSK                                      0x7fff
#define HWIO_APCS_ALIAS6_SPM_VOTE_HLOS_PWR_CTL_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_ADDR                                       (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000058)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_PHYS                                       (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000058)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_OFFS                                       (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_RMSK                                       0xc0007fff
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_ADDR, HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_RMSK)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_BMSK             0x80000000
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_SHFT                   0x1f
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_BMSK              0x40000000
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_SHFT                    0x1e
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_BMSK                        0x7fff
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_SHFT                           0x0

#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_ADDR                                        (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x0000005c)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_PHYS                                        (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x0000005c)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_OFFS                                        (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_RMSK                                        0xc0007fff
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_BMSK               0x80000000
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_SHFT                     0x1f
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_BMSK                0x40000000
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_SHFT                      0x1e
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_BMSK                          0x7fff
#define HWIO_APCS_ALIAS6_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_SHFT                             0x0

#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_ADDR                                        (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000060)
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_PHYS                                        (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000060)
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_OFFS                                        (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_RMSK                                        0x80000001
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_ADDR, HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_RMSK)
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_ADDR, m)
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_ADDR,v)
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_ADDR,m,v,HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_IN)
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_BMSK                    0x80000000
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_SHFT                          0x1f
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_BMSK                           0x1
#define HWIO_APCS_ALIAS6_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_SHFT                           0x0

#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_ADDR                                        (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000070)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_PHYS                                        (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000070)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_OFFS                                        (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000070)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_RMSK                                              0xff
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_ADDR, HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_RMSK)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_IN)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_EN_BMSK                                           0xff
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EN_EN_SHFT                                            0x0

#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_ADDR                                           (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000074)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_PHYS                                           (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000074)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_OFFS                                           (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000074)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_RMSK                                                 0xff
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_ADDR, HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_RMSK)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_IN)
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EVENT_VAL_BMSK                                       0xff
#define HWIO_APCS_ALIAS6_SPM_FORCE_EVENT_EVENT_VAL_SHFT                                        0x0

#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_ADDR                                      (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000078)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_PHYS                                      (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000078)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_OFFS                                      (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_RMSK                                          0x7fff
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_ADDR, HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_RMSK)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_IN)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_EN_BMSK                                       0x7fff
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_EN_EN_SHFT                                          0x0

#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_ADDR                                         (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x0000007c)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_PHYS                                         (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x0000007c)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_OFFS                                         (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_RMSK                                             0x7fff
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_ADDR, HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_IN)
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_BMSK                                 0x7fff
#define HWIO_APCS_ALIAS6_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_SHFT                                    0x0

#define HWIO_APCS_ALIAS6_SPM_EVENT_STS_ADDR                                             (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000080)
#define HWIO_APCS_ALIAS6_SPM_EVENT_STS_PHYS                                             (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000080)
#define HWIO_APCS_ALIAS6_SPM_EVENT_STS_OFFS                                             (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000080)
#define HWIO_APCS_ALIAS6_SPM_EVENT_STS_RMSK                                                   0xff
#define HWIO_APCS_ALIAS6_SPM_EVENT_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_EVENT_STS_ADDR, HWIO_APCS_ALIAS6_SPM_EVENT_STS_RMSK)
#define HWIO_APCS_ALIAS6_SPM_EVENT_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_EVENT_STS_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_EVENT_STS_EVENT_VAL_BMSK                                         0xff
#define HWIO_APCS_ALIAS6_SPM_EVENT_STS_EVENT_VAL_SHFT                                          0x0

#define HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_ADDR                                           (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000084)
#define HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_PHYS                                           (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000084)
#define HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_OFFS                                           (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000084)
#define HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_RMSK                                               0x7fff
#define HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_ADDR, HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_RMSK)
#define HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_PWR_CTL_VAL_BMSK                                   0x7fff
#define HWIO_APCS_ALIAS6_SPM_PWR_CTL_STS_PWR_CTL_VAL_SHFT                                      0x0

#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_ADDR                                    (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000090)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_PHYS                                    (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000090)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_OFFS                                    (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000090)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_RMSK                                    0x8000001b
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_ADDR, HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_RMSK)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_IN)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_BMSK           0x80000000
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_SHFT                 0x1f
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_BMSK                0x10
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_SHFT                 0x4
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_BMSK                 0x8
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_SHFT                 0x3
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_BMSK                   0x3
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_SHFT                   0x0

#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_ADDR                                        (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x0000008c)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_PHYS                                        (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x0000008c)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_OFFS                                        (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_RMSK                                        0xffffffff
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_ADDR, HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_RMSK)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_BMSK               0xffffffff
#define HWIO_APCS_ALIAS6_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_SHFT                      0x0

#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_ADDR                                               (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000088)
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_PHYS                                               (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000088)
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_OFFS                                               (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000088)
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_RMSK                                                      0x3
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_WFI_CTL_ADDR, HWIO_APCS_ALIAS6_SPM_WFI_CTL_RMSK)
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SPM_WFI_CTL_ADDR, m)
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SPM_WFI_CTL_ADDR,v)
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SPM_WFI_CTL_ADDR,m,v,HWIO_APCS_ALIAS6_SPM_WFI_CTL_IN)
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_WFI_FORCE_BMSK                                            0x2
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_WFI_FORCE_SHFT                                            0x1
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_WFI_SEL_BMSK                                              0x1
#define HWIO_APCS_ALIAS6_SPM_WFI_CTL_WFI_SEL_SHFT                                              0x0

#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_ADDR                                       (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000094)
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_PHYS                                       (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000094)
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_OFFS                                       (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000094)
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_RMSK                                       0xffffffff
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_ADDR, HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_RMSK)
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_ADDR, m)
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_ADDR,v)
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_ADDR,m,v,HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_IN)
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_BMSK               0xffffffff
#define HWIO_APCS_ALIAS6_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_SHFT                      0x0

#define HWIO_APCS_ALIAS6_CORE_HANG_VALUE_ADDR                                           (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x00000098)
#define HWIO_APCS_ALIAS6_CORE_HANG_VALUE_PHYS                                           (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x00000098)
#define HWIO_APCS_ALIAS6_CORE_HANG_VALUE_OFFS                                           (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x00000098)
#define HWIO_APCS_ALIAS6_CORE_HANG_VALUE_RMSK                                           0xffffffff
#define HWIO_APCS_ALIAS6_CORE_HANG_VALUE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_CORE_HANG_VALUE_ADDR, HWIO_APCS_ALIAS6_CORE_HANG_VALUE_RMSK)
#define HWIO_APCS_ALIAS6_CORE_HANG_VALUE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_CORE_HANG_VALUE_ADDR, m)
#define HWIO_APCS_ALIAS6_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_BMSK                   0xffffffff
#define HWIO_APCS_ALIAS6_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_SHFT                          0x0

#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_ADDR                                          (APCS_ALIAS6_APSS_ACS_REG_BASE      + 0x0000009c)
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_PHYS                                          (APCS_ALIAS6_APSS_ACS_REG_BASE_PHYS + 0x0000009c)
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_OFFS                                          (APCS_ALIAS6_APSS_ACS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_RMSK                                                0x77
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_ADDR, HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_RMSK)
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_ADDR, m)
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_ADDR,v)
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_ADDR,m,v,HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_IN)
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_BMSK                               0x70
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_SHFT                                0x4
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_BMSK                        0x4
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_SHFT                        0x2
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_BMSK                        0x2
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_SHFT                        0x1
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_BMSK                           0x1
#define HWIO_APCS_ALIAS6_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_SHFT                           0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS7_APSS_ACS
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS7_APSS_ACS_REG_BASE                                                   (A53SS_BASE      + 0x000b8000)
#define APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS                                              (A53SS_BASE_PHYS + 0x000b8000)
#define APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS                                              0x000b8000

#define HWIO_APCS_ALIAS7_APC_SECURE_ADDR                                                (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS7_APC_SECURE_PHYS                                                (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS7_APC_SECURE_OFFS                                                (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS7_APC_SECURE_RMSK                                                       0xf
#define HWIO_APCS_ALIAS7_APC_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_SECURE_ADDR, HWIO_APCS_ALIAS7_APC_SECURE_RMSK)
#define HWIO_APCS_ALIAS7_APC_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS7_APC_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_APC_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS7_APC_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_APC_SECURE_ADDR,m,v,HWIO_APCS_ALIAS7_APC_SECURE_IN)
#define HWIO_APCS_ALIAS7_APC_SECURE_VOTE_BMSK                                                  0x8
#define HWIO_APCS_ALIAS7_APC_SECURE_VOTE_SHFT                                                  0x3
#define HWIO_APCS_ALIAS7_APC_SECURE_TST_BMSK                                                   0x4
#define HWIO_APCS_ALIAS7_APC_SECURE_TST_SHFT                                                   0x2
#define HWIO_APCS_ALIAS7_APC_SECURE_CLK_CTL_BMSK                                               0x2
#define HWIO_APCS_ALIAS7_APC_SECURE_CLK_CTL_SHFT                                               0x1
#define HWIO_APCS_ALIAS7_APC_SECURE_SLP_CTL_BMSK                                               0x1
#define HWIO_APCS_ALIAS7_APC_SECURE_SLP_CTL_SHFT                                               0x0

#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_ADDR                                               (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_PHYS                                               (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_OFFS                                               (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_RMSK                                                  0x104ff
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_CPU_PWR_CTL_ADDR, HWIO_APCS_ALIAS7_CPU_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_CPU_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_CPU_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_CPU_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS7_CPU_PWR_CTL_IN)
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CLK_EN_BMSK                                           0x10000
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CLK_EN_SHFT                                              0x10
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_SLEEP_STATE_BMSK                                   0x400
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_SLEEP_STATE_SHFT                                     0xa
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_PWRD_UP_BMSK                                        0x80
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_PWRD_UP_SHFT                                         0x7
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_GATE_CLK_BMSK                                            0x40
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_GATE_CLK_SHFT                                             0x6
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_COREPOR_RST_BMSK                                         0x20
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_COREPOR_RST_SHFT                                          0x5
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_RST_BMSK                                            0x10
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_RST_SHFT                                             0x4
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_MEM_HS_BMSK                                          0x8
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_MEM_HS_SHFT                                          0x3
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_L1_RST_DIS_BMSK                                           0x4
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_L1_RST_DIS_SHFT                                           0x2
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_MEM_CLAMP_BMSK                                       0x2
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CORE_MEM_CLAMP_SHFT                                       0x1
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CLAMP_BMSK                                                0x1
#define HWIO_APCS_ALIAS7_CPU_PWR_CTL_CLAMP_SHFT                                                0x0

#define HWIO_APCS_ALIAS7_APC_A53_CFG_STS_ADDR                                           (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000040)
#define HWIO_APCS_ALIAS7_APC_A53_CFG_STS_PHYS                                           (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000040)
#define HWIO_APCS_ALIAS7_APC_A53_CFG_STS_OFFS                                           (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000040)
#define HWIO_APCS_ALIAS7_APC_A53_CFG_STS_RMSK                                           0x10000000
#define HWIO_APCS_ALIAS7_APC_A53_CFG_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_A53_CFG_STS_ADDR, HWIO_APCS_ALIAS7_APC_A53_CFG_STS_RMSK)
#define HWIO_APCS_ALIAS7_APC_A53_CFG_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_A53_CFG_STS_ADDR, m)
#define HWIO_APCS_ALIAS7_APC_A53_CFG_STS_SMPNAMP_BMSK                                   0x10000000
#define HWIO_APCS_ALIAS7_APC_A53_CFG_STS_SMPNAMP_SHFT                                         0x1c

#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_ADDR                                            (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_PHYS                                            (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_OFFS                                            (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_RMSK                                             0xb1f37ff
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_PWR_STATUS_ADDR, HWIO_APCS_ALIAS7_APC_PWR_STATUS_RMSK)
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_PWR_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_SAW_SLP_ACK_BMSK                                 0x8000000
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_SAW_SLP_ACK_SHFT                                      0x1b
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_NO_PWR_DWN_BMSK                             0x2000000
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_NO_PWR_DWN_SHFT                                  0x19
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_PWRUP_REQ_BMSK                              0x1000000
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_PWRUP_REQ_SHFT                                   0x18
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_HW_EVENT_BMSK                                     0x1f0000
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_HW_EVENT_SHFT                                         0x10
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_RET_SLP_ACK_BMSK                                    0x2000
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_RET_SLP_ACK_SHFT                                       0xd
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_RET_SLP_REQ_BMSK                                    0x1000
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_RET_SLP_REQ_SHFT                                       0xc
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_TRGTD_DBG_RST_BMSK                                   0x400
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_TRGTD_DBG_RST_SHFT                                     0xa
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_RST_BMSK                                        0x200
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_RST_SHFT                                          0x9
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_COREPOR_RST_BMSK                                     0x100
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_COREPOR_RST_SHFT                                       0x8
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_GDHS_STS_BMSK                                         0x80
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_GDHS_STS_SHFT                                          0x7
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_MEM_HS_STS_BMSK                                  0x40
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_MEM_HS_STS_SHFT                                   0x6
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CLAMP_BMSK                                            0x20
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CLAMP_SHFT                                             0x5
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_FRC_CLK_OFF_BMSK                                      0x10
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_FRC_CLK_OFF_SHFT                                       0x4
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_AHB_CLK_BMSK                                           0x8
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_AHB_CLK_SHFT                                           0x3
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_REF_CLK_BMSK                                           0x4
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_REF_CLK_SHFT                                           0x2
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_AUX_CLK_BMSK                                      0x2
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_AUX_CLK_SHFT                                      0x1
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_PLL_CLK_BMSK                                      0x1
#define HWIO_APCS_ALIAS7_APC_PWR_STATUS_CORE_PLL_CLK_SHFT                                      0x0

#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_ADDR                                          (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_PHYS                                          (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_OFFS                                          (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_RMSK                                                 0x7
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_ADDR, HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_RMSK)
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_ADDR, m)
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_ADDR,v)
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_ADDR,m,v,HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_IN)
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_EN_BMSK                                              0x4
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_EN_SHFT                                              0x2
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_SEL_BMSK                                             0x3
#define HWIO_APCS_ALIAS7_APC_TEST_BUS_SEL_SEL_SHFT                                             0x0

#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_ADDR                                         (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_PHYS                                         (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_OFFS                                         (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_RMSK                                                0x1
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_ADDR, HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_RMSK)
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_ADDR, m)
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_ADDR,v)
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_ADDR,m,v,HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_IN)
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_RST_BMSK                                            0x1
#define HWIO_APCS_ALIAS7_CPU_TRGTD_DBG_RST_RST_SHFT                                            0x0

#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_ADDR                                          (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_PHYS                                          (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_OFFS                                          (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_RMSK                                          0xff000001
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_ADDR, HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_RMSK)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_ADDR, m)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_ADDR,v)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_ADDR,m,v,HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_IN)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_GDHS_CNT_BMSK                                 0xff000000
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_GDHS_CNT_SHFT                                       0x18
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_GDHS_EN_BMSK                                         0x1
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_CTL_GDHS_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_ADDR                                       (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000030)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_PHYS                                       (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_OFFS                                       (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_RMSK                                          0x1001f
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_ADDR, HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_RMSK)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_IDLE_BMSK                                     0x10000
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_IDLE_SHFT                                        0x10
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_EN_REST_BMSK                                     0x1e
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_EN_REST_SHFT                                      0x1
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_EN_FEW_BMSK                                       0x1
#define HWIO_APCS_ALIAS7_APC_PWR_GATE_STATUS_EN_FEW_SHFT                                       0x0

#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_ADDR                                         (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000044)
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_PHYS                                         (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000044)
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_OFFS                                         (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000044)
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_RMSK                                            0x101ff
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_ADDR, HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_RMSK)
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_IN)
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_BMSK                          0x10000
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_SHFT                             0x10
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_AUX_STARTADDR_BMSK                                0x1ff
#define HWIO_APCS_ALIAS7_SPM_AUX_STARTADDR_AUX_STARTADDR_SHFT                                  0x0

#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_ADDR                                              (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000048)
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_PHYS                                              (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000048)
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_OFFS                                              (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000048)
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_RMSK                                                     0x1
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_SPM_WAKE_ADDR, HWIO_APCS_ALIAS7_APC_SPM_WAKE_RMSK)
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_APC_SPM_WAKE_ADDR, m)
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_APC_SPM_WAKE_ADDR,v)
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_APC_SPM_WAKE_ADDR,m,v,HWIO_APCS_ALIAS7_APC_SPM_WAKE_IN)
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_APC_SPM_WAKEUP_BMSK                                      0x1
#define HWIO_APCS_ALIAS7_APC_SPM_WAKE_APC_SPM_WAKEUP_SHFT                                      0x0

#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_ADDR                                               (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000050)
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_PHYS                                               (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000050)
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_OFFS                                               (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_RMSK                                               0xc0007fff
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_VOTE_TZ_ADDR, HWIO_APCS_ALIAS7_SPM_VOTE_TZ_RMSK)
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_VOTE_TZ_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_VOTE_TZ_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_VOTE_TZ_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_VOTE_TZ_IN)
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_BMSK                             0x80000000
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_SHFT                                   0x1f
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_BMSK                              0x40000000
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_SHFT                                    0x1e
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_PWR_CTL_EN_BMSK                                        0x7fff
#define HWIO_APCS_ALIAS7_SPM_VOTE_TZ_PWR_CTL_EN_SHFT                                           0x0

#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_ADDR                                             (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000054)
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_PHYS                                             (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000054)
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_OFFS                                             (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_RMSK                                             0xc0007fff
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_ADDR, HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_RMSK)
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_IN)
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_BMSK                           0x80000000
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_SHFT                                 0x1f
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_BMSK                            0x40000000
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_SHFT                                  0x1e
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_PWR_CTL_EN_BMSK                                      0x7fff
#define HWIO_APCS_ALIAS7_SPM_VOTE_HLOS_PWR_CTL_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_ADDR                                       (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000058)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_PHYS                                       (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000058)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_OFFS                                       (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_RMSK                                       0xc0007fff
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_ADDR, HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_RMSK)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_BMSK             0x80000000
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_SHFT                   0x1f
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_BMSK              0x40000000
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_SHFT                    0x1e
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_BMSK                        0x7fff
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_SHFT                           0x0

#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_ADDR                                        (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x0000005c)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_PHYS                                        (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x0000005c)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_OFFS                                        (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_RMSK                                        0xc0007fff
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_BMSK               0x80000000
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_SHFT                     0x1f
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_BMSK                0x40000000
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_SHFT                      0x1e
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_BMSK                          0x7fff
#define HWIO_APCS_ALIAS7_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_SHFT                             0x0

#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_ADDR                                        (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000060)
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_PHYS                                        (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000060)
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_OFFS                                        (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_RMSK                                        0x80000001
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_ADDR, HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_RMSK)
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_ADDR, m)
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_ADDR,v)
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_ADDR,m,v,HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_IN)
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_BMSK                    0x80000000
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_GCC_APCSDBGPWRUPACK_SHFT                          0x1f
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_BMSK                           0x1
#define HWIO_APCS_ALIAS7_GCC_DBG_CLK_ON_REQ_APCS_GCCDBGPWRUPREQ_SHFT                           0x0

#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_ADDR                                        (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000070)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_PHYS                                        (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000070)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_OFFS                                        (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000070)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_RMSK                                              0xff
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_ADDR, HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_RMSK)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_IN)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_EN_BMSK                                           0xff
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EN_EN_SHFT                                            0x0

#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_ADDR                                           (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000074)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_PHYS                                           (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000074)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_OFFS                                           (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000074)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_RMSK                                                 0xff
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_ADDR, HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_RMSK)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_IN)
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EVENT_VAL_BMSK                                       0xff
#define HWIO_APCS_ALIAS7_SPM_FORCE_EVENT_EVENT_VAL_SHFT                                        0x0

#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_ADDR                                      (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000078)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_PHYS                                      (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000078)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_OFFS                                      (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_RMSK                                          0x7fff
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_ADDR, HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_RMSK)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_IN)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_EN_BMSK                                       0x7fff
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_EN_EN_SHFT                                          0x0

#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_ADDR                                         (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x0000007c)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_PHYS                                         (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x0000007c)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_OFFS                                         (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_RMSK                                             0x7fff
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_ADDR, HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_IN)
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_BMSK                                 0x7fff
#define HWIO_APCS_ALIAS7_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_SHFT                                    0x0

#define HWIO_APCS_ALIAS7_SPM_EVENT_STS_ADDR                                             (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000080)
#define HWIO_APCS_ALIAS7_SPM_EVENT_STS_PHYS                                             (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000080)
#define HWIO_APCS_ALIAS7_SPM_EVENT_STS_OFFS                                             (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000080)
#define HWIO_APCS_ALIAS7_SPM_EVENT_STS_RMSK                                                   0xff
#define HWIO_APCS_ALIAS7_SPM_EVENT_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_EVENT_STS_ADDR, HWIO_APCS_ALIAS7_SPM_EVENT_STS_RMSK)
#define HWIO_APCS_ALIAS7_SPM_EVENT_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_EVENT_STS_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_EVENT_STS_EVENT_VAL_BMSK                                         0xff
#define HWIO_APCS_ALIAS7_SPM_EVENT_STS_EVENT_VAL_SHFT                                          0x0

#define HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_ADDR                                           (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000084)
#define HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_PHYS                                           (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000084)
#define HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_OFFS                                           (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000084)
#define HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_RMSK                                               0x7fff
#define HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_ADDR, HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_RMSK)
#define HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_PWR_CTL_VAL_BMSK                                   0x7fff
#define HWIO_APCS_ALIAS7_SPM_PWR_CTL_STS_PWR_CTL_VAL_SHFT                                      0x0

#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_ADDR                                    (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000090)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_PHYS                                    (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000090)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_OFFS                                    (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000090)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_RMSK                                    0x8000001b
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_ADDR, HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_RMSK)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_IN)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_BMSK           0x80000000
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_SHFT                 0x1f
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_BMSK                0x10
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_SHFT                 0x4
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_BMSK                 0x8
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_SHFT                 0x3
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_BMSK                   0x3
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_SHFT                   0x0

#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_ADDR                                        (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x0000008c)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_PHYS                                        (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x0000008c)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_OFFS                                        (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_RMSK                                        0xffffffff
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_ADDR, HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_RMSK)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_BMSK               0xffffffff
#define HWIO_APCS_ALIAS7_SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_SHFT                      0x0

#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_ADDR                                               (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000088)
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_PHYS                                               (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000088)
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_OFFS                                               (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000088)
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_RMSK                                                      0x3
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_WFI_CTL_ADDR, HWIO_APCS_ALIAS7_SPM_WFI_CTL_RMSK)
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_SPM_WFI_CTL_ADDR, m)
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_SPM_WFI_CTL_ADDR,v)
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_SPM_WFI_CTL_ADDR,m,v,HWIO_APCS_ALIAS7_SPM_WFI_CTL_IN)
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_WFI_FORCE_BMSK                                            0x2
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_WFI_FORCE_SHFT                                            0x1
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_WFI_SEL_BMSK                                              0x1
#define HWIO_APCS_ALIAS7_SPM_WFI_CTL_WFI_SEL_SHFT                                              0x0

#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_ADDR                                       (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000094)
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_PHYS                                       (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000094)
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_OFFS                                       (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000094)
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_RMSK                                       0xffffffff
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_ADDR, HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_RMSK)
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_ADDR, m)
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_ADDR,v)
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_ADDR,m,v,HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_IN)
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_BMSK               0xffffffff
#define HWIO_APCS_ALIAS7_CORE_HANG_THRESHOLD_CORE_HANG_THRESHOLD_VAL_SHFT                      0x0

#define HWIO_APCS_ALIAS7_CORE_HANG_VALUE_ADDR                                           (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x00000098)
#define HWIO_APCS_ALIAS7_CORE_HANG_VALUE_PHYS                                           (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x00000098)
#define HWIO_APCS_ALIAS7_CORE_HANG_VALUE_OFFS                                           (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x00000098)
#define HWIO_APCS_ALIAS7_CORE_HANG_VALUE_RMSK                                           0xffffffff
#define HWIO_APCS_ALIAS7_CORE_HANG_VALUE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_CORE_HANG_VALUE_ADDR, HWIO_APCS_ALIAS7_CORE_HANG_VALUE_RMSK)
#define HWIO_APCS_ALIAS7_CORE_HANG_VALUE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_CORE_HANG_VALUE_ADDR, m)
#define HWIO_APCS_ALIAS7_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_BMSK                   0xffffffff
#define HWIO_APCS_ALIAS7_CORE_HANG_VALUE_CORE_HANG_COUNTER_VALUE_SHFT                          0x0

#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_ADDR                                          (APCS_ALIAS7_APSS_ACS_REG_BASE      + 0x0000009c)
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_PHYS                                          (APCS_ALIAS7_APSS_ACS_REG_BASE_PHYS + 0x0000009c)
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_OFFS                                          (APCS_ALIAS7_APSS_ACS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_RMSK                                                0x77
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_ADDR, HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_RMSK)
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_ADDR, m)
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_ADDR,v)
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_ADDR,m,v,HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_IN)
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_BMSK                               0x70
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_PMUEVENT_MUX_SEL_SHFT                                0x4
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_BMSK                        0x4
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_CORE_HANG_COUNTER_SPM_EN_SHFT                        0x2
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_BMSK                        0x2
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_CORE_HANG_COUNTER_ENABLE_SHFT                        0x1
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_BMSK                           0x1
#define HWIO_APCS_ALIAS7_CORE_HANG_CONFIG_CORE_HANG_COUNTER_STS_SHFT                           0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS4_SAW2
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS4_SAW2_REG_BASE                                    (A53SS_BASE      + 0x00089000)
#define APCS_ALIAS4_SAW2_REG_BASE_PHYS                               (A53SS_BASE_PHYS + 0x00089000)
#define APCS_ALIAS4_SAW2_REG_BASE_OFFS                               0x00089000

#define HWIO_APCS_ALIAS4_SAW2_SECURE_ADDR                            (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS4_SAW2_SECURE_PHYS                            (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS4_SAW2_SECURE_OFFS                            (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS4_SAW2_SECURE_RMSK                                   0x7
#define HWIO_APCS_ALIAS4_SAW2_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SECURE_ADDR, HWIO_APCS_ALIAS4_SAW2_SECURE_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SAW2_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS4_SAW2_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SAW2_SECURE_ADDR,m,v,HWIO_APCS_ALIAS4_SAW2_SECURE_IN)
#define HWIO_APCS_ALIAS4_SAW2_SECURE_SAW_CTL_BMSK                           0x4
#define HWIO_APCS_ALIAS4_SAW2_SECURE_SAW_CTL_SHFT                           0x2
#define HWIO_APCS_ALIAS4_SAW2_SECURE_PWR_CTL_BMSK                           0x2
#define HWIO_APCS_ALIAS4_SAW2_SECURE_PWR_CTL_SHFT                           0x1
#define HWIO_APCS_ALIAS4_SAW2_SECURE_VLT_CTL_BMSK                           0x1
#define HWIO_APCS_ALIAS4_SAW2_SECURE_VLT_CTL_SHFT                           0x0

#define HWIO_APCS_ALIAS4_SAW2_ID_ADDR                                (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS4_SAW2_ID_PHYS                                (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS4_SAW2_ID_OFFS                                (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS4_SAW2_ID_RMSK                                0xff3f1f7f
#define HWIO_APCS_ALIAS4_SAW2_ID_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_ID_ADDR, HWIO_APCS_ALIAS4_SAW2_ID_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_ID_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_ID_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_ID_NUM_SPM_ENTRY_BMSK                  0xff000000
#define HWIO_APCS_ALIAS4_SAW2_ID_NUM_SPM_ENTRY_SHFT                        0x18
#define HWIO_APCS_ALIAS4_SAW2_ID_NUM_PWR_CTL_BMSK                      0x3f0000
#define HWIO_APCS_ALIAS4_SAW2_ID_NUM_PWR_CTL_SHFT                          0x10
#define HWIO_APCS_ALIAS4_SAW2_ID_PMIC_DATA_WIDTH_BMSK                    0x1f00
#define HWIO_APCS_ALIAS4_SAW2_ID_PMIC_DATA_WIDTH_SHFT                       0x8
#define HWIO_APCS_ALIAS4_SAW2_ID_NUM_PMIC_DATA_BMSK                        0x70
#define HWIO_APCS_ALIAS4_SAW2_ID_NUM_PMIC_DATA_SHFT                         0x4
#define HWIO_APCS_ALIAS4_SAW2_ID_CFG_NS_ACCESS_BMSK                         0x8
#define HWIO_APCS_ALIAS4_SAW2_ID_CFG_NS_ACCESS_SHFT                         0x3
#define HWIO_APCS_ALIAS4_SAW2_ID_PMIC_ARB_INTF_BMSK                         0x4
#define HWIO_APCS_ALIAS4_SAW2_ID_PMIC_ARB_INTF_SHFT                         0x2
#define HWIO_APCS_ALIAS4_SAW2_ID_AVS_PRESENT_BMSK                           0x2
#define HWIO_APCS_ALIAS4_SAW2_ID_AVS_PRESENT_SHFT                           0x1
#define HWIO_APCS_ALIAS4_SAW2_ID_SPM_PRESENT_BMSK                           0x1
#define HWIO_APCS_ALIAS4_SAW2_ID_SPM_PRESENT_SHFT                           0x0

#define HWIO_APCS_ALIAS4_SAW2_CFG_ADDR                               (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS4_SAW2_CFG_PHYS                               (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS4_SAW2_CFG_OFFS                               (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS4_SAW2_CFG_RMSK                                    0x31f
#define HWIO_APCS_ALIAS4_SAW2_CFG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_CFG_ADDR, HWIO_APCS_ALIAS4_SAW2_CFG_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_CFG_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_CFG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SAW2_CFG_ADDR,v)
#define HWIO_APCS_ALIAS4_SAW2_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SAW2_CFG_ADDR,m,v,HWIO_APCS_ALIAS4_SAW2_CFG_IN)
#define HWIO_APCS_ALIAS4_SAW2_CFG_TEST_BUS_EN_BMSK                        0x200
#define HWIO_APCS_ALIAS4_SAW2_CFG_TEST_BUS_EN_SHFT                          0x9
#define HWIO_APCS_ALIAS4_SAW2_CFG_FRC_REF_CLK_ON_BMSK                     0x100
#define HWIO_APCS_ALIAS4_SAW2_CFG_FRC_REF_CLK_ON_SHFT                       0x8
#define HWIO_APCS_ALIAS4_SAW2_CFG_CLK_DIV_BMSK                             0x1f
#define HWIO_APCS_ALIAS4_SAW2_CFG_CLK_DIV_SHFT                              0x0

#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_ADDR                           (APCS_ALIAS4_SAW2_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_PHYS                           (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_OFFS                           (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_RMSK                           0xfffffdff
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_STS_ADDR, HWIO_APCS_ALIAS4_SAW2_SPM_STS_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_STS_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_CURR_PWR_CTL_BMSK              0xffff0000
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_CURR_PWR_CTL_SHFT                    0x10
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_SHTDWN_REQ_BMSK                    0x8000
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_SHTDWN_REQ_SHFT                       0xf
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_SHTDWN_ACK_BMSK                    0x4000
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_SHTDWN_ACK_SHFT                       0xe
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_BRNGUP_REQ_BMSK                    0x2000
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_BRNGUP_REQ_SHFT                       0xd
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_BRNGUP_ACK_BMSK                    0x1000
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_BRNGUP_ACK_SHFT                       0xc
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_RPM_STATE_BMSK                      0xc00
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_RPM_STATE_SHFT                        0xa
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_SPM_CMD_ADDR_BMSK                   0x1ff
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS_SPM_CMD_ADDR_SHFT                     0x0

#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_ADDR                           (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_PHYS                           (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_OFFS                           (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_RMSK                             0xff007f
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_AVS_STS_ADDR, HWIO_APCS_ALIAS4_SAW2_AVS_STS_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_AVS_STS_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_SPM_EVENT_BMSK                   0xff0000
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_SPM_EVENT_SHFT                       0x10
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_AVS_FSM_STATE_BMSK                   0x40
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_AVS_FSM_STATE_SHFT                    0x6
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_MAX_INT_BMSK                         0x20
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_MAX_INT_SHFT                          0x5
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_MIN_INT_BMSK                         0x10
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_MIN_INT_SHFT                          0x4
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_CPU_UP_BMSK                           0x8
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_CPU_UP_SHFT                           0x3
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_CPU_DN_BMSK                           0x4
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_CPU_DN_SHFT                           0x2
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_SW_WR_PEND_BMSK                       0x2
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_SW_WR_PEND_SHFT                       0x1
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_AVS_STATE_BMSK                        0x1
#define HWIO_APCS_ALIAS4_SAW2_AVS_STS_AVS_STATE_SHFT                        0x0

#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_ADDR                          (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_PHYS                          (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_OFFS                          (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_RMSK                          0x3ff700ff
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_PMIC_STS_ADDR, HWIO_APCS_ALIAS4_SAW2_PMIC_STS_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_PMIC_STS_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_CURR_DLY_BMSK                 0x3ff00000
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_CURR_DLY_SHFT                       0x14
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_CURR_PMIC_SIZE_BMSK              0x40000
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_CURR_PMIC_SIZE_SHFT                 0x12
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_PMIC_STATE_BMSK                  0x30000
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_PMIC_STATE_SHFT                     0x10
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_CURR_PMIC_DATA_BMSK                 0xff
#define HWIO_APCS_ALIAS4_SAW2_PMIC_STS_CURR_PMIC_DATA_SHFT                  0x0

#define HWIO_APCS_ALIAS4_SAW2_RST_ADDR                               (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000018)
#define HWIO_APCS_ALIAS4_SAW2_RST_PHYS                               (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000018)
#define HWIO_APCS_ALIAS4_SAW2_RST_OFFS                               (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_ALIAS4_SAW2_RST_RMSK                                      0x1
#define HWIO_APCS_ALIAS4_SAW2_RST_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_RST_ADDR, HWIO_APCS_ALIAS4_SAW2_RST_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_RST_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_RST_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SAW2_RST_ADDR,v)
#define HWIO_APCS_ALIAS4_SAW2_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SAW2_RST_ADDR,m,v,HWIO_APCS_ALIAS4_SAW2_RST_IN)
#define HWIO_APCS_ALIAS4_SAW2_RST_RST_BMSK                                  0x1
#define HWIO_APCS_ALIAS4_SAW2_RST_RST_SHFT                                  0x0

#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_ADDR                           (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000030)
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_PHYS                           (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_OFFS                           (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_RMSK                           0xff031fff
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_CTL_ADDR, HWIO_APCS_ALIAS4_SAW2_SPM_CTL_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_CTL_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SAW2_SPM_CTL_ADDR,v)
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SAW2_SPM_CTL_ADDR,m,v,HWIO_APCS_ALIAS4_SAW2_SPM_CTL_IN)
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_EVENT_SYNC_BMSK                0xff000000
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_EVENT_SYNC_SHFT                      0x18
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_SLP_CMD_MODE_BMSK                 0x20000
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_SLP_CMD_MODE_SHFT                    0x11
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_SPM_SYS_PC_MODE_BMSK              0x10000
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_SPM_SYS_PC_MODE_SHFT                 0x10
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_SPM_START_ADR_BMSK                 0x1ff0
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_SPM_START_ADR_SHFT                    0x4
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_ISAR_BMSK                             0x8
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_ISAR_SHFT                             0x3
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_WAKEUP_CONFIG_BMSK                    0x6
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_WAKEUP_CONFIG_SHFT                    0x1
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_SPM_EN_BMSK                           0x1
#define HWIO_APCS_ALIAS4_SAW2_SPM_CTL_SPM_EN_SHFT                           0x0

#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_ADDR                           (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000034)
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_PHYS                           (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000034)
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_OFFS                           (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_RMSK                           0x3fffffff
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_DLY_ADDR, HWIO_APCS_ALIAS4_SAW2_SPM_DLY_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_DLY_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS4_SAW2_SPM_DLY_ADDR,v)
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SAW2_SPM_DLY_ADDR,m,v,HWIO_APCS_ALIAS4_SAW2_SPM_DLY_IN)
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_DLY3_BMSK                      0x3ff00000
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_DLY3_SHFT                            0x14
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_DLY2_BMSK                         0xffc00
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_DLY2_SHFT                             0xa
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_DLY1_BMSK                           0x3ff
#define HWIO_APCS_ALIAS4_SAW2_SPM_DLY_DLY1_SHFT                             0x0

#define HWIO_APCS_ALIAS4_SAW2_SPM_STS2_ADDR                          (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000038)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS2_PHYS                          (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000038)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS2_OFFS                          (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS2_RMSK                              0x7fff
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS2_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_STS2_ADDR, HWIO_APCS_ALIAS4_SAW2_SPM_STS2_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS2_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_STS2_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS2_CURR_PWR_CTL_BMSK                 0x7fff
#define HWIO_APCS_ALIAS4_SAW2_SPM_STS2_CURR_PWR_CTL_SHFT                    0x0

#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n)            (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_PHYS(n)            (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_OFFS(n)            (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_RMSK               0x3f3f3f3f
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_MAXn                       17
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_INI(n)        \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n), HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_INMI(n,mask)    \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n), mask)
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_OUTI(n,val)    \
        out_dword(HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n),val)
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n),mask,val,HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_INI(n))
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD3_BMSK          0x3f000000
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD3_SHFT                0x18
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD2_BMSK            0x3f0000
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD2_SHFT                0x10
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD1_BMSK              0x3f00
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD1_SHFT                 0x8
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD0_BMSK                0x3f
#define HWIO_APCS_ALIAS4_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD0_SHFT                 0x0

#define HWIO_APCS_ALIAS4_SAW2_VERSION_ADDR                           (APCS_ALIAS4_SAW2_REG_BASE      + 0x00000fd0)
#define HWIO_APCS_ALIAS4_SAW2_VERSION_PHYS                           (APCS_ALIAS4_SAW2_REG_BASE_PHYS + 0x00000fd0)
#define HWIO_APCS_ALIAS4_SAW2_VERSION_OFFS                           (APCS_ALIAS4_SAW2_REG_BASE_OFFS + 0x00000fd0)
#define HWIO_APCS_ALIAS4_SAW2_VERSION_RMSK                           0xffffffff
#define HWIO_APCS_ALIAS4_SAW2_VERSION_IN          \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_VERSION_ADDR, HWIO_APCS_ALIAS4_SAW2_VERSION_RMSK)
#define HWIO_APCS_ALIAS4_SAW2_VERSION_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS4_SAW2_VERSION_ADDR, m)
#define HWIO_APCS_ALIAS4_SAW2_VERSION_MAJOR_BMSK                     0xf0000000
#define HWIO_APCS_ALIAS4_SAW2_VERSION_MAJOR_SHFT                           0x1c
#define HWIO_APCS_ALIAS4_SAW2_VERSION_MINOR_BMSK                      0xfff0000
#define HWIO_APCS_ALIAS4_SAW2_VERSION_MINOR_SHFT                           0x10
#define HWIO_APCS_ALIAS4_SAW2_VERSION_STEP_BMSK                          0xffff
#define HWIO_APCS_ALIAS4_SAW2_VERSION_STEP_SHFT                             0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS5_SAW2
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS5_SAW2_REG_BASE                                    (A53SS_BASE      + 0x00099000)
#define APCS_ALIAS5_SAW2_REG_BASE_PHYS                               (A53SS_BASE_PHYS + 0x00099000)
#define APCS_ALIAS5_SAW2_REG_BASE_OFFS                               0x00099000

#define HWIO_APCS_ALIAS5_SAW2_SECURE_ADDR                            (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS5_SAW2_SECURE_PHYS                            (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS5_SAW2_SECURE_OFFS                            (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS5_SAW2_SECURE_RMSK                                   0x7
#define HWIO_APCS_ALIAS5_SAW2_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SECURE_ADDR, HWIO_APCS_ALIAS5_SAW2_SECURE_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SAW2_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS5_SAW2_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SAW2_SECURE_ADDR,m,v,HWIO_APCS_ALIAS5_SAW2_SECURE_IN)
#define HWIO_APCS_ALIAS5_SAW2_SECURE_SAW_CTL_BMSK                           0x4
#define HWIO_APCS_ALIAS5_SAW2_SECURE_SAW_CTL_SHFT                           0x2
#define HWIO_APCS_ALIAS5_SAW2_SECURE_PWR_CTL_BMSK                           0x2
#define HWIO_APCS_ALIAS5_SAW2_SECURE_PWR_CTL_SHFT                           0x1
#define HWIO_APCS_ALIAS5_SAW2_SECURE_VLT_CTL_BMSK                           0x1
#define HWIO_APCS_ALIAS5_SAW2_SECURE_VLT_CTL_SHFT                           0x0

#define HWIO_APCS_ALIAS5_SAW2_ID_ADDR                                (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS5_SAW2_ID_PHYS                                (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS5_SAW2_ID_OFFS                                (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS5_SAW2_ID_RMSK                                0xff3f1f7f
#define HWIO_APCS_ALIAS5_SAW2_ID_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_ID_ADDR, HWIO_APCS_ALIAS5_SAW2_ID_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_ID_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_ID_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_ID_NUM_SPM_ENTRY_BMSK                  0xff000000
#define HWIO_APCS_ALIAS5_SAW2_ID_NUM_SPM_ENTRY_SHFT                        0x18
#define HWIO_APCS_ALIAS5_SAW2_ID_NUM_PWR_CTL_BMSK                      0x3f0000
#define HWIO_APCS_ALIAS5_SAW2_ID_NUM_PWR_CTL_SHFT                          0x10
#define HWIO_APCS_ALIAS5_SAW2_ID_PMIC_DATA_WIDTH_BMSK                    0x1f00
#define HWIO_APCS_ALIAS5_SAW2_ID_PMIC_DATA_WIDTH_SHFT                       0x8
#define HWIO_APCS_ALIAS5_SAW2_ID_NUM_PMIC_DATA_BMSK                        0x70
#define HWIO_APCS_ALIAS5_SAW2_ID_NUM_PMIC_DATA_SHFT                         0x4
#define HWIO_APCS_ALIAS5_SAW2_ID_CFG_NS_ACCESS_BMSK                         0x8
#define HWIO_APCS_ALIAS5_SAW2_ID_CFG_NS_ACCESS_SHFT                         0x3
#define HWIO_APCS_ALIAS5_SAW2_ID_PMIC_ARB_INTF_BMSK                         0x4
#define HWIO_APCS_ALIAS5_SAW2_ID_PMIC_ARB_INTF_SHFT                         0x2
#define HWIO_APCS_ALIAS5_SAW2_ID_AVS_PRESENT_BMSK                           0x2
#define HWIO_APCS_ALIAS5_SAW2_ID_AVS_PRESENT_SHFT                           0x1
#define HWIO_APCS_ALIAS5_SAW2_ID_SPM_PRESENT_BMSK                           0x1
#define HWIO_APCS_ALIAS5_SAW2_ID_SPM_PRESENT_SHFT                           0x0

#define HWIO_APCS_ALIAS5_SAW2_CFG_ADDR                               (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS5_SAW2_CFG_PHYS                               (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS5_SAW2_CFG_OFFS                               (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS5_SAW2_CFG_RMSK                                    0x31f
#define HWIO_APCS_ALIAS5_SAW2_CFG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_CFG_ADDR, HWIO_APCS_ALIAS5_SAW2_CFG_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_CFG_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_CFG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SAW2_CFG_ADDR,v)
#define HWIO_APCS_ALIAS5_SAW2_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SAW2_CFG_ADDR,m,v,HWIO_APCS_ALIAS5_SAW2_CFG_IN)
#define HWIO_APCS_ALIAS5_SAW2_CFG_TEST_BUS_EN_BMSK                        0x200
#define HWIO_APCS_ALIAS5_SAW2_CFG_TEST_BUS_EN_SHFT                          0x9
#define HWIO_APCS_ALIAS5_SAW2_CFG_FRC_REF_CLK_ON_BMSK                     0x100
#define HWIO_APCS_ALIAS5_SAW2_CFG_FRC_REF_CLK_ON_SHFT                       0x8
#define HWIO_APCS_ALIAS5_SAW2_CFG_CLK_DIV_BMSK                             0x1f
#define HWIO_APCS_ALIAS5_SAW2_CFG_CLK_DIV_SHFT                              0x0

#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_ADDR                           (APCS_ALIAS5_SAW2_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_PHYS                           (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_OFFS                           (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_RMSK                           0xfffffdff
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_STS_ADDR, HWIO_APCS_ALIAS5_SAW2_SPM_STS_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_STS_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_CURR_PWR_CTL_BMSK              0xffff0000
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_CURR_PWR_CTL_SHFT                    0x10
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_SHTDWN_REQ_BMSK                    0x8000
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_SHTDWN_REQ_SHFT                       0xf
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_SHTDWN_ACK_BMSK                    0x4000
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_SHTDWN_ACK_SHFT                       0xe
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_BRNGUP_REQ_BMSK                    0x2000
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_BRNGUP_REQ_SHFT                       0xd
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_BRNGUP_ACK_BMSK                    0x1000
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_BRNGUP_ACK_SHFT                       0xc
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_RPM_STATE_BMSK                      0xc00
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_RPM_STATE_SHFT                        0xa
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_SPM_CMD_ADDR_BMSK                   0x1ff
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS_SPM_CMD_ADDR_SHFT                     0x0

#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_ADDR                           (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_PHYS                           (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_OFFS                           (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_RMSK                             0xff007f
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_AVS_STS_ADDR, HWIO_APCS_ALIAS5_SAW2_AVS_STS_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_AVS_STS_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_SPM_EVENT_BMSK                   0xff0000
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_SPM_EVENT_SHFT                       0x10
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_AVS_FSM_STATE_BMSK                   0x40
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_AVS_FSM_STATE_SHFT                    0x6
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_MAX_INT_BMSK                         0x20
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_MAX_INT_SHFT                          0x5
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_MIN_INT_BMSK                         0x10
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_MIN_INT_SHFT                          0x4
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_CPU_UP_BMSK                           0x8
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_CPU_UP_SHFT                           0x3
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_CPU_DN_BMSK                           0x4
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_CPU_DN_SHFT                           0x2
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_SW_WR_PEND_BMSK                       0x2
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_SW_WR_PEND_SHFT                       0x1
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_AVS_STATE_BMSK                        0x1
#define HWIO_APCS_ALIAS5_SAW2_AVS_STS_AVS_STATE_SHFT                        0x0

#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_ADDR                          (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_PHYS                          (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_OFFS                          (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_RMSK                          0x3ff700ff
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_PMIC_STS_ADDR, HWIO_APCS_ALIAS5_SAW2_PMIC_STS_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_PMIC_STS_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_CURR_DLY_BMSK                 0x3ff00000
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_CURR_DLY_SHFT                       0x14
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_CURR_PMIC_SIZE_BMSK              0x40000
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_CURR_PMIC_SIZE_SHFT                 0x12
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_PMIC_STATE_BMSK                  0x30000
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_PMIC_STATE_SHFT                     0x10
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_CURR_PMIC_DATA_BMSK                 0xff
#define HWIO_APCS_ALIAS5_SAW2_PMIC_STS_CURR_PMIC_DATA_SHFT                  0x0

#define HWIO_APCS_ALIAS5_SAW2_RST_ADDR                               (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000018)
#define HWIO_APCS_ALIAS5_SAW2_RST_PHYS                               (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000018)
#define HWIO_APCS_ALIAS5_SAW2_RST_OFFS                               (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_ALIAS5_SAW2_RST_RMSK                                      0x1
#define HWIO_APCS_ALIAS5_SAW2_RST_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_RST_ADDR, HWIO_APCS_ALIAS5_SAW2_RST_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_RST_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_RST_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SAW2_RST_ADDR,v)
#define HWIO_APCS_ALIAS5_SAW2_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SAW2_RST_ADDR,m,v,HWIO_APCS_ALIAS5_SAW2_RST_IN)
#define HWIO_APCS_ALIAS5_SAW2_RST_RST_BMSK                                  0x1
#define HWIO_APCS_ALIAS5_SAW2_RST_RST_SHFT                                  0x0

#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_ADDR                           (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000030)
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_PHYS                           (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_OFFS                           (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_RMSK                           0xff031fff
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_CTL_ADDR, HWIO_APCS_ALIAS5_SAW2_SPM_CTL_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_CTL_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SAW2_SPM_CTL_ADDR,v)
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SAW2_SPM_CTL_ADDR,m,v,HWIO_APCS_ALIAS5_SAW2_SPM_CTL_IN)
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_EVENT_SYNC_BMSK                0xff000000
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_EVENT_SYNC_SHFT                      0x18
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_SLP_CMD_MODE_BMSK                 0x20000
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_SLP_CMD_MODE_SHFT                    0x11
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_SPM_SYS_PC_MODE_BMSK              0x10000
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_SPM_SYS_PC_MODE_SHFT                 0x10
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_SPM_START_ADR_BMSK                 0x1ff0
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_SPM_START_ADR_SHFT                    0x4
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_ISAR_BMSK                             0x8
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_ISAR_SHFT                             0x3
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_WAKEUP_CONFIG_BMSK                    0x6
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_WAKEUP_CONFIG_SHFT                    0x1
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_SPM_EN_BMSK                           0x1
#define HWIO_APCS_ALIAS5_SAW2_SPM_CTL_SPM_EN_SHFT                           0x0

#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_ADDR                           (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000034)
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_PHYS                           (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000034)
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_OFFS                           (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_RMSK                           0x3fffffff
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_DLY_ADDR, HWIO_APCS_ALIAS5_SAW2_SPM_DLY_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_DLY_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS5_SAW2_SPM_DLY_ADDR,v)
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SAW2_SPM_DLY_ADDR,m,v,HWIO_APCS_ALIAS5_SAW2_SPM_DLY_IN)
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_DLY3_BMSK                      0x3ff00000
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_DLY3_SHFT                            0x14
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_DLY2_BMSK                         0xffc00
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_DLY2_SHFT                             0xa
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_DLY1_BMSK                           0x3ff
#define HWIO_APCS_ALIAS5_SAW2_SPM_DLY_DLY1_SHFT                             0x0

#define HWIO_APCS_ALIAS5_SAW2_SPM_STS2_ADDR                          (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000038)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS2_PHYS                          (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000038)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS2_OFFS                          (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS2_RMSK                              0x7fff
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS2_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_STS2_ADDR, HWIO_APCS_ALIAS5_SAW2_SPM_STS2_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS2_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_STS2_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS2_CURR_PWR_CTL_BMSK                 0x7fff
#define HWIO_APCS_ALIAS5_SAW2_SPM_STS2_CURR_PWR_CTL_SHFT                    0x0

#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n)            (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_PHYS(n)            (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_OFFS(n)            (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_RMSK               0x3f3f3f3f
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_MAXn                       17
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_INI(n)        \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n), HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_INMI(n,mask)    \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n), mask)
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_OUTI(n,val)    \
        out_dword(HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n),val)
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n),mask,val,HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_INI(n))
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD3_BMSK          0x3f000000
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD3_SHFT                0x18
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD2_BMSK            0x3f0000
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD2_SHFT                0x10
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD1_BMSK              0x3f00
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD1_SHFT                 0x8
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD0_BMSK                0x3f
#define HWIO_APCS_ALIAS5_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD0_SHFT                 0x0

#define HWIO_APCS_ALIAS5_SAW2_VERSION_ADDR                           (APCS_ALIAS5_SAW2_REG_BASE      + 0x00000fd0)
#define HWIO_APCS_ALIAS5_SAW2_VERSION_PHYS                           (APCS_ALIAS5_SAW2_REG_BASE_PHYS + 0x00000fd0)
#define HWIO_APCS_ALIAS5_SAW2_VERSION_OFFS                           (APCS_ALIAS5_SAW2_REG_BASE_OFFS + 0x00000fd0)
#define HWIO_APCS_ALIAS5_SAW2_VERSION_RMSK                           0xffffffff
#define HWIO_APCS_ALIAS5_SAW2_VERSION_IN          \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_VERSION_ADDR, HWIO_APCS_ALIAS5_SAW2_VERSION_RMSK)
#define HWIO_APCS_ALIAS5_SAW2_VERSION_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS5_SAW2_VERSION_ADDR, m)
#define HWIO_APCS_ALIAS5_SAW2_VERSION_MAJOR_BMSK                     0xf0000000
#define HWIO_APCS_ALIAS5_SAW2_VERSION_MAJOR_SHFT                           0x1c
#define HWIO_APCS_ALIAS5_SAW2_VERSION_MINOR_BMSK                      0xfff0000
#define HWIO_APCS_ALIAS5_SAW2_VERSION_MINOR_SHFT                           0x10
#define HWIO_APCS_ALIAS5_SAW2_VERSION_STEP_BMSK                          0xffff
#define HWIO_APCS_ALIAS5_SAW2_VERSION_STEP_SHFT                             0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS6_SAW2
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS6_SAW2_REG_BASE                                    (A53SS_BASE      + 0x000a9000)
#define APCS_ALIAS6_SAW2_REG_BASE_PHYS                               (A53SS_BASE_PHYS + 0x000a9000)
#define APCS_ALIAS6_SAW2_REG_BASE_OFFS                               0x000a9000

#define HWIO_APCS_ALIAS6_SAW2_SECURE_ADDR                            (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS6_SAW2_SECURE_PHYS                            (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS6_SAW2_SECURE_OFFS                            (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS6_SAW2_SECURE_RMSK                                   0x7
#define HWIO_APCS_ALIAS6_SAW2_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SECURE_ADDR, HWIO_APCS_ALIAS6_SAW2_SECURE_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SAW2_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS6_SAW2_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SAW2_SECURE_ADDR,m,v,HWIO_APCS_ALIAS6_SAW2_SECURE_IN)
#define HWIO_APCS_ALIAS6_SAW2_SECURE_SAW_CTL_BMSK                           0x4
#define HWIO_APCS_ALIAS6_SAW2_SECURE_SAW_CTL_SHFT                           0x2
#define HWIO_APCS_ALIAS6_SAW2_SECURE_PWR_CTL_BMSK                           0x2
#define HWIO_APCS_ALIAS6_SAW2_SECURE_PWR_CTL_SHFT                           0x1
#define HWIO_APCS_ALIAS6_SAW2_SECURE_VLT_CTL_BMSK                           0x1
#define HWIO_APCS_ALIAS6_SAW2_SECURE_VLT_CTL_SHFT                           0x0

#define HWIO_APCS_ALIAS6_SAW2_ID_ADDR                                (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS6_SAW2_ID_PHYS                                (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS6_SAW2_ID_OFFS                                (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS6_SAW2_ID_RMSK                                0xff3f1f7f
#define HWIO_APCS_ALIAS6_SAW2_ID_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_ID_ADDR, HWIO_APCS_ALIAS6_SAW2_ID_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_ID_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_ID_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_ID_NUM_SPM_ENTRY_BMSK                  0xff000000
#define HWIO_APCS_ALIAS6_SAW2_ID_NUM_SPM_ENTRY_SHFT                        0x18
#define HWIO_APCS_ALIAS6_SAW2_ID_NUM_PWR_CTL_BMSK                      0x3f0000
#define HWIO_APCS_ALIAS6_SAW2_ID_NUM_PWR_CTL_SHFT                          0x10
#define HWIO_APCS_ALIAS6_SAW2_ID_PMIC_DATA_WIDTH_BMSK                    0x1f00
#define HWIO_APCS_ALIAS6_SAW2_ID_PMIC_DATA_WIDTH_SHFT                       0x8
#define HWIO_APCS_ALIAS6_SAW2_ID_NUM_PMIC_DATA_BMSK                        0x70
#define HWIO_APCS_ALIAS6_SAW2_ID_NUM_PMIC_DATA_SHFT                         0x4
#define HWIO_APCS_ALIAS6_SAW2_ID_CFG_NS_ACCESS_BMSK                         0x8
#define HWIO_APCS_ALIAS6_SAW2_ID_CFG_NS_ACCESS_SHFT                         0x3
#define HWIO_APCS_ALIAS6_SAW2_ID_PMIC_ARB_INTF_BMSK                         0x4
#define HWIO_APCS_ALIAS6_SAW2_ID_PMIC_ARB_INTF_SHFT                         0x2
#define HWIO_APCS_ALIAS6_SAW2_ID_AVS_PRESENT_BMSK                           0x2
#define HWIO_APCS_ALIAS6_SAW2_ID_AVS_PRESENT_SHFT                           0x1
#define HWIO_APCS_ALIAS6_SAW2_ID_SPM_PRESENT_BMSK                           0x1
#define HWIO_APCS_ALIAS6_SAW2_ID_SPM_PRESENT_SHFT                           0x0

#define HWIO_APCS_ALIAS6_SAW2_CFG_ADDR                               (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS6_SAW2_CFG_PHYS                               (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS6_SAW2_CFG_OFFS                               (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS6_SAW2_CFG_RMSK                                    0x31f
#define HWIO_APCS_ALIAS6_SAW2_CFG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_CFG_ADDR, HWIO_APCS_ALIAS6_SAW2_CFG_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_CFG_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_CFG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SAW2_CFG_ADDR,v)
#define HWIO_APCS_ALIAS6_SAW2_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SAW2_CFG_ADDR,m,v,HWIO_APCS_ALIAS6_SAW2_CFG_IN)
#define HWIO_APCS_ALIAS6_SAW2_CFG_TEST_BUS_EN_BMSK                        0x200
#define HWIO_APCS_ALIAS6_SAW2_CFG_TEST_BUS_EN_SHFT                          0x9
#define HWIO_APCS_ALIAS6_SAW2_CFG_FRC_REF_CLK_ON_BMSK                     0x100
#define HWIO_APCS_ALIAS6_SAW2_CFG_FRC_REF_CLK_ON_SHFT                       0x8
#define HWIO_APCS_ALIAS6_SAW2_CFG_CLK_DIV_BMSK                             0x1f
#define HWIO_APCS_ALIAS6_SAW2_CFG_CLK_DIV_SHFT                              0x0

#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_ADDR                           (APCS_ALIAS6_SAW2_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_PHYS                           (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_OFFS                           (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_RMSK                           0xfffffdff
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_STS_ADDR, HWIO_APCS_ALIAS6_SAW2_SPM_STS_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_STS_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_CURR_PWR_CTL_BMSK              0xffff0000
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_CURR_PWR_CTL_SHFT                    0x10
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_SHTDWN_REQ_BMSK                    0x8000
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_SHTDWN_REQ_SHFT                       0xf
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_SHTDWN_ACK_BMSK                    0x4000
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_SHTDWN_ACK_SHFT                       0xe
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_BRNGUP_REQ_BMSK                    0x2000
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_BRNGUP_REQ_SHFT                       0xd
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_BRNGUP_ACK_BMSK                    0x1000
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_BRNGUP_ACK_SHFT                       0xc
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_RPM_STATE_BMSK                      0xc00
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_RPM_STATE_SHFT                        0xa
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_SPM_CMD_ADDR_BMSK                   0x1ff
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS_SPM_CMD_ADDR_SHFT                     0x0

#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_ADDR                           (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_PHYS                           (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_OFFS                           (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_RMSK                             0xff007f
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_AVS_STS_ADDR, HWIO_APCS_ALIAS6_SAW2_AVS_STS_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_AVS_STS_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_SPM_EVENT_BMSK                   0xff0000
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_SPM_EVENT_SHFT                       0x10
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_AVS_FSM_STATE_BMSK                   0x40
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_AVS_FSM_STATE_SHFT                    0x6
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_MAX_INT_BMSK                         0x20
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_MAX_INT_SHFT                          0x5
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_MIN_INT_BMSK                         0x10
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_MIN_INT_SHFT                          0x4
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_CPU_UP_BMSK                           0x8
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_CPU_UP_SHFT                           0x3
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_CPU_DN_BMSK                           0x4
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_CPU_DN_SHFT                           0x2
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_SW_WR_PEND_BMSK                       0x2
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_SW_WR_PEND_SHFT                       0x1
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_AVS_STATE_BMSK                        0x1
#define HWIO_APCS_ALIAS6_SAW2_AVS_STS_AVS_STATE_SHFT                        0x0

#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_ADDR                          (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_PHYS                          (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_OFFS                          (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_RMSK                          0x3ff700ff
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_PMIC_STS_ADDR, HWIO_APCS_ALIAS6_SAW2_PMIC_STS_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_PMIC_STS_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_CURR_DLY_BMSK                 0x3ff00000
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_CURR_DLY_SHFT                       0x14
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_CURR_PMIC_SIZE_BMSK              0x40000
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_CURR_PMIC_SIZE_SHFT                 0x12
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_PMIC_STATE_BMSK                  0x30000
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_PMIC_STATE_SHFT                     0x10
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_CURR_PMIC_DATA_BMSK                 0xff
#define HWIO_APCS_ALIAS6_SAW2_PMIC_STS_CURR_PMIC_DATA_SHFT                  0x0

#define HWIO_APCS_ALIAS6_SAW2_RST_ADDR                               (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000018)
#define HWIO_APCS_ALIAS6_SAW2_RST_PHYS                               (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000018)
#define HWIO_APCS_ALIAS6_SAW2_RST_OFFS                               (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_ALIAS6_SAW2_RST_RMSK                                      0x1
#define HWIO_APCS_ALIAS6_SAW2_RST_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_RST_ADDR, HWIO_APCS_ALIAS6_SAW2_RST_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_RST_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_RST_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SAW2_RST_ADDR,v)
#define HWIO_APCS_ALIAS6_SAW2_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SAW2_RST_ADDR,m,v,HWIO_APCS_ALIAS6_SAW2_RST_IN)
#define HWIO_APCS_ALIAS6_SAW2_RST_RST_BMSK                                  0x1
#define HWIO_APCS_ALIAS6_SAW2_RST_RST_SHFT                                  0x0

#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_ADDR                           (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000030)
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_PHYS                           (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_OFFS                           (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_RMSK                           0xff031fff
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_CTL_ADDR, HWIO_APCS_ALIAS6_SAW2_SPM_CTL_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_CTL_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SAW2_SPM_CTL_ADDR,v)
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SAW2_SPM_CTL_ADDR,m,v,HWIO_APCS_ALIAS6_SAW2_SPM_CTL_IN)
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_EVENT_SYNC_BMSK                0xff000000
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_EVENT_SYNC_SHFT                      0x18
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_SLP_CMD_MODE_BMSK                 0x20000
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_SLP_CMD_MODE_SHFT                    0x11
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_SPM_SYS_PC_MODE_BMSK              0x10000
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_SPM_SYS_PC_MODE_SHFT                 0x10
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_SPM_START_ADR_BMSK                 0x1ff0
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_SPM_START_ADR_SHFT                    0x4
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_ISAR_BMSK                             0x8
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_ISAR_SHFT                             0x3
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_WAKEUP_CONFIG_BMSK                    0x6
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_WAKEUP_CONFIG_SHFT                    0x1
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_SPM_EN_BMSK                           0x1
#define HWIO_APCS_ALIAS6_SAW2_SPM_CTL_SPM_EN_SHFT                           0x0

#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_ADDR                           (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000034)
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_PHYS                           (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000034)
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_OFFS                           (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_RMSK                           0x3fffffff
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_DLY_ADDR, HWIO_APCS_ALIAS6_SAW2_SPM_DLY_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_DLY_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS6_SAW2_SPM_DLY_ADDR,v)
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SAW2_SPM_DLY_ADDR,m,v,HWIO_APCS_ALIAS6_SAW2_SPM_DLY_IN)
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_DLY3_BMSK                      0x3ff00000
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_DLY3_SHFT                            0x14
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_DLY2_BMSK                         0xffc00
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_DLY2_SHFT                             0xa
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_DLY1_BMSK                           0x3ff
#define HWIO_APCS_ALIAS6_SAW2_SPM_DLY_DLY1_SHFT                             0x0

#define HWIO_APCS_ALIAS6_SAW2_SPM_STS2_ADDR                          (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000038)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS2_PHYS                          (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000038)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS2_OFFS                          (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS2_RMSK                              0x7fff
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS2_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_STS2_ADDR, HWIO_APCS_ALIAS6_SAW2_SPM_STS2_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS2_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_STS2_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS2_CURR_PWR_CTL_BMSK                 0x7fff
#define HWIO_APCS_ALIAS6_SAW2_SPM_STS2_CURR_PWR_CTL_SHFT                    0x0

#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n)            (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_PHYS(n)            (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_OFFS(n)            (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_RMSK               0x3f3f3f3f
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_MAXn                       17
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_INI(n)        \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n), HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_INMI(n,mask)    \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n), mask)
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_OUTI(n,val)    \
        out_dword(HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n),val)
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n),mask,val,HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_INI(n))
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD3_BMSK          0x3f000000
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD3_SHFT                0x18
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD2_BMSK            0x3f0000
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD2_SHFT                0x10
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD1_BMSK              0x3f00
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD1_SHFT                 0x8
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD0_BMSK                0x3f
#define HWIO_APCS_ALIAS6_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD0_SHFT                 0x0

#define HWIO_APCS_ALIAS6_SAW2_VERSION_ADDR                           (APCS_ALIAS6_SAW2_REG_BASE      + 0x00000fd0)
#define HWIO_APCS_ALIAS6_SAW2_VERSION_PHYS                           (APCS_ALIAS6_SAW2_REG_BASE_PHYS + 0x00000fd0)
#define HWIO_APCS_ALIAS6_SAW2_VERSION_OFFS                           (APCS_ALIAS6_SAW2_REG_BASE_OFFS + 0x00000fd0)
#define HWIO_APCS_ALIAS6_SAW2_VERSION_RMSK                           0xffffffff
#define HWIO_APCS_ALIAS6_SAW2_VERSION_IN          \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_VERSION_ADDR, HWIO_APCS_ALIAS6_SAW2_VERSION_RMSK)
#define HWIO_APCS_ALIAS6_SAW2_VERSION_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS6_SAW2_VERSION_ADDR, m)
#define HWIO_APCS_ALIAS6_SAW2_VERSION_MAJOR_BMSK                     0xf0000000
#define HWIO_APCS_ALIAS6_SAW2_VERSION_MAJOR_SHFT                           0x1c
#define HWIO_APCS_ALIAS6_SAW2_VERSION_MINOR_BMSK                      0xfff0000
#define HWIO_APCS_ALIAS6_SAW2_VERSION_MINOR_SHFT                           0x10
#define HWIO_APCS_ALIAS6_SAW2_VERSION_STEP_BMSK                          0xffff
#define HWIO_APCS_ALIAS6_SAW2_VERSION_STEP_SHFT                             0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS1_APSS_GLB
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS1_APSS_GLB_REG_BASE                                                     (A53SS_BASE      + 0x00011000)
#define APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS                                                (A53SS_BASE_PHYS + 0x00011000)
#define APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS                                                0x00011000

#define HWIO_APCS_ALIAS1_GLB_SECURE_ADDR                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS1_GLB_SECURE_PHYS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS1_GLB_SECURE_OFFS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS1_GLB_SECURE_RMSK                                                        0x1f
#define HWIO_APCS_ALIAS1_GLB_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_SECURE_ADDR, HWIO_APCS_ALIAS1_GLB_SECURE_RMSK)
#define HWIO_APCS_ALIAS1_GLB_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS1_GLB_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_GLB_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS1_GLB_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_GLB_SECURE_ADDR,m,v,HWIO_APCS_ALIAS1_GLB_SECURE_IN)
#define HWIO_APCS_ALIAS1_GLB_SECURE_VOTE_BMSK                                                   0x10
#define HWIO_APCS_ALIAS1_GLB_SECURE_VOTE_SHFT                                                    0x4
#define HWIO_APCS_ALIAS1_GLB_SECURE_ACP_BMSK                                                     0x8
#define HWIO_APCS_ALIAS1_GLB_SECURE_ACP_SHFT                                                     0x3
#define HWIO_APCS_ALIAS1_GLB_SECURE_TST_BMSK                                                     0x4
#define HWIO_APCS_ALIAS1_GLB_SECURE_TST_SHFT                                                     0x2
#define HWIO_APCS_ALIAS1_GLB_SECURE_PWR_BMSK                                                     0x2
#define HWIO_APCS_ALIAS1_GLB_SECURE_PWR_SHFT                                                     0x1
#define HWIO_APCS_ALIAS1_GLB_SECURE_STS_BMSK                                                     0x1
#define HWIO_APCS_ALIAS1_GLB_SECURE_STS_SHFT                                                     0x0

#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_ADDR                                            (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_PHYS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_OFFS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_RMSK                                              0xf00007
#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_ADDR,v)
#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_TZ_SPARE_IPC_BMSK                                 0xf00000
#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_TZ_SPARE_IPC_SHFT                                     0x14
#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_RPM_TZ_IPC_BMSK                                        0x7
#define HWIO_APCS_ALIAS1_TZ_IPC_INTERRUPT_RPM_TZ_IPC_SHFT                                        0x0

#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_ADDR                                               (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_PHYS                                               (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_OFFS                                               (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_RMSK                                                 0xffff07
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_IPC_INTERRUPT_ADDR,v)
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_SPARE_IPC_BMSK                                       0xf00000
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_SPARE_IPC_SHFT                                           0x14
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_WCN_IPC_BMSK                                          0xf0000
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_WCN_IPC_SHFT                                             0x10
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_MSS_IPC_BMSK                                           0xf000
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_MSS_IPC_SHFT                                              0xc
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_ADSP_IPC_BMSK                                           0xf00
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_ADSP_IPC_SHFT                                             0x8
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_RPM_HLOS_IPC_BMSK                                         0x7
#define HWIO_APCS_ALIAS1_IPC_INTERRUPT_RPM_HLOS_IPC_SHFT                                         0x0

#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_ADDR                                            (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_PHYS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_OFFS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_RMSK                                              0x7f0f1f
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_ADDR, HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_RMSK)
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_ADDR, m)
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_ADDR,v)
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_ADDR,m,v,HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_IN)
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_PRESETDBG_BMSK                                    0x400000
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_PRESETDBG_SHFT                                        0x16
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_L1_RAM_COLLAPSE_DIS_BMSK                          0x3c0000
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_L1_RAM_COLLAPSE_DIS_SHFT                              0x12
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_SCU_RAM_COLLAPSE_DIS_BMSK                          0x20000
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_SCU_RAM_COLLAPSE_DIS_SHFT                             0x11
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_L2_RET_SLP_DIS_BMSK                                0x10000
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_L2_RET_SLP_DIS_SHFT                                   0x10
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_L1_RAM_RETENTION_BMSK                                0xf00
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_L1_RAM_RETENTION_SHFT                                  0x8
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_CLK_EN_BMSK                                           0x1f
#define HWIO_APCS_ALIAS1_PWR_CTL_OVERRIDE_CLK_EN_SHFT                                            0x0

#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_ADDR                                              (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_PHYS                                              (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_OFFS                                              (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_RMSK                                                 0xf001f
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_CLK_STATUS_ADDR, HWIO_APCS_ALIAS1_GLB_CLK_STATUS_RMSK)
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_CLK_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_QGIC_WAKEUP_BMSK                                     0xf0000
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_QGIC_WAKEUP_SHFT                                        0x10
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_STS_BMSK                                                0x1f
#define HWIO_APCS_ALIAS1_GLB_CLK_STATUS_STS_SHFT                                                 0x0

#define HWIO_APCS_ALIAS1_L2_PWR_CTL_ADDR                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_PHYS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_OFFS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_RMSK                                                  0x13ffff07
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_PWR_CTL_ADDR, HWIO_APCS_ALIAS1_L2_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS1_L2_PWR_CTL_IN)
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_PMIC_APC_ON_BMSK                                      0x10000000
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_PMIC_APC_ON_SHFT                                            0x1c
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_HS_CNT_BMSK                                         0x3ff0000
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_HS_CNT_SHFT                                              0x10
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_ARRAY_HS_CLAMP_BMSK                                    0x8000
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_ARRAY_HS_CLAMP_SHFT                                       0xf
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_SCU_ARRAY_HS_CLAMP_BMSK                                   0x4000
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_SCU_ARRAY_HS_CLAMP_SHFT                                      0xe
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_ARRAY_RET_SLP_BMSK                                     0x2000
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_ARRAY_RET_SLP_SHFT                                        0xd
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_SYS_RESET_BMSK                                            0x1000
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_SYS_RESET_SHFT                                               0xc
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_SLEEP_STATE_BMSK                                        0x800
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_SLEEP_STATE_SHFT                                          0xb
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_HS_RST_BMSK                                             0x400
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_HS_RST_SHFT                                               0xa
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_HS_EN_BMSK                                              0x200
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_HS_EN_SHFT                                                0x9
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_HS_CLAMP_BMSK                                           0x100
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_HS_CLAMP_SHFT                                             0x8
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_RST_DIS_BMSK                                              0x4
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_RST_DIS_SHFT                                              0x2
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_SCU_ARRAY_HS_BMSK                                            0x2
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_SCU_ARRAY_HS_SHFT                                            0x1
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_ARRAY_HS_BMSK                                             0x1
#define HWIO_APCS_ALIAS1_L2_PWR_CTL_L2_ARRAY_HS_SHFT                                             0x0

#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_ADDR                                               (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000018)
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_PHYS                                               (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000018)
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_OFFS                                               (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_RMSK                                               0x1f1f37ff
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_PWR_STATUS_ADDR, HWIO_APCS_ALIAS1_L2_PWR_STATUS_RMSK)
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_PWR_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_APC_SUPPLY_ON_BMSK                                 0x10000000
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_APC_SUPPLY_ON_SHFT                                       0x1c
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_SAW_SLP_ACK_BMSK                                    0x8000000
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_SAW_SLP_ACK_SHFT                                         0x1b
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_DBG_PWRUP_REQ_BMSK                                  0x4000000
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_DBG_PWRUP_REQ_SHFT                                       0x1a
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_CLK_IDLE_BMSK                                    0x2000000
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_CLK_IDLE_SHFT                                         0x19
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_SLV_IDLE_BMSK                                    0x1000000
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_SLV_IDLE_SHFT                                         0x18
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_HW_EVENT_BMSK                                     0x1f0000
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_HW_EVENT_SHFT                                         0x10
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_DBG_RST_STS_BMSK                                       0x2000
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_DBG_RST_STS_SHFT                                          0xd
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_HS_RST_STS_BMSK                                     0x1000
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_HS_RST_STS_SHFT                                        0xc
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_RET_SLP_STS_BMSK                                     0x400
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_RET_SLP_STS_SHFT                                       0xa
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_HS_STS_BMSK                                          0x200
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_HS_STS_SHFT                                            0x9
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_CLMP_STS_BMSK                                        0x100
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_CLMP_STS_SHFT                                          0x8
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_ARRAY_HS_STS_BMSK                                     0xff
#define HWIO_APCS_ALIAS1_L2_PWR_STATUS_L2_ARRAY_HS_STS_SHFT                                      0x0

#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_ADDR                                                (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000001c)
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_PHYS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000001c)
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_OFFS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_RMSK                                                0x38037300
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_CLK_DIAG_ADDR, HWIO_APCS_ALIAS1_GLB_CLK_DIAG_RMSK)
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_CLK_DIAG_ADDR, m)
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_GLB_CLK_DIAG_ADDR,v)
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_GLB_CLK_DIAG_ADDR,m,v,HWIO_APCS_ALIAS1_GLB_CLK_DIAG_IN)
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_CDIV_BMSK                                           0x30000000
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_CDIV_SHFT                                                 0x1c
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_DROOP_CLK_SEL_BMSK                                   0x8000000
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_DROOP_CLK_SEL_SHFT                                        0x1b
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_DBG_CLK_LVL3_SEL_BMSK                                  0x30000
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_DBG_CLK_LVL3_SEL_SHFT                                     0x10
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_DBG_CLK_LVL2_SEL_BMSK                                   0x7000
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_DBG_CLK_LVL2_SEL_SHFT                                      0xc
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_DBG_CLK_LVL1_SEL_BMSK                                    0x300
#define HWIO_APCS_ALIAS1_GLB_CLK_DIAG_DBG_CLK_LVL1_SEL_SHFT                                      0x8

#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_ADDR                                            (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000020)
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_PHYS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000020)
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_OFFS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_RMSK                                              0xff003f
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_ADDR, HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_RMSK)
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_ADDR, m)
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_ADDR,v)
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_ADDR,m,v,HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_IN)
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_A53_TEST_BUS_SEL_BMSK                             0xff0000
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_A53_TEST_BUS_SEL_SHFT                                 0x10
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_EN_BMSK                                               0x20
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_EN_SHFT                                                0x5
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_SEL_BMSK                                              0x1f
#define HWIO_APCS_ALIAS1_GLB_TEST_BUS_SEL_SEL_SHFT                                               0x0

#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_ADDR                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000024)
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_PHYS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000024)
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_OFFS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_RMSK                                                        0x1
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_DBG_PWR_CTL_ADDR, HWIO_APCS_ALIAS1_DBG_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_DBG_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_DBG_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_DBG_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS1_DBG_PWR_CTL_IN)
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_REQ_BMSK                                                    0x1
#define HWIO_APCS_ALIAS1_DBG_PWR_CTL_REQ_SHFT                                                    0x0

#define HWIO_APCS_ALIAS1_GLB_SPARE_ADDR                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000028)
#define HWIO_APCS_ALIAS1_GLB_SPARE_PHYS                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000028)
#define HWIO_APCS_ALIAS1_GLB_SPARE_OFFS                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_ALIAS1_GLB_SPARE_RMSK                                                   0xc00000ff
#define HWIO_APCS_ALIAS1_GLB_SPARE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_SPARE_ADDR, HWIO_APCS_ALIAS1_GLB_SPARE_RMSK)
#define HWIO_APCS_ALIAS1_GLB_SPARE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_GLB_SPARE_ADDR, m)
#define HWIO_APCS_ALIAS1_GLB_SPARE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_GLB_SPARE_ADDR,v)
#define HWIO_APCS_ALIAS1_GLB_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_GLB_SPARE_ADDR,m,v,HWIO_APCS_ALIAS1_GLB_SPARE_IN)
#define HWIO_APCS_ALIAS1_GLB_SPARE_DISABLE_SO_IMPL_AXI10_CTRL_BMSK                        0x80000000
#define HWIO_APCS_ALIAS1_GLB_SPARE_DISABLE_SO_IMPL_AXI10_CTRL_SHFT                              0x1f
#define HWIO_APCS_ALIAS1_GLB_SPARE_DISABLE_CLK_GATE_FIX_BMSK                              0x40000000
#define HWIO_APCS_ALIAS1_GLB_SPARE_DISABLE_CLK_GATE_FIX_SHFT                                    0x1e
#define HWIO_APCS_ALIAS1_GLB_SPARE_BITS_BMSK                                                    0xff
#define HWIO_APCS_ALIAS1_GLB_SPARE_BITS_SHFT                                                     0x0

#define HWIO_APCS_ALIAS1_SPARE_STATUS_ADDR                                                (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000002c)
#define HWIO_APCS_ALIAS1_SPARE_STATUS_PHYS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000002c)
#define HWIO_APCS_ALIAS1_SPARE_STATUS_OFFS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000002c)
#define HWIO_APCS_ALIAS1_SPARE_STATUS_RMSK                                                      0xff
#define HWIO_APCS_ALIAS1_SPARE_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_SPARE_STATUS_ADDR, HWIO_APCS_ALIAS1_SPARE_STATUS_RMSK)
#define HWIO_APCS_ALIAS1_SPARE_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_SPARE_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS1_SPARE_STATUS_BITS_BMSK                                                 0xff
#define HWIO_APCS_ALIAS1_SPARE_STATUS_BITS_SHFT                                                  0x0

#define HWIO_APCS_ALIAS1_IDR_ADDR                                                         (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000030)
#define HWIO_APCS_ALIAS1_IDR_PHYS                                                         (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_ALIAS1_IDR_OFFS                                                         (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_ALIAS1_IDR_RMSK                                                          0xdffffff
#define HWIO_APCS_ALIAS1_IDR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_IDR_ADDR, HWIO_APCS_ALIAS1_IDR_RMSK)
#define HWIO_APCS_ALIAS1_IDR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_IDR_ADDR, m)
#define HWIO_APCS_ALIAS1_IDR_CFG_APCPLL_BMSK                                               0xc000000
#define HWIO_APCS_ALIAS1_IDR_CFG_APCPLL_SHFT                                                    0x1a
#define HWIO_APCS_ALIAS1_IDR_QDSSGEN_BMSK                                                  0x1000000
#define HWIO_APCS_ALIAS1_IDR_QDSSGEN_SHFT                                                       0x18
#define HWIO_APCS_ALIAS1_IDR_CFG_HBID_BMSK                                                  0xe00000
#define HWIO_APCS_ALIAS1_IDR_CFG_HBID_SHFT                                                      0x15
#define HWIO_APCS_ALIAS1_IDR_CFG_HPID_BMSK                                                  0x1f0000
#define HWIO_APCS_ALIAS1_IDR_CFG_HPID_SHFT                                                      0x10
#define HWIO_APCS_ALIAS1_IDR_L2_SIZE_BMSK                                                     0xf000
#define HWIO_APCS_ALIAS1_IDR_L2_SIZE_SHFT                                                        0xc
#define HWIO_APCS_ALIAS1_IDR_NUM_FRAME_BMSK                                                    0xf00
#define HWIO_APCS_ALIAS1_IDR_NUM_FRAME_SHFT                                                      0x8
#define HWIO_APCS_ALIAS1_IDR_VARIANT_BMSK                                                       0xf0
#define HWIO_APCS_ALIAS1_IDR_VARIANT_SHFT                                                        0x4
#define HWIO_APCS_ALIAS1_IDR_NUM_CPU_BMSK                                                        0xf
#define HWIO_APCS_ALIAS1_IDR_NUM_CPU_SHFT                                                        0x0

#define HWIO_APCS_ALIAS1_XO_CBCR_ADDR                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000034)
#define HWIO_APCS_ALIAS1_XO_CBCR_PHYS                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000034)
#define HWIO_APCS_ALIAS1_XO_CBCR_OFFS                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_ALIAS1_XO_CBCR_RMSK                                                     0x80000003
#define HWIO_APCS_ALIAS1_XO_CBCR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_XO_CBCR_ADDR, HWIO_APCS_ALIAS1_XO_CBCR_RMSK)
#define HWIO_APCS_ALIAS1_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_XO_CBCR_ADDR, m)
#define HWIO_APCS_ALIAS1_XO_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_XO_CBCR_ADDR,v)
#define HWIO_APCS_ALIAS1_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_XO_CBCR_ADDR,m,v,HWIO_APCS_ALIAS1_XO_CBCR_IN)
#define HWIO_APCS_ALIAS1_XO_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_APCS_ALIAS1_XO_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_APCS_ALIAS1_XO_CBCR_HW_CTL_BMSK                                                     0x2
#define HWIO_APCS_ALIAS1_XO_CBCR_HW_CTL_SHFT                                                     0x1
#define HWIO_APCS_ALIAS1_XO_CBCR_SW_CTL_BMSK                                                     0x1
#define HWIO_APCS_ALIAS1_XO_CBCR_SW_CTL_SHFT                                                     0x0

#define HWIO_APCS_ALIAS1_SLEEP_CBCR_ADDR                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000038)
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_PHYS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000038)
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_OFFS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_RMSK                                                  0x80000003
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_SLEEP_CBCR_ADDR, HWIO_APCS_ALIAS1_SLEEP_CBCR_RMSK)
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_SLEEP_CBCR_ADDR, m)
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_SLEEP_CBCR_ADDR,v)
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_SLEEP_CBCR_ADDR,m,v,HWIO_APCS_ALIAS1_SLEEP_CBCR_IN)
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_HW_CTL_BMSK                                                  0x2
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_HW_CTL_SHFT                                                  0x1
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_SW_CTL_BMSK                                                  0x1
#define HWIO_APCS_ALIAS1_SLEEP_CBCR_SW_CTL_SHFT                                                  0x0

#define HWIO_APCS_ALIAS1_CMD_RCGR_ADDR                                                    (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000050)
#define HWIO_APCS_ALIAS1_CMD_RCGR_PHYS                                                    (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000050)
#define HWIO_APCS_ALIAS1_CMD_RCGR_OFFS                                                    (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_ALIAS1_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_APCS_ALIAS1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_CMD_RCGR_ADDR, HWIO_APCS_ALIAS1_CMD_RCGR_RMSK)
#define HWIO_APCS_ALIAS1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_CMD_RCGR_ADDR, m)
#define HWIO_APCS_ALIAS1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_CMD_RCGR_ADDR,v)
#define HWIO_APCS_ALIAS1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_CMD_RCGR_ADDR,m,v,HWIO_APCS_ALIAS1_CMD_RCGR_IN)
#define HWIO_APCS_ALIAS1_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_APCS_ALIAS1_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_APCS_ALIAS1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_APCS_ALIAS1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_APCS_ALIAS1_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_APCS_ALIAS1_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_APCS_ALIAS1_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_APCS_ALIAS1_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_APCS_ALIAS1_CFG_RCGR_ADDR                                                    (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000054)
#define HWIO_APCS_ALIAS1_CFG_RCGR_PHYS                                                    (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000054)
#define HWIO_APCS_ALIAS1_CFG_RCGR_OFFS                                                    (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_ALIAS1_CFG_RCGR_RMSK                                                         0xf1f
#define HWIO_APCS_ALIAS1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_CFG_RCGR_ADDR, HWIO_APCS_ALIAS1_CFG_RCGR_RMSK)
#define HWIO_APCS_ALIAS1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_CFG_RCGR_ADDR, m)
#define HWIO_APCS_ALIAS1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_CFG_RCGR_ADDR,v)
#define HWIO_APCS_ALIAS1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_CFG_RCGR_ADDR,m,v,HWIO_APCS_ALIAS1_CFG_RCGR_IN)
#define HWIO_APCS_ALIAS1_CFG_RCGR_ALT_SEL_BMSK                                                 0x800
#define HWIO_APCS_ALIAS1_CFG_RCGR_ALT_SEL_SHFT                                                   0xb
#define HWIO_APCS_ALIAS1_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_APCS_ALIAS1_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_APCS_ALIAS1_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_APCS_ALIAS1_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_APCS_ALIAS1_CORE_CBCR_ADDR                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000058)
#define HWIO_APCS_ALIAS1_CORE_CBCR_PHYS                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000058)
#define HWIO_APCS_ALIAS1_CORE_CBCR_OFFS                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_ALIAS1_CORE_CBCR_RMSK                                                   0x80000003
#define HWIO_APCS_ALIAS1_CORE_CBCR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_CORE_CBCR_ADDR, HWIO_APCS_ALIAS1_CORE_CBCR_RMSK)
#define HWIO_APCS_ALIAS1_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_CORE_CBCR_ADDR, m)
#define HWIO_APCS_ALIAS1_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_CORE_CBCR_ADDR,v)
#define HWIO_APCS_ALIAS1_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_CORE_CBCR_ADDR,m,v,HWIO_APCS_ALIAS1_CORE_CBCR_IN)
#define HWIO_APCS_ALIAS1_CORE_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_APCS_ALIAS1_CORE_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_APCS_ALIAS1_CORE_CBCR_HW_CTL_BMSK                                                   0x2
#define HWIO_APCS_ALIAS1_CORE_CBCR_HW_CTL_SHFT                                                   0x1
#define HWIO_APCS_ALIAS1_CORE_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_APCS_ALIAS1_CORE_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_APCS_ALIAS1_RBCPR_BCR_ADDR                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000060)
#define HWIO_APCS_ALIAS1_RBCPR_BCR_PHYS                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000060)
#define HWIO_APCS_ALIAS1_RBCPR_BCR_OFFS                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000060)
#define HWIO_APCS_ALIAS1_RBCPR_BCR_RMSK                                                          0x1
#define HWIO_APCS_ALIAS1_RBCPR_BCR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_RBCPR_BCR_ADDR, HWIO_APCS_ALIAS1_RBCPR_BCR_RMSK)
#define HWIO_APCS_ALIAS1_RBCPR_BCR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_RBCPR_BCR_ADDR, m)
#define HWIO_APCS_ALIAS1_RBCPR_BCR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_RBCPR_BCR_ADDR,v)
#define HWIO_APCS_ALIAS1_RBCPR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_RBCPR_BCR_ADDR,m,v,HWIO_APCS_ALIAS1_RBCPR_BCR_IN)
#define HWIO_APCS_ALIAS1_RBCPR_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_APCS_ALIAS1_RBCPR_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_ADDR                                               (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000064)
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_PHYS                                               (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000064)
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_OFFS                                               (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_RMSK                                                      0x1
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_ADDR, HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_RMSK)
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_ADDR, m)
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_ADDR,v)
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_ADDR,m,v,HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_IN)
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_CLK_SEL_BMSK                                              0x1
#define HWIO_APCS_ALIAS1_RBCPR_CLK_SEL_CLK_SEL_SHFT                                              0x0

#define HWIO_APCS_ALIAS1_RBCPR_PMIC_ADDR                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000068)
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_PHYS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000068)
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_OFFS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000068)
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_RMSK                                                         0x3
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_RBCPR_PMIC_ADDR, HWIO_APCS_ALIAS1_RBCPR_PMIC_RMSK)
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_RBCPR_PMIC_ADDR, m)
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_RBCPR_PMIC_ADDR,v)
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_RBCPR_PMIC_ADDR,m,v,HWIO_APCS_ALIAS1_RBCPR_PMIC_IN)
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_PMIC_ADDRIDX_BMSK                                            0x2
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_PMIC_ADDRIDX_SHFT                                            0x1
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_PMIC_SIZE_BMSK                                               0x1
#define HWIO_APCS_ALIAS1_RBCPR_PMIC_PMIC_SIZE_SHFT                                               0x0

#define HWIO_APCS_ALIAS1_A53_CFG_STS_ADDR                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000006c)
#define HWIO_APCS_ALIAS1_A53_CFG_STS_PHYS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000006c)
#define HWIO_APCS_ALIAS1_A53_CFG_STS_OFFS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000006c)
#define HWIO_APCS_ALIAS1_A53_CFG_STS_RMSK                                                 0xffff003d
#define HWIO_APCS_ALIAS1_A53_CFG_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_A53_CFG_STS_ADDR, HWIO_APCS_ALIAS1_A53_CFG_STS_RMSK)
#define HWIO_APCS_ALIAS1_A53_CFG_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_A53_CFG_STS_ADDR, m)
#define HWIO_APCS_ALIAS1_A53_CFG_STS_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_A53_CFG_STS_ADDR,v)
#define HWIO_APCS_ALIAS1_A53_CFG_STS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_A53_CFG_STS_ADDR,m,v,HWIO_APCS_ALIAS1_A53_CFG_STS_IN)
#define HWIO_APCS_ALIAS1_A53_CFG_STS_CLUSTERIDAFF1_BMSK                                   0xff000000
#define HWIO_APCS_ALIAS1_A53_CFG_STS_CLUSTERIDAFF1_SHFT                                         0x18
#define HWIO_APCS_ALIAS1_A53_CFG_STS_CLUSTERIDAFF2_BMSK                                     0xff0000
#define HWIO_APCS_ALIAS1_A53_CFG_STS_CLUSTERIDAFF2_SHFT                                         0x10
#define HWIO_APCS_ALIAS1_A53_CFG_STS_BROADCASTINNER_BMSK                                        0x20
#define HWIO_APCS_ALIAS1_A53_CFG_STS_BROADCASTINNER_SHFT                                         0x5
#define HWIO_APCS_ALIAS1_A53_CFG_STS_BROADCASTOUTER_BMSK                                        0x10
#define HWIO_APCS_ALIAS1_A53_CFG_STS_BROADCASTOUTER_SHFT                                         0x4
#define HWIO_APCS_ALIAS1_A53_CFG_STS_BROADCASTCACHEMAINT_BMSK                                    0x8
#define HWIO_APCS_ALIAS1_A53_CFG_STS_BROADCASTCACHEMAINT_SHFT                                    0x3
#define HWIO_APCS_ALIAS1_A53_CFG_STS_SYSBARDISABLE_BMSK                                          0x4
#define HWIO_APCS_ALIAS1_A53_CFG_STS_SYSBARDISABLE_SHFT                                          0x2
#define HWIO_APCS_ALIAS1_A53_CFG_STS_CFGSDISABLE_BMSK                                            0x1
#define HWIO_APCS_ALIAS1_A53_CFG_STS_CFGSDISABLE_SHFT                                            0x0

#define HWIO_APCS_ALIAS1_AUX_CLK_ON_ADDR                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000074)
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_PHYS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000074)
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_OFFS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000074)
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_RMSK                                                         0xf
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_AUX_CLK_ON_ADDR, HWIO_APCS_ALIAS1_AUX_CLK_ON_RMSK)
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_AUX_CLK_ON_ADDR, m)
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_AUX_CLK_ON_ADDR,v)
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_AUX_CLK_ON_ADDR,m,v,HWIO_APCS_ALIAS1_AUX_CLK_ON_IN)
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_AUX_CLK_ON_REQ_BMSK                                          0xf
#define HWIO_APCS_ALIAS1_AUX_CLK_ON_AUX_CLK_ON_REQ_SHFT                                          0x0

#define HWIO_APCS_ALIAS1_QSB_LP_ADDR                                                      (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000078)
#define HWIO_APCS_ALIAS1_QSB_LP_PHYS                                                      (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000078)
#define HWIO_APCS_ALIAS1_QSB_LP_OFFS                                                      (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000078)
#define HWIO_APCS_ALIAS1_QSB_LP_RMSK                                                            0x7f
#define HWIO_APCS_ALIAS1_QSB_LP_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_QSB_LP_ADDR, HWIO_APCS_ALIAS1_QSB_LP_RMSK)
#define HWIO_APCS_ALIAS1_QSB_LP_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_QSB_LP_ADDR, m)
#define HWIO_APCS_ALIAS1_QSB_LP_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_QSB_LP_ADDR,v)
#define HWIO_APCS_ALIAS1_QSB_LP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_QSB_LP_ADDR,m,v,HWIO_APCS_ALIAS1_QSB_LP_IN)
#define HWIO_APCS_ALIAS1_QSB_LP_QSB_LP_CNTR_BMSK                                                0x7e
#define HWIO_APCS_ALIAS1_QSB_LP_QSB_LP_CNTR_SHFT                                                 0x1
#define HWIO_APCS_ALIAS1_QSB_LP_QSB_LP_OVERRIDE_BIT_BMSK                                         0x1
#define HWIO_APCS_ALIAS1_QSB_LP_QSB_LP_OVERRIDE_BIT_SHFT                                         0x0

#define HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_ADDR                                             (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000007c)
#define HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_PHYS                                             (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000007c)
#define HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_OFFS                                             (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000007c)
#define HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_RMSK                                             0xffffffff
#define HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_ADDR, HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_RMSK)
#define HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_ADDR, m)
#define HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_SWALLOW_CNT_BMSK                                 0xffffffff
#define HWIO_APCS_ALIAS1_RCG_SWALLOW_CNT_SWALLOW_CNT_SHFT                                        0x0

#define HWIO_APCS_ALIAS1_RCG_STATUS_ADDR                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000080)
#define HWIO_APCS_ALIAS1_RCG_STATUS_PHYS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000080)
#define HWIO_APCS_ALIAS1_RCG_STATUS_OFFS                                                  (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000080)
#define HWIO_APCS_ALIAS1_RCG_STATUS_RMSK                                                         0x1
#define HWIO_APCS_ALIAS1_RCG_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_RCG_STATUS_ADDR, HWIO_APCS_ALIAS1_RCG_STATUS_RMSK)
#define HWIO_APCS_ALIAS1_RCG_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_RCG_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS1_RCG_STATUS_STATUS_BMSK                                                  0x1
#define HWIO_APCS_ALIAS1_RCG_STATUS_STATUS_SHFT                                                  0x0

#define HWIO_APCS_ALIAS1_RCG_SPARE_ADDR                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000084)
#define HWIO_APCS_ALIAS1_RCG_SPARE_PHYS                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000084)
#define HWIO_APCS_ALIAS1_RCG_SPARE_OFFS                                                   (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000084)
#define HWIO_APCS_ALIAS1_RCG_SPARE_RMSK                                                         0xff
#define HWIO_APCS_ALIAS1_RCG_SPARE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_RCG_SPARE_ADDR, HWIO_APCS_ALIAS1_RCG_SPARE_RMSK)
#define HWIO_APCS_ALIAS1_RCG_SPARE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_RCG_SPARE_ADDR, m)
#define HWIO_APCS_ALIAS1_RCG_SPARE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_RCG_SPARE_ADDR,v)
#define HWIO_APCS_ALIAS1_RCG_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_RCG_SPARE_ADDR,m,v,HWIO_APCS_ALIAS1_RCG_SPARE_IN)
#define HWIO_APCS_ALIAS1_RCG_SPARE_RCG_SPARE_BMSK                                               0xff
#define HWIO_APCS_ALIAS1_RCG_SPARE_RCG_SPARE_SHFT                                                0x0

#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_ADDR                                        (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000088)
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_PHYS                                        (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000088)
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_OFFS                                        (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000088)
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_RMSK                                             0x3df
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_ADDR, HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_RMSK)
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_ADDR, m)
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_ADDR,v)
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_ADDR,m,v,HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_IN)
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_NTS_CGC_OVERRIDE_BMSK                            0x200
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_NTS_CGC_OVERRIDE_SHFT                              0x9
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_CNT_CGC_OVERRIDE_BMSK                            0x100
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_CNT_CGC_OVERRIDE_SHFT                              0x8
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_APB_CGC_OVERRIDE_BMSK                             0x80
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_APB_CGC_OVERRIDE_SHFT                              0x7
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_ATB_CGC_OVERRIDE_BMSK                             0x40
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_ATB_CGC_OVERRIDE_SHFT                              0x6
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_L2_CGC_OVERRIDE_BMSK                              0x10
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_L2_CGC_OVERRIDE_SHFT                               0x4
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_L1_CGC_OVERRIDE_BMSK                               0xf
#define HWIO_APCS_ALIAS1_CLUSTER_CGC_OVERRIDE_L1_CGC_OVERRIDE_SHFT                               0x0

#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_ADDR                                            (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000100)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_PHYS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000100)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_OFFS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_RMSK                                                  0xf3
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_ADDR, HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_RMSK)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_ADDR, m)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_ADDR,v)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_ADDR,m,v,HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_IN)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_STATE_OVERIDE_VAL_BMSK                                0xf0
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_STATE_OVERIDE_VAL_SHFT                                 0x4
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_STATE_MODE_EN_BMSK                                     0x2
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_STATE_MODE_EN_SHFT                                     0x1
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_STATE_OVERIDE_BMSK                                     0x1
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_CTL_STATE_OVERIDE_SHFT                                     0x0

#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_ADDR                                         (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000104)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_PHYS                                         (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000104)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_OFFS                                         (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_RMSK                                         0xffffffff
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_ADDR, HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_RMSK)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_BOOTFSM_STATUS_BMSK                          0xffffffff
#define HWIO_APCS_ALIAS1_APPS_BOOTFSM_STATUS_BOOTFSM_STATUS_SHFT                                 0x0

#define HWIO_APCS_ALIAS1_VERSION_ADDR                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000fd0)
#define HWIO_APCS_ALIAS1_VERSION_PHYS                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000fd0)
#define HWIO_APCS_ALIAS1_VERSION_OFFS                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000fd0)
#define HWIO_APCS_ALIAS1_VERSION_RMSK                                                     0xffffffff
#define HWIO_APCS_ALIAS1_VERSION_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_VERSION_ADDR, HWIO_APCS_ALIAS1_VERSION_RMSK)
#define HWIO_APCS_ALIAS1_VERSION_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_VERSION_ADDR, m)
#define HWIO_APCS_ALIAS1_VERSION_MAJOR_BMSK                                               0xf0000000
#define HWIO_APCS_ALIAS1_VERSION_MAJOR_SHFT                                                     0x1c
#define HWIO_APCS_ALIAS1_VERSION_MINOR_BMSK                                                0xfff0000
#define HWIO_APCS_ALIAS1_VERSION_MINOR_SHFT                                                     0x10
#define HWIO_APCS_ALIAS1_VERSION_STEP_BMSK                                                    0xffff
#define HWIO_APCS_ALIAS1_VERSION_STEP_SHFT                                                       0x0

#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_ADDR                                        (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000110)
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_PHYS                                        (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000110)
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_OFFS                                        (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_RMSK                                           0x101ff
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_ADDR, HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_BMSK                         0x10000
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_AUX_STARTADDR_SEL_SHFT                            0x10
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_AUX_STARTADDR_BMSK                               0x1ff
#define HWIO_APCS_ALIAS1_L2_SPM_AUX_STARTADDR_AUX_STARTADDR_SHFT                                 0x0

#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_ADDR                                              (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000200)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_PHYS                                              (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000200)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_OFFS                                              (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_RMSK                                              0xc000ffff
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_ADDR, HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_BMSK                            0x80000000
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_PMIC_HANDSHAKE_EN_SHFT                                  0x1f
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_BMSK                             0x40000000
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_RPM_HANDSHAKE_EN_SHFT                                   0x1e
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_PWR_CTL_EN_BMSK                                       0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_TZ_PWR_CTL_EN_SHFT                                          0x0

#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_ADDR                                            (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000204)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_PHYS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000204)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_OFFS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000204)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_RMSK                                            0xc000ffff
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_ADDR, HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_BMSK                          0x80000000
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_PMIC_HANDSHAKE_EN_SHFT                                0x1f
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_BMSK                           0x40000000
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_RPM_HANDSHAKE_EN_SHFT                                 0x1e
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_PWR_CTL_EN_BMSK                                     0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_HLOS_PWR_CTL_EN_SHFT                                        0x0

#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_ADDR                                      (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000208)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_PHYS                                      (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000208)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_OFFS                                      (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_RMSK                                      0xc000ffff
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_ADDR, HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_BMSK            0x80000000
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_PMIC_HANDSHAKE_INT_STATUS_SHFT                  0x1f
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_BMSK             0x40000000
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_RPM_HANDSHAKE_INT_STATUS_SHFT                   0x1e
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_BMSK                       0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_STATUS_PWR_CTL_INT_STATUS_SHFT                          0x0

#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_ADDR                                       (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000020c)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_PHYS                                       (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000020c)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_OFFS                                       (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000020c)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_RMSK                                       0xc000ffff
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_BMSK              0x80000000
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_PMIC_HANDSHAKE_INT_CLEAR_SHFT                    0x1f
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_BMSK               0x40000000
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_RPM_HANDSHAKE_INT_CLEAR_SHFT                     0x1e
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_BMSK                         0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_VOTE_INT_CLEAR_PWR_CTL_INT_CLEAR_SHFT                            0x0

#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_ADDR                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000210)
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_PHYS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000210)
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_OFFS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000210)
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_RMSK                                                        0x1
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_WAKE_ADDR, HWIO_APCS_ALIAS1_L2_SPM_WAKE_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_WAKE_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_WAKE_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_WAKE_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_WAKE_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_L2_SPM_WAKEUP_BMSK                                          0x1
#define HWIO_APCS_ALIAS1_L2_SPM_WAKE_L2_SPM_WAKEUP_SHFT                                          0x0

#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_ADDR                                              (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000214)
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_PHYS                                              (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000214)
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_OFFS                                              (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000214)
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_RMSK                                                     0x3
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_ADDR, HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_RMSK)
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_ADDR, m)
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_ADDR,v)
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_ADDR,m,v,HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_IN)
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_SEL_BMSK                                                 0x3
#define HWIO_APCS_ALIAS1_CPUSPM_RPM_MUX_SEL_SHFT                                                 0x0

#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_ADDR                                                (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000218)
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_PHYS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000218)
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_OFFS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000218)
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_RMSK                                                      0x11
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_FLUSH_CTL_ADDR, HWIO_APCS_ALIAS1_L2_FLUSH_CTL_RMSK)
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_FLUSH_CTL_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_FLUSH_CTL_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_FLUSH_CTL_ADDR,m,v,HWIO_APCS_ALIAS1_L2_FLUSH_CTL_IN)
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_ACINACTM_BMSK                                             0x10
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_ACINACTM_SHFT                                              0x4
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_L2_FLUSH_REQ_BMSK                                          0x1
#define HWIO_APCS_ALIAS1_L2_FLUSH_CTL_L2_FLUSH_REQ_SHFT                                          0x0

#define HWIO_APCS_ALIAS1_L2_FLUSH_STS_ADDR                                                (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000234)
#define HWIO_APCS_ALIAS1_L2_FLUSH_STS_PHYS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000234)
#define HWIO_APCS_ALIAS1_L2_FLUSH_STS_OFFS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000234)
#define HWIO_APCS_ALIAS1_L2_FLUSH_STS_RMSK                                                       0x1
#define HWIO_APCS_ALIAS1_L2_FLUSH_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_FLUSH_STS_ADDR, HWIO_APCS_ALIAS1_L2_FLUSH_STS_RMSK)
#define HWIO_APCS_ALIAS1_L2_FLUSH_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_FLUSH_STS_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_FLUSH_STS_L2_FLUSH_DONE_BMSK                                         0x1
#define HWIO_APCS_ALIAS1_L2_FLUSH_STS_L2_FLUSH_DONE_SHFT                                         0x0

#define HWIO_APCS_ALIAS1_AINACTS_CNT_ADDR                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000220)
#define HWIO_APCS_ALIAS1_AINACTS_CNT_PHYS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000220)
#define HWIO_APCS_ALIAS1_AINACTS_CNT_OFFS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000220)
#define HWIO_APCS_ALIAS1_AINACTS_CNT_RMSK                                                 0x80ffffff
#define HWIO_APCS_ALIAS1_AINACTS_CNT_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_AINACTS_CNT_ADDR, HWIO_APCS_ALIAS1_AINACTS_CNT_RMSK)
#define HWIO_APCS_ALIAS1_AINACTS_CNT_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_AINACTS_CNT_ADDR, m)
#define HWIO_APCS_ALIAS1_AINACTS_CNT_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_AINACTS_CNT_ADDR,v)
#define HWIO_APCS_ALIAS1_AINACTS_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_AINACTS_CNT_ADDR,m,v,HWIO_APCS_ALIAS1_AINACTS_CNT_IN)
#define HWIO_APCS_ALIAS1_AINACTS_CNT_AINACTS_CNT_WIP_BMSK                                 0x80000000
#define HWIO_APCS_ALIAS1_AINACTS_CNT_AINACTS_CNT_WIP_SHFT                                       0x1f
#define HWIO_APCS_ALIAS1_AINACTS_CNT_AINACTS_CNT_VAL_BMSK                                   0xffffff
#define HWIO_APCS_ALIAS1_AINACTS_CNT_AINACTS_CNT_VAL_SHFT                                        0x0

#define HWIO_APCS_ALIAS1_ACP_DBG_ADDR                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000224)
#define HWIO_APCS_ALIAS1_ACP_DBG_PHYS                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000224)
#define HWIO_APCS_ALIAS1_ACP_DBG_OFFS                                                     (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000224)
#define HWIO_APCS_ALIAS1_ACP_DBG_RMSK                                                            0x3
#define HWIO_APCS_ALIAS1_ACP_DBG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_ACP_DBG_ADDR, HWIO_APCS_ALIAS1_ACP_DBG_RMSK)
#define HWIO_APCS_ALIAS1_ACP_DBG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_ACP_DBG_ADDR, m)
#define HWIO_APCS_ALIAS1_ACP_DBG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_ACP_DBG_ADDR,v)
#define HWIO_APCS_ALIAS1_ACP_DBG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_ACP_DBG_ADDR,m,v,HWIO_APCS_ALIAS1_ACP_DBG_IN)
#define HWIO_APCS_ALIAS1_ACP_DBG_AINACTS_VAL_BMSK                                                0x2
#define HWIO_APCS_ALIAS1_ACP_DBG_AINACTS_VAL_SHFT                                                0x1
#define HWIO_APCS_ALIAS1_ACP_DBG_AINACTS_OVERRIDE_BMSK                                           0x1
#define HWIO_APCS_ALIAS1_ACP_DBG_AINACTS_OVERRIDE_SHFT                                           0x0

#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_ADDR                                            (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000228)
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_PHYS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000228)
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_OFFS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000228)
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_RMSK                                            0xffffe7ff
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_ADDR, HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_RMSK)
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_ADDR, m)
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_QSB_CLK_ON_REQ_BMSK                             0x80000000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_QSB_CLK_ON_REQ_SHFT                                   0x1f
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_WSTARTS_BMSK                                    0x40000000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_WSTARTS_SHFT                                          0x1e
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_WR_REQ_CNT_BMSK                                 0x3f000000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_WR_REQ_CNT_SHFT                                       0x18
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_ALL_CORE_IN_STBL_LPM_BMSK                         0x800000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_ALL_CORE_IN_STBL_LPM_SHFT                             0x17
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_L2SPM_WAIT_REQ_BMSK                               0x400000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_L2SPM_WAIT_REQ_SHFT                                   0x16
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_L2SPM_TIMER_TRIG_ACK_BMSK                         0x200000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_L2SPM_TIMER_TRIG_ACK_SHFT                             0x15
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_L2SPM_TIMER_TRIG_BMSK                             0x100000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_L2SPM_TIMER_TRIG_SHFT                                 0x14
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_CBC_EN_OVERRIDE_BMSK                               0x80000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_CBC_EN_OVERRIDE_SHFT                                  0x13
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_MASK_ACP_XFERS_BMSK                                0x40000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_MASK_ACP_XFERS_SHFT                                   0x12
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_STATE_BMSK                                         0x30000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_STATE_SHFT                                            0x10
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_L2SPM_PC_MODE_QSB_BMSK                              0x8000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_L2SPM_PC_MODE_QSB_SHFT                                 0xf
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_AINACTS_CNT_WR_ACK_BMSK                             0x4000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_AINACTS_CNT_WR_ACK_SHFT                                0xe
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_ACP_STALL_BMSK                                      0x2000
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_ACP_STALL_SHFT                                         0xd
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_TIMER_EXP_BMSK                                       0x400
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_TIMER_EXP_SHFT                                         0xa
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_TIMER_EN_BMSK                                        0x200
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_TIMER_EN_SHFT                                          0x9
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_TIMER_TRIG_ACK_QSB_BMSK                              0x100
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_TIMER_TRIG_ACK_QSB_SHFT                                0x8
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_TIMER_TRIG_BMSK                                       0x80
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_TIMER_TRIG_SHFT                                        0x7
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_AINACTS_BMSK                                          0x40
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_AINACTS_SHFT                                           0x6
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_XFER_CNT_BMSK                                         0x3f
#define HWIO_APCS_ALIAS1_ACP_L2_PM_STATUS_XFER_CNT_SHFT                                          0x0

#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_ADDR                                           (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000244)
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_PHYS                                           (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000244)
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_OFFS                                           (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000244)
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_RMSK                                           0xffffffff
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_ADDR, HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_RMSK)
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_ADDR, m)
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_ADDR,v)
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_ADDR,m,v,HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_IN)
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_NEONQACTIVE_BMSK                               0xf0000000
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_NEONQACTIVE_SHFT                                     0x1c
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_NEONQDENY_BMSK                                  0xf000000
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_NEONQDENY_SHFT                                       0x18
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_NEONQACCEPTN_BMSK                                0xf00000
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_NEONQACCEPTN_SHFT                                    0x14
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_NEONQREQN_BMSK                                    0xf0000
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_NEONQREQN_SHFT                                       0x10
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_CPUQACTIVE_BMSK                                    0xf000
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_CPUQACTIVE_SHFT                                       0xc
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_CPUQDENY_BMSK                                       0xf00
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_CPUQDENY_SHFT                                         0x8
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_CPUQACCEPTN_BMSK                                     0xf0
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_CPUQACCEPTN_SHFT                                      0x4
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_CPUQREQN_BMSK                                         0xf
#define HWIO_APCS_ALIAS1_QCHANNEL_CPU_NEON_CPUQREQN_SHFT                                         0x0

#define HWIO_APCS_ALIAS1_QCHANNEL_L2_ADDR                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000248)
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_PHYS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000248)
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_OFFS                                                 (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000248)
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_RMSK                                                        0xf
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_QCHANNEL_L2_ADDR, HWIO_APCS_ALIAS1_QCHANNEL_L2_RMSK)
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_QCHANNEL_L2_ADDR, m)
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_QCHANNEL_L2_ADDR,v)
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_QCHANNEL_L2_ADDR,m,v,HWIO_APCS_ALIAS1_QCHANNEL_L2_IN)
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_L2QACTIVE_BMSK                                              0x8
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_L2QACTIVE_SHFT                                              0x3
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_L2QDENY_BMSK                                                0x4
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_L2QDENY_SHFT                                                0x2
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_L2QACCEPTN_BMSK                                             0x2
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_L2QACCEPTN_SHFT                                             0x1
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_L2QREQN_BMSK                                                0x1
#define HWIO_APCS_ALIAS1_QCHANNEL_L2_L2QREQN_SHFT                                                0x0

#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_ADDR                                                (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000022c)
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_PHYS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000022c)
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_OFFS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000022c)
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_RMSK                                                     0x110
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_MISC_PWR_CTL_ADDR, HWIO_APCS_ALIAS1_MISC_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_MISC_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_MISC_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_MISC_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS1_MISC_PWR_CTL_IN)
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_GATE_ACP_CLK_BMSK                                        0x100
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_GATE_ACP_CLK_SHFT                                          0x8
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_ACP_STALL_REQ_BMSK                                        0x10
#define HWIO_APCS_ALIAS1_MISC_PWR_CTL_ACP_STALL_REQ_SHFT                                         0x4

#define HWIO_APCS_ALIAS1_MISC_PWR_STS_ADDR                                                (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000230)
#define HWIO_APCS_ALIAS1_MISC_PWR_STS_PHYS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000230)
#define HWIO_APCS_ALIAS1_MISC_PWR_STS_OFFS                                                (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000230)
#define HWIO_APCS_ALIAS1_MISC_PWR_STS_RMSK                                                     0x110
#define HWIO_APCS_ALIAS1_MISC_PWR_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_MISC_PWR_STS_ADDR, HWIO_APCS_ALIAS1_MISC_PWR_STS_RMSK)
#define HWIO_APCS_ALIAS1_MISC_PWR_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_MISC_PWR_STS_ADDR, m)
#define HWIO_APCS_ALIAS1_MISC_PWR_STS_ACP_STALL_ACK_BMSK                                        0x10
#define HWIO_APCS_ALIAS1_MISC_PWR_STS_ACP_STALL_ACK_SHFT                                         0x4

#define HWIO_APCS_ALIAS1_CORE_HS_STATE_ADDR                                               (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000240)
#define HWIO_APCS_ALIAS1_CORE_HS_STATE_PHYS                                               (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000240)
#define HWIO_APCS_ALIAS1_CORE_HS_STATE_OFFS                                               (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000240)
#define HWIO_APCS_ALIAS1_CORE_HS_STATE_RMSK                                                      0xf
#define HWIO_APCS_ALIAS1_CORE_HS_STATE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_CORE_HS_STATE_ADDR, HWIO_APCS_ALIAS1_CORE_HS_STATE_RMSK)
#define HWIO_APCS_ALIAS1_CORE_HS_STATE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_CORE_HS_STATE_ADDR, m)
#define HWIO_APCS_ALIAS1_CORE_HS_STATE_HS_STATE_BMSK                                             0xf
#define HWIO_APCS_ALIAS1_CORE_HS_STATE_HS_STATE_SHFT                                             0x0

#define HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_ADDR                                       (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000090)
#define HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_PHYS                                       (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000090)
#define HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_OFFS                                       (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000090)
#define HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_RMSK                                              0xf
#define HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_ADDR, HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_RMSK)
#define HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_ADDR, m)
#define HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_APC_ITM_ARB_STATE_BMSK                            0xf
#define HWIO_APCS_ALIAS1_APC_ITM_ARB_STATE_CSR_APC_ITM_ARB_STATE_SHFT                            0x0

#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_ADDR                                       (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000250)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_PHYS                                       (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000250)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_OFFS                                       (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000250)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_RMSK                                             0xff
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_ADDR, HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_EN_BMSK                                          0xff
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EN_EN_SHFT                                           0x0

#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_ADDR                                          (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000254)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_PHYS                                          (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000254)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_OFFS                                          (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000254)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_RMSK                                                0xff
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_ADDR, HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EVENT_VAL_BMSK                                      0xff
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_EVENT_EVENT_VAL_SHFT                                       0x0

#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_ADDR                                     (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000258)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_PHYS                                     (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000258)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_OFFS                                     (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000258)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_RMSK                                         0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_ADDR, HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_EN_BMSK                                      0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_EN_EN_SHFT                                         0x0

#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_ADDR                                        (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000025c)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_PHYS                                        (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000025c)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_OFFS                                        (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000025c)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_RMSK                                            0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_ADDR, HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_BMSK                                0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_FORCE_PWR_CTL_PWR_CTL_VAL_SHFT                                   0x0

#define HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_ADDR                                            (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000260)
#define HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_PHYS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000260)
#define HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_OFFS                                            (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000260)
#define HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_RMSK                                                  0xff
#define HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_ADDR, HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_EVENT_VAL_BMSK                                        0xff
#define HWIO_APCS_ALIAS1_L2_SPM_EVENT_STS_EVENT_VAL_SHFT                                         0x0

#define HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_ADDR                                          (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000264)
#define HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_PHYS                                          (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000264)
#define HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_OFFS                                          (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000264)
#define HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_RMSK                                              0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_ADDR, HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_PWR_CTL_VAL_BMSK                                  0xffff
#define HWIO_APCS_ALIAS1_L2_SPM_PWR_CTL_STS_PWR_CTL_VAL_SHFT                                     0x0

#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_ADDR                                              (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000268)
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_PHYS                                              (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000268)
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_OFFS                                              (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000268)
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_RMSK                                                     0x3
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_ADDR, HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_RMSK)
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_ADDR, m)
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_ADDR,v)
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_ADDR,m,v,HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_IN)
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_WFI_FORCE_BMSK                                           0x2
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_WFI_FORCE_SHFT                                           0x1
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_WFI_SEL_BMSK                                             0x1
#define HWIO_APCS_ALIAS1_L2_SPM_WFI_CTL_WFI_SEL_SHFT                                             0x0

#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_ADDR                                    (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x0000026c)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_PHYS                                    (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x0000026c)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_OFFS                                    (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x0000026c)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_RMSK                                    0x8000001b
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_ADDR, HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_RMSK)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_ADDR, m)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_ADDR,v)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_ADDR,m,v,HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_IN)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_BMSK           0x80000000
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_RESET_SHFT                 0x1f
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_BMSK                0x10
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_FREEZE_SHFT                 0x4
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_BMSK                 0x8
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_CLK_EN_SHFT                 0x3
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_BMSK                   0x3
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_CFG_SPM_WAKEUP_COUNTER_MODE_SHFT                   0x0

#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_ADDR                                        (APCS_ALIAS1_APSS_GLB_REG_BASE      + 0x00000270)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_PHYS                                        (APCS_ALIAS1_APSS_GLB_REG_BASE_PHYS + 0x00000270)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_OFFS                                        (APCS_ALIAS1_APSS_GLB_REG_BASE_OFFS + 0x00000270)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_RMSK                                        0xffffffff
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_ADDR, HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_RMSK)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_ADDR, m)
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_BMSK               0xffffffff
#define HWIO_APCS_ALIAS1_L2SPM_WAKEUP_COUNTER_SPM_WAKEUP_COUNTER_VALUE_SHFT                      0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_CLUS1_L2_SAW2
 *--------------------------------------------------------------------------*/

#define APCS_CLUS1_L2_SAW2_REG_BASE                                    (A53SS_BASE      + 0x00012000)
#define APCS_CLUS1_L2_SAW2_REG_BASE_PHYS                               (A53SS_BASE_PHYS + 0x00012000)
#define APCS_CLUS1_L2_SAW2_REG_BASE_OFFS                               0x00012000

#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_ADDR                            (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000000)
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_PHYS                            (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_OFFS                            (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_RMSK                                   0x7
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SECURE_ADDR, HWIO_APCS_CLUS1_L2_SAW2_SECURE_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SECURE_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_SECURE_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_SECURE_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_SECURE_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_SAW_CTL_BMSK                           0x4
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_SAW_CTL_SHFT                           0x2
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_PWR_CTL_BMSK                           0x2
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_PWR_CTL_SHFT                           0x1
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_VLT_CTL_BMSK                           0x1
#define HWIO_APCS_CLUS1_L2_SAW2_SECURE_VLT_CTL_SHFT                           0x0

#define HWIO_APCS_CLUS1_L2_SAW2_ID_ADDR                                (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000004)
#define HWIO_APCS_CLUS1_L2_SAW2_ID_PHYS                                (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_CLUS1_L2_SAW2_ID_OFFS                                (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_CLUS1_L2_SAW2_ID_RMSK                                0xff3f1f7f
#define HWIO_APCS_CLUS1_L2_SAW2_ID_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_ID_ADDR, HWIO_APCS_CLUS1_L2_SAW2_ID_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_ID_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_ID_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_ID_NUM_SPM_ENTRY_BMSK                  0xff000000
#define HWIO_APCS_CLUS1_L2_SAW2_ID_NUM_SPM_ENTRY_SHFT                        0x18
#define HWIO_APCS_CLUS1_L2_SAW2_ID_NUM_PWR_CTL_BMSK                      0x3f0000
#define HWIO_APCS_CLUS1_L2_SAW2_ID_NUM_PWR_CTL_SHFT                          0x10
#define HWIO_APCS_CLUS1_L2_SAW2_ID_PMIC_DATA_WIDTH_BMSK                    0x1f00
#define HWIO_APCS_CLUS1_L2_SAW2_ID_PMIC_DATA_WIDTH_SHFT                       0x8
#define HWIO_APCS_CLUS1_L2_SAW2_ID_NUM_PMIC_DATA_BMSK                        0x70
#define HWIO_APCS_CLUS1_L2_SAW2_ID_NUM_PMIC_DATA_SHFT                         0x4
#define HWIO_APCS_CLUS1_L2_SAW2_ID_CFG_NS_ACCESS_BMSK                         0x8
#define HWIO_APCS_CLUS1_L2_SAW2_ID_CFG_NS_ACCESS_SHFT                         0x3
#define HWIO_APCS_CLUS1_L2_SAW2_ID_PMIC_ARB_INTF_BMSK                         0x4
#define HWIO_APCS_CLUS1_L2_SAW2_ID_PMIC_ARB_INTF_SHFT                         0x2
#define HWIO_APCS_CLUS1_L2_SAW2_ID_AVS_PRESENT_BMSK                           0x2
#define HWIO_APCS_CLUS1_L2_SAW2_ID_AVS_PRESENT_SHFT                           0x1
#define HWIO_APCS_CLUS1_L2_SAW2_ID_SPM_PRESENT_BMSK                           0x1
#define HWIO_APCS_CLUS1_L2_SAW2_ID_SPM_PRESENT_SHFT                           0x0

#define HWIO_APCS_CLUS1_L2_SAW2_CFG_ADDR                               (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000008)
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_PHYS                               (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_OFFS                               (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_RMSK                                    0x31f
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_CFG_ADDR, HWIO_APCS_CLUS1_L2_SAW2_CFG_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_CFG_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_CFG_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_CFG_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_CFG_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_TEST_BUS_EN_BMSK                        0x200
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_TEST_BUS_EN_SHFT                          0x9
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_FRC_REF_CLK_ON_BMSK                     0x100
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_FRC_REF_CLK_ON_SHFT                       0x8
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_CLK_DIV_BMSK                             0x1f
#define HWIO_APCS_CLUS1_L2_SAW2_CFG_CLK_DIV_SHFT                              0x0

#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_ADDR                           (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x0000000c)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_PHYS                           (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_OFFS                           (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_RMSK                           0xfffffdff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_ADDR, HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_CURR_PWR_CTL_BMSK              0xffff0000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_CURR_PWR_CTL_SHFT                    0x10
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_SHTDWN_REQ_BMSK                    0x8000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_SHTDWN_REQ_SHFT                       0xf
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_SHTDWN_ACK_BMSK                    0x4000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_SHTDWN_ACK_SHFT                       0xe
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_BRNGUP_REQ_BMSK                    0x2000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_BRNGUP_REQ_SHFT                       0xd
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_BRNGUP_ACK_BMSK                    0x1000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_BRNGUP_ACK_SHFT                       0xc
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_RPM_STATE_BMSK                      0xc00
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_RPM_STATE_SHFT                        0xa
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_SPM_CMD_ADDR_BMSK                   0x1ff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS_SPM_CMD_ADDR_SHFT                     0x0

#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_ADDR                           (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000010)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_PHYS                           (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_OFFS                           (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_RMSK                             0xff007f
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_ADDR, HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_SPM_EVENT_BMSK                   0xff0000
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_SPM_EVENT_SHFT                       0x10
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_AVS_FSM_STATE_BMSK                   0x40
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_AVS_FSM_STATE_SHFT                    0x6
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_MAX_INT_BMSK                         0x20
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_MAX_INT_SHFT                          0x5
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_MIN_INT_BMSK                         0x10
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_MIN_INT_SHFT                          0x4
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_CPU_UP_BMSK                           0x8
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_CPU_UP_SHFT                           0x3
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_CPU_DN_BMSK                           0x4
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_CPU_DN_SHFT                           0x2
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_SW_WR_PEND_BMSK                       0x2
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_SW_WR_PEND_SHFT                       0x1
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_AVS_STATE_BMSK                        0x1
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_STS_AVS_STATE_SHFT                        0x0

#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_ADDR                          (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000014)
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_PHYS                          (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_OFFS                          (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_RMSK                          0x3ff700ff
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_ADDR, HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_CURR_DLY_BMSK                 0x3ff00000
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_CURR_DLY_SHFT                       0x14
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_CURR_PMIC_SIZE_BMSK              0x40000
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_CURR_PMIC_SIZE_SHFT                 0x12
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_PMIC_STATE_BMSK                  0x30000
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_PMIC_STATE_SHFT                     0x10
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_CURR_PMIC_DATA_BMSK                 0xff
#define HWIO_APCS_CLUS1_L2_SAW2_PMIC_STS_CURR_PMIC_DATA_SHFT                  0x0

#define HWIO_APCS_CLUS1_L2_SAW2_RST_ADDR                               (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000018)
#define HWIO_APCS_CLUS1_L2_SAW2_RST_PHYS                               (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000018)
#define HWIO_APCS_CLUS1_L2_SAW2_RST_OFFS                               (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_CLUS1_L2_SAW2_RST_RMSK                                      0x1
#define HWIO_APCS_CLUS1_L2_SAW2_RST_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_RST_ADDR, HWIO_APCS_CLUS1_L2_SAW2_RST_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_RST_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_RST_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_RST_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_RST_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_RST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_RST_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_RST_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_RST_RST_BMSK                                  0x1
#define HWIO_APCS_CLUS1_L2_SAW2_RST_RST_SHFT                                  0x0

#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_ADDR                              (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x0000001c)
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_PHYS                              (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x0000001c)
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_OFFS                              (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_RMSK                                0x1700ff
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_VCTL_ADDR, HWIO_APCS_CLUS1_L2_SAW2_VCTL_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_VCTL_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_VCTL_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_VCTL_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_VCTL_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_SIZE_BMSK                           0x100000
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_SIZE_SHFT                               0x14
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_ADR_IDX_BMSK                         0x70000
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_ADR_IDX_SHFT                            0x10
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_PMIC_DATA_BMSK                          0xff
#define HWIO_APCS_CLUS1_L2_SAW2_VCTL_PMIC_DATA_SHFT                           0x0

#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_ADDR                           (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000020)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_PHYS                           (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000020)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_OFFS                           (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_RMSK                               0x130f
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_ADDR, HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_VLVL_WIDTH_BMSK                    0x1000
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_VLVL_WIDTH_SHFT                       0xc
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_VLVL_STEP_BMSK                      0x300
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_VLVL_STEP_SHFT                        0x8
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_SW_DONE_INT_EN_BMSK                   0x8
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_SW_DONE_INT_EN_SHFT                   0x3
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_MAX_INT_EN_BMSK                       0x4
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_MAX_INT_EN_SHFT                       0x2
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_MIN_INT_EN_BMSK                       0x2
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_MIN_INT_EN_SHFT                       0x1
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_EN_BMSK                               0x1
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_CTL_EN_SHFT                               0x0

#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_ADDR                         (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000024)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_PHYS                         (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000024)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_OFFS                         (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000024)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_RMSK                           0xff00ff
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_ADDR, HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_MAX_VLVL_BMSK                  0xff0000
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_MAX_VLVL_SHFT                      0x10
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_MIN_VLVL_BMSK                      0xff
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_LIMIT_MIN_VLVL_SHFT                       0x0

#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_ADDR                           (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000028)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_PHYS                           (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000028)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_OFFS                           (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000028)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_RMSK                                0x3ff
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_ADDR, HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_AVS_DELAY_BMSK                      0x3ff
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_DLY_AVS_DELAY_SHFT                        0x0

#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_ADDR                    (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x0000002c)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_PHYS                    (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x0000002c)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_OFFS                    (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x0000002c)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_RMSK                      0xff00ff
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_ADDR, HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_DN_COUNT_BMSK             0xff0000
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_DN_COUNT_SHFT                 0x10
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_UP_COUNT_BMSK                 0xff
#define HWIO_APCS_CLUS1_L2_SAW2_AVS_HYSTERESIS_UP_COUNT_SHFT                  0x0

#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_ADDR                           (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000030)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_PHYS                           (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_OFFS                           (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_RMSK                           0xff031fff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_ADDR, HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_EVENT_SYNC_BMSK                0xff000000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_EVENT_SYNC_SHFT                      0x18
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_SLP_CMD_MODE_BMSK                 0x20000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_SLP_CMD_MODE_SHFT                    0x11
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_SPM_SYS_PC_MODE_BMSK              0x10000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_SPM_SYS_PC_MODE_SHFT                 0x10
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_SPM_START_ADR_BMSK                 0x1ff0
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_SPM_START_ADR_SHFT                    0x4
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_ISAR_BMSK                             0x8
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_ISAR_SHFT                             0x3
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_WAKEUP_CONFIG_BMSK                    0x6
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_WAKEUP_CONFIG_SHFT                    0x1
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_SPM_EN_BMSK                           0x1
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_CTL_SPM_EN_SHFT                           0x0

#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_ADDR                           (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000034)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_PHYS                           (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000034)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_OFFS                           (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_RMSK                           0x3fffffff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_ADDR, HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_OUT(v)      \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_ADDR,v)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_ADDR,m,v,HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_IN)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_DLY3_BMSK                      0x3ff00000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_DLY3_SHFT                            0x14
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_DLY2_BMSK                         0xffc00
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_DLY2_SHFT                             0xa
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_DLY1_BMSK                           0x3ff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_DLY_DLY1_SHFT                             0x0

#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_ADDR                          (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000038)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_PHYS                          (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000038)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_OFFS                          (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_RMSK                              0xffff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_ADDR, HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_CURR_PWR_CTL_BMSK                 0xffff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_STS2_CURR_PWR_CTL_SHFT                    0x0

#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n)            (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_PHYS(n)            (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_OFFS(n)            (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000400 + 0x4 * (n))
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_RMSK               0x3f3f3f3f
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_MAXn                       31
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_INI(n)        \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n), HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_INMI(n,mask)    \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n), mask)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_OUTI(n,val)    \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n),val)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_ADDR(n),mask,val,HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_INI(n))
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD3_BMSK          0x3f000000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD3_SHFT                0x18
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD2_BMSK            0x3f0000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD2_SHFT                0x10
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD1_BMSK              0x3f00
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD1_SHFT                 0x8
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD0_BMSK                0x3f
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_SLP_SEQ_ENTRY_n_CMD0_SHFT                 0x0

#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_ADDR(n)                (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000040 + 0x4 * (n))
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_PHYS(n)                (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000040 + 0x4 * (n))
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_OFFS(n)                (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000040 + 0x4 * (n))
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_RMSK                    0x71700ff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_MAXn                            5
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_INI(n)        \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_ADDR(n), HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_INMI(n,mask)    \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_ADDR(n), mask)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_OUTI(n,val)    \
        out_dword(HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_ADDR(n),val)
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_ADDR(n),mask,val,HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_INI(n))
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_DLY_BMSK                0x7000000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_DLY_SHFT                     0x18
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_SIZE_BMSK                0x100000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_SIZE_SHFT                    0x14
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_ADR_IDX_BMSK              0x70000
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_ADR_IDX_SHFT                 0x10
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_DATA_BMSK                    0xff
#define HWIO_APCS_CLUS1_L2_SAW2_SPM_PMIC_DATA_n_DATA_SHFT                     0x0

#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_ADDR                           (APCS_CLUS1_L2_SAW2_REG_BASE      + 0x00000fd0)
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_PHYS                           (APCS_CLUS1_L2_SAW2_REG_BASE_PHYS + 0x00000fd0)
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_OFFS                           (APCS_CLUS1_L2_SAW2_REG_BASE_OFFS + 0x00000fd0)
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_RMSK                           0xffffffff
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_IN          \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_VERSION_ADDR, HWIO_APCS_CLUS1_L2_SAW2_VERSION_RMSK)
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUS1_L2_SAW2_VERSION_ADDR, m)
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_MAJOR_BMSK                     0xf0000000
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_MAJOR_SHFT                           0x1c
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_MINOR_BMSK                      0xfff0000
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_MINOR_SHFT                           0x10
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_STEP_BMSK                          0xffff
#define HWIO_APCS_CLUS1_L2_SAW2_VERSION_STEP_SHFT                             0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_ALIAS1_APSS_CFG
 *--------------------------------------------------------------------------*/

#define APCS_ALIAS1_APSS_CFG_REG_BASE                                      (A53SS_BASE      + 0x00010000)
#define APCS_ALIAS1_APSS_CFG_REG_BASE_PHYS                                 (A53SS_BASE_PHYS + 0x00010000)
#define APCS_ALIAS1_APSS_CFG_REG_BASE_OFFS                                 0x00010000

#define HWIO_APCS_ALIAS1_CFG_SECURE_ADDR                                   (APCS_ALIAS1_APSS_CFG_REG_BASE      + 0x00000000)
#define HWIO_APCS_ALIAS1_CFG_SECURE_PHYS                                   (APCS_ALIAS1_APSS_CFG_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_ALIAS1_CFG_SECURE_OFFS                                   (APCS_ALIAS1_APSS_CFG_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_ALIAS1_CFG_SECURE_RMSK                                          0x1
#define HWIO_APCS_ALIAS1_CFG_SECURE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_CFG_SECURE_ADDR, HWIO_APCS_ALIAS1_CFG_SECURE_RMSK)
#define HWIO_APCS_ALIAS1_CFG_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_CFG_SECURE_ADDR, m)
#define HWIO_APCS_ALIAS1_CFG_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_CFG_SECURE_ADDR,v)
#define HWIO_APCS_ALIAS1_CFG_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_CFG_SECURE_ADDR,m,v,HWIO_APCS_ALIAS1_CFG_SECURE_IN)
#define HWIO_APCS_ALIAS1_CFG_SECURE_GLB_CTL_BMSK                                  0x1
#define HWIO_APCS_ALIAS1_CFG_SECURE_GLB_CTL_SHFT                                  0x0

#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_ADDR                          (APCS_ALIAS1_APSS_CFG_REG_BASE      + 0x00000004)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_PHYS                          (APCS_ALIAS1_APSS_CFG_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_OFFS                          (APCS_ALIAS1_APSS_CFG_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_RMSK                          0xffff0007
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_ADDR, HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_RMSK)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_ADDR, m)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_ADDR,v)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_ADDR,m,v,HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_IN)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_START_ADDR_BMSK               0xffff0000
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_START_ADDR_SHFT                     0x10
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_BOOT_128KB_EN_BMSK                   0x4
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_BOOT_128KB_EN_SHFT                   0x2
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_VINITHI_BMSK                         0x2
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_VINITHI_SHFT                         0x1
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_REMAP_EN_BMSK                        0x1
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_SEC_REMAP_EN_SHFT                        0x0

#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_ADDR                         (APCS_ALIAS1_APSS_CFG_REG_BASE      + 0x00000008)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_PHYS                         (APCS_ALIAS1_APSS_CFG_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_OFFS                         (APCS_ALIAS1_APSS_CFG_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_RMSK                         0xffff0007
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_ADDR, HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_RMSK)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_ADDR, m)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_ADDR,v)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_ADDR,m,v,HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_IN)
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_START_ADDR_BMSK              0xffff0000
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_START_ADDR_SHFT                    0x10
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_BOOT_128KB_EN_BMSK                  0x4
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_BOOT_128KB_EN_SHFT                  0x2
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_VINITHI_BMSK                        0x2
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_VINITHI_SHFT                        0x1
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_REMAP_EN_BMSK                       0x1
#define HWIO_APCS_ALIAS1_BOOT_START_ADDR_NSEC_REMAP_EN_SHFT                       0x0

#define HWIO_APCS_ALIAS1_AA64NAA32_REG_ADDR                                (APCS_ALIAS1_APSS_CFG_REG_BASE      + 0x0000000c)
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_PHYS                                (APCS_ALIAS1_APSS_CFG_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_OFFS                                (APCS_ALIAS1_APSS_CFG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_RMSK                                       0x1
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_AA64NAA32_REG_ADDR, HWIO_APCS_ALIAS1_AA64NAA32_REG_RMSK)
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_AA64NAA32_REG_ADDR, m)
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_AA64NAA32_REG_ADDR,v)
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_AA64NAA32_REG_ADDR,m,v,HWIO_APCS_ALIAS1_AA64NAA32_REG_IN)
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_AA64NAA32_BMSK                             0x1
#define HWIO_APCS_ALIAS1_AA64NAA32_REG_AA64NAA32_SHFT                             0x0

#define HWIO_APCS_ALIAS1_TCM_START_ADDR_ADDR                               (APCS_ALIAS1_APSS_CFG_REG_BASE      + 0x00000010)
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_PHYS                               (APCS_ALIAS1_APSS_CFG_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_OFFS                               (APCS_ALIAS1_APSS_CFG_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_RMSK                               0xfff00003
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_TCM_START_ADDR_ADDR, HWIO_APCS_ALIAS1_TCM_START_ADDR_RMSK)
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_TCM_START_ADDR_ADDR, m)
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_TCM_START_ADDR_ADDR,v)
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_TCM_START_ADDR_ADDR,m,v,HWIO_APCS_ALIAS1_TCM_START_ADDR_IN)
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_TCM_START_ADDR_BMSK                0xfff00000
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_TCM_START_ADDR_SHFT                      0x14
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_TCM_REDIRECT_EN_1_BMSK                    0x2
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_TCM_REDIRECT_EN_1_SHFT                    0x1
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_TCM_REDIRECT_EN_0_BMSK                    0x1
#define HWIO_APCS_ALIAS1_TCM_START_ADDR_TCM_REDIRECT_EN_0_SHFT                    0x0

#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_ADDR                            (APCS_ALIAS1_APSS_CFG_REG_BASE      + 0x00000014)
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_PHYS                            (APCS_ALIAS1_APSS_CFG_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_OFFS                            (APCS_ALIAS1_APSS_CFG_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_RMSK                                   0x1
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_IN          \
        in_dword_masked(HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_ADDR, HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_RMSK)
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_INM(m)      \
        in_dword_masked(HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_ADDR, m)
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_OUT(v)      \
        out_dword(HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_ADDR,v)
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_ADDR,m,v,HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_IN)
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_DEFEATURE_L2CACHE_BMSK                 0x1
#define HWIO_APCS_ALIAS1_DEFEATURE_L2CACHE_DEFEATURE_L2CACHE_SHFT                 0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_CLUSTER1_APSS_HYP
 *--------------------------------------------------------------------------*/

#define APCS_CLUSTER1_APSS_HYP_REG_BASE                                        (A53SS_BASE      + 0x0001a000)
#define APCS_CLUSTER1_APSS_HYP_REG_BASE_PHYS                                   (A53SS_BASE_PHYS + 0x0001a000)
#define APCS_CLUSTER1_APSS_HYP_REG_BASE_OFFS                                   0x0001a000

#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_ADDR                              (APCS_CLUSTER1_APSS_HYP_REG_BASE      + 0x00000004)
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_PHYS                              (APCS_CLUSTER1_APSS_HYP_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_OFFS                              (APCS_CLUSTER1_APSS_HYP_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_RMSK                              0xffffffff
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_OUT(v)      \
        out_dword(HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_ADDR,v)
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_31_28_BMSK              0xf0000000
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_31_28_SHFT                    0x1c
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_27_24_BMSK               0xf000000
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_27_24_SHFT                    0x18
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_23_20_BMSK                0xf00000
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_23_20_SHFT                    0x14
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_19_16_BMSK                 0xf0000
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_19_16_SHFT                    0x10
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_15_12_BMSK                  0xf000
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_15_12_SHFT                     0xc
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_LPASS_ADSP_IPC_BMSK                    0xf00
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_LPASS_ADSP_IPC_SHFT                      0x8
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_7_4_BMSK                      0xf0
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_SPARE_IPC_7_4_SHFT                       0x4
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_RPM_IPC_BMSK                             0xf
#define HWIO_APCS_CLUSTER1_VMM_IPC_INTERRUPT_RPM_IPC_SHFT                             0x0

#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_ADDR                                (APCS_CLUSTER1_APSS_HYP_REG_BASE      + 0x00000010)
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_PHYS                                (APCS_CLUSTER1_APSS_HYP_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_OFFS                                (APCS_CLUSTER1_APSS_HYP_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_RMSK                                0xc000ffff
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_IN          \
        in_dword_masked(HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_ADDR, HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_RMSK)
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_ADDR, m)
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_OUT(v)      \
        out_dword(HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_ADDR,v)
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_ADDR,m,v,HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_IN)
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_BMSK              0x80000000
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_SHFT                    0x1f
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_BMSK               0x40000000
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_SHFT                     0x1e
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_PWR_CTL_EN_BMSK                         0xffff
#define HWIO_APCS_CLUSTER1_L2_SPM_VOTE_HYP_PWR_CTL_EN_SHFT                            0x0

#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_ADDR                            (APCS_CLUSTER1_APSS_HYP_REG_BASE      + 0x00000030)
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_PHYS                            (APCS_CLUSTER1_APSS_HYP_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_OFFS                            (APCS_CLUSTER1_APSS_HYP_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_RMSK                            0xc0007fff
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_IN          \
        in_dword_masked(HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_ADDR, HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_RMSK)
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_ADDR, m)
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_OUT(v)      \
        out_dword(HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_ADDR,v)
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_ADDR,m,v,HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_IN)
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_BMSK          0x80000000
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_SHFT                0x1f
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_BMSK           0x40000000
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_SHFT                 0x1e
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_PWR_CTL_EN_BMSK                     0x7fff
#define HWIO_APCS_CLUSTER1_ALIAS0_SPM_VOTE_HYP_PWR_CTL_EN_SHFT                        0x0

#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_ADDR                            (APCS_CLUSTER1_APSS_HYP_REG_BASE      + 0x00000034)
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_PHYS                            (APCS_CLUSTER1_APSS_HYP_REG_BASE_PHYS + 0x00000034)
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_OFFS                            (APCS_CLUSTER1_APSS_HYP_REG_BASE_OFFS + 0x00000034)
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_RMSK                            0xc0007fff
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_IN          \
        in_dword_masked(HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_ADDR, HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_RMSK)
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_ADDR, m)
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_OUT(v)      \
        out_dword(HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_ADDR,v)
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_ADDR,m,v,HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_IN)
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_BMSK          0x80000000
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_SHFT                0x1f
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_BMSK           0x40000000
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_SHFT                 0x1e
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_PWR_CTL_EN_BMSK                     0x7fff
#define HWIO_APCS_CLUSTER1_ALIAS1_SPM_VOTE_HYP_PWR_CTL_EN_SHFT                        0x0

#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_ADDR                            (APCS_CLUSTER1_APSS_HYP_REG_BASE      + 0x00000038)
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_PHYS                            (APCS_CLUSTER1_APSS_HYP_REG_BASE_PHYS + 0x00000038)
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_OFFS                            (APCS_CLUSTER1_APSS_HYP_REG_BASE_OFFS + 0x00000038)
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_RMSK                            0xc0007fff
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_IN          \
        in_dword_masked(HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_ADDR, HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_RMSK)
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_ADDR, m)
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_OUT(v)      \
        out_dword(HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_ADDR,v)
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_ADDR,m,v,HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_IN)
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_BMSK          0x80000000
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_SHFT                0x1f
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_BMSK           0x40000000
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_SHFT                 0x1e
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_PWR_CTL_EN_BMSK                     0x7fff
#define HWIO_APCS_CLUSTER1_ALIAS2_SPM_VOTE_HYP_PWR_CTL_EN_SHFT                        0x0

#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_ADDR                            (APCS_CLUSTER1_APSS_HYP_REG_BASE      + 0x0000003c)
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_PHYS                            (APCS_CLUSTER1_APSS_HYP_REG_BASE_PHYS + 0x0000003c)
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_OFFS                            (APCS_CLUSTER1_APSS_HYP_REG_BASE_OFFS + 0x0000003c)
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_RMSK                            0xc0007fff
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_IN          \
        in_dword_masked(HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_ADDR, HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_RMSK)
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_INM(m)      \
        in_dword_masked(HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_ADDR, m)
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_OUT(v)      \
        out_dword(HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_ADDR,v)
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_ADDR,m,v,HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_IN)
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_BMSK          0x80000000
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_PMIC_HANDSHAKE_EN_SHFT                0x1f
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_BMSK           0x40000000
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_RPM_HANDSHAKE_EN_SHFT                 0x1e
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_PWR_CTL_EN_BMSK                     0x7fff
#define HWIO_APCS_CLUSTER1_ALIAS3_SPM_VOTE_HYP_PWR_CTL_EN_SHFT                        0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_COMMON_APSS_SHARED
 *--------------------------------------------------------------------------*/

#define APCS_COMMON_APSS_SHARED_REG_BASE                                     (A53SS_BASE      + 0x001d1000)
#define APCS_COMMON_APSS_SHARED_REG_BASE_PHYS                                (A53SS_BASE_PHYS + 0x001d1000)
#define APCS_COMMON_APSS_SHARED_REG_BASE_OFFS                                0x001d1000

#define HWIO_APCS_COMMON_SHARED_SECURE_ADDR                                  (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000000)
#define HWIO_APCS_COMMON_SHARED_SECURE_PHYS                                  (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_COMMON_SHARED_SECURE_OFFS                                  (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_COMMON_SHARED_SECURE_RMSK                                         0x1
#define HWIO_APCS_COMMON_SHARED_SECURE_IN          \
        in_dword_masked(HWIO_APCS_COMMON_SHARED_SECURE_ADDR, HWIO_APCS_COMMON_SHARED_SECURE_RMSK)
#define HWIO_APCS_COMMON_SHARED_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_SHARED_SECURE_ADDR, m)
#define HWIO_APCS_COMMON_SHARED_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_SHARED_SECURE_ADDR,v)
#define HWIO_APCS_COMMON_SHARED_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_SHARED_SECURE_ADDR,m,v,HWIO_APCS_COMMON_SHARED_SECURE_IN)
#define HWIO_APCS_COMMON_SHARED_SECURE_CLK_BMSK                                     0x1
#define HWIO_APCS_COMMON_SHARED_SECURE_CLK_SHFT                                     0x0

#define HWIO_APCS_COMMON_CCI_INPUT_CFG_ADDR                                  (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000100)
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_PHYS                                  (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000100)
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_OFFS                                  (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000100)
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_RMSK                                        0xff
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CCI_INPUT_CFG_ADDR, HWIO_APCS_COMMON_CCI_INPUT_CFG_RMSK)
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CCI_INPUT_CFG_ADDR, m)
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CCI_INPUT_CFG_ADDR,v)
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CCI_INPUT_CFG_ADDR,m,v,HWIO_APCS_COMMON_CCI_INPUT_CFG_IN)
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_CFG_CLRMON_DISABLE_BMSK                     0xc0
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_CFG_CLRMON_DISABLE_SHFT                      0x6
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_CCI_BROADCASTCACHEMAINT_BMSK                0x38
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_CCI_BROADCASTCACHEMAINT_SHFT                 0x3
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_BARRIERTERMINATE_BMSK                        0x7
#define HWIO_APCS_COMMON_CCI_INPUT_CFG_BARRIERTERMINATE_SHFT                        0x0

#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDR                                   (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000104)
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_PHYS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000104)
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_OFFS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000104)
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_RMSK                                   0xffffffff
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_IN          \
        in_dword_masked(HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDR, HWIO_APCS_COMMON_ADDRMAPS_CCI_RMSK)
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDR, m)
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDR,v)
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDR,m,v,HWIO_APCS_COMMON_ADDRMAPS_CCI_IN)
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP15_BMSK                         0xc0000000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP15_SHFT                               0x1e
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP14_BMSK                         0x30000000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP14_SHFT                               0x1c
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP13_BMSK                          0xc000000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP13_SHFT                               0x1a
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP12_BMSK                          0x3000000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP12_SHFT                               0x18
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP11_BMSK                           0xc00000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP11_SHFT                               0x16
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP10_BMSK                           0x300000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP10_SHFT                               0x14
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP9_BMSK                             0xc0000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP9_SHFT                                0x12
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP8_BMSK                             0x30000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP8_SHFT                                0x10
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP7_BMSK                              0xc000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP7_SHFT                                 0xe
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP6_BMSK                              0x3000
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP6_SHFT                                 0xc
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP5_BMSK                               0xc00
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP5_SHFT                                 0xa
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP4_BMSK                               0x300
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP4_SHFT                                 0x8
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP3_BMSK                                0xc0
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP3_SHFT                                 0x6
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP2_BMSK                                0x30
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP2_SHFT                                 0x4
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP1_BMSK                                 0xc
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP1_SHFT                                 0x2
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP0_BMSK                                 0x3
#define HWIO_APCS_COMMON_ADDRMAPS_CCI_ADDRMAP0_SHFT                                 0x0

#define HWIO_APCS_COMMON_CCI_RCGR_MUX_ADDR                                   (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x0000004c)
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_PHYS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x0000004c)
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_OFFS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x0000004c)
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_RMSK                                          0x1
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CCI_RCGR_MUX_ADDR, HWIO_APCS_COMMON_CCI_RCGR_MUX_RMSK)
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CCI_RCGR_MUX_ADDR, m)
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CCI_RCGR_MUX_ADDR,v)
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CCI_RCGR_MUX_ADDR,m,v,HWIO_APCS_COMMON_CCI_RCGR_MUX_IN)
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_MUX_SEL_BMSK                                  0x1
#define HWIO_APCS_COMMON_CCI_RCGR_MUX_MUX_SEL_SHFT                                  0x0

#define HWIO_APCS_COMMON_CCI_CMD_RCGR_ADDR                                   (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000050)
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_PHYS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000050)
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_OFFS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000050)
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_RMSK                                   0x80000013
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CCI_CMD_RCGR_ADDR, HWIO_APCS_COMMON_CCI_CMD_RCGR_RMSK)
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CCI_CMD_RCGR_ADDR, m)
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CCI_CMD_RCGR_ADDR,v)
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CCI_CMD_RCGR_ADDR,m,v,HWIO_APCS_COMMON_CCI_CMD_RCGR_IN)
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_ROOT_OFF_BMSK                          0x80000000
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_ROOT_OFF_SHFT                                0x1f
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                          0x10
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                           0x4
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_ROOT_EN_BMSK                                  0x2
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_ROOT_EN_SHFT                                  0x1
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_UPDATE_BMSK                                   0x1
#define HWIO_APCS_COMMON_CCI_CMD_RCGR_UPDATE_SHFT                                   0x0

#define HWIO_APCS_COMMON_CCI_CFG_RCGR_ADDR                                   (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000054)
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_PHYS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000054)
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_OFFS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000054)
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_RMSK                                        0xf1f
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CCI_CFG_RCGR_ADDR, HWIO_APCS_COMMON_CCI_CFG_RCGR_RMSK)
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CCI_CFG_RCGR_ADDR, m)
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CCI_CFG_RCGR_ADDR,v)
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CCI_CFG_RCGR_ADDR,m,v,HWIO_APCS_COMMON_CCI_CFG_RCGR_IN)
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_ALT_SEL_BMSK                                0x800
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_ALT_SEL_SHFT                                  0xb
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_SRC_SEL_BMSK                                0x700
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_SRC_SEL_SHFT                                  0x8
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_SRC_DIV_BMSK                                 0x1f
#define HWIO_APCS_COMMON_CCI_CFG_RCGR_SRC_DIV_SHFT                                  0x0

#define HWIO_APCS_COMMON_CCI_CBCR_ADDR                                       (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000058)
#define HWIO_APCS_COMMON_CCI_CBCR_PHYS                                       (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000058)
#define HWIO_APCS_COMMON_CCI_CBCR_OFFS                                       (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000058)
#define HWIO_APCS_COMMON_CCI_CBCR_RMSK                                       0x80000003
#define HWIO_APCS_COMMON_CCI_CBCR_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CCI_CBCR_ADDR, HWIO_APCS_COMMON_CCI_CBCR_RMSK)
#define HWIO_APCS_COMMON_CCI_CBCR_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CCI_CBCR_ADDR, m)
#define HWIO_APCS_COMMON_CCI_CBCR_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CCI_CBCR_ADDR,v)
#define HWIO_APCS_COMMON_CCI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CCI_CBCR_ADDR,m,v,HWIO_APCS_COMMON_CCI_CBCR_IN)
#define HWIO_APCS_COMMON_CCI_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_APCS_COMMON_CCI_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_APCS_COMMON_CCI_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_APCS_COMMON_CCI_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_APCS_COMMON_CCI_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_APCS_COMMON_CCI_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_APCS_COMMON_CCI_HIER_CG_ADDR                                    (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x0000005c)
#define HWIO_APCS_COMMON_CCI_HIER_CG_PHYS                                    (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x0000005c)
#define HWIO_APCS_COMMON_CCI_HIER_CG_OFFS                                    (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x0000005c)
#define HWIO_APCS_COMMON_CCI_HIER_CG_RMSK                                        0x3ff1
#define HWIO_APCS_COMMON_CCI_HIER_CG_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CCI_HIER_CG_ADDR, HWIO_APCS_COMMON_CCI_HIER_CG_RMSK)
#define HWIO_APCS_COMMON_CCI_HIER_CG_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CCI_HIER_CG_ADDR, m)
#define HWIO_APCS_COMMON_CCI_HIER_CG_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CCI_HIER_CG_ADDR,v)
#define HWIO_APCS_COMMON_CCI_HIER_CG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CCI_HIER_CG_ADDR,m,v,HWIO_APCS_COMMON_CCI_HIER_CG_IN)
#define HWIO_APCS_COMMON_CCI_HIER_CG_TIMER_CNT_VAL_BMSK                          0x3ff0
#define HWIO_APCS_COMMON_CCI_HIER_CG_TIMER_CNT_VAL_SHFT                             0x4
#define HWIO_APCS_COMMON_CCI_HIER_CG_HIER_CG_EN_BMSK                                0x1
#define HWIO_APCS_COMMON_CCI_HIER_CG_HIER_CG_EN_SHFT                                0x0

#define HWIO_APCS_COMMON_FIRST_CORE_HANG_ADDR                                (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000064)
#define HWIO_APCS_COMMON_FIRST_CORE_HANG_PHYS                                (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000064)
#define HWIO_APCS_COMMON_FIRST_CORE_HANG_OFFS                                (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000064)
#define HWIO_APCS_COMMON_FIRST_CORE_HANG_RMSK                                      0xff
#define HWIO_APCS_COMMON_FIRST_CORE_HANG_IN          \
        in_dword_masked(HWIO_APCS_COMMON_FIRST_CORE_HANG_ADDR, HWIO_APCS_COMMON_FIRST_CORE_HANG_RMSK)
#define HWIO_APCS_COMMON_FIRST_CORE_HANG_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_FIRST_CORE_HANG_ADDR, m)
#define HWIO_APCS_COMMON_FIRST_CORE_HANG_FIRST_CORE_HANGED_BMSK                    0xff
#define HWIO_APCS_COMMON_FIRST_CORE_HANG_FIRST_CORE_HANGED_SHFT                     0x0

#define HWIO_APCS_COMMON_CONFIG_BID_ADDR                                     (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000110)
#define HWIO_APCS_COMMON_CONFIG_BID_PHYS                                     (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000110)
#define HWIO_APCS_COMMON_CONFIG_BID_OFFS                                     (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000110)
#define HWIO_APCS_COMMON_CONFIG_BID_RMSK                                            0x7
#define HWIO_APCS_COMMON_CONFIG_BID_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CONFIG_BID_ADDR, HWIO_APCS_COMMON_CONFIG_BID_RMSK)
#define HWIO_APCS_COMMON_CONFIG_BID_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CONFIG_BID_ADDR, m)
#define HWIO_APCS_COMMON_CONFIG_BID_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CONFIG_BID_ADDR,v)
#define HWIO_APCS_COMMON_CONFIG_BID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CONFIG_BID_ADDR,m,v,HWIO_APCS_COMMON_CONFIG_BID_IN)
#define HWIO_APCS_COMMON_CONFIG_BID_CONFIG_BID_BMSK                                 0x7
#define HWIO_APCS_COMMON_CONFIG_BID_CONFIG_BID_SHFT                                 0x0

#define HWIO_APCS_COMMON_CONFIG_MID_APC_ADDR                                 (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000118)
#define HWIO_APCS_COMMON_CONFIG_MID_APC_PHYS                                 (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000118)
#define HWIO_APCS_COMMON_CONFIG_MID_APC_OFFS                                 (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000118)
#define HWIO_APCS_COMMON_CONFIG_MID_APC_RMSK                                       0xff
#define HWIO_APCS_COMMON_CONFIG_MID_APC_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CONFIG_MID_APC_ADDR, HWIO_APCS_COMMON_CONFIG_MID_APC_RMSK)
#define HWIO_APCS_COMMON_CONFIG_MID_APC_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CONFIG_MID_APC_ADDR, m)
#define HWIO_APCS_COMMON_CONFIG_MID_APC_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CONFIG_MID_APC_ADDR,v)
#define HWIO_APCS_COMMON_CONFIG_MID_APC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CONFIG_MID_APC_ADDR,m,v,HWIO_APCS_COMMON_CONFIG_MID_APC_IN)
#define HWIO_APCS_COMMON_CONFIG_MID_APC_CONFIG_MID_APC_BMSK                        0xff
#define HWIO_APCS_COMMON_CONFIG_MID_APC_CONFIG_MID_APC_SHFT                         0x0

#define HWIO_APCS_COMMON_CONFIG_PID_ADDR                                     (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000114)
#define HWIO_APCS_COMMON_CONFIG_PID_PHYS                                     (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000114)
#define HWIO_APCS_COMMON_CONFIG_PID_OFFS                                     (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000114)
#define HWIO_APCS_COMMON_CONFIG_PID_RMSK                                           0x1f
#define HWIO_APCS_COMMON_CONFIG_PID_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CONFIG_PID_ADDR, HWIO_APCS_COMMON_CONFIG_PID_RMSK)
#define HWIO_APCS_COMMON_CONFIG_PID_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CONFIG_PID_ADDR, m)
#define HWIO_APCS_COMMON_CONFIG_PID_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CONFIG_PID_ADDR,v)
#define HWIO_APCS_COMMON_CONFIG_PID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CONFIG_PID_ADDR,m,v,HWIO_APCS_COMMON_CONFIG_PID_IN)
#define HWIO_APCS_COMMON_CONFIG_PID_CONFIG_PID_BMSK                                0x1f
#define HWIO_APCS_COMMON_CONFIG_PID_CONFIG_PID_SHFT                                 0x0

#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_ADDR                               (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x0000011c)
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_PHYS                               (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x0000011c)
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_OFFS                               (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x0000011c)
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_RMSK                                      0x7
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_IN          \
        in_dword_masked(HWIO_APCS_COMMON_CONFIG_BPMID_SEL_ADDR, HWIO_APCS_COMMON_CONFIG_BPMID_SEL_RMSK)
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_CONFIG_BPMID_SEL_ADDR, m)
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_CONFIG_BPMID_SEL_ADDR,v)
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_CONFIG_BPMID_SEL_ADDR,m,v,HWIO_APCS_COMMON_CONFIG_BPMID_SEL_IN)
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_CSR_CFG_BID_SEL_BMSK                      0x4
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_CSR_CFG_BID_SEL_SHFT                      0x2
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_CSR_CFG_PID_SEL_BMSK                      0x2
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_CSR_CFG_PID_SEL_SHFT                      0x1
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_CSR_CFG_MID_APC_SEL_BMSK                  0x1
#define HWIO_APCS_COMMON_CONFIG_BPMID_SEL_CSR_CFG_MID_APC_SEL_SHFT                  0x0

#define HWIO_APCS_COMMON_RVBARADDR_LO_ADDR                                   (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000108)
#define HWIO_APCS_COMMON_RVBARADDR_LO_PHYS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000108)
#define HWIO_APCS_COMMON_RVBARADDR_LO_OFFS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000108)
#define HWIO_APCS_COMMON_RVBARADDR_LO_RMSK                                   0xffffffff
#define HWIO_APCS_COMMON_RVBARADDR_LO_IN          \
        in_dword_masked(HWIO_APCS_COMMON_RVBARADDR_LO_ADDR, HWIO_APCS_COMMON_RVBARADDR_LO_RMSK)
#define HWIO_APCS_COMMON_RVBARADDR_LO_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_RVBARADDR_LO_ADDR, m)
#define HWIO_APCS_COMMON_RVBARADDR_LO_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_RVBARADDR_LO_ADDR,v)
#define HWIO_APCS_COMMON_RVBARADDR_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_RVBARADDR_LO_ADDR,m,v,HWIO_APCS_COMMON_RVBARADDR_LO_IN)
#define HWIO_APCS_COMMON_RVBARADDR_LO_RVBARADDR_LO_REG_BMSK                  0xffffffff
#define HWIO_APCS_COMMON_RVBARADDR_LO_RVBARADDR_LO_REG_SHFT                         0x0

#define HWIO_APCS_COMMON_RVBARADDR_HI_ADDR                                   (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x0000010c)
#define HWIO_APCS_COMMON_RVBARADDR_HI_PHYS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x0000010c)
#define HWIO_APCS_COMMON_RVBARADDR_HI_OFFS                                   (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x0000010c)
#define HWIO_APCS_COMMON_RVBARADDR_HI_RMSK                                         0x3f
#define HWIO_APCS_COMMON_RVBARADDR_HI_IN          \
        in_dword_masked(HWIO_APCS_COMMON_RVBARADDR_HI_ADDR, HWIO_APCS_COMMON_RVBARADDR_HI_RMSK)
#define HWIO_APCS_COMMON_RVBARADDR_HI_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_RVBARADDR_HI_ADDR, m)
#define HWIO_APCS_COMMON_RVBARADDR_HI_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_RVBARADDR_HI_ADDR,v)
#define HWIO_APCS_COMMON_RVBARADDR_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_RVBARADDR_HI_ADDR,m,v,HWIO_APCS_COMMON_RVBARADDR_HI_IN)
#define HWIO_APCS_COMMON_RVBARADDR_HI_RVBARADDR_HI_REG_BMSK                        0x3f
#define HWIO_APCS_COMMON_RVBARADDR_HI_RVBARADDR_HI_REG_SHFT                         0x0

#define HWIO_APCS_COMMON_ACP_MUX_ADDR                                        (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000224)
#define HWIO_APCS_COMMON_ACP_MUX_PHYS                                        (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000224)
#define HWIO_APCS_COMMON_ACP_MUX_OFFS                                        (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000224)
#define HWIO_APCS_COMMON_ACP_MUX_RMSK                                               0x1
#define HWIO_APCS_COMMON_ACP_MUX_IN          \
        in_dword_masked(HWIO_APCS_COMMON_ACP_MUX_ADDR, HWIO_APCS_COMMON_ACP_MUX_RMSK)
#define HWIO_APCS_COMMON_ACP_MUX_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_ACP_MUX_ADDR, m)
#define HWIO_APCS_COMMON_ACP_MUX_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_ACP_MUX_ADDR,v)
#define HWIO_APCS_COMMON_ACP_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_ACP_MUX_ADDR,m,v,HWIO_APCS_COMMON_ACP_MUX_IN)
#define HWIO_APCS_COMMON_ACP_MUX_ACP_MUX_SEL_BMSK                                   0x1
#define HWIO_APCS_COMMON_ACP_MUX_ACP_MUX_SEL_SHFT                                   0x0

#define HWIO_APCS_COMMON_MPS_L2_MUX_ADDR                                     (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000200)
#define HWIO_APCS_COMMON_MPS_L2_MUX_PHYS                                     (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000200)
#define HWIO_APCS_COMMON_MPS_L2_MUX_OFFS                                     (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000200)
#define HWIO_APCS_COMMON_MPS_L2_MUX_RMSK                                            0x1
#define HWIO_APCS_COMMON_MPS_L2_MUX_IN          \
        in_dword_masked(HWIO_APCS_COMMON_MPS_L2_MUX_ADDR, HWIO_APCS_COMMON_MPS_L2_MUX_RMSK)
#define HWIO_APCS_COMMON_MPS_L2_MUX_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_MPS_L2_MUX_ADDR, m)
#define HWIO_APCS_COMMON_MPS_L2_MUX_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_MPS_L2_MUX_ADDR,v)
#define HWIO_APCS_COMMON_MPS_L2_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_MPS_L2_MUX_ADDR,m,v,HWIO_APCS_COMMON_MPS_L2_MUX_IN)
#define HWIO_APCS_COMMON_MPS_L2_MUX_MPS_L2_CLKMUX_CONTROL_BMSK                      0x1
#define HWIO_APCS_COMMON_MPS_L2_MUX_MPS_L2_CLKMUX_CONTROL_SHFT                      0x0

#define HWIO_APCS_COMMON_SPARE_CFG3_ADDR                                     (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000208)
#define HWIO_APCS_COMMON_SPARE_CFG3_PHYS                                     (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000208)
#define HWIO_APCS_COMMON_SPARE_CFG3_OFFS                                     (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000208)
#define HWIO_APCS_COMMON_SPARE_CFG3_RMSK                                     0xffffffff
#define HWIO_APCS_COMMON_SPARE_CFG3_IN          \
        in_dword_masked(HWIO_APCS_COMMON_SPARE_CFG3_ADDR, HWIO_APCS_COMMON_SPARE_CFG3_RMSK)
#define HWIO_APCS_COMMON_SPARE_CFG3_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_SPARE_CFG3_ADDR, m)
#define HWIO_APCS_COMMON_SPARE_CFG3_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_SPARE_CFG3_ADDR,v)
#define HWIO_APCS_COMMON_SPARE_CFG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_SPARE_CFG3_ADDR,m,v,HWIO_APCS_COMMON_SPARE_CFG3_IN)
#define HWIO_APCS_COMMON_SPARE_CFG3_COREARST_2_APCNSAW_ENABLE_BMSK                  0x1
#define HWIO_APCS_COMMON_SPARE_CFG3_COREARST_2_APCNSAW_ENABLE_SHFT                  0x0

#define HWIO_APCS_COMMON_TCM_CTRL_ADDR                                       (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000300)
#define HWIO_APCS_COMMON_TCM_CTRL_PHYS                                       (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000300)
#define HWIO_APCS_COMMON_TCM_CTRL_OFFS                                       (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000300)
#define HWIO_APCS_COMMON_TCM_CTRL_RMSK                                           0x7fff
#define HWIO_APCS_COMMON_TCM_CTRL_IN          \
        in_dword_masked(HWIO_APCS_COMMON_TCM_CTRL_ADDR, HWIO_APCS_COMMON_TCM_CTRL_RMSK)
#define HWIO_APCS_COMMON_TCM_CTRL_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_TCM_CTRL_ADDR, m)
#define HWIO_APCS_COMMON_TCM_CTRL_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_TCM_CTRL_ADDR,v)
#define HWIO_APCS_COMMON_TCM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_TCM_CTRL_ADDR,m,v,HWIO_APCS_COMMON_TCM_CTRL_IN)
#define HWIO_APCS_COMMON_TCM_CTRL_TCM_REDIRECT_SW_CTRL_BMSK                      0x7fff
#define HWIO_APCS_COMMON_TCM_CTRL_TCM_REDIRECT_SW_CTRL_SHFT                         0x0

#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_ADDR                                (APCS_COMMON_APSS_SHARED_REG_BASE      + 0x00000400)
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_PHYS                                (APCS_COMMON_APSS_SHARED_REG_BASE_PHYS + 0x00000400)
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_OFFS                                (APCS_COMMON_APSS_SHARED_REG_BASE_OFFS + 0x00000400)
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_RMSK                                       0x1
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_IN          \
        in_dword_masked(HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_ADDR, HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_RMSK)
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_INM(m)      \
        in_dword_masked(HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_ADDR, m)
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_OUT(v)      \
        out_dword(HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_ADDR,v)
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_ADDR,m,v,HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_IN)
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_ACSNOOP_SW_CTRL_BMSK                       0x1
#define HWIO_APCS_COMMON_ACSNOOP_SW_CTRL_ACSNOOP_SW_CTRL_SHFT                       0x0

/*----------------------------------------------------------------------------
 * MODULE: APCS_C1_APSS_HF_PLL
 *--------------------------------------------------------------------------*/

#define APCS_C1_APSS_HF_PLL_REG_BASE                                   (A53SS_BASE      + 0x00016000)
#define APCS_C1_APSS_HF_PLL_REG_BASE_PHYS                              (A53SS_BASE_PHYS + 0x00016000)
#define APCS_C1_APSS_HF_PLL_REG_BASE_OFFS                              0x00016000

#define HWIO_APCS_C1_PLL_MODE_ADDR                                     (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x00000000)
#define HWIO_APCS_C1_PLL_MODE_PHYS                                     (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x00000000)
#define HWIO_APCS_C1_PLL_MODE_OFFS                                     (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x00000000)
#define HWIO_APCS_C1_PLL_MODE_RMSK                                            0xf
#define HWIO_APCS_C1_PLL_MODE_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_MODE_ADDR, HWIO_APCS_C1_PLL_MODE_RMSK)
#define HWIO_APCS_C1_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_MODE_ADDR, m)
#define HWIO_APCS_C1_PLL_MODE_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_MODE_ADDR,v)
#define HWIO_APCS_C1_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_MODE_ADDR,m,v,HWIO_APCS_C1_PLL_MODE_IN)
#define HWIO_APCS_C1_PLL_MODE_PLLTEST_BMSK                                    0x8
#define HWIO_APCS_C1_PLL_MODE_PLLTEST_SHFT                                    0x3
#define HWIO_APCS_C1_PLL_MODE_RESET_N_BMSK                                    0x4
#define HWIO_APCS_C1_PLL_MODE_RESET_N_SHFT                                    0x2
#define HWIO_APCS_C1_PLL_MODE_BYPASSNL_BMSK                                   0x2
#define HWIO_APCS_C1_PLL_MODE_BYPASSNL_SHFT                                   0x1
#define HWIO_APCS_C1_PLL_MODE_OUTCTRL_BMSK                                    0x1
#define HWIO_APCS_C1_PLL_MODE_OUTCTRL_SHFT                                    0x0

#define HWIO_APCS_C1_PLL_L_VAL_ADDR                                    (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x00000004)
#define HWIO_APCS_C1_PLL_L_VAL_PHYS                                    (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x00000004)
#define HWIO_APCS_C1_PLL_L_VAL_OFFS                                    (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x00000004)
#define HWIO_APCS_C1_PLL_L_VAL_RMSK                                          0xff
#define HWIO_APCS_C1_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_L_VAL_ADDR, HWIO_APCS_C1_PLL_L_VAL_RMSK)
#define HWIO_APCS_C1_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_L_VAL_ADDR, m)
#define HWIO_APCS_C1_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_L_VAL_ADDR,v)
#define HWIO_APCS_C1_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_L_VAL_ADDR,m,v,HWIO_APCS_C1_PLL_L_VAL_IN)
#define HWIO_APCS_C1_PLL_L_VAL_L_VAL_BMSK                                    0xff
#define HWIO_APCS_C1_PLL_L_VAL_L_VAL_SHFT                                     0x0

#define HWIO_APCS_C1_PLL_M_VAL_ADDR                                    (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x00000008)
#define HWIO_APCS_C1_PLL_M_VAL_PHYS                                    (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x00000008)
#define HWIO_APCS_C1_PLL_M_VAL_OFFS                                    (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x00000008)
#define HWIO_APCS_C1_PLL_M_VAL_RMSK                                       0x7ffff
#define HWIO_APCS_C1_PLL_M_VAL_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_M_VAL_ADDR, HWIO_APCS_C1_PLL_M_VAL_RMSK)
#define HWIO_APCS_C1_PLL_M_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_M_VAL_ADDR, m)
#define HWIO_APCS_C1_PLL_M_VAL_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_M_VAL_ADDR,v)
#define HWIO_APCS_C1_PLL_M_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_M_VAL_ADDR,m,v,HWIO_APCS_C1_PLL_M_VAL_IN)
#define HWIO_APCS_C1_PLL_M_VAL_M_VAL_BMSK                                 0x7ffff
#define HWIO_APCS_C1_PLL_M_VAL_M_VAL_SHFT                                     0x0

#define HWIO_APCS_C1_PLL_N_VAL_ADDR                                    (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x0000000c)
#define HWIO_APCS_C1_PLL_N_VAL_PHYS                                    (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x0000000c)
#define HWIO_APCS_C1_PLL_N_VAL_OFFS                                    (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x0000000c)
#define HWIO_APCS_C1_PLL_N_VAL_RMSK                                       0x7ffff
#define HWIO_APCS_C1_PLL_N_VAL_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_N_VAL_ADDR, HWIO_APCS_C1_PLL_N_VAL_RMSK)
#define HWIO_APCS_C1_PLL_N_VAL_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_N_VAL_ADDR, m)
#define HWIO_APCS_C1_PLL_N_VAL_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_N_VAL_ADDR,v)
#define HWIO_APCS_C1_PLL_N_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_N_VAL_ADDR,m,v,HWIO_APCS_C1_PLL_N_VAL_IN)
#define HWIO_APCS_C1_PLL_N_VAL_N_VAL_BMSK                                 0x7ffff
#define HWIO_APCS_C1_PLL_N_VAL_N_VAL_SHFT                                     0x0

#define HWIO_APCS_C1_PLL_USER_CTL_ADDR                                 (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x00000010)
#define HWIO_APCS_C1_PLL_USER_CTL_PHYS                                 (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x00000010)
#define HWIO_APCS_C1_PLL_USER_CTL_OFFS                                 (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x00000010)
#define HWIO_APCS_C1_PLL_USER_CTL_RMSK                                  0x10013bf
#define HWIO_APCS_C1_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_USER_CTL_ADDR, HWIO_APCS_C1_PLL_USER_CTL_RMSK)
#define HWIO_APCS_C1_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_USER_CTL_ADDR, m)
#define HWIO_APCS_C1_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_USER_CTL_ADDR,v)
#define HWIO_APCS_C1_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_USER_CTL_ADDR,m,v,HWIO_APCS_C1_PLL_USER_CTL_IN)
#define HWIO_APCS_C1_PLL_USER_CTL_MN_ACC_BMSK                           0x1000000
#define HWIO_APCS_C1_PLL_USER_CTL_MN_ACC_SHFT                                0x18
#define HWIO_APCS_C1_PLL_USER_CTL_CLK_REF_PRE_DIV_BMSK                     0x1000
#define HWIO_APCS_C1_PLL_USER_CTL_CLK_REF_PRE_DIV_SHFT                        0xc
#define HWIO_APCS_C1_PLL_USER_CTL_CLK_POST_DIV_BMSK                         0x300
#define HWIO_APCS_C1_PLL_USER_CTL_CLK_POST_DIV_SHFT                           0x8
#define HWIO_APCS_C1_PLL_USER_CTL_OUT_INV_EN_BMSK                            0x80
#define HWIO_APCS_C1_PLL_USER_CTL_OUT_INV_EN_SHFT                             0x7
#define HWIO_APCS_C1_PLL_USER_CTL_LVMST_EN_BMSK                              0x20
#define HWIO_APCS_C1_PLL_USER_CTL_LVMST_EN_SHFT                               0x5
#define HWIO_APCS_C1_PLL_USER_CTL_PLLOUT_LV_TEST_EN_BMSK                     0x10
#define HWIO_APCS_C1_PLL_USER_CTL_PLLOUT_LV_TEST_EN_SHFT                      0x4
#define HWIO_APCS_C1_PLL_USER_CTL_LVEARLY_EN_BMSK                             0x8
#define HWIO_APCS_C1_PLL_USER_CTL_LVEARLY_EN_SHFT                             0x3
#define HWIO_APCS_C1_PLL_USER_CTL_PLLOUT_LV_BIST_EN_BMSK                      0x4
#define HWIO_APCS_C1_PLL_USER_CTL_PLLOUT_LV_BIST_EN_SHFT                      0x2
#define HWIO_APCS_C1_PLL_USER_CTL_PLLOUT_LV_AUX_EN_BMSK                       0x2
#define HWIO_APCS_C1_PLL_USER_CTL_PLLOUT_LV_AUX_EN_SHFT                       0x1
#define HWIO_APCS_C1_PLL_USER_CTL_LVMAIN_EN_BMSK                              0x1
#define HWIO_APCS_C1_PLL_USER_CTL_LVMAIN_EN_SHFT                              0x0

#define HWIO_APCS_C1_PLL_CONFIG_CTL_ADDR                               (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x00000014)
#define HWIO_APCS_C1_PLL_CONFIG_CTL_PHYS                               (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x00000014)
#define HWIO_APCS_C1_PLL_CONFIG_CTL_OFFS                               (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x00000014)
#define HWIO_APCS_C1_PLL_CONFIG_CTL_RMSK                               0xfc07ffff
#define HWIO_APCS_C1_PLL_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_CONFIG_CTL_ADDR, HWIO_APCS_C1_PLL_CONFIG_CTL_RMSK)
#define HWIO_APCS_C1_PLL_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_CONFIG_CTL_ADDR, m)
#define HWIO_APCS_C1_PLL_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_CONFIG_CTL_ADDR,v)
#define HWIO_APCS_C1_PLL_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_CONFIG_CTL_ADDR,m,v,HWIO_APCS_C1_PLL_CONFIG_CTL_IN)
#define HWIO_APCS_C1_PLL_CONFIG_CTL_INJMODECTL_BMSK                    0xc0000000
#define HWIO_APCS_C1_PLL_CONFIG_CTL_INJMODECTL_SHFT                          0x1e
#define HWIO_APCS_C1_PLL_CONFIG_CTL_WINCTL_BMSK                        0x30000000
#define HWIO_APCS_C1_PLL_CONFIG_CTL_WINCTL_SHFT                              0x1c
#define HWIO_APCS_C1_PLL_CONFIG_CTL_LOCKDET_BMSK                        0xc000000
#define HWIO_APCS_C1_PLL_CONFIG_CTL_LOCKDET_SHFT                             0x1a
#define HWIO_APCS_C1_PLL_CONFIG_CTL_VCO_TRTL_BMSK                         0x60000
#define HWIO_APCS_C1_PLL_CONFIG_CTL_VCO_TRTL_SHFT                            0x11
#define HWIO_APCS_C1_PLL_CONFIG_CTL_INJSEL_BMSK                           0x18000
#define HWIO_APCS_C1_PLL_CONFIG_CTL_INJSEL_SHFT                               0xf
#define HWIO_APCS_C1_PLL_CONFIG_CTL_ISEED_GATE_BMSK                        0x4000
#define HWIO_APCS_C1_PLL_CONFIG_CTL_ISEED_GATE_SHFT                           0xe
#define HWIO_APCS_C1_PLL_CONFIG_CTL_VCO_DCAPS_BMSK                         0x3000
#define HWIO_APCS_C1_PLL_CONFIG_CTL_VCO_DCAPS_SHFT                            0xc
#define HWIO_APCS_C1_PLL_CONFIG_CTL_SEL_IREG_BMSK                           0xc00
#define HWIO_APCS_C1_PLL_CONFIG_CTL_SEL_IREG_SHFT                             0xa
#define HWIO_APCS_C1_PLL_CONFIG_CTL_DROOP_OFFSET_BMSK                       0x300
#define HWIO_APCS_C1_PLL_CONFIG_CTL_DROOP_OFFSET_SHFT                         0x8
#define HWIO_APCS_C1_PLL_CONFIG_CTL_ANTI_DEADZONE_PRG_IN_BMSK                0xc0
#define HWIO_APCS_C1_PLL_CONFIG_CTL_ANTI_DEADZONE_PRG_IN_SHFT                 0x6
#define HWIO_APCS_C1_PLL_CONFIG_CTL_ISEED_CTL_BMSK                           0x30
#define HWIO_APCS_C1_PLL_CONFIG_CTL_ISEED_CTL_SHFT                            0x4
#define HWIO_APCS_C1_PLL_CONFIG_CTL_CURR_DIV_BMSK                             0xc
#define HWIO_APCS_C1_PLL_CONFIG_CTL_CURR_DIV_SHFT                             0x2
#define HWIO_APCS_C1_PLL_CONFIG_CTL_DLY_BMSK                                  0x3
#define HWIO_APCS_C1_PLL_CONFIG_CTL_DLY_SHFT                                  0x0

#define HWIO_APCS_C1_PLL_TEST_CTL_ADDR                                 (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x00000018)
#define HWIO_APCS_C1_PLL_TEST_CTL_PHYS                                 (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x00000018)
#define HWIO_APCS_C1_PLL_TEST_CTL_OFFS                                 (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x00000018)
#define HWIO_APCS_C1_PLL_TEST_CTL_RMSK                                 0xfffff0ff
#define HWIO_APCS_C1_PLL_TEST_CTL_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_TEST_CTL_ADDR, HWIO_APCS_C1_PLL_TEST_CTL_RMSK)
#define HWIO_APCS_C1_PLL_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_TEST_CTL_ADDR, m)
#define HWIO_APCS_C1_PLL_TEST_CTL_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_TEST_CTL_ADDR,v)
#define HWIO_APCS_C1_PLL_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_TEST_CTL_ADDR,m,v,HWIO_APCS_C1_PLL_TEST_CTL_IN)
#define HWIO_APCS_C1_PLL_TEST_CTL_OV_VLT_EN_BMSK                       0x80000000
#define HWIO_APCS_C1_PLL_TEST_CTL_OV_VLT_EN_SHFT                             0x1f
#define HWIO_APCS_C1_PLL_TEST_CTL_PUL_WIDTH_CTL_BMSK                   0x40000000
#define HWIO_APCS_C1_PLL_TEST_CTL_PUL_WIDTH_CTL_SHFT                         0x1e
#define HWIO_APCS_C1_PLL_TEST_CTL_EN_GATE_VCO_BMSK                     0x20000000
#define HWIO_APCS_C1_PLL_TEST_CTL_EN_GATE_VCO_SHFT                           0x1d
#define HWIO_APCS_C1_PLL_TEST_CTL_EN_SYNC_BMSK                         0x10000000
#define HWIO_APCS_C1_PLL_TEST_CTL_EN_SYNC_SHFT                               0x1c
#define HWIO_APCS_C1_PLL_TEST_CTL_OV_VLT_CNT_BMSK                       0xc000000
#define HWIO_APCS_C1_PLL_TEST_CTL_OV_VLT_CNT_SHFT                            0x1a
#define HWIO_APCS_C1_PLL_TEST_CTL_BYP_LSB_BMSK                          0x2000000
#define HWIO_APCS_C1_PLL_TEST_CTL_BYP_LSB_SHFT                               0x19
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_MEAS_CTL_BMSK                   0x1800000
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_MEAS_CTL_SHFT                        0x17
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_GEN_CFG_BMSK                     0x700000
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_GEN_CFG_SHFT                         0x14
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_GEN_EN_BMSK                       0x80000
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_GEN_EN_SHFT                          0x13
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_MEAS_OSC_CTL_BMSK                 0x60000
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_MEAS_OSC_CTL_SHFT                    0x11
#define HWIO_APCS_C1_PLL_TEST_CTL_PLLOUT_LV_TEST_BMSK                     0x18000
#define HWIO_APCS_C1_PLL_TEST_CTL_PLLOUT_LV_TEST_SHFT                         0xf
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_MEAS_OSC_EN_BMSK                   0x4000
#define HWIO_APCS_C1_PLL_TEST_CTL_NOISE_MEAS_OSC_EN_SHFT                      0xe
#define HWIO_APCS_C1_PLL_TEST_CTL_FILT_INT_BMSK                            0x2000
#define HWIO_APCS_C1_PLL_TEST_CTL_FILT_INT_SHFT                               0xd
#define HWIO_APCS_C1_PLL_TEST_CTL_DTEST_BMSK                               0x1000
#define HWIO_APCS_C1_PLL_TEST_CTL_DTEST_SHFT                                  0xc
#define HWIO_APCS_C1_PLL_TEST_CTL_PLLOUT_HV_EN_BMSK                          0x80
#define HWIO_APCS_C1_PLL_TEST_CTL_PLLOUT_HV_EN_SHFT                           0x7
#define HWIO_APCS_C1_PLL_TEST_CTL_VDDA_ATEST0_BMSK                           0x40
#define HWIO_APCS_C1_PLL_TEST_CTL_VDDA_ATEST0_SHFT                            0x6
#define HWIO_APCS_C1_PLL_TEST_CTL_AVDD_ATEST1_BMSK                           0x20
#define HWIO_APCS_C1_PLL_TEST_CTL_AVDD_ATEST1_SHFT                            0x5
#define HWIO_APCS_C1_PLL_TEST_CTL_VDDA_ATEST1_BMSK                           0x10
#define HWIO_APCS_C1_PLL_TEST_CTL_VDDA_ATEST1_SHFT                            0x4
#define HWIO_APCS_C1_PLL_TEST_CTL_FILT_OPAMP_EN_BMSK                          0x8
#define HWIO_APCS_C1_PLL_TEST_CTL_FILT_OPAMP_EN_SHFT                          0x3
#define HWIO_APCS_C1_PLL_TEST_CTL_EN_ATEST0_BMSK                              0x4
#define HWIO_APCS_C1_PLL_TEST_CTL_EN_ATEST0_SHFT                              0x2
#define HWIO_APCS_C1_PLL_TEST_CTL_VREG_SLAVE_BMSK                             0x2
#define HWIO_APCS_C1_PLL_TEST_CTL_VREG_SLAVE_SHFT                             0x1
#define HWIO_APCS_C1_PLL_TEST_CTL_VREG_MST_BMSK                               0x1
#define HWIO_APCS_C1_PLL_TEST_CTL_VREG_MST_SHFT                               0x0

#define HWIO_APCS_C1_PLL_STATUS_ADDR                                   (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x0000001c)
#define HWIO_APCS_C1_PLL_STATUS_PHYS                                   (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x0000001c)
#define HWIO_APCS_C1_PLL_STATUS_OFFS                                   (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x0000001c)
#define HWIO_APCS_C1_PLL_STATUS_RMSK                                      0x1003f
#define HWIO_APCS_C1_PLL_STATUS_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_STATUS_ADDR, HWIO_APCS_C1_PLL_STATUS_RMSK)
#define HWIO_APCS_C1_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_STATUS_ADDR, m)
#define HWIO_APCS_C1_PLL_STATUS_LOCK_DET_BMSK                             0x10000
#define HWIO_APCS_C1_PLL_STATUS_LOCK_DET_SHFT                                0x10
#define HWIO_APCS_C1_PLL_STATUS_OV_VLT_CNT_STS_BMSK                          0x3c
#define HWIO_APCS_C1_PLL_STATUS_OV_VLT_CNT_STS_SHFT                           0x2
#define HWIO_APCS_C1_PLL_STATUS_OV_VLT_DET_BMSK                               0x2
#define HWIO_APCS_C1_PLL_STATUS_OV_VLT_DET_SHFT                               0x1
#define HWIO_APCS_C1_PLL_STATUS_CLK_N_BMSK                                    0x1
#define HWIO_APCS_C1_PLL_STATUS_CLK_N_SHFT                                    0x0

#define HWIO_APCS_C1_PLL_DROOP_CTL_ADDR                                (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x00000020)
#define HWIO_APCS_C1_PLL_DROOP_CTL_PHYS                                (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x00000020)
#define HWIO_APCS_C1_PLL_DROOP_CTL_OFFS                                (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x00000020)
#define HWIO_APCS_C1_PLL_DROOP_CTL_RMSK                                0xffffffff
#define HWIO_APCS_C1_PLL_DROOP_CTL_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_DROOP_CTL_ADDR, HWIO_APCS_C1_PLL_DROOP_CTL_RMSK)
#define HWIO_APCS_C1_PLL_DROOP_CTL_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_DROOP_CTL_ADDR, m)
#define HWIO_APCS_C1_PLL_DROOP_CTL_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_DROOP_CTL_ADDR,v)
#define HWIO_APCS_C1_PLL_DROOP_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_DROOP_CTL_ADDR,m,v,HWIO_APCS_C1_PLL_DROOP_CTL_IN)
#define HWIO_APCS_C1_PLL_DROOP_CTL_CFG_CTL_BMSK                        0xffffffff
#define HWIO_APCS_C1_PLL_DROOP_CTL_CFG_CTL_SHFT                               0x0

#define HWIO_APCS_C1_PLL_SECURE_ADDR                                   (APCS_C1_APSS_HF_PLL_REG_BASE      + 0x00000030)
#define HWIO_APCS_C1_PLL_SECURE_PHYS                                   (APCS_C1_APSS_HF_PLL_REG_BASE_PHYS + 0x00000030)
#define HWIO_APCS_C1_PLL_SECURE_OFFS                                   (APCS_C1_APSS_HF_PLL_REG_BASE_OFFS + 0x00000030)
#define HWIO_APCS_C1_PLL_SECURE_RMSK                                          0x1
#define HWIO_APCS_C1_PLL_SECURE_IN          \
        in_dword_masked(HWIO_APCS_C1_PLL_SECURE_ADDR, HWIO_APCS_C1_PLL_SECURE_RMSK)
#define HWIO_APCS_C1_PLL_SECURE_INM(m)      \
        in_dword_masked(HWIO_APCS_C1_PLL_SECURE_ADDR, m)
#define HWIO_APCS_C1_PLL_SECURE_OUT(v)      \
        out_dword(HWIO_APCS_C1_PLL_SECURE_ADDR,v)
#define HWIO_APCS_C1_PLL_SECURE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APCS_C1_PLL_SECURE_ADDR,m,v,HWIO_APCS_C1_PLL_SECURE_IN)
#define HWIO_APCS_C1_PLL_SECURE_PLL_CTL_BMSK                                  0x1
#define HWIO_APCS_C1_PLL_SECURE_PLL_CTL_SHFT                                  0x0

/*----------------------------------------------------------------------------
 * MODULE: SECURITY_CONTROL_CORE
 *--------------------------------------------------------------------------*/

#define SECURITY_CONTROL_CORE_REG_BASE                                                             (SECURITY_CONTROL_BASE      + 0x00000000)
#define SECURITY_CONTROL_CORE_REG_BASE_PHYS                                                        (SECURITY_CONTROL_BASE_PHYS + 0x00000000)
#define SECURITY_CONTROL_CORE_REG_BASE_OFFS                                                        0x00000000

#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_ADDR(n)                                                    (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000000 + 0x4 * (n))
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_PHYS(n)                                                    (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000000 + 0x4 * (n))
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_OFFS(n)                                                    (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000000 + 0x4 * (n))
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_RMSK                                                       0xffffffff
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_MAXn                                                               71
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_ADDR(n), HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_RMSK)
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_ADDR(n), mask)
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_CRI_CM_PRIVATE_BMSK                                        0xffffffff
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_CRI_CM_PRIVATE_SHFT                                               0x0

#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000120)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000120)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000120)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_RSVD0_BMSK                                                0xfffffff0
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_RSVD0_SHFT                                                       0x4
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_ROOT_CERT_ACTIVATION_LIST_BMSK                                   0xf
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_LSB_ROOT_CERT_ACTIVATION_LIST_SHFT                                   0x0

#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000124)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000124)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000124)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_RSVD1_BMSK                                                0xfffffffe
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_RSVD1_SHFT                                                       0x1
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_CURRENT_UIE_KEY_SEL_BMSK                                         0x1
#define HWIO_QFPROM_RAW_MRC_2_0_ROW0_MSB_CURRENT_UIE_KEY_SEL_SHFT                                         0x0

#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000128)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000128)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000128)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_RSVD0_BMSK                                                0xfffffff0
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_RSVD0_SHFT                                                       0x4
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_ROOT_CERT_REVOCATION_LIST_BMSK                                   0xf
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_LSB_ROOT_CERT_REVOCATION_LIST_SHFT                                   0x0

#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000012c)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000012c)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000012c)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_RSVD0_BMSK                                                0xffffffff
#define HWIO_QFPROM_RAW_MRC_2_0_ROW1_MSB_RSVD0_SHFT                                                       0x0

#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000130)
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000130)
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000130)
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_PTE_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_PTE_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_PTE_DATA0_BMSK                                                0xe0000000
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_PTE_DATA0_SHFT                                                      0x1d
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_MACCHIATO_EN_BMSK                                             0x10000000
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_MACCHIATO_EN_SHFT                                                   0x1c
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_FEATURE_ID_BMSK                                                0xff00000
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_FEATURE_ID_SHFT                                                     0x14
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_JTAG_ID_BMSK                                                     0xfffff
#define HWIO_QFPROM_RAW_PTE_ROW0_LSB_JTAG_ID_SHFT                                                         0x0

#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000134)
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000134)
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000134)
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_PTE_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_PTE_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_PTE_DATA1_BMSK                                                0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW0_MSB_PTE_DATA1_SHFT                                                       0x0

#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000138)
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000138)
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000138)
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_PTE_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_PTE_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_SERIAL_NUM_BMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW1_LSB_SERIAL_NUM_SHFT                                                      0x0

#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000013c)
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000013c)
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000013c)
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_PTE_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_PTE_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_PTE_DATA1_BMSK                                                0xffff0000
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_PTE_DATA1_SHFT                                                      0x10
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_CHIP_ID_BMSK                                                      0xffff
#define HWIO_QFPROM_RAW_PTE_ROW1_MSB_CHIP_ID_SHFT                                                         0x0

#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000140)
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000140)
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000140)
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_PTE_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_PTE_ROW2_LSB_IN)
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_PTE_DATA0_BMSK                                                0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW2_LSB_PTE_DATA0_SHFT                                                       0x0

#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000144)
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000144)
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000144)
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_PTE_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_PTE_ROW2_MSB_IN)
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_PTE_DATA1_BMSK                                                0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW2_MSB_PTE_DATA1_SHFT                                                       0x0

#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000148)
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000148)
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000148)
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW3_LSB_ADDR, HWIO_QFPROM_RAW_PTE_ROW3_LSB_RMSK)
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW3_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE_ROW3_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE_ROW3_LSB_ADDR,m,v,HWIO_QFPROM_RAW_PTE_ROW3_LSB_IN)
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_PTE_DATA0_BMSK                                                0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW3_LSB_PTE_DATA0_SHFT                                                       0x0

#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000014c)
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000014c)
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000014c)
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW3_MSB_ADDR, HWIO_QFPROM_RAW_PTE_ROW3_MSB_RMSK)
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE_ROW3_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE_ROW3_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE_ROW3_MSB_ADDR,m,v,HWIO_QFPROM_RAW_PTE_ROW3_MSB_IN)
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_PTE_DATA1_BMSK                                                0xffffffff
#define HWIO_QFPROM_RAW_PTE_ROW3_MSB_PTE_DATA1_SHFT                                                       0x0

#define HWIO_QFPROM_RAW_RD_PERM_LSB_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000150)
#define HWIO_QFPROM_RAW_RD_PERM_LSB_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000150)
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000150)
#define HWIO_QFPROM_RAW_RD_PERM_LSB_RMSK                                                           0xffffffff
#define HWIO_QFPROM_RAW_RD_PERM_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_RD_PERM_LSB_ADDR, HWIO_QFPROM_RAW_RD_PERM_LSB_RMSK)
#define HWIO_QFPROM_RAW_RD_PERM_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_RD_PERM_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_RD_PERM_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_RD_PERM_LSB_ADDR,m,v,HWIO_QFPROM_RAW_RD_PERM_LSB_IN)
#define HWIO_QFPROM_RAW_RD_PERM_LSB_RSVD0_BMSK                                                     0xf0000000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_RSVD0_SHFT                                                           0x1c
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG27_BMSK                                            0x8000000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG27_SHFT                                                 0x1b
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG26_BMSK                                            0x4000000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG26_SHFT                                                 0x1a
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG25_BMSK                                            0x2000000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG25_SHFT                                                 0x19
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG24_BMSK                                            0x1000000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG24_SHFT                                                 0x18
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG23_BMSK                                             0x800000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SPARE_REG23_SHFT                                                 0x17
#define HWIO_QFPROM_RAW_RD_PERM_LSB_BOOT_ROM_PATCH_BMSK                                              0x400000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_BOOT_ROM_PATCH_SHFT                                                  0x16
#define HWIO_QFPROM_RAW_RD_PERM_LSB_SEC_KEY_DERIVATION_KEY_BMSK                                      0x200000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_SEC_KEY_DERIVATION_KEY_SHFT                                          0x15
#define HWIO_QFPROM_RAW_RD_PERM_LSB_PRI_KEY_DERIVATION_KEY_BMSK                                      0x100000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_PRI_KEY_DERIVATION_KEY_SHFT                                          0x14
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SEC_BOOT_BMSK                                                 0x80000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_SEC_BOOT_SHFT                                                    0x13
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_IMAGE_ENCR_KEY_BMSK                                           0x40000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_IMAGE_ENCR_KEY_SHFT                                              0x12
#define HWIO_QFPROM_RAW_RD_PERM_LSB_QC_SPARE_REG17_BMSK                                               0x20000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_QC_SPARE_REG17_SHFT                                                  0x11
#define HWIO_QFPROM_RAW_RD_PERM_LSB_QC_SPARE_REG16_BMSK                                               0x10000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_QC_SPARE_REG16_SHFT                                                  0x10
#define HWIO_QFPROM_RAW_RD_PERM_LSB_CM_FEAT_CONFIG_BMSK                                                0x8000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_CM_FEAT_CONFIG_SHFT                                                   0xf
#define HWIO_QFPROM_RAW_RD_PERM_LSB_MEM_CONFIG_BMSK                                                    0x4000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_MEM_CONFIG_SHFT                                                       0xe
#define HWIO_QFPROM_RAW_RD_PERM_LSB_CALIB_BMSK                                                         0x2000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_CALIB_SHFT                                                            0xd
#define HWIO_QFPROM_RAW_RD_PERM_LSB_PK_HASH0_BMSK                                                      0x1000
#define HWIO_QFPROM_RAW_RD_PERM_LSB_PK_HASH0_SHFT                                                         0xc
#define HWIO_QFPROM_RAW_RD_PERM_LSB_FEAT_CONFIG_BMSK                                                    0x800
#define HWIO_QFPROM_RAW_RD_PERM_LSB_FEAT_CONFIG_SHFT                                                      0xb
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_CONFIG_BMSK                                                     0x400
#define HWIO_QFPROM_RAW_RD_PERM_LSB_OEM_CONFIG_SHFT                                                       0xa
#define HWIO_QFPROM_RAW_RD_PERM_LSB_ANTI_ROLLBACK_4_BMSK                                                0x200
#define HWIO_QFPROM_RAW_RD_PERM_LSB_ANTI_ROLLBACK_4_SHFT                                                  0x9
#define HWIO_QFPROM_RAW_RD_PERM_LSB_ANTI_ROLLBACK_3_BMSK                                                0x100
#define HWIO_QFPROM_RAW_RD_PERM_LSB_ANTI_ROLLBACK_3_SHFT                                                  0x8
#define HWIO_QFPROM_RAW_RD_PERM_LSB_ANTI_ROLLBACK_2_BMSK                                                 0x80
#define HWIO_QFPROM_RAW_RD_PERM_LSB_ANTI_ROLLBACK_2_SHFT                                                  0x7
#define HWIO_QFPROM_RAW_RD_PERM_LSB_ANTI_ROLLBACK_1_BMSK                                                 0x40
#define HWIO_QFPROM_RAW_RD_PERM_LSB_ANTI_ROLLBACK_1_SHFT                                                  0x6
#define HWIO_QFPROM_RAW_RD_PERM_LSB_FEC_EN_BMSK                                                          0x20
#define HWIO_QFPROM_RAW_RD_PERM_LSB_FEC_EN_SHFT                                                           0x5
#define HWIO_QFPROM_RAW_RD_PERM_LSB_WR_PERM_BMSK                                                         0x10
#define HWIO_QFPROM_RAW_RD_PERM_LSB_WR_PERM_SHFT                                                          0x4
#define HWIO_QFPROM_RAW_RD_PERM_LSB_RD_PERM_BMSK                                                          0x8
#define HWIO_QFPROM_RAW_RD_PERM_LSB_RD_PERM_SHFT                                                          0x3
#define HWIO_QFPROM_RAW_RD_PERM_LSB_PTE_BMSK                                                              0x4
#define HWIO_QFPROM_RAW_RD_PERM_LSB_PTE_SHFT                                                              0x2
#define HWIO_QFPROM_RAW_RD_PERM_LSB_MRC_2_0_BMSK                                                          0x2
#define HWIO_QFPROM_RAW_RD_PERM_LSB_MRC_2_0_SHFT                                                          0x1
#define HWIO_QFPROM_RAW_RD_PERM_LSB_CRI_CM_PRIVATE_BMSK                                                   0x1
#define HWIO_QFPROM_RAW_RD_PERM_LSB_CRI_CM_PRIVATE_SHFT                                                   0x0

#define HWIO_QFPROM_RAW_RD_PERM_MSB_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000154)
#define HWIO_QFPROM_RAW_RD_PERM_MSB_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000154)
#define HWIO_QFPROM_RAW_RD_PERM_MSB_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000154)
#define HWIO_QFPROM_RAW_RD_PERM_MSB_RMSK                                                           0xffffffff
#define HWIO_QFPROM_RAW_RD_PERM_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_RD_PERM_MSB_ADDR, HWIO_QFPROM_RAW_RD_PERM_MSB_RMSK)
#define HWIO_QFPROM_RAW_RD_PERM_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_RD_PERM_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_RD_PERM_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_RD_PERM_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_RD_PERM_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_RD_PERM_MSB_ADDR,m,v,HWIO_QFPROM_RAW_RD_PERM_MSB_IN)
#define HWIO_QFPROM_RAW_RD_PERM_MSB_RSVD0_BMSK                                                     0xffffffff
#define HWIO_QFPROM_RAW_RD_PERM_MSB_RSVD0_SHFT                                                            0x0

#define HWIO_QFPROM_RAW_WR_PERM_LSB_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000158)
#define HWIO_QFPROM_RAW_WR_PERM_LSB_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000158)
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000158)
#define HWIO_QFPROM_RAW_WR_PERM_LSB_RMSK                                                           0xffffffff
#define HWIO_QFPROM_RAW_WR_PERM_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_WR_PERM_LSB_ADDR, HWIO_QFPROM_RAW_WR_PERM_LSB_RMSK)
#define HWIO_QFPROM_RAW_WR_PERM_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_WR_PERM_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_WR_PERM_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_WR_PERM_LSB_ADDR,m,v,HWIO_QFPROM_RAW_WR_PERM_LSB_IN)
#define HWIO_QFPROM_RAW_WR_PERM_LSB_RSVD0_BMSK                                                     0xf0000000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_RSVD0_SHFT                                                           0x1c
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG27_BMSK                                            0x8000000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG27_SHFT                                                 0x1b
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG26_BMSK                                            0x4000000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG26_SHFT                                                 0x1a
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG25_BMSK                                            0x2000000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG25_SHFT                                                 0x19
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG24_BMSK                                            0x1000000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG24_SHFT                                                 0x18
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG23_BMSK                                             0x800000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SPARE_REG23_SHFT                                                 0x17
#define HWIO_QFPROM_RAW_WR_PERM_LSB_BOOT_ROM_PATCH_BMSK                                              0x400000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_BOOT_ROM_PATCH_SHFT                                                  0x16
#define HWIO_QFPROM_RAW_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_BMSK                                      0x200000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_SHFT                                          0x15
#define HWIO_QFPROM_RAW_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_BMSK                                      0x100000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_SHFT                                          0x14
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SEC_BOOT_BMSK                                                 0x80000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_SEC_BOOT_SHFT                                                    0x13
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_IMAGE_ENCR_KEY_BMSK                                           0x40000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_IMAGE_ENCR_KEY_SHFT                                              0x12
#define HWIO_QFPROM_RAW_WR_PERM_LSB_QC_SPARE_REG17_BMSK                                               0x20000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_QC_SPARE_REG17_SHFT                                                  0x11
#define HWIO_QFPROM_RAW_WR_PERM_LSB_QC_SPARE_REG16_BMSK                                               0x10000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_QC_SPARE_REG16_SHFT                                                  0x10
#define HWIO_QFPROM_RAW_WR_PERM_LSB_CM_FEAT_CONFIG_BMSK                                                0x8000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_CM_FEAT_CONFIG_SHFT                                                   0xf
#define HWIO_QFPROM_RAW_WR_PERM_LSB_MEM_CONFIG_BMSK                                                    0x4000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_MEM_CONFIG_SHFT                                                       0xe
#define HWIO_QFPROM_RAW_WR_PERM_LSB_CALIB_BMSK                                                         0x2000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_CALIB_SHFT                                                            0xd
#define HWIO_QFPROM_RAW_WR_PERM_LSB_PK_HASH0_BMSK                                                      0x1000
#define HWIO_QFPROM_RAW_WR_PERM_LSB_PK_HASH0_SHFT                                                         0xc
#define HWIO_QFPROM_RAW_WR_PERM_LSB_FEAT_CONFIG_BMSK                                                    0x800
#define HWIO_QFPROM_RAW_WR_PERM_LSB_FEAT_CONFIG_SHFT                                                      0xb
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_CONFIG_BMSK                                                     0x400
#define HWIO_QFPROM_RAW_WR_PERM_LSB_OEM_CONFIG_SHFT                                                       0xa
#define HWIO_QFPROM_RAW_WR_PERM_LSB_ANTI_ROLLBACK_4_BMSK                                                0x200
#define HWIO_QFPROM_RAW_WR_PERM_LSB_ANTI_ROLLBACK_4_SHFT                                                  0x9
#define HWIO_QFPROM_RAW_WR_PERM_LSB_ANTI_ROLLBACK_3_BMSK                                                0x100
#define HWIO_QFPROM_RAW_WR_PERM_LSB_ANTI_ROLLBACK_3_SHFT                                                  0x8
#define HWIO_QFPROM_RAW_WR_PERM_LSB_ANTI_ROLLBACK_2_BMSK                                                 0x80
#define HWIO_QFPROM_RAW_WR_PERM_LSB_ANTI_ROLLBACK_2_SHFT                                                  0x7
#define HWIO_QFPROM_RAW_WR_PERM_LSB_ANTI_ROLLBACK_1_BMSK                                                 0x40
#define HWIO_QFPROM_RAW_WR_PERM_LSB_ANTI_ROLLBACK_1_SHFT                                                  0x6
#define HWIO_QFPROM_RAW_WR_PERM_LSB_FEC_EN_BMSK                                                          0x20
#define HWIO_QFPROM_RAW_WR_PERM_LSB_FEC_EN_SHFT                                                           0x5
#define HWIO_QFPROM_RAW_WR_PERM_LSB_WR_PERM_BMSK                                                         0x10
#define HWIO_QFPROM_RAW_WR_PERM_LSB_WR_PERM_SHFT                                                          0x4
#define HWIO_QFPROM_RAW_WR_PERM_LSB_RD_PERM_BMSK                                                          0x8
#define HWIO_QFPROM_RAW_WR_PERM_LSB_RD_PERM_SHFT                                                          0x3
#define HWIO_QFPROM_RAW_WR_PERM_LSB_PTE_BMSK                                                              0x4
#define HWIO_QFPROM_RAW_WR_PERM_LSB_PTE_SHFT                                                              0x2
#define HWIO_QFPROM_RAW_WR_PERM_LSB_MRC_2_0_BMSK                                                          0x2
#define HWIO_QFPROM_RAW_WR_PERM_LSB_MRC_2_0_SHFT                                                          0x1
#define HWIO_QFPROM_RAW_WR_PERM_LSB_CRI_CM_PRIVATE_BMSK                                                   0x1
#define HWIO_QFPROM_RAW_WR_PERM_LSB_CRI_CM_PRIVATE_SHFT                                                   0x0

#define HWIO_QFPROM_RAW_WR_PERM_MSB_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000015c)
#define HWIO_QFPROM_RAW_WR_PERM_MSB_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000015c)
#define HWIO_QFPROM_RAW_WR_PERM_MSB_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000015c)
#define HWIO_QFPROM_RAW_WR_PERM_MSB_RMSK                                                           0xffffffff
#define HWIO_QFPROM_RAW_WR_PERM_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_WR_PERM_MSB_ADDR, HWIO_QFPROM_RAW_WR_PERM_MSB_RMSK)
#define HWIO_QFPROM_RAW_WR_PERM_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_WR_PERM_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_WR_PERM_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_WR_PERM_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_WR_PERM_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_WR_PERM_MSB_ADDR,m,v,HWIO_QFPROM_RAW_WR_PERM_MSB_IN)
#define HWIO_QFPROM_RAW_WR_PERM_MSB_RSVD0_BMSK                                                     0xffffffff
#define HWIO_QFPROM_RAW_WR_PERM_MSB_RSVD0_SHFT                                                            0x0

#define HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR                                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000160)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_PHYS                                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000160)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_OFFS                                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000160)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_RMSK                                                            0xffffffff
#define HWIO_QFPROM_RAW_FEC_EN_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR, HWIO_QFPROM_RAW_FEC_EN_LSB_RMSK)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR,m,v,HWIO_QFPROM_RAW_FEC_EN_LSB_IN)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_RSVD0_BMSK                                                      0xf0000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_RSVD0_SHFT                                                            0x1c
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION27_FEC_EN_BMSK                                             0x8000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION27_FEC_EN_SHFT                                                  0x1b
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION26_FEC_EN_BMSK                                             0x4000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION26_FEC_EN_SHFT                                                  0x1a
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION25_FEC_EN_BMSK                                             0x2000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION25_FEC_EN_SHFT                                                  0x19
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION24_FEC_EN_BMSK                                             0x1000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION24_FEC_EN_SHFT                                                  0x18
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION23_FEC_EN_BMSK                                              0x800000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION23_FEC_EN_SHFT                                                  0x17
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION22_FEC_EN_BMSK                                              0x400000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION22_FEC_EN_SHFT                                                  0x16
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION21_FEC_EN_BMSK                                              0x200000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION21_FEC_EN_SHFT                                                  0x15
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION20_FEC_EN_BMSK                                              0x100000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION20_FEC_EN_SHFT                                                  0x14
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION19_FEC_EN_BMSK                                               0x80000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION19_FEC_EN_SHFT                                                  0x13
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION18_FEC_EN_BMSK                                               0x40000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION18_FEC_EN_SHFT                                                  0x12
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION17_FEC_EN_BMSK                                               0x20000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION17_FEC_EN_SHFT                                                  0x11
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION16_FEC_EN_BMSK                                               0x10000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION16_FEC_EN_SHFT                                                  0x10
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION15_FEC_EN_BMSK                                                0x8000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION15_FEC_EN_SHFT                                                   0xf
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION14_FEC_EN_BMSK                                                0x4000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION14_FEC_EN_SHFT                                                   0xe
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION13_FEC_EN_BMSK                                                0x2000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION13_FEC_EN_SHFT                                                   0xd
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION12_FEC_EN_BMSK                                                0x1000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION12_FEC_EN_SHFT                                                   0xc
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION11_FEC_EN_BMSK                                                 0x800
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION11_FEC_EN_SHFT                                                   0xb
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION10_FEC_EN_BMSK                                                 0x400
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION10_FEC_EN_SHFT                                                   0xa
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION9_FEC_EN_BMSK                                                  0x200
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION9_FEC_EN_SHFT                                                    0x9
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION8_FEC_EN_BMSK                                                  0x100
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION8_FEC_EN_SHFT                                                    0x8
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION7_FEC_EN_BMSK                                                   0x80
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION7_FEC_EN_SHFT                                                    0x7
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION6_FEC_EN_BMSK                                                   0x40
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION6_FEC_EN_SHFT                                                    0x6
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION5_FEC_EN_BMSK                                                   0x20
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION5_FEC_EN_SHFT                                                    0x5
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION4_FEC_EN_BMSK                                                   0x10
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION4_FEC_EN_SHFT                                                    0x4
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION3_FEC_EN_BMSK                                                    0x8
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION3_FEC_EN_SHFT                                                    0x3
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION2_FEC_EN_BMSK                                                    0x4
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION2_FEC_EN_SHFT                                                    0x2
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION1_FEC_EN_BMSK                                                    0x2
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION1_FEC_EN_SHFT                                                    0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION0_FEC_EN_BMSK                                                    0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION0_FEC_EN_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR                                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000164)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_PHYS                                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000164)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_OFFS                                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000164)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_RMSK                                                            0xffffffff
#define HWIO_QFPROM_RAW_FEC_EN_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR, HWIO_QFPROM_RAW_FEC_EN_MSB_RMSK)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR,m,v,HWIO_QFPROM_RAW_FEC_EN_MSB_IN)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_RSVD0_BMSK                                                      0xffffffff
#define HWIO_QFPROM_RAW_FEC_EN_MSB_RSVD0_SHFT                                                             0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000168)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000168)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000168)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_XBL0_BMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_XBL0_SHFT                                                     0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000016c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000016c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000016c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_XBL1_BMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_XBL1_SHFT                                                     0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000170)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000170)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000170)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_PIL_SUBSYSTEM_31_0_BMSK                                0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_PIL_SUBSYSTEM_31_0_SHFT                                       0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000174)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000174)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000174)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_XBL_SEC_BMSK                                           0xfe000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_XBL_SEC_SHFT                                                 0x19
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_RPM_BMSK                                                0x1fe0000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_RPM_SHFT                                                     0x11
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_TZ_BMSK                                                   0x1ffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_TZ_SHFT                                                       0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000178)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000178)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000178)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_XBL_CONFIG_1_0_BMSK                                    0xc0000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_XBL_CONFIG_1_0_SHFT                                          0x1e
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_TQS_HASH_ACTIVE_BMSK                                   0x3e000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_TQS_HASH_ACTIVE_SHFT                                         0x19
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_RPMB_KEY_PROVISIONED_BMSK                               0x1000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_RPMB_KEY_PROVISIONED_SHFT                                    0x18
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_PIL_SUBSYSTEM_47_32_BMSK                                 0xffff00
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_PIL_SUBSYSTEM_47_32_SHFT                                      0x8
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_SAFESWITCH_BMSK                                              0xff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_SAFESWITCH_SHFT                                               0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000017c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000017c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000017c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_XBL_CONFIG_5_2_BMSK                                    0xf0000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_XBL_CONFIG_5_2_SHFT                                          0x1c
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_DEVICE_CFG_BMSK                                         0xffe0000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_DEVICE_CFG_SHFT                                              0x11
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_DEBUG_POLICY_BMSK                                         0x1f000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_DEBUG_POLICY_SHFT                                             0xc
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_HYPERVISOR_BMSK                                             0xfff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_HYPERVISOR_SHFT                                               0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000180)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000180)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000180)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_MSS_BMSK                                               0xffff0000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_MSS_SHFT                                                     0x10
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_MISC_BMSK                                                  0xffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_LSB_MISC_SHFT                                                     0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000184)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000184)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000184)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_SIMLOCK_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_SIMLOCK_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_RSVD0_BMSK                                             0x7fffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_4_MSB_RSVD0_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000188)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000188)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000188)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                       0x80000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                             0x1f
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SHARED_QSEE_SPIDEN_DISABLE_BMSK                        0x40000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SHARED_QSEE_SPIDEN_DISABLE_SHFT                              0x1e
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ALL_DEBUG_DISABLE_BMSK                                 0x20000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ALL_DEBUG_DISABLE_SHFT                                       0x1d
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_DEBUG_POLICY_DISABLE_BMSK                              0x10000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_DEBUG_POLICY_DISABLE_SHFT                                    0x1c
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD3_BMSK                                              0xc000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD3_SHFT                                                   0x1a
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_DEBUG_DISABLE_IN_ROM_BMSK                               0x2000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_DEBUG_DISABLE_IN_ROM_SHFT                                    0x19
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD2_BMSK                                              0x1000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD2_SHFT                                                   0x18
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_APPS_HASH_INTEGRITY_CHECK_DISABLE_BMSK                   0x800000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_APPS_HASH_INTEGRITY_CHECK_DISABLE_SHFT                       0x17
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_USB_SS_DISABLE_BMSK                                      0x400000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_USB_SS_DISABLE_SHFT                                          0x16
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SW_ROT_USE_SERIAL_NUM_BMSK                               0x200000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SW_ROT_USE_SERIAL_NUM_SHFT                                   0x15
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_DISABLE_ROT_TRANSFER_BMSK                                0x100000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_DISABLE_ROT_TRANSFER_SHFT                                    0x14
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_IMAGE_ENCRYPTION_ENABLE_BMSK                              0x80000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_IMAGE_ENCRYPTION_ENABLE_SHFT                                 0x13
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ROOT_CERT_TOTAL_NUM_BMSK                                  0x60000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ROOT_CERT_TOTAL_NUM_SHFT                                     0x11
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD1_BMSK                                                0x10000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD1_SHFT                                                   0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_PBL_LOG_DISABLE_BMSK                                       0x8000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_PBL_LOG_DISABLE_SHFT                                          0xf
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_WDOG_EN_BMSK                                               0x4000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_WDOG_EN_SHFT                                                  0xe
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_BMSK                  0x2000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_SHFT                     0xd
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SW_FUSE_PROG_DISABLE_BMSK                                  0x1000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SW_FUSE_PROG_DISABLE_SHFT                                     0xc
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD0_BMSK                                                  0xf00
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD0_SHFT                                                    0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FAST_BOOT_BMSK                                               0xe0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FAST_BOOT_SHFT                                                0x5
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_BMSK                                     0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_SHFT                                      0x4
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FORCE_USB_BOOT_DISABLE_BMSK                                   0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FORCE_USB_BOOT_DISABLE_SHFT                                   0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_BMSK                                      0x4
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_SHFT                                      0x2
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_BMSK                                             0x2
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_SHFT                                             0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_BMSK                                          0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_SHFT                                          0x0

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000018c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000018c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000018c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RSVD0_BMSK                                             0xfffff000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RSVD0_SHFT                                                    0xc
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_NAND_XFER_PARAM_BMSK                                        0x800
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_NAND_XFER_PARAM_SHFT                                          0xb
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MISC2_DEBUG_DISABLE_BMSK                             0x400
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MISC2_DEBUG_DISABLE_SHFT                               0xa
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MISC1_DEBUG_DISABLE_BMSK                             0x200
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MISC1_DEBUG_DISABLE_SHFT                               0x9
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MISC_DEBUG_DISABLE_BMSK                              0x100
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MISC_DEBUG_DISABLE_SHFT                                0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_BMSK                                      0x80
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_SHFT                                       0x7
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_BMSK                                      0x40
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_SHFT                                       0x6
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_NS_NIDEN_DISABLE_BMSK                                 0x20
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_NS_NIDEN_DISABLE_SHFT                                  0x5
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_NS_DBGEN_DISABLE_BMSK                                 0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_NS_DBGEN_DISABLE_SHFT                                  0x4
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_CP_NIDEN_DISABLE_BMSK                                  0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_CP_NIDEN_DISABLE_SHFT                                  0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_CP_DBGEN_DISABLE_BMSK                                  0x4
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_CP_DBGEN_DISABLE_SHFT                                  0x2
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MSS_NIDEN_DISABLE_BMSK                                 0x2
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MSS_NIDEN_DISABLE_SHFT                                 0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MSS_DBGEN_DISABLE_BMSK                                 0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SHARED_MSS_DBGEN_DISABLE_SHFT                                 0x0

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000190)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000190)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000190)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_DISABLE_RSA_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_DISABLE_RSA_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RSVD2_BMSK                                             0x7fff8000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RSVD2_SHFT                                                    0xf
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG27_SECURE_BMSK                                0x4000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG27_SECURE_SHFT                                   0xe
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG26_SECURE_BMSK                                0x2000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG26_SECURE_SHFT                                   0xd
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG25_SECURE_BMSK                                0x1000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG25_SECURE_SHFT                                   0xc
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG24_SECURE_BMSK                                 0x800
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG24_SECURE_SHFT                                   0xb
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG23_SECURE_BMSK                                 0x400
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG23_SECURE_SHFT                                   0xa
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RSVD1_BMSK                                                  0x3f8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RSVD1_SHFT                                                    0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RSVD0_BMSK                                                    0x7
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RSVD0_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000194)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000194)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000194)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OEM_PRODUCT_ID_BMSK                                    0xffff0000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OEM_PRODUCT_ID_SHFT                                          0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OEM_HW_ID_BMSK                                             0xffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OEM_HW_ID_SHFT                                                0x0

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000198)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000198)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000198)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_PERIPH_VID_BMSK                                        0xffff0000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_PERIPH_VID_SHFT                                              0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_PERIPH_PID_BMSK                                            0xffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_LSB_PERIPH_PID_SHFT                                               0x0

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000019c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000019c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000019c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_RSVD0_BMSK                                             0xffffff00
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_RSVD0_SHFT                                                    0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_ANTI_ROLLBACK_FEATURE_EN_BMSK                                0xff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW2_MSB_ANTI_ROLLBACK_FEATURE_EN_SHFT                                 0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001a0)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001a0)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001a0)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_1_BMSK                    0x80000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_1_SHFT                          0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RSVD1_BMSK                                            0x40000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RSVD1_SHFT                                                  0x1e
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_BMSK                                    0x20000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_SHFT                                          0x1d
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_0_BMSK                    0x10000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_0_SHFT                          0x1c
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_BMSK                                     0x8000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_SHFT                                          0x1b
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RSVD0_BMSK                                             0x7ffc000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RSVD0_SHFT                                                   0xe
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_HDMI_DISABLE_BMSK                                         0x2000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_HDMI_DISABLE_SHFT                                            0xd
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_TURING_Q6_DISABLE_BMSK                                    0x1000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_TURING_Q6_DISABLE_SHFT                                       0xc
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_TURING_Q6SS_HVX_DISABLE_BMSK                               0x800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_TURING_Q6SS_HVX_DISABLE_SHFT                                 0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_EMAC_DISABLE_BMSK                                          0x400
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_EMAC_DISABLE_SHFT                                            0xa
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_PRNG_TESTMODE_DISABLE_BMSK                                 0x200
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_PRNG_TESTMODE_DISABLE_SHFT                                   0x9
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_SENSOR_FUNC_DISABLE_BMSK                             0x100
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_SENSOR_FUNC_DISABLE_SHFT                               0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_BMSK                    0x80
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_SHFT                     0x7
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_DISABLE_BMSK                           0x40
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_DISABLE_SHFT                            0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_SVA_DISABLE_BMSK                                      0x20
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_SVA_DISABLE_SHFT                                       0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_Q6_TCM_BOOT_DISABLE_BMSK                              0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_LPASS_Q6_TCM_BOOT_DISABLE_SHFT                               0x4
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ENABLE_DEVICE_IN_TEST_MODE_BMSK                              0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ENABLE_DEVICE_IN_TEST_MODE_SHFT                              0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ARM_CE_DISABLE_USAGE_BMSK                                    0x4
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ARM_CE_DISABLE_USAGE_SHFT                                    0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_CE_BAM_DISABLE_BMSK                                          0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_CE_BAM_DISABLE_SHFT                                          0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_XBL_SEC_AUTH_DISABLE_BMSK                                    0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_XBL_SEC_AUTH_DISABLE_SHFT                                    0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001a4)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001a4)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001a4)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD5_BMSK                                            0x80000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD5_SHFT                                                  0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_BMSK                           0x40000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_SHFT                                 0x1e
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_3_BMSK                           0x20000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_3_SHFT                                 0x1d
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_2_BMSK                           0x10000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_2_SHFT                                 0x1c
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_1_BMSK                            0x8000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_1_SHFT                                 0x1b
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_0_BMSK                            0x4000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_0_SHFT                                 0x1a
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD4_BMSK                                             0x3000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD4_SHFT                                                  0x18
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_BMSK                            0x800000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_SHFT                                0x17
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_BMSK                            0x400000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_SHFT                                0x16
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_BMSK                                  0x200000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_SHFT                                      0x15
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD3_BMSK                                              0x1c0000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD3_SHFT                                                  0x12
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_MSMC_DCC_DISABLE_BMSK                                    0x20000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_MSMC_DCC_DISABLE_SHFT                                       0x11
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CLOCKCFG_BMSK                                       0x18000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_CLOCKCFG_SHFT                                           0xf
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD2_BMSK                                                0x7800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD2_SHFT                                                   0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_GFX_FRQ_LIM_FUSE_BMSK                                      0x600
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_GFX_FRQ_LIM_FUSE_SHFT                                        0x9
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_DDR_FRQ_LIM_FUSE_BMSK                                      0x180
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_DDR_FRQ_LIM_FUSE_SHFT                                        0x7
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD1_BMSK                                                  0x40
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD1_SHFT                                                   0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_BMSK                                      0x20
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_SHFT                                       0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_BMSK                                    0x18
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_SHFT                                     0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_DISPLAY_RESOLUTION1_LIMITER_BMSK                             0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_DISPLAY_RESOLUTION1_LIMITER_SHFT                             0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD0_BMSK                                                   0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RSVD0_SHFT                                                   0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001a8)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001a8)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001a8)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_RSVD0_BMSK                                            0xffe00000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_RSVD0_SHFT                                                  0x15
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MISC_DEBUG_DISABLE_BMSK                       0x100000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MISC_DEBUG_DISABLE_SHFT                           0x14
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_BMSK                               0x80000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_SHFT                                  0x13
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_BMSK                               0x40000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_SHFT                                  0x12
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_NIDEN_DISABLE_BMSK                          0x20000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_NIDEN_DISABLE_SHFT                             0x11
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_DBGEN_DISABLE_BMSK                          0x10000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_DBGEN_DISABLE_SHFT                             0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_NIDEN_DISABLE_BMSK                           0x8000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_NIDEN_DISABLE_SHFT                              0xf
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_DBGEN_DISABLE_BMSK                           0x4000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_DBGEN_DISABLE_SHFT                              0xe
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_NIDEN_DISABLE_BMSK                          0x2000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_NIDEN_DISABLE_SHFT                             0xd
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_DBGEN_DISABLE_BMSK                          0x1000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_DBGEN_DISABLE_SHFT                             0xc
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                        0x800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                          0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPIDEN_DISABLE_BMSK                         0x400
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPIDEN_DISABLE_SHFT                           0xa
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_NIDEN_DISABLE_BMSK                              0x200
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_NIDEN_DISABLE_SHFT                                0x9
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_DBGEN_DISABLE_BMSK                              0x100
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_DBGEN_DISABLE_SHFT                                0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_NIDEN_DISABLE_BMSK                               0x80
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_NIDEN_DISABLE_SHFT                                0x7
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_DBGEN_DISABLE_BMSK                               0x40
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_DBGEN_DISABLE_SHFT                                0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_NIDEN_DISABLE_BMSK                              0x20
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_NIDEN_DISABLE_SHFT                               0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_DBGEN_DISABLE_BMSK                              0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_DBGEN_DISABLE_SHFT                               0x4
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPNIDEN_DISABLE_BMSK                            0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPNIDEN_DISABLE_SHFT                            0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPIDEN_DISABLE_BMSK                             0x4
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPIDEN_DISABLE_SHFT                             0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_BMSK                                         0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_SHFT                                         0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_BMSK                                             0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_SHFT                                             0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001ac)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001ac)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001ac)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_BMSK                           0xfe000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_SHFT                                 0x19
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_BMSK                                 0x1ffff80
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_SHFT                                       0x7
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_RSVD0_BMSK                                                  0x40
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_RSVD0_SHFT                                                   0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_BMSK                                 0x3f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_SHFT                                  0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001b0)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001b0)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001b0)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_BMSK                 0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_SHFT                        0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001b4)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001b4)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001b4)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_A53SS_DEFEATURE_L2CACHE_1_BMSK                        0x40000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_A53SS_DEFEATURE_L2CACHE_1_SHFT                              0x1e
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_PBL_QSEE_BOOT_FLOW_DISABLE_BMSK                       0x20000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_PBL_QSEE_BOOT_FLOW_DISABLE_SHFT                             0x1d
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_4_BMSK                              0x10000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_4_SHFT                                    0x1c
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_TRIGGER_DISABLE_BMSK                         0x8000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_TRIGGER_DISABLE_SHFT                              0x1b
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_FOUNDRY_ID_BMSK                                        0x7800000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_FOUNDRY_ID_SHFT                                             0x17
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_BMSK                                  0x780000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_SHFT                                      0x13
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_7_BMSK                              0x40000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_7_SHFT                                 0x12
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_6_BMSK                              0x20000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_6_SHFT                                 0x11
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_5_BMSK                              0x10000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_5_SHFT                                 0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_RSVD1_BMSK                                                0x8000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_RSVD1_SHFT                                                   0xf
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_BMSK                                  0x4000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_SHFT                                     0xe
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_BMSK                                  0x3000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_SHFT                                     0xc
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_BMSK                                    0x800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_SHFT                                      0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_RSVD0_BMSK                                                 0x700
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_RSVD0_SHFT                                                   0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_BMSK                                 0xe0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_SHFT                                  0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                      0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                       0x0

#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_ADDR(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001b8 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_PHYS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001b8 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_OFFS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001b8 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_RMSK                                                     0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_MAXn                                                              6
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_HASH_DATA0_BMSK                                          0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_LSB_HASH_DATA0_SHFT                                                 0x0

#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_ADDR(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001bc + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_PHYS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001bc + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_OFFS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001bc + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_RMSK                                                     0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_MAXn                                                              6
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_RSVD0_BMSK                                               0x80000000
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_RSVD0_SHFT                                                     0x1f
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_FEC_VALUE_BMSK                                           0x7f000000
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_FEC_VALUE_SHFT                                                 0x18
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_HASH_DATA1_BMSK                                            0xffffff
#define HWIO_QFPROM_RAW_PK_HASH0_ROWn_MSB_HASH_DATA1_SHFT                                                 0x0

#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001f0)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001f0)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001f0)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_DSI_PHY_BMSK                                                      0xf0
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_DSI_PHY_SHFT                                                       0x4
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_DSIPHY_PLL_BMSK                                                    0xf
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_DSIPHY_PLL_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001f4)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001f4)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001f4)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW0_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001f8)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001f8)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001f8)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW1_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001fc)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001fc)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001fc)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW1_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000200)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000200)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000200)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW2_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000204)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000204)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000204)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW2_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000208)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000208)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000208)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW3_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW3_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000020c)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000020c)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000020c)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW3_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW3_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000210)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000210)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000210)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW4_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW4_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000214)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000214)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000214)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW4_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW4_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000218)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000218)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000218)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW5_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW5_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000021c)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000021c)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000021c)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW5_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW5_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000220)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000220)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000220)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW6_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW6_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000224)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000224)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000224)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW6_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW6_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000228)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000228)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000228)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW7_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW7_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000022c)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000022c)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000022c)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW7_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW7_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000230)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000230)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000230)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW8_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW8_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000234)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000234)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000234)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW8_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW8_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000238)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000238)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000238)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW9_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW9_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000023c)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000023c)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000023c)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_RMSK                                                        0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW9_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW9_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW10_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000240)
#define HWIO_QFPROM_RAW_CALIB_ROW10_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000240)
#define HWIO_QFPROM_RAW_CALIB_ROW10_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000240)
#define HWIO_QFPROM_RAW_CALIB_ROW10_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW10_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW10_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW10_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW10_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW10_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW10_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW10_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW10_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW10_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW10_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW10_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000244)
#define HWIO_QFPROM_RAW_CALIB_ROW10_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000244)
#define HWIO_QFPROM_RAW_CALIB_ROW10_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000244)
#define HWIO_QFPROM_RAW_CALIB_ROW10_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW10_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW10_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW10_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW10_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW10_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW10_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW10_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW10_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW10_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW10_MSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW11_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000248)
#define HWIO_QFPROM_RAW_CALIB_ROW11_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000248)
#define HWIO_QFPROM_RAW_CALIB_ROW11_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000248)
#define HWIO_QFPROM_RAW_CALIB_ROW11_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW11_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW11_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW11_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW11_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW11_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW11_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW11_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW11_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW11_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW11_LSB_IN)

#define HWIO_QFPROM_RAW_CALIB_ROW11_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000024c)
#define HWIO_QFPROM_RAW_CALIB_ROW11_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000024c)
#define HWIO_QFPROM_RAW_CALIB_ROW11_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000024c)
#define HWIO_QFPROM_RAW_CALIB_ROW11_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW11_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW11_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW11_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW11_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW11_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW11_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW11_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW11_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW11_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW11_MSB_IN)

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_ADDR(n)                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000250 + 0x8 * (n))
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_PHYS(n)                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000250 + 0x8 * (n))
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_OFFS(n)                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000250 + 0x8 * (n))
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_MAXn                                                           15
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_REDUN_DATA_BMSK                                        0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_LSB_REDUN_DATA_SHFT                                               0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_ADDR(n)                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000254 + 0x8 * (n))
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_PHYS(n)                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000254 + 0x8 * (n))
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_OFFS(n)                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000254 + 0x8 * (n))
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_MAXn                                                           15
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_REDUN_DATA_BMSK                                        0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROWn_MSB_REDUN_DATA_SHFT                                               0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ADDR                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002d0)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_PHYS                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002d0)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_OFFS                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002d0)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_1_BMSK                 0x80000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_1_SHFT                       0x1f
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RSVD1_BMSK                                         0x40000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RSVD1_SHFT                                               0x1e
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_BMSK                                 0x20000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_SHFT                                       0x1d
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_0_BMSK                 0x10000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_0_SHFT                       0x1c
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_BMSK                                  0x8000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_SHFT                                       0x1b
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RSVD0_BMSK                                          0x7ffc000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RSVD0_SHFT                                                0xe
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_HDMI_DISABLE_BMSK                                      0x2000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_HDMI_DISABLE_SHFT                                         0xd
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_TURING_Q6_DISABLE_BMSK                                 0x1000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_TURING_Q6_DISABLE_SHFT                                    0xc
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_TURING_Q6SS_HVX_DISABLE_BMSK                            0x800
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_TURING_Q6SS_HVX_DISABLE_SHFT                              0xb
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_EMAC_DISABLE_BMSK                                       0x400
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_EMAC_DISABLE_SHFT                                         0xa
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_PRNG_TESTMODE_DISABLE_BMSK                              0x200
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_PRNG_TESTMODE_DISABLE_SHFT                                0x9
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SENSOR_FUNC_DISABLE_BMSK                          0x100
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SENSOR_FUNC_DISABLE_SHFT                            0x8
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_BMSK                 0x80
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_SHFT                  0x7
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_DISABLE_BMSK                        0x40
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_DISABLE_SHFT                         0x6
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SVA_DISABLE_BMSK                                   0x20
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SVA_DISABLE_SHFT                                    0x5
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_Q6_TCM_BOOT_DISABLE_BMSK                           0x10
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_LPASS_Q6_TCM_BOOT_DISABLE_SHFT                            0x4
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ENABLE_DEVICE_IN_TEST_MODE_BMSK                           0x8
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ENABLE_DEVICE_IN_TEST_MODE_SHFT                           0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ARM_CE_DISABLE_USAGE_BMSK                                 0x4
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ARM_CE_DISABLE_USAGE_SHFT                                 0x2
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_CE_BAM_DISABLE_BMSK                                       0x2
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_CE_BAM_DISABLE_SHFT                                       0x1
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_XBL_SEC_AUTH_DISABLE_BMSK                                 0x1
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_XBL_SEC_AUTH_DISABLE_SHFT                                 0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ADDR                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002d4)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_PHYS                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002d4)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_OFFS                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002d4)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD5_BMSK                                         0x80000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD5_SHFT                                               0x1f
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_BMSK                        0x40000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_SHFT                              0x1e
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_3_BMSK                        0x20000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_3_SHFT                              0x1d
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_2_BMSK                        0x10000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_2_SHFT                              0x1c
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_1_BMSK                         0x8000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_1_SHFT                              0x1b
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_0_BMSK                         0x4000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_0_SHFT                              0x1a
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD4_BMSK                                          0x3000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD4_SHFT                                               0x18
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_BMSK                         0x800000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_SHFT                             0x17
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_BMSK                         0x400000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_SHFT                             0x16
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_BMSK                               0x200000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_SHFT                                   0x15
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD3_BMSK                                           0x1c0000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD3_SHFT                                               0x12
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_MSMC_DCC_DISABLE_BMSK                                 0x20000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_MSMC_DCC_DISABLE_SHFT                                    0x11
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CLOCKCFG_BMSK                                    0x18000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_CLOCKCFG_SHFT                                        0xf
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD2_BMSK                                             0x7800
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD2_SHFT                                                0xb
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_GFX_FRQ_LIM_FUSE_BMSK                                   0x600
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_GFX_FRQ_LIM_FUSE_SHFT                                     0x9
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_DDR_FRQ_LIM_FUSE_BMSK                                   0x180
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_DDR_FRQ_LIM_FUSE_SHFT                                     0x7
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD1_BMSK                                               0x40
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD1_SHFT                                                0x6
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_BMSK                                   0x20
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_SHFT                                    0x5
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_BMSK                                 0x18
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_SHFT                                  0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_DISPLAY_RESOLUTION1_LIMITER_BMSK                          0x6
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_DISPLAY_RESOLUTION1_LIMITER_SHFT                          0x1
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD0_BMSK                                                0x1
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD0_SHFT                                                0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ADDR                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002d8)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PHYS                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002d8)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_OFFS                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002d8)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_RSVD0_BMSK                                         0xffe00000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_RSVD0_SHFT                                               0x15
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MISC_DEBUG_DISABLE_BMSK                    0x100000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MISC_DEBUG_DISABLE_SHFT                        0x14
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_BMSK                            0x80000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_SHFT                               0x13
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_BMSK                            0x40000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_SHFT                               0x12
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_NIDEN_DISABLE_BMSK                       0x20000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_NIDEN_DISABLE_SHFT                          0x11
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_DBGEN_DISABLE_BMSK                       0x10000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_DBGEN_DISABLE_SHFT                          0x10
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_NIDEN_DISABLE_BMSK                        0x8000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_NIDEN_DISABLE_SHFT                           0xf
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_DBGEN_DISABLE_BMSK                        0x4000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_DBGEN_DISABLE_SHFT                           0xe
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_NIDEN_DISABLE_BMSK                       0x2000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_NIDEN_DISABLE_SHFT                          0xd
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_DBGEN_DISABLE_BMSK                       0x1000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_DBGEN_DISABLE_SHFT                          0xc
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                     0x800
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                       0xb
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPIDEN_DISABLE_BMSK                      0x400
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPIDEN_DISABLE_SHFT                        0xa
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_NIDEN_DISABLE_BMSK                           0x200
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_NIDEN_DISABLE_SHFT                             0x9
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_DBGEN_DISABLE_BMSK                           0x100
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_DBGEN_DISABLE_SHFT                             0x8
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_NIDEN_DISABLE_BMSK                            0x80
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_NIDEN_DISABLE_SHFT                             0x7
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_DBGEN_DISABLE_BMSK                            0x40
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_DBGEN_DISABLE_SHFT                             0x6
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_NIDEN_DISABLE_BMSK                           0x20
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_NIDEN_DISABLE_SHFT                            0x5
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_DBGEN_DISABLE_BMSK                           0x10
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_DBGEN_DISABLE_SHFT                            0x4
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPNIDEN_DISABLE_BMSK                         0x8
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPNIDEN_DISABLE_SHFT                         0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPIDEN_DISABLE_BMSK                          0x4
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPIDEN_DISABLE_SHFT                          0x2
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_BMSK                                      0x2
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_SHFT                                      0x1
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_BMSK                                          0x1
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_SHFT                                          0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ADDR                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002dc)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_PHYS                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002dc)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_OFFS                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002dc)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_BMSK                        0xfe000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_SHFT                              0x19
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_BMSK                              0x1ffff80
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_SHFT                                    0x7
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_RSVD0_BMSK                                               0x40
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_RSVD0_SHFT                                                0x6
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_BMSK                              0x3f
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_SHFT                               0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ADDR                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002e0)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_PHYS                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002e0)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_OFFS                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002e0)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_BMSK              0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_SHFT                     0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ADDR                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002e4)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_PHYS                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002e4)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_OFFS                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002e4)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_SPARE0_BMSK                                        0x80000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_SPARE0_SHFT                                              0x1f
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_A53SS_DEFEATURE_L2CACHE_1_BMSK                     0x40000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_A53SS_DEFEATURE_L2CACHE_1_SHFT                           0x1e
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_PBL_QSEE_BOOT_FLOW_DISABLE_BMSK                    0x20000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_PBL_QSEE_BOOT_FLOW_DISABLE_SHFT                          0x1d
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_4_BMSK                           0x10000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_4_SHFT                                 0x1c
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_TRIGGER_DISABLE_BMSK                      0x8000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_TRIGGER_DISABLE_SHFT                           0x1b
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_FOUNDRY_ID_BMSK                                     0x7800000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_FOUNDRY_ID_SHFT                                          0x17
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_BMSK                               0x780000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_SHFT                                   0x13
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_7_BMSK                           0x40000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_7_SHFT                              0x12
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_6_BMSK                           0x20000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_6_SHFT                              0x11
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_5_BMSK                           0x10000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_5_SHFT                              0x10
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RSVD1_BMSK                                             0x8000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RSVD1_SHFT                                                0xf
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_BMSK                               0x4000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_SHFT                                  0xe
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_BMSK                               0x3000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_SHFT                                  0xc
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_BMSK                                 0x800
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_SHFT                                   0xb
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RSVD0_BMSK                                              0x700
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RSVD0_SHFT                                                0x8
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_BMSK                              0xe0
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_SHFT                               0x5
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                   0x1f
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                    0x0

#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_ADDR(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000268 + 0x8 * (n))
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_PHYS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000268 + 0x8 * (n))
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_OFFS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000268 + 0x8 * (n))
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_RMSK                                                     0xffffffff
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_MAXn                                                             17
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_ADDR(n), HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_RMSK)
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_INI(n))
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_QC_SPARE_BMSK                                            0xffffffff
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_LSB_QC_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_ADDR(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000026c + 0x8 * (n))
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_PHYS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000026c + 0x8 * (n))
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_OFFS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000026c + 0x8 * (n))
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_RMSK                                                     0xffffffff
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_MAXn                                                             17
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_ADDR(n), HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_RMSK)
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_INI(n))
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_RSVD0_BMSK                                               0x80000000
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_RSVD0_SHFT                                                     0x1f
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_FEC_VALUE_BMSK                                           0x7f000000
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_FEC_VALUE_SHFT                                                 0x18
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_QC_SPARE_BMSK                                              0xffffff
#define HWIO_QFPROM_RAW_QC_SPARE_REGn_MSB_QC_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_ADDR(n)                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002f8 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_PHYS(n)                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002f8 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_OFFS(n)                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002f8 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_RMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_MAXn                                                    1
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_KEY_DATA0_BMSK                                 0xffffffff
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_LSB_KEY_DATA0_SHFT                                        0x0

#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_ADDR(n)                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002fc + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_PHYS(n)                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002fc + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_OFFS(n)                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002fc + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_RMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_MAXn                                                    1
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_RSVD1_BMSK                                     0x80000000
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_RSVD1_SHFT                                           0x1f
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_FEC_VALUE_BMSK                                 0x7f000000
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_FEC_VALUE_SHFT                                       0x18
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_KEY_DATA1_BMSK                                   0xffffff
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROWn_MSB_KEY_DATA1_SHFT                                        0x0

#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_ADDR                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000308)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_PHYS                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000308)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_OFFS                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000308)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_RMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_IN)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_RSVD0_BMSK                                     0xffff0000
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_RSVD0_SHFT                                           0x10
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_KEY_DATA0_BMSK                                     0xffff
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_LSB_KEY_DATA0_SHFT                                        0x0

#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_ADDR                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000030c)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_PHYS                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000030c)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_OFFS                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000030c)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_IN)
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RSVD1_BMSK                                     0x80000000
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RSVD1_SHFT                                           0x1f
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_FEC_VALUE_BMSK                                 0x7f000000
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_FEC_VALUE_SHFT                                       0x18
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RSVD0_BMSK                                       0xffffff
#define HWIO_QFPROM_RAW_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RSVD0_SHFT                                            0x0

#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_ADDR(n)                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000310 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_PHYS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000310 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_OFFS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000310 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_MAXn                                                          1
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT4_BMSK                                       0xff000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT4_SHFT                                             0x18
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT3_BMSK                                         0xff0000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT3_SHFT                                             0x10
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT2_BMSK                                           0xff00
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT2_SHFT                                              0x8
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT1_BMSK                                             0xff
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT1_SHFT                                              0x0

#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_ADDR(n)                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000314 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_PHYS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000314 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_OFFS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000314 + 0x8 * (n))
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_MAXn                                                          1
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_RSVD1_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_RSVD1_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_FEC_VALUE_BMSK                                       0x7f000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_FEC_VALUE_SHFT                                             0x18
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT7_BMSK                                         0xff0000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT7_SHFT                                             0x10
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT6_BMSK                                           0xff00
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT6_SHFT                                              0x8
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT5_BMSK                                             0xff
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT5_SHFT                                              0x0

#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n)                                    (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000320 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_PHYS(n)                                    (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000320 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_OFFS(n)                                    (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000320 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_RMSK                                       0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_MAXn                                                3
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_BMSK                             0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_SHFT                                    0x0

#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n)                                    (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000324 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_PHYS(n)                                    (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000324 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_OFFS(n)                                    (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000324 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RMSK                                       0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_MAXn                                                3
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RSVD1_BMSK                                 0x80000000
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RSVD1_SHFT                                       0x1f
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_FEC_VALUE_BMSK                             0x7f000000
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_FEC_VALUE_SHFT                                   0x18
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_BMSK                               0xffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_SHFT                                    0x0

#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_ADDR                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000340)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_PHYS                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000340)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_OFFS                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000340)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_RMSK                                       0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_ADDR, HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_RMSK)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_ADDR,m,v,HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_IN)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_KEY_DATA0_BMSK                             0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_LSB_KEY_DATA0_SHFT                                    0x0

#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_ADDR                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000344)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_PHYS                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000344)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_OFFS                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000344)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RMSK                                       0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_ADDR, HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RMSK)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_ADDR,m,v,HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_IN)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RSVD1_BMSK                                 0x80000000
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RSVD1_SHFT                                       0x1f
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_FEC_VALUE_BMSK                             0x7f000000
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_FEC_VALUE_SHFT                                   0x18
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RSVD0_BMSK                                   0xffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RSVD0_SHFT                                        0x0

#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n)                                    (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000348 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_PHYS(n)                                    (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000348 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_OFFS(n)                                    (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000348 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_RMSK                                       0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_MAXn                                                3
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_BMSK                             0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_SHFT                                    0x0

#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n)                                    (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000034c + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_PHYS(n)                                    (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000034c + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_OFFS(n)                                    (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000034c + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RMSK                                       0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_MAXn                                                3
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RSVD1_BMSK                                 0x80000000
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RSVD1_SHFT                                       0x1f
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_FEC_VALUE_BMSK                             0x7f000000
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_FEC_VALUE_SHFT                                   0x18
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_BMSK                               0xffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_SHFT                                    0x0

#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_ADDR                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000368)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_PHYS                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000368)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_OFFS                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000368)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_RMSK                                       0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_ADDR, HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_RMSK)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_IN)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_KEY_DATA0_BMSK                             0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_LSB_KEY_DATA0_SHFT                                    0x0

#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_ADDR                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000036c)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_PHYS                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000036c)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_OFFS                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000036c)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RMSK                                       0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_ADDR, HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RMSK)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_IN)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RSVD1_BMSK                                 0x80000000
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RSVD1_SHFT                                       0x1f
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_FEC_VALUE_BMSK                             0x7f000000
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_FEC_VALUE_SHFT                                   0x18
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RSVD0_BMSK                                   0xffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RSVD0_SHFT                                        0x0

#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000370 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_PHYS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000370 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_OFFS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000370 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_RMSK                                                    0xffffffff
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_MAXn                                                            39
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_PATCH_DATA_BMSK                                         0xffffffff
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_PATCH_DATA_SHFT                                                0x0

#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000374 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PHYS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000374 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_OFFS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000374 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_RMSK                                                    0xffffffff
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_MAXn                                                            39
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_RSVD1_BMSK                                              0x80000000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_RSVD1_SHFT                                                    0x1f
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_FEC_VALUE_BMSK                                          0x7f000000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_FEC_VALUE_SHFT                                                0x18
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_RSVD0_BMSK                                                0xfe0000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_RSVD0_SHFT                                                    0x11
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PATCH_ADDR_BMSK                                            0x1fffe
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PATCH_ADDR_SHFT                                                0x1
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PATCH_EN_BMSK                                                  0x1
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PATCH_EN_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_ADDR(n)                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000340 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_PHYS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000340 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_OFFS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000340 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_MAXn                                                       27
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_ADDR(n), HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_INI(n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_OEM_SPARE_BMSK                                     0xffffffff
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_LSB_OEM_SPARE_SHFT                                            0x0

#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_ADDR(n)                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000344 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_PHYS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000344 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_OFFS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000344 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_MAXn                                                       27
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_ADDR(n), HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_INI(n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_OEM_SPARE_BMSK                                     0xffffffff
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW0_MSB_OEM_SPARE_SHFT                                            0x0

#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_ADDR(n)                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000348 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_PHYS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000348 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_OFFS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000348 + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_MAXn                                                       27
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_ADDR(n), HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_INI(n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_OEM_SPARE_BMSK                                     0xffffffff
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_LSB_OEM_SPARE_SHFT                                            0x0

#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_ADDR(n)                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000034c + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_PHYS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000034c + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_OFFS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000034c + 0x10 * (n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_MAXn                                                       27
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_ADDR(n), HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_INI(n))
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_OEM_SPARE_BMSK                                     0xffffffff
#define HWIO_QFPROM_RAW_OEM_SPARE_REGn_ROW1_MSB_OEM_SPARE_SHFT                                            0x0

#define HWIO_QFPROM_BLOW_TIMER_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000203c)
#define HWIO_QFPROM_BLOW_TIMER_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000203c)
#define HWIO_QFPROM_BLOW_TIMER_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000203c)
#define HWIO_QFPROM_BLOW_TIMER_RMSK                                                                     0xfff
#define HWIO_QFPROM_BLOW_TIMER_IN          \
        in_dword_masked(HWIO_QFPROM_BLOW_TIMER_ADDR, HWIO_QFPROM_BLOW_TIMER_RMSK)
#define HWIO_QFPROM_BLOW_TIMER_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BLOW_TIMER_ADDR, m)
#define HWIO_QFPROM_BLOW_TIMER_OUT(v)      \
        out_dword(HWIO_QFPROM_BLOW_TIMER_ADDR,v)
#define HWIO_QFPROM_BLOW_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_BLOW_TIMER_ADDR,m,v,HWIO_QFPROM_BLOW_TIMER_IN)
#define HWIO_QFPROM_BLOW_TIMER_BLOW_TIMER_BMSK                                                          0xfff
#define HWIO_QFPROM_BLOW_TIMER_BLOW_TIMER_SHFT                                                            0x0

#define HWIO_QFPROM_TEST_CTRL_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002040)
#define HWIO_QFPROM_TEST_CTRL_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002040)
#define HWIO_QFPROM_TEST_CTRL_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002040)
#define HWIO_QFPROM_TEST_CTRL_RMSK                                                                        0xf
#define HWIO_QFPROM_TEST_CTRL_IN          \
        in_dword_masked(HWIO_QFPROM_TEST_CTRL_ADDR, HWIO_QFPROM_TEST_CTRL_RMSK)
#define HWIO_QFPROM_TEST_CTRL_INM(m)      \
        in_dword_masked(HWIO_QFPROM_TEST_CTRL_ADDR, m)
#define HWIO_QFPROM_TEST_CTRL_OUT(v)      \
        out_dword(HWIO_QFPROM_TEST_CTRL_ADDR,v)
#define HWIO_QFPROM_TEST_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_TEST_CTRL_ADDR,m,v,HWIO_QFPROM_TEST_CTRL_IN)
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_ROM_BMSK                                                            0x8
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_ROM_SHFT                                                            0x3
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_WL_BMSK                                                             0x4
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_WL_SHFT                                                             0x2
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_BL_BMSK                                                             0x2
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_BL_SHFT                                                             0x1
#define HWIO_QFPROM_TEST_CTRL_EN_FUSE_RES_MEAS_BMSK                                                       0x1
#define HWIO_QFPROM_TEST_CTRL_EN_FUSE_RES_MEAS_SHFT                                                       0x0

#define HWIO_QFPROM_ACCEL_ADDR                                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002044)
#define HWIO_QFPROM_ACCEL_PHYS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002044)
#define HWIO_QFPROM_ACCEL_OFFS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002044)
#define HWIO_QFPROM_ACCEL_RMSK                                                                          0xfff
#define HWIO_QFPROM_ACCEL_IN          \
        in_dword_masked(HWIO_QFPROM_ACCEL_ADDR, HWIO_QFPROM_ACCEL_RMSK)
#define HWIO_QFPROM_ACCEL_INM(m)      \
        in_dword_masked(HWIO_QFPROM_ACCEL_ADDR, m)
#define HWIO_QFPROM_ACCEL_OUT(v)      \
        out_dword(HWIO_QFPROM_ACCEL_ADDR,v)
#define HWIO_QFPROM_ACCEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_ACCEL_ADDR,m,v,HWIO_QFPROM_ACCEL_IN)
#define HWIO_QFPROM_ACCEL_QFPROM_GATELAST_BMSK                                                          0x800
#define HWIO_QFPROM_ACCEL_QFPROM_GATELAST_SHFT                                                            0xb
#define HWIO_QFPROM_ACCEL_QFPROM_TRIPPT_SEL_BMSK                                                        0x700
#define HWIO_QFPROM_ACCEL_QFPROM_TRIPPT_SEL_SHFT                                                          0x8
#define HWIO_QFPROM_ACCEL_QFPROM_ACCEL_BMSK                                                              0xff
#define HWIO_QFPROM_ACCEL_QFPROM_ACCEL_SHFT                                                               0x0

#define HWIO_QFPROM_BLOW_STATUS_ADDR                                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002048)
#define HWIO_QFPROM_BLOW_STATUS_PHYS                                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002048)
#define HWIO_QFPROM_BLOW_STATUS_OFFS                                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002048)
#define HWIO_QFPROM_BLOW_STATUS_RMSK                                                                      0x3
#define HWIO_QFPROM_BLOW_STATUS_IN          \
        in_dword_masked(HWIO_QFPROM_BLOW_STATUS_ADDR, HWIO_QFPROM_BLOW_STATUS_RMSK)
#define HWIO_QFPROM_BLOW_STATUS_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BLOW_STATUS_ADDR, m)
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_WR_ERR_BMSK                                                        0x2
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_WR_ERR_SHFT                                                        0x1
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_BUSY_BMSK                                                          0x1
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_BUSY_SHFT                                                          0x0

#define HWIO_QFPROM_ROM_ERROR_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000204c)
#define HWIO_QFPROM_ROM_ERROR_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000204c)
#define HWIO_QFPROM_ROM_ERROR_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000204c)
#define HWIO_QFPROM_ROM_ERROR_RMSK                                                                        0x1
#define HWIO_QFPROM_ROM_ERROR_IN          \
        in_dword_masked(HWIO_QFPROM_ROM_ERROR_ADDR, HWIO_QFPROM_ROM_ERROR_RMSK)
#define HWIO_QFPROM_ROM_ERROR_INM(m)      \
        in_dword_masked(HWIO_QFPROM_ROM_ERROR_ADDR, m)
#define HWIO_QFPROM_ROM_ERROR_ERROR_BMSK                                                                  0x1
#define HWIO_QFPROM_ROM_ERROR_ERROR_SHFT                                                                  0x0

#define HWIO_QFPROM0_MATCH_STATUS_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002050)
#define HWIO_QFPROM0_MATCH_STATUS_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002050)
#define HWIO_QFPROM0_MATCH_STATUS_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002050)
#define HWIO_QFPROM0_MATCH_STATUS_RMSK                                                             0xffffffff
#define HWIO_QFPROM0_MATCH_STATUS_IN          \
        in_dword_masked(HWIO_QFPROM0_MATCH_STATUS_ADDR, HWIO_QFPROM0_MATCH_STATUS_RMSK)
#define HWIO_QFPROM0_MATCH_STATUS_INM(m)      \
        in_dword_masked(HWIO_QFPROM0_MATCH_STATUS_ADDR, m)
#define HWIO_QFPROM0_MATCH_STATUS_FLAG_BMSK                                                        0xffffffff
#define HWIO_QFPROM0_MATCH_STATUS_FLAG_SHFT                                                               0x0

#define HWIO_QFPROM1_MATCH_STATUS_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002054)
#define HWIO_QFPROM1_MATCH_STATUS_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002054)
#define HWIO_QFPROM1_MATCH_STATUS_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002054)
#define HWIO_QFPROM1_MATCH_STATUS_RMSK                                                             0xffffffff
#define HWIO_QFPROM1_MATCH_STATUS_IN          \
        in_dword_masked(HWIO_QFPROM1_MATCH_STATUS_ADDR, HWIO_QFPROM1_MATCH_STATUS_RMSK)
#define HWIO_QFPROM1_MATCH_STATUS_INM(m)      \
        in_dword_masked(HWIO_QFPROM1_MATCH_STATUS_ADDR, m)
#define HWIO_QFPROM1_MATCH_STATUS_FLAG_BMSK                                                        0xffffffff
#define HWIO_QFPROM1_MATCH_STATUS_FLAG_SHFT                                                               0x0

#define HWIO_FEC_ESR_ADDR                                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002058)
#define HWIO_FEC_ESR_PHYS                                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002058)
#define HWIO_FEC_ESR_OFFS                                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002058)
#define HWIO_FEC_ESR_RMSK                                                                              0x2fdf
#define HWIO_FEC_ESR_IN          \
        in_dword_masked(HWIO_FEC_ESR_ADDR, HWIO_FEC_ESR_RMSK)
#define HWIO_FEC_ESR_INM(m)      \
        in_dword_masked(HWIO_FEC_ESR_ADDR, m)
#define HWIO_FEC_ESR_OUT(v)      \
        out_dword(HWIO_FEC_ESR_ADDR,v)
#define HWIO_FEC_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_FEC_ESR_ADDR,m,v,HWIO_FEC_ESR_IN)
#define HWIO_FEC_ESR_CORR_SW_ACC_BMSK                                                                  0x2000
#define HWIO_FEC_ESR_CORR_SW_ACC_SHFT                                                                     0xd
#define HWIO_FEC_ESR_CORR_SECURE_CHANNEL_BMSK                                                           0x800
#define HWIO_FEC_ESR_CORR_SECURE_CHANNEL_SHFT                                                             0xb
#define HWIO_FEC_ESR_CORR_BOOT_ROM_BMSK                                                                 0x400
#define HWIO_FEC_ESR_CORR_BOOT_ROM_SHFT                                                                   0xa
#define HWIO_FEC_ESR_CORR_FUSE_SENSE_BMSK                                                               0x200
#define HWIO_FEC_ESR_CORR_FUSE_SENSE_SHFT                                                                 0x9
#define HWIO_FEC_ESR_CORR_MULT_BMSK                                                                     0x100
#define HWIO_FEC_ESR_CORR_MULT_SHFT                                                                       0x8
#define HWIO_FEC_ESR_CORR_SEEN_BMSK                                                                      0x80
#define HWIO_FEC_ESR_CORR_SEEN_SHFT                                                                       0x7
#define HWIO_FEC_ESR_ERR_SW_ACC_BMSK                                                                     0x40
#define HWIO_FEC_ESR_ERR_SW_ACC_SHFT                                                                      0x6
#define HWIO_FEC_ESR_ERR_SECURE_CHANNEL_BMSK                                                             0x10
#define HWIO_FEC_ESR_ERR_SECURE_CHANNEL_SHFT                                                              0x4
#define HWIO_FEC_ESR_ERR_BOOT_ROM_BMSK                                                                    0x8
#define HWIO_FEC_ESR_ERR_BOOT_ROM_SHFT                                                                    0x3
#define HWIO_FEC_ESR_ERR_FUSE_SENSE_BMSK                                                                  0x4
#define HWIO_FEC_ESR_ERR_FUSE_SENSE_SHFT                                                                  0x2
#define HWIO_FEC_ESR_ERR_MULT_BMSK                                                                        0x2
#define HWIO_FEC_ESR_ERR_MULT_SHFT                                                                        0x1
#define HWIO_FEC_ESR_ERR_SEEN_BMSK                                                                        0x1
#define HWIO_FEC_ESR_ERR_SEEN_SHFT                                                                        0x0

#define HWIO_FEC_EAR_ADDR                                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000205c)
#define HWIO_FEC_EAR_PHYS                                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000205c)
#define HWIO_FEC_EAR_OFFS                                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000205c)
#define HWIO_FEC_EAR_RMSK                                                                          0xffffffff
#define HWIO_FEC_EAR_IN          \
        in_dword_masked(HWIO_FEC_EAR_ADDR, HWIO_FEC_EAR_RMSK)
#define HWIO_FEC_EAR_INM(m)      \
        in_dword_masked(HWIO_FEC_EAR_ADDR, m)
#define HWIO_FEC_EAR_CORR_ADDR_BMSK                                                                0xffff0000
#define HWIO_FEC_EAR_CORR_ADDR_SHFT                                                                      0x10
#define HWIO_FEC_EAR_ERR_ADDR_BMSK                                                                     0xffff
#define HWIO_FEC_EAR_ERR_ADDR_SHFT                                                                        0x0

#define HWIO_QFPROM_BIST_CTRL_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002060)
#define HWIO_QFPROM_BIST_CTRL_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002060)
#define HWIO_QFPROM_BIST_CTRL_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002060)
#define HWIO_QFPROM_BIST_CTRL_RMSK                                                                       0xff
#define HWIO_QFPROM_BIST_CTRL_IN          \
        in_dword_masked(HWIO_QFPROM_BIST_CTRL_ADDR, HWIO_QFPROM_BIST_CTRL_RMSK)
#define HWIO_QFPROM_BIST_CTRL_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BIST_CTRL_ADDR, m)
#define HWIO_QFPROM_BIST_CTRL_OUT(v)      \
        out_dword(HWIO_QFPROM_BIST_CTRL_ADDR,v)
#define HWIO_QFPROM_BIST_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_BIST_CTRL_ADDR,m,v,HWIO_QFPROM_BIST_CTRL_IN)
#define HWIO_QFPROM_BIST_CTRL_AUTH_REGION_BMSK                                                           0xfc
#define HWIO_QFPROM_BIST_CTRL_AUTH_REGION_SHFT                                                            0x2
#define HWIO_QFPROM_BIST_CTRL_SHA_ENABLE_BMSK                                                             0x2
#define HWIO_QFPROM_BIST_CTRL_SHA_ENABLE_SHFT                                                             0x1
#define HWIO_QFPROM_BIST_CTRL_START_BMSK                                                                  0x1
#define HWIO_QFPROM_BIST_CTRL_START_SHFT                                                                  0x0

#define HWIO_QFPROM_BIST_ERROR0_ADDR                                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002064)
#define HWIO_QFPROM_BIST_ERROR0_PHYS                                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002064)
#define HWIO_QFPROM_BIST_ERROR0_OFFS                                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002064)
#define HWIO_QFPROM_BIST_ERROR0_RMSK                                                               0xffffffff
#define HWIO_QFPROM_BIST_ERROR0_IN          \
        in_dword_masked(HWIO_QFPROM_BIST_ERROR0_ADDR, HWIO_QFPROM_BIST_ERROR0_RMSK)
#define HWIO_QFPROM_BIST_ERROR0_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BIST_ERROR0_ADDR, m)
#define HWIO_QFPROM_BIST_ERROR0_ERROR_BMSK                                                         0xffffffff
#define HWIO_QFPROM_BIST_ERROR0_ERROR_SHFT                                                                0x0

#define HWIO_QFPROM_BIST_ERROR1_ADDR                                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002068)
#define HWIO_QFPROM_BIST_ERROR1_PHYS                                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002068)
#define HWIO_QFPROM_BIST_ERROR1_OFFS                                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002068)
#define HWIO_QFPROM_BIST_ERROR1_RMSK                                                               0xffffffff
#define HWIO_QFPROM_BIST_ERROR1_IN          \
        in_dword_masked(HWIO_QFPROM_BIST_ERROR1_ADDR, HWIO_QFPROM_BIST_ERROR1_RMSK)
#define HWIO_QFPROM_BIST_ERROR1_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BIST_ERROR1_ADDR, m)
#define HWIO_QFPROM_BIST_ERROR1_ERROR_BMSK                                                         0xffffffff
#define HWIO_QFPROM_BIST_ERROR1_ERROR_SHFT                                                                0x0

#define HWIO_QFPROM_HASH_SIGNATUREn_ADDR(n)                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000206c + 0x4 * (n))
#define HWIO_QFPROM_HASH_SIGNATUREn_PHYS(n)                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000206c + 0x4 * (n))
#define HWIO_QFPROM_HASH_SIGNATUREn_OFFS(n)                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000206c + 0x4 * (n))
#define HWIO_QFPROM_HASH_SIGNATUREn_RMSK                                                           0xffffffff
#define HWIO_QFPROM_HASH_SIGNATUREn_MAXn                                                                    7
#define HWIO_QFPROM_HASH_SIGNATUREn_INI(n)        \
        in_dword_masked(HWIO_QFPROM_HASH_SIGNATUREn_ADDR(n), HWIO_QFPROM_HASH_SIGNATUREn_RMSK)
#define HWIO_QFPROM_HASH_SIGNATUREn_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_HASH_SIGNATUREn_ADDR(n), mask)
#define HWIO_QFPROM_HASH_SIGNATUREn_HASH_VALUE_BMSK                                                0xffffffff
#define HWIO_QFPROM_HASH_SIGNATUREn_HASH_VALUE_SHFT                                                       0x0

#define HWIO_HW_KEY_STATUS_ADDR                                                                    (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000208c)
#define HWIO_HW_KEY_STATUS_PHYS                                                                    (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000208c)
#define HWIO_HW_KEY_STATUS_OFFS                                                                    (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000208c)
#define HWIO_HW_KEY_STATUS_RMSK                                                                         0x7ff
#define HWIO_HW_KEY_STATUS_IN          \
        in_dword_masked(HWIO_HW_KEY_STATUS_ADDR, HWIO_HW_KEY_STATUS_RMSK)
#define HWIO_HW_KEY_STATUS_INM(m)      \
        in_dword_masked(HWIO_HW_KEY_STATUS_ADDR, m)
#define HWIO_HW_KEY_STATUS_MSA_SECURE_BMSK                                                              0x400
#define HWIO_HW_KEY_STATUS_MSA_SECURE_SHFT                                                                0xa
#define HWIO_HW_KEY_STATUS_APPS_SECURE_BMSK                                                             0x200
#define HWIO_HW_KEY_STATUS_APPS_SECURE_SHFT                                                               0x9
#define HWIO_HW_KEY_STATUS_KDF_AND_HW_KEY_SHIFT_DONE_BMSK                                               0x100
#define HWIO_HW_KEY_STATUS_KDF_AND_HW_KEY_SHIFT_DONE_SHFT                                                 0x8
#define HWIO_HW_KEY_STATUS_HW_KEY_SHIFT_DONE_BMSK                                                        0x80
#define HWIO_HW_KEY_STATUS_HW_KEY_SHIFT_DONE_SHFT                                                         0x7
#define HWIO_HW_KEY_STATUS_FUSE_SENSE_DONE_BMSK                                                          0x40
#define HWIO_HW_KEY_STATUS_FUSE_SENSE_DONE_SHFT                                                           0x6
#define HWIO_HW_KEY_STATUS_CRI_CM_BOOT_DONE_BMSK                                                         0x20
#define HWIO_HW_KEY_STATUS_CRI_CM_BOOT_DONE_SHFT                                                          0x5
#define HWIO_HW_KEY_STATUS_KDF_DONE_BMSK                                                                 0x10
#define HWIO_HW_KEY_STATUS_KDF_DONE_SHFT                                                                  0x4
#define HWIO_HW_KEY_STATUS_MSA_KEYS_BLOCKED_BMSK                                                          0x8
#define HWIO_HW_KEY_STATUS_MSA_KEYS_BLOCKED_SHFT                                                          0x3
#define HWIO_HW_KEY_STATUS_APPS_KEYS_BLOCKED_BMSK                                                         0x4
#define HWIO_HW_KEY_STATUS_APPS_KEYS_BLOCKED_SHFT                                                         0x2
#define HWIO_HW_KEY_STATUS_SEC_KEY_DERIVATION_KEY_BLOWN_BMSK                                              0x2
#define HWIO_HW_KEY_STATUS_SEC_KEY_DERIVATION_KEY_BLOWN_SHFT                                              0x1
#define HWIO_HW_KEY_STATUS_PRI_KEY_DERIVATION_KEY_BLOWN_BMSK                                              0x1
#define HWIO_HW_KEY_STATUS_PRI_KEY_DERIVATION_KEY_BLOWN_SHFT                                              0x0

#define HWIO_RESET_JDR_STATUS_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002090)
#define HWIO_RESET_JDR_STATUS_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002090)
#define HWIO_RESET_JDR_STATUS_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002090)
#define HWIO_RESET_JDR_STATUS_RMSK                                                                        0x3
#define HWIO_RESET_JDR_STATUS_IN          \
        in_dword_masked(HWIO_RESET_JDR_STATUS_ADDR, HWIO_RESET_JDR_STATUS_RMSK)
#define HWIO_RESET_JDR_STATUS_INM(m)      \
        in_dword_masked(HWIO_RESET_JDR_STATUS_ADDR, m)
#define HWIO_RESET_JDR_STATUS_FORCE_RESET_BMSK                                                            0x2
#define HWIO_RESET_JDR_STATUS_FORCE_RESET_SHFT                                                            0x1
#define HWIO_RESET_JDR_STATUS_DISABLE_SYSTEM_RESET_BMSK                                                   0x1
#define HWIO_RESET_JDR_STATUS_DISABLE_SYSTEM_RESET_SHFT                                                   0x0

#define HWIO_ATPG_JDR_STATUS_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002094)
#define HWIO_ATPG_JDR_STATUS_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002094)
#define HWIO_ATPG_JDR_STATUS_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002094)
#define HWIO_ATPG_JDR_STATUS_RMSK                                                                         0x1
#define HWIO_ATPG_JDR_STATUS_IN          \
        in_dword_masked(HWIO_ATPG_JDR_STATUS_ADDR, HWIO_ATPG_JDR_STATUS_RMSK)
#define HWIO_ATPG_JDR_STATUS_INM(m)      \
        in_dword_masked(HWIO_ATPG_JDR_STATUS_ADDR, m)
#define HWIO_ATPG_JDR_STATUS_FUSE_SENSE_ATPG_CTL_BMSK                                                     0x1
#define HWIO_ATPG_JDR_STATUS_FUSE_SENSE_ATPG_CTL_SHFT                                                     0x0

#define HWIO_FEAT_PROV_OUTn_ADDR(n)                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002098 + 0x4 * (n))
#define HWIO_FEAT_PROV_OUTn_PHYS(n)                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002098 + 0x4 * (n))
#define HWIO_FEAT_PROV_OUTn_OFFS(n)                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002098 + 0x4 * (n))
#define HWIO_FEAT_PROV_OUTn_RMSK                                                                   0xffffffff
#define HWIO_FEAT_PROV_OUTn_MAXn                                                                            3
#define HWIO_FEAT_PROV_OUTn_INI(n)        \
        in_dword_masked(HWIO_FEAT_PROV_OUTn_ADDR(n), HWIO_FEAT_PROV_OUTn_RMSK)
#define HWIO_FEAT_PROV_OUTn_INMI(n,mask)    \
        in_dword_masked(HWIO_FEAT_PROV_OUTn_ADDR(n), mask)
#define HWIO_FEAT_PROV_OUTn_FEAT_PROV_OUT_VALUE_BMSK                                               0xffffffff
#define HWIO_FEAT_PROV_OUTn_FEAT_PROV_OUT_VALUE_SHFT                                                      0x0

#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_ADDR(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000020a8 + 0x4 * (n))
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_PHYS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000020a8 + 0x4 * (n))
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_OFFS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000020a8 + 0x4 * (n))
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_RMSK                                                     0xffffffff
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_MAXn                                                              3
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_INI(n)        \
        in_dword_masked(HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_ADDR(n), HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_RMSK)
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_INMI(n,mask)    \
        in_dword_masked(HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_ADDR(n), mask)
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_SEC_CTRL_MISC_CONFIG_STATUS_VALUE_BMSK                   0xffffffff
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_SEC_CTRL_MISC_CONFIG_STATUS_VALUE_SHFT                          0x0

#define HWIO_DEBUG_FUSE_STATUS_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x000020b8)
#define HWIO_DEBUG_FUSE_STATUS_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000020b8)
#define HWIO_DEBUG_FUSE_STATUS_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000020b8)
#define HWIO_DEBUG_FUSE_STATUS_RMSK                                                                0xffffffff
#define HWIO_DEBUG_FUSE_STATUS_IN          \
        in_dword_masked(HWIO_DEBUG_FUSE_STATUS_ADDR, HWIO_DEBUG_FUSE_STATUS_RMSK)
#define HWIO_DEBUG_FUSE_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEBUG_FUSE_STATUS_ADDR, m)
#define HWIO_DEBUG_FUSE_STATUS_RSVD0_BMSK                                                          0xffe00000
#define HWIO_DEBUG_FUSE_STATUS_RSVD0_SHFT                                                                0x15
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MISC2_DEBUG_BMSK                                               0x100000
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MISC2_DEBUG_SHFT                                                   0x14
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MISC1_DEBUG_BMSK                                                0x80000
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MISC1_DEBUG_SHFT                                                   0x13
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MISC_DEBUG_BMSK                                                 0x40000
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MISC_DEBUG_SHFT                                                    0x12
#define HWIO_DEBUG_FUSE_STATUS_APPS_NIDEN_BMSK                                                        0x20000
#define HWIO_DEBUG_FUSE_STATUS_APPS_NIDEN_SHFT                                                           0x11
#define HWIO_DEBUG_FUSE_STATUS_APPS_DBGEN_BMSK                                                        0x10000
#define HWIO_DEBUG_FUSE_STATUS_APPS_DBGEN_SHFT                                                           0x10
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_QSEE_SPNIDEN_BMSK                                               0x8000
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_QSEE_SPNIDEN_SHFT                                                  0xf
#define HWIO_DEBUG_FUSE_STATUS_SHARED_QSEE_SPNIDEN_BMSK                                                0x4000
#define HWIO_DEBUG_FUSE_STATUS_SHARED_QSEE_SPNIDEN_SHFT                                                   0xe
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_MSS_NIDEN_BMSK                                                  0x2000
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_MSS_NIDEN_SHFT                                                     0xd
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MSS_NIDEN_BMSK                                                   0x1000
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MSS_NIDEN_SHFT                                                      0xc
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_CP_NIDEN_BMSK                                                    0x800
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_CP_NIDEN_SHFT                                                      0xb
#define HWIO_DEBUG_FUSE_STATUS_SHARED_CP_NIDEN_BMSK                                                     0x400
#define HWIO_DEBUG_FUSE_STATUS_SHARED_CP_NIDEN_SHFT                                                       0xa
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_NS_NIDEN_BMSK                                                    0x200
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_NS_NIDEN_SHFT                                                      0x9
#define HWIO_DEBUG_FUSE_STATUS_SHARED_NS_NIDEN_BMSK                                                     0x100
#define HWIO_DEBUG_FUSE_STATUS_SHARED_NS_NIDEN_SHFT                                                       0x8
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_QSEE_SPIDEN_BMSK                                                  0x80
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_QSEE_SPIDEN_SHFT                                                   0x7
#define HWIO_DEBUG_FUSE_STATUS_SHARED_QSEE_SPIDEN_BMSK                                                   0x40
#define HWIO_DEBUG_FUSE_STATUS_SHARED_QSEE_SPIDEN_SHFT                                                    0x6
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_MSS_DBGEN_BMSK                                                    0x20
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_MSS_DBGEN_SHFT                                                     0x5
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MSS_DBGEN_BMSK                                                     0x10
#define HWIO_DEBUG_FUSE_STATUS_SHARED_MSS_DBGEN_SHFT                                                      0x4
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_CP_DBGEN_BMSK                                                      0x8
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_CP_DBGEN_SHFT                                                      0x3
#define HWIO_DEBUG_FUSE_STATUS_SHARED_CP_DBGEN_BMSK                                                       0x4
#define HWIO_DEBUG_FUSE_STATUS_SHARED_CP_DBGEN_SHFT                                                       0x2
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_NS_DBGEN_BMSK                                                      0x2
#define HWIO_DEBUG_FUSE_STATUS_PRIVATE_NS_DBGEN_SHFT                                                      0x1
#define HWIO_DEBUG_FUSE_STATUS_SHARED_NS_DBGEN_BMSK                                                       0x1
#define HWIO_DEBUG_FUSE_STATUS_SHARED_NS_DBGEN_SHFT                                                       0x0

#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_ADDR(n)                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004000 + 0x4 * (n))
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_PHYS(n)                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004000 + 0x4 * (n))
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_OFFS(n)                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004000 + 0x4 * (n))
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_RMSK                                                      0xffffffff
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_MAXn                                                              71
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_ADDR(n), HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_RMSK)
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_ADDR(n), mask)
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_CRI_CM_PRIVATE_BMSK                                       0xffffffff
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_CRI_CM_PRIVATE_SHFT                                              0x0

#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_ADDR                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004120)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_PHYS                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004120)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_OFFS                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004120)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_RMSK                                                     0xffffffff
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_RSVD0_BMSK                                               0xfffffff0
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_RSVD0_SHFT                                                      0x4
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_ROOT_CERT_ACTIVATION_LIST_BMSK                                  0xf
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_LSB_ROOT_CERT_ACTIVATION_LIST_SHFT                                  0x0

#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_ADDR                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004124)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_PHYS                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004124)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_OFFS                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004124)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_RMSK                                                     0xffffffff
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_RSVD1_BMSK                                               0xfffffffe
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_RSVD1_SHFT                                                      0x1
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_CURRENT_UIE_KEY_SEL_BMSK                                        0x1
#define HWIO_QFPROM_CORR_MRC_2_0_ROW0_MSB_CURRENT_UIE_KEY_SEL_SHFT                                        0x0

#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_ADDR                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004128)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_PHYS                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004128)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_OFFS                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004128)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_RMSK                                                     0xffffffff
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_RSVD0_BMSK                                               0xfffffff0
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_RSVD0_SHFT                                                      0x4
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_ROOT_CERT_REVOCATION_LIST_BMSK                                  0xf
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_LSB_ROOT_CERT_REVOCATION_LIST_SHFT                                  0x0

#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_ADDR                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000412c)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_PHYS                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000412c)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_OFFS                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000412c)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_RMSK                                                     0xffffffff
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_RSVD0_BMSK                                               0xffffffff
#define HWIO_QFPROM_CORR_MRC_2_0_ROW1_MSB_RSVD0_SHFT                                                      0x0

#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004130)
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004130)
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004130)
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_PTE_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_PTE_DATA0_BMSK                                               0xe0000000
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_PTE_DATA0_SHFT                                                     0x1d
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_MACCHIATO_EN_BMSK                                            0x10000000
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_MACCHIATO_EN_SHFT                                                  0x1c
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_FEATURE_ID_BMSK                                               0xff00000
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_FEATURE_ID_SHFT                                                    0x14
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_JTAG_ID_BMSK                                                    0xfffff
#define HWIO_QFPROM_CORR_PTE_ROW0_LSB_JTAG_ID_SHFT                                                        0x0

#define HWIO_QFPROM_CORR_PTE_ROW0_MSB_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004134)
#define HWIO_QFPROM_CORR_PTE_ROW0_MSB_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004134)
#define HWIO_QFPROM_CORR_PTE_ROW0_MSB_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004134)
#define HWIO_QFPROM_CORR_PTE_ROW0_MSB_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_PTE_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_PTE_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_PTE_ROW0_MSB_PTE_DATA1_BMSK                                               0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW0_MSB_PTE_DATA1_SHFT                                                      0x0

#define HWIO_QFPROM_CORR_PTE_ROW1_LSB_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004138)
#define HWIO_QFPROM_CORR_PTE_ROW1_LSB_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004138)
#define HWIO_QFPROM_CORR_PTE_ROW1_LSB_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004138)
#define HWIO_QFPROM_CORR_PTE_ROW1_LSB_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_PTE_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_PTE_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_PTE_ROW1_LSB_SERIAL_NUM_BMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW1_LSB_SERIAL_NUM_SHFT                                                     0x0

#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000413c)
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000413c)
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000413c)
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_PTE_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_PTE_DATA1_BMSK                                               0xffff0000
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_PTE_DATA1_SHFT                                                     0x10
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_CHIP_ID_BMSK                                                     0xffff
#define HWIO_QFPROM_CORR_PTE_ROW1_MSB_CHIP_ID_SHFT                                                        0x0

#define HWIO_QFPROM_CORR_PTE_ROW2_LSB_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004140)
#define HWIO_QFPROM_CORR_PTE_ROW2_LSB_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004140)
#define HWIO_QFPROM_CORR_PTE_ROW2_LSB_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004140)
#define HWIO_QFPROM_CORR_PTE_ROW2_LSB_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_PTE_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_PTE_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_PTE_ROW2_LSB_PTE_DATA0_BMSK                                               0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW2_LSB_PTE_DATA0_SHFT                                                      0x0

#define HWIO_QFPROM_CORR_PTE_ROW2_MSB_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004144)
#define HWIO_QFPROM_CORR_PTE_ROW2_MSB_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004144)
#define HWIO_QFPROM_CORR_PTE_ROW2_MSB_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004144)
#define HWIO_QFPROM_CORR_PTE_ROW2_MSB_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_PTE_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_PTE_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_PTE_ROW2_MSB_PTE_DATA1_BMSK                                               0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW2_MSB_PTE_DATA1_SHFT                                                      0x0

#define HWIO_QFPROM_CORR_PTE_ROW3_LSB_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004148)
#define HWIO_QFPROM_CORR_PTE_ROW3_LSB_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004148)
#define HWIO_QFPROM_CORR_PTE_ROW3_LSB_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004148)
#define HWIO_QFPROM_CORR_PTE_ROW3_LSB_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW3_LSB_ADDR, HWIO_QFPROM_CORR_PTE_ROW3_LSB_RMSK)
#define HWIO_QFPROM_CORR_PTE_ROW3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW3_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_PTE_ROW3_LSB_PTE_DATA0_BMSK                                               0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW3_LSB_PTE_DATA0_SHFT                                                      0x0

#define HWIO_QFPROM_CORR_PTE_ROW3_MSB_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000414c)
#define HWIO_QFPROM_CORR_PTE_ROW3_MSB_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000414c)
#define HWIO_QFPROM_CORR_PTE_ROW3_MSB_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000414c)
#define HWIO_QFPROM_CORR_PTE_ROW3_MSB_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW3_MSB_ADDR, HWIO_QFPROM_CORR_PTE_ROW3_MSB_RMSK)
#define HWIO_QFPROM_CORR_PTE_ROW3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE_ROW3_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_PTE_ROW3_MSB_PTE_DATA1_BMSK                                               0xffffffff
#define HWIO_QFPROM_CORR_PTE_ROW3_MSB_PTE_DATA1_SHFT                                                      0x0

#define HWIO_QFPROM_CORR_RD_PERM_LSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004150)
#define HWIO_QFPROM_CORR_RD_PERM_LSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004150)
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004150)
#define HWIO_QFPROM_CORR_RD_PERM_LSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_CORR_RD_PERM_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_RD_PERM_LSB_ADDR, HWIO_QFPROM_CORR_RD_PERM_LSB_RMSK)
#define HWIO_QFPROM_CORR_RD_PERM_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_RD_PERM_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_RD_PERM_LSB_RSVD0_BMSK                                                    0xf0000000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_RSVD0_SHFT                                                          0x1c
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG27_BMSK                                           0x8000000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG27_SHFT                                                0x1b
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG26_BMSK                                           0x4000000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG26_SHFT                                                0x1a
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG25_BMSK                                           0x2000000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG25_SHFT                                                0x19
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG24_BMSK                                           0x1000000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG24_SHFT                                                0x18
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG23_BMSK                                            0x800000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SPARE_REG23_SHFT                                                0x17
#define HWIO_QFPROM_CORR_RD_PERM_LSB_BOOT_ROM_PATCH_BMSK                                             0x400000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_BOOT_ROM_PATCH_SHFT                                                 0x16
#define HWIO_QFPROM_CORR_RD_PERM_LSB_SEC_KEY_DERIVATION_KEY_BMSK                                     0x200000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_SEC_KEY_DERIVATION_KEY_SHFT                                         0x15
#define HWIO_QFPROM_CORR_RD_PERM_LSB_PRI_KEY_DERIVATION_KEY_BMSK                                     0x100000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_PRI_KEY_DERIVATION_KEY_SHFT                                         0x14
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SEC_BOOT_BMSK                                                0x80000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_SEC_BOOT_SHFT                                                   0x13
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_IMAGE_ENCR_KEY_BMSK                                          0x40000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_IMAGE_ENCR_KEY_SHFT                                             0x12
#define HWIO_QFPROM_CORR_RD_PERM_LSB_QC_SPARE_REG17_BMSK                                              0x20000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_QC_SPARE_REG17_SHFT                                                 0x11
#define HWIO_QFPROM_CORR_RD_PERM_LSB_QC_SPARE_REG16_BMSK                                              0x10000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_QC_SPARE_REG16_SHFT                                                 0x10
#define HWIO_QFPROM_CORR_RD_PERM_LSB_CM_FEAT_CONFIG_BMSK                                               0x8000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_CM_FEAT_CONFIG_SHFT                                                  0xf
#define HWIO_QFPROM_CORR_RD_PERM_LSB_MEM_CONFIG_BMSK                                                   0x4000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_MEM_CONFIG_SHFT                                                      0xe
#define HWIO_QFPROM_CORR_RD_PERM_LSB_CALIB_BMSK                                                        0x2000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_CALIB_SHFT                                                           0xd
#define HWIO_QFPROM_CORR_RD_PERM_LSB_PK_HASH0_BMSK                                                     0x1000
#define HWIO_QFPROM_CORR_RD_PERM_LSB_PK_HASH0_SHFT                                                        0xc
#define HWIO_QFPROM_CORR_RD_PERM_LSB_FEAT_CONFIG_BMSK                                                   0x800
#define HWIO_QFPROM_CORR_RD_PERM_LSB_FEAT_CONFIG_SHFT                                                     0xb
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_CONFIG_BMSK                                                    0x400
#define HWIO_QFPROM_CORR_RD_PERM_LSB_OEM_CONFIG_SHFT                                                      0xa
#define HWIO_QFPROM_CORR_RD_PERM_LSB_ANTI_ROLLBACK_4_BMSK                                               0x200
#define HWIO_QFPROM_CORR_RD_PERM_LSB_ANTI_ROLLBACK_4_SHFT                                                 0x9
#define HWIO_QFPROM_CORR_RD_PERM_LSB_ANTI_ROLLBACK_3_BMSK                                               0x100
#define HWIO_QFPROM_CORR_RD_PERM_LSB_ANTI_ROLLBACK_3_SHFT                                                 0x8
#define HWIO_QFPROM_CORR_RD_PERM_LSB_ANTI_ROLLBACK_2_BMSK                                                0x80
#define HWIO_QFPROM_CORR_RD_PERM_LSB_ANTI_ROLLBACK_2_SHFT                                                 0x7
#define HWIO_QFPROM_CORR_RD_PERM_LSB_ANTI_ROLLBACK_1_BMSK                                                0x40
#define HWIO_QFPROM_CORR_RD_PERM_LSB_ANTI_ROLLBACK_1_SHFT                                                 0x6
#define HWIO_QFPROM_CORR_RD_PERM_LSB_FEC_EN_BMSK                                                         0x20
#define HWIO_QFPROM_CORR_RD_PERM_LSB_FEC_EN_SHFT                                                          0x5
#define HWIO_QFPROM_CORR_RD_PERM_LSB_WR_PERM_BMSK                                                        0x10
#define HWIO_QFPROM_CORR_RD_PERM_LSB_WR_PERM_SHFT                                                         0x4
#define HWIO_QFPROM_CORR_RD_PERM_LSB_RD_PERM_BMSK                                                         0x8
#define HWIO_QFPROM_CORR_RD_PERM_LSB_RD_PERM_SHFT                                                         0x3
#define HWIO_QFPROM_CORR_RD_PERM_LSB_PTE_BMSK                                                             0x4
#define HWIO_QFPROM_CORR_RD_PERM_LSB_PTE_SHFT                                                             0x2
#define HWIO_QFPROM_CORR_RD_PERM_LSB_MRC_2_0_BMSK                                                         0x2
#define HWIO_QFPROM_CORR_RD_PERM_LSB_MRC_2_0_SHFT                                                         0x1
#define HWIO_QFPROM_CORR_RD_PERM_LSB_CRI_CM_PRIVATE_BMSK                                                  0x1
#define HWIO_QFPROM_CORR_RD_PERM_LSB_CRI_CM_PRIVATE_SHFT                                                  0x0

#define HWIO_QFPROM_CORR_RD_PERM_MSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004154)
#define HWIO_QFPROM_CORR_RD_PERM_MSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004154)
#define HWIO_QFPROM_CORR_RD_PERM_MSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004154)
#define HWIO_QFPROM_CORR_RD_PERM_MSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_CORR_RD_PERM_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_RD_PERM_MSB_ADDR, HWIO_QFPROM_CORR_RD_PERM_MSB_RMSK)
#define HWIO_QFPROM_CORR_RD_PERM_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_RD_PERM_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_RD_PERM_MSB_RSVD0_BMSK                                                    0xffffffff
#define HWIO_QFPROM_CORR_RD_PERM_MSB_RSVD0_SHFT                                                           0x0

#define HWIO_QFPROM_CORR_WR_PERM_LSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004158)
#define HWIO_QFPROM_CORR_WR_PERM_LSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004158)
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004158)
#define HWIO_QFPROM_CORR_WR_PERM_LSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_CORR_WR_PERM_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_WR_PERM_LSB_ADDR, HWIO_QFPROM_CORR_WR_PERM_LSB_RMSK)
#define HWIO_QFPROM_CORR_WR_PERM_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_WR_PERM_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_WR_PERM_LSB_RSVD0_BMSK                                                    0xf0000000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_RSVD0_SHFT                                                          0x1c
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG27_BMSK                                           0x8000000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG27_SHFT                                                0x1b
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG26_BMSK                                           0x4000000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG26_SHFT                                                0x1a
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG25_BMSK                                           0x2000000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG25_SHFT                                                0x19
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG24_BMSK                                           0x1000000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG24_SHFT                                                0x18
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG23_BMSK                                            0x800000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SPARE_REG23_SHFT                                                0x17
#define HWIO_QFPROM_CORR_WR_PERM_LSB_BOOT_ROM_PATCH_BMSK                                             0x400000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_BOOT_ROM_PATCH_SHFT                                                 0x16
#define HWIO_QFPROM_CORR_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_BMSK                                     0x200000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_SHFT                                         0x15
#define HWIO_QFPROM_CORR_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_BMSK                                     0x100000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_SHFT                                         0x14
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SEC_BOOT_BMSK                                                0x80000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_SEC_BOOT_SHFT                                                   0x13
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_IMAGE_ENCR_KEY_BMSK                                          0x40000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_IMAGE_ENCR_KEY_SHFT                                             0x12
#define HWIO_QFPROM_CORR_WR_PERM_LSB_QC_SPARE_REG17_BMSK                                              0x20000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_QC_SPARE_REG17_SHFT                                                 0x11
#define HWIO_QFPROM_CORR_WR_PERM_LSB_QC_SPARE_REG16_BMSK                                              0x10000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_QC_SPARE_REG16_SHFT                                                 0x10
#define HWIO_QFPROM_CORR_WR_PERM_LSB_CM_FEAT_CONFIG_BMSK                                               0x8000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_CM_FEAT_CONFIG_SHFT                                                  0xf
#define HWIO_QFPROM_CORR_WR_PERM_LSB_MEM_CONFIG_BMSK                                                   0x4000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_MEM_CONFIG_SHFT                                                      0xe
#define HWIO_QFPROM_CORR_WR_PERM_LSB_CALIB_BMSK                                                        0x2000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_CALIB_SHFT                                                           0xd
#define HWIO_QFPROM_CORR_WR_PERM_LSB_PK_HASH0_BMSK                                                     0x1000
#define HWIO_QFPROM_CORR_WR_PERM_LSB_PK_HASH0_SHFT                                                        0xc
#define HWIO_QFPROM_CORR_WR_PERM_LSB_FEAT_CONFIG_BMSK                                                   0x800
#define HWIO_QFPROM_CORR_WR_PERM_LSB_FEAT_CONFIG_SHFT                                                     0xb
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_CONFIG_BMSK                                                    0x400
#define HWIO_QFPROM_CORR_WR_PERM_LSB_OEM_CONFIG_SHFT                                                      0xa
#define HWIO_QFPROM_CORR_WR_PERM_LSB_ANTI_ROLLBACK_4_BMSK                                               0x200
#define HWIO_QFPROM_CORR_WR_PERM_LSB_ANTI_ROLLBACK_4_SHFT                                                 0x9
#define HWIO_QFPROM_CORR_WR_PERM_LSB_ANTI_ROLLBACK_3_BMSK                                               0x100
#define HWIO_QFPROM_CORR_WR_PERM_LSB_ANTI_ROLLBACK_3_SHFT                                                 0x8
#define HWIO_QFPROM_CORR_WR_PERM_LSB_ANTI_ROLLBACK_2_BMSK                                                0x80
#define HWIO_QFPROM_CORR_WR_PERM_LSB_ANTI_ROLLBACK_2_SHFT                                                 0x7
#define HWIO_QFPROM_CORR_WR_PERM_LSB_ANTI_ROLLBACK_1_BMSK                                                0x40
#define HWIO_QFPROM_CORR_WR_PERM_LSB_ANTI_ROLLBACK_1_SHFT                                                 0x6
#define HWIO_QFPROM_CORR_WR_PERM_LSB_FEC_EN_BMSK                                                         0x20
#define HWIO_QFPROM_CORR_WR_PERM_LSB_FEC_EN_SHFT                                                          0x5
#define HWIO_QFPROM_CORR_WR_PERM_LSB_WR_PERM_BMSK                                                        0x10
#define HWIO_QFPROM_CORR_WR_PERM_LSB_WR_PERM_SHFT                                                         0x4
#define HWIO_QFPROM_CORR_WR_PERM_LSB_RD_PERM_BMSK                                                         0x8
#define HWIO_QFPROM_CORR_WR_PERM_LSB_RD_PERM_SHFT                                                         0x3
#define HWIO_QFPROM_CORR_WR_PERM_LSB_PTE_BMSK                                                             0x4
#define HWIO_QFPROM_CORR_WR_PERM_LSB_PTE_SHFT                                                             0x2
#define HWIO_QFPROM_CORR_WR_PERM_LSB_MRC_2_0_BMSK                                                         0x2
#define HWIO_QFPROM_CORR_WR_PERM_LSB_MRC_2_0_SHFT                                                         0x1
#define HWIO_QFPROM_CORR_WR_PERM_LSB_CRI_CM_PRIVATE_BMSK                                                  0x1
#define HWIO_QFPROM_CORR_WR_PERM_LSB_CRI_CM_PRIVATE_SHFT                                                  0x0

#define HWIO_QFPROM_CORR_WR_PERM_MSB_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000415c)
#define HWIO_QFPROM_CORR_WR_PERM_MSB_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000415c)
#define HWIO_QFPROM_CORR_WR_PERM_MSB_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000415c)
#define HWIO_QFPROM_CORR_WR_PERM_MSB_RMSK                                                          0xffffffff
#define HWIO_QFPROM_CORR_WR_PERM_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_WR_PERM_MSB_ADDR, HWIO_QFPROM_CORR_WR_PERM_MSB_RMSK)
#define HWIO_QFPROM_CORR_WR_PERM_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_WR_PERM_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_WR_PERM_MSB_RSVD0_BMSK                                                    0xffffffff
#define HWIO_QFPROM_CORR_WR_PERM_MSB_RSVD0_SHFT                                                           0x0

#define HWIO_QFPROM_CORR_FEC_EN_LSB_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004160)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004160)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004160)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_RMSK                                                           0xffffffff
#define HWIO_QFPROM_CORR_FEC_EN_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEC_EN_LSB_ADDR, HWIO_QFPROM_CORR_FEC_EN_LSB_RMSK)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEC_EN_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_RSVD0_BMSK                                                     0xf0000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_RSVD0_SHFT                                                           0x1c
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION27_FEC_EN_BMSK                                            0x8000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION27_FEC_EN_SHFT                                                 0x1b
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION26_FEC_EN_BMSK                                            0x4000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION26_FEC_EN_SHFT                                                 0x1a
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION25_FEC_EN_BMSK                                            0x2000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION25_FEC_EN_SHFT                                                 0x19
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION24_FEC_EN_BMSK                                            0x1000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION24_FEC_EN_SHFT                                                 0x18
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION23_FEC_EN_BMSK                                             0x800000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION23_FEC_EN_SHFT                                                 0x17
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION22_FEC_EN_BMSK                                             0x400000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION22_FEC_EN_SHFT                                                 0x16
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION21_FEC_EN_BMSK                                             0x200000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION21_FEC_EN_SHFT                                                 0x15
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION20_FEC_EN_BMSK                                             0x100000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION20_FEC_EN_SHFT                                                 0x14
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION19_FEC_EN_BMSK                                              0x80000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION19_FEC_EN_SHFT                                                 0x13
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION18_FEC_EN_BMSK                                              0x40000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION18_FEC_EN_SHFT                                                 0x12
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION17_FEC_EN_BMSK                                              0x20000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION17_FEC_EN_SHFT                                                 0x11
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION16_FEC_EN_BMSK                                              0x10000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION16_FEC_EN_SHFT                                                 0x10
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION15_FEC_EN_BMSK                                               0x8000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION15_FEC_EN_SHFT                                                  0xf
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION14_FEC_EN_BMSK                                               0x4000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION14_FEC_EN_SHFT                                                  0xe
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION13_FEC_EN_BMSK                                               0x2000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION13_FEC_EN_SHFT                                                  0xd
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION12_FEC_EN_BMSK                                               0x1000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION12_FEC_EN_SHFT                                                  0xc
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION11_FEC_EN_BMSK                                                0x800
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION11_FEC_EN_SHFT                                                  0xb
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION10_FEC_EN_BMSK                                                0x400
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION10_FEC_EN_SHFT                                                  0xa
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION9_FEC_EN_BMSK                                                 0x200
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION9_FEC_EN_SHFT                                                   0x9
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION8_FEC_EN_BMSK                                                 0x100
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION8_FEC_EN_SHFT                                                   0x8
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION7_FEC_EN_BMSK                                                  0x80
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION7_FEC_EN_SHFT                                                   0x7
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION6_FEC_EN_BMSK                                                  0x40
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION6_FEC_EN_SHFT                                                   0x6
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION5_FEC_EN_BMSK                                                  0x20
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION5_FEC_EN_SHFT                                                   0x5
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION4_FEC_EN_BMSK                                                  0x10
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION4_FEC_EN_SHFT                                                   0x4
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION3_FEC_EN_BMSK                                                   0x8
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION3_FEC_EN_SHFT                                                   0x3
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION2_FEC_EN_BMSK                                                   0x4
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION2_FEC_EN_SHFT                                                   0x2
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION1_FEC_EN_BMSK                                                   0x2
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION1_FEC_EN_SHFT                                                   0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION0_FEC_EN_BMSK                                                   0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION0_FEC_EN_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_FEC_EN_MSB_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004164)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004164)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004164)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_RMSK                                                           0xffffffff
#define HWIO_QFPROM_CORR_FEC_EN_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEC_EN_MSB_ADDR, HWIO_QFPROM_CORR_FEC_EN_MSB_RMSK)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEC_EN_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_RSVD0_BMSK                                                     0xffffffff
#define HWIO_QFPROM_CORR_FEC_EN_MSB_RSVD0_SHFT                                                            0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004168)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004168)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004168)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_XBL0_BMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_XBL0_SHFT                                                    0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000416c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000416c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000416c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_XBL1_BMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_XBL1_SHFT                                                    0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004170)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004170)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004170)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_PIL_SUBSYSTEM_31_0_BMSK                               0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_PIL_SUBSYSTEM_31_0_SHFT                                      0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004174)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004174)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004174)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_XBL_SEC_BMSK                                          0xfe000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_XBL_SEC_SHFT                                                0x19
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_RPM_BMSK                                               0x1fe0000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_RPM_SHFT                                                    0x11
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_TZ_BMSK                                                  0x1ffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_TZ_SHFT                                                      0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004178)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004178)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004178)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_XBL_CONFIG_1_0_BMSK                                   0xc0000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_XBL_CONFIG_1_0_SHFT                                         0x1e
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_TQS_HASH_ACTIVE_BMSK                                  0x3e000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_TQS_HASH_ACTIVE_SHFT                                        0x19
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_RPMB_KEY_PROVISIONED_BMSK                              0x1000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_RPMB_KEY_PROVISIONED_SHFT                                   0x18
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_PIL_SUBSYSTEM_47_32_BMSK                                0xffff00
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_PIL_SUBSYSTEM_47_32_SHFT                                     0x8
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_SAFESWITCH_BMSK                                             0xff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_SAFESWITCH_SHFT                                              0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000417c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000417c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000417c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_XBL_CONFIG_5_2_BMSK                                   0xf0000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_XBL_CONFIG_5_2_SHFT                                         0x1c
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_DEVICE_CFG_BMSK                                        0xffe0000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_DEVICE_CFG_SHFT                                             0x11
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_DEBUG_POLICY_BMSK                                        0x1f000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_DEBUG_POLICY_SHFT                                            0xc
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_HYPERVISOR_BMSK                                            0xfff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_HYPERVISOR_SHFT                                              0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004180)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004180)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004180)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_MSS_BMSK                                              0xffff0000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_MSS_SHFT                                                    0x10
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_MISC_BMSK                                                 0xffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_LSB_MISC_SHFT                                                    0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004184)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004184)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004184)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_SIMLOCK_BMSK                                          0x80000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_SIMLOCK_SHFT                                                0x1f
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_RSVD0_BMSK                                            0x7fffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_4_MSB_RSVD0_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004188)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004188)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004188)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                      0x80000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                            0x1f
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SHARED_QSEE_SPIDEN_DISABLE_BMSK                       0x40000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SHARED_QSEE_SPIDEN_DISABLE_SHFT                             0x1e
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ALL_DEBUG_DISABLE_BMSK                                0x20000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ALL_DEBUG_DISABLE_SHFT                                      0x1d
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_DEBUG_POLICY_DISABLE_BMSK                             0x10000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_DEBUG_POLICY_DISABLE_SHFT                                   0x1c
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD3_BMSK                                             0xc000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD3_SHFT                                                  0x1a
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_DEBUG_DISABLE_IN_ROM_BMSK                              0x2000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_DEBUG_DISABLE_IN_ROM_SHFT                                   0x19
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD2_BMSK                                             0x1000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD2_SHFT                                                  0x18
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_APPS_HASH_INTEGRITY_CHECK_DISABLE_BMSK                  0x800000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_APPS_HASH_INTEGRITY_CHECK_DISABLE_SHFT                      0x17
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_USB_SS_DISABLE_BMSK                                     0x400000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_USB_SS_DISABLE_SHFT                                         0x16
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SW_ROT_USE_SERIAL_NUM_BMSK                              0x200000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SW_ROT_USE_SERIAL_NUM_SHFT                                  0x15
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_DISABLE_ROT_TRANSFER_BMSK                               0x100000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_DISABLE_ROT_TRANSFER_SHFT                                   0x14
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_IMAGE_ENCRYPTION_ENABLE_BMSK                             0x80000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_IMAGE_ENCRYPTION_ENABLE_SHFT                                0x13
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ROOT_CERT_TOTAL_NUM_BMSK                                 0x60000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ROOT_CERT_TOTAL_NUM_SHFT                                    0x11
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD1_BMSK                                               0x10000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD1_SHFT                                                  0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_PBL_LOG_DISABLE_BMSK                                      0x8000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_PBL_LOG_DISABLE_SHFT                                         0xf
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_WDOG_EN_BMSK                                              0x4000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_WDOG_EN_SHFT                                                 0xe
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_BMSK                 0x2000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_SHFT                    0xd
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SW_FUSE_PROG_DISABLE_BMSK                                 0x1000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SW_FUSE_PROG_DISABLE_SHFT                                    0xc
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD0_BMSK                                                 0xf00
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD0_SHFT                                                   0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FAST_BOOT_BMSK                                              0xe0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FAST_BOOT_SHFT                                               0x5
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_BMSK                                    0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_SHFT                                     0x4
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FORCE_USB_BOOT_DISABLE_BMSK                                  0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FORCE_USB_BOOT_DISABLE_SHFT                                  0x3
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_BMSK                                     0x4
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_SHFT                                     0x2
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_BMSK                                            0x2
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_SHFT                                            0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_BMSK                                         0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_SHFT                                         0x0

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000418c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000418c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000418c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RSVD0_BMSK                                            0xfffff000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RSVD0_SHFT                                                   0xc
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_NAND_XFER_PARAM_BMSK                                       0x800
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_NAND_XFER_PARAM_SHFT                                         0xb
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MISC2_DEBUG_DISABLE_BMSK                            0x400
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MISC2_DEBUG_DISABLE_SHFT                              0xa
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MISC1_DEBUG_DISABLE_BMSK                            0x200
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MISC1_DEBUG_DISABLE_SHFT                              0x9
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MISC_DEBUG_DISABLE_BMSK                             0x100
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MISC_DEBUG_DISABLE_SHFT                               0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_BMSK                                     0x80
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_SHFT                                      0x7
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_BMSK                                     0x40
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_SHFT                                      0x6
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_NS_NIDEN_DISABLE_BMSK                                0x20
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_NS_NIDEN_DISABLE_SHFT                                 0x5
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_NS_DBGEN_DISABLE_BMSK                                0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_NS_DBGEN_DISABLE_SHFT                                 0x4
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_CP_NIDEN_DISABLE_BMSK                                 0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_CP_NIDEN_DISABLE_SHFT                                 0x3
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_CP_DBGEN_DISABLE_BMSK                                 0x4
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_CP_DBGEN_DISABLE_SHFT                                 0x2
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MSS_NIDEN_DISABLE_BMSK                                0x2
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MSS_NIDEN_DISABLE_SHFT                                0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MSS_DBGEN_DISABLE_BMSK                                0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SHARED_MSS_DBGEN_DISABLE_SHFT                                0x0

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004190)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004190)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004190)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_DISABLE_RSA_BMSK                                      0x80000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_DISABLE_RSA_SHFT                                            0x1f
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RSVD2_BMSK                                            0x7fff8000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RSVD2_SHFT                                                   0xf
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG27_SECURE_BMSK                               0x4000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG27_SECURE_SHFT                                  0xe
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG26_SECURE_BMSK                               0x2000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG26_SECURE_SHFT                                  0xd
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG25_SECURE_BMSK                               0x1000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG25_SECURE_SHFT                                  0xc
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG24_SECURE_BMSK                                0x800
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG24_SECURE_SHFT                                  0xb
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG23_SECURE_BMSK                                0x400
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_SPARE_REG23_SECURE_SHFT                                  0xa
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RSVD1_BMSK                                                 0x3f8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RSVD1_SHFT                                                   0x3
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RSVD0_BMSK                                                   0x7
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RSVD0_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004194)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004194)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004194)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_OEM_PRODUCT_ID_BMSK                                   0xffff0000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_OEM_PRODUCT_ID_SHFT                                         0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_OEM_HW_ID_BMSK                                            0xffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_OEM_HW_ID_SHFT                                               0x0

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004198)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004198)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004198)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_PERIPH_VID_BMSK                                       0xffff0000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_PERIPH_VID_SHFT                                             0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_PERIPH_PID_BMSK                                           0xffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_LSB_PERIPH_PID_SHFT                                              0x0

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000419c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000419c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000419c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_RSVD0_BMSK                                            0xffffff00
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_RSVD0_SHFT                                                   0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_ANTI_ROLLBACK_FEATURE_EN_BMSK                               0xff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW2_MSB_ANTI_ROLLBACK_FEATURE_EN_SHFT                                0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041a0)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041a0)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041a0)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_1_BMSK                   0x80000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_1_SHFT                         0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RSVD1_BMSK                                           0x40000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RSVD1_SHFT                                                 0x1e
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_BMSK                                   0x20000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_SHFT                                         0x1d
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_0_BMSK                   0x10000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_0_SHFT                         0x1c
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_BMSK                                    0x8000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_SHFT                                         0x1b
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RSVD0_BMSK                                            0x7ffc000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RSVD0_SHFT                                                  0xe
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_HDMI_DISABLE_BMSK                                        0x2000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_HDMI_DISABLE_SHFT                                           0xd
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_TURING_Q6_DISABLE_BMSK                                   0x1000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_TURING_Q6_DISABLE_SHFT                                      0xc
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_TURING_Q6SS_HVX_DISABLE_BMSK                              0x800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_TURING_Q6SS_HVX_DISABLE_SHFT                                0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_EMAC_DISABLE_BMSK                                         0x400
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_EMAC_DISABLE_SHFT                                           0xa
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_PRNG_TESTMODE_DISABLE_BMSK                                0x200
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_PRNG_TESTMODE_DISABLE_SHFT                                  0x9
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_SENSOR_FUNC_DISABLE_BMSK                            0x100
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_SENSOR_FUNC_DISABLE_SHFT                              0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_BMSK                   0x80
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_SHFT                    0x7
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_DISABLE_BMSK                          0x40
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_DISABLE_SHFT                           0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_SVA_DISABLE_BMSK                                     0x20
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_SVA_DISABLE_SHFT                                      0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_Q6_TCM_BOOT_DISABLE_BMSK                             0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_LPASS_Q6_TCM_BOOT_DISABLE_SHFT                              0x4
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ENABLE_DEVICE_IN_TEST_MODE_BMSK                             0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ENABLE_DEVICE_IN_TEST_MODE_SHFT                             0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ARM_CE_DISABLE_USAGE_BMSK                                   0x4
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ARM_CE_DISABLE_USAGE_SHFT                                   0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_CE_BAM_DISABLE_BMSK                                         0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_CE_BAM_DISABLE_SHFT                                         0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_XBL_SEC_AUTH_DISABLE_BMSK                                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_XBL_SEC_AUTH_DISABLE_SHFT                                   0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041a4)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041a4)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041a4)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD5_BMSK                                           0x80000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD5_SHFT                                                 0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_BMSK                          0x40000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_SHFT                                0x1e
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_3_BMSK                          0x20000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_3_SHFT                                0x1d
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_2_BMSK                          0x10000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_2_SHFT                                0x1c
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_1_BMSK                           0x8000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_1_SHFT                                0x1b
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_0_BMSK                           0x4000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_0_SHFT                                0x1a
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD4_BMSK                                            0x3000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD4_SHFT                                                 0x18
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_BMSK                           0x800000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_SHFT                               0x17
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_BMSK                           0x400000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_SHFT                               0x16
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_BMSK                                 0x200000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_SHFT                                     0x15
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD3_BMSK                                             0x1c0000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD3_SHFT                                                 0x12
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_MSMC_DCC_DISABLE_BMSK                                   0x20000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_MSMC_DCC_DISABLE_SHFT                                      0x11
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CLOCKCFG_BMSK                                      0x18000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_CLOCKCFG_SHFT                                          0xf
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD2_BMSK                                               0x7800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD2_SHFT                                                  0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_GFX_FRQ_LIM_FUSE_BMSK                                     0x600
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_GFX_FRQ_LIM_FUSE_SHFT                                       0x9
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_DDR_FRQ_LIM_FUSE_BMSK                                     0x180
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_DDR_FRQ_LIM_FUSE_SHFT                                       0x7
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD1_BMSK                                                 0x40
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD1_SHFT                                                  0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_BMSK                                     0x20
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_SHFT                                      0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_BMSK                                   0x18
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_SHFT                                    0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_DISPLAY_RESOLUTION1_LIMITER_BMSK                            0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_DISPLAY_RESOLUTION1_LIMITER_SHFT                            0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD0_BMSK                                                  0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RSVD0_SHFT                                                  0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041a8)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041a8)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041a8)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_RSVD0_BMSK                                           0xffe00000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_RSVD0_SHFT                                                 0x15
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MISC_DEBUG_DISABLE_BMSK                      0x100000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MISC_DEBUG_DISABLE_SHFT                          0x14
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_BMSK                              0x80000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_SHFT                                 0x13
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_BMSK                              0x40000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_SHFT                                 0x12
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_NIDEN_DISABLE_BMSK                         0x20000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_NIDEN_DISABLE_SHFT                            0x11
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_DBGEN_DISABLE_BMSK                         0x10000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_DBGEN_DISABLE_SHFT                            0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_NIDEN_DISABLE_BMSK                          0x8000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_NIDEN_DISABLE_SHFT                             0xf
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_DBGEN_DISABLE_BMSK                          0x4000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_DBGEN_DISABLE_SHFT                             0xe
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_NIDEN_DISABLE_BMSK                         0x2000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_NIDEN_DISABLE_SHFT                            0xd
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_DBGEN_DISABLE_BMSK                         0x1000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_DBGEN_DISABLE_SHFT                            0xc
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                       0x800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                         0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPIDEN_DISABLE_BMSK                        0x400
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPIDEN_DISABLE_SHFT                          0xa
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_NIDEN_DISABLE_BMSK                             0x200
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_NIDEN_DISABLE_SHFT                               0x9
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_DBGEN_DISABLE_BMSK                             0x100
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_DBGEN_DISABLE_SHFT                               0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_NIDEN_DISABLE_BMSK                              0x80
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_NIDEN_DISABLE_SHFT                               0x7
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_DBGEN_DISABLE_BMSK                              0x40
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_DBGEN_DISABLE_SHFT                               0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_NIDEN_DISABLE_BMSK                             0x20
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_NIDEN_DISABLE_SHFT                              0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_DBGEN_DISABLE_BMSK                             0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_DBGEN_DISABLE_SHFT                              0x4
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPNIDEN_DISABLE_BMSK                           0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPNIDEN_DISABLE_SHFT                           0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPIDEN_DISABLE_BMSK                            0x4
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPIDEN_DISABLE_SHFT                            0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_BMSK                                        0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_SHFT                                        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_BMSK                                            0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_SHFT                                            0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041ac)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041ac)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041ac)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_BMSK                          0xfe000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_SHFT                                0x19
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_BMSK                                0x1ffff80
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_SHFT                                      0x7
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_RSVD0_BMSK                                                 0x40
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_RSVD0_SHFT                                                  0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_BMSK                                0x3f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_SHFT                                 0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041b0)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041b0)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041b0)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_BMSK                0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_SHFT                       0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041b4)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041b4)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041b4)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE0_BMSK                                          0x80000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE0_SHFT                                                0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_A53SS_DEFEATURE_L2CACHE_1_BMSK                       0x40000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_A53SS_DEFEATURE_L2CACHE_1_SHFT                             0x1e
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_PBL_QSEE_BOOT_FLOW_DISABLE_BMSK                      0x20000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_PBL_QSEE_BOOT_FLOW_DISABLE_SHFT                            0x1d
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_4_BMSK                             0x10000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_4_SHFT                                   0x1c
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_TRIGGER_DISABLE_BMSK                        0x8000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_TRIGGER_DISABLE_SHFT                             0x1b
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_FOUNDRY_ID_BMSK                                       0x7800000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_FOUNDRY_ID_SHFT                                            0x17
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_BMSK                                 0x780000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_SHFT                                     0x13
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_7_BMSK                             0x40000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_7_SHFT                                0x12
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_6_BMSK                             0x20000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_6_SHFT                                0x11
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_5_BMSK                             0x10000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_5_SHFT                                0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_RSVD1_BMSK                                               0x8000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_RSVD1_SHFT                                                  0xf
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_BMSK                                 0x4000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_SHFT                                    0xe
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_BMSK                                 0x3000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_SHFT                                    0xc
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_BMSK                                   0x800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_SHFT                                     0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_RSVD0_BMSK                                                0x700
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_RSVD0_SHFT                                                  0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_BMSK                                0xe0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_SHFT                                 0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                     0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                      0x0

#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_ADDR(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041b8 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_PHYS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041b8 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_OFFS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041b8 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_RMSK                                                    0xffffffff
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_MAXn                                                             6
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_HASH_DATA0_BMSK                                         0xffffffff
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_LSB_HASH_DATA0_SHFT                                                0x0

#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_ADDR(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041bc + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_PHYS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041bc + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_OFFS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041bc + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_RMSK                                                      0xffffff
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_MAXn                                                             6
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_HASH_DATA1_BMSK                                           0xffffff
#define HWIO_QFPROM_CORR_PK_HASH0_ROWn_MSB_HASH_DATA1_SHFT                                                0x0

#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041f0)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041f0)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041f0)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_DSI_PHY_BMSK                                                     0xf0
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_DSI_PHY_SHFT                                                      0x4
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_DSIPHY_PLL_BMSK                                                   0xf
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_DSIPHY_PLL_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041f4)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041f4)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041f4)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW0_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041f8)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041f8)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041f8)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW1_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041fc)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041fc)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041fc)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW1_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004200)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004200)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004200)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW2_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004204)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004204)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004204)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW2_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004208)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004208)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004208)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW3_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW3_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000420c)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000420c)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000420c)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW3_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW3_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004210)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004210)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004210)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW4_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW4_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004214)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004214)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004214)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW4_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW4_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004218)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004218)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004218)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW5_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW5_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000421c)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000421c)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000421c)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW5_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW5_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004220)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004220)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004220)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW6_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW6_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004224)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004224)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004224)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW6_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW6_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004228)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004228)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004228)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW7_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW7_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000422c)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000422c)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000422c)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW7_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW7_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004230)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004230)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004230)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW8_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW8_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004234)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004234)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004234)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW8_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW8_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004238)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004238)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004238)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW9_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW9_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000423c)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000423c)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000423c)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW9_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW9_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW10_LSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004240)
#define HWIO_QFPROM_CORR_CALIB_ROW10_LSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004240)
#define HWIO_QFPROM_CORR_CALIB_ROW10_LSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004240)
#define HWIO_QFPROM_CORR_CALIB_ROW10_LSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW10_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW10_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW10_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW10_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW10_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW10_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW10_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW10_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW10_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW10_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW10_MSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004244)
#define HWIO_QFPROM_CORR_CALIB_ROW10_MSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004244)
#define HWIO_QFPROM_CORR_CALIB_ROW10_MSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004244)
#define HWIO_QFPROM_CORR_CALIB_ROW10_MSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW10_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW10_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW10_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW10_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW10_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW10_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW10_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW10_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW10_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW10_MSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW11_LSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004248)
#define HWIO_QFPROM_CORR_CALIB_ROW11_LSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004248)
#define HWIO_QFPROM_CORR_CALIB_ROW11_LSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004248)
#define HWIO_QFPROM_CORR_CALIB_ROW11_LSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW11_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW11_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW11_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW11_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW11_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW11_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW11_LSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW11_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW11_LSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW11_LSB_IN)

#define HWIO_QFPROM_CORR_CALIB_ROW11_MSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000424c)
#define HWIO_QFPROM_CORR_CALIB_ROW11_MSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000424c)
#define HWIO_QFPROM_CORR_CALIB_ROW11_MSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000424c)
#define HWIO_QFPROM_CORR_CALIB_ROW11_MSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW11_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW11_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW11_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW11_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW11_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW11_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_CALIB_ROW11_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_CALIB_ROW11_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_CALIB_ROW11_MSB_ADDR,m,v,HWIO_QFPROM_CORR_CALIB_ROW11_MSB_IN)

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_ADDR(n)                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004250 + 0x8 * (n))
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_PHYS(n)                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004250 + 0x8 * (n))
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_OFFS(n)                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004250 + 0x8 * (n))
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_MAXn                                                          15
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_REDUN_DATA_BMSK                                       0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_LSB_REDUN_DATA_SHFT                                              0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_ADDR(n)                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004254 + 0x8 * (n))
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_PHYS(n)                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004254 + 0x8 * (n))
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_OFFS(n)                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004254 + 0x8 * (n))
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_MAXn                                                          15
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_REDUN_DATA_BMSK                                       0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROWn_MSB_REDUN_DATA_SHFT                                              0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042d0)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042d0)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042d0)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_1_BMSK                0x80000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_1_SHFT                      0x1f
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RSVD1_BMSK                                        0x40000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RSVD1_SHFT                                              0x1e
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_BMSK                                0x20000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_SHFT                                      0x1d
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_0_BMSK                0x10000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_DISPLAY_RESOLUTION0_LIMITER_0_SHFT                      0x1c
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_BMSK                                 0x8000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_SHFT                                      0x1b
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RSVD0_BMSK                                         0x7ffc000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RSVD0_SHFT                                               0xe
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_HDMI_DISABLE_BMSK                                     0x2000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_HDMI_DISABLE_SHFT                                        0xd
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_TURING_Q6_DISABLE_BMSK                                0x1000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_TURING_Q6_DISABLE_SHFT                                   0xc
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_TURING_Q6SS_HVX_DISABLE_BMSK                           0x800
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_TURING_Q6SS_HVX_DISABLE_SHFT                             0xb
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_EMAC_DISABLE_BMSK                                      0x400
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_EMAC_DISABLE_SHFT                                        0xa
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_PRNG_TESTMODE_DISABLE_BMSK                             0x200
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_PRNG_TESTMODE_DISABLE_SHFT                               0x9
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SENSOR_FUNC_DISABLE_BMSK                         0x100
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SENSOR_FUNC_DISABLE_SHFT                           0x8
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_BMSK                0x80
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_SHFT                 0x7
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_DISABLE_BMSK                       0x40
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SW_ISLAND_MODE_DISABLE_SHFT                        0x6
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SVA_DISABLE_BMSK                                  0x20
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_SVA_DISABLE_SHFT                                   0x5
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_Q6_TCM_BOOT_DISABLE_BMSK                          0x10
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_LPASS_Q6_TCM_BOOT_DISABLE_SHFT                           0x4
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ENABLE_DEVICE_IN_TEST_MODE_BMSK                          0x8
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ENABLE_DEVICE_IN_TEST_MODE_SHFT                          0x3
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ARM_CE_DISABLE_USAGE_BMSK                                0x4
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ARM_CE_DISABLE_USAGE_SHFT                                0x2
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_CE_BAM_DISABLE_BMSK                                      0x2
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_CE_BAM_DISABLE_SHFT                                      0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_XBL_SEC_AUTH_DISABLE_BMSK                                0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_XBL_SEC_AUTH_DISABLE_SHFT                                0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042d4)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042d4)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042d4)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD5_BMSK                                        0x80000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD5_SHFT                                              0x1f
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_BMSK                       0x40000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_SHFT                             0x1e
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_3_BMSK                       0x20000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_3_SHFT                             0x1d
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_2_BMSK                       0x10000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_2_SHFT                             0x1c
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_1_BMSK                        0x8000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_1_SHFT                             0x1b
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_0_BMSK                        0x4000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CFGCPUPRESENT_N_0_SHFT                             0x1a
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD4_BMSK                                         0x3000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD4_SHFT                                              0x18
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_BMSK                        0x800000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_SHFT                            0x17
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_BMSK                        0x400000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_SHFT                            0x16
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_BMSK                              0x200000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_SHFT                                  0x15
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD3_BMSK                                          0x1c0000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD3_SHFT                                              0x12
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_MSMC_DCC_DISABLE_BMSK                                0x20000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_MSMC_DCC_DISABLE_SHFT                                   0x11
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CLOCKCFG_BMSK                                   0x18000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_CLOCKCFG_SHFT                                       0xf
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD2_BMSK                                            0x7800
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD2_SHFT                                               0xb
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_GFX_FRQ_LIM_FUSE_BMSK                                  0x600
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_GFX_FRQ_LIM_FUSE_SHFT                                    0x9
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_DDR_FRQ_LIM_FUSE_BMSK                                  0x180
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_DDR_FRQ_LIM_FUSE_SHFT                                    0x7
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD1_BMSK                                              0x40
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD1_SHFT                                               0x6
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_BMSK                                  0x20
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_SHFT                                   0x5
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_BMSK                                0x18
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_SHFT                                 0x3
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_DISPLAY_RESOLUTION1_LIMITER_BMSK                         0x6
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_DISPLAY_RESOLUTION1_LIMITER_SHFT                         0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD0_BMSK                                               0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD0_SHFT                                               0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042d8)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042d8)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042d8)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_RSVD0_BMSK                                        0xffe00000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_RSVD0_SHFT                                              0x15
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MISC_DEBUG_DISABLE_BMSK                   0x100000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MISC_DEBUG_DISABLE_SHFT                       0x14
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_BMSK                           0x80000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_SHFT                              0x13
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_BMSK                           0x40000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_SHFT                              0x12
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_NIDEN_DISABLE_BMSK                      0x20000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_NIDEN_DISABLE_SHFT                         0x11
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_DBGEN_DISABLE_BMSK                      0x10000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_NS_DBGEN_DISABLE_SHFT                         0x10
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_NIDEN_DISABLE_BMSK                       0x8000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_NIDEN_DISABLE_SHFT                          0xf
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_DBGEN_DISABLE_BMSK                       0x4000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_CP_DBGEN_DISABLE_SHFT                          0xe
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_NIDEN_DISABLE_BMSK                      0x2000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_NIDEN_DISABLE_SHFT                         0xd
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_DBGEN_DISABLE_BMSK                      0x1000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_MSS_DBGEN_DISABLE_SHFT                         0xc
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                    0x800
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                      0xb
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPIDEN_DISABLE_BMSK                     0x400
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_QC_SHARED_QSEE_SPIDEN_DISABLE_SHFT                       0xa
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_NIDEN_DISABLE_BMSK                          0x200
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_NIDEN_DISABLE_SHFT                            0x9
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_DBGEN_DISABLE_BMSK                          0x100
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_NS_DBGEN_DISABLE_SHFT                            0x8
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_NIDEN_DISABLE_BMSK                           0x80
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_NIDEN_DISABLE_SHFT                            0x7
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_DBGEN_DISABLE_BMSK                           0x40
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_CP_DBGEN_DISABLE_SHFT                            0x6
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_NIDEN_DISABLE_BMSK                          0x20
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_NIDEN_DISABLE_SHFT                           0x5
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_DBGEN_DISABLE_BMSK                          0x10
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_MSS_DBGEN_DISABLE_SHFT                           0x4
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPNIDEN_DISABLE_BMSK                        0x8
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPNIDEN_DISABLE_SHFT                        0x3
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPIDEN_DISABLE_BMSK                         0x4
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PRIVATE_QSEE_SPIDEN_DISABLE_SHFT                         0x2
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_BMSK                                     0x2
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_SHFT                                     0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_BMSK                                         0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_SHFT                                         0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042dc)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042dc)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042dc)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_BMSK                       0xfe000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_SHFT                             0x19
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_BMSK                             0x1ffff80
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_SHFT                                   0x7
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_RSVD0_BMSK                                              0x40
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_RSVD0_SHFT                                               0x6
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_BMSK                             0x3f
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_SHFT                              0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042e0)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042e0)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042e0)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_BMSK             0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_SHFT                    0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042e4)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042e4)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042e4)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_A53SS_DEFEATURE_L2CACHE_1_BMSK                    0x40000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_A53SS_DEFEATURE_L2CACHE_1_SHFT                          0x1e
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_PBL_QSEE_BOOT_FLOW_DISABLE_BMSK                   0x20000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_PBL_QSEE_BOOT_FLOW_DISABLE_SHFT                         0x1d
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_4_BMSK                          0x10000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_4_SHFT                                0x1c
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_TRIGGER_DISABLE_BMSK                     0x8000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_TRIGGER_DISABLE_SHFT                          0x1b
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_FOUNDRY_ID_BMSK                                    0x7800000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_FOUNDRY_ID_SHFT                                         0x17
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_BMSK                              0x780000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_SHFT                                  0x13
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_7_BMSK                          0x40000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_7_SHFT                             0x12
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_6_BMSK                          0x20000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_6_SHFT                             0x11
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_5_BMSK                          0x10000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_CFGCPUPRESENT_N_5_SHFT                             0x10
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RSVD1_BMSK                                            0x8000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RSVD1_SHFT                                               0xf
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_BMSK                              0x4000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_SHFT                                 0xe
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_BMSK                              0x3000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_SHFT                                 0xc
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_BMSK                                0x800
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_SHFT                                  0xb
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RSVD0_BMSK                                             0x700
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RSVD0_SHFT                                               0x8
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_BMSK                             0xe0
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_SHFT                              0x5
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                  0x1f
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                   0x0

#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_ADDR(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004268 + 0x8 * (n))
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_PHYS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004268 + 0x8 * (n))
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_OFFS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004268 + 0x8 * (n))
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_RMSK                                                    0xffffffff
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_MAXn                                                            17
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_ADDR(n), HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_RMSK)
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_QC_SPARE_BMSK                                           0xffffffff
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_LSB_QC_SPARE_SHFT                                                  0x0

#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_ADDR(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000426c + 0x8 * (n))
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_PHYS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000426c + 0x8 * (n))
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_OFFS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000426c + 0x8 * (n))
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_RMSK                                                      0xffffff
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_MAXn                                                            17
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_ADDR(n), HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_RMSK)
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_QC_SPARE_BMSK                                             0xffffff
#define HWIO_QFPROM_CORR_QC_SPARE_REGn_MSB_QC_SPARE_SHFT                                                  0x0

#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_ADDR(n)                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042f8 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_PHYS(n)                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042f8 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_OFFS(n)                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042f8 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_RMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_MAXn                                                   1
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_KEY_DATA0_BMSK                                0xffffffff
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_LSB_KEY_DATA0_SHFT                                       0x0

#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_ADDR(n)                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042fc + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_PHYS(n)                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042fc + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_OFFS(n)                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042fc + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_RMSK                                            0xffffff
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_MAXn                                                   1
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_KEY_DATA1_BMSK                                  0xffffff
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROWn_MSB_KEY_DATA1_SHFT                                       0x0

#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_ADDR                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004308)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_PHYS                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004308)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_OFFS                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004308)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_RMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_RSVD0_BMSK                                    0xffff0000
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_RSVD0_SHFT                                          0x10
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_KEY_DATA0_BMSK                                    0xffff
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_LSB_KEY_DATA0_SHFT                                       0x0

#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_ADDR                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000430c)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_PHYS                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000430c)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_OFFS                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000430c)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RMSK                                            0xffffff
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RSVD0_BMSK                                      0xffffff
#define HWIO_QFPROM_CORR_OEM_IMAGE_ENCR_KEY_ROW2_MSB_RSVD0_SHFT                                           0x0

#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_ADDR(n)                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004310 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_PHYS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004310 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_OFFS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004310 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_RMSK                                                0xffffffff
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_MAXn                                                         1
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT4_BMSK                                      0xff000000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT4_SHFT                                            0x18
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT3_BMSK                                        0xff0000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT3_SHFT                                            0x10
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT2_BMSK                                          0xff00
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT2_SHFT                                             0x8
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT1_BMSK                                            0xff
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_LSB_SEC_BOOT1_SHFT                                             0x0

#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_ADDR(n)                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004314 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_PHYS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004314 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_OFFS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004314 + 0x8 * (n))
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_RMSK                                                  0xffffff
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_MAXn                                                         1
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT7_BMSK                                        0xff0000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT7_SHFT                                            0x10
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT6_BMSK                                          0xff00
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT6_SHFT                                             0x8
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT5_BMSK                                            0xff
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROWn_MSB_SEC_BOOT5_SHFT                                             0x0

#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n)                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004320 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_PHYS(n)                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004320 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_OFFS(n)                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004320 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_RMSK                                      0xffffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_MAXn                                               3
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_BMSK                            0xffffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_SHFT                                   0x0

#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n)                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004324 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_PHYS(n)                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004324 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_OFFS(n)                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004324 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RMSK                                        0xffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_MAXn                                               3
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_BMSK                              0xffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_SHFT                                   0x0

#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_ADDR                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004340)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_PHYS                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004340)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_OFFS                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004340)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_RMSK                                      0xffffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_ADDR, HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_RMSK)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_KEY_DATA0_BMSK                            0xffffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_LSB_KEY_DATA0_SHFT                                   0x0

#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_ADDR                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004344)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_PHYS                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004344)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_OFFS                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004344)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RMSK                                        0xffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_ADDR, HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RMSK)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RSVD0_BMSK                                  0xffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROW4_MSB_RSVD0_SHFT                                       0x0

#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n)                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004348 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_PHYS(n)                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004348 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_OFFS(n)                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004348 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_RMSK                                      0xffffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_MAXn                                               3
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_BMSK                            0xffffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_SHFT                                   0x0

#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n)                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000434c + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_PHYS(n)                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000434c + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_OFFS(n)                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000434c + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RMSK                                        0xffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_MAXn                                               3
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_BMSK                              0xffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_SHFT                                   0x0

#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_ADDR                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004368)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_PHYS                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004368)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_OFFS                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004368)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_RMSK                                      0xffffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_ADDR, HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_RMSK)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_KEY_DATA0_BMSK                            0xffffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_LSB_KEY_DATA0_SHFT                                   0x0

#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_ADDR                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000436c)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_PHYS                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000436c)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_OFFS                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000436c)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RMSK                                        0xffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_ADDR, HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RMSK)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RSVD0_BMSK                                  0xffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROW4_MSB_RSVD0_SHFT                                       0x0

#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_ADDR(n)                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004370 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_PHYS(n)                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004370 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_OFFS(n)                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004370 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_MAXn                                                           39
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_PATCH_DATA_BMSK                                        0xffffffff
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_PATCH_DATA_SHFT                                               0x0

#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_ADDR(n)                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004374 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PHYS(n)                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004374 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_OFFS(n)                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004374 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_RMSK                                                     0xffffff
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_MAXn                                                           39
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_RSVD0_BMSK                                               0xfe0000
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_RSVD0_SHFT                                                   0x11
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PATCH_ADDR_BMSK                                           0x1fffe
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PATCH_ADDR_SHFT                                               0x1
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PATCH_EN_BMSK                                                 0x1
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PATCH_EN_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_ADDR(n)                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004340 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_PHYS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004340 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_OFFS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004340 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_MAXn                                                      27
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_ADDR(n), HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_OEM_SPARE_BMSK                                    0xffffffff
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_LSB_OEM_SPARE_SHFT                                           0x0

#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_ADDR(n)                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004344 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_PHYS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004344 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_OFFS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004344 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_MAXn                                                      27
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_ADDR(n), HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_OEM_SPARE_BMSK                                    0xffffffff
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW0_MSB_OEM_SPARE_SHFT                                           0x0

#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_ADDR(n)                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004348 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_PHYS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004348 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_OFFS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004348 + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_MAXn                                                      27
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_ADDR(n), HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_OEM_SPARE_BMSK                                    0xffffffff
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_LSB_OEM_SPARE_SHFT                                           0x0

#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_ADDR(n)                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000434c + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_PHYS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000434c + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_OFFS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000434c + 0x10 * (n))
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_MAXn                                                      27
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_ADDR(n), HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_OEM_SPARE_BMSK                                    0xffffffff
#define HWIO_QFPROM_CORR_OEM_SPARE_REGn_ROW1_MSB_OEM_SPARE_SHFT                                           0x0

#define HWIO_SEC_CTRL_HW_VERSION_ADDR                                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006000)
#define HWIO_SEC_CTRL_HW_VERSION_PHYS                                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006000)
#define HWIO_SEC_CTRL_HW_VERSION_OFFS                                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006000)
#define HWIO_SEC_CTRL_HW_VERSION_RMSK                                                              0xffffffff
#define HWIO_SEC_CTRL_HW_VERSION_IN          \
        in_dword_masked(HWIO_SEC_CTRL_HW_VERSION_ADDR, HWIO_SEC_CTRL_HW_VERSION_RMSK)
#define HWIO_SEC_CTRL_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_SEC_CTRL_HW_VERSION_ADDR, m)
#define HWIO_SEC_CTRL_HW_VERSION_MAJOR_BMSK                                                        0xf0000000
#define HWIO_SEC_CTRL_HW_VERSION_MAJOR_SHFT                                                              0x1c
#define HWIO_SEC_CTRL_HW_VERSION_MINOR_BMSK                                                         0xfff0000
#define HWIO_SEC_CTRL_HW_VERSION_MINOR_SHFT                                                              0x10
#define HWIO_SEC_CTRL_HW_VERSION_STEP_BMSK                                                             0xffff
#define HWIO_SEC_CTRL_HW_VERSION_STEP_SHFT                                                                0x0

#define HWIO_FEATURE_CONFIG0_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006004)
#define HWIO_FEATURE_CONFIG0_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006004)
#define HWIO_FEATURE_CONFIG0_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006004)
#define HWIO_FEATURE_CONFIG0_RMSK                                                                  0xffffffff
#define HWIO_FEATURE_CONFIG0_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG0_ADDR, HWIO_FEATURE_CONFIG0_RMSK)
#define HWIO_FEATURE_CONFIG0_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG0_ADDR, m)
#define HWIO_FEATURE_CONFIG0_DISPLAY_RESOLUTION0_LIMITER_1_BMSK                                    0x80000000
#define HWIO_FEATURE_CONFIG0_DISPLAY_RESOLUTION0_LIMITER_1_SHFT                                          0x1f
#define HWIO_FEATURE_CONFIG0_RSVD1_BMSK                                                            0x40000000
#define HWIO_FEATURE_CONFIG0_RSVD1_SHFT                                                                  0x1e
#define HWIO_FEATURE_CONFIG0_DSI_0_DISABLE_BMSK                                                    0x20000000
#define HWIO_FEATURE_CONFIG0_DSI_0_DISABLE_SHFT                                                          0x1d
#define HWIO_FEATURE_CONFIG0_DISPLAY_RESOLUTION0_LIMITER_0_BMSK                                    0x10000000
#define HWIO_FEATURE_CONFIG0_DISPLAY_RESOLUTION0_LIMITER_0_SHFT                                          0x1c
#define HWIO_FEATURE_CONFIG0_NIDNT_DISABLE_BMSK                                                     0x8000000
#define HWIO_FEATURE_CONFIG0_NIDNT_DISABLE_SHFT                                                          0x1b
#define HWIO_FEATURE_CONFIG0_RSVD0_BMSK                                                             0x7ffc000
#define HWIO_FEATURE_CONFIG0_RSVD0_SHFT                                                                   0xe
#define HWIO_FEATURE_CONFIG0_HDMI_DISABLE_BMSK                                                         0x2000
#define HWIO_FEATURE_CONFIG0_HDMI_DISABLE_SHFT                                                            0xd
#define HWIO_FEATURE_CONFIG0_TURING_Q6_DISABLE_BMSK                                                    0x1000
#define HWIO_FEATURE_CONFIG0_TURING_Q6_DISABLE_SHFT                                                       0xc
#define HWIO_FEATURE_CONFIG0_TURING_Q6SS_HVX_DISABLE_BMSK                                               0x800
#define HWIO_FEATURE_CONFIG0_TURING_Q6SS_HVX_DISABLE_SHFT                                                 0xb
#define HWIO_FEATURE_CONFIG0_EMAC_DISABLE_BMSK                                                          0x400
#define HWIO_FEATURE_CONFIG0_EMAC_DISABLE_SHFT                                                            0xa
#define HWIO_FEATURE_CONFIG0_PRNG_TESTMODE_DISABLE_BMSK                                                 0x200
#define HWIO_FEATURE_CONFIG0_PRNG_TESTMODE_DISABLE_SHFT                                                   0x9
#define HWIO_FEATURE_CONFIG0_LPASS_SENSOR_FUNC_DISABLE_BMSK                                             0x100
#define HWIO_FEATURE_CONFIG0_LPASS_SENSOR_FUNC_DISABLE_SHFT                                               0x8
#define HWIO_FEATURE_CONFIG0_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_BMSK                                    0x80
#define HWIO_FEATURE_CONFIG0_LPASS_SW_ISLAND_MODE_Q6_CLK_DISABLE_SHFT                                     0x7
#define HWIO_FEATURE_CONFIG0_LPASS_SW_ISLAND_MODE_DISABLE_BMSK                                           0x40
#define HWIO_FEATURE_CONFIG0_LPASS_SW_ISLAND_MODE_DISABLE_SHFT                                            0x6
#define HWIO_FEATURE_CONFIG0_LPASS_SVA_DISABLE_BMSK                                                      0x20
#define HWIO_FEATURE_CONFIG0_LPASS_SVA_DISABLE_SHFT                                                       0x5
#define HWIO_FEATURE_CONFIG0_LPASS_Q6_TCM_BOOT_DISABLE_BMSK                                              0x10
#define HWIO_FEATURE_CONFIG0_LPASS_Q6_TCM_BOOT_DISABLE_SHFT                                               0x4
#define HWIO_FEATURE_CONFIG0_ENABLE_DEVICE_IN_TEST_MODE_BMSK                                              0x8
#define HWIO_FEATURE_CONFIG0_ENABLE_DEVICE_IN_TEST_MODE_SHFT                                              0x3
#define HWIO_FEATURE_CONFIG0_ARM_CE_DISABLE_USAGE_BMSK                                                    0x4
#define HWIO_FEATURE_CONFIG0_ARM_CE_DISABLE_USAGE_SHFT                                                    0x2
#define HWIO_FEATURE_CONFIG0_CE_BAM_DISABLE_BMSK                                                          0x2
#define HWIO_FEATURE_CONFIG0_CE_BAM_DISABLE_SHFT                                                          0x1
#define HWIO_FEATURE_CONFIG0_XBL_SEC_AUTH_DISABLE_BMSK                                                    0x1
#define HWIO_FEATURE_CONFIG0_XBL_SEC_AUTH_DISABLE_SHFT                                                    0x0

#define HWIO_FEATURE_CONFIG1_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006008)
#define HWIO_FEATURE_CONFIG1_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006008)
#define HWIO_FEATURE_CONFIG1_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006008)
#define HWIO_FEATURE_CONFIG1_RMSK                                                                  0xffffffff
#define HWIO_FEATURE_CONFIG1_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG1_ADDR, HWIO_FEATURE_CONFIG1_RMSK)
#define HWIO_FEATURE_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG1_ADDR, m)
#define HWIO_FEATURE_CONFIG1_RSVD5_BMSK                                                            0x80000000
#define HWIO_FEATURE_CONFIG1_RSVD5_SHFT                                                                  0x1f
#define HWIO_FEATURE_CONFIG1_CM_FEAT_CONFIG_DISABLE_BMSK                                           0x40000000
#define HWIO_FEATURE_CONFIG1_CM_FEAT_CONFIG_DISABLE_SHFT                                                 0x1e
#define HWIO_FEATURE_CONFIG1_APPS_CFGCPUPRESENT_N_3_BMSK                                           0x20000000
#define HWIO_FEATURE_CONFIG1_APPS_CFGCPUPRESENT_N_3_SHFT                                                 0x1d
#define HWIO_FEATURE_CONFIG1_APPS_CFGCPUPRESENT_N_2_BMSK                                           0x10000000
#define HWIO_FEATURE_CONFIG1_APPS_CFGCPUPRESENT_N_2_SHFT                                                 0x1c
#define HWIO_FEATURE_CONFIG1_APPS_CFGCPUPRESENT_N_1_BMSK                                            0x8000000
#define HWIO_FEATURE_CONFIG1_APPS_CFGCPUPRESENT_N_1_SHFT                                                 0x1b
#define HWIO_FEATURE_CONFIG1_APPS_CFGCPUPRESENT_N_0_BMSK                                            0x4000000
#define HWIO_FEATURE_CONFIG1_APPS_CFGCPUPRESENT_N_0_SHFT                                                 0x1a
#define HWIO_FEATURE_CONFIG1_RSVD4_BMSK                                                             0x3000000
#define HWIO_FEATURE_CONFIG1_RSVD4_SHFT                                                                  0x18
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY1_BMSK                                            0x800000
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY1_SHFT                                                0x17
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY0_BMSK                                            0x400000
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY0_SHFT                                                0x16
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_DISABLE_BMSK                                                  0x200000
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_DISABLE_SHFT                                                      0x15
#define HWIO_FEATURE_CONFIG1_RSVD3_BMSK                                                              0x1c0000
#define HWIO_FEATURE_CONFIG1_RSVD3_SHFT                                                                  0x12
#define HWIO_FEATURE_CONFIG1_MSMC_DCC_DISABLE_BMSK                                                    0x20000
#define HWIO_FEATURE_CONFIG1_MSMC_DCC_DISABLE_SHFT                                                       0x11
#define HWIO_FEATURE_CONFIG1_APPS_CLOCKCFG_BMSK                                                       0x18000
#define HWIO_FEATURE_CONFIG1_APPS_CLOCKCFG_SHFT                                                           0xf
#define HWIO_FEATURE_CONFIG1_RSVD2_BMSK                                                                0x7800
#define HWIO_FEATURE_CONFIG1_RSVD2_SHFT                                                                   0xb
#define HWIO_FEATURE_CONFIG1_GFX_FRQ_LIM_FUSE_BMSK                                                      0x600
#define HWIO_FEATURE_CONFIG1_GFX_FRQ_LIM_FUSE_SHFT                                                        0x9
#define HWIO_FEATURE_CONFIG1_DDR_FRQ_LIM_FUSE_BMSK                                                      0x180
#define HWIO_FEATURE_CONFIG1_DDR_FRQ_LIM_FUSE_SHFT                                                        0x7
#define HWIO_FEATURE_CONFIG1_RSVD1_BMSK                                                                  0x40
#define HWIO_FEATURE_CONFIG1_RSVD1_SHFT                                                                   0x6
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_CFG_BMSK                                                      0x20
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_CFG_SHFT                                                       0x5
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_DELAY_BMSK                                                    0x18
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_DELAY_SHFT                                                     0x3
#define HWIO_FEATURE_CONFIG1_DISPLAY_RESOLUTION1_LIMITER_BMSK                                             0x6
#define HWIO_FEATURE_CONFIG1_DISPLAY_RESOLUTION1_LIMITER_SHFT                                             0x1
#define HWIO_FEATURE_CONFIG1_RSVD0_BMSK                                                                   0x1
#define HWIO_FEATURE_CONFIG1_RSVD0_SHFT                                                                   0x0

#define HWIO_FEATURE_CONFIG2_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000600c)
#define HWIO_FEATURE_CONFIG2_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000600c)
#define HWIO_FEATURE_CONFIG2_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000600c)
#define HWIO_FEATURE_CONFIG2_RMSK                                                                  0xffffffff
#define HWIO_FEATURE_CONFIG2_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG2_ADDR, HWIO_FEATURE_CONFIG2_RMSK)
#define HWIO_FEATURE_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG2_ADDR, m)
#define HWIO_FEATURE_CONFIG2_RSVD0_BMSK                                                            0xffe00000
#define HWIO_FEATURE_CONFIG2_RSVD0_SHFT                                                                  0x15
#define HWIO_FEATURE_CONFIG2_QC_SHARED_MISC_DEBUG_DISABLE_BMSK                                       0x100000
#define HWIO_FEATURE_CONFIG2_QC_SHARED_MISC_DEBUG_DISABLE_SHFT                                           0x14
#define HWIO_FEATURE_CONFIG2_QC_APPS_NIDEN_DISABLE_BMSK                                               0x80000
#define HWIO_FEATURE_CONFIG2_QC_APPS_NIDEN_DISABLE_SHFT                                                  0x13
#define HWIO_FEATURE_CONFIG2_QC_APPS_DBGEN_DISABLE_BMSK                                               0x40000
#define HWIO_FEATURE_CONFIG2_QC_APPS_DBGEN_DISABLE_SHFT                                                  0x12
#define HWIO_FEATURE_CONFIG2_QC_SHARED_NS_NIDEN_DISABLE_BMSK                                          0x20000
#define HWIO_FEATURE_CONFIG2_QC_SHARED_NS_NIDEN_DISABLE_SHFT                                             0x11
#define HWIO_FEATURE_CONFIG2_QC_SHARED_NS_DBGEN_DISABLE_BMSK                                          0x10000
#define HWIO_FEATURE_CONFIG2_QC_SHARED_NS_DBGEN_DISABLE_SHFT                                             0x10
#define HWIO_FEATURE_CONFIG2_QC_SHARED_CP_NIDEN_DISABLE_BMSK                                           0x8000
#define HWIO_FEATURE_CONFIG2_QC_SHARED_CP_NIDEN_DISABLE_SHFT                                              0xf
#define HWIO_FEATURE_CONFIG2_QC_SHARED_CP_DBGEN_DISABLE_BMSK                                           0x4000
#define HWIO_FEATURE_CONFIG2_QC_SHARED_CP_DBGEN_DISABLE_SHFT                                              0xe
#define HWIO_FEATURE_CONFIG2_QC_SHARED_MSS_NIDEN_DISABLE_BMSK                                          0x2000
#define HWIO_FEATURE_CONFIG2_QC_SHARED_MSS_NIDEN_DISABLE_SHFT                                             0xd
#define HWIO_FEATURE_CONFIG2_QC_SHARED_MSS_DBGEN_DISABLE_BMSK                                          0x1000
#define HWIO_FEATURE_CONFIG2_QC_SHARED_MSS_DBGEN_DISABLE_SHFT                                             0xc
#define HWIO_FEATURE_CONFIG2_QC_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                                        0x800
#define HWIO_FEATURE_CONFIG2_QC_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                                          0xb
#define HWIO_FEATURE_CONFIG2_QC_SHARED_QSEE_SPIDEN_DISABLE_BMSK                                         0x400
#define HWIO_FEATURE_CONFIG2_QC_SHARED_QSEE_SPIDEN_DISABLE_SHFT                                           0xa
#define HWIO_FEATURE_CONFIG2_PRIVATE_NS_NIDEN_DISABLE_BMSK                                              0x200
#define HWIO_FEATURE_CONFIG2_PRIVATE_NS_NIDEN_DISABLE_SHFT                                                0x9
#define HWIO_FEATURE_CONFIG2_PRIVATE_NS_DBGEN_DISABLE_BMSK                                              0x100
#define HWIO_FEATURE_CONFIG2_PRIVATE_NS_DBGEN_DISABLE_SHFT                                                0x8
#define HWIO_FEATURE_CONFIG2_PRIVATE_CP_NIDEN_DISABLE_BMSK                                               0x80
#define HWIO_FEATURE_CONFIG2_PRIVATE_CP_NIDEN_DISABLE_SHFT                                                0x7
#define HWIO_FEATURE_CONFIG2_PRIVATE_CP_DBGEN_DISABLE_BMSK                                               0x40
#define HWIO_FEATURE_CONFIG2_PRIVATE_CP_DBGEN_DISABLE_SHFT                                                0x6
#define HWIO_FEATURE_CONFIG2_PRIVATE_MSS_NIDEN_DISABLE_BMSK                                              0x20
#define HWIO_FEATURE_CONFIG2_PRIVATE_MSS_NIDEN_DISABLE_SHFT                                               0x5
#define HWIO_FEATURE_CONFIG2_PRIVATE_MSS_DBGEN_DISABLE_BMSK                                              0x10
#define HWIO_FEATURE_CONFIG2_PRIVATE_MSS_DBGEN_DISABLE_SHFT                                               0x4
#define HWIO_FEATURE_CONFIG2_PRIVATE_QSEE_SPNIDEN_DISABLE_BMSK                                            0x8
#define HWIO_FEATURE_CONFIG2_PRIVATE_QSEE_SPNIDEN_DISABLE_SHFT                                            0x3
#define HWIO_FEATURE_CONFIG2_PRIVATE_QSEE_SPIDEN_DISABLE_BMSK                                             0x4
#define HWIO_FEATURE_CONFIG2_PRIVATE_QSEE_SPIDEN_DISABLE_SHFT                                             0x2
#define HWIO_FEATURE_CONFIG2_SM_BIST_DISABLE_BMSK                                                         0x2
#define HWIO_FEATURE_CONFIG2_SM_BIST_DISABLE_SHFT                                                         0x1
#define HWIO_FEATURE_CONFIG2_TIC_DISABLE_BMSK                                                             0x1
#define HWIO_FEATURE_CONFIG2_TIC_DISABLE_SHFT                                                             0x0

#define HWIO_FEATURE_CONFIG3_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006010)
#define HWIO_FEATURE_CONFIG3_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006010)
#define HWIO_FEATURE_CONFIG3_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006010)
#define HWIO_FEATURE_CONFIG3_RMSK                                                                  0xffffffff
#define HWIO_FEATURE_CONFIG3_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG3_ADDR, HWIO_FEATURE_CONFIG3_RMSK)
#define HWIO_FEATURE_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG3_ADDR, m)
#define HWIO_FEATURE_CONFIG3_SEC_TAP_ACCESS_DISABLE_BMSK                                           0xfe000000
#define HWIO_FEATURE_CONFIG3_SEC_TAP_ACCESS_DISABLE_SHFT                                                 0x19
#define HWIO_FEATURE_CONFIG3_TAP_INSTR_DISABLE_BMSK                                                 0x1ffff80
#define HWIO_FEATURE_CONFIG3_TAP_INSTR_DISABLE_SHFT                                                       0x7
#define HWIO_FEATURE_CONFIG3_RSVD0_BMSK                                                                  0x40
#define HWIO_FEATURE_CONFIG3_RSVD0_SHFT                                                                   0x6
#define HWIO_FEATURE_CONFIG3_APPS_PBL_PATCH_VERSION_BMSK                                                 0x3f
#define HWIO_FEATURE_CONFIG3_APPS_PBL_PATCH_VERSION_SHFT                                                  0x0

#define HWIO_FEATURE_CONFIG4_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006014)
#define HWIO_FEATURE_CONFIG4_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006014)
#define HWIO_FEATURE_CONFIG4_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006014)
#define HWIO_FEATURE_CONFIG4_RMSK                                                                  0xffffffff
#define HWIO_FEATURE_CONFIG4_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG4_ADDR, HWIO_FEATURE_CONFIG4_RMSK)
#define HWIO_FEATURE_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG4_ADDR, m)
#define HWIO_FEATURE_CONFIG4_TAP_GEN_SPARE_INSTR_DISABLE_31_0_BMSK                                 0xffffffff
#define HWIO_FEATURE_CONFIG4_TAP_GEN_SPARE_INSTR_DISABLE_31_0_SHFT                                        0x0

#define HWIO_FEATURE_CONFIG5_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006018)
#define HWIO_FEATURE_CONFIG5_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006018)
#define HWIO_FEATURE_CONFIG5_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006018)
#define HWIO_FEATURE_CONFIG5_RMSK                                                                  0xffffffff
#define HWIO_FEATURE_CONFIG5_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG5_ADDR, HWIO_FEATURE_CONFIG5_RMSK)
#define HWIO_FEATURE_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG5_ADDR, m)
#define HWIO_FEATURE_CONFIG5_SPARE0_BMSK                                                           0x80000000
#define HWIO_FEATURE_CONFIG5_SPARE0_SHFT                                                                 0x1f
#define HWIO_FEATURE_CONFIG5_A53SS_DEFEATURE_L2CACHE_1_BMSK                                        0x40000000
#define HWIO_FEATURE_CONFIG5_A53SS_DEFEATURE_L2CACHE_1_SHFT                                              0x1e
#define HWIO_FEATURE_CONFIG5_PBL_QSEE_BOOT_FLOW_DISABLE_BMSK                                       0x20000000
#define HWIO_FEATURE_CONFIG5_PBL_QSEE_BOOT_FLOW_DISABLE_SHFT                                             0x1d
#define HWIO_FEATURE_CONFIG5_APPS_PBL_PLL_CTRL_4_BMSK                                              0x10000000
#define HWIO_FEATURE_CONFIG5_APPS_PBL_PLL_CTRL_4_SHFT                                                    0x1c
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_TRIGGER_DISABLE_BMSK                                         0x8000000
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_TRIGGER_DISABLE_SHFT                                              0x1b
#define HWIO_FEATURE_CONFIG5_FOUNDRY_ID_BMSK                                                        0x7800000
#define HWIO_FEATURE_CONFIG5_FOUNDRY_ID_SHFT                                                             0x17
#define HWIO_FEATURE_CONFIG5_APPS_PBL_PLL_CTRL_BMSK                                                  0x780000
#define HWIO_FEATURE_CONFIG5_APPS_PBL_PLL_CTRL_SHFT                                                      0x13
#define HWIO_FEATURE_CONFIG5_APPS_CFGCPUPRESENT_N_7_BMSK                                              0x40000
#define HWIO_FEATURE_CONFIG5_APPS_CFGCPUPRESENT_N_7_SHFT                                                 0x12
#define HWIO_FEATURE_CONFIG5_APPS_CFGCPUPRESENT_N_6_BMSK                                              0x20000
#define HWIO_FEATURE_CONFIG5_APPS_CFGCPUPRESENT_N_6_SHFT                                                 0x11
#define HWIO_FEATURE_CONFIG5_APPS_CFGCPUPRESENT_N_5_BMSK                                              0x10000
#define HWIO_FEATURE_CONFIG5_APPS_CFGCPUPRESENT_N_5_SHFT                                                 0x10
#define HWIO_FEATURE_CONFIG5_RSVD1_BMSK                                                                0x8000
#define HWIO_FEATURE_CONFIG5_RSVD1_SHFT                                                                   0xf
#define HWIO_FEATURE_CONFIG5_APPS_AARCH64_ENABLE_BMSK                                                  0x4000
#define HWIO_FEATURE_CONFIG5_APPS_AARCH64_ENABLE_SHFT                                                     0xe
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_BMSK                                                  0x3000
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_SHFT                                                     0xc
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FROM_ROM_BMSK                                                    0x800
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FROM_ROM_SHFT                                                      0xb
#define HWIO_FEATURE_CONFIG5_RSVD0_BMSK                                                                 0x700
#define HWIO_FEATURE_CONFIG5_RSVD0_SHFT                                                                   0x8
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_BMSK                                                 0xe0
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_SHFT                                                  0x5
#define HWIO_FEATURE_CONFIG5_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                                      0x1f
#define HWIO_FEATURE_CONFIG5_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                                       0x0

#define HWIO_OEM_CONFIG0_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006040)
#define HWIO_OEM_CONFIG0_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006040)
#define HWIO_OEM_CONFIG0_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006040)
#define HWIO_OEM_CONFIG0_RMSK                                                                      0xffffffff
#define HWIO_OEM_CONFIG0_IN          \
        in_dword_masked(HWIO_OEM_CONFIG0_ADDR, HWIO_OEM_CONFIG0_RMSK)
#define HWIO_OEM_CONFIG0_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG0_ADDR, m)
#define HWIO_OEM_CONFIG0_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                                          0x80000000
#define HWIO_OEM_CONFIG0_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                                                0x1f
#define HWIO_OEM_CONFIG0_SHARED_QSEE_SPIDEN_DISABLE_BMSK                                           0x40000000
#define HWIO_OEM_CONFIG0_SHARED_QSEE_SPIDEN_DISABLE_SHFT                                                 0x1e
#define HWIO_OEM_CONFIG0_ALL_DEBUG_DISABLE_BMSK                                                    0x20000000
#define HWIO_OEM_CONFIG0_ALL_DEBUG_DISABLE_SHFT                                                          0x1d
#define HWIO_OEM_CONFIG0_DEBUG_POLICY_DISABLE_BMSK                                                 0x10000000
#define HWIO_OEM_CONFIG0_DEBUG_POLICY_DISABLE_SHFT                                                       0x1c
#define HWIO_OEM_CONFIG0_RSVD3_BMSK                                                                 0xc000000
#define HWIO_OEM_CONFIG0_RSVD3_SHFT                                                                      0x1a
#define HWIO_OEM_CONFIG0_DEBUG_DISABLE_IN_ROM_BMSK                                                  0x2000000
#define HWIO_OEM_CONFIG0_DEBUG_DISABLE_IN_ROM_SHFT                                                       0x19
#define HWIO_OEM_CONFIG0_RSVD2_BMSK                                                                 0x1000000
#define HWIO_OEM_CONFIG0_RSVD2_SHFT                                                                      0x18
#define HWIO_OEM_CONFIG0_APPS_HASH_INTEGRITY_CHECK_DISABLE_BMSK                                      0x800000
#define HWIO_OEM_CONFIG0_APPS_HASH_INTEGRITY_CHECK_DISABLE_SHFT                                          0x17
#define HWIO_OEM_CONFIG0_USB_SS_DISABLE_BMSK                                                         0x400000
#define HWIO_OEM_CONFIG0_USB_SS_DISABLE_SHFT                                                             0x16
#define HWIO_OEM_CONFIG0_SW_ROT_USE_SERIAL_NUM_BMSK                                                  0x200000
#define HWIO_OEM_CONFIG0_SW_ROT_USE_SERIAL_NUM_SHFT                                                      0x15
#define HWIO_OEM_CONFIG0_DISABLE_ROT_TRANSFER_BMSK                                                   0x100000
#define HWIO_OEM_CONFIG0_DISABLE_ROT_TRANSFER_SHFT                                                       0x14
#define HWIO_OEM_CONFIG0_IMAGE_ENCRYPTION_ENABLE_BMSK                                                 0x80000
#define HWIO_OEM_CONFIG0_IMAGE_ENCRYPTION_ENABLE_SHFT                                                    0x13
#define HWIO_OEM_CONFIG0_ROOT_CERT_TOTAL_NUM_BMSK                                                     0x60000
#define HWIO_OEM_CONFIG0_ROOT_CERT_TOTAL_NUM_SHFT                                                        0x11
#define HWIO_OEM_CONFIG0_RSVD1_BMSK                                                                   0x10000
#define HWIO_OEM_CONFIG0_RSVD1_SHFT                                                                      0x10
#define HWIO_OEM_CONFIG0_PBL_LOG_DISABLE_BMSK                                                          0x8000
#define HWIO_OEM_CONFIG0_PBL_LOG_DISABLE_SHFT                                                             0xf
#define HWIO_OEM_CONFIG0_WDOG_EN_BMSK                                                                  0x4000
#define HWIO_OEM_CONFIG0_WDOG_EN_SHFT                                                                     0xe
#define HWIO_OEM_CONFIG0_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_BMSK                                     0x2000
#define HWIO_OEM_CONFIG0_PBL_FDL_TIMEOUT_RESET_FEATURE_ENABLE_SHFT                                        0xd
#define HWIO_OEM_CONFIG0_SW_FUSE_PROG_DISABLE_BMSK                                                     0x1000
#define HWIO_OEM_CONFIG0_SW_FUSE_PROG_DISABLE_SHFT                                                        0xc
#define HWIO_OEM_CONFIG0_RSVD0_BMSK                                                                     0xf00
#define HWIO_OEM_CONFIG0_RSVD0_SHFT                                                                       0x8
#define HWIO_OEM_CONFIG0_FAST_BOOT_BMSK                                                                  0xe0
#define HWIO_OEM_CONFIG0_FAST_BOOT_SHFT                                                                   0x5
#define HWIO_OEM_CONFIG0_SDCC_MCLK_BOOT_FREQ_BMSK                                                        0x10
#define HWIO_OEM_CONFIG0_SDCC_MCLK_BOOT_FREQ_SHFT                                                         0x4
#define HWIO_OEM_CONFIG0_FORCE_USB_BOOT_DISABLE_BMSK                                                      0x8
#define HWIO_OEM_CONFIG0_FORCE_USB_BOOT_DISABLE_SHFT                                                      0x3
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_BMSK                                                         0x4
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_SHFT                                                         0x2
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_BMSK                                                                0x2
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_SHFT                                                                0x1
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_BMSK                                                             0x1
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_SHFT                                                             0x0

#define HWIO_OEM_CONFIG1_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006044)
#define HWIO_OEM_CONFIG1_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006044)
#define HWIO_OEM_CONFIG1_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006044)
#define HWIO_OEM_CONFIG1_RMSK                                                                      0xffffffff
#define HWIO_OEM_CONFIG1_IN          \
        in_dword_masked(HWIO_OEM_CONFIG1_ADDR, HWIO_OEM_CONFIG1_RMSK)
#define HWIO_OEM_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG1_ADDR, m)
#define HWIO_OEM_CONFIG1_RSVD0_BMSK                                                                0xfffff000
#define HWIO_OEM_CONFIG1_RSVD0_SHFT                                                                       0xc
#define HWIO_OEM_CONFIG1_NAND_XFER_PARAM_BMSK                                                           0x800
#define HWIO_OEM_CONFIG1_NAND_XFER_PARAM_SHFT                                                             0xb
#define HWIO_OEM_CONFIG1_SHARED_MISC2_DEBUG_DISABLE_BMSK                                                0x400
#define HWIO_OEM_CONFIG1_SHARED_MISC2_DEBUG_DISABLE_SHFT                                                  0xa
#define HWIO_OEM_CONFIG1_SHARED_MISC1_DEBUG_DISABLE_BMSK                                                0x200
#define HWIO_OEM_CONFIG1_SHARED_MISC1_DEBUG_DISABLE_SHFT                                                  0x9
#define HWIO_OEM_CONFIG1_SHARED_MISC_DEBUG_DISABLE_BMSK                                                 0x100
#define HWIO_OEM_CONFIG1_SHARED_MISC_DEBUG_DISABLE_SHFT                                                   0x8
#define HWIO_OEM_CONFIG1_APPS_NIDEN_DISABLE_BMSK                                                         0x80
#define HWIO_OEM_CONFIG1_APPS_NIDEN_DISABLE_SHFT                                                          0x7
#define HWIO_OEM_CONFIG1_APPS_DBGEN_DISABLE_BMSK                                                         0x40
#define HWIO_OEM_CONFIG1_APPS_DBGEN_DISABLE_SHFT                                                          0x6
#define HWIO_OEM_CONFIG1_SHARED_NS_NIDEN_DISABLE_BMSK                                                    0x20
#define HWIO_OEM_CONFIG1_SHARED_NS_NIDEN_DISABLE_SHFT                                                     0x5
#define HWIO_OEM_CONFIG1_SHARED_NS_DBGEN_DISABLE_BMSK                                                    0x10
#define HWIO_OEM_CONFIG1_SHARED_NS_DBGEN_DISABLE_SHFT                                                     0x4
#define HWIO_OEM_CONFIG1_SHARED_CP_NIDEN_DISABLE_BMSK                                                     0x8
#define HWIO_OEM_CONFIG1_SHARED_CP_NIDEN_DISABLE_SHFT                                                     0x3
#define HWIO_OEM_CONFIG1_SHARED_CP_DBGEN_DISABLE_BMSK                                                     0x4
#define HWIO_OEM_CONFIG1_SHARED_CP_DBGEN_DISABLE_SHFT                                                     0x2
#define HWIO_OEM_CONFIG1_SHARED_MSS_NIDEN_DISABLE_BMSK                                                    0x2
#define HWIO_OEM_CONFIG1_SHARED_MSS_NIDEN_DISABLE_SHFT                                                    0x1
#define HWIO_OEM_CONFIG1_SHARED_MSS_DBGEN_DISABLE_BMSK                                                    0x1
#define HWIO_OEM_CONFIG1_SHARED_MSS_DBGEN_DISABLE_SHFT                                                    0x0

#define HWIO_OEM_CONFIG2_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006048)
#define HWIO_OEM_CONFIG2_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006048)
#define HWIO_OEM_CONFIG2_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006048)
#define HWIO_OEM_CONFIG2_RMSK                                                                      0xffffffff
#define HWIO_OEM_CONFIG2_IN          \
        in_dword_masked(HWIO_OEM_CONFIG2_ADDR, HWIO_OEM_CONFIG2_RMSK)
#define HWIO_OEM_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG2_ADDR, m)
#define HWIO_OEM_CONFIG2_DISABLE_RSA_BMSK                                                          0x80000000
#define HWIO_OEM_CONFIG2_DISABLE_RSA_SHFT                                                                0x1f
#define HWIO_OEM_CONFIG2_RSVD2_BMSK                                                                0x7fff8000
#define HWIO_OEM_CONFIG2_RSVD2_SHFT                                                                       0xf
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG27_SECURE_BMSK                                                   0x4000
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG27_SECURE_SHFT                                                      0xe
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG26_SECURE_BMSK                                                   0x2000
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG26_SECURE_SHFT                                                      0xd
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG25_SECURE_BMSK                                                   0x1000
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG25_SECURE_SHFT                                                      0xc
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG24_SECURE_BMSK                                                    0x800
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG24_SECURE_SHFT                                                      0xb
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG23_SECURE_BMSK                                                    0x400
#define HWIO_OEM_CONFIG2_OEM_SPARE_REG23_SECURE_SHFT                                                      0xa
#define HWIO_OEM_CONFIG2_RSVD1_BMSK                                                                     0x3f8
#define HWIO_OEM_CONFIG2_RSVD1_SHFT                                                                       0x3
#define HWIO_OEM_CONFIG2_RSVD0_BMSK                                                                       0x7
#define HWIO_OEM_CONFIG2_RSVD0_SHFT                                                                       0x0

#define HWIO_OEM_CONFIG3_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000604c)
#define HWIO_OEM_CONFIG3_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000604c)
#define HWIO_OEM_CONFIG3_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000604c)
#define HWIO_OEM_CONFIG3_RMSK                                                                      0xffffffff
#define HWIO_OEM_CONFIG3_IN          \
        in_dword_masked(HWIO_OEM_CONFIG3_ADDR, HWIO_OEM_CONFIG3_RMSK)
#define HWIO_OEM_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG3_ADDR, m)
#define HWIO_OEM_CONFIG3_OEM_PRODUCT_ID_BMSK                                                       0xffff0000
#define HWIO_OEM_CONFIG3_OEM_PRODUCT_ID_SHFT                                                             0x10
#define HWIO_OEM_CONFIG3_OEM_HW_ID_BMSK                                                                0xffff
#define HWIO_OEM_CONFIG3_OEM_HW_ID_SHFT                                                                   0x0

#define HWIO_OEM_CONFIG4_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006050)
#define HWIO_OEM_CONFIG4_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006050)
#define HWIO_OEM_CONFIG4_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006050)
#define HWIO_OEM_CONFIG4_RMSK                                                                      0xffffffff
#define HWIO_OEM_CONFIG4_IN          \
        in_dword_masked(HWIO_OEM_CONFIG4_ADDR, HWIO_OEM_CONFIG4_RMSK)
#define HWIO_OEM_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG4_ADDR, m)
#define HWIO_OEM_CONFIG4_PERIPH_VID_BMSK                                                           0xffff0000
#define HWIO_OEM_CONFIG4_PERIPH_VID_SHFT                                                                 0x10
#define HWIO_OEM_CONFIG4_PERIPH_PID_BMSK                                                               0xffff
#define HWIO_OEM_CONFIG4_PERIPH_PID_SHFT                                                                  0x0

#define HWIO_OEM_CONFIG5_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006054)
#define HWIO_OEM_CONFIG5_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006054)
#define HWIO_OEM_CONFIG5_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006054)
#define HWIO_OEM_CONFIG5_RMSK                                                                      0xffffffff
#define HWIO_OEM_CONFIG5_IN          \
        in_dword_masked(HWIO_OEM_CONFIG5_ADDR, HWIO_OEM_CONFIG5_RMSK)
#define HWIO_OEM_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG5_ADDR, m)
#define HWIO_OEM_CONFIG5_RSVD0_BMSK                                                                0xffffff00
#define HWIO_OEM_CONFIG5_RSVD0_SHFT                                                                       0x8
#define HWIO_OEM_CONFIG5_ANTI_ROLLBACK_FEATURE_EN_BMSK                                                   0xff
#define HWIO_OEM_CONFIG5_ANTI_ROLLBACK_FEATURE_EN_SHFT                                                    0x0

#define HWIO_BOOT_CONFIG_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006070)
#define HWIO_BOOT_CONFIG_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006070)
#define HWIO_BOOT_CONFIG_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006070)
#define HWIO_BOOT_CONFIG_RMSK                                                                            0xff
#define HWIO_BOOT_CONFIG_IN          \
        in_dword_masked(HWIO_BOOT_CONFIG_ADDR, HWIO_BOOT_CONFIG_RMSK)
#define HWIO_BOOT_CONFIG_INM(m)      \
        in_dword_masked(HWIO_BOOT_CONFIG_ADDR, m)
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_BMSK                                                        0xc0
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_SHFT                                                         0x6
#define HWIO_BOOT_CONFIG_APPS_BOOT_FROM_ROM_BMSK                                                         0x20
#define HWIO_BOOT_CONFIG_APPS_BOOT_FROM_ROM_SHFT                                                          0x5
#define HWIO_BOOT_CONFIG_RSVD0_BMSK                                                                      0x10
#define HWIO_BOOT_CONFIG_RSVD0_SHFT                                                                       0x4
#define HWIO_BOOT_CONFIG_FAST_BOOT_BMSK                                                                   0xe
#define HWIO_BOOT_CONFIG_FAST_BOOT_SHFT                                                                   0x1
#define HWIO_BOOT_CONFIG_WDOG_EN_BMSK                                                                     0x1
#define HWIO_BOOT_CONFIG_WDOG_EN_SHFT                                                                     0x0

#define HWIO_SECURE_BOOTn_ADDR(n)                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006078 + 0x4 * (n))
#define HWIO_SECURE_BOOTn_PHYS(n)                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006078 + 0x4 * (n))
#define HWIO_SECURE_BOOTn_OFFS(n)                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006078 + 0x4 * (n))
#define HWIO_SECURE_BOOTn_RMSK                                                                          0x1ff
#define HWIO_SECURE_BOOTn_MAXn                                                                             14
#define HWIO_SECURE_BOOTn_INI(n)        \
        in_dword_masked(HWIO_SECURE_BOOTn_ADDR(n), HWIO_SECURE_BOOTn_RMSK)
#define HWIO_SECURE_BOOTn_INMI(n,mask)    \
        in_dword_masked(HWIO_SECURE_BOOTn_ADDR(n), mask)
#define HWIO_SECURE_BOOTn_FUSE_SRC_BMSK                                                                 0x100
#define HWIO_SECURE_BOOTn_FUSE_SRC_SHFT                                                                   0x8
#define HWIO_SECURE_BOOTn_RSVD_7_BMSK                                                                    0x80
#define HWIO_SECURE_BOOTn_RSVD_7_SHFT                                                                     0x7
#define HWIO_SECURE_BOOTn_USE_SERIAL_NUM_BMSK                                                            0x40
#define HWIO_SECURE_BOOTn_USE_SERIAL_NUM_SHFT                                                             0x6
#define HWIO_SECURE_BOOTn_AUTH_EN_BMSK                                                                   0x20
#define HWIO_SECURE_BOOTn_AUTH_EN_SHFT                                                                    0x5
#define HWIO_SECURE_BOOTn_PK_HASH_IN_FUSE_BMSK                                                           0x10
#define HWIO_SECURE_BOOTn_PK_HASH_IN_FUSE_SHFT                                                            0x4
#define HWIO_SECURE_BOOTn_ROM_PK_HASH_INDEX_BMSK                                                          0xf
#define HWIO_SECURE_BOOTn_ROM_PK_HASH_INDEX_SHFT                                                          0x0

#define HWIO_QSEE_INV_OVERRIDE_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060c0)
#define HWIO_QSEE_INV_OVERRIDE_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060c0)
#define HWIO_QSEE_INV_OVERRIDE_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060c0)
#define HWIO_QSEE_INV_OVERRIDE_RMSK                                                                0xffffffff
#define HWIO_QSEE_INV_OVERRIDE_IN          \
        in_dword_masked(HWIO_QSEE_INV_OVERRIDE_ADDR, HWIO_QSEE_INV_OVERRIDE_RMSK)
#define HWIO_QSEE_INV_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_QSEE_INV_OVERRIDE_ADDR, m)
#define HWIO_QSEE_INV_OVERRIDE_OUT(v)      \
        out_dword(HWIO_QSEE_INV_OVERRIDE_ADDR,v)
#define HWIO_QSEE_INV_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QSEE_INV_OVERRIDE_ADDR,m,v,HWIO_QSEE_INV_OVERRIDE_IN)
#define HWIO_QSEE_INV_OVERRIDE_RSVD_31_1_BMSK                                                      0xfffffffe
#define HWIO_QSEE_INV_OVERRIDE_RSVD_31_1_SHFT                                                             0x1
#define HWIO_QSEE_INV_OVERRIDE_SHARED_QSEE_SPIDEN_DISABLE_BMSK                                            0x1
#define HWIO_QSEE_INV_OVERRIDE_SHARED_QSEE_SPIDEN_DISABLE_SHFT                                            0x0

#define HWIO_QSEE_NI_OVERRIDE_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060c4)
#define HWIO_QSEE_NI_OVERRIDE_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060c4)
#define HWIO_QSEE_NI_OVERRIDE_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060c4)
#define HWIO_QSEE_NI_OVERRIDE_RMSK                                                                 0xffffffff
#define HWIO_QSEE_NI_OVERRIDE_IN          \
        in_dword_masked(HWIO_QSEE_NI_OVERRIDE_ADDR, HWIO_QSEE_NI_OVERRIDE_RMSK)
#define HWIO_QSEE_NI_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_QSEE_NI_OVERRIDE_ADDR, m)
#define HWIO_QSEE_NI_OVERRIDE_OUT(v)      \
        out_dword(HWIO_QSEE_NI_OVERRIDE_ADDR,v)
#define HWIO_QSEE_NI_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QSEE_NI_OVERRIDE_ADDR,m,v,HWIO_QSEE_NI_OVERRIDE_IN)
#define HWIO_QSEE_NI_OVERRIDE_RSVD_31_1_BMSK                                                       0xfffffffe
#define HWIO_QSEE_NI_OVERRIDE_RSVD_31_1_SHFT                                                              0x1
#define HWIO_QSEE_NI_OVERRIDE_SHARED_QSEE_SPNIDEN_DISABLE_BMSK                                            0x1
#define HWIO_QSEE_NI_OVERRIDE_SHARED_QSEE_SPNIDEN_DISABLE_SHFT                                            0x0

#define HWIO_MSS_INV_OVERRIDE_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060c8)
#define HWIO_MSS_INV_OVERRIDE_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060c8)
#define HWIO_MSS_INV_OVERRIDE_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060c8)
#define HWIO_MSS_INV_OVERRIDE_RMSK                                                                 0xffffffff
#define HWIO_MSS_INV_OVERRIDE_IN          \
        in_dword_masked(HWIO_MSS_INV_OVERRIDE_ADDR, HWIO_MSS_INV_OVERRIDE_RMSK)
#define HWIO_MSS_INV_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_MSS_INV_OVERRIDE_ADDR, m)
#define HWIO_MSS_INV_OVERRIDE_OUT(v)      \
        out_dword(HWIO_MSS_INV_OVERRIDE_ADDR,v)
#define HWIO_MSS_INV_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MSS_INV_OVERRIDE_ADDR,m,v,HWIO_MSS_INV_OVERRIDE_IN)
#define HWIO_MSS_INV_OVERRIDE_RSVD_31_1_BMSK                                                       0xfffffffe
#define HWIO_MSS_INV_OVERRIDE_RSVD_31_1_SHFT                                                              0x1
#define HWIO_MSS_INV_OVERRIDE_SHARED_MSS_DBGEN_DISABLE_BMSK                                               0x1
#define HWIO_MSS_INV_OVERRIDE_SHARED_MSS_DBGEN_DISABLE_SHFT                                               0x0

#define HWIO_MSS_NI_OVERRIDE_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060cc)
#define HWIO_MSS_NI_OVERRIDE_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060cc)
#define HWIO_MSS_NI_OVERRIDE_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060cc)
#define HWIO_MSS_NI_OVERRIDE_RMSK                                                                  0xffffffff
#define HWIO_MSS_NI_OVERRIDE_IN          \
        in_dword_masked(HWIO_MSS_NI_OVERRIDE_ADDR, HWIO_MSS_NI_OVERRIDE_RMSK)
#define HWIO_MSS_NI_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_MSS_NI_OVERRIDE_ADDR, m)
#define HWIO_MSS_NI_OVERRIDE_OUT(v)      \
        out_dword(HWIO_MSS_NI_OVERRIDE_ADDR,v)
#define HWIO_MSS_NI_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MSS_NI_OVERRIDE_ADDR,m,v,HWIO_MSS_NI_OVERRIDE_IN)
#define HWIO_MSS_NI_OVERRIDE_RSVD_31_1_BMSK                                                        0xfffffffe
#define HWIO_MSS_NI_OVERRIDE_RSVD_31_1_SHFT                                                               0x1
#define HWIO_MSS_NI_OVERRIDE_SHARED_MSS_NIDEN_DISABLE_BMSK                                                0x1
#define HWIO_MSS_NI_OVERRIDE_SHARED_MSS_NIDEN_DISABLE_SHFT                                                0x0

#define HWIO_CP_INV_OVERRIDE_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060d0)
#define HWIO_CP_INV_OVERRIDE_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060d0)
#define HWIO_CP_INV_OVERRIDE_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060d0)
#define HWIO_CP_INV_OVERRIDE_RMSK                                                                  0xffffffff
#define HWIO_CP_INV_OVERRIDE_IN          \
        in_dword_masked(HWIO_CP_INV_OVERRIDE_ADDR, HWIO_CP_INV_OVERRIDE_RMSK)
#define HWIO_CP_INV_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_CP_INV_OVERRIDE_ADDR, m)
#define HWIO_CP_INV_OVERRIDE_OUT(v)      \
        out_dword(HWIO_CP_INV_OVERRIDE_ADDR,v)
#define HWIO_CP_INV_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CP_INV_OVERRIDE_ADDR,m,v,HWIO_CP_INV_OVERRIDE_IN)
#define HWIO_CP_INV_OVERRIDE_RSVD_31_1_BMSK                                                        0xfffffffe
#define HWIO_CP_INV_OVERRIDE_RSVD_31_1_SHFT                                                               0x1
#define HWIO_CP_INV_OVERRIDE_SHARED_CP_DBGEN_DISABLE_BMSK                                                 0x1
#define HWIO_CP_INV_OVERRIDE_SHARED_CP_DBGEN_DISABLE_SHFT                                                 0x0

#define HWIO_CP_NI_OVERRIDE_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060d4)
#define HWIO_CP_NI_OVERRIDE_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060d4)
#define HWIO_CP_NI_OVERRIDE_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060d4)
#define HWIO_CP_NI_OVERRIDE_RMSK                                                                   0xffffffff
#define HWIO_CP_NI_OVERRIDE_IN          \
        in_dword_masked(HWIO_CP_NI_OVERRIDE_ADDR, HWIO_CP_NI_OVERRIDE_RMSK)
#define HWIO_CP_NI_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_CP_NI_OVERRIDE_ADDR, m)
#define HWIO_CP_NI_OVERRIDE_OUT(v)      \
        out_dword(HWIO_CP_NI_OVERRIDE_ADDR,v)
#define HWIO_CP_NI_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CP_NI_OVERRIDE_ADDR,m,v,HWIO_CP_NI_OVERRIDE_IN)
#define HWIO_CP_NI_OVERRIDE_RSVD_31_1_BMSK                                                         0xfffffffe
#define HWIO_CP_NI_OVERRIDE_RSVD_31_1_SHFT                                                                0x1
#define HWIO_CP_NI_OVERRIDE_SHARED_CP_NIDEN_DISABLE_BMSK                                                  0x1
#define HWIO_CP_NI_OVERRIDE_SHARED_CP_NIDEN_DISABLE_SHFT                                                  0x0

#define HWIO_NS_INV_OVERRIDE_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060d8)
#define HWIO_NS_INV_OVERRIDE_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060d8)
#define HWIO_NS_INV_OVERRIDE_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060d8)
#define HWIO_NS_INV_OVERRIDE_RMSK                                                                  0xffffffff
#define HWIO_NS_INV_OVERRIDE_IN          \
        in_dword_masked(HWIO_NS_INV_OVERRIDE_ADDR, HWIO_NS_INV_OVERRIDE_RMSK)
#define HWIO_NS_INV_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_NS_INV_OVERRIDE_ADDR, m)
#define HWIO_NS_INV_OVERRIDE_OUT(v)      \
        out_dword(HWIO_NS_INV_OVERRIDE_ADDR,v)
#define HWIO_NS_INV_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_NS_INV_OVERRIDE_ADDR,m,v,HWIO_NS_INV_OVERRIDE_IN)
#define HWIO_NS_INV_OVERRIDE_RSVD_31_5_BMSK                                                        0xffffffe0
#define HWIO_NS_INV_OVERRIDE_RSVD_31_5_SHFT                                                               0x5
#define HWIO_NS_INV_OVERRIDE_APPS_DBGEN_DISABLE_BMSK                                                     0x10
#define HWIO_NS_INV_OVERRIDE_APPS_DBGEN_DISABLE_SHFT                                                      0x4
#define HWIO_NS_INV_OVERRIDE_RSVD_3_1_BMSK                                                                0xe
#define HWIO_NS_INV_OVERRIDE_RSVD_3_1_SHFT                                                                0x1
#define HWIO_NS_INV_OVERRIDE_SHARED_NS_DBGEN_DISABLE_BMSK                                                 0x1
#define HWIO_NS_INV_OVERRIDE_SHARED_NS_DBGEN_DISABLE_SHFT                                                 0x0

#define HWIO_NS_NI_OVERRIDE_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060dc)
#define HWIO_NS_NI_OVERRIDE_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060dc)
#define HWIO_NS_NI_OVERRIDE_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060dc)
#define HWIO_NS_NI_OVERRIDE_RMSK                                                                   0xffffffff
#define HWIO_NS_NI_OVERRIDE_IN          \
        in_dword_masked(HWIO_NS_NI_OVERRIDE_ADDR, HWIO_NS_NI_OVERRIDE_RMSK)
#define HWIO_NS_NI_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_NS_NI_OVERRIDE_ADDR, m)
#define HWIO_NS_NI_OVERRIDE_OUT(v)      \
        out_dword(HWIO_NS_NI_OVERRIDE_ADDR,v)
#define HWIO_NS_NI_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_NS_NI_OVERRIDE_ADDR,m,v,HWIO_NS_NI_OVERRIDE_IN)
#define HWIO_NS_NI_OVERRIDE_RSVD_31_5_BMSK                                                         0xffffffe0
#define HWIO_NS_NI_OVERRIDE_RSVD_31_5_SHFT                                                                0x5
#define HWIO_NS_NI_OVERRIDE_APPS_NIDEN_DISABLE_BMSK                                                      0x10
#define HWIO_NS_NI_OVERRIDE_APPS_NIDEN_DISABLE_SHFT                                                       0x4
#define HWIO_NS_NI_OVERRIDE_RSVD_3_1_BMSK                                                                 0xe
#define HWIO_NS_NI_OVERRIDE_RSVD_3_1_SHFT                                                                 0x1
#define HWIO_NS_NI_OVERRIDE_SHARED_NS_NIDEN_DISABLE_BMSK                                                  0x1
#define HWIO_NS_NI_OVERRIDE_SHARED_NS_NIDEN_DISABLE_SHFT                                                  0x0

#define HWIO_MISC_DEBUG_OVERRIDE_ADDR                                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060e0)
#define HWIO_MISC_DEBUG_OVERRIDE_PHYS                                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060e0)
#define HWIO_MISC_DEBUG_OVERRIDE_OFFS                                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060e0)
#define HWIO_MISC_DEBUG_OVERRIDE_RMSK                                                              0xffffffff
#define HWIO_MISC_DEBUG_OVERRIDE_IN          \
        in_dword_masked(HWIO_MISC_DEBUG_OVERRIDE_ADDR, HWIO_MISC_DEBUG_OVERRIDE_RMSK)
#define HWIO_MISC_DEBUG_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_MISC_DEBUG_OVERRIDE_ADDR, m)
#define HWIO_MISC_DEBUG_OVERRIDE_OUT(v)      \
        out_dword(HWIO_MISC_DEBUG_OVERRIDE_ADDR,v)
#define HWIO_MISC_DEBUG_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MISC_DEBUG_OVERRIDE_ADDR,m,v,HWIO_MISC_DEBUG_OVERRIDE_IN)
#define HWIO_MISC_DEBUG_OVERRIDE_RSVD_31_3_BMSK                                                    0xfffffff8
#define HWIO_MISC_DEBUG_OVERRIDE_RSVD_31_3_SHFT                                                           0x3
#define HWIO_MISC_DEBUG_OVERRIDE_SHARED_MISC2_DEBUG_DISABLE_BMSK                                          0x4
#define HWIO_MISC_DEBUG_OVERRIDE_SHARED_MISC2_DEBUG_DISABLE_SHFT                                          0x2
#define HWIO_MISC_DEBUG_OVERRIDE_SHARED_MISC1_DEBUG_DISABLE_BMSK                                          0x2
#define HWIO_MISC_DEBUG_OVERRIDE_SHARED_MISC1_DEBUG_DISABLE_SHFT                                          0x1
#define HWIO_MISC_DEBUG_OVERRIDE_SHARED_MISC_DEBUG_DISABLE_BMSK                                           0x1
#define HWIO_MISC_DEBUG_OVERRIDE_SHARED_MISC_DEBUG_DISABLE_SHFT                                           0x0

#define HWIO_CAPT_SEC_GPIO_ADDR                                                                    (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006100)
#define HWIO_CAPT_SEC_GPIO_PHYS                                                                    (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006100)
#define HWIO_CAPT_SEC_GPIO_OFFS                                                                    (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006100)
#define HWIO_CAPT_SEC_GPIO_RMSK                                                                        0xffff
#define HWIO_CAPT_SEC_GPIO_IN          \
        in_dword_masked(HWIO_CAPT_SEC_GPIO_ADDR, HWIO_CAPT_SEC_GPIO_RMSK)
#define HWIO_CAPT_SEC_GPIO_INM(m)      \
        in_dword_masked(HWIO_CAPT_SEC_GPIO_ADDR, m)
#define HWIO_CAPT_SEC_GPIO_OUT(v)      \
        out_dword(HWIO_CAPT_SEC_GPIO_ADDR,v)
#define HWIO_CAPT_SEC_GPIO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CAPT_SEC_GPIO_ADDR,m,v,HWIO_CAPT_SEC_GPIO_IN)
#define HWIO_CAPT_SEC_GPIO_FORCE_USB_BOOT_GPIO_BMSK                                                    0x8000
#define HWIO_CAPT_SEC_GPIO_FORCE_USB_BOOT_GPIO_SHFT                                                       0xf
#define HWIO_CAPT_SEC_GPIO_RSVD2_BMSK                                                                  0x4000
#define HWIO_CAPT_SEC_GPIO_RSVD2_SHFT                                                                     0xe
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_AP_AUTH_EN_BMSK                                            0x2000
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_AP_AUTH_EN_SHFT                                               0xd
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_AP_PK_HASH_IN_FUSE_BMSK                                    0x1000
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_AP_PK_HASH_IN_FUSE_SHFT                                       0xc
#define HWIO_CAPT_SEC_GPIO_RSVD1_BMSK                                                                   0xc00
#define HWIO_CAPT_SEC_GPIO_RSVD1_SHFT                                                                     0xa
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_ALL_USE_SERIAL_NUM_BMSK                                     0x200
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_ALL_USE_SERIAL_NUM_SHFT                                       0x9
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_PK_HASH_INDEX_SRC_BMSK                                      0x100
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_PK_HASH_INDEX_SRC_SHFT                                        0x8
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_PBL_BOOT_SPEED_BMSK                                     0xc0
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_PBL_BOOT_SPEED_SHFT                                      0x6
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_BOOT_FROM_ROM_BMSK                                      0x20
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_BOOT_FROM_ROM_SHFT                                       0x5
#define HWIO_CAPT_SEC_GPIO_RSVD0_BMSK                                                                    0x10
#define HWIO_CAPT_SEC_GPIO_RSVD0_SHFT                                                                     0x4
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_FAST_BOOT_BMSK                                                0xe
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_FAST_BOOT_SHFT                                                0x1
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_WDOG_DISABLE_BMSK                                             0x1
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_WDOG_DISABLE_SHFT                                             0x0

#define HWIO_APP_PROC_CFG_ADDR                                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006110)
#define HWIO_APP_PROC_CFG_PHYS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006110)
#define HWIO_APP_PROC_CFG_OFFS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006110)
#define HWIO_APP_PROC_CFG_RMSK                                                                           0x1f
#define HWIO_APP_PROC_CFG_IN          \
        in_dword_masked(HWIO_APP_PROC_CFG_ADDR, HWIO_APP_PROC_CFG_RMSK)
#define HWIO_APP_PROC_CFG_INM(m)      \
        in_dword_masked(HWIO_APP_PROC_CFG_ADDR, m)
#define HWIO_APP_PROC_CFG_OUT(v)      \
        out_dword(HWIO_APP_PROC_CFG_ADDR,v)
#define HWIO_APP_PROC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APP_PROC_CFG_ADDR,m,v,HWIO_APP_PROC_CFG_IN)
#define HWIO_APP_PROC_CFG_APPS_CP15_DISABLE_BMSK                                                         0x10
#define HWIO_APP_PROC_CFG_APPS_CP15_DISABLE_SHFT                                                          0x4
#define HWIO_APP_PROC_CFG_SHARED_QSEE_SPNIDEN_BMSK                                                        0x8
#define HWIO_APP_PROC_CFG_SHARED_QSEE_SPNIDEN_SHFT                                                        0x3
#define HWIO_APP_PROC_CFG_SHARED_CP_NIDEN_BMSK                                                            0x4
#define HWIO_APP_PROC_CFG_SHARED_CP_NIDEN_SHFT                                                            0x2
#define HWIO_APP_PROC_CFG_SHARED_NS_NIDEN_BMSK                                                            0x2
#define HWIO_APP_PROC_CFG_SHARED_NS_NIDEN_SHFT                                                            0x1
#define HWIO_APP_PROC_CFG_APPS_NIDEN_BMSK                                                                 0x1
#define HWIO_APP_PROC_CFG_APPS_NIDEN_SHFT                                                                 0x0

#define HWIO_MSS_PROC_CFG_ADDR                                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006114)
#define HWIO_MSS_PROC_CFG_PHYS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006114)
#define HWIO_MSS_PROC_CFG_OFFS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006114)
#define HWIO_MSS_PROC_CFG_RMSK                                                                            0x1
#define HWIO_MSS_PROC_CFG_IN          \
        in_dword_masked(HWIO_MSS_PROC_CFG_ADDR, HWIO_MSS_PROC_CFG_RMSK)
#define HWIO_MSS_PROC_CFG_INM(m)      \
        in_dword_masked(HWIO_MSS_PROC_CFG_ADDR, m)
#define HWIO_MSS_PROC_CFG_OUT(v)      \
        out_dword(HWIO_MSS_PROC_CFG_ADDR,v)
#define HWIO_MSS_PROC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MSS_PROC_CFG_ADDR,m,v,HWIO_MSS_PROC_CFG_IN)
#define HWIO_MSS_PROC_CFG_SHARED_MSS_NIDEN_BMSK                                                           0x1
#define HWIO_MSS_PROC_CFG_SHARED_MSS_NIDEN_SHFT                                                           0x0

#define HWIO_QFPROM_CLK_CTL_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006118)
#define HWIO_QFPROM_CLK_CTL_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006118)
#define HWIO_QFPROM_CLK_CTL_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006118)
#define HWIO_QFPROM_CLK_CTL_RMSK                                                                          0x1
#define HWIO_QFPROM_CLK_CTL_IN          \
        in_dword_masked(HWIO_QFPROM_CLK_CTL_ADDR, HWIO_QFPROM_CLK_CTL_RMSK)
#define HWIO_QFPROM_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CLK_CTL_ADDR, m)
#define HWIO_QFPROM_CLK_CTL_OUT(v)      \
        out_dword(HWIO_QFPROM_CLK_CTL_ADDR,v)
#define HWIO_QFPROM_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CLK_CTL_ADDR,m,v,HWIO_QFPROM_CLK_CTL_IN)
#define HWIO_QFPROM_CLK_CTL_CLK_HALT_BMSK                                                                 0x1
#define HWIO_QFPROM_CLK_CTL_CLK_HALT_SHFT                                                                 0x0

#define HWIO_JTAG_ID_ADDR                                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006130)
#define HWIO_JTAG_ID_PHYS                                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006130)
#define HWIO_JTAG_ID_OFFS                                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006130)
#define HWIO_JTAG_ID_RMSK                                                                          0xffffffff
#define HWIO_JTAG_ID_IN          \
        in_dword_masked(HWIO_JTAG_ID_ADDR, HWIO_JTAG_ID_RMSK)
#define HWIO_JTAG_ID_INM(m)      \
        in_dword_masked(HWIO_JTAG_ID_ADDR, m)
#define HWIO_JTAG_ID_JTAG_ID_BMSK                                                                  0xffffffff
#define HWIO_JTAG_ID_JTAG_ID_SHFT                                                                         0x0

#define HWIO_SERIAL_NUM_ADDR                                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006134)
#define HWIO_SERIAL_NUM_PHYS                                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006134)
#define HWIO_SERIAL_NUM_OFFS                                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006134)
#define HWIO_SERIAL_NUM_RMSK                                                                       0xffffffff
#define HWIO_SERIAL_NUM_IN          \
        in_dword_masked(HWIO_SERIAL_NUM_ADDR, HWIO_SERIAL_NUM_RMSK)
#define HWIO_SERIAL_NUM_INM(m)      \
        in_dword_masked(HWIO_SERIAL_NUM_ADDR, m)
#define HWIO_SERIAL_NUM_SERIAL_NUM_BMSK                                                            0xffffffff
#define HWIO_SERIAL_NUM_SERIAL_NUM_SHFT                                                                   0x0

#define HWIO_OEM_ID_ADDR                                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006138)
#define HWIO_OEM_ID_PHYS                                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006138)
#define HWIO_OEM_ID_OFFS                                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006138)
#define HWIO_OEM_ID_RMSK                                                                           0xffffffff
#define HWIO_OEM_ID_IN          \
        in_dword_masked(HWIO_OEM_ID_ADDR, HWIO_OEM_ID_RMSK)
#define HWIO_OEM_ID_INM(m)      \
        in_dword_masked(HWIO_OEM_ID_ADDR, m)
#define HWIO_OEM_ID_OEM_ID_BMSK                                                                    0xffff0000
#define HWIO_OEM_ID_OEM_ID_SHFT                                                                          0x10
#define HWIO_OEM_ID_OEM_PRODUCT_ID_BMSK                                                                0xffff
#define HWIO_OEM_ID_OEM_PRODUCT_ID_SHFT                                                                   0x0

#define HWIO_TEST_BUS_SEL_ADDR                                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000613c)
#define HWIO_TEST_BUS_SEL_PHYS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000613c)
#define HWIO_TEST_BUS_SEL_OFFS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000613c)
#define HWIO_TEST_BUS_SEL_RMSK                                                                            0x7
#define HWIO_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_TEST_BUS_SEL_ADDR, HWIO_TEST_BUS_SEL_RMSK)
#define HWIO_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_TEST_BUS_SEL_ADDR, m)
#define HWIO_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_TEST_BUS_SEL_ADDR,v)
#define HWIO_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TEST_BUS_SEL_ADDR,m,v,HWIO_TEST_BUS_SEL_IN)
#define HWIO_TEST_BUS_SEL_TEST_EN_BMSK                                                                    0x4
#define HWIO_TEST_BUS_SEL_TEST_EN_SHFT                                                                    0x2
#define HWIO_TEST_BUS_SEL_TEST_SELECT_BMSK                                                                0x3
#define HWIO_TEST_BUS_SEL_TEST_SELECT_SHFT                                                                0x0

#define HWIO_SPDM_DYN_SECURE_MODE_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006140)
#define HWIO_SPDM_DYN_SECURE_MODE_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006140)
#define HWIO_SPDM_DYN_SECURE_MODE_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006140)
#define HWIO_SPDM_DYN_SECURE_MODE_RMSK                                                                    0x1
#define HWIO_SPDM_DYN_SECURE_MODE_IN          \
        in_dword_masked(HWIO_SPDM_DYN_SECURE_MODE_ADDR, HWIO_SPDM_DYN_SECURE_MODE_RMSK)
#define HWIO_SPDM_DYN_SECURE_MODE_INM(m)      \
        in_dword_masked(HWIO_SPDM_DYN_SECURE_MODE_ADDR, m)
#define HWIO_SPDM_DYN_SECURE_MODE_OUT(v)      \
        out_dword(HWIO_SPDM_DYN_SECURE_MODE_ADDR,v)
#define HWIO_SPDM_DYN_SECURE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPDM_DYN_SECURE_MODE_ADDR,m,v,HWIO_SPDM_DYN_SECURE_MODE_IN)
#define HWIO_SPDM_DYN_SECURE_MODE_SECURE_MODE_BMSK                                                        0x1
#define HWIO_SPDM_DYN_SECURE_MODE_SECURE_MODE_SHFT                                                        0x0

#define HWIO_OEM_IMAGE_ENCR_KEYn_ADDR(n)                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006150 + 0x4 * (n))
#define HWIO_OEM_IMAGE_ENCR_KEYn_PHYS(n)                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006150 + 0x4 * (n))
#define HWIO_OEM_IMAGE_ENCR_KEYn_OFFS(n)                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006150 + 0x4 * (n))
#define HWIO_OEM_IMAGE_ENCR_KEYn_RMSK                                                              0xffffffff
#define HWIO_OEM_IMAGE_ENCR_KEYn_MAXn                                                                       3
#define HWIO_OEM_IMAGE_ENCR_KEYn_INI(n)        \
        in_dword_masked(HWIO_OEM_IMAGE_ENCR_KEYn_ADDR(n), HWIO_OEM_IMAGE_ENCR_KEYn_RMSK)
#define HWIO_OEM_IMAGE_ENCR_KEYn_INMI(n,mask)    \
        in_dword_masked(HWIO_OEM_IMAGE_ENCR_KEYn_ADDR(n), mask)
#define HWIO_OEM_IMAGE_ENCR_KEYn_KEY_DATA0_BMSK                                                    0xffffffff
#define HWIO_OEM_IMAGE_ENCR_KEYn_KEY_DATA0_SHFT                                                           0x0

#define HWIO_PK_HASH0_n_ADDR(n)                                                                    (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006190 + 0x4 * (n))
#define HWIO_PK_HASH0_n_PHYS(n)                                                                    (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006190 + 0x4 * (n))
#define HWIO_PK_HASH0_n_OFFS(n)                                                                    (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006190 + 0x4 * (n))
#define HWIO_PK_HASH0_n_RMSK                                                                       0xffffffff
#define HWIO_PK_HASH0_n_MAXn                                                                               11
#define HWIO_PK_HASH0_n_INI(n)        \
        in_dword_masked(HWIO_PK_HASH0_n_ADDR(n), HWIO_PK_HASH0_n_RMSK)
#define HWIO_PK_HASH0_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PK_HASH0_n_ADDR(n), mask)
#define HWIO_PK_HASH0_n_HASH_DATA0_BMSK                                                            0xffffffff
#define HWIO_PK_HASH0_n_HASH_DATA0_SHFT                                                                   0x0

#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000061f0)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000061f0)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000061f0)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_RMSK                                                 0xffffffff
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_IN          \
        in_dword_masked(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR, HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_RMSK)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_INM(m)      \
        in_dword_masked(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR, m)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_OUT(v)      \
        out_dword(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR,v)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR,m,v,HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_IN)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_RSVD0_BMSK                                           0xf0000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_RSVD0_SHFT                                                 0x1c
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION27_STICKY_BIT_BMSK                              0x8000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION27_STICKY_BIT_SHFT                                   0x1b
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION26_STICKY_BIT_BMSK                              0x4000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION26_STICKY_BIT_SHFT                                   0x1a
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION25_STICKY_BIT_BMSK                              0x2000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION25_STICKY_BIT_SHFT                                   0x19
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION24_STICKY_BIT_BMSK                              0x1000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION24_STICKY_BIT_SHFT                                   0x18
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION23_STICKY_BIT_BMSK                               0x800000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION23_STICKY_BIT_SHFT                                   0x17
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION22_STICKY_BIT_BMSK                               0x400000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION22_STICKY_BIT_SHFT                                   0x16
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION21_STICKY_BIT_BMSK                               0x200000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION21_STICKY_BIT_SHFT                                   0x15
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION20_STICKY_BIT_BMSK                               0x100000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION20_STICKY_BIT_SHFT                                   0x14
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION19_STICKY_BIT_BMSK                                0x80000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION19_STICKY_BIT_SHFT                                   0x13
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION18_STICKY_BIT_BMSK                                0x40000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION18_STICKY_BIT_SHFT                                   0x12
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION17_STICKY_BIT_BMSK                                0x20000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION17_STICKY_BIT_SHFT                                   0x11
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION16_STICKY_BIT_BMSK                                0x10000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION16_STICKY_BIT_SHFT                                   0x10
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION15_STICKY_BIT_BMSK                                 0x8000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION15_STICKY_BIT_SHFT                                    0xf
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION14_STICKY_BIT_BMSK                                 0x4000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION14_STICKY_BIT_SHFT                                    0xe
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION13_STICKY_BIT_BMSK                                 0x2000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION13_STICKY_BIT_SHFT                                    0xd
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION12_STICKY_BIT_BMSK                                 0x1000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION12_STICKY_BIT_SHFT                                    0xc
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION11_STICKY_BIT_BMSK                                  0x800
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION11_STICKY_BIT_SHFT                                    0xb
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION10_STICKY_BIT_BMSK                                  0x400
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION10_STICKY_BIT_SHFT                                    0xa
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION9_STICKY_BIT_BMSK                                   0x200
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION9_STICKY_BIT_SHFT                                     0x9
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION8_STICKY_BIT_BMSK                                   0x100
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION8_STICKY_BIT_SHFT                                     0x8
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION7_STICKY_BIT_BMSK                                    0x80
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION7_STICKY_BIT_SHFT                                     0x7
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION6_STICKY_BIT_BMSK                                    0x40
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION6_STICKY_BIT_SHFT                                     0x6
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION5_STICKY_BIT_BMSK                                    0x20
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION5_STICKY_BIT_SHFT                                     0x5
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION4_STICKY_BIT_BMSK                                    0x10
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION4_STICKY_BIT_SHFT                                     0x4
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION3_STICKY_BIT_BMSK                                     0x8
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION3_STICKY_BIT_SHFT                                     0x3
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION2_STICKY_BIT_BMSK                                     0x4
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION2_STICKY_BIT_SHFT                                     0x2
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION1_STICKY_BIT_BMSK                                     0x2
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION1_STICKY_BIT_SHFT                                     0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION0_STICKY_BIT_BMSK                                     0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION0_STICKY_BIT_SHFT                                     0x0

#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000061f4)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000061f4)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000061f4)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_RMSK                                                 0xffffffff
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_IN          \
        in_dword_masked(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR, HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_RMSK)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_INM(m)      \
        in_dword_masked(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR, m)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_OUT(v)      \
        out_dword(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR,v)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR,m,v,HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_IN)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_RSVD0_BMSK                                           0xffffffff
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_RSVD0_SHFT                                                  0x0

#define HWIO_ANTI_ROLLBACK_1_0_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006200)
#define HWIO_ANTI_ROLLBACK_1_0_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006200)
#define HWIO_ANTI_ROLLBACK_1_0_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006200)
#define HWIO_ANTI_ROLLBACK_1_0_RMSK                                                                0xffffffff
#define HWIO_ANTI_ROLLBACK_1_0_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_1_0_ADDR, HWIO_ANTI_ROLLBACK_1_0_RMSK)
#define HWIO_ANTI_ROLLBACK_1_0_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_1_0_ADDR, m)
#define HWIO_ANTI_ROLLBACK_1_0_XBL0_BMSK                                                           0xffffffff
#define HWIO_ANTI_ROLLBACK_1_0_XBL0_SHFT                                                                  0x0

#define HWIO_ANTI_ROLLBACK_1_1_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006204)
#define HWIO_ANTI_ROLLBACK_1_1_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006204)
#define HWIO_ANTI_ROLLBACK_1_1_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006204)
#define HWIO_ANTI_ROLLBACK_1_1_RMSK                                                                0xffffffff
#define HWIO_ANTI_ROLLBACK_1_1_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_1_1_ADDR, HWIO_ANTI_ROLLBACK_1_1_RMSK)
#define HWIO_ANTI_ROLLBACK_1_1_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_1_1_ADDR, m)
#define HWIO_ANTI_ROLLBACK_1_1_XBL1_BMSK                                                           0xffffffff
#define HWIO_ANTI_ROLLBACK_1_1_XBL1_SHFT                                                                  0x0

#define HWIO_ANTI_ROLLBACK_2_0_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006208)
#define HWIO_ANTI_ROLLBACK_2_0_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006208)
#define HWIO_ANTI_ROLLBACK_2_0_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006208)
#define HWIO_ANTI_ROLLBACK_2_0_RMSK                                                                0xffffffff
#define HWIO_ANTI_ROLLBACK_2_0_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_2_0_ADDR, HWIO_ANTI_ROLLBACK_2_0_RMSK)
#define HWIO_ANTI_ROLLBACK_2_0_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_2_0_ADDR, m)
#define HWIO_ANTI_ROLLBACK_2_0_PIL_SUBSYSTEM_31_0_BMSK                                             0xffffffff
#define HWIO_ANTI_ROLLBACK_2_0_PIL_SUBSYSTEM_31_0_SHFT                                                    0x0

#define HWIO_ANTI_ROLLBACK_2_1_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000620c)
#define HWIO_ANTI_ROLLBACK_2_1_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000620c)
#define HWIO_ANTI_ROLLBACK_2_1_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000620c)
#define HWIO_ANTI_ROLLBACK_2_1_RMSK                                                                0xffffffff
#define HWIO_ANTI_ROLLBACK_2_1_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_2_1_ADDR, HWIO_ANTI_ROLLBACK_2_1_RMSK)
#define HWIO_ANTI_ROLLBACK_2_1_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_2_1_ADDR, m)
#define HWIO_ANTI_ROLLBACK_2_1_XBL_SEC_BMSK                                                        0xfe000000
#define HWIO_ANTI_ROLLBACK_2_1_XBL_SEC_SHFT                                                              0x19
#define HWIO_ANTI_ROLLBACK_2_1_RPM_BMSK                                                             0x1fe0000
#define HWIO_ANTI_ROLLBACK_2_1_RPM_SHFT                                                                  0x11
#define HWIO_ANTI_ROLLBACK_2_1_TZ_BMSK                                                                0x1ffff
#define HWIO_ANTI_ROLLBACK_2_1_TZ_SHFT                                                                    0x0

#define HWIO_ANTI_ROLLBACK_3_0_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006210)
#define HWIO_ANTI_ROLLBACK_3_0_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006210)
#define HWIO_ANTI_ROLLBACK_3_0_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006210)
#define HWIO_ANTI_ROLLBACK_3_0_RMSK                                                                0xffffffff
#define HWIO_ANTI_ROLLBACK_3_0_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_3_0_ADDR, HWIO_ANTI_ROLLBACK_3_0_RMSK)
#define HWIO_ANTI_ROLLBACK_3_0_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_3_0_ADDR, m)
#define HWIO_ANTI_ROLLBACK_3_0_XBL_CONFIG_1_0_BMSK                                                 0xc0000000
#define HWIO_ANTI_ROLLBACK_3_0_XBL_CONFIG_1_0_SHFT                                                       0x1e
#define HWIO_ANTI_ROLLBACK_3_0_TQS_HASH_ACTIVE_BMSK                                                0x3e000000
#define HWIO_ANTI_ROLLBACK_3_0_TQS_HASH_ACTIVE_SHFT                                                      0x19
#define HWIO_ANTI_ROLLBACK_3_0_RPMB_KEY_PROVISIONED_BMSK                                            0x1000000
#define HWIO_ANTI_ROLLBACK_3_0_RPMB_KEY_PROVISIONED_SHFT                                                 0x18
#define HWIO_ANTI_ROLLBACK_3_0_PIL_SUBSYSTEM_47_32_BMSK                                              0xffff00
#define HWIO_ANTI_ROLLBACK_3_0_PIL_SUBSYSTEM_47_32_SHFT                                                   0x8
#define HWIO_ANTI_ROLLBACK_3_0_SAFESWITCH_BMSK                                                           0xff
#define HWIO_ANTI_ROLLBACK_3_0_SAFESWITCH_SHFT                                                            0x0

#define HWIO_ANTI_ROLLBACK_3_1_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006214)
#define HWIO_ANTI_ROLLBACK_3_1_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006214)
#define HWIO_ANTI_ROLLBACK_3_1_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006214)
#define HWIO_ANTI_ROLLBACK_3_1_RMSK                                                                0xffffffff
#define HWIO_ANTI_ROLLBACK_3_1_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_3_1_ADDR, HWIO_ANTI_ROLLBACK_3_1_RMSK)
#define HWIO_ANTI_ROLLBACK_3_1_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_3_1_ADDR, m)
#define HWIO_ANTI_ROLLBACK_3_1_XBL_CONFIG_5_2_BMSK                                                 0xf0000000
#define HWIO_ANTI_ROLLBACK_3_1_XBL_CONFIG_5_2_SHFT                                                       0x1c
#define HWIO_ANTI_ROLLBACK_3_1_DEVICE_CFG_BMSK                                                      0xffe0000
#define HWIO_ANTI_ROLLBACK_3_1_DEVICE_CFG_SHFT                                                           0x11
#define HWIO_ANTI_ROLLBACK_3_1_DEBUG_POLICY_BMSK                                                      0x1f000
#define HWIO_ANTI_ROLLBACK_3_1_DEBUG_POLICY_SHFT                                                          0xc
#define HWIO_ANTI_ROLLBACK_3_1_HYPERVISOR_BMSK                                                          0xfff
#define HWIO_ANTI_ROLLBACK_3_1_HYPERVISOR_SHFT                                                            0x0

#define HWIO_ANTI_ROLLBACK_4_0_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006218)
#define HWIO_ANTI_ROLLBACK_4_0_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006218)
#define HWIO_ANTI_ROLLBACK_4_0_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006218)
#define HWIO_ANTI_ROLLBACK_4_0_RMSK                                                                0xffffffff
#define HWIO_ANTI_ROLLBACK_4_0_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_4_0_ADDR, HWIO_ANTI_ROLLBACK_4_0_RMSK)
#define HWIO_ANTI_ROLLBACK_4_0_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_4_0_ADDR, m)
#define HWIO_ANTI_ROLLBACK_4_0_MSS_BMSK                                                            0xffff0000
#define HWIO_ANTI_ROLLBACK_4_0_MSS_SHFT                                                                  0x10
#define HWIO_ANTI_ROLLBACK_4_0_MISC_BMSK                                                               0xffff
#define HWIO_ANTI_ROLLBACK_4_0_MISC_SHFT                                                                  0x0

#define HWIO_ANTI_ROLLBACK_4_1_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000621c)
#define HWIO_ANTI_ROLLBACK_4_1_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000621c)
#define HWIO_ANTI_ROLLBACK_4_1_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000621c)
#define HWIO_ANTI_ROLLBACK_4_1_RMSK                                                                0xffffffff
#define HWIO_ANTI_ROLLBACK_4_1_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_4_1_ADDR, HWIO_ANTI_ROLLBACK_4_1_RMSK)
#define HWIO_ANTI_ROLLBACK_4_1_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_4_1_ADDR, m)
#define HWIO_ANTI_ROLLBACK_4_1_SIMLOCK_BMSK                                                        0x80000000
#define HWIO_ANTI_ROLLBACK_4_1_SIMLOCK_SHFT                                                              0x1f
#define HWIO_ANTI_ROLLBACK_4_1_RSVD0_BMSK                                                          0x7fffffff
#define HWIO_ANTI_ROLLBACK_4_1_RSVD0_SHFT                                                                 0x0

#define HWIO_MRC_2_0_0_ADDR                                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006250)
#define HWIO_MRC_2_0_0_PHYS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006250)
#define HWIO_MRC_2_0_0_OFFS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006250)
#define HWIO_MRC_2_0_0_RMSK                                                                        0xffffffff
#define HWIO_MRC_2_0_0_IN          \
        in_dword_masked(HWIO_MRC_2_0_0_ADDR, HWIO_MRC_2_0_0_RMSK)
#define HWIO_MRC_2_0_0_INM(m)      \
        in_dword_masked(HWIO_MRC_2_0_0_ADDR, m)
#define HWIO_MRC_2_0_0_RSVD0_BMSK                                                                  0xfffffff0
#define HWIO_MRC_2_0_0_RSVD0_SHFT                                                                         0x4
#define HWIO_MRC_2_0_0_ROOT_CERT_ACTIVATION_LIST_BMSK                                                     0xf
#define HWIO_MRC_2_0_0_ROOT_CERT_ACTIVATION_LIST_SHFT                                                     0x0

#define HWIO_MRC_2_0_1_ADDR                                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006254)
#define HWIO_MRC_2_0_1_PHYS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006254)
#define HWIO_MRC_2_0_1_OFFS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006254)
#define HWIO_MRC_2_0_1_RMSK                                                                        0xffffffff
#define HWIO_MRC_2_0_1_IN          \
        in_dword_masked(HWIO_MRC_2_0_1_ADDR, HWIO_MRC_2_0_1_RMSK)
#define HWIO_MRC_2_0_1_INM(m)      \
        in_dword_masked(HWIO_MRC_2_0_1_ADDR, m)
#define HWIO_MRC_2_0_1_RSVD1_BMSK                                                                  0xfffffffe
#define HWIO_MRC_2_0_1_RSVD1_SHFT                                                                         0x1
#define HWIO_MRC_2_0_1_CURRENT_UIE_KEY_SEL_BMSK                                                           0x1
#define HWIO_MRC_2_0_1_CURRENT_UIE_KEY_SEL_SHFT                                                           0x0

#define HWIO_MRC_2_0_2_ADDR                                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006258)
#define HWIO_MRC_2_0_2_PHYS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006258)
#define HWIO_MRC_2_0_2_OFFS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006258)
#define HWIO_MRC_2_0_2_RMSK                                                                        0xffffffff
#define HWIO_MRC_2_0_2_IN          \
        in_dword_masked(HWIO_MRC_2_0_2_ADDR, HWIO_MRC_2_0_2_RMSK)
#define HWIO_MRC_2_0_2_INM(m)      \
        in_dword_masked(HWIO_MRC_2_0_2_ADDR, m)
#define HWIO_MRC_2_0_2_RSVD0_BMSK                                                                  0xfffffff0
#define HWIO_MRC_2_0_2_RSVD0_SHFT                                                                         0x4
#define HWIO_MRC_2_0_2_ROOT_CERT_REVOCATION_LIST_BMSK                                                     0xf
#define HWIO_MRC_2_0_2_ROOT_CERT_REVOCATION_LIST_SHFT                                                     0x0

#define HWIO_MRC_2_0_3_ADDR                                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000625c)
#define HWIO_MRC_2_0_3_PHYS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000625c)
#define HWIO_MRC_2_0_3_OFFS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000625c)
#define HWIO_MRC_2_0_3_RMSK                                                                        0xffffffff
#define HWIO_MRC_2_0_3_IN          \
        in_dword_masked(HWIO_MRC_2_0_3_ADDR, HWIO_MRC_2_0_3_RMSK)
#define HWIO_MRC_2_0_3_INM(m)      \
        in_dword_masked(HWIO_MRC_2_0_3_ADDR, m)
#define HWIO_MRC_2_0_3_RSVD0_BMSK                                                                  0xffffffff
#define HWIO_MRC_2_0_3_RSVD0_SHFT                                                                         0x0

#define HWIO_CRYPTO_LIB_VERSION_ADDR                                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006300)
#define HWIO_CRYPTO_LIB_VERSION_PHYS                                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006300)
#define HWIO_CRYPTO_LIB_VERSION_OFFS                                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006300)
#define HWIO_CRYPTO_LIB_VERSION_RMSK                                                               0xffffffff
#define HWIO_CRYPTO_LIB_VERSION_IN          \
        in_dword_masked(HWIO_CRYPTO_LIB_VERSION_ADDR, HWIO_CRYPTO_LIB_VERSION_RMSK)
#define HWIO_CRYPTO_LIB_VERSION_INM(m)      \
        in_dword_masked(HWIO_CRYPTO_LIB_VERSION_ADDR, m)
#define HWIO_CRYPTO_LIB_VERSION_VERSION_BMSK                                                       0xffffffff
#define HWIO_CRYPTO_LIB_VERSION_VERSION_SHFT                                                              0x0

#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006400)
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006400)
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006400)
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_RMSK                                                       0xffffffff
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_IN          \
        in_dword_masked(HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_ADDR, HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_RMSK)
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_INM(m)      \
        in_dword_masked(HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_ADDR, m)
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_OUT(v)      \
        out_dword(HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_ADDR,v)
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_ADDR,m,v,HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_IN)
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_ADDRESS_BMSK                                               0xffffffff
#define HWIO_VIRTUAL_SEC_CTRL_BASE_ADDR_ADDRESS_SHFT                                                      0x0


#endif /* __HALCLKHWIO_H__ */
