 2 
      
	  7   ¯ Ò    |I J    ó ô £ ;  x A ð 9   T j k l ­ ®  
k l ­ ® k l ­ ®  g x A ð 9  ÎT  á x ! " & ð 9 r } ~  ­ ®ð
9 T  á x ! "  r } ~   . ¹ º ð 9 $ 6   r } ~    Îç è × g #  $
­ ®6§ 7 * + ,- . T j k l ­ ®  ; ¿  % &  vw  ' ­ ®& '  vw  # ­
®' ­ ® (   Ù / &  . 7   "­ ®Ì ) & * × g  . 7  v# ­ ®Ø Ù / &  
 . + ,"  ­ ®+ ,  Å Ó ­ ®    $ 6/  . Å      Ë Ï 
   + , ¡ ¢ & '  w ¤ ¥        (  /  . + ,$ 6Ü ê @  Ö l « §
>¬ . g x A - N . ø    ð 9 T j k l ­ ®   $ 	

 

 6  g  A - N . ø   
ð 9 T j k l ­ ®   #  7  v- . ­ ®  . ø P ' ­ ®7  v- .  . ø P #
­ ®6¬  g  Ù / & Ò þ k l ­ ®   # ' ";   / 0 T D  1 2 3 ) ­ ®+
,$ 6 4 }  5 6 x; A 7 § 8 9   - N k l T D Ë Ï ; T j ­ ®  .  / & - N
. ø :   Á  & ' ; < Á u    T D  (  =  7 J >      ¯ Ë ? Ò T D / &
¦ Î @ A | ­ ®+ ,Ë ¦ Î . ø  3 ) ­ ®+ ,  g ­ ®|; + ,>? B xr
s vw >¨ ¹ º ï / & T j k l ­ ®  ­ ®+ ,r s vw C D E F 4 ; Á   G ­
®+ , ¦ Î % & Ì ; 7 §  1 H & ' k l T D I  J 	  x A 6¬ ù ú | ( 
<  q\
 
K ó ô  g '  L  
\ \ I   £ ; x M A ­ ®B 4 C D  N F I J    A V Ã p  =  É û I J Ó ¡ ¢ 
  w       %A 7   Ò  á ×   ~   3 )   ( ) A Ë 	 6  
 »
 O '  ) ~   ¢  T D     4  ó ô      O P Q  R S T  M N F  (  
 U T D ð V W X Y 3 q 
\   ­ ®¼ ½ k l  ÎT  & ' r } Z æ   r } i ] e µ \± µ ± d [ 9 [   × g  \ P
#  $ Ë Ï ­ ®¼ ½ r } ­ ®r s ~  ×  |& ï ; * + ,- . ; o V RG­ ® (
 ê @  & ] ^ ( ¨  . + ,# M _ ` a ¨ ã ä / &  A ñ   g Y b>| c  A i ] e µ \
± µ ± d [ 9 ý    ­ ®r s ~    d 4 ~  d 4 C ¶  ± b ´ e Y b d \° e XZ [     ð 9
i ] e µ \± µ ± d [ &  ­ ®þ L  A i ] e µ \± µ ± d [ ð 9 |  ­ ®r s ~  vw 4  |
& 7 * + ,- .  e f 3 Ø Ù vw ð 9 "RGG|; ­ ® g Ù # r s ~  >¨ ¹ º  ~ 
 4 
 
bñ ü ­ ®¼ ½ \i ] e µ \± µ ± d [ \e b \_ W X° [ \i [ d Xµ \± [ d d õ    ö\
 
 
bñ ü ­ ®¼ ½  b\
 
 A 6¬ ñ ü ­ ®¼ ½ / & . # * + ,- .     Y bK| c RGG|r } Â 4 N  4
N Ç )  /    & ' * + ,- . "k l i ] e µ \± µ ± d [ 9 ý / &     + ,­
® o V RG  w 1  "     w   RGGr } ~    P  Í Î# M  
 6 
I   o & 3  ¨    ó ô  
A.  >  o    C D N F I J   i    o  MATLAB # :  q 
B.    o É  :    ­ ®¼ ½ & ' ñ ü ­ ®¼ ½ 4  . O P  ¡ ¢  w & ' - . + ,
O P Ë Ï o   / ç   ã ä  _ `  g q 
C.  ­ ®¼ ½ (  T  ¶ /   i   )   R S  :  Ë Ï O P  MATLAB # : 
 [ Ë Ï    x   ¡ )   ¢ ³ C ¶ É  i  * + ,- .  :     x   Ò 
U ã ä Ë _ ` á ð V       ~ o   T D À Á & º  Å £ T D À Á q 
D.  K    C D ¤ v o     ­ ®B 4 C D  B + ,Ü Ö 4 N O P º O P
+ ,¥ # t u vw ¦  á § ¶ >¨ ¹ º  vw 9 Î ¨  6+ ,} J B Ý Þ Ø Ù O P
| }   N F 9 Î+ ,ê @  " O P ñ  } ­ ®¼ ½ x A r s ~  duty 
cycle ÷ ø  4 N ­ ®|&  vw 9 Î    ©  9 Î­ ®Ë Ì  9 ý   & 6 ª
 (  < |A ­ ®¼ ½ # K « >  9 ý + , ¥ 7 50% duty cycle»|& ( 9
Î ¥ # r s ~   ¶ p ¨ ¹ º  4 N O P O P + ,/ &  A  s f g     &
ð V Y b¬| c  
E. Å ¶  o x ( 1 ­  ®  g  ¯  ° } Å £   ) & º  ±       . +
,q 
 
b¬* + ,O P 4 N O P  
6 J A TSMC 0.18um CMOS =   T  b² ~³ # + , post-simulation ´ L b² µ
c  C D B 7 800MHz r s ~  Ckin r } ~  CK1~8 a ¶ b· µ c  C D B 7
800MHz Ckinr } ~  r } ~  CK1~8a ¶  ´ L / ¸ } ñ ü ­ ®¼ ½ / & 7 ê @
*  . vw 3   · 4 N r } b³ µ c  ¹  ¹ º  . 7 k l Ã » ¼  ½ l l Ã » ¼  o ¾ # ¿ l _ °
 À _ ° 7 Á %T j # v Â ½ o  + , ¤ ¥  w ¥ o ¾ # k Â k ^ Ã  v k ^ Ã q\
 8 
 ´ L     
      ¯ + , A TSMC 0.18 UM CMOS =   I J * + ,- . C    / %A   \ Ç
Ç  + , ¡ ¢ ¥ # 900mmx900mm ¹  ¹ º  . 7 k l Ã » ¼  ½ l l Ã » ¼  o ¾ # ¿ l _ °  À _ ° 
7 Á %T j # v Â ½ o  + , ¤ ¥  w ¥ o ¾ # k Â k ^ Ã  v k ^ Ã q 
I    * + ,- . T j k l ­ ®¼ ½ ¸ > È ¡ Á  É s ó ô    - . + ,Ö l ² $
.  Ê Á ð V  ( ¨ C D /  . + , ±    Ë Ï  A CMOS    & (  I J 
T  + , = . & Ë    q7 Ì  1 Ì Ð /     o   (  ç è Ë /   
 »  )  Í 
T D (  '    O T D (  4     7  Î  ¡ 2 ç   4     É û Ï ª  i  Ð
 Ñ Ò è q 
 
¬ Ó u    
[1] M.Keaveney et al., “A 10us fast switching PLL synthesizer for GSM/EDGE base-stations,” 
in IEEE ISSCC Dig, Tech. Papers, 2004, pp, 192-193. 
[2] S. T. Lee et al., “A 1.5v 28mA fully-integrated fast-locking quad-band Gsm-GPRS 
transmitter with digital auto-Calibration in 130um CMOS,” in IEEE ISSCC Dig, Tech. 
Papers, 2004, pp. 188-189. 
[3] A.Maxim et al., ”A low jitter 125-1250MHz process independent 0.18um CMOS PLL based 
on a sample-reset loop filter,” in IEEE ISSCC Dig. Tech. Papers, 2001, pp. 394-395. 
[4] L. Lin, L. Tee, and P. R. Gray, “A 1.4GHz differential low-noise CMOS frequency 
synthesizer using a wideband PLL architecture,” in IEEE ISSCC Dig, Tech, Papers, 2000, 
pp. 204-205. 
[5] M. Marutani et al., “A 18mW 90 to 770MHz synthesizer with agile auto-tuning for digital 
TV-tuners,” in IEEE ISSCC Dig, Tech. Papers, 2006, pp. 681-690. 
[6] G. Chien and P. R. Gray, “A 900MHz local oscillator using a DLL-based frequency 
multiplier technique for PCS applications”, IEEE J. Solid-State Circuits, vol. 35, pp. 
1995-1996, Dec. 2000. 
[7] T. C. Lee and K. J. Hsiao, “The design and analysis of a DLL-based frequency 
synthesizer for UWB application”, IEEE J. Solid-State Circuits, vol. 41, pp. 1245-1252, 
June 2006. 
[8] C. N. Chuang and S. I. Liu, “A 40GHz DLL-based clock generator in 90nm CMOS 
technology”, in IEEE ISSCC Tech. Papers, pp. 178-179, Feb. 2007. 
[9] S. K. Kao, B. J. Chen and S. I. Liu, “ A 62.5-625-MHz anti-rest all-digital delay-locked 
loop” IEEE Trans. Circuits Syst. II Papers, vol. 54, no. 7, July 2007.. 
[10] Chuan-Kang Liang, Rong-Jyi Yang, and Shen-Iuan Liu, "An all-digital fast-locking 
programmable DLL-based clock generator", IEEE Trans. Circuits and Systems-I: Regular 
Papers, vol. 55, pp. 361-369, Feb. 2008. 
[11] S. R. Han and S. I. Liu, “A 500-MHz–1.25-GHz fast-locking pulsewidth control loop with 
 1 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：   年   月   日 
                                 
一、參加會議經過 
 此次出國到日本北海道大學參與 APSIPA 2009 國際研討會，與會人士多達數百
人，北海道大學具有百年歷史，其環境優美校舍淳樸，與台灣大學校舍建築概念頗
為相似，2009 年十月六日早上報到參與 opening and plenary session，之後聽取 3D 影
像處理技術論文發表會，中午和與會各國學者進餐，並互相分享經驗，下午時間聽
取進階 VLSI 電路技術之發展論文發表會，了解當前 VLSI 電路技術之發展現況，並
且與其他各國學者討論未來發展可能，次日早上聽取研講者 Shun-ichi Amari 的演講
題目為 Divergence,Signal Separation and information Geometry,之後與其他學者互相討
論目前影像處理的現況以及其硬體的實現。 
 
計畫編號 NSC 98－2221－E－211－016－ 
計畫名稱 應用於寬範圍操作傳送接收器之時脈產生器設計 
出國人員
姓名 
莊基男 
服務機構
及職稱 
華梵大學電子工程學系 助理教授 
會議時間 
 98 年 10 月 4 日
至 
 98 年 10 月 7 日 
會議地點 
日本北海道大學 
會議名稱 
(中文) 
(英文) Asia Pacific Signal and Information Processing Association (APSIPA) 
發表論文
題目 
(中文) 
(英文) 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/11/29
國科會補助計畫
計畫名稱: 應用於寬範圍操作傳送接收器之時脈產生器設計
計畫主持人: 莊基男
計畫編號: 98-2221-E-211-016- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
