m255
K4
z2
!s11f MIXED_VERSIONS
!s11e vcom 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
dC:/WINDOWS/System32
Ebanco_reg
Z0 w1704231836
Z1 DPx4 ieee 11 numeric_std 0 22 aU^R8eGcicLcUFIaBQSL>3
Z2 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z3 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 4
Z4 dC:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Modelsim
Z5 8C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Banco_reg.vhd.vhd
Z6 FC:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Banco_reg.vhd.vhd
l0
L69 1
V:adHbk0Ym0TAKYW83J5Y[3
!s100 hZ46CT_BzQl8j]02_Vf=o2
Z7 OV;C;2020.1;71
32
Z8 !s110 1704231847
!i10b 1
Z9 !s108 1704231847.000000
Z10 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Banco_reg.vhd.vhd|
Z11 !s107 C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Banco_reg.vhd.vhd|
!i113 1
Z12 o-work work -2002 -explicit
Z13 tExplicit 1 CvgOpt 0
Abehavioral_arch
R1
R2
R3
DEx4 work 9 banco_reg 0 22 :adHbk0Ym0TAKYW83J5Y[3
!i122 4
l93
L85 34
VY7l=BkTbhRVIWWGL4mMo60
!s100 RmVnX=Z0eZ>VP`R`^LJ]Q1
R7
32
R8
!i10b 1
R9
R10
R11
!i113 1
R12
R13
Einstr_reg
Z14 w1704231840
R2
R3
!i122 5
R4
Z15 8C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Instr_Reg.vhd.vhd
Z16 FC:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Instr_Reg.vhd.vhd
l0
L42 1
VAfV1kYS402dnLRiFO;Z7_2
!s100 _X]FAEHlMn?]L[?c6kUO?1
R7
32
R8
!i10b 1
R9
Z17 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Instr_Reg.vhd.vhd|
Z18 !s107 C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Instr_Reg.vhd.vhd|
!i113 1
R12
R13
Abehavioral_arch
R2
R3
DEx4 work 9 instr_reg 0 22 AfV1kYS402dnLRiFO;Z7_2
!i122 5
l59
L56 32
VTD836jU:>9m^d?0ed1C0O3
!s100 _AcjR?n;fJneQZzaIjJFa3
R7
32
R8
!i10b 1
R9
R17
R18
!i113 1
R12
R13
Ememoria
Z19 w1704231279
Z20 DPx4 work 13 ram_constants 0 22 BbIcggj=<H_W75Jb?WIoZ0
Z21 DPx3 lpm 14 lpm_components 0 22 ZZ?0`GZD@?:kcFM0gmf[@1
R1
R2
R3
!i122 6
R4
Z22 8C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Memoria.vhd
Z23 FC:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Memoria.vhd
l0
L67 1
V<[RFRXeHV^PMOiiinkBoS0
!s100 __XEo>II7SFLX6Xa7VZA63
R7
32
R8
!i10b 1
R9
Z24 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Memoria.vhd|
Z25 !s107 C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Memoria.vhd|
!i113 1
R12
R13
Abehavioral_arch
R20
R21
R1
R2
R3
DEx4 work 7 memoria 0 22 <[RFRXeHV^PMOiiinkBoS0
!i122 6
l103
L79 78
VR9W83dOfA7lWR9j>i6THA2
!s100 aLo:Seezh^aEQ@MaJf[__3
R7
32
R8
!i10b 1
R9
R24
R25
!i113 1
R12
R13
vmux_01_32b
!s110 1704232236
!i10b 1
!s100 oDhDJz0cmS@iG8MPG=J]Q3
!s11b Dg1SIo80bB@j0V0VzS_@n1
IcZ]4?bEPaUNPT^iN@DJN:1
VDg1SIo80bB@j0V0VzS_@n1
R4
w1704228849
8C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_feitos/muxes/Mux_01-32b.v
FC:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_feitos/muxes/Mux_01-32b.v
!i122 10
L0 1 10
OV;L;2020.1;71
r1
!s85 0
31
!s108 1704232236.000000
!s107 C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_feitos/muxes/Mux_01-32b.v|
!s90 -reportprogress|300|-work|work|-stats=none|C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_feitos/muxes/Mux_01-32b.v|
!i113 1
o-work work
tCvgOpt 0
Pram_constants
!i122 6
R19
R4
R22
R23
l0
L47 1
VBbIcggj=<H_W75Jb?WIoZ0
!s100 5;`Z:D@MR5CT6j_[c9;6h3
R7
32
R8
!i10b 1
R9
R24
R25
!i113 1
R12
R13
Eregdesloc
Z26 w1704231283
R1
R2
R3
!i122 7
R4
Z27 8C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/RegDesloc.vhd
Z28 FC:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/RegDesloc.vhd
l0
L80 1
V4GibeROOKf]^CUjTE67Bo0
!s100 =0ZG0kkZKT?Zo?iX2R9=P1
R7
32
R8
!i10b 1
R9
Z29 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/RegDesloc.vhd|
Z30 !s107 C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/RegDesloc.vhd|
!i113 1
R12
R13
Abehavioral_arch
R1
R2
R3
DEx4 work 9 regdesloc 0 22 4GibeROOKf]^CUjTE67Bo0
!i122 7
l98
L93 38
VDFCTADkAb^4XhT09kD<k32
!s100 3`2HClJO^bJLd6@PodWh?3
R7
32
R8
!i10b 1
R9
R29
R30
!i113 1
R12
R13
Eregistrador
Z31 w1704231317
R2
R3
!i122 8
R4
Z32 8C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Registrador.vhd
Z33 FC:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Registrador.vhd
l0
L53 1
VD=`aG^VOPEDP69ifb8G;52
!s100 ^e8=Z<CbNTLXR@XGZJMQo3
R7
32
R8
!i10b 1
R9
Z34 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Registrador.vhd|
Z35 !s107 C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/Registrador.vhd|
!i113 1
R12
R13
Abehavioral_arch
R2
R3
DEx4 work 11 registrador 0 22 D=`aG^VOPEDP69ifb8G;52
!i122 8
l66
L65 19
V<kVfXRZJUh40ja<<lN_3:3
!s100 EXKKzlBL1ARAk5TCN4`Vg2
R7
32
R8
!i10b 1
R9
R34
R35
!i113 1
R12
R13
Eula32
Z36 w1219102808
Z37 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
R2
R3
!i122 9
R4
Z38 8C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/ula32.vhd
Z39 FC:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/ula32.vhd
l0
L54 1
V0Vf9g?XiHAzJSHVHY_=Ek2
!s100 bIXK3AY9QWAPD0h:ahSWS1
R7
32
Z40 !s110 1704231848
!i10b 1
R9
Z41 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/ula32.vhd|
Z42 !s107 C:/Users/lider/CIn/InfraHardware/2023/Infra-Hard-projeto/projeto/Verilog/componentes_dados/ula32.vhd|
!i113 1
R12
R13
Abehavioral
R37
R2
R3
DEx4 work 5 ula32 0 22 0Vf9g?XiHAzJSHVHY_=Ek2
!i122 9
l80
L70 138
V=6aJ`W>XDWf:2d4W9Cn_;3
!s100 ffUIR8Ch2BWeXO`]0hJRn3
R7
32
R40
!i10b 1
R9
R41
R42
!i113 1
R12
R13