Fitter report for PCIeHello
Fri Mar 02 01:32:15 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. GXB Receiver Summary
 20. GXB Receiver Channel
 21. GXB Transmitter Summary
 22. GXB Transmitter Channel
 23. I/O Assignment Warnings
 24. PCI Express Hard-IP Blocks
 25. Fitter Resource Utilization by Entity
 26. Delay Chain Summary
 27. Pad To Core Delay Chain Fanout
 28. Control Signals
 29. Global & Other Fast Signals
 30. Fitter RAM Summary
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 02 01:32:15 2018       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; PCIeHello                                   ;
; Top-level Entity Name              ; pcie_core_mem                               ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX150DF31C8                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,788 / 149,760 ( 4 % )                     ;
;     Total combinational functions  ; 4,953 / 149,760 ( 3 % )                     ;
;     Dedicated logic registers      ; 3,565 / 149,760 ( 2 % )                     ;
; Total registers                    ; 3565                                        ;
; Total pins                         ; 7 / 508 ( 1 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 120,192 / 6,635,520 ( 2 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 720 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 1 / 8 ( 13 % )                              ;
; Total GXB Receiver Channel PMA     ; 1 / 8 ( 13 % )                              ;
; Total GXB Transmitter Channel PCS  ; 1 / 8 ( 13 % )                              ;
; Total GXB Transmitter Channel PMA  ; 1 / 8 ( 13 % )                              ;
; Total PLLs                         ; 1 / 8 ( 13 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C8                       ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a0  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a1  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a2  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a3  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a4  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a5  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a6  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a7  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a8  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a9  ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a10 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a11 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a12 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a13 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a14 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a15 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a16 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a17 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a18 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a19 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a20 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a21 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a22 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a23 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a24 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a25 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a26 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a27 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a28 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a29 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a30 ; PORTADATAOUT     ;                       ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_readdata_pre[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ram_block1a31 ; PORTADATAOUT     ;                       ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9232 ) ; 0.00 % ( 0 / 9232 )        ; 0.00 % ( 0 / 9232 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9232 ) ; 0.00 % ( 0 / 9232 )        ; 0.00 % ( 0 / 9232 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9213 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/intelFPGA_lite/17.1/PCIeHello/output_files/PCIeHello.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 5,788 / 149,760 ( 4 % )     ;
;     -- Combinational with no register       ; 2223                        ;
;     -- Register only                        ; 835                         ;
;     -- Combinational with a register        ; 2730                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2695                        ;
;     -- 3 input functions                    ; 1213                        ;
;     -- <=2 input functions                  ; 1045                        ;
;     -- Register only                        ; 835                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 4249                        ;
;     -- arithmetic mode                      ; 704                         ;
;                                             ;                             ;
; Total registers*                            ; 3,565 / 152,165 ( 2 % )     ;
;     -- Dedicated logic registers            ; 3,565 / 149,760 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 2,405 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 500 / 9,360 ( 5 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 7 / 508 ( 1 % )             ;
;     -- Clock pins                           ; 1 / 10 ( 10 % )             ;
;     -- Dedicated input pins                 ; 2 / 25 ( 8 % )              ;
;                                             ;                             ;
; M9Ks                                        ; 30 / 720 ( 4 % )            ;
; Total block memory bits                     ; 120,192 / 6,635,520 ( 2 % ) ;
; Total block memory implementation bits      ; 276,480 / 6,635,520 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )             ;
; PLLs                                        ; 1 / 8 ( 13 % )              ;
; Global signals                              ; 8                           ;
;     -- Global clocks                        ; 8 / 30 ( 27 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; GXB Receiver channel PCSs                   ; 1 / 8 ( 13 % )              ;
; GXB Receiver channel PMAs                   ; 1 / 8 ( 13 % )              ;
; GXB Transmitter channel PCSs                ; 1 / 8 ( 13 % )              ;
; GXB Transmitter channel PMAs                ; 1 / 8 ( 13 % )              ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2.1% / 2.2% / 1.9%          ;
; Peak interconnect usage (total/H/V)         ; 28.5% / 27.3% / 30.1%       ;
; Maximum fan-out                             ; 3621                        ;
; Highest non-global fan-out                  ; 106                         ;
; Total fan-out                               ; 31535                       ;
; Average fan-out                             ; 3.45                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5788 / 149760 ( 4 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 2223                  ; 0                              ;
;     -- Register only                        ; 835                   ; 0                              ;
;     -- Combinational with a register        ; 2730                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2695                  ; 0                              ;
;     -- 3 input functions                    ; 1213                  ; 0                              ;
;     -- <=2 input functions                  ; 1045                  ; 0                              ;
;     -- Register only                        ; 835                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4249                  ; 0                              ;
;     -- arithmetic mode                      ; 704                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 3565                  ; 0                              ;
;     -- Dedicated logic registers            ; 3565 / 149760 ( 2 % ) ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 500 / 9360 ( 5 % )    ; 0 / 9360 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 7                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 720 ( 0 % )       ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 120192                ; 0                              ;
; Total RAM block bits                        ; 276480                ; 0                              ;
; PLL                                         ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; M9K                                         ; 30 / 720 ( 4 % )      ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 7 / 38 ( 18 % )       ; 1 / 38 ( 2 % )                 ;
; GXB Central control unit                    ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; Calibration block                           ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; GXB Receiver channel PCS                    ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; GXB Receiver channel PMA                    ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PCS                 ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; GXB Transmitter channel PMA                 ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                 ;
; PCI Express hard IP                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 3771                  ; 84                             ;
;     -- Registered Input Connections         ; 3636                  ; 0                              ;
;     -- Output Connections                   ; 84                    ; 3771                           ;
;     -- Registered Output Connections        ; 75                    ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 31797                 ; 6284                           ;
;     -- Registered Connections               ; 14927                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 3855                           ;
;     -- hard_block:auto_generated_inst       ; 3855                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 84                             ;
;     -- Output Ports                         ; 1                     ; 141                            ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 6                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+
; pcie_hard_ip_0_pcie_rstn_export     ; A4    ; 8        ; 3            ; 91           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ; no        ;
; pcie_hard_ip_0_refclk_export        ; V15   ; 3A       ; 57           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; User                 ; no        ;
; pcie_hard_ip_0_refclk_export(n)     ; W15   ; 3A       ; 57           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; --                        ; Fitter               ; no        ;
; pcie_hard_ip_0_rx_in_rx_datain_0    ; AC2   ; QL0      ; 0            ; 16           ; 18           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; User                 ; no        ;
; pcie_hard_ip_0_rx_in_rx_datain_0(n) ; AC1   ; QL0      ; 0            ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms ; --                        ; Fitter               ; no        ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination  ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; pcie_hard_ip_0_tx_out_tx_dataout_0    ; AB4   ; QL0      ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pcie_hard_ip_0_tx_out_tx_dataout_0(n) ; AB3   ; QL0      ; 0            ; 16           ; 16           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+--------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                      ;
+----------+------------------+--------------------------+---------------------------------+---------------------------+
; Location ; Pin Name         ; Reserved As              ; User Signal Name                ; Pin Type                  ;
+----------+------------------+--------------------------+---------------------------------+---------------------------+
; AC8      ; MSEL3            ; -                        ; -                               ; Dedicated Programming Pin ;
; AC7      ; MSEL2            ; -                        ; -                               ; Dedicated Programming Pin ;
; AD8      ; MSEL1            ; -                        ; -                               ; Dedicated Programming Pin ;
; AD7      ; MSEL0            ; -                        ; -                               ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE        ; -                        ; -                               ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS          ; -                        ; -                               ; Dedicated Programming Pin ;
; AE7      ; DIFFIO_B1n, NCEO ; Use as programming pin   ; ~ALTERA_NCEO~                   ; Dual Purpose Pin          ;
; A4       ; CLKUSR           ; Use as regular IO        ; pcie_hard_ip_0_pcie_rstn_export ; Dual Purpose Pin          ;
; A3       ; DATA0            ; As input tri-stated      ; ~ALTERA_DATA0~                  ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~             ; Dual Purpose Pin          ;
; B4       ; NCSO             ; As input tri-stated      ; ~ALTERA_NCSO~                   ; Dual Purpose Pin          ;
; B3       ; DCLK             ; As output driving ground ; ~ALTERA_DCLK~                   ; Dual Purpose Pin          ;
; B1       ; nCONFIG          ; -                        ; -                               ; Dedicated Programming Pin ;
; C1       ; nCE              ; -                        ; -                               ; Dedicated Programming Pin ;
+----------+------------------+--------------------------+---------------------------------+---------------------------+


+------------------------------------------------------------------------------+
; I/O Bank Usage                                                               ;
+----------+-----------------+---------------+--------------+------------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-----------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )  ; --            ; --           ; --               ;
; QL0      ; 4 / 16 ( 25 % ) ; --            ; --           ; --               ;
; 3        ; 1 / 82 ( 1 % )  ; 2.5V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 3A       ; 2 / 2 ( 100 % ) ; --            ; --           ; 2.5V             ;
; 4        ; 0 / 82 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 0 / 66 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 0 / 69 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 7        ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 1 / 81 ( 1 % )  ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % ) ; 2.5V          ; --           ; --               ;
+----------+-----------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; pcie_hard_ip_0_pcie_rstn_export                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 442        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 443        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A28      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A29      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA27     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; pcie_hard_ip_0_tx_out_tx_dataout_0(n)                 ; output ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AB4      ; 28         ; QL0      ; pcie_hard_ip_0_tx_out_tx_dataout_0                    ; output ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB29     ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB30     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 31         ; QL0      ; pcie_hard_ip_0_rx_in_rx_datain_0(n)                   ; input  ; 1.5-V PCML   ;         ; --         ; N               ; no       ; Off          ;
; AC2      ; 30         ; QL0      ; pcie_hard_ip_0_rx_in_rx_datain_0                      ; input  ; 1.5-V PCML   ;         ; --         ; Y               ; no       ; Off          ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD10     ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE4      ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 40         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE12     ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 135        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 130        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG6      ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG12     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG14     ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG22     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG29     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH6      ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH28     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH29     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ4      ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ10     ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ13     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ16     ; 126        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ19     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ22     ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ25     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK4      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK5      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK6      ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK7      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK8      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK9      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK10     ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK11     ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK12     ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK13     ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK15     ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK16     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AK17     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK18     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK20     ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK21     ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK23     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK29     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B25      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B28      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C9       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 383        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C28      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C29      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C30      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 455        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 447        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 445        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 385        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D27      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D28      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D29      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D30      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 518        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 516        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E4       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 519        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 517        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F5       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F6       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 452        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F21      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F24      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F25      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F26      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F29      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F30      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G17      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G22      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G24      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G25      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G26      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G29      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G30      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H25      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H28      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J29      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K22      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 271        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ; 270        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T29      ; 275        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; pcie_hard_ip_0_refclk_export                          ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V30      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; pcie_hard_ip_0_refclk_export(n)                       ; input  ; LVDS         ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y28      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                              ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; pcie_hard_ip|altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|pll0|auto_generated|pll1                                                                                                                                                  ;
; PLL type                      ; MPLL                                                                                                                                                                                                                                                                     ;
; PLL mode                      ; No compensation                                                                                                                                                                                                                                                          ;
; Compensate clock              ; --                                                                                                                                                                                                                                                                       ;
; Compensated input/output pins ; --                                                                                                                                                                                                                                                                       ;
; Switchover type               ; --                                                                                                                                                                                                                                                                       ;
; Input frequency 0             ; 100.0 MHz                                                                                                                                                                                                                                                                ;
; Input frequency 1             ; --                                                                                                                                                                                                                                                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                                                                                                                 ;
; Nominal VCO frequency         ; 1250.0 MHz                                                                                                                                                                                                                                                               ;
; VCO post scale K counter      ; --                                                                                                                                                                                                                                                                       ;
; VCO frequency control         ; Auto                                                                                                                                                                                                                                                                     ;
; VCO phase shift step          ; 100 ps                                                                                                                                                                                                                                                                   ;
; VCO multiply                  ; --                                                                                                                                                                                                                                                                       ;
; VCO divide                    ; --                                                                                                                                                                                                                                                                       ;
; DPA multiply                  ; 25                                                                                                                                                                                                                                                                       ;
; DPA divide                    ; 2                                                                                                                                                                                                                                                                        ;
; DPA divider counter value     ; 1                                                                                                                                                                                                                                                                        ;
; Freq min lock                 ; 48.02 MHz                                                                                                                                                                                                                                                                ;
; Freq max lock                 ; 128.01 MHz                                                                                                                                                                                                                                                               ;
; M VCO Tap                     ; 0                                                                                                                                                                                                                                                                        ;
; M Initial                     ; 1                                                                                                                                                                                                                                                                        ;
; M value                       ; 25                                                                                                                                                                                                                                                                       ;
; N value                       ; 2                                                                                                                                                                                                                                                                        ;
; Charge pump current           ; setting 1                                                                                                                                                                                                                                                                ;
; Loop filter resistance        ; setting 27                                                                                                                                                                                                                                                               ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                                                                                                                       ;
; Bandwidth type                ; Medium                                                                                                                                                                                                                                                                   ;
; Real time reconfigurable      ; Off                                                                                                                                                                                                                                                                      ;
; Scan chain MIF file           ; --                                                                                                                                                                                                                                                                       ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                                                                                      ;
; PLL location                  ; PLL_5                                                                                                                                                                                                                                                                    ;
; Inclk0 signal                 ; pcie_hard_ip_0_refclk_export                                                                                                                                                                                                                                             ;
; Inclk1 signal                 ; --                                                                                                                                                                                                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                                                                                            ;
; Inclk1 signal type            ; --                                                                                                                                                                                                                                                                       ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------------------------------------------+
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] ; clock0       ; 25   ; 2   ; 1250.0 MHz       ; 0 (0 ps)    ; 45.00 (100 ps)   ; 50/50      ; C1      ; Bypass        ; --         ; --            ; 1       ; 0       ; pcie_hard_ip|altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|pll0|auto_generated|pll1|clk[0] ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] ; clock1       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; pcie_hard_ip|altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|pll0|auto_generated|pll1|clk[1] ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] ; clock2       ; 5    ; 2   ; 250.0 MHz        ; 0 (0 ps)    ; 9.00 (100 ps)    ; 20/80      ; C2      ; 5             ; 1/4 Even   ; --            ; 1       ; 0       ; pcie_hard_ip|altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|pll0|auto_generated|pll1|clk[2] ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; GXB Receiver Summary                                                    ;
+----------------+---------------------+----------------------------------+
; Base Data Rate ; Effective Data Rate ; Receiver Channel Location        ;
+----------------+---------------------+----------------------------------+
; 2500.0 Mbps    ; 2500.0 Mbps         ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
+----------------+---------------------+----------------------------------+


+--------------------------------------------------------------------+
; GXB Receiver Channel                                               ;
+---------------------------------+----------------------------------+
; Protocol                        ; pcie                             ;
+---------------------------------+----------------------------------+
; Channel Number                  ; 0                                ;
; Logical Channel Number          ; 0                                ;
; Channel Width                   ; 8                                ;
; Base Data Rate                  ; 2500.0 Mbps                      ;
; Effective Data Rate             ; 2500.0 Mbps                      ;
; Run Length                      ; 40                               ;
; Rate Matcher                    ; Enabled                          ;
; Word Aligner Mode               ; Sync State Machine               ;
; Word Alignment Pattern          ; 0101111100                       ;
; Bad Pattern Count for Sync Loss ; 17                               ;
; Patterns to Reduce Error Count  ; 16                               ;
; Number of Patterns Until Sync   ; 4                                ;
; PPM Selection                   ; 8                                ;
; Low Latency PCS Mode Enable     ; Off                              ;
; 8B10B Mode                      ; normal                           ;
; Byte Deserializer               ; Off                              ;
; Deserialization Factor          ; 10                               ;
; Byte Ordering Mode              ; none                             ;
; Receiver Channel Location       ; RXPMA_X0_Y16_N6, RXPCS_X0_Y16_N8 ;
; CMU Location                    ; CMU_X0_Y28_N6                    ;
; PCIE HIP Enable                 ; On                               ;
; Channel Bonding                 ; none                             ;
; Equalizer DC Gain               ; 3                                ;
; Core Clock Frequency            ; 250.0 MHz                        ;
; Core Clock Source               ;                                  ;
; VCM                             ; 0.82V                            ;
+---------------------------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                                             ;
+-------------------------------------------+----------------+---------------------+----------------------------------+
; Name                                      ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location     ;
+-------------------------------------------+----------------+---------------------+----------------------------------+
; pcie_hard_ip_0_tx_out_tx_dataout_0~output ; 2500.0 Mbps    ; 2500.0 Mbps         ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9 ;
+-------------------------------------------+----------------+---------------------+----------------------------------+


+--------------------------------------------------------------------------+
; GXB Transmitter Channel                                                  ;
+------------------------------+-------------------------------------------+
; Name                         ; pcie_hard_ip_0_tx_out_tx_dataout_0~output ;
+------------------------------+-------------------------------------------+
; Channel Number               ; 0                                         ;
; Logical Channel Number       ; 0                                         ;
; Channel Width                ; 8                                         ;
; Base Data Rate               ; 2500.0 Mbps                               ;
; Effective Data Rate          ; 2500.0 Mbps                               ;
; Transmit Protocol            ; pcie                                      ;
; Voltage Output Differential  ; 4                                         ;
; 8B10B Mode                   ; normal                                    ;
; Byte Serializer              ; Off                                       ;
; Serialization Factor         ; 10                                        ;
; Transmitter Channel Location ; TXPMA_X0_Y16_N7, TXPCS_X0_Y16_N9          ;
; CMU Location                 ; CMU_X0_Y28_N6                             ;
; PCIE HIP Enable              ; On                                        ;
; Channel Bonding              ; none                                      ;
; Polarity Inversion           ; Off                                       ;
; Bit Reversal                 ; Off                                       ;
; Preemphasis First Post Tap   ; 1                                         ;
; Core Clock Frequency         ; 250.0 MHz                                 ;
; Core Clock Source            ;                                           ;
; VCM                          ; 0.65V                                     ;
+------------------------------+-------------------------------------------+


+-----------------------------------------------------------------+
; I/O Assignment Warnings                                         ;
+---------------------------------+-------------------------------+
; Pin Name                        ; Reason                        ;
+---------------------------------+-------------------------------+
; pcie_hard_ip_0_pcie_rstn_export ; Incomplete set of assignments ;
; pcie_hard_ip_0_refclk_export    ; Incomplete set of assignments ;
+---------------------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; PCI Express Hard-IP Blocks                                                                                                                        ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------+
; Name                     ; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------+
; Location                 ; PCIEHIP_X0_Y16_N5                                                                                                      ;
; Protocol Spec            ; 1.1                                                                                                                    ;
; Datarate Spec            ; 2.5 Gbps                                                                                                               ;
; Link Width               ; 1                                                                                                                      ;
; Max Payload Size (bytes) ; 128                                                                                                                    ;
; Virtual Channels         ; 1                                                                                                                      ;
; BAR Registers            ;                                                                                                                        ;
;  BAR0 Type               ; 32-bit Non-Prefetchable                                                                                                ;
;  BAR0 Size               ; 16 bits                                                                                                                ;
;  BAR1 Type               ; 32-bit Non-Prefetchable                                                                                                ;
;  BAR1 Size               ; 0 bits                                                                                                                 ;
;  BAR2 Type               ; 32-bit Non-Prefetchable                                                                                                ;
;  BAR2 Size               ; 0 bits                                                                                                                 ;
;  BAR3 Type               ; 32-bit Non-Prefetchable                                                                                                ;
;  BAR3 Size               ; 0 bits                                                                                                                 ;
;  BAR4 Type               ; 32-bit Non-Prefetchable                                                                                                ;
;  BAR4 Size               ; 0 bits                                                                                                                 ;
;  BAR5 Type               ; 32-bit Non-Prefetchable                                                                                                ;
;  BAR5 Size               ; 0 bits                                                                                                                 ;
; BAR I/O                  ; 32BIT                                                                                                                  ;
; BAR Prefetch             ; 32                                                                                                                     ;
; Device ID                ; 0x4                                                                                                                    ;
; Subsystem ID             ; 0x4                                                                                                                    ;
; Revision ID              ; 0x1                                                                                                                    ;
; Vendor ID                ; 0x1172                                                                                                                 ;
; Subsystem Vendor ID      ; 0x1172                                                                                                                 ;
; Class Code               ; 0x0                                                                                                                    ;
; Link Port Number         ; 0x1                                                                                                                    ;
; Tags Supported           ; 32                                                                                                                     ;
; Completion Timeout       ; NONE                                                                                                                   ;
; MSI Messages             ; 1                                                                                                                      ;
; MSI-X                    ; No                                                                                                                     ;
;  MSI-X Table Size        ; 0x0                                                                                                                    ;
;  MSI-X Offset            ; 0x0                                                                                                                    ;
;  MSI-X BAR               ; 0                                                                                                                      ;
;  MSI-X PBA Offset        ; 0x0                                                                                                                    ;
;  MSI-X PBA BAR           ; 0                                                                                                                      ;
; Advanced Error Reporting ; No                                                                                                                     ;
; ECRC Check               ; No                                                                                                                     ;
; ECRC Generation          ; No                                                                                                                     ;
; ECRC Forwarding          ; No                                                                                                                     ;
; RX/Retry Buffer ECC      ; Yes                                                                                                                    ;
+--------------------------+------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                     ; Entity Name                                              ; Library Name  ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+---------------+
; |pcie_core_mem                                                                                                                         ; 5788 (1)    ; 3565 (0)                  ; 0 (0)         ; 120192      ; 30   ; 0            ; 0       ; 0         ; 0         ; 7    ; 0            ; 2223 (1)     ; 835 (0)           ; 2730 (0)         ; |pcie_core_mem                                                                                                                                                                                                                                                                                                          ; pcie_core_mem                                            ; pcie_core_mem ;
;    |Actuator:actuator|                                                                                                                 ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |pcie_core_mem|Actuator:actuator                                                                                                                                                                                                                                                                                        ; Actuator                                                 ; pcie_core_mem ;
;    |OrAtom:oratom|                                                                                                                     ; 53 (53)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 46 (46)          ; |pcie_core_mem|OrAtom:oratom                                                                                                                                                                                                                                                                                            ; OrAtom                                                   ; pcie_core_mem ;
;    |RamDes:ramdes|                                                                                                                     ; 52 (52)     ; 11 (11)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (40)      ; 8 (8)             ; 4 (4)            ; |pcie_core_mem|RamDes:ramdes                                                                                                                                                                                                                                                                                            ; RamDes                                                   ; pcie_core_mem ;
;       |altsyncram:ram_rtl_0|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|RamDes:ramdes|altsyncram:ram_rtl_0                                                                                                                                                                                                                                                                       ; altsyncram                                               ; work          ;
;          |altsyncram_49h1:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|RamDes:ramdes|altsyncram:ram_rtl_0|altsyncram_49h1:auto_generated                                                                                                                                                                                                                                        ; altsyncram_49h1                                          ; work          ;
;    |RamSrc:ramsrc|                                                                                                                     ; 56 (56)     ; 53 (53)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 39 (39)           ; 14 (14)          ; |pcie_core_mem|RamSrc:ramsrc                                                                                                                                                                                                                                                                                            ; RamSrc                                                   ; pcie_core_mem ;
;       |altsyncram:ram_rtl_0|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|RamSrc:ramsrc|altsyncram:ram_rtl_0                                                                                                                                                                                                                                                                       ; altsyncram                                               ; work          ;
;          |altsyncram_1bm1:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated                                                                                                                                                                                                                                        ; altsyncram_1bm1                                          ; work          ;
;    |RegMask:regmask|                                                                                                                   ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 0 (0)            ; |pcie_core_mem|RegMask:regmask                                                                                                                                                                                                                                                                                          ; RegMask                                                  ; pcie_core_mem ;
;    |altera_reset_controller:rst_controller|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |pcie_core_mem|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                   ; altera_reset_controller                                  ; pcie_core_mem ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |pcie_core_mem|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                        ; altera_reset_synchronizer                                ; pcie_core_mem ;
;    |pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|                                                                                           ; 3329 (0)    ; 2054 (0)                  ; 0 (0)         ; 54656       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1240 (0)     ; 652 (0)           ; 1437 (0)         ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip                                                                                                                                                                                                                                                                  ; pcie_core_mem_PCIe_hard_ip                               ; pcie_core_mem ;
;       |altera_pcie_hard_ip_reset_controller:reset_controller_internal|                                                                 ; 109 (31)    ; 73 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (5)       ; 13 (6)            ; 61 (20)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal                                                                                                                                                                                                   ; altera_pcie_hard_ip_reset_controller                     ; pcie_core_mem ;
;          |altpcie_rs_serdes:altgx_reset|                                                                                               ; 78 (78)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 7 (7)             ; 41 (41)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset                                                                                                                                                                     ; altpcie_rs_serdes                                        ; pcie_core_mem ;
;       |altera_reset_controller:rst_controller|                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_reset_controller:rst_controller                                                                                                                                                                                                                           ; altera_reset_controller                                  ; pcie_core_mem ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                ; altera_reset_synchronizer                                ; pcie_core_mem ;
;       |altpcie_hip_pipen1b_qsys:pcie_internal_hip|                                                                                     ; 3218 (0)    ; 1978 (0)                  ; 0 (0)         ; 54656       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1205 (0)     ; 637 (0)           ; 1376 (0)         ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip                                                                                                                                                                                                                       ; altpcie_hip_pipen1b_qsys                                 ; pcie_core_mem ;
;          |alt4gxb_reset_controller:g_reset_controller.alt4gxb_reset_controller0|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|alt4gxb_reset_controller:g_reset_controller.alt4gxb_reset_controller0                                                                                                                                                 ; alt4gxb_reset_controller                                 ; pcie_core_mem ;
;          |altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|                                                                                ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 38 (38)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst                                                                                                                                                                          ; altpcie_tl_cfg_pipe                                      ; pcie_core_mem ;
;          |altpcie_txcred_patch:txcred_patch0|                                                                                          ; 38 (38)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 18 (18)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_txcred_patch:txcred_patch0                                                                                                                                                                                    ; altpcie_txcred_patch                                     ; pcie_core_mem ;
;          |altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|                                                                   ; 3143 (372)  ; 1923 (207)                ; 0 (0)         ; 54656       ; 22   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1185 (137)   ; 636 (158)         ; 1322 (72)        ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge                                                                                                                                                             ; altpciexpav_stif_app                                     ; pcie_core_mem ;
;             |altpciexpav_stif_control_register:cntrl_reg|                                                                              ; 744 (0)     ; 550 (0)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 188 (0)      ; 216 (0)           ; 340 (0)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg                                                                                                                 ; altpciexpav_stif_control_register                        ; pcie_core_mem ;
;                |altpciexpav_stif_cfg_status:i_cfg_stat|                                                                                ; 523 (523)   ; 440 (440)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (77)      ; 185 (185)         ; 261 (261)        ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat                                                                          ; altpciexpav_stif_cfg_status                              ; pcie_core_mem ;
;                |altpciexpav_stif_cr_avalon:i_avalon|                                                                                   ; 195 (195)   ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (79)      ; 25 (25)           ; 91 (91)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon                                                                             ; altpciexpav_stif_cr_avalon                               ; pcie_core_mem ;
;                |altpciexpav_stif_cr_interrupt:i_interrupt|                                                                             ; 67 (67)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 5 (5)             ; 47 (47)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt                                                                       ; altpciexpav_stif_cr_interrupt                            ; pcie_core_mem ;
;                |altpciexpav_stif_cr_mailbox:i_a2p_mb|                                                                                  ; 11 (11)     ; 2 (2)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb                                                                            ; altpciexpav_stif_cr_mailbox                              ; pcie_core_mem ;
;                   |altsyncram:altsyncram_component|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component                                            ; altsyncram                                               ; work          ;
;                      |altsyncram_1sc1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated             ; altsyncram_1sc1                                          ; work          ;
;                |altpciexpav_stif_cr_mailbox:i_p2a_mb|                                                                                  ; 11 (11)     ; 2 (2)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 2 (2)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb                                                                            ; altpciexpav_stif_cr_mailbox                              ; pcie_core_mem ;
;                   |altsyncram:altsyncram_component|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component                                            ; altsyncram                                               ; work          ;
;                      |altsyncram_1sc1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated             ; altsyncram_1sc1                                          ; work          ;
;             |altpciexpav_stif_rx:rx|                                                                                                   ; 644 (64)    ; 448 (64)                  ; 0 (0)         ; 35424       ; 9    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 192 (0)      ; 172 (0)           ; 280 (64)         ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx                                                                                                                                      ; altpciexpav_stif_rx                                      ; pcie_core_mem ;
;                |altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|                                                                               ; 488 (455)   ; 333 (313)                 ; 0 (0)         ; 1264        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 151 (138)    ; 172 (172)         ; 165 (145)        ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl                                                                                              ; altpciexpav_stif_rx_cntrl                                ; pcie_core_mem ;
;                   |scfifo:rx_input_fifo|                                                                                               ; 33 (0)      ; 20 (0)                    ; 0 (0)         ; 1264        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo                                                                         ; scfifo                                                   ; work          ;
;                      |scfifo_9j31:auto_generated|                                                                                      ; 33 (0)      ; 20 (0)                    ; 0 (0)         ; 1264        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated                                              ; scfifo_9j31                                              ; work          ;
;                         |a_dpfifo_gp31:dpfifo|                                                                                         ; 33 (22)     ; 20 (9)                    ; 0 (0)         ; 1264        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 20 (9)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo                         ; a_dpfifo_gp31                                            ; work          ;
;                            |altsyncram_heh1:FIFOram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1264        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_heh1:FIFOram ; altsyncram_heh1                                          ; work          ;
;                            |cntr_5s7:usedw_counter|                                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_5s7:usedw_counter  ; cntr_5s7                                                 ; work          ;
;                            |cntr_orb:rd_ptr_msb|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_orb:rd_ptr_msb     ; cntr_orb                                                 ; work          ;
;                            |cntr_prb:wr_ptr|                                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|cntr_prb:wr_ptr         ; cntr_prb                                                 ; work          ;
;                |altpciexpav_stif_rx_resp:rxavl_resp|                                                                                   ; 69 (69)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 35 (35)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp                                                                                                  ; altpciexpav_stif_rx_resp                                 ; pcie_core_mem ;
;                |altsyncram:cpl_ram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33280       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram                                                                                                                   ; altsyncram                                               ; work          ;
;                   |altsyncram_5tl1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 33280       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated                                                                                    ; altsyncram_5tl1                                          ; work          ;
;                |scfifo:pndgtxrd_fifo|                                                                                                  ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo                                                                                                                 ; scfifo                                                   ; work          ;
;                   |scfifo_fj31:auto_generated|                                                                                         ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated                                                                                      ; scfifo_fj31                                              ; work          ;
;                      |a_dpfifo_mp31:dpfifo|                                                                                            ; 27 (16)     ; 20 (9)                    ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (9)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo                                                                 ; a_dpfifo_mp31                                            ; work          ;
;                         |altsyncram_leh1:FIFOram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 880         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_leh1:FIFOram                                         ; altsyncram_leh1                                          ; work          ;
;                         |cntr_5s7:usedw_counter|                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_5s7:usedw_counter                                          ; cntr_5s7                                                 ; work          ;
;                         |cntr_orb:rd_ptr_msb|                                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_orb:rd_ptr_msb                                             ; cntr_orb                                                 ; work          ;
;                         |cntr_prb:wr_ptr|                                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|cntr_prb:wr_ptr                                                 ; cntr_prb                                                 ; work          ;
;             |altpciexpav_stif_tx:tx|                                                                                                   ; 1427 (72)   ; 718 (65)                  ; 0 (0)         ; 18720       ; 11   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 668 (7)      ; 90 (1)            ; 669 (64)         ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx                                                                                                                                      ; altpciexpav_stif_tx                                      ; pcie_core_mem ;
;                |altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|                                                                         ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 15 (15)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans                                                                                        ; altpciexpav_stif_a2p_addrtrans                           ; pcie_core_mem ;
;                |altpciexpav_stif_tx_cntrl:tx_cntrl|                                                                                    ; 656 (629)   ; 292 (272)                 ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 330 (323)    ; 66 (66)           ; 260 (240)        ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl                                                                                                   ; altpciexpav_stif_tx_cntrl                                ; pcie_core_mem ;
;                   |scfifo:tx_output_fifo|                                                                                              ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo                                                                             ; scfifo                                                   ; work          ;
;                      |scfifo_gj31:auto_generated|                                                                                      ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated                                                  ; scfifo_gj31                                              ; work          ;
;                         |a_dpfifo_np31:dpfifo|                                                                                         ; 27 (16)     ; 20 (9)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (9)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo                             ; a_dpfifo_np31                                            ; work          ;
;                            |altsyncram_meh1:FIFOram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_meh1:FIFOram     ; altsyncram_meh1                                          ; work          ;
;                            |cntr_5s7:usedw_counter|                                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_5s7:usedw_counter      ; cntr_5s7                                                 ; work          ;
;                            |cntr_orb:rd_ptr_msb|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_orb:rd_ptr_msb         ; cntr_orb                                                 ; work          ;
;                            |cntr_prb:wr_ptr|                                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|cntr_prb:wr_ptr             ; cntr_prb                                                 ; work          ;
;                |altpciexpav_stif_txavl_cntrl:txavl|                                                                                    ; 337 (310)   ; 167 (147)                 ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 149 (142)    ; 12 (12)           ; 176 (156)        ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl                                                                                                   ; altpciexpav_stif_txavl_cntrl                             ; pcie_core_mem ;
;                   |scfifo:pendingrd_fifo|                                                                                              ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo                                                                             ; scfifo                                                   ; work          ;
;                      |scfifo_s031:auto_generated|                                                                                      ; 27 (0)      ; 20 (0)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated                                                  ; scfifo_s031                                              ; work          ;
;                         |a_dpfifo_3731:dpfifo|                                                                                         ; 27 (16)     ; 20 (9)                    ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (9)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo                             ; a_dpfifo_3731                                            ; work          ;
;                            |altsyncram_vdh1:FIFOram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 160         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_vdh1:FIFOram     ; altsyncram_vdh1                                          ; work          ;
;                            |cntr_5s7:usedw_counter|                                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_5s7:usedw_counter      ; cntr_5s7                                                 ; work          ;
;                            |cntr_orb:rd_ptr_msb|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_orb:rd_ptr_msb         ; cntr_orb                                                 ; work          ;
;                            |cntr_prb:wr_ptr|                                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|cntr_prb:wr_ptr             ; cntr_prb                                                 ; work          ;
;                |altpciexpav_stif_txresp_cntrl:txresp|                                                                                  ; 248 (248)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 153 (153)    ; 0 (0)             ; 95 (95)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp                                                                                                 ; altpciexpav_stif_txresp_cntrl                            ; pcie_core_mem ;
;                |altsyncram:tx_cpl_buff|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff                                                                                                               ; altsyncram                                               ; work          ;
;                   |altsyncram_ish1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated                                                                                ; altsyncram_ish1                                          ; work          ;
;                |scfifo:rd_bypass_fifo|                                                                                                 ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo                                                                                                                ; scfifo                                                   ; work          ;
;                   |scfifo_d241:auto_generated|                                                                                         ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated                                                                                     ; scfifo_d241                                              ; work          ;
;                      |a_dpfifo_k841:dpfifo|                                                                                            ; 37 (20)     ; 28 (11)                   ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (11)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo                                                                ; a_dpfifo_k841                                            ; work          ;
;                         |altsyncram_bfh1:FIFOram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4160        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_bfh1:FIFOram                                        ; altsyncram_bfh1                                          ; work          ;
;                         |cntr_7s7:usedw_counter|                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_7s7:usedw_counter                                         ; cntr_7s7                                                 ; work          ;
;                         |cntr_qrb:rd_ptr_msb|                                                                                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_qrb:rd_ptr_msb                                            ; cntr_qrb                                                 ; work          ;
;                         |cntr_rrb:wr_ptr|                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|cntr_rrb:wr_ptr                                                ; cntr_rrb                                                 ; work          ;
;                |scfifo:txcmd_fifo|                                                                                                     ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo                                                                                                                    ; scfifo                                                   ; work          ;
;                   |scfifo_8241:auto_generated|                                                                                         ; 28 (0)      ; 20 (0)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 20 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated                                                                                         ; scfifo_8241                                              ; work          ;
;                      |a_dpfifo_f841:dpfifo|                                                                                            ; 28 (17)     ; 20 (9)                    ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (9)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo                                                                    ; a_dpfifo_f841                                            ; work          ;
;                         |altsyncram_1fh1:FIFOram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1056        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram                                            ; altsyncram_1fh1                                          ; work          ;
;                         |cntr_5s7:usedw_counter|                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_5s7:usedw_counter                                             ; cntr_5s7                                                 ; work          ;
;                         |cntr_orb:rd_ptr_msb|                                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_orb:rd_ptr_msb                                                ; cntr_orb                                                 ; work          ;
;                         |cntr_prb:wr_ptr|                                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|cntr_prb:wr_ptr                                                    ; cntr_prb                                                 ; work          ;
;                |scfifo:wrdat_fifo|                                                                                                     ; 40 (0)      ; 28 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 28 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo                                                                                                                    ; scfifo                                                   ; work          ;
;                   |scfifo_3131:auto_generated|                                                                                         ; 40 (0)      ; 28 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 28 (0)           ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated                                                                                         ; scfifo_3131                                              ; work          ;
;                      |a_dpfifo_a731:dpfifo|                                                                                            ; 40 (23)     ; 28 (11)                   ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 28 (11)          ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo                                                                    ; a_dpfifo_a731                                            ; work          ;
;                         |altsyncram_reh1:FIFOram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_reh1:FIFOram                                            ; altsyncram_reh1                                          ; work          ;
;                         |cntr_7s7:usedw_counter|                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_7s7:usedw_counter                                             ; cntr_7s7                                                 ; work          ;
;                         |cntr_qrb:rd_ptr_msb|                                                                                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_qrb:rd_ptr_msb                                                ; cntr_qrb                                                 ; work          ;
;                         |cntr_rrb:wr_ptr|                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|cntr_rrb:wr_ptr                                                    ; cntr_rrb                                                 ; work          ;
;       |pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal                                                                                                                                                                                                         ; pcie_core_mem_PCIe_hard_ip_altgx_internal                ; pcie_core_mem ;
;          |pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component                                                                             ; pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8 ; pcie_core_mem ;
;             |altpll:pll0|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0                                                                 ; altpll                                                   ; work          ;
;                |altpll_nn81:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pcie_core_mem|pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated                                      ; altpll_nn81                                              ; work          ;
;    |pcie_core_mem_mm_interconnect_0:mm_interconnect_0|                                                                                 ; 2325 (0)    ; 1356 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 931 (0)      ; 100 (0)           ; 1294 (0)         ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                        ; pcie_core_mem_mm_interconnect_0                          ; pcie_core_mem ;
;       |altera_avalon_sc_fifo:actuator_s1_agent_rsp_fifo|                                                                               ; 44 (44)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 11 (11)           ; 27 (27)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:actuator_s1_agent_rsp_fifo                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                    ; pcie_core_mem ;
;       |altera_avalon_sc_fifo:pcie_hard_ip_cra_agent_rsp_fifo|                                                                          ; 40 (40)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 26 (26)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_cra_agent_rsp_fifo                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                    ; pcie_core_mem ;
;       |altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|                                                                          ; 107 (107)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 14 (14)           ; 76 (76)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                    ; pcie_core_mem ;
;       |altera_avalon_sc_fifo:ramdes_s1_agent_rsp_fifo|                                                                                 ; 40 (40)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 30 (30)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ramdes_s1_agent_rsp_fifo                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                    ; pcie_core_mem ;
;       |altera_avalon_sc_fifo:ramsrc_s1_agent_rsp_fifo|                                                                                 ; 42 (42)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 32 (32)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ramsrc_s1_agent_rsp_fifo                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                    ; pcie_core_mem ;
;       |altera_avalon_sc_fifo:regmask_s1_agent_rsp_fifo|                                                                                ; 41 (41)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 29 (29)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:regmask_s1_agent_rsp_fifo                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                    ; pcie_core_mem ;
;       |altera_merlin_burst_adapter:actuator_s1_burst_adapter|                                                                          ; 128 (0)     ; 50 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 50 (0)           ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:actuator_s1_burst_adapter                                                                                                                                                                                                  ; altera_merlin_burst_adapter                              ; pcie_core_mem ;
;          |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                             ; 128 (128)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 50 (50)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:actuator_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                  ; altera_merlin_burst_adapter_13_1                         ; pcie_core_mem ;
;       |altera_merlin_burst_adapter:pcie_hard_ip_cra_burst_adapter|                                                                     ; 194 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 85 (0)       ; 1 (0)             ; 108 (0)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_hard_ip_cra_burst_adapter                                                                                                                                                                                             ; altera_merlin_burst_adapter                              ; pcie_core_mem ;
;          |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                             ; 194 (194)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 85 (85)      ; 1 (1)             ; 108 (108)        ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_hard_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                             ; altera_merlin_burst_adapter_13_1                         ; pcie_core_mem ;
;       |altera_merlin_burst_adapter:ramdes_s1_burst_adapter|                                                                            ; 186 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 85 (0)       ; 1 (0)             ; 100 (0)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ramdes_s1_burst_adapter                                                                                                                                                                                                    ; altera_merlin_burst_adapter                              ; pcie_core_mem ;
;          |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                             ; 186 (186)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 85 (85)      ; 1 (1)             ; 100 (100)        ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ramdes_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                    ; altera_merlin_burst_adapter_13_1                         ; pcie_core_mem ;
;       |altera_merlin_burst_adapter:ramsrc_s1_burst_adapter|                                                                            ; 186 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 82 (0)       ; 4 (0)             ; 100 (0)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ramsrc_s1_burst_adapter                                                                                                                                                                                                    ; altera_merlin_burst_adapter                              ; pcie_core_mem ;
;          |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                             ; 186 (186)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 82 (82)      ; 4 (4)             ; 100 (100)        ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ramsrc_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                    ; altera_merlin_burst_adapter_13_1                         ; pcie_core_mem ;
;       |altera_merlin_burst_adapter:regmask_s1_burst_adapter|                                                                           ; 140 (0)     ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (0)       ; 1 (0)             ; 73 (0)           ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:regmask_s1_burst_adapter                                                                                                                                                                                                   ; altera_merlin_burst_adapter                              ; pcie_core_mem ;
;          |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                             ; 140 (140)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 66 (66)      ; 1 (1)             ; 73 (73)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:regmask_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                   ; altera_merlin_burst_adapter_13_1                         ; pcie_core_mem ;
;       |altera_merlin_master_agent:pcie_hard_ip_bar0_agent|                                                                             ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:pcie_hard_ip_bar0_agent                                                                                                                                                                                                     ; altera_merlin_master_agent                               ; pcie_core_mem ;
;       |altera_merlin_master_translator:pcie_hard_ip_bar0_translator|                                                                   ; 69 (69)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 1 (1)             ; 24 (24)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_hard_ip_bar0_translator                                                                                                                                                                                           ; altera_merlin_master_translator                          ; pcie_core_mem ;
;       |altera_merlin_slave_agent:actuator_s1_agent|                                                                                    ; 52 (5)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (3)       ; 0 (0)             ; 25 (2)           ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:actuator_s1_agent                                                                                                                                                                                                            ; altera_merlin_slave_agent                                ; pcie_core_mem ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                               ; 47 (47)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 23 (23)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:actuator_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                              ; altera_merlin_burst_uncompressor                         ; pcie_core_mem ;
;       |altera_merlin_slave_agent:pcie_hard_ip_cra_agent|                                                                               ; 44 (6)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (5)       ; 0 (0)             ; 21 (1)           ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_cra_agent                                                                                                                                                                                                       ; altera_merlin_slave_agent                                ; pcie_core_mem ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                               ; 38 (38)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 20 (20)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                         ; altera_merlin_burst_uncompressor                         ; pcie_core_mem ;
;       |altera_merlin_slave_agent:pcie_hard_ip_txs_agent|                                                                               ; 32 (5)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (4)       ; 0 (0)             ; 10 (1)           ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_txs_agent                                                                                                                                                                                                       ; altera_merlin_slave_agent                                ; pcie_core_mem ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                               ; 27 (27)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 9 (9)            ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                         ; altera_merlin_burst_uncompressor                         ; pcie_core_mem ;
;       |altera_merlin_slave_agent:ramdes_s1_agent|                                                                                      ; 44 (6)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (5)       ; 0 (0)             ; 22 (1)           ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramdes_s1_agent                                                                                                                                                                                                              ; altera_merlin_slave_agent                                ; pcie_core_mem ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                               ; 38 (38)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 21 (21)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramdes_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                ; altera_merlin_burst_uncompressor                         ; pcie_core_mem ;
;       |altera_merlin_slave_agent:ramsrc_s1_agent|                                                                                      ; 45 (7)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (6)       ; 0 (0)             ; 26 (1)           ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramsrc_s1_agent                                                                                                                                                                                                              ; altera_merlin_slave_agent                                ; pcie_core_mem ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                               ; 38 (38)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 25 (25)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramsrc_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                ; altera_merlin_burst_uncompressor                         ; pcie_core_mem ;
;       |altera_merlin_slave_agent:regmask_s1_agent|                                                                                     ; 45 (7)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (6)       ; 0 (0)             ; 22 (1)           ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:regmask_s1_agent                                                                                                                                                                                                             ; altera_merlin_slave_agent                                ; pcie_core_mem ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                               ; 38 (38)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 21 (21)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:regmask_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                               ; altera_merlin_burst_uncompressor                         ; pcie_core_mem ;
;       |altera_merlin_slave_translator:actuator_s1_translator|                                                                          ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 9 (9)            ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:actuator_s1_translator                                                                                                                                                                                                  ; altera_merlin_slave_translator                           ; pcie_core_mem ;
;       |altera_merlin_slave_translator:pcie_hard_ip_cra_translator|                                                                     ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 13 (13)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pcie_hard_ip_cra_translator                                                                                                                                                                                             ; altera_merlin_slave_translator                           ; pcie_core_mem ;
;       |altera_merlin_slave_translator:ramdes_s1_translator|                                                                            ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramdes_s1_translator                                                                                                                                                                                                    ; altera_merlin_slave_translator                           ; pcie_core_mem ;
;       |altera_merlin_slave_translator:ramsrc_s1_translator|                                                                            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator                                                                                                                                                                                                    ; altera_merlin_slave_translator                           ; pcie_core_mem ;
;       |altera_merlin_slave_translator:regmask_s1_translator|                                                                           ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (14)           ; 21 (21)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:regmask_s1_translator                                                                                                                                                                                                   ; altera_merlin_slave_translator                           ; pcie_core_mem ;
;       |altera_merlin_traffic_limiter:pcie_hard_ip_bar0_limiter|                                                                        ; 33 (33)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 15 (15)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:pcie_hard_ip_bar0_limiter                                                                                                                                                                                                ; altera_merlin_traffic_limiter                            ; pcie_core_mem ;
;       |altera_merlin_width_adapter:actuator_s1_cmd_width_adapter|                                                                      ; 104 (104)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 90 (90)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:actuator_s1_cmd_width_adapter                                                                                                                                                                                              ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:actuator_s1_rsp_width_adapter|                                                                      ; 66 (66)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 58 (58)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:actuator_s1_rsp_width_adapter                                                                                                                                                                                              ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:pcie_hard_ip_cra_cmd_width_adapter|                                                                 ; 97 (97)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 95 (95)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_hard_ip_cra_cmd_width_adapter                                                                                                                                                                                         ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:pcie_hard_ip_cra_rsp_width_adapter|                                                                 ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_hard_ip_cra_rsp_width_adapter                                                                                                                                                                                         ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:ramdes_s1_cmd_width_adapter|                                                                        ; 97 (97)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 92 (92)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ramdes_s1_cmd_width_adapter                                                                                                                                                                                                ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:ramdes_s1_rsp_width_adapter|                                                                        ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 33 (33)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ramdes_s1_rsp_width_adapter                                                                                                                                                                                                ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:ramsrc_s1_cmd_width_adapter|                                                                        ; 93 (93)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 88 (88)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ramsrc_s1_cmd_width_adapter                                                                                                                                                                                                ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:ramsrc_s1_rsp_width_adapter|                                                                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ramsrc_s1_rsp_width_adapter                                                                                                                                                                                                ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:regmask_s1_cmd_width_adapter|                                                                       ; 86 (86)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 84 (84)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:regmask_s1_cmd_width_adapter                                                                                                                                                                                               ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |altera_merlin_width_adapter:regmask_s1_rsp_width_adapter|                                                                       ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:regmask_s1_rsp_width_adapter                                                                                                                                                                                               ; altera_merlin_width_adapter                              ; pcie_core_mem ;
;       |pcie_core_mem_mm_interconnect_0_cmd_demux:cmd_demux|                                                                            ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|pcie_core_mem_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                    ; pcie_core_mem_mm_interconnect_0_cmd_demux                ; pcie_core_mem ;
;       |pcie_core_mem_mm_interconnect_0_router:router|                                                                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|pcie_core_mem_mm_interconnect_0_router:router                                                                                                                                                                                                          ; pcie_core_mem_mm_interconnect_0_router                   ; pcie_core_mem ;
;       |pcie_core_mem_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                ; 259 (259)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 224 (224)    ; 0 (0)             ; 35 (35)          ; |pcie_core_mem|pcie_core_mem_mm_interconnect_0:mm_interconnect_0|pcie_core_mem_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                        ; pcie_core_mem_mm_interconnect_0_rsp_mux                  ; pcie_core_mem ;
+----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+---------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------------------------+----------+---------------+---------------+-----------------------+-----+------+
; pcie_hard_ip_0_tx_out_tx_dataout_0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_hard_ip_0_rx_in_rx_datain_0      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pcie_hard_ip_0_pcie_rstn_export       ; Input    ; --            ; (6) 1322 ps   ; --                    ; --  ; --   ;
; pcie_hard_ip_0_refclk_export          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pcie_hard_ip_0_tx_out_tx_dataout_0(n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pcie_hard_ip_0_rx_in_rx_datain_0(n)   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pcie_hard_ip_0_refclk_export(n)       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+---------------------------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; pcie_hard_ip_0_rx_in_rx_datain_0                                                                                                                      ;                   ;         ;
; pcie_hard_ip_0_pcie_rstn_export                                                                                                                       ;                   ;         ;
;      - pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2] ; 1                 ; 6       ;
;      - pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                              ; 1                 ; 6       ;
;      - pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_r                               ; 1                 ; 6       ;
;      - pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
;      - pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip                         ; 1                 ; 6       ;
; pcie_hard_ip_0_refclk_export                                                                                                                          ;                   ;         ;
; pcie_hard_ip_0_rx_in_rx_datain_0(n)                                                                                                                   ;                   ;         ;
; pcie_hard_ip_0_refclk_export(n)                                                                                                                       ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; OrAtom:oratom|Selector0~0                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y49_N6  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OrAtom:oratom|current_state.PREP                                                                                                                                                                                                                                                              ; FF_X56_Y49_N25     ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OrAtom:oratom|rd_addr[8]~12                                                                                                                                                                                                                                                                   ; LCCOMB_X56_Y49_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RamDes:ramdes|ram~1                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y50_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; RegMask:regmask|always0~0                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y50_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                     ; FF_X57_Y1_N9       ; 1401    ; Async. clear                          ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2]                                                                                                                                                ; FF_X5_Y45_N25      ; 47      ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|pll_locked_cnt[1]~9                                                                                                                                      ; LCCOMB_X5_Y19_N28  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|pll_locked_r[2]                                                                                                                                          ; FF_X4_Y19_N29      ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|ws_tmr_eq_0~6                                                                                                                                            ; LCCOMB_X6_Y18_N18  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn                                                                                                                                                                               ; FF_X4_Y33_N1       ; 3       ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|exits_r                                                                                                                                                                                ; FF_X4_Y33_N13      ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                                                                                                                                                                             ; FF_X5_Y45_N11      ; 39      ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|rsnt_cntn[0]~13                                                                                                                                                                        ; LCCOMB_X10_Y34_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|srst                                                                                                                                                                                   ; FF_X4_Y33_N17      ; 57      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                             ; FF_X1_Y41_N1       ; 69      ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpcie_tl_cfg_pipe:altpcie_tl_cfg_pipe_inst|o_tl_cfg_ctl[4]~1                                                                                                                                             ; LCCOMB_X8_Y27_N4   ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~0                                                                                                                                         ; LCCOMB_X25_Y33_N0  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~1                                                                                                                                         ; LCCOMB_X25_Y33_N18 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~10                                                                                                                                        ; LCCOMB_X25_Y33_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~11                                                                                                                                        ; LCCOMB_X25_Y33_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~12                                                                                                                                        ; LCCOMB_X25_Y33_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~13                                                                                                                                        ; LCCOMB_X25_Y33_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~14                                                                                                                                        ; LCCOMB_X25_Y33_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~15                                                                                                                                        ; LCCOMB_X25_Y33_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~2                                                                                                                                         ; LCCOMB_X25_Y33_N20 ; 58      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~3                                                                                                                                         ; LCCOMB_X25_Y33_N14 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~4                                                                                                                                         ; LCCOMB_X25_Y33_N8  ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~5                                                                                                                                         ; LCCOMB_X25_Y33_N2  ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~6                                                                                                                                         ; LCCOMB_X25_Y33_N4  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~7                                                                                                                                         ; LCCOMB_X25_Y33_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~8                                                                                                                                         ; LCCOMB_X25_Y33_N16 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|Equal1~9                                                                                                                                         ; LCCOMB_X25_Y33_N10 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr                                                       ; FF_X57_Y90_N1      ; 437     ; Async. clear                          ; yes    ; Global Clock         ; GCLK21           ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|addr_decode_reg[4]                                               ; FF_X34_Y41_N19     ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|always0~1                                                        ; LCCOMB_X41_Y45_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_avalon:i_avalon|avalon_state_reg.CRA_PIPE                                        ; FF_X41_Y45_N23     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|AvlRuptEnable_reg[16]~0                                    ; LCCOMB_X37_Y41_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[0]~1                                     ; LCCOMB_X35_Y39_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[16]~0                                    ; LCCOMB_X37_Y43_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt|PciRuptEnable_reg[8]~2                                     ; LCCOMB_X35_Y41_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|ram_write~0                                                     ; LCCOMB_X35_Y41_N0  ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|ram_write~0                                                     ; LCCOMB_X35_Y41_N30 ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|PndgRdHeader_o[56]                                                                ; LCCOMB_X46_Y39_N14 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always23~1                                                                        ; LCCOMB_X54_Y38_N28 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always24~1                                                                        ; LCCOMB_X50_Y41_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always25~0                                                                        ; LCCOMB_X50_Y41_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always26~0                                                                        ; LCCOMB_X50_Y41_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always27~0                                                                        ; LCCOMB_X50_Y41_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always28~0                                                                        ; LCCOMB_X50_Y41_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always29~0                                                                        ; LCCOMB_X50_Y41_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always30~1                                                                        ; LCCOMB_X50_Y41_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always31~0                                                                        ; LCCOMB_X50_Y41_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|barhit_reg[0]                                                                     ; FF_X42_Y41_N27     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|chk_hdr_rise                                                                      ; LCCOMB_X42_Y41_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr[1]~10                                                                ; LCCOMB_X54_Y38_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[80]~0                                                                  ; LCCOMB_X44_Y41_N22 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_modlen_reg[2]~9                                                                ; LCCOMB_X44_Y39_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[11]                                                                      ; FF_X46_Y40_N9      ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[14]                                                                      ; FF_X42_Y41_N3      ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[1]                                                                       ; FF_X42_Y40_N27     ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[2]                                                                       ; FF_X44_Y38_N29     ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[6]                                                                       ; FF_X44_Y38_N31     ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[7]                                                                       ; FF_X42_Y41_N29     ; 33      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|_~10         ; LCCOMB_X22_Y39_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|_~11         ; LCCOMB_X24_Y39_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|valid_rreq~5 ; LCCOMB_X33_Y41_N8  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|valid_wreq   ; LCCOMB_X24_Y39_N28 ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[10]~1                                                           ; LCCOMB_X44_Y33_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|cpl_done                                                                              ; LCCOMB_X53_Y44_N12 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[5]~20                                                                    ; LCCOMB_X53_Y44_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|_~4                                                  ; LCCOMB_X46_Y37_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|_~7                                                  ; LCCOMB_X47_Y39_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_leh1:FIFOram|q_b[15]                      ; M9K_X52_Y39_N0     ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|valid_rreq                                           ; LCCOMB_X46_Y37_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|valid_wreq                                           ; LCCOMB_X46_Y37_N10 ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|adapter_fifo_write_cntr[3]~15                                                          ; LCCOMB_X42_Y32_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always17~2                                                                             ; LCCOMB_X47_Y34_N18 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always17~4                                                                             ; LCCOMB_X48_Y32_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always1~0                                                                              ; LCCOMB_X44_Y32_N14 ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always5~0                                                                              ; LCCOMB_X44_Y32_N8  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_dat_cntr[1]~6                                                                      ; LCCOMB_X51_Y33_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|fifo_transmit                                                                          ; LCCOMB_X24_Y28_N12 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[32]~33                                                         ; LCCOMB_X44_Y31_N10 ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[32]~35                                                         ; LCCOMB_X46_Y30_N0  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|outstanding_tag_cntr~0                                                                 ; LCCOMB_X39_Y33_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|_~10             ; LCCOMB_X39_Y29_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|_~8              ; LCCOMB_X25_Y28_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|valid_rreq~0     ; LCCOMB_X24_Y28_N14 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|valid_wreq       ; LCCOMB_X39_Y29_N20 ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_sop_out_reg~1                                                                       ; LCCOMB_X16_Y28_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[1]~25                                                                      ; LCCOMB_X42_Y32_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|always15~0                                                                             ; LCCOMB_X48_Y42_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|always16~0                                                                             ; LCCOMB_X49_Y42_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|burst_counter[7]~10                                                                    ; LCCOMB_X46_Y42_N14 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|payload_byte_cntr[3]~12                                                                ; LCCOMB_X51_Y42_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|pendingrd_fifo_rdreq~0                                                                 ; LCCOMB_X51_Y40_N30 ; 23      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|pendingrd_state[1]                                                                     ; FF_X51_Y40_N1      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|rd_addr_reg[2]~15                                                                      ; LCCOMB_X49_Y42_N10 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|reads_cntr~11                                                                          ; LCCOMB_X47_Y40_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|_~6              ; LCCOMB_X49_Y40_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|_~7              ; LCCOMB_X50_Y40_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|valid_wreq~0     ; LCCOMB_X50_Y40_N12 ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[0]                                                                         ; FF_X46_Y42_N17     ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[1]                                                                         ; FF_X46_Y42_N29     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[3]                                                                         ; FF_X48_Y42_N31     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|CmdFifoWrReq_o~0                                                                     ; LCCOMB_X50_Y38_N26 ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|Equal3~1                                                                             ; LCCOMB_X50_Y36_N30 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|always7~2                                                                            ; LCCOMB_X48_Y39_N4  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[2]~22                                                                  ; LCCOMB_X51_Y37_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[8]~13                                                                  ; LCCOMB_X51_Y37_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|lower_addr_reg[3]~2                                                                  ; LCCOMB_X48_Y35_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[8]~12                                                          ; LCCOMB_X48_Y39_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[2]                                                                      ; FF_X50_Y36_N11     ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[4]                                                                      ; FF_X51_Y36_N31     ; 49      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[8]                                                                      ; FF_X48_Y36_N19     ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|_~8                                                 ; LCCOMB_X51_Y28_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|_~9                                                 ; LCCOMB_X50_Y30_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|valid_rreq                                          ; LCCOMB_X51_Y28_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|valid_wreq                                          ; LCCOMB_X50_Y30_N2  ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|_~10                                                    ; LCCOMB_X50_Y35_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|_~8                                                     ; LCCOMB_X51_Y34_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|valid_rreq~1                                            ; LCCOMB_X41_Y33_N20 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|valid_wreq                                              ; LCCOMB_X50_Y35_N28 ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|_~1                                                     ; LCCOMB_X42_Y38_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|_~9                                                     ; LCCOMB_X38_Y38_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|valid_rreq~2                                            ; LCCOMB_X42_Y33_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|valid_wreq                                              ; LCCOMB_X42_Y38_N4  ; 19      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_addr_strobe                                                                                                                               ; FF_X24_Y33_N25     ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                                                                          ; FF_X17_Y40_N9      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                                                                          ; FF_X17_Y40_N9      ; 1313    ; Async. clear                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out                                                                                                                                                                                               ; PCIEHIP_X0_Y16_N5  ; 3600    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:actuator_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                  ; LCCOMB_X59_Y58_N20 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:actuator_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                 ; FF_X59_Y58_N31     ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_cra_agent_rsp_fifo|always0~2                                                                                                                                                                             ; LCCOMB_X44_Y45_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_cra_agent_rsp_fifo|mem[0][84]                                                                                                                                                                            ; FF_X45_Y46_N9      ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|always0~2                                                                                                                                                                             ; LCCOMB_X58_Y40_N16 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|always1~0                                                                                                                                                                             ; LCCOMB_X59_Y40_N12 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|always2~0                                                                                                                                                                             ; LCCOMB_X59_Y44_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|always3~0                                                                                                                                                                             ; LCCOMB_X59_Y44_N20 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|always4~0                                                                                                                                                                             ; LCCOMB_X59_Y42_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|always5~0                                                                                                                                                                             ; LCCOMB_X59_Y40_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|always6~0                                                                                                                                                                             ; LCCOMB_X59_Y40_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|always7~0                                                                                                                                                                             ; LCCOMB_X59_Y42_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|mem_used[1]                                                                                                                                                                           ; FF_X59_Y40_N21     ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pcie_hard_ip_txs_agent_rsp_fifo|mem_used[7]~2                                                                                                                                                                         ; LCCOMB_X59_Y40_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ramdes_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                    ; LCCOMB_X60_Y52_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ramdes_s1_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                   ; FF_X60_Y52_N9      ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ramsrc_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                    ; LCCOMB_X51_Y52_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ramsrc_s1_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                   ; FF_X51_Y52_N15     ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:regmask_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                   ; LCCOMB_X61_Y48_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:regmask_s1_agent_rsp_fifo|mem[0][84]                                                                                                                                                                                  ; FF_X60_Y51_N27     ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:actuator_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                    ; LCCOMB_X54_Y53_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:actuator_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                     ; LCCOMB_X59_Y57_N20 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_hard_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                               ; LCCOMB_X48_Y52_N20 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pcie_hard_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                ; LCCOMB_X41_Y45_N2  ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ramdes_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                      ; LCCOMB_X54_Y54_N16 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ramdes_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                       ; LCCOMB_X54_Y54_N20 ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ramsrc_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                      ; LCCOMB_X48_Y52_N30 ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ramsrc_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                       ; LCCOMB_X51_Y52_N28 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:regmask_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                     ; LCCOMB_X55_Y51_N4  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:regmask_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                      ; LCCOMB_X58_Y50_N14 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_hard_ip_bar0_translator|address_register[5]~35                                                                                                                                                         ; LCCOMB_X51_Y45_N0  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_hard_ip_bar0_translator|address_register[5]~37                                                                                                                                                         ; LCCOMB_X51_Y45_N14 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:actuator_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                  ; LCCOMB_X56_Y58_N8  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:actuator_s1_agent|altera_merlin_burst_uncompressor:uncompressor|first_packet_beat                                                                                                                                 ; LCCOMB_X59_Y58_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:actuator_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~7                                                                                                                                ; LCCOMB_X59_Y58_N18 ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:actuator_s1_agent|comb~0                                                                                                                                                                                          ; LCCOMB_X59_Y58_N16 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:actuator_s1_agent|rp_valid                                                                                                                                                                                        ; LCCOMB_X59_Y57_N28 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                             ; LCCOMB_X47_Y49_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_cra_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                           ; LCCOMB_X44_Y45_N12 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_cra_agent|comb~0                                                                                                                                                                                     ; LCCOMB_X46_Y45_N12 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_cra_agent|rp_valid                                                                                                                                                                                   ; LCCOMB_X46_Y45_N30 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~12                                                                                                             ; LCCOMB_X58_Y40_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_txs_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~10                                                                                                                          ; LCCOMB_X58_Y40_N28 ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pcie_hard_ip_txs_agent|comb~0                                                                                                                                                                                     ; LCCOMB_X59_Y40_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramdes_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                    ; LCCOMB_X61_Y57_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramdes_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                  ; LCCOMB_X61_Y53_N0  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramdes_s1_agent|comb~0                                                                                                                                                                                            ; LCCOMB_X60_Y52_N18 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramdes_s1_agent|rp_valid                                                                                                                                                                                          ; LCCOMB_X60_Y52_N28 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramsrc_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                    ; LCCOMB_X51_Y55_N22 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramsrc_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                  ; LCCOMB_X51_Y52_N18 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramsrc_s1_agent|comb~0                                                                                                                                                                                            ; LCCOMB_X54_Y52_N0  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ramsrc_s1_agent|rp_valid                                                                                                                                                                                          ; LCCOMB_X54_Y52_N26 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:regmask_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~13                                                                                                                   ; LCCOMB_X61_Y49_N8  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:regmask_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                 ; LCCOMB_X60_Y51_N24 ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:regmask_s1_agent|comb~0                                                                                                                                                                                           ; LCCOMB_X61_Y48_N28 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:regmask_s1_agent|rp_valid                                                                                                                                                                                         ; LCCOMB_X61_Y48_N2  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ramsrc_s1_translator|av_write                                                                                                                                                                                ; LCCOMB_X51_Y49_N26 ; 15      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:pcie_hard_ip_bar0_limiter|pending_response_count[3]~8                                                                                                                                                         ; LCCOMB_X59_Y48_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:pcie_hard_ip_bar0_limiter|save_dest_id~1                                                                                                                                                                      ; LCCOMB_X49_Y45_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:actuator_s1_cmd_width_adapter|byte_cnt_reg[2]~10                                                                                                                                                                ; LCCOMB_X53_Y53_N2  ; 75      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:actuator_s1_cmd_width_adapter|count~2                                                                                                                                                                           ; LCCOMB_X53_Y53_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:actuator_s1_cmd_width_adapter|use_reg                                                                                                                                                                           ; FF_X54_Y53_N31     ; 106     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_hard_ip_cra_cmd_width_adapter|byte_cnt_reg[2]~8                                                                                                                                                            ; LCCOMB_X46_Y50_N22 ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:pcie_hard_ip_cra_cmd_width_adapter|use_reg                                                                                                                                                                      ; FF_X48_Y52_N11     ; 106     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ramdes_s1_cmd_width_adapter|byte_cnt_reg[2]~7                                                                                                                                                                   ; LCCOMB_X54_Y54_N18 ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ramdes_s1_cmd_width_adapter|use_reg                                                                                                                                                                             ; FF_X49_Y51_N31     ; 104     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ramsrc_s1_cmd_width_adapter|byte_cnt_reg[2]~7                                                                                                                                                                   ; LCCOMB_X48_Y52_N2  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:ramsrc_s1_cmd_width_adapter|use_reg                                                                                                                                                                             ; FF_X48_Y52_N23     ; 104     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:regmask_s1_cmd_width_adapter|byte_cnt_reg[2]~8                                                                                                                                                                  ; LCCOMB_X48_Y50_N6  ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:regmask_s1_cmd_width_adapter|use_reg                                                                                                                                                                            ; FF_X49_Y51_N17     ; 95      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; pcie_core_mem_mm_interconnect_0:mm_interconnect_0|pcie_core_mem_mm_interconnect_0_rsp_mux:rsp_mux|WideOr1                                                                                                                                                                                     ; LCCOMB_X59_Y43_N16 ; 73      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; pcie_hard_ip_0_pcie_rstn_export                                                                                                                                                                                                                                                               ; PIN_A4             ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pcie_hard_ip_0_refclk_export                                                                                                                                                                                                                                                                  ; PIN_V15            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                    ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                               ; FF_X57_Y1_N9      ; 1401    ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2]                                                                                          ; FF_X5_Y45_N25     ; 47      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn                                                                                                                         ; FF_X4_Y33_N1      ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr                                                                                                                       ; FF_X5_Y45_N11     ; 39      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                       ; FF_X1_Y41_N1      ; 69      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr ; FF_X57_Y90_N1     ; 437     ; 0                                    ; Global Clock         ; GCLK21           ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr                                                                                    ; FF_X17_Y40_N9     ; 1313    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out                                                                                                                                         ; PCIEHIP_X0_Y16_N5 ; 3600    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; RamDes:ramdes|altsyncram:ram_rtl_0|altsyncram_49h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X65_Y47_N0, M9K_X65_Y48_N0, M9K_X65_Y49_N0, M9K_X65_Y46_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; RamSrc:ramsrc|altsyncram:ram_rtl_0|altsyncram_1bm1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X52_Y48_N0, M9K_X52_Y46_N0, M9K_X52_Y49_N0, M9K_X52_Y47_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_a2p_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM             ; AUTO ; Single Port      ; Single Clock ; 8            ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 8                           ; 32                          ; --                          ; --                          ; 256                 ; 1    ; None ; M9K_X36_Y40_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_mailbox:i_p2a_mb|altsyncram:altsyncram_component|altsyncram_1sc1:auto_generated|ALTSYNCRAM             ; AUTO ; Single Port      ; Single Clock ; 8            ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 8                           ; 32                          ; --                          ; --                          ; 256                 ; 1    ; None ; M9K_X36_Y39_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_9j31:auto_generated|a_dpfifo_gp31:dpfifo|altsyncram_heh1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 82           ; 16           ; 82           ; yes                    ; no                      ; yes                    ; yes                     ; 1312  ; 16                          ; 79                          ; 16                          ; 79                          ; 1264                ; 3    ; None ; M9K_X23_Y37_N0, M9K_X23_Y38_N0, M9K_X23_Y39_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_5tl1:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 66           ; 512          ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 33792 ; 512                         ; 65                          ; 512                         ; 65                          ; 33280               ; 4    ; None ; M9K_X52_Y43_N0, M9K_X52_Y42_N0, M9K_X52_Y44_N0, M9K_X52_Y41_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_fj31:auto_generated|a_dpfifo_mp31:dpfifo|altsyncram_leh1:FIFOram|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 57           ; 16           ; 57           ; yes                    ; no                      ; yes                    ; yes                     ; 912   ; 16                          ; 55                          ; 16                          ; 55                          ; 880                 ; 2    ; None ; M9K_X52_Y39_N0, M9K_X52_Y37_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_gj31:auto_generated|a_dpfifo_np31:dpfifo|altsyncram_meh1:FIFOram|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 66           ; 16           ; 66           ; yes                    ; no                      ; yes                    ; yes                     ; 1056  ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2    ; None ; M9K_X23_Y26_N0, M9K_X23_Y27_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|scfifo:pendingrd_fifo|scfifo_s031:auto_generated|a_dpfifo_3731:dpfifo|altsyncram_vdh1:FIFOram|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 160   ; 16                          ; 10                          ; 16                          ; 10                          ; 160                 ; 1    ; None ; M9K_X52_Y40_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_ish1:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 2    ; None ; M9K_X52_Y30_N0, M9K_X52_Y32_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_d241:auto_generated|a_dpfifo_k841:dpfifo|altsyncram_bfh1:FIFOram|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 99           ; 64           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 6336  ; 64                          ; 65                          ; 64                          ; 65                          ; 4160                ; 2    ; None ; M9K_X52_Y31_N0, M9K_X52_Y29_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_8241:auto_generated|a_dpfifo_f841:dpfifo|altsyncram_1fh1:FIFOram|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 99           ; 16           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 1584  ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2    ; None ; M9K_X52_Y34_N0, M9K_X52_Y33_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_3131:auto_generated|a_dpfifo_a731:dpfifo|altsyncram_reh1:FIFOram|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2    ; None ; M9K_X36_Y37_N0, M9K_X36_Y38_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 8,980 / 445,464 ( 2 % )   ;
; C16 interconnects                 ; 151 / 12,402 ( 1 % )      ;
; C4 interconnects                  ; 5,200 / 263,952 ( 2 % )   ;
; Direct links                      ; 1,252 / 445,464 ( < 1 % ) ;
; GXB block output buffers          ; 139 / 3,600 ( 4 % )       ;
; Global clocks                     ; 8 / 30 ( 27 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 2,849 / 149,760 ( 2 % )   ;
; R24 interconnects                 ; 349 / 12,690 ( 3 % )      ;
; R4 interconnects                  ; 7,560 / 370,260 ( 2 % )   ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.58) ; Number of LABs  (Total = 500) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 67                            ;
; 2                                           ; 22                            ;
; 3                                           ; 12                            ;
; 4                                           ; 7                             ;
; 5                                           ; 10                            ;
; 6                                           ; 5                             ;
; 7                                           ; 3                             ;
; 8                                           ; 5                             ;
; 9                                           ; 10                            ;
; 10                                          ; 5                             ;
; 11                                          ; 12                            ;
; 12                                          ; 15                            ;
; 13                                          ; 27                            ;
; 14                                          ; 29                            ;
; 15                                          ; 73                            ;
; 16                                          ; 198                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.65) ; Number of LABs  (Total = 500) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 444                           ;
; 1 Clock                            ; 485                           ;
; 1 Clock enable                     ; 229                           ;
; 1 Sync. clear                      ; 23                            ;
; 1 Sync. load                       ; 25                            ;
; 2 Async. clears                    ; 27                            ;
; 2 Clock enables                    ; 94                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.07) ; Number of LABs  (Total = 500) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 29                            ;
; 2                                            ; 41                            ;
; 3                                            ; 6                             ;
; 4                                            ; 17                            ;
; 5                                            ; 5                             ;
; 6                                            ; 7                             ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 5                             ;
; 13                                           ; 1                             ;
; 14                                           ; 10                            ;
; 15                                           ; 8                             ;
; 16                                           ; 12                            ;
; 17                                           ; 11                            ;
; 18                                           ; 12                            ;
; 19                                           ; 12                            ;
; 20                                           ; 29                            ;
; 21                                           ; 32                            ;
; 22                                           ; 32                            ;
; 23                                           ; 39                            ;
; 24                                           ; 34                            ;
; 25                                           ; 31                            ;
; 26                                           ; 22                            ;
; 27                                           ; 14                            ;
; 28                                           ; 16                            ;
; 29                                           ; 16                            ;
; 30                                           ; 10                            ;
; 31                                           ; 5                             ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.55) ; Number of LABs  (Total = 500) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 80                            ;
; 2                                               ; 26                            ;
; 3                                               ; 15                            ;
; 4                                               ; 22                            ;
; 5                                               ; 33                            ;
; 6                                               ; 31                            ;
; 7                                               ; 31                            ;
; 8                                               ; 58                            ;
; 9                                               ; 43                            ;
; 10                                              ; 36                            ;
; 11                                              ; 25                            ;
; 12                                              ; 21                            ;
; 13                                              ; 19                            ;
; 14                                              ; 16                            ;
; 15                                              ; 13                            ;
; 16                                              ; 18                            ;
; 17                                              ; 2                             ;
; 18                                              ; 3                             ;
; 19                                              ; 4                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.05) ; Number of LABs  (Total = 500) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 45                            ;
; 4                                            ; 34                            ;
; 5                                            ; 15                            ;
; 6                                            ; 16                            ;
; 7                                            ; 14                            ;
; 8                                            ; 8                             ;
; 9                                            ; 2                             ;
; 10                                           ; 10                            ;
; 11                                           ; 15                            ;
; 12                                           ; 12                            ;
; 13                                           ; 12                            ;
; 14                                           ; 17                            ;
; 15                                           ; 20                            ;
; 16                                           ; 25                            ;
; 17                                           ; 29                            ;
; 18                                           ; 15                            ;
; 19                                           ; 20                            ;
; 20                                           ; 18                            ;
; 21                                           ; 25                            ;
; 22                                           ; 15                            ;
; 23                                           ; 19                            ;
; 24                                           ; 11                            ;
; 25                                           ; 19                            ;
; 26                                           ; 6                             ;
; 27                                           ; 9                             ;
; 28                                           ; 5                             ;
; 29                                           ; 16                            ;
; 30                                           ; 2                             ;
; 31                                           ; 7                             ;
; 32                                           ; 4                             ;
; 33                                           ; 10                            ;
; 34                                           ; 2                             ;
; 35                                           ; 2                             ;
; 36                                           ; 6                             ;
; 37                                           ; 6                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Outputs with single-ended I/O Standard found.                         ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                                        ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                            ; 4            ; 0            ; 4            ; 0            ; 0            ; 7         ; 4            ; 0            ; 7         ; 7         ; 0            ; 4            ; 0            ; 0            ; 1            ; 0            ; 4            ; 1            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 7         ; 0            ; 0            ;
; Total Unchecked                       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                    ; 3            ; 7            ; 3            ; 7            ; 7            ; 0         ; 3            ; 7            ; 0         ; 0         ; 7            ; 3            ; 7            ; 7            ; 6            ; 7            ; 3            ; 6            ; 7            ; 7            ; 7            ; 3            ; 7            ; 7            ; 7            ; 7            ; 7            ; 0         ; 7            ; 7            ;
; Total Fail                            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pcie_hard_ip_0_tx_out_tx_dataout_0    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_hard_ip_0_rx_in_rx_datain_0      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_hard_ip_0_pcie_rstn_export       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_hard_ip_0_refclk_export          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_hard_ip_0_tx_out_tx_dataout_0(n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_hard_ip_0_rx_in_rx_datain_0(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pcie_hard_ip_0_refclk_export(n)       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CGX150DF31C8 for design "PCIeHello"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX110DF31C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location AE7
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 2 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "pcie_hard_ip_0_tx_out_tx_dataout_0" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_hard_ip_0_tx_out_tx_dataout_0(n)" File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/pcie_core_mem.v Line: 11
    Warning (176118): Pin "pcie_hard_ip_0_rx_in_rx_datain_0" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "pcie_hard_ip_0_rx_in_rx_datain_0(n)" File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/pcie_core_mem.v Line: 9
Warning (167036): Following pin(s) must use differential I/O standard -- the Fitter will automatically assign differential I/O standard to pin(s)
    Warning (167037): Pin pcie_hard_ip_0_rx_in_rx_datain_0 must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/pcie_core_mem.v Line: 9
    Warning (167037): Pin pcie_hard_ip_0_rx_in_rx_datain_0(n) must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
    Warning (167037): Pin pcie_hard_ip_0_tx_out_tx_dataout_0 must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/pcie_core_mem.v Line: 11
    Warning (167037): Pin pcie_hard_ip_0_tx_out_tx_dataout_0(n) must use differential I/O standard based on the netlist -- Fitter will automatically assign 1.5-V PCML differential I/O standard to pin
Critical Warning (167080): GXB Central Management Unit (CMU) pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 361
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 448
Info (167012): GXB Quad Optimizer operation is complete
Info (167097): Current transceiver placement
    Info (167097): QUAD_SIDE_LEFT
        Info (167097): PCIEHIP_X0_Y16_N5            pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|cyclone_iii.cycloneiv_hssi_pcie_hip File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpcie_hip_pipen1b_qsys.v Line: 2456
        Info (167097): CALIBRATIONBLOCK_X0_Y1_N5    pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cal_blk0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 361
        Info (167097): PLL_1                        
        Info (167097): PLL_5                        pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|pll1 File: D:/intelFPGA_lite/17.1/PCIeHello/db/altpll_nn81.tdf Line: 35
        Info (167097): PLL_6                        
        Info (167097): PLL_7                        
        Info (167097): PLL_8                        
        Info (167097): PLL_2                        
        Info (167097): Atoms placed to IOBANK_QL0
            Info (167097): CMU_X0_Y28_N6                pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 448
            Info (167097): Regular Channel 0
                Info (167097): PIN_AC2                      pcie_hard_ip_0_rx_in_rx_datain_0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/pcie_core_mem.v Line: 9
                Info (167097): PIN_AC2                      pcie_hard_ip_0_rx_in_rx_datain_0~input File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/pcie_core_mem.v Line: 9
                Info (167097): RXPMA_X0_Y16_N6              pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|receive_pma0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 705
                Info (167097): RXPCS_X0_Y16_N8              pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|receive_pcs0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 595
                Info (167097): TXPCS_X0_Y16_N9              pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|transmit_pcs0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 799
                Info (167097): TXPMA_X0_Y16_N7              pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|transmit_pma0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 858
                Info (167097): PIN_AB4                      pcie_hard_ip_0_tx_out_tx_dataout_0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/pcie_core_mem.v Line: 11
                Info (167097): PIN_AB4                      pcie_hard_ip_0_tx_out_tx_dataout_0~output File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/pcie_core_mem.v Line: 11
            Info (167097): Regular Channel 1
                Info (167097): PIN_AA2                      
                Info (167097): PIN_AA2                      
                Info (167097): RXPMA_X0_Y22_N6              
                Info (167097): RXPCS_X0_Y22_N8              
                Info (167097): TXPCS_X0_Y22_N9              
                Info (167097): TXPMA_X0_Y22_N7              
                Info (167097): PIN_Y4                       
                Info (167097): PIN_Y4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_W2                       
                Info (167097): PIN_W2                       
                Info (167097): RXPMA_X0_Y29_N6              
                Info (167097): RXPCS_X0_Y29_N8              
                Info (167097): TXPCS_X0_Y29_N9              
                Info (167097): TXPMA_X0_Y29_N7              
                Info (167097): PIN_V4                       
                Info (167097): PIN_V4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_U2                       
                Info (167097): PIN_U2                       
                Info (167097): RXPMA_X0_Y35_N6              
                Info (167097): RXPCS_X0_Y35_N8              
                Info (167097): TXPCS_X0_Y35_N9              
                Info (167097): TXPMA_X0_Y35_N7              
                Info (167097): PIN_T4                       
                Info (167097): PIN_T4                       
        Info (167097): Atoms placed to IOBANK_QL1
            Info (167097): CMU_X0_Y62_N6                
            Info (167097): Regular Channel 0
                Info (167097): PIN_R2                       
                Info (167097): PIN_R2                       
                Info (167097): RXPMA_X0_Y50_N6              
                Info (167097): RXPCS_X0_Y50_N8              
                Info (167097): TXPCS_X0_Y50_N9              
                Info (167097): TXPMA_X0_Y50_N7              
                Info (167097): PIN_P4                       
                Info (167097): PIN_P4                       
            Info (167097): Regular Channel 1
                Info (167097): PIN_N2                       
                Info (167097): PIN_N2                       
                Info (167097): RXPMA_X0_Y56_N6              
                Info (167097): RXPCS_X0_Y56_N8              
                Info (167097): TXPCS_X0_Y56_N9              
                Info (167097): TXPMA_X0_Y56_N7              
                Info (167097): PIN_M4                       
                Info (167097): PIN_M4                       
            Info (167097): Regular Channel 2
                Info (167097): PIN_L2                       
                Info (167097): PIN_L2                       
                Info (167097): RXPMA_X0_Y63_N6              
                Info (167097): RXPCS_X0_Y63_N8              
                Info (167097): TXPCS_X0_Y63_N9              
                Info (167097): TXPMA_X0_Y63_N7              
                Info (167097): PIN_K4                       
                Info (167097): PIN_K4                       
            Info (167097): Regular Channel 3
                Info (167097): PIN_J2                       
                Info (167097): PIN_J2                       
                Info (167097): RXPMA_X0_Y69_N6              
                Info (167097): RXPCS_X0_Y69_N8              
                Info (167097): TXPCS_X0_Y69_N9              
                Info (167097): TXPMA_X0_Y69_N7              
                Info (167097): PIN_H4                       
                Info (167097): PIN_H4                       
Critical Warning (167080): GXB Central Management Unit (CMU) pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 361
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 448
Info (15535): Implemented PLL "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|pll1" as MPLL PLL type File: D:/intelFPGA_lite/17.1/PCIeHello/db/altpll_nn81.tdf Line: 28
    Info (15099): Implementing clock multiplication of 25, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|clk[0] port File: D:/intelFPGA_lite/17.1/PCIeHello/db/altpll_nn81.tdf Line: 28
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|clk[1] port File: D:/intelFPGA_lite/17.1/PCIeHello/db/altpll_nn81.tdf Line: 28
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|altpll:pll0|altpll_nn81:auto_generated|clk[2] port File: D:/intelFPGA_lite/17.1/PCIeHello/db/altpll_nn81.tdf Line: 28
Info (332104): Reading SDC File: 'd:/intelfpga_lite/17.1/pciehello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc'
Warning (332174): Ignored filter at altera_pci_express.sdc(16): *tx_digitalreset_reg0c[0] could not be matched with a clock or keeper or register or port or pin or cell or partition File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 16
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(16): Argument <to> is not an object ID File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 16
    Info (332050): set_false_path -to {*tx_digitalreset_reg0c[0]} File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 16
Warning (332174): Ignored filter at altera_pci_express.sdc(17): *rx_digitalreset_reg0c[0] could not be matched with a clock or keeper or register or port or pin or cell or partition File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 17
Warning (332049): Ignored set_false_path at altera_pci_express.sdc(17): Argument <to> is not an object ID File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 17
    Info (332050): set_false_path -to {*rx_digitalreset_reg0c[0]} File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 17
Warning (332174): Ignored filter at altera_pci_express.sdc(18): *central_clk_div0* could not be matched with a clock File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 18
Warning (332174): Ignored filter at altera_pci_express.sdc(18): *_hssi_pcie_hip* could not be matched with a clock File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 18
Warning (332049): Ignored set_clock_groups at altera_pci_express.sdc(18): Argument -group with value [get_clocks { *central_clk_div0* }] contains zero elements File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 18
    Info (332050): set_clock_groups -exclusive -group [get_clocks { *central_clk_div0* }] -group [get_clocks { *_hssi_pcie_hip* }] File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 18
Warning (332049): Ignored set_clock_groups at altera_pci_express.sdc(18): Argument -group with value [get_clocks { *_hssi_pcie_hip* }] contains zero elements File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pci_express.sdc Line: 18
Info (332104): Reading SDC File: 'd:/intelfpga_lite/17.1/pciehello/db/ip/pcie_core_mem/submodules/altera_reset_controller.sdc'
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pcie_hard_ip|altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|pll0|auto_generated|pll1|icdrclk was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: pcie_hard_ip|altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|pll0|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: pcie_hard_ip|altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|pll0|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: pcie_hard_ip|altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|pll0|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000 refclk_pci_express
Info (176353): Automatically promoted node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|core_clk_out  File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpcie_hip_pipen1b_qsys.v Line: 2456
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|rstn_rr  File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpciexpav_stif_app.v Line: 462
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_add_reg2[0] File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpciexpav_stif_app.v Line: 800
        Info (176357): Destination node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_add_reg2[1] File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpciexpav_stif_app.v Line: 800
        Info (176357): Destination node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_add_reg2[2] File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpciexpav_stif_app.v Line: 800
        Info (176357): Destination node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|cfgctl_add_reg2[3] File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpciexpav_stif_app.v Line: 800
Info (176353): Automatically promoted node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altpcie_hip_pipen1b_qsys:pcie_internal_hip|altpciexpav_stif_app:avalon_stream_hip_qsys.avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cfg_status:i_cfg_stat|rstn_rr  File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpciexpav_stif_cfg_status.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_reset_synchronizer.v Line: 75
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2]  File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpcie_rs_serdes.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 448
Info (176353): Automatically promoted node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|reset_n_rr  File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pcie_hard_ip_reset_controller.v Line: 79
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|altpcie_rs_serdes:altgx_reset|arst_r[2] File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altpcie_rs_serdes.v Line: 76
Info (176353): Automatically promoted node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_pcie_hard_ip_reset_controller:reset_controller_internal|app_rstn  File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_pcie_hard_ip_reset_controller.v Line: 213
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]~0 File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/altera_reset_synchronizer.v Line: 75
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Block RAM
Critical Warning (167080): GXB Central Management Unit (CMU) pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info (167065): Input frequency of fixedclk for the GXB Central Control Unit "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0" must be 125.0 MHz
Info (167066): Clock input frequency of GXB Calibration block atom "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 361
Info (167067): Input frequency of dpclk for the GXB Central Control Unit "pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0" must be in the frequency range of 37.5 MHz to 50.0 MHz File: D:/intelFPGA_lite/17.1/PCIeHello/db/ip/pcie_core_mem/submodules/pcie_core_mem_pcie_hard_ip_altgx_internal.v Line: 448
Critical Warning (167080): GXB Central Management Unit (CMU) pcie_core_mem_PCIe_hard_ip:pcie_hard_ip|pcie_core_mem_PCIe_hard_ip_altgx_internal:altgx_internal|pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8:pcie_core_mem_PCIe_hard_ip_altgx_internal_alt_c3gxb_rth8_component|cent_unit0 is not connected to a GXB reconfig logic block, but the DPRIO Reconfiguration feature requires that it must be
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X47_Y34 to location X58_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 0.60 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file D:/intelFPGA_lite/17.1/PCIeHello/output_files/PCIeHello.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 1540 megabytes
    Info: Processing ended: Fri Mar 02 01:32:17 2018
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:01:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/intelFPGA_lite/17.1/PCIeHello/output_files/PCIeHello.fit.smsg.


