## 3.4. 순서 논리 회로
### 1. 순서 논리 회로의 개요
* 조합 논리회로: 이전 입력 값에 관계 없이 현재 입력 값에 따라 출력이 결정
* 순서 논리회로: 현재의 입력 값과 이전 출력 상태에 따라 출력 값이 결정

![image](https://github.com/user-attachments/assets/4a4fad9a-c08d-40bf-b8f6-63d61388c587)

#### 순서 논리회로의 특징
* 순서 논리 회로의 출력은 외부에서 들어온 입력과 이전 출력 상태에 따라 결정된다. 이러한 동작은 클록 펄스가 들어올 때마다 반복해서 일어난다.
* 순서 논리 회로는 기억 기능(플립플롭)이 있다.
* 대표적인 순서 논리 회로에는 플립플롭, 카운터, 레지스터 등이 있다.

#### 클록 펄스
* 플립플롭(flip-flop)은 클록펄스(Clock Pulse)라는 제어 입력을 가지며, 출력은 클록 펄스에 동기되어 변하고 이러한 변화를 트리거(trigger)되었다고 한다.
![image](https://github.com/user-attachments/assets/2ec0fa52-324a-405b-a3b7-87f200cf7ff3)

#### 펄스 전이 검출기
* 실제 회로에서 클록 펄스는 상승 에지나 하강 에지에서 순간적으로 1이 되는 날카로운 파형을 만들어 플립플롭을 동작시키는데, 이 파형을 에지 트리거(edge trigger)라고 한다.
* 클록 펄스(구형파)로 에지 트리거를 만들려면 펄스 전이 검출기가 필요하다.

![image](https://github.com/user-attachments/assets/be6a3853-056a-40e3-b1de-d0c71fc40ea2)

### 플립플롭의 종류
#### 플립플롭의 특징
* 플립플롭은 1비트의 정보를 기억할 수 있는 기억 소자다.
* 플립플롭은 제어 입력인 클록 펄스가 있으며 다음 클록 펄스가 들어올 때까지 현재 상태를 유지한다.
* 플립플롭은 Q와 Q'로 표시된 출력이 2개 있으며 Q와 Q'의 상태는 서로 보수가 되어야 정상 상태가 된다.
* 플립플롭은 RAM의 구성요소로도 사용된다.
* 플립플롭에는 SR플립플롭, JK플립플롭, D플립플롭, T플립플롭이 있다.

![image](https://github.com/user-attachments/assets/52db6229-a10e-4714-b532-75d51e14707c)

![image](https://github.com/user-attachments/assets/0dbe0d83-3958-4608-b7e6-8bc528407769)

### SR 플립플롭
* SR플립플롭: 클록 펄스가 있을 때만 동작하는 SR 래치를 의미
* 클록 펄스는 상승 에지 트리거 신호가 입력된 경우다.
![image](https://github.com/user-attachments/assets/771657da-f933-4745-a81b-6052e614b6fd)

* CP=0인 경우: S와 R이 입력에 관계 없이 앞단의 AND게이트 G3과 G4의 출력이 항상 0이므로 플립플롭의 출력은 불변
* CP=1인 경우: S와 R이 입력이 회로 후단의 NOR게이트 G1과 G2의 입력으로 전달되어 SR래치와 같은 동작을 수행

#### SR 플립플롭의 특성표 및 특성 방정식
![image](https://github.com/user-attachments/assets/4101dabe-e983-4889-b053-24a412c9aee4)

### D플립플롭
* SR플립플롭에서 원하지 않는 상태(S=R=1)를 제거하는 한 가지 방법
* SR플립플롭을 변형한 것
* 입력신호 D가 CP에 동기되어 그대로 출력에 전달되는 특성을 가지고 있음
* D플립플롭이라는 이름은 데이터(Data)를 전달하는 것과 지연(Delay)하는 역할에서 유래

![image](https://github.com/user-attachments/assets/215c1821-6f22-446c-bdef-52104165d436)

* CP=1, D=1: G3의 출력은 0, G4의 출력은 1이 된다. 따라서 SR래치의 입력은 S=0, R=1이 되므로 결과적으로 Q=1을 얻는다.
* CP=1, D=0: G3의 출력은 1, G4의 출력은 0이 된다. 따라서 SR래치의 입력은 S=1, R=0이 되므로 결과적으로 Q=0을 얻는다.

#### D플립플롭의 특성표 및 특성방정식
![image](https://github.com/user-attachments/assets/4737f44a-b326-4280-9b27-03b7869438d1)

### JK플립플롭
* JK플립플롭은 SR플립플롭에서 S=1, R=1인 경우 출력이 불안정한 상태가 되는 문제점을 개선하여 S=1, R=1에서도 동작하도록 개선한 회로
* JK플립플롭의 J는 S(Set), K는 R(Reset)에 대응하는 입력
* J=1, K=1인 경우 JK플립플롭의 출력은 이전 출력의 보수 상태로 변화
* JK플립플롭은 플립플롭 중에서 가장 많이 사용되는 플립플롭이다.
