<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1488900327">
  <File Type="VDS-TIMING-PB" Name="red_pitaya_top_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="red_pitaya_top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="red_pitaya_top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="red_pitaya_top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="red_pitaya_top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="red_pitaya_top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="red_pitaya_top.vds"/>
  <File Type="PA-TCL" Name="red_pitaya_top.tcl"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/vivado/red_pitaya.srcs/sources_1/bd/system/system.bd"/>
        <Attr Name="ImportTime" Val="1435623232"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_daisy_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_daisy_tx.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_daisy_test.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_daisy_test.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_daisy_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_daisy_rx.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/bus_clk_bridge.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/bus_clk_bridge.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/axi_slave.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/axi_slave.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/axi_master.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/axi_master.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/hdl/system_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/vivado/red_pitaya.srcs/sources_1/bd/system/hdl/system_wrapper.v"/>
        <Attr Name="ImportTime" Val="1435623226"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_pid.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_pid.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_test.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_test.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_ps.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_ps.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_hk.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_hk.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_daisy.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_daisy.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_analog.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_analog.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_ams.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_ams.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_top.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_pid_block.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_pid_block.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_pid_block.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_dfilt1.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_dfilt1.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_asg_ch.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_asg_ch.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/axi_wr_fifo.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/axi_wr_fifo.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_scope.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_scope.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/rtl/red_pitaya_asg.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/rtl/red_pitaya_asg.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/red_pitaya_hk_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/red_pitaya_hk_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/red_pitaya_asg_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/red_pitaya_asg_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/sys_bus_model.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/sys_bus_model.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/red_pitaya_pid_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/red_pitaya_pid_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/axi_slave_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/axi_slave_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/red_pitaya_analog_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/red_pitaya_analog_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/red_pitaya_scope_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/red_pitaya_scope_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/red_pitaya_ams_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/red_pitaya_ams_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/axi_master_model.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/axi_master_model.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/red_pitaya_daisy_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/red_pitaya_daisy_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/code/bench/red_pitaya_dfilt1_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/bench/red_pitaya_dfilt1_tb.v"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="red_pitaya_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/code/red_pitaya.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/code/red_pitaya.xdc"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/red_pitaya_top.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../RPTest/RedPitaya/FPGA/release1/fpga/vivado/red_pitaya.srcs/constrs_1/new/red_pitaya_top.xdc"/>
        <Attr Name="ImportTime" Val="1434989067"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/red_pitaya_top.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2013"/>
    <Step Id="synth_design">
      <Option Id="KeepEquivalentRegisters">1</Option>
      <Option Id="FlattenHierarchy">1</Option>
      <Option Id="MaxClockBufferCount">16</Option>
    </Step>
  </Strategy>
</GenRun>
