DIRS=$(WAVEFORM_DIR) $(VERILOG_SOURCE_CODE_DIR) $(SIMULATION_DIR) $(SCHEMATICS_DIR) $(TESTBENCH_DIR)

EXAMPLE_DIRS=$(addprefix examples/.template/,$(DIRS))

WAVEFORM_DIR=waveforms
VERILOG_SOURCE_CODE_DIR=hdl
SIMULATION_DIR=simulations
SCHEMATICS_DIR=schematics
TESTBENCH_DIR=tests

