---
title:	Resumen Tema 4					# Título
author: DGIIM	                    	# Nombre del autor
header-includes:      	 	        	# Incluir paquetes en LaTeX
toc: true                   			# Índice
numbersections: false       			# Numeración de secciones
fontsize: 11pt              			# Tamaño de fuente
geometry: margin=1in        			# Tamaño de los márgenes
---

\newpage

# Tema 4

## Lección 11. Microarquitecturas ILP. Cauces superescalares

Como ya sabemos, los procesadores superescalares y VLIW nos permiten
obtener una mayor eficiencia a la hora de procesar cualquier
tarea. Ambos tienen varias unidades de ejecución, pueden ejecutar
varias instrucciones simultáneamente en dichas unidades y además
pueden emitir múltiples instrucciones en paralelo a estas.

Su principal diferencia radica en que en los procesadores
superescalares es el hardware el que debe descubrir el paralelismo en
tanto a las instrucciones que se van captando mientras que los VLIW
requieren un paralelismo explícito (se captan las instrucciones que se
van a emitir juntas a unidades de ejecución).

La micro-arquitectura de los procesadores VLIW es más sencilla, pues
es el compilador el que debe detectar el paralelismo al seleccionar
las instrucciones que se captarán juntas en la misma palabra de
instrucción.

### Paralelismo entre instrucciones. Orden en Emisión y Finalización

**ILP(Instruction Level Paralelism):**
Depende de la frecuencia de las dependencias de datos y control, y del
retardo de la operación (tiempo hasta que el resultado de una
operación esté disponible para otra operación que espere dicho
resultado).

**Paralelismo de máquina:**
Viene determinado por el número de instrucciones que pueden captarse y
ejecutarse al mismo tiempo y por la velocidad y mecanismos que usa el
procesador para encontrar las dependencias entre instrucciones.

Existen tres tipos de ordenaciones en una secuencia de instrucciones:

-Orden en el que se captan las instrucciones

-Orden en el que se ejecutan

-Orden en el que se cambian los registros y la memoria

El procesador superescalar es el responsable de gestionar el
paralelismo entre instrucciones, además de organizar todas estas
ordenaciones con el fin de mejorar la eficiencia de la máquina. Su
única restricción es que el resultado del programa sea correcto.

### Cauces Superescalares

De manera análoga a las etapas en el cauce de los procesadores
normales, los superescalares tienen que dar cabida a la finalización
de más de una instrucción por ciclo, esto implica que implementan
otras etapas que se lo permiten.

Decodificación, emisión y ejecución paralela, finalización del
procesamiento, detección y predicción de saltos y mantenimiento de la
consistencia secuencial son los principales aspectos de estos cauces.

**Predecodificación:** Es la decodificación paralela que acabamos de
mencionar. Añade bits para catalogar las instrucciones en función de
si son de salto, si referencia a memoria o según el tipo de unidad
funcional; con el fin de organizar para su posterior tratamiento
específico.

**Emisión paralela:** A continuación las instrucciones deben ser
enviadas a procesar. La **ventana de instrucciones** nos permite almacenar
las instrucciones pendientes de tratar (puede ser centralizada o
distribuida según si mezcla diversos tipos de instrucciones o no), se
almacenan en ella una vez decodificadas y almacena en bits la
disponibilidad de sus operandos y la unidad funcional donde se
procesará para ser emitida cuando todo esté listo.

Podemos hacer una distinción ademas entre **emisión ordenada** si las
instrucciones se empiezan a ejecutar en el mismo orden que en el
programa, y **emisión desordenada** cuando pueden no respetar este
orden.

En los procesadores superescalares se tiende a usar **estaciones de
reserva** para distribuir la ventana de instrucciones. Estas son menos
complejas a nivel de hardware, con un acceso más rápido ocupan menos
líneas de memoria. En ellas las instrucciones esperan a que se
resuelvan las dependencias.

**Renombramiento de Registros:** Para evitar el efecto de las
dependencias WAR y WAW se pretende asignar cada escritura a un
registro físico distinto. Esto puede ser realizado durante el proceso
de compilación, pero en los procesadores superescalares se suele
implementar en el hardware, mediante el uso de **buffers de
renombramiento**, que son consultados al captar los operandos para
conocer si se han escrito en otros registros y que no ha habido
renombramiento. 


## Lección 12. Consistencia del procesador y Procesamiento de saltos

### Consistencia. Reordenamiento

En el procesamiento de una instrucción podemos distinguir entre el *fin
de la ejecución de la operación* y el *final del procesamiento de la
instrucción*. La diferencia entre ambas es que la segunda no incluye la
modificación de los registros, sólo la generación de resultados por
las unidades funcionales.

La **consistencia** se define como el orden en el que las
instrucciones se completan y el orden en el que se accede a memoria
para leer o escribir. Así pues, para que un programa se ejecute
correctamente debe haber consistencia entre el código del programa y
el orden en el que se complletan las instrucciones.

La consistencia del *procesador* puede ser fuerte o débil. Débil permite
la alteración del orden de las instrucciones siempre y cuando las
dependencias no se vean afectadas. Fuerte por su parte exige un
cumplimiento estricto del orden de ejecución con respecto al código
del programa.

La consistencia de *memoria* también realiza esta distinción,
permitiendo desordenar cuando se respeten las dependencias o exigiendo
el acceso en un orden estricto.

Esta consistencia se puede implementar con Buffers de Reordenación
(ROB), reordenando las instrucciones de lectura y escritura.

### Procesamiento especulativo de saltos

Las instrucciones de salto condicional tienen unos efectos muy
perjudiciales para los segmentados procesadores superescalares. Esto
implica que se pueden producir ejecuciones innecesarias y que eso
lleve a otras instrucciones que arreglen los efectos indeseados.

Las **instrucciones de salto incondicional** suponen un menor problema
para el procesador, pues en la predecodificación se podrían marcar
esas instrucciones para calcular la dirección del salto con
antelación. Pero en el caso de las **instrucciones de salto
condicional** no se puede calcular la dirección de salto hasta que no
se evalue el objeto de la condición. Los procesadores intentan
realizar una **predicción del salto** en el caso de que se cumpla alguna
condición, generalmente la más probable, luego se comprueba si la
predicción fue correcta, y con esto se pretende minimizar el coste de
la evaluación o de la subsanación del error.

Existen diversos tipos de predicción. Estática (basada en código de
operación, desplazamiento del salto o dirigida por el compilador), o
dinámica (explícita, con usos de bits de historia, o implícita, sin
estos, sólo almacena la dirección de la instrucción que se ejecutó
después de la dirección de salto).

## Lección 13. Procesamiento VLIW
