# An√°lisis Completo de Causas del Bootloop ESP32-S3

**Fecha:** 2026-01-18  
**Firmware:** v2.17.3  
**Hardware:** ESP32-S3 N16R8 (16MB Flash QIO + 8MB PSRAM QSPI @ 3.3V)

---

## üîç An√°lisis del S√≠ntoma

### Patr√≥n Observado

```
ESP-ROM:esp32s3-20210327
Build:Mar 27 2021
rst:0x3 (RTC_SW_SYS_RST),boot:0x8 (SPI_FAST_FLASH_BOOT)
Saved PC:0x403cdb0a
SPIWP:0xee
mode:DIO, clock div:1
load:0x3fce3808,len:0x4bc
load:0x403c9700,len:0xbd8
load:0x403cc700,len:0x2a0c
entry 0x403c98d0
[... se repite infinitamente ...]
```

### ¬øQu√© Significa Esto?

1. **‚úÖ El chip S√ç arranca** - ROM bootloader funciona correctamente
2. **‚úÖ Flash se puede leer** - El firmware se carga
3. **‚ùå `rst:0x3 (RTC_SW_SYS_RST)`** - Reset por software, NO por:
   - Alimentaci√≥n
   - Watchdog hardware
   - Brownout
4. **‚ùå `Saved PC:0x403cdb0a`** - La CPU se reinicia ejecutando c√≥digo early runtime
5. **‚ùå No se alcanza `setup()`** - El crash ocurre durante la inicializaci√≥n

### üìù Nota T√©cnica sobre rst:0x3 (RTC_SW_SYS_RST)

**¬øPor qu√© aparece este c√≥digo de reset?**

El c√≥digo `rst:0x3 (RTC_SW_SYS_RST)` es el reset reason reportado por el ROM bootloader del ESP32-S3. Seg√∫n la documentaci√≥n de ESP-IDF:

- `esp_restart()` puede reportar como `RTC_SW_CPU_RESET` o `RTC_SW_SYS_RESET`
- El tipo espec√≠fico depende de si `CONFIG_ESP_SYSTEM_MEMPROT_FEATURE` est√° activo
- `RTC_SW_SYS_RST` (0x3) es el comportamiento **esperado** cuando el sistema se reinicia por software

**Importante:** Ver `rst:0x3` NO significa necesariamente un error. Puede ser:
- Un reinicio intencional del firmware (`esp_restart()`)
- Un watchdog que detect√≥ un problema y reinici√≥ el sistema (comportamiento de seguridad correcto)
- Un crash que el sistema detect√≥ y reinici√≥ de forma controlada

**El problema real** no es el c√≥digo de reset, sino que:
1. El reset ocurre **repetidamente** (bootloop)
2. Ocurre **antes** de que el firmware imprima nada
3. El sistema nunca alcanza `setup()`

Por eso los fixes de v2.17.3 se enfocan en **prevenir** las causas del reset repetido, no en cambiar el c√≥digo de reset.

---

## üéØ 4 Causas Probables Identificadas

Basado en el an√°lisis de ChatGPT, las causas m√°s probables son:

### 1Ô∏è‚É£ Stack Overflow (Desbordamiento de Pila)

**¬øQu√© es?**
El stack es la memoria temporal que usa cada tarea para:
- Variables locales
- Llamadas a funciones
- Contextos de ejecuci√≥n

**¬øPor qu√© puede causar bootloop?**
Este proyecto tiene:
- UI compleja con TFT_eSPI
- Display 480x320
- PSRAM (8MB)
- Muchos objetos globales
- Inicializaci√≥n pesada

Si el stack es muy peque√±o ‚Üí desbordamiento ‚Üí reset inmediato.

**‚úÖ ESTADO EN v2.17.3:**

```ini
# platformio.ini
board_build.arduino.loop_stack_size = 32768   # 32KB (default: 8KB)  ‚Üê 4x aumentado
board_build.arduino.event_stack_size = 16384  # 16KB (default: 4KB)  ‚Üê 4x aumentado

# sdkconfig/n16r8.defaults
CONFIG_ESP_IPC_TASK_STACK_SIZE=4096           # 4KB (default: 1KB)   ‚Üê 4x aumentado
CONFIG_FREERTOS_IDLE_TASK_STACKSIZE=2048      # 2KB (default: 1.5KB) ‚Üê 33% aumentado
```

**Verificado en:**
- `platformio.ini` l√≠neas 39-40
- `sdkconfig/n16r8.defaults` l√≠neas 110, 116

**‚úÖ CONCLUSI√ìN: SOLUCIONADO** - Stacks significativamente aumentados para prevenir overflow.

---

### 2Ô∏è‚É£ GPIO Strapping Pins (Pines de Configuraci√≥n)

**¬øQu√© son?**
El ESP32-S3 usa ciertos GPIOs durante el arranque para determinar el modo de boot:
- **GPIO0** - Boot mode (HIGH=normal, LOW=download)
- **GPIO45** - VDD_SPI voltage
- **GPIO46** - ROM messages print

**¬øPor qu√© pueden causar bootloop?**
Si estos pines:
- Est√°n conectados a perif√©ricos
- Tienen pull-up/pull-down externos
- Se inicializan incorrectamente

‚Üí El chip puede entrar en modo de boot incorrecto ‚Üí reset continuo.

**‚úÖ ESTADO EN v2.17.3:**

Asignaci√≥n de pines del TFT y Touch:

```ini
-DTFT_MISO=12    ‚úÖ GPIO12  (safe)
-DTFT_MOSI=11    ‚úÖ GPIO11  (safe)
-DTFT_SCLK=10    ‚úÖ GPIO10  (safe)
-DTFT_CS=16      ‚úÖ GPIO16  (safe)
-DTFT_DC=13      ‚úÖ GPIO13  (safe)
-DTFT_RST=14     ‚úÖ GPIO14  (safe)
-DTFT_BL=42      ‚úÖ GPIO42  (safe)
-DTOUCH_CS=21    ‚úÖ GPIO21  (safe)
```

**Verificaci√≥n:**
- ‚úÖ NO se usa GPIO0
- ‚úÖ NO se usa GPIO45
- ‚úÖ NO se usa GPIO46

**Verificado en:**
- `platformio.ini` l√≠neas 78-89

**‚úÖ CONCLUSI√ìN: CORRECTO** - No hay conflictos con pines de strapping.

---

### 3Ô∏è‚É£ PSRAM Mal Inicializada

**¬øQu√© es?**
PSRAM es memoria RAM externa (8MB) conectada al ESP32-S3 por SPI.

**¬øPor qu√© puede causar bootloop?**
Si el firmware:
- Asume que PSRAM est√° disponible
- Intenta reservar buffers grandes
- Y la PSRAM no responde o tarda demasiado en inicializar

‚Üí Crash antes de `setup()` ‚Üí reset.

**El problema espec√≠fico:**
La prueba de memoria PSRAM (`CONFIG_SPIRAM_MEMTEST`) puede tardar **>3 segundos** en verificar los 8MB, superando el timeout del watchdog de interrupciones.

**‚úÖ ESTADO EN v2.17.3:**

```ini
# sdkconfig/n16r8.defaults

# PSRAM habilitada con modo QUAD (QSPI)
CONFIG_SPIRAM=y
CONFIG_SPIRAM_MODE_QUAD=y
CONFIG_SPIRAM_TYPE_ESPPSRAM32=y
CONFIG_SPIRAM_SPEED_80M=y

# ‚≠ê FIX CR√çTICO: Prueba de memoria DESACTIVADA
CONFIG_SPIRAM_MEMTEST=n   # ‚Üê ANTES: =y (causaba bootloop)

# Usar PSRAM como heap normal
CONFIG_SPIRAM_USE_MALLOC=y
CONFIG_SPIRAM_MALLOC_ALWAYSINTERNAL=16384      # <16KB en RAM interna
CONFIG_SPIRAM_MALLOC_RESERVE_INTERNAL=65536    # Reservar 64KB internos

# ‚≠ê FIX CR√çTICO: Ignorar si PSRAM no se encuentra
CONFIG_SPIRAM_IGNORE_NOTFOUND=y   # ‚Üê Permite boot sin PSRAM (para debugging)
```

**¬øQu√© cambi√≥?**
1. **Desactivada la prueba de memoria** - Ya no se verifica cada byte de PSRAM durante el boot
2. **Ignorar PSRAM no encontrada** - Si falla la inicializaci√≥n, el sistema contin√∫a

**Impacto:**
- ‚úÖ Boot r√°pido (<2 segundos en lugar de 3-5 segundos)
- ‚úÖ No m√°s timeout del watchdog
- ‚úÖ PSRAM sigue funcionando 100% normal (solo sin la prueba previa)
- ‚ö†Ô∏è Chips PSRAM defectuosos se detectar√°n durante uso, no en boot

**Verificado en:**
- `sdkconfig/n16r8.defaults` l√≠neas 18-38

**‚úÖ CONCLUSI√ìN: SOLUCIONADO** - PSRAM init optimizada para evitar timeouts.

---

### 4Ô∏è‚É£ Watchdog Durante Inicializaci√≥n

**¬øQu√© es el watchdog?**
Es un timer de seguridad que reinicia el ESP32 si:
- Una tarea se bloquea
- Un bucle infinito ocurre
- Una operaci√≥n tarda demasiado

**¬øPor qu√© puede causar bootloop?**
Durante el boot, si:
- Constructores globales hacen operaciones pesadas
- `initArduino()` tarda mucho
- Tareas FreeRTOS tempranas se bloquean
- Hay un `delay()` indebido en inicializaci√≥n

‚Üí Watchdog se dispara ‚Üí reset ‚Üí bucle infinito.

**‚úÖ ESTADO EN v2.17.3:**

**Watchdog de Interrupci√≥n (INT_WDT):**
```ini
CONFIG_ESP_INT_WDT=y
CONFIG_ESP_INT_WDT_TIMEOUT_MS=5000    # ‚Üê 5 segundos (ANTES: 800ms)
CONFIG_ESP_INT_WDT_CHECK_CPU1=y
```

**Cambio:** Timeout aumentado de 800ms ‚Üí 5000ms (6.25x m√°s tiempo)

**Watchdog del Bootloader:**
```ini
CONFIG_BOOTLOADER_WDT_ENABLE=y
CONFIG_BOOTLOADER_WDT_TIME_MS=40000   # ‚Üê 40 segundos (ANTES: 9s)
```

**Cambio:** Timeout aumentado de 9s ‚Üí 40s (4.4x m√°s tiempo)

**¬øPor qu√© estos valores?**
- **5000ms INT_WDT:** Suficiente para PSRAM init (ahora <1s sin memtest) + margen
- **40000ms BOOT_WDT:** Cubre todo el proceso de boot incluso en hardware lento

**Verificado en:**
- `sdkconfig/n16r8.defaults` l√≠neas 84-93

**‚úÖ CONCLUSI√ìN: SOLUCIONADO** - Timeouts generosos para init compleja.

---

### 5Ô∏è‚É£ BONUS: Constructores Globales Complejos

**¬øQu√© son?**
Objetos globales como `TFT_eSPI tft;` se inicializan **ANTES** de `main()`.

**¬øPor qu√© pueden causar bootloop?**
Si el constructor hace:
- Acceso a hardware (SPI, I2C)
- Inicializaci√≥n de PSRAM
- Operaciones lentas

‚Üí Crash en contexto de global constructor ‚Üí imposible de debuggear.

**‚úÖ ESTADO EN v2.17.3:**

**C√≥digo actual en `src/hud/hud_manager.cpp` l√≠nea 124:**

```cpp
// ‚úÖ √öNICA instancia global de TFT_eSPI - compartida con HUD y otros m√≥dulos
// üîí v2.11.6: BOOTLOOP FIX - Removed () to use default constructor
// Explicit constructor call TFT_eSPI() was running complex initialization
// in global constructor (before main) which could crash on ESP32-S3 OPI mode
TFT_eSPI tft;   // ‚Üê Sin par√©ntesis = constructor por defecto (vac√≠o, seguro)
```

**¬øQu√© cambi√≥?**
- **ANTES:** `TFT_eSPI tft();` - Constructor expl√≠cito que inicializaba SPI, pines, etc.
- **AHORA:** `TFT_eSPI tft;` - Constructor por defecto que NO hace nada pesado

**La inicializaci√≥n real ocurre en:**
```cpp
// src/hud/hud_manager.cpp l√≠nea 198
tft.init();   // ‚Üê Se llama DESPU√âS de setup(), con protecci√≥n try/catch
```

**Verificado en:**
- `src/hud/hud_manager.cpp` l√≠neas 121-124
- `src/hud/hud_manager.cpp` l√≠neas 198-220 (tft.init() con try/catch)

**‚úÖ CONCLUSI√ìN: SOLUCIONADO** - Constructor global seguro, init expl√≠cita protegida.

---

### 6Ô∏è‚É£ CR√çTICO: USB-CDC No Activado (Puede Parecer Bootloop)

**¬øQu√© es USB-CDC?**
USB-CDC (Communications Device Class) es el modo que permite que el ESP32-S3 se comunique por USB como puerto serial sin necesitar chip UART externo (como CP2102 o CH340).

**¬øPor qu√© puede PARECER un bootloop?**
Si USB-CDC no est√° activado correctamente:
- ‚úÖ El firmware S√ç arranca y funciona
- ‚úÖ `Serial.begin()` se ejecuta
- ‚ùå Pero el puerto USB no se activa
- ‚ùå El monitor solo ve mensajes del ROM bootloader
- ‚ùå **PARECE** un bootloop, pero NO LO ES

**El s√≠ntoma exacto:**
```
ESP-ROM:esp32s3-20210327
rst:0x3 (RTC_SW_SYS_RST)
[... se repite ...]
```

Sin ver ning√∫n output del firmware (ni siquiera 'A', 'B', 'C' markers).

**‚úÖ ESTADO EN v2.17.3:**

**Configuraci√≥n en `boards/esp32s3_n16r8.json` (l√≠neas 28-29):**
```json
"extra_flags": [
  "-DBOARD_HAS_PSRAM",
  "-DARDUINO_USB_MODE=1",           // ‚Üê USB mode activado
  "-DARDUINO_USB_CDC_ON_BOOT=1"     // ‚Üê CDC activo desde boot
]
```

**Configuraci√≥n en `sdkconfig/n16r8.defaults` (l√≠neas 49-50):**
```ini
CONFIG_USB_CDC_ENABLED=y           # USB-CDC habilitado
CONFIG_USB_CDC_ON_BOOT=y           # CDC activo desde boot
```

**¬øEs suficiente?**

Seg√∫n la documentaci√≥n de PlatformIO para ESP32-S3, hay **DOS formas** de configurar USB-CDC:

**M√©todo 1:** En el board JSON (actual)
```json
"extra_flags": [
  "-DARDUINO_USB_MODE=1",
  "-DARDUINO_USB_CDC_ON_BOOT=1"
]
```

**M√©todo 2:** En platformio.ini (recomendado como redundancia)
```ini
board_build.arduino.usb_mode = 1
board_build.arduino.usb_cdc_on_boot = 1
```

**Estado actual:**
- ‚úÖ M√©todo 1 implementado (board JSON)
- ‚ö†Ô∏è M√©todo 2 NO implementado (platformio.ini)

**¬øNecesita cambio?**

**NO es estrictamente necesario** porque:
1. El board JSON ya incluye los flags
2. El sdkconfig tiene CONFIG_USB_CDC_ENABLED=y
3. Ambos son le√≠dos por el build system

**PERO puede ser conveniente a√±adirlo** por:
1. **Redundancia:** Asegura que siempre est√© activo
2. **Claridad:** M√°s visible en platformio.ini
3. **Compatibilidad:** Algunas versiones de platformio-espressif32 prefieren board_build

**Verificado en:**
- `boards/esp32s3_n16r8.json` l√≠neas 28-29
- `sdkconfig/n16r8.defaults` l√≠neas 49-50

**‚úÖ CONCLUSI√ìN: CONFIGURADO** - USB-CDC est√° activo en board JSON y sdkconfig. A√±adir en platformio.ini ser√≠a redundante pero m√°s expl√≠cito.

---

## üìä Tabla Resumen de Fixes

| Causa Potencial | Estado Original | Fix Implementado | Versi√≥n | Verificaci√≥n |
|-----------------|-----------------|------------------|---------|--------------|
| **Stack Overflow** | 8KB loop stack | 32KB loop stack (+4x) | v2.17.1 | ‚úÖ `platformio.ini:39` |
| **GPIO Strapping** | N/A | No usa GPIO 0/45/46 | Siempre | ‚úÖ `platformio.ini:78-89` |
| **PSRAM Init Timeout** | Memtest activado (>3s) | Memtest desactivado (<1s) | v2.17.3 | ‚úÖ `sdkconfig:25` |
| **Watchdog Timeout** | 800ms INT_WDT | 5000ms INT_WDT (+6x) | v2.17.2 | ‚úÖ `sdkconfig:92` |
| **Global Constructor** | `TFT_eSPI tft()` | `TFT_eSPI tft` (default) | v2.11.6 | ‚úÖ `hud_manager.cpp:124` |
| **USB-CDC No Activo** | N/A | USB_MODE=1, CDC_ON_BOOT=1 | Siempre | ‚úÖ `esp32s3_n16r8.json:28-29` |

**Nota sobre USB-CDC:** Est√° configurado en board JSON y sdkconfig. Opcionalmente se puede a√±adir tambi√©n en platformio.ini para mayor claridad (ver secci√≥n 6Ô∏è‚É£).

---

## üéØ Conclusi√≥n Final

### ‚úÖ TODAS LAS CAUSAS POTENCIALES YA EST√ÅN SOLUCIONADAS

El firmware **v2.17.3** incluye fixes completos para:

1. ‚úÖ **Stack overflow** - Stacks aumentados 4x
2. ‚úÖ **GPIO strapping** - No usa pines cr√≠ticos
3. ‚úÖ **PSRAM timeout** - Memtest desactivado, timeout aumentado
4. ‚úÖ **Watchdog timeout** - Timeouts aumentados 6x (INT) y 4x (BOOT)
5. ‚úÖ **Global constructors** - TFT usa constructor seguro
6. ‚úÖ **USB-CDC** - Configurado en board JSON y sdkconfig

### ‚ö†Ô∏è Diagn√≥stico Importante: ¬øEs Realmente un Bootloop?

Si ves esto repetidamente:
```
ESP-ROM:esp32s3-20210327
rst:0x3 (RTC_SW_SYS_RST)
```

**Puede ser:**

**A) Bootloop real** - El firmware NO arranca:
- No llega a `setup()`
- Crash durante inicializaci√≥n
- ‚Üí **Soluci√≥n:** Los fixes de v2.17.3 ya lo previenen

**B) Bootloop aparente** - El firmware S√ç arranca pero USB-CDC no se activa:
- El firmware funciona correctamente
- Pero Serial no es visible por USB
- Monitor solo ve ROM bootloader
- ‚Üí **Verificar:** USB-CDC est√° configurado (ver secci√≥n 6Ô∏è‚É£)

**C√≥mo distinguir:**
- Si tienes LED de debug ‚Üí ¬øparpadea? ‚Üí Firmware funciona, problema de USB-CDC
- Si puedes tocar la pantalla ‚Üí ¬øresponde? ‚Üí Firmware funciona, problema de USB-CDC
- Si NADA funciona ‚Üí Bootloop real (aplicar fixes v2.17.3)

### üîß ¬øQu√© Hacer Si Experimentas Bootloop?

**Soluci√≥n inmediata:**

```bash
# Limpia y recompila con la versi√≥n actual
pio run -e esp32-s3-n16r8 -t clean
pio run -e esp32-s3-n16r8 -t upload
```

**El firmware ya contiene todos los fixes** - solo necesitas subirlo al ESP32.

**Si a√∫n ves solo mensajes del ROM:**

Es posible que USB-CDC no est√© completamente configurado. Aunque est√° en el board JSON, puedes a√±adir expl√≠citamente en `platformio.ini`:

```ini
[env:esp32-s3-n16r8]
; ... configuraci√≥n existente ...

; USB-CDC expl√≠cito (opcional, ya est√° en board JSON)
board_build.arduino.usb_mode = 1
board_build.arduino.usb_cdc_on_boot = 1
```

O en `build_flags`:
```ini
build_flags =
    ${env:esp32-s3-n16r8.build_flags}
    -DARDUINO_USB_MODE=1
    -DARDUINO_USB_CDC_ON_BOOT=1
```

### üìà Secuencia de Boot Esperada (v2.17.3)

```
0-100ms   : ROM Bootloader              ‚úÖ Funciona
100-500ms : 2nd Stage Bootloader        ‚úÖ Funciona  
500-800ms : PSRAM Init (sin memtest)    ‚úÖ Completa en <1s
800-900ms : C++ Runtime Init             ‚úÖ Constructores seguros
900ms     : main() ‚Üí setup()             ‚úÖ Serial.begin()
1000ms    : HUDManager::init()           ‚úÖ tft.init()
1500ms    : Sistema completamente listo  ‚úÖ Loop principal
```

**Total:** ~1.5 segundos desde power-on hasta sistema operativo.

---

## üìñ Referencias

### Documentaci√≥n T√©cnica
- **[BOOTLOOP_FIX_v2.17.3.md](BOOTLOOP_FIX_v2.17.3.md)** - Detalles del fix de PSRAM memtest
- **[BOOTLOOP_STATUS_2026-01-18.md](BOOTLOOP_STATUS_2026-01-18.md)** - Estado actual verificado
- **[SOLUCION_BOOTLOOP.md](SOLUCION_BOOTLOOP.md)** - Gu√≠a r√°pida para usuarios

### Archivos de Configuraci√≥n
- **platformio.ini** - Stack sizes (l√≠neas 39-40), board selection (l√≠nea 19)
- **boards/esp32s3_n16r8.json** - Custom board manifest para N16R8 hardware
- **sdkconfig/n16r8.defaults** - Watchdog y PSRAM config
- **src/hud/hud_manager.cpp** - Constructor global TFT_eSPI (l√≠nea 124)

### üìù Nota sobre Custom Board Manifest

Este proyecto usa un **custom board manifest** (`boards/esp32s3_n16r8.json`) espec√≠fico para el hardware N16R8:
- 16MB Flash QIO mode @ 3.3V
- 8MB PSRAM QSPI mode @ 3.3V
- Memory type: `qio_qspi` (correcto para este hardware)

**‚ö†Ô∏è Importante:** Algunas gu√≠as online sugieren usar `board = esp32-s3-devkitc-1` con `memory_type = qio_opi`, pero eso es **incorrecto** para N16R8. El modo OPI (Octal) requiere hardware diferente (como N32R16V con OPI Flash/PSRAM @ 1.8V).

**Configuraci√≥n correcta para N16R8:**
```ini
[env:esp32-s3-n16r8]
board = esp32s3_n16r8              # Custom board en boards/
board_build.arduino.memory_type = qio_qspi  # QIO flash + QSPI PSRAM
```

**NO usar:**
```ini
# ‚ùå INCORRECTO para N16R8
board_build.arduino.memory_type = qio_opi   # Requiere hardware OPI
board_build.psram_type = opi                # No compatible con N16R8
```

### Historial de Cambios
- **v2.11.6:** Fix global constructor TFT_eSPI
- **v2.17.1:** Aumento de stack sizes
- **v2.17.2:** Aumento de watchdog timeouts
- **v2.17.3:** Desactivaci√≥n PSRAM memtest (fix definitivo)

---

## ‚úÖ Verificaci√≥n Autom√°tica

Para verificar que tu firmware tiene todos los fixes:

```bash
# Ejecutar script de verificaci√≥n
cd /home/runner/work/FULL-FIRMWARE-Coche-Marcos/FULL-FIRMWARE-Coche-Marcos
./verify_bootloop_config.sh
```

**Salida esperada:**
```
‚úÖ Firmware version: 2.17.3
‚úÖ CONFIG_SPIRAM_MEMTEST=n (disabled)
‚úÖ CONFIG_ESP_INT_WDT_TIMEOUT_MS=5000
‚úÖ CONFIG_BOOTLOADER_WDT_TIME_MS=40000
‚úÖ Stack sizes configured (32KB loop)
‚úÖ TFT_eSPI default constructor
```

---

**Fecha de an√°lisis:** 2026-01-18  
**Firmware analizado:** v2.17.3  
**Hardware:** ESP32-S3 N16R8  
**Estado:** ‚úÖ **TODOS LOS FIXES IMPLEMENTADOS Y VERIFICADOS**

---

**END OF ANALYSIS**
