41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 108 44 0 \NUL
Nikitin, Dmitiry
22 8 96 59 76 0 \NUL
dnikitin
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 64 472 217 452 0 \NUL
Bit hexdecimal counter
22 6 496 328 476 0 \NUL
goes from 0 to F based on the 4 digit bit provided
22 499 466 591 446 0 \NUL
Logical Circut
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 448 496 676 476 0 \NUL
that outputs 3 bits given 4 bit input
22 242 746 523 726 0 \NUL
Implementaion of the truth table using SOP
22 140 777 628 757 0 \NUL
then converting the noraml circut to use only NAND gates, then NOR gates.
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
1 481 198 470 159
1 398 159 409 198
1 326 159 337 198
1 262 159 265 198
1 136 302 169 390
1 120 326 169 396
1 104 350 169 402
1 88 374 169 408
1 361 639 328 622
1 361 679 328 662
1 473 335 472 382
1 545 335 544 382
1 617 335 616 382
1 361 599 328 582
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 108 44 0 \NUL
Nikitin, Dmitriy
22 8 96 59 76 0 \NUL
dnikitin
19 392 168 451 149 0
a0
7 448 496 497 447 0 1
19 424 408 483 389 0
c0
7 496 408 545 359 0 1
7 496 456 545 407 0 1
7 448 376 497 327 0 1
19 424 432 483 413 0
c1
19 424 288 483 269 0
b0
7 496 288 545 239 0 1
7 496 336 545 287 0 1
7 448 256 497 207 0 1
19 424 312 483 293 0
b1
19 344 200 403 181 0
a1
7 400 496 449 447 0 1
19 384 528 443 509 0
d0
19 344 504 403 485 0
d1
7 360 456 409 407 0 1
19 296 456 355 437 0
e1
19 296 424 355 405 0
e0
7 360 408 409 359 0 1
7 400 376 449 327 0 1
7 360 336 409 287 0 1
19 296 288 355 269 0
f1
19 296 248 355 229 0
f0
7 360 288 409 239 0 1
7 400 256 449 207 0 1
19 296 376 355 357 0
g1
19 296 344 355 325 0
g0
7 200 376 249 327 0 1
7 152 376 201 327 0 1
19 136 408 195 389 0
h0
19 96 384 155 365 0
h1
22 279 60 667 40 0 \NUL
Your circuit must use senders to interface with these LEDs.
22 280 32 522 12 0 \NUL
Do not add any circuitry to this page.
1 497 383 480 398
1 497 431 480 422
1 497 263 480 278
1 448 158 449 231
1 497 311 480 302
1 440 518 449 471
1 400 494 401 471
1 361 431 352 446
1 361 383 352 414
1 361 311 352 278
1 361 263 352 238
1 400 190 401 231
1 449 351 352 366
1 401 351 352 334
1 192 398 201 351
1 152 374 153 351
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 108 44 0 \NUL
Nikitin, Dmitriy
22 8 96 59 76 0 \NUL
dnikitin
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 32 184 262 164 0 \NUL
placeholder senders and receivers
20 128 400 187 381 0
e1
20 128 424 187 405 0
e0
20 128 448 187 429 0
f1
20 128 472 187 453 0
f0
20 128 496 187 477 0
g1
20 128 520 187 501 0
g0
20 128 544 187 525 0
h1
20 128 568 187 549 0
h0
20 127 207 186 188 0
a1
20 128 232 187 213 0
a0
20 128 256 187 237 0
b1
20 128 280 187 261 0
b0
20 128 304 187 285 0
c1
20 128 328 187 309 0
c0
20 128 352 187 333 0
d1
20 128 376 187 357 0
d0
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 108 44 0 \NUL
Nikitin, Dmitiry
22 8 96 59 76 0 \NUL
dnikitin
22 94 96 136 76 0 \NUL
Part A
19 138 154 197 135 0
in_3
19 136 179 195 160 0
in_2
19 138 207 197 188 0
in_1
19 136 234 195 215 0
in_0
20 286 154 345 135 0
a_3
20 284 179 343 160 0
a_2
20 283 207 342 188 0
a_1
20 280 234 339 215 0
a_0
22 134 300 474 280 0 \NUL
Sending the input to the 7 segment digit component.
1 194 144 287 144
1 192 169 285 169
1 194 197 284 197
1 192 224 281 224
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 108 44 0 \NUL
Nikitin, Dmitiry
22 8 96 59 76 0 \NUL
dnikitin
22 90 96 134 76 0 \NUL
Part B
19 87 211 146 192 0
in_1
19 105 333 164 314 0
in_0
20 577 218 636 199 0
b_2
20 575 276 634 257 0
b_1
3 375 334 424 285 0 0
35 287 240 336 191 0 0
3 374 263 423 214 0 0
3 373 208 422 159 0 0
4 470 291 519 242 0 0
4 470 233 519 184 0 0
20 568 374 627 355 0
b_0
14 450 389 499 340
20 214 403 273 384 0
i1
20 170 445 229 426 0
i2
19 211 239 270 220 0
i1
19 211 282 270 263 0
i2
22 165 535 585 515 0 \NUL
Logical circut corresponding to the truth table provided in part B.
1 143 201 376 295
1 161 323 376 323
1 143 201 288 201
1 333 215 375 224
1 333 215 374 197
1 143 201 374 169
1 420 238 471 252
1 421 309 471 280
1 516 266 576 266
1 419 183 471 194
1 420 238 471 222
1 516 208 578 208
1 496 364 569 364
1 161 323 215 393
1 161 323 171 435
1 267 272 375 252
1 267 229 288 229
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 103 44 0 \NUL
Nikitin, Dmitiy
22 8 96 59 76 0 \NUL
dnikitin
22 87 95 130 75 0 \NUL
Part C
19 295 84 354 65 0
in_2
19 297 110 356 91 0
in_1
19 297 139 356 120 0
in_0
20 513 249 572 230 0
c_0
5 243 229 292 180 0
3 366 243 415 194 0 0
4 443 264 492 215 0 0
3 366 286 415 237 0 0
5 260 300 309 251 0
19 263 242 322 223 0
C
19 173 285 232 266 0
B
19 175 257 234 238 0
A
20 372 84 431 65 0
A
20 371 110 430 91 0
B
20 372 139 431 120 0
C
3 474 413 523 364 0 1
19 109 414 168 395 0
A
19 105 454 164 435 0
B
19 112 374 171 355 0
C
3 473 454 522 405 0 1
3 541 433 590 384 0 1
20 610 418 669 399 0
c_1
3 253 415 302 366 0 1
3 326 391 375 342 0 1
3 392 390 441 341 0 1
3 194 478 243 429 0 1
3 388 481 437 432 0 1
3 320 480 369 431 0 1
19 69 648 128 629 0
A
19 72 698 131 679 0
B
19 71 571 130 552 0
C
4 196 620 245 571 0 1
4 296 581 345 532 0 1
4 298 621 347 572 0 1
4 359 600 408 551 0 1
4 452 633 501 584 0 1
4 520 635 569 586 0 1
20 608 620 667 601 0
c_2
4 185 712 234 663 0 1
4 299 709 348 660 0 1
4 297 663 346 614 0 1
4 372 683 421 634 0 1
22 202 53 543 33 0 \NUL
Made so I can easily use the SOP formula I derived.
22 113 182 678 162 0 \NUL
Logical circut implmenting the truth table from part C using the SOP: A'C + AB' = output.
22 168 331 574 311 0 \NUL
Conversion of the logical circut above only using NAND gates.
22 161 520 559 500 0 \NUL
Conversion of the logical circut above only using NOR gates.
1 289 204 367 204
1 412 218 444 225
1 412 261 444 253
1 489 239 514 239
1 306 275 367 275
1 351 74 373 74
1 231 247 244 204
1 231 247 367 247
1 319 232 367 232
1 353 129 373 129
1 229 275 261 275
1 353 100 372 100
1 520 388 542 394
1 519 429 542 422
1 587 408 611 408
1 165 404 254 404
1 165 404 254 376
1 168 364 327 352
1 299 390 327 380
1 372 366 393 351
1 372 366 393 379
1 438 365 475 374
1 438 365 475 402
1 165 404 321 441
1 161 444 195 439
1 161 444 195 467
1 240 453 321 469
1 366 455 389 442
1 366 455 389 470
1 434 456 474 443
1 434 456 474 415
1 566 610 609 610
1 498 608 521 596
1 498 608 521 624
1 125 638 197 581
1 125 638 197 609
1 242 595 299 610
1 242 595 299 582
1 127 561 297 542
1 127 561 297 570
1 342 556 360 561
1 344 596 360 589
1 405 575 453 594
1 125 638 298 624
1 125 638 298 652
1 128 688 186 673
1 128 688 186 701
1 231 687 300 670
1 231 687 300 698
1 345 684 373 672
1 343 638 373 644
1 418 658 453 622
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
