# 論文アウトライン / Paper Outline

1. Abstract
2. Introduction
   - 背景
   - 課題
   - 本研究の提案
   - 貢献ポイント
3. Process Integration
   - 0.18 µm CMOSベースライン
   - FeFET Gate-Lastモジュール
   - ALD / TiNスパッタ装置導入
   - 熱予算制約
4. Reliability Characterization
   - Endurance
   - Retention
   - TDDB
   - Wake-up
   - 戦略的割り切り（補助用途に限定）
5. Results & Discussion
   - E-test測定テンプレート
   - SRAM+FeFETマクロシナリオ
6. Conclusion & Future Work
   - まとめ
   - 今後の展望
