# 逻辑代数基础
![[598C1068D836F1201B5C3F9548F0CF67.png|300]]
 将电路问题抽象为逻辑代数问题
 对一个逻辑电路，**输入确定后，输出唯一确定**
逻辑代数：数字电路分析和设计使用的数学工具

数字电路的灵魂：**真值表**

### 与运算
同真为真
等效于并联

### 或运算
同假为假

### 非运算

### 与或非数字电路的波形


### 变换
![[Pasted image 20230505104016.png]]
不会。

### 逻辑电路的卡诺图化简

原理：对于只有一项不同的两项，可以直接去掉不同的那项。就是这个公式↓
![[Pasted image 20230505110133.png]]
所以我们要画一个满足**相邻两项只有一项不同**（又叫逻辑相邻）的图，很容易想到格雷码
→这个就是画卡诺图用格雷码的原因

**逻辑相邻：** 指除了要给变量不同外其余变量都相同的连个与项

**卡诺图就是根据最小项真值表按逻辑相邻规则排列的方格图**


**哪些可以圈在一个圈里**
- 直接相邻
- 相对（就……头尾相连的感觉吧）
- 四个角交也可以在一个圈里
**卡诺图的特点**
- 几何上相邻的逻辑上也相邻
- n变量卡诺图有2^n个格子
## 基本逻辑门真值表
![[Pasted image 20230505115959.png]]







# 组合逻辑电路

**电路：**
- [ ] 组合逻辑
- [ ] 时序逻辑 

组合逻辑：输出仅和现在的输入有关

## 组合逻辑电路的分析

——找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能


### 组合逻辑电路的分析步骤

 - 从输入端开始，逐级推到出输出端的逻辑函数表达式
 - 根据输出函数表达式列出真值表
 - 用文字概括出电路的逻辑功能

**看不出来功能你把真值表描述一下也成**

结合PPT【例4-2】 



## 组合逻辑电路的设计
**工程上的最佳设计需要考虑**
- 所用逻辑器件数目少
- 满足速度要求，级数尽量少
- 功耗小

**最简电路在工程上不一定是最佳**

### 设计方法
【例】这几一个二进制数的全减器
步骤：
- 逻辑抽象
- 选择器件类型
- 根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式

【例】设计一个两个十进制数相加 ，用8421BCD码表示，输出用十进制输出，加进位
![[5FDBD662598BDCA7433B280DBB12A880.png|300]]
可以列256行真值表强做……

但是我们稍作分析：
0~9+0~9 得到的结果在0~18之间
当大于10时的结果如下：
1001 +1001 =10010
我们要 0001 1000 这个结果
因此对于大于10 的数，我们需要一个二进制到8421码的转化器
（0~9不需要转换……）

### 编码器
编码：用文字、符号或数码表示特定对象的过程。
二进制编码：数字电路中用二进制代码表示有关的信号
编码器就是实现编码操作的电路
二进制编码器：用n位二进制代码对N=2^n 个一般信号进行编码的电路
优先编码器：允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别低的不理睬

**这是一个中规模器件**
它的真值表我们起了要给别名叫功能表
![[Pasted image 20230428194720.png]]

- 有圈代表低电平输入/输出有效
- E1（enable）：使能信号，它有效的时候它才能工作
- CS：片选信号线（chip select）
- ![[Pasted image 20230428195215.png|300]]
可以看出从7~0优先级依次降低

## 常用MSI组合逻辑器件及应用

![[Pasted image 20230428195650.png|300]]
### 译码器（Decode）
![[Pasted image 20230428195942.png|300]]
译码使编码的逆过程，它将代码（二进制数）翻译成相应的状态信息
**二进制译码器**：有n个输入，2^n个输出。常见的有2-4译码器、3-8译码器和4-16译码器
![[Pasted image 20230428200746.png|200]]
 功能引脚图。它还有电源和地 两个引脚，总共16个引脚
![[Pasted image 20230428203329.png|400]]
**二进制译码器的应用：**
- 实现设备及存储系统的地址译码
- 实现逻辑函数
- 带使能端的译码器可用作数据分配器或脉冲分配器(不常用)
#### 实现地址译码
![[Pasted image 20230428203812.png|300]]
对于要变的地址线，接A2A1A0。对不变的地址线，接三个使能端 
**所有位都必须用，否则会出现访问出错**
***必须做到全译码***


![[Pasted image 20230428204348.png]]
（仅低三位有变化→如何保证高5位的输入正好启动该器件
→第三位接ABC，高五位接三个始动端）
【例】用3-8译码器设计一个地址译码电路，要求有效的地址译码范围位2E0H~2EFH
（位数不够，如何扩展？）
**参考ppt笔记**

#### 译码器实现逻辑函数

将逻辑函数方程转换为最大项/最小项标准式
ABCD接输入端
输出为对应的几个大项/小项接到一起再连个门输出（门是什么门应该是看是大项还是小项）

【例】用3-8译码器制作一位二进制全加器

**能用译码器实现逻辑方程=能实现一些逻辑功能器件**
### 数据选择器
![[Pasted image 20230429141958.png]]

使能端E有效时才能接通
A1A0为地址线，对路线进行选择
**应用**
- 作数据选择，以实现多路信号分时传送
- 实现组合逻辑电路
- 在数据传输时实现并-串转换
- 产生序列信号



## 组合逻辑电路中的竞争与冒险

组合逻辑中：输入变化，输出也会马上随着它变化
**竞争**：输入变量经不同途径传输后，到达电路中某一会合点的时间有先有后
**冒险**：由于竞争而使电路输出发生瞬时错误的现象
![[Pasted image 20230429161235.png|200]]
*冒险导致的毛刺（glitch）*
这种毛刺会导致电路的误操作，要尽量避免

**竞争使经常发生的，但不一定都会产生毛刺**

![[Pasted image 20230429161937.png|400]]
**冒险现象的消除**：
- 加滤波电路，消除毛刺的影响
- ![[Pasted image 20230429162307.png|400]]
  原来陡峭加了滤波变得平滑了。
- 加选通信号，避开毛刺
- 增加冗余项消除逻辑冒险
## 小结
**组合电路的设计**：
语言描述功能→电路
	（1）逻辑抽象
	（2）真值表
	（3）表达式
	（4）转换成与或、或与、与非、或非、与或非（这五种可以相互转换）

【例】
![[Pasted image 20230429180253.png|500]]
总之根据条件列真值表
前三位信息位，后两位校验位
第四位是 1 3 4 位的奇校验
第五位是 2 3 5 位的奇校验位
![[Pasted image 20230429182526.png|300]]
然后我们就得到了这样一张真值表
![[Pasted image 20230429183117.png|500]]

![[Pasted image 20230429183213.png]]
# 触发器

总之触发器大概是这么个情况
- 基本RS触发器：这玩意儿抗干扰能力差还不能多个同步工作，加一个时钟信号输入让它同步工作
- →于是我们得到了同步RS触发器，然后发现：有约束条件好麻烦，看看能不能去掉
      通过一番操作，搞出来这么几个全新的触发器
	- 同步D触发器
	- 同步T触发器
	- 同步JK触发器
- 做出来之后问题又来了，在CP工作态的时候它会空翻，不能完成设想的高电平一直一个状态的功能
	- 机智的人稍加思考，做出几个主从触发器
		- 主从RS触发器
		- 主从JK触发器
		主从触发器通过主触发器锁定输出解决同步触发器空翻的问题
		https://www.bilibili.com/video/BV1RE411h7Mo/?spm_id_from=333.337.search-card.all.click&vd_source=0c2628dd5d6d07fbef1091f26cf59c39

- CP=1 期间，可能会因为误操作使主触发器发生误操作，为了避免这个问题，边沿触发器它出现了
	- 维持-阻塞式D触发器
	- 边沿JK触发器

## 基本RS触发器

![[FCC74464BD29C95A4E110FCC921C1083.png|400]]
与以前的逻辑方程不同，触发器的逻辑方程有来自输出的反馈
画出一个真值表
|Sd   |Rd   |P    |Q   |状态|
|-----|-----|------|------|-------|
|0 |0|1|1|不允许|
|0|1|1|0|置数|
|1|0|0|1|复位|
|1|1|¬P|¬Q|保持|

**规定**：触发器的输出要互斥

|Sd   |Rd   |Q   |Q（n+1）   |
|-----|-----|------|------|
|0 |0|0|X|
|0|0|1|X|
|0|1|0|0|
|0|1|1|0|
|1|0|0|1|
|1|0|1|1|
|1|1|0|0|
|1|1|1|1|
当输入变化时，触发器可以从一个状态转到另一个状态
**状态**：触发器的输出
Q：现态 当前已知的状态
Q（n+1）：次态 输入信号作用后要进入的状态
### 基本RS触发器的功能描述方法
- 真值表
![[Pasted image 20230429190800.png]]
- 状态方程
![[Pasted image 20230429190821.png]]
这个老师讲的时候时通过真值表画出卡诺图，然后推出的状态方程
![[Pasted image 20230429191442.png|300]]
这里附一个卡诺图
- **状态转移图**
![[Pasted image 20230429191544.png|300]]

- 激励表（了解）
![[Pasted image 20230429192319.png|300]]
知道状态变化，得到输入输出关系
- 波形图/时序波形
——反映了触发器的输出状态随时间和输入信号变化的规律，是实验中可观察到的波形
![[Pasted image 20230429192709.png]]
对不定的解释：
前面R、D为都为0时，Q和¬Q都是1
R、D同时从0变到 1，，因为**器件存在延时**，中间会出现一个R0 S1 的状态（或者S要慢一点）
Q就置0，之后的保持态就是0 1，另一种情况则保持态为1 0
因为有以上两种情况，所以是不定
**注：不定只针对分析的时候，在实验时能够观察到一个确定的状态**

具有约束条件的触发器不方便
→怎么才能去掉约束条件
→其他触发器

## 时钟控制的触发器
### 钟控RS触发器

利用CP信号，将电路分为两拍工作
CP=１正常工作　CP=０　保持
![[Pasted image 20230429194425.png]]
**钟控RS触发器的状态方程**：
![[Pasted image 20230429194743.png]]
如何去掉约束？
→让约束条件无论输入什么都恒成立

### 钟控D（delay）触发器
![[Pasted image 20230429195108.png]]
D触发器的特点：输入等于输出
- 特征方程
![[Pasted image 20230429195351.png|100]]

D触发器又叫寄存器
### 钟控T（toggle）触发器
![[Pasted image 20230429195755.png]]
**怎么去掉的见PPT笔记**
![[Pasted image 20230429200019.png]]

|T   | Q（ｎ＋１）   |状态|
|-----|------|-------|
|0 |Qn|保持|
|1|¬Qn|翻转|

### 钟控JK触发器
是功能最多的触发器
![[Pasted image 20230429201417.png]]

D触发器、T触发器、JK触发器都没有约束方程

**JK触发器具有最多的功能，所以它能够实现所有其他触发器的功能**

### 利用JK触发器实现其他触发器的功能
实现T触发器的功能： J=K=T
实现D触发器的功能：J=D    J=¬D

让一个电路实现另一个电路的功能：让它们的表达式相同

钟控触发器通过工作/保持两个状态，将电路的工作分为两拍
→使工作期间受到最少的干扰
将工作时间T缩短→大部分时间都在保持
![[BF60A9499FDA632D951EA472EB491E24.png]]
**沿触发器的特征方程与钟控的方程一样**


## 集成触发器

你妈的略了

## 边沿触发器
**是边沿触发器的条件：**
（1）触发器仅再CP某以约定跳变到来时，才接收输入信号
（2）在CP=0或CP=1期间，输入信号变化不会引起触发器的状态变化

**边沿触发器不仅克服了空翻现象，而且大大提高了抗干扰能力，更可靠**
空翻：当前输出不能通过输入判断，中间存在一个误操作（翻转）

## 触发器的逻辑符号及时序图
### 逻辑符号
![[Pasted image 20230430151116.png]]
有个圈表示低电平触发，没圈高电平触发
CP没有箭头的表示是门控
![[Pasted image 20230430151326.png]]
CP有箭头的表示是沿控
有箭头没圈表示上升沿触发，右箭头有圈表示下降沿触发

![[Pasted image 20230430151601.png]]
这个有三个D的，可以理解为有一个三输入的与门
![[Pasted image 20230430151655.png]]
RD和SD为异步（static）信号，这两个信号不受CP控制
**异步信号具有强制性**    可以理解为它优先级最高
让D触发器正常工作，他两个得给1

### 时序图
![[9670EA2C6CBB84945E5AA6864CA6D507.png]]

**步骤**：
（1）以CP的作用沿为基准划分时间间隔，CP作用沿来到前为现态，作用沿来到后为次态
（2）每个时钟脉冲作用沿来到后，根据触发器的状态方程来确定其次态
（3）如果有异步信号，要特别注意它

设上图CP的频率为f  设上图CP的频率为f0
则明显可以看到 f=f0/2   T0=2T
**我们把这种时序电路叫做2分频**
是几倍就几分频
![[09EDA7F47DB4525E6D2B3B0C036B49D0.png]]
Q：如何用沿触发的DFF、TFF及JKFF实现2分频触发器

根据上面的上面那个题，只要把方程变为Q（n+1）=¬Q  就可以实现二分频了
是不是很简单呢！

对JK触发器时　　J＝K＝1时，可以实现
对D触发器
![[Pasted image 20230430163418.png]]
有¬Q就直接它连D，没有就加个非门和Q连（不想自己画图了！直接进行一个截图）

# 时序逻辑电路分析与设计

**我有一个好大的问题：我们不是该看电路的输出吗！为什么时序逻辑电路最后的分析是落在Q的状态变化上啊！Q不是就只是个存储电路吗！！！！啊！！！**




## 时序电路的概述

**逻辑电路的分类**
- 组合逻辑电路
- 时序逻辑电路
	时序逻辑就是在组合逻辑的基础上加了一个存储单元
	存储单元就是可以把状态进行保持→这个时候联想到触发器（它不是有一个保持功能嘛,，就那个）
	→存储单元其实就是触发器
![[7EDF0E2A494C07F585846E4AB27553B3.png|400]]
所以看这个图，我们把组合逻辑电路的输出的一部分输入至存储单元
存储单元在将它在组合逻辑电路的输入端进行一个输入
就相当于存储单元将存储的信息进行了一个输入……
**此时**！z不再仅仅是x的方程，还有可能是Q的方程
	所以此时 **Z=f(X,Q)**
	因为Q反映前一时刻的输出，所以当前输出，还与前一时刻的输出Y有关
![[Pasted image 20230430171100.png]]（放一张好看的图）

### 时序逻辑电路的特点
- 时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成
- 存储电路的状态反馈到组合逻辑电路的输入端，于外部输入信号共同决定组合逻辑电路的输出
对于时序电路而言，存储部分没啥好设计的，最后时序逻辑电路的设计还是它组合逻辑电路部分设计的问题

### 时序逻辑电路的状态方程
![[Pasted image 20230430172527.png|300]]
**总之就分别是Z、Y、Q的方程啦，起了个名字**
![[Pasted image 20230430172553.png|200]]（习惯上会把右上角的n给省略掉）

![[Pasted image 20230430172837.png]]（一个例子）
![[9C0EA8FE896AF2C89B2070157E18FFC9.png|300]]

上上个图等同于这个图↑

### 时序电路的分类
- **根据时钟分类**
	- 同步时序电路：接一根CP
	- 异步时序电路：没接一根CP
- **根据输出分**
	- 米里型（Mealy）：输出方程里可显式地看到外部输入
		 - ![[Pasted image 20230430174335.png]]
	- 摩尔型（Moore）：输出方程里不可显式地看到外部输入 **该时序电路方程只与状态有关**
		- ![[Pasted image 20230430174247.png]]


**Q：如何将米里型变为摩尔型电路**
在输出端再加一个D触发器
![[Pasted image 20230430174755.png]]
**但是这里加了D触发器后，引入一个时钟信号，前一个Z的变化就无法完全传到后一个Z**

![[Pasted image 20230430175007.png]]（这是另一个栗子）

### 时序电路的功能描述
- 逻辑方程
- 状态转移表：区分是哪个型看Z与哪些东西有关
	 ![[Pasted image 20230430180927.png]]（你看这个表转换成这种形式后，很容易可以发现z的取值和x没关系）
- 

## 同步时序逻辑电路的分析
**分析方法：**
逻辑电路→输出方程/激励方程→状态方程→状态转移图→逻辑功能/时序波形
![[Pasted image 20230501152534.png]]
![[3199CDFB058A85EBC6901E74A2BFFFFD.png|400]]
两个电路等同

画状态转移图只需要把各个所有卡诺图和一起就成
![[Pasted image 20230501154217.png|400]]

![[Pasted image 20230501154525.png|400]]
注意z的变化与时序波形无关

**可自启动电路：** 时序电路中的所有无效状态经过数个CP脉冲后都能进入有效状态环，称电路为可自启动电路
![[Pasted image 20230501163326.png|400]]
上图是一个可自启动的电路，其中有5个有效状态，3个无效状态

### 移位寄存器（shift-register）
![[Pasted image 20230501172201.png|500]]
![[Pasted image 20230501172224.png]]
串入并出
对于串行数据，则采用移位寄存器输入并加以保存

**按移位方向可以分为：**
- 左向移位寄存器
- 右向移位寄存器
- 双向移位寄存器

### 计数器
- 主要功能是累计输入时钟脉冲的个数
- 可以用来计数和分频
![[F7356ACFE9A9CBD88B1AD47590DB728D.png]] 分频
- 可以做定时器、定时控制
**计数器是数字系统中应用最广泛的时序逻辑部件之一**
计数器是一个周期性的时序电路，状态图有一个闭合环，闭合环循环依次所需要的时钟脉冲个数称为计数器的模值M

![[Pasted image 20230501175926.png]]






## 异步时序电路的分析（不讲）

## 同步时序电路的设计方法
语言描述功能→时序电路
**步骤：**

![[Pasted image 20230501181325.png]]

### ***建立原始状态图和状态表*** 
【例】现在想设计一个十进制的加法计数器
![[Pasted image 20230501182129.png]]
通过语言描述的功能我们能画出这个↑
***化简***
看有没有多余状态，有就化简，没有就不化

【例】建立“111”序列检测器的原始状态图和原始状态表

（该电路功能位当连续输入3个或3个以上1时，电路输出为1 ，否则为0）
**Q：如何从语言描述的功能知道要求设计的时组合逻辑还是时序逻辑？**
- 时序逻辑：需要有记忆的单元
- 组合逻辑：不需要有记忆的单元
![[C8841006424B60C4184845E5CCEB0E6B.png|200]]
	这是一个并行输入，只要相与就可以得出结果，不需要加存储器单元


![[Pasted image 20230501183505.png|300]]
那么这道题的输入就是这么个样子
![[Pasted image 20230501183620.png|300]]
输入时这么个样子

现在开始列有多少个状态

![[EB24056CEB45CA65FCBA2FDE3E44E00E.png|400]]
 
**另一个例子，要接收‘101’ 有效序列的情况**
![[241AEF8EF675169ADCD9403F5F39BA21.png]]
从后往前看有效位，总之它每个状态对应的是**有几位有效**

可以观察得到输出不仅与状态有关，还与输入有关
然后就画出状态转移表
![[Pasted image 20230501190037.png|300]]

![[Pasted image 20230501190823.png]]这是摩尔型的状态转移图
就是说这个它保证了输出只与状态有关，与输入没关系

**这两个的区别似乎就是：判断输出的位置不一样……**
mealy型的输出在没有给出下一个输入时就可以直接判定
而moore型要在给出下一个输入之后才能判定输出
（但是两个的S0输出都是0）
因此**moore型的输出将比mealy型电路晚一个时钟周期**

【例】建立一个余3码误码检测器的原始状态图和原始状态表
![[Pasted image 20230501193149.png]]

判断完之后，因为是分组检测，所以统统回到初始状态

去掉多余状态就是去掉状态的等价
### 状态的化简
**状态的等价**
- **在相同输入条件下都有相同的输出（必要条件）**
- 在相同输入状态下次态也等价
	 次态等价的三种情况
	 - 次态相同
	 - 次态交错
	 - 次态互为隐含条件

**下面通过这个例子来说明**
![[Pasted image 20230501194541.png]]
- 总之先看竖排‘/’后面的数字，对不同的两行，0列和1列的数字相同才继续比较
- 再看第二个条件
	- 看S2和S5：满足条件2的**次态相同**
		这个是最简单的情况，两列完全一样
	- 看S6和S7：满足条件2的**次态交错**
		这个6可以到7，7可以到6
		![[815ABB8C44D9169EE29276D0129CF573.png|200]]
		从表上看的话就是有一列是一样的，然后另外一列的S能交叉，如下图所示
		![[Pasted image 20230501195955.png|200]]
	- 看S1和S3：满足条件2的**次态互为隐藏条件**
		可以看到S1S3满足交错，因此判断两者是否等价看S2和S4是否等价
		![[Pasted image 20230501200356.png|200]]
		可以简单观察到，S2和S4是等价的，所以S1和S3是等价的


通过这个表看太麻烦了，容易出错，所以这里有人想出来更机智的**隐含表**来判断

概念：相互等价状态的集合称为**等价类**，凡不被其它等价类所包含的等价类称位**最大等价类**

则有上图：
![[Pasted image 20230501200853.png]]
得出下表为最简状态表（将等价类合并为同一项）
![[Pasted image 20230501200928.png]]
#### 隐含表
做出一个三角形的表对状态进行两两对比
掐头去尾（防止出现自己和自己比较）
【例】做下图的隐含表
![[Pasted image 20230501202324.png]]
首先把表给画出来，长这样：
![[Pasted image 20230501202414.png]]
每个小格两两比较，等价画√，不等价画×
**有以下三种情况：**
- 状态对肯定不等价，在格子里画×
- 状态对肯定等价，在格子里画√
- 取决于隐含条件的，把隐含状态对填入，第一轮填完再倒回来看
![[Pasted image 20230501202730.png]]
最后比出来就是这样：
![[Pasted image 20230501203006.png]]
**反正这个方法它主要是用于方便判断条件2的第三点就是说** (因为其它的都很好看出来)

现在的工具会自己化简……知道就行了

### 状态分配

给每个状态分配一个数字
![[Pasted image 20230501203555.png|200]]
（理解一下精神总之，懒得自己画了）
**状态分配的几点原则：**
对符合下列条件的状态应该尽可能分配相邻的二进制代码
![[Pasted image 20230501203930.png|300]]
 **.......不重要，随便分配吧……**

![[Pasted image 20230501204306.png]]
现在我们得到一个二进制状态表
这个题让用JK触发器

接下来通过这个表，得到输出方程和激励方程
需要两个JK触发器（你看它有两位）
把两个触发器CP连一块，需要设计的就是它的那坨组合逻辑

![[0023177EDEA8BBB8CEAB10CC0F9B2CE4.png]]
最后我们的问题转换为**组合逻辑电路**的设计问题

对于要求的方程，通过**状态转换表**得到
*之前有提到过状态转换表是由卡诺图得到的，现在我们把它变回卡诺图*
![[Pasted image 20230501210126.png]]

![[Pasted image 20230501210148.png]]
是谁已经忘记卡诺图这一堆东西怎么变了，是我自己啊！

# 常用集成时序逻辑
## 集成计数器
因为优点很多所以得到广泛的应用
### 同步集成计数器74161
![[Pasted image 20230501230419.png]]
Cr：clear
LD：load
![[Pasted image 20230501230729.png]] 内部结构
![[Pasted image 20230501231306.png|200]]

![[Pasted image 20230501230831.png]] 功能表
看表可以发现
- Cr 的优先级最高
**74161引脚的功能：**
![[Pasted image 20230501231451.png|300]]
![[Pasted image 20230501231630.png|300]]
![[Pasted image 20230501231658.png|300]]

### 74LS192

### 任意模值计数器



## 集成寄存器和移位寄存器
## 序列信号发生器
## 以MSI为核心的同步时序电路的分析与设计

# 集成逻辑门

集成逻辑门电路：把门电路的所有元器件及连接导线制作在同一块半导体基片上构成的
## **回忆一下二极管的开关特性：**

1.单向导通：加正电压导通，加反向电压不导通

### 二极管与门和或门
请看下面这个二极管与门
![[Pasted image 20230504204257.png|300]]
假设：电源5v A、B高低电平分别为3V和0V，D1 D2 的正向导通电压为0.7V
*导通电压：* 就是说这个玩意儿他导通的时候要分0.7v的电压

现在是分析：
首先我们明确两点
（1）对于AB两端，**电压差高的优先导通**
		就是说如果A0 B1 那么D1优先导通
（2）导通的时候L的输出电压就不再和电源有关，直接看D的电压
明确这两点之后，我们就可以得到下图：
![[Pasted image 20230504210157.png]]


对二极管或门也可以做如上分析。
![[Pasted image 20230504210429.png]]
![[Pasted image 20230504210525.png]]

## 简单回忆一下三极管的特性
~~回忆不起来~~
总之下面是个三极管非门
![[Pasted image 20230504210838.png]]
当左边接高电平的时候下面VT就导通接地，然后那个输出就是0.3(这个0.3应该是VT的压降)
左边接低电平的时候VT截至，这个时候输出是电源电压
![[Pasted image 20230504211545.png]]
左下那个R2 简单理解就是防止这坨东西暴毙罢工的……

## TTL反相器（非门）
![[Pasted image 20230504212004.png]]

有用的就中间那个倒相级（实现真正功能）
输入级用作输入保护，输出级用于提高负载能力

估计原理是输入高电平接通了然后电源接地，低电平不接通输出就是电源

这个作业没有！！！略一下

分析这个三极管的时候你要看它各个点的电压

好好一个非门……为什么要做那么复杂
（第二天更新：也没有很复杂，挺简单的）



~~简单回忆……~~ 不要再回忆了啊！！！！

## TTL反相器（与非门）
![[Pasted image 20230504213346.png]]

对于这个电路 ，导通的时候T1的电压就等于左边输入的电压加导通电压，这样这边就属于是一个低电平，没法使T2 T5 导通，没导通的时候就直接走右边。走右边的话很明显T4可以导通，这个时候Y的电压就等于电源电压减T4和D3的压降，如果两个的压降都是0.7的话，那么我们此时Y的电压就差不多是3.6的样子。

## 三态门电路（不考，有点子好奇顺便了解一下）
- 三态门（TS），在普通与非门电路的基础上附加控制电路构成的。
- 除了高、低电平外，还有第三个状态——**高阻态**
![[Pasted image 20230505094305.png]]
简单分析一下工作原理：
使能端有效时该门开始工作

**三态门的应用**：
- 总线数据的传送
	 ![[Pasted image 20230505094529.png]]
	 这里需要注意一下，在同一总线上的门，同时只能由一个有效
- 数据的双向传输
	![[Pasted image 20230505094737.png]]
	这个EN端一个高电平有效，一个低电平有效，可以实现两个不同时工作


## CMOS集成门电路
**是什么：** 在CMOS集成电路中，以金属-氧化物-半导体场效应管作为开关器件
它比那个TTL优秀

简单回忆一下：
这个玩意儿有两种（PNP/NPN），每种又有两类（N沟道，P沟道）具体原理忘球，看符号就行
### CMOS反相器
我们似乎只讲了增强型，那就先只看看这个吧！
![[Pasted image 20230505095729.png]]
![[Pasted image 20230505100939.png]]
附一张增强型的图，没讲耗尽型所以等会儿放后面，免得搞混了
**首先明确几点：**
- 通过符号得箭头来判断类型
	- P沟道箭头向外
	- N沟道箭头向里
- 如何判断是否导通
	- 箭头方向电压：从低指向高则导通 否则截止
- 或者可以明确一点，P、N这两个器件，**导通和截止**正好是相反的
	也就是说接同一个输入的时候如果P导通，那么N必然截止，反之亦然。

### CMOS与非门

![[Pasted image 20230505103229.png]]
简单说一下吧，满足输出为低电平的就一种情况，开关T2 T4 均导通，此时电源接地，Y的输出为低电平。
很显然，要想T2 T4 都导通，只有A、B都是高电平才能做到。
其它情况Y的输出都是电源电压（应该要减一点压降，但是不重要，只要理解输出为高电平即可）

**这里还有一个或非门，原理差不多可以对照着看看**

![[Pasted image 20230505103202.png]]


