集成电路产业技术发展趋势探讨 刘新阳  等 企业视界
中兴通讯技术
2023  年 12 月    第 29 卷第  6 期   Dec . 2023    Vol . 29  No. 6时，3D封装从微凸点向混合键合演进 ，通过更高的互连密
度来大幅提升带宽 。中国 3D封装在存储领域已实现量产 ，
逻辑芯片也已进入研发导入流程 。
综上所述 ，先进封装有多种细分技术方向 ，在带宽 、封
装面积 、信号完整性 （SI） 、电源完整性 （PI） 、热管理 、工
艺成熟度和成本等方面各有不同 ，需要结合相应产品需求选
择匹配的封装方案 。
2.3 架构创新
图灵奖获得者 J. M. HENNESSY 和D. A. PATTERSON 认
为，CPU 等通用架构处理器的性能增加越来越缓慢 ，未来 10
年将是体系结构发展的黄金年代 。特定领域架构 （DSA）的
设计可以进一步提升系统性能 。Google 、Tesla 等基于特定应
用设计他们的 DSA 芯片 。即便当前占据绝对市场的 Nvidia 
GPGPU 芯片也越来越多地通过融合 DSA 设计来提升性能 。通
过分析需求场景和算法特点 ，DSA 可以发现不能被当前架构
较好支持的部分 ，并能用指令粗粒度固化该部分进行加速计
算，从而提高系统性能 。然而 DSA 架构在软件方面仍存在巨
大挑战 ，例如指令的碎片化会导致软件适配的工作难以被下
一代芯片复用 。因此 ，架构设计的关键在于 ：根据算法趋势
和应用场景 ，在硬件极致能效和通用可编程之间找到平衡 。
除DSA 外，另一种重要的架构创新是被称为 “乐高式 ”
架构的异构集成 Chiplet 架构技术 ，即小芯片或芯粒 。Chiplet
技术将多个可模块化芯片 （主要形态为裸片 “Die”） 通过
Die to Die 互连技术集成在一个封装内 ，构成专用功能异构
芯片 。Chiplet 能够从成本 、性能 、最小化资源需求和灵活搭
配4个角度对现有架构进行优化 ，逐渐成为未来算力方案的基础架构 。
Chiplet 技术不是简单的 “拆/分” “拼接 ”方案 ，要想最
大化产品的性能 、功耗 、面积 、成本竞争力 ，需要从先进封
装、Die to Die 互连技术 、系统级协同设计 3个维度协同创
新。先进封装是实现 2.5D封装的工艺基础 。Die to Die 互连
技术是系统能够高效组合芯粒的关键技术 。互连协议标准应
具备兼容性与开放性 。目前国际上 BoW （开放计算项目提
出的并行互联标准 ） 、AIB（Intel 提出的并行互联标准 ）等
并行方案可能趋向收敛于 UCIe （Intel 提出的通用 Chiplet 并
行互联标准 ） ， 但仍存在超短距离 SerDes 串行互联标准
（XSR）和极短距离 SerDes 串行互联标准 （USR）等少量串
行方案 。与此同时 ，中国相关联盟也在建立标准 ，积极推动
Chiplet 生态建设 。系统级协同设计是指如何根据目标 ，构建
最优的芯粒分解 -组合 -集成方案 ，同时在整个前端 -后端 -
封装的开发流程中进行适配 。此外 ，Chiplet 技术还面临着散
热、供电 、多物理场仿真 、可测性等方面的挑战 ，需要芯片
设计公司 、OSAT 、Foundry 、EDA 、IP、原始材料供应商等
产业链各方共同培育完整的生态 。
3 结束语
集成电路产业对人工智能 、5G等产业升级起到关键基
础作用 ，是全球科技竞争的焦点之一 。各个国家 /地区在通
过政策手段加强自身竞争优势 、降低供应链风险的同时 ，向
竞争对手施加出口管制 ，给产业的供需端带来更大的不确定
性。在外部宏观环境的变化和自身产业升级需求的推动下 ，
中国致力于建设自立自强 、可持续发展的集成电路产业 ，为
各行业的产业数字化和全球竞争提供支撑 。从技术发展趋势
图3 业界典型 2.5D封装和 3D封装技术注：图片分别来自 TSMC 、Intel及Samsung 公司2.5D封装 3D封装
扇出 硅桥 硅中介层 重分布中介层 混合中介层 微凸点 混合键合
InFo_oS
InFo_SoWCoWoS-S CoWoS-R CoWoS-L 3D IC 3D SoIC
EMIB Foveros Foveros Omni Foveros Direct
X-Cube H-Cube R-Cube I-Cube
69