## 时序逻辑电路

- 组合逻辑电路的输出结果**仅取决于当前的输入信号**
- 时序逻辑电路的输出结果不仅取决于**当前时刻的输入值**，还取决于电路**过去时刻的行为**
  - 电路中有**存储元件**，用于存储逻辑信号的值，表示电路过去时刻的行为（当前状态、现态、旧状态）
  - 即**下一状态**受到**当前状态**和**当前输入**的影响

### 有限状态机

- 有限状态机FSM是刻画**状态以及状态转换**的理论工具
- 状态图
  - 用包含状态符号的**圆圈**表示状态
  - 用有向边表示状态转换方向，并在边上标注**引起状态变换的输入信号值和相应输出**
    - 若输出只与当前状态有关，则把输出标注在状态圆圈中

  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101142822925.png" alt="image-20231101142822925" style="zoom: 50%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101143053444.png" alt="image-20231101143053444" style="zoom: 50%;" />

- 用数字电路实现
  - 把状态机的**输入、输出以及内部状态**都转换成二进制表示，作为状态的二进制编码
  - 使用状态记忆电路
  - 设计状态记忆电路的**激励函数**（**根据当前输入把旧状态改为新状态**的函数）和**输出函数**（根据**旧状态和当前输入来改变电路输出结果**的函数），并完成定时分析。

- 能实现有限状态机的数字逻辑电路就是时序逻辑电路
- 时序逻辑电路中输出可以也必须回到输入端

### 基本结构

- 状态记忆模块：**存储单元**(由多个状态记忆单元构成)
- 次态激励逻辑模块F ：**激励函数**（现态和外部输入的逻辑函数）
- 输出逻辑模块 G ：**输出函数**（现态和\[外部输入]的逻辑函数） 
  - Mealy型：输出**依赖于当前状态和当前输入**信号 
  - Moore型：输出**仅依赖于当前状态**，和当前输入信号无关
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101143918493.png" alt="image-20231101143918493" style="zoom:50%;" />
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101143943706.png" alt="image-20231101143943706" style="zoom:50%;" />

### 时钟脉冲

- 根据状态转换方式分类
  - 同步时序逻辑电路：在**统一的时钟信号**控制下进行状态转换
  - 异步时序逻辑电路：**没有**统一的时钟信号来控制状态的改变

- 时钟脉冲
  - 按**一定电压幅度、按固定时间间隔、连续发出**的脉冲信号
  - 时钟**脉冲之间的时间间隔**称为时钟周期。单位是秒。
  -  通常将1**秒内所产生的脉冲个数**称为时钟频率。
  - 单位是**Hz** 计算机中的系统时钟就是一个典型的、频率精确和稳定的脉冲信号发生器。

- 时钟脉冲触发状态转换
  - **电平触发/边沿触发**
    - 边沿触发：上升沿触发、下降沿触发
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101144544279.png" alt="image-20231101144544279" style="zoom:50%;" />


## 锁存器和触发器

### 双稳态存储元件

- 虽然下次状态和当前状态不直接相关，但是**仍然算是一种特殊的时序逻辑电路**

- 用于存储1位二进制数据，有两个互补的输出状态
  - 状态1：置位，即1
  - 状态0：复位，即0
- 简单实现
  - 串联两个反相器，会保持稳定
    -  <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101145058217.png" alt="image-20231101145058217" style="zoom:33%;" />

  - 交叉耦合：
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101150522844.png" alt="image-20231101150522844" style="zoom:50%;" />
    - Q为高点平时为置位状态；Q为低电平时为复位状态

  - 用两个反相器串联构建的双稳态元件**无法改变电路**状态

- 用1个或多个输入信号能**驱动双稳态元件进入稳定状态**，这些输入信号称为**激励信号**或激励输入。通常根据**不同的激励输入信号**来命名存储元件，如SR、JK、D、T 等不同的激励输入信号

#### 锁存器

- **用激励信号的电平触发**
- 置位复位锁存器：具有置位和复位激励信号。**置位激励信号Set**有效时，强制存储元件的**输出Q为1**；**复位激励信号Reset**有效时，强制存储元件的**输出Q为0**
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101151241959.png" alt="image-20231101151241959" style="zoom:50%;" />

- SR 锁存器：一对交叉耦合的或非门构成双稳态电路
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101151830711.png" alt="image-20231101151830711" style="zoom:50%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101151923419.png" alt="image-20231101151923419" style="zoom:50%;" />
  - SR锁存器**只有状态没有输出**，常用来设置标志位
- 时序逻辑电路的**状态表**
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101152104661.png" alt="image-20231101152104661" style="zoom: 50%;" />
  - 从输入驱动信号有效开始，到**输出达到稳定**为止有一定的延迟，这个延迟**称为触发延迟或锁存延迟。**
  - **状态转移表**
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101152228849.png" alt="image-20231101152228849" style="zoom: 50%;" />
  - 次态（特征）方程
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101152341045.png" alt="image-20231101152341045" style="zoom:50%;" />
  - 状态图、状态表、状态转移表、特征方程是时序逻辑电路的不同描述

- D锁存器
  - **只有一个数据输入端D**，称为D锁存器，也称为透明锁存器
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101152823379.png" alt="image-20231101152823379" style="zoom:50%;" />
  - 即$C=0$时，相当于SR锁存器的$S=0,R=0$，固信号不发生变化
  - $C=1$时，相当于$SR$中一项为1
  - D锁存器就是在SR上**套了一个控制层**
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101153423496.png" alt="image-20231101153423496" style="zoom:50%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101153451778.png" alt="image-20231101153451778" style="zoom: 50%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101153634129.png" alt="image-20231101153634129" style="zoom:50%;" />

#### 触发器

- **用时钟信号的边沿触发**(也就是激励信号生效是有延迟的，需要等到下一个时钟信号到来)
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101151329366.png" alt="image-20231101151329366" style="zoom:50%;" />

- D触发器
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231101154709217.png" alt="image-20231101154709217" style="zoom:50%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104143330285.png" alt="image-20231104143330285" style="zoom:50%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104143349222.png" alt="image-20231104143349222" style="zoom:50%;" />
  - 时延
    - 从时钟触发边沿到来，到输出端 Q 改变为 Q 的时间称为锁存延迟，分为 $t_{pLH}$ 和 $t_{pHL}$
    - 建立时间$t_{setup}$：输入信号D在时钟边沿**到达前需稳定**的时间
    - 保持时间$t_{hold}$：输入信号D在时钟边沿**到达后需继续稳定**的是啊金
    - 窗口期内D输入的改变导致输出不可预测
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104144001629.png" alt="image-20231104144001629" style="zoom:50%;" />
      - $t_{hold}$ 还没结束，触发器输出就变了，**这样是不行的**
  
  - 带使能端的D触发器
    - 通过**使能端EN信号**来控制是否在时钟信号的触发边沿进行数据的存储
    - 使用2选1多路选择器
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104144713064.png" alt="image-20231104144713064" style="zoom:33%;" />
    - EN有效=1：选择外部D输入
    - EN无效=0：**保持触发器当前的输出**
  - 具有预置和清零的D触发器
    - 预置端PR：将Q置1
    - 清零端：将Q清0
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104144930338.png" alt="image-20231104144930338" style="zoom:33%;" />
  
- T触发器
  - 在每个时钟脉冲T的触发边沿都会改变状态
  - 基于D触发器实现，可以用于**计数器**分频器等
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104145036452.png" alt="image-20231104145036452" style="zoom:50%;" />

## 同步时序电路设计

### 基本步骤

- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104145259761.png" alt="image-20231104145259761" style="zoom:50%;" />
- 以检测一连串0/1输入序列中是否出现“101”为例
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104145548110.png" alt="image-20231104145548110" style="zoom:50%;" />

#### 状态图/状态表设计

- 设定任一状态为电路的初始状态，从初始状态开始，分**析每一个状态**在不同输入作用下的状态转移和输出取值
- 如果某状态下出现的输出响应（次态、输出）不能用已有状态表示，则产生新的状态；
- 重复直到不产生新状态为止。
- 常用Z表示输出
- 状态图
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104145900828.png" alt="image-20231104145900828" style="zoom:33%;" />
- 状态表
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104150003898.png" alt="image-20231104150003898" style="zoom:33%;" />
- 状态转移的要求
  - 互斥性：每个状态触发的所有状态转换路径上的转换条件必须是**互斥**的
  - 完备性:每个状态出发的所有状态转换路径上的转移表达式的逻辑或等于1

#### 状态化简和状态编码

- 合并等价状态（具有相同的输入和等价/相同的次态）
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104150314081.png" alt="image-20231104150314081" style="zoom:50%;" />
- 对状态中每一个状态赋予唯一的二进制编码，也称状态赋值，使用相邻法寻找较优编码方案
  - 若两个**状态的次态相同**，则对用编码应尽量相邻（编码相邻的含义是指两个编码的码距为1，即两个编码**中只有一位不同**）
  - **同一个现态的各个次态**其编码应尽量相邻
  - 若两个现态的**输出相同**，则他们的编码应尽量相邻

- 得到转移表
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104151002856.png" alt="image-20231104151002856" style="zoom:50%;" />
- 得到**次态逻辑函数**和**输出逻辑函数**
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104151708268.png" alt="image-20231104151708268" style="zoom:50%;" />
  - $Z=Y_1\cdot Y_0 \cdot X+Y_1 \cdot \overline{Y_0}\cdot X=Y_1\cdot X$
  - 可以使用卡诺图对次态逻辑函数进行化简
    - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104152120444.png" alt="image-20231104152120444" style="zoom:50%;" />

#### 电路设计

- 根据选择的次态函数和选择的状态记忆单元，推导出**激励函数**
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104152437670.png" alt="image-20231104152437670" style="zoom:33%;" />
  - 通过触发器旧状态$Y_0 \ Y_1$以及输入$X$得到触发器新状态
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104153001945.png" alt="image-20231104153001945" style="zoom:33%;" />

#### 电路设计后的分析

##### 未用状态分析

- 通常**编码空间比状态机的状态集合大**，因而存在未用状态
- 若电路加电后进入未用状态，且在**未用状态之间形成循环转换而无法进入工作状态**，则称其为“挂起”现象，即无法自启动
  - 若时序逻辑电路中的触发器具有**预置**功能，则可以通过预置处理，使电路**进入正常的初始工作状态**，从而避免“挂起”
  - 可利用未用状态的**无关项进行化简**。但需对未用状态进行分析，以判定电路进入未用状态时能否在**有限个时钟周期**后**进入工作状态**。若能，**且没有错误输出**，则称电路为具有“**自启动**”能力；若不能或有错误输出，则需调整电路设计
- 利用了状态10作为无关项化简，当处于未用状态10时分析：
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104153855863.png" alt="image-20231104153855863" style="zoom:50%;" />
  - 即存在错误输出，因此需要调整输出模块的设计
  -  重新设计输出函数（调整为花间之前的表达式）$Z=Y_1\cdot Y_0\cdot X$

##### 定时分析

- 电路的**工作频率**与组合逻辑电路传输延迟、触发器建立和保持时间、触发器传输延迟等密切相关。
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104154437724.png" alt="image-20231104154437724" style="zoom:33%;" />
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104154812453.png" alt="image-20231104154812453" style="zoom:50%;" />
  - 触发器Q端经过**clk-Q延迟**之后，变成初始值Q0
  - 经过次态运算逻辑延迟之后，基于Q0和X1计算出Q1，并达到触发器的D端（在**第二个时钟周期到来之前**，D端必须保持稳定超过**setup时间**）
  - 经过输出运算的延迟之后，基于Q0和X1完成对Z1的计算，且该结果不影响其它过程，所以这个延迟只要**小于时钟周期**就行了，**与次态计算无关**
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104154826893.png" alt="image-20231104154826893" style="zoom:33%;" />
  - 算出的Q1保持不变，**稳定在触发器的D端（hold时间）**、
  - 然后，触发器Q端经过clk-Q延迟之后，变成Q1
  - 过了次态运算逻辑延迟之后，基于Q1和X2，**算出了Q2**，**并到达触发器D端**（第3个时钟周期到来之前，这个D端必须保持稳定超过setup时间）
  - 过了输出运算延迟之后，基于Q1和X2完成了Z2的计算
- 时间容限
  - 时间容限指为**保证电路正常工作**某信号定时所允许的时间范围，都大于0
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104160219818.png" alt="image-20231104160219818" style="zoom:33%;" />
  - 建立时间$t_{clk} - t_{ffpd(max)} - t_{comb(max)} \geq t_{setup}$
    - 保持时间要求:确保数据在时钟沿到来之后仍然稳定了足够长的时间。
    - 即：<img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104161715914.png" alt="image-20231104161715914" style="zoom:33%;" />
  - 保持时间容限$t_{ffpd(min)} + t_{comb(min)} \geq  t_{hold}$
    - 设定时间要求：确保数据在时钟沿到来之前稳定了足够长的时间。

## 时序逻辑部件

### 计数器

- 一般从0开始计数，在达到最大计数值时输出一次计数完成信号，并重新开始计数，最大计数值为计数器的模。
- 分类
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104162031289.png" alt="image-20231104162031289" style="zoom:33%;" />

#### 异步行波加法计数器

- 用T 触发器实现（上升沿触发），激励输入串行传递，每个时钟周期传递一次。
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104162150228.png" alt="image-20231104162150228" style="zoom:50%;" />
- $Q_3Q_2Q_1Q_0$转换过程为：$0000->0001->0010->\dots->1111$

#### 同步并行加法计数器

- 所有触发器**共用同一个**时钟信号，在时钟信号边沿到达后，所有触发器的输出同时发生变化。
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104162719467.png" alt="image-20231104162719467" style="zoom:33%;" />
- 对于Q1、Q2和Q3，只有在其所有低位状态都是1的情况下，下个时钟边沿到来后才会发生状态反转。（即发生了进位的情况）

#### 二进制异步行波减法计数器

- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104162856853.png" alt="image-20231104162856853" style="zoom:50%;" />
  - 

### 寄存器

- 用来暂存信息，可直接由若干个触发器组成
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104163357811.png" alt="image-20231104163357811" style="zoom:33%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104163407332.png" alt="image-20231104163407332" style="zoom:33%;" />
- 寄存器是一种时序逻辑电路，但只包含存储电路 ，在没有新的CLK脉冲来之前，寄存器**一定能保存原有内容不变**
- 附加一些控制电路就能够实现：**置零、保持**（ CLK信号到达时触发器不随D端的输入信号而改变状态，保持原来的状态不变）等功能。
- 寄存器通过**三态门**和总线互连，任何时刻**至多只能一个Rout有效**
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104163629239.png" alt="image-20231104163629239" style="zoom:33%;" />

### 寄存器堆

- 寄存器堆：CPU内部用于暂存指令执行过程中的中间数据，也称**通用寄存器组GPRs**，由**许多寄存器组成**，每个寄存器有一个编号，CPU**可对指定编号**的寄存器进行读写。
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104163759016.png" alt="image-20231104163759016" style="zoom:33%;" />
  - 寄存器堆中共有**2^k^个**寄存器，每个寄存器**位数为n**
  - RA和RB分别是**读口1和读口2**的寄存器编号，RW是**写口**的寄存器编号
  - **读操作属于组合逻辑操作**; **写操作属于时序逻辑操作**，需要时钟信号Clk和写使能信号WE的控制
  - 写数据时，只要保证时钟信号clk到来前，**地址RW和写使能WE信号有效**，且**busW已经稳定一个setup time**以上即可
  - 读数据时，由RA、RB分别选择对应寄存器中的内容送busA、busB
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104164055918.png" alt="image-20231104164055918" style="zoom:50%;" />

### 移位寄存器

- 能够实现**暂存信息**的左移或右移功能，通常由时钟信号控制
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104164234773.png" alt="image-20231104164234773" style="zoom:50%;" />

- 4位通用移位寄存器，如74X194；具有数据左移、数据右移、数据保持和数据载入功能；用CLR，S1，S0这三个信号的排列组合来表示不同功能
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104164347333.png" alt="image-20231104164347278" style="zoom:50%;" />
  - <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231104164440466.png" alt="image-20231104164440466" style="zoom:33%;" />

#### 桶型移位寄存器

- 一次移动多位。**组合逻辑电路，采用大量多路选择器实现**。只有移位功能 没有寄存功能
- 非循环移位：
  - 逻辑右（左）移：高（低）位补0 
  - 算术右（左）移：高（低）**位补符**

## 存储器

- 寄存器由**触发器**构成用来存储少量数据，速度快
- 存储器阵列用来存储大量数据，速度较慢
- 存储器阵列中每位数据对应一个记忆单元，称为存储元
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231105164450925.png" alt="image-20231105164450925" style="zoom:50%;" />

### ROM

- 只读存储器，非易失性存储器，电源断电数据不会消失
- 根据MOS晶体管的有无来区分存储0/1，不同类型的ROM主要区别在于MOS晶体管的特性不同
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231105164946084.png" alt="image-20231105164946084" style="zoom:33%;" />

### RAM

- 随机存取存储器，易失性存储器
  - 静态RAM：SRAM
  - 动态RAM：DRAM

#### SRAM

- 存储单元使用6个MOS晶体管来实现
- 优点：**读写速度快、无需刷新**。
- 缺点：器件多，因此价格高、功耗大、集成度低。
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231105165817325.png" alt="image-20231105165817325" style="zoom:33%;" />

#### DRAM

- 单MOS管，电容上存有大量电荷为1，否则0
- 优点：电路元件少，功耗小，集成度高，用于构建主存储器 
- 缺点：**速度慢**，是破坏性读出（需读后再生），需**定时刷新**
- <img src="https://thdlrt.oss-cn-beijing.aliyuncs.com/image-20231105165805937.png" alt="image-20231105165805937" style="zoom:33%;" />

