

## ЁЯза рзз. What is Computer Architecture?

**ржХржорзНржкрж┐ржЙржЯрж╛рж░ ржЖрж░рзНржХрж┐ржЯрзЗржХржЪрж╛рж░** рж╣рж▓ рж╕рзЗржЗ ржЕржВрж╢ ржпрж╛ **рж╕ржлржЯржУржпрж╝рзНржпрж╛рж░ (software)** ржЖрж░ **рж╣рж╛рж░рзНржбржУржпрж╝рзНржпрж╛рж░ (hardware)** тАФ ржПржЗ ржжрзБржЗрзЯрзЗрж░ ржоржзрзНржпрзЗ **рж╕ржВржпрзЛржЧ ржмрж╛ рж╕ржорзНржкрж░рзНржХ рж╕рзНржерж╛ржкржи ржХрж░рзЗ**ред

ЁЯФ╣ рж╕рж╣ржЬржнрж╛ржмрзЗ ржмрж▓рж▓рзЗ тАФ
**ржХржорзНржкрж┐ржЙржЯрж╛рж░ ржЖрж░рзНржХрж┐ржЯрзЗржХржЪрж╛рж░ = рж╕ржлржЯржУржпрж╝рзНржпрж╛рж░ ржУ рж╣рж╛рж░рзНржбржУржпрж╝рзНржпрж╛рж░рзЗрж░ ржоржзрзНржпрзЗ ржЗржирзНржЯрж╛рж░ржлрзЗрж╕**

ржПржЯрж╛ ржорзВрж▓ржд ржирж┐рж░рзНржзрж╛рж░ржг ржХрж░рзЗ:

* CPU ржХрзАржнрж╛ржмрзЗ ржЗржирж╕рзНржЯрзНрж░рж╛ржХрж╢ржи ржирзЗрзЯ (fetch),
* ржХрзАржнрж╛ржмрзЗ рж╕рзЗржЯрж╛ ржмрзБржЭрзЗ (decode),
* ржХрзАржнрж╛ржмрзЗ рж╕рзЗржЯрж╛ ржЪрж╛рж▓рж╛рзЯ (execute),
* ржПржмржВ ржХрзАржнрж╛ржмрзЗ ржорзЗржорзЛрж░рж┐ ржУ ржЗржиржкрзБржЯ/ржЖржЙржЯржкрзБржЯ ржбрж┐ржнрж╛ржЗрж╕рзЗрж░ рж╕рж╛ржерзЗ ржпрзЛржЧрж╛ржпрзЛржЧ ржХрж░рзЗред

ЁЯСитАНЁЯТ╗ **ржкрзНрж░рзЛржЧрзНрж░рж╛ржорж╛рж░рзЗрж░ ржжрзГрж╖рзНржЯрж┐ржХрзЛржг ржерзЗржХрзЗ** тАФ
ржХржорзНржкрж┐ржЙржЯрж╛рж░ ржЖрж░рзНржХрж┐ржЯрзЗржХржЪрж╛рж░ рж╣рж▓ ржпрж╛ **ржкрзНрж░рзЛржЧрзНрж░рж╛ржорж╛рж░ тАЬржжрзЗржЦрзЗтАЭ ржмрж╛ тАЬржмрзНржпржмрж╣рж╛рж░ ржХрж░рзЗтАЭ** ржпржЦржи ржХрзЛржб рж▓рж┐ржЦрзЗред

ЁЯУШ ржЙржжрж╛рж╣рж░ржг:

* Instruction set (ржпрзЗржоржи ADD, SUB, LOAD)
* ржбрж╛ржЯрж╛ ржЯрж╛ржЗржкрзЗрж░ ржмрж┐ржЯ рж╕ржВржЦрзНржпрж╛ (рзо-ржмрж┐ржЯ, рззрзм-ржмрж┐ржЯ ржЗрждрзНржпрж╛ржжрж┐)
* ржорзЗржорзЛрж░рж┐ ржЕрзНржпрж╛ржбрзНрж░рзЗрж╕рж┐ржВ ржкржжрзНржзрждрж┐
* ржЗржиржкрзБржЯ/ржЖржЙржЯржкрзБржЯ ржорзЗржХрж╛ржирж┐ржЬржо

---

## тЪЩя╕П рзи. Difference Between Computer Architecture and Computer Organization

| ржмрж┐рж╖рзЯ         | **Computer Architecture**                                    | **Computer Organization**                                        |
| ------------ | ------------------------------------------------------------ | ---------------------------------------------------------------- |
| **ржЕрж░рзНрже**     | ржХрзАржнрж╛ржмрзЗ ржХржорзНржкрж┐ржЙржЯрж╛рж░ *ржХрж╛ржЬ ржХрж░ржмрзЗ* рждрж╛ ржирж┐рж░рзНржзрж╛рж░ржг ржХрж░рзЗ (logical design) | ржХржорзНржкрж┐ржЙржЯрж╛рж░ *ржмрж╛рж╕рзНрждржмрзЗ ржХрзАржнрж╛ржмрзЗ ржХрж╛ржЬ ржХрж░рзЗ* рждрж╛ ржмрзЛржЭрж╛рзЯ (physical structure) |
| **ржжрзГрж╖рзНржЯрж┐**   | ржкрзНрж░рзЛржЧрзНрж░рж╛ржорж╛рж░рзЗрж░ ржжрзГрж╖рзНржЯрж┐ржХрзЛржг                                      | ржЗржЮрзНржЬрж┐ржирж┐рзЯрж╛рж░рзЗрж░ ржжрзГрж╖рзНржЯрж┐ржХрзЛржг                                           |
| **ржорзВрж▓ ржмрж┐рж╖рзЯ** | Instruction set, addressing mode, data type, I/O system      | Control signals, interfaces, buses, memory technology            |
| **ржЙржжрж╛рж╣рж░ржг**   | 32-bit vs 64-bit architecture, RISC vs CISC design           | Cache memory, data path, ALU design                              |
| **ржЙржжрзНржжрзЗрж╢рзНржп** | рж╕рж┐рж╕рзНржЯрзЗржорзЗрж░ ржкрж╛рж░ржлрж░ржорзНржпрж╛ржирзНрж╕, instruction efficiency ржмрж╛рзЬрж╛ржирзЛ        | рж╕рж┐рж╕рзНржЯрзЗржорзЗрж░ hardware speed ржУ ржмрж╛рж╕рзНрждржм ржХрж╛рж░рзНржпржХрж╛рж░рж┐рждрж╛ ржмрж╛рзЬрж╛ржирзЛ             |

ЁЯСЙ рж╕ржВржХрзНрж╖рзЗржкрзЗ:

* **Architecture** = тАЬWhat the system doesтАЭ
* **Organization** = тАЬHow the system does itтАЭ

---

## ЁЯТб рзй. The 8 Great Ideas in Computer Architecture

ржПржЗ рзоржЯрж┐ ржорзВрж▓ ржзрж╛рж░ржгрж╛ ржЖржзрзБржирж┐ржХ ржХржорзНржкрж┐ржЙржЯрж╛рж░ ржбрж┐ржЬрж╛ржЗржирзЗрж░ ржнрж┐рждрзНрждрж┐ рж╣рж┐рж╕рзЗржмрзЗ ржмрзНржпржмрж╣рзГржд рж╣рзЯ ЁЯСЗ

| # | Great Idea                             | рж╕рж╣ржЬ ржнрж╛рж╖рж╛рзЯ ржмрзНржпрж╛ржЦрзНржпрж╛                                                                                                         |
| - | -------------------------------------- | -------------------------------------------------------------------------------------------------------------------------- |
| 1 | **Design for MooreтАЩs Law**             | рж╕ржорзЯрзЗрж░ рж╕рж╛ржерзЗ ржЪрж┐ржкрзЗ ржЯрзНрж░рж╛ржиржЬрж┐рж╕рзНржЯрж░рзЗрж░ рж╕ржВржЦрзНржпрж╛ ржжрзНржмрж┐ржЧрзБржг рж╣рзЯ тЖТ ржкрж╛рж░ржлрж░ржорзНржпрж╛ржирзНрж╕ ржмрж╛рзЬрзЗ, ржжрж╛ржо ржХржорзЗред рждрж╛ржЗ ржбрж┐ржЬрж╛ржЗржи ржХрж░рждрзЗ рж╣рзЯ ржнржмрж┐рж╖рзНржпрждрзЗрж░ ржХржерж╛ ржорж╛ржерж╛рзЯ рж░рзЗржЦрзЗред |
| 2 | **Use Abstraction to Simplify Design** | ржЬржЯрж┐рж▓ рж╕рж┐рж╕рзНржЯрзЗржоржХрзЗ рж╕рж╣ржЬ рж╕рзНрждрж░рзЗ ржнрж╛ржЧ ржХрж░рж╛ (ржпрзЗржоржи: hardware layer, OS layer, application layer)ред                                      |
| 3 | **Make the Common Case Fast**          | ржпрзЗ ржХрж╛ржЬржЧрзБрж▓рзЛ ржмрзЗрж╢рж┐ рж╣рзЯ, рж╕рзЗржЧрзБрж▓рзЛ ржжрзНрж░рзБржд ржХрж░рждрзЗ ржбрж┐ржЬрж╛ржЗржи ржХрж░рж╛ ржЙржЪрж┐ржд (ржпрзЗржоржи ржХрзНржпрж╛рж╢ ржорзЗржорзЛрж░рж┐ ржмрзНржпржмрж╣рж╛рж░)ред                                         |
| 4 | **Performance via Parallelism**        | ржПржХрж╛ржзрж┐ржХ ржХрж╛ржЬ ржПржХрж╕рж╛ржерзЗ ржХрж░рж╛ (multi-core, pipelining, etc.) ржкрж╛рж░ржлрж░ржорзНржпрж╛ржирзНрж╕ ржмрж╛рзЬрж╛рзЯред                                                   |
| 5 | **Performance via Pipelining**         | ржПржХрж╛ржзрж┐ржХ instruction ржХрзЗ pipeline ржП ржнрж╛ржЧ ржХрж░рзЗ ржПржХрж╕рж╛ржерзЗ ржкрзНрж░рж╕рзЗрж╕ ржХрж░рж╛ (ржпрзЗржоржи ржХрж╛рж░ржЦрж╛ржирж╛рж░ ржЕрзНржпрж╛рж╕рзЗржорзНржмрж▓рж┐ рж▓рж╛ржЗржи)ред                               |
| 6 | **Performance via Prediction**         | ржЕржирзБржорж╛ржи ржХрж░рж╛ ржпрзЗ ржкрж░рзЗрж░ ржзрж╛ржкрзЗ ржХрзА рж╣ржмрзЗ (ржпрзЗржоржи branch prediction)ред ржПрждрзЗ рж╕ржорзЯ ржмрж╛ржБржЪрзЗред                                                    |
| 7 | **Hierarchy of Memories**              | ржорзЗржорзЛрж░рж┐ржХрзЗ рж▓рзЗржнрзЗрж▓ ржЖржХрж╛рж░рзЗ ржнрж╛ржЧ ржХрж░рж╛ (register тЖТ cache тЖТ main memory тЖТ disk)ред ржпржд ржЙржкрж░рзЗрж░ рж▓рзЗржнрзЗрж▓, рждржд ржжрзНрж░рзБрждред                            |
| 8 | **Dependability via Redundancy**       | ржПржХржЗ рждржерзНржп ржмрж╛ ржпржирзНрждрзНрж░рж╛ржВрж╢рзЗрж░ ржмрзНржпрж╛ржХржЖржк рж░рзЗржЦрзЗ рж╕рж┐рж╕рзНржЯрзЗржоржХрзЗ ржирж┐рж░рзНржнрж░ржпрзЛржЧрзНржп ржХрж░рж╛ (ржпрзЗржоржи RAID, backup power)ред                                  |

---

## ЁЯзй рзк. Basic Components of a Computer System

ржПржХржЯрж┐ ржХржорзНржкрж┐ржЙржЯрж╛рж░ рж╕рж┐рж╕рзНржЯрзЗржо рж╕рж╛ржзрж╛рж░ржгржд рзлржЯрж┐ ржкрзНрж░ржзрж╛ржи ржЕржВрж╢ ржирж┐рзЯрзЗ ржЧржарж┐ржд ЁЯСЗ

| ржХржорзНржкрзЛржирзЗржирзНржЯ                          | ржХрж╛ржЬ                                                          |
| ----------------------------------- | ------------------------------------------------------------ |
| **1я╕ПтГг Input Unit**                  | ржмрж╛ржЗрж░рзЗрж░ ржжрзБржирж┐рзЯрж╛ ржерзЗржХрзЗ ржбрзЗржЯрж╛ ржирзЗрзЯ (ржпрзЗржоржи ржХрзАржмрзЛрж░рзНржб, ржорж╛ржЙрж╕, рж╕рзНржХрзНржпрж╛ржирж╛рж░)ред |
| **2я╕ПтГг Output Unit**                 | ржлрж▓рж╛ржлрж▓ ржмрж╛ рждржерзНржп ржмрж╛ржЗрж░рзЗ ржкрж╛ржарж╛рзЯ (ржпрзЗржоржи ржоржирж┐ржЯрж░, ржкрзНрж░рж┐ржирзНржЯрж╛рж░, рж╕рзНржкрж┐ржХрж╛рж░)ред  |
| **3я╕ПтГг Memory Unit**                 | ржбрзЗржЯрж╛ ржУ ржкрзНрж░рзЛржЧрзНрж░рж╛ржо рж╕рж╛ржорзЯрж┐ржХ ржмрж╛ рж╕рзНржерж╛рзЯрзАржнрж╛ржмрзЗ рж╕ржВрж░ржХрзНрж╖ржг ржХрж░рзЗред           |
| **4я╕ПтГг Control Unit (CU)**           | ржирж┐рж░рзНржжрзЗрж╢ржирж╛ ржкрзЬрзЗ, ржмрзБржЭрзЗ ржПржмржВ ржЕржирзНржпрж╛ржирзНржп ржЗржЙржирж┐ржЯржХрзЗ ржХрж╛ржЬ ржХрж░рж╛рзЯред           |
| **5я╕ПтГг Arithmetic Logic Unit (ALU)** | ржЧрж╛ржгрж┐рждрж┐ржХ (ржпрзЛржЧ, ржмрж┐рзЯрзЛржЧ) ржУ ржпрзМржХрзНрждрж┐ржХ (AND, OR, NOT) ржЕржкрж╛рж░рзЗрж╢ржи ржХрж░рзЗред   |

ЁЯза ALU + CU = **CPU (Central Processing Unit)**
CPU-ржЗ ржЖрж╕рж▓рзЗ ржХржорзНржкрж┐ржЙржЯрж╛рж░рзЗрж░ ржорж╕рзНрждрж┐рж╖рзНржХред

---

## ЁЯПЧя╕П рзл. Von Neumann Architecture vs Harvard Architecture

ржПржЧрзБрж▓рзЛ рж╣рж▓ ржХржорзНржкрж┐ржЙржЯрж╛рж░ ржбрж┐ржЬрж╛ржЗржирзЗрж░ ржжрзБржЗ ржзрж░ржирзЗрж░ **ржЖрж░рзНржХрж┐ржЯрзЗржХржЪрж╛рж░ ржоржбрзЗрж▓**ред

### ЁЯЦея╕П (a) Von Neumann Architecture

ржПржЗ ржЖрж░рзНржХрж┐ржЯрзЗржХржЪрж╛рж░ржЯрж┐ **John Von Neumann** ржкрзНрж░рж╕рзНрждрж╛ржм ржХрж░рзЗржиред

**ржорзВрж▓ ржмрзИрж╢рж┐рж╖рзНржЯрзНржп:**

* ржПржХржЯрж╛ржЗ ржорзЗржорзЛрж░рж┐, ржпрзЗржЦрж╛ржирзЗ **data** ржПржмржВ **instructions** ржжрзБржЯрзЛржЗ ржерж╛ржХрзЗред
* ржПржХржЯрж╛ржЗ **bus system** ржбрзЗржЯрж╛ ржУ ржирж┐рж░рзНржжрзЗрж╢ржирж╛ ржжрзБржЯрзЛрж░ ржЬржирзНржп ржмрзНржпржмрж╣рж╛рж░ рж╣рзЯред
* CPU ржПржХрж╕рж╛ржерзЗ ржХрзЗржмрж▓ ржПржХржЯрж┐ ржХрж╛ржЬ ржХрж░рждрзЗ ржкрж╛рж░рзЗ (data ржмрж╛ instruction)ред

**ржЙржжрж╛рж╣рж░ржг:** ржмрзЗрж╢рж┐рж░ржнрж╛ржЧ рж╕рж╛ржзрж╛рж░ржг-purpose ржХржорзНржкрж┐ржЙржЯрж╛рж░ (ржпрзЗржоржи PC, рж▓рзНржпрж╛ржкржЯржк)ред

**рж╕рзБржмрж┐ржзрж╛:**

* ржбрж┐ржЬрж╛ржЗржи рж╕рж╣ржЬ
* ржЦрж░ржЪ ржХржо

**ржЕрж╕рзБржмрж┐ржзрж╛:**

* Instruction ржУ data ржПржХржЗ bus ржмрзНржпржмрж╣рж╛рж░ ржХрж░рж╛рзЯ ржПржХрзЗ ржмрж▓рзЗ **Von Neumann Bottleneck** тЖТ ржкрж╛рж░ржлрж░ржорзНржпрж╛ржирзНрж╕ ржХрж┐ржЫрзБржЯрж╛ ржХржоред

---

### ЁЯзо (b) Harvard Architecture

ржПржЗ ржЖрж░рзНржХрж┐ржЯрзЗржХржЪрж╛рж░рзЗ **data memory** ржПржмржВ **instruction memory** ржЖрж▓рж╛ржжрж╛ ржерж╛ржХрзЗред

**ржорзВрж▓ ржмрзИрж╢рж┐рж╖рзНржЯрзНржп:**

* ржЖрж▓рж╛ржжрж╛ **memory** ржУ **bus** тЖТ data ржУ instruction ржПржХржЗ рж╕ржорзЯрзЗ ржЖржирж╛ рж╕ржорзНржнржмред
* рж╕рж╛ржзрж╛рж░ржгржд **microcontroller** ржмрж╛ **DSP (Digital Signal Processor)**-ржП ржмрзНржпржмрж╣рзГржд рж╣рзЯред

**рж╕рзБржмрж┐ржзрж╛:**

* ржжрзНрж░рзБржд ржХрж╛ржЬ рж╣рзЯ (no bottleneck)
* instruction fetch ржУ data fetch ржПржХрж╕рж╛ржерзЗ рж╕ржорзНржнржмред

**ржЕрж╕рзБржмрж┐ржзрж╛:**

* ржбрж┐ржЬрж╛ржЗржи ржЬржЯрж┐рж▓ ржУ ржЦрж░ржЪ ржмрзЗрж╢рж┐ред

---

### тЪЦя╕П рждрзБрж▓ржирж╛ржорзВрж▓ржХ ржЯрзЗржмрж┐рж▓:

| ржмрж┐рж╖рзЯ           | **Von Neumann Architecture**  | **Harvard Architecture**        |
| -------------- | ----------------------------- | ------------------------------- |
| **Memory**     | Data + Instruction ржПржХржЗ memory | Data ржУ Instruction ржЖрж▓рж╛ржжрж╛ memory |
| **Bus System** | ржПржХржЯрж╛ржЗ Bus                     | ржжрзБржЗржЯрж╛ ржЖрж▓рж╛ржжрж╛ Bus                 |
| **Speed**      | ржЕржкрзЗржХрзНрж╖рж╛ржХрзГржд ржзрзАрж░                | ржжрзНрж░рзБржд                           |
| **Complexity** | рж╕рж╣ржЬ                           | ржЬржЯрж┐рж▓                            |
| **Use**        | рж╕рж╛ржзрж╛рж░ржг-purpose ржХржорзНржкрж┐ржЙржЯрж╛рж░      | Embedded system, DSP            |

---

## ЁЯзй рж╕рж╛рж░рж╛ржВрж╢ (Quick Recap)

| ржЯржкрж┐ржХ                             | ржорзВрж▓ ржзрж╛рж░ржгрж╛                                                  |
| -------------------------------- | ---------------------------------------------------------- |
| **Computer Architecture**        | рж╕ржлржЯржУрзЯрзНржпрж╛рж░ ржУ рж╣рж╛рж░рзНржбржУрзЯрзНржпрж╛рж░рзЗрж░ ржоржзрзНржпрзЗ рж╕ржорзНржкрж░рзНржХ                    |
| **Architecture vs Organization** | Architecture = ржХрзАржнрж╛ржмрзЗ ржХрж╛ржЬ ржХрж░ржмрзЗ, Organization = ржХрзАржнрж╛ржмрзЗ рждрзИрж░рж┐ |
| **8 Great Ideas**                | ржбрж┐ржЬрж╛ржЗржи, ржкрж╛рж░ржлрж░ржорзНржпрж╛ржирзНрж╕, ржирж┐рж░рзНржнрж░ржпрзЛржЧрзНржпрждрж╛рж░ ржорзВрж▓ ржирзАрждрж┐ржЧрзБрж▓рзЛ          |
| **Basic Components**             | Input, Output, Memory, ALU, Control Unit                   |
| **Von Neumann vs Harvard**       | ржПржХржХ ржорзЗржорзЛрж░рж┐ ржмржирж╛ржо ржжрзНржмрзИржд ржорзЗржорзЛрж░рж┐ ржбрж┐ржЬрж╛ржЗржи                        |

---
