{"title":"Bagaimana mengoptimalkan tegangan PLL","draft":false,"url":"/bagaimana-mengoptimalkan-tegangan-pll-8u3iegeo","votes":"4","answers_count":"2","categories":["Komputer"],"tags":["cooling","overclocking","voltage","undervolting"],"snippet":"Saya melakukan overclocking Core i7 saya (Ivy Bridge 3770K), bertujuan untuk overclock yang moderat.  Saat ini saya memilikinya dengan mudah stabil pada 4.4GHZ yang menyenangkan - BCLK default pada 100.00MHz, dengan pengali...","body":"<p> Saya melakukan overclocking Core i7 saya (Ivy Bridge 3770K), bertujuan untuk overclock yang moderat. <br> Saat ini saya memilikinya dengan mudah stabil pada 4.4GHZ yang menyenangkan - BCLK default pada 100.00MHz, dengan pengali diatur ke x44. </p>\n\n<p> Meskipun saat ini stabil (diuji menggunakan uji penyiksaan Prime95 selama beberapa jam), ia menghasilkan lebih banyak panas daripada yang saya inginkan secara optimal. Tidak terlalu panas, tapi masih membutuhkan kipas untuk bekerja agak keras. </p>\n\n<p> Saya membaca <a href=\"http://www.overclock.net/t/1247413/ivy-bridge-overclocking-guide-with-ln2-guide-at-the-end\" rel=\"nofollow noopener\" target=\"_blank\"> artikel ini di Overclock.net </a> , dan diverifikasi dengan overclocker yang lebih berpengalaman, yang menurunkan <a href=\"http://en.wikipedia.org/wiki/PLL\" rel=\"nofollow noopener\" target=\"_blank\"> Tegangan PLL </a> di UEFI <em> Sebaiknya </em> turunkan suhunya sedikit. </p>\n\n<p> Begitu, <strong> berapa banyak yang harus saya coba untuk menurunkannya? </strong> Terus lakukan iteratif, selama masih stabil, atau berhenti sewenang-wenang di 1.500v (seperti yang ditunjukkan artikel itu)? <br>\n<strong> Berapa banyak yang biasanya saya harapkan untuk menurunkan suhu? </strong> Sejauh ini sepertinya saya <em> mungkin </em> telah menurunkannya menjadi 2-3C, tetapi sulit untuk mengatakannya karena itu kurang dari fluktuasi suhu lingkungan. <br> Yang paling penting, <strong> Apa <em> persis </em> apakah pengaturan tegangan PLL bahkan <em> melakukan </em> ? </strong> Saya akan merasa jauh lebih nyaman mengelola pengaturan ini secara manual, jika saya memahami fungsinya. Saya belum menemukan penjelasan yang lebih baik tentang tanggung jawabnya dalam sistem, selain menjelaskan apa itu PLL <a href=\"http://en.wikipedia.org/wiki/PLL\" rel=\"nofollow noopener\" target=\"_blank\"><em> aku s </em></a> . </p>\n\n<p> (Motherboard saya adalah GA-Z77-D3H, jika itu penting ...) </p>","source":"https://superuser.com/questions/583069/how-to-optimize-pll-voltage","author":"<a href=\"https://superuser.com/users/11218/avid\" target=\"_blank\" rel=\"nofollow noopener\"><span itemprop=\"name\">AviD</span></a>","replies":[],"answers":[{"answer":"<p> Pengaturan tegangan PLL menentukan tegangan yang diumpankan ke bagian loop fase terkunci pada CPU. Bagian loop fase terkunci menghasilkan sinyal clock untuk berbagai bagian CPU yang memiliki clock pada frekuensi yang berbeda. Ini menghasilkan jam inti utama, jam video (jika CPU memiliki pengontrol video), jam pengontrol memori, jam bus, dan sebagainya. </p>\n\n<p> PLL dirancang untuk bekerja pada tegangan 1,8V dan berbahaya melebihi 1,98V. Namun, saat melakukan overclocking, stabilitas tampaknya lebih baik bagi banyak orang di kisaran 1.5V hingga 1.7V. Satu-satunya cara itu akan mengurangi suhu secara signifikan adalah jika memungkinkan Anda untuk menurunkan tegangan inti. </p>","votes":"4","source":"https://superuser.com/a/583081","author":"<a href=\"https://superuser.com/users/94136/david-schwartz\" target=\"_blank\" rel=\"nofollow noopener\"><span itemprop=\"name\">David Schwartz</span></a>","replies":[{"reply":"Terima kasih, jadi PLL yang bertanggung jawab atas timing BCLK? Apa pengaruh tegangan lebih / kurang terhadap itu?","author":"<a href=\"https://superuser.com/users/11218/avid\" target=\"_blank\" rel=\"nofollow noopener\">AviD</a>"},{"reply":"Panaskan ulang - Anda mengatakan tidak perlu repot-repot menurunkan tegangan PLL untuk tujuan mengurangi panas, sebaliknya hanya menurunkannya cukup untuk stabilitas dan membiarkannya? Lebih baik di atas atau bawah kisaran itu?","author":"<a href=\"https://superuser.com/users/11218/avid\" target=\"_blank\" rel=\"nofollow noopener\">AviD</a>"},{"reply":"@ AviD: PLL bertanggung jawab untuk menghasilkan BCLK, ya. Tegangan yang lebih atau kurang dapat mempengaruhi seberapa baik pekerjaan yang dilakukannya dalam menghasilkan jam yang bersih dan stabil. Ini juga mempengaruhi seberapa stabilnya dapat menjaga jam ketika pengali diubah. Dan ya, jika Anda akan mengacaukannya, Anda dapat menurunkannya untuk stabilitas. Jika itu memungkinkan Anda menurunkan tegangan inti, maka itu akan membantu dengan panas. Saya tidak akan pernah menyarankan untuk menaikkannya kecuali untuk overclocking ekstrim dengan pendinginan ekstrim. (Mungkin perlu lebih banyak voltase untuk dapat menghasilkan kecepatan clock yang sangat tinggi di atas rentang desainnya.)","author":"<a href=\"https://superuser.com/users/94136/david-schwartz\" target=\"_blank\" rel=\"nofollow noopener\">David Schwartz</a>"},{"reply":"Terima kasih David! Saya pikir ini mungkin yang saya cari - saya akan mengujinya. Saya tidak melihat disebutkan di mana pun bahwa tujuan menurunkan PLL (selain stabilitas) adalah bahwa hal itu juga memengaruhi kisaran Vcore yang stabil (saya sudah menurunkannya sebanyak mungkin stabil, turun ke 1.200v). Bisakah Anda menjelaskan mengapa / bagaimana PLL memengaruhi Vcore?","author":"<a href=\"https://superuser.com/users/11218/avid\" target=\"_blank\" rel=\"nofollow noopener\">AviD</a>"},{"reply":"Hanya sebagai sebuah ide: tidak bisakah itu juga (secara berlawanan) yang dapat dicoba <i> pemeliharaan </i> VCCPLL agar memiliki lebih banyak ruang <i> menurunkan </i> VCore? Alasan di balik itu bisa jadi bahwa jika PLL melakukan pekerjaan yang lebih baik (sinyal jam yang lebih bersih) karena tegangan yang meningkat, mungkin saja CPU berjalan pada VCore yang lebih rendah karena itu.","author":"<a href=\"https://superuser.com/users/156928/stefan-seidel\" target=\"_blank\" rel=\"nofollow noopener\">Stefan Seidel</a>"},{"reply":"@Stefan teori yang menarik - tapi saya penasaran yang akurat secara ilmiah. Saya kira saya bisa mencoba menaikkannya di atas default, dan mencoba menurunkan inti percobaan lebih banyak lagi (meskipun sudah cukup rendah - mungkin saya akan mendorong jam untuk menguji) nanti tonite ... Kecuali David tahu satu atau lain cara ...","author":"<a href=\"https://superuser.com/users/11218/avid\" target=\"_blank\" rel=\"nofollow noopener\">AviD</a>"},{"reply":"@ AviD: Pengalaman tampaknya menunjukkan bahwa PLL menghasilkan jam yang lebih bersih dengan voltase yang lebih rendah dalam banyak kasus. Jam yang lebih bersih meningkatkan overclocking, yang seharusnya memungkinkan tegangan inti yang lebih rendah - secara teori. Saya belum mendengar laporan tentang tegangan PLL yang lebih tinggi yang menghasilkan sinyal jam yang lebih bersih. (Saya rasa itulah yang mungkin dipikirkan orang, tetapi pengalaman belum menunjukkan ini tetapi kenyataannya sebaliknya.)","author":"<a href=\"https://superuser.com/users/94136/david-schwartz\" target=\"_blank\" rel=\"nofollow noopener\">David Schwartz</a>"},{"reply":"@Wildan_wijaya Terima kasih. Bisakah Anda menambahkan komentar Anda ke dalam jawaban? Jawaban sebenarnya untuk pertanyaan itu benar-benar ada di komentar ... Terima kasih!","author":"<a href=\"https://superuser.com/users/11218/avid\" target=\"_blank\" rel=\"nofollow noopener\">AviD</a>"}]},{"answer":"<p> Sebagai <a href=\"http://www.intel.com/content/dam/www/public/us/en/documents/datasheets/3rd-gen-core-desktop-vol-1-datasheet.pdf\" rel=\"nofollow noopener\" target=\"_blank\"> didokumentasikan di sini </a> , VCCPLL harus 1,80V +/- 5% dan ditentukan pada maksimum 1,5A, yang berarti VCCPLL menggunakan daya maksimum 2,835W. Karena ini adalah angka yang sangat rendah dibandingkan dengan&gt; 77W (stok, milik Anda mungkin lebih tinggi) yang digunakan oleh seluruh CPU, ini tidak akan memberikan pengurangan penggunaan daya yang signifikan. Tentu saja Anda dapat bereksperimen, tetapi bahkan jika Anda menurunkannya ke 1.5V, Anda telah memperoleh keuntungan 0.585W, yang mungkin tidak sebanding dengan ketidakstabilan yang ditimbulkannya. Cobalah tetap untuk mengurangi Vcore sebanyak mungkin. </p>","votes":"4","source":"https://superuser.com/a/583080","author":"<a href=\"https://superuser.com/users/156928/stefan-seidel\" target=\"_blank\" rel=\"nofollow noopener\"><span itemprop=\"name\">Stefan Seidel</span></a>","replies":[{"reply":"Terima kasih, itu sangat membantu. Namun menurut saya dokumen yang ditautkan tidak relevan, karena arsitekturnya mungkin telah berubah secara substansial - tahukah Anda jika hal itu masih terjadi dengan Ivy Bridge?","author":"<a href=\"https://superuser.com/users/11218/avid\" target=\"_blank\" rel=\"nofollow noopener\">AviD</a>"},{"reply":"Maaf, saya telah memperbarui tautan ke dokumen Ivy Bridge yang benar dan menyesuaikan angkanya.","author":"<a href=\"https://superuser.com/users/156928/stefan-seidel\" target=\"_blank\" rel=\"nofollow noopener\">Stefan Seidel</a>"},{"reply":"I7 930 saya lebih stabil dengan CPU PLL yang lebih rendah, sekarang di 1.7V.","author":"<a href=\"https://superuser.com/users/110234/skan\" target=\"_blank\" rel=\"nofollow noopener\">skan</a>"}]}]}
