TimeQuest Timing Analyzer report for bus_ia
Mon Dec 10 11:11:38 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'reset'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'clk'
 30. Fast Model Recovery: 'clk'
 31. Fast Model Removal: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'reset'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 152.91 MHz ; 152.91 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.540 ; -1294.990     ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.072 ; -0.072        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.114 ; -13.217       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.194 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -668.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                          ;
+--------+-------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.540 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 6.575      ;
; -5.316 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 6.351      ;
; -5.042 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 6.077      ;
; -4.953 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.988      ;
; -4.952 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.987      ;
; -4.912 ; plus12:inst2|R_tft[2]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.947      ;
; -4.900 ; plus12:inst2|R_tft[13]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.935      ;
; -4.729 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.764      ;
; -4.728 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.763      ;
; -4.622 ; plus12:inst2|R_tft[14]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.657      ;
; -4.455 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.490      ;
; -4.454 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.489      ;
; -4.426 ; plus12:inst2|R_tft[3]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.461      ;
; -4.416 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 5.451      ;
; -4.325 ; plus12:inst2|R_tft[2]               ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.360      ;
; -4.324 ; plus12:inst2|R_tft[2]               ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.359      ;
; -4.313 ; plus12:inst2|R_tft[13]              ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.348      ;
; -4.312 ; plus12:inst2|R_tft[13]              ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.347      ;
; -4.292 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.001     ; 5.327      ;
; -4.192 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 5.227      ;
; -4.068 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.001     ; 5.103      ;
; -4.035 ; plus12:inst2|R_tft[14]              ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.070      ;
; -4.034 ; plus12:inst2|R_tft[14]              ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.069      ;
; -4.020 ; plus12:inst2|R_tft[16]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.055      ;
; -3.918 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.953      ;
; -3.849 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[62]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.869      ;
; -3.849 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[61]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.869      ;
; -3.849 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[60]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.869      ;
; -3.849 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[57]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.869      ;
; -3.849 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[56]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.869      ;
; -3.839 ; plus12:inst2|R_tft[3]               ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 4.874      ;
; -3.838 ; plus12:inst2|R_tft[3]               ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 4.873      ;
; -3.823 ; plus12:inst2|R_tft[17]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.859      ;
; -3.800 ; plus12:inst2|R_tft[4]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 4.835      ;
; -3.800 ; plus12:inst2|R_tft[15]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 4.835      ;
; -3.794 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.829      ;
; -3.788 ; plus12:inst2|R_tft[2]               ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.823      ;
; -3.776 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[209] ; clk          ; clk         ; 1.000        ; -0.029     ; 4.783      ;
; -3.776 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[208] ; clk          ; clk         ; 1.000        ; -0.029     ; 4.783      ;
; -3.776 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[207] ; clk          ; clk         ; 1.000        ; -0.029     ; 4.783      ;
; -3.776 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[205] ; clk          ; clk         ; 1.000        ; -0.029     ; 4.783      ;
; -3.776 ; plus12:inst2|R_tft[13]              ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.811      ;
; -3.766 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[7]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.801      ;
; -3.748 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[6]       ; clk          ; clk         ; 1.000        ; -0.002     ; 4.782      ;
; -3.706 ; plus12:inst2|R_tft[5]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.742      ;
; -3.701 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.732      ;
; -3.695 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.023     ; 4.708      ;
; -3.695 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.023     ; 4.708      ;
; -3.695 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.023     ; 4.708      ;
; -3.695 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.023     ; 4.708      ;
; -3.690 ; wrapper_ss:inst14|R_tft[0]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.723      ;
; -3.676 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[206] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.693      ;
; -3.664 ; plus12:inst2|R_tft[2]               ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.699      ;
; -3.652 ; plus12:inst2|R_tft[13]              ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.687      ;
; -3.623 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.029     ; 4.630      ;
; -3.623 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.029     ; 4.630      ;
; -3.623 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.029     ; 4.630      ;
; -3.623 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.029     ; 4.630      ;
; -3.611 ; wrapper_ss:inst14|R_tft[4]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.644      ;
; -3.600 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[93]  ; clk          ; clk         ; 1.000        ; -0.013     ; 4.623      ;
; -3.599 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[62]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.619      ;
; -3.599 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[61]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.619      ;
; -3.599 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[60]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.619      ;
; -3.599 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[57]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.619      ;
; -3.599 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[56]  ; clk          ; clk         ; 1.000        ; -0.016     ; 4.619      ;
; -3.594 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[186] ; clk          ; clk         ; 1.000        ; -0.024     ; 4.606      ;
; -3.594 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[182] ; clk          ; clk         ; 1.000        ; -0.024     ; 4.606      ;
; -3.592 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[209] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.605      ;
; -3.592 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[208] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.605      ;
; -3.592 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[207] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.605      ;
; -3.592 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[205] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.605      ;
; -3.550 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[92]  ; clk          ; clk         ; 1.000        ; -0.006     ; 4.580      ;
; -3.550 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[91]  ; clk          ; clk         ; 1.000        ; -0.006     ; 4.580      ;
; -3.542 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[7]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.577      ;
; -3.528 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[93]  ; clk          ; clk         ; 1.000        ; -0.019     ; 4.545      ;
; -3.524 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[6]       ; clk          ; clk         ; 1.000        ; -0.002     ; 4.558      ;
; -3.515 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[186] ; clk          ; clk         ; 1.000        ; -0.024     ; 4.527      ;
; -3.515 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[182] ; clk          ; clk         ; 1.000        ; -0.024     ; 4.527      ;
; -3.514 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.023     ; 4.527      ;
; -3.514 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.023     ; 4.527      ;
; -3.514 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.023     ; 4.527      ;
; -3.514 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.023     ; 4.527      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[59]  ; clk          ; clk         ; 1.000        ; -0.006     ; 4.541      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[58]  ; clk          ; clk         ; 1.000        ; -0.006     ; 4.541      ;
; -3.498 ; plus12:inst2|R_tft[14]              ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.533      ;
; -3.493 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.021     ; 4.508      ;
; -3.493 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.021     ; 4.508      ;
; -3.493 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.021     ; 4.508      ;
; -3.493 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.021     ; 4.508      ;
; -3.492 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[206] ; clk          ; clk         ; 1.000        ; -0.013     ; 4.515      ;
; -3.478 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[92]  ; clk          ; clk         ; 1.000        ; -0.012     ; 4.502      ;
; -3.478 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[91]  ; clk          ; clk         ; 1.000        ; -0.012     ; 4.502      ;
; -3.464 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[204] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.480      ;
; -3.464 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[203] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.480      ;
; -3.457 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.005     ; 4.488      ;
; -3.454 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[186] ; clk          ; clk         ; 1.000        ; -0.030     ; 4.460      ;
; -3.454 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[182] ; clk          ; clk         ; 1.000        ; -0.030     ; 4.460      ;
; -3.450 ; wrapper_ss:inst14|R_tft[4]          ; wrapper_ss:inst14|R_SS[186] ; clk          ; clk         ; 1.000        ; -0.022     ; 4.464      ;
; -3.450 ; wrapper_ss:inst14|R_tft[4]          ; wrapper_ss:inst14|R_SS[182] ; clk          ; clk         ; 1.000        ; -0.022     ; 4.464      ;
; -3.449 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.482      ;
+--------+-------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.072 ; moduler:inst10|C[3]~5                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.570      ; 0.764      ;
; 0.324  ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.566      ; 1.156      ;
; 0.371  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.353      ; 0.990      ;
; 0.391  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst20|state.ST_DECR                       ; h100:inst20|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; serpentinprog:inst15|I[0]                       ; serpentinprog:inst15|I[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; tickswitch:inst1|R                              ; tickswitch:inst1|R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper_ss:inst14|R_SS[5]                       ; wrapper_ss:inst14|R_SS[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.459  ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.569      ; 1.294      ;
; 0.514  ; rs232out:inst6|R_data[2]                        ; rs232out:inst6|R_data[1]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.516  ; initiateur:inst|R_data[4]                       ; initiateur:inst|R_32[28]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; initiateur:inst|R_data[1]                       ; initiateur:inst|R_32[25]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.468      ; 1.250      ;
; 0.518  ; wrapper_hinit:inst7|R_tft[32]                   ; wrapper_ss:inst14|R_tft[32]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.520  ; wrapper_hinit:inst7|R_tft[31]                   ; wrapper_ss:inst14|R_tft[31]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; wrapper_hinit:inst7|R_tft[28]                   ; wrapper_ss:inst14|R_tft[28]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; terminateur:inst3|R_tft[32]                     ; initiateur:inst|R_tft[32]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; terminateur:inst3|R_tft[28]                     ; initiateur:inst|R_tft[28]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[17]                        ; initiateur:inst|R_32[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[9]                         ; initiateur:inst|R_32[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[6]                         ; wrapper_hinit:inst7|R_tft[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; initiateur:inst|R_32[14]                        ; initiateur:inst|R_32[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; wrapper_hinit:inst7|R_tft[9]                    ; wrapper_ss:inst14|R_tft[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_fifo_R[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; rs232in:inst4|rx_R                              ; rs232in:inst4|R_sh[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; wrapper_hinit:inst7|R_tft[40]                   ; wrapper_ss:inst14|R_tft[40]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; rs232out:inst6|R_data[5]                        ; rs232out:inst6|R_data[4]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; wrapper_hinit:inst7|R_tft[38]                   ; wrapper_ss:inst14|R_tft[38]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; terminateurSplit:inst5|R[5]                     ; rs232out:inst6|R_data[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; terminateur:inst3|R_tft[27]                     ; initiateur:inst|R_tft[27]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; terminateur:inst3|R_tft[29]                     ; initiateur:inst|R_tft[29]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; terminateurSplit:inst5|R[38]                    ; terminateurSplit:inst5|R[31]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; initiateur:inst|R_32[15]                        ; wrapper_hinit:inst7|R_tft[15]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.533  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.536  ; rs232in:inst4|R_sh[5]                           ; rs232in:inst4|R_sh[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.536  ; moduler:inst10|state                            ; serpentinprog:inst15|state.ST_INIT              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; h10:inst9|C[2]                                  ; h10:inst9|state                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.538  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; h100:inst20|R[23]                               ; h100:inst20|R[23]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540  ; terminateurSplit:inst5|state.ST_WRITE           ; terminateurSplit:inst5|state.ST_LOOP            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.540  ; moduler:inst10|state                            ; serpentinprog:inst15|state.ST_NEXT              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.541  ; terminateurSplit:inst5|state.ST_WRITE           ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.542  ; h100:inst20|state.ST_TICK                       ; h100:inst20|state.ST_LOAD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.542  ; h10:inst9|C[1]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.546  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.549  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.552  ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.557  ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; wrapper_hinit:inst7|state.ST_READ_BUSIN         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.560  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.826      ;
; 0.564  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.MainLoop                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.571  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.572  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.573  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.839      ;
; 0.577  ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.ECRIRE                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.843      ;
; 0.579  ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
; 0.581  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.581  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.585  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.851      ;
; 0.645  ; terminateurSplit:inst5|R[20]                    ; terminateurSplit:inst5|R[12]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                             ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[202]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[195]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[201]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[194]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[200]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[193]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[199]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[192]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[198]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[191]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[197]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[190]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[196]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.114 ; reset     ; wrapper_ss:inst14|R_SS[189]                 ; reset        ; clk         ; 0.500        ; 2.666      ; 3.316      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[13]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[12]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[18]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[17]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[10]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[16]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[9]                   ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[8]                   ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[15]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[7]                   ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[14]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.292      ;
; -0.086 ; reset     ; wrapper_ss:inst14|R_SS[219]                 ; reset        ; clk         ; 0.500        ; 2.658      ; 3.280      ;
; -0.086 ; reset     ; wrapper_ss:inst14|R_SS[218]                 ; reset        ; clk         ; 0.500        ; 2.658      ; 3.280      ;
; -0.086 ; reset     ; wrapper_ss:inst14|R_SS[1]                   ; reset        ; clk         ; 0.500        ; 2.658      ; 3.280      ;
; -0.086 ; reset     ; wrapper_ss:inst14|R_SS[92]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.289      ;
; -0.086 ; reset     ; wrapper_ss:inst14|R_SS[91]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.289      ;
; -0.086 ; reset     ; wrapper_ss:inst14|R_SS[35]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.289      ;
; -0.086 ; reset     ; wrapper_ss:inst14|R_SS[0]                   ; reset        ; clk         ; 0.500        ; 2.658      ; 3.280      ;
; -0.079 ; reset     ; wrapper_ss:inst14|R_SS[227]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.282      ;
; -0.079 ; reset     ; wrapper_ss:inst14|R_SS[226]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.282      ;
; -0.079 ; reset     ; wrapper_ss:inst14|R_SS[224]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.282      ;
; -0.079 ; reset     ; wrapper_ss:inst14|R_SS[229]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.282      ;
; -0.079 ; reset     ; wrapper_ss:inst14|R_SS[228]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.282      ;
; -0.079 ; reset     ; wrapper_ss:inst14|R_SS[225]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.282      ;
; -0.079 ; reset     ; wrapper_ss:inst14|R_SS[59]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.282      ;
; -0.079 ; reset     ; wrapper_ss:inst14|R_SS[58]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.282      ;
; -0.075 ; reset     ; moduler:inst10|C[4]~_emulated               ; reset        ; clk         ; 0.500        ; 2.660      ; 3.271      ;
; -0.075 ; reset     ; moduler:inst10|C[5]                         ; reset        ; clk         ; 0.500        ; 2.660      ; 3.271      ;
; -0.075 ; reset     ; moduler:inst10|C[6]                         ; reset        ; clk         ; 0.500        ; 2.660      ; 3.271      ;
; -0.075 ; reset     ; moduler:inst10|C[7]                         ; reset        ; clk         ; 0.500        ; 2.660      ; 3.271      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[174]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[167]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[173]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[166]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[159]                 ; reset        ; clk         ; 0.500        ; 2.660      ; 3.271      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[172]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[165]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[171]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[164]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[170]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[163]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[169]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[162]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[168]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[161]                 ; reset        ; clk         ; 0.500        ; 2.659      ; 3.270      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[154]                 ; reset        ; clk         ; 0.500        ; 2.660      ; 3.271      ;
; -0.074 ; reset     ; plus12:inst2|state.ST_WRITE_TFT             ; reset        ; clk         ; 0.500        ; 2.647      ; 3.257      ;
; -0.074 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT        ; reset        ; clk         ; 0.500        ; 2.647      ; 3.257      ;
; -0.074 ; reset     ; terminateurSplit:inst5|state.ST_LOOP        ; reset        ; clk         ; 0.500        ; 2.647      ; 3.257      ;
; -0.074 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN  ; reset        ; clk         ; 0.500        ; 2.647      ; 3.257      ;
; -0.074 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN       ; reset        ; clk         ; 0.500        ; 2.647      ; 3.257      ;
; -0.074 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP       ; reset        ; clk         ; 0.500        ; 2.647      ; 3.257      ;
; -0.074 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY ; reset        ; clk         ; 0.500        ; 2.647      ; 3.257      ;
; -0.074 ; reset     ; terminateurSplit:inst5|state.ST_WRITE       ; reset        ; clk         ; 0.500        ; 2.647      ; 3.257      ;
; -0.074 ; reset     ; moduler:inst10|C[0]~_emulated               ; reset        ; clk         ; 0.500        ; 2.660      ; 3.270      ;
; -0.074 ; reset     ; moduler:inst10|C[1]~_emulated               ; reset        ; clk         ; 0.500        ; 2.660      ; 3.270      ;
; -0.074 ; reset     ; moduler:inst10|C[2]~_emulated               ; reset        ; clk         ; 0.500        ; 2.660      ; 3.270      ;
; -0.074 ; reset     ; moduler:inst10|C[3]~_emulated               ; reset        ; clk         ; 0.500        ; 2.660      ; 3.270      ;
; -0.074 ; reset     ; wrapper_ss:inst14|R_SS[93]                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.270      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[223]                 ; reset        ; clk         ; 0.500        ; 2.665      ; 3.272      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[222]                 ; reset        ; clk         ; 0.500        ; 2.665      ; 3.272      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[221]                 ; reset        ; clk         ; 0.500        ; 2.665      ; 3.272      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[220]                 ; reset        ; clk         ; 0.500        ; 2.665      ; 3.272      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[217]                 ; reset        ; clk         ; 0.500        ; 2.665      ; 3.272      ;
; -0.067 ; reset     ; plus12:inst2|state.ST_COMPUTE               ; reset        ; clk         ; 0.500        ; 2.676      ; 3.279      ;
; -0.067 ; reset     ; plus12:inst2|state.ST_READ                  ; reset        ; clk         ; 0.500        ; 2.676      ; 3.279      ;
; -0.067 ; reset     ; plus12:inst2|state.ST_WRITE_SUM             ; reset        ; clk         ; 0.500        ; 2.676      ; 3.279      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[188]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.265      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[187]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.265      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[185]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.265      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[3]                   ; reset        ; clk         ; 0.500        ; 2.667      ; 3.265      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[184]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.265      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[183]                 ; reset        ; clk         ; 0.500        ; 2.667      ; 3.265      ;
; -0.057 ; reset     ; rs232out:inst6|state.ST_FOR                 ; reset        ; clk         ; 0.500        ; 2.664      ; 3.257      ;
; -0.057 ; reset     ; rs232out:inst6|state.ST_BEGIN               ; reset        ; clk         ; 0.500        ; 2.664      ; 3.257      ;
; -0.057 ; reset     ; rs232out:inst6|state.ST_ATT                 ; reset        ; clk         ; 0.500        ; 2.664      ; 3.257      ;
; -0.057 ; reset     ; rs232out:inst6|state.ST_ADV                 ; reset        ; clk         ; 0.500        ; 2.664      ; 3.257      ;
; -0.054 ; reset     ; wrapper_ss:inst14|R_SS[62]                  ; reset        ; clk         ; 0.500        ; 2.657      ; 3.247      ;
; -0.054 ; reset     ; wrapper_ss:inst14|R_SS[61]                  ; reset        ; clk         ; 0.500        ; 2.657      ; 3.247      ;
; -0.054 ; reset     ; wrapper_ss:inst14|R_SS[60]                  ; reset        ; clk         ; 0.500        ; 2.657      ; 3.247      ;
; -0.054 ; reset     ; wrapper_ss:inst14|R_SS[57]                  ; reset        ; clk         ; 0.500        ; 2.657      ; 3.247      ;
; -0.054 ; reset     ; wrapper_ss:inst14|R_SS[56]                  ; reset        ; clk         ; 0.500        ; 2.657      ; 3.247      ;
; -0.052 ; reset     ; wrapper_ss:inst14|R_SS[125]                 ; reset        ; clk         ; 0.500        ; 2.647      ; 3.235      ;
; -0.052 ; reset     ; wrapper_ss:inst14|R_SS[20]                  ; reset        ; clk         ; 0.500        ; 2.647      ; 3.235      ;
; -0.052 ; reset     ; wrapper_ss:inst14|R_SS[124]                 ; reset        ; clk         ; 0.500        ; 2.647      ; 3.235      ;
; -0.052 ; reset     ; wrapper_ss:inst14|R_SS[19]                  ; reset        ; clk         ; 0.500        ; 2.647      ; 3.235      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                         ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[34]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[27]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[26]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[33]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[25]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[32]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[31]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[24]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[30]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[23]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[29]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[22]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[28]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.194 ; reset     ; wrapper_ss:inst14|R_SS[21]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.128      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[90]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[83]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[89]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[82]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[88]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[81]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[87]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[80]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[86]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[79]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[85]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[78]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[84]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.207 ; reset     ; wrapper_ss:inst14|R_SS[77]              ; reset        ; clk         ; 0.000        ; 2.650      ; 3.123      ;
; 0.231 ; reset     ; h100:inst20|state.ST_LOAD               ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.231 ; reset     ; h100:inst20|state.ST_DECR               ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.231 ; reset     ; h100:inst20|state.ST_TICK               ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.231 ; reset     ; h10:inst9|C[0]                          ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.231 ; reset     ; h10:inst9|C[1]                          ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.231 ; reset     ; h10:inst9|C[2]                          ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.231 ; reset     ; h10:inst9|C[3]                          ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.231 ; reset     ; h10:inst9|state                         ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.231 ; reset     ; h10:inst9|R                             ; reset        ; clk         ; 0.000        ; 2.674      ; 3.171      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[210]             ; reset        ; clk         ; 0.000        ; 2.668      ; 3.170      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[49]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.170      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[12]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[1]              ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[10]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[14]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[13]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[15]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[21]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[16]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[17]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[18]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[19]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.244 ; reset     ; wrapper_hinit:inst7|R_N[20]             ; reset        ; clk         ; 0.000        ; 2.679      ; 3.189      ;
; 0.250 ; reset     ; serpentinprog:inst15|I[1]               ; reset        ; clk         ; 0.000        ; 2.668      ; 3.184      ;
; 0.250 ; reset     ; serpentinprog:inst15|I[2]               ; reset        ; clk         ; 0.000        ; 2.668      ; 3.184      ;
; 0.250 ; reset     ; serpentinprog:inst15|I[3]               ; reset        ; clk         ; 0.000        ; 2.668      ; 3.184      ;
; 0.250 ; reset     ; serpentinprog:inst15|I[4]               ; reset        ; clk         ; 0.000        ; 2.668      ; 3.184      ;
; 0.250 ; reset     ; serpentinprog:inst15|I[5]               ; reset        ; clk         ; 0.000        ; 2.668      ; 3.184      ;
; 0.250 ; reset     ; serpentinprog:inst15|I[0]               ; reset        ; clk         ; 0.000        ; 2.668      ; 3.184      ;
; 0.256 ; reset     ; wrapper_hinit:inst7|state.ST_WRITE_OUT  ; reset        ; clk         ; 0.000        ; 2.679      ; 3.201      ;
; 0.256 ; reset     ; wrapper_ss:inst14|state.ST_WRITE_OUT    ; reset        ; clk         ; 0.000        ; 2.679      ; 3.201      ;
; 0.256 ; reset     ; wrapper_ss:inst14|state.ST_READ_BUSIN   ; reset        ; clk         ; 0.000        ; 2.679      ; 3.201      ;
; 0.256 ; reset     ; wrapper_hinit:inst7|state.ST_READ_BUSIN ; reset        ; clk         ; 0.000        ; 2.679      ; 3.201      ;
; 0.256 ; reset     ; wrapper_hinit:inst7|state.ST_LOAD_N     ; reset        ; clk         ; 0.000        ; 2.679      ; 3.201      ;
; 0.256 ; reset     ; wrapper_ss:inst14|state.ST_LOAD_MSG     ; reset        ; clk         ; 0.000        ; 2.679      ; 3.201      ;
; 0.260 ; reset     ; wrapper_ss:inst14|R_SS[181]             ; reset        ; clk         ; 0.000        ; 2.657      ; 3.183      ;
; 0.260 ; reset     ; wrapper_ss:inst14|R_SS[180]             ; reset        ; clk         ; 0.000        ; 2.657      ; 3.183      ;
; 0.260 ; reset     ; wrapper_ss:inst14|R_SS[178]             ; reset        ; clk         ; 0.000        ; 2.657      ; 3.183      ;
; 0.260 ; reset     ; wrapper_ss:inst14|R_SS[177]             ; reset        ; clk         ; 0.000        ; 2.657      ; 3.183      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[48]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[41]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[47]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[40]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[46]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[39]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[45]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[38]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[44]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[37]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[43]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.261 ; reset     ; wrapper_ss:inst14|R_SS[36]              ; reset        ; clk         ; 0.000        ; 2.668      ; 3.195      ;
; 0.277 ; reset     ; wrapper_ss:inst14|R_SS[152]             ; reset        ; clk         ; 0.000        ; 2.658      ; 3.201      ;
; 0.277 ; reset     ; wrapper_ss:inst14|R_SS[158]             ; reset        ; clk         ; 0.000        ; 2.658      ; 3.201      ;
; 0.277 ; reset     ; wrapper_ss:inst14|R_SS[151]             ; reset        ; clk         ; 0.000        ; 2.658      ; 3.201      ;
; 0.277 ; reset     ; wrapper_ss:inst14|R_SS[155]             ; reset        ; clk         ; 0.000        ; 2.658      ; 3.201      ;
; 0.277 ; reset     ; wrapper_ss:inst14|R_SS[148]             ; reset        ; clk         ; 0.000        ; 2.658      ; 3.201      ;
; 0.277 ; reset     ; wrapper_ss:inst14|R_SS[147]             ; reset        ; clk         ; 0.000        ; 2.658      ; 3.201      ;
; 0.285 ; reset     ; rs232in:inst4|state.ECRIRE              ; reset        ; clk         ; 0.000        ; 2.660      ; 3.211      ;
; 0.285 ; reset     ; rs232in:inst4|state.WAIT_FIN            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.211      ;
; 0.285 ; reset     ; rs232in:inst4|state.WAIT_StartBit       ; reset        ; clk         ; 0.000        ; 2.660      ; 3.211      ;
; 0.285 ; reset     ; rs232in:inst4|state.WAIT_1P5B           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.211      ;
; 0.285 ; reset     ; rs232in:inst4|state.WAIT_1B             ; reset        ; clk         ; 0.000        ; 2.660      ; 3.211      ;
; 0.285 ; reset     ; rs232in:inst4|state.MainLoop            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.211      ;
; 0.285 ; reset     ; rs232in:inst4|state.GEN_PULSE           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.211      ;
; 0.292 ; reset     ; wrapper_ss:inst14|R_SS[69]              ; reset        ; clk         ; 0.000        ; 2.667      ; 3.225      ;
; 0.292 ; reset     ; wrapper_ss:inst14|R_SS[55]              ; reset        ; clk         ; 0.000        ; 2.667      ; 3.225      ;
; 0.292 ; reset     ; wrapper_ss:inst14|R_SS[68]              ; reset        ; clk         ; 0.000        ; 2.667      ; 3.225      ;
; 0.292 ; reset     ; wrapper_ss:inst14|R_SS[54]              ; reset        ; clk         ; 0.000        ; 2.667      ; 3.225      ;
; 0.292 ; reset     ; wrapper_ss:inst14|R_SS[67]              ; reset        ; clk         ; 0.000        ; 2.667      ; 3.225      ;
; 0.292 ; reset     ; wrapper_ss:inst14|R_SS[53]              ; reset        ; clk         ; 0.000        ; 2.667      ; 3.225      ;
; 0.292 ; reset     ; wrapper_ss:inst14|R_SS[66]              ; reset        ; clk         ; 0.000        ; 2.667      ; 3.225      ;
; 0.292 ; reset     ; wrapper_ss:inst14|R_SS[52]              ; reset        ; clk         ; 0.000        ; 2.667      ; 3.225      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 8.996 ; 8.996 ; Rise       ; clk             ;
; SEL2      ; clk        ; 8.619 ; 8.619 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.172 ; 3.172 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
; reset     ; clk        ; 1.766 ; 1.766 ; Rise       ; clk             ;
; rx        ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.818 ; 2.818 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.516 ; 2.516 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 3.065 ; 3.065 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -7.111 ; -7.111 ; Rise       ; clk             ;
; SEL2      ; clk        ; -7.282 ; -7.282 ; Rise       ; clk             ;
; ivdf0     ; clk        ; -0.360 ; -0.360 ; Rise       ; clk             ;
; ivdf1     ; clk        ; -0.060 ; -0.060 ; Rise       ; clk             ;
; ivdf2     ; clk        ; -1.011 ; -1.011 ; Rise       ; clk             ;
; reset     ; clk        ; -0.807 ; -0.807 ; Rise       ; clk             ;
; rx        ; clk        ; -3.619 ; -3.619 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -1.272 ; -1.272 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.970 ; -0.970 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -1.967 ; -1.967 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 18.598 ; 18.598 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 18.504 ; 18.504 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 17.523 ; 17.523 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 15.983 ; 15.983 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 18.598 ; 18.598 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 17.951 ; 17.951 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 18.532 ; 18.532 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 17.439 ; 17.439 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 9.810  ; 9.810  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 9.403  ; 9.403  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 9.368  ; 9.368  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 9.573  ; 9.573  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 9.655  ; 9.655  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 9.077  ; 9.077  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.810  ; 9.810  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.311  ; 8.311  ; Rise       ; clk             ;
; tx          ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
; diode       ; reset      ; 10.462 ; 10.462 ; Rise       ; reset           ;
; diode       ; reset      ; 10.462 ; 10.462 ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 9.772  ; 9.772  ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 10.562 ; 10.562 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 9.988  ; 9.988  ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 9.772  ; 9.772  ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 10.349 ; 10.349 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 10.336 ; 10.336 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 10.131 ; 10.131 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 9.929  ; 9.929  ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 8.928  ; 8.928  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 9.236  ; 9.236  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 9.220  ; 9.220  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 9.417  ; 9.417  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 9.498  ; 9.498  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 8.928  ; 8.928  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 9.357  ; 9.357  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.624  ; 9.624  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.311  ; 8.311  ; Rise       ; clk             ;
; tx          ; clk        ; 7.722  ; 7.722  ; Rise       ; clk             ;
; diode       ; reset      ; 10.462 ; 10.462 ; Rise       ; reset           ;
; diode       ; reset      ; 10.462 ; 10.462 ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 22.864 ; 22.864 ; 22.864 ; 22.864 ;
; SEL1       ; SS[1]       ; 21.492 ; 21.492 ; 21.492 ; 21.492 ;
; SEL1       ; SS[2]       ; 19.952 ; 19.952 ; 19.952 ; 19.952 ;
; SEL1       ; SS[3]       ; 22.047 ; 22.047 ; 22.047 ; 22.047 ;
; SEL1       ; SS[4]       ; 21.920 ; 21.920 ; 21.920 ; 21.920 ;
; SEL1       ; SS[5]       ; 21.960 ; 21.960 ; 21.960 ; 21.960 ;
; SEL1       ; SS[6]       ; 21.022 ; 21.022 ; 21.022 ; 21.022 ;
; SEL2       ; SS[0]       ; 22.710 ; 22.710 ; 22.710 ; 22.710 ;
; SEL2       ; SS[1]       ; 21.749 ; 21.749 ; 21.749 ; 21.749 ;
; SEL2       ; SS[2]       ; 20.209 ; 20.209 ; 20.209 ; 20.209 ;
; SEL2       ; SS[3]       ; 22.304 ; 22.304 ; 22.304 ; 22.304 ;
; SEL2       ; SS[4]       ; 22.177 ; 22.177 ; 22.177 ; 22.177 ;
; SEL2       ; SS[5]       ; 22.217 ; 22.217 ; 22.217 ; 22.217 ;
; SEL2       ; SS[6]       ; 21.279 ; 21.279 ; 21.279 ; 21.279 ;
; ivdf0      ; dvdf0       ; 5.611  ;        ;        ; 5.611  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.153  ;        ;        ; 5.153  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 17.497 ; 18.157 ; 18.157 ; 17.497 ;
; SEL1       ; SS[1]       ; 17.073 ; 17.073 ; 17.073 ; 17.073 ;
; SEL1       ; SS[2]       ; 15.666 ; 15.666 ; 15.666 ; 15.666 ;
; SEL1       ; SS[3]       ; 17.942 ; 17.942 ; 17.942 ; 17.942 ;
; SEL1       ; SS[4]       ; 17.868 ; 18.127 ; 18.127 ; 17.868 ;
; SEL1       ; SS[5]       ; 17.460 ; 17.460 ; 17.460 ; 17.460 ;
; SEL1       ; SS[6]       ; 16.816 ; 16.816 ; 16.816 ; 16.816 ;
; SEL2       ; SS[0]       ; 18.091 ; 19.037 ; 19.037 ; 18.091 ;
; SEL2       ; SS[1]       ; 16.863 ; 17.460 ; 17.460 ; 16.863 ;
; SEL2       ; SS[2]       ; 16.090 ; 16.686 ; 16.686 ; 16.090 ;
; SEL2       ; SS[3]       ; 17.964 ; 18.962 ; 18.962 ; 17.964 ;
; SEL2       ; SS[4]       ; 18.223 ; 19.470 ; 19.470 ; 18.223 ;
; SEL2       ; SS[5]       ; 17.746 ; 18.388 ; 18.388 ; 17.746 ;
; SEL2       ; SS[6]       ; 17.545 ; 18.367 ; 18.367 ; 17.545 ;
; ivdf0      ; dvdf0       ; 5.611  ;        ;        ; 5.611  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.153  ;        ;        ; 5.153  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.836 ; -299.514      ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.372 ; -1.016        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.402 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.138 ; -20.579       ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -668.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+--------+-------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.836 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.867      ;
; -1.737 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.768      ;
; -1.619 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.650      ;
; -1.589 ; plus12:inst2|R_tft[13]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.620      ;
; -1.580 ; plus12:inst2|R_tft[2]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.611      ;
; -1.560 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.593      ;
; -1.559 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.592      ;
; -1.461 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.494      ;
; -1.460 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.493      ;
; -1.444 ; plus12:inst2|R_tft[14]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.475      ;
; -1.360 ; plus12:inst2|R_tft[3]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.391      ;
; -1.343 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.376      ;
; -1.342 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.375      ;
; -1.340 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; 0.001      ; 2.373      ;
; -1.313 ; plus12:inst2|R_tft[13]              ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.346      ;
; -1.312 ; plus12:inst2|R_tft[13]              ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.345      ;
; -1.304 ; plus12:inst2|R_tft[2]               ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.337      ;
; -1.303 ; plus12:inst2|R_tft[2]               ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.336      ;
; -1.284 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[62]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.301      ;
; -1.284 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[61]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.301      ;
; -1.284 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[60]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.301      ;
; -1.284 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[57]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.301      ;
; -1.284 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[56]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.301      ;
; -1.282 ; plus12:inst2|R_tft[12]              ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; 0.001      ; 2.315      ;
; -1.255 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[209] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.261      ;
; -1.255 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[208] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.261      ;
; -1.255 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[207] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.261      ;
; -1.255 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[205] ; clk          ; clk         ; 1.000        ; -0.026     ; 2.261      ;
; -1.241 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; 0.001      ; 2.274      ;
; -1.226 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.237      ;
; -1.226 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.237      ;
; -1.226 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.237      ;
; -1.226 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.237      ;
; -1.210 ; wrapper_ss:inst14|R_tft[0]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.004     ; 2.238      ;
; -1.207 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.026     ; 2.213      ;
; -1.207 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.026     ; 2.213      ;
; -1.207 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.026     ; 2.213      ;
; -1.207 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.026     ; 2.213      ;
; -1.200 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[209] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.210      ;
; -1.200 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[208] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.210      ;
; -1.200 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[207] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.210      ;
; -1.200 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[205] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.210      ;
; -1.199 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[206] ; clk          ; clk         ; 1.000        ; -0.017     ; 2.214      ;
; -1.198 ; plus12:inst2|R_tft[16]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.229      ;
; -1.192 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.219      ;
; -1.187 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[186] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.197      ;
; -1.187 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[182] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.197      ;
; -1.183 ; plus12:inst2|R_tft[0]               ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; 0.001      ; 2.216      ;
; -1.177 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[93]  ; clk          ; clk         ; 1.000        ; -0.012     ; 2.197      ;
; -1.168 ; plus12:inst2|R_tft[14]              ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.201      ;
; -1.167 ; plus12:inst2|R_tft[14]              ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.200      ;
; -1.163 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.020     ; 2.175      ;
; -1.163 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.020     ; 2.175      ;
; -1.163 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.020     ; 2.175      ;
; -1.163 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.020     ; 2.175      ;
; -1.159 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[62]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.176      ;
; -1.159 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[61]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.176      ;
; -1.159 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[60]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.176      ;
; -1.159 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[57]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.176      ;
; -1.159 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[56]  ; clk          ; clk         ; 1.000        ; -0.015     ; 2.176      ;
; -1.158 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[93]  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.173      ;
; -1.152 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.022     ; 2.162      ;
; -1.152 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.022     ; 2.162      ;
; -1.152 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.022     ; 2.162      ;
; -1.152 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.022     ; 2.162      ;
; -1.145 ; wrapper_ss:inst14|R_tft[4]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.004     ; 2.173      ;
; -1.144 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[206] ; clk          ; clk         ; 1.000        ; -0.013     ; 2.163      ;
; -1.138 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[186] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.148      ;
; -1.138 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[182] ; clk          ; clk         ; 1.000        ; -0.022     ; 2.148      ;
; -1.136 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[92]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.162      ;
; -1.136 ; wrapper_ss:inst14|R_tft[5]          ; wrapper_ss:inst14|R_SS[91]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.162      ;
; -1.128 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[97]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.139      ;
; -1.128 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[96]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.139      ;
; -1.128 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[95]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.139      ;
; -1.128 ; wrapper_ss:inst14|R_tft[1]          ; wrapper_ss:inst14|R_SS[94]  ; clk          ; clk         ; 1.000        ; -0.021     ; 2.139      ;
; -1.124 ; plus12:inst2|R_tft[15]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.155      ;
; -1.123 ; plus12:inst2|R_tft[1]               ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; 0.001      ; 2.156      ;
; -1.119 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[59]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.146      ;
; -1.119 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[58]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.146      ;
; -1.117 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[92]  ; clk          ; clk         ; 1.000        ; -0.011     ; 2.138      ;
; -1.117 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[91]  ; clk          ; clk         ; 1.000        ; -0.011     ; 2.138      ;
; -1.114 ; wrapper_ss:inst14|R_tft[3]          ; wrapper_ss:inst14|R_SS[93]  ; clk          ; clk         ; 1.000        ; -0.011     ; 2.135      ;
; -1.112 ; plus12:inst2|R_tft[17]              ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.002     ; 2.142      ;
; -1.108 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[204] ; clk          ; clk         ; 1.000        ; -0.018     ; 2.122      ;
; -1.108 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[203] ; clk          ; clk         ; 1.000        ; -0.018     ; 2.122      ;
; -1.108 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[186] ; clk          ; clk         ; 1.000        ; -0.027     ; 2.113      ;
; -1.108 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[182] ; clk          ; clk         ; 1.000        ; -0.027     ; 2.113      ;
; -1.104 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.131      ;
; -1.103 ; wrapper_ss:inst14|R_tft[4]          ; wrapper_ss:inst14|R_SS[186] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.114      ;
; -1.103 ; wrapper_ss:inst14|R_tft[4]          ; wrapper_ss:inst14|R_SS[182] ; clk          ; clk         ; 1.000        ; -0.021     ; 2.114      ;
; -1.103 ; wrapper_ss:inst14|R_tft[22]         ; wrapper_ss:inst14|R_SS[93]  ; clk          ; clk         ; 1.000        ; -0.013     ; 2.122      ;
; -1.102 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[35]  ; clk          ; clk         ; 1.000        ; -0.006     ; 2.128      ;
; -1.098 ; plus12:inst2|R_tft[4]               ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.129      ;
; -1.094 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.121      ;
; -1.094 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[40]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.121      ;
; -1.094 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.121      ;
; -1.094 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.121      ;
; -1.094 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.121      ;
; -1.094 ; wrapper_ss:inst14|R_tft[2]          ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.005     ; 2.121      ;
; -1.093 ; wrapper_ss:inst14|state.ST_LOAD_MSG ; wrapper_ss:inst14|R_SS[174] ; clk          ; clk         ; 1.000        ; -0.018     ; 2.107      ;
+--------+-------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.372 ; moduler:inst10|C[3]~5                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.550      ; 0.330      ;
; -0.200 ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.549      ; 0.501      ;
; -0.188 ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.458      ; 0.422      ;
; -0.132 ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.551      ; 0.571      ;
; -0.124 ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.517      ; 0.545      ;
; 0.020  ; reset                                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.810      ;
; 0.034  ; reset                                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 1.637      ; 1.823      ;
; 0.054  ; reset                                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.844      ;
; 0.076  ; reset                                           ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 1.638      ; 1.866      ;
; 0.085  ; reset                                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.875      ;
; 0.105  ; reset                                           ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.895      ;
; 0.112  ; reset                                           ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 1.638      ; 1.902      ;
; 0.113  ; reset                                           ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 1.638      ; 1.903      ;
; 0.148  ; reset                                           ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.000        ; 1.637      ; 1.937      ;
; 0.152  ; reset                                           ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.000        ; 1.637      ; 1.941      ;
; 0.196  ; reset                                           ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.986      ;
; 0.215  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst20|state.ST_DECR                       ; h100:inst20|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serpentinprog:inst15|I[0]                       ; serpentinprog:inst15|I[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; tickswitch:inst1|R                              ; tickswitch:inst1|R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper_ss:inst14|R_SS[5]                       ; wrapper_ss:inst14|R_SS[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.217  ; moduler:inst10|C[2]~9                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 0.548      ; 0.917      ;
; 0.218  ; reset                                           ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 1.637      ; 2.007      ;
; 0.232  ; moduler:inst10|C[4]~1                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 0.550      ; 0.934      ;
; 0.236  ; rs232out:inst6|R_data[2]                        ; rs232out:inst6|R_data[1]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237  ; initiateur:inst|R_data[1]                       ; initiateur:inst|R_32[25]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; initiateur:inst|R_data[4]                       ; initiateur:inst|R_32[28]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; terminateur:inst3|R_tft[32]                     ; initiateur:inst|R_tft[32]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; wrapper_hinit:inst7|R_tft[32]                   ; wrapper_ss:inst14|R_tft[32]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; wrapper_hinit:inst7|R_tft[31]                   ; wrapper_ss:inst14|R_tft[31]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; terminateur:inst3|R_tft[28]                     ; initiateur:inst|R_tft[28]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[17]                        ; initiateur:inst|R_32[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[9]                         ; initiateur:inst|R_32[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[6]                         ; wrapper_hinit:inst7|R_tft[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; rs232in:inst4|rx_R                              ; rs232in:inst4|R_sh[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; wrapper_hinit:inst7|R_tft[28]                   ; wrapper_ss:inst14|R_tft[28]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; wrapper_hinit:inst7|R_tft[9]                    ; wrapper_ss:inst14|R_tft[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; terminateur:inst3|R_tft[27]                     ; initiateur:inst|R_tft[27]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; initiateur:inst|R_32[14]                        ; initiateur:inst|R_32[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; rs232out:inst6|R_data[5]                        ; rs232out:inst6|R_data[4]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; terminateur:inst3|R_tft[29]                     ; initiateur:inst|R_tft[29]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; wrapper_hinit:inst7|R_tft[40]                   ; wrapper_ss:inst14|R_tft[40]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; terminateurSplit:inst5|R[5]                     ; rs232out:inst6|R_data[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; rs232in:inst4|rx_fifo_R[0]                      ; rs232in:inst4|rx_fifo_R[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; terminateurSplit:inst5|R[38]                    ; terminateurSplit:inst5|R[31]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; wrapper_hinit:inst7|R_tft[38]                   ; wrapper_ss:inst14|R_tft[38]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; initiateur:inst|R_32[15]                        ; wrapper_hinit:inst7|R_tft[15]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; rs232in:inst4|R_sh[5]                           ; rs232in:inst4|R_sh[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; moduler:inst10|state                            ; serpentinprog:inst15|state.ST_NEXT              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; h10:inst9|C[2]                                  ; h10:inst9|state                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; h100:inst20|R[23]                               ; h100:inst20|R[23]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; terminateurSplit:inst5|state.ST_WRITE           ; terminateurSplit:inst5|state.ST_LOOP            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; terminateurSplit:inst5|state.ST_WRITE           ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; h10:inst9|C[1]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.254  ; moduler:inst10|C[1]~13                          ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 0.457      ; 0.863      ;
; 0.257  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                            ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; reset     ; plus12:inst2|state.ST_WRITE_TFT             ; reset        ; clk         ; 0.500        ; 1.625      ; 1.755      ;
; 0.402 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT        ; reset        ; clk         ; 0.500        ; 1.625      ; 1.755      ;
; 0.402 ; reset     ; terminateurSplit:inst5|state.ST_LOOP        ; reset        ; clk         ; 0.500        ; 1.625      ; 1.755      ;
; 0.402 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN  ; reset        ; clk         ; 0.500        ; 1.625      ; 1.755      ;
; 0.402 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN       ; reset        ; clk         ; 0.500        ; 1.625      ; 1.755      ;
; 0.402 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP       ; reset        ; clk         ; 0.500        ; 1.625      ; 1.755      ;
; 0.402 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY ; reset        ; clk         ; 0.500        ; 1.625      ; 1.755      ;
; 0.402 ; reset     ; terminateurSplit:inst5|state.ST_WRITE       ; reset        ; clk         ; 0.500        ; 1.625      ; 1.755      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[202]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[195]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[201]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[194]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[200]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[193]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[199]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[192]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[198]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[191]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[197]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[190]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[196]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.404 ; reset     ; wrapper_ss:inst14|R_SS[189]                 ; reset        ; clk         ; 0.500        ; 1.643      ; 1.771      ;
; 0.416 ; reset     ; plus12:inst2|state.ST_COMPUTE               ; reset        ; clk         ; 0.500        ; 1.653      ; 1.769      ;
; 0.416 ; reset     ; plus12:inst2|state.ST_READ                  ; reset        ; clk         ; 0.500        ; 1.653      ; 1.769      ;
; 0.416 ; reset     ; plus12:inst2|state.ST_WRITE_SUM             ; reset        ; clk         ; 0.500        ; 1.653      ; 1.769      ;
; 0.417 ; reset     ; wrapper_ss:inst14|R_SS[125]                 ; reset        ; clk         ; 0.500        ; 1.626      ; 1.741      ;
; 0.417 ; reset     ; wrapper_ss:inst14|R_SS[20]                  ; reset        ; clk         ; 0.500        ; 1.626      ; 1.741      ;
; 0.417 ; reset     ; wrapper_ss:inst14|R_SS[124]                 ; reset        ; clk         ; 0.500        ; 1.626      ; 1.741      ;
; 0.417 ; reset     ; wrapper_ss:inst14|R_SS[19]                  ; reset        ; clk         ; 0.500        ; 1.626      ; 1.741      ;
; 0.417 ; reset     ; wrapper_ss:inst14|R_SS[123]                 ; reset        ; clk         ; 0.500        ; 1.626      ; 1.741      ;
; 0.417 ; reset     ; wrapper_ss:inst14|R_SS[122]                 ; reset        ; clk         ; 0.500        ; 1.626      ; 1.741      ;
; 0.417 ; reset     ; wrapper_ss:inst14|R_SS[121]                 ; reset        ; clk         ; 0.500        ; 1.626      ; 1.741      ;
; 0.417 ; reset     ; wrapper_ss:inst14|R_SS[120]                 ; reset        ; clk         ; 0.500        ; 1.626      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[118]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[111]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[117]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[110]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[116]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[109]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[115]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[108]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[114]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[107]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[113]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[106]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[112]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.419 ; reset     ; wrapper_ss:inst14|R_SS[105]                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.741      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[227]                 ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[226]                 ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[224]                 ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[229]                 ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[228]                 ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[225]                 ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[59]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[58]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[174]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[167]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[13]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[173]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[166]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[12]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[172]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[165]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[18]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[171]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[164]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[17]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[10]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[170]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[163]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[16]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[9]                   ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[169]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[162]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[8]                   ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[15]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[168]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[161]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[7]                   ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.421 ; reset     ; wrapper_ss:inst14|R_SS[14]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.748      ;
; 0.422 ; reset     ; wrapper_ss:inst14|R_SS[223]                 ; reset        ; clk         ; 0.500        ; 1.642      ; 1.752      ;
; 0.422 ; reset     ; wrapper_ss:inst14|R_SS[222]                 ; reset        ; clk         ; 0.500        ; 1.642      ; 1.752      ;
; 0.422 ; reset     ; wrapper_ss:inst14|R_SS[221]                 ; reset        ; clk         ; 0.500        ; 1.642      ; 1.752      ;
; 0.422 ; reset     ; wrapper_ss:inst14|R_SS[220]                 ; reset        ; clk         ; 0.500        ; 1.642      ; 1.752      ;
; 0.422 ; reset     ; wrapper_ss:inst14|R_SS[217]                 ; reset        ; clk         ; 0.500        ; 1.642      ; 1.752      ;
; 0.423 ; reset     ; moduler:inst10|C[4]~_emulated               ; reset        ; clk         ; 0.500        ; 1.638      ; 1.747      ;
; 0.423 ; reset     ; moduler:inst10|C[5]                         ; reset        ; clk         ; 0.500        ; 1.638      ; 1.747      ;
; 0.423 ; reset     ; moduler:inst10|C[6]                         ; reset        ; clk         ; 0.500        ; 1.638      ; 1.747      ;
; 0.423 ; reset     ; moduler:inst10|C[7]                         ; reset        ; clk         ; 0.500        ; 1.638      ; 1.747      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[159]                 ; reset        ; clk         ; 0.500        ; 1.638      ; 1.747      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[219]                 ; reset        ; clk         ; 0.500        ; 1.636      ; 1.745      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[218]                 ; reset        ; clk         ; 0.500        ; 1.636      ; 1.745      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[1]                   ; reset        ; clk         ; 0.500        ; 1.636      ; 1.745      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[92]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.753      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[154]                 ; reset        ; clk         ; 0.500        ; 1.638      ; 1.747      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[91]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.753      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[35]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.753      ;
; 0.423 ; reset     ; wrapper_ss:inst14|R_SS[0]                   ; reset        ; clk         ; 0.500        ; 1.636      ; 1.745      ;
; 0.424 ; reset     ; rs232out:inst6|state.ST_FOR                 ; reset        ; clk         ; 0.500        ; 1.641      ; 1.749      ;
; 0.424 ; reset     ; rs232out:inst6|state.ST_BEGIN               ; reset        ; clk         ; 0.500        ; 1.641      ; 1.749      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[34]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[27]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[26]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[33]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[25]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[32]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[31]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[24]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[30]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[23]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[29]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[22]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[28]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; wrapper_ss:inst14|R_SS[21]              ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[90]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[83]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[89]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[82]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[88]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[81]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[87]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[80]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[86]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[79]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[85]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[78]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[84]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; wrapper_ss:inst14|R_SS[77]              ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.110 ; reset     ; h100:inst20|state.ST_LOAD               ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.110 ; reset     ; h100:inst20|state.ST_DECR               ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.110 ; reset     ; h100:inst20|state.ST_TICK               ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.110 ; reset     ; h10:inst9|C[0]                          ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.110 ; reset     ; h10:inst9|C[1]                          ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.110 ; reset     ; h10:inst9|C[2]                          ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.110 ; reset     ; h10:inst9|C[3]                          ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.110 ; reset     ; h10:inst9|state                         ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.110 ; reset     ; h10:inst9|R                             ; reset        ; clk         ; 0.000        ; 1.651      ; 1.693      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[12]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[1]              ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[10]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[14]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[13]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[15]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[21]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[16]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[17]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[18]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[19]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|R_N[20]             ; reset        ; clk         ; 0.000        ; 1.656      ; 1.702      ;
; -0.105 ; reset     ; wrapper_ss:inst14|R_SS[210]             ; reset        ; clk         ; 0.000        ; 1.645      ; 1.692      ;
; -0.105 ; reset     ; wrapper_ss:inst14|R_SS[49]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.692      ;
; -0.102 ; reset     ; serpentinprog:inst15|I[1]               ; reset        ; clk         ; 0.000        ; 1.645      ; 1.695      ;
; -0.102 ; reset     ; serpentinprog:inst15|I[2]               ; reset        ; clk         ; 0.000        ; 1.645      ; 1.695      ;
; -0.102 ; reset     ; serpentinprog:inst15|I[3]               ; reset        ; clk         ; 0.000        ; 1.645      ; 1.695      ;
; -0.102 ; reset     ; serpentinprog:inst15|I[4]               ; reset        ; clk         ; 0.000        ; 1.645      ; 1.695      ;
; -0.102 ; reset     ; serpentinprog:inst15|I[5]               ; reset        ; clk         ; 0.000        ; 1.645      ; 1.695      ;
; -0.102 ; reset     ; serpentinprog:inst15|I[0]               ; reset        ; clk         ; 0.000        ; 1.645      ; 1.695      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[48]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[41]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[47]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[40]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[46]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[39]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[45]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[38]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[44]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[37]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[43]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[36]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.700      ;
; -0.096 ; reset     ; wrapper_hinit:inst7|state.ST_WRITE_OUT  ; reset        ; clk         ; 0.000        ; 1.655      ; 1.711      ;
; -0.096 ; reset     ; wrapper_ss:inst14|state.ST_WRITE_OUT    ; reset        ; clk         ; 0.000        ; 1.655      ; 1.711      ;
; -0.096 ; reset     ; wrapper_ss:inst14|state.ST_READ_BUSIN   ; reset        ; clk         ; 0.000        ; 1.655      ; 1.711      ;
; -0.096 ; reset     ; wrapper_hinit:inst7|state.ST_READ_BUSIN ; reset        ; clk         ; 0.000        ; 1.655      ; 1.711      ;
; -0.096 ; reset     ; wrapper_hinit:inst7|state.ST_LOAD_N     ; reset        ; clk         ; 0.000        ; 1.655      ; 1.711      ;
; -0.096 ; reset     ; wrapper_ss:inst14|state.ST_LOAD_MSG     ; reset        ; clk         ; 0.000        ; 1.655      ; 1.711      ;
; -0.082 ; reset     ; wrapper_ss:inst14|R_SS[181]             ; reset        ; clk         ; 0.000        ; 1.635      ; 1.705      ;
; -0.082 ; reset     ; wrapper_ss:inst14|R_SS[180]             ; reset        ; clk         ; 0.000        ; 1.635      ; 1.705      ;
; -0.082 ; reset     ; wrapper_ss:inst14|R_SS[178]             ; reset        ; clk         ; 0.000        ; 1.635      ; 1.705      ;
; -0.082 ; reset     ; wrapper_ss:inst14|R_SS[177]             ; reset        ; clk         ; 0.000        ; 1.635      ; 1.705      ;
; -0.078 ; reset     ; rs232in:inst4|state.ECRIRE              ; reset        ; clk         ; 0.000        ; 1.637      ; 1.711      ;
; -0.078 ; reset     ; rs232in:inst4|state.WAIT_FIN            ; reset        ; clk         ; 0.000        ; 1.637      ; 1.711      ;
; -0.078 ; reset     ; rs232in:inst4|state.WAIT_StartBit       ; reset        ; clk         ; 0.000        ; 1.637      ; 1.711      ;
; -0.078 ; reset     ; rs232in:inst4|state.WAIT_1P5B           ; reset        ; clk         ; 0.000        ; 1.637      ; 1.711      ;
; -0.078 ; reset     ; rs232in:inst4|state.WAIT_1B             ; reset        ; clk         ; 0.000        ; 1.637      ; 1.711      ;
; -0.078 ; reset     ; rs232in:inst4|state.MainLoop            ; reset        ; clk         ; 0.000        ; 1.637      ; 1.711      ;
; -0.078 ; reset     ; rs232in:inst4|state.GEN_PULSE           ; reset        ; clk         ; 0.000        ; 1.637      ; 1.711      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[69]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[55]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[68]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[54]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[67]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[53]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[66]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[52]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[65]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[51]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[64]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[50]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[63]              ; reset        ; clk         ; 0.000        ; 1.645      ; 1.722      ;
; -0.074 ; reset     ; wrapper_ss:inst14|R_SS[76]              ; reset        ; clk         ; 0.000        ; 1.638      ; 1.716      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datac   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 4.550 ; 4.550 ; Rise       ; clk             ;
; SEL2      ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 1.182 ; 1.182 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 1.060 ; 1.060 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 1.482 ; 1.482 ; Rise       ; clk             ;
; reset     ; clk        ; 0.547 ; 0.547 ; Rise       ; clk             ;
; rx        ; clk        ; 2.103 ; 2.103 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 1.188 ; 1.188 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 1.066 ; 1.066 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 1.433 ; 1.433 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -3.708 ; -3.708 ; Rise       ; clk             ;
; SEL2      ; clk        ; -3.745 ; -3.745 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 0.172  ; 0.172  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.300  ; 0.300  ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.224 ; -0.224 ; Rise       ; clk             ;
; reset     ; clk        ; -0.020 ; -0.020 ; Rise       ; clk             ;
; rx        ; clk        ; -1.983 ; -1.983 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.555 ; -0.555 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.433 ; -0.433 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.967 ; -0.967 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 9.108 ; 9.108 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 9.101 ; 9.101 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 8.739 ; 8.739 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 8.021 ; 8.021 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 9.108 ; 9.108 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 8.847 ; 8.847 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 9.105 ; 9.105 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 8.800 ; 8.800 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 5.266 ; 5.266 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 5.023 ; 5.023 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 5.014 ; 5.014 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 5.118 ; 5.118 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 5.129 ; 5.129 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.899 ; 4.899 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 5.266 ; 5.266 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 5.266 ; 5.266 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.551 ; 4.551 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
; tx          ; clk        ; 4.386 ; 4.386 ; Rise       ; clk             ;
; diode       ; reset      ; 5.967 ; 5.967 ; Rise       ; reset           ;
; diode       ; reset      ; 5.967 ; 5.967 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 5.297 ; 5.297 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 5.700 ; 5.700 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 5.438 ; 5.438 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 5.297 ; 5.297 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 5.520 ; 5.520 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 5.455 ; 5.455 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.534 ; 5.534 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.948 ; 4.948 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 5.042 ; 5.042 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 5.055 ; 5.055 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 5.191 ; 5.191 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.551 ; 4.551 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
; tx          ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
; diode       ; reset      ; 5.967 ; 5.967 ; Rise       ; reset           ;
; diode       ; reset      ; 5.967 ; 5.967 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 11.574 ; 11.574 ; 11.574 ; 11.574 ;
; SEL1       ; SS[1]       ; 11.042 ; 11.042 ; 11.042 ; 11.042 ;
; SEL1       ; SS[2]       ; 10.324 ; 10.324 ; 10.324 ; 10.324 ;
; SEL1       ; SS[3]       ; 11.199 ; 11.199 ; 11.199 ; 11.199 ;
; SEL1       ; SS[4]       ; 11.150 ; 11.150 ; 11.150 ; 11.150 ;
; SEL1       ; SS[5]       ; 11.186 ; 11.186 ; 11.186 ; 11.186 ;
; SEL1       ; SS[6]       ; 10.961 ; 10.961 ; 10.961 ; 10.961 ;
; SEL2       ; SS[0]       ; 11.481 ; 11.481 ; 11.481 ; 11.481 ;
; SEL2       ; SS[1]       ; 11.121 ; 11.121 ; 11.121 ; 11.121 ;
; SEL2       ; SS[2]       ; 10.403 ; 10.403 ; 10.403 ; 10.403 ;
; SEL2       ; SS[3]       ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; SEL2       ; SS[4]       ; 11.229 ; 11.229 ; 11.229 ; 11.229 ;
; SEL2       ; SS[5]       ; 11.265 ; 11.265 ; 11.265 ; 11.265 ;
; SEL2       ; SS[6]       ; 11.040 ; 11.040 ; 11.040 ; 11.040 ;
; ivdf0      ; dvdf0       ; 2.994  ;        ;        ; 2.994  ;
; ivdf1      ; dvdf1       ; 3.023  ;        ;        ; 3.023  ;
; ivdf2      ; dvdf2       ; 2.808  ;        ;        ; 2.808  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SEL1       ; SS[0]       ; 9.221 ; 9.497 ; 9.497 ; 9.221 ;
; SEL1       ; SS[1]       ; 9.029 ; 9.029 ; 9.029 ; 9.029 ;
; SEL1       ; SS[2]       ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; SEL1       ; SS[3]       ; 9.360 ; 9.360 ; 9.360 ; 9.360 ;
; SEL1       ; SS[4]       ; 9.327 ; 9.440 ; 9.440 ; 9.327 ;
; SEL1       ; SS[5]       ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; SEL1       ; SS[6]       ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; SEL2       ; SS[0]       ; 9.455 ; 9.878 ; 9.878 ; 9.455 ;
; SEL2       ; SS[1]       ; 8.975 ; 9.203 ; 9.203 ; 8.975 ;
; SEL2       ; SS[2]       ; 8.600 ; 8.841 ; 8.841 ; 8.600 ;
; SEL2       ; SS[3]       ; 9.388 ; 9.788 ; 9.788 ; 9.388 ;
; SEL2       ; SS[4]       ; 9.484 ; 9.993 ; 9.993 ; 9.484 ;
; SEL2       ; SS[5]       ; 9.322 ; 9.580 ; 9.580 ; 9.322 ;
; SEL2       ; SS[6]       ; 9.401 ; 9.696 ; 9.696 ; 9.401 ;
; ivdf0      ; dvdf0       ; 2.994 ;       ;       ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;       ;       ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.808 ;       ;       ; 2.808 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.540    ; -0.372 ; -0.114   ; -0.138  ; -1.380              ;
;  clk             ; -5.540    ; -0.372 ; -0.114   ; -0.138  ; -1.380              ;
;  reset           ; N/A       ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -1294.99  ; -1.016 ; -13.217  ; -20.579 ; -669.602            ;
;  clk             ; -1294.990 ; -1.016 ; -13.217  ; -20.579 ; -668.380            ;
;  reset           ; N/A       ; N/A    ; N/A      ; N/A     ; -1.222              ;
+------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 8.996 ; 8.996 ; Rise       ; clk             ;
; SEL2      ; clk        ; 8.619 ; 8.619 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.172 ; 3.172 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
; reset     ; clk        ; 1.766 ; 1.766 ; Rise       ; clk             ;
; rx        ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.818 ; 2.818 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.516 ; 2.516 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 3.065 ; 3.065 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -3.708 ; -3.708 ; Rise       ; clk             ;
; SEL2      ; clk        ; -3.745 ; -3.745 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 0.172  ; 0.172  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.300  ; 0.300  ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.224 ; -0.224 ; Rise       ; clk             ;
; reset     ; clk        ; -0.020 ; -0.020 ; Rise       ; clk             ;
; rx        ; clk        ; -1.983 ; -1.983 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.555 ; -0.555 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.433 ; -0.433 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.967 ; -0.967 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 18.598 ; 18.598 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 18.504 ; 18.504 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 17.523 ; 17.523 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 15.983 ; 15.983 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 18.598 ; 18.598 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 17.951 ; 17.951 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 18.532 ; 18.532 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 17.439 ; 17.439 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 9.810  ; 9.810  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 9.403  ; 9.403  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 9.368  ; 9.368  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 9.573  ; 9.573  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 9.655  ; 9.655  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 9.077  ; 9.077  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.810  ; 9.810  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.311  ; 8.311  ; Rise       ; clk             ;
; tx          ; clk        ; 8.124  ; 8.124  ; Rise       ; clk             ;
; diode       ; reset      ; 10.462 ; 10.462 ; Rise       ; reset           ;
; diode       ; reset      ; 10.462 ; 10.462 ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 5.297 ; 5.297 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 5.700 ; 5.700 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 5.438 ; 5.438 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 5.297 ; 5.297 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 5.520 ; 5.520 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 5.455 ; 5.455 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.534 ; 5.534 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.948 ; 4.948 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.940 ; 4.940 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 5.042 ; 5.042 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 5.055 ; 5.055 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.826 ; 4.826 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 5.191 ; 5.191 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.551 ; 4.551 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
; tx          ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
; diode       ; reset      ; 5.967 ; 5.967 ; Rise       ; reset           ;
; diode       ; reset      ; 5.967 ; 5.967 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 22.864 ; 22.864 ; 22.864 ; 22.864 ;
; SEL1       ; SS[1]       ; 21.492 ; 21.492 ; 21.492 ; 21.492 ;
; SEL1       ; SS[2]       ; 19.952 ; 19.952 ; 19.952 ; 19.952 ;
; SEL1       ; SS[3]       ; 22.047 ; 22.047 ; 22.047 ; 22.047 ;
; SEL1       ; SS[4]       ; 21.920 ; 21.920 ; 21.920 ; 21.920 ;
; SEL1       ; SS[5]       ; 21.960 ; 21.960 ; 21.960 ; 21.960 ;
; SEL1       ; SS[6]       ; 21.022 ; 21.022 ; 21.022 ; 21.022 ;
; SEL2       ; SS[0]       ; 22.710 ; 22.710 ; 22.710 ; 22.710 ;
; SEL2       ; SS[1]       ; 21.749 ; 21.749 ; 21.749 ; 21.749 ;
; SEL2       ; SS[2]       ; 20.209 ; 20.209 ; 20.209 ; 20.209 ;
; SEL2       ; SS[3]       ; 22.304 ; 22.304 ; 22.304 ; 22.304 ;
; SEL2       ; SS[4]       ; 22.177 ; 22.177 ; 22.177 ; 22.177 ;
; SEL2       ; SS[5]       ; 22.217 ; 22.217 ; 22.217 ; 22.217 ;
; SEL2       ; SS[6]       ; 21.279 ; 21.279 ; 21.279 ; 21.279 ;
; ivdf0      ; dvdf0       ; 5.611  ;        ;        ; 5.611  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.153  ;        ;        ; 5.153  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SEL1       ; SS[0]       ; 9.221 ; 9.497 ; 9.497 ; 9.221 ;
; SEL1       ; SS[1]       ; 9.029 ; 9.029 ; 9.029 ; 9.029 ;
; SEL1       ; SS[2]       ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; SEL1       ; SS[3]       ; 9.360 ; 9.360 ; 9.360 ; 9.360 ;
; SEL1       ; SS[4]       ; 9.327 ; 9.440 ; 9.440 ; 9.327 ;
; SEL1       ; SS[5]       ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; SEL1       ; SS[6]       ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; SEL2       ; SS[0]       ; 9.455 ; 9.878 ; 9.878 ; 9.455 ;
; SEL2       ; SS[1]       ; 8.975 ; 9.203 ; 9.203 ; 8.975 ;
; SEL2       ; SS[2]       ; 8.600 ; 8.841 ; 8.841 ; 8.600 ;
; SEL2       ; SS[3]       ; 9.388 ; 9.788 ; 9.788 ; 9.388 ;
; SEL2       ; SS[4]       ; 9.484 ; 9.993 ; 9.993 ; 9.484 ;
; SEL2       ; SS[5]       ; 9.322 ; 9.580 ; 9.580 ; 9.322 ;
; SEL2       ; SS[6]       ; 9.401 ; 9.696 ; 9.696 ; 9.401 ;
; ivdf0      ; dvdf0       ; 2.994 ;       ;       ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;       ;       ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.808 ;       ;       ; 2.808 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5401     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 175      ; 120      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5401     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 175      ; 120      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 317      ; 317      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 317      ; 317      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 316   ; 316  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 10 11:11:36 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.540     -1294.990 clk 
Info (332146): Worst-case hold slack is -0.072
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.072        -0.072 clk 
Info (332146): Worst-case recovery slack is -0.114
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.114       -13.217 clk 
Info (332146): Worst-case removal slack is 0.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.194         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -668.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.836
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.836      -299.514 clk 
Info (332146): Worst-case hold slack is -0.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.372        -1.016 clk 
Info (332146): Worst-case recovery slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332146): Worst-case removal slack is -0.138
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.138       -20.579 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -668.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 524 megabytes
    Info: Processing ended: Mon Dec 10 11:11:38 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


