digraph "CFG for '_Z12fp_bias_convPfS_ii' function" {
	label="CFG for '_Z12fp_bias_convPfS_ii' function";

	Node0x56b3690 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%4:\l  %5 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !4, !invariant.load !5\l  %10 = zext i16 %9 to i32\l  %11 = getelementptr inbounds i8, i8 addrspace(4)* %6, i64 12\l  %12 = bitcast i8 addrspace(4)* %11 to i32 addrspace(4)*\l  %13 = load i32, i32 addrspace(4)* %12, align 4, !tbaa !6\l  %14 = mul i32 %5, %10\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !15\l  %16 = add i32 %14, %15\l  %17 = udiv i32 %13, %10\l  %18 = mul i32 %17, %10\l  %19 = icmp ugt i32 %13, %18\l  %20 = zext i1 %19 to i32\l  %21 = add i32 %17, %20\l  %22 = mul i32 %21, %10\l  %23 = mul i32 %2, %2\l  %24 = mul i32 %23, %3\l  %25 = mul nsw i32 %16, %24\l  %26 = sdiv i32 %25, %22\l  %27 = add nsw i32 %16, 1\l  %28 = mul nsw i32 %27, %24\l  %29 = sdiv i32 %28, %22\l  %30 = icmp slt i32 %26, %29\l  br i1 %30, label %32, label %31\l|{<s0>T|<s1>F}}"];
	Node0x56b3690:s0 -> Node0x56b6040;
	Node0x56b3690:s1 -> Node0x56b60d0;
	Node0x56b60d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%31:\l31:                                               \l  ret void\l}"];
	Node0x56b6040 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%32:\l32:                                               \l  %33 = phi i32 [ %55, %32 ], [ %26, %4 ]\l  %34 = freeze i32 %33\l  %35 = freeze i32 %3\l  %36 = sdiv i32 %34, %35\l  %37 = mul i32 %36, %35\l  %38 = sub i32 %34, %37\l  %39 = freeze i32 %2\l  %40 = sdiv i32 %36, %39\l  %41 = mul i32 %40, %39\l  %42 = sub i32 %36, %41\l  %43 = srem i32 %40, %2\l  %44 = sext i32 %38 to i64\l  %45 = getelementptr inbounds float, float addrspace(1)* %1, i64 %44\l  %46 = load float, float addrspace(1)* %45, align 4, !tbaa !16\l  %47 = mul nsw i32 %38, %2\l  %48 = add nsw i32 %43, %47\l  %49 = mul nsw i32 %48, %2\l  %50 = add nsw i32 %49, %42\l  %51 = sext i32 %50 to i64\l  %52 = getelementptr inbounds float, float addrspace(1)* %0, i64 %51\l  %53 = load float, float addrspace(1)* %52, align 4, !tbaa !16\l  %54 = fadd contract float %46, %53\l  store float %54, float addrspace(1)* %52, align 4, !tbaa !16\l  %55 = add nsw i32 %33, 1\l  %56 = icmp slt i32 %55, %29\l  br i1 %56, label %32, label %31, !llvm.loop !20\l|{<s0>T|<s1>F}}"];
	Node0x56b6040:s0 -> Node0x56b6040;
	Node0x56b6040:s1 -> Node0x56b60d0;
}
