41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 134 44 0 \NUL
Sicairos, Alejandra
22 9 98 64 78 0 \NUL
kasicair
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 26 453 288 433 0 \NUL
This output shows the digits in base ten
22 68 474 213 454 0 \NUL
from the inputs above
22 333 462 799 442 0 \NUL
The output represents what is specified in In the truth table represented
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 315 489 799 469 0 \NUL
on part B. Therefore any input from the switiches will match up to the table
22 192 729 528 709 0 \NUL
The outputs above repesent the turth table in part C
22 140 751 592 731 0 \NUL
This is an example of 3 different circuts that produce the same output
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 358 521 309 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
1 470 159 481 198
1 409 198 398 159
1 337 198 326 159
1 265 198 262 159
1 169 390 136 302
1 169 396 120 326
1 169 402 104 350
1 169 408 88 374
1 328 622 361 639
1 328 662 361 679
1 472 382 473 333
1 544 382 545 335
1 616 382 617 335
1 328 582 361 599
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 138 44 0 \NUL
Sicairos, Alejandra 
22 8 95 63 75 0 \NUL
kasicair
19 32 216 91 197 0
in_3
19 32 240 91 221 0
in_2
19 32 264 91 245 0
in_1
19 32 288 91 269 0
in_0
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 32 184 262 164 0 \NUL
placeholder senders and receivers
22 209 350 645 330 0 \NUL
We suggest building each part on a new page using the -/+ buttons
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 6 64 132 44 0 \NUL
Sicairos, Alejandra
22 8 96 63 76 0 \NUL
kasicair
19 32 216 91 197 0
in_3
19 32 240 91 221 0
in_2
19 32 264 91 245 0
in_1
19 32 288 91 269 0
in_0
20 402 329 461 310 0
b_0
20 400 284 459 265 0
b_1
20 397 209 456 190 0
b_2
3 200 225 249 176 0 0
4 311 269 360 220 0 0
3 211 275 260 226 0 0
5 131 222 180 173 0
5 165 262 214 213 0
22 191 149 235 129 0 \NUL
Part B
14 308 337 357 288
22 22 365 230 345 0 \NUL
Pattern 1:  b_0 always equals 0
22 33 392 171 372 0 \NUL
Pattern 2: in_0 = b_1
22 17 420 271 400 0 \NUL
Pattern 3: in_1' in_o = in_0 in_1' = b_2
22 9 446 322 426 0 \NUL
Pattern 4: in_3 is not needed in this application.
1 246 200 312 230
1 257 250 312 258
1 211 237 212 236
1 177 197 201 186
1 88 254 166 237
1 88 278 212 264
1 88 254 201 214
1 88 278 132 197
1 357 244 398 199
1 88 278 401 274
1 354 312 403 319
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 134 44 0 \NUL
Sicairos, Alejandra
22 8 96 63 76 0 \NUL
kasicair
22 304 116 346 96 0 \NUL
Part A
19 37 221 96 202 0
in_3
19 37 245 96 226 0
in_2
19 37 269 96 250 0
in_1
19 37 293 96 274 0
in_0
20 205 293 264 274 0
a_0
20 205 269 264 250 0
a_1
20 205 245 264 226 0
a_2
20 205 221 264 202 0
a_3
1 93 211 206 211
1 93 235 206 235
1 93 259 206 259
1 93 283 206 283
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 134 44 0 \NUL
Sicairos, Alejandra
22 8 96 63 76 0 \NUL
kasicair
22 326 117 369 97 0 \NUL
Part C
20 534 387 593 368 0
c_0
19 43 282 102 263 0
in_2
19 43 316 102 297 0
in_1
19 43 352 102 333 0
in_0
3 411 481 460 432 2 0
19 44 407 103 388 0
in_2
19 43 441 102 422 0
in_1
19 43 477 102 458 0
in_0
22 107 132 217 112 0 \NUL
Product of Sums
22 79 152 250 132 0 \NUL
in_2 = A in_1 = B in_0 = C
22 27 173 331 153 0 \NUL
(A + B + C') (A+ B' + C) (A' + B + C) (A' + B' + C')
19 40 524 99 505 0
in_2
19 40 558 99 539 0
in_1
19 40 594 99 575 0
in_0
19 41 649 100 630 0
in_2
19 40 683 99 664 0
in_1
19 40 719 99 700 0
in_0
4 216 330 265 281 1 0
4 226 458 275 409 1 0
4 235 556 284 507 1 0
5 157 343 206 294 0
5 171 458 220 409 0
5 167 538 216 489 0
5 132 664 181 615 0
5 132 702 181 653 0
5 132 738 181 689 0
4 232 696 281 647 1 0
1 457 456 535 377
1 99 272 217 291
1 99 306 217 305
1 100 397 227 419
1 99 467 227 447
1 96 548 236 531
1 96 584 236 545
1 203 318 217 319
1 99 342 158 318
1 99 431 172 433
1 217 433 227 433
1 96 514 168 513
1 236 517 213 513
1 262 305 412 442
1 272 433 412 451
1 281 531 412 461
1 133 639 97 639
1 133 713 96 709
1 133 677 96 673
1 178 639 233 657
1 233 671 178 677
1 178 713 233 685
1 278 671 412 470
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 9 61 139 41 0 \NUL
Sicairos, Alejandra 
22 8 96 63 76 0 \NUL
kasicair
3 254 457 303 408 1 1
3 246 344 295 295 1 1
20 624 461 683 442 0
c_1
22 39 195 697 175 0 \NUL
(a NAND b NAND c') NAND (a NAND b' NAND c) NAND (a' NAND b NAND c) NAND (a' NAND b' NAND c')
22 341 118 384 98 0 \NUL
Part C
22 53 155 319 135 0 \NUL
Product of Sums using only NAND Gates
22 67 175 238 155 0 \NUL
in_2 = A in_1 = B in_0 = C
3 255 573 304 524 1 1
3 258 709 307 660 1 1
3 438 466 487 417 2 1
19 43 282 102 263 0
in_2
19 43 316 102 297 0
in_1
19 43 352 102 333 0
in_0
19 44 407 103 388 0
in_2
19 43 441 102 422 0
in_1
19 43 477 102 458 0
in_0
19 40 524 99 505 0
in_2
19 40 558 99 539 0
in_1
19 40 594 99 575 0
in_0
19 41 649 100 630 0
in_2
19 40 683 99 664 0
in_1
19 40 719 99 700 0
in_0
5 113 360 162 311 0
5 121 457 170 408 0
5 127 540 176 491 0
5 129 664 178 615 0
5 131 699 180 650 0
5 130 735 179 686 0
1 99 342 114 335
1 122 432 99 431
1 167 432 255 432
1 128 515 96 514
1 173 515 256 534
1 130 639 97 639
1 132 674 96 673
1 131 710 96 709
1 96 548 256 548
1 96 584 256 562
1 99 467 255 446
1 100 397 255 418
1 99 306 247 319
1 99 272 247 305
1 292 319 439 427
1 300 432 439 436
1 301 548 439 446
1 304 684 439 455
1 484 441 625 451
1 175 639 259 670
1 177 674 259 684
1 176 710 259 698
1 159 335 247 333
38 7
20 585 444 644 425 0
c_2
22 8 32 48 12 0 \NUL
Lab 1
22 9 61 139 41 0 \NUL
Sicairos, Alejandra 
22 8 96 63 76 0 \NUL
kasicair
22 39 195 617 175 0 \NUL
( a' NOR  b' NOR c') NOR (a' NOR b NOR c) NOR (a NOR b' NOR c) NOR (a NOR b NOR c')
22 341 118 384 98 0 \NUL
Part C
22 53 155 311 135 0 \NUL
Product of Sums using only NOR Gates
22 67 175 238 155 0 \NUL
in_2 = A in_1 = B in_0 = C
4 257 324 306 275 1 1
4 258 455 307 406 1 1
4 262 702 311 653 1 1
4 258 573 307 524 1 1
4 466 457 515 408 2 1
5 203 288 252 239 0
5 198 334 247 285 0
5 201 366 250 317 0
5 203 427 252 378 0
5 203 574 252 525 0
5 205 727 254 678 0
19 43 282 102 263 0
in_2
19 43 316 102 297 0
in_1
19 43 352 102 333 0
in_0
19 44 407 103 388 0
in_2
19 43 441 102 422 0
in_1
19 43 477 102 458 0
in_0
19 40 524 99 505 0
in_2
19 40 558 99 539 0
in_1
19 40 594 99 575 0
in_0
19 41 649 100 630 0
in_2
19 40 683 99 664 0
in_1
19 40 719 99 700 0
in_0
1 512 432 586 434
1 249 263 258 285
1 244 309 258 299
1 247 341 258 313
1 249 402 259 416
1 249 549 259 548
1 251 702 263 691
1 303 299 467 418
1 304 430 467 427
1 304 548 467 437
1 308 677 467 446
1 99 272 204 263
1 99 306 199 309
1 99 342 202 341
1 100 397 204 402
1 99 431 259 430
1 99 467 259 444
1 96 514 259 534
1 96 548 204 549
1 96 584 259 562
1 97 639 263 663
1 96 673 263 677
1 96 709 206 702
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
