// CPM Parameters
// This is a generated file and should not be modified. Required modifications
// should be made through the IP Wizard and the file should be regenerated.
// The parameter definitions in this file are used for simulation only and do not
// affect the hardware configuration of the CPM block.
parameter CPM5_CRX_CPM5_CORE_REF_CTRL_DIVISOR0=32'h00000001,
parameter CPM5_CRX_CPM5_CORE_REF_CTRL_CLKACT=32'h00000001,
parameter CPM5_CRX_RST_PCIEDMA_CONFIG_RESET=32'h00000000,
parameter CPM5_CRX_RST_PCIE0_CONFIG_RESET=32'h00000000,
parameter CPM5_CRX_RST_PCIE1_CONFIG_RESET=32'h00000000,
parameter CPM5_CRX_RST_DMA0_CONFIG_RESET=32'h00000000,
parameter CPM5_CRX_RST_DMA1_CONFIG_RESET=32'h00000000,
parameter CPM5_CRX_RST_CMN_RESET=32'h00000000,
parameter CPM5_CRX_RST_L2_0_RESET=32'h00000000,
parameter CPM5_CRX_RST_L2_1_RESET=32'h00000000,
parameter CPM5_CRX_RST_DBG_RESET=32'h00000000,
parameter CPM5_SLCR_PCIE_PLL_OVERRIDE_PCIE0=32'h00000000,
parameter CPM5_SLCR_PCIE_PLL_OVERRIDE_PCIE1=32'h00000000,
parameter CPM5_SLCR_WPROTS_ACTIVE=32'h00000000,
parameter CPM5_SLCR_WPROTP_ACTIVE=32'h00000000,
parameter CPM5_SLCR_CXS0_SELECT_EN=32'h00000000,
parameter CPM5_SLCR_CXS1_SELECT_EN=32'h00000000,
parameter CPM5_SLCR_CMN_CTRL_CLK_EN=32'h00000000,
parameter CPM5_SLCR_CMN_CTRL_LATCH_EN=32'h00000000,
parameter CPM5_SLCR_L2_CTRL_CLK_EN_0=32'h00000000,
parameter CPM5_SLCR_L2_CTRL_CLK_EN_1=32'h00000000,
parameter CPM5_SLCR_DEBUG_CTRL_PCIE0_ELA_CLKGATE_EN=32'h00000000,
parameter CPM5_SLCR_DEBUG_CTRL_PCIE1_ELA_CLKGATE_EN=32'h00000000,
parameter CPM5_CRX_CPM5_DMA_ALT_CTRL_CLKACT=32'h00000001,
parameter CPM5_CRX_CPM5_DMA_ALT_CTRL_DIVISOR0=32'h00000001,
parameter CPM_PCSR_LOCK_LOCK=32'h00000001,
parameter CPM5_SLCR_GT_MUX_CSSD_TRIG_N=32'h00000000,
parameter CPM5_SLCR_GT_MUX_CSSD_TRIG_FWD_EN=32'h00000000,
parameter CPM5_SLCR_GT_MUX_PCIE1_GT_OUTCLK_MODE=32'h00000000,
parameter CPM5_SLCR_GT_MUX_PCIE0_GT_OUTCLK_MODE=32'h00000000,
parameter CPM5_SLCR_GT_MUX_CFG_MODE=32'h00000004,
parameter CPM5_SLCR_ECO_3_R0_POR_ECO=32'h00000000,
parameter CPM5_SLCR_DEBUG_CTRL_PCIE0_ELA_CLKGATE_EN=32'h00000001,
parameter CPM5_SLCR_DEBUG_CTRL_PCIE1_ELA_CLKGATE_EN=32'h00000001,
parameter CPM5_SLCR_PCIE_USER_CLK_OVERRIDE_GFM1_AUTO_SW_EN=32'h00000001,
parameter CPM5_SLCR_PCIE_USER_CLK_OVERRIDE_GFM0_AUTO_SW_EN=32'h00000001,
parameter CPM5_PCIE1_ATTR_WPROTP_ACTIVE=32'h00000000,
parameter CPM5_PCIE1_CSR_WPROTP_ACTIVE=32'h00000000,
parameter CPM5_DMA1_ATTR_WPROTP_ACTIVE=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_PCSR_LOCK_RESERVED=32'h7CF46BE3,
parameter CPM5_DPLL1_ATTR_REG_PCSR_LOCK_STATE=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_HOLDSTATE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_HOLDSTATE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_INITSTATE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_INITSTATE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_TRISTATE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_TRISTATE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_ODISABLE=32'h0000000F,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_ODISABLE=32'h0000000F,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_GATEREG=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_GATEREG=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_0_ALLOW_RESIDULE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_0_AVDD_COMP_SET=32'h00000003,
parameter CPM5_DPLL1_ATTR_REG_0_AVDD_VBG_PD=32'h00000006,
parameter CPM5_DPLL1_ATTR_REG_0_AVDD_VBG_SEL=32'h0000000C,
parameter CPM5_DPLL1_ATTR_REG_1_CLKBURST_REPEAT=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_1_CLKBURST_ENABLE=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_1_CLKBURST_CNT=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_1_BYPASS=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_1_BITSHFT=32'h00000002,
parameter CPM5_DPLL1_ATTR_REG_6_CLKOUT1_DT=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_7_CLKOUT2_USED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_7_CLKOUT2_MX=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_7_CLKOUT2_DIVIDE=32'h00000010,
parameter CPM5_DPLL1_ATTR_REG_8_CLKOUT2_DT=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_9_CLKOUT3_USED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_9_CLKOUT3_MX=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_9_CLKOUT3_DIVIDE=32'h00000010,
parameter CPM5_DPLL1_ATTR_REG_11_CNT_EDGE_SEL=32'h00000082,
parameter CPM5_DPLL1_ATTR_REG_12_DIRECT_PATH_CNTRL=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_12_DESKEW_EN=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_12_DESKEW_DLY_PATH=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_12_DESKEW_DLY_EN=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_12_DESKEW_DLY=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_14_EN_TESTIN=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_14_EN_SYNC_CK_TEST=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_14_EN_SWITCH=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_14_EN_NBTI_TURNOFFREGULATOR=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_14_EN_MOD=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_14_EN_MCLK_GATED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_14_EN_LOCKED_DESKEW=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_14_EN_JUMP_PRESET=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_14_EN_EDGESEL_DLY=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_14_EN_DIVOUT=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_14_EN_DESKEW_TRACK=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_14_EN_CALIBRATION=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_15_HYST=32'h00000008,
parameter CPM5_DPLL1_ATTR_REG_15_HYST_TYPE1=32'h00000004,
parameter CPM5_DPLL1_ATTR_REG_17_INTERP3_SKEW=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_17_INTERP3_SEL=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_17_INTERP2_SKEW=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_17_INTERP2_SEL=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_18_IS_RST_INVERTED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_18_IS_PWRDWN_INVERTED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_18_IS_PSINCDEC_INVERTED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_18_IS_PSEN_INVERTED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_18_IS_CLKIN_INVERTED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_19_JUMP3=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_19_JUMP2=32'h00000010,
parameter CPM5_DPLL1_ATTR_REG_19_JUMP1=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_20_JUMP6=32'h00000005,
parameter CPM5_DPLL1_ATTR_REG_20_JUMP5=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_20_JUMP4=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_21_JUMP9=32'h00000008,
parameter CPM5_DPLL1_ATTR_REG_21_JUMP8=32'h00000006,
parameter CPM5_DPLL1_ATTR_REG_21_JUMP7=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_22_JUMP12=32'h0000000A,
parameter CPM5_DPLL1_ATTR_REG_22_JUMP11=32'h00000008,
parameter CPM5_DPLL1_ATTR_REG_22_JUMP10=32'h0000000A,
parameter CPM5_DPLL1_ATTR_REG_23_JUMP15=32'h00000007,
parameter CPM5_DPLL1_ATTR_REG_23_JUMP14=32'h0000000A,
parameter CPM5_DPLL1_ATTR_REG_23_JUMP13=32'h00000008,
parameter CPM5_DPLL1_ATTR_REG_27_LOCK_TMR=32'h00000020,
parameter CPM5_DPLL1_ATTR_REG_28_LOCK_TMR_TYPE1=32'h00000020,
parameter CPM5_DPLL1_ATTR_REG_29_RETIME_SEL=32'h00000002,
parameter CPM5_DPLL1_ATTR_REG_29_REGLPF_RES_SHORT=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_29_NBTI_MUX=32'h00000003,
parameter CPM5_DPLL1_ATTR_REG_30_SEL_LOCKED_IN=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_30_SEL_REG_DELAY=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_30_SPARE_DIGITAL=32'h000003E0,
parameter CPM5_DPLL1_ATTR_REG_30_SENSE_TEST_EN=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_30_SEL_FREQ_LOCK=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_31_SUP_SEL_AVDD=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_31_SUP_SEL_VBG=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_31_SUP_SEL_VBGHALF=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_31_SUP_SEL_VCCAUX=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_31_SUP_SEL_VCCINT=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_32_TESTOUT1_MUX_SEL=32'h00000006,
parameter CPM5_DPLL1_ATTR_REG_32_TESTOUT0_MUX_SEL=32'h00000004,
parameter CPM5_DPLL1_ATTR_REG_33_TESTOUT3_MUX_SEL=32'h00000003,
parameter CPM5_DPLL1_ATTR_REG_33_TESTOUT2_MUX_SEL=32'h00000005,
parameter CPM5_DPLL1_ATTR_REG_34_SKEW_SEL=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_34_USE_REG_VALID=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_34_VLF_VALID_SEL=32'h00000003,
parameter CPM5_DPLL1_ATTR_REG_34_VLF_SWITCH_SEL=32'h00000003,
parameter CPM5_DPLL1_ATTR_REG_34_TMUX_MUX_SEL=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_2_CLKFBOUT_MULT=32'h00000018,
parameter CPM5_DPLL1_ATTR_REG_2_CLKFBOUT_FRACT=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_3_CLKOUT0_USED=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_3_CLKOUT0_MX=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_3_CLKOUT0_DIVIDE=32'h0000000C,
parameter CPM5_DPLL1_ATTR_REG_4_CLKOUT0_DT=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_5_CLKOUT1_USED=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_5_CLKOUT1_MX=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_5_CLKOUT1_DIVIDE=32'h00000010,
parameter CPM5_DPLL1_ATTR_REG_10_CLKOUT3_DT=32'h00000018,
parameter CPM5_DPLL1_ATTR_REG_13_EN_RKSHORT=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_13_EN_CURR_SINK=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_13_DPLL_EN=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_13_DIVCLK_DIVIDE=32'h00000002,
parameter CPM5_DPLL1_ATTR_REG_16_INTERP1_SKEW=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_16_INTERP1_SEL=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_16_INTERP0_SKEW=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_16_INTERP0_SEL=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_24_KIP=32'h00000008,
parameter CPM5_DPLL1_ATTR_REG_24_KPP=32'h00000004,
parameter CPM5_DPLL1_ATTR_REG_25_LOCK_TH=32'h000001F4,
parameter CPM5_DPLL1_ATTR_REG_26_LOCK_TH_TYPE1=32'h00000078,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_GATEREG=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_GATEREG=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_ODISABLE=32'h0000000F,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_ODISABLE=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_INITSTATE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_INITSTATE=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_APBEN=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_APBEN=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_FABRICEN=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_FABRICEN=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_MASK_PCOMPLETE=32'h00000001,
parameter CPM5_DPLL1_ATTR_REG_PCSR_CONTROL_PCOMPLETE=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_PCSR_LOCK_RESERVED=32'h00000000,
parameter CPM5_DPLL1_ATTR_REG_PCSR_LOCK_STATE=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_LINK_TRAINING_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_CSR_CFG_CONFIG_SPACE_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_CSR_DPLL_SM_BYPASS=32'h00000001,
parameter CPM5_PCIE1_CSR_DPLL_DPLL_RESET=32'h00000000,
parameter CPM5_PCIE1_CSR_MISC_CTRL_SLVERR_ENABLE=32'h00000000,
parameter CPM5_PCIE1_CSR_ISR_DPLL_NPI_INTERRUPT_3=32'h00000000,
parameter CPM5_PCIE1_CSR_ISR_DPLL_NPI_INTERRUPT_2=32'h00000000,
parameter CPM5_PCIE1_CSR_ISR_DPLL_NPI_INTERRUPT_1=32'h00000000,
parameter CPM5_PCIE1_CSR_ISR_DPLL_NPI_INTERRUPT_0=32'h00000000,
parameter CPM5_PCIE1_CSR_ISR_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_ISR_ADDR_DECODE_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_IMR_DPLL_NPI_INTERRUPT_3=32'h00000001,
parameter CPM5_PCIE1_CSR_IMR_DPLL_NPI_INTERRUPT_2=32'h00000001,
parameter CPM5_PCIE1_CSR_IMR_DPLL_NPI_INTERRUPT_1=32'h00000001,
parameter CPM5_PCIE1_CSR_IMR_DPLL_NPI_INTERRUPT_0=32'h00000001,
parameter CPM5_PCIE1_CSR_IMR_DPLL_LOCK_TIMEOUT_ERR=32'h00000001,
parameter CPM5_PCIE1_CSR_IMR_ADDR_DECODE_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_IER_DPLL_NPI_INTERRUPT_3=32'h00000000,
parameter CPM5_PCIE1_CSR_IER_DPLL_NPI_INTERRUPT_2=32'h00000000,
parameter CPM5_PCIE1_CSR_IER_DPLL_NPI_INTERRUPT_1=32'h00000000,
parameter CPM5_PCIE1_CSR_IER_DPLL_NPI_INTERRUPT_0=32'h00000000,
parameter CPM5_PCIE1_CSR_IER_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_IER_ADDR_DECODE_ERR=32'h00000001,
parameter CPM5_PCIE1_CSR_IDR_DPLL_NPI_INTERRUPT_3=32'h00000000,
parameter CPM5_PCIE1_CSR_IDR_DPLL_NPI_INTERRUPT_2=32'h00000000,
parameter CPM5_PCIE1_CSR_IDR_DPLL_NPI_INTERRUPT_1=32'h00000000,
parameter CPM5_PCIE1_CSR_IDR_DPLL_NPI_INTERRUPT_0=32'h00000000,
parameter CPM5_PCIE1_CSR_IDR_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_IDR_ADDR_DECODE_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_ITR_DPLL_NPI_INTERRUPT_3=32'h00000000,
parameter CPM5_PCIE1_CSR_ITR_DPLL_NPI_INTERRUPT_2=32'h00000000,
parameter CPM5_PCIE1_CSR_ITR_DPLL_NPI_INTERRUPT_1=32'h00000000,
parameter CPM5_PCIE1_CSR_ITR_DPLL_NPI_INTERRUPT_0=32'h00000000,
parameter CPM5_PCIE1_CSR_ITR_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_ITR_ADDR_DECODE_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_ITR_ADDR_DECODE_ERR=32'h00000000,
parameter CPM5_PCIE1_CSR_ECO_0_ECO_0=32'h00000000,
parameter CPM5_PCIE1_CSR_ECO_1_ECO_1=32'hFFFFFFFF,
parameter CPM5_PCIE1_CSR_WPROTP_ACTIVE=32'h00000000,
parameter CPM5_PCIE1_CSR_USER_TPH_USER_TPH_STT_RD_DATA=32'h00000000,
parameter CPM5_PCIE1_CSR_USER_TPH_USER_TPH_STT_RD_EN=32'h00000000,
parameter CPM5_PCIE1_CSR_USER_TPH_USER_TPH_STT_INDEX=32'h00000000,
parameter CPM5_PCIE1_CSR_USER_TPH_USER_TPH_STT_FUNC_NUM=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_RCVD_EIOS_ANY_LANE_CLEAR=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_GEN34_EQ_MISMATCH_CLEAR=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_EQ_PHASE_CLEAR=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_EQ_IN_PROGRESS_CLEAR=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_RCVD_EIOS_ANY_LANE=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_GEN34_EQ_MISMATCH=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_GEN34_REDO_EQ_SPEED=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_GEN34_REDO_EQUALIZATION=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_GEN2_UPSTREAM_PREFER_DEEMPH=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_EQ_RESET_EIEOS_COUNT=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_EQ_PHASE_3=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_EQ_PHASE_2=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_EQ_PHASE_1=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_EQ_PHASE_0=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_PL_PL_EQ_IN_PROGRESS=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_DSN_LOW_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_DSN_HIGH_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_DEV_ID_PF0_ATTR=32'h0000B03F,
parameter CPM5_PCIE1_CSR_CFG_DEV_ID_PF1_ATTR=32'h0000B13F,
parameter CPM5_PCIE1_CSR_CFG_DEV_ID_PF2_ATTR=32'h0000B23F,
parameter CPM5_PCIE1_CSR_CFG_DEV_ID_PF3_ATTR=32'h0000B33F,
parameter CPM5_PCIE1_CSR_CFG_VEND_ID_ATTR=32'h000010EE,
parameter CPM5_PCIE1_CSR_CFG_REV_ID_PF0_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_REV_ID_PF1_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_REV_ID_PF2_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_REV_ID_PF3_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_SUBSYS_ID_PF0_ATTR=32'h00000007,
parameter CPM5_PCIE1_CSR_CFG_SUBSYS_ID_PF1_ATTR=32'h00000007,
parameter CPM5_PCIE1_CSR_CFG_SUBSYS_ID_PF2_ATTR=32'h00000007,
parameter CPM5_PCIE1_CSR_CFG_SUBSYS_ID_PF3_ATTR=32'h00000007,
parameter CPM5_PCIE1_CSR_CFG_SUBSYS_VEND_ID_ATTR=32'h000010EE,
parameter CPM5_PCIE1_CSR_CFG_DS_PORT_NUMBER_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_DS_BUS_NUMBER_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_DS_DEVICE_NUMBER_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_DS_FUNCTION_NUMBER_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_REQ_PM_TRANSITION_L23_READY_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_LINK_TRAINING_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_CSR_CFG_PM_ASPM_L1_ENTRY_REJECT_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_PM_ASPM_TX_L0S_ENTRY_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_CONFIG_SPACE_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_CSR_CFG_BUS_NUMBER_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_CTRL_STATUS_RESERVED=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_CTRL_STATUS_PL_IO_EN=32'h00000001,
parameter CPM5_PCIE1_CSR_DPLL_CTRL_STATUS_PWRDWN_OVERRIDE_VAL=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_CTRL_STATUS_PWRDWN_OVERRIDE=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_CTRL_STATUS_RST_OVERRIDE_VAL=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_CTRL_STATUS_RST_OVERRIDE=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_CTRL_STATUS_LOCKED=32'h00000000,
parameter CPM5_PCIE1_CSR_CPM_PCIE_DBG_SEL1=32'h00000000,
parameter CPM5_PCIE1_CSR_CPM_PCIE_DBG_SEL0=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_MGMT_DVSEC_CCIX_PDVSEC_SEND_COMPLETION=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_MGMT_DVSEC_CCIX_PDVSEC_FUNCTION_NUMBER=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_MGMT_DVSEC_CCIX_PDVSEC_REGISTER_NUMBER=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_MGMT_DVSEC_MGMT_DEBUG_ACCESS=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_SM_TIMEOUT_ATTR=32'h000007D0,
parameter CPM5_PCIE1_CSR_DPLL_BLOCK_PHYSTATUS=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_BLOCK_PHY_RDY=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_DPLL_RESET=32'h00000000,
parameter CPM5_PCIE1_CSR_DPLL_SM_BYPASS=32'h00000001,
parameter CPM5_PCIE1_CSR_FABRICEN_ATTR=32'h00000001,
parameter CPM5_PCIE1_CSR_CCIX_OPTIMIZED_TLP_TX_AND_RX_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_INTERRUPT_CLEAR=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_INTERRUPT_MSIX_VEC_PENDING_STATUS=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_INTERRUPT_MSI_FAIL=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_INTERRUPT_MSI_SENT=32'h00000000,
parameter CPM5_PCIE1_CSR_PHY_RDY_CFG_CCIX_EDR_DATA_RATE_CHANGE_ACK=32'h00000001,
parameter CPM5_PCIE1_CSR_PHY_RDY_CFG_CCIX_EDR_DATA_RATE_CHANGE_ACK_FROM_PL=32'h00000000,
parameter CPM5_PCIE1_CSR_PHY_RDY_CFG_CCIX_EDR_DATA_RATE_CHANGE_REQ=32'h00000000,
parameter CPM5_PCIE1_CSR_PHY_RDY_CFG_EDR_ENABLE=32'h00000000,
parameter CPM5_PCIE1_CSR_PHY_RDY_XPIPE_TX_RATE=32'h00000000,
parameter CPM5_PCIE1_CSR_PHY_RDY_RCVD=32'h00000000,
parameter CPM5_PCIE1_CSR_PHY_RDY_LTSSM_STATE=32'h00000000,
parameter CPM5_PCIE1_CSR_DIV_OVERRIDE_RSTMASK=32'h00000000,
parameter CPM5_PCIE1_CSR_DIV_OVERRIDE_RST=32'h00000000,
parameter CPM5_PCIE1_CSR_DIV_OVERRIDE_CEMASK=32'h00000000,
parameter CPM5_PCIE1_CSR_DIV_OVERRIDE_CE=32'h00000000,
parameter CPM5_PCIE1_CSR_DIV_OVERRIDE_DIV=32'h00000000,
parameter CPM5_PCIE1_CSR_DIV_OVERRIDE_ENABLE=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_CFG_MSG_DATA_TYPE=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_CFG_MSG_DATA=32'h00000000,
parameter CPM5_PCIE1_CSR_PCIE_CFG_MSG_RECEIVED=32'h00000000,
parameter CPM5_PCIE1_CSR_CFG_VC1_NEGOTIATION_PENDING_LPO=32'h00000000,
parameter CPM5_PCIE1_CSR_ELA_DATA_MUX_SEL_ELA1=32'h00000000,
parameter CPM5_PCIE1_CSR_ELA_DATA_MUX_SEL_ELA0=32'h00000000,
parameter CPM5_PCIE1_CSR_DMA_DBG_SEL1=32'h00000000,
parameter CPM5_PCIE1_CSR_DMA_DBG_SEL0=32'h00000000,
parameter CPM5_PCIE1_ATTR_MISC_CTRL_SLVERR_ENABLE=32'h00000000,
parameter CPM5_PCIE1_ATTR_ISR_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ISR_ADDR_DECODE_ERR=32'h00000000,
parameter CPM5_PCIE1_ATTR_IMR_DPLL_LOCK_TIMEOUT_ERR=32'h00000001,
parameter CPM5_PCIE1_ATTR_IMR_ADDR_DECODE_ERR=32'h00000001,
parameter CPM5_PCIE1_ATTR_IER_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter CPM5_PCIE1_ATTR_IER_ADDR_DECODE_ERR=32'h00000001,
parameter CPM5_PCIE1_ATTR_IDR_DPLL_LOCK_TIMEOUT_ERR=32'h00000000,
parameter CPM5_PCIE1_ATTR_IDR_ADDR_DECODE_ERR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ECO_0_ECO_0=32'h00000000,
parameter CPM5_PCIE1_ATTR_ECO_1_ECO_1=32'hFFFFFFFF,
parameter CPM5_PCIE1_ATTR_CRM_CORE_CLK_FREQ_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_CRM_USER_CLK_FREQ_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_WIDTH_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CQ_STRADDLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CC_STRADDLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_RQ_STRADDLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_RC_STRADDLE_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CQ_ALIGNMENT_MODE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CC_ALIGNMENT_MODE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_RQ_ALIGNMENT_MODE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_RC_ALIGNMENT_MODE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_RX_MSG_INTFC_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_MSG_ROUTE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_RX_PARITY_EN_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_TX_PARITY_EN_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_CLIENT_TAG_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_TAGS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_RX_TAG_SCALING_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_TX_TAG_SCALING_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_COMPL_TIMEOUT_REG0_ATTR=32'h00BEBC20,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_COMPL_TIMEOUT_REG1_ATTR=32'h02FAF080,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_LEGACY_MODE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_MESSAGE_RID_CHECK_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_MSIX_TO_RAM_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_MSIX_FROM_RAM_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_INTERNAL_MSIX_TABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_INTERNAL_MSIX_TABLE_PBA_OFFSET_ATTR=32'h00010800,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_SIM_SHORT_CPL_TIMEOUT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CCIX_TX_REGISTERED_TREADY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CCIX_TX_CREDIT_LIMIT_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CCIX_RX_CREDIT_LIMIT_ATTR=32'h0000003F,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CQ_POISON_DISCARD_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_EXTEND_CPL_TIMEOUT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_RQ_CC_REGISTERED_TREADY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_ENABLE_10B_TAGS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_PASID_UR_CHECK_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_IF_CQ_EN_POISONED_MEM_WR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AXISTEN_USER_SPARE_ATTR=32'h00000100,
parameter CPM5_PCIE1_ATTR_PM_ASPML0S_TIMEOUT_ATTR=32'h00001500,
parameter CPM5_PCIE1_ATTR_PM_L1_REENTRY_DELAY_ATTR=32'h0000C350,
parameter CPM5_PCIE1_ATTR_PM_ASPML1_ENTRY_DELAY_ATTR=32'h000007D0,
parameter CPM5_PCIE1_ATTR_PM_ENABLE_SLOT_POWER_CAPTURE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PM_PME_TURNOFF_ACK_DELAY_ATTR=32'h00000100,
parameter CPM5_PCIE1_ATTR_PL_UPSTREAM_FACING_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_LINK_CAP_MAX_LINK_WIDTH_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_PL_LINK_CAP_MAX_LINK_SPEED_ATTR=32'h00000010,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_DC_BALANCE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_EI_INFER_IN_L0_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_N_FTS_ATTR=32'h000000FF,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_UPCONFIG_CAPABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_RETRAIN_ON_FRAMING_ERROR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_RETRAIN_ON_SPECIFIC_FRAMING_ERROR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_RETRAIN_ON_EB_ERROR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_REPORT_ALL_PHY_ERRORS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_LFSR_UPDATE_ON_SKP_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_LANE0_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE1_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE2_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE3_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE4_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE5_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE6_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE7_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE8_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE9_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE10_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE11_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE12_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE13_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE14_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE15_EQ_CONTROL_L_ATTR=32'h77777777,
parameter CPM5_PCIE1_ATTR_PL_LANE0_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE1_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE2_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE3_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE4_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE5_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE6_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE7_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE8_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE9_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE10_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE11_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE12_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE13_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE14_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_LANE15_EQ_CONTROL_H_ATTR=32'h00007777,
parameter CPM5_PCIE1_ATTR_PL_EQ_BYPASS_PHASE23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_ADAPT_ITER_COUNT_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_PL_EQ_ADAPT_REJECT_RETRY_COUNT_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_EQ_SHORT_ADAPT_PHASE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_ADAPT_DISABLE_COEFF_CHECK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_ADAPT_DISABLE_PRESET_CHECK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_DEFAULT_TX_PRESET_ATTR=32'h00000444,
parameter CPM5_PCIE1_ATTR_PL_EQ_DEFAULT_RX_PRESET_HINT_ATTR=32'h00000033,
parameter CPM5_PCIE1_ATTR_PL_EQ_DISABLE_MISMATCH_CHECK_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_EQ_RX_ADV_EQ_PER_DATA_RATE_ENABLE_ATTR=32'h0000001F,
parameter CPM5_PCIE1_ATTR_PL_EQ_RX_ADAPTATION_MODE_ATTR=32'h00000005,
parameter CPM5_PCIE1_ATTR_PL_EQ_RX_ADAPT_EQ_PHASE0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_RX_ADAPT_EQ_PHASE1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RX_L0S_EXIT_TO_RECOVERY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_8G_EQ_TS2_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_AUTO_EQ_SPEED_CHANGE_TO_GEN4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_AUTO_EQ_SPEED_CHANGE_TO_GEN3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_AUTO_SPEED_CHANGE_TO_GEN2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DESKEW_ON_SKIP_IN_GEN12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_INFER_EI_DISABLE_REC_RC_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_INFER_EI_DISABLE_REC_SPD_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_INFER_EI_DISABLE_LPBK_ACTIVE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_RX_ADAPT_TIMER_RRL_GEN3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RX_ADAPT_TIMER_RRL_CLOBBER_TX_TS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RX_ADAPT_TIMER_RRL_GEN4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RX_ADAPT_TIMER_CLWS_GEN3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RX_ADAPT_TIMER_CLWS_CLOBBER_TX_TS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RX_ADAPT_TIMER_CLWS_GEN4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_LANE_REVERSAL_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_CFG_STATE_ROBUSTNESS_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_REDO_EQ_SOURCE_SELECT_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_DEEMPH_SOURCE_SELECT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EXIT_LOOPBACK_ON_EI_ENTRY_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_QUIESCE_GUARANTEE_DISABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_SRIS_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_SRIS_SKPOS_GEN_SPD_VEC_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_SRIS_SKPOS_REC_SPD_VEC_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RETIMER_PRESENCE_DETECTION_SUPPORTED_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_TWO_RETIMER_PRESENCE_DETECTION_SUPPORTED_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_CTRL_SKP_GEN_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_CTRL_SKP_PARITY_AND_CRC_CHECK_DISABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_SIM_FAST_LINK_TRAINING_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_5_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_6_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_7_ATTR=32'h00000006,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_8_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_9_ATTR=32'h0000000C,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_A_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_B_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_C_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_D_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_E_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_PRECUR_F_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_0_ATTR=32'h00000014,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_1_ATTR=32'h0000000C,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_2_ATTR=32'h00000010,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_3_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_7_ATTR=32'h00000010,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_8_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_A_ATTR=32'h0000001A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_B_ATTR=32'h0000001A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_C_ATTR=32'h0000001A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_D_ATTR=32'h0000001A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_E_ATTR=32'h0000001A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_POSTCUR_F_ATTR=32'h0000001A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_0_ATTR=32'h0000003C,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_1_ATTR=32'h00000044,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_2_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_3_ATTR=32'h00000046,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_4_ATTR=32'h00000050,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_5_ATTR=32'h00000048,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_6_ATTR=32'h00000046,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_7_ATTR=32'h0000003A,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_8_ATTR=32'h0000003E,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_9_ATTR=32'h00000044,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_A_ATTR=32'h00000036,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_B_ATTR=32'h00000036,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_C_ATTR=32'h00000036,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_D_ATTR=32'h00000036,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_E_ATTR=32'h00000036,
parameter CPM5_PCIE1_ATTR_PL_EQ_TX_MAINCUR_F_ATTR=32'h00000036,
parameter CPM5_PCIE1_ATTR_PL_EQ_LF_ATTR=32'h0000000C,
parameter CPM5_PCIE1_ATTR_PL_EQ_FS_ATTR=32'h00000028,
parameter CPM5_PCIE1_ATTR_PL_EQ_LP_TXPRESET_ATTR=32'h00077777,
parameter CPM5_PCIE1_ATTR_PL_EQ_LP_TXPRESET2_ATTR=32'h00077777,
parameter CPM5_PCIE1_ATTR_PL_EQ_RX_ADAPT_TIMER_ATTR=32'h001E8480,
parameter CPM5_PCIE1_ATTR_PL_EQ_RX_ADAPT_TIMER_SIM_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_EQ_RX_ADAPT_SIM_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_SELF_TRAIN_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_ENABLE_CCIX_EDR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_ENABLE_CCIX_EDR_REACH_MODE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RECALIBRATION_NEEDED_ON_ESM_RATE01_PROGRAMMING_CHANGE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_CCIX_ESM_CALIBRATION_TIMEOUT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_CCIX_ESM_EXTENDED_EQ_TIMEOUT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_LANE0_CCIX_EDR_EQ_CONTROL_ATTR=32'h00003F00,
parameter CPM5_PCIE1_ATTR_PL_LANE1_CCIX_EDR_EQ_CONTROL_ATTR=32'h00003F00,
parameter CPM5_PCIE1_ATTR_PL_LANE2_CCIX_EDR_EQ_CONTROL_ATTR=32'h00003F00,
parameter CPM5_PCIE1_ATTR_PL_LANE3_CCIX_EDR_EQ_CONTROL_ATTR=32'h00003F00,
parameter CPM5_PCIE1_ATTR_PL_LANE4_CCIX_EDR_EQ_CONTROL_ATTR=32'h00003F00,
parameter CPM5_PCIE1_ATTR_PL_LANE5_CCIX_EDR_EQ_CONTROL_ATTR=32'h00003F00,
parameter CPM5_PCIE1_ATTR_PL_LANE6_CCIX_EDR_EQ_CONTROL_ATTR=32'h00003F00,
parameter CPM5_PCIE1_ATTR_PL_LANE7_CCIX_EDR_EQ_CONTROL_ATTR=32'h00003F00,
parameter CPM5_PCIE1_ATTR_PL_EQ_DEFAULT_CCIX_EDR_TX_PRESET_ATTR=32'h00000044,
parameter CPM5_PCIE1_ATTR_PL_ESM0_CTRL_SKP_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_PASID_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_ENABLE_OVERRIDE_MARGIN_MAX_NUM_LANES_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_MARGIN_MAX_NUM_LANES_ATTR=32'h0000000F,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_WAIT_FOR_BROADCAST_RESP_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_LANE_MARGIN_STATUS_RST_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_EXIT_LM_GT_WORKAROUND_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_TS_CLOBBER_TS_IDENTIFIER_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_LPBK_SLAVE_ENABLE_INFEREI_AT_SPEEDS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_ENABLE_GEN4_EIEOS_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_POLARITY_FIX_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_CLWA_CNT_RST_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_SKP_ANY_LANE_L0S_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_DET_QUIET_ENABLE_PHYSTATUS_CHECK_ALL_LANES_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RCVLCK_DISABLE_ADD_DEFAULT_LNK_AUTO_BW_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RCVLCK_DISABLE_USP_EXTN_SYNC_CHECK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_TRANS_DETECT_FROM_RECSP_1MS_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_EDR_DATA_RATE_CHANGE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_OVERRIDE_DEEMPH_LVL_TOZERO_PL2CFG_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_SYNC_SELECT_ON_START_BLK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_ENABLE_EQBRIDGE_8G_EQTS2_FIX_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_GEN5_EIEOS_PATTERN_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_GEN5_SEND_TWO_EIEOS_PATTERN_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_GEN5_SKP_OS_PATTERN_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_GEN5_SDS_OS_PATTERN_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_GEN5_PRE_CODING_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_GEN5_EQ_IN_LB_DISABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_GEN5_EQ_SUPPORTED_MODES_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_DISABLE_AUTO_EQ_SPEED_CHANGE_TO_GEN5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RX_ADAPT_TIMER_RRL_GEN5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_RX_ADAPT_TIMER_CLWS_GEN5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_SKP_END_DISABLE_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PL_DEBUG_RS_TO_DISABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PL_DEBUG_DISABLE_EQ_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_USER_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_USER_SPARE2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_USER_SPARE3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PL_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR1_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR2_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR3_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR4_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR5_ATTR=32'h00000005,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR6_ATTR=32'h00000006,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR7_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR8_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR9_ATTR=32'h00000009,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR10_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR11_ATTR=32'h0000000B,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR12_ATTR=32'h0000000C,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR13_ATTR=32'h0000000D,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR14_ATTR=32'h0000000E,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR15_ATTR=32'h0000000F,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR16_ATTR=32'h00000010,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR17_ATTR=32'h00000011,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR18_ATTR=32'h00000012,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR19_ATTR=32'h00000013,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR20_ATTR=32'h00000014,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR21_ATTR=32'h00000015,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR22_ATTR=32'h00000016,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR23_ATTR=32'h00000017,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR24_ATTR=32'h00000018,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR25_ATTR=32'h00000019,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR26_ATTR=32'h0000001A,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR27_ATTR=32'h0000001B,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR28_ATTR=32'h0000001C,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR29_ATTR=32'h0000001D,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR30_ATTR=32'h0000001E,
parameter CPM5_PCIE1_ATTR_GT_EQ_PRE_CUR31_ATTR=32'h0000001F,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR1_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR2_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR3_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR4_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR5_ATTR=32'h00000005,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR6_ATTR=32'h00000006,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR7_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR8_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR9_ATTR=32'h00000009,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR10_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR11_ATTR=32'h0000000B,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR12_ATTR=32'h0000000C,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR13_ATTR=32'h0000000D,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR14_ATTR=32'h0000000E,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR15_ATTR=32'h0000000F,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR16_ATTR=32'h00000010,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR17_ATTR=32'h00000011,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR18_ATTR=32'h00000012,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR19_ATTR=32'h00000013,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR20_ATTR=32'h00000014,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR21_ATTR=32'h00000015,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR22_ATTR=32'h00000016,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR23_ATTR=32'h00000017,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR24_ATTR=32'h00000018,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR25_ATTR=32'h00000019,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR26_ATTR=32'h0000001A,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR27_ATTR=32'h0000001B,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR28_ATTR=32'h0000001C,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR29_ATTR=32'h0000001D,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR30_ATTR=32'h0000001E,
parameter CPM5_PCIE1_ATTR_GT_EQ_POST_CUR31_ATTR=32'h0000001F,
parameter CPM5_PCIE1_ATTR_LL_ACK_TIMEOUT_EN_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_ACK_TIMEOUT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_ACK_TIMEOUT_FUNC_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_REPLAY_TIMEOUT_EN_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_REPLAY_TIMEOUT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_REPLAY_TIMEOUT_FUNC_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_REPLAY_TO_RAM_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_REPLAY_FROM_RAM_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_DISABLE_SCHED_TX_NAK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_TX_TLP_PARITY_CHK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_RX_TLP_PARITY_GEN_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_LL_UFC_ARBITER_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_LL_HOLD_VCX_TXINITFC_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_FEATURE_EN_DLLP_EXCHANGE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_LL_FEATURE_EN_FC_SCALING_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_LL_FEATURE_EN_FC_SCALING_SCALE_FACTOR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_ENHANCED_REPLAY_TIMER_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_LL_TX_STALL_ON_ASPM_L1_ENTRY_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_TX_STALL_ON_PPM_L1_ENTRY_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_TX_PARITY_CHECK_CHANGE_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_USER_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LL_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_IS_SWITCH_PORT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_IS_ADV_SWT_PORT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CFG_REQUEST_INTFC_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CFG_MGMT2_INTFC_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CFG_BYPASS_MODE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CFG_BYPASS_BAR_MATCH_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CFG_BYPASS_NUM_DSP_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CFG_BYPASS_NUM_USP_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_RAM_ECC_ERR_CHK_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PERFUNC_NUM_MSG_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_PF_ENABLE_REG_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_CD_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_CD_NON_SCALE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_CD_VC1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_CH_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_CH_NON_SCALE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_CH_VC1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_COMPLETION_RAM_SIZE_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_TL_COMPLETION_RAM_NUM_TLPS_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_NPD_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_NPD_VC1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_NP_FIFO_NUM_TLPS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_NPH_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_NPH_VC1_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_PD_ATTR=32'h000003E0,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_PD_VC1_ATTR=32'h000003E0,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_PH_ATTR=32'h00000020,
parameter CPM5_PCIE1_ATTR_TL_CREDITS_PH_VC1_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_TL_RX_COMPLETION_TO_RAM_WRITE_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_RX_COMPLETION_TO_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_RX_COMPLETION_FROM_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_POSTED_RAM_SIZE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_RX_POSTED_TO_RAM_WRITE_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_RX_POSTED_TO_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_RX_POSTED_FROM_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_TX_MUX_STRICT_PRIORITY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_TX_TLP_STRADDLE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_TX_TLP_TERMINATE_PARITY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_FC_UPDATE_MIN_INTERVAL_TLP_COUNT_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_TL_FC_UPDATE_MIN_INTERVAL_TLP_COUNT_VC1_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_TL_FC_UPDATE_MIN_INTERVAL_TIME_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_TL_FC_UPDATE_MIN_INTERVAL_TIME_VC1_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_TL_FEATURE_ENABLE_FC_SCALING_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_RX_CCIX_FIFO_RAM_SIZE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_TL_RX_CCIX_FIFO_TO_RAM_WRITE_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_RX_CCIX_FIFO_TO_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_RX_CCIX_FIFO_FROM_RAM_READ_PIPELINE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_DISABLE_RX_FLOW_CTL_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_USER_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_FT_MODE_EN_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_TL_RX_CCIX_FIFO_DISABLE_ECC_FIX_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_DISABLE_CMPL_FINITE_CREDIT_CHECK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL_DISABLE_OVERFLOW_REPORTING_FIX_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_TX_TUSER_CTRL_PARITY_CHECK_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_TX_TUSER_DATA_PARITY_CHECK_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_0_ATTR=32'h00058000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CLASS_CODE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_INTERRUPT_PIN_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_0_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_1_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_2_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_3_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_4_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_5_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_6_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_7_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_8_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_9_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_10_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_11_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_12_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_13_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_14_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_CAPABILITY_POINTER_15_ATTR=32'h00000040,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_0_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_1_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_2_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_3_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_4_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_5_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_6_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_7_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_8_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_9_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_10_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_11_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_12_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_13_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_14_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_15_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_VENDOR_ID_ATTR_OVERRIDE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_0_ATTR=32'h0000B03F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_1_ATTR=32'h0000B13F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_2_ATTR=32'h0000B23F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_3_ATTR=32'h0000B33F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_4_ATTR=32'h0000B43F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_5_ATTR=32'h0000B53F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_6_ATTR=32'h0000B63F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_7_ATTR=32'h0000B73F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_8_ATTR=32'h0000B83F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_9_ATTR=32'h0000B93F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_10_ATTR=32'h0000BA3F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_11_ATTR=32'h0000BB3F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_12_ATTR=32'h0000BC3F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_13_ATTR=32'h0000BD3F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_14_ATTR=32'h0000BE3F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_15_ATTR=32'h0000BF3F,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEVICE_ID_ATTR_OVERRIDE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_REVISION_ID_ATTR_OVERRIDE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_0_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_1_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_2_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_3_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_4_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_5_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_6_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_7_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_8_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_9_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_10_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_11_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_12_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_13_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_14_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_15_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_ID_ATTR_OVERRIDE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_0_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_1_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_2_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_3_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_4_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_5_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_6_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_7_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_8_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_9_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_10_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_11_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_12_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_13_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_14_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_15_ATTR=32'h000010EE,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SUB_SYSTEM_VENDOR_ID_ATTR_OVERRIDE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VF0_CAPABILITY_POINTER_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_LEGACY_CFG_EXTEND_INTERFACE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_EXTENDED_CFG_EXTEND_INTERFACE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LEGACY_CFG_LARGE_SIZE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_EXTENDED_CFG_LARGE_SIZE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CMDSTAT_EN_INT_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_TL2CFG_IF_PARITY_CHK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_HEADER_TYPE_OVERRIDE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CFG_SPEC_4_0_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_CFG_SPEC_5_0_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_CFG_USER_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CFG_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_0_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_1_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_2_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_3_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_4_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_5_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_6_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_7_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_8_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_9_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_10_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_11_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_12_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_13_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_14_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_CONTROL_15_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_0_ATTR=32'h0000000D,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_1_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_2_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_3_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_4_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_5_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_6_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_7_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_8_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_9_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_10_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_11_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_12_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_13_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_14_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR0_APERTURE_SIZE_15_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR1_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR2_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR3_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR4_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_BAR5_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_ENABLE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_EXPANSION_ROM_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_PCIE_CAP_NEXTPTR_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_0_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_1_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_2_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_3_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_DEV_CAP_MAX_PAYLOAD_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP_EXT_TAG_SUPPORTED_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP_ENDPOINT_L0S_LATENCY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP_ENDPOINT_L1_LATENCY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP_FUNCTION_LEVEL_RESET_CAPABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_ASPM_SUPPORT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CONTROL_RCB_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_LINK_STATUS_SLOT_CLOCK_CONFIG_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN1_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN2_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN3_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN4_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L0S_EXIT_LATENCY_COMCLK_GEN5_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN1_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN2_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN3_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN4_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_COMCLK_GEN5_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN1_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN2_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN3_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN4_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_LINK_CAP_L1_EXIT_LATENCY_GEN5_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_CPL_TIMEOUT_DISABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_32B_ATOMIC_COMPLETER_SUPPORT_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_64B_ATOMIC_COMPLETER_SUPPORT_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_128B_CAS_ATOMIC_COMPLETER_SUPPORT_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_LTR_SUPPORT_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_TPH_COMPLETER_SUPPORT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_OBFF_SUPPORT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_ARI_FORWARD_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CONTROL2_PERMIT_IDO_REQ_EN_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CONTROL2_PERMIT_IDO_CPL_EN_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_ACS_VIOLATION_ERR_SUPPORT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_ERR_COR_SUBCLASS_CAPABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_IMMEDIATE_READINESS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DRS_SUPPORT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_FRS_SUPPORT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_0_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_1_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_2_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_3_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_4_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_5_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_6_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_7_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_8_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_9_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_10_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_11_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_12_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_13_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_14_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_NEXTPTR_15_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_PERVECMASKCAP_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_MSI_CAP_MULTIMSGCAP_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_0_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_1_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_2_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_3_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_4_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_5_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_6_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_7_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_8_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_9_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_10_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_11_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_12_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_13_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_14_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_15_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_16_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_17_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_18_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_19_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_20_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_21_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_22_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_23_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_24_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_25_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_26_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_27_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_28_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_29_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_30_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_NEXTPTR_31_ATTR=32'h00000070,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_BIR_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_0_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_1_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_2_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_3_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_4_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_5_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_6_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_7_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_8_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_9_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_10_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_11_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_12_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_13_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_14_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_15_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_PBA_OFFSET_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_BIR_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_0_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_1_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_2_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_3_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_4_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_5_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_6_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_7_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_8_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_9_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_10_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_11_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_12_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_13_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_14_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_15_ATTR=32'h00000008,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_OFFSET_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_CAP_TABLE_SIZE_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MSIX_INTERLOCK_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_0_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_1_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_2_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_3_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_4_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_5_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_6_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_7_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_8_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_9_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_10_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_11_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_12_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_13_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_14_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_15_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_16_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_17_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_18_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_19_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_20_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_21_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_22_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_23_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_24_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_25_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_26_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_27_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_28_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_29_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_30_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_ZFX_MSIX_VECTOR_COUNT_31_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PF0_PM_CAP_ID_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_0_ATTR=32'h00000048,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_1_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_2_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_3_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_4_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_5_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_6_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_7_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_8_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_9_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_10_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_11_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_12_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_13_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_14_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PFX_PM_CAP_NEXTPTR_15_ATTR=32'h00000060,
parameter CPM5_PCIE1_ATTR_PF0_PM_CAP_PMESUPPORT_D3HOT_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PM_CAP_PMESUPPORT_D3COLD_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PM_CAP_PMESUPPORT_D1_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PM_CAP_PMESUPPORT_D0_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PM_CAP_SUPP_D1_STATE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PM_CAP_VER_ID_ATTR=32'h00000003,
parameter CPM5_PCIE1_ATTR_PF0_PM_CSR_NOSOFTRESET_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PM_ENABLE_L23_ENTRY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PM_IMMEDIATE_READINESS_ON_RETURN_TO_D0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DNSTREAM_LINK_NUM_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ROOT_CAP_CRS_SW_VISIBILITY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AER_CAP_PERMIT_ROOTERR_UPDATE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LINK_CONTROL2_SELECTABLE_DEEMPH_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_AUTO_FLR_RESPONSE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DELAYED_FLR_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_0_ATTR=32'h000001C0,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_1_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_2_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_3_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_4_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_5_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_6_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_7_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_8_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_9_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_10_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_11_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_12_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_13_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_14_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DSN_CAP_NEXTPTR_15_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_DSN_CAP_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_PTM_CAP_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_PTM_CAP_VER_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PTM_CAP_NEXTPTR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_PTM_REQUESTER_CAPABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_PTM_RESPONDER_CAPABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_PTM_ROOT_CAPABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_PTM_EPTM_CAPABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_PTM_LOCAL_CLOCK_GRANULARITY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DMWR_REQUESTER_SUPPORTED_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DMWR_COMPLETER_SUPPORTED_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_DMWR_ROUTING_SUPPORTED_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_VC_CAP_VER_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_VC_CAP_NEXTPTR_ATTR=32'h000003A0,
parameter CPM5_PCIE1_ATTR_PF0_VC_CAP_ENABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_VC_ARB_TBL_OFFSET_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_VC_ARB_CAPABILITY_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_VC_EXTENDED_COUNT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_VC_LOW_PRIORITY_EXTENDED_COUNT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_SECONDARY_PCIE_CAP_NEXTPTR_ATTR=32'h000003A0,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_0_ATTR=32'h000001C0,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_1_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_2_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_3_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_4_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_5_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_6_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_7_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_8_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_9_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_10_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_11_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_12_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_13_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_14_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_AER_CAP_NEXTPTR_15_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PF0_AER_CAP_ECRC_GEN_AND_CHECK_CAPABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_FORCE_ANFE_POISONED_CFGWR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_FORCE_ANFE_POISONED_AXI_REQUEST_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_FORCE_ANFE_POISONED_AXI_COMPLETION_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ARI_CAP_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_0_ATTR=32'h000001C0,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_1_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_2_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_3_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ARI_CAP_NEXTPTR_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_ARI_CAP_VER_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_ARI_CAP_NEXT_FUNC_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_LTR_CAP_NEXTPTR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_LTR_CAP_VER_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_LTR_CAP_MAX_SNOOP_LAT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_LTR_CAP_MAX_NOSNOOP_LAT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LTR_TX_MESSAGE_ON_LTR_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LTR_TX_MESSAGE_ON_FUNC_POWER_STATE_CHANGE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_LTR_TX_MESSAGE_MINIMUM_INTERVAL_ATTR=32'h00000250,
parameter CPM5_PCIE1_ATTR_SRIOV_CAP_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_0_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_1_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_2_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_3_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_4_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_5_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_6_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_7_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_8_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_9_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_NEXTPTR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_0_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_1_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_2_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_3_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_4_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_5_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_6_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_7_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_8_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_9_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_10_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_11_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_12_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_13_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_14_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_VER_15_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_ARI_CAPBL_HIER_PRESERVED_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_0_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_1_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_2_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_3_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_4_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_5_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_6_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_7_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_8_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_9_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_10_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_11_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_12_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_13_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_14_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_INITIAL_VF_15_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_0_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_1_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_2_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_3_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_4_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_5_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_6_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_7_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_8_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_9_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_10_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_11_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_12_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_13_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_14_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_CAP_TOTAL_VF_15_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FUNC_DEP_LINK_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_0_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_1_ATTR=32'h00000007,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_2_ATTR=32'h0000000A,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_3_ATTR=32'h0000000D,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_4_ATTR=32'h00000010,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_5_ATTR=32'h00000013,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_6_ATTR=32'h00000016,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_7_ATTR=32'h00000019,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_8_ATTR=32'h0000001C,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_9_ATTR=32'h0000001F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_10_ATTR=32'h00000022,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_11_ATTR=32'h00000025,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_12_ATTR=32'h00000028,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_13_ATTR=32'h0000002B,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_14_ATTR=32'h0000002E,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_FIRST_VF_OFFSET_15_ATTR=32'h00000031,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_0_ATTR=32'h0000C03F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_1_ATTR=32'h0000C13F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_2_ATTR=32'h0000C23F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_3_ATTR=32'h0000C33F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_4_ATTR=32'h0000C43F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_5_ATTR=32'h0000C53F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_6_ATTR=32'h0000C63F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_7_ATTR=32'h0000C73F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_8_ATTR=32'h0000C83F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_9_ATTR=32'h0000C93F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_10_ATTR=32'h0000CA3F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_11_ATTR=32'h0000CB3F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_12_ATTR=32'h0000CC3F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_13_ATTR=32'h0000CD3F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_14_ATTR=32'h0000CE3F,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_VF_DEVICE_ID_15_ATTR=32'h0000CF3F,
parameter CPM5_PCIE1_ATTR_PF0_SRIOV_VF_STRIDE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_0_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_1_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_2_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_3_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_4_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_5_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_6_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_7_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_8_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_9_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_10_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_11_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_12_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_13_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_14_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_SUPPORTED_PAGE_SIZE_15_ATTR=32'h00000553,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_0_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_1_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_2_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_3_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_4_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_5_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_6_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_7_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_8_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_9_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_10_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_11_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_12_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_13_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_14_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_CONTROL_15_ATTR=32'h00000004,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR0_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR1_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR2_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR3_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR4_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_SRIOV_BAR5_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_ON_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_NEXTPTR_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_INV_QUEUE_DEPTH_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ATS_CAP_MEM_ATTR_SUPP_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_ON_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_0_ATTR=32'h000003A0,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_0_ATTR=32'h000003A0,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_1_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_1_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_2_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_2_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_3_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_3_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_4_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_4_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_5_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_5_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_6_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_6_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_7_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_7_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_8_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_8_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_9_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_9_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_10_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_10_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_11_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_11_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_12_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_12_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_13_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_13_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_14_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_14_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_15_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_CAP_NEXTPTR_15_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_OST_PR_CAPACITY_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PRI_STATUS_PRG_RESP_PASID_REQD_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_SPEC_1_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_OPT_TLP_GEN_AND_RECEPT_EN_CONTROL_INTERNAL_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_VENDOR_ID_ATTR=32'h00001E2C,
parameter CPM5_PCIE1_ATTR_CCIX_TRANSPORT_PF0_DVSEC_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_PROTOCOL_PF0_DVSEC_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_PROTOCOL_PF1_DVSEC_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_CFG_MGMT_MUX_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_TX_CREDIT_CHECK_DISABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_PER_MESSAGE_CAP_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_CCIX_DELAYED_CFG_CPL_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_CCIX_PDVSEC_RAM_RW_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_TDVSEC_CAP_NEXTPTR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_TDVSEC_CAP_VENDOR_ID_ATTR=32'h00001E2C,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_TDVSEC_CAP_REVISION_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_TDVSEC_CAP_LENGTH_ATTR=32'h00000044,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_TDVSEC_CAP_ID_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_TDVSEC_CCIX_VC_BYTE_OFFSET_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_CCIX_DIRECT_ATTACH_MODE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_ESM_QUICK_EQ_TIMEOUT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_CAP_NEXTPTR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_CAP_VENDOR_ID_ATTR=32'h00001E2C,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_CAP_REVISION_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_CAP_LENGTH_ATTR=32'h0000075C,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_CAP_ID_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_PCSR_START_ADDR_ATTR=32'h00000680,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_PCSR_SIZE_ATTR=32'h0000017C,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_PCR_START_ADDR_ATTR=32'h00000800,
parameter CPM5_PCIE1_ATTR_PF0_CCIX_PDVSEC_PCR_SIZE_ATTR=32'h000005B0,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_CAP_NEXTPTR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_CAP_VENDOR_ID_ATTR=32'h00001E2C,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_CAP_REVISION_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_CAP_LENGTH_ATTR=32'h0000075C,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_CAP_ID_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_PCSR_START_ADDR_ATTR=32'h00000800,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_PCSR_SIZE_ATTR=32'h00000100,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_PCR_START_ADDR_ATTR=32'h00000680,
parameter CPM5_PCIE1_ATTR_PF1_CCIX_PDVSEC_PCR_SIZE_ATTR=32'h00000160,
parameter CPM5_PCIE1_ATTR_CCIX_PDVSEC_CPL_TIMEOUT_ATTR=32'h00000100,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_10B_TAG_REQUESTER_SUPPORTED_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_DEV_CAP2_10B_TAG_COMPLETER_SUPPORTED_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_VFGX_10B_TAG_REQUESTER_SUPPORTED_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_PL16_CAP_ON_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PL16_CAP_NEXTPTR_ATTR=32'h00000400,
parameter CPM5_PCIE1_ATTR_PF0_PL16_CAP_VER_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PL16_CAP_ID_ATTR=32'h00000026,
parameter CPM5_PCIE1_ATTR_PF0_PL32_CAP_ON_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PL32_CAP_NEXTPTR_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_PF0_PL32_CAP_VER_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_PL32_CAP_ID_ATTR=32'h0000002A,
parameter CPM5_PCIE1_ATTR_PF0_MARGINING_CAP_ON_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_MARGINING_CAP_NEXTPTR_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PF0_MARGINING_CAP_VER_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_MARGINING_CAP_ID_ATTR=32'h00000027,
parameter CPM5_PCIE1_ATTR_PF0_MARGINING_USES_DRVR_SW_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PF0_MARGINING_MARGINBLK_DISABLE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_DLL_FEATURE_CAP_ON_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_0_ATTR=32'h000003B0,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_1_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_2_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_3_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_4_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_5_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_6_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_7_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_8_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_9_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_10_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_11_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_12_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_13_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_14_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PFX_DLL_FEATURE_CAP_NEXTPTR_15_ATTR=32'h00000450,
parameter CPM5_PCIE1_ATTR_PF0_DLL_FEATURE_CAP_VER_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PF0_DLL_FEATURE_CAP_ID_ATTR=32'h00000025,
parameter CPM5_PCIE1_ATTR_PF0_PASID_CAP_ON_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_NEXTPTR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_EXEC_PERM_SUPP_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_PRIVIL_MODE_SUPP_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_PFX_PASID_CAP_MAX_PASID_WIDTH_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_0_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_ON_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_0_ATTR=32'h00000460,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_1_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_2_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_3_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_4_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_5_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_6_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_7_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_8_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_9_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_10_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_11_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_12_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_13_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_14_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_15_ATTR=32'h000005F0,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ZFX_ACS_CAP_NEXTPTR_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_CONFIGURE_OVERRIDE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_CAP_NEXTPTR_ATTR=32'h000003A0,
parameter CPM5_PCIE1_ATTR_MCAP_VSEC_ID_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_MCAP_VSEC_REV_ATTR=32'h00000002,
parameter CPM5_PCIE1_ATTR_MCAP_VSEC_LEN_ATTR=32'h0000001C,
parameter CPM5_PCIE1_ATTR_MCAP_INTERRUPT_ON_MCAP_EOS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_INTERRUPT_ON_MCAP_ERROR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_INPUT_GATE_DESIGN_SWITCH_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_EOS_DESIGN_SWITCH_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_GATE_MEM_ENABLE_DESIGN_SWITCH_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_GATE_IO_ENABLE_DESIGN_SWITCH_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_MCAP_CFG_SLAVE_BLOCK_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_AXIST_DISABLE_FEATURE_BIT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_TL_DISABLE_RX_TLP_ORDER_CHECKS_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_TL_DISABLE_FC_TIMEOUT_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_PL_DISABLE_SCRAMBLING_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_PL_DISABLE_REC_ENTRY_ON_DYNAMIC_DSKEW_FLD_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_PL_DISABLE_REC_ENTRY_ON_RX_BUFFER_UNDER_OVER_FLOW_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_PL_DISABLE_LES_UPDATE_ON_SKP_ERROR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_PL_DISABLE_LES_UPDATE_ON_SKP_PARITY_ERROR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_PL_DISABLE_LES_UPDATE_ON_DEFRAMER_ERROR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_PL_SIM_RESET_LFSR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_PL_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_TL_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_AXI4ST_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_CAR_SPARE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DEBUG_NO_STICKY_RESET_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_SHADOW_REGSPACE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_INTERNAL_REGSPACE_ENABLE_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_CONTROL_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR0_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_CONTROL_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR1_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_CONTROL_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR2_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_CONTROL_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR3_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_CONTROL_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR4_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_CONTROL_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_BAR5_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_ENABLE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_EXPANSION_ROM_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_BIR_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_PBA_OFFSET_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_BIR_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_OFFSET_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_CAP_TABLE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWTM_MSIX_VECTOR_COUNT_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_CONTROL_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR0_APERTURE_SIZE_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_CONTROL_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_9_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_10_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_11_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_12_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_13_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_14_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_15_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_16_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_17_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_18_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_19_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_20_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_21_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_22_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_23_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_24_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_25_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_26_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_27_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_28_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_29_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_30_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_ADV_SWT_DSPN_BAR1_APERTURE_SIZE_31_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_DESIGN_USE_MODE_ATTR=32'h00000001,
parameter CPM5_PCIE1_ATTR_TEST_MODE_PIN_CHAR_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT4_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT5_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT6_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT7_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BIT8_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BYTE0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BYTE1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BYTE2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_BYTE3_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_WORD0_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_WORD1_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_WORD2_ATTR=32'h00000000,
parameter CPM5_PCIE1_ATTR_SPARE_WORD3_ATTR=32'h00000000,
parameter LPD_SLCR_LPD_CCI_CFG_1_ORDERED_WR_OBSERVE=32'h0000003F,
parameter CPM5_SLCR_L2_CTRL_CLK_EN_0=32'h00000000,
parameter CPM5_SLCR_L2_CTRL_CLK_EN_1=32'h00000000,
parameter CPM5_CRX_RST_DBG_RESET=32'h00000000,
parameter CPM5_SLCR_L2_BYPASS_EN_0=32'h00000000,
parameter CPM5_SLCR_L2_BYPASS_EN_1=32'h00000000,
parameter CPM5_CRX_RST_PCIE1_RESET=32'h00000000,
parameter CPM_PCSR_LOCK_LOCK=32'hF9E8D7C6,
parameter CPM_PCSR_PSR_PCSRLOCK=32'h00000001,
parameter CPM_PCSR_LOCK_LOCK=32'h00000000,
parameter CPM_PCSR_PSR_PCSRLOCK=32'h00000001