//===- TableGen'erated file -------------------------------------*- C++ -*-===//
//
// Target Register Enum Values
//
// Automatically generated file, do not edit!
//
//===----------------------------------------------------------------------===//

namespace llvm {

namespace MSP430 {
enum {
  NoRegister,
  CGB, 	// 1
  CGW, 	// 2
  FPB, 	// 3
  FPW, 	// 4
  PCB, 	// 5
  PCW, 	// 6
  R5B, 	// 7
  R5W, 	// 8
  R6B, 	// 9
  R6W, 	// 10
  R7B, 	// 11
  R7W, 	// 12
  R8B, 	// 13
  R8W, 	// 14
  R9B, 	// 15
  R9W, 	// 16
  R10B, 	// 17
  R10W, 	// 18
  R11B, 	// 19
  R11W, 	// 20
  R12B, 	// 21
  R12W, 	// 22
  R13B, 	// 23
  R13W, 	// 24
  R14B, 	// 25
  R14W, 	// 26
  R15B, 	// 27
  R15W, 	// 28
  SPB, 	// 29
  SPW, 	// 30
  SRB, 	// 31
  SRW, 	// 32
  NUM_TARGET_REGS 	// 33
};
}

// Subregister indices
namespace MSP430 {
enum {
  NoSubRegister,
  subreg_8bit,	// 1
  NUM_TARGET_SUBREGS = 2
};
}
} // End llvm namespace 
