TimeQuest Timing Analyzer report for Memory_Test
Wed Nov 09 08:32:44 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Memory_Test                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.28 MHz ; 174.28 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.738 ; -35.281            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.654 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2098.000                        ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                   ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.738 ; RAM_16x8_sync:U2|RW~1626 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.296      ; 6.029      ;
; -4.682 ; RAM_16x8_sync:U2|RW~157  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.936      ;
; -4.616 ; RAM_16x8_sync:U2|RW~261  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.902      ;
; -4.614 ; RAM_16x8_sync:U2|RW~1594 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.895      ;
; -4.566 ; RAM_16x8_sync:U2|RW~882  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.856      ;
; -4.565 ; RAM_16x8_sync:U2|RW~133  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.851      ;
; -4.561 ; RAM_16x8_sync:U2|RW~1130 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.844      ;
; -4.555 ; RAM_16x8_sync:U2|RW~1602 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.834      ;
; -4.526 ; RAM_16x8_sync:U2|RW~1738 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.815      ;
; -4.524 ; RAM_16x8_sync:U2|RW~1373 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.813      ;
; -4.518 ; RAM_16x8_sync:U2|RW~1202 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.794      ;
; -4.512 ; RAM_16x8_sync:U2|RW~170  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.787      ;
; -4.507 ; RAM_16x8_sync:U2|RW~890  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.790      ;
; -4.491 ; RAM_16x8_sync:U2|RW~2016 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.775      ;
; -4.483 ; RAM_16x8_sync:U2|RW~1240 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.765      ;
; -4.482 ; RAM_16x8_sync:U2|RW~1752 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.764      ;
; -4.474 ; RAM_16x8_sync:U2|RW~26   ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.762      ;
; -4.422 ; RAM_16x8_sync:U2|RW~733  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.712      ;
; -4.418 ; RAM_16x8_sync:U2|RW~1440 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.700      ;
; -4.408 ; RAM_16x8_sync:U2|RW~1642 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.698      ;
; -4.407 ; RAM_16x8_sync:U2|RW~258  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.687      ;
; -4.396 ; RAM_16x8_sync:U2|RW~2020 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.700      ;
; -4.395 ; RAM_16x8_sync:U2|RW~1091 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.688      ;
; -4.395 ; RAM_16x8_sync:U2|RW~1138 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.680      ;
; -4.364 ; RAM_16x8_sync:U2|RW~563  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.662      ;
; -4.357 ; RAM_16x8_sync:U2|RW~154  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 5.606      ;
; -4.339 ; RAM_16x8_sync:U2|RW~1226 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.630      ;
; -4.320 ; RAM_16x8_sync:U2|RW~1500 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.612      ;
; -4.316 ; RAM_16x8_sync:U2|RW~725  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.602      ;
; -4.313 ; RAM_16x8_sync:U2|RW~1056 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.580      ;
; -4.300 ; RAM_16x8_sync:U2|RW~981  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.584      ;
; -4.295 ; RAM_16x8_sync:U2|RW~706  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.585      ;
; -4.291 ; RAM_16x8_sync:U2|RW~1098 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.582      ;
; -4.290 ; RAM_16x8_sync:U2|RW~1194 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.565      ;
; -4.282 ; RAM_16x8_sync:U2|RW~1290 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.560      ;
; -4.278 ; RAM_16x8_sync:U2|RW~506  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.562      ;
; -4.274 ; RAM_16x8_sync:U2|RW~141  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.558      ;
; -4.269 ; RAM_16x8_sync:U2|RW~986  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.551      ;
; -4.269 ; RAM_16x8_sync:U2|RW~42   ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.547      ;
; -4.259 ; RAM_16x8_sync:U2|RW~322  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.544      ;
; -4.255 ; RAM_16x8_sync:U2|RW~1954 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.547      ;
; -4.245 ; RAM_16x8_sync:U2|RW~1128 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.535      ;
; -4.242 ; RAM_16x8_sync:U2|RW~815  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.526      ;
; -4.238 ; RAM_16x8_sync:U2|RW~1436 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.530      ;
; -4.236 ; RAM_16x8_sync:U2|RW~213  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.530      ;
; -4.234 ; RAM_16x8_sync:U2|RW~1850 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.533      ;
; -4.227 ; RAM_16x8_sync:U2|RW~1663 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.482      ;
; -4.226 ; RAM_16x8_sync:U2|RW~994  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.511      ;
; -4.222 ; RAM_16x8_sync:U2|RW~269  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.507      ;
; -4.221 ; RAM_16x8_sync:U2|RW~379  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.509      ;
; -4.221 ; RAM_16x8_sync:U2|RW~290  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.504      ;
; -4.219 ; RAM_16x8_sync:U2|RW~138  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.498      ;
; -4.214 ; RAM_16x8_sync:U2|RW~919  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.496      ;
; -4.212 ; RAM_16x8_sync:U2|RW~163  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.495      ;
; -4.206 ; RAM_16x8_sync:U2|RW~977  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.490      ;
; -4.204 ; RAM_16x8_sync:U2|RW~1944 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.484      ;
; -4.203 ; RAM_16x8_sync:U2|RW~397  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.487      ;
; -4.199 ; RAM_16x8_sync:U2|RW~1496 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.480      ;
; -4.197 ; RAM_16x8_sync:U2|RW~629  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.478      ;
; -4.193 ; RAM_16x8_sync:U2|RW~658  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.474      ;
; -4.189 ; RAM_16x8_sync:U2|RW~85   ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.483      ;
; -4.182 ; RAM_16x8_sync:U2|RW~1576 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.472      ;
; -4.179 ; RAM_16x8_sync:U2|RW~1276 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.474      ;
; -4.175 ; RAM_16x8_sync:U2|RW~1511 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.457      ;
; -4.174 ; RAM_16x8_sync:U2|RW~1714 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.428      ;
; -4.171 ; RAM_16x8_sync:U2|RW~714  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.460      ;
; -4.170 ; RAM_16x8_sync:U2|RW~744  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.447      ;
; -4.168 ; RAM_16x8_sync:U2|RW~2023 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.465      ;
; -4.165 ; RAM_16x8_sync:U2|RW~564  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.469      ;
; -4.161 ; RAM_16x8_sync:U2|RW~1427 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.446      ;
; -4.157 ; RAM_16x8_sync:U2|RW~913  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.441      ;
; -4.156 ; RAM_16x8_sync:U2|RW~1560 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.410      ;
; -4.154 ; RAM_16x8_sync:U2|RW~143  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.436      ;
; -4.152 ; RAM_16x8_sync:U2|RW~1650 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.436      ;
; -4.142 ; RAM_16x8_sync:U2|RW~943  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.426      ;
; -4.142 ; RAM_16x8_sync:U2|RW~1951 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.438      ;
; -4.140 ; RAM_16x8_sync:U2|RW~39   ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.418      ;
; -4.139 ; RAM_16x8_sync:U2|RW~571  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.423      ;
; -4.138 ; RAM_16x8_sync:U2|RW~537  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.397      ;
; -4.138 ; RAM_16x8_sync:U2|RW~675  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.432      ;
; -4.136 ; RAM_16x8_sync:U2|RW~661  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.422      ;
; -4.132 ; RAM_16x8_sync:U2|RW~325  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.422      ;
; -4.131 ; RAM_16x8_sync:U2|RW~1574 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.421      ;
; -4.129 ; RAM_16x8_sync:U2|RW~1447 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.411      ;
; -4.118 ; RAM_16x8_sync:U2|RW~1826 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.408      ;
; -4.113 ; RAM_16x8_sync:U2|RW~945  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.399      ;
; -4.108 ; RAM_16x8_sync:U2|RW~559  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.391      ;
; -4.106 ; RAM_16x8_sync:U2|RW~1071 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.376      ;
; -4.106 ; RAM_16x8_sync:U2|RW~1244 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.395      ;
; -4.104 ; RAM_16x8_sync:U2|RW~597  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.389      ;
; -4.103 ; RAM_16x8_sync:U2|RW~336  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.257      ; 5.355      ;
; -4.103 ; RAM_16x8_sync:U2|RW~1586 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.387      ;
; -4.101 ; RAM_16x8_sync:U2|RW~162  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.379      ;
; -4.099 ; RAM_16x8_sync:U2|RW~1157 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.381      ;
; -4.096 ; RAM_16x8_sync:U2|RW~1870 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.396      ;
; -4.093 ; RAM_16x8_sync:U2|RW~830  ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.372      ;
; -4.088 ; RAM_16x8_sync:U2|RW~1841 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.387      ;
; -4.080 ; RAM_16x8_sync:U2|RW~1163 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.366      ;
; -4.076 ; RAM_16x8_sync:U2|RW~1658 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.360      ;
; -4.073 ; RAM_16x8_sync:U2|RW~1347 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.363      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                   ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.654 ; RAM_16x8_sync:U2|RW~944  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.235      ;
; 1.663 ; RAM_16x8_sync:U2|RW~483  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.282      ;
; 1.717 ; RAM_16x8_sync:U2|RW~732  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.304      ;
; 1.779 ; RAM_16x8_sync:U2|RW~752  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.356      ;
; 1.787 ; RAM_16x8_sync:U2|RW~1269 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.368      ;
; 1.787 ; RAM_16x8_sync:U2|RW~1906 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.371      ;
; 1.792 ; RAM_16x8_sync:U2|RW~956  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.410      ;
; 1.798 ; RAM_16x8_sync:U2|RW~727  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.382      ;
; 1.804 ; RAM_16x8_sync:U2|RW~2000 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.098      ; 2.059      ;
; 1.846 ; RAM_16x8_sync:U2|RW~1930 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.075      ; 2.078      ;
; 1.858 ; RAM_16x8_sync:U2|RW~1525 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.439      ;
; 1.863 ; RAM_16x8_sync:U2|RW~1167 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.448      ;
; 1.885 ; RAM_16x8_sync:U2|RW~764  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.473      ;
; 1.924 ; RAM_16x8_sync:U2|RW~1485 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.506      ;
; 1.932 ; RAM_16x8_sync:U2|RW~996  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.528      ;
; 1.952 ; RAM_16x8_sync:U2|RW~1994 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.070      ; 2.179      ;
; 1.955 ; RAM_16x8_sync:U2|RW~990  ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.537      ;
; 1.968 ; RAM_16x8_sync:U2|RW~1924 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.560      ;
; 1.971 ; RAM_16x8_sync:U2|RW~615  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.562      ;
; 1.996 ; RAM_16x8_sync:U2|RW~740  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.584      ;
; 1.998 ; RAM_16x8_sync:U2|RW~1979 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.579      ;
; 2.005 ; RAM_16x8_sync:U2|RW~1613 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.593      ;
; 2.012 ; RAM_16x8_sync:U2|RW~1374 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.596      ;
; 2.013 ; RAM_16x8_sync:U2|RW~1942 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.597      ;
; 2.018 ; RAM_16x8_sync:U2|RW~1581 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.603      ;
; 2.023 ; RAM_16x8_sync:U2|RW~427  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.605      ;
; 2.036 ; RAM_16x8_sync:U2|RW~1965 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.635      ;
; 2.067 ; RAM_16x8_sync:U2|RW~570  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.422      ; 2.646      ;
; 2.071 ; RAM_16x8_sync:U2|RW~900  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.658      ;
; 2.076 ; RAM_16x8_sync:U2|RW~1386 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.654      ;
; 2.079 ; RAM_16x8_sync:U2|RW~1255 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.660      ;
; 2.084 ; RAM_16x8_sync:U2|RW~971  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.667      ;
; 2.085 ; RAM_16x8_sync:U2|RW~649  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.678      ;
; 2.090 ; RAM_16x8_sync:U2|RW~1801 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.670      ;
; 2.091 ; RAM_16x8_sync:U2|RW~1912 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.672      ;
; 2.098 ; RAM_16x8_sync:U2|RW~1221 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.679      ;
; 2.105 ; RAM_16x8_sync:U2|RW~1036 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.465      ; 2.727      ;
; 2.118 ; RAM_16x8_sync:U2|RW~2054 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.699      ;
; 2.120 ; RAM_16x8_sync:U2|RW~1350 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.705      ;
; 2.125 ; RAM_16x8_sync:U2|RW~1420 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.716      ;
; 2.128 ; RAM_16x8_sync:U2|RW~1035 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.744      ;
; 2.130 ; RAM_16x8_sync:U2|RW~602  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.710      ;
; 2.133 ; RAM_16x8_sync:U2|RW~1922 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.714      ;
; 2.133 ; RAM_16x8_sync:U2|RW~1775 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.715      ;
; 2.139 ; RAM_16x8_sync:U2|RW~423  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.753      ;
; 2.148 ; RAM_16x8_sync:U2|RW~1320 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.729      ;
; 2.152 ; RAM_16x8_sync:U2|RW~1385 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.735      ;
; 2.152 ; RAM_16x8_sync:U2|RW~1928 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.733      ;
; 2.157 ; RAM_16x8_sync:U2|RW~976  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.735      ;
; 2.164 ; RAM_16x8_sync:U2|RW~1433 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.781      ;
; 2.170 ; RAM_16x8_sync:U2|RW~1926 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.751      ;
; 2.173 ; RAM_16x8_sync:U2|RW~867  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.791      ;
; 2.175 ; RAM_16x8_sync:U2|RW~1480 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.751      ;
; 2.176 ; RAM_16x8_sync:U2|RW~876  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.766      ;
; 2.188 ; RAM_16x8_sync:U2|RW~748  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.776      ;
; 2.191 ; RAM_16x8_sync:U2|RW~1101 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.776      ;
; 2.193 ; RAM_16x8_sync:U2|RW~780  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.811      ;
; 2.195 ; RAM_16x8_sync:U2|RW~1422 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.775      ;
; 2.206 ; RAM_16x8_sync:U2|RW~220  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.471      ; 2.834      ;
; 2.209 ; RAM_16x8_sync:U2|RW~459  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.824      ;
; 2.220 ; RAM_16x8_sync:U2|RW~1406 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.800      ;
; 2.222 ; RAM_16x8_sync:U2|RW~825  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.806      ;
; 2.223 ; RAM_16x8_sync:U2|RW~1973 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.812      ;
; 2.229 ; RAM_16x8_sync:U2|RW~1040 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.838      ;
; 2.229 ; RAM_16x8_sync:U2|RW~1773 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.813      ;
; 2.230 ; RAM_16x8_sync:U2|RW~962  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.812      ;
; 2.232 ; RAM_16x8_sync:U2|RW~1377 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.816      ;
; 2.235 ; RAM_16x8_sync:U2|RW~1502 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.100      ; 2.492      ;
; 2.240 ; RAM_16x8_sync:U2|RW~995  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.830      ;
; 2.248 ; RAM_16x8_sync:U2|RW~1318 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.829      ;
; 2.249 ; RAM_16x8_sync:U2|RW~1978 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.825      ;
; 2.255 ; RAM_16x8_sync:U2|RW~1493 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.870      ;
; 2.262 ; RAM_16x8_sync:U2|RW~1400 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.847      ;
; 2.265 ; RAM_16x8_sync:U2|RW~1375 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.852      ;
; 2.265 ; RAM_16x8_sync:U2|RW~1017 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.847      ;
; 2.272 ; RAM_16x8_sync:U2|RW~481  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.891      ;
; 2.278 ; RAM_16x8_sync:U2|RW~1761 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.864      ;
; 2.280 ; RAM_16x8_sync:U2|RW~620  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.870      ;
; 2.283 ; RAM_16x8_sync:U2|RW~411  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.869      ;
; 2.289 ; RAM_16x8_sync:U2|RW~1763 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.870      ;
; 2.290 ; RAM_16x8_sync:U2|RW~1804 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.876      ;
; 2.291 ; RAM_16x8_sync:U2|RW~872  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.876      ;
; 2.292 ; RAM_16x8_sync:U2|RW~1477 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.873      ;
; 2.293 ; RAM_16x8_sync:U2|RW~763  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.875      ;
; 2.295 ; RAM_16x8_sync:U2|RW~1934 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.075      ; 2.527      ;
; 2.304 ; RAM_16x8_sync:U2|RW~1805 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.884      ;
; 2.308 ; RAM_16x8_sync:U2|RW~1358 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.893      ;
; 2.309 ; RAM_16x8_sync:U2|RW~1803 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.889      ;
; 2.310 ; RAM_16x8_sync:U2|RW~1813 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.901      ;
; 2.312 ; RAM_16x8_sync:U2|RW~1676 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.905      ;
; 2.314 ; RAM_16x8_sync:U2|RW~1334 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.896      ;
; 2.320 ; RAM_16x8_sync:U2|RW~704  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.902      ;
; 2.338 ; RAM_16x8_sync:U2|RW~132  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.957      ;
; 2.340 ; RAM_16x8_sync:U2|RW~1004 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.932      ;
; 2.341 ; RAM_16x8_sync:U2|RW~1321 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.927      ;
; 2.343 ; RAM_16x8_sync:U2|RW~1156 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.931      ;
; 2.344 ; RAM_16x8_sync:U2|RW~827  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.928      ;
; 2.345 ; RAM_16x8_sync:U2|RW~2042 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.419      ; 2.921      ;
; 2.346 ; RAM_16x8_sync:U2|RW~1614 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.929      ;
; 2.350 ; RAM_16x8_sync:U2|RW~1341 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.939      ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                          ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~100          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1000         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1001         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1002         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1003         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1004         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1005         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1006         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1007         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1008         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1009         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~101          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1010         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1011         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1012         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1013         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1014         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1015         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1016         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1017         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1018         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1019         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~102          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1020         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1021         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1022         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1023         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1024         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1025         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1026         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1027         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1028         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1029         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~103          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1030         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1031         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1032         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1033         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1034         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1035         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1036         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1037         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1038         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1039         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~104          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1040         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1041         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1042         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1043         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1044         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1045         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1046         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1047         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1048         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1049         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~105          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1050         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1051         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1052         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1053         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 9.206 ; 9.999 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.834 ; 9.516 ; Rise       ; clock           ;
;  address[1] ; clock      ; 9.000 ; 9.426 ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.355 ; 8.765 ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.453 ; 8.879 ; Rise       ; clock           ;
;  address[4] ; clock      ; 6.952 ; 7.131 ; Rise       ; clock           ;
;  address[5] ; clock      ; 9.206 ; 9.999 ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.851 ; 9.196 ; Rise       ; clock           ;
;  address[7] ; clock      ; 7.452 ; 7.230 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.265 ; 4.790 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.903 ; 4.462 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.534 ; 4.044 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.265 ; 4.790 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.984 ; 4.639 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.036 ; 4.640 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.928 ; 4.597 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.716 ; 4.318 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.499 ; 4.045 ; Rise       ; clock           ;
; writen      ; clock      ; 6.209 ; 6.763 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.338 ; -0.388 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.354 ; -1.792 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.349 ; -1.816 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.424 ; -1.942 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.339 ; -1.729 ; Rise       ; clock           ;
;  address[4] ; clock      ; -0.338 ; -0.388 ; Rise       ; clock           ;
;  address[5] ; clock      ; -2.114 ; -2.720 ; Rise       ; clock           ;
;  address[6] ; clock      ; -2.178 ; -2.704 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.374 ; -0.452 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.940 ; -1.350 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.950 ; -1.351 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.959 ; -1.366 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.071 ; -1.479 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.990 ; -1.387 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.973 ; -1.373 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.146 ; -1.557 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.102 ; -1.518 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.940 ; -1.350 ; Rise       ; clock           ;
; writen      ; clock      ; -2.080 ; -2.534 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 8.372 ; 8.431 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.472 ; 7.587 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.367 ; 7.413 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.986 ; 8.026 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.713 ; 7.713 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.752 ; 7.795 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.517 ; 7.515 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 8.104 ; 8.201 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.372 ; 8.431 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.827 ; 5.820 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.446 ; 5.434 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.827 ; 5.820 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.200 ; 5.174 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.190 ; 5.170 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.769 ; 5.740 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.497 ; 5.476 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.205 ; 5.179 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.509 ; 5.488 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.559 ; 5.543 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.397 ; 5.375 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.207 ; 5.182 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.460 ; 5.427 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.389 ; 5.354 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.226 ; 5.201 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.559 ; 5.543 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.549 ; 5.532 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.552 ; 5.538 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 6.758 ; 6.857 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.699 ; 5.670 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.514 ; 5.495 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.686 ; 5.652 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.200 ; 5.176 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 5.190 ; 5.166 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.205 ; 5.180 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.758 ; 6.857 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.156 ; 5.134 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 5.772 ; 5.781 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.399 ; 5.365 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.772 ; 5.781 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.477 ; 5.451 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.564 ; 5.557 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 5.205 ; 5.185 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.415 ; 5.382 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 5.403 ; 5.367 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 5.181 ; 5.158 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.473 ; 5.470 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.235 ; 7.337 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 5.706 ; 5.711 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 5.473 ; 5.470 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.647 ; 6.710 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 6.708 ; 6.771 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.162 ; 7.190 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.028 ; 6.074 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 6.189 ; 6.155 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.086 ; 5.064 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.332 ; 5.318 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.699 ; 5.690 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.096 ; 5.069 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.086 ; 5.064 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.643 ; 5.613 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.381 ; 5.359 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.101 ; 5.074 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.393 ; 5.371 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.103 ; 5.077 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.285 ; 5.262 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.103 ; 5.077 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.346 ; 5.312 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.276 ; 5.240 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.122 ; 5.096 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.442 ; 5.424 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.432 ; 5.413 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.435 ; 5.419 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 5.053 ; 5.030 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.576 ; 5.546 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.398 ; 5.379 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.563 ; 5.528 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.097 ; 5.072 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 5.086 ; 5.061 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.101 ; 5.076 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.643 ; 6.741 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.053 ; 5.030 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 5.076 ; 5.053 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.287 ; 5.252 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.644 ; 5.651 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.362 ; 5.334 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.446 ; 5.438 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 5.101 ; 5.079 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.303 ; 5.269 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 5.291 ; 5.253 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 5.076 ; 5.053 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.921  ; 8.869  ; 9.326  ; 9.350  ;
; address[0]    ; data_out[1] ; 10.202 ; 10.223 ; 10.518 ; 10.549 ;
; address[0]    ; data_out[2] ; 9.756  ; 9.799  ; 10.140 ; 10.183 ;
; address[0]    ; data_out[3] ; 10.024 ; 10.091 ; 10.369 ; 10.410 ;
; address[0]    ; data_out[4] ; 9.404  ; 9.369  ; 9.757  ; 9.723  ;
; address[0]    ; data_out[5] ; 9.837  ; 9.848  ; 10.239 ; 10.250 ;
; address[0]    ; data_out[6] ; 9.643  ; 9.680  ; 10.030 ; 10.036 ;
; address[0]    ; data_out[7] ; 11.290 ; 11.280 ; 11.636 ; 11.597 ;
; address[1]    ; data_out[0] ; 8.653  ; 8.625  ; 9.089  ; 9.052  ;
; address[1]    ; data_out[1] ; 10.297 ; 10.318 ; 10.688 ; 10.709 ;
; address[1]    ; data_out[2] ; 9.851  ; 9.894  ; 10.241 ; 10.284 ;
; address[1]    ; data_out[3] ; 10.119 ; 10.186 ; 10.513 ; 10.580 ;
; address[1]    ; data_out[4] ; 9.651  ; 9.625  ; 10.088 ; 10.053 ;
; address[1]    ; data_out[5] ; 10.078 ; 10.110 ; 10.521 ; 10.532 ;
; address[1]    ; data_out[6] ; 9.931  ; 9.933  ; 10.331 ; 10.368 ;
; address[1]    ; data_out[7] ; 11.385 ; 11.375 ; 11.777 ; 11.767 ;
; address[2]    ; data_out[0] ; 9.834  ; 9.880  ; 10.353 ; 10.300 ;
; address[2]    ; data_out[1] ; 11.390 ; 11.411 ; 11.769 ; 11.800 ;
; address[2]    ; data_out[2] ; 10.944 ; 10.987 ; 11.391 ; 11.434 ;
; address[2]    ; data_out[3] ; 11.212 ; 11.279 ; 11.620 ; 11.661 ;
; address[2]    ; data_out[4] ; 10.592 ; 10.557 ; 11.038 ; 11.003 ;
; address[2]    ; data_out[5] ; 11.025 ; 11.036 ; 11.490 ; 11.501 ;
; address[2]    ; data_out[6] ; 10.842 ; 10.868 ; 11.281 ; 11.318 ;
; address[2]    ; data_out[7] ; 12.478 ; 12.468 ; 12.887 ; 12.848 ;
; address[3]    ; data_out[0] ; 9.909  ; 9.955  ; 10.417 ; 10.364 ;
; address[3]    ; data_out[1] ; 11.465 ; 11.486 ; 11.833 ; 11.864 ;
; address[3]    ; data_out[2] ; 11.019 ; 11.062 ; 11.455 ; 11.498 ;
; address[3]    ; data_out[3] ; 11.287 ; 11.354 ; 11.684 ; 11.725 ;
; address[3]    ; data_out[4] ; 10.667 ; 10.632 ; 11.102 ; 11.067 ;
; address[3]    ; data_out[5] ; 11.100 ; 11.111 ; 11.554 ; 11.565 ;
; address[3]    ; data_out[6] ; 10.917 ; 10.943 ; 11.345 ; 11.382 ;
; address[3]    ; data_out[7] ; 12.553 ; 12.543 ; 12.951 ; 12.912 ;
; address[4]    ; data_out[0] ; 7.174  ; 7.121  ; 7.203  ; 7.249  ;
; address[4]    ; data_out[1] ; 8.590  ; 8.621  ; 8.759  ; 8.780  ;
; address[4]    ; data_out[2] ; 8.212  ; 8.255  ; 8.313  ; 8.356  ;
; address[4]    ; data_out[3] ; 8.441  ; 8.482  ; 8.581  ; 8.648  ;
; address[4]    ; data_out[4] ; 7.859  ; 7.824  ; 7.961  ; 7.926  ;
; address[4]    ; data_out[5] ; 8.311  ; 8.322  ; 8.394  ; 8.405  ;
; address[4]    ; data_out[6] ; 8.102  ; 8.139  ; 8.210  ; 8.237  ;
; address[4]    ; data_out[7] ; 9.708  ; 9.669  ; 9.847  ; 9.837  ;
; address[5]    ; data_out[0] ; 11.122 ; 11.069 ; 11.734 ; 11.780 ;
; address[5]    ; data_out[1] ; 12.538 ; 12.569 ; 13.290 ; 13.311 ;
; address[5]    ; data_out[2] ; 12.160 ; 12.203 ; 12.844 ; 12.887 ;
; address[5]    ; data_out[3] ; 12.389 ; 12.430 ; 13.112 ; 13.179 ;
; address[5]    ; data_out[4] ; 11.807 ; 11.772 ; 12.492 ; 12.457 ;
; address[5]    ; data_out[5] ; 12.259 ; 12.270 ; 12.925 ; 12.936 ;
; address[5]    ; data_out[6] ; 12.050 ; 12.087 ; 12.742 ; 12.768 ;
; address[5]    ; data_out[7] ; 13.656 ; 13.617 ; 14.378 ; 14.368 ;
; address[6]    ; data_out[0] ; 10.841 ; 10.788 ; 11.419 ; 11.465 ;
; address[6]    ; data_out[1] ; 12.257 ; 12.288 ; 12.975 ; 12.996 ;
; address[6]    ; data_out[2] ; 11.879 ; 11.922 ; 12.529 ; 12.572 ;
; address[6]    ; data_out[3] ; 12.108 ; 12.149 ; 12.797 ; 12.864 ;
; address[6]    ; data_out[4] ; 11.526 ; 11.491 ; 12.177 ; 12.142 ;
; address[6]    ; data_out[5] ; 11.978 ; 11.989 ; 12.610 ; 12.621 ;
; address[6]    ; data_out[6] ; 11.769 ; 11.806 ; 12.427 ; 12.453 ;
; address[6]    ; data_out[7] ; 13.375 ; 13.336 ; 14.063 ; 14.053 ;
; address[7]    ; data_out[0] ; 8.297  ; 8.234  ; 8.273  ; 8.315  ;
; address[7]    ; data_out[1] ; 8.689  ; 8.720  ; 8.837  ; 8.858  ;
; address[7]    ; data_out[2] ; 8.311  ; 8.354  ; 8.391  ; 8.434  ;
; address[7]    ; data_out[3] ; 8.591  ; 8.581  ; 8.659  ; 8.726  ;
; address[7]    ; data_out[4] ; 8.354  ; 8.320  ; 8.390  ; 8.388  ;
; address[7]    ; data_out[5] ; 8.452  ; 8.519  ; 8.582  ; 8.513  ;
; address[7]    ; data_out[6] ; 8.409  ; 8.409  ; 8.443  ; 8.475  ;
; address[7]    ; data_out[7] ; 9.807  ; 9.768  ; 9.925  ; 9.915  ;
; port_in_00[0] ; data_out[0] ; 7.449  ;        ;        ; 7.898  ;
; port_in_00[1] ; data_out[1] ; 9.091  ; 9.133  ; 9.602  ; 9.623  ;
; port_in_00[2] ; data_out[2] ; 8.622  ; 8.686  ; 9.062  ; 9.105  ;
; port_in_00[3] ; data_out[3] ; 9.223  ; 9.255  ; 9.697  ; 9.764  ;
; port_in_00[4] ; data_out[4] ; 8.166  ; 8.140  ; 8.598  ; 8.563  ;
; port_in_00[5] ; data_out[5] ; 8.522  ; 8.554  ; 8.953  ; 8.964  ;
; port_in_00[6] ; data_out[6] ; 8.540  ; 8.542  ; 8.959  ; 8.996  ;
; port_in_00[7] ; data_out[7] ; 10.456 ; 10.403 ; 10.907 ; 10.897 ;
; port_in_01[0] ; data_out[0] ; 7.455  ;        ;        ; 7.888  ;
; port_in_01[1] ; data_out[1] ; 8.910  ; 8.952  ; 9.366  ; 9.387  ;
; port_in_01[2] ; data_out[2] ; 8.464  ; 8.528  ; 8.915  ; 8.958  ;
; port_in_01[3] ; data_out[3] ; 8.932  ; 8.964  ; 9.334  ; 9.401  ;
; port_in_01[4] ; data_out[4] ; 8.253  ; 8.227  ; 8.698  ; 8.663  ;
; port_in_01[5] ; data_out[5] ; 8.389  ; 8.421  ; 8.849  ; 8.860  ;
; port_in_01[6] ; data_out[6] ; 8.613  ; 8.615  ; 8.986  ; 9.023  ;
; port_in_01[7] ; data_out[7] ; 10.146 ; 10.093 ; 10.556 ; 10.546 ;
; port_in_02[0] ; data_out[0] ; 8.099  ;        ;        ; 8.454  ;
; port_in_02[1] ; data_out[1] ; 7.925  ;        ;        ; 8.355  ;
; port_in_02[2] ; data_out[2] ; 8.067  ;        ;        ; 8.515  ;
; port_in_02[3] ; data_out[3] ; 7.926  ;        ;        ; 8.358  ;
; port_in_02[4] ; data_out[4] ; 7.511  ;        ;        ; 7.899  ;
; port_in_02[5] ; data_out[5] ; 7.498  ;        ;        ; 7.898  ;
; port_in_02[6] ; data_out[6] ; 7.489  ;        ;        ; 7.895  ;
; port_in_02[7] ; data_out[7] ; 8.751  ;        ;        ; 9.136  ;
; port_in_03[0] ; data_out[0] ; 7.924  ;        ;        ; 8.317  ;
; port_in_03[1] ; data_out[1] ; 8.004  ;        ;        ; 8.480  ;
; port_in_03[2] ; data_out[2] ; 7.703  ;        ;        ; 8.181  ;
; port_in_03[3] ; data_out[3] ; 8.221  ;        ;        ; 8.716  ;
; port_in_03[4] ; data_out[4] ; 7.804  ;        ;        ; 8.245  ;
; port_in_03[5] ; data_out[5] ; 7.631  ;        ;        ; 8.044  ;
; port_in_03[6] ; data_out[6] ; 7.773  ;        ;        ; 8.243  ;
; port_in_03[7] ; data_out[7] ; 8.975  ;        ;        ; 9.406  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.409  ; 8.452  ; 8.855  ; 8.803  ;
; address[0]    ; data_out[1] ; 9.700  ; 9.745  ; 10.061 ; 10.136 ;
; address[0]    ; data_out[2] ; 9.284  ; 9.250  ; 9.586  ; 9.676  ;
; address[0]    ; data_out[3] ; 9.595  ; 9.620  ; 9.959  ; 9.984  ;
; address[0]    ; data_out[4] ; 9.071  ; 9.035  ; 9.427  ; 9.400  ;
; address[0]    ; data_out[5] ; 9.459  ; 9.427  ; 9.759  ; 9.853  ;
; address[0]    ; data_out[6] ; 9.298  ; 9.332  ; 9.691  ; 9.695  ;
; address[0]    ; data_out[7] ; 10.811 ; 10.784 ; 11.174 ; 11.170 ;
; address[1]    ; data_out[0] ; 7.391  ; 7.358  ; 7.814  ; 7.812  ;
; address[1]    ; data_out[1] ; 9.498  ; 9.576  ; 10.030 ; 9.961  ;
; address[1]    ; data_out[2] ; 8.923  ; 9.000  ; 9.440  ; 9.370  ;
; address[1]    ; data_out[3] ; 9.425  ; 9.516  ; 9.939  ; 9.951  ;
; address[1]    ; data_out[4] ; 9.051  ; 9.013  ; 9.494  ; 9.516  ;
; address[1]    ; data_out[5] ; 9.140  ; 9.221  ; 9.668  ; 9.602  ;
; address[1]    ; data_out[6] ; 9.067  ; 9.137  ; 9.562  ; 9.553  ;
; address[1]    ; data_out[7] ; 10.461 ; 10.452 ; 10.958 ; 10.890 ;
; address[2]    ; data_out[0] ; 9.548  ; 8.949  ; 9.461  ; 10.002 ;
; address[2]    ; data_out[1] ; 10.476 ; 10.407 ; 10.847 ; 10.925 ;
; address[2]    ; data_out[2] ; 9.886  ; 9.816  ; 10.272 ; 10.349 ;
; address[2]    ; data_out[3] ; 10.385 ; 10.397 ; 10.774 ; 10.865 ;
; address[2]    ; data_out[4] ; 9.940  ; 9.962  ; 10.400 ; 10.362 ;
; address[2]    ; data_out[5] ; 10.114 ; 10.048 ; 10.489 ; 10.570 ;
; address[2]    ; data_out[6] ; 10.008 ; 9.999  ; 10.416 ; 10.486 ;
; address[2]    ; data_out[7] ; 11.404 ; 11.336 ; 11.810 ; 11.801 ;
; address[3]    ; data_out[0] ; 9.621  ; 9.022  ; 9.524  ; 10.065 ;
; address[3]    ; data_out[1] ; 10.549 ; 10.480 ; 10.910 ; 10.988 ;
; address[3]    ; data_out[2] ; 9.959  ; 9.889  ; 10.335 ; 10.412 ;
; address[3]    ; data_out[3] ; 10.458 ; 10.470 ; 10.837 ; 10.928 ;
; address[3]    ; data_out[4] ; 10.013 ; 10.035 ; 10.463 ; 10.425 ;
; address[3]    ; data_out[5] ; 10.187 ; 10.121 ; 10.552 ; 10.633 ;
; address[3]    ; data_out[6] ; 10.081 ; 10.072 ; 10.479 ; 10.549 ;
; address[3]    ; data_out[7] ; 11.477 ; 11.409 ; 11.873 ; 11.864 ;
; address[4]    ; data_out[0] ; 6.745  ; 6.957  ; 7.043  ; 6.807  ;
; address[4]    ; data_out[1] ; 7.766  ; 7.844  ; 7.929  ; 7.860  ;
; address[4]    ; data_out[2] ; 7.191  ; 7.268  ; 7.339  ; 7.269  ;
; address[4]    ; data_out[3] ; 7.693  ; 7.784  ; 7.838  ; 7.850  ;
; address[4]    ; data_out[4] ; 7.319  ; 7.281  ; 7.393  ; 7.415  ;
; address[4]    ; data_out[5] ; 7.408  ; 7.489  ; 7.567  ; 7.501  ;
; address[4]    ; data_out[6] ; 7.335  ; 7.405  ; 7.461  ; 7.452  ;
; address[4]    ; data_out[7] ; 8.729  ; 8.720  ; 8.857  ; 8.789  ;
; address[5]    ; data_out[0] ; 9.438  ; 9.421  ; 9.973  ; 9.962  ;
; address[5]    ; data_out[1] ; 9.112  ; 9.086  ; 9.649  ; 9.594  ;
; address[5]    ; data_out[2] ; 9.375  ; 9.324  ; 9.911  ; 9.869  ;
; address[5]    ; data_out[3] ; 9.781  ; 9.781  ; 10.306 ; 10.275 ;
; address[5]    ; data_out[4] ; 9.549  ; 9.546  ; 10.077 ; 10.044 ;
; address[5]    ; data_out[5] ; 9.734  ; 9.665  ; 10.172 ; 10.234 ;
; address[5]    ; data_out[6] ; 9.598  ; 9.629  ; 10.129 ; 10.130 ;
; address[5]    ; data_out[7] ; 10.400 ; 10.402 ; 10.933 ; 10.905 ;
; address[6]    ; data_out[0] ; 9.666  ; 9.649  ; 10.151 ; 10.140 ;
; address[6]    ; data_out[1] ; 9.340  ; 9.314  ; 9.827  ; 9.772  ;
; address[6]    ; data_out[2] ; 9.603  ; 9.552  ; 10.089 ; 10.047 ;
; address[6]    ; data_out[3] ; 10.009 ; 10.009 ; 10.484 ; 10.453 ;
; address[6]    ; data_out[4] ; 9.777  ; 9.774  ; 10.255 ; 10.222 ;
; address[6]    ; data_out[5] ; 9.962  ; 9.893  ; 10.350 ; 10.412 ;
; address[6]    ; data_out[6] ; 9.826  ; 9.857  ; 10.307 ; 10.308 ;
; address[6]    ; data_out[7] ; 10.628 ; 10.630 ; 11.111 ; 11.083 ;
; address[7]    ; data_out[0] ; 5.980  ; 7.052  ; 7.117  ; 5.965  ;
; address[7]    ; data_out[1] ; 5.805  ; 5.731  ; 5.790  ; 5.771  ;
; address[7]    ; data_out[2] ; 6.079  ; 5.332  ; 5.395  ; 6.056  ;
; address[7]    ; data_out[3] ; 6.693  ; 6.276  ; 6.284  ; 6.657  ;
; address[7]    ; data_out[4] ; 6.458  ; 6.041  ; 6.053  ; 6.424  ;
; address[7]    ; data_out[5] ; 6.476  ; 6.069  ; 6.073  ; 6.442  ;
; address[7]    ; data_out[6] ; 7.062  ; 5.841  ; 5.898  ; 7.075  ;
; address[7]    ; data_out[7] ; 7.175  ; 6.222  ; 6.265  ; 7.165  ;
; port_in_00[0] ; data_out[0] ; 7.210  ;        ;        ; 7.642  ;
; port_in_00[1] ; data_out[1] ; 8.719  ; 8.810  ; 9.279  ; 9.219  ;
; port_in_00[2] ; data_out[2] ; 8.244  ; 8.334  ; 8.737  ; 8.676  ;
; port_in_00[3] ; data_out[3] ; 8.875  ; 8.900  ; 9.337  ; 9.392  ;
; port_in_00[4] ; data_out[4] ; 7.951  ; 7.924  ; 8.372  ; 8.336  ;
; port_in_00[5] ; data_out[5] ; 8.223  ; 8.317  ; 8.708  ; 8.651  ;
; port_in_00[6] ; data_out[6] ; 8.305  ; 8.309  ; 8.716  ; 8.750  ;
; port_in_00[7] ; data_out[7] ; 10.056 ; 10.052 ; 10.544 ; 10.465 ;
; port_in_01[0] ; data_out[0] ; 7.266  ;        ;        ; 7.688  ;
; port_in_01[1] ; data_out[1] ; 8.585  ; 8.676  ; 9.092  ; 9.032  ;
; port_in_01[2] ; data_out[2] ; 8.057  ; 8.147  ; 8.560  ; 8.499  ;
; port_in_01[3] ; data_out[3] ; 8.632  ; 8.657  ; 9.027  ; 9.082  ;
; port_in_01[4] ; data_out[4] ; 8.032  ; 8.005  ; 8.466  ; 8.430  ;
; port_in_01[5] ; data_out[5] ; 8.093  ; 8.187  ; 8.608  ; 8.551  ;
; port_in_01[6] ; data_out[6] ; 8.372  ; 8.376  ; 8.741  ; 8.775  ;
; port_in_01[7] ; data_out[7] ; 9.796  ; 9.792  ; 10.246 ; 10.167 ;
; port_in_02[0] ; data_out[0] ; 7.888  ;        ;        ; 8.229  ;
; port_in_02[1] ; data_out[1] ; 7.703  ;        ;        ; 8.106  ;
; port_in_02[2] ; data_out[2] ; 7.775  ;        ;        ; 8.175  ;
; port_in_02[3] ; data_out[3] ; 7.672  ;        ;        ; 8.083  ;
; port_in_02[4] ; data_out[4] ; 7.323  ;        ;        ; 7.699  ;
; port_in_02[5] ; data_out[5] ; 7.309  ;        ;        ; 7.696  ;
; port_in_02[6] ; data_out[6] ; 7.297  ;        ;        ; 7.693  ;
; port_in_02[7] ; data_out[7] ; 8.508  ;        ;        ; 8.881  ;
; port_in_03[0] ; data_out[0] ; 7.721  ;        ;        ; 8.101  ;
; port_in_03[1] ; data_out[1] ; 7.773  ;        ;        ; 8.225  ;
; port_in_03[2] ; data_out[2] ; 7.422  ;        ;        ; 7.854  ;
; port_in_03[3] ; data_out[3] ; 7.908  ;        ;        ; 8.371  ;
; port_in_03[4] ; data_out[4] ; 7.596  ;        ;        ; 8.015  ;
; port_in_03[5] ; data_out[5] ; 7.434  ;        ;        ; 7.835  ;
; port_in_03[6] ; data_out[6] ; 7.521  ;        ;        ; 7.971  ;
; port_in_03[7] ; data_out[7] ; 8.721  ;        ;        ; 9.139  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 193.69 MHz ; 193.69 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.163 ; -30.997           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.509 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2098.000                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                    ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.163 ; RAM_16x8_sync:U2|RW~1626 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.421      ;
; -4.144 ; RAM_16x8_sync:U2|RW~157  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.230      ; 5.369      ;
; -4.027 ; RAM_16x8_sync:U2|RW~261  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.286      ;
; -4.014 ; RAM_16x8_sync:U2|RW~1594 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 5.263      ;
; -4.004 ; RAM_16x8_sync:U2|RW~1240 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.257      ;
; -3.998 ; RAM_16x8_sync:U2|RW~882  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.255      ;
; -3.992 ; RAM_16x8_sync:U2|RW~1602 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.253      ; 5.240      ;
; -3.981 ; RAM_16x8_sync:U2|RW~170  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.225      ;
; -3.979 ; RAM_16x8_sync:U2|RW~133  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.238      ;
; -3.975 ; RAM_16x8_sync:U2|RW~1373 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.233      ;
; -3.961 ; RAM_16x8_sync:U2|RW~1738 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.218      ;
; -3.934 ; RAM_16x8_sync:U2|RW~1202 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.178      ;
; -3.926 ; RAM_16x8_sync:U2|RW~1440 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.182      ;
; -3.926 ; RAM_16x8_sync:U2|RW~890  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.177      ;
; -3.922 ; RAM_16x8_sync:U2|RW~1752 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.257      ; 5.174      ;
; -3.917 ; RAM_16x8_sync:U2|RW~1130 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.172      ;
; -3.909 ; RAM_16x8_sync:U2|RW~26   ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.166      ;
; -3.900 ; RAM_16x8_sync:U2|RW~2016 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.157      ;
; -3.867 ; RAM_16x8_sync:U2|RW~733  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.126      ;
; -3.865 ; RAM_16x8_sync:U2|RW~258  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.116      ;
; -3.860 ; RAM_16x8_sync:U2|RW~563  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.127      ;
; -3.856 ; RAM_16x8_sync:U2|RW~1091 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.119      ;
; -3.852 ; RAM_16x8_sync:U2|RW~154  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.224      ; 5.071      ;
; -3.831 ; RAM_16x8_sync:U2|RW~1642 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.088      ;
; -3.804 ; RAM_16x8_sync:U2|RW~1138 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.058      ;
; -3.803 ; RAM_16x8_sync:U2|RW~1954 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.265      ; 5.063      ;
; -3.792 ; RAM_16x8_sync:U2|RW~2020 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.064      ;
; -3.791 ; RAM_16x8_sync:U2|RW~706  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.049      ;
; -3.782 ; RAM_16x8_sync:U2|RW~725  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.037      ;
; -3.778 ; RAM_16x8_sync:U2|RW~981  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.031      ;
; -3.768 ; RAM_16x8_sync:U2|RW~1500 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.032      ;
; -3.760 ; RAM_16x8_sync:U2|RW~1056 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.245      ; 5.000      ;
; -3.755 ; RAM_16x8_sync:U2|RW~1128 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.014      ;
; -3.752 ; RAM_16x8_sync:U2|RW~322  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.007      ;
; -3.750 ; RAM_16x8_sync:U2|RW~1226 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.008      ;
; -3.740 ; RAM_16x8_sync:U2|RW~163  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.995      ;
; -3.727 ; RAM_16x8_sync:U2|RW~1194 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.971      ;
; -3.725 ; RAM_16x8_sync:U2|RW~1098 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.983      ;
; -3.717 ; RAM_16x8_sync:U2|RW~1944 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.970      ;
; -3.716 ; RAM_16x8_sync:U2|RW~379  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.975      ;
; -3.716 ; RAM_16x8_sync:U2|RW~815  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.969      ;
; -3.708 ; RAM_16x8_sync:U2|RW~506  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.963      ;
; -3.706 ; RAM_16x8_sync:U2|RW~1436 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.970      ;
; -3.705 ; RAM_16x8_sync:U2|RW~977  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.958      ;
; -3.703 ; RAM_16x8_sync:U2|RW~986  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.953      ;
; -3.701 ; RAM_16x8_sync:U2|RW~213  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.964      ;
; -3.700 ; RAM_16x8_sync:U2|RW~994  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.952      ;
; -3.699 ; RAM_16x8_sync:U2|RW~138  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.950      ;
; -3.699 ; RAM_16x8_sync:U2|RW~913  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.952      ;
; -3.696 ; RAM_16x8_sync:U2|RW~1663 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.232      ; 4.923      ;
; -3.687 ; RAM_16x8_sync:U2|RW~397  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.944      ;
; -3.685 ; RAM_16x8_sync:U2|RW~1290 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.934      ;
; -3.685 ; RAM_16x8_sync:U2|RW~290  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.939      ;
; -3.683 ; RAM_16x8_sync:U2|RW~141  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.940      ;
; -3.681 ; RAM_16x8_sync:U2|RW~85   ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.944      ;
; -3.681 ; RAM_16x8_sync:U2|RW~1850 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.947      ;
; -3.676 ; RAM_16x8_sync:U2|RW~1826 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.936      ;
; -3.676 ; RAM_16x8_sync:U2|RW~1576 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.936      ;
; -3.675 ; RAM_16x8_sync:U2|RW~42   ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.251      ; 4.921      ;
; -3.666 ; RAM_16x8_sync:U2|RW~658  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.915      ;
; -3.665 ; RAM_16x8_sync:U2|RW~1560 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.232      ; 4.892      ;
; -3.660 ; RAM_16x8_sync:U2|RW~629  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.911      ;
; -3.656 ; RAM_16x8_sync:U2|RW~945  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.911      ;
; -3.654 ; RAM_16x8_sync:U2|RW~919  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.905      ;
; -3.652 ; RAM_16x8_sync:U2|RW~1496 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.906      ;
; -3.647 ; RAM_16x8_sync:U2|RW~269  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.904      ;
; -3.642 ; RAM_16x8_sync:U2|RW~675  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.905      ;
; -3.640 ; RAM_16x8_sync:U2|RW~571  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.893      ;
; -3.634 ; RAM_16x8_sync:U2|RW~1427 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.891      ;
; -3.628 ; RAM_16x8_sync:U2|RW~564  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.900      ;
; -3.627 ; RAM_16x8_sync:U2|RW~143  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.882      ;
; -3.625 ; RAM_16x8_sync:U2|RW~2023 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.891      ;
; -3.622 ; RAM_16x8_sync:U2|RW~39   ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.870      ;
; -3.619 ; RAM_16x8_sync:U2|RW~1276 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.884      ;
; -3.617 ; RAM_16x8_sync:U2|RW~714  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.874      ;
; -3.616 ; RAM_16x8_sync:U2|RW~1511 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.871      ;
; -3.613 ; RAM_16x8_sync:U2|RW~1870 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.879      ;
; -3.612 ; RAM_16x8_sync:U2|RW~661  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.867      ;
; -3.602 ; RAM_16x8_sync:U2|RW~1244 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.862      ;
; -3.600 ; RAM_16x8_sync:U2|RW~162  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.849      ;
; -3.599 ; RAM_16x8_sync:U2|RW~744  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.846      ;
; -3.597 ; RAM_16x8_sync:U2|RW~559  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.850      ;
; -3.596 ; RAM_16x8_sync:U2|RW~597  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.850      ;
; -3.593 ; RAM_16x8_sync:U2|RW~1714 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.230      ; 4.818      ;
; -3.593 ; RAM_16x8_sync:U2|RW~1574 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.851      ;
; -3.591 ; RAM_16x8_sync:U2|RW~1071 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.832      ;
; -3.589 ; RAM_16x8_sync:U2|RW~1157 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.839      ;
; -3.584 ; RAM_16x8_sync:U2|RW~1951 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.848      ;
; -3.581 ; RAM_16x8_sync:U2|RW~537  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.235      ; 4.811      ;
; -3.578 ; RAM_16x8_sync:U2|RW~1650 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.830      ;
; -3.574 ; RAM_16x8_sync:U2|RW~1275 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.829      ;
; -3.573 ; RAM_16x8_sync:U2|RW~1447 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.828      ;
; -3.572 ; RAM_16x8_sync:U2|RW~1163 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.828      ;
; -3.572 ; RAM_16x8_sync:U2|RW~1586 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.824      ;
; -3.569 ; RAM_16x8_sync:U2|RW~325  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.830      ;
; -3.569 ; RAM_16x8_sync:U2|RW~885  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.832      ;
; -3.566 ; RAM_16x8_sync:U2|RW~943  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.820      ;
; -3.565 ; RAM_16x8_sync:U2|RW~823  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.822      ;
; -3.562 ; RAM_16x8_sync:U2|RW~336  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.229      ; 4.786      ;
; -3.562 ; RAM_16x8_sync:U2|RW~830  ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.810      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                    ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.509 ; RAM_16x8_sync:U2|RW~483  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.066      ;
; 1.509 ; RAM_16x8_sync:U2|RW~944  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.033      ;
; 1.573 ; RAM_16x8_sync:U2|RW~732  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.099      ;
; 1.621 ; RAM_16x8_sync:U2|RW~1906 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.146      ;
; 1.625 ; RAM_16x8_sync:U2|RW~752  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.144      ;
; 1.628 ; RAM_16x8_sync:U2|RW~956  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.185      ;
; 1.633 ; RAM_16x8_sync:U2|RW~2000 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.090      ; 1.867      ;
; 1.634 ; RAM_16x8_sync:U2|RW~1269 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.157      ;
; 1.638 ; RAM_16x8_sync:U2|RW~727  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.163      ;
; 1.667 ; RAM_16x8_sync:U2|RW~1930 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.067      ; 1.878      ;
; 1.691 ; RAM_16x8_sync:U2|RW~1167 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.218      ;
; 1.696 ; RAM_16x8_sync:U2|RW~1525 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.219      ;
; 1.704 ; RAM_16x8_sync:U2|RW~764  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.231      ;
; 1.754 ; RAM_16x8_sync:U2|RW~1485 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.278      ;
; 1.782 ; RAM_16x8_sync:U2|RW~996  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.316      ;
; 1.782 ; RAM_16x8_sync:U2|RW~1924 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.314      ;
; 1.784 ; RAM_16x8_sync:U2|RW~1994 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.061      ; 1.989      ;
; 1.790 ; RAM_16x8_sync:U2|RW~990  ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.312      ;
; 1.800 ; RAM_16x8_sync:U2|RW~615  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.331      ;
; 1.814 ; RAM_16x8_sync:U2|RW~1979 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.336      ;
; 1.824 ; RAM_16x8_sync:U2|RW~1613 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.353      ;
; 1.826 ; RAM_16x8_sync:U2|RW~1374 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.350      ;
; 1.835 ; RAM_16x8_sync:U2|RW~740  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.362      ;
; 1.837 ; RAM_16x8_sync:U2|RW~1942 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.362      ;
; 1.844 ; RAM_16x8_sync:U2|RW~1581 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.371      ;
; 1.849 ; RAM_16x8_sync:U2|RW~427  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.372      ;
; 1.854 ; RAM_16x8_sync:U2|RW~1965 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.394      ;
; 1.878 ; RAM_16x8_sync:U2|RW~649  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.411      ;
; 1.879 ; RAM_16x8_sync:U2|RW~900  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.405      ;
; 1.886 ; RAM_16x8_sync:U2|RW~570  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.406      ;
; 1.889 ; RAM_16x8_sync:U2|RW~1912 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.413      ;
; 1.893 ; RAM_16x8_sync:U2|RW~1386 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.411      ;
; 1.894 ; RAM_16x8_sync:U2|RW~1255 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.417      ;
; 1.897 ; RAM_16x8_sync:U2|RW~1036 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.457      ;
; 1.909 ; RAM_16x8_sync:U2|RW~971  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.432      ;
; 1.910 ; RAM_16x8_sync:U2|RW~1221 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.433      ;
; 1.915 ; RAM_16x8_sync:U2|RW~1350 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.442      ;
; 1.919 ; RAM_16x8_sync:U2|RW~1801 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.441      ;
; 1.934 ; RAM_16x8_sync:U2|RW~423  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.489      ;
; 1.935 ; RAM_16x8_sync:U2|RW~1775 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.459      ;
; 1.937 ; RAM_16x8_sync:U2|RW~2054 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.459      ;
; 1.939 ; RAM_16x8_sync:U2|RW~1035 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.494      ;
; 1.942 ; RAM_16x8_sync:U2|RW~1922 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.464      ;
; 1.943 ; RAM_16x8_sync:U2|RW~1420 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.473      ;
; 1.949 ; RAM_16x8_sync:U2|RW~1928 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.473      ;
; 1.950 ; RAM_16x8_sync:U2|RW~1385 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.474      ;
; 1.951 ; RAM_16x8_sync:U2|RW~867  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.507      ;
; 1.951 ; RAM_16x8_sync:U2|RW~602  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.471      ;
; 1.952 ; RAM_16x8_sync:U2|RW~1320 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.476      ;
; 1.966 ; RAM_16x8_sync:U2|RW~1433 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.523      ;
; 1.972 ; RAM_16x8_sync:U2|RW~1926 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.494      ;
; 1.980 ; RAM_16x8_sync:U2|RW~1101 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.507      ;
; 1.982 ; RAM_16x8_sync:U2|RW~976  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.502      ;
; 1.983 ; RAM_16x8_sync:U2|RW~1480 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.502      ;
; 1.985 ; RAM_16x8_sync:U2|RW~876  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.515      ;
; 1.990 ; RAM_16x8_sync:U2|RW~780  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.546      ;
; 2.000 ; RAM_16x8_sync:U2|RW~220  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.564      ;
; 2.006 ; RAM_16x8_sync:U2|RW~1422 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.526      ;
; 2.010 ; RAM_16x8_sync:U2|RW~748  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.537      ;
; 2.015 ; RAM_16x8_sync:U2|RW~825  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.541      ;
; 2.021 ; RAM_16x8_sync:U2|RW~1406 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.376      ; 2.541      ;
; 2.024 ; RAM_16x8_sync:U2|RW~459  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.578      ;
; 2.024 ; RAM_16x8_sync:U2|RW~1502 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.090      ; 2.258      ;
; 2.026 ; RAM_16x8_sync:U2|RW~1973 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.557      ;
; 2.028 ; RAM_16x8_sync:U2|RW~1318 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.550      ;
; 2.029 ; RAM_16x8_sync:U2|RW~1377 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.555      ;
; 2.040 ; RAM_16x8_sync:U2|RW~962  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.563      ;
; 2.041 ; RAM_16x8_sync:U2|RW~1040 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.592      ;
; 2.043 ; RAM_16x8_sync:U2|RW~1773 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.569      ;
; 2.045 ; RAM_16x8_sync:U2|RW~1493 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.600      ;
; 2.047 ; RAM_16x8_sync:U2|RW~995  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.576      ;
; 2.053 ; RAM_16x8_sync:U2|RW~1978 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.373      ; 2.570      ;
; 2.054 ; RAM_16x8_sync:U2|RW~1375 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.582      ;
; 2.056 ; RAM_16x8_sync:U2|RW~1400 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.583      ;
; 2.063 ; RAM_16x8_sync:U2|RW~1017 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.586      ;
; 2.064 ; RAM_16x8_sync:U2|RW~481  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.622      ;
; 2.066 ; RAM_16x8_sync:U2|RW~1761 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.593      ;
; 2.077 ; RAM_16x8_sync:U2|RW~620  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.607      ;
; 2.078 ; RAM_16x8_sync:U2|RW~1334 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.601      ;
; 2.085 ; RAM_16x8_sync:U2|RW~872  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.611      ;
; 2.086 ; RAM_16x8_sync:U2|RW~1934 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.067      ; 2.297      ;
; 2.088 ; RAM_16x8_sync:U2|RW~1804 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.614      ;
; 2.088 ; RAM_16x8_sync:U2|RW~1676 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.621      ;
; 2.089 ; RAM_16x8_sync:U2|RW~411  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.616      ;
; 2.093 ; RAM_16x8_sync:U2|RW~1763 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.615      ;
; 2.095 ; RAM_16x8_sync:U2|RW~1477 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.618      ;
; 2.106 ; RAM_16x8_sync:U2|RW~1358 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.633      ;
; 2.106 ; RAM_16x8_sync:U2|RW~763  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.628      ;
; 2.110 ; RAM_16x8_sync:U2|RW~1803 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.377      ; 2.631      ;
; 2.111 ; RAM_16x8_sync:U2|RW~1321 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.639      ;
; 2.112 ; RAM_16x8_sync:U2|RW~260  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.671      ;
; 2.115 ; RAM_16x8_sync:U2|RW~1805 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.637      ;
; 2.117 ; RAM_16x8_sync:U2|RW~1813 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.650      ;
; 2.117 ; RAM_16x8_sync:U2|RW~827  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.642      ;
; 2.119 ; RAM_16x8_sync:U2|RW~704  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.642      ;
; 2.124 ; RAM_16x8_sync:U2|RW~585  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.668      ;
; 2.129 ; RAM_16x8_sync:U2|RW~132  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.687      ;
; 2.129 ; RAM_16x8_sync:U2|RW~1341 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.660      ;
; 2.133 ; RAM_16x8_sync:U2|RW~1156 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.660      ;
; 2.134 ; RAM_16x8_sync:U2|RW~1991 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.669      ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~100          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1000         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1001         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1002         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1003         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1004         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1005         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1006         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1007         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1008         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1009         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~101          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1010         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1011         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1012         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1013         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1014         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1015         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1016         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1017         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1018         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1019         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~102          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1020         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1021         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1022         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1023         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1024         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1025         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1026         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1027         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1028         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1029         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~103          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1030         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1031         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1032         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1033         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1034         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1035         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1036         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1037         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1038         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1039         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~104          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1040         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1041         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1042         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1043         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1044         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1045         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1046         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1047         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1048         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1049         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~105          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1050         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1051         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1052         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1053         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 8.375 ; 8.905 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.017 ; 8.484 ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.042 ; 8.511 ; Rise       ; clock           ;
;  address[2] ; clock      ; 7.489 ; 7.900 ; Rise       ; clock           ;
;  address[3] ; clock      ; 7.570 ; 8.007 ; Rise       ; clock           ;
;  address[4] ; clock      ; 6.359 ; 6.544 ; Rise       ; clock           ;
;  address[5] ; clock      ; 8.375 ; 8.905 ; Rise       ; clock           ;
;  address[6] ; clock      ; 7.914 ; 8.269 ; Rise       ; clock           ;
;  address[7] ; clock      ; 6.717 ; 6.741 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 3.811 ; 4.201 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.482 ; 3.898 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.139 ; 3.566 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.811 ; 4.201 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.540 ; 4.086 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.598 ; 4.031 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.510 ; 4.004 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.291 ; 3.762 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.110 ; 3.546 ; Rise       ; clock           ;
; writen      ; clock      ; 5.602 ; 6.011 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.326 ; -0.446 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.127 ; -1.513 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.128 ; -1.519 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.199 ; -1.631 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.111 ; -1.471 ; Rise       ; clock           ;
;  address[4] ; clock      ; -0.326 ; -0.446 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.840 ; -2.333 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.900 ; -2.312 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.353 ; -0.477 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.760 ; -1.099 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.768 ; -1.103 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.779 ; -1.114 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.869 ; -1.221 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.798 ; -1.135 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.786 ; -1.124 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.944 ; -1.296 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.902 ; -1.255 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.760 ; -1.099 ; Rise       ; clock           ;
; writen      ; clock      ; -1.800 ; -2.180 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 7.882 ; 7.798 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.057 ; 7.067 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.928 ; 6.893 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.496 ; 7.481 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.275 ; 7.196 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.310 ; 7.281 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.087 ; 7.008 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.627 ; 7.631 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.882 ; 7.798 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.535 ; 5.496 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.183 ; 5.142 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.535 ; 5.496 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 4.950 ; 4.902 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 4.938 ; 4.896 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.483 ; 5.411 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.230 ; 5.173 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 4.955 ; 4.906 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.242 ; 5.186 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.288 ; 5.237 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.141 ; 5.080 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 4.956 ; 4.909 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.195 ; 5.138 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.129 ; 5.060 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 4.976 ; 4.926 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.288 ; 5.237 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.277 ; 5.225 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.280 ; 5.232 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 6.492 ; 6.559 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.424 ; 5.352 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.251 ; 5.198 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.413 ; 5.334 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 4.949 ; 4.904 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 4.942 ; 4.897 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 4.958 ; 4.912 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.492 ; 6.559 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 4.909 ; 4.865 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 5.487 ; 5.446 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.144 ; 5.070 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.487 ; 5.446 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.207 ; 5.167 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.288 ; 5.250 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 4.956 ; 4.913 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.155 ; 5.089 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 5.146 ; 5.073 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 4.932 ; 4.888 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.205 ; 5.188 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 6.846 ; 6.844 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 5.411 ; 5.396 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 5.205 ; 5.188 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.307 ; 6.304 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 6.355 ; 6.347 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.768 ; 6.705 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 5.727 ; 5.727 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.870 ; 5.778 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 4.845 ; 4.803 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.081 ; 5.040 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.420 ; 5.381 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 4.858 ; 4.810 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 4.845 ; 4.803 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.369 ; 5.298 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.125 ; 5.069 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 4.862 ; 4.813 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.137 ; 5.081 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 4.864 ; 4.817 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.041 ; 4.981 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 4.864 ; 4.817 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.093 ; 5.036 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.029 ; 4.960 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 4.882 ; 4.833 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.183 ; 5.132 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.171 ; 5.119 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.174 ; 5.126 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 4.816 ; 4.772 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.312 ; 5.241 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.147 ; 5.094 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.301 ; 5.223 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 4.856 ; 4.811 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 4.850 ; 4.804 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 4.865 ; 4.819 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.388 ; 6.456 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 4.816 ; 4.772 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 4.839 ; 4.794 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.043 ; 4.970 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.372 ; 5.331 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.103 ; 5.064 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.183 ; 5.145 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 4.863 ; 4.819 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.054 ; 4.989 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 5.045 ; 4.973 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 4.839 ; 4.794 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.275  ; 8.148  ; 8.619  ; 8.566  ;
; address[0]    ; data_out[1] ; 9.378  ; 9.334  ; 9.662  ; 9.638  ;
; address[0]    ; data_out[2] ; 8.977  ; 8.966  ; 9.290  ; 9.279  ;
; address[0]    ; data_out[3] ; 9.231  ; 9.251  ; 9.547  ; 9.536  ;
; address[0]    ; data_out[4] ; 8.668  ; 8.591  ; 8.979  ; 8.910  ;
; address[0]    ; data_out[5] ; 9.060  ; 9.044  ; 9.385  ; 9.349  ;
; address[0]    ; data_out[6] ; 8.904  ; 8.881  ; 9.233  ; 9.192  ;
; address[0]    ; data_out[7] ; 10.396 ; 10.289 ; 10.707 ; 10.554 ;
; address[1]    ; data_out[0] ; 8.041  ; 7.939  ; 8.402  ; 8.292  ;
; address[1]    ; data_out[1] ; 9.478  ; 9.434  ; 9.780  ; 9.754  ;
; address[1]    ; data_out[2] ; 9.076  ; 9.065  ; 9.379  ; 9.368  ;
; address[1]    ; data_out[3] ; 9.332  ; 9.351  ; 9.663  ; 9.655  ;
; address[1]    ; data_out[4] ; 8.927  ; 8.858  ; 9.243  ; 9.166  ;
; address[1]    ; data_out[5] ; 9.304  ; 9.288  ; 9.631  ; 9.595  ;
; address[1]    ; data_out[6] ; 9.179  ; 9.138  ; 9.468  ; 9.458  ;
; address[1]    ; data_out[7] ; 10.495 ; 10.388 ; 10.823 ; 10.692 ;
; address[2]    ; data_out[0] ; 9.071  ; 9.078  ; 9.530  ; 9.452  ;
; address[2]    ; data_out[1] ; 10.446 ; 10.402 ; 10.794 ; 10.770 ;
; address[2]    ; data_out[2] ; 10.045 ; 10.034 ; 10.422 ; 10.411 ;
; address[2]    ; data_out[3] ; 10.299 ; 10.319 ; 10.679 ; 10.668 ;
; address[2]    ; data_out[4] ; 9.740  ; 9.671  ; 10.116 ; 10.042 ;
; address[2]    ; data_out[5] ; 10.128 ; 10.112 ; 10.517 ; 10.481 ;
; address[2]    ; data_out[6] ; 9.992  ; 9.951  ; 10.365 ; 10.331 ;
; address[2]    ; data_out[7] ; 11.464 ; 11.357 ; 11.839 ; 11.686 ;
; address[3]    ; data_out[0] ; 9.141  ; 9.148  ; 9.584  ; 9.506  ;
; address[3]    ; data_out[1] ; 10.516 ; 10.472 ; 10.848 ; 10.824 ;
; address[3]    ; data_out[2] ; 10.115 ; 10.104 ; 10.476 ; 10.465 ;
; address[3]    ; data_out[3] ; 10.369 ; 10.389 ; 10.733 ; 10.722 ;
; address[3]    ; data_out[4] ; 9.810  ; 9.741  ; 10.170 ; 10.096 ;
; address[3]    ; data_out[5] ; 10.198 ; 10.182 ; 10.571 ; 10.535 ;
; address[3]    ; data_out[6] ; 10.062 ; 10.021 ; 10.419 ; 10.385 ;
; address[3]    ; data_out[7] ; 11.534 ; 11.427 ; 11.893 ; 11.740 ;
; address[4]    ; data_out[0] ; 6.773  ; 6.695  ; 6.871  ; 6.878  ;
; address[4]    ; data_out[1] ; 8.037  ; 8.013  ; 8.246  ; 8.202  ;
; address[4]    ; data_out[2] ; 7.665  ; 7.654  ; 7.845  ; 7.834  ;
; address[4]    ; data_out[3] ; 7.922  ; 7.911  ; 8.099  ; 8.119  ;
; address[4]    ; data_out[4] ; 7.359  ; 7.285  ; 7.539  ; 7.470  ;
; address[4]    ; data_out[5] ; 7.760  ; 7.724  ; 7.928  ; 7.912  ;
; address[4]    ; data_out[6] ; 7.608  ; 7.574  ; 7.791  ; 7.750  ;
; address[4]    ; data_out[7] ; 9.082  ; 8.929  ; 9.264  ; 9.157  ;
; address[5]    ; data_out[0] ; 10.301 ; 10.223 ; 10.742 ; 10.749 ;
; address[5]    ; data_out[1] ; 11.565 ; 11.541 ; 12.117 ; 12.073 ;
; address[5]    ; data_out[2] ; 11.193 ; 11.182 ; 11.716 ; 11.705 ;
; address[5]    ; data_out[3] ; 11.450 ; 11.439 ; 11.970 ; 11.990 ;
; address[5]    ; data_out[4] ; 10.887 ; 10.813 ; 11.411 ; 11.342 ;
; address[5]    ; data_out[5] ; 11.288 ; 11.252 ; 11.799 ; 11.783 ;
; address[5]    ; data_out[6] ; 11.136 ; 11.102 ; 11.663 ; 11.622 ;
; address[5]    ; data_out[7] ; 12.610 ; 12.457 ; 13.135 ; 13.028 ;
; address[6]    ; data_out[0] ; 10.045 ; 9.967  ; 10.446 ; 10.453 ;
; address[6]    ; data_out[1] ; 11.309 ; 11.285 ; 11.821 ; 11.777 ;
; address[6]    ; data_out[2] ; 10.937 ; 10.926 ; 11.420 ; 11.409 ;
; address[6]    ; data_out[3] ; 11.194 ; 11.183 ; 11.674 ; 11.694 ;
; address[6]    ; data_out[4] ; 10.631 ; 10.557 ; 11.115 ; 11.046 ;
; address[6]    ; data_out[5] ; 11.032 ; 10.996 ; 11.503 ; 11.487 ;
; address[6]    ; data_out[6] ; 10.880 ; 10.846 ; 11.367 ; 11.326 ;
; address[6]    ; data_out[7] ; 12.354 ; 12.201 ; 12.839 ; 12.732 ;
; address[7]    ; data_out[0] ; 7.807  ; 7.728  ; 7.848  ; 7.857  ;
; address[7]    ; data_out[1] ; 8.140  ; 8.116  ; 8.312  ; 8.268  ;
; address[7]    ; data_out[2] ; 7.768  ; 7.757  ; 7.911  ; 7.900  ;
; address[7]    ; data_out[3] ; 8.079  ; 8.018  ; 8.165  ; 8.185  ;
; address[7]    ; data_out[4] ; 7.859  ; 7.790  ; 7.933  ; 7.894  ;
; address[7]    ; data_out[5] ; 7.938  ; 7.958  ; 8.094  ; 7.988  ;
; address[7]    ; data_out[6] ; 7.910  ; 7.874  ; 7.981  ; 7.975  ;
; address[7]    ; data_out[7] ; 9.185  ; 9.032  ; 9.330  ; 9.223  ;
; port_in_00[0] ; data_out[0] ; 6.928  ;        ;        ; 7.242  ;
; port_in_00[1] ; data_out[1] ; 8.412  ; 8.388  ; 8.804  ; 8.760  ;
; port_in_00[2] ; data_out[2] ; 7.971  ; 7.980  ; 8.315  ; 8.304  ;
; port_in_00[3] ; data_out[3] ; 8.549  ; 8.538  ; 8.903  ; 8.923  ;
; port_in_00[4] ; data_out[4] ; 7.590  ; 7.521  ; 7.912  ; 7.835  ;
; port_in_00[5] ; data_out[5] ; 7.895  ; 7.879  ; 8.225  ; 8.189  ;
; port_in_00[6] ; data_out[6] ; 7.919  ; 7.878  ; 8.246  ; 8.236  ;
; port_in_00[7] ; data_out[7] ; 9.672  ; 9.519  ; 10.012 ; 9.905  ;
; port_in_01[0] ; data_out[0] ; 6.931  ;        ;        ; 7.251  ;
; port_in_01[1] ; data_out[1] ; 8.255  ; 8.231  ; 8.594  ; 8.550  ;
; port_in_01[2] ; data_out[2] ; 7.812  ; 7.821  ; 8.190  ; 8.179  ;
; port_in_01[3] ; data_out[3] ; 8.294  ; 8.283  ; 8.587  ; 8.607  ;
; port_in_01[4] ; data_out[4] ; 7.670  ; 7.601  ; 7.985  ; 7.908  ;
; port_in_01[5] ; data_out[5] ; 7.775  ; 7.759  ; 8.139  ; 8.103  ;
; port_in_01[6] ; data_out[6] ; 7.991  ; 7.950  ; 8.262  ; 8.252  ;
; port_in_01[7] ; data_out[7] ; 9.401  ; 9.248  ; 9.699  ; 9.592  ;
; port_in_02[0] ; data_out[0] ; 7.538  ;        ;        ; 7.753  ;
; port_in_02[1] ; data_out[1] ; 7.347  ;        ;        ; 7.642  ;
; port_in_02[2] ; data_out[2] ; 7.467  ;        ;        ; 7.785  ;
; port_in_02[3] ; data_out[3] ; 7.356  ;        ;        ; 7.677  ;
; port_in_02[4] ; data_out[4] ; 6.977  ;        ;        ; 7.256  ;
; port_in_02[5] ; data_out[5] ; 6.968  ;        ;        ; 7.254  ;
; port_in_02[6] ; data_out[6] ; 6.968  ;        ;        ; 7.257  ;
; port_in_02[7] ; data_out[7] ; 8.127  ;        ;        ; 8.338  ;
; port_in_03[0] ; data_out[0] ; 7.377  ;        ;        ; 7.621  ;
; port_in_03[1] ; data_out[1] ; 7.422  ;        ;        ; 7.771  ;
; port_in_03[2] ; data_out[2] ; 7.128  ;        ;        ; 7.488  ;
; port_in_03[3] ; data_out[3] ; 7.624  ;        ;        ; 7.993  ;
; port_in_03[4] ; data_out[4] ; 7.248  ;        ;        ; 7.579  ;
; port_in_03[5] ; data_out[5] ; 7.081  ;        ;        ; 7.378  ;
; port_in_03[6] ; data_out[6] ; 7.211  ;        ;        ; 7.558  ;
; port_in_03[7] ; data_out[7] ; 8.325  ;        ;        ; 8.574  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 7.795  ; 7.802  ; 8.181  ; 8.106  ;
; address[0]    ; data_out[1] ; 8.970  ; 8.915  ; 9.260  ; 9.236  ;
; address[0]    ; data_out[2] ; 8.565  ; 8.482  ; 8.802  ; 8.838  ;
; address[0]    ; data_out[3] ; 8.859  ; 8.869  ; 9.180  ; 9.163  ;
; address[0]    ; data_out[4] ; 8.376  ; 8.303  ; 8.695  ; 8.628  ;
; address[0]    ; data_out[5] ; 8.741  ; 8.649  ; 8.985  ; 9.031  ;
; address[0]    ; data_out[6] ; 8.588  ; 8.578  ; 8.925  ; 8.898  ;
; address[0]    ; data_out[7] ; 10.000 ; 9.856  ; 10.291 ; 10.178 ;
; address[1]    ; data_out[0] ; 6.868  ; 6.805  ; 7.230  ; 7.195  ;
; address[1]    ; data_out[1] ; 8.788  ; 8.801  ; 9.190  ; 9.072  ;
; address[1]    ; data_out[2] ; 8.254  ; 8.277  ; 8.664  ; 8.556  ;
; address[1]    ; data_out[3] ; 8.730  ; 8.777  ; 9.122  ; 9.091  ;
; address[1]    ; data_out[4] ; 8.393  ; 8.319  ; 8.717  ; 8.697  ;
; address[1]    ; data_out[5] ; 8.464  ; 8.497  ; 8.865  ; 8.767  ;
; address[1]    ; data_out[6] ; 8.414  ; 8.441  ; 8.783  ; 8.732  ;
; address[1]    ; data_out[7] ; 9.693  ; 9.588  ; 10.063 ; 9.909  ;
; address[2]    ; data_out[0] ; 8.819  ; 8.243  ; 8.717  ; 9.193  ;
; address[2]    ; data_out[1] ; 9.634  ; 9.516  ; 9.972  ; 9.985  ;
; address[2]    ; data_out[2] ; 9.108  ; 9.000  ; 9.438  ; 9.461  ;
; address[2]    ; data_out[3] ; 9.566  ; 9.535  ; 9.914  ; 9.961  ;
; address[2]    ; data_out[4] ; 9.161  ; 9.141  ; 9.577  ; 9.503  ;
; address[2]    ; data_out[5] ; 9.309  ; 9.211  ; 9.648  ; 9.681  ;
; address[2]    ; data_out[6] ; 9.227  ; 9.176  ; 9.598  ; 9.625  ;
; address[2]    ; data_out[7] ; 10.507 ; 10.353 ; 10.877 ; 10.772 ;
; address[3]    ; data_out[0] ; 8.888  ; 8.312  ; 8.769  ; 9.245  ;
; address[3]    ; data_out[1] ; 9.703  ; 9.585  ; 10.024 ; 10.037 ;
; address[3]    ; data_out[2] ; 9.177  ; 9.069  ; 9.490  ; 9.513  ;
; address[3]    ; data_out[3] ; 9.635  ; 9.604  ; 9.966  ; 10.013 ;
; address[3]    ; data_out[4] ; 9.230  ; 9.210  ; 9.629  ; 9.555  ;
; address[3]    ; data_out[5] ; 9.378  ; 9.280  ; 9.700  ; 9.733  ;
; address[3]    ; data_out[6] ; 9.296  ; 9.245  ; 9.650  ; 9.677  ;
; address[3]    ; data_out[7] ; 10.576 ; 10.422 ; 10.929 ; 10.824 ;
; address[4]    ; data_out[0] ; 6.400  ; 6.550  ; 6.724  ; 6.479  ;
; address[4]    ; data_out[1] ; 7.298  ; 7.311  ; 7.500  ; 7.382  ;
; address[4]    ; data_out[2] ; 6.764  ; 6.787  ; 6.974  ; 6.866  ;
; address[4]    ; data_out[3] ; 7.240  ; 7.287  ; 7.432  ; 7.401  ;
; address[4]    ; data_out[4] ; 6.903  ; 6.829  ; 7.027  ; 7.007  ;
; address[4]    ; data_out[5] ; 6.974  ; 7.007  ; 7.175  ; 7.077  ;
; address[4]    ; data_out[6] ; 6.924  ; 6.951  ; 7.093  ; 7.042  ;
; address[4]    ; data_out[7] ; 8.203  ; 8.098  ; 8.373  ; 8.219  ;
; address[5]    ; data_out[0] ; 8.756  ; 8.712  ; 9.221  ; 9.188  ;
; address[5]    ; data_out[1] ; 8.426  ; 8.381  ; 8.905  ; 8.833  ;
; address[5]    ; data_out[2] ; 8.676  ; 8.610  ; 9.138  ; 9.078  ;
; address[5]    ; data_out[3] ; 9.051  ; 9.019  ; 9.525  ; 9.465  ;
; address[5]    ; data_out[4] ; 8.838  ; 8.799  ; 9.315  ; 9.248  ;
; address[5]    ; data_out[5] ; 8.990  ; 8.890  ; 9.389  ; 9.410  ;
; address[5]    ; data_out[6] ; 8.882  ; 8.875  ; 9.362  ; 9.327  ;
; address[5]    ; data_out[7] ; 9.630  ; 9.546  ; 10.096 ; 9.984  ;
; address[6]    ; data_out[0] ; 8.947  ; 8.903  ; 9.341  ; 9.308  ;
; address[6]    ; data_out[1] ; 8.617  ; 8.572  ; 9.025  ; 8.953  ;
; address[6]    ; data_out[2] ; 8.867  ; 8.801  ; 9.258  ; 9.198  ;
; address[6]    ; data_out[3] ; 9.242  ; 9.210  ; 9.645  ; 9.585  ;
; address[6]    ; data_out[4] ; 9.029  ; 8.990  ; 9.435  ; 9.368  ;
; address[6]    ; data_out[5] ; 9.181  ; 9.081  ; 9.509  ; 9.530  ;
; address[6]    ; data_out[6] ; 9.073  ; 9.066  ; 9.482  ; 9.447  ;
; address[6]    ; data_out[7] ; 9.821  ; 9.737  ; 10.216 ; 10.104 ;
; address[7]    ; data_out[0] ; 5.697  ; 6.648  ; 6.786  ; 5.727  ;
; address[7]    ; data_out[1] ; 5.521  ; 5.431  ; 5.570  ; 5.541  ;
; address[7]    ; data_out[2] ; 5.757  ; 5.077  ; 5.218  ; 5.793  ;
; address[7]    ; data_out[3] ; 6.337  ; 5.937  ; 6.039  ; 6.343  ;
; address[7]    ; data_out[4] ; 6.122  ; 5.717  ; 5.827  ; 6.127  ;
; address[7]    ; data_out[5] ; 6.130  ; 5.732  ; 5.837  ; 6.132  ;
; address[7]    ; data_out[6] ; 6.677  ; 5.532  ; 5.687  ; 6.740  ;
; address[7]    ; data_out[7] ; 6.777  ; 5.855  ; 6.024  ; 6.773  ;
; port_in_00[0] ; data_out[0] ; 6.719  ;        ;        ; 7.021  ;
; port_in_00[1] ; data_out[1] ; 8.081  ; 8.107  ; 8.518  ; 8.406  ;
; port_in_00[2] ; data_out[2] ; 7.635  ; 7.671  ; 8.031  ; 7.929  ;
; port_in_00[3] ; data_out[3] ; 8.242  ; 8.225  ; 8.586  ; 8.596  ;
; port_in_00[4] ; data_out[4] ; 7.400  ; 7.333  ; 7.715  ; 7.642  ;
; port_in_00[5] ; data_out[5] ; 7.629  ; 7.675  ; 8.011  ; 7.919  ;
; port_in_00[6] ; data_out[6] ; 7.715  ; 7.678  ; 8.036  ; 8.026  ;
; port_in_00[7] ; data_out[7] ; 9.317  ; 9.216  ; 9.689  ; 9.528  ;
; port_in_01[0] ; data_out[0] ; 6.765  ;        ;        ; 7.080  ;
; port_in_01[1] ; data_out[1] ; 7.963  ; 7.989  ; 8.354  ; 8.242  ;
; port_in_01[2] ; data_out[2] ; 7.451  ; 7.487  ; 7.877  ; 7.775  ;
; port_in_01[3] ; data_out[3] ; 8.027  ; 8.010  ; 8.318  ; 8.328  ;
; port_in_01[4] ; data_out[4] ; 7.476  ; 7.409  ; 7.786  ; 7.713  ;
; port_in_01[5] ; data_out[5] ; 7.511  ; 7.557  ; 7.926  ; 7.834  ;
; port_in_01[6] ; data_out[6] ; 7.782  ; 7.745  ; 8.051  ; 8.041  ;
; port_in_01[7] ; data_out[7] ; 9.087  ; 8.986  ; 9.425  ; 9.264  ;
; port_in_02[0] ; data_out[0] ; 7.351  ;        ;        ; 7.563  ;
; port_in_02[1] ; data_out[1] ; 7.152  ;        ;        ; 7.430  ;
; port_in_02[2] ; data_out[2] ; 7.210  ;        ;        ; 7.490  ;
; port_in_02[3] ; data_out[3] ; 7.132  ;        ;        ; 7.439  ;
; port_in_02[4] ; data_out[4] ; 6.814  ;        ;        ; 7.087  ;
; port_in_02[5] ; data_out[5] ; 6.802  ;        ;        ; 7.084  ;
; port_in_02[6] ; data_out[6] ; 6.802  ;        ;        ; 7.088  ;
; port_in_02[7] ; data_out[7] ; 7.910  ;        ;        ; 8.120  ;
; port_in_03[0] ; data_out[0] ; 7.198  ;        ;        ; 7.439  ;
; port_in_03[1] ; data_out[1] ; 7.219  ;        ;        ; 7.551  ;
; port_in_03[2] ; data_out[2] ; 6.882  ;        ;        ; 7.202  ;
; port_in_03[3] ; data_out[3] ; 7.350  ;        ;        ; 7.691  ;
; port_in_03[4] ; data_out[4] ; 7.068  ;        ;        ; 7.382  ;
; port_in_03[5] ; data_out[5] ; 6.909  ;        ;        ; 7.201  ;
; port_in_03[6] ; data_out[6] ; 6.994  ;        ;        ; 7.324  ;
; port_in_03[7] ; data_out[7] ; 8.099  ;        ;        ; 8.346  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.410 ; -17.615           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.875 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2219.558                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                    ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.410 ; RAM_16x8_sync:U2|RW~157  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.527      ;
; -2.379 ; RAM_16x8_sync:U2|RW~1626 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.520      ;
; -2.343 ; RAM_16x8_sync:U2|RW~1594 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.478      ;
; -2.319 ; RAM_16x8_sync:U2|RW~261  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.459      ;
; -2.313 ; RAM_16x8_sync:U2|RW~2016 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.452      ;
; -2.310 ; RAM_16x8_sync:U2|RW~1602 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.443      ;
; -2.303 ; RAM_16x8_sync:U2|RW~1130 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.440      ;
; -2.295 ; RAM_16x8_sync:U2|RW~133  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.435      ;
; -2.289 ; RAM_16x8_sync:U2|RW~1738 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.429      ;
; -2.264 ; RAM_16x8_sync:U2|RW~1240 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.402      ;
; -2.260 ; RAM_16x8_sync:U2|RW~26   ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.400      ;
; -2.254 ; RAM_16x8_sync:U2|RW~1752 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.391      ;
; -2.242 ; RAM_16x8_sync:U2|RW~1440 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.379      ;
; -2.229 ; RAM_16x8_sync:U2|RW~1202 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.359      ;
; -2.225 ; RAM_16x8_sync:U2|RW~1373 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.368      ;
; -2.223 ; RAM_16x8_sync:U2|RW~882  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.366      ;
; -2.223 ; RAM_16x8_sync:U2|RW~1954 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.366      ;
; -2.223 ; RAM_16x8_sync:U2|RW~170  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.352      ;
; -2.221 ; RAM_16x8_sync:U2|RW~890  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.359      ;
; -2.210 ; RAM_16x8_sync:U2|RW~733  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.355      ;
; -2.192 ; RAM_16x8_sync:U2|RW~1226 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.333      ;
; -2.188 ; RAM_16x8_sync:U2|RW~563  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.337      ;
; -2.186 ; RAM_16x8_sync:U2|RW~154  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.298      ;
; -2.182 ; RAM_16x8_sync:U2|RW~1642 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.322      ;
; -2.175 ; RAM_16x8_sync:U2|RW~258  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.309      ;
; -2.170 ; RAM_16x8_sync:U2|RW~1138 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.306      ;
; -2.170 ; RAM_16x8_sync:U2|RW~1098 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.311      ;
; -2.161 ; RAM_16x8_sync:U2|RW~1290 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.292      ;
; -2.157 ; RAM_16x8_sync:U2|RW~706  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.297      ;
; -2.157 ; RAM_16x8_sync:U2|RW~1091 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.301      ;
; -2.144 ; RAM_16x8_sync:U2|RW~725  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.284      ;
; -2.142 ; RAM_16x8_sync:U2|RW~981  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.281      ;
; -2.127 ; RAM_16x8_sync:U2|RW~2020 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.279      ;
; -2.126 ; RAM_16x8_sync:U2|RW~379  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.268      ;
; -2.124 ; RAM_16x8_sync:U2|RW~138  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.257      ;
; -2.124 ; RAM_16x8_sync:U2|RW~629  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.259      ;
; -2.121 ; RAM_16x8_sync:U2|RW~506  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.259      ;
; -2.115 ; RAM_16x8_sync:U2|RW~1194 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.245      ;
; -2.111 ; RAM_16x8_sync:U2|RW~1663 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.230      ;
; -2.111 ; RAM_16x8_sync:U2|RW~163  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.247      ;
; -2.109 ; RAM_16x8_sync:U2|RW~1944 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.244      ;
; -2.103 ; RAM_16x8_sync:U2|RW~986  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.239      ;
; -2.102 ; RAM_16x8_sync:U2|RW~815  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.241      ;
; -2.095 ; RAM_16x8_sync:U2|RW~1128 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.235      ;
; -2.088 ; RAM_16x8_sync:U2|RW~1500 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.231      ;
; -2.086 ; RAM_16x8_sync:U2|RW~269  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.225      ;
; -2.086 ; RAM_16x8_sync:U2|RW~213  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.232      ;
; -2.084 ; RAM_16x8_sync:U2|RW~714  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.224      ;
; -2.070 ; RAM_16x8_sync:U2|RW~39   ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.202      ;
; -2.069 ; RAM_16x8_sync:U2|RW~2023 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.217      ;
; -2.068 ; RAM_16x8_sync:U2|RW~658  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.202      ;
; -2.067 ; RAM_16x8_sync:U2|RW~571  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.205      ;
; -2.067 ; RAM_16x8_sync:U2|RW~1951 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.214      ;
; -2.066 ; RAM_16x8_sync:U2|RW~85   ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.212      ;
; -2.066 ; RAM_16x8_sync:U2|RW~1157 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.202      ;
; -2.065 ; RAM_16x8_sync:U2|RW~1436 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.208      ;
; -2.065 ; RAM_16x8_sync:U2|RW~977  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.204      ;
; -2.063 ; RAM_16x8_sync:U2|RW~1850 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.212      ;
; -2.063 ; RAM_16x8_sync:U2|RW~1576 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.204      ;
; -2.062 ; RAM_16x8_sync:U2|RW~322  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.201      ;
; -2.062 ; RAM_16x8_sync:U2|RW~919  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.199      ;
; -2.061 ; RAM_16x8_sync:U2|RW~1056 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.187      ;
; -2.060 ; RAM_16x8_sync:U2|RW~1496 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.195      ;
; -2.058 ; RAM_16x8_sync:U2|RW~744  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.190      ;
; -2.056 ; RAM_16x8_sync:U2|RW~397  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.194      ;
; -2.055 ; RAM_16x8_sync:U2|RW~945  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.194      ;
; -2.054 ; RAM_16x8_sync:U2|RW~675  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.198      ;
; -2.051 ; RAM_16x8_sync:U2|RW~559  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.188      ;
; -2.049 ; RAM_16x8_sync:U2|RW~1826 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.190      ;
; -2.048 ; RAM_16x8_sync:U2|RW~141  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.186      ;
; -2.045 ; RAM_16x8_sync:U2|RW~143  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.181      ;
; -2.042 ; RAM_16x8_sync:U2|RW~913  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.181      ;
; -2.039 ; RAM_16x8_sync:U2|RW~768  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.171      ;
; -2.038 ; RAM_16x8_sync:U2|RW~1714 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.156      ;
; -2.038 ; RAM_16x8_sync:U2|RW~42   ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.171      ;
; -2.037 ; RAM_16x8_sync:U2|RW~564  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.189      ;
; -2.036 ; RAM_16x8_sync:U2|RW~1511 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.172      ;
; -2.030 ; RAM_16x8_sync:U2|RW~290  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.167      ;
; -2.027 ; RAM_16x8_sync:U2|RW~1276 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.173      ;
; -2.026 ; RAM_16x8_sync:U2|RW~597  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.165      ;
; -2.023 ; RAM_16x8_sync:U2|RW~1650 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.161      ;
; -2.022 ; RAM_16x8_sync:U2|RW~336  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.139      ;
; -2.022 ; RAM_16x8_sync:U2|RW~1870 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.172      ;
; -2.020 ; RAM_16x8_sync:U2|RW~943  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.160      ;
; -2.018 ; RAM_16x8_sync:U2|RW~885  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.166      ;
; -2.017 ; RAM_16x8_sync:U2|RW~588  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.170      ; 3.174      ;
; -2.016 ; RAM_16x8_sync:U2|RW~1447 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.152      ;
; -2.014 ; RAM_16x8_sync:U2|RW~586  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.164      ;
; -2.012 ; RAM_16x8_sync:U2|RW~1560 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.131      ;
; -2.012 ; RAM_16x8_sync:U2|RW~661  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.151      ;
; -2.011 ; RAM_16x8_sync:U2|RW~1427 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.149      ;
; -2.011 ; RAM_16x8_sync:U2|RW~1244 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.151      ;
; -2.010 ; RAM_16x8_sync:U2|RW~994  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.149      ;
; -2.007 ; RAM_16x8_sync:U2|RW~895  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.148      ;
; -2.004 ; RAM_16x8_sync:U2|RW~1792 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.126      ; 3.117      ;
; -2.002 ; RAM_16x8_sync:U2|RW~1028 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.148      ;
; -2.002 ; RAM_16x8_sync:U2|RW~1586 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.140      ;
; -2.000 ; RAM_16x8_sync:U2|RW~325  ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.144      ;
; -2.000 ; RAM_16x8_sync:U2|RW~1163 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.141      ;
; -1.996 ; RAM_16x8_sync:U2|RW~847  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.135      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                    ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.875 ; RAM_16x8_sync:U2|RW~483  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.254      ; 1.213      ;
; 0.878 ; RAM_16x8_sync:U2|RW~944  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.192      ;
; 0.916 ; RAM_16x8_sync:U2|RW~732  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.231      ;
; 0.928 ; RAM_16x8_sync:U2|RW~1906 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.245      ;
; 0.952 ; RAM_16x8_sync:U2|RW~956  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.287      ;
; 0.955 ; RAM_16x8_sync:U2|RW~1269 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.266      ;
; 0.955 ; RAM_16x8_sync:U2|RW~2000 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.054      ; 1.093      ;
; 0.961 ; RAM_16x8_sync:U2|RW~727  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.275      ;
; 0.965 ; RAM_16x8_sync:U2|RW~1930 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.043      ; 1.092      ;
; 0.973 ; RAM_16x8_sync:U2|RW~752  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.224      ; 1.281      ;
; 0.978 ; RAM_16x8_sync:U2|RW~1167 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.294      ;
; 0.995 ; RAM_16x8_sync:U2|RW~1525 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.306      ;
; 1.002 ; RAM_16x8_sync:U2|RW~764  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.317      ;
; 1.023 ; RAM_16x8_sync:U2|RW~1485 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.336      ;
; 1.034 ; RAM_16x8_sync:U2|RW~1924 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.354      ;
; 1.041 ; RAM_16x8_sync:U2|RW~615  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.362      ;
; 1.043 ; RAM_16x8_sync:U2|RW~1613 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.361      ;
; 1.045 ; RAM_16x8_sync:U2|RW~1994 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.166      ;
; 1.046 ; RAM_16x8_sync:U2|RW~996  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.369      ;
; 1.056 ; RAM_16x8_sync:U2|RW~990  ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.368      ;
; 1.060 ; RAM_16x8_sync:U2|RW~1374 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.375      ;
; 1.070 ; RAM_16x8_sync:U2|RW~740  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.385      ;
; 1.071 ; RAM_16x8_sync:U2|RW~1979 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.381      ;
; 1.073 ; RAM_16x8_sync:U2|RW~1942 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.389      ;
; 1.082 ; RAM_16x8_sync:U2|RW~427  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.395      ;
; 1.084 ; RAM_16x8_sync:U2|RW~1965 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.410      ;
; 1.091 ; RAM_16x8_sync:U2|RW~1581 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.405      ;
; 1.106 ; RAM_16x8_sync:U2|RW~1912 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.420      ;
; 1.108 ; RAM_16x8_sync:U2|RW~1386 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.418      ;
; 1.112 ; RAM_16x8_sync:U2|RW~1255 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.423      ;
; 1.114 ; RAM_16x8_sync:U2|RW~649  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.437      ;
; 1.117 ; RAM_16x8_sync:U2|RW~971  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.430      ;
; 1.122 ; RAM_16x8_sync:U2|RW~900  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.437      ;
; 1.126 ; RAM_16x8_sync:U2|RW~570  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.436      ;
; 1.127 ; RAM_16x8_sync:U2|RW~1922 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.440      ;
; 1.130 ; RAM_16x8_sync:U2|RW~1221 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.441      ;
; 1.130 ; RAM_16x8_sync:U2|RW~1928 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.443      ;
; 1.131 ; RAM_16x8_sync:U2|RW~1801 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.442      ;
; 1.133 ; RAM_16x8_sync:U2|RW~867  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.470      ;
; 1.133 ; RAM_16x8_sync:U2|RW~1350 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.447      ;
; 1.135 ; RAM_16x8_sync:U2|RW~1035 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.469      ;
; 1.135 ; RAM_16x8_sync:U2|RW~2054 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.448      ;
; 1.135 ; RAM_16x8_sync:U2|RW~1385 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.449      ;
; 1.136 ; RAM_16x8_sync:U2|RW~602  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.447      ;
; 1.139 ; RAM_16x8_sync:U2|RW~1320 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.452      ;
; 1.144 ; RAM_16x8_sync:U2|RW~1433 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.481      ;
; 1.146 ; RAM_16x8_sync:U2|RW~1775 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.458      ;
; 1.150 ; RAM_16x8_sync:U2|RW~1036 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.254      ; 1.488      ;
; 1.152 ; RAM_16x8_sync:U2|RW~423  ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.487      ;
; 1.154 ; RAM_16x8_sync:U2|RW~976  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.464      ;
; 1.157 ; RAM_16x8_sync:U2|RW~1926 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.470      ;
; 1.159 ; RAM_16x8_sync:U2|RW~1420 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.477      ;
; 1.163 ; RAM_16x8_sync:U2|RW~876  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.481      ;
; 1.164 ; RAM_16x8_sync:U2|RW~1101 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.481      ;
; 1.170 ; RAM_16x8_sync:U2|RW~1422 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.481      ;
; 1.172 ; RAM_16x8_sync:U2|RW~1480 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.479      ;
; 1.173 ; RAM_16x8_sync:U2|RW~1377 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.489      ;
; 1.178 ; RAM_16x8_sync:U2|RW~1502 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.055      ; 1.317      ;
; 1.178 ; RAM_16x8_sync:U2|RW~748  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.493      ;
; 1.180 ; RAM_16x8_sync:U2|RW~1973 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.500      ;
; 1.182 ; RAM_16x8_sync:U2|RW~459  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.515      ;
; 1.182 ; RAM_16x8_sync:U2|RW~220  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.259      ; 1.525      ;
; 1.185 ; RAM_16x8_sync:U2|RW~1318 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.498      ;
; 1.187 ; RAM_16x8_sync:U2|RW~995  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.506      ;
; 1.188 ; RAM_16x8_sync:U2|RW~1400 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.504      ;
; 1.189 ; RAM_16x8_sync:U2|RW~1406 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.500      ;
; 1.195 ; RAM_16x8_sync:U2|RW~1493 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.529      ;
; 1.195 ; RAM_16x8_sync:U2|RW~825  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.510      ;
; 1.197 ; RAM_16x8_sync:U2|RW~962  ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.510      ;
; 1.202 ; RAM_16x8_sync:U2|RW~1773 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.516      ;
; 1.206 ; RAM_16x8_sync:U2|RW~1040 ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.536      ;
; 1.206 ; RAM_16x8_sync:U2|RW~481  ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.255      ; 1.545      ;
; 1.210 ; RAM_16x8_sync:U2|RW~1334 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.524      ;
; 1.213 ; RAM_16x8_sync:U2|RW~780  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.547      ;
; 1.215 ; RAM_16x8_sync:U2|RW~1978 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.522      ;
; 1.220 ; RAM_16x8_sync:U2|RW~1375 ; RAM_16x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.537      ;
; 1.220 ; RAM_16x8_sync:U2|RW~1761 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.535      ;
; 1.221 ; RAM_16x8_sync:U2|RW~620  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.539      ;
; 1.222 ; RAM_16x8_sync:U2|RW~872  ; RAM_16x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.538      ;
; 1.224 ; RAM_16x8_sync:U2|RW~1934 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.043      ; 1.351      ;
; 1.229 ; RAM_16x8_sync:U2|RW~1813 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.551      ;
; 1.231 ; RAM_16x8_sync:U2|RW~1017 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.543      ;
; 1.237 ; RAM_16x8_sync:U2|RW~411  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.553      ;
; 1.237 ; RAM_16x8_sync:U2|RW~1321 ; RAM_16x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.554      ;
; 1.238 ; RAM_16x8_sync:U2|RW~1477 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.549      ;
; 1.238 ; RAM_16x8_sync:U2|RW~763  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.549      ;
; 1.239 ; RAM_16x8_sync:U2|RW~1914 ; RAM_16x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.562      ;
; 1.239 ; RAM_16x8_sync:U2|RW~1763 ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.549      ;
; 1.239 ; RAM_16x8_sync:U2|RW~827  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.553      ;
; 1.241 ; RAM_16x8_sync:U2|RW~875  ; RAM_16x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.555      ;
; 1.243 ; RAM_16x8_sync:U2|RW~1676 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.564      ;
; 1.244 ; RAM_16x8_sync:U2|RW~1804 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.558      ;
; 1.247 ; RAM_16x8_sync:U2|RW~1358 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.561      ;
; 1.249 ; RAM_16x8_sync:U2|RW~132  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.252      ; 1.585      ;
; 1.249 ; RAM_16x8_sync:U2|RW~260  ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.586      ;
; 1.249 ; RAM_16x8_sync:U2|RW~1805 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.560      ;
; 1.251 ; RAM_16x8_sync:U2|RW~1341 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.571      ;
; 1.252 ; RAM_16x8_sync:U2|RW~1614 ; RAM_16x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.566      ;
; 1.253 ; RAM_16x8_sync:U2|RW~1517 ; RAM_16x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.587      ;
; 1.254 ; RAM_16x8_sync:U2|RW~1156 ; RAM_16x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.569      ;
+-------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MemoriaROM:U1|data_out[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_02[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Outputs_Ports1:U3|port_out_03[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~100          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1000         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1001         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1002         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1003         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1004         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1005         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1006         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1007         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1008         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1009         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~101          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1010         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1011         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1012         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1013         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1014         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1015         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1016         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1017         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1018         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1019         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~102          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1020         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1021         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1022         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1023         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1024         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1025         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1026         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1027         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1028         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1029         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~103          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1030         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1031         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1032         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1033         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1034         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1035         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1036         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1037         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1038         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1039         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~104          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1040         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1041         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1042         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1043         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1044         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1045         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1046         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1047         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1048         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1049         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~105          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1050         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1051         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1052         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM_16x8_sync:U2|RW~1053         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 5.472 ; 6.528 ; Rise       ; clock           ;
;  address[0] ; clock      ; 5.040 ; 6.206 ; Rise       ; clock           ;
;  address[1] ; clock      ; 5.472 ; 5.908 ; Rise       ; clock           ;
;  address[2] ; clock      ; 5.130 ; 5.402 ; Rise       ; clock           ;
;  address[3] ; clock      ; 5.194 ; 5.482 ; Rise       ; clock           ;
;  address[4] ; clock      ; 4.274 ; 4.612 ; Rise       ; clock           ;
;  address[5] ; clock      ; 5.322 ; 6.528 ; Rise       ; clock           ;
;  address[6] ; clock      ; 5.361 ; 5.848 ; Rise       ; clock           ;
;  address[7] ; clock      ; 4.688 ; 4.733 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 2.408 ; 3.230 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.242 ; 3.020 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 2.032 ; 2.864 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.408 ; 3.230 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 2.339 ; 3.199 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.240 ; 3.070 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.306 ; 3.120 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.104 ; 2.914 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.010 ; 2.779 ; Rise       ; clock           ;
; writen      ; clock      ; 3.499 ; 4.453 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.259 ; -0.479 ; Rise       ; clock           ;
;  address[0] ; clock      ; -0.767 ; -1.376 ; Rise       ; clock           ;
;  address[1] ; clock      ; -0.767 ; -1.383 ; Rise       ; clock           ;
;  address[2] ; clock      ; -0.820 ; -1.485 ; Rise       ; clock           ;
;  address[3] ; clock      ; -0.752 ; -1.318 ; Rise       ; clock           ;
;  address[4] ; clock      ; -0.259 ; -0.479 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.232 ; -1.976 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.264 ; -1.960 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.275 ; -0.502 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.517 ; -1.079 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.517 ; -1.081 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.542 ; -1.101 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.569 ; -1.125 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.551 ; -1.113 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.522 ; -1.089 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.634 ; -1.198 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.606 ; -1.167 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.518 ; -1.079 ; Rise       ; clock           ;
; writen      ; clock      ; -1.162 ; -1.784 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 4.835 ; 5.080 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.434 ; 4.589 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 4.280 ; 4.438 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 4.591 ; 4.794 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 4.525 ; 4.670 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.550 ; 4.705 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.397 ; 4.508 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 4.775 ; 4.928 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 4.835 ; 5.080 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.465 ; 3.531 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.235 ; 3.289 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.465 ; 3.531 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.094 ; 3.126 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.081 ; 3.114 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.401 ; 3.479 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.259 ; 3.316 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.095 ; 3.127 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.272 ; 3.327 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.313 ; 3.370 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.202 ; 3.247 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.099 ; 3.131 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.246 ; 3.288 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.183 ; 3.225 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.108 ; 3.141 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.313 ; 3.370 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.290 ; 3.355 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.296 ; 3.359 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 4.182 ; 4.335 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.381 ; 3.451 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.286 ; 3.343 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.361 ; 3.432 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.094 ; 3.126 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.085 ; 3.117 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.099 ; 3.131 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.182 ; 4.335 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 3.053 ; 3.085 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 3.413 ; 3.504 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 3.191 ; 3.233 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 3.413 ; 3.504 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 3.245 ; 3.292 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 3.311 ; 3.377 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 3.094 ; 3.128 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 3.215 ; 3.256 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 3.196 ; 3.240 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 3.072 ; 3.105 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.235 ; 3.300 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.299 ; 4.446 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.374 ; 3.439 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.235 ; 3.300 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.980 ; 4.090 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.009 ; 4.120 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.225 ; 4.356 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.622 ; 3.681 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.654 ; 3.746 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.021 ; 3.052 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.169 ; 3.221 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.391 ; 3.454 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.034 ; 3.064 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.021 ; 3.052 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.328 ; 3.403 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.191 ; 3.245 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.035 ; 3.065 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.204 ; 3.257 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.038 ; 3.069 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.138 ; 3.180 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.038 ; 3.069 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.180 ; 3.220 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.118 ; 3.158 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.047 ; 3.078 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.244 ; 3.299 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.221 ; 3.283 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.228 ; 3.288 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 2.993 ; 3.023 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.309 ; 3.376 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.218 ; 3.273 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.289 ; 3.357 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.034 ; 3.064 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.024 ; 3.055 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.038 ; 3.069 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.115 ; 4.265 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 2.993 ; 3.023 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 3.011 ; 3.043 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 3.126 ; 3.166 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 3.339 ; 3.426 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 3.178 ; 3.223 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 3.242 ; 3.305 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 3.034 ; 3.066 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 3.150 ; 3.189 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 3.131 ; 3.173 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 3.011 ; 3.043 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.217 ; 5.291 ; 5.847 ; 5.959 ;
; address[0]    ; data_out[1] ; 5.933 ; 6.046 ; 6.490 ; 6.603 ;
; address[0]    ; data_out[2] ; 5.624 ; 5.752 ; 6.218 ; 6.346 ;
; address[0]    ; data_out[3] ; 5.887 ; 6.004 ; 6.447 ; 6.564 ;
; address[0]    ; data_out[4] ; 5.529 ; 5.571 ; 6.110 ; 6.152 ;
; address[0]    ; data_out[5] ; 5.765 ; 5.809 ; 6.378 ; 6.422 ;
; address[0]    ; data_out[6] ; 5.672 ; 5.740 ; 6.256 ; 6.324 ;
; address[0]    ; data_out[7] ; 6.569 ; 6.744 ; 7.125 ; 7.300 ;
; address[1]    ; data_out[0] ; 5.053 ; 5.145 ; 5.698 ; 5.783 ;
; address[1]    ; data_out[1] ; 5.974 ; 6.087 ; 6.599 ; 6.712 ;
; address[1]    ; data_out[2] ; 5.662 ; 5.790 ; 6.291 ; 6.419 ;
; address[1]    ; data_out[3] ; 5.928 ; 6.045 ; 6.556 ; 6.673 ;
; address[1]    ; data_out[4] ; 5.638 ; 5.687 ; 6.308 ; 6.350 ;
; address[1]    ; data_out[5] ; 5.890 ; 5.934 ; 6.545 ; 6.589 ;
; address[1]    ; data_out[6] ; 5.788 ; 5.847 ; 6.454 ; 6.522 ;
; address[1]    ; data_out[7] ; 6.609 ; 6.784 ; 7.234 ; 7.409 ;
; address[2]    ; data_out[0] ; 5.845 ; 5.915 ; 6.417 ; 6.430 ;
; address[2]    ; data_out[1] ; 6.637 ; 6.750 ; 7.160 ; 7.273 ;
; address[2]    ; data_out[2] ; 6.328 ; 6.456 ; 6.888 ; 7.016 ;
; address[2]    ; data_out[3] ; 6.591 ; 6.708 ; 7.117 ; 7.234 ;
; address[2]    ; data_out[4] ; 6.233 ; 6.275 ; 6.801 ; 6.843 ;
; address[2]    ; data_out[5] ; 6.469 ; 6.513 ; 7.048 ; 7.092 ;
; address[2]    ; data_out[6] ; 6.376 ; 6.444 ; 6.947 ; 7.015 ;
; address[2]    ; data_out[7] ; 7.273 ; 7.448 ; 7.795 ; 7.970 ;
; address[3]    ; data_out[0] ; 5.871 ; 5.941 ; 6.440 ; 6.453 ;
; address[3]    ; data_out[1] ; 6.663 ; 6.776 ; 7.183 ; 7.296 ;
; address[3]    ; data_out[2] ; 6.354 ; 6.482 ; 6.911 ; 7.039 ;
; address[3]    ; data_out[3] ; 6.617 ; 6.734 ; 7.140 ; 7.257 ;
; address[3]    ; data_out[4] ; 6.259 ; 6.301 ; 6.824 ; 6.866 ;
; address[3]    ; data_out[5] ; 6.495 ; 6.539 ; 7.071 ; 7.115 ;
; address[3]    ; data_out[6] ; 6.402 ; 6.470 ; 6.970 ; 7.038 ;
; address[3]    ; data_out[7] ; 7.299 ; 7.474 ; 7.818 ; 7.993 ;
; address[4]    ; data_out[0] ; 4.323 ; 4.336 ; 4.591 ; 4.661 ;
; address[4]    ; data_out[1] ; 5.066 ; 5.179 ; 5.383 ; 5.496 ;
; address[4]    ; data_out[2] ; 4.794 ; 4.922 ; 5.074 ; 5.202 ;
; address[4]    ; data_out[3] ; 5.023 ; 5.140 ; 5.337 ; 5.454 ;
; address[4]    ; data_out[4] ; 4.707 ; 4.749 ; 4.979 ; 5.021 ;
; address[4]    ; data_out[5] ; 4.954 ; 4.998 ; 5.215 ; 5.259 ;
; address[4]    ; data_out[6] ; 4.853 ; 4.921 ; 5.122 ; 5.190 ;
; address[4]    ; data_out[7] ; 5.701 ; 5.876 ; 6.019 ; 6.194 ;
; address[5]    ; data_out[0] ; 6.518 ; 6.531 ; 7.426 ; 7.496 ;
; address[5]    ; data_out[1] ; 7.261 ; 7.374 ; 8.218 ; 8.331 ;
; address[5]    ; data_out[2] ; 6.989 ; 7.117 ; 7.909 ; 8.037 ;
; address[5]    ; data_out[3] ; 7.218 ; 7.335 ; 8.172 ; 8.289 ;
; address[5]    ; data_out[4] ; 6.902 ; 6.944 ; 7.814 ; 7.856 ;
; address[5]    ; data_out[5] ; 7.149 ; 7.193 ; 8.050 ; 8.094 ;
; address[5]    ; data_out[6] ; 7.048 ; 7.116 ; 7.957 ; 8.025 ;
; address[5]    ; data_out[7] ; 7.896 ; 8.071 ; 8.854 ; 9.029 ;
; address[6]    ; data_out[0] ; 6.305 ; 6.318 ; 7.166 ; 7.236 ;
; address[6]    ; data_out[1] ; 7.048 ; 7.161 ; 7.958 ; 8.071 ;
; address[6]    ; data_out[2] ; 6.776 ; 6.904 ; 7.649 ; 7.777 ;
; address[6]    ; data_out[3] ; 7.005 ; 7.122 ; 7.912 ; 8.029 ;
; address[6]    ; data_out[4] ; 6.689 ; 6.731 ; 7.554 ; 7.596 ;
; address[6]    ; data_out[5] ; 6.936 ; 6.980 ; 7.790 ; 7.834 ;
; address[6]    ; data_out[6] ; 6.835 ; 6.903 ; 7.697 ; 7.765 ;
; address[6]    ; data_out[7] ; 7.683 ; 7.858 ; 8.594 ; 8.769 ;
; address[7]    ; data_out[0] ; 5.016 ; 5.017 ; 5.307 ; 5.369 ;
; address[7]    ; data_out[1] ; 5.137 ; 5.250 ; 5.448 ; 5.561 ;
; address[7]    ; data_out[2] ; 4.884 ; 4.993 ; 5.187 ; 5.267 ;
; address[7]    ; data_out[3] ; 5.164 ; 5.215 ; 5.458 ; 5.528 ;
; address[7]    ; data_out[4] ; 5.023 ; 5.057 ; 5.316 ; 5.369 ;
; address[7]    ; data_out[5] ; 5.071 ; 5.148 ; 5.431 ; 5.428 ;
; address[7]    ; data_out[6] ; 5.070 ; 5.109 ; 5.350 ; 5.408 ;
; address[7]    ; data_out[7] ; 5.772 ; 5.947 ; 6.084 ; 6.259 ;
; port_in_00[0] ; data_out[0] ; 4.415 ;       ;       ; 5.075 ;
; port_in_00[1] ; data_out[1] ; 5.256 ; 5.389 ; 5.929 ; 6.042 ;
; port_in_00[2] ; data_out[2] ; 4.929 ; 5.077 ; 5.565 ; 5.693 ;
; port_in_00[3] ; data_out[3] ; 5.393 ; 5.491 ; 6.049 ; 6.166 ;
; port_in_00[4] ; data_out[4] ; 4.751 ; 4.800 ; 5.369 ; 5.411 ;
; port_in_00[5] ; data_out[5] ; 4.953 ; 5.017 ; 5.599 ; 5.643 ;
; port_in_00[6] ; data_out[6] ; 4.964 ; 5.013 ; 5.591 ; 5.659 ;
; port_in_00[7] ; data_out[7] ; 5.989 ; 6.144 ; 6.679 ; 6.854 ;
; port_in_01[0] ; data_out[0] ; 4.393 ;       ;       ; 5.035 ;
; port_in_01[1] ; data_out[1] ; 5.122 ; 5.255 ; 5.785 ; 5.898 ;
; port_in_01[2] ; data_out[2] ; 4.870 ; 5.018 ; 5.477 ; 5.605 ;
; port_in_01[3] ; data_out[3] ; 5.202 ; 5.300 ; 5.831 ; 5.948 ;
; port_in_01[4] ; data_out[4] ; 4.826 ; 4.875 ; 5.458 ; 5.500 ;
; port_in_01[5] ; data_out[5] ; 4.895 ; 4.959 ; 5.528 ; 5.572 ;
; port_in_01[6] ; data_out[6] ; 5.007 ; 5.056 ; 5.644 ; 5.712 ;
; port_in_01[7] ; data_out[7] ; 5.824 ; 5.979 ; 6.486 ; 6.661 ;
; port_in_02[0] ; data_out[0] ; 4.719 ;       ;       ; 5.367 ;
; port_in_02[1] ; data_out[1] ; 4.578 ;       ;       ; 5.281 ;
; port_in_02[2] ; data_out[2] ; 4.643 ;       ;       ; 5.373 ;
; port_in_02[3] ; data_out[3] ; 4.644 ;       ;       ; 5.330 ;
; port_in_02[4] ; data_out[4] ; 4.401 ;       ;       ; 5.036 ;
; port_in_02[5] ; data_out[5] ; 4.403 ;       ;       ; 5.023 ;
; port_in_02[6] ; data_out[6] ; 4.426 ;       ;       ; 5.051 ;
; port_in_02[7] ; data_out[7] ; 5.040 ;       ;       ; 5.778 ;
; port_in_03[0] ; data_out[0] ; 4.618 ;       ;       ; 5.269 ;
; port_in_03[1] ; data_out[1] ; 4.661 ;       ;       ; 5.393 ;
; port_in_03[2] ; data_out[2] ; 4.445 ;       ;       ; 5.156 ;
; port_in_03[3] ; data_out[3] ; 4.821 ;       ;       ; 5.548 ;
; port_in_03[4] ; data_out[4] ; 4.611 ;       ;       ; 5.277 ;
; port_in_03[5] ; data_out[5] ; 4.469 ;       ;       ; 5.094 ;
; port_in_03[6] ; data_out[6] ; 4.591 ;       ;       ; 5.254 ;
; port_in_03[7] ; data_out[7] ; 5.195 ;       ;       ; 5.994 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.006 ; 5.074 ; 5.603 ; 5.617 ;
; address[0]    ; data_out[1] ; 5.611 ; 5.762 ; 6.191 ; 6.342 ;
; address[0]    ; data_out[2] ; 5.350 ; 5.445 ; 5.890 ; 6.048 ;
; address[0]    ; data_out[3] ; 5.617 ; 5.710 ; 6.200 ; 6.293 ;
; address[0]    ; data_out[4] ; 5.333 ; 5.381 ; 5.896 ; 5.944 ;
; address[0]    ; data_out[5] ; 5.521 ; 5.579 ; 6.064 ; 6.159 ;
; address[0]    ; data_out[6] ; 5.473 ; 5.520 ; 6.039 ; 6.086 ;
; address[0]    ; data_out[7] ; 6.236 ; 6.416 ; 6.815 ; 6.995 ;
; address[1]    ; data_out[0] ; 4.386 ; 4.416 ; 5.005 ; 5.054 ;
; address[1]    ; data_out[1] ; 5.480 ; 5.624 ; 6.233 ; 6.290 ;
; address[1]    ; data_out[2] ; 5.126 ; 5.277 ; 5.844 ; 5.908 ;
; address[1]    ; data_out[3] ; 5.504 ; 5.630 ; 6.246 ; 6.330 ;
; address[1]    ; data_out[4] ; 5.289 ; 5.324 ; 5.988 ; 6.062 ;
; address[1]    ; data_out[5] ; 5.328 ; 5.416 ; 6.081 ; 6.082 ;
; address[1]    ; data_out[6] ; 5.300 ; 5.380 ; 6.037 ; 6.075 ;
; address[1]    ; data_out[7] ; 6.026 ; 6.205 ; 6.776 ; 6.918 ;
; address[2]    ; data_out[0] ; 5.682 ; 5.324 ; 5.889 ; 6.260 ;
; address[2]    ; data_out[1] ; 6.117 ; 6.174 ; 6.613 ; 6.757 ;
; address[2]    ; data_out[2] ; 5.728 ; 5.792 ; 6.259 ; 6.410 ;
; address[2]    ; data_out[3] ; 6.130 ; 6.214 ; 6.637 ; 6.763 ;
; address[2]    ; data_out[4] ; 5.872 ; 5.946 ; 6.422 ; 6.457 ;
; address[2]    ; data_out[5] ; 5.965 ; 5.966 ; 6.461 ; 6.549 ;
; address[2]    ; data_out[6] ; 5.921 ; 5.959 ; 6.433 ; 6.513 ;
; address[2]    ; data_out[7] ; 6.660 ; 6.802 ; 7.159 ; 7.338 ;
; address[3]    ; data_out[0] ; 5.706 ; 5.348 ; 5.911 ; 6.282 ;
; address[3]    ; data_out[1] ; 6.141 ; 6.198 ; 6.635 ; 6.779 ;
; address[3]    ; data_out[2] ; 5.752 ; 5.816 ; 6.281 ; 6.432 ;
; address[3]    ; data_out[3] ; 6.154 ; 6.238 ; 6.659 ; 6.785 ;
; address[3]    ; data_out[4] ; 5.896 ; 5.970 ; 6.444 ; 6.479 ;
; address[3]    ; data_out[5] ; 5.989 ; 5.990 ; 6.483 ; 6.571 ;
; address[3]    ; data_out[6] ; 5.945 ; 5.983 ; 6.455 ; 6.535 ;
; address[3]    ; data_out[7] ; 6.684 ; 6.826 ; 7.181 ; 7.360 ;
; address[4]    ; data_out[0] ; 4.063 ; 4.241 ; 4.499 ; 4.368 ;
; address[4]    ; data_out[1] ; 4.573 ; 4.717 ; 4.913 ; 4.970 ;
; address[4]    ; data_out[2] ; 4.219 ; 4.370 ; 4.524 ; 4.588 ;
; address[4]    ; data_out[3] ; 4.597 ; 4.723 ; 4.926 ; 5.010 ;
; address[4]    ; data_out[4] ; 4.382 ; 4.417 ; 4.668 ; 4.742 ;
; address[4]    ; data_out[5] ; 4.421 ; 4.509 ; 4.761 ; 4.762 ;
; address[4]    ; data_out[6] ; 4.393 ; 4.473 ; 4.717 ; 4.755 ;
; address[4]    ; data_out[7] ; 5.119 ; 5.298 ; 5.456 ; 5.598 ;
; address[5]    ; data_out[0] ; 5.707 ; 5.737 ; 6.314 ; 6.344 ;
; address[5]    ; data_out[1] ; 5.398 ; 5.454 ; 6.055 ; 6.092 ;
; address[5]    ; data_out[2] ; 5.551 ; 5.608 ; 6.174 ; 6.238 ;
; address[5]    ; data_out[3] ; 5.852 ; 5.921 ; 6.483 ; 6.533 ;
; address[5]    ; data_out[4] ; 5.717 ; 5.768 ; 6.349 ; 6.381 ;
; address[5]    ; data_out[5] ; 5.827 ; 5.824 ; 6.396 ; 6.468 ;
; address[5]    ; data_out[6] ; 5.749 ; 5.804 ; 6.395 ; 6.431 ;
; address[5]    ; data_out[7] ; 6.130 ; 6.275 ; 6.760 ; 6.886 ;
; address[6]    ; data_out[0] ; 5.763 ; 5.793 ; 6.339 ; 6.369 ;
; address[6]    ; data_out[1] ; 5.454 ; 5.510 ; 6.080 ; 6.117 ;
; address[6]    ; data_out[2] ; 5.607 ; 5.664 ; 6.199 ; 6.263 ;
; address[6]    ; data_out[3] ; 5.908 ; 5.977 ; 6.508 ; 6.558 ;
; address[6]    ; data_out[4] ; 5.773 ; 5.824 ; 6.374 ; 6.406 ;
; address[6]    ; data_out[5] ; 5.883 ; 5.880 ; 6.421 ; 6.493 ;
; address[6]    ; data_out[6] ; 5.805 ; 5.860 ; 6.420 ; 6.456 ;
; address[6]    ; data_out[7] ; 6.186 ; 6.331 ; 6.785 ; 6.911 ;
; address[7]    ; data_out[0] ; 3.701 ; 4.310 ; 4.562 ; 3.934 ;
; address[7]    ; data_out[1] ; 3.509 ; 3.542 ; 3.702 ; 3.749 ;
; address[7]    ; data_out[2] ; 3.641 ; 3.301 ; 3.482 ; 3.925 ;
; address[7]    ; data_out[3] ; 4.101 ; 3.935 ; 4.073 ; 4.342 ;
; address[7]    ; data_out[4] ; 3.964 ; 3.779 ; 3.936 ; 4.188 ;
; address[7]    ; data_out[5] ; 3.967 ; 3.777 ; 3.941 ; 4.181 ;
; address[7]    ; data_out[6] ; 4.335 ; 3.630 ; 3.845 ; 4.534 ;
; address[7]    ; data_out[7] ; 4.294 ; 3.857 ; 3.989 ; 4.636 ;
; port_in_00[0] ; data_out[0] ; 4.281 ;       ;       ; 4.929 ;
; port_in_00[1] ; data_out[1] ; 5.049 ; 5.200 ; 5.748 ; 5.812 ;
; port_in_00[2] ; data_out[2] ; 4.720 ; 4.878 ; 5.381 ; 5.452 ;
; port_in_00[3] ; data_out[3] ; 5.200 ; 5.293 ; 5.845 ; 5.957 ;
; port_in_00[4] ; data_out[4] ; 4.631 ; 4.679 ; 5.241 ; 5.282 ;
; port_in_00[5] ; data_out[5] ; 4.789 ; 4.884 ; 5.460 ; 5.468 ;
; port_in_00[6] ; data_out[6] ; 4.835 ; 4.882 ; 5.454 ; 5.520 ;
; port_in_00[7] ; data_out[7] ; 5.765 ; 5.945 ; 6.473 ; 6.608 ;
; port_in_01[0] ; data_out[0] ; 4.287 ;       ;       ; 4.922 ;
; port_in_01[1] ; data_out[1] ; 4.938 ; 5.089 ; 5.628 ; 5.692 ;
; port_in_01[2] ; data_out[2] ; 4.645 ; 4.803 ; 5.277 ; 5.348 ;
; port_in_01[3] ; data_out[3] ; 5.035 ; 5.128 ; 5.655 ; 5.767 ;
; port_in_01[4] ; data_out[4] ; 4.704 ; 4.752 ; 5.326 ; 5.367 ;
; port_in_01[5] ; data_out[5] ; 4.735 ; 4.830 ; 5.392 ; 5.400 ;
; port_in_01[6] ; data_out[6] ; 4.878 ; 4.925 ; 5.505 ; 5.571 ;
; port_in_01[7] ; data_out[7] ; 5.627 ; 5.807 ; 6.308 ; 6.443 ;
; port_in_02[0] ; data_out[0] ; 4.599 ;       ;       ; 5.242 ;
; port_in_02[1] ; data_out[1] ; 4.452 ;       ;       ; 5.133 ;
; port_in_02[2] ; data_out[2] ; 4.481 ;       ;       ; 5.179 ;
; port_in_02[3] ; data_out[3] ; 4.498 ;       ;       ; 5.173 ;
; port_in_02[4] ; data_out[4] ; 4.295 ;       ;       ; 4.922 ;
; port_in_02[5] ; data_out[5] ; 4.296 ;       ;       ; 4.908 ;
; port_in_02[6] ; data_out[6] ; 4.321 ;       ;       ; 4.936 ;
; port_in_02[7] ; data_out[7] ; 4.903 ;       ;       ; 5.630 ;
; port_in_03[0] ; data_out[0] ; 4.501 ;       ;       ; 5.149 ;
; port_in_03[1] ; data_out[1] ; 4.535 ;       ;       ; 5.242 ;
; port_in_03[2] ; data_out[2] ; 4.291 ;       ;       ; 4.970 ;
; port_in_03[3] ; data_out[3] ; 4.641 ;       ;       ; 5.354 ;
; port_in_03[4] ; data_out[4] ; 4.492 ;       ;       ; 5.145 ;
; port_in_03[5] ; data_out[5] ; 4.360 ;       ;       ; 4.976 ;
; port_in_03[6] ; data_out[6] ; 4.451 ;       ;       ; 5.102 ;
; port_in_03[7] ; data_out[7] ; 5.052 ;       ;       ; 5.838 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.738  ; 0.875 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.738  ; 0.875 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35.281 ; 0.0   ; 0.0      ; 0.0     ; -2219.558           ;
;  clock           ; -35.281 ; 0.000 ; N/A      ; N/A     ; -2219.558           ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 9.206 ; 9.999 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.834 ; 9.516 ; Rise       ; clock           ;
;  address[1] ; clock      ; 9.000 ; 9.426 ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.355 ; 8.765 ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.453 ; 8.879 ; Rise       ; clock           ;
;  address[4] ; clock      ; 6.952 ; 7.131 ; Rise       ; clock           ;
;  address[5] ; clock      ; 9.206 ; 9.999 ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.851 ; 9.196 ; Rise       ; clock           ;
;  address[7] ; clock      ; 7.452 ; 7.230 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.265 ; 4.790 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.903 ; 4.462 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.534 ; 4.044 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.265 ; 4.790 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.984 ; 4.639 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.036 ; 4.640 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.928 ; 4.597 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.716 ; 4.318 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.499 ; 4.045 ; Rise       ; clock           ;
; writen      ; clock      ; 6.209 ; 6.763 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.259 ; -0.388 ; Rise       ; clock           ;
;  address[0] ; clock      ; -0.767 ; -1.376 ; Rise       ; clock           ;
;  address[1] ; clock      ; -0.767 ; -1.383 ; Rise       ; clock           ;
;  address[2] ; clock      ; -0.820 ; -1.485 ; Rise       ; clock           ;
;  address[3] ; clock      ; -0.752 ; -1.318 ; Rise       ; clock           ;
;  address[4] ; clock      ; -0.259 ; -0.388 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.232 ; -1.976 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.264 ; -1.960 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.275 ; -0.452 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.517 ; -1.079 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.517 ; -1.081 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.542 ; -1.101 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.569 ; -1.125 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.551 ; -1.113 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.522 ; -1.089 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.634 ; -1.198 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.606 ; -1.167 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.518 ; -1.079 ; Rise       ; clock           ;
; writen      ; clock      ; -1.162 ; -1.784 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 8.372 ; 8.431 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.472 ; 7.587 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.367 ; 7.413 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.986 ; 8.026 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.713 ; 7.713 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.752 ; 7.795 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.517 ; 7.515 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 8.104 ; 8.201 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.372 ; 8.431 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.827 ; 5.820 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.446 ; 5.434 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.827 ; 5.820 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.200 ; 5.174 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.190 ; 5.170 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.769 ; 5.740 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.497 ; 5.476 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.205 ; 5.179 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.509 ; 5.488 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.559 ; 5.543 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.397 ; 5.375 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.207 ; 5.182 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.460 ; 5.427 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.389 ; 5.354 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.226 ; 5.201 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.559 ; 5.543 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.549 ; 5.532 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.552 ; 5.538 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 6.758 ; 6.857 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 5.699 ; 5.670 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 5.514 ; 5.495 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 5.686 ; 5.652 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 5.200 ; 5.176 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 5.190 ; 5.166 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 5.205 ; 5.180 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 6.758 ; 6.857 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 5.156 ; 5.134 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 5.772 ; 5.781 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 5.399 ; 5.365 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 5.772 ; 5.781 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 5.477 ; 5.451 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 5.564 ; 5.557 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 5.205 ; 5.185 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 5.415 ; 5.382 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 5.403 ; 5.367 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 5.181 ; 5.158 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.235 ; 3.300 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.299 ; 4.446 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.374 ; 3.439 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.235 ; 3.300 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.980 ; 4.090 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.009 ; 4.120 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.225 ; 4.356 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.622 ; 3.681 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.654 ; 3.746 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.021 ; 3.052 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.169 ; 3.221 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.391 ; 3.454 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.034 ; 3.064 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.021 ; 3.052 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.328 ; 3.403 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.191 ; 3.245 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.035 ; 3.065 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.204 ; 3.257 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.038 ; 3.069 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.138 ; 3.180 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.038 ; 3.069 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.180 ; 3.220 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.118 ; 3.158 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.047 ; 3.078 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.244 ; 3.299 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.221 ; 3.283 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.228 ; 3.288 ; Rise       ; clock           ;
; port_out_02[*]  ; clock      ; 2.993 ; 3.023 ; Rise       ; clock           ;
;  port_out_02[0] ; clock      ; 3.309 ; 3.376 ; Rise       ; clock           ;
;  port_out_02[1] ; clock      ; 3.218 ; 3.273 ; Rise       ; clock           ;
;  port_out_02[2] ; clock      ; 3.289 ; 3.357 ; Rise       ; clock           ;
;  port_out_02[3] ; clock      ; 3.034 ; 3.064 ; Rise       ; clock           ;
;  port_out_02[4] ; clock      ; 3.024 ; 3.055 ; Rise       ; clock           ;
;  port_out_02[5] ; clock      ; 3.038 ; 3.069 ; Rise       ; clock           ;
;  port_out_02[6] ; clock      ; 4.115 ; 4.265 ; Rise       ; clock           ;
;  port_out_02[7] ; clock      ; 2.993 ; 3.023 ; Rise       ; clock           ;
; port_out_03[*]  ; clock      ; 3.011 ; 3.043 ; Rise       ; clock           ;
;  port_out_03[0] ; clock      ; 3.126 ; 3.166 ; Rise       ; clock           ;
;  port_out_03[1] ; clock      ; 3.339 ; 3.426 ; Rise       ; clock           ;
;  port_out_03[2] ; clock      ; 3.178 ; 3.223 ; Rise       ; clock           ;
;  port_out_03[3] ; clock      ; 3.242 ; 3.305 ; Rise       ; clock           ;
;  port_out_03[4] ; clock      ; 3.034 ; 3.066 ; Rise       ; clock           ;
;  port_out_03[5] ; clock      ; 3.150 ; 3.189 ; Rise       ; clock           ;
;  port_out_03[6] ; clock      ; 3.131 ; 3.173 ; Rise       ; clock           ;
;  port_out_03[7] ; clock      ; 3.011 ; 3.043 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.921  ; 8.869  ; 9.326  ; 9.350  ;
; address[0]    ; data_out[1] ; 10.202 ; 10.223 ; 10.518 ; 10.549 ;
; address[0]    ; data_out[2] ; 9.756  ; 9.799  ; 10.140 ; 10.183 ;
; address[0]    ; data_out[3] ; 10.024 ; 10.091 ; 10.369 ; 10.410 ;
; address[0]    ; data_out[4] ; 9.404  ; 9.369  ; 9.757  ; 9.723  ;
; address[0]    ; data_out[5] ; 9.837  ; 9.848  ; 10.239 ; 10.250 ;
; address[0]    ; data_out[6] ; 9.643  ; 9.680  ; 10.030 ; 10.036 ;
; address[0]    ; data_out[7] ; 11.290 ; 11.280 ; 11.636 ; 11.597 ;
; address[1]    ; data_out[0] ; 8.653  ; 8.625  ; 9.089  ; 9.052  ;
; address[1]    ; data_out[1] ; 10.297 ; 10.318 ; 10.688 ; 10.709 ;
; address[1]    ; data_out[2] ; 9.851  ; 9.894  ; 10.241 ; 10.284 ;
; address[1]    ; data_out[3] ; 10.119 ; 10.186 ; 10.513 ; 10.580 ;
; address[1]    ; data_out[4] ; 9.651  ; 9.625  ; 10.088 ; 10.053 ;
; address[1]    ; data_out[5] ; 10.078 ; 10.110 ; 10.521 ; 10.532 ;
; address[1]    ; data_out[6] ; 9.931  ; 9.933  ; 10.331 ; 10.368 ;
; address[1]    ; data_out[7] ; 11.385 ; 11.375 ; 11.777 ; 11.767 ;
; address[2]    ; data_out[0] ; 9.834  ; 9.880  ; 10.353 ; 10.300 ;
; address[2]    ; data_out[1] ; 11.390 ; 11.411 ; 11.769 ; 11.800 ;
; address[2]    ; data_out[2] ; 10.944 ; 10.987 ; 11.391 ; 11.434 ;
; address[2]    ; data_out[3] ; 11.212 ; 11.279 ; 11.620 ; 11.661 ;
; address[2]    ; data_out[4] ; 10.592 ; 10.557 ; 11.038 ; 11.003 ;
; address[2]    ; data_out[5] ; 11.025 ; 11.036 ; 11.490 ; 11.501 ;
; address[2]    ; data_out[6] ; 10.842 ; 10.868 ; 11.281 ; 11.318 ;
; address[2]    ; data_out[7] ; 12.478 ; 12.468 ; 12.887 ; 12.848 ;
; address[3]    ; data_out[0] ; 9.909  ; 9.955  ; 10.417 ; 10.364 ;
; address[3]    ; data_out[1] ; 11.465 ; 11.486 ; 11.833 ; 11.864 ;
; address[3]    ; data_out[2] ; 11.019 ; 11.062 ; 11.455 ; 11.498 ;
; address[3]    ; data_out[3] ; 11.287 ; 11.354 ; 11.684 ; 11.725 ;
; address[3]    ; data_out[4] ; 10.667 ; 10.632 ; 11.102 ; 11.067 ;
; address[3]    ; data_out[5] ; 11.100 ; 11.111 ; 11.554 ; 11.565 ;
; address[3]    ; data_out[6] ; 10.917 ; 10.943 ; 11.345 ; 11.382 ;
; address[3]    ; data_out[7] ; 12.553 ; 12.543 ; 12.951 ; 12.912 ;
; address[4]    ; data_out[0] ; 7.174  ; 7.121  ; 7.203  ; 7.249  ;
; address[4]    ; data_out[1] ; 8.590  ; 8.621  ; 8.759  ; 8.780  ;
; address[4]    ; data_out[2] ; 8.212  ; 8.255  ; 8.313  ; 8.356  ;
; address[4]    ; data_out[3] ; 8.441  ; 8.482  ; 8.581  ; 8.648  ;
; address[4]    ; data_out[4] ; 7.859  ; 7.824  ; 7.961  ; 7.926  ;
; address[4]    ; data_out[5] ; 8.311  ; 8.322  ; 8.394  ; 8.405  ;
; address[4]    ; data_out[6] ; 8.102  ; 8.139  ; 8.210  ; 8.237  ;
; address[4]    ; data_out[7] ; 9.708  ; 9.669  ; 9.847  ; 9.837  ;
; address[5]    ; data_out[0] ; 11.122 ; 11.069 ; 11.734 ; 11.780 ;
; address[5]    ; data_out[1] ; 12.538 ; 12.569 ; 13.290 ; 13.311 ;
; address[5]    ; data_out[2] ; 12.160 ; 12.203 ; 12.844 ; 12.887 ;
; address[5]    ; data_out[3] ; 12.389 ; 12.430 ; 13.112 ; 13.179 ;
; address[5]    ; data_out[4] ; 11.807 ; 11.772 ; 12.492 ; 12.457 ;
; address[5]    ; data_out[5] ; 12.259 ; 12.270 ; 12.925 ; 12.936 ;
; address[5]    ; data_out[6] ; 12.050 ; 12.087 ; 12.742 ; 12.768 ;
; address[5]    ; data_out[7] ; 13.656 ; 13.617 ; 14.378 ; 14.368 ;
; address[6]    ; data_out[0] ; 10.841 ; 10.788 ; 11.419 ; 11.465 ;
; address[6]    ; data_out[1] ; 12.257 ; 12.288 ; 12.975 ; 12.996 ;
; address[6]    ; data_out[2] ; 11.879 ; 11.922 ; 12.529 ; 12.572 ;
; address[6]    ; data_out[3] ; 12.108 ; 12.149 ; 12.797 ; 12.864 ;
; address[6]    ; data_out[4] ; 11.526 ; 11.491 ; 12.177 ; 12.142 ;
; address[6]    ; data_out[5] ; 11.978 ; 11.989 ; 12.610 ; 12.621 ;
; address[6]    ; data_out[6] ; 11.769 ; 11.806 ; 12.427 ; 12.453 ;
; address[6]    ; data_out[7] ; 13.375 ; 13.336 ; 14.063 ; 14.053 ;
; address[7]    ; data_out[0] ; 8.297  ; 8.234  ; 8.273  ; 8.315  ;
; address[7]    ; data_out[1] ; 8.689  ; 8.720  ; 8.837  ; 8.858  ;
; address[7]    ; data_out[2] ; 8.311  ; 8.354  ; 8.391  ; 8.434  ;
; address[7]    ; data_out[3] ; 8.591  ; 8.581  ; 8.659  ; 8.726  ;
; address[7]    ; data_out[4] ; 8.354  ; 8.320  ; 8.390  ; 8.388  ;
; address[7]    ; data_out[5] ; 8.452  ; 8.519  ; 8.582  ; 8.513  ;
; address[7]    ; data_out[6] ; 8.409  ; 8.409  ; 8.443  ; 8.475  ;
; address[7]    ; data_out[7] ; 9.807  ; 9.768  ; 9.925  ; 9.915  ;
; port_in_00[0] ; data_out[0] ; 7.449  ;        ;        ; 7.898  ;
; port_in_00[1] ; data_out[1] ; 9.091  ; 9.133  ; 9.602  ; 9.623  ;
; port_in_00[2] ; data_out[2] ; 8.622  ; 8.686  ; 9.062  ; 9.105  ;
; port_in_00[3] ; data_out[3] ; 9.223  ; 9.255  ; 9.697  ; 9.764  ;
; port_in_00[4] ; data_out[4] ; 8.166  ; 8.140  ; 8.598  ; 8.563  ;
; port_in_00[5] ; data_out[5] ; 8.522  ; 8.554  ; 8.953  ; 8.964  ;
; port_in_00[6] ; data_out[6] ; 8.540  ; 8.542  ; 8.959  ; 8.996  ;
; port_in_00[7] ; data_out[7] ; 10.456 ; 10.403 ; 10.907 ; 10.897 ;
; port_in_01[0] ; data_out[0] ; 7.455  ;        ;        ; 7.888  ;
; port_in_01[1] ; data_out[1] ; 8.910  ; 8.952  ; 9.366  ; 9.387  ;
; port_in_01[2] ; data_out[2] ; 8.464  ; 8.528  ; 8.915  ; 8.958  ;
; port_in_01[3] ; data_out[3] ; 8.932  ; 8.964  ; 9.334  ; 9.401  ;
; port_in_01[4] ; data_out[4] ; 8.253  ; 8.227  ; 8.698  ; 8.663  ;
; port_in_01[5] ; data_out[5] ; 8.389  ; 8.421  ; 8.849  ; 8.860  ;
; port_in_01[6] ; data_out[6] ; 8.613  ; 8.615  ; 8.986  ; 9.023  ;
; port_in_01[7] ; data_out[7] ; 10.146 ; 10.093 ; 10.556 ; 10.546 ;
; port_in_02[0] ; data_out[0] ; 8.099  ;        ;        ; 8.454  ;
; port_in_02[1] ; data_out[1] ; 7.925  ;        ;        ; 8.355  ;
; port_in_02[2] ; data_out[2] ; 8.067  ;        ;        ; 8.515  ;
; port_in_02[3] ; data_out[3] ; 7.926  ;        ;        ; 8.358  ;
; port_in_02[4] ; data_out[4] ; 7.511  ;        ;        ; 7.899  ;
; port_in_02[5] ; data_out[5] ; 7.498  ;        ;        ; 7.898  ;
; port_in_02[6] ; data_out[6] ; 7.489  ;        ;        ; 7.895  ;
; port_in_02[7] ; data_out[7] ; 8.751  ;        ;        ; 9.136  ;
; port_in_03[0] ; data_out[0] ; 7.924  ;        ;        ; 8.317  ;
; port_in_03[1] ; data_out[1] ; 8.004  ;        ;        ; 8.480  ;
; port_in_03[2] ; data_out[2] ; 7.703  ;        ;        ; 8.181  ;
; port_in_03[3] ; data_out[3] ; 8.221  ;        ;        ; 8.716  ;
; port_in_03[4] ; data_out[4] ; 7.804  ;        ;        ; 8.245  ;
; port_in_03[5] ; data_out[5] ; 7.631  ;        ;        ; 8.044  ;
; port_in_03[6] ; data_out[6] ; 7.773  ;        ;        ; 8.243  ;
; port_in_03[7] ; data_out[7] ; 8.975  ;        ;        ; 9.406  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.006 ; 5.074 ; 5.603 ; 5.617 ;
; address[0]    ; data_out[1] ; 5.611 ; 5.762 ; 6.191 ; 6.342 ;
; address[0]    ; data_out[2] ; 5.350 ; 5.445 ; 5.890 ; 6.048 ;
; address[0]    ; data_out[3] ; 5.617 ; 5.710 ; 6.200 ; 6.293 ;
; address[0]    ; data_out[4] ; 5.333 ; 5.381 ; 5.896 ; 5.944 ;
; address[0]    ; data_out[5] ; 5.521 ; 5.579 ; 6.064 ; 6.159 ;
; address[0]    ; data_out[6] ; 5.473 ; 5.520 ; 6.039 ; 6.086 ;
; address[0]    ; data_out[7] ; 6.236 ; 6.416 ; 6.815 ; 6.995 ;
; address[1]    ; data_out[0] ; 4.386 ; 4.416 ; 5.005 ; 5.054 ;
; address[1]    ; data_out[1] ; 5.480 ; 5.624 ; 6.233 ; 6.290 ;
; address[1]    ; data_out[2] ; 5.126 ; 5.277 ; 5.844 ; 5.908 ;
; address[1]    ; data_out[3] ; 5.504 ; 5.630 ; 6.246 ; 6.330 ;
; address[1]    ; data_out[4] ; 5.289 ; 5.324 ; 5.988 ; 6.062 ;
; address[1]    ; data_out[5] ; 5.328 ; 5.416 ; 6.081 ; 6.082 ;
; address[1]    ; data_out[6] ; 5.300 ; 5.380 ; 6.037 ; 6.075 ;
; address[1]    ; data_out[7] ; 6.026 ; 6.205 ; 6.776 ; 6.918 ;
; address[2]    ; data_out[0] ; 5.682 ; 5.324 ; 5.889 ; 6.260 ;
; address[2]    ; data_out[1] ; 6.117 ; 6.174 ; 6.613 ; 6.757 ;
; address[2]    ; data_out[2] ; 5.728 ; 5.792 ; 6.259 ; 6.410 ;
; address[2]    ; data_out[3] ; 6.130 ; 6.214 ; 6.637 ; 6.763 ;
; address[2]    ; data_out[4] ; 5.872 ; 5.946 ; 6.422 ; 6.457 ;
; address[2]    ; data_out[5] ; 5.965 ; 5.966 ; 6.461 ; 6.549 ;
; address[2]    ; data_out[6] ; 5.921 ; 5.959 ; 6.433 ; 6.513 ;
; address[2]    ; data_out[7] ; 6.660 ; 6.802 ; 7.159 ; 7.338 ;
; address[3]    ; data_out[0] ; 5.706 ; 5.348 ; 5.911 ; 6.282 ;
; address[3]    ; data_out[1] ; 6.141 ; 6.198 ; 6.635 ; 6.779 ;
; address[3]    ; data_out[2] ; 5.752 ; 5.816 ; 6.281 ; 6.432 ;
; address[3]    ; data_out[3] ; 6.154 ; 6.238 ; 6.659 ; 6.785 ;
; address[3]    ; data_out[4] ; 5.896 ; 5.970 ; 6.444 ; 6.479 ;
; address[3]    ; data_out[5] ; 5.989 ; 5.990 ; 6.483 ; 6.571 ;
; address[3]    ; data_out[6] ; 5.945 ; 5.983 ; 6.455 ; 6.535 ;
; address[3]    ; data_out[7] ; 6.684 ; 6.826 ; 7.181 ; 7.360 ;
; address[4]    ; data_out[0] ; 4.063 ; 4.241 ; 4.499 ; 4.368 ;
; address[4]    ; data_out[1] ; 4.573 ; 4.717 ; 4.913 ; 4.970 ;
; address[4]    ; data_out[2] ; 4.219 ; 4.370 ; 4.524 ; 4.588 ;
; address[4]    ; data_out[3] ; 4.597 ; 4.723 ; 4.926 ; 5.010 ;
; address[4]    ; data_out[4] ; 4.382 ; 4.417 ; 4.668 ; 4.742 ;
; address[4]    ; data_out[5] ; 4.421 ; 4.509 ; 4.761 ; 4.762 ;
; address[4]    ; data_out[6] ; 4.393 ; 4.473 ; 4.717 ; 4.755 ;
; address[4]    ; data_out[7] ; 5.119 ; 5.298 ; 5.456 ; 5.598 ;
; address[5]    ; data_out[0] ; 5.707 ; 5.737 ; 6.314 ; 6.344 ;
; address[5]    ; data_out[1] ; 5.398 ; 5.454 ; 6.055 ; 6.092 ;
; address[5]    ; data_out[2] ; 5.551 ; 5.608 ; 6.174 ; 6.238 ;
; address[5]    ; data_out[3] ; 5.852 ; 5.921 ; 6.483 ; 6.533 ;
; address[5]    ; data_out[4] ; 5.717 ; 5.768 ; 6.349 ; 6.381 ;
; address[5]    ; data_out[5] ; 5.827 ; 5.824 ; 6.396 ; 6.468 ;
; address[5]    ; data_out[6] ; 5.749 ; 5.804 ; 6.395 ; 6.431 ;
; address[5]    ; data_out[7] ; 6.130 ; 6.275 ; 6.760 ; 6.886 ;
; address[6]    ; data_out[0] ; 5.763 ; 5.793 ; 6.339 ; 6.369 ;
; address[6]    ; data_out[1] ; 5.454 ; 5.510 ; 6.080 ; 6.117 ;
; address[6]    ; data_out[2] ; 5.607 ; 5.664 ; 6.199 ; 6.263 ;
; address[6]    ; data_out[3] ; 5.908 ; 5.977 ; 6.508 ; 6.558 ;
; address[6]    ; data_out[4] ; 5.773 ; 5.824 ; 6.374 ; 6.406 ;
; address[6]    ; data_out[5] ; 5.883 ; 5.880 ; 6.421 ; 6.493 ;
; address[6]    ; data_out[6] ; 5.805 ; 5.860 ; 6.420 ; 6.456 ;
; address[6]    ; data_out[7] ; 6.186 ; 6.331 ; 6.785 ; 6.911 ;
; address[7]    ; data_out[0] ; 3.701 ; 4.310 ; 4.562 ; 3.934 ;
; address[7]    ; data_out[1] ; 3.509 ; 3.542 ; 3.702 ; 3.749 ;
; address[7]    ; data_out[2] ; 3.641 ; 3.301 ; 3.482 ; 3.925 ;
; address[7]    ; data_out[3] ; 4.101 ; 3.935 ; 4.073 ; 4.342 ;
; address[7]    ; data_out[4] ; 3.964 ; 3.779 ; 3.936 ; 4.188 ;
; address[7]    ; data_out[5] ; 3.967 ; 3.777 ; 3.941 ; 4.181 ;
; address[7]    ; data_out[6] ; 4.335 ; 3.630 ; 3.845 ; 4.534 ;
; address[7]    ; data_out[7] ; 4.294 ; 3.857 ; 3.989 ; 4.636 ;
; port_in_00[0] ; data_out[0] ; 4.281 ;       ;       ; 4.929 ;
; port_in_00[1] ; data_out[1] ; 5.049 ; 5.200 ; 5.748 ; 5.812 ;
; port_in_00[2] ; data_out[2] ; 4.720 ; 4.878 ; 5.381 ; 5.452 ;
; port_in_00[3] ; data_out[3] ; 5.200 ; 5.293 ; 5.845 ; 5.957 ;
; port_in_00[4] ; data_out[4] ; 4.631 ; 4.679 ; 5.241 ; 5.282 ;
; port_in_00[5] ; data_out[5] ; 4.789 ; 4.884 ; 5.460 ; 5.468 ;
; port_in_00[6] ; data_out[6] ; 4.835 ; 4.882 ; 5.454 ; 5.520 ;
; port_in_00[7] ; data_out[7] ; 5.765 ; 5.945 ; 6.473 ; 6.608 ;
; port_in_01[0] ; data_out[0] ; 4.287 ;       ;       ; 4.922 ;
; port_in_01[1] ; data_out[1] ; 4.938 ; 5.089 ; 5.628 ; 5.692 ;
; port_in_01[2] ; data_out[2] ; 4.645 ; 4.803 ; 5.277 ; 5.348 ;
; port_in_01[3] ; data_out[3] ; 5.035 ; 5.128 ; 5.655 ; 5.767 ;
; port_in_01[4] ; data_out[4] ; 4.704 ; 4.752 ; 5.326 ; 5.367 ;
; port_in_01[5] ; data_out[5] ; 4.735 ; 4.830 ; 5.392 ; 5.400 ;
; port_in_01[6] ; data_out[6] ; 4.878 ; 4.925 ; 5.505 ; 5.571 ;
; port_in_01[7] ; data_out[7] ; 5.627 ; 5.807 ; 6.308 ; 6.443 ;
; port_in_02[0] ; data_out[0] ; 4.599 ;       ;       ; 5.242 ;
; port_in_02[1] ; data_out[1] ; 4.452 ;       ;       ; 5.133 ;
; port_in_02[2] ; data_out[2] ; 4.481 ;       ;       ; 5.179 ;
; port_in_02[3] ; data_out[3] ; 4.498 ;       ;       ; 5.173 ;
; port_in_02[4] ; data_out[4] ; 4.295 ;       ;       ; 4.922 ;
; port_in_02[5] ; data_out[5] ; 4.296 ;       ;       ; 4.908 ;
; port_in_02[6] ; data_out[6] ; 4.321 ;       ;       ; 4.936 ;
; port_in_02[7] ; data_out[7] ; 4.903 ;       ;       ; 5.630 ;
; port_in_03[0] ; data_out[0] ; 4.501 ;       ;       ; 5.149 ;
; port_in_03[1] ; data_out[1] ; 4.535 ;       ;       ; 5.242 ;
; port_in_03[2] ; data_out[2] ; 4.291 ;       ;       ; 4.970 ;
; port_in_03[3] ; data_out[3] ; 4.641 ;       ;       ; 5.354 ;
; port_in_03[4] ; data_out[4] ; 4.492 ;       ;       ; 5.145 ;
; port_in_03[5] ; data_out[5] ; 4.360 ;       ;       ; 4.976 ;
; port_in_03[6] ; data_out[6] ; 4.451 ;       ;       ; 5.102 ;
; port_in_03[7] ; data_out[7] ; 5.052 ;       ;       ; 5.838 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_02[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_03[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_03[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_02[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; port_out_02[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_02[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; port_out_02[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_03[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 50    ; 50    ;
; Unconstrained Input Port Paths  ; 21053 ; 21053 ;
; Unconstrained Output Ports      ; 40    ; 40    ;
; Unconstrained Output Port Paths ; 143   ; 143   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Nov 09 08:32:41 2022
Info: Command: quartus_sta Memory_Test -c Memory_Test
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Memory_Test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.738
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.738             -35.281 clock 
Info (332146): Worst-case hold slack is 1.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.654               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2098.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.163             -30.997 clock 
Info (332146): Worst-case hold slack is 1.509
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.509               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2098.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.410             -17.615 clock 
Info (332146): Worst-case hold slack is 0.875
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.875               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2219.558 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4714 megabytes
    Info: Processing ended: Wed Nov 09 08:32:44 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


