Tuesday, December 17, 10:59:46, 2024

                    CSLinker - Version 1.0.0.2
                    -------------------------------------------------------------

*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
Global Symbol Name              Type             Bank             Value              Size                Filename
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   
_ad_deal                         ROM              ---              0099              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
_ad_fun                          ROM              ---              0028              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
_adc                             ROM              ---              0005              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
_AdData                          RAM               0               0041              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_B_Sleep                         RAM               0               0040:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_B_Time500ms                     RAM               0               0040:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_B_pwm2                          RAM               0               0040:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_B_pwm3                          RAM               0               0040:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_Bit_Initialization              ROM              ---              0109              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_CurTabData                      RAM               0               0043              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_R_AdcStation1_Cnt               RAM               0               0049              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_R_AdcStation2_Cnt               RAM               0               004B              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_R_AdcStation3_Cnt               RAM               0               004D              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_if_adc                          RAM               0               0040:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_if_adc1                         RAM               0               0040:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_if_adc2                         RAM               0               0040:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_if_pwm                          RAM               0               0040:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_led                             RAM               0               0020:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_led1                            RAM               0               0020:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_led2                            RAM               0               0028:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_t10s_count                      RAM               0               0047              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_t1s_count                       RAM               0               0045              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
_delay                           ROM              ---              010E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
_delay_10us                      ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
_MCU_Initialization              ROM              ---              015E              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
_sleep                           ROM              ---              0194              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
_INT_FUNCTION                    ROM              ---              01C2              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
_main                            ROM              ---              01B9              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
_open_pwm                        ROM              ---              0208              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
_C                               RAM               0               0004:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_CALIF                           RAM               0               0035:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_CHS_0                           RAM               0               0036:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_CHS_1                           RAM               0               0036:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_CHS_2                           RAM               0               0036:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_CHS_3                           RAM               0               0036:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_CST_WDT                         RAM               0               0016:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_DC                              RAM               0               0004:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_DT3CK_0                         RAM               0               002D:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_DT3CK_1                         RAM               0               002D:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_DT3CNT_0                        RAM               0               002D:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_DT3CNT_1                        RAM               0               002D:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_DT3CNT_2                        RAM               0               002D:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_DT3_EN                          RAM               0               002D:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_E0IE                            RAM               0               0007:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_E0IF                            RAM               0               0006:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_E0M_0                           RAM               0               0023:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_E0M_1                           RAM               0               0023:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_E1IE                            RAM               0               0007:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_E1IF                            RAM               0               0006:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_E1M                             RAM               0               0023:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EADRH                           RAM               0               000A              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EADRL                           RAM               0               000B              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EDATH                           RAM               0               000C              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EDATH_0                         RAM               0               000C:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EDATH_1                         RAM               0               000C:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EDATH_2                         RAM               0               000C:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EDATH_3                         RAM               0               000C:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EDATH_4                         RAM               0               000C:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_EDATH_5                         RAM               0               000C:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_ENOV                            RAM               0               0035:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_FSR0                            RAM               0               0002              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_GIE                             RAM               0               0007:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_IND0                            RAM               0               0000              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_INTE                            RAM               0               0007              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_INTE2                           RAM               0               003D              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_INTF                            RAM               0               0006              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_INTF2                           RAM               0               003C              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_LVD24                           RAM               0               0004:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_LVD36                           RAM               0               0004:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_MCK                             RAM               0               0016              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_METCH1                          RAM               0               002E              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_METCH2                          RAM               0               002F              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_OFFEX                           RAM               0               0035:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_OFTEN                           RAM               0               0035:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_P3HINV                          RAM               0               002E:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_P3H_OEN                         RAM               0               002D:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_P3LINV                          RAM               0               002E:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_P3L_OEN                         RAM               0               002D:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PAR_10                          RAM               0               000A:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PAR_8                           RAM               0               000A:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PAR_9                           RAM               0               000A:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PD                              RAM               0               0004:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1                             RAM               0               0020              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT11OD                          RAM               0               0023:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1CON                          RAM               0               0023              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1EN                           RAM               0               0021              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1EN_0                         RAM               0               0021:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1EN_1                         RAM               0               0021:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1EN_3                         RAM               0               0021:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1EN_4                         RAM               0               0021:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1EN_5                         RAM               0               0021:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1PU                           RAM               0               0022              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1PU_0                         RAM               0               0022:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1PU_1                         RAM               0               0022:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1PU_3                         RAM               0               0022:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1PU_4                         RAM               0               0022:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1PU_5                         RAM               0               0022:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1W_0                          RAM               0               0023:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1W_1                          RAM               0               0023:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1W_2                          RAM               0               0023:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1W_3                          RAM               0               0023:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1W_4                          RAM               0               002E:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1W_5                          RAM               0               002E:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1W_6                          RAM               0               002E:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1_0                           RAM               0               0020:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1_1                           RAM               0               0020:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1_3                           RAM               0               0020:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1_4                           RAM               0               0020:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT1_5                           RAM               0               0020:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3                             RAM               0               0028              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3CON                          RAM               0               002B              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3CON_0                        RAM               0               002B:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3CON_1                        RAM               0               002B:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3CON_2                        RAM               0               002B:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3CON_3                        RAM               0               002B:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3CON_4                        RAM               0               002B:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3EN                           RAM               0               0029              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3EN_0                         RAM               0               0029:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3EN_1                         RAM               0               0029:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3EN_2                         RAM               0               0029:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3EN_3                         RAM               0               0029:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3EN_4                         RAM               0               0029:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3PU                           RAM               0               002A              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3PU_0                         RAM               0               002A:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3PU_1                         RAM               0               002A:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3PU_2                         RAM               0               002A:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3PU_3                         RAM               0               002A:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3PU_4                         RAM               0               002A:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3_0                           RAM               0               0028:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3_1                           RAM               0               0028:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3_2                           RAM               0               0028:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3_3                           RAM               0               0028:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT3_4                           RAM               0               0028:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5                             RAM               0               0030              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT50OD                          RAM               0               0033:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT51OD                          RAM               0               0033:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5CON                          RAM               0               0033              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5EN                           RAM               0               0031              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5EN_0                         RAM               0               0031:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5EN_1                         RAM               0               0031:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5PU                           RAM               0               0032              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5PU_0                         RAM               0               0032:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5PU_1                         RAM               0               0032:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5_0                           RAM               0               0030:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PT5_1                           RAM               0               0030:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PWM2OUT                         RAM               0               0017:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PWM2PO                          RAM               0               002E:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PWM3OUT                         RAM               0               001B:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_PWMIS                           RAM               0               002F:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_REF_SEL_0                       RAM               0               002F:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_REF_SEL_1                       RAM               0               002F:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_REF_SEL_2                       RAM               0               002F:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_RST20_SEL                       RAM               0               002E:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADACKS_0                      RAM               0               0034:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADACKS_1                      RAM               0               0034:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADCKS_0                       RAM               0               0034:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADCKS_1                       RAM               0               0034:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADCON0                        RAM               0               0034              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADCON1                        RAM               0               0035              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADCON2                        RAM               0               0036              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADEN                          RAM               0               0035:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADH                           RAM               0               0038              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADIE                          RAM               0               0007:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADIF                          RAM               0               0006:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADL                           RAM               0               0037              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRADS                           RAM               0               0035:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRAD_10                         RAM               0               0038:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRAD_11                         RAM               0               0038:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRAD_8                          RAM               0               0038:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SRAD_9                          RAM               0               0038:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SROFTH                          RAM               0               003A              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_SROFTL                          RAM               0               0039              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_STATUS                          RAM               0               0004              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T0EN                            RAM               0               000F:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T0RATE_0                        RAM               0               000F:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T0RATE_1                        RAM               0               000F:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T0RATE_2                        RAM               0               000F:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T0RSTB                          RAM               0               000F:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T0SEL_0                         RAM               0               000F:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T0SEL_1                         RAM               0               000F:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T2CKS                           RAM               0               0017:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T2EN                            RAM               0               0017:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T2OUT                           RAM               0               0017:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T2RATE                          RAM               0               002F:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T2RATE_0                        RAM               0               0017:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T2RATE_1                        RAM               0               0017:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T2RATE_2                        RAM               0               0017:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T2RSTB                          RAM               0               0017:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T3CKS                           RAM               0               001B:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T3EN                            RAM               0               001B:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T3OUT                           RAM               0               001B:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T3RATE                          RAM               0               002F:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T3RATE_0                        RAM               0               001B:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T3RATE_1                        RAM               0               001B:sbit(5)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T3RATE_2                        RAM               0               001B:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_T3RSTB                          RAM               0               001B:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM0CNT                          RAM               0               0011              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM0CON                          RAM               0               000F              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM0IE                           RAM               0               0007:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM0IF                           RAM               0               0006:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM0IN                           RAM               0               0010              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2CNT                          RAM               0               0019              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2CNTH                         RAM               0               0025              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2CNT_10                       RAM               0               0025:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2CNT_11                       RAM               0               0025:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2CNT_8                        RAM               0               0025:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2CNT_9                        RAM               0               0025:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2CON                          RAM               0               0017              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2IE                           RAM               0               0007:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2IF                           RAM               0               0006:sbit(6)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2IN                           RAM               0               0018              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2INH                          RAM               0               0024              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2IN_10                        RAM               0               0024:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2IN_11                        RAM               0               0024:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2IN_8                         RAM               0               0024:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2IN_9                         RAM               0               0024:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2R                            RAM               0               001A              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2RH                           RAM               0               0026              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2R_10                         RAM               0               0026:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2R_11                         RAM               0               0026:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2R_8                          RAM               0               0026:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM2R_9                          RAM               0               0026:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3CNT                          RAM               0               001D              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3CNTH                         RAM               0               0027              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3CNT_10                       RAM               0               0027:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3CNT_11                       RAM               0               0027:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3CNT_8                        RAM               0               0027:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3CNT_9                        RAM               0               0027:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3CON                          RAM               0               001B              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3CON2                         RAM               0               002D              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3IE                           RAM               0               003D:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3IF                           RAM               0               003C:sbit(4)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3IN                           RAM               0               001C              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3INH                          RAM               0               001F              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3INH_10                       RAM               0               001F:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3INH_11                       RAM               0               001F:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3INH_8                        RAM               0               001F:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3INH_9                        RAM               0               001F:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3R                            RAM               0               001E              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3RH                           RAM               0               002C              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3R_10                         RAM               0               002C:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3R_11                         RAM               0               002C:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3R_8                          RAM               0               002C:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TM3R_9                          RAM               0               002C:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_TO                              RAM               0               0004:sbit(3)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_VREFS_0                         RAM               0               0035:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_VREFS_1                         RAM               0               0035:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_VTHSEL                          RAM               0               002F:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_WDTCON                          RAM               0               000D              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_WDTEN                           RAM               0               000D:sbit(7)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_WDTIN                           RAM               0               000E              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_WORK                            RAM               0               0005              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_WTS_0                           RAM               0               000D:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_WTS_1                           RAM               0               000D:sbit(1)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_WTS_2                           RAM               0               000D:sbit(2)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
_Z                               RAM               0               0004:sbit(0)      0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\SysRegDefine.obj
SP                               RAM               0               004F              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\cstartup.obj
cscc_temp                        RAM               0               0051              0002                C:\Users\24726\AppData\Local\Temp\29924\libcscc_14Bit\globalData.obj
CSCC_INT_FUNCTION_ADDRESS        ROM              ---              01C2
CSCC_BANK0_INIT_TAB_START        ROM              ---              0000
CSCC_BANK0_INIT_TAB_SIZE         ROM              ---              0000
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
Local Symbol Name               Type             Bank             Value              Size                Filename

LBB0_1                           ROM              ---              0007              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB0_2                           ROM              ---              0010              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB0_3                           ROM              ---              0012              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB0_4                           ROM              ---              001C              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB0_5                           ROM              ---              001E              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB0_6                           ROM              ---              0027              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB0_7                           ROM              ---              0027              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB0_8                           ROM              ---              0027              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_1                           ROM              ---              002A              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_11                          ROM              ---              0069              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_12                          ROM              ---              0082              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_13                          ROM              ---              0086              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_14                          ROM              ---              008A              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_15                          ROM              ---              0094              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_16                          ROM              ---              0098              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_17                          ROM              ---              0037              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_18                          ROM              ---              0039              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_19                          ROM              ---              0041              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_2                           ROM              ---              002B              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_20                          ROM              ---              0043              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_21                          ROM              ---              0049              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_22                          ROM              ---              004B              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_3                           ROM              ---              0031              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_4                           ROM              ---              004F              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_5                           ROM              ---              0051              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_6                           ROM              ---              0053              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_7                           ROM              ---              0054              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_8                           ROM              ---              0056              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB1_9                           ROM              ---              005B              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_1                           ROM              ---              00AD              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_10                          ROM              ---              0108              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_11                          ROM              ---              0108              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_12                          ROM              ---              0108              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_2                           ROM              ---              00C0              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_3                           ROM              ---              00C4              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_4                           ROM              ---              00C5              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_5                           ROM              ---              00D9              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_6                           ROM              ---              00EC              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_7                           ROM              ---              00F0              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_8                           ROM              ---              00F1              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LBB2_9                           ROM              ---              0104              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM0                              ROM              ---              0005              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM1                              ROM              ---              0005              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM10                             ROM              ---              0014              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM11                             ROM              ---              0016              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM12                             ROM              ---              0018              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM13                             ROM              ---              001A              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM14                             ROM              ---              001B              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM15                             ROM              ---              001C              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM16                             ROM              ---              001E              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM17                             ROM              ---              0020              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM18                             ROM              ---              0022              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM19                             ROM              ---              0024              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM2                              ROM              ---              0007              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM20                             ROM              ---              0026              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM21                             ROM              ---              0027              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM22                             ROM              ---              0028              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM23                             ROM              ---              0028              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM24                             ROM              ---              0028              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM25                             ROM              ---              0029              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM26                             ROM              ---              0029              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM27                             ROM              ---              002B              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM28                             ROM              ---              002D              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM29                             ROM              ---              002E              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM3                              ROM              ---              0009              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM30                             ROM              ---              004F              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM31                             ROM              ---              0050              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM32                             ROM              ---              0051              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM33                             ROM              ---              0054              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM34                             ROM              ---              0056              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM35                             ROM              ---              005B              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM36                             ROM              ---              005E              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM37                             ROM              ---              0060              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM38                             ROM              ---              0061              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM39                             ROM              ---              0063              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM4                              ROM              ---              000B              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM40                             ROM              ---              0069              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM41                             ROM              ---              006A              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM42                             ROM              ---              0080              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM43                             ROM              ---              0082              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM44                             ROM              ---              0086              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM45                             ROM              ---              0089              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM46                             ROM              ---              008A              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM47                             ROM              ---              0094              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM48                             ROM              ---              0095              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM49                             ROM              ---              0098              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM5                              ROM              ---              000D              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM50                             ROM              ---              0099              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM51                             ROM              ---              0099              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM52                             ROM              ---              0099              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM53                             ROM              ---              009A              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM54                             ROM              ---              009B              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM55                             ROM              ---              009C              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM56                             ROM              ---              009D              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM57                             ROM              ---              009E              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM58                             ROM              ---              009F              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM59                             ROM              ---              00A0              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM6                              ROM              ---              000E              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM60                             ROM              ---              00A1              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM61                             ROM              ---              00A2              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM62                             ROM              ---              00AD              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM63                             ROM              ---              00AF              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM64                             ROM              ---              00B1              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM65                             ROM              ---              00B5              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM66                             ROM              ---              00C0              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM67                             ROM              ---              00C2              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM68                             ROM              ---              00C3              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM69                             ROM              ---              00C4              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM7                              ROM              ---              000F              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM70                             ROM              ---              00C5              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM71                             ROM              ---              00C6              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM72                             ROM              ---              00C7              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM73                             ROM              ---              00C8              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM74                             ROM              ---              00C9              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM75                             ROM              ---              00CA              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM76                             ROM              ---              00CB              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM77                             ROM              ---              00CC              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM78                             ROM              ---              00CD              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM79                             ROM              ---              00CE              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM8                              ROM              ---              0010              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM80                             ROM              ---              00D9              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM81                             ROM              ---              00DB              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM82                             ROM              ---              00DD              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM83                             ROM              ---              00E1              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM84                             ROM              ---              00EC              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM85                             ROM              ---              00EE              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM86                             ROM              ---              00EF              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM87                             ROM              ---              00F0              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM88                             ROM              ---              00F1              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM89                             ROM              ---              00F3              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM9                              ROM              ---              0012              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM90                             ROM              ---              00F5              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM91                             ROM              ---              00F9              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM92                             ROM              ---              0104              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM93                             ROM              ---              0106              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM94                             ROM              ---              0107              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM95                             ROM              ---              0108              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM96                             ROM              ---              0109              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_begin0                     ROM              ---              0005              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_begin1                     ROM              ---              0005              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_begin2                     ROM              ---              0028              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_begin3                     ROM              ---              0028              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_begin4                     ROM              ---              0099              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_begin5                     ROM              ---              0099              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_end0                       ROM              ---              0028              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_end1                       ROM              ---              0028              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_end2                       ROM              ---              0099              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_end3                       ROM              ---              0099              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_end4                       ROM              ---              0109              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Lfunc_end5                       ROM              ---              0109              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp1                            ROM              ---              0007              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp10                           ROM              ---              0029              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp12                           ROM              ---              002A              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp13                           ROM              ---              002B              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp14                           ROM              ---              002E              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp15                           ROM              ---              0033              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp16                           ROM              ---              0034              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp17                           ROM              ---              003B              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp18                           ROM              ---              003C              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp19                           ROM              ---              004F              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp2                            ROM              ---              0010              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp20                           ROM              ---              0054              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp22                           ROM              ---              0056              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp23                           ROM              ---              005B              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp24                           ROM              ---              0063              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp25                           ROM              ---              0069              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp26                           ROM              ---              0080              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp28                           ROM              ---              0082              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp29                           ROM              ---              0086              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp30                           ROM              ---              008A              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp31                           ROM              ---              0094              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp32                           ROM              ---              0098              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp33                           ROM              ---              0099              0071                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp34                           ROM              ---              00A2              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp35                           ROM              ---              00AA              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp36                           ROM              ---              00AD              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp37                           ROM              ---              00B5              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp38                           ROM              ---              00BD              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp39                           ROM              ---              00C0              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp4                            ROM              ---              0012              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp40                           ROM              ---              00C4              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp41                           ROM              ---              00C5              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp42                           ROM              ---              00CE              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp43                           ROM              ---              00D6              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp44                           ROM              ---              00D9              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp45                           ROM              ---              00E1              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp46                           ROM              ---              00E9              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp47                           ROM              ---              00EC              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp48                           ROM              ---              00F0              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp49                           ROM              ---              00F1              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp5                            ROM              ---              001C              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp50                           ROM              ---              00F9              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp51                           ROM              ---              0101              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp52                           ROM              ---              0104              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp53                           ROM              ---              0108              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp54                           ROM              ---              0109              0070                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp7                            ROM              ---              001E              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp8                            ROM              ---              0027              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
Ltmp9                            ROM              ---              0028              0023                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
_ad_fun.temp.                    RAM               0               0053              0008                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\adc.obj
LM0                              ROM              ---              0109              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
LM1                              ROM              ---              0109              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
LM2                              ROM              ---              010A              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
LM3                              ROM              ---              010B              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
LM4                              ROM              ---              010C              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
LM5                              ROM              ---              010D              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
LM6                              ROM              ---              010E              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
Lfunc_begin0                     ROM              ---              0109              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
Lfunc_begin1                     ROM              ---              0109              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
Lfunc_end0                       ROM              ---              010E              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
Lfunc_end1                       ROM              ---              010E              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
Ltmp0                            ROM              ---              010E              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\data.obj
LBB0_1                           ROM              ---              0110              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB0_10                          ROM              ---              012A              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB0_2                           ROM              ---              012E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB0_4                           ROM              ---              0135              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB0_5                           ROM              ---              0116              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB0_6                           ROM              ---              0118              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB0_7                           ROM              ---              0120              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB0_8                           ROM              ---              0122              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB0_9                           ROM              ---              0128              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_1                           ROM              ---              0138              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_10                          ROM              ---              0152              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_2                           ROM              ---              0156              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_4                           ROM              ---              015D              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_5                           ROM              ---              013E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_6                           ROM              ---              0140              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_7                           ROM              ---              0148              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_8                           ROM              ---              014A              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LBB1_9                           ROM              ---              0150              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM0                              ROM              ---              010E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM1                              ROM              ---              010E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM10                             ROM              ---              015D              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM11                             ROM              ---              015E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM2                              ROM              ---              012E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM3                              ROM              ---              012F              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM4                              ROM              ---              0135              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM5                              ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM6                              ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM7                              ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM8                              ROM              ---              0156              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM9                              ROM              ---              0157              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Lfunc_begin0                     ROM              ---              010E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Lfunc_begin1                     ROM              ---              010E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Lfunc_begin2                     ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Lfunc_begin3                     ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Lfunc_end0                       ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Lfunc_end1                       ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Lfunc_end2                       ROM              ---              015E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Lfunc_end3                       ROM              ---              015E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp0                            ROM              ---              0112              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp1                            ROM              ---              0113              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp10                           ROM              ---              0142              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp11                           ROM              ---              0143              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp12                           ROM              ---              0156              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp13                           ROM              ---              0157              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp14                           ROM              ---              015D              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp15                           ROM              ---              015E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp2                            ROM              ---              011A              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp3                            ROM              ---              011B              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp4                            ROM              ---              012E              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp5                            ROM              ---              012F              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp6                            ROM              ---              0135              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp7                            ROM              ---              0136              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp8                            ROM              ---              013A              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
Ltmp9                            ROM              ---              013B              0028                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
_delay.temp.                     RAM               0               0053              0006                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
_delay_10us.temp.                RAM               0               005B              0006                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\delay.obj
LM0                              ROM              ---              015E              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM1                              ROM              ---              015E              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM10                             ROM              ---              016B              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM11                             ROM              ---              016D              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM12                             ROM              ---              016E              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM13                             ROM              ---              016F              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM14                             ROM              ---              0170              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM15                             ROM              ---              0172              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM16                             ROM              ---              0173              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM17                             ROM              ---              0174              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM18                             ROM              ---              0175              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM19                             ROM              ---              0176              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM2                              ROM              ---              015F              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM20                             ROM              ---              0177              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM21                             ROM              ---              0178              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM22                             ROM              ---              0179              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM23                             ROM              ---              017A              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM24                             ROM              ---              017C              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM25                             ROM              ---              017E              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM26                             ROM              ---              017F              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM27                             ROM              ---              0180              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM28                             ROM              ---              0181              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM29                             ROM              ---              0182              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM3                              ROM              ---              0160              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM30                             ROM              ---              0183              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM31                             ROM              ---              0184              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM32                             ROM              ---              0185              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM33                             ROM              ---              0186              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM34                             ROM              ---              0187              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM35                             ROM              ---              0188              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM36                             ROM              ---              0189              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM37                             ROM              ---              018A              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM38                             ROM              ---              018B              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM39                             ROM              ---              018C              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM4                              ROM              ---              0162              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM40                             ROM              ---              018D              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM41                             ROM              ---              018E              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM42                             ROM              ---              0190              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM43                             ROM              ---              0191              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM44                             ROM              ---              0192              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM45                             ROM              ---              0193              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM46                             ROM              ---              0194              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM5                              ROM              ---              0164              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM6                              ROM              ---              0165              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM7                              ROM              ---              0167              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM8                              ROM              ---              0168              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LM9                              ROM              ---              016A              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
Lfunc_begin0                     ROM              ---              015E              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
Lfunc_begin1                     ROM              ---              015E              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
Lfunc_end0                       ROM              ---              0194              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
Lfunc_end1                       ROM              ---              0194              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
Ltmp0                            ROM              ---              0194              0036                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\initialization.obj
LBB0_1                           ROM              ---              0196              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LBB0_2                           ROM              ---              01B8              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM0                              ROM              ---              0194              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM1                              ROM              ---              0194              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM10                             ROM              ---              01A1              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM11                             ROM              ---              01A3              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM12                             ROM              ---              01A4              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM13                             ROM              ---              01A5              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM14                             ROM              ---              01A6              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM15                             ROM              ---              01A7              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM16                             ROM              ---              01A8              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM17                             ROM              ---              01A9              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM18                             ROM              ---              01AA              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM19                             ROM              ---              01AB              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM2                              ROM              ---              0196              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM20                             ROM              ---              01AC              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM21                             ROM              ---              01AD              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM22                             ROM              ---              01AE              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM23                             ROM              ---              01AF              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM24                             ROM              ---              01B0              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM25                             ROM              ---              01B1              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM26                             ROM              ---              01B2              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM27                             ROM              ---              01B4              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM28                             ROM              ---              01B5              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM29                             ROM              ---              01B6              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM3                              ROM              ---              0197              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM30                             ROM              ---              01B7              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM31                             ROM              ---              01B8              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM32                             ROM              ---              01B9              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM4                              ROM              ---              0198              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM5                              ROM              ---              0199              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM6                              ROM              ---              019A              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM7                              ROM              ---              019C              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM8                              ROM              ---              019E              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LM9                              ROM              ---              01A0              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
Lfunc_begin0                     ROM              ---              0194              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
Lfunc_begin1                     ROM              ---              0194              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
Lfunc_end0                       ROM              ---              01B9              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
Lfunc_end1                       ROM              ---              01B9              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
Ltmp1                            ROM              ---              0196              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
Ltmp2                            ROM              ---              01B8              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
Ltmp3                            ROM              ---              01B9              0025                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\lowpower.obj
LBB0_1                           ROM              ---              01BD              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_1                           ROM              ---              01C5              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_10                          ROM              ---              01FE              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_11                          ROM              ---              01FF              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_12                          ROM              ---              0201              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_13                          ROM              ---              0203              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_14                          ROM              ---              0205              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_15                          ROM              ---              0206              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_16                          ROM              ---              0206              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_17                          ROM              ---              0206              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_18                          ROM              ---              0206              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_19                          ROM              ---              0206              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_2                           ROM              ---              01C7              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_3                           ROM              ---              01C9              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_4                           ROM              ---              01CB              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_5                           ROM              ---              01CD              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_6                           ROM              ---              01DD              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_7                           ROM              ---              01EF              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_8                           ROM              ---              01F4              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB1_9                           ROM              ---              01FE              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM0                              ROM              ---              01B9              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM1                              ROM              ---              01B9              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM10                             ROM              ---              01C2              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM11                             ROM              ---              01C2              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM12                             ROM              ---              01C3              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM13                             ROM              ---              01C5              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM14                             ROM              ---              01C6              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM15                             ROM              ---              01C7              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM16                             ROM              ---              01C9              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM17                             ROM              ---              01CA              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM18                             ROM              ---              01CB              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM19                             ROM              ---              01CD              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM2                              ROM              ---              01BA              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM20                             ROM              ---              01CE              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM21                             ROM              ---              01D2              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM22                             ROM              ---              01DD              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM23                             ROM              ---              01DF              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM24                             ROM              ---              01E4              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM25                             ROM              ---              01EF              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM26                             ROM              ---              01F0              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM27                             ROM              ---              01F1              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM28                             ROM              ---              01F2              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM29                             ROM              ---              01F3              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM3                              ROM              ---              01BB              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM30                             ROM              ---              01F4              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM31                             ROM              ---              01F9              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM32                             ROM              ---              01FE              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM33                             ROM              ---              01FF              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM34                             ROM              ---              0201              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM35                             ROM              ---              0202              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM36                             ROM              ---              0203              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM37                             ROM              ---              0205              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM38                             ROM              ---              0206              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM39                             ROM              ---              0207              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM4                              ROM              ---              01BC              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM40                             ROM              ---              0208              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM5                              ROM              ---              01BD              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM6                              ROM              ---              01BE              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM7                              ROM              ---              01BF              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM8                              ROM              ---              01C0              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LM9                              ROM              ---              01C1              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Lfunc_begin0                     ROM              ---              01B9              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Lfunc_begin1                     ROM              ---              01B9              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Lfunc_begin2                     ROM              ---              01C2              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Lfunc_begin3                     ROM              ---              01C2              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Lfunc_end0                       ROM              ---              01C2              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Lfunc_end1                       ROM              ---              01C2              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Lfunc_end2                       ROM              ---              0208              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Lfunc_end3                       ROM              ---              0208              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp0                            ROM              ---              01BD              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp1                            ROM              ---              01C1              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp11                           ROM              ---              01CD              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp12                           ROM              ---              01D2              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp13                           ROM              ---              01DA              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp14                           ROM              ---              01DD              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp15                           ROM              ---              01E4              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp16                           ROM              ---              01EC              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp17                           ROM              ---              01EF              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp18                           ROM              ---              01F4              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp19                           ROM              ---              01FE              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp2                            ROM              ---              01C2              0009                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp20                           ROM              ---              01FF              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp22                           ROM              ---              0201              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp23                           ROM              ---              0203              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp25                           ROM              ---              0205              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp26                           ROM              ---              0207              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp27                           ROM              ---              0208              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp3                            ROM              ---              01C3              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp5                            ROM              ---              01C5              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp6                            ROM              ---              01C7              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp8                            ROM              ---              01C9              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
Ltmp9                            ROM              ---              01CB              0046                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\main.obj
LBB0_1                           ROM              ---              020A              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_10                          ROM              ---              0230              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_2                           ROM              ---              020C              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_3                           ROM              ---              020E              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_4                           ROM              ---              0218              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_5                           ROM              ---              0219              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_6                           ROM              ---              021D              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_7                           ROM              ---              021E              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_8                           ROM              ---              0220              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LBB0_9                           ROM              ---              0230              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM0                              ROM              ---              0208              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM1                              ROM              ---              0208              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM10                             ROM              ---              0216              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM11                             ROM              ---              0218              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM12                             ROM              ---              0219              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM13                             ROM              ---              021A              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM14                             ROM              ---              021B              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM15                             ROM              ---              021C              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM16                             ROM              ---              021D              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM17                             ROM              ---              021E              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM18                             ROM              ---              0220              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM19                             ROM              ---              0221              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM2                              ROM              ---              020A              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM20                             ROM              ---              0222              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM21                             ROM              ---              0223              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM22                             ROM              ---              0224              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM23                             ROM              ---              0226              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM24                             ROM              ---              0228              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM25                             ROM              ---              022A              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM26                             ROM              ---              022C              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM27                             ROM              ---              022E              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM28                             ROM              ---              0230              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM29                             ROM              ---              0231              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM3                              ROM              ---              020C              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM4                              ROM              ---              020E              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM5                              ROM              ---              020F              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM6                              ROM              ---              0210              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM7                              ROM              ---              0211              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM8                              ROM              ---              0212              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
LM9                              ROM              ---              0214              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Lfunc_begin0                     ROM              ---              0208              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Lfunc_begin1                     ROM              ---              0208              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Lfunc_end0                       ROM              ---              0231              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Lfunc_end1                       ROM              ---              0231              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp1                            ROM              ---              020A              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp11                           ROM              ---              0220              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp12                           ROM              ---              0230              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp13                           ROM              ---              0231              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp3                            ROM              ---              020C              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp5                            ROM              ---              020E              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp6                            ROM              ---              0218              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp7                            ROM              ---              0219              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp8                            ROM              ---              021D              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
Ltmp9                            ROM              ---              021E              0029                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\pwm.obj
TabStartAddr                     ROM              ---              0001              0002                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\check_list.obj
V_RESET                          ROM              ---              0000              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\cstartup.obj
__init_global_var                ROM              ---              023B              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\cstartup.obj
__init_sram_to_zero              ROM              ---              0231              000A                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\cstartup.obj
__program_end                    ROM              ---              0004              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\cstartup.obj
__program_startup                ROM              ---              0003              0001                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\cstartup.obj
__sp_init                        ROM              ---              023B              0005                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\cstartup.obj
temp_bank0_init_label            ROM              ---              0236              000A                D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\cstartup.obj
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************


*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*                                                 R A M   S E C T I O N    M A P                                                                                                                                                                                                                                                                                                                                                                                                                                  *
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*    Section Name              Bank Number         Startting Address   Ending Address      Size      File Name                                                                                                                                                                                                                                                                                                                                                                                                    *
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*    _IND0_SysRegDefine.c          0                    0000              0000             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _FSR0_SysRegDefine.c          0                    0002              0002             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _LVD36_SysRegDefine.c         0                    0004:sbit(7)      0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _LVD24_SysRegDefine.c         0                    0004:sbit(6)      0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PD_SysRegDefine.c            0                    0004:sbit(4)      0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TO_SysRegDefine.c            0                    0004:sbit(3)      0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _DC_SysRegDefine.c            0                    0004:sbit(2)      0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _C_SysRegDefine.c             0                    0004:sbit(1)      0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _Z_SysRegDefine.c             0                    0004:sbit(0)      0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _STATUS_SysRegDefine.c        0                    0004              0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _WORK_SysRegDefine.c          0                    0005              0005             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2IF_SysRegDefine.c         0                    0006:sbit(6)      0006             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM0IF_SysRegDefine.c         0                    0006:sbit(4)      0006             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADIF_SysRegDefine.c        0                    0006:sbit(3)      0006             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _E1IF_SysRegDefine.c          0                    0006:sbit(1)      0006             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _E0IF_SysRegDefine.c          0                    0006:sbit(0)      0006             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _INTF_SysRegDefine.c          0                    0006              0006             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _GIE_SysRegDefine.c           0                    0007:sbit(7)      0007             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2IE_SysRegDefine.c         0                    0007:sbit(6)      0007             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM0IE_SysRegDefine.c         0                    0007:sbit(4)      0007             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADIE_SysRegDefine.c        0                    0007:sbit(3)      0007             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _E1IE_SysRegDefine.c          0                    0007:sbit(1)      0007             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _E0IE_SysRegDefine.c          0                    0007:sbit(0)      0007             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _INTE_SysRegDefine.c          0                    0007              0007             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PAR_10_SysRegDefine.c        0                    000A:sbit(2)      000A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PAR_9_SysRegDefine.c         0                    000A:sbit(1)      000A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PAR_8_SysRegDefine.c         0                    000A:sbit(0)      000A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EADRH_SysRegDefine.c         0                    000A              000A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EADRL_SysRegDefine.c         0                    000B              000B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EDATH_5_SysRegDefine.c       0                    000C:sbit(5)      000C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EDATH_4_SysRegDefine.c       0                    000C:sbit(4)      000C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EDATH_3_SysRegDefine.c       0                    000C:sbit(3)      000C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EDATH_2_SysRegDefine.c       0                    000C:sbit(2)      000C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EDATH_1_SysRegDefine.c       0                    000C:sbit(1)      000C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EDATH_0_SysRegDefine.c       0                    000C:sbit(0)      000C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _EDATH_SysRegDefine.c         0                    000C              000C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _WDTEN_SysRegDefine.c         0                    000D:sbit(7)      000D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _WTS_2_SysRegDefine.c         0                    000D:sbit(2)      000D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _WTS_1_SysRegDefine.c         0                    000D:sbit(1)      000D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _WTS_0_SysRegDefine.c         0                    000D:sbit(0)      000D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _WDTCON_SysRegDefine.c        0                    000D              000D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _WDTIN_SysRegDefine.c         0                    000E              000E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T0EN_SysRegDefine.c          0                    000F:sbit(7)      000F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T0RATE_2_SysRegDefine.c      0                    000F:sbit(6)      000F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T0RATE_1_SysRegDefine.c      0                    000F:sbit(5)      000F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T0RATE_0_SysRegDefine.c      0                    000F:sbit(4)      000F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T0RSTB_SysRegDefine.c        0                    000F:sbit(2)      000F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T0SEL_1_SysRegDefine.c       0                    000F:sbit(1)      000F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T0SEL_0_SysRegDefine.c       0                    000F:sbit(0)      000F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM0CON_SysRegDefine.c        0                    000F              000F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM0IN_SysRegDefine.c         0                    0010              0010             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM0CNT_SysRegDefine.c        0                    0011              0011             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _CST_WDT_SysRegDefine.c       0                    0016:sbit(5)      0016             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _MCK_SysRegDefine.c           0                    0016              0016             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T2EN_SysRegDefine.c          0                    0017:sbit(7)      0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T2RATE_2_SysRegDefine.c      0                    0017:sbit(6)      0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T2RATE_1_SysRegDefine.c      0                    0017:sbit(5)      0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T2RATE_0_SysRegDefine.c      0                    0017:sbit(4)      0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T2CKS_SysRegDefine.c         0                    0017:sbit(3)      0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T2RSTB_SysRegDefine.c        0                    0017:sbit(2)      0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T2OUT_SysRegDefine.c         0                    0017:sbit(1)      0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PWM2OUT_SysRegDefine.c       0                    0017:sbit(0)      0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2CON_SysRegDefine.c        0                    0017              0017             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2IN_SysRegDefine.c         0                    0018              0018             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2CNT_SysRegDefine.c        0                    0019              0019             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2R_SysRegDefine.c          0                    001A              001A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T3EN_SysRegDefine.c          0                    001B:sbit(7)      001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T3RATE_2_SysRegDefine.c      0                    001B:sbit(6)      001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T3RATE_1_SysRegDefine.c      0                    001B:sbit(5)      001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T3RATE_0_SysRegDefine.c      0                    001B:sbit(4)      001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T3CKS_SysRegDefine.c         0                    001B:sbit(3)      001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T3RSTB_SysRegDefine.c        0                    001B:sbit(2)      001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T3OUT_SysRegDefine.c         0                    001B:sbit(1)      001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PWM3OUT_SysRegDefine.c       0                    001B:sbit(0)      001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3CON_SysRegDefine.c        0                    001B              001B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3IN_SysRegDefine.c         0                    001C              001C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3CNT_SysRegDefine.c        0                    001D              001D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3R_SysRegDefine.c          0                    001E              001E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3INH_11_SysRegDefine.c     0                    001F:sbit(3)      001F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3INH_10_SysRegDefine.c     0                    001F:sbit(2)      001F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3INH_9_SysRegDefine.c      0                    001F:sbit(1)      001F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3INH_8_SysRegDefine.c      0                    001F:sbit(0)      001F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3INH_SysRegDefine.c        0                    001F              001F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1_5_SysRegDefine.c         0                    0020:sbit(5)      0020             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1_4_SysRegDefine.c         0                    0020:sbit(4)      0020             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1_3_SysRegDefine.c         0                    0020:sbit(3)      0020             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1_1_SysRegDefine.c         0                    0020:sbit(1)      0020             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1_0_SysRegDefine.c         0                    0020:sbit(0)      0020             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1_SysRegDefine.c           0                    0020              0020             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _led1_data.c                  0                    0020:sbit(5)      0020             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _led_data.c                   0                    0020:sbit(4)      0020             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _PT1EN_5_SysRegDefine.c       0                    0021:sbit(5)      0021             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1EN_4_SysRegDefine.c       0                    0021:sbit(4)      0021             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1EN_3_SysRegDefine.c       0                    0021:sbit(3)      0021             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1EN_1_SysRegDefine.c       0                    0021:sbit(1)      0021             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1EN_0_SysRegDefine.c       0                    0021:sbit(0)      0021             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1EN_SysRegDefine.c         0                    0021              0021             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1PU_5_SysRegDefine.c       0                    0022:sbit(5)      0022             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1PU_4_SysRegDefine.c       0                    0022:sbit(4)      0022             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1PU_3_SysRegDefine.c       0                    0022:sbit(3)      0022             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1PU_1_SysRegDefine.c       0                    0022:sbit(1)      0022             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1PU_0_SysRegDefine.c       0                    0022:sbit(0)      0022             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1PU_SysRegDefine.c         0                    0022              0022             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT11OD_SysRegDefine.c        0                    0023:sbit(7)      0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1W_3_SysRegDefine.c        0                    0023:sbit(6)      0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1W_2_SysRegDefine.c        0                    0023:sbit(5)      0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1W_1_SysRegDefine.c        0                    0023:sbit(4)      0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1W_0_SysRegDefine.c        0                    0023:sbit(3)      0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _E1M_SysRegDefine.c           0                    0023:sbit(2)      0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _E0M_1_SysRegDefine.c         0                    0023:sbit(1)      0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _E0M_0_SysRegDefine.c         0                    0023:sbit(0)      0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1CON_SysRegDefine.c        0                    0023              0023             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2IN_11_SysRegDefine.c      0                    0024:sbit(3)      0024             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2IN_10_SysRegDefine.c      0                    0024:sbit(2)      0024             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2IN_9_SysRegDefine.c       0                    0024:sbit(1)      0024             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2IN_8_SysRegDefine.c       0                    0024:sbit(0)      0024             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2INH_SysRegDefine.c        0                    0024              0024             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2CNT_11_SysRegDefine.c     0                    0025:sbit(3)      0025             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2CNT_10_SysRegDefine.c     0                    0025:sbit(2)      0025             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2CNT_9_SysRegDefine.c      0                    0025:sbit(1)      0025             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2CNT_8_SysRegDefine.c      0                    0025:sbit(0)      0025             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2CNTH_SysRegDefine.c       0                    0025              0025             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2R_11_SysRegDefine.c       0                    0026:sbit(3)      0026             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2R_10_SysRegDefine.c       0                    0026:sbit(2)      0026             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2R_9_SysRegDefine.c        0                    0026:sbit(1)      0026             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2R_8_SysRegDefine.c        0                    0026:sbit(0)      0026             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM2RH_SysRegDefine.c         0                    0026              0026             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3CNT_11_SysRegDefine.c     0                    0027:sbit(3)      0027             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3CNT_10_SysRegDefine.c     0                    0027:sbit(2)      0027             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3CNT_9_SysRegDefine.c      0                    0027:sbit(1)      0027             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3CNT_8_SysRegDefine.c      0                    0027:sbit(0)      0027             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3CNTH_SysRegDefine.c       0                    0027              0027             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3_4_SysRegDefine.c         0                    0028:sbit(4)      0028             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3_3_SysRegDefine.c         0                    0028:sbit(3)      0028             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3_2_SysRegDefine.c         0                    0028:sbit(2)      0028             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3_1_SysRegDefine.c         0                    0028:sbit(1)      0028             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3_0_SysRegDefine.c         0                    0028:sbit(0)      0028             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3_SysRegDefine.c           0                    0028              0028             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _led2_data.c                  0                    0028:sbit(2)      0028             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _PT3EN_4_SysRegDefine.c       0                    0029:sbit(4)      0029             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3EN_3_SysRegDefine.c       0                    0029:sbit(3)      0029             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3EN_2_SysRegDefine.c       0                    0029:sbit(2)      0029             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3EN_1_SysRegDefine.c       0                    0029:sbit(1)      0029             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3EN_0_SysRegDefine.c       0                    0029:sbit(0)      0029             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3EN_SysRegDefine.c         0                    0029              0029             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3PU_4_SysRegDefine.c       0                    002A:sbit(4)      002A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3PU_3_SysRegDefine.c       0                    002A:sbit(3)      002A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3PU_2_SysRegDefine.c       0                    002A:sbit(2)      002A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3PU_1_SysRegDefine.c       0                    002A:sbit(1)      002A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3PU_0_SysRegDefine.c       0                    002A:sbit(0)      002A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3PU_SysRegDefine.c         0                    002A              002A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3CON_4_SysRegDefine.c      0                    002B:sbit(4)      002B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3CON_3_SysRegDefine.c      0                    002B:sbit(3)      002B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3CON_2_SysRegDefine.c      0                    002B:sbit(2)      002B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3CON_1_SysRegDefine.c      0                    002B:sbit(1)      002B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3CON_0_SysRegDefine.c      0                    002B:sbit(0)      002B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT3CON_SysRegDefine.c        0                    002B              002B             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3R_11_SysRegDefine.c       0                    002C:sbit(3)      002C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3R_10_SysRegDefine.c       0                    002C:sbit(2)      002C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3R_9_SysRegDefine.c        0                    002C:sbit(1)      002C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3R_8_SysRegDefine.c        0                    002C:sbit(0)      002C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3RH_SysRegDefine.c         0                    002C              002C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _DT3CK_1_SysRegDefine.c       0                    002D:sbit(7)      002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _DT3CK_0_SysRegDefine.c       0                    002D:sbit(6)      002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _DT3CNT_2_SysRegDefine.c      0                    002D:sbit(5)      002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _DT3CNT_1_SysRegDefine.c      0                    002D:sbit(4)      002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _DT3CNT_0_SysRegDefine.c      0                    002D:sbit(3)      002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _DT3_EN_SysRegDefine.c        0                    002D:sbit(2)      002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _P3H_OEN_SysRegDefine.c       0                    002D:sbit(1)      002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _P3L_OEN_SysRegDefine.c       0                    002D:sbit(0)      002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3CON2_SysRegDefine.c       0                    002D              002D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _P3HINV_SysRegDefine.c        0                    002E:sbit(7)      002E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _P3LINV_SysRegDefine.c        0                    002E:sbit(6)      002E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1W_6_SysRegDefine.c        0                    002E:sbit(5)      002E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1W_5_SysRegDefine.c        0                    002E:sbit(4)      002E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT1W_4_SysRegDefine.c        0                    002E:sbit(3)      002E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PWM2PO_SysRegDefine.c        0                    002E:sbit(2)      002E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _RST20_SEL_SysRegDefine.c     0                    002E:sbit(1)      002E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _METCH1_SysRegDefine.c        0                    002E              002E             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _VTHSEL_SysRegDefine.c        0                    002F:sbit(7)      002F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _REF_SEL_2_SysRegDefine.c     0                    002F:sbit(6)      002F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _REF_SEL_1_SysRegDefine.c     0                    002F:sbit(5)      002F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _REF_SEL_0_SysRegDefine.c     0                    002F:sbit(4)      002F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PWMIS_SysRegDefine.c         0                    002F:sbit(3)      002F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T3RATE_SysRegDefine.c        0                    002F:sbit(2)      002F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _T2RATE_SysRegDefine.c        0                    002F:sbit(1)      002F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _METCH2_SysRegDefine.c        0                    002F              002F             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5_1_SysRegDefine.c         0                    0030:sbit(1)      0030             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5_0_SysRegDefine.c         0                    0030:sbit(0)      0030             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5_SysRegDefine.c           0                    0030              0030             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5EN_1_SysRegDefine.c       0                    0031:sbit(1)      0031             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5EN_0_SysRegDefine.c       0                    0031:sbit(0)      0031             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5EN_SysRegDefine.c         0                    0031              0031             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5PU_1_SysRegDefine.c       0                    0032:sbit(1)      0032             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5PU_0_SysRegDefine.c       0                    0032:sbit(0)      0032             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5PU_SysRegDefine.c         0                    0032              0032             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT51OD_SysRegDefine.c        0                    0033:sbit(1)      0033             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT50OD_SysRegDefine.c        0                    0033:sbit(0)      0033             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _PT5CON_SysRegDefine.c        0                    0033              0033             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADACKS_1_SysRegDefine.c    0                    0034:sbit(5)      0034             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADACKS_0_SysRegDefine.c    0                    0034:sbit(4)      0034             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADCKS_1_SysRegDefine.c     0                    0034:sbit(1)      0034             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADCKS_0_SysRegDefine.c     0                    0034:sbit(0)      0034             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADCON0_SysRegDefine.c      0                    0034              0034             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADEN_SysRegDefine.c        0                    0035:sbit(7)      0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADS_SysRegDefine.c         0                    0035:sbit(6)      0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _OFTEN_SysRegDefine.c         0                    0035:sbit(5)      0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _CALIF_SysRegDefine.c         0                    0035:sbit(4)      0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _ENOV_SysRegDefine.c          0                    0035:sbit(3)      0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _OFFEX_SysRegDefine.c         0                    0035:sbit(2)      0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _VREFS_1_SysRegDefine.c       0                    0035:sbit(1)      0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _VREFS_0_SysRegDefine.c       0                    0035:sbit(0)      0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADCON1_SysRegDefine.c      0                    0035              0035             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _CHS_3_SysRegDefine.c         0                    0036:sbit(7)      0036             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _CHS_2_SysRegDefine.c         0                    0036:sbit(6)      0036             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _CHS_1_SysRegDefine.c         0                    0036:sbit(5)      0036             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _CHS_0_SysRegDefine.c         0                    0036:sbit(4)      0036             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADCON2_SysRegDefine.c      0                    0036              0036             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADL_SysRegDefine.c         0                    0037              0037             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRAD_11_SysRegDefine.c       0                    0038:sbit(3)      0038             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRAD_10_SysRegDefine.c       0                    0038:sbit(2)      0038             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRAD_9_SysRegDefine.c        0                    0038:sbit(1)      0038             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRAD_8_SysRegDefine.c        0                    0038:sbit(0)      0038             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SRADH_SysRegDefine.c         0                    0038              0038             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SROFTL_SysRegDefine.c        0                    0039              0039             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _SROFTH_SysRegDefine.c        0                    003A              003A             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3IF_SysRegDefine.c         0                    003C:sbit(4)      003C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _INTF2_SysRegDefine.c         0                    003C              003C             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _TM3IE_SysRegDefine.c         0                    003D:sbit(4)      003D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _INTE2_SysRegDefine.c         0                    003D              003D             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\SYSREGDEFINE.OBJ                                                                                                                                                                                                                                                                                                       *
*    _B_Sleep_data.c               0                    0040:sbit(7)      0040             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _B_pwm3_data.c                0                    0040:sbit(6)      0040             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _B_pwm2_data.c                0                    0040:sbit(5)      0040             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _B_Time500ms_data.c           0                    0040:sbit(4)      0040             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _if_pwm_data.c                0                    0040:sbit(3)      0040             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _if_adc2_data.c               0                    0040:sbit(2)      0040             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _if_adc1_data.c               0                    0040:sbit(1)      0040             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _if_adc_data.c                0                    0040:sbit(0)      0040             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _AdData_data.c                0                    0041              0042             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _CurTabData_data.c            0                    0043              0044             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _t1s_count_data.c             0                    0045              0046             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _t10s_count_data.c            0                    0047              0048             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _R_AdcStation1_Cnt_data.c     0                    0049              004A             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _R_AdcStation2_Cnt_data.c     0                    004B              004C             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _R_AdcStation3_Cnt_data.c     0                    004D              004E             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    SP_RAM                        0                    004F              0050             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\CSTARTUP.OBJ                                                                                                                                                                                                                                                                                                           *
*    .lib.temp                     0                    0051              0052             0002      C:\USERS\24726\APPDATA\LOCAL\TEMP\29924\LIBCSCC_14BIT\GLOBALDATA.OBJ                                                                                                                                                                                                                                                                                                                                         *
*    .@_delay_sec@_delay.temp.     0                    0053              0058             0006      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DELAY.OBJ                                                                                                                                                                                                                                                                                                              *
*    .@_ad_fun_sec@_ad_fun.temp.   0                    0053              005A             0008      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\ADC.OBJ                                                                                                                                                                                                                                                                                                                *
*    .@_delay_10us_sec@_delay_10us.0emp.                005B              0060             0006      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DELAY.OBJ                                                                                                                                                                                                                                                                                                              *
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************


*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*                                                 R O M   S E C T I O N    M A P                                                                                                                                                                                                                                                                                                                                                                                                                                  *
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*    Section Name              Bank Number         Startting Address   Ending Address      Size      File Name                                                                                                                                                                                                                                                                                                                                                                                                    *
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*    CSCC_INIT_CODE                ----                 0000              0000             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\CSTARTUP.OBJ                                                                                                                                                                                                                                                                                                           *
*    .text                         ----                 0001              0002             0002      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\CHECK_LIST.OBJ                                                                                                                                                                                                                                                                                                         *
*    .text                         ----                 0003              0003             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\CSTARTUP.OBJ                                                                                                                                                                                                                                                                                                           *
*    CSCC_INTERRUPT_VECTOR         ----                 0004              0004             0001      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\CSTARTUP.OBJ                                                                                                                                                                                                                                                                                                           *
*    _adc_sec                      ----                 0005              0027             0023      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\ADC.OBJ                                                                                                                                                                                                                                                                                                                *
*    _ad_fun_sec                   ----                 0028              0098             0071      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\ADC.OBJ                                                                                                                                                                                                                                                                                                                *
*    _ad_deal_sec                  ----                 0099              0108             0070      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\ADC.OBJ                                                                                                                                                                                                                                                                                                                *
*    _Bit_Initialization_sec       ----                 0109              010D             0005      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DATA.OBJ                                                                                                                                                                                                                                                                                                               *
*    _delay_sec                    ----                 010E              0135             0028      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DELAY.OBJ                                                                                                                                                                                                                                                                                                              *
*    _delay_10us_sec               ----                 0136              015D             0028      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\DELAY.OBJ                                                                                                                                                                                                                                                                                                              *
*    _MCU_Initialization_sec       ----                 015E              0193             0036      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\INITIALIZATION.OBJ                                                                                                                                                                                                                                                                                                     *
*    _sleep_sec                    ----                 0194              01B8             0025      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\LOWPOWER.OBJ                                                                                                                                                                                                                                                                                                           *
*    _main_sec                     ----                 01B9              01C1             0009      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\MAIN.OBJ                                                                                                                                                                                                                                                                                                               *
*    _INT_FUNCTION_sec             ----                 01C2              0207             0046      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\MAIN.OBJ                                                                                                                                                                                                                                                                                                               *
*    _open_pwm_sec                 ----                 0208              0230             0029      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\PWM.OBJ                                                                                                                                                                                                                                                                                                                *
*    CSCC_INIT_SRAM_TO_ZERO        ----                 0231              023A             000A      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\CSTARTUP.OBJ                                                                                                                                                                                                                                                                                                           *
*    CSCC_INIT_GLOBAL_VAR          ----                 023B              023F             0005      D:\WORK_AREA\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_EXAMPLE\RELEASE\CSTARTUP.OBJ                                                                                                                                                                                                                                                                                                           *
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************

                   Linker Output Filename :
                   Disk  Mapping Filename : D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\32P10_C_DEMO.map
                   Symbol  Table FileName : D:\Work_Area\项目\客户项目\赋研星辰\芯片资料\芯海(CHIPSEA)\CSU32P10_C_example\Release\32P10_C_DEMO.sbms

                   Linker Warnings : 0
                   Linker Errors   : 0
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
Stack function list:
     0:_Bit_Initialization_sec   stack:0x0000      caller:_main_sec=>_Bit_Initialization_sec
     1:_delay_sec             stack:0x0006      caller:_main_sec=>_delay_sec
     2:_MCU_Initialization_sec   stack:0x0000      caller:_main_sec=>_MCU_Initialization_sec
     3:_open_pwm_sec          stack:0x0000      caller:_main_sec=>_open_pwm_sec
     4:_sleep_sec             stack:0x0000      caller:_main_sec=>_sleep_sec
     5:_INT_FUNCTION_sec      stack:0x0000      caller:_INT_FUNCTION_sec
     6:_main_sec              stack:0x0000      caller:_main_sec
     7:_ad_deal_sec           stack:0x0000      caller:_main_sec=>_adc_sec=>_ad_deal_sec
     8:_adc_sec               stack:0x0000      caller:_main_sec=>_adc_sec
Overlay function list:
     0:_delay_10us_sec        stack:0x000E      caller:_main_sec=>_adc_sec=>_ad_fun_sec=>_delay_10us_sec
     1:_ad_fun_sec            stack:0x0008      caller:_main_sec=>_adc_sec=>_ad_fun_sec
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************

*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*                                                 M E M O R Y    S T A T I S T I C S                                                                                                                                                                                                                                                                                                                                                                                                                              *
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
		Total ROM    =  2048 [0x0800] words
		Total RAM    =    64 [0x0040] bytes
		ROM   Used   =   576 [0x0240] words (28.1%)
		RAM   Used   =    33 [0x0021] bytes (51.6%)
		Free  ROM    =  1472 [0x05C0] words (71.88%)
		Free  RAM    =    31 [0x001F] bytes (48.4%)
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
*******************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************************
BANK              Used Size                     Total Size
  0             33 [0x021] bytes              64 [0x040] bytes
