学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：蔡铭   <br />实验地点：紫金港东四 - 509         实验日期：2020 年 11 月 30 日


## 1 实验原理

### 1.1 Latch
构成锁存器的充分条件有：

   - 能长期保持给定的某个稳定状态
   - 有两个稳定状态：0、1
   - 在一定条件下能随时改变逻辑状态，即置 1 或置 0。

锁存器有两个稳定状态，又称双稳态电路。


### 1.2 The SR-Latch and the Gated SR-Latch
将两个具有 2 输入端的反向逻辑器件的输出与输入端交叉连起来，另一个输入端作为外部信息输出端，就构成最简单的 SR 锁存器。我们可以用或非门或与非门实现一个 SR 锁存器：
![image.png](./assets/1606719521830-1634cd33-eeaf-46a8-a88c-eb080f09dc2f.png)
SR 锁存器的或非门实现

![image.png](./assets/1606719547109-f65e3e8d-3f6b-4220-ace8-0619e98f30fd.png)
SR 锁存器的与非门实现

我们可以给 SR 锁存器增加一个使能信号，这样就得到了门控 SR 锁存器：
![image.png](./assets/1606719693998-242817d3-0445-47c2-bdb8-d6d46ddf8e9b.png)
门控 SR 锁存器


### 1.3 The D-Latch
注意到 SR-Latch 和 Gated SR-Latch 都存在未定义的状态，我们设计方法来消除这种未定义（不确定）的状态：
![image.png](./assets/1606719835517-071727e6-0cc8-4170-8333-dd38a88a8fae.png)
D 锁存器

这样，我们只需要一个数据输入端 D，当门控信号 C 为 0 时，Latch 会保存 D 的内容。


### 1.4 Flip-flop
在一个时钟周期内，存储器既要作为组合逻辑电路的输入，又要接受组合逻辑电路的输出。如果存储单元使用 D 锁存器，那么组合逻辑电路的输出会影响锁存器的值，使得这个值被当做输入输给组合逻辑电路，引起问题（因为实际上组合逻辑电路的运行是持续半个时钟周期的循环过程）。<br />因此，我们需要下图这样的主从触发器（master/slave flip-flop）：在前半个时钟周期开始时，Clock 信号为 1，此时 Master 写入禁止，而 Slave 写入允许。此时 Master 的值进入 Slave 使得 Slave 的值为这个周期中应该使用的值（即当前状态）。后半个时钟周期开始时，Slave 写入禁止，保持这个周期中应该使用的值，而 Master 写入允许，被替换成下个周期应该使用的值（即下个周期的状态）。
![image.png](./assets/1606720216907-0bc1f0c2-4f38-4210-91e5-ab9136bd039b.png)
SR 主从触发器

进一步，我们设计正边沿维持阻塞型 D 触发器：
![image.png](./assets/1606726124009-a3e993a2-986a-4694-bf78-8cca6f59ff42.png)
正边沿维持阻塞型 D 触发器


## 2 实验步骤与结果
新建工程 MyLATCHS。

### 2.1 SR-Latch
新建 schematic 源文件 SR_LATCH.sch，绘制原理图如下：
![image.png](./assets/1606726381567-b2619b79-b06b-484c-9f0b-929db6c22d73.png)
对模块进行仿真，设计激励代码如下：
```verilog
module SR_LATCH_SR_LATCH_sch_tb();

   reg S;
   reg R;

   wire Q;
   wire Qbar;

   SR_LATCH UUT (
		.Q(Q), 
		.Qbar(Qbar), 
		.S(S), 
		.R(R)
   );
    initial begin
      R=1;S=1; #50;
      R=1;S=0; #50;
      R=1;S=1; #50;
      R=0;S=1; #50;
      R=1;S=1; #50;
      R=0;S=0; #50;
      R=1;S=1; #50;
		end
endmodule
```
仿真得到波形结果如下：
![image.png](./assets/1606726462082-c98d4f7e-9ba1-4468-9175-20ac947dc50f.png)
其中：

   - 0~50ns 没有经过置位，![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值无意义；
   - 50~100ns S=0, R=1，则 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 1，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 0；
   - 100~150ns S=R=1，锁存器保持原值；
   - 150~200ns S=1, R=0，则 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 0，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 1；
   - 200~250ns S=R=1，锁存器保持原值；
   - 250~300ns S=R=0，是未定义的状态。

可见，在未定义的状态时，![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值是无意义且不可靠的。

### 2.2 CSR-Latch
新建 schematic 源文件 CSR_LATCH.sch，绘制原理图如下：
![image.png](./assets/1607325231117-05cca20b-da14-4196-9dc8-5ba0930b49bb.png)
对模块进行仿真，设计激励代码如下：
```verilog
`timescale 1ns / 1ps

module CSR_LATCH_CSR_LATCH_sch_tb();

   reg R;
   reg S;
   reg C;

   wire Qbar;
   wire Q;
  
   CSR_LATCH UUT (
		.Qbar(Qbar), 
		.Q(Q), 
		.R(R), 
		.S(S), 
		.C(C)
   );
       	initial begin
	C=1;R=1;S=1; #50;
	R=1;S=0; #50;
	R=1;S=1; #50;
	R=0;S=1; #50;
	R=1;S=1; #50;
	R=0;S=0; #50;
	R=1;S=1; #50;	 
	C=0;R=1;S=1; #50;
	R=1;S=0; #50;
	R=1;S=1; #50;
	R=0;S=1; #50;
	R=1;S=1; #50;
	R=0;S=0; #50;
	R=1;S=1; #50;
	end
endmodule
```
仿真得到波形结果如下：
![image.png](./assets/1606726813326-5ff0dea0-2e20-4e1b-914f-50b82690cc3a.png)
其中：

   - 0~50ns 没有经过置位，![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值无意义；
   - 50~100ns C=1 S=0 R=1，则 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 0，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 1；
   - 100~150ns C=S=R=1，是未定义的状态，![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值无意义；
   - 150~200ns C=1 S=1 R=0，则 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 1，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 0；
   - 200~250ns C=S=R=1，是未定义的状态，![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值无意义；
   - 250~300ns C=1 S=R=0，锁存器保持原值；但由于保持状态并非未定义状态，因此 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值应当相反，故此处 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 0；
   - 350ns 之后，C=0，R 和 S 的值不影响 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值。

可见，门控 C 实现了控制功能，但仍存在未定义状态。


### 2.3 D-Latch
新建 schematic 源文件 D_LATCH.sch，绘制原理图如下：
![image.png](./assets/1607326659585-8e607a2c-c492-457a-850a-27b514d0b319.png)
对模块进行仿真，设计激励代码如下：
```verilog
`timescale 1ns / 1ps

module D_LATCH_D_LATCH_sch_tb();

// Inputs
   reg C;
   reg D;

// Output
   wire Qbar;
   wire Q;

// Bidirs

// Instantiate the UUT
   D_LATCH UUT (
		.Qbar(Qbar), 
		.Q(Q), 
		.C(C), 
		.D(D)
   );
// Initialize Inputs
        initial begin
	C=1; D=1; #50;
	D=0; #50;
	C=0;D=1; #50;
	D=0;
	end
endmodule
```
仿真得到波形结果如下：
![image.png](./assets/1606726832431-c5e6608e-42af-4bf0-b463-8d50bd7e1281.png)
其中：

   - 0~50ns C=D=1 则 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 1，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 0；
   - 50~100ns C=1 D=0 则 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 0，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 1；
   - 100ns 之后，C=0，D 的值不影响 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值。

可见，D 锁存器解决了未定义状态的问题。


### 2.4 Master/Slave flip-flop
新建 schematic 源文件 MS_FLIPFLOP.sch，绘制原理图如下：
![image.png](./assets/1607327276933-49818bc5-f445-4409-9775-1dc3d063c220.png)
对模块进行仿真，设计激励代码如下：
```verilog
module MS_FLIPFLOP_MS_FLIPFLOP_sch_tb();

// Inputs
   reg S;
   reg R;
   reg C;

// Output
   wire Y;
   wire Q;
   wire Qbar;

// Bidirs

// Instantiate the UUT
   MS_FLIPFLOP UUT (
		.S(S), 
		.R(R), 
		.C(C), 
		.Y(Y), 
		.Q(Q), 
		.Qbar(Qbar)
   );
// Initialize Inputs
initial begin
	R=1;S=1; #50;
	R=1;S=0; #50;
	R=1;S=1; #50;
	R=0;S=1; #50;
	R=1;S=1; #50;
	R=0;S=0; #50;
	R=1;S=1; #50;	 
end
always begin
	C=0;#20;
	C=1;#20;
end

endmodule
```
仿真得到波形结果如下：
![image.png](./assets/1607328700967-7d769930-3699-44c7-a3bc-5b9f3d3825a4.png)
根据设计图，只有 C 置为 0 时![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值才能被改变，这与仿真结果是一致的。<br />40 ns 时，C=0 Y=1， ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 1，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 0；<br />40~80 ns 时，C=1，Y 的值不影响 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值；<br />80 ns 时，C=1 Y=0， ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 0，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 1；<br />120 ns 时，C=0 Y=1， ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 1，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 0。


### 2.5 正边沿维持阻塞型 D 触发器
新建 schematic 源文件 D_FLIPFLOP.sch，绘制原理图如下：
![image.png](./assets/1607328376931-b0d8498a-23d8-4bf6-94c1-f74ec796b547.png)
对模块进行仿真，设计激励代码如下：
```verilog
`timescale 1ns / 1ps

module D_FLIPFLOP_D_FLIPFLOP_sch_tb();

// Inputs
   reg R;
   reg S;
   reg D;
   reg C;

// Output
   wire Q;
   wire Qbar;

// Bidirs

// Instantiate the UUT
   D_FLIPFLOP UUT (
		.Q(Q), 
		.Qbar(Qbar), 
		.R(R), 
		.S(S), 
		.D(D), 
		.C(C)
   );
// Initialize Inputs
initial begin
  S = 1;
  R = 1;
	D = 0; #150;
	D = 1; #150;	 
end

always begin
	C=0; #50;
	C=1; #50;
end

endmodule
```
仿真得到波形结果如下：
![image.png](./assets/1607328908121-5e421579-e2ed-422f-b30f-ac2b210e499b.png)
根据设计图，只有 C=1 时![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值才能被改变，这与仿真结果是一致的。<br />50 ns 时，C=1 D=0，![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 0，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 1；<br />150 ns 时，C=D=1，![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 1，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 0。<br />其他时间 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 和 ![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 的值不会改变。

尝试 S=0 R=1 的情况：
```verilog
initial begin
  S = 0;
  R = 1;
  D = 1; #150;
	D = 0; #150;
	D = 1; #150;	 
end

always begin
	C=0; #50;
	C=1; #50;
end
```
![image.png](./assets/1607329773695-ba62d18a-bffc-4952-bdf1-6ba1ccb88318.png)
此时，保持 ![](https://cdn.nlark.com/yuque/__latex/f09564c9ca56850d4cd6b3319e541aee.svg#card=math&code=Q&height=18&width=13) 被置 1，![](https://cdn.nlark.com/yuque/__latex/d29e1885d8f5293f43a377a242558959.svg#card=math&code=%5Coverline%20&height=24&width=14) 被置 0。

S=1 R=0 的情况是恰好相反的。此略。


## 3 讨论与心得
本次实验完成了多种锁存器和触发器的设计和仿真，进一步熟悉了其结构特点与设计思路，并了解了它们的功能特点。<br />通过本次实验，我更好地了解了各种锁存器和触发器存在或者解决的问题，为日后时序电路的设计打好基础。
