module adder8bit(s, a,b);
    output [8:0] s;
    input [7:0] a,b;

	wire [7:1]c;

	 FA f1(s[0],c[1],a[0],b[0],1'b0);
 	 FA f2(s[1],c[2],a[1],b[1],c[1]);
 	 FA f3(s[2],c[3],a[2],b[2],c[2]);
	 FA f4(s[3],c[4],a[3],b[3],c[3]);
	 FA f5(s[4],c[5],a[4],b[4],c[4]);
	 FA f6(s[5],c[6],a[5],b[5],c[5]);
	 FA f7(s[6],c[7],a[6],b[6],c[6]);
	 FA f8(s[7],s[8],a[7],b[7],c[7]);


endmodule
