TimeQuest Timing Analyzer report for pepinosDigitais
Thu Aug 31 21:07:02 2023
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'select'
 12. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 13. Slow Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 14. Slow Model Setup: 'clock_50M'
 15. Slow Model Hold: 'clock_50M'
 16. Slow Model Hold: 'select'
 17. Slow Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 18. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 19. Slow Model Minimum Pulse Width: 'clock_50M'
 20. Slow Model Minimum Pulse Width: 'select'
 21. Slow Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 22. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'select'
 33. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 34. Fast Model Setup: 'clock_50M'
 35. Fast Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 36. Fast Model Hold: 'clock_50M'
 37. Fast Model Hold: 'select'
 38. Fast Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 39. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 40. Fast Model Minimum Pulse Width: 'clock_50M'
 41. Fast Model Minimum Pulse Width: 'select'
 42. Fast Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 43. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_1Hz_divider:inst_clock_1Hz|clk_out } ;
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
; select                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select }                                   ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 39.22 MHz  ; 39.22 MHz       ; select                                   ;      ;
; 95.41 MHz  ; 95.41 MHz       ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
; 119.5 MHz  ; 119.5 MHz       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;      ;
; 123.99 MHz ; 123.99 MHz      ; clock_50M                                ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow Model Setup Summary                                            ;
+------------------------------------------+----------+---------------+
; Clock                                    ; Slack    ; End Point TNS ;
+------------------------------------------+----------+---------------+
; select                                   ; -125.374 ; -18852.722    ;
; clock_25M_divider:inst_clock_25M|clk_out ; -11.829  ; -418.912      ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -7.368   ; -277.407      ;
; clock_50M                                ; -7.065   ; -237.642      ;
+------------------------------------------+----------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -2.558 ; -5.088        ;
; select                                   ; 0.391  ; 0.000         ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.539  ; 0.000         ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.824  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -67.380       ;
; select                                   ; -1.222 ; -169.222      ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -0.500 ; -64.000       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'select'                                                                                                                        ;
+----------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack    ; From Node ; To Node                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -125.374 ; seed[31]  ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.376     ; 125.534    ;
; -125.283 ; seed[31]  ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.398     ; 125.421    ;
; -125.283 ; seed[1]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 125.451    ;
; -125.192 ; seed[1]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 125.338    ;
; -124.755 ; seed[31]  ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.391     ; 124.900    ;
; -124.738 ; seed[31]  ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.398     ; 124.876    ;
; -124.737 ; seed[31]  ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.392     ; 124.881    ;
; -124.737 ; seed[31]  ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.392     ; 124.881    ;
; -124.737 ; seed[31]  ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.392     ; 124.881    ;
; -124.664 ; seed[1]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.383     ; 124.817    ;
; -124.656 ; seed[31]  ; isFlipped[16]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.806    ;
; -124.647 ; seed[1]   ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 124.793    ;
; -124.646 ; seed[1]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.798    ;
; -124.646 ; seed[1]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.798    ;
; -124.646 ; seed[1]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.798    ;
; -124.634 ; seed[31]  ; isFlipped[19]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.784    ;
; -124.633 ; seed[31]  ; isFlipped[7]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.783    ;
; -124.629 ; seed[31]  ; isFlipped[15]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.779    ;
; -124.629 ; seed[31]  ; isFlipped[0]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.392     ; 124.773    ;
; -124.629 ; seed[31]  ; isFlipped[18]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.779    ;
; -124.565 ; seed[1]   ; isFlipped[16]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.723    ;
; -124.549 ; seed[0]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.370     ; 124.715    ;
; -124.543 ; seed[1]   ; isFlipped[19]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.701    ;
; -124.542 ; seed[1]   ; isFlipped[7]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.700    ;
; -124.538 ; seed[1]   ; isFlipped[15]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.696    ;
; -124.538 ; seed[1]   ; isFlipped[0]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.690    ;
; -124.538 ; seed[1]   ; isFlipped[18]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.696    ;
; -124.498 ; seed[31]  ; isFlipped[5]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.648    ;
; -124.498 ; seed[31]  ; isFlipped[17]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.648    ;
; -124.495 ; seed[31]  ; isFlipped[13]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.645    ;
; -124.495 ; seed[31]  ; isFlipped[9]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.645    ;
; -124.458 ; seed[0]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.392     ; 124.602    ;
; -124.449 ; seed[31]  ; isFlipped[4]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.601    ;
; -124.432 ; seed[31]  ; isFlipped[12]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 124.583    ;
; -124.417 ; seed[31]  ; isFlipped[6]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.569    ;
; -124.415 ; seed[31]  ; isFlipped[14]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.567    ;
; -124.407 ; seed[1]   ; isFlipped[5]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.565    ;
; -124.407 ; seed[1]   ; isFlipped[17]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.565    ;
; -124.404 ; seed[1]   ; isFlipped[13]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.562    ;
; -124.404 ; seed[1]   ; isFlipped[9]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.378     ; 124.562    ;
; -124.358 ; seed[1]   ; isFlipped[4]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.376     ; 124.518    ;
; -124.341 ; seed[1]   ; isFlipped[12]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.377     ; 124.500    ;
; -124.338 ; seed[31]  ; isFlipped[8]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.388     ; 124.486    ;
; -124.326 ; seed[1]   ; isFlipped[6]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.376     ; 124.486    ;
; -124.324 ; seed[1]   ; isFlipped[14]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.376     ; 124.484    ;
; -124.279 ; seed[31]  ; isFlipped[2]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.431    ;
; -124.278 ; seed[31]  ; isFlipped[3]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.430    ;
; -124.275 ; seed[31]  ; isFlipped[1]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.427    ;
; -124.255 ; seed[5]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 124.423    ;
; -124.247 ; seed[1]   ; isFlipped[8]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.380     ; 124.403    ;
; -124.197 ; seed[31]  ; cardsFlipped[0][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.396     ; 124.337    ;
; -124.197 ; seed[31]  ; cardsFlipped[0][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.396     ; 124.337    ;
; -124.189 ; seed[2]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 124.357    ;
; -124.188 ; seed[1]   ; isFlipped[2]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.376     ; 124.348    ;
; -124.187 ; seed[1]   ; isFlipped[3]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.376     ; 124.347    ;
; -124.184 ; seed[1]   ; isFlipped[1]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.376     ; 124.344    ;
; -124.173 ; seed[6]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 124.341    ;
; -124.164 ; seed[5]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 124.310    ;
; -124.118 ; seed[3]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 124.286    ;
; -124.106 ; seed[1]   ; cardsFlipped[0][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.388     ; 124.254    ;
; -124.106 ; seed[1]   ; cardsFlipped[0][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.388     ; 124.254    ;
; -124.098 ; seed[2]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 124.244    ;
; -124.082 ; seed[6]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 124.228    ;
; -124.037 ; seed[31]  ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.391     ; 124.182    ;
; -124.033 ; seed[4]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 124.201    ;
; -124.027 ; seed[3]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 124.173    ;
; -123.979 ; seed[31]  ; numberOfCardsFlipped[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.384     ; 124.131    ;
; -123.946 ; seed[1]   ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.383     ; 124.099    ;
; -123.942 ; seed[4]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 124.088    ;
; -123.930 ; seed[0]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 124.081    ;
; -123.913 ; seed[0]   ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.392     ; 124.057    ;
; -123.912 ; seed[0]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.062    ;
; -123.912 ; seed[0]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.062    ;
; -123.912 ; seed[0]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 124.062    ;
; -123.888 ; seed[1]   ; numberOfCardsFlipped[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.376     ; 124.048    ;
; -123.879 ; seed[31]  ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.391     ; 124.024    ;
; -123.860 ; seed[7]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 124.028    ;
; -123.833 ; seed[9]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 124.001    ;
; -123.831 ; seed[0]   ; isFlipped[16]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.380     ; 123.987    ;
; -123.809 ; seed[0]   ; isFlipped[19]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.380     ; 123.965    ;
; -123.808 ; seed[0]   ; isFlipped[7]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.380     ; 123.964    ;
; -123.804 ; seed[0]   ; isFlipped[15]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.380     ; 123.960    ;
; -123.804 ; seed[0]   ; isFlipped[0]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.386     ; 123.954    ;
; -123.804 ; seed[0]   ; isFlipped[18]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.380     ; 123.960    ;
; -123.798 ; seed[31]  ; numberOfCardsFlipped[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 123.949    ;
; -123.797 ; seed[31]  ; numberOfCardsFlipped[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 123.948    ;
; -123.796 ; seed[31]  ; numberOfCardsFlipped[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 123.947    ;
; -123.795 ; seed[31]  ; numberOfCardsFlipped[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 123.946    ;
; -123.794 ; seed[31]  ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 123.945    ;
; -123.791 ; seed[31]  ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 123.942    ;
; -123.790 ; seed[31]  ; numberOfCardsFlipped[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 123.941    ;
; -123.788 ; seed[31]  ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.385     ; 123.939    ;
; -123.788 ; seed[1]   ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.383     ; 123.941    ;
; -123.769 ; seed[7]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 123.915    ;
; -123.742 ; seed[9]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.390     ; 123.888    ;
; -123.721 ; seed[11]  ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.368     ; 123.889    ;
; -123.707 ; seed[1]   ; numberOfCardsFlipped[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.377     ; 123.866    ;
; -123.706 ; seed[1]   ; numberOfCardsFlipped[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.377     ; 123.865    ;
; -123.705 ; seed[1]   ; numberOfCardsFlipped[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.377     ; 123.864    ;
; -123.704 ; seed[1]   ; numberOfCardsFlipped[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.377     ; 123.863    ;
+----------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                       ;
+---------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -11.829 ; pos[13]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 12.111     ;
; -11.829 ; pos[13]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 12.111     ;
; -11.828 ; pos[13]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 12.110     ;
; -11.828 ; pos[13]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 12.110     ;
; -11.827 ; pos[13]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 12.109     ;
; -11.796 ; pos[13]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.744     ; 12.088     ;
; -11.791 ; pos[13]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.744     ; 12.083     ;
; -11.779 ; pos[13]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 12.066     ;
; -11.779 ; pos[13]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 12.066     ;
; -11.778 ; pos[13]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 12.065     ;
; -11.714 ; pos[14]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.996     ;
; -11.714 ; pos[14]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.996     ;
; -11.713 ; pos[14]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.995     ;
; -11.713 ; pos[14]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.995     ;
; -11.712 ; pos[14]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.994     ;
; -11.681 ; pos[14]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.744     ; 11.973     ;
; -11.676 ; pos[14]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.744     ; 11.968     ;
; -11.664 ; pos[14]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 11.951     ;
; -11.664 ; pos[14]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 11.951     ;
; -11.663 ; pos[14]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 11.950     ;
; -11.662 ; pos[6]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.932     ;
; -11.662 ; pos[6]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.932     ;
; -11.661 ; pos[6]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.931     ;
; -11.661 ; pos[6]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.931     ;
; -11.660 ; pos[6]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.930     ;
; -11.659 ; pos[13]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.757     ; 11.938     ;
; -11.658 ; pos[13]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.757     ; 11.937     ;
; -11.652 ; pos[1]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.736     ; 11.952     ;
; -11.649 ; pos[1]    ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 11.936     ;
; -11.648 ; pos[1]    ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 11.935     ;
; -11.637 ; pos[13]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.925     ;
; -11.637 ; pos[13]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.925     ;
; -11.637 ; pos[13]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.925     ;
; -11.635 ; pos[13]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.923     ;
; -11.635 ; pos[13]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.923     ;
; -11.633 ; pos[0]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.903     ;
; -11.633 ; pos[0]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.903     ;
; -11.632 ; pos[0]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.902     ;
; -11.632 ; pos[0]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.902     ;
; -11.631 ; pos[0]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.901     ;
; -11.629 ; pos[6]    ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.756     ; 11.909     ;
; -11.624 ; pos[6]    ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.756     ; 11.904     ;
; -11.616 ; pos[16]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.898     ;
; -11.616 ; pos[16]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.898     ;
; -11.615 ; pos[16]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.897     ;
; -11.615 ; pos[16]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.897     ;
; -11.614 ; pos[16]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.754     ; 11.896     ;
; -11.612 ; pos[6]    ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.887     ;
; -11.612 ; pos[6]    ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.887     ;
; -11.611 ; pos[6]    ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.886     ;
; -11.583 ; pos[16]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.744     ; 11.875     ;
; -11.578 ; pos[16]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.744     ; 11.870     ;
; -11.566 ; pos[16]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 11.853     ;
; -11.566 ; pos[16]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 11.853     ;
; -11.566 ; pos[8]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.836     ;
; -11.566 ; pos[8]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.836     ;
; -11.565 ; pos[16]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.749     ; 11.852     ;
; -11.565 ; pos[8]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.835     ;
; -11.565 ; pos[8]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.835     ;
; -11.564 ; pos[8]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.834     ;
; -11.545 ; pos[1]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.746     ; 11.835     ;
; -11.545 ; pos[4]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.815     ;
; -11.545 ; pos[1]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.746     ; 11.835     ;
; -11.545 ; pos[4]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.815     ;
; -11.544 ; pos[1]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.746     ; 11.834     ;
; -11.544 ; pos[4]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.814     ;
; -11.544 ; pos[1]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.746     ; 11.834     ;
; -11.544 ; pos[4]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.814     ;
; -11.544 ; pos[14]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.757     ; 11.823     ;
; -11.543 ; pos[1]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.746     ; 11.833     ;
; -11.543 ; pos[4]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.766     ; 11.813     ;
; -11.543 ; pos[14]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.757     ; 11.822     ;
; -11.541 ; pos[13]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.744     ; 11.833     ;
; -11.536 ; pos[13]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.745     ; 11.827     ;
; -11.533 ; pos[8]    ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.756     ; 11.813     ;
; -11.532 ; pos[13]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.745     ; 11.823     ;
; -11.528 ; pos[8]    ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.756     ; 11.808     ;
; -11.522 ; pos[14]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.810     ;
; -11.522 ; pos[14]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.810     ;
; -11.522 ; pos[14]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.810     ;
; -11.520 ; pos[14]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.808     ;
; -11.520 ; pos[14]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.748     ; 11.808     ;
; -11.516 ; pos[8]    ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.791     ;
; -11.516 ; pos[8]    ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.791     ;
; -11.515 ; pos[8]    ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.790     ;
; -11.512 ; pos[4]    ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.756     ; 11.792     ;
; -11.507 ; pos[4]    ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.756     ; 11.787     ;
; -11.496 ; pos[13]   ; vga_r[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.758     ; 11.774     ;
; -11.495 ; pos[4]    ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.770     ;
; -11.495 ; pos[4]    ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.770     ;
; -11.494 ; pos[4]    ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.761     ; 11.769     ;
; -11.492 ; pos[6]    ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.769     ; 11.759     ;
; -11.491 ; pos[6]    ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.769     ; 11.758     ;
; -11.478 ; pos[23]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.736     ; 11.778     ;
; -11.478 ; pos[23]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.736     ; 11.778     ;
; -11.477 ; pos[23]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.736     ; 11.777     ;
; -11.477 ; pos[23]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.736     ; 11.777     ;
; -11.476 ; pos[25]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.746     ; 11.766     ;
; -11.476 ; pos[25]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.746     ; 11.766     ;
; -11.476 ; pos[23]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.736     ; 11.776     ;
+---------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -7.368 ; pos[1]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.404      ;
; -7.363 ; pos[1]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.414      ;
; -7.339 ; pos[1]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.390      ;
; -7.339 ; pos[1]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.390      ;
; -7.337 ; pos[0]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.368      ;
; -7.335 ; pos[1]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.386      ;
; -7.319 ; pos[1]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.355      ;
; -7.316 ; pos[1]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.352      ;
; -7.313 ; pos[0]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.344      ;
; -7.313 ; pos[0]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.344      ;
; -7.312 ; pos[0]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.328      ;
; -7.309 ; pos[0]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.340      ;
; -7.285 ; pos[1]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.321      ;
; -7.284 ; pos[1]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.320      ;
; -7.284 ; pos[1]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.320      ;
; -7.281 ; pos[1]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.317      ;
; -7.272 ; pos[0]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.288      ;
; -7.268 ; pos[1]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.020      ; 8.324      ;
; -7.268 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.020      ; 8.324      ;
; -7.268 ; pos[1]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.020      ; 8.324      ;
; -7.259 ; pos[0]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.275      ;
; -7.258 ; pos[0]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.274      ;
; -7.258 ; pos[0]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.274      ;
; -7.255 ; pos[0]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.271      ;
; -7.253 ; pos[1]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.297      ;
; -7.251 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.295      ;
; -7.242 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.278      ;
; -7.242 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.278      ;
; -7.242 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.278      ;
; -7.227 ; pos[0]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.251      ;
; -7.225 ; pos[0]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.249      ;
; -7.220 ; pos[0]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.236      ;
; -7.214 ; pos[1]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.010     ; 8.240      ;
; -7.209 ; pos[2]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.240      ;
; -7.188 ; pos[0]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.030     ; 8.194      ;
; -7.185 ; pos[2]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.216      ;
; -7.185 ; pos[2]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.216      ;
; -7.184 ; pos[2]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.200      ;
; -7.181 ; pos[2]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.212      ;
; -7.144 ; pos[2]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.160      ;
; -7.131 ; pos[2]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.147      ;
; -7.130 ; pos[2]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.146      ;
; -7.130 ; pos[2]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.146      ;
; -7.127 ; pos[2]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.143      ;
; -7.114 ; pos[2]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.150      ;
; -7.114 ; pos[2]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.150      ;
; -7.114 ; pos[2]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.150      ;
; -7.110 ; pos[3]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.141      ;
; -7.099 ; pos[2]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.123      ;
; -7.098 ; pos[1]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.020      ; 8.154      ;
; -7.098 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.020      ; 8.154      ;
; -7.097 ; pos[2]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.121      ;
; -7.095 ; pos[1]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.020      ; 8.151      ;
; -7.094 ; pos[1]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.020      ; 8.150      ;
; -7.092 ; pos[2]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.108      ;
; -7.086 ; pos[4]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.102      ;
; -7.086 ; pos[3]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.117      ;
; -7.086 ; pos[3]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.117      ;
; -7.085 ; pos[3]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.101      ;
; -7.082 ; pos[3]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.113      ;
; -7.081 ; pos[4]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.112      ;
; -7.072 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.115      ;
; -7.072 ; pos[1]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.115      ;
; -7.072 ; pos[1]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.115      ;
; -7.072 ; pos[0]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.108      ;
; -7.072 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.108      ;
; -7.069 ; pos[0]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.105      ;
; -7.068 ; pos[0]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.104      ;
; -7.067 ; pos[1]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 8.110      ;
; -7.065 ; pos[1]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.010     ; 8.091      ;
; -7.065 ; pos[1]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.010     ; 8.091      ;
; -7.061 ; pos[1]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.010     ; 8.087      ;
; -7.061 ; pos[1]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.010     ; 8.087      ;
; -7.060 ; pos[2]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.030     ; 8.066      ;
; -7.057 ; pos[4]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.088      ;
; -7.057 ; pos[4]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.088      ;
; -7.053 ; pos[4]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.084      ;
; -7.046 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.013     ; 8.069      ;
; -7.046 ; pos[0]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.013     ; 8.069      ;
; -7.046 ; pos[0]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.013     ; 8.069      ;
; -7.045 ; pos[3]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.061      ;
; -7.041 ; pos[0]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.013     ; 8.064      ;
; -7.039 ; pos[0]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.030     ; 8.045      ;
; -7.039 ; pos[0]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.030     ; 8.045      ;
; -7.037 ; pos[4]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.053      ;
; -7.035 ; pos[0]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.030     ; 8.041      ;
; -7.035 ; pos[0]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.030     ; 8.041      ;
; -7.034 ; pos[4]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.050      ;
; -7.032 ; pos[3]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.048      ;
; -7.031 ; pos[3]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.047      ;
; -7.031 ; pos[3]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.047      ;
; -7.028 ; pos[3]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.044      ;
; -7.026 ; pos[1]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.008      ; 8.070      ;
; -7.015 ; pos[3]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.051      ;
; -7.015 ; pos[3]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.051      ;
; -7.015 ; pos[3]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.051      ;
; -7.003 ; pos[4]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.019      ;
; -7.002 ; pos[4]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.018      ;
; -7.002 ; pos[4]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 8.018      ;
; -7.000 ; pos[3]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.024      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.065 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.101      ;
; -7.065 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.101      ;
; -7.064 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.100      ;
; -7.064 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.100      ;
; -7.063 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.099      ;
; -7.057 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.093      ;
; -7.055 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.091      ;
; -7.055 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.091      ;
; -7.055 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.091      ;
; -7.019 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.044      ;
; -7.019 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.044      ;
; -7.018 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.043      ;
; -7.018 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.043      ;
; -7.017 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.042      ;
; -7.011 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.036      ;
; -7.009 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.034      ;
; -7.009 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.034      ;
; -7.009 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 8.034      ;
; -6.943 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.968      ;
; -6.943 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.968      ;
; -6.942 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.967      ;
; -6.942 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.967      ;
; -6.941 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.966      ;
; -6.935 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.960      ;
; -6.933 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.958      ;
; -6.933 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.958      ;
; -6.933 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.958      ;
; -6.883 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.908      ;
; -6.883 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.908      ;
; -6.882 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.907      ;
; -6.882 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.907      ;
; -6.881 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.906      ;
; -6.875 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.900      ;
; -6.873 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.898      ;
; -6.873 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.898      ;
; -6.873 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.898      ;
; -6.844 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.869      ;
; -6.844 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.869      ;
; -6.843 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.868      ;
; -6.843 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.868      ;
; -6.842 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.867      ;
; -6.838 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.874      ;
; -6.838 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.874      ;
; -6.837 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.873      ;
; -6.837 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.873      ;
; -6.836 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.872      ;
; -6.836 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.861      ;
; -6.834 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.859      ;
; -6.834 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.859      ;
; -6.834 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.859      ;
; -6.830 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.866      ;
; -6.828 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.864      ;
; -6.828 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.864      ;
; -6.828 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.864      ;
; -6.766 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.802      ;
; -6.766 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.802      ;
; -6.765 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.801      ;
; -6.765 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.801      ;
; -6.764 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.800      ;
; -6.758 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.794      ;
; -6.756 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.792      ;
; -6.756 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.792      ;
; -6.756 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.792      ;
; -6.741 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.766      ;
; -6.741 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.766      ;
; -6.740 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.765      ;
; -6.740 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.765      ;
; -6.739 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.764      ;
; -6.733 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.758      ;
; -6.731 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.756      ;
; -6.731 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.756      ;
; -6.731 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.756      ;
; -6.702 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.727      ;
; -6.702 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.727      ;
; -6.701 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.726      ;
; -6.701 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.726      ;
; -6.700 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.725      ;
; -6.694 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.719      ;
; -6.692 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.717      ;
; -6.692 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.717      ;
; -6.692 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.717      ;
; -6.632 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.668      ;
; -6.632 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.668      ;
; -6.631 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.667      ;
; -6.631 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.667      ;
; -6.630 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.666      ;
; -6.624 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.660      ;
; -6.622 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.658      ;
; -6.622 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.658      ;
; -6.622 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.658      ;
; -6.532 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.557      ;
; -6.532 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.557      ;
; -6.531 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.556      ;
; -6.531 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.556      ;
; -6.530 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.555      ;
; -6.524 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.549      ;
; -6.522 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.547      ;
; -6.522 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.547      ;
; -6.522 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.011     ; 7.547      ;
; -6.448 ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.484      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 2.699      ; 0.657      ;
; -2.530 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; 0.000        ; 2.671      ; 0.657      ;
; -2.058 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 2.699      ; 0.657      ;
; -2.030 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; -0.500       ; 2.671      ; 0.657      ;
; 0.524  ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.790      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.793  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.059      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.821  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.087      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.176  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.442      ;
; 1.178  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.181  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.214  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.480      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.484      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'select'                                                                                         ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; cardOrder[4][0]  ; cardOrder[4][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[0][0]  ; cardOrder[0][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[8][0]  ; cardOrder[8][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][0] ; cardOrder[12][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[1][0]  ; cardOrder[1][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][0]  ; cardOrder[5][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[13][0] ; cardOrder[13][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[3][0]  ; cardOrder[3][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[11][0] ; cardOrder[11][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][0]  ; cardOrder[7][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[15][0] ; cardOrder[15][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[2][0]  ; cardOrder[2][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][0]  ; cardOrder[6][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][0] ; cardOrder[10][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[14][0] ; cardOrder[14][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[17][0] ; cardOrder[17][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[19][0] ; cardOrder[19][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[18][0] ; cardOrder[18][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[16][0] ; cardOrder[16][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[4][1]  ; cardOrder[4][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][1] ; cardOrder[12][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][1]  ; cardOrder[6][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][1] ; cardOrder[10][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][1]  ; cardOrder[5][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][1]  ; cardOrder[7][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[18][1] ; cardOrder[18][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[8][2]  ; cardOrder[8][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][2] ; cardOrder[12][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[9][2]  ; cardOrder[9][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[13][2] ; cardOrder[13][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][2]  ; cardOrder[5][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][2]  ; cardOrder[7][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][2]  ; cardOrder[6][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[11][2] ; cardOrder[11][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][2] ; cardOrder[10][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[15][2] ; cardOrder[15][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[19][2] ; cardOrder[19][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[17][2] ; cardOrder[17][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[16][2] ; cardOrder[16][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[18][2] ; cardOrder[18][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][3]  ; cardOrder[6][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][3]  ; cardOrder[7][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[15][3] ; cardOrder[15][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[14][3] ; cardOrder[14][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[8][3]  ; cardOrder[8][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[9][3]  ; cardOrder[9][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[4][3]  ; cardOrder[4][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][3]  ; cardOrder[5][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[12][3] ; cardOrder[12][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][3] ; cardOrder[10][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[18][3] ; cardOrder[18][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[16][3] ; cardOrder[16][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[19][3] ; cardOrder[19][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[18][4] ; cardOrder[18][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[17][4] ; cardOrder[17][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[16][4] ; cardOrder[16][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[5][4]  ; cardOrder[5][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[10][4] ; cardOrder[10][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[14][4] ; cardOrder[14][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[6][4]  ; cardOrder[6][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[7][4]  ; cardOrder[7][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[11][4] ; cardOrder[11][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cardOrder[15][4] ; cardOrder[15][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.657      ;
; 1.054 ; cardOrder[14][2] ; cardOrder[14][2] ; select       ; select      ; 0.000        ; 0.000      ; 1.320      ;
; 1.073 ; cardOrder[16][1] ; cardOrder[16][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.339      ;
; 1.076 ; cardOrder[19][1] ; cardOrder[19][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.342      ;
; 1.086 ; cardOrder[4][4]  ; cardOrder[4][4]  ; select       ; select      ; 0.000        ; 0.000      ; 1.352      ;
; 1.205 ; cardOrder[11][3] ; cardOrder[11][3] ; select       ; select      ; 0.000        ; 0.000      ; 1.471      ;
; 1.209 ; cardOrder[12][4] ; cardOrder[12][4] ; select       ; select      ; 0.000        ; 0.000      ; 1.475      ;
; 1.216 ; isFlipped[14]    ; isFlipped[14]    ; select       ; select      ; 0.000        ; 0.000      ; 1.482      ;
; 1.218 ; cardOrder[0][4]  ; cardOrder[0][4]  ; select       ; select      ; 0.000        ; 0.000      ; 1.484      ;
; 1.223 ; cardOrder[4][2]  ; cardOrder[4][2]  ; select       ; select      ; 0.000        ; 0.000      ; 1.489      ;
; 1.242 ; cardOrder[17][1] ; cardOrder[17][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.508      ;
; 1.246 ; cardOrder[0][3]  ; cardOrder[0][3]  ; select       ; select      ; 0.000        ; 0.000      ; 1.512      ;
; 1.251 ; cardOrder[1][1]  ; cardOrder[1][1]  ; select       ; select      ; 0.000        ; 0.000      ; 1.517      ;
; 1.253 ; cardOrder[19][4] ; cardOrder[19][4] ; select       ; select      ; 0.000        ; 0.000      ; 1.519      ;
; 1.263 ; cardOrder[15][1] ; cardOrder[15][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.529      ;
; 1.272 ; cardOrder[11][1] ; cardOrder[11][1] ; select       ; select      ; 0.000        ; 0.000      ; 1.538      ;
; 1.286 ; cardOrder[0][1]  ; cardOrder[0][1]  ; select       ; select      ; 0.000        ; 0.000      ; 1.552      ;
; 1.297 ; cardOrder[2][2]  ; cardOrder[2][2]  ; select       ; select      ; 0.000        ; 0.000      ; 1.563      ;
; 1.301 ; cardOrder[2][1]  ; cardOrder[2][1]  ; select       ; select      ; 0.000        ; 0.000      ; 1.567      ;
; 1.320 ; isOut[7]         ; isOut[7]         ; select       ; select      ; 0.000        ; 0.000      ; 1.586      ;
; 1.330 ; isOut[17]        ; isOut[17]        ; select       ; select      ; 0.000        ; 0.000      ; 1.596      ;
; 1.352 ; isOut[12]        ; isOut[12]        ; select       ; select      ; 0.000        ; 0.000      ; 1.618      ;
; 1.367 ; cardOrder[8][1]  ; cardOrder[8][1]  ; select       ; select      ; 0.000        ; 0.000      ; 1.633      ;
; 1.383 ; cardOrder[1][2]  ; cardOrder[1][2]  ; select       ; select      ; 0.000        ; 0.000      ; 1.649      ;
; 1.395 ; cardOrder[13][4] ; cardOrder[13][4] ; select       ; select      ; 0.000        ; 0.000      ; 1.661      ;
; 1.396 ; cardOrder[0][2]  ; cardOrder[0][2]  ; select       ; select      ; 0.000        ; 0.000      ; 1.662      ;
; 1.399 ; flag             ; cardOrder[5][4]  ; select       ; select      ; 0.000        ; 0.010      ; 1.675      ;
; 1.400 ; cardOrder[17][3] ; cardOrder[17][3] ; select       ; select      ; 0.000        ; 0.000      ; 1.666      ;
; 1.402 ; flag             ; cardOrder[7][4]  ; select       ; select      ; 0.000        ; 0.010      ; 1.678      ;
; 1.402 ; flag             ; cardOrder[11][4] ; select       ; select      ; 0.000        ; 0.010      ; 1.678      ;
; 1.403 ; cardOrder[1][3]  ; cardOrder[1][3]  ; select       ; select      ; 0.000        ; 0.000      ; 1.669      ;
; 1.404 ; isOut[6]         ; isOut[6]         ; select       ; select      ; 0.000        ; 0.000      ; 1.670      ;
; 1.408 ; cardOrder[3][4]  ; cardOrder[3][4]  ; select       ; select      ; 0.000        ; 0.000      ; 1.674      ;
; 1.428 ; cardOrder[2][4]  ; cardOrder[2][4]  ; select       ; select      ; 0.000        ; 0.000      ; 1.694      ;
; 1.433 ; cardOrder[8][4]  ; cardOrder[8][4]  ; select       ; select      ; 0.000        ; 0.000      ; 1.699      ;
; 1.441 ; flag             ; cardOrder[0][4]  ; select       ; select      ; 0.000        ; 0.010      ; 1.717      ;
; 1.468 ; isFlipped[12]    ; isFlipped[12]    ; select       ; select      ; 0.000        ; 0.000      ; 1.734      ;
; 1.492 ; isOut[18]        ; isOut[18]        ; select       ; select      ; 0.000        ; 0.000      ; 1.758      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                 ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.539 ; seed[31]  ; seed[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.803 ; seed[16]  ; seed[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.069      ;
; 0.809 ; seed[9]   ; seed[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; seed[11]  ; seed[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; seed[17]  ; seed[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; seed[2]   ; seed[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[4]   ; seed[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[7]   ; seed[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[13]  ; seed[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[14]  ; seed[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[15]  ; seed[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[18]  ; seed[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[20]  ; seed[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[23]  ; seed[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[25]  ; seed[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[27]  ; seed[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[29]  ; seed[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; seed[30]  ; seed[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.838 ; seed[24]  ; seed[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.104      ;
; 0.846 ; seed[3]   ; seed[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[8]   ; seed[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[10]  ; seed[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[12]  ; seed[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[19]  ; seed[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[26]  ; seed[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; seed[28]  ; seed[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; seed[5]   ; seed[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; seed[6]   ; seed[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; seed[21]  ; seed[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; seed[22]  ; seed[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.113      ;
; 0.980 ; seed[0]   ; seed[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.002     ; 1.244      ;
; 1.017 ; seed[1]   ; seed[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.283      ;
; 1.186 ; seed[16]  ; seed[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.452      ;
; 1.192 ; seed[9]   ; seed[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; seed[11]  ; seed[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; seed[17]  ; seed[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; seed[30]  ; seed[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[13]  ; seed[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[14]  ; seed[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[29]  ; seed[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[2]   ; seed[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[18]  ; seed[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[25]  ; seed[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[27]  ; seed[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[4]   ; seed[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; seed[20]  ; seed[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.224 ; seed[24]  ; seed[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.230 ; pos[6]    ; pos[6]   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.496      ;
; 1.232 ; seed[8]   ; seed[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[10]  ; seed[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[3]   ; seed[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[12]  ; seed[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[19]  ; seed[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[26]  ; seed[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; seed[28]  ; seed[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; seed[6]   ; seed[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; seed[22]  ; seed[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; seed[5]   ; seed[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.499      ;
; 1.233 ; seed[21]  ; seed[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.499      ;
; 1.257 ; seed[16]  ; seed[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.263 ; seed[9]   ; seed[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; seed[11]  ; seed[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; seed[17]  ; seed[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; seed[29]  ; seed[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[13]  ; seed[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[2]   ; seed[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[18]  ; seed[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[25]  ; seed[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[27]  ; seed[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[4]   ; seed[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; seed[20]  ; seed[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.534      ;
; 1.281 ; seed[15]  ; seed[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.555      ;
; 1.289 ; seed[23]  ; seed[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.555      ;
; 1.289 ; seed[7]   ; seed[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; seed[24]  ; seed[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.561      ;
; 1.303 ; seed[8]   ; seed[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[10]  ; seed[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[12]  ; seed[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[28]  ; seed[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[26]  ; seed[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[3]   ; seed[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; seed[19]  ; seed[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.569      ;
; 1.304 ; seed[5]   ; seed[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.570      ;
; 1.304 ; seed[21]  ; seed[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.570      ;
; 1.328 ; seed[16]  ; seed[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.594      ;
; 1.334 ; seed[9]   ; seed[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; seed[14]  ; seed[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.609      ;
; 1.335 ; seed[11]  ; seed[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.601      ;
; 1.338 ; seed[17]  ; seed[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; seed[27]  ; seed[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; seed[25]  ; seed[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; seed[2]   ; seed[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; seed[18]  ; seed[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; seed[4]   ; seed[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; seed[20]  ; seed[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.605      ;
; 1.352 ; seed[15]  ; seed[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.626      ;
; 1.359 ; pos[21]   ; pos[21]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.625      ;
; 1.360 ; seed[23]  ; seed[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.626      ;
; 1.360 ; seed[7]   ; seed[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.626      ;
; 1.363 ; pos[7]    ; pos[7]   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.629      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.824 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.090      ;
; 0.828 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.094      ;
; 0.856 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.122      ;
; 0.856 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.122      ;
; 0.858 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.124      ;
; 0.960 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.226      ;
; 0.963 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.229      ;
; 1.000 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.266      ;
; 1.001 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.267      ;
; 1.001 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.267      ;
; 1.014 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.280      ;
; 1.029 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.295      ;
; 1.031 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.297      ;
; 1.049 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.315      ;
; 1.054 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.321      ;
; 1.088 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.354      ;
; 1.129 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.394      ;
; 1.132 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.399      ;
; 1.181 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.447      ;
; 1.207 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.473      ;
; 1.225 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.491      ;
; 1.228 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.494      ;
; 1.244 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.510      ;
; 1.315 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.581      ;
; 1.336 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.602      ;
; 1.356 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.622      ;
; 1.377 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.642      ;
; 1.383 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.649      ;
; 1.384 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.650      ;
; 1.384 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.650      ;
; 1.415 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.681      ;
; 1.418 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.684      ;
; 1.435 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.701      ;
; 1.436 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.697      ;
; 1.436 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.697      ;
; 1.444 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.710      ;
; 1.454 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.720      ;
; 1.467 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.728      ;
; 1.467 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.728      ;
; 1.472 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.739      ;
; 1.477 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.743      ;
; 1.486 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.752      ;
; 1.488 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.754      ;
; 1.489 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.755      ;
; 1.490 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.758      ;
; 1.511 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.780      ;
; 1.515 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.781      ;
; 1.522 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.788      ;
; 1.523 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.789      ;
; 1.526 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.792      ;
; 1.540 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.808      ;
; 1.543 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.811      ;
; 1.543 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.809      ;
; 1.549 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.815      ;
; 1.554 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.820      ;
; 1.555 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.821      ;
; 1.557 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.823      ;
; 1.559 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.825      ;
; 1.561 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.827      ;
; 1.586 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.852      ;
; 1.597 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.863      ;
; 1.604 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.865      ;
; 1.604 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.865      ;
; 1.611 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.877      ;
; 1.613 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.879      ;
; 1.614 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.880      ;
; 1.627 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.896      ;
; 1.656 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 1.925      ;
; 1.657 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.923      ;
; 1.678 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.943      ;
; 1.681 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.942      ;
; 1.682 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.948      ;
; 1.684 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.950      ;
; 1.703 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.969      ;
; 1.709 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.976      ;
; 1.715 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.976      ;
; 1.715 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.976      ;
; 1.718 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 1.982      ;
; 1.728 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.994      ;
; 1.735 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.996      ;
; 1.735 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 1.996      ;
; 1.748 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.014      ;
; 1.749 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.014      ;
; 1.753 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.019      ;
; 1.756 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.022      ;
; 1.761 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.029      ;
; 1.774 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.040      ;
; 1.782 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 2.051      ;
; 1.789 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 2.053      ;
; 1.807 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 2.071      ;
; 1.815 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 2.084      ;
; 1.817 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 2.078      ;
; 1.820 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.085      ;
; 1.824 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.090      ;
; 1.826 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.092      ;
; 1.827 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.093      ;
; 1.841 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 2.102      ;
; 1.860 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 2.124      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[53] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'select'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+--------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][4] ;
+--------+--------------+----------------+------------------+--------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[25] ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 3.747 ; 3.747 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 8.763 ; 8.763 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.913 ; -2.913 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -3.514 ; -3.514 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120  ;        ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 9.353  ; 9.353  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.550  ; 7.550  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.175  ; 8.175  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.353  ; 9.353  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.828  ; 7.828  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.666  ; 8.666  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.212  ; 8.212  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.502  ; 8.502  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.030  ; 9.030  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.143  ; 9.143  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.106  ; 8.106  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 10.029 ; 10.029 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.257  ; 8.257  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.068  ; 8.068  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.462  ; 8.462  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.758  ; 8.758  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.587  ; 7.587  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.061  ; 8.061  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.954  ; 9.954  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.398  ; 9.398  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 10.029 ; 10.029 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.751  ; 7.751  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 10.243 ; 10.243 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 9.722  ; 9.722  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.506  ; 8.506  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.992  ; 8.992  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.948  ; 8.948  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.375  ; 9.375  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.439  ; 8.439  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.945  ; 8.945  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.474  ; 8.474  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.722  ; 9.722  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.654  ; 8.654  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.037  ; 8.037  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 9.199  ; 9.199  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;        ; 4.120  ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120  ;        ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.550  ; 7.550  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.550  ; 7.550  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.175  ; 8.175  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.353  ; 9.353  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.828  ; 7.828  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.666  ; 8.666  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.212  ; 8.212  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.502  ; 8.502  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.030  ; 9.030  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.143  ; 9.143  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.106  ; 8.106  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.587  ; 7.587  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.257  ; 8.257  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.068  ; 8.068  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.462  ; 8.462  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.758  ; 8.758  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.587  ; 7.587  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.061  ; 8.061  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.954  ; 9.954  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.398  ; 9.398  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 10.029 ; 10.029 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.751  ; 7.751  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 10.243 ; 10.243 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.037  ; 8.037  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.506  ; 8.506  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.992  ; 8.992  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.948  ; 8.948  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.375  ; 9.375  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.439  ; 8.439  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.945  ; 8.945  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.474  ; 8.474  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.722  ; 9.722  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.654  ; 8.654  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.037  ; 8.037  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 9.199  ; 9.199  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;        ; 4.120  ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; select                                   ; -54.929 ; -8271.726     ;
; clock_25M_divider:inst_clock_25M|clk_out ; -4.948  ; -166.938      ;
; clock_50M                                ; -2.917  ; -84.113       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.790  ; -93.816       ;
+------------------------------------------+---------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.598 ; -3.172        ;
; select                                   ; 0.215  ; 0.000         ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.246  ; 0.000         ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.367  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -67.380       ;
; select                                   ; -1.222 ; -169.222      ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -0.500 ; -64.000       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'select'                                                                                                                       ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -54.929 ; seed[31]  ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 55.311     ;
; -54.888 ; seed[31]  ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.169     ; 55.251     ;
; -54.847 ; seed[1]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.143     ; 55.236     ;
; -54.806 ; seed[1]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 55.176     ;
; -54.684 ; seed[31]  ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.161     ; 55.055     ;
; -54.674 ; seed[31]  ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 55.044     ;
; -54.674 ; seed[31]  ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 55.044     ;
; -54.674 ; seed[31]  ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 55.044     ;
; -54.657 ; seed[31]  ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.167     ; 55.022     ;
; -54.602 ; seed[1]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.154     ; 54.980     ;
; -54.592 ; seed[1]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.969     ;
; -54.592 ; seed[1]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.969     ;
; -54.592 ; seed[1]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.969     ;
; -54.575 ; seed[1]   ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.160     ; 54.947     ;
; -54.565 ; seed[31]  ; isFlipped[16]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.940     ;
; -54.553 ; seed[31]  ; isFlipped[0]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.163     ; 54.922     ;
; -54.547 ; seed[0]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.144     ; 54.935     ;
; -54.545 ; seed[31]  ; isFlipped[19]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.920     ;
; -54.544 ; seed[31]  ; isFlipped[7]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.919     ;
; -54.540 ; seed[31]  ; isFlipped[15]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.915     ;
; -54.540 ; seed[31]  ; isFlipped[18]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.915     ;
; -54.506 ; seed[0]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.163     ; 54.875     ;
; -54.494 ; seed[31]  ; isFlipped[8]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.159     ; 54.867     ;
; -54.493 ; seed[31]  ; isFlipped[5]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.868     ;
; -54.493 ; seed[31]  ; isFlipped[17]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.868     ;
; -54.490 ; seed[31]  ; isFlipped[13]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.865     ;
; -54.490 ; seed[31]  ; isFlipped[9]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.865     ;
; -54.483 ; seed[1]   ; isFlipped[16]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.865     ;
; -54.471 ; seed[1]   ; isFlipped[0]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.847     ;
; -54.470 ; seed[31]  ; isFlipped[4]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.847     ;
; -54.463 ; seed[1]   ; isFlipped[19]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.845     ;
; -54.462 ; seed[31]  ; isFlipped[12]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.838     ;
; -54.462 ; seed[1]   ; isFlipped[7]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.844     ;
; -54.458 ; seed[1]   ; isFlipped[15]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.840     ;
; -54.458 ; seed[1]   ; isFlipped[18]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.840     ;
; -54.456 ; seed[31]  ; isFlipped[6]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.833     ;
; -54.454 ; seed[31]  ; isFlipped[14]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.831     ;
; -54.412 ; seed[1]   ; isFlipped[8]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.152     ; 54.792     ;
; -54.411 ; seed[1]   ; isFlipped[5]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.793     ;
; -54.411 ; seed[1]   ; isFlipped[17]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.793     ;
; -54.408 ; seed[1]   ; isFlipped[13]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.790     ;
; -54.408 ; seed[1]   ; isFlipped[9]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.150     ; 54.790     ;
; -54.395 ; seed[31]  ; isFlipped[3]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.772     ;
; -54.395 ; seed[31]  ; isFlipped[2]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.772     ;
; -54.392 ; seed[31]  ; isFlipped[1]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.769     ;
; -54.388 ; seed[31]  ; cardsFlipped[0][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.166     ; 54.754     ;
; -54.388 ; seed[31]  ; cardsFlipped[0][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.166     ; 54.754     ;
; -54.388 ; seed[1]   ; isFlipped[4]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.148     ; 54.772     ;
; -54.385 ; seed[5]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.143     ; 54.774     ;
; -54.380 ; seed[1]   ; isFlipped[12]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.149     ; 54.763     ;
; -54.374 ; seed[1]   ; isFlipped[6]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.148     ; 54.758     ;
; -54.372 ; seed[1]   ; isFlipped[14]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.148     ; 54.756     ;
; -54.368 ; seed[2]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.143     ; 54.757     ;
; -54.345 ; seed[6]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.143     ; 54.734     ;
; -54.344 ; seed[5]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 54.714     ;
; -54.337 ; seed[3]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.143     ; 54.726     ;
; -54.327 ; seed[2]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 54.697     ;
; -54.313 ; seed[1]   ; isFlipped[3]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.148     ; 54.697     ;
; -54.313 ; seed[1]   ; isFlipped[2]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.148     ; 54.697     ;
; -54.310 ; seed[1]   ; isFlipped[1]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.148     ; 54.694     ;
; -54.306 ; seed[1]   ; cardsFlipped[0][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.159     ; 54.679     ;
; -54.306 ; seed[1]   ; cardsFlipped[0][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.159     ; 54.679     ;
; -54.304 ; seed[6]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 54.674     ;
; -54.302 ; seed[0]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.679     ;
; -54.296 ; seed[31]  ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.161     ; 54.667     ;
; -54.296 ; seed[3]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 54.666     ;
; -54.292 ; seed[0]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.668     ;
; -54.292 ; seed[0]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.668     ;
; -54.292 ; seed[0]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.668     ;
; -54.289 ; seed[4]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.143     ; 54.678     ;
; -54.275 ; seed[0]   ; cardsFlipped[1][0]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.161     ; 54.646     ;
; -54.262 ; seed[31]  ; numberOfCardsFlipped[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.639     ;
; -54.248 ; seed[4]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 54.618     ;
; -54.230 ; seed[31]  ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.161     ; 54.601     ;
; -54.214 ; seed[1]   ; cardsFlipped[1][4]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.154     ; 54.592     ;
; -54.202 ; seed[31]  ; numberOfCardsFlipped[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.578     ;
; -54.202 ; seed[31]  ; numberOfCardsFlipped[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.578     ;
; -54.201 ; seed[31]  ; numberOfCardsFlipped[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.577     ;
; -54.200 ; seed[31]  ; numberOfCardsFlipped[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.576     ;
; -54.198 ; seed[31]  ; numberOfCardsFlipped[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.574     ;
; -54.197 ; seed[31]  ; numberOfCardsFlipped[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.573     ;
; -54.197 ; seed[7]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.143     ; 54.586     ;
; -54.196 ; seed[31]  ; numberOfCardsFlipped[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.572     ;
; -54.193 ; seed[31]  ; numberOfCardsFlipped[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.156     ; 54.569     ;
; -54.183 ; seed[0]   ; isFlipped[16]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.151     ; 54.564     ;
; -54.180 ; seed[1]   ; numberOfCardsFlipped[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.148     ; 54.564     ;
; -54.171 ; seed[0]   ; isFlipped[0]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.157     ; 54.546     ;
; -54.167 ; seed[9]   ; isFlipped[11]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.143     ; 54.556     ;
; -54.163 ; seed[0]   ; isFlipped[19]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.151     ; 54.544     ;
; -54.162 ; seed[0]   ; isFlipped[7]             ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.151     ; 54.543     ;
; -54.158 ; seed[0]   ; isFlipped[15]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.151     ; 54.539     ;
; -54.158 ; seed[0]   ; isFlipped[18]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.151     ; 54.539     ;
; -54.156 ; seed[7]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 54.526     ;
; -54.148 ; seed[1]   ; cardsFlipped[1][1]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.154     ; 54.526     ;
; -54.140 ; seed[5]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.154     ; 54.518     ;
; -54.130 ; seed[5]   ; cardsFlipped[0][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.507     ;
; -54.130 ; seed[5]   ; cardsFlipped[1][2]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.507     ;
; -54.130 ; seed[5]   ; cardsFlipped[0][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.155     ; 54.507     ;
; -54.126 ; seed[9]   ; isFlipped[10]            ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.162     ; 54.496     ;
; -54.123 ; seed[2]   ; cardsFlipped[1][3]       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select      ; 0.500        ; -0.154     ; 54.501     ;
+---------+-----------+--------------------------+------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                      ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -4.948 ; pos[1]    ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.380     ; 5.600      ;
; -4.931 ; pos[13]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.386     ; 5.577      ;
; -4.926 ; pos[13]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.386     ; 5.572      ;
; -4.922 ; pos[13]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.557      ;
; -4.922 ; pos[13]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.557      ;
; -4.920 ; pos[13]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.555      ;
; -4.920 ; pos[13]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.555      ;
; -4.919 ; pos[13]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.554      ;
; -4.891 ; pos[1]    ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.531      ;
; -4.889 ; pos[1]    ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.529      ;
; -4.873 ; pos[13]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.513      ;
; -4.873 ; pos[13]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.513      ;
; -4.872 ; pos[13]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.512      ;
; -4.862 ; pos[6]    ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.398     ; 5.496      ;
; -4.860 ; pos[0]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.483      ;
; -4.860 ; pos[0]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.483      ;
; -4.859 ; pos[14]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.386     ; 5.505      ;
; -4.858 ; pos[0]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.481      ;
; -4.858 ; pos[0]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.481      ;
; -4.857 ; pos[6]    ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.398     ; 5.491      ;
; -4.857 ; pos[0]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.480      ;
; -4.857 ; pos[1]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 5.499      ;
; -4.857 ; pos[1]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 5.499      ;
; -4.855 ; pos[1]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 5.497      ;
; -4.855 ; pos[1]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 5.497      ;
; -4.854 ; pos[14]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.386     ; 5.500      ;
; -4.854 ; pos[1]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.390     ; 5.496      ;
; -4.853 ; pos[6]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.476      ;
; -4.853 ; pos[6]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.476      ;
; -4.852 ; pos[1]    ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.379     ; 5.505      ;
; -4.851 ; pos[6]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.474      ;
; -4.851 ; pos[6]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.474      ;
; -4.850 ; pos[14]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.485      ;
; -4.850 ; pos[14]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.485      ;
; -4.850 ; pos[6]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.473      ;
; -4.848 ; pos[14]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.483      ;
; -4.848 ; pos[14]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.483      ;
; -4.847 ; pos[1]    ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.379     ; 5.500      ;
; -4.847 ; pos[14]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.482      ;
; -4.845 ; pos[4]    ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.480      ;
; -4.843 ; pos[13]   ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.402     ; 5.473      ;
; -4.840 ; pos[4]    ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.475      ;
; -4.817 ; pos[13]   ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.399     ; 5.450      ;
; -4.815 ; pos[16]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.386     ; 5.461      ;
; -4.815 ; pos[13]   ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.399     ; 5.448      ;
; -4.810 ; pos[16]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.386     ; 5.456      ;
; -4.806 ; pos[16]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.441      ;
; -4.806 ; pos[16]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.441      ;
; -4.805 ; pos[13]   ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 5.446      ;
; -4.805 ; pos[13]   ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 5.446      ;
; -4.805 ; pos[13]   ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 5.446      ;
; -4.804 ; pos[13]   ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 5.445      ;
; -4.804 ; pos[16]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.439      ;
; -4.804 ; pos[16]   ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.439      ;
; -4.804 ; pos[6]    ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.404     ; 5.432      ;
; -4.804 ; pos[6]    ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.404     ; 5.432      ;
; -4.803 ; pos[13]   ; vga_b[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.391     ; 5.444      ;
; -4.803 ; pos[16]   ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.397     ; 5.438      ;
; -4.803 ; pos[1]    ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.385     ; 5.450      ;
; -4.803 ; pos[1]    ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.385     ; 5.450      ;
; -4.803 ; pos[6]    ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.404     ; 5.431      ;
; -4.802 ; pos[1]    ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.385     ; 5.449      ;
; -4.801 ; pos[14]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.441      ;
; -4.801 ; pos[14]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.441      ;
; -4.800 ; pos[14]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.440      ;
; -4.792 ; pos[13]   ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.387     ; 5.437      ;
; -4.791 ; pos[8]    ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.398     ; 5.425      ;
; -4.789 ; pos[13]   ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.387     ; 5.434      ;
; -4.787 ; pos[4]    ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 5.416      ;
; -4.787 ; pos[4]    ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 5.416      ;
; -4.786 ; pos[4]    ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.403     ; 5.415      ;
; -4.786 ; pos[8]    ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.398     ; 5.420      ;
; -4.783 ; pos[13]   ; vga_g[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.387     ; 5.428      ;
; -4.782 ; pos[8]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.405      ;
; -4.782 ; pos[8]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.405      ;
; -4.780 ; pos[8]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.403      ;
; -4.780 ; pos[8]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.403      ;
; -4.779 ; pos[8]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.409     ; 5.402      ;
; -4.778 ; pos[4]    ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.408     ; 5.402      ;
; -4.778 ; pos[4]    ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.408     ; 5.402      ;
; -4.776 ; pos[4]    ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.408     ; 5.400      ;
; -4.776 ; pos[4]    ; vga_r[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.408     ; 5.400      ;
; -4.775 ; pos[4]    ; vga_r[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.408     ; 5.399      ;
; -4.774 ; pos[6]    ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.414     ; 5.392      ;
; -4.771 ; pos[14]   ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.402     ; 5.401      ;
; -4.764 ; pos[23]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.370     ; 5.426      ;
; -4.762 ; pos[19]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.393     ; 5.401      ;
; -4.761 ; pos[25]   ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.379     ; 5.414      ;
; -4.759 ; pos[23]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.370     ; 5.421      ;
; -4.757 ; pos[19]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.393     ; 5.396      ;
; -4.757 ; pos[16]   ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.397      ;
; -4.757 ; pos[16]   ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.397      ;
; -4.756 ; pos[25]   ; vga_g[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.379     ; 5.409      ;
; -4.756 ; pos[16]   ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.392     ; 5.396      ;
; -4.755 ; pos[23]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.381     ; 5.406      ;
; -4.755 ; pos[23]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.381     ; 5.406      ;
; -4.755 ; pos[0]    ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.411     ; 5.376      ;
; -4.753 ; pos[19]   ; vga_r[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.404     ; 5.381      ;
; -4.753 ; pos[19]   ; vga_r[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.404     ; 5.381      ;
; -4.753 ; pos[23]   ; vga_r[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.381     ; 5.404      ;
+--------+-----------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.917 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.949      ;
; -2.917 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.949      ;
; -2.916 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.948      ;
; -2.916 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.948      ;
; -2.915 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.947      ;
; -2.910 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.942      ;
; -2.909 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.941      ;
; -2.909 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.941      ;
; -2.909 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.934      ;
; -2.909 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.934      ;
; -2.908 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.940      ;
; -2.908 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.933      ;
; -2.908 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.933      ;
; -2.907 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.932      ;
; -2.902 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.927      ;
; -2.901 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.926      ;
; -2.901 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.926      ;
; -2.900 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.925      ;
; -2.872 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.897      ;
; -2.872 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.897      ;
; -2.871 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.896      ;
; -2.871 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.896      ;
; -2.870 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.895      ;
; -2.865 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.890      ;
; -2.864 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.889      ;
; -2.864 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.889      ;
; -2.863 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.888      ;
; -2.842 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.867      ;
; -2.842 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.867      ;
; -2.841 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.866      ;
; -2.841 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.866      ;
; -2.840 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.865      ;
; -2.835 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.860      ;
; -2.834 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.859      ;
; -2.834 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.859      ;
; -2.833 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.858      ;
; -2.818 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.843      ;
; -2.818 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.843      ;
; -2.817 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.842      ;
; -2.817 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.842      ;
; -2.816 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.841      ;
; -2.811 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.836      ;
; -2.810 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.835      ;
; -2.810 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.835      ;
; -2.809 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.834      ;
; -2.792 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.824      ;
; -2.792 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.824      ;
; -2.791 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.823      ;
; -2.791 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.823      ;
; -2.790 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.822      ;
; -2.785 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.817      ;
; -2.784 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.816      ;
; -2.784 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.816      ;
; -2.783 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.815      ;
; -2.773 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.798      ;
; -2.773 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.798      ;
; -2.772 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.797      ;
; -2.772 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.797      ;
; -2.771 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.796      ;
; -2.766 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.791      ;
; -2.765 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.790      ;
; -2.765 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.790      ;
; -2.764 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.789      ;
; -2.753 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.785      ;
; -2.753 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.785      ;
; -2.752 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.784      ;
; -2.752 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.784      ;
; -2.751 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.783      ;
; -2.748 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.773      ;
; -2.748 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.773      ;
; -2.747 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.772      ;
; -2.747 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.772      ;
; -2.746 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.778      ;
; -2.746 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.771      ;
; -2.745 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.777      ;
; -2.745 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.777      ;
; -2.744 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.776      ;
; -2.741 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.766      ;
; -2.740 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.765      ;
; -2.740 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.765      ;
; -2.739 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.764      ;
; -2.691 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.723      ;
; -2.691 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.723      ;
; -2.690 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.722      ;
; -2.690 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.722      ;
; -2.689 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.721      ;
; -2.684 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.716      ;
; -2.683 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.715      ;
; -2.683 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.715      ;
; -2.682 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.714      ;
; -2.664 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.689      ;
; -2.664 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.689      ;
; -2.663 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.688      ;
; -2.663 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.688      ;
; -2.662 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.687      ;
; -2.657 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.682      ;
; -2.656 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.681      ;
; -2.656 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.681      ;
; -2.655 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; -0.007     ; 3.680      ;
; -2.593 ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.625      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -2.790 ; pos[0]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.817      ;
; -2.790 ; pos[0]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.817      ;
; -2.790 ; pos[0]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.817      ;
; -2.790 ; pos[1]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.836      ;
; -2.790 ; pos[1]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.836      ;
; -2.790 ; pos[1]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.836      ;
; -2.788 ; pos[0]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.020     ; 3.800      ;
; -2.787 ; pos[1]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 3.818      ;
; -2.785 ; pos[0]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.812      ;
; -2.785 ; pos[1]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.831      ;
; -2.782 ; pos[1]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.814      ;
; -2.761 ; pos[0]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.774      ;
; -2.761 ; pos[0]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.774      ;
; -2.761 ; pos[0]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.774      ;
; -2.761 ; pos[0]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.774      ;
; -2.761 ; pos[1]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.793      ;
; -2.761 ; pos[1]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.793      ;
; -2.761 ; pos[1]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.793      ;
; -2.761 ; pos[1]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.793      ;
; -2.755 ; pos[0]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.768      ;
; -2.752 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.784      ;
; -2.752 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.784      ;
; -2.752 ; pos[1]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.019      ; 3.803      ;
; -2.752 ; pos[1]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.019      ; 3.803      ;
; -2.750 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.782      ;
; -2.750 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.019      ; 3.801      ;
; -2.748 ; pos[1]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.780      ;
; -2.743 ; pos[0]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 3.763      ;
; -2.743 ; pos[1]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.782      ;
; -2.741 ; pos[0]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 3.761      ;
; -2.741 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.780      ;
; -2.739 ; pos[0]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.028     ; 3.743      ;
; -2.739 ; pos[1]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.009     ; 3.762      ;
; -2.728 ; pos[2]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.756      ;
; -2.728 ; pos[2]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.756      ;
; -2.728 ; pos[2]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.756      ;
; -2.728 ; pos[0]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.741      ;
; -2.726 ; pos[2]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.739      ;
; -2.723 ; pos[2]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.751      ;
; -2.699 ; pos[2]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.713      ;
; -2.699 ; pos[2]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.713      ;
; -2.699 ; pos[2]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.713      ;
; -2.699 ; pos[2]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.713      ;
; -2.693 ; pos[2]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.707      ;
; -2.690 ; pos[2]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.001      ; 3.723      ;
; -2.690 ; pos[2]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.001      ; 3.723      ;
; -2.688 ; pos[0]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 3.719      ;
; -2.688 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 3.719      ;
; -2.688 ; pos[2]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.001      ; 3.721      ;
; -2.688 ; pos[1]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 3.738      ;
; -2.688 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 3.738      ;
; -2.685 ; pos[0]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 3.716      ;
; -2.685 ; pos[1]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 3.735      ;
; -2.684 ; pos[0]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.001     ; 3.715      ;
; -2.684 ; pos[1]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 3.734      ;
; -2.682 ; pos[3]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.710      ;
; -2.682 ; pos[3]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.710      ;
; -2.682 ; pos[3]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.710      ;
; -2.681 ; pos[2]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.702      ;
; -2.680 ; pos[3]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.693      ;
; -2.679 ; pos[2]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.700      ;
; -2.677 ; pos[3]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.705      ;
; -2.677 ; pos[2]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.027     ; 3.682      ;
; -2.672 ; pos[0]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.028     ; 3.676      ;
; -2.672 ; pos[1]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.009     ; 3.695      ;
; -2.671 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 3.691      ;
; -2.671 ; pos[0]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 3.691      ;
; -2.671 ; pos[0]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 3.691      ;
; -2.671 ; pos[0]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.028     ; 3.675      ;
; -2.671 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.710      ;
; -2.671 ; pos[1]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.710      ;
; -2.671 ; pos[1]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.710      ;
; -2.671 ; pos[1]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.009     ; 3.694      ;
; -2.666 ; pos[0]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.028     ; 3.670      ;
; -2.666 ; pos[0]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.028     ; 3.670      ;
; -2.666 ; pos[2]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.680      ;
; -2.666 ; pos[1]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.009     ; 3.689      ;
; -2.666 ; pos[1]    ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.009     ; 3.689      ;
; -2.665 ; pos[0]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 3.685      ;
; -2.665 ; pos[1]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.704      ;
; -2.654 ; pos[4]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.682      ;
; -2.654 ; pos[4]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.682      ;
; -2.654 ; pos[4]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.682      ;
; -2.653 ; pos[3]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.667      ;
; -2.653 ; pos[3]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.667      ;
; -2.653 ; pos[3]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.667      ;
; -2.653 ; pos[3]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.667      ;
; -2.651 ; pos[4]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.019     ; 3.664      ;
; -2.649 ; pos[4]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.004     ; 3.677      ;
; -2.647 ; pos[3]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.661      ;
; -2.646 ; pos[4]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.018     ; 3.660      ;
; -2.644 ; pos[3]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.001      ; 3.677      ;
; -2.644 ; pos[3]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.001      ; 3.677      ;
; -2.642 ; pos[0]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 3.662      ;
; -2.642 ; pos[3]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.001      ; 3.675      ;
; -2.642 ; pos[1]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.007      ; 3.681      ;
; -2.635 ; pos[3]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.656      ;
; -2.633 ; pos[3]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.654      ;
; -2.631 ; pos[3]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.027     ; 3.636      ;
; -2.626 ; pos[2]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.658      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.598 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.672      ; 0.367      ;
; -1.574 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; 0.000        ; 1.648      ; 0.367      ;
; -1.098 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.672      ; 0.367      ;
; -1.074 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; -0.500       ; 1.648      ; 0.367      ;
; 0.241  ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.393      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.365  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.507  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'select'                                                                                         ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cardOrder[4][0]  ; cardOrder[4][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[0][0]  ; cardOrder[0][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[8][0]  ; cardOrder[8][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][0] ; cardOrder[12][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[1][0]  ; cardOrder[1][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][0]  ; cardOrder[5][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[13][0] ; cardOrder[13][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[3][0]  ; cardOrder[3][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[11][0] ; cardOrder[11][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][0]  ; cardOrder[7][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[15][0] ; cardOrder[15][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[2][0]  ; cardOrder[2][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][0]  ; cardOrder[6][0]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][0] ; cardOrder[10][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[14][0] ; cardOrder[14][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[17][0] ; cardOrder[17][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[19][0] ; cardOrder[19][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[18][0] ; cardOrder[18][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[16][0] ; cardOrder[16][0] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[4][1]  ; cardOrder[4][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][1] ; cardOrder[12][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][1]  ; cardOrder[6][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][1] ; cardOrder[10][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][1]  ; cardOrder[5][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][1]  ; cardOrder[7][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[18][1] ; cardOrder[18][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[8][2]  ; cardOrder[8][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][2] ; cardOrder[12][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[9][2]  ; cardOrder[9][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[13][2] ; cardOrder[13][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][2]  ; cardOrder[5][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][2]  ; cardOrder[7][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][2]  ; cardOrder[6][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[11][2] ; cardOrder[11][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][2] ; cardOrder[10][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[15][2] ; cardOrder[15][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[19][2] ; cardOrder[19][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[17][2] ; cardOrder[17][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[16][2] ; cardOrder[16][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[18][2] ; cardOrder[18][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][3]  ; cardOrder[6][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][3]  ; cardOrder[7][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[15][3] ; cardOrder[15][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[14][3] ; cardOrder[14][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[8][3]  ; cardOrder[8][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[9][3]  ; cardOrder[9][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[4][3]  ; cardOrder[4][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][3]  ; cardOrder[5][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[12][3] ; cardOrder[12][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][3] ; cardOrder[10][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[18][3] ; cardOrder[18][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[16][3] ; cardOrder[16][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[19][3] ; cardOrder[19][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[18][4] ; cardOrder[18][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[17][4] ; cardOrder[17][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[16][4] ; cardOrder[16][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[5][4]  ; cardOrder[5][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[10][4] ; cardOrder[10][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[14][4] ; cardOrder[14][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[6][4]  ; cardOrder[6][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[7][4]  ; cardOrder[7][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[11][4] ; cardOrder[11][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cardOrder[15][4] ; cardOrder[15][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.367      ;
; 0.457 ; cardOrder[14][2] ; cardOrder[14][2] ; select       ; select      ; 0.000        ; 0.000      ; 0.609      ;
; 0.471 ; cardOrder[16][1] ; cardOrder[16][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.623      ;
; 0.475 ; cardOrder[19][1] ; cardOrder[19][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.627      ;
; 0.477 ; cardOrder[4][4]  ; cardOrder[4][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.629      ;
; 0.527 ; cardOrder[11][3] ; cardOrder[11][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.679      ;
; 0.533 ; cardOrder[0][4]  ; cardOrder[0][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.685      ;
; 0.540 ; isFlipped[14]    ; isFlipped[14]    ; select       ; select      ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; cardOrder[4][2]  ; cardOrder[4][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.692      ;
; 0.549 ; cardOrder[19][4] ; cardOrder[19][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; cardOrder[1][1]  ; cardOrder[1][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; cardOrder[15][1] ; cardOrder[15][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; cardOrder[17][1] ; cardOrder[17][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; cardOrder[0][3]  ; cardOrder[0][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; cardOrder[12][4] ; cardOrder[12][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.707      ;
; 0.566 ; cardOrder[11][1] ; cardOrder[11][1] ; select       ; select      ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; cardOrder[2][2]  ; cardOrder[2][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.719      ;
; 0.572 ; cardOrder[0][1]  ; cardOrder[0][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.724      ;
; 0.593 ; isOut[7]         ; isOut[7]         ; select       ; select      ; 0.000        ; 0.000      ; 0.745      ;
; 0.601 ; isOut[17]        ; isOut[17]        ; select       ; select      ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; cardOrder[2][1]  ; cardOrder[2][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; isOut[12]        ; isOut[12]        ; select       ; select      ; 0.000        ; 0.000      ; 0.757      ;
; 0.617 ; cardOrder[1][3]  ; cardOrder[1][3]  ; select       ; select      ; 0.000        ; 0.000      ; 0.769      ;
; 0.624 ; cardOrder[8][1]  ; cardOrder[8][1]  ; select       ; select      ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; cardOrder[1][2]  ; cardOrder[1][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.777      ;
; 0.627 ; isOut[6]         ; isOut[6]         ; select       ; select      ; 0.000        ; 0.000      ; 0.779      ;
; 0.631 ; cardOrder[8][4]  ; cardOrder[8][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.783      ;
; 0.637 ; cardOrder[0][2]  ; cardOrder[0][2]  ; select       ; select      ; 0.000        ; 0.000      ; 0.789      ;
; 0.637 ; flag             ; cardOrder[5][4]  ; select       ; select      ; 0.000        ; 0.010      ; 0.799      ;
; 0.638 ; flag             ; cardOrder[7][4]  ; select       ; select      ; 0.000        ; 0.010      ; 0.800      ;
; 0.639 ; cardOrder[17][3] ; cardOrder[17][3] ; select       ; select      ; 0.000        ; 0.000      ; 0.791      ;
; 0.639 ; flag             ; cardOrder[11][4] ; select       ; select      ; 0.000        ; 0.010      ; 0.801      ;
; 0.641 ; cardOrder[3][4]  ; cardOrder[3][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.793      ;
; 0.645 ; isFlipped[12]    ; isFlipped[12]    ; select       ; select      ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; cardOrder[13][4] ; cardOrder[13][4] ; select       ; select      ; 0.000        ; 0.000      ; 0.800      ;
; 0.653 ; cardOrder[2][4]  ; cardOrder[2][4]  ; select       ; select      ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; flag             ; cardOrder[0][4]  ; select       ; select      ; 0.000        ; 0.009      ; 0.815      ;
; 0.660 ; isOut[18]        ; isOut[18]        ; select       ; select      ; 0.000        ; 0.000      ; 0.812      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                 ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.246 ; seed[31]  ; seed[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.398      ;
; 0.358 ; seed[16]  ; seed[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; seed[9]   ; seed[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; seed[11]  ; seed[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; seed[17]  ; seed[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; seed[2]   ; seed[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; seed[18]  ; seed[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; seed[25]  ; seed[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; seed[27]  ; seed[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; seed[4]   ; seed[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[7]   ; seed[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[13]  ; seed[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[14]  ; seed[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[15]  ; seed[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[20]  ; seed[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[23]  ; seed[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[29]  ; seed[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; seed[30]  ; seed[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; seed[24]  ; seed[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; seed[3]   ; seed[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; seed[8]   ; seed[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; seed[10]  ; seed[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; seed[19]  ; seed[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; seed[26]  ; seed[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; seed[5]   ; seed[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; seed[6]   ; seed[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; seed[12]  ; seed[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; seed[21]  ; seed[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; seed[22]  ; seed[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; seed[28]  ; seed[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.442 ; seed[0]   ; seed[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 0.593      ;
; 0.451 ; seed[1]   ; seed[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.603      ;
; 0.496 ; seed[16]  ; seed[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; seed[9]   ; seed[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; seed[11]  ; seed[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; seed[17]  ; seed[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; seed[2]   ; seed[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; seed[18]  ; seed[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; seed[25]  ; seed[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; seed[27]  ; seed[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; seed[30]  ; seed[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[13]  ; seed[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[14]  ; seed[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[29]  ; seed[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[4]   ; seed[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; seed[20]  ; seed[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; seed[24]  ; seed[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.663      ;
; 0.514 ; seed[8]   ; seed[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; seed[10]  ; seed[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; seed[26]  ; seed[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; seed[3]   ; seed[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; seed[19]  ; seed[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; seed[6]   ; seed[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; seed[12]  ; seed[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; seed[22]  ; seed[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; seed[28]  ; seed[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; seed[5]   ; seed[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; seed[21]  ; seed[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.531 ; seed[16]  ; seed[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; seed[9]   ; seed[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; seed[11]  ; seed[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; seed[17]  ; seed[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; seed[25]  ; seed[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; seed[2]   ; seed[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; seed[18]  ; seed[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; seed[27]  ; seed[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; seed[29]  ; seed[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; seed[13]  ; seed[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; seed[4]   ; seed[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; seed[20]  ; seed[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.542 ; seed[15]  ; seed[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 0.701      ;
; 0.546 ; seed[24]  ; seed[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; seed[8]   ; seed[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; seed[10]  ; seed[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; seed[26]  ; seed[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; seed[3]   ; seed[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; seed[19]  ; seed[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; seed[12]  ; seed[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; seed[28]  ; seed[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; seed[5]   ; seed[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; seed[21]  ; seed[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.702      ;
; 0.557 ; seed[23]  ; seed[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; seed[7]   ; seed[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; pos[6]    ; pos[6]   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.710      ;
; 0.566 ; seed[16]  ; seed[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; seed[9]   ; seed[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; seed[11]  ; seed[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; seed[17]  ; seed[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; seed[25]  ; seed[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; seed[2]   ; seed[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; seed[18]  ; seed[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; seed[27]  ; seed[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; seed[4]   ; seed[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; seed[20]  ; seed[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.724      ;
; 0.577 ; seed[0]   ; seed[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 0.728      ;
; 0.577 ; seed[15]  ; seed[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 0.736      ;
; 0.581 ; seed[24]  ; seed[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; seed[14]  ; seed[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.007      ; 0.741      ;
; 0.584 ; seed[8]   ; seed[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; seed[10]  ; seed[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.736      ;
+-------+-----------+----------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.367 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.521      ;
; 0.375 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.380 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.535      ;
; 0.424 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.576      ;
; 0.426 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.578      ;
; 0.448 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.602      ;
; 0.457 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.610      ;
; 0.461 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.613      ;
; 0.467 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.619      ;
; 0.471 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.623      ;
; 0.495 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.645      ;
; 0.500 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.653      ;
; 0.504 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.657      ;
; 0.507 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.659      ;
; 0.523 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.675      ;
; 0.536 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.688      ;
; 0.546 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.698      ;
; 0.553 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.705      ;
; 0.558 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.710      ;
; 0.583 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.734      ;
; 0.586 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.740      ;
; 0.596 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.749      ;
; 0.599 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.753      ;
; 0.607 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.759      ;
; 0.623 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.775      ;
; 0.632 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.788      ;
; 0.649 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.796      ;
; 0.650 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.797      ;
; 0.650 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.803      ;
; 0.654 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.809      ;
; 0.655 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.802      ;
; 0.655 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.802      ;
; 0.656 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.808      ;
; 0.667 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.823      ;
; 0.678 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.830      ;
; 0.680 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.835      ;
; 0.680 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.837      ;
; 0.684 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.836      ;
; 0.687 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.839      ;
; 0.688 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.840      ;
; 0.690 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 0.846      ;
; 0.690 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.842      ;
; 0.691 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.843      ;
; 0.698 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.851      ;
; 0.706 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.858      ;
; 0.715 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.867      ;
; 0.717 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.869      ;
; 0.718 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 0.874      ;
; 0.719 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.871      ;
; 0.737 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.884      ;
; 0.737 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.884      ;
; 0.741 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.893      ;
; 0.747 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.898      ;
; 0.751 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.904      ;
; 0.752 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.901      ;
; 0.752 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.904      ;
; 0.754 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.906      ;
; 0.759 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.906      ;
; 0.760 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.912      ;
; 0.769 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.921      ;
; 0.775 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 0.931      ;
; 0.776 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.928      ;
; 0.780 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.927      ;
; 0.780 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.927      ;
; 0.782 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.933      ;
; 0.785 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.932      ;
; 0.785 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.932      ;
; 0.785 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.937      ;
; 0.787 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.936      ;
; 0.789 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.941      ;
; 0.792 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.947      ;
; 0.795 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.947      ;
; 0.797 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.946      ;
; 0.817 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.968      ;
; 0.820 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.972      ;
; 0.822 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.971      ;
; 0.822 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.974      ;
; 0.823 ; vga:instancia_vga|sx[1] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.970      ;
; 0.824 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.005     ; 0.971      ;
; 0.825 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 0.981      ;
; 0.832 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.981      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[53] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'select'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+--------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; select ; Rise       ; select           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[17][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[17][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; select ; Fall       ; cardOrder[18][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; select ; Fall       ; cardOrder[18][4] ;
+--------+--------------+----------------+------------------+--------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; seed[25] ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 2.098 ; 2.098 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 4.402 ; 4.402 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -1.669 ; -1.669 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.017 ; -2.017 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.972 ; 4.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.219 ; 4.219 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.463 ; 4.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.972 ; 4.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.340 ; 4.340 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.734 ; 4.734 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.536 ; 4.536 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.666 ; 4.666 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.852 ; 4.852 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.922 ; 4.922 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.483 ; 4.483 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 5.390 ; 5.390 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.603 ; 4.603 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.475 ; 4.475 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.649 ; 4.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.743 ; 4.743 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.237 ; 4.237 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.420 ; 4.420 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.258 ; 5.258 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.164 ; 5.164 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.390 ; 5.390 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.306 ; 4.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 5.414 ; 5.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 5.308 ; 5.308 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.686 ; 4.686 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.823 ; 4.823 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.803 ; 4.803 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.019 ; 5.019 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.627 ; 4.627 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.932 ; 4.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.609 ; 4.609 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.308 ; 5.308 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.765 ; 4.765 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.426 ; 4.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.932 ; 4.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.219 ; 4.219 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.219 ; 4.219 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.463 ; 4.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.972 ; 4.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.340 ; 4.340 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.734 ; 4.734 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.536 ; 4.536 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.666 ; 4.666 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.852 ; 4.852 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.922 ; 4.922 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.483 ; 4.483 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.237 ; 4.237 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.603 ; 4.603 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.475 ; 4.475 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.649 ; 4.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.743 ; 4.743 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.237 ; 4.237 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.420 ; 4.420 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.258 ; 5.258 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.164 ; 5.164 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.390 ; 5.390 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.306 ; 4.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 5.414 ; 5.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.426 ; 4.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.686 ; 4.686 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.823 ; 4.823 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.803 ; 4.803 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.019 ; 5.019 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.627 ; 4.627 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.932 ; 4.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.609 ; 4.609 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.308 ; 5.308 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.765 ; 4.765 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.426 ; 4.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.932 ; 4.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+-------------------------------------------+------------+--------+----------+---------+---------------------+
; Clock                                     ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -125.374   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  clock_1Hz_divider:inst_clock_1Hz|clk_out ; -7.368     ; 0.246  ; N/A      ; N/A     ; -0.500              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -11.829    ; 0.367  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; -7.065     ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  select                                   ; -125.374   ; 0.215  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                           ; -19786.683 ; -5.088 ; 0.0      ; 0.0     ; -352.602            ;
;  clock_1Hz_divider:inst_clock_1Hz|clk_out ; -277.407   ; 0.000  ; N/A      ; N/A     ; -64.000             ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -418.912   ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                                ; -237.642   ; -5.088 ; N/A      ; N/A     ; -67.380             ;
;  select                                   ; -18852.722 ; 0.000  ; N/A      ; N/A     ; -169.222            ;
+-------------------------------------------+------------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 3.747 ; 3.747 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 8.763 ; 8.763 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -1.669 ; -1.669 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.017 ; -2.017 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120  ;        ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 9.353  ; 9.353  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.550  ; 7.550  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.175  ; 8.175  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.353  ; 9.353  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.828  ; 7.828  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.666  ; 8.666  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.212  ; 8.212  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.502  ; 8.502  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.030  ; 9.030  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.143  ; 9.143  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.106  ; 8.106  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 10.029 ; 10.029 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.257  ; 8.257  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.068  ; 8.068  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.462  ; 8.462  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.758  ; 8.758  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.587  ; 7.587  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.061  ; 8.061  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.954  ; 9.954  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.398  ; 9.398  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 10.029 ; 10.029 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.751  ; 7.751  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 10.243 ; 10.243 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 9.722  ; 9.722  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.506  ; 8.506  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.992  ; 8.992  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.948  ; 8.948  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.375  ; 9.375  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.439  ; 8.439  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.945  ; 8.945  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.474  ; 8.474  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 9.722  ; 9.722  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.654  ; 8.654  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.037  ; 8.037  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 9.199  ; 9.199  ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;        ; 4.120  ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.219 ; 4.219 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.219 ; 4.219 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.463 ; 4.463 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.972 ; 4.972 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.340 ; 4.340 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.734 ; 4.734 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.536 ; 4.536 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.666 ; 4.666 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.852 ; 4.852 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.922 ; 4.922 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.483 ; 4.483 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.237 ; 4.237 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.603 ; 4.603 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.475 ; 4.475 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.649 ; 4.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.743 ; 4.743 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.237 ; 4.237 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.420 ; 4.420 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.258 ; 5.258 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.164 ; 5.164 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.390 ; 5.390 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.306 ; 4.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 5.414 ; 5.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.426 ; 4.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.686 ; 4.686 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.823 ; 4.823 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.803 ; 4.803 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.019 ; 5.019 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.627 ; 4.627 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.932 ; 4.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.609 ; 4.609 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.308 ; 5.308 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.765 ; 4.765 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.426 ; 4.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.932 ; 4.932 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 63439    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 25888    ; 0        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 91012    ; 0        ; 0            ; 0            ;
; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0        ; 3679     ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_50M                                ; clock_50M                                ; 20800    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select                                   ; 0        ; 0        ; > 2147483647 ; 0            ;
; select                                   ; select                                   ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths     ; FF Paths     ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 63439    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 25888    ; 0        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 91012    ; 0        ; 0            ; 0            ;
; select                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 0        ; 3679     ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0            ; 0            ;
; clock_50M                                ; clock_50M                                ; 20800    ; 0        ; 0            ; 0            ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; select                                   ; 0        ; 0        ; > 2147483647 ; 0            ;
; select                                   ; select                                   ; 0        ; 0        ; 0            ; > 2147483647 ;
+------------------------------------------+------------------------------------------+----------+----------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Aug 31 21:06:56 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
    Info (332105): create_clock -period 1.000 -name clock_1Hz_divider:inst_clock_1Hz|clk_out clock_1Hz_divider:inst_clock_1Hz|clk_out
    Info (332105): create_clock -period 1.000 -name select select
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -125.374
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -125.374    -18852.722 select 
    Info (332119):   -11.829      -418.912 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -7.368      -277.407 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):    -7.065      -237.642 clock_50M 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -5.088 clock_50M 
    Info (332119):     0.391         0.000 select 
    Info (332119):     0.539         0.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):     0.824         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -1.222      -169.222 select 
    Info (332119):    -0.500       -64.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -54.929
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -54.929     -8271.726 select 
    Info (332119):    -4.948      -166.938 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -2.917       -84.113 clock_50M 
    Info (332119):    -2.790       -93.816 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332146): Worst-case hold slack is -1.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.598        -3.172 clock_50M 
    Info (332119):     0.215         0.000 select 
    Info (332119):     0.246         0.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):     0.367         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -1.222      -169.222 select 
    Info (332119):    -0.500       -64.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 534 megabytes
    Info: Processing ended: Thu Aug 31 21:07:02 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


