Classic Timing Analyzer report for Csc21100_4bit_add_sub
Fri Oct 06 11:25:49 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                       ;
+------------------------------+-------+---------------+-------------+------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+------------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 15.140 ns   ; cin  ; output2[6] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------+
; tpd                                                              ;
+-------+-------------------+-----------------+-------+------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To         ;
+-------+-------------------+-----------------+-------+------------+
; N/A   ; None              ; 15.140 ns       ; cin   ; output2[5] ;
; N/A   ; None              ; 15.140 ns       ; cin   ; output2[6] ;
; N/A   ; None              ; 15.000 ns       ; cin   ; output2[0] ;
; N/A   ; None              ; 14.980 ns       ; cin   ; output2[1] ;
; N/A   ; None              ; 14.551 ns       ; cin   ; Overflow   ;
; N/A   ; None              ; 14.540 ns       ; cin   ; output2[2] ;
; N/A   ; None              ; 14.520 ns       ; cin   ; output2[3] ;
; N/A   ; None              ; 14.520 ns       ; cin   ; output2[4] ;
; N/A   ; None              ; 13.757 ns       ; cin   ; output1[6] ;
; N/A   ; None              ; 13.722 ns       ; cin   ; output1[4] ;
; N/A   ; None              ; 13.719 ns       ; cin   ; output1[5] ;
; N/A   ; None              ; 13.499 ns       ; cin   ; output1[1] ;
; N/A   ; None              ; 13.494 ns       ; cin   ; output1[0] ;
; N/A   ; None              ; 13.271 ns       ; cin   ; output1[3] ;
; N/A   ; None              ; 13.263 ns       ; cin   ; output1[2] ;
; N/A   ; None              ; 11.245 ns       ; a3[0] ; output2[5] ;
; N/A   ; None              ; 11.245 ns       ; a3[0] ; output2[6] ;
; N/A   ; None              ; 11.105 ns       ; a3[0] ; output2[0] ;
; N/A   ; None              ; 11.085 ns       ; a3[0] ; output2[1] ;
; N/A   ; None              ; 10.656 ns       ; a3[0] ; Overflow   ;
; N/A   ; None              ; 10.645 ns       ; a3[0] ; output2[2] ;
; N/A   ; None              ; 10.625 ns       ; a3[0] ; output2[3] ;
; N/A   ; None              ; 10.625 ns       ; a3[0] ; output2[4] ;
; N/A   ; None              ; 10.362 ns       ; a3[1] ; output2[5] ;
; N/A   ; None              ; 10.362 ns       ; a3[1] ; output2[6] ;
; N/A   ; None              ; 10.222 ns       ; a3[1] ; output2[0] ;
; N/A   ; None              ; 10.202 ns       ; a3[1] ; output2[1] ;
; N/A   ; None              ; 9.862 ns        ; a3[0] ; output1[6] ;
; N/A   ; None              ; 9.827 ns        ; a3[0] ; output1[4] ;
; N/A   ; None              ; 9.824 ns        ; a3[0] ; output1[5] ;
; N/A   ; None              ; 9.773 ns        ; a3[1] ; Overflow   ;
; N/A   ; None              ; 9.768 ns        ; b3[0] ; output2[5] ;
; N/A   ; None              ; 9.768 ns        ; b3[0] ; output2[6] ;
; N/A   ; None              ; 9.762 ns        ; a3[1] ; output2[2] ;
; N/A   ; None              ; 9.742 ns        ; a3[1] ; output2[3] ;
; N/A   ; None              ; 9.742 ns        ; a3[1] ; output2[4] ;
; N/A   ; None              ; 9.628 ns        ; b3[0] ; output2[0] ;
; N/A   ; None              ; 9.608 ns        ; b3[0] ; output2[1] ;
; N/A   ; None              ; 9.604 ns        ; a3[0] ; output1[1] ;
; N/A   ; None              ; 9.599 ns        ; a3[0] ; output1[0] ;
; N/A   ; None              ; 9.469 ns        ; a3[2] ; output2[5] ;
; N/A   ; None              ; 9.469 ns        ; a3[2] ; output2[6] ;
; N/A   ; None              ; 9.376 ns        ; a3[0] ; output1[3] ;
; N/A   ; None              ; 9.368 ns        ; a3[0] ; output1[2] ;
; N/A   ; None              ; 9.329 ns        ; a3[2] ; output2[0] ;
; N/A   ; None              ; 9.309 ns        ; a3[2] ; output2[1] ;
; N/A   ; None              ; 9.288 ns        ; b3[3] ; output2[5] ;
; N/A   ; None              ; 9.288 ns        ; b3[3] ; output2[6] ;
; N/A   ; None              ; 9.179 ns        ; b3[0] ; Overflow   ;
; N/A   ; None              ; 9.168 ns        ; b3[0] ; output2[2] ;
; N/A   ; None              ; 9.148 ns        ; b3[3] ; output2[0] ;
; N/A   ; None              ; 9.148 ns        ; b3[0] ; output2[3] ;
; N/A   ; None              ; 9.148 ns        ; b3[0] ; output2[4] ;
; N/A   ; None              ; 9.128 ns        ; b3[3] ; output2[1] ;
; N/A   ; None              ; 9.057 ns        ; b3[1] ; output2[5] ;
; N/A   ; None              ; 9.057 ns        ; b3[1] ; output2[6] ;
; N/A   ; None              ; 8.979 ns        ; a3[1] ; output1[6] ;
; N/A   ; None              ; 8.944 ns        ; a3[1] ; output1[4] ;
; N/A   ; None              ; 8.941 ns        ; a3[1] ; output1[5] ;
; N/A   ; None              ; 8.917 ns        ; b3[1] ; output2[0] ;
; N/A   ; None              ; 8.897 ns        ; b3[1] ; output2[1] ;
; N/A   ; None              ; 8.880 ns        ; a3[2] ; Overflow   ;
; N/A   ; None              ; 8.869 ns        ; a3[2] ; output2[2] ;
; N/A   ; None              ; 8.849 ns        ; a3[2] ; output2[3] ;
; N/A   ; None              ; 8.849 ns        ; a3[2] ; output2[4] ;
; N/A   ; None              ; 8.721 ns        ; a3[1] ; output1[1] ;
; N/A   ; None              ; 8.716 ns        ; a3[1] ; output1[0] ;
; N/A   ; None              ; 8.703 ns        ; b3[3] ; Overflow   ;
; N/A   ; None              ; 8.688 ns        ; b3[3] ; output2[2] ;
; N/A   ; None              ; 8.668 ns        ; b3[3] ; output2[3] ;
; N/A   ; None              ; 8.668 ns        ; b3[3] ; output2[4] ;
; N/A   ; None              ; 8.493 ns        ; a3[1] ; output1[3] ;
; N/A   ; None              ; 8.490 ns        ; b3[2] ; output2[5] ;
; N/A   ; None              ; 8.490 ns        ; b3[2] ; output2[6] ;
; N/A   ; None              ; 8.485 ns        ; a3[1] ; output1[2] ;
; N/A   ; None              ; 8.468 ns        ; b3[1] ; Overflow   ;
; N/A   ; None              ; 8.457 ns        ; b3[1] ; output2[2] ;
; N/A   ; None              ; 8.437 ns        ; b3[1] ; output2[3] ;
; N/A   ; None              ; 8.437 ns        ; b3[1] ; output2[4] ;
; N/A   ; None              ; 8.385 ns        ; b3[0] ; output1[6] ;
; N/A   ; None              ; 8.350 ns        ; b3[2] ; output2[0] ;
; N/A   ; None              ; 8.350 ns        ; b3[0] ; output1[4] ;
; N/A   ; None              ; 8.347 ns        ; b3[0] ; output1[5] ;
; N/A   ; None              ; 8.330 ns        ; b3[2] ; output2[1] ;
; N/A   ; None              ; 8.127 ns        ; b3[0] ; output1[1] ;
; N/A   ; None              ; 8.122 ns        ; b3[0] ; output1[0] ;
; N/A   ; None              ; 8.086 ns        ; a3[2] ; output1[6] ;
; N/A   ; None              ; 8.051 ns        ; a3[2] ; output1[4] ;
; N/A   ; None              ; 8.048 ns        ; a3[2] ; output1[5] ;
; N/A   ; None              ; 7.905 ns        ; b3[3] ; output1[6] ;
; N/A   ; None              ; 7.901 ns        ; b3[2] ; Overflow   ;
; N/A   ; None              ; 7.899 ns        ; b3[0] ; output1[3] ;
; N/A   ; None              ; 7.891 ns        ; b3[0] ; output1[2] ;
; N/A   ; None              ; 7.890 ns        ; b3[2] ; output2[2] ;
; N/A   ; None              ; 7.870 ns        ; b3[2] ; output2[3] ;
; N/A   ; None              ; 7.870 ns        ; b3[2] ; output2[4] ;
; N/A   ; None              ; 7.870 ns        ; b3[3] ; output1[4] ;
; N/A   ; None              ; 7.867 ns        ; b3[3] ; output1[5] ;
; N/A   ; None              ; 7.828 ns        ; a3[2] ; output1[1] ;
; N/A   ; None              ; 7.823 ns        ; a3[2] ; output1[0] ;
; N/A   ; None              ; 7.674 ns        ; b3[1] ; output1[6] ;
; N/A   ; None              ; 7.647 ns        ; b3[3] ; output1[1] ;
; N/A   ; None              ; 7.642 ns        ; b3[3] ; output1[0] ;
; N/A   ; None              ; 7.639 ns        ; b3[1] ; output1[4] ;
; N/A   ; None              ; 7.636 ns        ; b3[1] ; output1[5] ;
; N/A   ; None              ; 7.629 ns        ; a3[3] ; output2[5] ;
; N/A   ; None              ; 7.629 ns        ; a3[3] ; output2[6] ;
; N/A   ; None              ; 7.597 ns        ; a3[2] ; output1[3] ;
; N/A   ; None              ; 7.589 ns        ; a3[2] ; output1[2] ;
; N/A   ; None              ; 7.489 ns        ; a3[3] ; output2[0] ;
; N/A   ; None              ; 7.469 ns        ; a3[3] ; output2[1] ;
; N/A   ; None              ; 7.416 ns        ; b3[1] ; output1[1] ;
; N/A   ; None              ; 7.411 ns        ; b3[1] ; output1[0] ;
; N/A   ; None              ; 7.188 ns        ; b3[1] ; output1[3] ;
; N/A   ; None              ; 7.180 ns        ; b3[1] ; output1[2] ;
; N/A   ; None              ; 7.107 ns        ; b3[2] ; output1[6] ;
; N/A   ; None              ; 7.072 ns        ; b3[2] ; output1[4] ;
; N/A   ; None              ; 7.069 ns        ; b3[2] ; output1[5] ;
; N/A   ; None              ; 7.042 ns        ; a3[3] ; Overflow   ;
; N/A   ; None              ; 7.029 ns        ; a3[3] ; output2[2] ;
; N/A   ; None              ; 7.009 ns        ; a3[3] ; output2[3] ;
; N/A   ; None              ; 7.009 ns        ; a3[3] ; output2[4] ;
; N/A   ; None              ; 6.849 ns        ; b3[2] ; output1[1] ;
; N/A   ; None              ; 6.844 ns        ; b3[2] ; output1[0] ;
; N/A   ; None              ; 6.623 ns        ; b3[2] ; output1[3] ;
; N/A   ; None              ; 6.615 ns        ; b3[2] ; output1[2] ;
; N/A   ; None              ; 6.246 ns        ; a3[3] ; output1[6] ;
; N/A   ; None              ; 6.211 ns        ; a3[3] ; output1[4] ;
; N/A   ; None              ; 6.208 ns        ; a3[3] ; output1[5] ;
; N/A   ; None              ; 5.988 ns        ; a3[3] ; output1[1] ;
; N/A   ; None              ; 5.983 ns        ; a3[3] ; output1[0] ;
+-------+-------------------+-----------------+-------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Oct 06 11:25:32 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Csc21100_4bit_add_sub -c Csc21100_4bit_add_sub --timing_analysis_only
Info: Longest tpd from source pin "cin" to destination pin "output2[5]" is 15.140 ns
    Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_V2; Fanout = 7; PIN Node = 'cin'
    Info: 2: + IC(6.170 ns) + CELL(0.420 ns) = 7.442 ns; Loc. = LCCOMB_X32_Y1_N16; Fanout = 2; COMB Node = 'Csc21100_4bit_add_sub:inst2|Csc21100_1bit_add_sub:Csc_Bit_Adder0|cout~0'
    Info: 3: + IC(0.290 ns) + CELL(0.438 ns) = 8.170 ns; Loc. = LCCOMB_X32_Y1_N10; Fanout = 2; COMB Node = 'Csc21100_4bit_add_sub:inst2|Csc21100_1bit_add_sub:Csc_Bit_Adder1|cout~0'
    Info: 4: + IC(0.295 ns) + CELL(0.438 ns) = 8.903 ns; Loc. = LCCOMB_X32_Y1_N4; Fanout = 2; COMB Node = 'Csc21100_4bit_add_sub:inst2|Csc21100_1bit_add_sub:Csc_Bit_Adder2|cout~0'
    Info: 5: + IC(0.257 ns) + CELL(0.275 ns) = 9.435 ns; Loc. = LCCOMB_X32_Y1_N22; Fanout = 12; COMB Node = 'Csc21100_4bit_add_sub:inst2|Csc21100_1bit_add_sub:Csc_Bit_Adder3|sum~0'
    Info: 6: + IC(2.916 ns) + CELL(2.789 ns) = 15.140 ns; Loc. = PIN_V21; Fanout = 0; PIN Node = 'output2[5]'
    Info: Total cell delay = 5.212 ns ( 34.43 % )
    Info: Total interconnect delay = 9.928 ns ( 65.57 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 188 megabytes
    Info: Processing ended: Fri Oct 06 11:26:26 2017
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:00:02


