`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 04/11/2026 11:20:42 AM
// Design Name: 
// Module Name: lab10
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module lab10_mem(
   input [31:0] instAddress,
   output reg [31:0] instruction
);
reg [7:0] memory [0:255];
always @(*) begin
   instruction = {memory[instAddress+3],
                  memory[instAddress+2],
                  memory[instAddress+1],
                  memory[instAddress]};
end
initial begin
memory[3]=8'h00;memory[2]=8'h50;memory[1]=8'h0E;memory[0]=8'h13;
memory[7]=8'h1F;memory[6]=8'hF0;memory[5]=8'h01;memory[4]=8'h13;
memory[11]=8'h30;memory[10]=8'h00;memory[9]=8'h02;memory[8]=8'h93;
memory[15]=8'h20;memory[14]=8'h00;memory[13]=8'h03;memory[12]=8'h13;
memory[19]=8'h01;memory[18]=8'hC2;memory[17]=8'hA0;memory[16]=8'h23;
memory[23]=8'h00;memory[22]=8'h03;memory[21]=8'h20;memory[20]=8'h23;
memory[27]=8'h00;memory[26]=8'h02;memory[25]=8'hA5;memory[24]=8'h83;
memory[31]=8'hFE;memory[30]=8'h05;memory[29]=8'h8E;memory[28]=8'hE3;
memory[35]=8'h00;memory[34]=8'h05;memory[33]=8'h85;memory[32]=8'h33;
memory[39]=8'h00;memory[38]=8'h80;memory[37]=8'h00;memory[36]=8'hEF;
memory[43]=8'hFE;memory[42]=8'h00;memory[41]=8'h06;memory[40]=8'hE3;
memory[47]=8'hFF;memory[46]=8'h81;memory[45]=8'h01;memory[44]=8'h13;
memory[51]=8'h00;memory[50]=8'h11;memory[49]=8'h22;memory[48]=8'h23;
memory[55]=8'h00;memory[54]=8'hC1;memory[53]=8'h20;memory[52]=8'h23;
memory[59]=8'h00;memory[58]=8'h05;memory[57]=8'h06;memory[56]=8'h33;
memory[63]=8'h00;memory[62]=8'hC3;memory[61]=8'h20;memory[60]=8'h23;
memory[67]=8'h00;memory[66]=8'h06;memory[65]=8'h0C;memory[64]=8'h63;
memory[71]=8'hFF;memory[70]=8'hF6;memory[69]=8'h06;memory[68]=8'h13;
memory[75]=8'h00;memory[74]=8'h30;memory[73]=8'h06;memory[72]=8'h93;
memory[79]=8'hFF;memory[78]=8'hF6;memory[77]=8'h86;memory[76]=8'h93;
memory[83]=8'hFE;memory[82]=8'h06;memory[81]=8'h9E;memory[80]=8'hE3;
memory[87]=8'hFE;memory[86]=8'h00;memory[85]=8'h04;memory[84]=8'hE3;
memory[91]=8'h00;memory[90]=8'h03;memory[89]=8'h20;memory[88]=8'h23;
memory[95]=8'h00;memory[94]=8'h01;memory[93]=8'h26;memory[92]=8'h03;
memory[99]=8'h00;memory[98]=8'h41;memory[97]=8'h20;memory[96]=8'h83;
memory[103]=8'h00;memory[102]=8'h81;memory[101]=8'h01;memory[100]=8'h13;
memory[107]=8'h00;memory[106]=8'h00;memory[105]=8'h80;memory[104]=8'h67;
memory[111]=8'h00;memory[110]=8'h00;memory[109]=8'h00;memory[108]=8'h6F;
end
endmodule
