- # 背景
	- ## 弱内存模型
		- [[$blue]]==Weak/slack memory model==
		- 为了提高并发程序的执行效率而提出
		- 各个模型得弱化行为
			- TSO：每一个线程拥有一个储存缓冲区
			- PSO：每一个线程中得每一个内存位置拥有一个储存缓冲区
			- ARMv8弱内存模型：线程内前瞻执行，乱序执行和储存缓冲区
			- C++11弱内存模型：Promise，时间戳以及线程试图概念的引入
		- ### TSO 弱内存
			- Total Store order
			- 应用在x86和sparc中
			- store-load顺序(在某一内存地址上)被破坏，但是其余三种顺序仍然被保持，会维护两个读（写）操作之间的顺序
			- 这一放松打破了程序执行的顺序一致性，在并发程序执行时，会出现一些在顺序一致性下不会出现的结果
		- ### PSO 弱内存
			- Partial Store Order
			- 在TSO的基础上进一步放松对于内存操作之间顺序的限制
			- #### 内存屏障
				- **全屏障(full fence)**
					- 必须先把之前内存操作的结果迁移到共享内存中才能进行之后的内存操作
				- **store-store fence**
					- 两个写内存操作之间，必须前一个写迁移到功效内存中之后才能进行下一步内存操作
		- ### ARMv8弱内存模型
			- 早期满足非多副本原子性(non Multi-Copy Atomic, nMCA)
			- 由于验证和实现成本问题，修改为满足多副本原子性（MCA）
				- MCA：当一个线程对某一其他线程可见时，它要对其他所有线程可见。
			-
			-