---
layout : single
title: "[Paper Review] Analysis of Nanosheet Field-Effect Transistor With Local Bottom Isolation"
categories: 
  - RF Characteristics in GAA Transistor
toc: true
toc_sticky: true
use_math: true
---

GAA Device의 RF 특성을 향상하기 위한 방안으로 Local Bottom Isolation을 채택, 해당 논문 리뷰 (김현우 교수님 제안)

[참고 논문 링크](https://ieeexplore.ieee.org/document/10473692)  

- March 19 2024  
- [Jiwon You](https://ieeexplore.ieee.org/author/909268549052252), [Hyunwoo Kim](https://ieeexplore.ieee.org/author/38200837800), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)

## 0. Abstract   

- 해당 논문에서는 PTS 도핑의 대체로 하부 절연층(BO, Bottom Isolation)을 적용한 3-channel NSFET을 제시함으로써 다음과 같은 성능 향상을 제시  
  - PTS 도핑 없이도 Source-Drain 간의 누설 전류 경로를 물리적으로 차단 가능  
  - Gate-Substrate 간의 GIDL 및 Drain-Sub Junction Leakage를 개선  
  - Parasitic Capacitance 성분 약 9.03% 감소  
  - 최종적으로 $$I_{D.OFF}$$ = 2[nA/um]에서 Intrinsic Delay time을 PTS Doping 방식 대비 약 7.1% 개선 

&nbsp;

## 1. Introduction

- Logic Device의 차세대 기술로 지목된 GAA 소자의 경우, FinFET 대비 뛰어난 Channel Controllability 덕분에 SCE에 대한 내성이 우수함  
- 다만, 양산화에 있어 다음과 같은 단점들이 한계가 되고 있음  
  - GAA 구조로 인해 $$C_{para}$$가 증가함으로써 RC Delay가 악화됨  
    - 이를 해결하기 위해 Inner Spcaer(ISPC) 기술이 S/D과 Inner Gate 사이에 적용되었지만, 구현이 까다로울 뿐더러 나선형 전위(TD, Threading Dislocation) 생성으로 인해 S/D 저항 증가와 Stress Relaxation 문제가 발생됨  
  - NSFET의 Bottom Channel은 오직 Bottom Gate만으로 제어되기 때문에 Planar MOSFET과 유사하게 하부 방향으로 누설 전류가 발생 가능 
    - 대부분의 NSFET은 Higly-Doped PTS Doping을 적용하여 S/D간 Leakage Path를 차단했지만, 이는 오히려 Juntion Leakage와 GIDL을 증가시킴   
    - S/D 간 Punchthrough 전류를 차단하기 위해 S/D 영역와 Bottom Gate의 하부에 BO를 적용한 4-channel 방식이 있지만, 기생 저항 및 커패시턴스 성분을 줄이지는 못함  
- 해당 논문에서는 BO 4-channel 방식이 아닌 BO 3-channel 방식을 통해 하부 누설 전류와 기생 커패시턴스 모두를 개선하는 방식을 제시  

&nbsp;

## 2. Device Structure

&nbsp;

<div align="center">
  <img src="/assets/images/rf/42.png" width="70%" height="70%" alt=""/>
  <p><em>$$\text{(a) Three-dimensional schematic of NSFET used in this work} \\ \text{(b) NSFET4-channel with PTS doping} \\ \text{(c) BO NSFET4-channel} \\ \text{(d) BO NSFET3-channel}$$</em></p>
</div>

&nbsp;

## 3. Process Flow

&nbsp;

<div align="center">
  <img src="/assets/images/rf/42.png" width="70%" height="70%" alt=""/>
  <p><em>$$\text{Process sequences of the proposed BO NSFET3-channel}$$</em></p>
</div>

- 해당 논문에서 제시된 3-channel BO NSFET의 Process Flow는 다음과 같음  
  - Si Wafer 위에 $$Si_{0.5}Ge_{0.5}$$ Layer를 성장  
  - Epitaxy 공정을 통해 Silicon Layer와 $$Si_{0.7}Ge_{0.3}$$ Layer를 교차로 형성  
  - Patterning을 통해 Active region을 정의  
  - Gate Last 공정을 위해 Dummy Oxide, Dummy Gate, SiN Spacer를 형성 후, S/D Epitaxial Growth를 위한 Dry Etching을 진행  
  - Chemical Dry Etch를 통해 $$Si_{0.5}Ge_{0.5}$$ Layer를 완전히 제거하여 BO Region을 형성, 이후 $$Si_{0.7}Ge_{0.3}$$ 물질은 Ge 함량 차이에 따른 Selective Etch로 부분적 제거  
  - Deposition & Etch를 통해 Insulator를 이용하여 BO와 Inner Spacer를 형성  
  - 이후, 노출된 Channel 및 Substrate에 대해 S/D Epitaxy Growth와 Doping을 수행  
    - 해당 방식은 기존 S/D 영역 아래 BO를 형성하는 방식보다 Epitaxial Seed의 영역이 더 넓어, TD가 적게 형성되므로 S/D Epitaxial Growth를 더욱 용이하게 함  
  - ILD 증착 후, CMP를 수행하여 Dummy Gate가 노출될 때까지 평탄화 진행  
  - Chemical Etch를 통해 Dummy Gate/Dummy Oxide/$$Si_{0.7}Ge_{0.3}$$ Layer를 완전히 제거  
  - Interfacial Oxide와 High-k, Metal Gate를 ALD 공정을 통해 순차적으로 증착  

> **Interfacial Oxide?**  
>   - Silicon과 High-k 간의 계면특성은 SiO2 대비 Quality가 떨어짐  
>   - 따라서, Silicon과 High-k 사이에 얇은 두께의 Oxide를 삽입함으로써 계면특성을 보상  

&nbsp;

## 4. Result & Discussion

&nbsp;

<div align="center">
  <img src="/assets/images/rf/44.png" width="40%" height="40%" alt=""/>
  <p><em>$$I_D - V_{GS} \text{ curves at } V_{DS} = 0.7\,\text{V}$$</em></p>
</div>

- **전달 특성(Log-Scale) 분석**  
  - PTS 도핑을 제거할 경우, SS와 $$I_{OFF}$$ 악화  
    - PTS 도핑이 Subthreshold leakage current를 억제하는 역할임을 의미  
    - 다만, PTS 도핑은 GIDL와 같은 추가적인 누설 전류의 원인이 될 수 있음  
  - 4-channel BO를 적용할 경우, 기존 4-channel w/o PTS Doping과 비교하면 Subthreshold leakage current가 줄어듦  
    - 그러나, Bottom Channel이 오직 Bottom Gate 하나만으로 제어되기 때문에 여진히 Switch 특성은 안좋음  
  - 3-channel BO의 경우, PTS 도핑을 적용하지 않았음에도 4-channel PTS Doping 방식과 거의 동일한 수준의 SS와 $$I_{OFF}$$ 성능을 보여줌  

&nbsp;

<div align="center">
  <img src="/assets/images/rf/45.png" width="40%" height="40%" alt=""/>
  <p><em>$$\text{Extracted SS &} I_{D,OFF}$$</em></p>
</div>

- **SS & $$I_{D,OFF}$$ 특성 분석**  
  - 4-channel w/o PTS Doping은 SS의 값이 69.0[mV/dec]에서 115.4[mV/dec]로 증가, $$I_{D,OFF}$$는 약 10배 이상 증가  
  - 4-channel BO는 Bottom Isolation이 적용되었음에도 불구, SS와 $$I_{D,OFF}$$가 각각 1.2배, 3.6배 증가하여 여전히 기존 대비 높은 수준   
  - 3-channel BO의 경우, SS는 68.6[mV/dec], $$I_{D,OFF}$$는 0.25[nA/um]로 기존 4-channel PTS Doping과 거의 동일한 수준의 성능을 보여줌  

&nbsp;

<div align="center">
  <img src="/assets/images/rf/45.png" width="40%" height="40%" alt=""/>
  <p><em>$$\text{Electron current density plots at} V_{DS} \text{= 0.7V and} V_{GS} \text{= 0V}$$</em></p>
</div>

- **Electron Current Density 분포 분석**  
  - Bottom Channel을 제외한 모든 Channel Stack의 electron current density는 소자 구조와 관계없이 거의 동일하게 나타남  
  - 4-channel w/o PTS Doping의 경우, Bottom Gate만으로 Bottom Channel을 제어하므로 Channel 컨트롤 능력이 저하되는 동시에, Subthreshold Leakage current가 현저히 증가  
  - 4-channel BO의 경우에도 Leakage Path가 완전히 차단되지 않음을 확인 가능  
  - 반면, 3-channel BO에서는 Leakage Path가 물리적으로 거의 완벽하게 차단됨을 알 수 있음  

&nbsp;

<div align="center">
  <img src="/assets/images/rf/47.png" width="40%" height="40%" alt=""/>
  <p><em>$$I_{D}-V_{GS} \text{ of 4-channel PTS Doping & 3-channel BO at} V_{DS} \text{= 0.7V}$$</em></p>
</div>

- **$$I_{D,OFF}$$ 경향성 분석**  
    - $$V_{GS}$$=-0.17V까지 3-channel BO에서는 off-current 전류가 지속적으로 감소하는 반면, 4-channel PTS Doping에서는 GIDL 현상으로 인해 off-current가 증가하는 경향성을 보임  
    - 이는 3-channel BO의 경우, Channel Stack 아래에서 Tunneling current가 거의 발생하지 않기 때문이며 결과적으로 4-channel PTS Doping 방식 대비 GIDL current가 100배로 감소  

&nbsp;

<div align="center">
  <img src="/assets/images/rf/48.png" width="40%" height="40%" alt=""/>
  <p><em>$$\text{BTBT Generation at } V_{DS} \text{=0.7V & } V_{GS} \text{=-0.4V}$$</em></p>
</div>

- **Band-to-Band Tunneling 분포 분석**  
  - 3-channel BO 방식은 Nanosheet Channel Stack 아래에 위치한 Bottom Isolation을 통해 채널과 기판 사이의 BTBT Generation이 4-channel PTS Doping 대비 거의 없는 것을 확인 가능  
  - 또한 PTS Doping을 생략함으로써 Juntion Leakage도 감소하는 것을 확인 가능  
  - 해당 결과를 통해 3-channel BO 방식이 GIDL 전류를 감소시키는 동시에 Punchthrough current 성분을 억제할 수 있다는 것을 알 수 있음   

&nbsp;

<div align="center">
  <img src="/assets/images/rf/49.png" width="40%" height="40%" alt=""/>
  <p><em>$$\text{Simulation Results of 3-channel BO with } \text{THK}_{BO} \text{ = 0,5,10,15,20,25nm}$$</em></p>
</div>

- **Bottom Isolation Thickness에 따른 Subthreshold 특성 분석**  
  - $$\text{THK}_{BO}$$이 증가함에 따라 $$I_{D,OFF}$$가 개선되는 것을 확인 가능  
  - 특히, $$V_{GS}$$ = -0.2~0.2V 구간에서 On/Off Transfer Characteristics 특성이 점진적으로 향상되는 것을 확인 가능   

&nbsp;

<div align="center">
  <img src="/assets/images/rf/50.png" width="40%" height="40%" alt=""/>
  <p><em>$$\text{Extracted SS &} I_{D,OFF}$$</em></p>
</div>

- **$$\text{THK}_{BO}$$에 따른 SS & $$I_{D,OFF}$$ 특성 분석**
  - $$\text{THK}_{BO}$$가 10nm 이하일 경우, $$I_{D,OFF}$$가 1[nA/um] 이상으로 증가, SS는 70[mV/dec] 이상으로 증가  
  - 반면, $$\text{THK}_{BO}$$가 15nm 이상일 경우, SS와 $$I_{D,OFF}$$가 Saturation되는데, 이는 BO가 Subtheshold Leakage current을 완벽히 차단함을 의미  

&nbsp;

<div align="center">
  <img src="/assets/images/rf/51.png" width="70%" height="70%" alt=""/>
  <p><em>$$\text{Electron current density plots at} V_{DS} \text{= 0.7V and} V_{GS} \text{= 0V}$$</em></p>
</div>

- **$$\text{THK}_{BO}$$에 따른 Electron Current Density 분포 분석**  
  - $$\text{THK}_{BO}$$=0nm일 때, 즉 Bottom Isolation이 형성되지 않는 경우, Bottom Channel을 통해 Electron Current Path가 형성됨을 확인 가능  
  - $$\text{THK}_{BO}$$가 증가함에 따라, Nanosheet Channel Stack 하부의 Electron current density가 점차 감소하는 것을 알 수 있음  
  - 위 결과를 통해 $$\text{THK}_{BO}$$=20nm 일 때, Off 특성이 최적화됨을 도출 가능  

&nbsp;

<div align="center">
  <img src="/assets/images/rf/52.png" width="40%" height="40%" alt=""/>
  <p><em>$$\text{C-V Plot of 4-channel PTS Doping} <br> \text{& 4-channel BO} <br>\text{& 3-channel BO}$$</em></p>
</div>

- **CV 특성 분석**  
  - 앞서 도출한 최적의 $$\text{THK}_{BO}$$ Spec에서 CV 시뮬레이션을 진행  
  - 4-channel PTS Doping과 비교했을 때, 4-channel BO의 CV curve가 left로 shift되는 것을 확인 가능  
    - 이는 PTS Doping이 생략됨에 따라 문턱 전압($$V_T$$)이 감소했기 때문  
    - shift한 것 이외에는 BO 기법을 적용하였음에도 $$C_{para}$$ 감소 효과는 거의 없음   
  - 반면, 3-channel BO는 Accumulation & Strong-Inversion Mode에서 $$C_{gg}$$ 값의 감소량이 큰 것을 확인 가능  
    - 특히, $$V_{GS}$$=$$V_{DD}$$에서 4-channel PTS Doping 방식 대비 약 4.8%의 감소량을 보임   

&nbsp;

<div align="center">
  <img src="/assets/images/rf/53.png" width="40%" height="40%" alt=""/>
  <p><em>$$\text{Extracted } C_{gg}, C_{ox}, C_{ov}$$</em></p>
</div>

- **Capacitance 성분 분석**  
  - 각 커패시턴스 성분의 추출 방법  
    - $$C_{ov}$$ : $$V_{GS}$$=0V 에서의 $$C_{GS}$$ 또는 $$C_{GD}$$  
    - $$C_{ox}$$ : $$C_{gg}$$ - 2$$C_{ov}$$  
  - 4-channel BO 방식은 $$C_{ox}$$ 값은 약소하게 증가했지만, $$C_{ov}$$는 4-channel PTS Doping 방식과 거의 동일한 값을 보임  
    - 이는 BO 기법이 Bottom channel의 Controllability를 향상시키면서 Inversion Charge Density를 향상시켰기 때문  
  - 반면, 3-channel BO 방식에서는 $$C_{ox}$$와 $$C_{ov}$$가 각각 9.03%, 0.23% 감소  
    - 이는 Bottom Channel에서 Inversion Charge가 형성되지 않는 동시에 Gate와 S/D 간의 Overlap region이 줄어들었기 때문  

&nbsp;

<div align="center">
  <img src="/assets/images/rf/54.png" width="60%" height="60%" alt=""/>
  <p><em>$$\text{Intrinsic Delay Plot}$$</em></p>
</div>

- **$$I_{D,OFF}$$에 따른 Intrinsic Delay 분석**  
  - Intrinsic Delay 계산 방법 : $$\frac{C_{gg}V_{DD}}{2I_{eff}}$$
  - 4-channel BO의 경우, $$I_{D,OFF}$$=2[nA/um]에서 Delay가 11.9% 증가함  
    - 이는 Nanosheet Channel Stack 하부에서 Subthreshold Leakage current와 Charge Density가 증가했기 때문  
  - 3-channel BO의 경우, $$\text{THK}_{BO}$$가 Intrinsic Delay 성능을 결정하는 중요한 지표  
    - $$\text{THK}_{BO}$$=0nm 일 때, $$I_{D,OFF}$$=2[nA/um]에서 Delay가 46.4& 증가  
    - $$\text{THK}_{BO}$$가 증가할수록, Delay가 점진적으로 감소하는 동시에, $$I_{D,OFF}$$와 SS 특성이 개선됨  
    - 최적 조건으로 산출했던 $$\text{THK}_{BO}$$=20nm에서는 Delay가 7.1% 감소  

&nbsp;

## 5. Conclusion  

- 3-channel BO NSFET은 PTS 도핑을 적용하지 않았음에도 4-channel PTS Doping 방식 대비 Subthreshold Leakage current와 GIDL current가 개선됨을 확인  
- 또한, $$\text{THK}_{BO}$$=20nm 일때, Punchthrough current를 억제할 수 있는 최적점  
- 또한, 3-channel BO 방식을 도입함에 따라 Bottom Channel 형성을 억제함으로써 $$C_{para}$$를 감소시킬 수 있음  
- 동일한 $$I_{D,OFF}$$ 조건에서 3-channel BO 방식의 Intrinsic Delay가 가장 짧게 측정되는 것을 확인  

&nbsp;